JP2022541685A - オプティカルフローによる予測洗練化、双方向オプティカルフローおよびデコーダ側の動きベクトル洗練化のための方法および装置 - Google Patents
オプティカルフローによる予測洗練化、双方向オプティカルフローおよびデコーダ側の動きベクトル洗練化のための方法および装置 Download PDFInfo
- Publication number
- JP2022541685A JP2022541685A JP2022521352A JP2022521352A JP2022541685A JP 2022541685 A JP2022541685 A JP 2022541685A JP 2022521352 A JP2022521352 A JP 2022521352A JP 2022521352 A JP2022521352 A JP 2022521352A JP 2022541685 A JP2022541685 A JP 2022541685A
- Authority
- JP
- Japan
- Prior art keywords
- flag
- picture
- prof
- decoder
- bdof
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
- H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
- H04N19/51—Motion estimation or motion compensation
- H04N19/577—Motion compensation with bidirectional frame interpolation, i.e. using B-pictures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
- H04N19/103—Selection of coding mode or of prediction mode
- H04N19/105—Selection of the reference unit for prediction within a chosen coding or prediction mode, e.g. adaptive choice of position and number of pixels used for prediction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
- H04N19/132—Sampling, masking or truncation of coding units, e.g. adaptive resampling, frame skipping, frame interpolation or high-frequency transform coefficient masking
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
- H04N19/136—Incoming video signal characteristics or properties
- H04N19/137—Motion inside a coding unit, e.g. average field, frame or block difference
- H04N19/139—Analysis of motion vectors, e.g. their magnitude, direction, variance or reliability
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
- H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
- H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
- H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
- H04N19/51—Motion estimation or motion compensation
- H04N19/513—Processing of motion vectors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
- H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
- H04N19/51—Motion estimation or motion compensation
- H04N19/537—Motion estimation other than block-based
- H04N19/543—Motion estimation other than block-based using regions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
- H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
- H04N19/51—Motion estimation or motion compensation
- H04N19/573—Motion compensation with multiple frame prediction using two or more reference frames in a given prediction direction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/70—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by syntax aspects related to video coding, e.g. related to compression standards
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
Abstract
Description
本出願は、2019年10月9日に出願された仮特許第62/913,141号に基づきこの仮出願の優先権を主張するものであり、この仮出願の全体は、全ての目的のために参照により本明細書に組み込まれる。
VVCでは、BDOFは、双予測された符号化ブロックの予測サンプルを洗練するために適用される。具体的には、図4に示されるように、BDOFは、双予測が使用されるときにブロックベースの動き補償予測の上で実施されるサンプル単位の動き洗練化である。
はフロア関数であり、clip3(min,max,x)は[min,max]の範囲の内部の所与の値xをクリップする関数であり、記号≫はビット単位の右シフト演算を表し、記号≪はビット単位の左シフト演算を表し、thBDOFは不規則な局所動きによる伝搬誤差を防止するための動き洗練化しきい値であり、動き洗練化しきい値は1≪max(5,bit-depth-7).に等しく、ここで、bit-depthは内部ビット深度である。(1)において、
である。
は、その2つの隣接サンプルの間の差分を直接計算することによって取得されたサンプルの水平勾配および垂直勾配であり、すなわち、
HEVCでは、動き補償予測に対して並進動きモデルのみが適用される。一方、現実の世界では、多くの種類の動き、例えば、ズームイン/アウト、回転、透視動き(perspective motion)、および他の不規則な動きがある。VVCでは、アフィン動き補償予測は、インター予測に対して並進動きモデルが適用されるかまたはアフィン動きモデルが適用されるかを示すためにインター符号化ブロックごとに1つのフラグをシグナリングすることによって適用される。現在のVVC設計では、4パラメータアフィンモードおよび6パラメータアフィンモードを含む2つのアフィンモードは、1つのアフィン符号化ブロックに対してサポートされている。
アフィン動き補償精度を改善するために、オプティカルフローモデルに基づいてサブブロックベースのアフィン動き補償を洗練するPROFは、現在のVVCにおいて現在研究されている。具体的には、サブブロックベースのアフィン動き補償を実施した後、1つのアフィンブロックのルーマ予測サンプルが、オプティカルフロー方程式に基づいて導出された1つのサンプル洗練化値によって修正される。詳細には、PROFの動作は以下の4つのこととして要約され得る。
であり、ここで、I(i,j)およびIr(i,j)は、それぞれ、ロケーション(i,j)における元の予測サンプルおよび洗練された予測サンプルである。
であり、ここで、(v0x,v0y)、(v1x,v1y)、(v2x,v2y)は現在の符号化ブロックの左上、右上、および左下の制御点MVであり、wおよびhはブロックの幅および高さである。既存のPROF設計では、MV差分ΔvxおよびΔvyは常に1/32ペルの精度で導出される。
局所照明補償(LIC:local illumination compensation)は、時間隣接ピクチャの間に存在する局所照明変化の問題に対処するために使用される符号化ツールである。重みパラメータとオフセットパラメータのペアは、1つの現在のブロックの予測サンプルを取得するために参照サンプルに適用される。一般的な数学モデルは、
PROFはアフィンモードの符号化効率を高めることができるが、その設計は依然としてさらに改善される可能性がある。特に、PROFとBDOFの両方がオプティカルフローの概念に基づいて構築されるという事実を考慮すると、PROFがハードウェア実装を容易にするためにBDOFの既存の論理を最大限に活用することができるように、PROFおよびBDOFの設計をできるだけ調和させることが非常に望ましい。そのような考慮に基づいて、現在のPROF設計とBDOF設計との間の相互作用に関する以下の非効率性が本開示において識別される。
本開示では、ハードウェアコーデック実装を容易にするために既存のPROF設計を改善および簡略化するための方法が提供される。特に、既存のBDOF論理をPROFと最大限に共有するために、BDOFおよびPROFの設計を調和させることに特別な注意が払われる。一般に、本開示における提案される技術の主要な態様は、次のように要約される。
「問題の陳述」のセクションにおいて分析されたように、現在のPROFにおけるMV差分およびサンプル勾配の表現ビット深度は、正確な予測洗練化を導出するように整合されていない。さらに、サンプル勾配およびMV差分の表現ビット深度はBDOFとPROFとの間で一貫性がなく、このことはハードウェアにとって好ましくない。このセクションでは、BDOFのビット深度表現方法をPROFに拡張することによって、1つの改善されたビット深度表現方法が提案される。具体的には、提案される方法では、各サンプル位置における水平勾配および垂直勾配は、
である。
であり、ここで、(v0x,v0y)、(v1x,v1y)、(v2x,v2y)は、1/16ペル精度で表される、現在の符号化ブロックの左上、右上、および左下の制御点MVであり、wおよびhはブロックの幅および高さである。
として計算されるはずである。
ここで、limitは
に等しいしきい値であり、clip3(min,max,x)は[min,max]の範囲の内部の所与の値xをクリップする関数である。1つの例では、nbの値は2max(5,bitdepth-7)となるように設定される。最終的に、サンプルのPROF洗練化は、
として計算される。
として導出される。
として導出される。
vx=sGx2>0 ? Clip3(-31,31,-(sGxdI<<2)>>Floor(Log2(sGx2))):0
vy=sGy2>0 ? Clip3(-31,31,((sGydI<<2)-((vx*sGxGym)<<12+vx*sGxGys)>>1)>>Floor(Log2(sGy2))):0
として例示されるように、BDOFサンプル洗練化プロセスに適用され得る。ここで、sGxdI、sGx2、sGxGym、sGxGys、およびsGy2は、中間BDOF導出パラメータである。
前に論じられたように、1つのアフィン符号化ブロックが双予測されるとき、現在のPROFが一方的に適用される。より具体的には、PROFサンプル洗練化が別々に導出され、リストL0およびL1内の予測サンプルに適用される。その後、それぞれリストL0およびL1からの洗練された予測信号は、ブロックの最終的な双予測信号を生成するために平均される。これは、サンプル洗練化が導出され、双予測信号に適用されるBDOF設計とは対照的である。BDOFおよびPROFの双予測ワークフローの間のそのような差は、実際のコーデック・パイプライン設計にとって好ましくないことがある。
前に説明されたように、BDOFとPROFの両方は現在の符号化ブロック内部の各サンプルの勾配を計算し、このことはブロックの各側の予測サンプルの1つの追加の行/列にアクセスする。追加の補間複雑性を回避するために、ブロック境界の周りの拡張領域内の必要とされる予測サンプルは、整数参照サンプルから直接コピーされる。しかしながら、「問題の陳述」のセクションにおいて指摘されたように、異なるロケーションにおける整数サンプルは、BDOFおよびPROFの勾配値を計算するために使用される。
既存のBDOF設計およびPROF設計では、2つの符号化ツールの有効化/無効化を別々に制御するために、シーケンスパラメータセット(SPS)において2つの異なるフラグがシグナリングされる。しかしながら、BDOFとPROFとの間の類似性により、1つの同じ制御フラグによって高レベルからBDOFおよびPROFを有効化および/または無効化することがより望ましい。そのような考慮に基づいて、テーブル1に示されるように、sps_bdof_prof_enabled_flagと呼ばれる1つの新しいフラグがSPSに導入される。テーブル1に示されるように、BDOFの有効化および無効化はsps_bdof_prof_enabled_flagのみに依存する。フラグが1に等しいとき、シーケンス内のビデオ・コンテンツを符号化するためにBDOFが有効化される。さもなければ、sps_bdof_prof_enabled_flagが0に等しいとき、BDOFは適用されない。一方、sps_bdof_prof_enabled_flagに加えて、SPSレベル・アフィン制御フラグ、すなわち、sps_affine_enabled_flagも、PROFを条件付きで有効化および無効化するために使用される。フラグsps_bdof_prof_enabled_flagとsps_affine_enabled_flagの両方が1に等しいとき、アフィンモードで符号化される全ての符号化ブロックに対してPROFが有効化される。フラグsps_bdof_prof_enabled_flagが1に等しく、sps_affine_enabled_flagが0に等しいとき、PROFが無効化される。
現在のPROF設計によれば、PROFは、1つの符号化ブロックがアフィンモードによって予測されるときに常に呼び出される。しかしながら、方程式(6)および(7)に示されるように、1つのアフィンブロックのサブブロックMVは制御点MVから導出される。したがって、制御点MVの間の差分が比較的小さいとき、各サンプル位置におけるMVは一貫性があるはずである。そのような場合、PROFを適用する利益は非常に限定され得る。したがって、PROFの平均的な算出複雑性をさらに低減するために、1つの4×4サブブロック内のサンプル単位のMVとサブブロック単位のMVとの間の最大MV差分に基づいてPROFベースのサンプル洗練化を適応的にスキップすることが提案される。1つの4×4サブブロック内部のサンプルのPROF MV差分の値はサブブロック中心に対して対称であるので、最大の水平および垂直PROF MV差分は方程式(10)に基づいて
現在のブロックの隣接する再構成されたサンプル(すなわち、テンプレート)は線形モデルパラメータを導出するためにLICによって使用されるので、1つのLIC符号化ブロックの復号は、その隣接サンプルの完全な再構成に依存する。そのような相互依存性により、実際のハードウェア実装の場合、LICは、隣接する再構成されたサンプルがLICパラメータ導出のために利用可能になる再構成ステージにおいて実施される必要がある。ブロック再構成は逐次的に(すなわち、1つずつ)実施されなければならないので、スループット(すなわち、並行して行われ得る単位時間当たりの作業の量)は、他の符号化方法をLIC符号化ブロックに一緒に適用するときに考慮すべき1つの重要な問題である。このセクションでは、アフィンモードに対してPROFとLICの両方が有効化されるときの相互作用を処理するための2つの方法が提案される。
VVC作業草案における現在のPROF設計によれば、PROFは、加重予測(WP)と一緒に適用され得る。例えば、これらが組み合わされたとき、1つのアフィンCUの予測信号が、以下の手順によって生成される。
として表されるように、1つのクリップ動作を導入することによって修正され、ここで、dI=dIbase+max(0,BD-12)であり、ここで、BDは内部符号化ビット深度であり、dIbaseはベースビット深度値である。1つまたは複数の実施形態では、dIbaseの値を14に設定することが提案される。別の実施形態では、この値を13に設定することが提案される。別の実施形態では、dIの値が固定されるように直接設定することが提案される。一例では、dIの値を13に設定することが提案され、すなわちサンプル洗練化は、範囲[-4096,4095]にクリップされる。別の例では、dIの値が14に設定されることが提案され、すなわちサンプル洗練化は、範囲[-8192,8191]にクリップされる。
になり、ここで、dR=16+max(0,BD-12)(または同等にmax(16,BD+4))であり、ここで、BDは内部符号化ビット深度である。
として導出され、ここで、nbは、PROFサンプル洗練化の対応するダイナミックレンジに基づいて判定され得る適用される追加のビットシフトの数である。
として記述されるように、16ビットを超えない。
Claims (28)
- ビデオ信号を復号するためのオプティカルフローによる予測洗練化(PROF)のビット深度表現方法であって、
デコーダにおいて、前記ビデオ信号内のビデオブロックに関連付けられた参照ピクチャIを取得することと、
前記デコーダにおいて、前記参照ピクチャI内の参照ブロックから前記ビデオブロックの予測サンプルI(i,j)を取得することであって、iおよびjが前記ビデオブロックを有する1つのサンプルの座標を表すことと、
前記デコーダにおいて、事前設定された精度を実現するためのビットシフト値に基づいて内部PROFパラメータに右シフトを適用することによって、PROF導出プロセスの前記内部PROFパラメータを制御することであって、前記内部PROFパラメータが、前記予測サンプルI(i,j)に対して導出された水平勾配値、垂直勾配値、水平動き差分値、および垂直動き差分値を含むことと、
前記デコーダにおいて、前記予測サンプルI(i,j)に基づいて前記PROF導出プロセスが前記ビデオブロックに適用されたことに基づいて、前記ビデオブロック内のサンプルのための予測洗練化値を取得することと、
前記デコーダにおいて、前記予測サンプルおよび前記予測洗練化値の組合せに基づいて、前記ビデオブロックの予測サンプルを取得することと、を含む方法。 - 前記事前設定された精度が、1/32ペルに等しい、請求項1に記載の方法。
- 前記内部PROFパラメータに右シフトを適用することによって、前記PROF導出プロセスの前記内部PROFパラメータを制御することが、
前記デコーダにおいて、第1の予測サンプルI(i+1,j)と第1の予測サンプルI(i-1,j)との間の差分に基づいて、第1の予測サンプルI(i,j)の水平勾配値を取得することと、
前記デコーダにおいて、第1の予測サンプルI(i,j+1)と第1の予測サンプルI(i,j-1)との間の差分に基づいて、前記第1の予測サンプルI(i,j)の垂直勾配値を取得することと、
前記デコーダにおいて、前記第1の予測サンプルI(i,j)の制御点動きベクトル(MV)を取得することであって、前記制御点MVが、前記ビデオブロックを含む1つのブロックの左上隅、右上隅、および左下隅ブロックのMVを含むことと、
前記デコーダにおいて、前記制御点MVに基づいて導出されたアフィンモデルパラメータを取得することと、
前記デコーダにおいて、前記アフィンモデルパラメータに基づいて前記第1の予測サンプルI(i,j)に対する水平MV差分Δvx(i,j)および垂直MV差分Δvy(i,j)を取得することと、
前記デコーダにおいて、前記水平MV差分Δvx(i,j)および前記垂直MV差分Δvy(i,j)をビットシフト値だけ右シフトすることであって、前記ビットシフト値が8に等しいことと、を含む、請求項1に記載の方法。 - 前記デコーダにおいて、前記水平MV差分Δvx(i,j)を[-31,31]の対称範囲にクリップすることと、
前記デコーダにおいて、前記垂直MV差分Δvy(i,j)を[-31,31]の前記対称範囲にクリップすることと、
をさらに含む、請求項3に記載の方法。 - 前記ビデオブロック内のサンプルのための前記予測洗練化値を取得することが、
前記デコーダにおいて、前記水平勾配値、前記水平MV差分Δvx(i,j)、前記垂直勾配値、および前記垂直MV差分Δvy(i,j)に基づいて、前記予測洗練化値を取得すること、を含む、請求項3に記載の方法。 - ビデオ信号を復号するための双方向オプティカルフロー(BDOF)のビット深度制御方法であって、
デコーダにおいて、ビデオブロックに関連付けられた第1の参照ピクチャI(0)および第2の参照ピクチャI(1)を取得することであって、表示順序において、前記第1の参照ピクチャI(0)が現在のピクチャの前にあり、前記第2の参照ピクチャI(1)が前記現在のピクチャの後にあることと、
前記デコーダにおいて、前記第1の参照ピクチャI(0)内の参照ブロックから前記ビデオブロックの第1の予測サンプルI(0)(i,j)を取得することであって、iおよびjが前記現在のピクチャを有する1つのサンプルの座標を表すことと、
前記デコーダにおいて、前記第2の参照ピクチャI(1)内の参照ブロックから前記ビデオブロックの第2の予測サンプルI(1)(i,j)を取得することと、
前記デコーダにおいて、前記内部BDOFパラメータにシフトを適用することによって、BDOF導出プロセスの内部BDOFパラメータを制御することであって、前記内部BDOFパラメータが、前記第1の予測サンプルI(0)(i,j)、前記第2の予測サンプルI(1)(i,j)、前記第1の予測サンプルI(0)(i,j)と前記第2の予測サンプルI(1)(i,j)との間のサンプル差分、および中間BDOF導出パラメータに基づいて導出された水平勾配値および垂直勾配値を含み、前記中間BDOF導出パラメータが、sGxdI、sGydI、sGx2、sGxGy、およびsGy2パラメータを含み、sGxdIおよびsGydIが、前記水平勾配値とサンプル差分値との間および前記垂直勾配値と前記サンプル差分値との間の相互相関値を含み、sGx2およびsGy2が、前記水平勾配値および前記垂直勾配値の自己相関値を含み、sGxGyが、前記水平勾配値と前記垂直勾配値との間の前記相互相関値を含む、ことと、
前記デコーダにおいて、前記第1の予測サンプルI(0)(i,j)および前記第2の予測サンプルI(1)(i,j)に基づいて前記BDOFが前記ビデオブロックに適用されたことに基づいて、前記ビデオブロック内のサンプルのための動き洗練化を取得することと、
前記デコーダにおいて、前記動き洗練化に基づいて前記ビデオブロックの双予測サンプルを取得することと、を含む方法。 - 前記デコーダにおいて、内部BDOF導出パラメータの表現精度のために前記BDOF導出プロセスの内部ビット深度を制御することが、
前記デコーダにおいて、前記第1の予測サンプルI(0)(i,j)、前記第2の予測サンプルI(1)(i,j)に基づいて前記中間BDOF導出パラメータを取得することと、
前記デコーダにおいて、前記sGx2およびsGxdIパラメータに基づいて水平動き洗練化値を取得することと、
前記デコーダにおいて、前記sGy2、sGydI、sGxGyパラメータに基づいて垂直動き洗練化値を取得することと、
前記デコーダにおいて、前記水平動き洗練化値および前記垂直動き洗練化値を[-31,31]の対称範囲にクリップすることと、を含む、請求項6に記載の方法。 - 双方向オプティカルフロー(BDOF)、オプティカルフローによる予測洗練化(PROF)、およびデコーダ側の動きベクトル洗練化(DMVR)の方法であって、
デコーダによって、シーケンスパラメータセット(SPS)内の3つの制御フラグを受信することであって、第1の制御フラグが、現在のビデオシーケンス内のビデオブロックを復号するために前記BDOFが有効化されるかどうかを示し、第2の制御フラグが、前記現在のビデオシーケンス内の前記ビデオブロックを復号するために前記PROFが有効化されるかどうかを示し、第3の制御フラグが、前記現在のビデオシーケンス内の前記ビデオブロックを復号するために前記DMVRが有効化されるかどうかを示す、ことと、
前記デコーダによって、前記第1の制御フラグが真であるときに前記SPS内の第1のプレゼンスフラグ、前記第2の制御フラグが真であるときに前記SPS内の第2のプレゼンスフラグ、および前記第3の制御フラグが真であるときに前記SPS内の第3のプレゼンスフラグを受信することと、
前記デコーダによって、前記SPS内の前記第1のプレゼンスフラグが、前記ピクチャ内の前記ビデオブロックに対して前記BDOFが無効化されることを示すとき、各ピクチャのピクチャヘッダ内の第1のピクチャ制御フラグを受信することと、
前記デコーダによって、前記SPS内の前記第2のプレゼンスフラグが、前記ピクチャ内の前記ビデオブロックに対して前記PROFが無効化されることを示すとき、各ピクチャの前記ピクチャヘッダ内の第2のピクチャ制御フラグを受信することと、
前記デコーダによって、前記SPS内の前記第3のプレゼンスフラグが、前記ピクチャ内の前記ビデオブロックに対して前記DMVRが無効化されることを示すとき、各ピクチャの前記ピクチャヘッダ内の第3のピクチャ制御フラグを受信することと、を含む方法。 - 前記デコーダによって、前記SPS内の前記3つの制御フラグを受信することが、
前記デコーダによって、sps_bdof_enabled_flagフラグを受信することであって、前記sps_bdof_enabled_flagフラグが、前記シーケンス内の前記ビデオブロックを復号するために前記BDOFが許可されるかどうかを示す、ことと、
前記デコーダによって、sps_prof_enabled_flagフラグを受信することであって、前記sps_prof_enabled_flagフラグが、前記シーケンス内の前記ビデオブロックを復号するために前記PROFが許可されるかどうかを示すことと、
前記デコーダによって、sps_dmvr_enabled_flagフラグを受信することであって、前記sps_dmvr_enabled_flagフラグが、前記シーケンス内の前記ビデオブロックを復号するために前記DMVRが許可されるかどうかを示すことと、を含む、請求項8に記載の方法。 - 前記デコーダによって、sps_dmvr_enabled_flagフラグが真であるとき、sps_dmvr_picture_header_present_flagフラグを受信することであって、前記sps_dmvr_picture_header_present_flagフラグが、現在のSPSを参照する各ピクチャの前記ピクチャヘッダ内でpicture_disable_dmvr_flagフラグがシグナリングされるかどうかをシグナリングすることと、
前記デコーダによって、sps_bdof_enabled_flagフラグが真であるとき、sps_bdof_picture_header_present_flagフラグを受信することであって、前記sps_bdof_picture_header_present_flagフラグが、現在のSPSを参照する各ピクチャの前記ピクチャヘッダ内でpicture_disable_bdof_flagフラグがシグナリングされるかどうかをシグナリングすることと、
前記デコーダによって、sps_prof_enabled_flagフラグが真であるとき、sps_prof_picture_header_present_flagフラグを受信することであって、前記sps_prof_picture_header_present_flagフラグが、現在のSPSを参照する各ピクチャの前記ピクチャヘッダ内でpicture_disable_prof_flagフラグがシグナリングされるかどうかをシグナリングすることと、
をさらに含む、請求項8に記載の方法。 - 前記sps_bdof_picture_header_present_flagフラグの値が偽であるとき、前記デコーダによって、アフィンモードで符号化されないインター符号化ブロックの前記予測サンプルを生成するように、前記BDOFをデコーダで適用することと、
前記sps_prof_picture_header_present_flagフラグの値が偽であるとき、前記デコーダによって、前記アフィンモードで符号化された前記インター符号化ブロックの前記予測サンプルを生成するように、前記PROFをデコーダで適用することと、
前記sps_dmvr_picture_header_present_flagフラグの値が偽であるとき、前記デコーダによって、前記アフィンモードで符号化されない前記インター符号化ブロックの前記予測サンプルを生成するように、前記DMVRをデコーダで適用することと、
をさらに含む、請求項10に記載の方法。 - 前記デコーダによって、前記sps_dmvr_picture_header_present_flagフラグが真であるとき、ピクチャヘッダ制御フラグを受信すること、をさらに含み、前記ピクチャヘッダ制御フラグが、前記ピクチャヘッダを参照するスライスに対して前記DMVRが無効化されることをシグナリングする前記picture_disable_dmvr_flagフラグである、
請求項10に記載の方法。 - 前記デコーダによって、前記sps_bdof_picture_header_present_flagフラグが真であるとき、ピクチャヘッダ制御フラグを受信すること、をさらに含み、前記ピクチャヘッダ制御フラグが、前記ピクチャヘッダを参照するスライスに対して前記BDOFが無効化されることをシグナリングする前記picture_disable_bdof_flagフラグである、
請求項10に記載の方法。 - 前記デコーダによって、前記sps_prof_picture_header_present_flagフラグが真であるとき、ピクチャヘッダ制御フラグを受信すること、をさらに含み、前記ピクチャヘッダ制御フラグが、前記ピクチャヘッダを参照するスライスに対して前記PROFが無効化されることをシグナリングする前記picture_disable_prof_flagフラグである、
請求項10に記載の方法。 - コンピューティングデバイスであって、
1つまたは複数のプロセッサと、
前記1つまたは複数のプロセッサによって実行可能な命令を記憶する非一時的コンピュータ可読記憶媒体と、を含み、前記1つまたは複数のプロセッサが、
前記ビデオ信号内のビデオブロックに関連付けられた参照ピクチャIを取得することと、
前記参照ピクチャI内の参照ブロックから前記ビデオブロックの予測サンプルI(i,j)を取得することであって、iおよびjが前記ビデオブロックを有する1つのサンプルの座標を表すことと、
事前設定された精度を実現するためのビットシフト値に基づいて前記内部PROFパラメータに右シフトを適用することによって、PROF導出プロセスのオプティカルフローによる内部予測洗練化(PROF)パラメータを制御することであって、前記内部PROFパラメータが、前記予測サンプルI(i,j)に対して導出された水平勾配値、垂直勾配値、水平動き差分値、および垂直動き差分値を含むことと、
前記予測サンプルI(i,j)に基づいて前記PROF導出プロセスが前記ビデオブロックに適用されたことに基づいて、前記ビデオブロック内のサンプルのための予測洗練化値を取得することと、
前記予測サンプルおよび前記予測洗練化値の組合せに基づいて、前記ビデオブロックの予測サンプルを取得することと、を行うように構成される、コンピューティングデバイス。 - 前記事前設定された精度が、1/32ペルに等しい、請求項15に記載のコンピューティングデバイス。
- 前記内部PROFパラメータに右シフトを適用することによって、前記PROF導出プロセスの前記内部PROFパラメータを制御するように構成された前記1つまたは複数のプロセッサが、
第1の予測サンプルI(i+1,j)と第1の予測サンプルI(i-1,j)との間の差分に基づいて、第1の予測サンプルI(i,j)の水平勾配値を取得することと、
第1の予測サンプルI(i,j+1)と第1の予測サンプルI(i,j-1)との間の差分に基づいて、前記第1の予測サンプルI(i,j)の垂直勾配値を取得することと、
前記第1の予測サンプルI(i,j)の制御点動きベクトル(MV)を取得することであって、前記制御点MVが、前記ビデオブロックを含む1つのブロックの左上隅、右上隅、および左下隅ブロックのMVを含むことと、
前記制御点MVに基づいて導出されたアフィンモデルパラメータを取得することと、
前記アフィンモデルパラメータに基づいて前記第1の予測サンプルI(i,j)に対する水平MV差分Δvx(i,j)および垂直MV差分Δvy(i,j)を取得することと、
前記水平MV差分Δvx(i,j)および前記垂直MV差分Δvy(i,j)を前記ビットシフト値だけ右シフトすることであって、前記ビットシフト値が8に等しいことと、を行うようにさらに構成される、請求項15に記載のコンピューティングデバイス。 - 前記1つまたは複数のプロセッサが、
前記水平MV差分Δvx(i,j)を[-31,31]の対称範囲にクリップすることと、
前記垂直MV差分Δvy(i,j)を[-31,31]の前記対称範囲にクリップすることと、を行うようにさらに構成される、請求項18に記載のコンピューティングデバイス。 - 前記ビデオブロック内のサンプルのための前記予測洗練化値を取得するように構成された前記1つまたは複数のプロセッサが、
前記水平勾配値、前記水平MV差分Δvx(i,j)、前記垂直勾配値、および前記垂直MV差分Δvy(i,j)に基づいて、前記予測洗練化値を取得するようにさらに構成される、請求項18に記載のコンピューティングデバイス。 - コンピューティングデバイスであって、
1つまたは複数のプロセッサと、
前記1つまたは複数のプロセッサによって実行可能な命令を記憶する非一時的コンピュータ可読記憶媒体と、を含み、前記1つまたは複数のプロセッサが、
ビデオブロックに関連付けられた第1の参照ピクチャI(0)および第2の参照ピクチャI(1)を取得することであって、表示順序において、前記第1の参照ピクチャI(0)が現在のピクチャの前にあり、前記第2の参照ピクチャI(1)が前記現在のピクチャの後にある、ことと、
前記第1の参照ピクチャI(0)内の参照ブロックから前記ビデオブロックの第1の予測サンプルI(0)(i,j)を取得することであって、iおよびjが前記現在のピクチャを有する1つのサンプルの座標を表すことと、
前記第2の参照ピクチャI(1)内の参照ブロックから前記ビデオブロックの第2の予測サンプルI(1)(i,j)を取得することと、
前記内部BDOFパラメータにシフトを適用することによって、BDOF導出プロセスの内部BDOFパラメータを制御することであって、前記内部BDOFパラメータが、前記第1の予測サンプルI(0)(i,j)、前記第2の予測サンプルI(1)(i,j)、前記第1の予測サンプルI(0)(i,j)と前記第2の予測サンプルI(1)(i,j)との間のサンプル差分、および中間BDOF導出パラメータに基づいて導出された水平勾配値および垂直勾配値を含み、前記中間BDOF導出パラメータが、sGxdI、sGydI、sGx2、sGxGy、およびsGy2パラメータを含み、sGxdIおよびsGydIが、前記水平勾配値とサンプル差分値との間および前記垂直勾配値と前記サンプル差分値との間の相互相関値を含み、sGx2およびsGy2が、前記水平勾配値および前記垂直勾配値の自己相関値を含み、sGxGyが、前記水平勾配値と前記垂直勾配値との間の前記相互相関値を含む、ことと、
前記第1の予測サンプルI(0)(i,j)および前記第2の予測サンプルI(1)(i,j)に基づいて前記BDOFが前記ビデオブロックに適用されたことに基づいて、前記ビデオブロック内のサンプルのための動き洗練化を取得することと、
前記動き洗練化に基づいて前記ビデオブロックの双予測サンプルを取得することと、を行うように構成される、コンピューティングデバイス。 - 内部BDOF導出パラメータの表現精度のために前記BDOF導出プロセスの内部ビット深度を制御するように構成された前記1つまたは複数のプロセッサであって、
前記第1の予測サンプルI(0)(i,j)、前記第2の予測サンプルI(1)(i,j)に基づいて前記中間BDOF導出パラメータを取得することと、
前記sGx2およびsGxdIパラメータに基づいて水平動き洗練化値を取得することと、
前記sGy2、sGydI、sGxGyパラメータに基づいて垂直動き洗練化値を取得することと、
前記水平動き洗練化値および前記垂直動き洗練化値を[-31,31]の対称範囲にクリップすることと、を行うようにさらに構成される、請求項20に記載のコンピューティングデバイス。 - 1つまたは複数のプロセッサを有するコンピューティングデバイスによって実行するための複数のプログラムを記憶する非一時的コンピュータ可読記憶媒体であって、前記複数のプログラムが、前記1つまたは複数のプロセッサによって実行されるとき、前記コンピューティングデバイスに、
デコーダによって、シーケンスパラメータセット(SPS)内の3つの制御フラグを受信することであって、第1の制御フラグが、現在のビデオシーケンス内のビデオブロックを復号するために双方向オプティカルフロー(BDOF)が有効化されるかどうかを示し、第2の制御フラグが、前記現在のビデオシーケンス内の前記ビデオブロックを復号するためにオプティカルフローによる予測洗練化(PROF)が有効化されるかどうかを示し、第3の制御フラグが、前記現在のビデオシーケンス内の前記ビデオブロックを復号するためにデコーダ側の動きベクトル洗練化(DMVR)が有効化されるかどうかを示す、ことと、
前記デコーダによって、前記第1の制御フラグが真であるときに前記SPS内の第1のプレゼンスフラグ、前記第2の制御フラグが真であるときに前記SPS内の第2のプレゼンスフラグ、および前記第3の制御フラグが真であるときに前記SPS内の第3のプレゼンスフラグを受信することと、
前記デコーダによって、前記SPS内の前記第1のプレゼンスフラグが、前記ピクチャ内の前記ビデオブロックに対して前記BDOFが無効化されることを示すとき、各ピクチャのピクチャヘッダ内の第1のピクチャ制御フラグを受信することと、
前記デコーダによって、前記SPS内の前記第2のプレゼンスフラグが、前記ピクチャ内の前記ビデオブロックに対して前記PROFが無効化されることを示すとき、各ピクチャの前記ピクチャヘッダ内の第2のピクチャ制御フラグを受信することと、
前記デコーダによって、前記SPS内の前記第3のプレゼンスフラグが、前記ピクチャ内の前記ビデオブロックに対して前記DMVRが無効化されることを示すとき、各ピクチャの前記ピクチャヘッダ内の第3のピクチャ制御フラグを受信することと、を含む行為を実行させる、非一時的コンピュータ可読記憶媒体。 - 前記複数のプログラムが、前記コンピューティングデバイスに、
前記デコーダによって、sps_dmvr_enabled_flagフラグが真であるとき、sps_dmvr_picture_header_present_flagフラグを受信することであって、前記sps_dmvr_picture_header_present_flagフラグが、現在のSPSを参照する各ピクチャの前記ピクチャヘッダ内でpicture_disable_dmvr_flagフラグがシグナリングされるかどうかをシグナリングする、ことと、
前記デコーダによって、sps_bdof_enabled_flagフラグが真であるとき、sps_bdof_picture_header_present_flagフラグを受信することであって、前記sps_bdof_picture_header_present_flagフラグが、現在のSPSを参照する各ピクチャの前記ピクチャヘッダ内でpicture_disable_bdof_flagフラグがシグナリングされるかどうかをシグナリングする、ことと、
前記デコーダによって、sps_prof_enabled_flagフラグが真であるとき、sps_prof_picture_header_present_flagフラグを受信することであって、前記sps_prof_picture_header_present_flagフラグが、現在のSPSを参照する各ピクチャの前記ピクチャヘッダ内でpicture_disable_prof_flagフラグがシグナリングされるかどうかをシグナリングする、ことと、を実行させる、請求項22に記載の非一時的コンピュータ可読記憶媒体。 - 前記複数のプログラムが、前記コンピューティングデバイスに、
前記sps_bdof_picture_header_present_flagフラグの値が偽であるとき、アフィンモードで符号化されないインター符号化ブロックの前記予測サンプルを生成するように、前記BDOFをデコーダで適用することと、
前記sps_prof_picture_header_present_flagフラグの値が偽であるとき、前記アフィンモードで符号化された前記インター符号化ブロックの前記予測サンプルを生成するように、前記PROFをデコーダで適用することと、
前記sps_dmvr_picture_header_present_flagフラグの値が偽であるとき、前記アフィンモードで符号化されない前記インター符号化ブロックの前記予測サンプルを生成するように、前記DMVRをデコーダで適用することと、をさらに実行させる、請求項22に記載の非一時的コンピュータ可読記憶媒体。 - 前記複数のプログラムが、前記コンピューティングデバイスに、
前記デコーダによって、前記sps_dmvr_picture_header_present_flagフラグが真であるとき、ピクチャヘッダ制御フラグを受信すること、をさらに実行させ、前記ピクチャヘッダ制御フラグが、前記ピクチャヘッダを参照するスライスに対して前記DMVRが無効化されることをシグナリングする前記picture_disable_dmvr_flagフラグである、請求項24に記載の非一時的コンピュータ可読記憶媒体。 - 前記複数のプログラムが、前記コンピューティングデバイスに、
前記デコーダによって、前記sps_bdof_picture_header_present_flagフラグが真であるとき、ピクチャヘッダ制御フラグを受信すること、をさらに実行させ、前記ピクチャヘッダ制御フラグが、前記ピクチャヘッダを参照するスライスに対して前記BDOFが無効化されることをシグナリングする前記picture_disable_bdof_flagフラグである、請求項24に記載の非一時的コンピュータ可読記憶媒体。 - 前記複数のプログラムが、前記コンピューティングデバイスに、
前記デコーダによって、前記sps_prof_picture_header_present_flagフラグが真であるとき、ピクチャヘッダ制御フラグを受信すること、をさらに実行させ、前記ピクチャヘッダ制御フラグが、前記ピクチャヘッダを参照するスライスに対して前記PROFが無効化されることをシグナリングする前記picture_disable_prof_flagフラグである、請求項24に記載の非一時的コンピュータ可読記憶媒体。 - 前記複数のプログラムが、前記コンピューティングデバイスに、
前記デコーダによって、前記sps_prof_picture_header_present_flagフラグが真であるとき、ピクチャヘッダ制御フラグを受信すること、をさらに実行させ、前記ピクチャヘッダ制御フラグが、前記ピクチャヘッダを参照するスライスに対して前記PROFが無効化されることをシグナリングする前記picture_disable_prof_flagフラグである、請求項24に記載の非一時的コンピュータ可読記憶媒体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2023079701A JP2023100979A (ja) | 2019-10-09 | 2023-05-12 | オプティカルフローによる予測洗練化、双方向オプティカルフローおよびデコーダ側の動きベクトル洗練化のための方法および装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201962913141P | 2019-10-09 | 2019-10-09 | |
US62/913,141 | 2019-10-09 | ||
PCT/US2020/055153 WO2021072326A1 (en) | 2019-10-09 | 2020-10-09 | Methods and apparatuses for prediction refinement with optical flow, bi-directional optical flow, and decoder-side motion vector refinement |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023079701A Division JP2023100979A (ja) | 2019-10-09 | 2023-05-12 | オプティカルフローによる予測洗練化、双方向オプティカルフローおよびデコーダ側の動きベクトル洗練化のための方法および装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022541685A true JP2022541685A (ja) | 2022-09-26 |
JP7281602B2 JP7281602B2 (ja) | 2023-05-25 |
Family
ID=75437762
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022521352A Active JP7281602B2 (ja) | 2019-10-09 | 2020-10-09 | オプティカルフローによる予測洗練化、双方向オプティカルフローおよびデコーダ側の動きベクトル洗練化のための方法および装置 |
JP2023079701A Pending JP2023100979A (ja) | 2019-10-09 | 2023-05-12 | オプティカルフローによる予測洗練化、双方向オプティカルフローおよびデコーダ側の動きベクトル洗練化のための方法および装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023079701A Pending JP2023100979A (ja) | 2019-10-09 | 2023-05-12 | オプティカルフローによる予測洗練化、双方向オプティカルフローおよびデコーダ側の動きベクトル洗練化のための方法および装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US20220239943A1 (ja) |
EP (1) | EP4022923A4 (ja) |
JP (2) | JP7281602B2 (ja) |
KR (4) | KR20230070534A (ja) |
CN (2) | CN114503561A (ja) |
MX (1) | MX2022004332A (ja) |
WO (1) | WO2021072326A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20220082058A (ko) * | 2019-11-18 | 2022-06-16 | 엘지전자 주식회사 | 루프 필터링을 제어하는 영상 코딩 장치 및 방법 |
KR20240052025A (ko) * | 2021-09-03 | 2024-04-22 | 주식회사 윌러스표준기술연구소 | Lic(local illumination compensation) 모드를 이용한 비디오 신호 처리 방법 및 이를 위한 장치 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140029670A1 (en) * | 2012-07-27 | 2014-01-30 | Motorola Mobility Llc | Devices and methods for processing of partition mode in high efficiency video coding |
US10003793B2 (en) * | 2012-10-01 | 2018-06-19 | Google Technology Holdings LLC | Processing of pulse code modulation (PCM) parameters |
KR101943805B1 (ko) * | 2014-06-20 | 2019-01-29 | 에이치에프아이 이노베이션 인크. | 비디오 코딩에서의 신택스에 대한 이진화 및 컨텍스트 적응 코딩의 방법 및 장치 |
KR102480191B1 (ko) * | 2016-05-13 | 2022-12-21 | 브이아이디 스케일, 인크. | 비디오 코딩을 위한 일반화된 다중-가설 예측 시스템 및 방법 |
EP3264769A1 (en) * | 2016-06-30 | 2018-01-03 | Thomson Licensing | Method and apparatus for video coding with automatic motion information refinement |
US20190335170A1 (en) * | 2017-01-03 | 2019-10-31 | Lg Electronics Inc. | Method and apparatus for processing video signal by means of affine prediction |
US10523964B2 (en) * | 2017-03-13 | 2019-12-31 | Qualcomm Incorporated | Inter prediction refinement based on bi-directional optical flow (BIO) |
KR102409430B1 (ko) * | 2017-04-24 | 2022-06-15 | 에스케이텔레콤 주식회사 | 움직임 보상을 위한 옵티컬 플로우 추정 방법 및 장치 |
US10986360B2 (en) * | 2017-10-16 | 2021-04-20 | Qualcomm Incorproated | Various improvements to FRUC template matching |
KR102616680B1 (ko) * | 2019-03-08 | 2023-12-20 | 후아웨이 테크놀러지 컴퍼니 리미티드 | 인터 예측을 위한 인코더, 디코더 및 대응하는 방법 |
CA3135968C (en) * | 2019-04-18 | 2024-05-14 | Beijing Bytedance Network Technology Co., Ltd. | Restriction on applicability of cross component mode |
KR20220044843A (ko) * | 2019-09-24 | 2022-04-11 | 엘지전자 주식회사 | 서브픽처 기반 영상 부호화/복호화 방법, 장치 및 비트스트림을 전송하는 방법 |
-
2020
- 2020-10-09 CN CN202080070878.6A patent/CN114503561A/zh active Pending
- 2020-10-09 KR KR1020237016304A patent/KR20230070534A/ko active Application Filing
- 2020-10-09 CN CN202210553996.3A patent/CN114979631A/zh active Pending
- 2020-10-09 JP JP2022521352A patent/JP7281602B2/ja active Active
- 2020-10-09 KR KR1020227010894A patent/KR102533731B1/ko active IP Right Grant
- 2020-10-09 WO PCT/US2020/055153 patent/WO2021072326A1/en unknown
- 2020-10-09 MX MX2022004332A patent/MX2022004332A/es unknown
- 2020-10-09 KR KR1020237002341A patent/KR20230018532A/ko active Application Filing
- 2020-10-09 KR KR1020237016305A patent/KR20230070535A/ko active Application Filing
- 2020-10-09 EP EP20875076.0A patent/EP4022923A4/en active Pending
-
2022
- 2022-04-06 US US17/714,916 patent/US20220239943A1/en active Pending
-
2023
- 2023-05-12 JP JP2023079701A patent/JP2023100979A/ja active Pending
Non-Patent Citations (3)
Title |
---|
PARK, NAERI ET AL.: "Non-CE4: Corrections on parameter calculation for PROF and BDOF", JOINT VIDEO EXPERTS TEAM, (JVET) OF ITU-T SG 16 WP 3 AND ISO/IEC JTC 1/SC 29/WG 11 16TH MEETING: GEN, vol. JVET-P0281 (version 2), JPN6022044875, 4 October 2019 (2019-10-04), ISSN: 0004905449 * |
XIU, XIAOYU ET AL.: "CE4/9-related: Combined Test of JVET-O0593/JVET-O0252/JVET-O0281/JVET-O0615 on harmonization on BDOF", JOINT VIDEO EXPERTS TEAM (JVET) OF ITU-T SG 16 WP 3 AND ISO/IEC JTC 1/SC 29/WG 11 15TH MEETING: GOTH, vol. JVET-O1142 (version 2), JPN6022044873, 9 July 2019 (2019-07-09), ISSN: 0004905447 * |
XIU, XIAOYU ET AL.: "Non-CE4: On BDOF and PROF parameter derivation [online]", JOINT VIDEO EXPERTS TEAM (JVET) OF ITU-T SG 16 WP 3 AND ISO/IEC JTC 1/SC 29/WG 11 16TH MEETING: GENE, vol. JVET-P0653 (version 1), JPN6022044874, 29 September 2019 (2019-09-29), ISSN: 0004905448 * |
Also Published As
Publication number | Publication date |
---|---|
JP2023100979A (ja) | 2023-07-19 |
KR20230070534A (ko) | 2023-05-23 |
KR20220046707A (ko) | 2022-04-14 |
EP4022923A4 (en) | 2022-11-23 |
CN114503561A (zh) | 2022-05-13 |
MX2022004332A (es) | 2022-04-26 |
KR20230018532A (ko) | 2023-02-07 |
CN114979631A (zh) | 2022-08-30 |
KR20230070535A (ko) | 2023-05-23 |
WO2021072326A1 (en) | 2021-04-15 |
KR102533731B1 (ko) | 2023-06-19 |
EP4022923A1 (en) | 2022-07-06 |
US20220239943A1 (en) | 2022-07-28 |
JP7281602B2 (ja) | 2023-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7372433B2 (ja) | オプティカルフローを用いた予測リファインメントに関する方法および装置 | |
JP7313533B2 (ja) | オプティカルフローによる予測洗練化における方法および装置 | |
JP7305883B2 (ja) | Prof(prediction refinement with optical flow)の方法および装置 | |
US11889110B2 (en) | Methods and apparatus for prediction refinement with optical flow | |
JP2023100979A (ja) | オプティカルフローによる予測洗練化、双方向オプティカルフローおよびデコーダ側の動きベクトル洗練化のための方法および装置 | |
JP2023089255A (ja) | オプティカルフローを用いる予測改善のための方法および装置 | |
EP3963887A1 (en) | Methods and apparatus of prediction refinement with optical flow |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220407 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220407 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20220428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221025 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230414 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230515 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7281602 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |