JP2022540972A

JP2022540972A - 高性能メモリ管理システムにおけるガーベジコレクションの回避

Info

Publication number: JP2022540972A
Application number: JP2021563430A
Authority: JP
Inventors: ズドン、ヤオ; シ、チミン; シエ、チャオ; ヤン、ビン; チョウ、ジェン
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2019-05-31
Filing date: 2019-05-31
Publication date: 2022-09-21
Also published as: EP3977292A4; US20220171704A1; WO2020237621A1; EP3977292A1; CN113767370A

Abstract

スレッドの作成を検出し、メモリ領域をスレッドに関連づけられたオブジェクトへの専用にし、スレッドの停止に応答してメモリ領域の再利用を行う技術を提供し得る、システム、装置および方法。一例において、メモリ領域はヒープ領域であり、再利用は、ヒープ領域に関するガーベジコレクションプロセスの少なくとも一時停止相およびコピー相をバイパスする。

Description

実施形態は、概して、アーキテクチャのコンピュータ化におけるメモリ管理に関する。より具体的には、実施形態は、高性能メモリ管理システムにおけるガーベジコレクションの回避に関する。

動作の最中に、コンピュータプログラムは、プログラムの実行に関与する動作を実行すべく、様々なオブジェクトにメモリを割り当て得る。コンピュータプログラムが、もはや使用されていないオブジェクトからのメモリの割り当て解除をしないとき、利用できるメモリは不必要に減少し、性能に悪影響を及ぼし得、システム障害につながり得る（例えば、追加のメモリが全く利用できないとき）。管理された実行時アプリケーションなどのプログラムが、もはや使用されていないメモリを自動的に再利用する「ガーベジコレクション」を使用してもよいが、かなりの改善の余地が残っている。例えば、従来のガーベジコレクションは、プロセッサ使用、ユーザインタフェースにおける予期しない一時停止、追加の電力消費（例えば、バッテリ寿命の減少）などに関して、性能に悪影響を与え得る。

本実施形態の様々な利点は、以下の明細書および添付の特許請求の範囲を読むことによって、および、以下の図面を参照することによって、当業者には明らかになるであろう。
実施形態に係る、スレッドが作成された後の割り当て空間の例を示す。実施形態に係る、スレッドに関連づけられたオブジェクトのメモリ領域の専用化の例のフロー図である。実施形態に係る、メモリ再利用後の割り当て空間の例を示す。実施形態に係る、メモリ再利用の例のフロー図である。実施形態に係る、メモリを管理する方法の例のフローチャートである。実施形態に係る、メモリを管理する方法の例のフローチャートである。実施形態に係る、性能強化コンピューティングシステムの例のブロック図である。実施形態に係る、半導体パッケージ装置の例を示す。実施形態に係る、プロセッサの例のブロック図である。実施形態に係る、マルチプロセッサベースのコンピューティングシステムの例のブロック図である。

ここで図１に戻ると、スレッドが作成された後に、割り当て空間２０（２０ａ－２０ｅ）が示される。実施形態において、割り当て空間２０は、スレッドを作成および停止（例えば、破壊）するコンピュータプログラムのランタイム動作の最中に、動的なメモリ割り当てを行うように使用されるヒープメモリの一部である。ヒープメモリはまた、例えば、大きいオブジェクト領域（例えば、比較的大きいプリミティブ配列および／または文字列配列を格納する）、イメージ領域（例えば、実行可能なファイル、リソースファイルなどを格納する）、共有領域（例えば、複数の処理によって共有されるオブジェクトを格納する）、動かない領域（例えば、長寿命のオブジェクトを格納する）などの他のメモリ領域（示されない）を含み得る。一例において、割り当て空間２０は、ガーベジコレクションプロセスの最中に目標とされるかもしれない比較的短寿命のオブジェクトを格納する。更に、スレッドは、豊富な特別な効果を提供し、短寿命のオブジェクトに比較的大量のメモリを消費させる、ユーザインタフェースアクティビティに対応し得る。

図示される例において、割り当て空間２０は、第１の領域２０ａ（"領域１"）、第２の領域２０ｂ（"領域２"）、第３の領域２０ｃ（"領域３"）、第４の領域２０ｄ（"領域４"）、および第５の領域２０ｅ（"領域５"）を含む。示される領域の数は、説明の目的のみであり、状況に応じて変わってもよい。示された割り当て空間２０の領域は、特定のスレッドおよび／またはアクティビティに個別で専用のものである。例えば、第２の領域２０ｂおよび第３の領域２０ｃは、第１のスレッド（"スレッド１"）に専用であってよく、第４の領域２０ｄは第２のスレッド（"スレッド２"）に専用であってよい、などである。実施形態において、第２の領域２０ｂおよび第３の領域２０ｃにおけるオブジェクトは、余計なコピー動作を行うことなく、第１のスレッドと関連づけられた機能の間で共有され得る。同様に、第４の領域２０ｄにおけるオブジェクトは、余計なコピー動作を行うことなく、第２のスレッドと関連づけられた機能の間で共有され得る。より詳細に説明されるように、示された解決手段は性能を強化することを可能にする。

図２は、メモリ割り当て手段（例えば、フレームワーク層ランタイムマネジャー）が、新たなスレッドを作成する機能２４（方法"ｏｎＣｒｅａｔｅ（）"を呼び戻す）を検出する、フロー図２２を示す。図示される例において、メモリ割り当て手段は、第１のコマンド２６（"ＳｔａｒｔＭｅｍｏｒｙＲｅｇｉｏｎ（）"）を発行することによって、スレッドにメモリ領域の専用化をトリガする。アプリケーションが機能２４を呼び出すとき、新たなスレッドと関連づけられた全てのオブジェクト（例えば"オブジェクトａ"、"オブジェクトｂ"）が、専用メモリ領域に割り当てられる。機能２４の呼び出しに加えて、メモリ割り当て手段は、スレッドベースの割り当てをアクティブ化するように、呼び出しスレッドオブジェクトにフラグを設定してもよい。実施形態において、メモリ割り当て手段はまた、専用メモリ領域にスレッドをマッピングする。以下の表１は、そのようなマッピングの例を示す。
表１

機能２４にオブジェクトの割り当てが行われるとき、示されたメモリ割り当て手段は、問題のメモリ領域への専用のオブジェクトを中断するように、第２のコマンド２８（"ＳｔｏｐＭｅｍｏｒｙＲｅｇｉｏｎ（）"）を発行する。メモリ割り当て手段は、また、スレッドの停止に応答して、スレッドベースの割り当てを非アクティブ化するように、スレッドオブジェクトを呼び出すフラグをクリアしてもよい。実施形態において、メモリ割り当て手段はまた、適切なスレッドトゥリージョンのテーブルマッピングエントリをクリアする。第１のコマンド２６および第２のコマンド２８を実装する疑似コードの例を以下に示す。
ＳｔａｒｔＭｅｍｏｒｙＲｅｇｉｏｎ（）｛
ｔｈｒｅａｄＩｄ＝ＧｅｔＴｈｒｅａｄＩｄ（）；
ＳｅｔＡｃｔｉｖｉｔｙＭｏｄｅＡｌｌｏｃａｔｅ（ｔｈｒｅａｄＩｄ）；
ｒｅｇｉｏｎＩｄ＝ＡｌｌｏｃａｔｅＮｅｗＲｅｇｉｏｎ（）；
ｔｈｒｅａｄＩｄおよびｒｅｇｉｏｎＩｄをテーブルに記録；
ＳｔｏｐＭｅｍｏｒｙＲｅｇｉｏｎ（）｛
ｔｈｒｅａｄＩｄ＝ＧｅｔＴｈｒｅａｄＩｄ（）；
ＵｎｓｅｔＡｃｔｉｖｉｔｙＭｏｄｅＡｌｌｏｃａｔｅ（ｔｈｒｅａｄＩｄ）；

選択された領域のサイズが不十分な場合、追加の未使用領域が、スレッドに関連づけられたオブジェクトに専用とされてもよい。実施形態において、メモリ割り当て手段は、スレッドがスレッド割り当てモードにあるかどうか確認する。否の場合、メモリ割り当て手段は、通常の割り当てモードに切り替わってもよい。そうでなければ、メモリ割り当て手段は、特定の領域識別子を見つけるようにテーブルを探索し、指定された領域にオブジェクトを割り当てることを試みる。領域が満杯である場合、メモリ割り当て手段は、スレッドに別の領域を割り当てて、対応するテーブルを更新してもよい。追加の領域の選択を実装する疑似コードの例が以下に示される。
ＡｌｌｏｃａｔｅＯｂｊｅｃｔ（）｛
ｔｈｒｅａｄＩｄ＝ＧｅｔＴｈｒｅａｄＩｄ（）；
ｃｈｅｃｋＡｃｔｉｖｉｔｙＭｏｄｅ（ｔｈｒｅａｄＩｄ）；

Ｉｆｎｏｔｔｒｕｅ：
／／そうでないならオブジェクトに割り当てるオリジンコードパス：
ｒｅｇｉｏｎｉｄ＝ＦｉｎｄＲｅｇｉｏｎＩＤ（ｔｈｒｅａｄｉｄ）；
ＡｌｌｏｃａｔｅＯｂｊｅｃｔ（ｒｅｇｉｏｎｉｄ）；
Ｉｆｎｏｔｅｎｏｕｇｈｓｐａｃｅ：
ｎｅｗＲｅｇｉｏｎＩｄ＝ＡｌｌｏｃａｔｅＮｅｗＲｅｇｉｏｎ（）；
テーブルへのｎｅｗＲｅｇｉｏｎＩｄを更新する。
ＡｌｌｏｃａｔｅＯｂｊｅｃｔ（ｎｅｗＲｅｇｉｏｎｉｄ）；
｝

図１および図３に言及し続けると、スレッドの停止は、スレッドに専用の領域の全ての再利用をトリガし得る。例えば、スレッド１の停止は、再利用されている第２の領域２０ｂおよび第３の領域２０ｃの全てのオブジェクトをもたらす。実施形態において、スレッドの停止は、アプリケーションからの高いレベル（例えば、上方の層）の情報に基づいて検出される。特に留意すべきは、（例えば、ＧＣがルートオブジェクトセットを収集して、どの領域が再利用されるべきか判断することを可能にするように）全ての他のスレッドが一時停止する一時停止相などのガーベジコレクション（ＧＣ）動作は、バイパスされてもよいことである。ＧＣがルートセットから始まって全ての生きているオブジェクトをスキャンして、それらのオブジェクトを未使用領域（例えば、デスティネーション領域）にコピーするコピー相などの他のＧＣ動作もまた、示された解決手段においてはバイパスされる。実際に、スレッドが短寿命のオブジェクトのみを生成する場合、ＧＣ動作を実行する頻度はゼロに近づいてもよい。従って、プロセッサ使用、ユーザインタフェースにおける予期しない一時停止、追加の電力消費（例えば、バッテリ寿命の減少）などに関する性能が強化される。

図４は、メモリ割り当て手段が、存在するスレッドを終了させる機能３２（方法"ｏｎＤｅｓｔｒｏｙ（）"を呼び戻す）を検出する、フロー図３３を示す。実施形態において、機能３２は、バックグラウンドで実行している多すぎるアプリケーションから生じ、アプリケーションを閉じさせてアクティブなアプリケーションリストから取り除く、などである。図示される例において、メモリ割り当て手段は、コマンド３４（"ＲｅｃｌａｉｍＭｅｍｏｒｙＲｅｇｉｏｎ（）"）を発行することによって、スレッドに専用の１または複数のメモリ領域の再利用をトリガする。アプリケーションが機能３２を呼び出すとき、スレッドに専用の全てのメモリ領域が再利用されるであろう。実施形態において、メモリ割り当て手段は、例えば、適切なスレッド識別子に関する表１などのテーブルを探索することによって、スレッドのための選択された領域を特定する。領域は一度に１つ再利用されてもよい。コマンド３４を実装する疑似コードの例が以下に示される。

ＲｅｃｌａｉｍＭｅｍｏｒｙＲｅｇｉｏｎ（）｛
ｔｈｒｅａｄｉｄ＝ＧｅｔＴｈｒｅａｄＩｄ（）；
ａｌｌＲｅｇｉｏｎＩｄｓ＝ＦｉｎｄＡｌｌＲｅｇｉｏｎＩＤｓ（ｔｈｒｅａｄｉｄ）；
ＦｏｒｅａｃｈｉｄｉｎａｌｌＲｅｇｉｏｎＩｄｓ：
ＦｒｅｅＲｅｇｉｏｎ（ｉｄ）；
｝

図５はメモリを管理する方法４０を示す。方法４０は、概して、例えば上記のメモリ割り当て手段（図１）などのメモリ割り当て手段において実装され得る。より具体的には、方法４０は、ランダムアクセスメモリ（ＲＡＭ）、リードオンリメモリ（ＲＯＭ）、プログラマブルＲＯＭ（ＰＲＯＭ）、ファームウェア、フラッシュメモリなどの機械またはコンピュータ可読記憶媒体、例えばプログラマブルロジックアレイ（ＰＬＡ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、コンプレックスプログラマブルロジックデバイス（ＣＰＬＤ）などの構成可能なロジック、例えば、などの特定用途向け集積回路（ＡＳＩＣ）、相補型金属酸化物半導体（ＣＭＯＳ）、またはトランジスタ－トランジスタロジック（ＴＴＬ）技術などの回路技術を使用する機能固定型ハードウェアロジック、またはそれらの任意の組み合わせに格納された論理命令のセットにおける１または複数のモジュールとして実装され得る。

例えば、方法４０において示される動作を実行するコンピュータプログラムコードは、Ｊａｖａ（登録商標）、ＳＭＡＬＬＴＡＬＫ（登録商標）、Ｃ＋＋などのオブジェクト指向プログラミング言語、および、"Ｃ"プログラミング言語または類似のプログラミング言語などの従来の手続き型プログラミング言語を含む１または複数のプログラミング言語の任意の組み合わせで書かれ得る。さらに、ロジック命令は、アセンブラ命令、命令セットアーキテクチャ（ＩＳＡ）命令、マシン命令、マシン依存命令、マイクロコード、状態設定データ、集積回路用構成データ、電子回路をパーソナライズする状態情報、および／またはハードウェア固有の他の構造コンポーネント（例えば、ホストプロセッサ、中央演算処理装置（ＣＰＵ）、マイクロコントローラなど）を含み得る。

示される処理ブロック４２は、スレッドの開始を検出し、そこでは第１メモリ領域は、ブロック４４においてスレッドに関連づけられたオブジェクトに専用である。実施形態において、ブロック４４はスレッドベースの割り当てをアクティブ化し、スレッドを第１メモリ領域にマッピングすることを含む。ブロック４６において、スレッドの停止が開始されたかどうかに関する判断が行われてもよい。開始されていない場合、図示される方法４０はブロック４６を反復する。同一のスレッドに関連づけられたオブジェクトは、類似のライフサイクルを有すると予測されることに、特に留意する。従って、スレッド停止の検出のとき、ブロック４８はスレッドの停止に応答して第１メモリ領域の第１再利用を行う。実施形態において、方法４０は更に、スレッドの停止に応答してスレッドベースの割り当てを非アクティブ化し、第１メモリ領域からスレッドをアンマッピングすることを含む。一例において、第１メモリ領域はヒープ領域であり、第１再利用はヒープ領域に関するガーベジコレクションプロセスの一時停止相およびコピー相をバイパスする。さらに、スレッドはユーザインタフェース（ＵＩ）アクティビティに対応し得る。方法４０は、したがって、プロセッサ使用、ユーザインタフェースにおける予期しない一時停止、追加の電力消費（例えば、バッテリ寿命の減少）などに関する性能を強化し得る。

図示される方法４０は、例えば、ＣまたはＣ＋＋アプリケーションなどのネイティブなアプリケーションのために、ならびに、もはや使用されていないメモリを自動的に再利用する、ガーベジコレクションを有する管理された実行時アプリケーションのために使用されてよい。管理された実行時アプリケーションは、限定されることはないが、例えば、ＨＴＭＬ５（ＨｙｐｅｒｔｅｘｔＭａｒｋｕｐＬａｎｇｕａｇｅ５、例えば、ＨＴＭＬ５．２、Ｗ３ＣＲｅｃｏｍｍｅｎｄａｔｉｏｎ、２０１７年１２月１４日）、ＪＡＶＡＳＣＲＩＰＴ（登録商標）、Ｃ＃（例えば、Ｃ＃７．３、ＭＩＣＲＯＳＯＦＴ（登録商標）Ｃｏｒｐ．、２０１８年５月７日）、Ｒｕｂｙ（例えば、Ｒｕｂｙ２．６．３、Ｙ．Ｍａｔｓｕｍｏｔｏ、２０１９年４月１７日）、Ｐｅｒｌ（例えば、Ｐｅｒｌ５．２８．２、Ｐｅｒｌ．ｏｒｇ、２０１９年４月１９日）、Ｐｙｔｈｏｎ（登録商標）（例えば、Ｐｙｔｈｏｎ（登録商標）３．７．３、Ｐｙｔｈｏｎ（登録商標）ＳｏｆｔｗａｒｅＦｏｕｎｄａｔｉｏｎ、２０１９年３月２５日）、Ｊａｖａ（登録商標）（例えば、Ｊａｖａ（登録商標）１０、ＯＲＡＣＬＥＣｏｒｐ．、２０１８年３月２０日）などを含み得る。

図６はメモリを管理する別の方法５０を示す。方法５０は、概して、例えば上記のメモリ割り当て手段（図１）などのメモリ割り当て手段において実装され得る。より具体的には、方法５０は、ＲＡＭ、ＲＯＭ、ＰＲＯＭ、ファームウェア、フラッシュメモリなどの機械またはコンピュータ可読記憶媒体に格納されている論理命令のセット、例えば、ＰＬＡ、ＦＰＧＡ、ＣＰＬＤなどの構成可能なロジック、例えば、ＡＳＩＣ、ＣＭＯＳ、またはＴＴＬ技術などの回路技術を使用する機能固定型ハードウェアロジック、またはそれらの任意の組み合わせの１または複数のモジュールとして実装され得る。

示される処理ブロック５２は、第１メモリ領域が満杯であるかどうか判断する。満杯である場合、第２メモリ領域は、ブロック５４において、スレッドに関連づけられたオブジェクトに専用となり得る。さらに、スレッドの停止が開始されたか否か、ブロック５６において判断が行われ得る。開始されていない場合、図示される方法５０はブロック５６を反復する。スレッド停止の検出のとき、ブロック５８は、スレッドの停止に応答して第２メモリ領域の第２再利用を行う。従って、方法５０は更に、比較的大きな数のオブジェクト（例えば、スタックよりもずっと大きく、したがって、スタックオーバーフローに関する不安を解消する）を割り当てるスレッドをサポートすることによって、性能を強化する。

ここで図７に戻ると、性能強化コンピューティングシステム１５０が示される。システム１５０は概して、計算機能（例えば、携帯情報端末（ＰＤＡ）、ノートブックコンピュータ、タブレットコンピュータ、コンバーチブル型タブレット、サーバ）、通信機能（例えば、スマートフォン）、撮像機能（例えば、カメラ、カムコーダ）、メディア再生機能（例えば、スマートテレビ（ＴＶ））、ウェアラブル機能（例えば、腕時計、眼鏡、帽子、靴、宝石）、車両機能（例えば、車、トラック、バイク）、ロボット機能（例えば、自律ロボット）など、またはそれらの任意の組み合わせを有する、電子デバイス／プラットフォームの一部であってよい。図示される例において、システム１５０は、システムメモリ１５６に結合されている統合メモリコントローラ（ＩＭＣ）１５４を有するホストプロセッサ１５２（例えば、中央演算処理装置／ＣＰＵ）を含む。

示されるシステム１５０はまた、システムオンチップ（ＳｏＣ）として半導体ダイ１６２上にホストプロセッサ１５２およびグラフィックスプロセッサ１６０と共に実装される入力出力（ＩＯ）モジュール１５８を含む。例えば、図示のＩＯモジュール１５８は、ディスプレイ１６４（例えば、タッチスクリーン、液晶ディスプレイ（ＬＣＤ）、発光ダイオード（ＬＥＤ）ディスプレイ）と、ネットワークコントローラ１６６（例えば、有線および／または無線ＮＩＣ）と、大容量ストレージ１６８（例えば、ハードディスクドライブ（ＨＤＤ）、光ディスク、ソリッドステートドライブ（ＳＳＤ）、フラッシュメモリ）と通信する。

実施形態において、ホストプロセッサ１５２および／またはＩＯモジュール１５８は、既に説明された方法４０（図５）および／または方法５０（図６）の１または複数の態様を実行するように、システムメモリ１５６および／または大容量ストレージ１６８から回収されたプログラム命令１７０を実行する。従って、示された命令１７０の実行は、コンピューティングシステム１５０に、スレッドの作成を検出させ、システムメモリ１５６における第１メモリ領域をスレッドに関連づけられたオブジェクトへの専用にさせ、スレッドの停止に応答して第１メモリ領域の第１再利用を行わせてもよい。実施形態において、第１メモリ領域はヒープ領域であり、第１再利用は、ヒープ領域に関するガーベジコレクションプロセスの少なくとも一時停止相およびコピー相をバイパスする。さらに、スレッドは、オブジェクトを短寿命にし、比較的大量のシステムメモリ１５６を消費させる、（例えば、高性能ゲームアプリケーションの）ＵＩアクティビティに対応してもよい。そのような場合、示されたディスプレイ１６４は、ＵＩアクティビティに関連づけられた情報を視覚的に表す。

既に留意されるように、（例えば、ＧＣがルートオブジェクトセットを収集すること、およびどの領域が再利用されるべきか判断することを可能するように）全て他のスレッドが一時停止される一時停止相などのＧＣ動作は、バイパスされてもよい。ＧＣがルートセットから始まって全ての生きているオブジェクトをスキャンして、それらのオブジェクトを未使用領域（例えば、デスティネーション領域）にコピーするコピー相などの他のＧＣ動作もまた、示された解決手段においてはバイパスされる。従って、プロセッサ使用、ユーザインタフェースにおける予期しない一時停止、追加の電力消費（例えば、バッテリ寿命の減少）などに関するコンピューティングシステム１５０の性能が強化される。

図８は、半導体装置１７２（例えば、チップ、ダイ、パッケージ）を示す。図示の装置１７２は、１または複数の基板１７４（例えば、シリコン、サファイヤ、ヒ化ガリウム）と、１または複数の基板１７４に結合されたロジック１７６（例えば、トランジスタ配列およびその他集積回路（ＩＣ）コンポーネント）とを備える。実施形態において、ロジック１７６は、既に説明された方法４０（図５）および／または方法５０（図６）の１または複数の態様を実装する。従って、ロジック１７６は、スレッドの作成を検出し、第１メモリ領域をスレッドに関連づけられたオブジェクトへの専用にし、スレッドの停止に応答して第１メモリ領域の第１再利用を行ってもよい。実施形態において、第１メモリ領域はヒープ領域であり、第１再利用は、ヒープ領域に関するガーベジコレクションプロセスの少なくとも一時停止相およびコピー相をバイパス（例えば、回避）する。したがって、プロセッサ使用、ユーザインタフェースにおける予期しない一時停止、追加の電力消費（例えば、バッテリ寿命の減少）などに関する装置１７２の性能が強化される。

ロジック１７６は、少なくとも部分的に、構成可能なロジックまたは機能固定型ハードウェアロジックにおいて実装され得る。一例において、ロジック１７６は、基板１７４内に配置される（例えば、埋め込まれる）トランジスタチャネル領域を含む。従って、ロジック１７６と基板１７４との間のインタフェースは、階段接合でないことがあり得る。ロジック１７６はさらにまた、基板１７４の初期ウェハ上に成長するエピタキシャル層を備えるとみなされ得る。

図９は、一実施形態によるプロセッサコア２００を示す。プロセッサコア２００は、マイクロプロセッサ、埋め込み型プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、ネットワークプロセッサ、または、コードを実行する他のデバイスなどの任意のタイプのプロセッサに対するコアであり得る。１つのプロセッサコア２００のみが図９に示されているが、処理要素は、代替的に、図９に示されるプロセッサコア２００の１より多くのものを含み得る。プロセッサコア２００は、シングルスレッドコアであってもよく、または、少なくとも１つの実施形態について、プロセッサコア２００は、それが、コアごとに１つより多くのハードウェアスレッドコンテキスト（若しくは「論理プロセッサ」）を含み得る、という点で、マルチスレッドであってもよい。

図９はまた、プロセッサコア２００に結合されるメモリ２７０を示す。メモリ２７０は、当業者にとって既知か、そうでなければ当業者に利用できる（メモリ階層の様々な層を含む）多種多様なメモリのいずれかであり得る。既に説明されたように、メモリ２７０は、プロセッサコア２００によって実行される１または複数のコード２１３命令を含み得、コード２１３は、方法４０（図５）および／または方法５０（図６）を実装し得る。プロセッサコア２００は、コード２１３によって示される命令のプログラムシーケンスに従う。各命令は、フロントエンド部２１０に入り得、１または複数デコーダ２２０によって処理され得る。デコーダ２２０は、予め定義されたフォーマットの固定幅マイクロオペレーションなどのマイクロオペレーションをその出力として生成してもよく、または、元のコード命令を反映する他の命令、マイクロ命令、若しくは制御信号を生成してもよい。示されるフロントエンド部２１０はまた、レジスタリネーミングロジック２２５と、スケジューリングロジック２３０とを含み、それらは概して、リソースを割り当てて、変換命令に対応するオペレーションを実行のためにキューに入れる。

実行ユニット２５５－１から２５５－Ｎのセットを有する実行ロジック２５０を含むプロセッサコア２００が示される。いくつかの実施形態は、特定の機能または機能のセット専用の複数の実行ユニットを含み得る。他の実施形態は、１つの実行ユニットのみ、または、特定の機能を実行し得る１つの実行ユニットを含み得る。示される実行ロジック２５０は、コード命令によって指定されるオペレーションを実行する。

コード命令によって指定された動作の実行の完了の後、バックエンドロジック２６０は、コード２１３の命令を回避させる。一実施形態において、プロセッサコア２００は、アウトオブオーダ実行を可能にするが、命令のインオーダリタイアメントを必要とする。リタイアメントロジック２６５は、当業者に既知の様々な形態をとり得る（例えば、リオーダバッファまたは同様のもの）。このようにして、プロセッサコア２００は、少なくとも、デコーダによって生成される出力、レジスタリネーミングロジック２２５によって利用されるハードウェアレジスタおよびテーブル、並びに、実行ロジック２５０によって修正される任意のレジスタ（不図示）の観点から、コード２１３の実行中に変換される。

図９に示されないが、処理要素は、プロセッサコア２００を有するチップ上に他の要素を含み得る。例えば、処理要素は、プロセッサコア２００と共にメモリ制御ロジックを含み得る。処理要素は、Ｉ／Ｏ制御ロジックを含み得、および／または、メモリ制御ロジックと統合されているＩ／Ｏ制御ロジックを含み得る。処理要素はまた、１または複数のキャッシュを含み得る。

ここで図１０を参照すると、実施形態に従うコンピューティングシステム１０００の実施形態のブロック図が示される。図１０に示されるものは、第１の処理要素１０７０および第２の処理要素１０８０を含むマルチプロセッサシステム１０００である。２つの処理要素１０７０および１０８０が示されているが、システム１０００の実施形態はまた、１つのそのような処理要素のみを含み得ることが理解される。

システム１０００は、ポイントツーポイントインターコネクトシステムとして示され、第１の処理要素１０７０および第２の処理要素１０８０は、ポイントツーポイントインターコネクト１０５０を介して結合され得る。図１０に示される任意または全てのインターコネクトは、ポイントツーポイントインターコネクトではなくむしろマルチドロップバスとして実装され得ることが理解されるべきである。

図１０に示されるように、処理要素１０７０および１０８０のそれぞれは、第１および第２のプロセッサコア（すなわち、プロセッサコア１０７４ａおよび１０７４ｂおよびプロセッサコア１０８４ａおよび１０８４ｂ）を含むマルチコアプロセッサであり得る。そのようなコア１０７４ａ、１０７４ｂ、１０８４ａ、１０８４ｂは、図９に関連して上述したものと類似の態様で、命令コードを実行するように構成され得る。

各処理要素１０７０、１０８０は、少なくとも１つの共有されるキャッシュ１８９６ａ、１８９６ｂを含み得る。共有キャッシュ１８９６ａ、１８９６ｂは、それぞれコア１０７４ａ、コア１０７４ｂおよびコア１０８４ａ、コア１０８４ｂなどのプロセッサの１または複数のコンポーネントによって利用されるデータ（例えば、命令）を格納し得る。例えば、共有キャッシュ１８９６ａ、１８９６ｂは、プロセッサのコンポーネントによるより高速なアクセスのために、メモリ１０３２、１０３４に格納されたデータをローカルにキャッシュし得る。１または複数の実施形態において、共有キャッシュ１８９６ａ、１８９６ｂは、レベル２（Ｌ２）、レベル３（Ｌ３）、レベル４（Ｌ４）若しくは他のレベルのキャッシュなどの１または複数の中間レベルのキャッシュ、ラストレベルキャッシュ（ＬＬＣ）、および／またはそれらの組み合わせを含み得る。

２つの処理要素１０７０、１０８０のみが示されるが、実施形態の範囲はそれに限定されないことが理解されるであろう。他の実施形態において、１または複数の追加の処理要素が所与のプロセッサに存在し得る。代替的に、処理要素１０７０、１０８０の１または複数は、アクセラレータまたはフィールドプログラマブルゲートアレイなどのプロセッサ以外の要素であり得る。例えば、追加の処理要素は、第１のプロセッサ１０７０と同一の追加のプロセッサ、第１のプロセッサ１０７０と異種または非対称である追加のプロセッサ、アクセラレータ（例えば、グラフィックスアクセラレータまたはデジタル信号処理（ＤＳＰ）ユニットなど）、フィールドプログラマブルゲートアレイ、または任意の他の処理要素を含み得る。アーキテクチャ特性、マイクロアーキテクチャ特性、熱特性、電力消費特性、および同様のものを含む、多種多様の価値基準の観点から、処理要素１０７０、１０８０の間に様々な差異が存在し得る。これらの差異は、処理要素１０７０、１０８０の間の非対称性および異種性として、自身を効果的に表し得る。少なくとも１つの実施形態について、様々な処理要素１０７０、１０８０は、同一のダイパッケージに存在し得る。

第１の処理要素１０７０は、メモリコントローラロジック（ＭＣ）１０７２およびポイントツーポイント（Ｐ―Ｐ）インタフェース１０７６および１０７８をさらに含み得る。同様に、第２の処理要素１０８０は、ＭＣ１０８２、並びに、Ｐ－Ｐインタフェース１０８６および１０８８を含み得る。図１０に示されるように、ＭＣ１０７２および１０８２は、プロセッサをそれぞれのメモリ、すなわち、メモリ１０３２およびメモリ１０３４に結合する。これらのメモリは、それぞれのプロセッサにローカルに取り付けられたメインメモリの部分であり得る。ＭＣ１０７２および１０８２が処理要素１０７０、１０８０に統合されているものとして示されているが、代替の実施形態について、ＭＣロジックは、それらに統合されているものではなくむしろ、処理要素１０７０、１０８０の外部の個別のロジックであり得る。

第１の処理要素１０７０および第２の処理要素１０８０は、それぞれ、Ｐ－Ｐインターコネクト１０７６、１０８６を介してＩ／Ｏサブシステム１０９０に結合され得る。図１０に示されるように、Ｉ／Ｏサブシステム１０９０は、Ｐ－Ｐインタフェース１０９４および１０９８を含む。さらに、Ｉ／Ｏサブシステム１０９０は、Ｉ／Ｏサブシステム１０９０を高性能グラフィックスエンジン１０３８と結合するインタフェース１０９２を含む。一実施形態において、バス１０４９は、グラフィックスエンジン１０３８をＩ／Ｏサブシステム１０９０に結合するために使用され得る。代替的に、ポイントツーポイントインターコネクトは、これらのコンポーネントを結合し得る。

同様に、Ｉ／Ｏサブシステム１０９０は、インタフェース１０９６を介して第１のバス１０１６に結合されてもよい。一実施形態において、第１のバス１０１６は、ペリフェラルコンポーネントインターコネクト（ＰＣＩ）バス、または、ＰＣＩエクスプレスバス、若しくは他の第３世代のＩ／Ｏインターコネクトバスなどのバスであり得るが、実施形態の範囲はそれらに限定されない。

図１０に示されるように、様々なＩ／Ｏデバイス１０１４（例えば。バイオメトリックスキャナ、スピーカ、カメラ、センサ）が、第１のバス１０１６を第２のバス１０２０に結合し得るバスブリッジ１０１８と共に、第１のバス１０１６に結合され得る。一実施形態において、第２のバス１０２０は、ローピンカウント（ＬＰＣ）バスであり得る。一実施形態において、様々なデバイスが、例えば、キーボード／マウス１０１２、通信デバイス１０２６、および、ディスクドライブまたはコード１０３０を含み得る他の大容量ストレージデバイスなどのデータストレージユニット１０１９を含む第２のバス１０２０に結合され得る。示されたコード１０３０は、既に説明されたように、方法４０（図５）および／または方法５０（図６）を実装してもよく、既に説明されたように、コード２１３（図９）と類似してもよい。さらに、オーディオＩ／Ｏ１０２４が第２のバス１０２０に結合され得、バッテリ１０１０がコンピューティングシステム１０００に電力を供給し得る。

他の実施形態が企図されていることに留意されたい。例えば、図１０のポイントツーポイントアーキテクチャではなく、システムは、マルチドロップバスまたは他のそのような通信トポロジーを実装し得る。また、図１０の要素は、代替的に、図１０に示されるものより多いまたは少ない統合チップを使用いて分割され得る。
［追加の注記および例］

例１は、ディスプレイ、上記ディスプレイに結合されたプロセッサ、および上記プロセッサに結合されたメモリを備える性能強化コンピューティングシステムを含み、上記メモリは実行可能プログラム命令のセットを含み、上記実行可能プログラム命令のセットは、上記プロセッサによって実行されたとき、上記コンピューティングシステムに、スレッドの作成を検出させ、第１メモリ領域を上記スレッドに関連づけられたオブジェクトへの専用にさせ、上記スレッドの停止に応答して上記第１メモリ領域の第１再利用を行わせる。

例２は例１に記載のコンピューティングシステムを含み、上記第１メモリ領域はヒープ領域であり、上記第１再利用は、上記ヒープ領域に関するガーベジコレクションプロセスの一時停止相およびコピー相をバイパスするものである。

例３は例１に記載のコンピューティングシステムを含み、上記第１メモリ領域を上記スレッドに関連づけられた上記オブジェクトへの専用にするように、上記実行可能プログラム命令は、実行されたとき、上記コンピューティングシステムに、スレッドベースの割り当てをアクティブ化させ、上記スレッドを上記第１メモリ領域にマッピングさせる。

例４は例３に記載のコンピューティングシステムを含み、上記実行可能プログラム命令は、実行されたとき、上記コンピューティングシステムに、上記スレッドの上記停止に応答して上記スレッドベースの割り当てを非アクティブ化させ、上記第１メモリ領域から上記スレッドをアンマッピングさせる。

例５は例１に記載のコンピューティングシステムを含み、上記実行可能プログラム命令は、実行されたとき、上記コンピューティングシステムに、上記第１メモリ領域が満杯であるとの判断に応答して、第２メモリ領域を上記スレッドに関連づけられた上記オブジェクトに専用とさせ、上記スレッドの上記停止に応答して、上記第２メモリ領域の第２再利用を行わせる。

例６は例１から５のいずれか一項に記載のコンピューティングシステムを含み、上記スレッドはユーザインタフェースアクティビティに対応するものであり、上記ディスプレイは上記ユーザインタフェースアクティビティに関連づけられた情報を視覚的に表すものである。

例７は１または複数の基板と、上記１または複数の基板と結合されたロジックとを備える半導体装置を含み、上記ロジックは、１または複数の構成可能なロジックまたは機能固定型ハードウェアロジックに少なくとも部分的に実装され、上記１または複数の基板に結合された上記ロジックは、スレッドの作成を検出し、第１メモリ領域を上記スレッドに関連づけられたオブジェクトに専用とし、上記スレッドの停止に応答して上記第１メモリ領域の第１再利用を行う。

例８は、例７に記載の装置を含み、上記第１メモリ領域はヒープ領域であり、上記第１再利用は、上記ヒープ領域に関するガーベジコレクションプロセスの一時停止相およびコピー相をバイパスするものである。

例９は、例７に記載の装置を含み、上記第１メモリ領域を上記スレッドに関連づけられた上記オブジェクトへの専用にするように、上記１または複数の基板に結合された上記ロジックは、スレッドベースの割り当てをアクティブ化させ、上記スレッドを上記第１メモリ領域にマッピングさせるものである。

例１０は例９に記載の装置を含み、上記１または複数の基板に結合された上記ロジックは、上記スレッドの上記停止に応答して上記スレッドベースの割り当てを非アクティブ化し、上記第１メモリ領域から上記スレッドをアンマッピングする。

例１１は例７に記載の装置を含み、上記１または複数の基板に結合された上記ロジックは、上記第１メモリ領域が満杯であるとの判断に応答して、第２メモリ領域を上記スレッドに関連づけられた上記オブジェクトに専用とさせ、上記スレッドの上記停止に応答して、上記第２メモリ領域の第２再利用を行わせる。

例１２は例７から１１のいずれか一項に記載の装置を含み、上記スレッドはユーザインタフェースアクティビティに対応するものである。

例１３は実行可能プログラム命令のセットを備える少なくとも１つのコンピュータ可読記憶媒体を含み、上記実行可能プログラム命令のセットは、コンピューティングシステムによって実行されたとき、上記コンピューティングシステムに、スレッドの作成を検出させ、第１メモリ領域を上記スレッドに関連づけられたオブジェクトへの専用にさせ、上記スレッドの停止に応答して上記第１メモリ領域の第１再利用を行わせる。

例１４は例１３に記載の少なくとも１つのコンピュータ可読記憶媒体を含み、上記第１メモリ領域はヒープ領域であり、上記第１再利用は、上記ヒープ領域に関するガーベジコレクションプロセスの一時停止相およびコピー相をバイパスするものである。

例１５は例１３に記載の少なくとも１つのコンピュータ可読記憶媒体を含み、上記第１メモリ領域を上記スレッドに関連づけられた上記オブジェクトへの専用にするように、上記実行可能プログラム命令は、実行されたとき、上記コンピューティングシステムに、スレッドベースの割り当てをアクティブ化させ、上記スレッドを上記第１メモリ領域にマッピングさせる。

例１６は例１５に記載の少なくとも１つのコンピュータ可読記憶媒体を含み、上記実行可能プログラム命令は、実行されたとき、上記コンピューティングシステムに、上記スレッドの上記停止に応答して上記スレッドベースの割り当てを非アクティブ化させ、上記第１メモリ領域から上記スレッドをアンマッピングさせる。

例１７は例１３に記載の少なくとも１つのコンピュータ可読記憶媒体を含み、上記実行可能プログラム命令は、実行されたとき、上記コンピューティングシステムに、上記第１メモリ領域が満杯であるとの判断に応答して、第２メモリ領域を上記スレッドに関連づけられた上記オブジェクトに専用とさせ、上記スレッドの上記停止に応答して、上記第２メモリ領域の第２再利用を行わせる。

例１８は例１３から１７のいずれか一項に記載の少なくとも１つのコンピュータ可読記憶媒体を含み、上記スレッドはユーザインタフェースアクティビティに対応するものである。

例１９は、スレッドの作成を検出する段階と、第１メモリ領域を上記スレッドに関連づけられたオブジェクトへの専用にする段階と、上記スレッドの停止に応答して上記第１メモリ領域の第１再利用を行う段階と、を備える方法を含む。

例２０は例１９に記載の方法を含み、上記第１メモリ領域はヒープ領域であり、上記第１再利用は、上記ヒープ領域に関するガーベジコレクションプロセスの一時停止相およびコピー相をバイパスする。

例２１は、例１９に記載の方法を含み、上記第１メモリ領域を上記スレッドに関連づけられた上記オブジェクトへの専用とする段階は、スレッドベースの割り当てをアクティブ化する段階と、上記スレッドを上記第１メモリ領域にマッピングする段階とを含む。

例２２は例２１に記載の方法を含み、上記スレッドの上記停止に応答して上記スレッドベースの割り当てを非アクティブ化する段階と、上記第１メモリ領域から上記スレッドをアンマッピングする段階とをさらに含む。

例２３は例１９に記載の方法を含み、上記第１メモリ領域が満杯であるとの判断に応答して、第２メモリ領域を上記スレッドに関連づけられた上記オブジェクトに専用とする段階と、上記スレッドの上記停止に応答して、上記第２メモリ領域の第２再利用を行わせる段階とをさらに含む。

例２４は例１９から２３のいずれか一項に記載の方法を含み、上記スレッドはユーザインタフェースアクティビティに対応する。

従って、本明細書で説明された技術は、アクティビティおよび当該アクティビティによって作成されたオブジェクトを、単一のオブジェクトの束にパックし、当該オブジェクトによって消費されるメモリを一斉に再利用する（例えば、ＧＣスレッドを呼び出すことなく）。技術は、任意の言語に適用してよく、類似の耐用期間を共有する全てのオブジェクトの再利用に焦点を当ててもよい。更に、技術はアプリケーション開発者（例えば、全ての修正例が管理された実行時フレームワーク層において行われてもよい）にいかなる追加の負荷も負わせなくてよい。技術はまた、ユーザにトランスペアレントであり（例えば、ユーザエクスペリエンスに悪影響がない）、余計なコピー動作なしに機能の間のオブジェクトの共有をサポートする（例えば、スレッド化されたメモリ割り当て手段および／またはリソース割り当て手段においての初期化／ＲＡＩＩ解決方法のように）。

実施形態は全てのタイプの半導体集積回路（"ＩＣ"）チップの使用に適する。これらのＩＣチップの例は、プロセッサ、コントローラ、チップセットコンポーネント、プログラマブルロジックアレイ（ＰＬＡ）、メモリチップ、ネットワークチップ、システムオンチップ（ＳｏＣ）、ＳＳＤ／ＮＡＮＤコントローラＡＳＩＣ、および同様のものを含むがこれらに限定されることはない。加えて、いくつかの図において、信号導線が線で表されている。いくつかは、より多くの成分信号パスを示すべく異なっていてよく、複数の成分信号パスを示すべく番号ラベルを有してよく、および／または、主要情報の流れ方向を示すべく１または複数の端部に矢印を有してよい。しかしながら、このことは限定的に解釈されるべきではない。むしろ、そのような追加の詳細は、回路のより容易な理解を促進すべく、１または複数の例示的な実施形態に関連して使用され得る。追加の情報を有しているか否かにかかわらず、表される任意の信号線は、実際には、複数の方向に伝搬され得る１または複数の信号を備え得、任意の適切なタイプの信号方式、例えば、差動ペアで実装されるデジタル線またはアナログ線、光ファイバ線、および／または、シングルエンド線、で実装され得る。

例示的なサイズ／モデル／値／範囲が与えられてきたが、実施形態は、同一のものに限定されることはない。経時的に製造技術（例えば、フォトリソグラフィ）が成熟するにつれて、より小型のデバイスが製造され得ることが予測される。加えて、例示および説明を簡潔にするために、且つ、実施形態の特定の態様を不明瞭にしないために、ＩＣチップおよび他のコンポーネントへの周知の電源／グラウンド接続が、図面内に示されてもよく、図面内に示されていなくてもよい。さらに、実施形態を不明瞭にすることを回避すべく、また、そのようなブロック図構成の実装に関する詳細は、実施形態が実装されるプラットフォームに大きく依存する、すなわち、そのような詳細は十分に当業者の範囲内であるべきという事実を考慮して、構成がブロック図形態で示されてよい。例示的な実施形態を説明すべく、具体的な詳細（例えば、回路）が説明される場合、これらの具体的な詳細なしで、またはこれらの具体的な詳細の変形を用いて、実施形態が実施され得ることが当業者に明らかであるはずである。従って、説明は、限定なものではなく例示的なものとみなされるべきである。

用語「結合され」は、問題になっているコンポーネントの間の直接または間接の、任意のタイプの関係を指すように、本明細書では使用され得、電子的、機械的、流体的、光学的、電磁気的、または他の接続に適用してもよい。加えて、「第１の」、「第２の」などの用語は、説明を容易にするためにのみ本明細書で使用され得、別段の記載がない限り、特定の時間的または経時的な意味を保持しない。

本願および請求項に使用されるとき、用語「１または複数」によってまとめられる項目のリストは、リストに挙げられた用語の任意の組み合わせを意味し得る。例えば、「Ａ、ＢまたはＣの１または複数」という形で列挙されているアイテムは、Ａ、Ｂ、Ｃ、ＡおよびＢ、ＡおよびＣ、ＢおよびＣ、または、Ａ、ＢおよびＣを意味し得る。

上述の説明から、実施形態の幅広い技術を様々な形態で実装可能なことを当業者は理解するであろう。したがって、図面、明細書、および以下の特許請求の範囲を検討すれば、他の修正例が当業者には明らかになるであろうから、実施形態はそれらの特定の例と関連して説明されてきたが、実施形態の真の範囲はそれに限定されるべきではない。
他の可能な請求項
（項目１）
ディスプレイと、
上記ディスプレイに結合されたプロセッサと、
上記プロセッサに結合されたメモリと、
を備える性能強化コンピューティングシステムであって、
上記メモリは実行可能プログラム命令のセットを含み、上記実行可能プログラム命令のセットは、上記プロセッサによって実行されたとき、上記コンピューティングシステムに、
スレッドの作成を検出させ、
第１メモリ領域を上記スレッドに関連づけられたオブジェクトへの専用にさせ、
上記スレッドの停止に応答して上記第１メモリ領域の第１再利用を行わせる、
性能強化コンピューティングシステム。
（項目２）
上記第１メモリ領域はヒープ領域であり、上記第１再利用は、上記ヒープ領域に関するガーベジコレクションプロセスの一時停止相およびコピー相をバイパスするものである、項目１に記載のコンピューティングシステム。
（項目３）
上記第１メモリ領域を上記スレッドに関連づけられた上記オブジェクトへの専用にするように、上記実行可能プログラム命令は、実行されたとき、上記コンピューティングシステムに、
スレッドベースの割り当てをアクティブ化させ、
上記スレッドを上記第１メモリ領域にマッピングさせる、
項目１に記載のコンピューティングシステム。
（項目４）
上記実行可能プログラム命令は、実行されたとき、上記コンピューティングシステムに、
上記スレッドの上記停止に応答して上記スレッドベースの割り当てを非アクティブ化させ、
上記第１メモリ領域から上記スレッドをアンマッピングさせる、
項目３に記載のコンピューティングシステム。
（項目５）
上記実行可能プログラム命令は、実行されたとき、上記コンピューティングシステムに、
上記第１メモリ領域が満杯であるとの判断に応答して、第２メモリ領域を上記スレッドに関連づけられた上記オブジェクトに専用とさせ、
上記スレッドの上記停止に応答して、上記第２メモリ領域の第２再利用を行わせる、
項目１に記載のコンピューティングシステム。
（項目６）
上記スレッドはユーザインタフェースアクティビティに対応するものであり、上記ディスプレイは上記ユーザインタフェースアクティビティに関連づけられた情報を視覚的に表すものである、項目１から５のいずれか一項に記載のコンピューティングシステム。
（項目７）
１または複数の基板と、
上記１または複数の基板と結合されたロジックとを備える半導体装置であって、上記ロジックは、１または複数の構成可能なロジックまたは機能固定型ハードウェアロジックに少なくとも部分的に実装され、上記１または複数の基板に結合された上記ロジックは、
スレッドの作成を検出し、
第１メモリ領域を上記スレッドに関連づけられたオブジェクトに専用とし、上記スレッドの停止に応答して上記第１メモリ領域の第１再利用を行う、
半導体装置。
（項目８）
上記第１メモリ領域はヒープ領域であり、上記第１再利用は、上記ヒープ領域に関するガーベジコレクションプロセスの一時停止相およびコピー相をバイパスするものである、項目７に記載の装置。
（項目９）
上記第１メモリ領域を上記スレッドに関連づけられた上記オブジェクトへの専用にするように、上記１または複数の基板に結合された上記ロジックは、
スレッドベースの割り当てをアクティブ化させ、上記スレッドを上記第１メモリ領域にマッピングさせるものである、
項目７に記載の装置。
（項目１０）
上記１または複数の基板に結合された上記ロジックは、上記スレッドの上記停止に応答して上記スレッドベースの割り当てを非アクティブ化し、上記第１メモリ領域から上記スレッドをアンマッピングする、項目９に記載の装置。
（項目１１）
上記１または複数の基板に結合された上記ロジックは、
上記第１メモリ領域が満杯であるとの判断に応答して、第２メモリ領域を上記スレッドに関連づけられた上記オブジェクトに専用とさせ、
上記スレッドの上記停止に応答して、上記第２メモリ領域の第２再利用を行わせる、
項目７に記載の装置。
（項目１２）
上記スレッドはユーザインタフェースアクティビティに対応するものである、項目７から１１のいずれか一項に記載の装置。
（項目１３）
実行可能プログラム命令のセットを備える少なくとも１つのコンピュータ可読記憶媒体であって、上記実行可能プログラム命令のセットは、コンピューティングシステムによって実行されたとき、上記コンピューティングシステムに、
スレッドの作成を検出させ、
第１メモリ領域を上記スレッドに関連づけられたオブジェクトへの専用にさせ、
上記スレッドの停止に応答して上記第１メモリ領域の第１再利用を行わせる、
少なくとも１つのコンピュータ可読記憶媒体。
（項目１４）
上記第１メモリ領域はヒープ領域であり、上記第１再利用は、上記ヒープ領域に関するガーベジコレクションプロセスの一時停止相およびコピー相をバイパスするものである、項目１３に記載の少なくとも１つのコンピュータ可読記憶媒体。
（項目１５）
上記第１メモリ領域を上記スレッドに関連づけられた上記オブジェクトへの専用にするように、上記実行可能プログラム命令は、実行されたとき、上記コンピューティングシステムに、
スレッドベースの割り当てをアクティブ化させ、
上記スレッドを上記第１メモリ領域にマッピングさせる、
項目１３に記載の少なくとも１つのコンピュータ可読記憶媒体。
（項目１６）
上記実行可能プログラム命令は、実行されたとき、上記コンピューティングシステムに、
上記スレッドの上記停止に応答して上記スレッドベースの割り当てを非アクティブ化させ、
上記第１メモリ領域から上記スレッドをアンマッピングさせる、
項目１５に記載の少なくとも１つのコンピュータ可読記憶媒体。
（項目１７）
上記実行可能プログラム命令は、実行されたとき、上記コンピューティングシステムに、
上記第１メモリ領域が満杯であるとの判断に応答して、第２メモリ領域を上記スレッドに関連づけられた上記オブジェクトに専用とさせ、
上記スレッドの上記停止に応答して、上記第２メモリ領域の第２再利用を行わせる、
項目１３に記載の少なくとも１つのコンピュータ可読記憶媒体。
（項目１８）
上記スレッドはユーザインタフェースアクティビティに対応するものである、項目１３から１７のいずれか一項に記載の少なくとも１つのコンピュータ可読記憶媒体。
（項目１９）
スレッドの作成を検出する段階と、
第１メモリ領域を上記スレッドに関連づけられたオブジェクトへの専用にする段階と、
上記スレッドの停止に応答して上記第１メモリ領域の第１再利用を行う段階と、
を備える方法。
（項目２０）
上記第１メモリ領域はヒープ領域であり、上記第１再利用は、上記ヒープ領域に関するガーベジコレクションプロセスの一時停止相およびコピー相をバイパスする、項目１９に記載の方法。
（項目２１）
上記第１メモリ領域を上記スレッドに関連づけられた上記オブジェクトへの専用とする段階は、
スレッドベースの割り当てをアクティブ化する段階と、
上記スレッドを上記第１メモリ領域にマッピングする段階と、
を含む、項目１９に記載の方法。
（項目２２）
上記スレッドの上記停止に応答して上記スレッドベースの割り当てを非アクティブ化する段階と、
上記第１メモリ領域から上記スレッドをアンマッピングする段階と、
をさらに含む、項目２１に記載の方法。
（項目２３）
上記第１メモリ領域が満杯であるとの判断に応答して、第２メモリ領域を上記スレッドに関連づけられた上記オブジェクトに専用とする段階と、
上記スレッドの上記停止に応答して、上記第２メモリ領域の第２再利用を行わせる段階と、
をさらに含む、項目１９に記載の方法。
（項目２４）
上記スレッドはユーザインタフェースアクティビティに対応する、項目１９から２３のいずれか一項に記載の方法。

Claims

ディスプレイと、
前記ディスプレイに結合されたプロセッサと、
前記プロセッサに結合されたメモリと、
を備える性能強化コンピューティングシステムであって、
前記メモリは実行可能プログラム命令のセットを含み、前記実行可能プログラム命令のセットは、前記プロセッサによって実行されたとき、前記性能強化コンピューティングシステムに、
スレッドの作成を検出させ、
第１メモリ領域を前記スレッドに関連づけられたオブジェクトへの専用にさせ、
前記スレッドの停止に応答して上記第１メモリ領域の第１再利用を行わせる、
性能強化コンピューティングシステム。
前記第１メモリ領域はヒープ領域であり、前記第１再利用は、前記ヒープ領域に関するガーベジコレクションプロセスの一時停止相およびコピー相をバイパスするものである、請求項１に記載の性能強化コンピューティングシステム。
前記第１メモリ領域を前記スレッドに関連づけられた前記オブジェクトへの専用にするように、前記実行可能プログラム命令は、実行されたとき、前記性能強化コンピューティングシステムに、
スレッドベースの割り当てをアクティブ化させ、
前記スレッドを前記第１メモリ領域にマッピングさせる、
請求項１に記載の性能強化コンピューティングシステム。
前記実行可能プログラム命令は、実行されたとき、前記性能強化コンピューティングシステムに、
前記スレッドの前記停止に応答して前記スレッドベースの割り当てを非アクティブ化させ、
前記第１メモリ領域から前記スレッドをアンマッピングさせる、
請求項３に記載の性能強化コンピューティングシステム。
前記実行可能プログラム命令は、実行されたとき、前記性能強化コンピューティングシステムに、
前記第１メモリ領域が満杯であるとの判断に応答して、第２メモリ領域を前記スレッドに関連づけられた前記オブジェクトに専用とさせ、
前記スレッドの前記停止に応答して、前記第２メモリ領域の第２再利用を行わせる、
請求項１から４のいずれか一項に記載の性能強化コンピューティングシステム。
前記スレッドはユーザインタフェースアクティビティに対応するものであり、前記ディスプレイは前記ユーザインタフェースアクティビティに関連づけられた情報を視覚的に表すものである、請求項１から５のいずれか一項に記載の性能強化コンピューティングシステム。
１または複数の基板と、
前記１または複数の基板と結合されたロジックとを備える半導体装置であって、前記ロジックは、１または複数の構成可能なロジックまたは機能固定型ハードウェアロジックに少なくとも部分的に実装され、前記１または複数の基板に結合された前記ロジックは、
スレッドの作成を検出し、
第１メモリ領域を前記スレッドに関連づけられたオブジェクトに専用とし、前記スレッドの停止に応答して前記第１メモリ領域の第１再利用を行う、
半導体装置。
前記第１メモリ領域はヒープ領域であり、前記第１再利用は、前記ヒープ領域に関するガーベジコレクションプロセスの一時停止相およびコピー相をバイパスするものである、請求項７に記載の半導体装置。
前記第１メモリ領域を前記スレッドに関連づけられた前記オブジェクトへの専用にするように、前記１または複数の基板に結合された前記ロジックは、
スレッドベースの割り当てをアクティブ化させ、前記スレッドを前記第１メモリ領域にマッピングさせるものである、
請求項７に記載の半導体装置。
前記１または複数の基板に結合された前記ロジックは、前記スレッドの前記停止に応答して前記スレッドベースの割り当てを非アクティブ化し、前記第１メモリ領域から前記スレッドをアンマッピングする、請求項９に記載の半導体装置。
前記１または複数の基板に結合された前記ロジックは、
前記第１メモリ領域が満杯であるとの判断に応答して、第２メモリ領域を前記スレッドに関連づけられた前記オブジェクトに専用とさせ、
前記スレッドの前記停止に応答して、前記第２メモリ領域の第２再利用を行わせる、
請求項７から１０のいずれか一項に記載の半導体装置。
前記スレッドはユーザインタフェースアクティビティに対応するものである、請求項７から１１のいずれか一項に記載の半導体装置。
コンピューティングシステムによって実行されたとき、前記コンピューティングシステムに、
スレッドの作成を検出させ、
第１メモリ領域を前記スレッドに関連づけられたオブジェクトへの専用にさせ、
前記スレッドの停止に応答して前記第１メモリ領域の第１再利用を行わせる、
コンピュータプログラム。
前記第１メモリ領域はヒープ領域であり、前記第１再利用は、前記ヒープ領域に関するガーベジコレクションプロセスの一時停止相およびコピー相をバイパスするものである、請求項１３に記載のコンピュータプログラム。
前記第１メモリ領域を前記スレッドに関連づけられた前記オブジェクトへの専用にするように、実行されたとき、前記コンピューティングシステムに、
スレッドベースの割り当てをアクティブ化させ、
前記スレッドを前記第１メモリ領域にマッピングさせる、
請求項１３に記載のコンピュータプログラム。
実行されたとき、前記コンピューティングシステムに、
前記スレッドの前記停止に応答して前記スレッドベースの割り当てを非アクティブ化させ、
前記第１メモリ領域から前記スレッドをアンマッピングさせる、
請求項１５に記載のコンピュータプログラム。
実行されたとき、前記コンピューティングシステムに、
前記第１メモリ領域が満杯であるとの判断に応答して、第２メモリ領域を前記スレッドに関連づけられた前記オブジェクトに専用とさせ、
前記スレッドの前記停止に応答して、前記第２メモリ領域の第２再利用を行わせる、
請求項１３から１６のいずれか一項に記載のコンピュータプログラム。
前記スレッドはユーザインタフェースアクティビティに対応するものである、請求項１３から１７のいずれか一項に記載のコンピュータプログラム。
スレッドの作成を検出する段階と、
第１メモリ領域を前記スレッドに関連づけられたオブジェクトへの専用にする段階と、
前記スレッドの停止に応答して前記第１メモリ領域の第１再利用を行う段階と、
を備える方法。
前記第１メモリ領域はヒープ領域であり、前記第１再利用は、前記ヒープ領域に関するガーベジコレクションプロセスの一時停止相およびコピー相をバイパスする、請求項１９に記載の方法。
前記第１メモリ領域を前記スレッドに関連づけられた前記オブジェクトへの専用とする段階は、
スレッドベースの割り当てをアクティブ化する段階と、
前記スレッドを前記第１メモリ領域にマッピングする段階と、
を含む、請求項１９に記載の方法。
前記スレッドの前記停止に応答して前記スレッドベースの割り当てを非アクティブ化する段階と、
前記第１メモリ領域から前記スレッドをアンマッピングする段階と、
をさらに含む、請求項２１に記載の方法。
前記第１メモリ領域が満杯であるとの判断に応答して、第２メモリ領域を前記スレッドに関連づけられた前記オブジェクトに専用とする段階と、
前記スレッドの前記停止に応答して、前記第２メモリ領域の第２再利用を行わせる段階と、
をさらに含む、請求項１９から２２のいずれか一項に記載の方法。
前記スレッドはユーザインタフェースアクティビティに対応する、請求項１９から２３のいずれか一項に記載の方法。
請求項１３から１８のいずれか一項に記載のコンピュータプログラムを格納する、コンピュータ可読記憶媒体。