JP2022530309A - 外部メモリを機械学習アクセラレータにとってローカルとする仮想化 - Google Patents
外部メモリを機械学習アクセラレータにとってローカルとする仮想化 Download PDFInfo
- Publication number
- JP2022530309A JP2022530309A JP2021557065A JP2021557065A JP2022530309A JP 2022530309 A JP2022530309 A JP 2022530309A JP 2021557065 A JP2021557065 A JP 2021557065A JP 2021557065 A JP2021557065 A JP 2021557065A JP 2022530309 A JP2022530309 A JP 2022530309A
- Authority
- JP
- Japan
- Prior art keywords
- environmental
- machine learning
- memory
- computing system
- external memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010801 machine learning Methods 0.000 title claims abstract description 285
- 230000007613 environmental effect Effects 0.000 claims abstract description 166
- 238000000034 method Methods 0.000 claims abstract description 47
- 238000012545 processing Methods 0.000 claims description 96
- 230000008569 process Effects 0.000 claims description 29
- 230000009471 action Effects 0.000 claims description 7
- 230000003213 activating effect Effects 0.000 claims description 2
- 238000004590 computer program Methods 0.000 abstract description 11
- 235000019800 disodium phosphate Nutrition 0.000 description 19
- 230000002093 peripheral effect Effects 0.000 description 15
- 238000004891 communication Methods 0.000 description 14
- 238000004364 calculation method Methods 0.000 description 12
- 239000004744 fabric Substances 0.000 description 7
- 230000004044 response Effects 0.000 description 7
- 238000013528 artificial neural network Methods 0.000 description 5
- 238000013507 mapping Methods 0.000 description 5
- 238000012544 monitoring process Methods 0.000 description 5
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000000717 retained effect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000002699 waste material Substances 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 238000013527 convolutional neural network Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000013515 script Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000005236 sound signal Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
- 238000003062 neural network model Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001953 sensory effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 210000003813 thumb Anatomy 0.000 description 1
- 238000012549 training Methods 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N20/00—Machine learning
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
- G06F12/1036—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] for multiple virtual address spaces, e.g. segmentation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
- G06N3/045—Combinations of networks
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Artificial Intelligence (AREA)
- Data Mining & Analysis (AREA)
- Evolutionary Computation (AREA)
- Mathematical Physics (AREA)
- Life Sciences & Earth Sciences (AREA)
- Health & Medical Sciences (AREA)
- Biomedical Technology (AREA)
- Biophysics (AREA)
- Medical Informatics (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Molecular Biology (AREA)
- Computational Linguistics (AREA)
- General Health & Medical Sciences (AREA)
- Neurology (AREA)
- Advance Control (AREA)
- Power Sources (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Memory System (AREA)
- Control Of Throttle Valves Provided In The Intake System Or In The Exhaust System (AREA)
- Electrically Operated Instructional Devices (AREA)
- Devices For Executing Special Programs (AREA)
- Control Of Position, Course, Altitude, Or Attitude Of Moving Bodies (AREA)
Abstract
Description
本明細書は、機械学習アクセラレータに関する。
本明細書は、MLアクセラレータによって使用される外部メモリを仮想化するための技術を説明する。MLアクセラレータは、例えば、機械学習モデルを処理またはトレーニングすると共に、MLアクセラレータによってアクセスされる仮想メモリアドレスを変換するための集積回路として実装されるロジックを含むことができる。仮想メモリアドレスは、MLアクセラレータの外部装置、例えば、MLアクセラレータを実装する処理サブシステムに通信可能に接続されたRAMまたはシステムレベルキャッシュ上のメモリ位置に変換される。対応するパラメータを含む機械学習モデルは、MLアクセラレータの外部からストリームされ、MLアクセラレータのローカルメモリの位置の読み書きをシミュレートするように、MLアクセラレータによってアクセスされてもよい。
様々な図面において、同様の参照番号および名称は、同様の要素を示す。
実施形態1は、環境機械学習エンジンと、低電力CPUと、少なくとも環境機械学習エンジンと低電力CPUとの間で共有されるSRAMとを備える環境コンピューティングシステムである。環境機械学習エンジンは、環境機械学習エンジンによって生成された仮想アドレスをSRAM内の物理アドレスに変換するための仮想アドレスロジックを含む。
Claims (22)
- 環境コンピューティングシステムであって、
環境機械学習エンジンと、
低電力CPUと、
少なくとも環境機械学習エンジンと低電力CPUとの間で共有される外部メモリとを備え、
前記環境機械学習エンジンは、前記環境機械学習エンジンによって生成された仮想アドレスを前記外部メモリ内の物理アドレスに変換するための仮想アドレスロジックを含む、環境コンピューティングシステム。 - 前記環境コンピューティングシステムは、機械学習モデルのパラメータを、前記環境コンピューティングシステムとは別個の第2のメモリから前記SRAMにストリームするように構成されている、請求項1に記載の環境コンピューティングシステム。
- 前記環境コンピューティングシステムは、システムオンチップに集積され、
前記第2のメモリは、前記システムオンチップとは別個のものである、請求項2に記載の環境コンピューティングシステム。 - 前記第2のメモリから前記機械学習モデルの前記パラメータをストリームすることは、前記外部メモリ内の命令またはデータを上書きする、請求項2または3に記載の環境コンピューティングシステム。
- 前記環境機械学習エンジンは、前記外部メモリから機械学習モデルのパラメータを読み出すことによって、前記機械学習モデルを通る推論パスを実行するように構成されている、先行する請求項のいずれか1項に記載の環境コンピューティングシステム。
- 前記外部メモリから前記機械学習モデルの前記パラメータを読み出すことは、前記環境機械学習エンジンが前記外部メモリ内のアドレスに対応しない仮想アドレスを含む読み出し命令を実行することを含む、請求項5に記載の環境コンピューティングシステム。
- 前記環境機械学習エンジンは、前記外部メモリ内の位置を表す物理アドレスを生成するために、前記読み出し命令の前記仮想アドレスを前記環境機械学習エンジンに提供するように構成されている、請求項6に記載の環境コンピューティングシステム。
- 前記環境機械学習エンジンは、前記環境機械学習エンジンが利用できるローカルメモリのサイズを入力引数とするコンパイラプログラムによって入力プログラムから生成された命令を実行するように構成され、
前記命令は、ローカルメモリとして利用可能な前記外部メモリのサイズを前記コンパイラプログラムに提供することによって生成される、先行する請求項のいずれか1項に記載の環境コンピューティングシステム。 - 前記環境コンピューティングシステムは、以下の動作を実行するように構成され、
前記動作は、
処理される1つ以上のセンサ信号の受信を表す割り込みを受信する動作と、
前記1つ以上の他の処理コンポーネントのうちの第1の処理コンポーネントによって実行される命令を前記外部メモリにストリームすることを含み、前記第1の処理コンポーネントを作動させる動作と、
前記第1の処理コンポーネントが、前記外部メモリ内の前記命令を用いて前記1つ以上のセンサ信号を処理することによって、前記環境機械学習エンジンが前記1つ以上のセンサ信号をさらに処理すべきであると判断する動作と、
前記環境機械学習エンジンによって使用されるパラメータを前記外部メモリにストリームすることを含み、前記環境機械学習エンジンを作動させる動作と、
前記環境機械学習エンジンが、前記外部メモリに格納された前記パラメータを用いて機械学習モデルの推論パスを実行する動作とを含む、先行する請求項のいずれか1項に記載の環境コンピューティングシステム。 - 前記環境機械学習エンジンによって使用される前記パラメータを前記外部メモリにストリームすることは、前記外部メモリに格納され且つ前記第1の処理コンポーネントによって実行される前記命令を上書きする、請求項9に記載の環境コンピューティングシステム。
- 前記外部メモリはさらに、ダイレクトメモリアクセスコントローラ、1つ以上の他の機械学習エンジン、または1つ以上の他のプロセッサによって共有される、先行する請求項のいずれか1項に記載の環境コンピューティングシステム。
- 前記1つ以上の他の機械学習エンジンは、メイン機械学習エンジンを含む、請求項11に記載の環境コンピューティングシステム。
- 前記外部メモリは、SRAMであり、
前記第2メモリは、DRAMである、先行する請求項のいずれか1項に記載の環境コンピューティングシステム。 - 環境コンピューティングシステム上でメモリを仮想化するための方法であって、
前記システムは、
仮想アドレスロジックを含む環境機械学習エンジンと、
低電力CPUと、
少なくとも前記環境機械学習エンジンと前記低電力CPUとの間で共有される外部メモリとを備え、
前記方法は、
前記環境機械学習エンジンの前記仮想アドレスロジックが、前記環境機械学習エンジンによって生成された仮想アドレスを受信することと、
前記環境機械学習エンジンの前記仮想アドレスロジックが、前記環境機械学習エンジンによって生成された仮想アドレスを前記外部メモリ内の物理アドレスに変換することとを含む、方法。 - 前記環境コンピューティングシステムは、機械学習モデルのパラメータを、前記環境コンピューティングシステムとは別個の第2のメモリから前記外部メモリにストリームするように構成されている、請求項14に記載の方法。
- 前記環境コンピューティングシステムは、システムオンチップに集積され、
前記第2のメモリは、前記システムオンチップとは別個のものである、請求項15に記載の方法。 - 前記第2のメモリから前記機械学習モデルの前記パラメータをストリームすることは、前記1つ以上の他の処理コンポーネントのうちの1つによって使用される前記外部メモリ内の命令またはデータを上書きする、請求項15または請求項16に記載の方法。
- 前記環境機械学習エンジンは、前記外部メモリから前記機械学習モデルのパラメータを読み出すことによって、前記機械学習モデルを通る推論パスを実行するように構成されている、請求項14から17のいずれか1項に記載の方法。
- 前記外部メモリから前記機械学習モデルの前記パラメータを読み出すことは、前記環境機械学習エンジンが前記外部メモリ内のアドレスに対応しない仮想アドレスを含む読み出し命令を実行することを含む、請求項18に記載の方法。
- 前記外部メモリはさらに、ダイレクトメモリアクセスコントローラ、1つ以上の他の機械学習エンジン、または1つ以上の他のプロセッサによって共有される、請求項14から19のいずれか1項に記載の方法。
- 環境コンピューティングシステムの環境機械学習エンジンによって実行される命令がエンコードされた1つ以上のコンピュータ可読記憶媒体であって、
前記環境コンピューティングシステムは、低電力CPUと、少なくとも前記環境機械学習エンジンと前記低電力CPUとの間で共有される外部メモリとをさらに含み、
前記1つ以上の命令は、前記環境機械学習エンジンと前記低電力CPUとの間で共有される前記外部メモリ内の物理アドレスに対応する仮想アドレスを含む、1つ以上のコンピュータ可読記憶媒体。 - 請求項14から20のいずれか1項に記載の前記方法を実行するための命令をさらに含む、請求項21に記載の1つ以上のコンピュータ可読記憶媒体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2023186440A JP2024010137A (ja) | 2019-04-29 | 2023-10-31 | 外部メモリを機械学習アクセラレータにとってローカルとする仮想化 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/397,481 | 2019-04-29 | ||
US16/397,481 US11176493B2 (en) | 2019-04-29 | 2019-04-29 | Virtualizing external memory as local to a machine learning accelerator |
PCT/US2019/063424 WO2020222874A1 (en) | 2019-04-29 | 2019-11-26 | Virtualizing external memory as local to a machine learning accelerator |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023186440A Division JP2024010137A (ja) | 2019-04-29 | 2023-10-31 | 外部メモリを機械学習アクセラレータにとってローカルとする仮想化 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022530309A true JP2022530309A (ja) | 2022-06-29 |
JP7412438B2 JP7412438B2 (ja) | 2024-01-12 |
Family
ID=68966036
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021557065A Active JP7412438B2 (ja) | 2019-04-29 | 2019-11-26 | 外部メモリを機械学習アクセラレータにとってローカルとする仮想化 |
JP2023186440A Pending JP2024010137A (ja) | 2019-04-29 | 2023-10-31 | 外部メモリを機械学習アクセラレータにとってローカルとする仮想化 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023186440A Pending JP2024010137A (ja) | 2019-04-29 | 2023-10-31 | 外部メモリを機械学習アクセラレータにとってローカルとする仮想化 |
Country Status (6)
Country | Link |
---|---|
US (2) | US11176493B2 (ja) |
EP (1) | EP3924833A1 (ja) |
JP (2) | JP7412438B2 (ja) |
CN (2) | CN118152305A (ja) |
TW (3) | TWI777775B (ja) |
WO (1) | WO2020222874A1 (ja) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10678244B2 (en) | 2017-03-23 | 2020-06-09 | Tesla, Inc. | Data synthesis for autonomous control systems |
US11409692B2 (en) | 2017-07-24 | 2022-08-09 | Tesla, Inc. | Vector computational unit |
US11157441B2 (en) | 2017-07-24 | 2021-10-26 | Tesla, Inc. | Computational array microprocessor system using non-consecutive data formatting |
US11893393B2 (en) | 2017-07-24 | 2024-02-06 | Tesla, Inc. | Computational array microprocessor system with hardware arbiter managing memory requests |
US10671349B2 (en) | 2017-07-24 | 2020-06-02 | Tesla, Inc. | Accelerated mathematical engine |
US11561791B2 (en) | 2018-02-01 | 2023-01-24 | Tesla, Inc. | Vector computational unit receiving data elements in parallel from a last row of a computational array |
US11215999B2 (en) | 2018-06-20 | 2022-01-04 | Tesla, Inc. | Data pipeline and deep learning system for autonomous driving |
US11361457B2 (en) | 2018-07-20 | 2022-06-14 | Tesla, Inc. | Annotation cross-labeling for autonomous control systems |
US11636333B2 (en) | 2018-07-26 | 2023-04-25 | Tesla, Inc. | Optimizing neural network structures for embedded systems |
US11562231B2 (en) | 2018-09-03 | 2023-01-24 | Tesla, Inc. | Neural networks for embedded devices |
SG11202103493QA (en) | 2018-10-11 | 2021-05-28 | Tesla Inc | Systems and methods for training machine models with augmented data |
US11196678B2 (en) | 2018-10-25 | 2021-12-07 | Tesla, Inc. | QOS manager for system on a chip communications |
US11816585B2 (en) | 2018-12-03 | 2023-11-14 | Tesla, Inc. | Machine learning models operating at different frequencies for autonomous vehicles |
US11537811B2 (en) | 2018-12-04 | 2022-12-27 | Tesla, Inc. | Enhanced object detection for autonomous vehicles based on field view |
US11610117B2 (en) | 2018-12-27 | 2023-03-21 | Tesla, Inc. | System and method for adapting a neural network model on a hardware platform |
US10997461B2 (en) | 2019-02-01 | 2021-05-04 | Tesla, Inc. | Generating ground truth for machine learning from time series elements |
US11567514B2 (en) | 2019-02-11 | 2023-01-31 | Tesla, Inc. | Autonomous and user controlled vehicle summon to a target |
US10956755B2 (en) | 2019-02-19 | 2021-03-23 | Tesla, Inc. | Estimating object properties using visual image data |
US11521116B2 (en) * | 2019-06-25 | 2022-12-06 | Nxp Usa, Inc. | Self-optimizing multi-core integrated circuit |
US20210026686A1 (en) * | 2019-07-22 | 2021-01-28 | Advanced Micro Devices, Inc. | Chiplet-integrated machine learning accelerators |
US20210110243A1 (en) * | 2019-10-10 | 2021-04-15 | Hewlett Packard Enterprise Development Lp | Deep learning accelerator system interface |
US11586894B2 (en) | 2020-05-04 | 2023-02-21 | SiMa Technologies, Inc. | Ordering computations of a machine learning network in a machine learning accelerator for efficient memory usage |
US11886981B2 (en) | 2020-05-01 | 2024-01-30 | SiMa Technologies, Inc. | Inter-processor data transfer in a machine learning accelerator, using statically scheduled instructions |
US11734549B2 (en) | 2020-04-21 | 2023-08-22 | SiMa Technologies, Inc. | Avoiding data routing conflicts in a machine learning accelerator |
US11734605B2 (en) * | 2020-04-29 | 2023-08-22 | SiMa Technologies, Inc. | Allocating computations of a machine learning network in a machine learning accelerator |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008282396A (ja) * | 2007-05-01 | 2008-11-20 | Vivante Corp | 先取り予測による仮想メモリ変換 |
JP2008310700A (ja) * | 2007-06-15 | 2008-12-25 | Canon Inc | 演算処理装置及び方法 |
WO2017218009A1 (en) * | 2016-06-17 | 2017-12-21 | Hewlett-Packard Development Company, L.P. | Shared machine-learning data structure |
US20180315158A1 (en) * | 2017-04-28 | 2018-11-01 | Intel Corporation | Programmable coarse grained and sparse matrix compute hardware with advanced scheduling |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106708753B (zh) * | 2012-03-30 | 2021-04-02 | 英特尔公司 | 在使用共享虚拟存储器的处理器中加速操作的装置和方法 |
US9122508B2 (en) * | 2012-06-15 | 2015-09-01 | International Business Machines Corporation | Real time measurement of I/O interrupt delay times by hypervisor by selectively starting and/or stopping corresponding LPARs |
US9047090B2 (en) | 2012-08-07 | 2015-06-02 | Qualcomm Incorporated | Methods, systems and devices for hybrid memory management |
US8884906B2 (en) | 2012-12-21 | 2014-11-11 | Intel Corporation | Offloading touch processing to a graphics processor |
US10031000B2 (en) | 2014-05-29 | 2018-07-24 | Apple Inc. | System on a chip with always-on processor |
US10410113B2 (en) | 2016-01-14 | 2019-09-10 | Preferred Networks, Inc. | Time series data adaptation and sensor fusion systems, methods, and apparatus |
US10175980B2 (en) | 2016-10-27 | 2019-01-08 | Google Llc | Neural network compute tile |
CN106951926B (zh) | 2017-03-29 | 2020-11-24 | 山东英特力数据技术有限公司 | 一种混合架构的深度学习方法及装置 |
US10776699B2 (en) * | 2017-05-05 | 2020-09-15 | Intel Corporation | Optimized compute hardware for machine learning operations |
US10108538B1 (en) * | 2017-07-31 | 2018-10-23 | Google Llc | Accessing prologue and epilogue data |
WO2019104228A1 (en) | 2017-11-21 | 2019-05-31 | Google Llc | Low-power ambient computing system with machine learning |
US11416395B2 (en) * | 2018-02-05 | 2022-08-16 | Micron Technology, Inc. | Memory virtualization for accessing heterogeneous memory components |
CN109508782B (zh) | 2018-10-09 | 2022-05-24 | 瑞芯微电子股份有限公司 | 基于神经网络深度学习的加速电路和方法 |
US10746792B1 (en) * | 2018-11-30 | 2020-08-18 | Amazon Technologies, Inc. | Debug mechanisms for a processor circuit |
US11048318B2 (en) * | 2018-12-06 | 2021-06-29 | Intel Corporation | Reducing microprocessor power with minimal performance impact by dynamically adapting runtime operating configurations using machine learning |
US10699370B1 (en) * | 2018-12-28 | 2020-06-30 | Intel Corporation | Apparatus and method for a compressed stack representation for hierarchical acceleration structures of arbitrary widths |
-
2019
- 2019-04-29 US US16/397,481 patent/US11176493B2/en active Active
- 2019-11-26 EP EP19824100.2A patent/EP3924833A1/en active Pending
- 2019-11-26 JP JP2021557065A patent/JP7412438B2/ja active Active
- 2019-11-26 CN CN202410200725.9A patent/CN118152305A/zh active Pending
- 2019-11-26 WO PCT/US2019/063424 patent/WO2020222874A1/en unknown
- 2019-11-26 CN CN201980094598.6A patent/CN113632068B/zh active Active
- 2019-11-27 TW TW110134876A patent/TWI777775B/zh active
- 2019-11-27 TW TW108143271A patent/TWI741416B/zh active
- 2019-11-27 TW TW111136960A patent/TWI816566B/zh active
-
2021
- 2021-10-21 US US17/507,188 patent/US20220044153A1/en active Pending
-
2023
- 2023-10-31 JP JP2023186440A patent/JP2024010137A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008282396A (ja) * | 2007-05-01 | 2008-11-20 | Vivante Corp | 先取り予測による仮想メモリ変換 |
JP2008310700A (ja) * | 2007-06-15 | 2008-12-25 | Canon Inc | 演算処理装置及び方法 |
WO2017218009A1 (en) * | 2016-06-17 | 2017-12-21 | Hewlett-Packard Development Company, L.P. | Shared machine-learning data structure |
US20180315158A1 (en) * | 2017-04-28 | 2018-11-01 | Intel Corporation | Programmable coarse grained and sparse matrix compute hardware with advanced scheduling |
Also Published As
Publication number | Publication date |
---|---|
US20200342350A1 (en) | 2020-10-29 |
TW202040365A (zh) | 2020-11-01 |
CN113632068B (zh) | 2024-03-12 |
TWI777775B (zh) | 2022-09-11 |
JP2024010137A (ja) | 2024-01-23 |
US11176493B2 (en) | 2021-11-16 |
TW202303402A (zh) | 2023-01-16 |
EP3924833A1 (en) | 2021-12-22 |
CN113632068A (zh) | 2021-11-09 |
TWI741416B (zh) | 2021-10-01 |
JP7412438B2 (ja) | 2024-01-12 |
WO2020222874A1 (en) | 2020-11-05 |
CN118152305A (zh) | 2024-06-07 |
TW202203035A (zh) | 2022-01-16 |
TWI816566B (zh) | 2023-09-21 |
US20220044153A1 (en) | 2022-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7412438B2 (ja) | 外部メモリを機械学習アクセラレータにとってローカルとする仮想化 | |
US10503542B2 (en) | Systems, methods and devices for work placement on processor cores | |
US8884906B2 (en) | Offloading touch processing to a graphics processor | |
TWI815323B (zh) | 用於進入低功率狀態之電腦可實施方法以及相關運算系統 | |
CN105830026A (zh) | 用于调度来自虚拟机的图形处理单元工作负荷的装置和方法 | |
US20180239652A1 (en) | Lightweight thread synchronization using shared memory state | |
EP3633507B1 (en) | Technologies for secure and efficient native code invocation for firmware services | |
JP2021034023A (ja) | アクセラレータにおいてヘテロジニアスコンポーネントを設定する方法及び装置 | |
US10678199B2 (en) | Systems, methods and devices for standby power entry without latency tolerance information | |
WO2023225991A1 (en) | Dynamic establishment of polling periods for virtual machine switching operations | |
US20240103601A1 (en) | Power management chip, electronic device having the same, and operating method thereof | |
KR20240003619A (ko) | 신경망 연산 시스템 및 신경망 모델 실행 방법 | |
CN118227520A (zh) | 低功率高速缓存的环境计算 | |
KR20240043635A (ko) | 전력 관리 칩, 그것을 포함하는 전자 장치, 및 그것의 동작 방법 | |
JP2009205566A (ja) | 仮想計算機装置、計算資源活用方法、および、プログラム | |
CN113448880A (zh) | 存储装置和存储器中的启用一致多处理的计算 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220121 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220121 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230330 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20230711 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231031 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20231109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231226 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7412438 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |