JP2022529195A - Wideband receiver for multi-band millimeter-wave wireless communication - Google Patents
Wideband receiver for multi-band millimeter-wave wireless communication Download PDFInfo
- Publication number
- JP2022529195A JP2022529195A JP2021562321A JP2021562321A JP2022529195A JP 2022529195 A JP2022529195 A JP 2022529195A JP 2021562321 A JP2021562321 A JP 2021562321A JP 2021562321 A JP2021562321 A JP 2021562321A JP 2022529195 A JP2022529195 A JP 2022529195A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- loi
- loq
- differential
- port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004891 communication Methods 0.000 title description 9
- 238000012545 processing Methods 0.000 claims description 7
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 claims description 3
- 230000008569 process Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 abstract description 16
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical group 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000003190 augmentative effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/16—Multiple-frequency-changing
- H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B27/00—Generation of oscillations providing a plurality of outputs of the same frequency but differing in phase, other than merely two anti-phase outputs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1441—Balanced arrangements with transistors using field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1483—Balanced arrangements with transistors comprising components for selecting a particular frequency component of the output
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/18—Modifications of frequency-changers for eliminating image frequencies
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
- H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0001—Circuit elements of demodulators
- H03D2200/0019—Gilbert multipliers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0043—Bias and operating point
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/541—Transformer coupled at the output of an amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Superheterodyne Receivers (AREA)
- Transceivers (AREA)
- Circuits Of Receivers In General (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
- Amplifiers (AREA)
Abstract
RF受信機は、RF信号を受信し増幅する低雑音増幅器(LNA)と、トランスベースIQジェネレータと、1又は2以上の負荷抵抗器と、1又は2以上のミキサ回路と、ダウンコンバータとを含む。トランスベースIQジェネレータは、局部発振器(LO)から受信したLO信号に基づいて、差動同相局部発振器(LOI)信号及び差動直交(LOQ)信号を生成する。負荷抵抗器は、トランスベースIQジェネレータの出力に結合されている。負荷抵抗器の各々は、差動LOI信号及びLOQ信号の一方を所定のバイアス電圧に結合するようになっている。ミキサは、LNA及びトランスベースIQジェネレータに結合され、LNAにより増幅されたRF信号を受信して、差動LOI信号及びLOQ信号と混合し、同相RF(RFI)信号及び直交RF(RFQ)信号を生成する。ダウンコンバータは、RFI信号及びRFQ信号をIF信号にダウンコンバートする。【選択図】図4The RF receiver includes a low noise amplifier (LNA) that receives and amplifies RF signals, a trans-based IQ generator, one or more load resistors, one or more mixer circuits, and a downconverter. .. The trans-based IQ generator generates a differential in-phase local oscillator (LOI) signal and a differential orthogonal (LOQ) signal based on the LO signal received from the local oscillator (LO). The load resistor is coupled to the output of the trans-based IQ generator. Each of the load resistors is adapted to couple one of the differential LOI signal and the LOQ signal to a predetermined bias voltage. The mixer is coupled to the LNA and trans-based IQ generator, receives the RF signal amplified by the LNA, mixes it with the differential LOI and LOQ signals, and produces in-phase RF (RFI) and orthogonal RF (RFQ) signals. Generate. The down converter downconverts the RFI signal and the RFQ signal into an IF signal. [Selection diagram] FIG. 4
Description
(関連出願)
本出願は、2019年4月19日に出願された米国仮特許出願第62/836,295号及び2019年5月16日に出願された米国非仮特許出願第16/414,480号の利益を主張する。上記出願の開示内容は、引用によりその全体が本明細書に組み込まれる。
(Related application)
This application is the benefit of US Provisional Patent Application No. 62 / 863,295 filed April 19, 2019 and US Non-Provisional Patent Application No. 16 / 414,480 filed May 16, 2019. Insist. The disclosure of the above application is incorporated herein by reference in its entirety.
(技術分野)
本発明の実施形態は、一般に、無線通信装置に関する。より詳細には、本発明の実施形態は、通信装置のマルチバンドイメージ除去受信機に関する。
(Technical field)
Embodiments of the present invention generally relate to wireless communication devices. More specifically, embodiments of the present invention relate to multiband image removal receivers for communication devices.
次世代5G通信デバイスでは、拡張現実(AR)/仮想現実(VR)、及び第5世代(5G)多入力多出力(MIMO)など、多くのアプリケーションでより高いデータ転送速度が求められている。ミリ波(mm波)への設計変更により、このより高いデータ転送速度に対応する。一方で、より高いデータ転送速度のためには、より広い帯域幅が必要となる。例えば、広帯域は、24GHz、28GHz、37GHz、39GHz周波数帯を含む、5Gスペクトルをカバーしなくてはならない。 In next-generation 5G communication devices, higher data transfer speeds are required in many applications such as augmented reality (AR) / virtual reality (VR) and fifth generation (5G) multi-input multi-output (MIMO). By changing the design to millimeter wave (mm wave), this higher data transfer rate will be supported. On the other hand, higher bandwidth is required for higher data transfer speeds. For example, the wideband must cover a 5G spectrum, including the 24GHz, 28GHz, 37GHz, and 39GHz frequency bands.
フリッカーノイズ及びDCオフセットなどのゼロIFダウンコンバージョン受信機の欠点を回避するための通信装置として、低中間周波数(IF)受信機アーキテクチャが一般的に使用することができる。しかしながら、低IF受信機のためのミリ波広帯域同相直交(IQ)局部発振器(LO)の生成は、損失が極めて大きく、受信機のダウンコンバージョンミキサの性能を低下させる可能性がある。ミリ波周波数の広帯域イメージ除去を備えたオンチップ受信機の必要性がある。 A low intermediate frequency (IF) receiver architecture can generally be used as a communication device to avoid the drawbacks of a zero IF downconversion receiver such as flicker noise and DC offset. However, the generation of millimeter-wave wideband common-mode orthogonal (IQ) local oscillators (LOs) for low-IF receivers is extremely lossy and can reduce the performance of the receiver's down-conversion mixer. There is a need for on-chip receivers with millimeter-wave frequency wideband image rejection.
本発明の実施形態は、同じ参照符号が同じ要素を示す添付図面の図に限定ではなく例示として示されている。 Embodiments of the present invention are shown as illustrations, but not limited to, of the accompanying drawings in which the same reference numerals indicate the same elements.
本発明の様々な実施形態及び態様について、後述する詳細事項を参照して説明し、添付図面は、この様々な実施形態を例示している。以下の説明及び図面は、本発明の例証であり、本発明を限定するものとして解釈されるべきではない。本発明の様々な実施形態の完全に理解するために、多数の具体的な詳細事項が記載されている。しかしながら、場合によっては、本発明の実施形態を簡潔に説明するために、周知の又は従来の詳細事項は記載されていない。 Various embodiments and embodiments of the present invention will be described with reference to the details described below, and the accompanying drawings exemplify these various embodiments. The following description and drawings are exemplary of the invention and should not be construed as limiting the invention. A number of specific details have been described for a complete understanding of the various embodiments of the invention. However, in some cases, well-known or conventional details are not described in order to briefly explain embodiments of the present invention.
本明細書中の「1つの実施形態」又は「実施形態」への言及は、実施形態に関連して記載される特定の特徴、構造、又は特性が本発明の少なくとも1つの実施形態に含めることができることを意味する。本明細書の様々な箇所における「1つの実施形態にて」という表現が表れるが、必ずしも全てが同じ実施形態を指している訳ではない。 References to "one embodiment" or "embodiment" herein include the particular features, structures, or properties described in connection with an embodiment in at least one embodiment of the invention. Means that you can. The phrase "in one embodiment" appears in various parts of the specification, but not all refer to the same embodiment.
尚、実施形態の対応する図面では、信号を線で表されている点に留意されたい。一部の線は、より多くの構成信号経路を示すために太線にされ、及び/又は信号の流れ方向を示すために、1又は2以上の端部に矢印を有する場合がある。このような表示は、限定を意図するものではない。むしろ、線は、回路又は論理ユニットの理解を容易にするために、1又は2以上の例示的な実施形態に関連して使用される。表される何れかの信号は、設計上の要求又は選好によって決定付けられるように、どちらの方向にも進むことができる1又は2以上の信号を実際に含むことができ、任意の適切なタイプの信号方式で実装することができる。 It should be noted that in the corresponding drawings of the embodiment, the signal is represented by a line. Some lines may be thickened to indicate more constituent signal paths and / or may have arrows at one or more ends to indicate the direction of signal flow. Such indications are not intended to be limiting. Rather, lines are used in connection with one or more exemplary embodiments to facilitate understanding of the circuit or logic unit. Any signal represented can actually contain one or more signals that can travel in either direction, as determined by design requirements or preferences, and of any suitable type. It can be implemented by the signal method of.
本明細書中及び特許請求の範囲全体を通じて、「接続された」という用語は、中間装置なしで、接続されているものの間の直接的な電気的接続を意味する。用語「結合」とは、接続されたものの間の直接的な電気的接続、又は1又は2以上の受動的又は能動的仲介装置を介した間接的な接続を意味する。用語「回路」とは、所望の機能を提供するために互いに協働するように配置された1又は2以上の受動的及び/又は能動的構成要素を意味する。用語「信号」とは、少なくとも1つの電流信号、電圧信号、又はデータ/クロック信号を意味する。「a」、「an」、「the」の意味は複数形を含む。「in」の意味は、「in」及び「on」を含む。 Throughout the specification and claims, the term "connected" means a direct electrical connection between what is connected, without any intermediate device. The term "coupling" means a direct electrical connection between connected ones, or an indirect connection via one or more passive or active mediators. The term "circuit" means one or more passive and / or active components arranged to cooperate with each other to provide the desired function. The term "signal" means at least one current signal, voltage signal, or data / clock signal. The meanings of "a", "an", and "the" include the plural. The meaning of "in" includes "in" and "on".
本明細書で使用される場合、別段の定めがない限り、「第1」、「第2」、「第3」その他の序列形容詞を使用して共通の対象物を説明することは、単に同じ対象物の異なる事例が参照されていることを示すだけであり、このように説明された対象物が時間的、空間的、順位的又は他の何れかの方法で所与の順序でなければならないことを意味するものではない。本明細書において用語「実質的に」とは、目標の10%内であることを意味する。 As used herein, unless otherwise specified, using "first," "second," "third," and other hierarchical adjectives to describe a common object is simply the same. It only indicates that different cases of the object are referenced, and the objects thus described must be in a given order in any way temporally, spatially, or otherwise. It doesn't mean that. As used herein, the term "substantially" means within 10% of the target.
本明細書に記載された実施形態において、特に指定されない限り、トランジスタは、金属酸化物半導体(MOS)トランジスタであり、ドレイン端子、ソース端子、ゲート端子、及びバルク端子を含む。ソース端子及びドレイン端子は同一の端子であってもよく、本明細書では互換的に使用される。当業者であれば、本開示の範囲を逸脱することなく、他のトランジスタ、例えば、Bi-polar junction transistor-BJT PNP/NPN、BiCMOS、CMOS、その他を使用することができることは理解されるであろう。 In the embodiments described herein, unless otherwise specified, the transistor is a metal oxide semiconductor (MOS) transistor, including a drain terminal, a source terminal, a gate terminal, and a bulk terminal. The source terminal and the drain terminal may be the same terminal, and are used interchangeably in the present specification. It will be appreciated by those skilled in the art that other transistors, such as Bi-polar junction transistors-BJT PNP / NPN, BiCMOS, CMOS, etc., can be used without departing from the scope of the present disclosure. Let's do it.
本発明の一態様によれば、RF受信機(RF receiver)は、RF信号を受け取って増幅する低雑音増幅器(low-noise amplifier)(LNA)、トランスベースのIQジェネレータ回路(transformer-based IQ generator circuit)、1又は2以上の負荷抵抗器(load resisters)、及び1又は2以上のミキサを有するダウンコンバータを含む。トランスベースのIQジェネレータは、局部発振器(LO)から受け取ったLO信号に基づいて、差動同相局部発振器(differential in-phase local oscillator)(LOI)信号と差動直交(differential quadrature)(LOQ)信号を生成するように構成されている。負荷抵抗器は、トランスベースのIQジェネレータの出力に接続されている。負荷抵抗器の各々は,差動LOI信号及びLOQ信号の一方を所定のバイアス電圧に結合するように構成されている。ミキサは、LNAとトランスベースのIQジェネレータに接続されて、LNAにより増幅されたRF信号を受け取って差動LOI及びLOQ信号と混合し、増幅されたRF信号をIF信号にダウンコンバートし(down convert)、これを信号処理モジュール又はデジタル信号プロセッサ(DSP)などの信号プロセッサによって処理することができる。 According to one aspect of the invention, the RF receiver is a low-noise amplifier (LNA) that receives and amplifies RF signals, a transformer-based IQ generator. Includes a circuit), one or more load resisters, and a downconverter with one or more mixers. The trans-based IQ generator is based on the LO signal received from the local oscillator (LO), and is based on the differential in-phase local oscillator (LOI) signal and the differential quadrature (LOQ) signal. Is configured to generate. The load resistor is connected to the output of the transformer-based IQ generator. Each of the load resistors is configured to couple one of the differential LOI signal and the LOQ signal to a predetermined bias voltage. The mixer is connected to the LNA and a trans-based IQ generator, receives the RF signal amplified by the LNA, mixes it with the differential LOI and LOQ signals, and down converts the amplified RF signal to an IF signal. ), This can be processed by a signal processing module or a signal processor such as a digital signal processor (DSP).
一実施形態によれば、トランスベースのIQジェネレータは、LO信号に基づいてLOI+信号を生成するための正のLOI(LOI+)ポートを含む。トランスベースのIQジェネレータは、LO信号に基づいてLOI-信号を生成するための負のLOI(LOI-)ポートを更に含む。LOI+信号とLOI-信号は、差動LOI信号を表す。トランスベースのIQジェネレータは更に、LO信号に基づいてLOQ+信号を生成する正のLOQ(LOQ+)ポートと、LO信号に基づいてLOQ-信号を生成する負のLOQ(LOQ-)ポートとを含む。LOQ+信号及びLOQ-信号は差動LOQ信号を表す。 According to one embodiment, the trans-based IQ generator comprises a positive LOI (LOI +) port for generating a LOI + signal based on the LO signal. The trans-based IQ generator further includes a negative LOI (LOI-) port for generating a LOI- signal based on the LO signal. The LOI + signal and the LOI- signal represent a differential LOI signal. The trans-based IQ generator further includes a positive LOQ (LOQ +) port that generates a LOQ + signal based on the LO signal and a negative LOQ (LOQ-) port that generates a LOQ- signal based on the LO signal. The LOQ + signal and the LOQ- signal represent a differential LOQ signal.
一実施形態では、ミキサは、第1のミキサ及び第2のミキサを含む。ダウンコンバータは、第1のミキサに結合されてRF信号をLOI+信号と混合して正の同相IF(IFI+)信号を生成する第1のローパスフィルタと、第2のミキサに結合されてRF信号をLOI-信号と混合して負の同相IF(IFI-)信号を生成する第2のローパスフィルタと、第1及び第2のローパスフィルタに結合されてIFI+及びIFI-信号を増幅して第1の差動IF信号を生成する第1のIF増幅器とを含む。 In one embodiment, the mixer comprises a first mixer and a second mixer. The downconverter is coupled to a first mixer to mix the RF signal with the LOI + signal to produce a positive in-phase IF (IFI +) signal, and a first lowpass filter to be coupled to the second mixer to produce the RF signal. A second low-pass filter that mixes with the LOI- signal to generate a negative in-phase IF (IFI-) signal and a first that is coupled to the first and second low-pass filters to amplify the IFI + and IFI- signals. It includes a first IF amplifier that produces a differential IF signal.
一実施形態では、ミキサは、第3のミキサ及び第4のミキサを更に含む。ダウンコンバータは、第3のミキサに結合され、RF信号とLOQ+信号を混合して正の直交IF(IFQ+)信号を生成する第3のローパスフィルタと、第4のミキサに結合され、RF信号とLOQ-信号を混合して負の直交IF(IFQ-)信号を生成する第4のローパスフィルタと、第3及び第4のローパスフィルタに結合され、IFQ+及びIFQ-信号を増幅して第2の差動IF信号を生成する第2のIF増幅器とを更に含む。1つの実施形態では、ダウンコンバータは、第1のIF増幅器及び第2のIF増幅器に結合されて第1及び第2の差動IF信号に基づいて第3の差動IF信号を生成する多相フィルタ(poly-phase filter)(PPF)と、PPFに結合されて第3の差動IF信号を増幅して第4の差動IF信号を生成する第3のIF増幅器と、を更に含み、第4の差動IF信号が信号処理モジュールによって処理される。 In one embodiment, the mixer further comprises a third mixer and a fourth mixer. The downconverter is coupled to a third mixer with a third lowpass filter that mixes the RF and LOQ + signals to produce a positive orthogonal IF (IFQ +) signal, and is coupled to the fourth mixer with the RF signal. A second low-pass filter that mixes LOQ- signals to generate a negative orthogonal IF (IFQ-) signal and a second low-pass filter that is coupled to third and fourth low-pass filters to amplify IFQ + and IFQ- signals. It further includes a second IF amplifier that produces a differential IF signal. In one embodiment, the downconverter is coupled to a first IF amplifier and a second IF amplifier to generate a third differential IF signal based on the first and second differential IF signals. A third IF amplifier further comprising a poly-phase filter (PPF) and a third IF amplifier coupled to the PPF to amplify a third differential IF signal to generate a fourth differential IF signal. The differential IF signal of 4 is processed by the signal processing module.
一実施形態では、負荷抵抗器は、LOI+ポートと所定のバイアス電圧の間に結合された第1の負荷抵抗器、LOI-ポートと所定のバイアス電圧の間に結合された第2の負荷抵抗器、LOQ+ポートと所定のバイアス電圧の間に結合された第3の負荷抵抗器、及びLOQ-ポートと所定のバイアス電圧の間に結合された第4の負荷抵抗器を含む。負荷抵抗器の各々は,50~500Ωの範囲である。差動LOI信号及び差動LOQ信号は,25~50ギガヘルツ(GHz)の範囲である。 In one embodiment, the load resistor is a first load resistor coupled between the LOI + port and a given bias voltage, and a second load resistor coupled between the LOI-port and a given bias voltage. , A third load resistor coupled between the LOC + port and the predetermined bias voltage, and a fourth load resistor coupled between the LOC-port and the predetermined bias voltage. Each of the load resistors is in the range of 50-500Ω. Differential LOI and differential LOQ signals range from 25 to 50 gigahertz (GHz).
一実施形態では、ミキサの各々は、第1段増幅器(first stage amplifier)を含み、ここで、第1段増幅器は、第1のトランジスタ及び第2のトランジスタを有する第1の差動トランジスタ(又は金属酸化膜半導体電界効果トランジスタ、略してMOSFET)ペアを含み、第1のトランジスタの第1のゲート端子と第2のトランジスタの第2のゲート端子が共に混合される差動RF入力信号を受け取る差動RF入力ポートを形成し、ミキサの各々はまた、第1段増幅器に結合された第2段増幅器(second stage amplifier)を含み、ここで第2段増幅器が、第3のゲート端子を備えた第3のトランジスタと第4のゲート端子を備えた第4のトランジスタとを有する第2差動トランジスタ(又はMOSFET)ペアと、第5のゲート端子を備えた第5のトランジスタと第6ゲート端子を備えた第6のトランジスタとを有する第3の差動トランジスタペアとを含み、第3のゲート端子は第5のゲート端子に結合され、第4のゲート端子は第6のゲート端子に結合され、第3のゲート端子及び第5のゲート端子は、ミキサを駆動するための差動LO駆動信号を受け取る差動LO入力ポートを形成する。 In one embodiment, each of the mixers comprises a first stage amplifier, wherein the first stage amplifier is a first differential transistor (or) having a first transistor and a second transistor. Metal oxide film semiconductor field effect transistor, abbreviated as MOSFET) The difference that contains a pair and receives a differential RF input signal in which the first gate terminal of the first transistor and the second gate terminal of the second transistor are mixed together. Forming a dynamic RF input port, each of the mixers also includes a second stage amplifier coupled to a first stage amplifier, where the second stage amplifier is equipped with a third gate terminal. A second differential transistor (or MOSFET) pair with a third transistor and a fourth transistor with a fourth gate terminal, and a fifth transistor with a fifth gate terminal and a sixth gate terminal. A third gate terminal is coupled to a fifth gate terminal and a fourth gate terminal is coupled to a sixth gate terminal, including a third differential transistor pair with a sixth transistor provided. The third gate terminal and the fifth gate terminal form a differential LO input port that receives a differential LO drive signal for driving the mixer.
別の実施形態では、第1の差動トランジスタペアの第1のトランジスタの第1のドレイン端子は、第1のインダクタを介して第2の差動トランジスタペアの第3及び第4のトランジスタのソース端子に結合され、第1の差動トランジスタペアの第2のトランジスタの第2のドレイン端子は、第2のインダクタを介して第3の差動トランジスタペアの第5及び第6のトランジスタのソース端子に結合され、ここで第1のインダクタと第2のインダクタは差動インダクタペアを形成している。別の実施形態では,第3のトランジスタのドレイン端子が、第1の出力として第5のトランジスタのドレイン端子に結合され、第4のトランジスタのドレイン端子が、第2の出力として第6のトランジスタのドレイン端子に結合され、第1及び第2の出力が差動出力ポートを形成して差動混合信号を出力する。 In another embodiment, the first drain terminal of the first transistor of the first differential transistor pair is the source of the third and fourth transistors of the second differential transistor pair via the first inductor. Coupled to the terminals, the second drain terminal of the second transistor of the first differential transistor pair is the source terminal of the fifth and sixth transistors of the third differential transistor pair via the second inductor. The first inductor and the second inductor form a differential inductor pair. In another embodiment, the drain terminal of the third transistor is coupled to the drain terminal of the fifth transistor as the first output, and the drain terminal of the fourth transistor is the second output of the sixth transistor. Coupled to the drain terminal, the first and second outputs form a differential output port to output a differential mixed signal.
別の態様によれば、RFフロントエンド回路(RF frontend circuit)は、アンテナに結合される送受信(T/R)スイッチと、RF送信機と、RF受信機とを含み、T/Rスイッチは、特定の時点でRF送信機又はRF受信機をアンテナに結合するように構成されている。RF受信機は、上述した構成要素の少なくとも一部を含む。更なる態様によれば、モバイルデバイスは、アンテナ、RF受信機、及び信号プロセッサを含む。RF受信機は、上述の構成要素の少なくとも幾つかを含む。 According to another aspect, the RF frontend circuit includes a transmit / receive (T / R) switch coupled to an antenna, an RF transmitter, and an RF receiver, the T / R switch. The RF transmitter or RF receiver is configured to be coupled to the antenna at a particular point in time. The RF receiver includes at least some of the above-mentioned components. According to a further aspect, the mobile device includes an antenna, an RF receiver, and a signal processor. The RF receiver includes at least some of the above components.
図1は、本発明の一実施形態による無線通信装置の一例を示すブロック図である。図1を参照すると、単に無線装置とも呼ばれる無線通信装置100は、とりわけ、RFフロントエンドモジュール101及びベースバンドプロセッサ102を含む。無線装置100は、例えば、携帯電話、ラップトップ、タブレット、ネットワーク家電機器(例えば、Internet of thing又はIOT家電機器)など、何れかの種類の無線通信装置とすることができる。
FIG. 1 is a block diagram showing an example of a wireless communication device according to an embodiment of the present invention. Referring to FIG. 1, the
ラジオ受信機回路において、RFフロントエンドは、アンテナからミキサ段までの回路の全ての総称である。RFフロントエンドは、より低い周波数(例えば、IF)に変換される前に、元の到来無線周波数で信号を処理する受信機における全ての構成要素からなる。マイクロ波及び衛星放送の受信機では、RFフロントエンドは、低雑音ブロック(LNB)又は低雑音ダウンコンバータ(LND)と呼ばれることが多く、アンテナからの信号をより扱いやすい中間周波数で受信機の他の部分に転送できるように、アンテナ又はその近傍に配置されることが多い。ベースバンドプロセッサは、ネットワークインターフェースにおいて、全ての無線機能(アンテナを必要とする全ての機能)を管理するデバイス(チップ又はチップの一部)である。 In the radio receiver circuit, RF front end is a general term for all circuits from the antenna to the mixer stage. The RF front end consists of all the components in the receiver that process the signal at the original incoming radio frequency before being converted to a lower frequency (eg IF). In microwave and satellite receivers, the RF front end is often referred to as a low noise block (LNB) or low noise downconverter (LND), in addition to the receiver at an intermediate frequency that makes it easier to handle the signal from the antenna. Often placed in or near the antenna so that it can be transferred to the part of. A baseband processor is a device (chip or part of a chip) that manages all wireless functions (all functions that require an antenna) in a network interface.
一実施形態では、RFフロントエンドモジュール101は、1又は2以上のRF送受信機を含み、RF送受信機の各々は、複数のRFアンテナのうちの1つを介して特定の周波数帯(例えば、非重複周波数レンジなどの特定の周波数レンジ)内のRF信号を送受信する。RFフロントエンドICチップ101は更に、RF送受信機に結合されたIQジェネレータ及び/又は周波数シンセサイザを含む。IQジェネレータ又は生成回路は、LO信号を生成してRF送受信機各々に供給し、RF送受信機が、対応する周波数帯内のRF信号を混合、変調、及び/又は復調できるようにする。RF送受信機及びIQ生成回路は、単一のRFフロントエンドICチップ又はパッケージとして単一のICチップ内に統合することができ、これは以下で詳細に説明する。
In one embodiment, the RF front-
図2は、本発明の一実施形態によるRFフロントエンド集積回路の一例を示すブロック図である。図2を参照すると、RFフロントエンド101は、とりわけ、マルチバンドRF送受信機211に結合されたIQジェネレータ及び/又は周波数シンセサイザ200を含む。送受信機211は、RFアンテナ221を介して、1又は2以上の周波数帯又は広範囲のRF周波数内でRF信号を送受信するように構成されている。一実施形態では、送受信機211は、IQジェネレータ及び/又は周波数シンセサイザ200から1又は2以上のLO信号を受信するように構成されている。LO信号は、1又は2以上の対応する周波数帯に対して生成される。このLO信号は、対応する周波数帯内のRF信号を送受信するために、送受信機により混合、変調、復調するのに利用される。1つだけの送受信機及びアンテナが示されているが、各周波数帯に1つずつ、複数ペアの送受信機及びアンテナを実装することができる。
FIG. 2 is a block diagram showing an example of an RF front-end integrated circuit according to an embodiment of the present invention. Referring to FIG. 2, the RF
図3は、一実施形態によるRF送受信機集積回路(IC)を示すブロック図である。RF送受信機300は、図2のRF送受信機211を表すことができる。図3を参照すると、周波数シンセサイザ300は、上述の周波数シンセサイザ200を表すことができる。一実施形態では、RF送受信機300は、周波数シンセサイザ300、送信機301、及び受信機302を含むことができる。周波数シンセサイザ300は、LO信号を提供するために、送信機301及び受信機302に通信可能に結合される。送信機301は、幾つかの周波数帯においてRF信号を送信することができる。受信機302は、幾つかの周波数帯においてRF信号を受信することができる。
FIG. 3 is a block diagram showing an RF transceiver integrated circuit (IC) according to an embodiment. The
受信機302は、低雑音増幅器(LNA)306、ミキサ(複数可)307、及びフィルタ(複数可)308を含む。LNA306は、アンテナ310を介して遠隔の送信機からRF信号を受信し、受信したRF信号を増幅するものである。増幅されたRF信号は、IQジェネレータ317によって提供されるLO信号に基づいて、ミキサ307(ダウンコンバートミキサとも呼ばれる)によって復調される。IQジェネレータ317は、上述のIQジェネレータ200を表すことができる。一実施形態では、IQジェネレータ317は、単一の集積回路として広帯域受信機302に統合される。復調された信号は、次に、ローパスフィルタとすることができるフィルタ308によって処理される。一実施形態では、送信機301及び受信機302は、送受信(T/R)スイッチ309を介してアンテナ310を共有する。T/Rスイッチ309は、送信機301と受信機302を切り替えて、特定の時点でアンテナ310を送信機301又は受信機302の何れかに結合するように構成されている。送信機及び受信機のペアが1つ示されているが、複数ペアの送信機及び受信機及び/又はスタンドアロン受信機を実装することができる。一実施形態では、アンテナ310を除いて、図示の全ての構成要素は、集積回路(例えば、RFフロントエンドIC)内に実装することができる。
The
図4は、一実施形態によるRF受信機の一例を示すブロック図である。図4を参照すると、RF受信機302は、とりわけ、RF信号を受信して増幅する低雑音増幅器(LNA)306、トランスベースのIQジェネレータ317、1又は2以上の負荷レジスタ(図示せず)、1又は2以上のミキサ307、及びダウンコンバータを含む。トランスベースのIQジェネレータ317は、LO315から受信した局部発振器(LO)信号に基づいて、差動同相局部発振器(LOI)信号及び差動直交(LOQ)信号を生成するように構成されている。負荷抵抗器は、トランスベースのIQジェネレータ317の出力に結合されている。負荷抵抗器の各々は、差動LOI及びLOQ信号(例えば、この例ではLOI+、LOI-、LOQ+、又はLOQ-信号)の一方を所定のバイアス電圧(図示せず)に結合するように構成されている。ミキサ307は、LNA306及びトランスベースのIQジェネレータ317に結合され、LNA306によって増幅されたRF信号を受信し、差動LOI及びLOQ信号と混合して、RF信号をIF信号にダウンコンバートし、この信号は、信号処理モジュール又はデジタル信号プロセッサ(DSP)などの信号プロセッサによって処理することができる。本実施形態では、ダウンコンバータは、ローパスフィルタ311のセット、1又は2以上のIF増幅器312(例えば、可変利得増幅器)のセット、多相フィルタ313、及び別のIF増幅器314によって表される。
FIG. 4 is a block diagram showing an example of an RF receiver according to an embodiment. Referring to FIG. 4, the
この例では、LNA306の出力とトランスベースのIQジェネレータ317の出力に結合された4つのミキサがある。トランスベースのIQジェネレータ317の出力は、LO315によって提供される元のLO信号(例えば、LOIN+及びLOIN-)に基づく4つのLO信号(例えば、LOI+、LOI-、LOQ+、及びLOQ-信号)を含む。LOI+及びLOI-は、差動同相信号を表し、LOQ+及びLOQ-は、差動直交信号を表す。LOIN+及びLOIN-は、トランスベースのIQジェネレータ317への差動LO入力信号を表す。ローパスフィルタ311は、各ミキサ307に1つずつ4つのローパスフィルタを含み、対応するミキサからのRF信号にローパス演算を行って、RF信号をIF信号に、この例では、IFI+、IFI-、IFQ+、IFQ-に変換する。IFI+信号とIFI-信号のペアは、IF増幅器312Aの差動入力に供給され、IFQ+信号とIFQ-信号のペアはIF増幅器312Bの差動入力に供給される。IF増幅器312の出力(総称してIF増幅器312A、312Bで表される)は、PPF313の入力に結合されている。PPF313の出力には別のIF増幅器314が結合されて、IF信号を更に増幅する。IF増幅器314によって生成され増幅されたIF信号は、信号プロセッサ(例えば、DSP又はベースバンドプロセッサ)によって更に下流で処理することができる。
In this example, there are four mixers coupled to the output of the
PPF313は、より高い周波数のノイズをフィルタリングすることができ、4つの同相及び直交信号をIF信号の差動ペア、例えば、IFI+、IFI-、IFQ+、及びIFQ-信号に再結合することができる。PPF313は、抵抗-キャパシタキャパシタ-抵抗(RC_CR)のPPFである。PPF313は、望ましくない信号ノイズ、例えば、IF周波数の範囲外の高周波ノイズをフィルタ除去することができ、4つの同相及び直交信号、例えば、IFI+、IFI-、IFQ+、及びIFQ-信号を差動ペアの中間IF信号に結合することができる。最後に、増幅器314は、差動中間IF信号を更に増幅して、出力としてIF+及びIF-を生成する。
The PPF 313 can filter higher frequency noise and recombine the four common mode and orthogonal signals into differential pairs of IF signals, such as IFI +, IFI-, IFQ +, and IFQ- signals. PPF313 is a resistance-capacitor-capacitor-resistance (RC_CR) PPF. The PPF 313 can filter out unwanted signal noise, eg, high frequency noise outside the IF frequency range, and differentially pair four in-phase and orthogonal signals, eg, IFI +, IFI-, IFQ +, and IFQ- signals. Can be coupled to the intermediate IF signal of. Finally, the
図5は、一実施形態によるトランスベースのIQジェネレータの一例を示す概略図である。図5を参照すると、一実施形態によれば、トランスベースのIQネットワークとも呼ばれるトランスベースのIQジェネレータ317は、LO315から生成されたLO入力信号LOIN+及びLOIN-に基づいて、LOI+信号を生成する正のLOI(LOI+)ポートと、LOI-信号を生成する負のLOI(LOI-)ポートとを含む。LOI+信号及びLOI-信号は、差動同相信号を表し、正のLOQ(LOQ+)ポートがLOQ+信号を生成し、負のLOQ(LOQ-)ポートがLOQ-信号を生成する。LOQ+信号とLOQ-信号は、差動直交信号を表す。出力信号LOI+、LOI-、LOQ+、LOQ-は、それぞれミキサ307の入力に供給される。図7にトランスベースのIQジェネレータ317の例が示されている。
FIG. 5 is a schematic diagram showing an example of a transformer-based IQ generator according to an embodiment. Referring to FIG. 5, according to one embodiment, the trans-based
一実施形態によれば、負荷抵抗器(RL)は、出力ポート(LOI+、LOI-、LOQ+、LOQ-)の各々とバイアス電圧Vbiasとの間に結合される。トランスベースのIQジェネレータ317の出力端子に負荷抵抗器を接続することで、出力インピーダンスを高くすることができ、その結果、ミキサの入力に印加される電圧が高くなる。入力電圧が高くなることで、ミキサの変換利得が高くなる。図6は、50~500Ωの負荷抵抗器の電圧利得のシミュレーション結果を示す。
According to one embodiment, the load resistor (RL) is coupled between each of the output ports (LOI +, LOI−, LOQ +, LOQ−) and the bias voltage Vbias. By connecting a load resistor to the output terminal of the transformer-based
図8は、一実施形態によるミキサ回路を示す概略図である。図8を参照すると、ミキサ307は、第1のミキサ801及び第2のミキサ802を含むIQ二重平衡ミキサである。ミキサは、信号の周波数変換又は変調を行うことができる3ポートデバイスである。受信機では、ミキサが、LO信号を用いてRF信号をダウンコンバート(又は復調)し、IF信号を生成する。一実施形態では、ミキサ307は、2つの(又は二重)平衡ギルバートミキサ801及び802を含む。二重平衡ミキサ801~802は、差動LO信号を用いて差動RF信号をダウンコンバート(又は復調)し、差動IF信号を生成する。
FIG. 8 is a schematic diagram showing a mixer circuit according to an embodiment. Referring to FIG. 8, the
例えば、ミキサ801は、例えばLNA306から受信した差動RF信号を表す、正のRF入力信号RF+及び負のRF入力信号RF-を受信する。入力RF信号RF+及びRF-は、差動同相LO信号(例えば、LOI+及びLOI-信号)と混合され、IFI+及びIFI-信号を生成する。LOI+信号及びLOI-信号は、図4のIQジェネレータ317のようなmm波広帯域IQ生成回路により生成される。同様に、ミキサ802は、RF+及びRF-信号を受信し、図4のIQジェネレータ317などのmm波広帯域IQ生成回路によって生成された差動直交LO信号(例えば、LOQ+及びLOQ-信号)と混合して、IFQ+及びIFQ-信号を生成する。幾つかの実施形態では、ミキサ801~802の各々は、1又は2以上の差動増幅器段を含むことができる。
For example, the mixer 801 receives a positive RF input signal RF + and a negative RF input signal RF-, which represent, for example, a differential RF signal received from LNA306. The input RF signals RF + and RF- are mixed with differential common mode LO signals (eg, LOI + and LOI- signals) to generate IFI + and IFI- signals. The LOI + signal and the LOI- signal are generated by a mm wave wideband IQ generation circuit such as the
図8を参照すると、2段差動増幅器の場合、増幅器は、第1段としてのソース接地差動増幅器と、第2段としてのゲート結合差動増幅器とを含むことができる。ミキサ801~802のソース接地差動増幅器段は各々、差動信号RF+及びRF-を受信することができる。ミキサ801のゲート結合型差動増幅器段は、差動同相信号LOI+及びLOI-を受信する。ミキサ802のゲート結合型差動増幅段には、差動直交信号LOQ+及びLOQ-が入力される。RF信号は、LO信号によってダウンコンバートされ、IF信号が生成される。第2段は、ミキサ801-802への高周波ノイズ注入を最小化するために、1次のローパスフィルタを含むことができる。一実施形態では、ローパスフィルタは、キャパシタと並列の負荷抵抗器を有するパッシブローパスフィルタを含む。一実施形態では、第1段の差動増幅器は、差動インダクタを介して第2段の差動増幅器に結合されている。一実施形態では、ミキサ801-802は、単一のモノリシック集積回路上の図4のmm波IQ生成回路317のようなmm波IQ生成回路と共同設計されている。一実施形態では、差動インダクタのペアを使用して、2つの差動増幅器段間の電流利得を得ることができる。4つのインダクタは、より良い性能のために含められ、例えば、2つの差動インダクタのペアは、ダブルIQミキサの各々に使用される。しかしながら、4個のインダクタはラージフットを含む。
Referring to FIG. 8, in the case of a two-stage differential amplifier, the amplifier can include a source grounded differential amplifier as a first stage and a gate-coupled differential amplifier as a second stage. The source-grounded differential amplifier stages of the mixers 801 to 802 can receive differential signals RF + and RF-, respectively. The gate-coupled differential amplifier stage of the mixer 801 receives the differential common-mode signals LOI + and LOI−. The differential quadrature signals LOQ + and LOQ− are input to the gate-coupled differential amplification stage of the mixer 802. The RF signal is down-converted by the LO signal to generate an IF signal. The second stage may include a first-order lowpass filter to minimize high frequency noise injection into the mixers 801-802. In one embodiment, the low pass filter comprises a passive low pass filter having a load resistor in parallel with the capacitor. In one embodiment, the first stage differential amplifier is coupled to the second stage differential amplifier via a differential inductor. In one embodiment, the mixer 801-802 is co-designed with a mm wave IQ generation circuit such as the mm wave
図9は、性能を更に向上させるために、インピーダンス整合ネットワークを用いたT/Rスイッチ309及びLNA306の共設計を示す概略図である。LNA306は、広帯域フロントエンドとしての役割を果たすために、2段において異なる共振負荷で設計されている。T/Rスイッチ309及びオフ状態PAによる寄生キャパシタの負荷影響を軽減するために、TX/RX入力に個別のシャント・インダクタが適用される。RX入力シャント・インダクタLRXは、第1段LNAのLg、Ls、Cgsと更に共設計されており、広帯域入力整合のための高次ネットワークを生成する。
FIG. 9 is a schematic diagram showing a co-design of a T /
前述の明細書において、本発明の実施形態について、その特定の例示的な実施形態を参照して説明してきた。添付の特許請求の範囲に記載されている本発明の広範な精神及び範囲から逸脱することなく、様々な変更を加えることができることは明らかであろう。従って、本明細書及び図面は、限定の意味ではなく、例示的な意味とみなされるべきである。 In the above specification, embodiments of the present invention have been described with reference to specific exemplary embodiments thereof. It will be apparent that various modifications can be made without departing from the broad spirit and scope of the invention set forth in the appended claims. Therefore, the specification and drawings should be regarded as exemplary rather than limited.
302 RF受信機
306 低雑音増幅器(LNA)
307 ミキサ
308 フィルタ
309 T/Rスイッチ
311 ローパスフィルタ
312A,312B IF増幅器
313 多相フィルタ
314 IF増幅器
315 局部発振器
317 トランスベースのIQジェネレータ
302
307
Claims (20)
RF信号を受け取って増幅する低雑音増幅器(LNA)と、
局部発振器から受け取った局部発振器(LO)信号に基づいて、差動同相局部発振器(LOI)信号及び差動直交(LOQ)信号を生成するトランスベースの同相直交(IQ)ジェネレータと、
前記トランスベースのIQジェネレータの出力に結合された複数の負荷抵抗器であって、各々が前記差動LOI及びLOQ信号の一方を所定のバイアス電圧に結合する、複数の負荷抵抗器と、
前記LNA及び前記トランスベースのIQジェネレータに結合された1又は2以上のミキサを有し、前記増幅されたRF信号を受け取って前記差動LOI及びLOQ信号と混合して、前記増幅されたRF信号を中間周波数(IF)信号にダウンコンバートするダウンコンバータであって、前記IF信号は信号処理モジュールによって処理される、ダウンコンバータと、
を含む、無線周波数(RF)受信機回路。 Radio frequency (RF) receiver circuit
A low noise amplifier (LNA) that receives and amplifies RF signals,
A trans-based in-phase quadrature (IQ) generator that generates a differential in-phase local oscillator (LOI) signal and a differential quadrature (LOQ) signal based on a local oscillator (LO) signal received from the local oscillator.
A plurality of load resistors coupled to the output of the trans-based IQ generator, each coupling one of the differential LOI and LOQ signals to a predetermined bias voltage.
The amplified RF signal having one or more mixers coupled to the LNA and the trans-based IQ generator, receiving the amplified RF signal and mixing it with the differential LOI and LOQ signals. A downconverter that downconverts to an intermediate frequency (IF) signal, wherein the IF signal is processed by a signal processing module.
Radio frequency (RF) receiver circuit, including.
前記LO信号に基づいてLOI+信号を生成する正のLOI(LOI+)ポートと、
前記LO信号に基づいてLOI-信号を生成する負のLOI(LOI-)ポートであって、前記LOI+及びLOI-信号は前記差動LOI信号を表す、負のLOI(LOI-)ポートと、
前記LO信号に基づいてLOQ+信号を生成する正のLOQ(LOQ+)ポートと、
前記LO信号に基づいてLOQ-信号を生成する負のLOQ(LOQ-)ポートであって、前記LOQ+及びLOQ-信号は前記差動LOQ信号を表す、負のLOQ(LOQ-)ポートと、
を含む、請求項1に記載のRF受信機回路。 The transformer-based IQ generator
A positive LOI (LOI +) port that generates an LOI + signal based on the LO signal,
A negative LOI (LOI-) port that generates a LOI- signal based on the LO signal, wherein the LOI + and LOI- signals represent the differential LOI signal, and a negative LOI (LOI-) port.
A positive LOQ (LOQ +) port that generates a LOQ + signal based on the LO signal,
A negative LOQ (LOQ-) port that generates a LOQ- signal based on the LO signal, wherein the LOQ + and LOQ- signals represent the differential LOC signal, and a negative LOQ (LOQ-) port.
The RF receiver circuit according to claim 1.
前記ダウンコンバータは更に、
前記第1のミキサに結合され、前記RF信号をLOI+信号と混合して正の同相IF(IFI+)信号を生成する第1のローパスフィルタと、
前記第2のミキサに結合され、前記RF信号をLOI-信号と混合して負の同相IF(IFI-)信号を生成する第2ローパスフィルタと、
前記第1及び第2のローパスフィルタに結合され、前記IFI+及びIFI-信号を増幅して第1の差動IF信号を生成する第1のIF増幅器と、
を含む、請求項2に記載のRF受信機回路。 The one or more mixers include a first mixer and a second mixer.
The down converter further
A first low-pass filter coupled to the first mixer and mixing the RF signal with a LOI + signal to generate a positive common mode IF (IFI +) signal.
A second low-pass filter coupled to the second mixer and mixing the RF signal with the LOI- signal to generate a negative common mode IF (IFI-) signal.
A first IF amplifier coupled to the first and second lowpass filters to amplify the IFI + and IFI- signals to generate a first differential IF signal.
2. The RF receiver circuit according to claim 2.
前記ダウンコンバータは更に、
前記第3のミキサに結合され、前記RF信号をLOQ+信号と混合して正の直交IF(IFQ+)信号を生成する第3のローパスフィルタと、
前記第4のミキサに結合され、前記RF信号をLOQ-信号と混合して負の直交IF(IFQ-)信号を生成する第4のローパスフィルタと、
前記第3及び第4のローパスフィルタに結合され、前記IFQ+及びIFQ-信号を増幅して第2の差動IF信号を生成する第2のIF増幅器と、
を含む、請求項3に記載のRF受信機回路。 The one or more mixers further include a third mixer and a fourth mixer.
The down converter further
A third low-pass filter coupled to the third mixer and mixing the RF signal with the LOQ + signal to generate a positive orthogonal IF (IFQ +) signal.
A fourth low-pass filter coupled to the fourth mixer and mixing the RF signal with the LOQ- signal to generate a negative orthogonal IF (IFQ-) signal.
A second IF amplifier coupled to the third and fourth low-pass filters to amplify the IFQ + and IFQ- signals to generate a second differential IF signal.
The RF receiver circuit according to claim 3.
前記第1のIF増幅器及び前記第2のIF増幅器に結合され、前記第1及び第2の差動IF信号に基づいて第3の差動IF信号を生成する多相フィルタ(PPF)と、
前記PPFに結合され、前記第3の差動IF信号を増幅して第4の差動IF信号を生成する第3のIF増幅器であって、前記第4の差動IF信号は前記信号処理モジュールによって処理される、第3のIF増幅器と、
を含む、請求項4に記載のRF受信機回路。 The down converter further
A polyphase filter (PPF) coupled to the first IF amplifier and the second IF amplifier to generate a third differential IF signal based on the first and second differential IF signals.
A third IF amplifier coupled to the PPF and amplifying the third differential IF signal to generate a fourth differential IF signal, wherein the fourth differential IF signal is the signal processing module. With a third IF amplifier, processed by
4. The RF receiver circuit according to claim 4.
前記LOI+ポートと所定のバイアス電圧の間に結合された第1の負荷抵抗器と、
前記LOI-ポートと所定のバイアス電圧の間に結合された第2の負荷抵抗器と、
前記LOQ+ポートと所定のバイアス電圧の間に結合された第3の負荷抵抗器と、
前記LOQ-ポートと所定のバイアス電圧の間に結合された第4の負荷抵抗器と、
を含む、請求項2に記載のRF受信機回路。 The plurality of load resistors are
A first load resistor coupled between the LOI + port and a given bias voltage.
A second load resistor coupled between the LOI-port and a given bias voltage,
A third load resistor coupled between the LOQ + port and a given bias voltage,
A fourth load resistor coupled between the LOQ-port and a predetermined bias voltage.
2. The RF receiver circuit according to claim 2.
第1の及び第2のトランジスタを有する第1の差動トランジスタペアを有する第1段増幅器であって、前記第1のトランジスタの第1のゲート端子と前記第2のトランジスタの第2のゲート端子とが共に、混合される差動RF入力信号を受け取る差動RF入力ポートを形成する、第1段増幅器と、
第3のゲート端子を備えた第3のトランジスタ及び第4のゲート端子を備えた第4のトランジスタを有する第2の差動トランジスタペアと、第5のゲート端子を備えた第5のトランジスタ及び第6のゲート端子を備えた第6のトランジスタを有する第3の差動トランジスタペアと、を有する第2段増幅器と、
を含み、
前記第3のゲート端子は前記第5のゲート端子に結合され、前記第4のゲート端子は前記第6のゲート端子に結合され、前記第3のゲート端子及び前記第5のゲート端子は、差動LO入力ポートを形成して、前記ミキサを駆動する差動LO駆動信号を受け取る、
請求項1に記載のRF受信機回路。 Each of the mixers
A first stage amplifier having a first differential transistor pair with first and second transistors, the first gate terminal of the first transistor and the second gate terminal of the second transistor. Together with the first stage amplifier, which forms a differential RF input port that receives the differential RF input signal to be mixed.
A second differential transistor pair having a third transistor with a third gate terminal and a fourth transistor with a fourth gate terminal, and a fifth transistor and a fifth with a fifth gate terminal. A third differential transistor pair with a sixth transistor with six gate terminals, and a second stage amplifier with.
Including
The third gate terminal is coupled to the fifth gate terminal, the fourth gate terminal is coupled to the sixth gate terminal, and the third gate terminal and the fifth gate terminal are different. A dynamic LO input port is formed to receive a differential LO drive signal that drives the mixer.
The RF receiver circuit according to claim 1.
アンテナに結合される送受信(T/R)スイッチと、
前記T/Rスイッチに結合され、前記アンテナを介してRF信号を送信するRF送信機と、
前記T/Rスイッチに結合され、前記アンテナを介してRF信号を受信するRF受信機であって、前記T/Rスイッチは、特定の時点で前記RF送信機又は前記RF受信機を前記アンテナに結合する、RF受信機と、
を含み、前記RF受信機は、
RF信号を受け取って増幅する低雑音増幅器(LNA)と、
局部発振器から受け取った局部発振器(LO)信号に基づいて、差動同相局部発振器(LOI)信号及び差動直交(LOQ)信号を生成するトランスベースの同相直交(IQ)ジェネレータと、
前記トランスベースのIQジェネレータの出力に結合された複数の負荷抵抗器であって、各々が前記差動LOI及びLOQ信号の一方を所定のバイアス電圧に結合する、複数の負荷抵抗器と、
前記LNA及び前記トランスベースのIQジェネレータに結合された1又は2以上のミキサを有し、前記増幅されたRF信号を受け取って前記差動LOI及びLOQ信号と混合して、前記増幅されたRF信号を中間周波数(IF)信号にダウンコンバートするダウンコンバータであって、前記IF信号は信号処理モジュールによって処理される、ダウンコンバータと、を含む、
無線周波数(RF)フロントエンド回路。 Radio frequency (RF) front-end circuit
The transmit / receive (T / R) switch coupled to the antenna,
An RF transmitter coupled to the T / R switch and transmitting an RF signal via the antenna.
An RF receiver coupled to the T / R switch and receiving an RF signal via the antenna, wherein the T / R switch attaches the RF transmitter or the RF receiver to the antenna at a specific time point. To combine with the RF receiver,
The RF receiver includes
A low noise amplifier (LNA) that receives and amplifies RF signals,
A trans-based in-phase quadrature (IQ) generator that generates a differential in-phase local oscillator (LOI) signal and a differential quadrature (LOQ) signal based on a local oscillator (LO) signal received from the local oscillator.
A plurality of load resistors coupled to the output of the trans-based IQ generator, each coupling one of the differential LOI and LOQ signals to a predetermined bias voltage.
The amplified RF signal having one or more mixers coupled to the LNA and the trans-based IQ generator, receiving the amplified RF signal and mixing it with the differential LOI and LOQ signals. Is a downconverter that downconverts to an intermediate frequency (IF) signal, the IF signal being processed by a signal processing module, including a downconverter.
Radio frequency (RF) front-end circuit.
前記LO信号に基づいてLOI+信号を生成する正のLOI(LOI+)ポートと、
前記LO信号に基づいてLOI-信号を生成する負のLOI(LOI-)ポートであって、前記LOI+及びLOI-信号は前記差動LOI信号を表す、負のLOI(LOI-)ポートと、
前記LO信号に基づいてLOQ+信号を生成する正のLOQ(LOQ+)ポートと、
前記LO信号に基づいてLOQ-信号を生成する負のLOQ(LOQ-)ポートであって、前記LOQ+及びLOQ-信号は前記差動LOQ信号を表す、負のLOQ(LOQ-)ポートと、
を含む、請求項14に記載のRFフロントエンド回路。 The transformer-based IQ generator
A positive LOI (LOI +) port that generates an LOI + signal based on the LO signal,
A negative LOI (LOI-) port that generates a LOI- signal based on the LO signal, wherein the LOI + and LOI- signals represent the differential LOI signal, and a negative LOI (LOI-) port.
A positive LOQ (LOQ +) port that generates a LOQ + signal based on the LO signal,
A negative LOQ (LOQ-) port that generates a LOQ- signal based on the LO signal, wherein the LOQ + and LOQ- signals represent the differential LOC signal, and a negative LOQ (LOQ-) port.
14. The RF front-end circuit of claim 14.
前記LOI+ポートと所定のバイアス電圧の間に結合された第1の負荷抵抗器と、
前記LOI-ポートと所定のバイアス電圧の間に結合された第2の負荷抵抗器と、
前記LOQ+ポートと所定のバイアス電圧の間に結合された第3の負荷抵抗器と、
前記LOQ-ポートと所定のバイアス電圧の間に結合された第4の負荷抵抗器と、
を含む、請求項15に記載のRFフロントエンド回路。 The plurality of load resistors are
A first load resistor coupled between the LOI + port and a given bias voltage.
A second load resistor coupled between the LOI-port and a given bias voltage,
A third load resistor coupled between the LOQ + port and a given bias voltage,
A fourth load resistor coupled between the LOQ-port and a predetermined bias voltage.
15. The RF front-end circuit of claim 15.
アンテナと、
前記アンテナを介してRF信号を受信する無線周波数(RF)受信機と、
を含み、前記RF受信機は、
RF信号を受け取って増幅する低雑音増幅器(LNA)と、
局部発振器から受け取った局部発振器(LO)信号に基づいて、差動同相局部発振器(LOI)信号及び差動直交(LOQ)信号を生成するトランスベースの同相直交(IQ)ジェネレータと、
前記トランスベースのIQジェネレータの出力に結合された複数の負荷抵抗器であって、各々が前記差動LOI及びLOQ信号の一方を所定のバイアス電圧に結合する、複数の負荷抵抗器と、
前記LNA及び前記トランスベースのIQジェネレータに結合された1又は2以上のミキサを有し、前記増幅されたRF信号を受け取って前記差動LOI及びLOQ信号と混合して、前記増幅されたRF信号を中間周波数(IF)信号にダウンコンバートするダウンコンバータであって、前記IF信号は信号処理モジュールによって処理される、ダウンコンバータと、を含み、
前記モバイルデバイスは、前記IF信号を処理する信号プロセッサを含む、
モバイルデバイス。 It ’s a mobile device,
With the antenna
A radio frequency (RF) receiver that receives RF signals via the antenna,
The RF receiver includes
A low noise amplifier (LNA) that receives and amplifies RF signals,
A trans-based in-phase quadrature (IQ) generator that generates a differential in-phase local oscillator (LOI) signal and a differential quadrature (LOQ) signal based on a local oscillator (LO) signal received from the local oscillator.
A plurality of load resistors coupled to the output of the trans-based IQ generator, each coupling one of the differential LOI and LOQ signals to a predetermined bias voltage.
Having one or more mixers coupled to the LNA and the trans-based IQ generator, the amplified RF signal is received and mixed with the differential LOI and LOQ signals to the amplified RF signal. Is a downconverter that downconverts to an intermediate frequency (IF) signal, the IF signal comprising a downconverter, which is processed by a signal processing module.
The mobile device comprises a signal processor that processes the IF signal.
Mobile device.
前記LO信号に基づいてLOI+信号を生成する正のLOI(LOI+)ポートと、
前記LO信号に基づいてLOI-信号を生成する負のLOI(LOI-)ポートであって、前記LOI+及びLOI-信号は前記差動LOI信号を表す、負のLOI(LOI-)ポートと、
前記LO信号に基づいてLOQ+信号を生成する正のLOQ(LOQ+)ポートと、
前記LO信号に基づいてLOQ-信号を生成する負のLOQ(LOQ-)ポートであって、前記LOQ+及びLOQ-信号は前記差動LOQ信号を表す、負のLOQ(LOQ-)ポートと、
を含む、請求項18に記載のモバイルデバイス。 The transformer-based IQ generator
A positive LOI (LOI +) port that generates an LOI + signal based on the LO signal,
A negative LOI (LOI-) port that generates a LOI- signal based on the LO signal, wherein the LOI + and LOI- signals represent the differential LOI signal, and a negative LOI (LOI-) port.
A positive LOQ (LOQ +) port that generates a LOQ + signal based on the LO signal,
A negative LOQ (LOQ-) port that generates a LOQ- signal based on the LO signal, wherein the LOQ + and LOQ- signals represent the differential LOC signal, and a negative LOQ (LOQ-) port.
18. The mobile device of claim 18.
前記LOI+ポートと所定のバイアス電圧の間に結合された第1の負荷抵抗器と、
前記LOI-ポートと所定のバイアス電圧の間に結合された第2の負荷抵抗器と、
前記LOQ+ポートと所定のバイアス電圧の間に結合された第3の負荷抵抗器と、
前記LOQ-ポートと所定のバイアス電圧の間に結合された第4の負荷抵抗器と、
を含む、請求項19に記載のモバイルデバイス。 The plurality of load resistors are
A first load resistor coupled between the LOI + port and a given bias voltage.
A second load resistor coupled between the LOI-port and a given bias voltage,
A third load resistor coupled between the LOQ + port and a given bias voltage,
A fourth load resistor coupled between the LOQ-port and a predetermined bias voltage.
19. The mobile device of claim 19.
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201962836295P | 2019-04-19 | 2019-04-19 | |
US62/836,295 | 2019-04-19 | ||
US16/414,480 | 2019-05-16 | ||
US16/414,480 US10855317B2 (en) | 2018-04-05 | 2019-05-16 | Broadband receiver for multi-band millimeter-wave wireless communication |
PCT/US2020/028361 WO2020214733A1 (en) | 2019-04-19 | 2020-04-15 | Broadband receiver for multi-band millimeter-wave wireless communication |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022529195A true JP2022529195A (en) | 2022-06-17 |
JP7441240B2 JP7441240B2 (en) | 2024-02-29 |
Family
ID=72836924
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021562321A Active JP7441240B2 (en) | 2019-04-19 | 2020-04-15 | Wideband receiver for multiband millimeter wave wireless communication |
Country Status (6)
Country | Link |
---|---|
EP (1) | EP3956981A4 (en) |
JP (1) | JP7441240B2 (en) |
KR (1) | KR102708133B1 (en) |
CN (1) | CN113491066B (en) |
CA (1) | CA3137133A1 (en) |
WO (1) | WO2020214733A1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11677430B2 (en) | 2020-11-18 | 2023-06-13 | Swiftlink Technologies Inc. | Transformer-based current-reuse amplifier with embedded IQ generation for compact image rejection architecture in multi-band millimeter-wave 5G communication |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007180634A (en) * | 2005-12-27 | 2007-07-12 | Renesas Technology Corp | Quadrature mixer circuit and semiconductor integrated circuit for rf communication |
JP2010056605A (en) * | 2008-08-26 | 2010-03-11 | Asahi Kasei Electronics Co Ltd | Mixer circuit, method for manufacturing the same, and semiconductor integrated circuit |
JP2013532455A (en) * | 2010-07-14 | 2013-08-15 | アールディーエー テクノロジーズ リミテッド | Low noise block (LNB) downconversion circuit and chip, LNB downconversion circuit and method |
WO2014136402A1 (en) * | 2013-03-05 | 2014-09-12 | パナソニック株式会社 | Mixer circuit |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7130579B1 (en) * | 1999-10-21 | 2006-10-31 | Broadcom Corporation | Adaptive radio transceiver with a wide tuning range VCO |
US7130604B1 (en) * | 2002-06-06 | 2006-10-31 | National Semiconductor Corporation | Harmonic rejection mixer and method of operation |
DE602004029285D1 (en) * | 2004-01-22 | 2010-11-04 | Nokia Corp | MIXER SWITCHING |
US20050175130A1 (en) * | 2004-02-10 | 2005-08-11 | Tony Yang | Current mode image rejection mixer and method thereof |
US20060006921A1 (en) * | 2004-07-06 | 2006-01-12 | Tenbroek Bernard M | Mixer |
US7356317B2 (en) * | 2004-07-14 | 2008-04-08 | Silicon Storage Technology, Inc. | Adaptive-biased mixer |
US7457605B2 (en) * | 2004-09-10 | 2008-11-25 | Silicon Laboratories, Inc. | Low noise image reject mixer and method therefor |
US20080113644A1 (en) * | 2006-11-14 | 2008-05-15 | Saverio Trotta | Low Noise Mixer |
US20080280585A1 (en) * | 2007-05-10 | 2008-11-13 | Broadcom Corporation, A California Corporation | RF receiver front-end and applications thereof |
US8718574B2 (en) * | 2008-11-25 | 2014-05-06 | Qualcomm Incorporated | Duty cycle adjustment for a local oscillator signal |
US9154356B2 (en) * | 2012-05-25 | 2015-10-06 | Qualcomm Incorporated | Low noise amplifiers for carrier aggregation |
US8787864B2 (en) * | 2012-11-30 | 2014-07-22 | Qualcomm Incorporated | Receiver IIP2 analog calibration |
US9899982B2 (en) * | 2015-11-23 | 2018-02-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | On-chip electromagnetic bandgap (EBG) structure for noise suppression |
-
2020
- 2020-04-15 KR KR1020217037243A patent/KR102708133B1/en active IP Right Grant
- 2020-04-15 WO PCT/US2020/028361 patent/WO2020214733A1/en active Application Filing
- 2020-04-15 JP JP2021562321A patent/JP7441240B2/en active Active
- 2020-04-15 CN CN202080014809.3A patent/CN113491066B/en active Active
- 2020-04-15 EP EP20791902.8A patent/EP3956981A4/en active Pending
- 2020-04-15 CA CA3137133A patent/CA3137133A1/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007180634A (en) * | 2005-12-27 | 2007-07-12 | Renesas Technology Corp | Quadrature mixer circuit and semiconductor integrated circuit for rf communication |
JP2010056605A (en) * | 2008-08-26 | 2010-03-11 | Asahi Kasei Electronics Co Ltd | Mixer circuit, method for manufacturing the same, and semiconductor integrated circuit |
JP2013532455A (en) * | 2010-07-14 | 2013-08-15 | アールディーエー テクノロジーズ リミテッド | Low noise block (LNB) downconversion circuit and chip, LNB downconversion circuit and method |
WO2014136402A1 (en) * | 2013-03-05 | 2014-09-12 | パナソニック株式会社 | Mixer circuit |
Non-Patent Citations (2)
Title |
---|
JONG SEOK PARK AND HUA WANG: "A Transformer-Based Poly-Phase Network for Ultra-Broadband Quadrature Signal Generation", 2015 IEEE MTT-S INTERNATIONAL MICROWAVE SYMPOSIUM [ONLINE], JPN6023001246, 2015, ISSN: 0004967670 * |
PRADEEP B. KHANNUR AND KOH SOO LING: "A 2.45GHz Fully-Differential CMOS Image-Reject Mixer for Bluetooth Application", 2002 IEEE RADIO FREQUENCY INTEGRATED CIRCUITS (RFIC) SYMPOSIUM. DIGEST OF PAPERS (CAT. NO.02CH37280), JPN6023001247, 2002, pages 439 - 442, ISSN: 0004967669 * |
Also Published As
Publication number | Publication date |
---|---|
EP3956981A4 (en) | 2023-01-18 |
CN113491066B (en) | 2024-08-20 |
WO2020214733A1 (en) | 2020-10-22 |
CA3137133A1 (en) | 2020-10-22 |
KR102708133B1 (en) | 2024-09-19 |
EP3956981A1 (en) | 2022-02-23 |
CN113491066A (en) | 2021-10-08 |
JP7441240B2 (en) | 2024-02-29 |
KR20210148351A (en) | 2021-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10855317B2 (en) | Broadband receiver for multi-band millimeter-wave wireless communication | |
CN110350930B (en) | Broadband image rejection RF receiver and front-end circuit for multiband millimeter wave 5G communication | |
JP7324233B2 (en) | Wideband Low Noise Amplifier (LNA) with Reconfigurable Bandwidth for mmWave 5G Communication | |
US12034406B2 (en) | RF frequency multiplier without balun | |
JP7202398B2 (en) | Wideband matching co-design method of transmit/receive (T/R) switch and receiver front-end for broadband MIMO receiver for mmWave 5G communication | |
JP7441240B2 (en) | Wideband receiver for multiband millimeter wave wireless communication | |
US20230170861A1 (en) | Integrated directional coupler for broadband amplifier | |
US12074629B2 (en) | Transformer-based current-reuse amplifier with embedded IQ generation for compact image rejection architecture in multi-band millimeter-wave 5G communication | |
WO2024021203A1 (en) | 5g dual-frequency bidirectional transceiver having high degree of image rejection |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211220 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230118 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20230417 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20230515 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230615 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230828 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231124 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240118 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240216 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7441240 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |