JP2022528346A - Fuse status diagnosis with and without load operability - Google Patents

Fuse status diagnosis with and without load operability Download PDF

Info

Publication number
JP2022528346A
JP2022528346A JP2021557108A JP2021557108A JP2022528346A JP 2022528346 A JP2022528346 A JP 2022528346A JP 2021557108 A JP2021557108 A JP 2021557108A JP 2021557108 A JP2021557108 A JP 2021557108A JP 2022528346 A JP2022528346 A JP 2022528346A
Authority
JP
Japan
Prior art keywords
circuit
fuse
resistor
load
electrical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021557108A
Other languages
Japanese (ja)
Other versions
JP7318857B2 (en
Inventor
ジア、ヤンキウ
ジン、ダン
ワン、ユ
リウ、ジボ
Original Assignee
スージョウ リテルヒューズ オーブイエス カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by スージョウ リテルヒューズ オーブイエス カンパニー リミテッド filed Critical スージョウ リテルヒューズ オーブイエス カンパニー リミテッド
Publication of JP2022528346A publication Critical patent/JP2022528346A/en
Application granted granted Critical
Publication of JP7318857B2 publication Critical patent/JP7318857B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01HELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H85/00Protective devices in which the current flows through a part of fusible material and this current is interrupted by displacement of the fusible material when this current becomes excessive
    • H01H85/02Details
    • H01H85/30Means for indicating condition of fuse structurally associated with the fuse
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01HELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H85/00Protective devices in which the current flows through a part of fusible material and this current is interrupted by displacement of the fusible material when this current becomes excessive
    • H01H85/02Details
    • H01H85/30Means for indicating condition of fuse structurally associated with the fuse
    • H01H85/32Indicating lamp structurally associated with the protective device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01HELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H85/00Protective devices in which the current flows through a part of fusible material and this current is interrupted by displacement of the fusible material when this current becomes excessive
    • H01H85/02Details
    • H01H85/0241Structural association of a fuse and another component or apparatus
    • H01H2085/0283Structural association with a semiconductor device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01HELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H9/00Details of switching devices, not covered by groups H01H1/00 - H01H7/00
    • H01H9/02Bases, casings, or covers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01HELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H9/00Details of switching devices, not covered by groups H01H1/00 - H01H7/00
    • H01H9/16Indicators for switching condition, e.g. "on" or "off"

Landscapes

  • Emergency Protection Circuit Devices (AREA)
  • Fuses (AREA)
  • Keying Circuit Devices (AREA)

Abstract

様々な実施形態は一般に、発光ダイオード(LED)などの電気障害インジケータが回路に、電気障害が発生した場合に、例えば過度な負荷、負荷の短絡、又は負荷の開回路などの負荷障害が発生したときであっても、アクティブ状態のままであることを保証することを対象とする。様々な回路設定が提供され、限定されるものではないが、2つの回路点の間で接続されたヒューズと、ヒューズと共通ノードを共有する1又は複数の導電路と、ヒューズと共通ノードを共有する第1回路素子と、i)ヒューズ及び第1回路素子と共通ノードを共有する、又はii)ヒューズと第1回路素子との間の共通ノードと異なる別の共通ノードを第1回路素子と共有する電気障害インジケータとを含む回路を含むこの影響を実現する。In various embodiments, an electrical failure indicator, such as a light emitting diode (LED), generally causes a load failure, such as an excessive load, a load short circuit, or a load open circuit, when an electrical failure occurs in the circuit. It is intended to ensure that it remains active, even at times. Various circuit settings are provided, but not limited to, a fuse connected between two circuit points, one or more conductive paths that share a common node with the fuse, and a common node with the fuse. 1) and i) share a common node with the fuse and the first circuit element, or ii) share another common node different from the common node between the fuse and the first circuit element with the first circuit element. Achieve this effect, including circuits that include electrical fault indicators.

Description

本開示は一般に回路保護デバイスの分野に関連し、より具体的には、電気障害中に電気障害インジケータの操作性を維持することに関連する。 The present disclosure relates generally to the field of circuit protection devices, and more specifically to maintaining the operability of electrical fault indicators during electrical faults.

ヒューズは一般的に回路保護デバイスとして使用され、通常は、電力源と保護されるべき回路内のコンポーネントとの間に設置される。従来のヒューズは、電気絶縁ハウジングを通じて延在する可融性素子によって互いに接続された一対の導電性端子を含む。過電流状態などの障害状態が発生すると、可融性素子は融解、切断、又は別様に分離され、電力源と保護された構成要素との間の電流の流れを遮断する。それによりヒューズは、過電流状態が持続可能であれば別様の結果をもたらす電源と保護された構成要素とに対する電気的損傷を防止又は緩和する。 Fuse is commonly used as a circuit protection device and is usually installed between a power source and a component in the circuit to be protected. Conventional fuses include a pair of conductive terminals connected to each other by a fusible element extending through an electrically insulating housing. In the event of a fault condition, such as an overcurrent condition, the fusible element melts, cuts, or is otherwise separated, blocking the flow of current between the power source and the protected component. Thereby, the fuse prevents or mitigates electrical damage to the power supply and protected components that would have different consequences if the overcurrent condition is sustainable.

ヒューズの可融性素子が過電流状態又は他の障害発生中に融解した場合、補修技術者などの観察者にとっては、可融性素子が融解したことを視覚的に決定可能であることが望ましい。そのために、発光ダイオード(LED)などの電気障害インジケータが、ヒューズで保護された回路に接続され得、回路内のヒューズの可融性素子が融解した場合にアクティブ化(すなわち、発光)するよう構成され得る。したがって、電気障害インジケータの信頼性の高い動作は、ヒューズで保護された回路の状態を観察者によって確実に決定することを可能にするにあたり重要である。 If the fuse's fusible element melts during an overcurrent condition or other failure, it is desirable for an observer, such as a repair technician, to be able to visually determine that the fusible element has melted. .. To that end, an electrical fault indicator, such as a light emitting diode (LED), can be connected to a fuse protected circuit and is configured to activate (ie, emit) when the fuse's fusible element in the circuit melts. Can be done. Therefore, the reliable operation of the electrical fault indicator is important in making it possible for the observer to reliably determine the state of the fuse protected circuit.

本改善が有用になり得るのは、これら及び他の考慮事項に対してである。 It is in these and other considerations that this improvement can be useful.

この概要は、詳細な説明において以下にさらに説明されている概念の選択を簡略化した形態で導入するために提供される。この概要は、特許請求される主題の重要な特徴又は本質的な特徴を特定することを意図するものではなく、また、特許請求される主題の範囲を決定するにあたり、その支援を行うことを意図するものでもない。 This overview is provided to introduce in a simplified form the selection of concepts further described below in the detailed description. This overview is not intended to identify the material or essential features of the claimed subject matter and is intended to assist in determining the scope of the claimed subject matter. It's not something to do.

本開示の1つの態様は、負荷ステータスに関わらず電気障害デバイスの適切な動作を維持する回路を含む。回路は、電圧源と負荷との間に配置された2つの回路点間において接続されたヒューズと、ヒューズと少なくとも1つの共通ノードを共有する1又は複数の導電路と、ヒューズと少なくとも1つの共通ノードを共有する第1回路素子と、電気障害インジケータであって、i)ヒューズ及び第1回路素子と少なくとも1つの共通ノードを共有する、又は、ii)ヒューズと第1回路素子との間の少なくとも1つの共通ノードとは異なる別の共通ノードを第1回路素子と共有する電気障害インジケータとを含み、ここで、電気障害の結果としてヒューズが開放される場合、電気障害が発生したことを観察者に示すのに十分な電流が電気障害インジケータを通じて流れ、ここで、第1回路素子に対する共通ノード接続は、負荷によって終結する任意の経路接続とは異なる電流の流れに対して個別の放電ループを生成する。 One aspect of the present disclosure comprises a circuit that maintains proper operation of an electrically faulty device regardless of load status. The circuit consists of a fuse connected between two circuit points located between the voltage source and the load, one or more conductive paths that share at least one common node with the fuse, and at least one common with the fuse. A first circuit element that shares a node and an electrical failure indicator that i) shares at least one common node with the fuse and the first circuit element, or ii) at least between the fuse and the first circuit element. It includes an electrical failure indicator that shares another common node different from one common node with the first circuit element, where the observer observes that an electrical failure has occurred if the fuse is blown as a result of the electrical failure. Sufficient current flows through the electrical fault indicator, where the common node connection to the first circuit element creates a separate discharge loop for a current flow that is different from any path connection terminated by the load. do.

様々な実施形態において、回路は、電気障害インジケータがヒューズ及び第1回路素子と少なくとも1つの共通ノードを共有するように存在し得、ここで第1回路素子は第1抵抗器であり、ここで1又は複数の導電路は第2抵抗器と直列に電気障害インジケータを含む単一導電路で構成され、ここで単一導電路はヒューズと並列である。様々な実施形態において、i)負荷障害の状態の結果として回路から負荷が切断され、ii)電気障害の結果としてヒューズが開放された場合、第1抵抗器、第2抵抗器及び電気障害インジケータは直列である。様々な実施形態において、電気障害インジケータは発光ダイオード(LED)であり、電気障害及び負荷障害は互いに異なる。 In various embodiments, the circuit may exist such that the electrical fault indicator shares at least one common node with the fuse and the first circuit element, where the first circuit element is the first resistor, where. The one or more conductive paths consist of a single conductive path including an electrical failure indicator in series with the second resistor, where the single conductive path is in parallel with the fuse. In various embodiments, if i) the load is disconnected from the circuit as a result of a load failure condition and ii) the fuse is opened as a result of an electrical failure, the first resistor, second resistor and electrical failure indicator will It is in series. In various embodiments, the electrical fault indicator is a light emitting diode (LED), where the electrical and load faults are different from each other.

様々な実施形態において、回路は、電気障害インジケータが第1回路素子と別の共通ノードを共有するように存在し得、ここで第1回路素子は第1ダイオードであり、ここで1又は複数の導電路はトランジスタのゲートと直列である第2ダイオードを含む導電路を含み、ここで回路はさらに、電気障害インジケータと直列である抵抗器と、トランジスタのドレイン又はソースとを含む。様々な実施形態において、電気障害インジケータは発光ダイオード(LED)であり、電気障害及び負荷障害は互いに異なる。 In various embodiments, the circuit may exist such that the electrical fault indicator shares another common node with the first circuit element, where the first circuit element is the first diode, where one or more. The conductive path includes a conductive path including a second diode in series with the gate of the transistor, where the circuit further comprises a resistor in series with the electrical fault indicator and a drain or source of the transistor. In various embodiments, the electrical fault indicator is a light emitting diode (LED), where the electrical and load faults are different from each other.

様々な実施形態において、回路は、電気障害インジケータが第1回路素子と別の共通ノードを共有するように存在し得、ここで第1回路素子は第1抵抗器であり、ここで1又は複数の導電路はトランジスタのゲートと直列である第2抵抗器を含む導電路を含み、ここで回路はさらに、電気障害インジケータと直列である第3抵抗器と、トランジスタのドレイン又はソースとを含む。様々な実施形態において、電気障害インジケータは発光ダイオード(LED)であり、電気障害及び負荷障害は互いに異なる。 In various embodiments, the circuit may exist such that the electrical fault indicator shares another common node with the first circuit element, where the first circuit element is the first resistor, where one or more. The conductive path includes a second resistor in series with the gate of the transistor, where the circuit further comprises a third resistor in series with the electrical fault indicator and a drain or source of the transistor. In various embodiments, the electrical fault indicator is a light emitting diode (LED), where the electrical and load faults are different from each other.

様々な実施形態において、回路は、電気障害インジケータが第1回路素子と別の共通ノードを共有するように存在し得、ここで第1回路素子は第1抵抗器であり、ここで1又は複数の導電路はトランジスタのゲートと直列に第2抵抗器を含む導電路を含み、ここで回路はさらに、電気障害インジケータと直列である第3抵抗器と、トランジスタのドレイン又はソースとを含む。様々な実施形態において、電気障害インジケータは発光ダイオード(LED)であり、電気障害及び負荷障害は互いに異なる。 In various embodiments, the circuit may exist such that the electrical fault indicator shares another common node with the first circuit element, where the first circuit element is the first resistor, where one or more. The conductive path includes a conductive path including a second resistor in series with the gate of the transistor, where the circuit further comprises a third resistor in series with the electrical fault indicator and a drain or source of the transistor. In various embodiments, the electrical fault indicator is a light emitting diode (LED), where the electrical and load faults are different from each other.

様々な実施形態において、回路は、電気障害インジケータが第1回路素子と別の共通ノードを共有するように存在し得、ここで電気障害インジケータは、第1回路素子と別の共通ノードを共有しており、ここで第1回路素子は第1抵抗器であり、ここで1又は複数の導電路はi)第2抵抗器を含む第1導電路と、ii)ダイオードを含む第2導電路と、iii)トランジスタを含む第3導電路とを含み、ここで第2抵抗器はヒューズとダイオードとが並列であり、ここで回路はさらに、電気障害インジケータと直列である第3抵抗器と、トランジスタのドレイン又はソースとを含む。様々な実施形態において、共通ノードは、ダイオード、ヒューズ及び第2抵抗器の接続を含む接続点であり、さらに別の共通ノードは、ヒューズ、第2抵抗器、ダイオード、及びトランジスタのソース又はドレインのいずれかの接続を含むさらに別の接続点である。様々な実施形態において、ダイオードはツェナーダイオードであり、トランジスタは電界効果トランジスタ(FET)である。 In various embodiments, the circuit may exist such that the electrical fault indicator shares another common node with the first circuit element, where the electrical fault indicator shares another common node with the first circuit element. Here, the first circuit element is a first resistor, where one or more conductive paths are i) a first conductive path including a second resistor, and ii) a second conductive path including a diode. , Iii) Including a third conductive path containing a transistor, where the second resistor has a fuse and a diode in parallel, where the circuit further includes a third resistor in series with the electrical fault indicator and a transistor. Includes drain or source. In various embodiments, a common node is a connection point that includes a diode, fuse, and second resistor connection, and yet another common node is the source or drain of the fuse, second resistor, diode, and transistor. Yet another connection point, including one of the connections. In various embodiments, the diode is a Zener diode and the transistor is a field effect transistor (FET).

本開示の別の態様は、負荷ステータスに関わらず電気障害デバイスの適切な動作を維持する回路を接続する方法を含む。方法は、電圧源と回路の負荷との間に配置された2つの点の間において接続されたヒューズを提供する段階と、ヒューズと、第1回路素子と、電気障害インジケータと、回路の1又は複数の導電路とを共通ノードにおいて接続し、その結果、電気障害の結果としてヒューズが開放された場合、ユーザに電気障害が発生したことを示すのに十分な電流が電気障害インジケータを通じて流れる段階とを含み、ここで第1回路素子に対する共通ノード接続は、負荷によって終結する任意の経路接続とは異なる電流の流れに対して個別の放電ループを生成する。様々な実施形態において、第1回路素子は第1抵抗器であり、1又は複数の導電路は第2抵抗器と直列に電気障害インジケータを含む単一導電路で構成され、単一導電路はヒューズと並列であり、i)負荷障害の状態の結果として回路から負荷が切断され、ii)電気障害の結果としてヒューズが開放された場合、第1抵抗器、第2抵抗器及び電気障害インジケータは直列である。様々な実施形態において、電気障害インジケータは発光ダイオード(LED)であり、電気障害及び負荷障害は互いに異なる。 Another aspect of the present disclosure comprises connecting a circuit that maintains proper operation of an electrically faulty device regardless of load status. The method provides a fuse connected between two points located between the voltage source and the load of the circuit, the fuse, the first circuit element, the electrical fault indicator, and one of the circuits. When multiple conductive paths are connected at a common node and, as a result, the fuse is opened as a result of an electrical failure, sufficient current flows through the electrical failure indicator to indicate to the user that an electrical failure has occurred. Where the common node connection to the first circuit element creates a separate discharge loop for a current flow that is different from any path connection terminated by the load. In various embodiments, the first circuit element is a first resistor and one or more conductive paths are configured with a single conductive path including an electrical fault indicator in series with the second resistor. In parallel with the fuse, i) if the load is disconnected from the circuit as a result of a load failure condition and ii) the fuse is opened as a result of an electrical failure, the first resistor, second resistor and electrical failure indicator will It is in series. In various embodiments, the electrical fault indicator is a light emitting diode (LED), where the electrical and load faults are different from each other.

本開示のさらに別の態様は、負荷ステータスに関わらず電気障害デバイスの適切な動作を維持する別の回路を含む。回路は、電圧源と負荷との間に配置された2つの回路点間において接続されたヒューズと、抵抗器及び電気障害インジケータと直列であるスイッチを含む少なくとも1つの導電路であって、ここでスイッチはヒューズとノードを共有する、少なくとも1つの導電路と、別のノードを介してヒューズに接続された中継デバイスとを含み、ヒューズが通常状態で動作している場合、中継デバイスは、第1状態に従って通電され、スイッチに少なくとも1つの導電路に対する開回路を生成させ、電気障害インジケータをオフ状態にして、ヒューズが電気障害の結果として切断される場合、中継デバイスは第2状態に従って電源が切られ、電気障害インジケータをオン状態にして、負荷によって終結する任意の経路接続と異なる回路電流の流れに対する個別の放電ループを生成する。 Yet another aspect of the present disclosure includes another circuit that maintains proper operation of the electrically faulty device regardless of load status. The circuit is at least one conductive path including a fuse connected between two circuit points located between the voltage source and the load, and a switch in series with the resistor and electrical fault indicator. The switch includes at least one conductive path that shares a node with the fuse and a relay device connected to the fuse via another node, and if the fuse is operating normally, the relay device will be the first. If the switch is energized according to the state, causes the switch to generate an open circuit for at least one conductive path, turns off the electrical failure indicator, and the fuse is blown as a result of the electrical failure, the relay device is powered off according to the second state. The electrical fault indicator is turned on to create a separate discharge loop for any circuit current flow that differs from any path connection terminated by the load.

本開示の少なくとも1つの実施形態に係る負荷障害中に電気障害インジケータの操作性を維持するための少なくとも1つの回路素子を含む回路概略図である。FIG. 6 is a schematic circuit diagram comprising at least one circuit element for maintaining the operability of an electrical fault indicator during a load fault according to at least one embodiment of the present disclosure.

本開示の少なくとも1つの実施形態に係る負荷障害中に図1Aの回路の1又は複数の特徴を示す回路概略図である。FIG. 3 is a schematic circuit diagram showing one or more features of the circuit of FIG. 1A during a load fault according to at least one embodiment of the present disclosure.

本開示の少なくとも1つの実施形態に係る負荷障害中に電気障害インジケータの操作性を維持するための少なくとも1つの回路素子を含む回路概略図である。FIG. 6 is a schematic circuit diagram comprising at least one circuit element for maintaining the operability of an electrical fault indicator during a load fault according to at least one embodiment of the present disclosure.

本開示の少なくとも1つの実施形態に係る負荷障害中に図2Aの回路の1又は複数の特徴を示す回路概略図である。FIG. 3 is a schematic circuit diagram showing one or more features of the circuit of FIG. 2A during a load fault according to at least one embodiment of the present disclosure.

本開示の少なくとも1つの実施形態に係る負荷障害中に電気障害インジケータの操作性を維持するための少なくとも1つの回路素子を含む回路概略図である。FIG. 6 is a schematic circuit diagram comprising at least one circuit element for maintaining the operability of an electrical fault indicator during a load fault according to at least one embodiment of the present disclosure.

本開示の少なくとも1つの実施形態に係る負荷障害中に図3Aの回路の1又は複数の特徴を示す回路概略図である。FIG. 3 is a schematic circuit diagram showing one or more features of the circuit of FIG. 3A during a load fault according to at least one embodiment of the present disclosure.

本開示の少なくとも1つの実施形態に係る負荷障害中に電気障害インジケータの操作性を維持するための少なくとも1つの回路素子を含む回路概略図である。FIG. 6 is a schematic circuit diagram comprising at least one circuit element for maintaining the operability of an electrical fault indicator during a load fault according to at least one embodiment of the present disclosure.

本開示の少なくとも1つの実施形態に係る負荷障害中に図4Aの回路の1又は複数の特徴を示す回路概略図である。FIG. 6 is a schematic circuit diagram showing one or more features of the circuit of FIG. 4A during a load fault according to at least one embodiment of the present disclosure.

一般に、本開示は、ヒューズがトリップしたこと、例えばヒューズ内の可融性素子が、ヒューズが接続されていた回路における電気障害の結果として融解、切断又は別様に開放したことを観察者に表示することを意図している、例えば発光ダイオード(LED)などの電気障害インジケータの操作性を維持するように適合された様々な回路の実施形態を提供する。本開示の様々な実施形態において、電圧源は、回路に取り付けられた負荷が、例えば過度な抵抗又はインピーダンス及び/又は短絡状態障害と関連付けられているときであっても、回路内の電気障害インジケータに電流を供給し得る。多くの従来の技術が、電気障害インジケータの適切な機能を保証するために負荷において適切な条件が存在することを必要とすることに対して、本開示の様々な実施形態は、その経路において電気障害インジケータを含む回路ループに独立した放電経路を提供し、したがって、負荷障害の状態が存在するときであっても電気障害インジケータの適切な機能を可能とさせる。 In general, the present disclosure indicates to the observer that the fuse has tripped, eg, the fusible element in the fuse has melted, cut or otherwise opened as a result of an electrical failure in the circuit to which the fuse was connected. Provided are embodiments of various circuits adapted to maintain the operability of electrical fault indicators such as light emitting diodes (LEDs) that are intended to be used. In various embodiments of the present disclosure, the voltage source is an electrical failure indicator in the circuit, even when the load attached to the circuit is associated with, for example, excessive resistance or impedance and / or short circuit failure. Can supply current to. Whereas many prior arts require the presence of appropriate conditions in the load to ensure the proper functioning of the electrical fault indicator, the various embodiments of the present disclosure are electrical in that path. It provides an independent discharge path for the circuit loop containing the fault indicator, thus allowing the proper functioning of the fault indicator even in the presence of load fault conditions.

様々な回路図は以下に説明され、エネルギー源、電流、電圧、導電路及び回路素子が参照される。全ての導電路がラベル付けされ回路概略図を参照して説明されるわけではなく、全ての電流、電圧、回路素子又は他の回路値が説明又はラベル付けされない場合もある。これは、本開示の様々な回路設定及び実施形態によって提供された固有の機能又は特徴を制限することを意図するものではない。特定の電圧源、電流値及び回路素子はラベル付けされ、その一方、例えばラベル付けされた回路素子のために選択された設計選択値に応じて、回路内に存在し得る他の電流又は電圧はラベル付けされない。これは図を含む本開示と整合性のある実施形態に対する制限として意図するものではなく、単に本開示に関連付けられた様々な実施形態の簡潔な説明を提供することを意図している。 Various schematics are described below with reference to energy sources, currents, voltages, conductive paths and circuit elements. Not all conductive paths are labeled and described with reference to schematics of the circuit, and not all currents, voltages, circuit elements or other circuit values may be described or labeled. This is not intended to limit the unique features or features provided by the various circuit settings and embodiments of the present disclosure. Specific voltage sources, current values and circuit elements are labeled, while other currents or voltages that may be present in the circuit, eg, depending on the design choices selected for the labeled circuit element. Not labeled. This is not intended as a limitation to embodiments consistent with the present disclosure, including figures, but is merely intended to provide a concise description of the various embodiments associated with the present disclosure.

本開示に提供された様々な回路及び実施形態は、様々な用途において有用であり、そのうちの1つは、自動車の動作に関連付けられた電気的故障を防止及び/又は検出し、故障が起こったことを観察する方法を自動車のユーザ又は例えば補修などの様々な目的のために自動車を検査する技術者に提供するのに有用であり得る、自動車に関連付けられたヒューズボックスであり得る。 The various circuits and embodiments provided in the present disclosure are useful in a variety of applications, one of which prevents and / or detects electrical failures associated with vehicle operation and causes failures. It can be a fuse box associated with a vehicle that can be useful to provide a method of observing that to a vehicle user or a technician inspecting the vehicle for various purposes such as repair.

図1Aは、ヒューズ10aが電気障害の結果としてトリップ又は切断した場合、電気障害インジケータ12の操作性を維持するために有用な回路100Aの回路概略図を示す。様々な実施形態において、電気障害インジケータ12は発光ダイオード(LED)であり得る。回路100Aは、ヒューズ10aが標準の、非トリップ又は切れ目のない状態にある状態で示される。示されるように、ヒューズ10a(及び電気障害インジケータ12)は、回路内の2つの点P1とP2との間に配置され、ここでP1は電圧源V1の正端子との接続に対応し、P2は第1抵抗R1及び負荷L1への接続点として機能する。示されるように、電圧源はDCソースであるが、電圧がACソースである他の実施形態が考えられ、本開示と一致する。 FIG. 1A shows a schematic circuit diagram of circuit 100A useful for maintaining the operability of the electrical failure indicator 12 if the fuse 10a trips or blows as a result of an electrical failure. In various embodiments, the electrical fault indicator 12 can be a light emitting diode (LED). Circuit 100A is shown with the fuse 10a in a standard, non-tripped or seamless condition. As shown, the fuse 10a (and the electrical fault indicator 12) is located between two points P1 and P2 in the circuit, where P1 corresponds to the connection with the positive terminal of the voltage source V1 and P2. Functions as a connection point to the first resistor R1 and the load L1. As shown, the voltage source is a DC source, but other embodiments where the voltage is an AC source are conceivable and consistent with the present disclosure.

様々な実施形態において、示されるように、P1及びP2はそれぞれノードN1及びN2に対応し、それは本明細書においてより詳細に説明される。電気障害インジケータ12は、電圧源V1の正端子において始まり、電気障害インジケータ12と直列である第2抵抗器R2を含む導電路20の一部である。ヒューズ10aは平常動作中であり、導電路15の一部である。導電路15及び導電路20はノードN2及びN1で接続され、N2及びN1は様々な実施形態において点P1及びP2に対応する。導電路15と20との接続は、R2と電気障害インジケータ12との直列接続がヒューズ10aと並列になるようになっている。導電路15と20とはノードN2において接続され、これは電気障害インジケータ12、ヒューズ10a、抵抗器R1及び負荷L1に共通接続ノードを提供する。(様々な実施形態において、用途に応じて、抵抗器R2は省略されてよく、電圧源V1の端子は電気障害インジケータ12に直接接続されてよい。)抵抗器R1はノードN1からノードN3までを接続し、これは、負荷障害(図1Bを参照してより詳細に説明される)の場合における回路を閉じるための個別の放電経路又はループを提供する。様々な実施形態において、ノードN3は接地に対応し得る。 In various embodiments, as shown, P1 and P2 correspond to nodes N1 and N2, respectively, which are described in more detail herein. The electrical fault indicator 12 is part of a conductive path 20 that includes a second resistor R2 that begins at the positive terminal of the voltage source V1 and is in series with the electrical fault indicator 12. The fuse 10a is in normal operation and is part of the conductive path 15. The conductive path 15 and the conductive path 20 are connected by nodes N2 and N1, and N2 and N1 correspond to points P1 and P2 in various embodiments. The connection between the conductive paths 15 and 20 is such that the series connection between R2 and the electrical failure indicator 12 is in parallel with the fuse 10a. Conductive paths 15 and 20 are connected at node N2, which provides a common connection node for the electrical fault indicator 12, fuse 10a, resistor R1 and load L1. (In various embodiments, the resistor R2 may be omitted and the terminal of the voltage source V1 may be directly connected to the electrical fault indicator 12 depending on the application.) The resistor R1 connects nodes N1 to N3. Connected, it provides a separate discharge path or loop for closing the circuit in case of load failure (discussed in more detail with reference to FIG. 1B). In various embodiments, node N3 may correspond to grounding.

図1Aに示されるように、電流I2は最小値又はゼロ値であり、ヒューズ10aが通常状態で動作しているので、ヒューズ10aは、最小若しくはゼロインピーダンス及び/又は抵抗を有する回路素子、例えば短絡として機能する。したがって、電圧源V1によって生成された電流の流れの大部分又は全部は導電路15を通じて流れ得、負荷L1と抵抗器R1との間で分割され得る。電流I1は、負荷L1へと流れ得る電流の部分を指しており、R1を通じて流れる電流は明確に示されていない。電流の分布は設計選択上の問題であり、抵抗器R1及び負荷L1の値に依存する。用途に応じて、標準的操作又は動作中に(及び異常を想定して)、回路100Aの適切な機能を保証するために値が選択され得る。 As shown in FIG. 1A, the current I2 is at a minimum or zero value and the fuse 10a is operating in a normal state, so that the fuse 10a is a circuit element having a minimum or zero impedance and / or resistance, such as a short circuit. Functions as. Therefore, most or all of the current flow generated by the voltage source V1 can flow through the conductive path 15 and can be split between the load L1 and the resistor R1. The current I1 refers to the portion of the current that can flow to the load L1 and the current flowing through R1 is not clearly shown. The current distribution is a design choice issue and depends on the values of the resistor R1 and the load L1. Depending on the application, values may be selected to ensure proper functioning of circuit 100A during standard operation or operation (and assuming anomalies).

図1Bは、電気障害及び負荷障害が生じて、結果として回路100Bとなる場合の回路100Aを示す。様々な実施形態において、電気障害と負荷障害とは異なり得、様々な実施形態において、負荷障害と電気障害とは同一であり得る。示されるように、回路100Aにおける機能不全、例えば過電流又は他の電気障害は、ヒューズ10aをトリップ又は切断させ、結果としてトリップ又は切断したヒューズ10bをもたらす。この状態において、ヒューズ10bは、導電路20を通じて流れる電圧源V1に関連付けられた電流の大部分又は全部に対して非常に高い抵抗又はインピーダンスを有する回路素子、例えば開回路として動作し得る。したがって、電流I2は、回路100Aの平常動作とは対照的に、大きな値を有し得る。 FIG. 1B shows a circuit 100A in which an electrical failure and a load failure occur, resulting in a circuit 100B. In various embodiments, electrical and load failures can be different, and in various embodiments, load and electrical failures can be the same. As shown, a malfunction in circuit 100A, such as overcurrent or other electrical failure, trips or blows the fuse 10a, resulting in a tripped or blown fuse 10b. In this state, the fuse 10b can operate as a circuit element, eg, an open circuit, having very high resistance or impedance for most or all of the current associated with the voltage source V1 flowing through the conductive path 20. Therefore, the current I2 can have a large value as opposed to the normal operation of the circuit 100A.

電流I2は抵抗器R2を通じて流れ得、これは、電気障害インジケータ12をアクティブ化し得る電圧降下を発生させ得、例えば、電気障害インジケータ12がLEDである一実施形態において、電気障害インジケータ12に順バイアスをかけ得る電圧を適用し得る。R2及び電気障害インジケータ12の特定値及び設定、例えば、LEDの閾値電圧及び/又はR2の抵抗値は、設計選択上の問題であり、求められる特定の用途に応じて変更を受ける。様々な実施形態において、抵抗器R2は省略されてよく、電圧源V1の端子は電気障害インジケータ12に直接接続されてよい。様々な実施形態において、抵抗器R2の値は、例えば、回路100Aの平常動作に大きい電圧源V1が必要とされる場合に、過度な電流が電気障害インジケータ12を通じて流れないことを保証するために、選択され得る。 The current I2 can flow through the resistor R2, which can generate a voltage drop that can activate the electrical fault indicator 12, eg, in one embodiment where the electrical fault indicator 12 is an LED, forward bias to the electrical fault indicator 12. A voltage that can be applied can be applied. The specific values and settings of the R2 and the electrical fault indicator 12, such as the threshold voltage of the LED and / or the resistance value of the R2, are a matter of design choice and are subject to change depending on the particular application sought. In various embodiments, the resistor R2 may be omitted and the terminal of the voltage source V1 may be directly connected to the electrical fault indicator 12. In various embodiments, the value of the resistor R2 is to ensure that excessive current does not flow through the electrical fault indicator 12, for example, if a large voltage source V1 is required for normal operation of the circuit 100A. , Can be selected.

上記のように、電流の大部分は、トリップ又は切断したヒューズ10bに鑑みて、導電路20を通じて流れ得る。したがって、電流I2は、例えば電気障害インジケータ12はアクティブ状態にあるとき、抵抗器R2及び電気障害インジケータ12を通じて流れ、例えば電気障害インジケータ12がLEDであるとき、電気障害インジケータ12は順バイアスをかけられ得、発光し得、したがって、技術者などの観察者に、電気障害が起こったことを示し得る。 As mentioned above, most of the current can flow through the conductive path 20 in view of the tripped or blown fuse 10b. Thus, the current I2 flows through the resistor R2 and the electrical fault indicator 12, for example when the electrical fault indicator 12 is in the active state, and the electrical fault indicator 12 is forward biased, for example when the electrical fault indicator 12 is an LED. It can obtain, emit light, and thus indicate to an observer, such as a technician, that an electrical failure has occurred.

様々な実施形態において、抵抗器R1は、負荷L1が過度に高い抵抗又は開回路LF1aなどの負荷障害を有する場合、又は負荷L1が負荷短絡LF1bを有する場合、個別の放電経路又はループをノードN3に提供する。エリア50は、回路内の任意の位置において、負荷障害が発生し得るエリアを定義するが、他のエリアは、本開示と整合性のある負荷障害に潜在的に関連付けられると考えられる。様々な実施形態において、図1Bに関して及び任意の他の実施形態及び関連付けられた図又は複数の図に関して、用語「負荷障害」は、負荷がそれを実際に意図された動作と異なる機能を果たさせる障害を体験することを意味し得、ここで障害は、ヒューズ10bをトリップ又は切断させた電気障害とは異なり得る。他の実施形態において、用語「負荷障害」は、ヒューズ10aを切断又はトリップさせて電気障害インジケータ12をアクティブ化させた電気障害により影響されなくてもよい平常動作及び状態における負荷が、ヒューズ10aがトリップ又は切断状態にある場合、例えばトリップ又は切断したヒューズ10bの場合、電流の放電経路として動作できないことを意味し得る。どのシナリオを適用しても、抵抗器R1を含めることにより、導電路22を介する放電経路がノードN3に提供され、その結果、負荷が放電経路として機能できないときであっても、電気障害インジケータ12が適切に機能し得る。様々な実施形態において、抵抗器R1(又は経路を提供するための別の適切な回路素子)なしで、例えばLF1a又はLF1bなどの負荷障害が発生した場合、且つトリップ又は切断したヒューズ10bが発生した場合、電気障害インジケータ12は操縦不能であり得る。 In various embodiments, the resistor R1 nodes N3 a separate discharge path or loop if the load L1 has an excessively high resistance or a load fault such as an open circuit LF1a, or if the load L1 has a load short circuit LF1b. To provide to. Area 50 defines an area where load failures can occur at any location in the circuit, while other areas are believed to be potentially associated with load failures consistent with the present disclosure. In various embodiments, with respect to FIG. 1B and with respect to any other embodiment and associated figures or figures, the term "load fault" has performed a different function than the load actually intended for it. It can mean experiencing a fault that causes, where the fault can be different from an electrical fault that trips or blows the fuse 10b. In another embodiment, the term "load fault" means that the load in normal operation and condition that does not have to be affected by the electrical fault in which the fuse 10a is blown or tripped to activate the electrical fault indicator 12 is the fuse 10a. In the case of a tripped or cut state, for example a tripped or blown fuse 10b, it can mean that it cannot operate as a current discharge path. Regardless of which scenario is applied, the inclusion of the resistor R1 provides a discharge path through the conductive path 22 to the node N3, resulting in an electrical failure indicator 12 even when the load cannot function as a discharge path. Can work properly. In various embodiments, without a resistor R1 (or another suitable circuit element to provide a path), a load failure, such as LF1a or LF1b, has occurred, and a tripped or blown fuse 10b has occurred. If so, the electrical fault indicator 12 may be uncontrollable.

したがって、抵抗器R1を含む回路100Aの設定は、負荷状態が不良であるときであっても、電気障害インジケータ12の適切な動作を可能とさせる。抵抗器R1の抵抗値は、例えば回路100Aの特定の動作上の必要性を考慮した、且つ電気障害インジケータ12の適切な機能に対する要求も考慮した、特定の用途において好ましい場合があるように調整又は選択され得る。 Therefore, the setting of the circuit 100A including the resistor R1 enables the proper operation of the electrical failure indicator 12 even when the load condition is bad. The resistance value of the resistor R1 may be adjusted or adjusted to be preferable in a particular application, for example considering the specific operational needs of the circuit 100A and also considering the requirements for the proper functioning of the electrical fault indicator 12. Can be selected.

図2Aは、ヒューズ10aが電気障害の結果としてトリップ又は切断した場合、電気障害インジケータ12の操作性を維持するために有用な別の回路200Aの回路概略図を示す。回路200AがMOSFETトランジスタQ1を含む、より具体的にはP-FETトランジスタQ1を含むことを予め留意されたい。用途に応じて、例えばn-FETのような異なるMOSFET、又は例えばPNP、BJTなどのような異なるトランジスタデバイスは、まとめてFETデバイスの代わりに使用され得、本開示の教示と整合性のあるようにされた回路200Aの残りの部分に対して適切な調整を行い、それらに関する適切な機能を保証する。 FIG. 2A shows a schematic circuit diagram of another circuit 200A useful for maintaining the operability of the electrical failure indicator 12 if the fuse 10a trips or blows as a result of an electrical failure. It should be noted in advance that the circuit 200A includes the MOSFET transistor Q1, more specifically the P-FET transistor Q1. Depending on the application, different MOSFETs, such as n-FETs, or different transistor devices, such as PNPs, BJTs, etc., may be collectively used in place of FET devices and are consistent with the teachings of the present disclosure. Appropriate adjustments are made to the rest of the circuit 200A that has been made to ensure proper functioning with respect to them.

様々な実施形態において、回路200Aは、2つの点P1とP2との間で接続されたヒューズ10aを含み、ここでヒューズ10aは、回路内の2つの点であるP1とP2との間に配置されており、ここでP1は電圧源V1の正端子との接続に対応し、P2は第1抵抗R1及び負荷L1への接続点として機能する。様々な実施形態において、示されるように、P1及びP2はそれぞれノードN1及びN2に対応し、それは本明細書においてより詳細に説明される。示されるように、電圧源V1はDCソースであるが、電圧がACソースである他の実施形態が考えられ、本開示と一致する。 In various embodiments, the circuit 200A comprises a fuse 10a connected between two points P1 and P2, where the fuse 10a is placed between two points P1 and P2 in the circuit. Here, P1 corresponds to the connection with the positive terminal of the voltage source V1, and P2 functions as a connection point to the first resistance R1 and the load L1. In various embodiments, as shown, P1 and P2 correspond to nodes N1 and N2, respectively, which are described in more detail herein. As shown, the voltage source V1 is a DC source, but other embodiments where the voltage is an AC source are conceivable and consistent with the present disclosure.

様々な実施形態において、示されるように、P1及びP2はそれぞれノードN1及びN2に対応し、それは本明細書においてより詳細に説明される。ヒューズ10aは、導電路30の一部であり、ノードN2における導電路35、37及び40と、ノードN1における導電路35、37、40、23、及び負荷L1とに接続されており、ここでノードN1は、ヒューズ10a、抵抗器R3、ツェナーダイオードZ1及び負荷L1に共通接続ノードを提供する。導電路35は、ツェナーダイオードZ1と並列である抵抗器R3を含み、ここでツェナーダイオードZ1は導電路37の一部である。様々な実施形態において、導電路37及びツェナーダイオードZ1は回路200Aから(且つ、以下に説明される拡張回路200Bから)除去され得る。様々な実施形態において、抵抗器R3を含む導電路35は、回路200Aから(且つ、以下に説明される拡張回路200Bにより)除去され得る。様々な実施形態において、導電路37及び導電路35は回路200Aから(且つ、以下に説明される拡張回路200Bにより)除去され得る。 In various embodiments, as shown, P1 and P2 correspond to nodes N1 and N2, respectively, which are described in more detail herein. The fuse 10a is a part of the conductive path 30 and is connected to the conductive paths 35, 37 and 40 in the node N2 and the conductive paths 35, 37, 40, 23 and the load L1 in the node N1. The node N1 provides a common connection node for the fuse 10a, the resistor R3, the Zener diode Z1 and the load L1. The conductive path 35 includes a resistor R3 in parallel with the Zener diode Z1, where the Zener diode Z1 is part of the conductive path 37. In various embodiments, the conductive path 37 and the Zener diode Z1 can be removed from the circuit 200A (and from the expansion circuit 200B described below). In various embodiments, the conductive path 35, including the resistor R3, can be removed from the circuit 200A (and by the expansion circuit 200B described below). In various embodiments, the conductive path 37 and the conductive path 35 can be removed from the circuit 200A (and by the extension circuit 200B described below).

P-FETトランジスタQ1は導電路40に関連付けられ、示されるように、ここで、トランジスタQ1のソースは、ノードN2において、抵抗器R3と、ヒューズ10aと、ツェナーダイオードZ1とに接続され、ここでトランジスタQ1のゲートは導電路40の一部であり、トランジスタQ1のソースは、ノードN1においてツェナーダイオードZ1と、抵抗器R3と、抵抗器R1と、ヒューズ10aと、負荷L1とに接続され、ここでトランジスタQ1のドレインは導電路27に接続されている(本明細書においてより詳細に説明される)。導電路23は抵抗器R1を含み、ノードN1においてツェナーダイオードZ1と、抵抗器R3と、ヒューズ10aとに接続されており、ノードN1及びN3において上述され図2Aに示された回路素子に接続することによって負荷障害L1が発生した場合に放電ループを提供し、ここで様々な実施形態においてノードN3は接地に対応する。 The P-FET transistor Q1 is associated with the conductive path 40 and, as shown, here the source of the transistor Q1 is connected to the resistor R3, the fuse 10a and the Zener diode Z1 at node N2, where. The gate of the transistor Q1 is a part of the conductive path 40, and the source of the transistor Q1 is connected to the Zener diode Z1, the resistor R3, the resistor R1, the fuse 10a, and the load L1 at the node N1. The drain of the transistor Q1 is connected to the conductive path 27 (described in more detail herein). The conductive path 23 includes a resistor R1 and is connected to the Zener diode Z1, the resistor R3, and the fuse 10a at the node N1 and is connected to the circuit element described above and shown in FIG. 2A at the nodes N1 and N3. Thereby providing a discharge loop in the event of a load fault L1 where the node N3 corresponds to grounding in various embodiments.

様々な実施形態において、上述のように、トランジスタQ1は、例えばn-FETのような異なるタイプのFETであり得、ここで、ソース/ドレイン及びゲート変更は、他の回路変更に加えて、本開示教示と整合性のあるように、回路200Aの操作性を保証するために行われ得る。様々な実施形態において、トランジスタQ1は非FETデバイスであり得、ここで本開示の教示と整合性のある回路変更が、回路200Aの操作性を保証するために行われ得る。 In various embodiments, as described above, the transistor Q1 can be a different type of FET, eg n-FET, where source / drain and gate changes are made in addition to other circuit changes. It may be done to ensure the operability of the circuit 200A so as to be consistent with the disclosed teachings. In various embodiments, the transistor Q1 can be a non-FET device, where circuit modifications consistent with the teachings of the present disclosure can be made to ensure the operability of the circuit 200A.

導電路27は、トランジスタQ1のドレインにおいて始まり、導電路27は、例えばLEDのような電気障害インジケータ12と直列に抵抗器R2を含み、ここで電気障害インジケータ12は、負荷L1及び抵抗器R1と共通接続を共有するノードN3において接続される。 The conductive path 27 begins at the drain of the transistor Q1 and the conductive path 27 includes a resistor R2 in series with an electrical fault indicator 12 such as an LED, where the electrical fault indicator 12 is with a load L1 and a resistor R1. It is connected at the node N3 that shares the common connection.

図2Aは、ヒューズ10aが完全且つ非トリップ状態である回路200Aの平常動作を示す。したがって、電圧源V1に関連付けられた電流の流れの大部分又は全部が低抵抗又はインピーダンス状態にあるヒューズ10aを通じて流れるので、電流I2は最小値又はゼロ値を有し得、I1は、負荷L1に流れる電流の一部であり、ここで電流の残りの部分(不図示)は、抵抗器R1を通じて流れ、例えば負荷L1と抵抗器R1との間で分割され得る。ツェナーダイオードZ1及び抵抗器R3の片方又は両方が回路200Aに含まれる様々な実施形態において、トランジスタQ1は、回路の電圧及び/又は電流サージから保護され、これは図2Bに関してより詳細に説明される。 FIG. 2A shows the normal operation of the circuit 200A in which the fuse 10a is in a complete and non-trip state. Thus, since most or all of the current flow associated with the voltage source V1 flows through the fuse 10a in a low resistance or impedance state, the current I2 may have a minimum or zero value and I1 to the load L1. It is part of the current that flows, where the rest of the current (not shown) can flow through the resistor R1 and be split, for example, between the load L1 and the resistor R1. In various embodiments where one or both of the Zener diode Z1 and the resistor R3 are included in the circuit 200A, the transistor Q1 is protected from the voltage and / or current surge of the circuit, which is described in more detail with respect to FIG. 2B. ..

図2Bは、電気障害及び負荷障害が生じて、結果として回路200Bとなる場合の回路200Aを示す。様々な実施形態において、電気障害と負荷障害とは異なり得、様々な実施形態において、負荷障害と電気障害とは同一であり得る。示されるように、回路200Aにおける機能不全、例えば過電流又は他の電気障害は、ヒューズ10aをトリップ又は切断させ、結果としてトリップ又は切断したヒューズ10bをもたらす。この状態において、ヒューズ10bは、例えば導電路35のような、導電路30以外の導電路を通じて流れる電圧源V1に関連付けられた電流の大部分又は全部に対して非常に高い抵抗又はインピーダンスを有する回路素子、例えば開回路として動作し得る。したがって、電流I2は、回路200Aの平常動作とは対照的に、大きな値を有する。 FIG. 2B shows a circuit 200A in which an electrical failure and a load failure occur, resulting in a circuit 200B. In various embodiments, electrical and load failures can be different, and in various embodiments, load and electrical failures can be the same. As shown, a malfunction in circuit 200A, such as overcurrent or other electrical failure, trips or blows the fuse 10a, resulting in a tripped or blown fuse 10b. In this state, the fuse 10b is a circuit having very high resistance or impedance for most or all of the current associated with the voltage source V1 flowing through the conductive path other than the conductive path 30, such as the conductive path 35. It can operate as an element, eg, an open circuit. Therefore, the current I2 has a large value as opposed to the normal operation of the circuit 200A.

電流I2の一部は、抵抗器R3及び抵抗器R1を通じて流れ得、例えば、電圧入力V1(及び関連付けられた電流I2)は、抵抗器R3と抵抗器R1との間で分割され得る。抵抗器R1はトランジスタQ1のゲートに関連付けられ、R3の抵抗はトランジスタQ1のソースに関連付けられ、ここで、ゲートの電圧とソースの電圧との間の差がトランジスタQ1(示されるように、P-FETである)に関連付けられた閾値電圧より少ない場合、次いでトランジスタQ1はアクティブ化される。トランジスタQ1のアクティブ化は、結果として抵抗器R2を通じてトランジスタQ1のドレインから電流が流れさせ、電気障害インジケータ12の延長によって、電気障害インジケータ12をアクティブ化させ得、例えば、電気障害インジケータ12がLEDであるとき、それは順バイアスをかけられ得、発光し得る。回路200Aの平常動作中を含む、ゲート電圧とソースとの間の差がトランジスタQ1の閾値電圧より大きいシナリオでは、次いでトランジスタQ1は非アクティブとなり、電気障害インジケータ12も非アクティブとなる。 A portion of the current I2 can flow through the resistor R3 and the resistor R1, for example the voltage input V1 (and the associated current I2) can be split between the resistor R3 and the resistor R1. The resistor R1 is associated with the gate of transistor Q1 and the resistance of R3 is associated with the source of transistor Q1 where the difference between the gate voltage and the source voltage is transistor Q1 (as shown, P-. If it is less than the threshold voltage associated with), then transistor Q1 is activated. Activation of transistor Q1 can result in current flowing from the drain of transistor Q1 through resistor R2 and extension of electrical fault indicator 12 to activate electrical fault indicator 12, eg, electrical fault indicator 12 with LED. At one point, it can be forward biased and can emit light. In a scenario where the difference between the gate voltage and the source is greater than the threshold voltage of transistor Q1, including during normal operation of circuit 200A, transistor Q1 is then inactive and the electrical fault indicator 12 is also inactive.

様々な実施形態において、抵抗器R1及びR3の値は、トランジスタQ1に関連付けられた閾値電圧の考慮を含め、特定の用途利用回路200Bの様々な目的を実現するために選択され得る。異なる閾値及び/又はアクティブ化の特性を有する異なるトランジスタデバイスが利用される場合、V1と、抵抗器R2及びR1(と他の回路素子)との値も調整され得る。 In various embodiments, the values of the resistors R1 and R3 may be selected to achieve various purposes of the particular application circuit 200B, including consideration of the threshold voltage associated with the transistor Q1. If different transistor devices with different thresholds and / or activation characteristics are utilized, the values of V1 and the resistors R2 and R1 (and other circuit elements) may also be adjusted.

様々な実施形態において、抵抗器R3は、他の目的の機能に加えて、入力電圧V1と、他の回路素子に関連付けられた電流とを分割することによってトランジスタQ1への保護として機能し、したがって、電圧V1が大き過ぎる(又は別の過電圧若しくは過電流状態が発生する)場合、トランジスタQ1が損傷することを防止する。同様に、ツェナーダイオードZ1は、ソース及び/又はゲート(使用された特定の設定に応じて)における電圧が大き過ぎる場合に、ツェナーダイオードZ1がバイアスをかけられ、移動のための代替的な電流経路として機能し得ることを保証することによって、トランジスタQ1を過電圧又は過電流状態から保護するように動作し、トランジスタQ1の損傷を回避する。ツェナーダイオードZ1の特性は、閾値電圧を含めて、求められる特定の用途及び/又は回路200Aの回路素子の他の値に応じて調整され得る。 In various embodiments, the resistor R3 acts as a protection to the transistor Q1 by splitting the input voltage V1 and the current associated with the other circuit element, in addition to other functions of interest. If the voltage V1 is too high (or another overvoltage or overcurrent condition occurs), it prevents the transistor Q1 from being damaged. Similarly, the Zener diode Z1 is an alternative current path for movement in which the Zener diode Z1 is biased if the voltage at the source and / or gate (depending on the particular setting used) is too high. By ensuring that the transistor Q1 can function as, it operates to protect the transistor Q1 from overvoltage or overcurrent conditions and avoids damage to the transistor Q1. The characteristics of the Zener diode Z1 may be adjusted according to the specific application and / or other values of the circuit element of the circuit 200A, including the threshold voltage.

様々な実施形態において、トランジスタQ1を含めることにより、電気障害インジケータ12をアクティブ化するという観点でより良い制御及び安定化が提供され、これは、例えば急激な電圧変化のような一定の条件が他の用途より一般的である用途においてより大きい値を提供し得る。様々な実施形態において、ツェナーダイオードZ1及び抵抗器R3の両方のうち1又は複数を含めることにより、少なくとも本明細書に記載の理由により、トランジスタQ1を過電圧又は過電流の影響から保護することを含めて、この安定化をさらに高める。 In various embodiments, inclusion of transistor Q1 provides better control and stabilization in terms of activating the electrical fault indicator 12, except for certain conditions such as sudden voltage changes. May provide larger values in applications that are more common than those in. In various embodiments, the inclusion of one or more of both the Zener diode Z1 and the resistor R3 includes protecting the transistor Q1 from the effects of overvoltage or overcurrent, at least for the reasons described herein. And further enhance this stabilization.

様々な実施形態において、抵抗器R1は、負荷L1が過度に高い抵抗又は開回路LF1aなどの負荷障害を有する場合、又は負荷L1が負荷短絡LF1bを有する場合、個別の放電経路又はループをノードN3に提供する。エリア50は、回路内の任意の位置において、負荷障害が発生し得るエリアを定義するが、他のエリアは、本開示と整合性のある負荷障害に潜在的に関連付けられると考えられる。抵抗器R1を含めることにより、ノードN3に導電路23を介して放電経路が提供され、その結果、電気障害インジケータ12が適切に機能できる。抵抗器R1(又は経路を提供するための別の適切な回路素子)なしで、例えばLF1a又はLF1bなどの負荷障害が発生した場合、且つヒューズ10bがトリップ又は切断した場合、電気障害インジケータ12は操縦不能であり得る。 In various embodiments, the resistor R1 nodes N3 a separate discharge path or loop if the load L1 has an excessively high resistance or a load fault such as an open circuit LF1a, or if the load L1 has a load short circuit LF1b. To provide to. Area 50 defines an area where load failures can occur at any location in the circuit, while other areas are believed to be potentially associated with load failures consistent with the present disclosure. The inclusion of the resistor R1 provides the node N3 with a discharge path through the conductive path 23 so that the electrical fault indicator 12 can function properly. Without a resistor R1 (or another suitable circuit element to provide a path), if a load failure such as LF1a or LF1b occurs, and if the fuse 10b trips or blows, the electrical failure indicator 12 steers. It can be impossible.

したがって、抵抗器R1を含む回路200Aの設定は、負荷状態が不良であるときであっても、電気障害インジケータ12の適切な動作を可能とさせる。抵抗器R1の抵抗値は、例えば回路200Aの特定の動作上の必要性を考慮した、且つ電気障害インジケータ12の適切な機能に対する要求も考慮した、特定の用途において好ましい場合があるように調整又は選択され得る。 Therefore, the setting of the circuit 200A including the resistor R1 enables the proper operation of the electrical failure indicator 12 even when the load condition is bad. The resistance value of the resistor R1 may be adjusted or adjusted to be preferable in a particular application, for example considering the specific operational needs of the circuit 200A and also considering the requirements for the proper functioning of the electrical fault indicator 12. Can be selected.

図3Aは、ヒューズ10aが電気障害の結果としてトリップ又は切断した場合、電気障害インジケータ12の操作性を維持するために有用な別の回路300Aの回路概略図を示す。回路300AがMOSFETトランジスタQ1を含む、より具体的にはP-FETトランジスタQ1を含むことを予め留意されたい。用途に応じて、例えばn-FETのような異なるMOSFET、又は例えばPNP、BJTなどのような異なるトランジスタデバイスは、まとめてFETデバイスの代わりに使用され得、本開示の教示と整合性のあるようにされた回路300Aの残りの部分に対して適切な調整を行い、それらに関する適切な機能を保証する。 FIG. 3A shows a schematic circuit diagram of another circuit 300A useful for maintaining the operability of the electrical failure indicator 12 if the fuse 10a trips or blows as a result of an electrical failure. It should be noted in advance that the circuit 300A includes the MOSFET transistor Q1, more specifically the P-FET transistor Q1. Depending on the application, different MOSFETs, such as n-FETs, or different transistor devices, such as PNPs, BJTs, etc., may be collectively used in place of FET devices and are consistent with the teachings of the present disclosure. Appropriate adjustments are made to the rest of the circuit 300A that has been made to ensure proper functioning with respect to them.

様々な実施形態において、回路300Aは、2つの点P1とP2との間で接続されたヒューズ10aを含み、ここでヒューズ10aは、回路内の2つの点であるP1とP2との間に配置されており、ここでP1は電圧源V1の正端子との接続に対応し、P2は第1ダイオードD1及び負荷L1への接続点として機能する。様々な実施形態において、示されるように、P1及びP2はそれぞれノードN1及びN2に対応し、それは本明細書においてより詳細に説明される。示されるように、電圧源V1はDCソースであるが、電圧がACソースである他の実施形態が考えられ、本開示と一致する。 In various embodiments, the circuit 300A comprises a fuse 10a connected between two points P1 and P2, where the fuse 10a is placed between two points P1 and P2 in the circuit. Here, P1 corresponds to the connection with the positive terminal of the voltage source V1, and P2 functions as a connection point to the first diode D1 and the load L1. In various embodiments, as shown, P1 and P2 correspond to nodes N1 and N2, respectively, which are described in more detail herein. As shown, the voltage source V1 is a DC source, but other embodiments where the voltage is an AC source are conceivable and consistent with the present disclosure.

様々な実施形態において、示されるように、P1及びP2はそれぞれノードN1及びN2に対応し、それは本明細書においてより詳細に説明される。ヒューズ10aは導電路42の一部であり、N2においてトランジスタQ1のソースに接続されており、導電路42は、ヒューズ10aをダイオードD2のアノードとダイオードD1のカソードに接続することを含め、ノードN1において導電路45および49に接続されており、ヒューズ10a及びダイオードD1に対する共通接続点を負荷L1に提供する。様々な実施形態において、不図示であるが、ダイオードD1及びダイオードD2はそれぞれ、1又は複数の抵抗器又は抵抗素子により置き換られ得る。 In various embodiments, as shown, P1 and P2 correspond to nodes N1 and N2, respectively, which are described in more detail herein. The fuse 10a is part of a conductive path 42 and is connected to the source of transistor Q1 in N2, which includes connecting the fuse 10a to the anode of diode D2 and the cathode of diode D1 in node N1. It is connected to the conductive paths 45 and 49 in the above and provides a common connection point for the fuse 10a and the diode D1 to the load L1. In various embodiments, although not shown, the diode D1 and the diode D2 can be replaced by one or more resistors or resistance elements, respectively.

P-FETトランジスタQ1は、示されるように、導電路42に関連付けられ、ここでトランジスタQ1のソースはノードN2において抵抗器R3及びツェナーダイオードZ1に接続されており、ここでトランジスタQ1のゲートは導電路45の一部でありダイオードD2のカソードに接続されており、ここで導電路45の一部でもあるダイオードD2のアノードは、ノードN1においてダイオードD1のカソードと負荷L1とに接続されている。導電路49はダイオードD1を含み、ここでダイオードD1は導電路49に沿ってノードN1及びノードN3に接続されており、ノードN1及びN3において上述され図3Aに示された回路素子に接続することによって負荷障害L1が発生した場合に放電ループを提供し、ここで様々な実施形態においてノードN3は接地に対応する。導電路47は、トランジスタQ1のドレインにおいて始まり、導電路47は、例えばLEDのような電気障害インジケータ12と直列に抵抗器R1を含み、ここで電気障害インジケータ12は、負荷L1及びダイオードD1と共通接続を共有するノードN3において接続される。 The P-FET transistor Q1 is associated with a conductive path 42 as shown, where the source of the transistor Q1 is connected to a resistor R3 and a Zener diode Z1 at node N2, where the gate of transistor Q1 is conductive. The anode of the diode D2, which is a part of the path 45 and is connected to the cathode of the diode D2, and here is also a part of the conductive path 45, is connected to the cathode of the diode D1 and the load L1 at the node N1. The conductive path 49 includes a diode D1, where the diode D1 is connected to the nodes N1 and N3 along the conductive path 49 and is connected to the circuit elements described above and shown in FIG. 3A at the nodes N1 and N3. Provides a discharge loop in the event of a load fault L1 due to, where in various embodiments the node N3 corresponds to grounding. The conductive path 47 begins at the drain of the transistor Q1, which includes a resistor R1 in series with an electrical fault indicator 12 such as an LED, where the electrical fault indicator 12 is common with the load L1 and the diode D1. It is connected at the node N3 that shares the connection.

様々な実施形態において、上述のように、トランジスタQ1は、例えばn-FETのような異なるタイプのFETであり得、ここで、ソース/ドレイン及びゲート変更は、他の回路変更に加えて、本開示教示と整合性のあるように、回路300Aの操作性を保証するために行われ得る。様々な実施形態において、トランジスタQ1は非FETデバイスであり得、ここで本開示の教示と整合性のある回路変更が、回路300Aの操作性を保証するために行われ得る。 In various embodiments, as described above, the transistor Q1 can be a different type of FET, eg n-FET, where source / drain and gate changes are made in addition to other circuit changes. It may be done to ensure the operability of the circuit 300A so as to be consistent with the disclosed teachings. In various embodiments, the transistor Q1 can be a non-FET device, where circuit modifications consistent with the teachings of the present disclosure can be made to ensure the operability of the circuit 300A.

図3Aは、ヒューズ10aが完全且つ非トリップ状態である回路300Aの平常動作を示す。したがって、電圧源V1に関連付けられた電流の流れの大部分又は全部はヒューズ10aを通じて流れ得、ここでヒューズ10aは低抵抗又は低インピーダンス状態にあり、I1は負荷L1に流れる電流の一部である。様々な実施形態において、電流I1はトランジスタQ1、ダイオードD1、ダイオードD2、負荷L1、及び他の回路値、例えばトランジスタQ1、ダイオードD1、ダイオードD2及び負荷L1の抵抗の閾値電圧に対する電圧V1の値のために選択された特性に応じて、電圧V1によって生成された電流の全部、一部又は大部分を示し得る。様々な実施形態において、通常動作状態下で、例えばヒューズ10が非トリップ状態の場合、Q1のゲートの電圧及びトランジスタQ1のソース電圧は、ダイオードD1及びダイオードD2のダイオード設定の結果として同等でとなり、トランジスタQ1はオフ状態となり、したがって、(P-FET)トランジスタQ1の閾値条件は、ゲート電圧とソース電圧との間の差がトランジスタQ1をアクティブ化する閾値電圧より少なくなければならないので、結果として電気障害インジケータ12もオフ状態となる。 FIG. 3A shows the normal operation of the circuit 300A in which the fuse 10a is in a complete and non-trip state. Thus, most or all of the current flow associated with the voltage source V1 can flow through the fuse 10a, where the fuse 10a is in a low resistance or low impedance state and I1 is part of the current flowing through the load L1. .. In various embodiments, the current I1 is the value of the voltage V1 with respect to the threshold voltage of the resistors of the transistor Q1, the diode D1, the diode D2, the load L1 and other circuit values such as the transistor Q1, the diode D1, the diode D2 and the load L1. Depending on the characteristics selected for, all, part or most of the current generated by the voltage V1 may be shown. In various embodiments, under normal operating conditions, for example when the fuse 10 is in a non-trip state, the gate voltage of Q1 and the source voltage of transistor Q1 are equivalent as a result of diode settings for diodes D1 and D2. Transistor Q1 is turned off and therefore the threshold condition for (P-FET) transistor Q1 is that the difference between the gate voltage and the source voltage must be less than the threshold voltage at which transistor Q1 is activated, resulting in electricity. The failure indicator 12 is also turned off.

図3Bは、電気障害及び負荷障害が生じて、結果として回路300Bとなる場合の回路300Aを示す。様々な実施形態において、電気障害と負荷障害とは異なり得、様々な実施形態において、負荷障害と電気障害とは同一であり得る。示されるように、回路300Aにおける機能不全、例えば過電流又は他の電気障害は、ヒューズ10aをトリップ又は切断させ、結果としてトリップ又は切断したヒューズ10bをもたらし、エリア50は、1又は複数の負荷障害、例えば過度に高い抵抗を有する負荷若しくは開回路LF1a及び/又は短いLF1bを有する負荷を含み得るエリアを定義する。電気障害(上述のように、負荷障害とは異なり得る)の結果として、ヒューズ10bは非常に高い抵抗又はインピーダンスを有する回路素子、例えば開回路として動作し得る。したがって、電流はトリップしたヒューズ10bを通じて移動しなくてよい。 FIG. 3B shows a circuit 300A in which an electrical failure and a load failure occur, resulting in a circuit 300B. In various embodiments, electrical and load failures can be different, and in various embodiments, load and electrical failures can be the same. As shown, a malfunction in circuit 300A, such as an overcurrent or other electrical failure, trips or blows the fuse 10a, resulting in a tripped or blown fuse 10b, where the area 50 has one or more load failures. For example, it defines an area that may contain a load with excessively high resistance or a load with open circuit LF1a and / or a short LF1b. As a result of electrical failure (which can be different from load failure as described above), the fuse 10b can operate as a circuit element with very high resistance or impedance, eg, an open circuit. Therefore, the current does not have to move through the tripped fuse 10b.

ヒューズ10bがトリップされた、切断された又は別様に開状態である場合、ダイオードD1は、(P-FET)トランジスタQ1のゲートの電圧を十分に低いレベルに駆動し、その結果、ゲート電圧とトランジスタQ1の電圧のソースとの間の差がトランジスタQ1の閾値電圧より少なくなり、次いでトランジスタQ1はアクティブ状態になり得る。その後、様々な実施形態において、電流は例えば抵抗器R1と電気障害インジケータ12とに供給され得、例えば電気障害インジケータ12がLEDであるとき、それはトランジスタQ1のドレインにおいて順バイアスをかけられ得、発光し得、これは電気障害インジケータ12をアクティブ化し得る。回路300Aの平常動作中を含む、ゲート電圧とソースとの間の差がトランジスタQ1の閾値電圧より大きいシナリオでは、次いでトランジスタQ1は非アクティブとなり、電気障害インジケータ12も非アクティブとなる。 When the fuse 10b is tripped, blown or otherwise open, the diode D1 drives the gate voltage of the (P-FET) transistor Q1 to a sufficiently low level, resulting in a gate voltage and The difference between the voltage of the transistor Q1 and the source of the voltage becomes smaller than the threshold voltage of the transistor Q1, and then the transistor Q1 can be in the active state. Then, in various embodiments, current can be supplied, for example, to the resistor R1 and the electrical fault indicator 12, for example when the electrical fault indicator 12 is an LED, it can be forward biased at the drain of transistor Q1 and emit light. It may activate the electrical fault indicator 12. In a scenario where the difference between the gate voltage and the source is greater than the threshold voltage of transistor Q1, including during normal operation of circuit 300A, transistor Q1 is then inactive and the electrical fault indicator 12 is also inactive.

様々な実施形態において、ダイオードD1及びD2の特性、例えば閾値電圧は、トランジスタQ1に関連付けられた閾値電圧の考慮を含め、特定の用途利用回路300Bの様々な目的を実現するために選択され得る。異なる閾値及び/又はアクティブ化の特性を有する異なるトランジスタデバイスが利用される場合、V1と、ダイオードD1及びダイオードD2(と他の回路素子)との特性の値も調整され得る。様々な実施形態において、抵抗器は、ダイオードD1及びダイオードD2を、例えばトランジスタQ1のような様々な素子において必要なバイアスを実現するために選択された適切な抵抗値に、回路300A及び回路300Bの特定の用途のために求められる他の要求に応じて、置き換え得る。 In various embodiments, the characteristics of the diodes D1 and D2, such as the threshold voltage, may be selected to achieve various purposes of the particular application circuit 300B, including consideration of the threshold voltage associated with the transistor Q1. If different transistor devices with different thresholds and / or activation characteristics are utilized, the values of the characteristics of V1 and the diodes D1 and D2 (and other circuit elements) may also be adjusted. In various embodiments, the resistor sets the diode D1 and the diode D2 to the appropriate resistance values selected to achieve the required bias in various devices, such as the transistor Q1, of the circuits 300A and 300B. It can be replaced according to other requirements required for a particular application.

様々な実施形態において、ダイオードD1は、負荷L1が過度に高い抵抗又は開回路LF1aなどの負荷障害を有する場合、又は負荷L1が負荷短絡LF1bを有する場合、ノードN1、N2及びN3に対して回路を完了するための個別の放電経路又はメカニズムを提供する。エリア50は、回路内の任意の位置において、負荷障害が発生し得るエリアを定義するが、他のエリアは、本開示と整合性のある負荷障害に潜在的に関連付けられると考えられる。ダイオードD1(又は経路を提供するための別の適切な回路素子)なしで、例えばLF1a又はLF1bなどの負荷障害が発生した場合、且つトリップ又は切断したヒューズ10bが発生した場合、電気障害インジケータ12は操縦不能であり得る。 In various embodiments, the diode D1 circuit to nodes N1, N2 and N3 if the load L1 has an excessively high resistance or a load fault such as an open circuit LF1a, or if the load L1 has a load short circuit LF1b. Provide a separate discharge path or mechanism to complete. Area 50 defines an area where load failures can occur at any location in the circuit, while other areas are believed to be potentially associated with load failures consistent with the present disclosure. Without the diode D1 (or another suitable circuit element to provide the path), in the event of a load failure, such as LF1a or LF1b, and in the event of a tripped or blown fuse 10b, the electrical failure indicator 12 It can be uncontrollable.

様々な実施形態において、トランジスタQ1を含めることにより、電気障害インジケータ12をアクティブ化するという観点でより良い制御及び安定化が提供され、これは、例えば急激な電圧変化のような一定の条件が他の用途より一般的である用途においてより大きい値を提供し得る。様々な実施形態において、ダイオードD1及びD2の両方のうち1又は複数を含めることによって、トランジスタQ1の日付に関連付けて電圧スパイクを制御することと、当業者にとって明らかである他の理由とにより、この安定化をさらに高める。 In various embodiments, inclusion of transistor Q1 provides better control and stabilization in terms of activating the electrical fault indicator 12, except for certain conditions such as sudden voltage changes. May provide larger values in applications that are more common than those in. In various embodiments, controlling the voltage spike in relation to the date of transistor Q1 by including one or more of both diodes D1 and D2 and for other reasons obvious to those of skill in the art. Further enhance stabilization.

したがって、ダイオードD1を含め、回路300Aの設定は、負荷状態が不良なときであっても、電気障害インジケータ12の適切な動作を可能とさせ、ダイオードD1の特性は、例えば回路300Aの特定の動作上の必要を考慮した、且つ電気障害インジケータ12の適切な機能に対する要求も考慮した、特定の用途に好ましい可能性があるものとして調整又は選択される。 Therefore, the settings of the circuit 300A, including the diode D1, allow proper operation of the electrical fault indicator 12 even when the load condition is poor, and the characteristics of the diode D1 are, for example, the specific operation of the circuit 300A. It is tuned or selected as a potential preference for a particular application, taking into account the above needs and also taking into account the requirements for the proper functioning of the electrical fault indicator 12.

図4Aは、ヒューズ10aが電気障害の結果としてトリップ又は切断した場合、電気障害インジケータ12の操作性を維持するために有用な回路400Aの回路概略図を示す。様々な実施形態において、電気障害インジケータ12は発光ダイオード(LED)であり得る。回路400Aは、ヒューズ10aが標準の、非トリップ又は切れ目のない状態にある状態で示される。示されるように、ヒューズ10aは、回路内の2つの点P1とP2との間に配置され、ここでP1は電圧源V1の正端子との接続に対応し、P2は第1抵抗R1及び負荷L1への接続点として機能する。示されるように、電圧源はDCソースであるが、電圧がACソースである他の実施形態が考えられ、本開示と一致する。 FIG. 4A shows a schematic circuit diagram of circuit 400A useful for maintaining the operability of the electrical failure indicator 12 if the fuse 10a trips or blows as a result of an electrical failure. In various embodiments, the electrical fault indicator 12 can be a light emitting diode (LED). Circuit 400A is shown with the fuse 10a in a standard, non-tripped or seamless condition. As shown, the fuse 10a is located between two points P1 and P2 in the circuit, where P1 corresponds to the connection with the positive terminal of the voltage source V1 and P2 is the first resistance R1 and the load. It functions as a connection point to L1. As shown, the voltage source is a DC source, but other embodiments where the voltage is an AC source are conceivable and consistent with the present disclosure.

図4Aに示されるように、導電路52と導電路55との少なくとも2つの導電路が示されている。導電路52は、抵抗器R1及び例えばLEDのような電気障害インジケータ12と直列にスイッチs1を含む。導電路55は、スイッチs1を制御する中継デバイスK1を含む。ヒューズ10aはN2において導電路52に接続され、ヒューズはノードN1において導電路55に接続され、ここで両方の導電路はノードN3において終結し、ここで、様々な実施形態では、ノードN3は接地に対応する。ノードN1は、中継デバイスK1、負荷L1及びヒューズ10aに共通接続ノードを提供する。 As shown in FIG. 4A, at least two conductive paths, a conductive path 52 and a conductive path 55, are shown. The conductive path 52 includes a switch s1 in series with a resistor R1 and an electrical failure indicator 12 such as an LED. The conductive path 55 includes a relay device K1 that controls the switch s1. The fuse 10a is connected to the conductive path 52 at N2, the fuse is connected to the conductive path 55 at node N1, where both conductive paths are terminated at node N3, where, in various embodiments, node N3 is grounded. Corresponds to. The node N1 provides a common connection node for the relay device K1, the load L1 and the fuse 10a.

回路400Aは、ヒューズ10aが正常に動作し、したがってそれが低抵抗及び低インピーダンス状態において動作する回路400の平常動作を示す。電圧源V1によって生成された電流(明確に図示はしない)の一部は中継デバイスK1を充電し得、電流I1の一部は負荷L1に移動し得る。平常動作中に、中継デバイスK1は、完全に充電されて、スイッチs1を開状態にさせて、電流が導電路52を下に移動することを防止し、電気障害インジケータ12のアクティブ化を無効にし、したがって、電流I2は最小値又はゼロ値となり得る。 Circuit 400A shows the normal operation of circuit 400 in which the fuse 10a operates normally and therefore it operates in low resistance and low impedance conditions. A portion of the current (not explicitly shown) generated by the voltage source V1 may charge the relay device K1 and a portion of the current I1 may move to the load L1. During normal operation, the relay device K1 is fully charged to open the switch s1 to prevent current from moving down the conductive path 52 and disable activation of the electrical fault indicator 12. Therefore, the current I2 can be a minimum value or a zero value.

図4Bは、電気障害及び負荷障害が生じて、結果として回路400Bとなる場合の回路400Aを示す。様々な実施形態において、電気障害と負荷障害とは異なり得、様々な実施形態において、負荷障害と電気障害とは同一であり得る。示されるように、回路400Aにおける機能不全、例えば過電流又は他の電気障害は、ヒューズ10aをトリップ又は切断させ、結果としてトリップ又は切断したヒューズ10bをもたらし、エリア50は、1又は複数の負荷障害、例えば過度な抵抗LF1aを有する負荷及び/又は短絡LF1bを有する負荷を含み得るエリアを定義する。電気障害(上述のように、負荷障害とは異なり得る)の結果として、ヒューズ10bは非常に高い抵抗又はインピーダンスを有する回路素子、例えば開回路として動作し得る。したがって、トリップ又は切断したヒューズ10bを通じて電流が流れない又は最小限の電流のみが流れ得、電流I1は最小値又はゼロ値を有し得る。同様に、中継デバイスK1を通じて電流は流れない又は最小限の電流のみが流れることで、それを放電状態にさせ、したがって、スイッチs1を閉じ得る。スイッチs1を閉じると、電流I2は、電圧V1によって生成された電流の全部又は大部分であり得、これは例えば抵抗器R1の電圧降下を発生させて電気障害インジケータ12をアクティブ化させ得、例えば電気障害インジケータ12がLEDであるとき、順バイアスをかけられ得、発光し得る。したがって、負荷L1の状態に関わらず、且つ、過度な抵抗LF1aを有する負荷又は負荷短絡LF1bのような負荷障害があるかどうかに関わらず、電気障害インジケータ12はアクティブ化状態であり得る。これは、ヒューズ10bが切断又はトリップした場合に、スイッチs1が回路の残りの部分から導電路52を分離したことによる負荷状態によって導電路52が影響されなかったからである。 FIG. 4B shows a circuit 400A in which an electrical failure and a load failure occur, resulting in a circuit 400B. In various embodiments, electrical and load failures can be different, and in various embodiments, load and electrical failures can be the same. As shown, a malfunction in circuit 400A, such as an overcurrent or other electrical failure, trips or blows the fuse 10a, resulting in a tripped or blown fuse 10b, where the area 50 has one or more load failures. For example, an area that may include a load having an excessive resistance LF1a and / or a load having a short circuit LF1b is defined. As a result of electrical failure (which can be different from load failure as described above), the fuse 10b can operate as a circuit element with very high resistance or impedance, eg, an open circuit. Thus, no current or only minimal current may flow through the tripped or blown fuse 10b, and the current I1 may have a minimum or zero value. Similarly, no current or only minimal current can flow through the relay device K1 to cause it to be discharged and thus the switch s1 can be closed. When the switch s1 is closed, the current I2 can be all or most of the current generated by the voltage V1, which can, for example, generate a voltage drop in the resistor R1 to activate the electrical fault indicator 12, eg. When the electrical fault indicator 12 is an LED, it can be forward biased and can emit light. Therefore, the electrical fault indicator 12 may be in the activated state regardless of the state of the load L1 and whether or not there is a load fault with an excessive resistance LF1a or a load fault such as a load short circuit LF1b. This is because when the fuse 10b is blown or tripped, the conductive path 52 is not affected by the load state due to the switch s1 separating the conductive path 52 from the rest of the circuit.

本明細書において説明された他の実施形態と同様に、回路素子400A及び400Bの特定値及び設定は、回路400A及び/又は回路400Bを実装する特定の用途の設計選択及び必要に応じて、調整され得る。 Similar to the other embodiments described herein, the specific values and settings of the circuit elements 400A and 400B are adjusted according to the design selection and need of the specific application in which the circuit 400A and / or the circuit 400B is mounted. Can be done.

したがって、スイッチs1及び中継デバイスK1のスキームを含む回路400Aの設定は、負荷状態が不良であるときであっても、電気障害インジケータ12の適切な動作を可能とさせ、これは、中継デバイスK1及びスイッチs1が、負荷状態に関わらず、電気障害インジケータ12をアクティブ化するための個別の経路を提供するからである。 Therefore, the configuration of the circuit 400A including the scheme of the switch s1 and the relay device K1 allows the electrical fault indicator 12 to operate properly even when the load condition is bad, which is the relay device K1 and the relay device K1. This is because the switch s1 provides a separate path for activating the electrical fault indicator 12, regardless of the load condition.

本明細書に使用されたように、「一実施形態」、「一実装」、「一例」及び/又は均等物に対する参照は、記載の特徴をも組み込む追加の実施形態の存在を排除するものとして解釈されることを意図するものではない。 As used herein, references to "one embodiment", "one implementation", "one example" and / or equivalents exclude the existence of additional embodiments that also incorporate the described features. It is not intended to be interpreted.

本開示は特定の実施形態を参照してきたが、添付の請求項において定義されるように、現在の実施形態の領域及び範囲から逸脱することなく、説明した実施形態に対する多数の修正、変形及び変更が可能である。したがって、本開示は説明した実施形態に限定されず、むしろ以下の請求項の文言及びそれらの均等物によって定義される全体の範囲を有する。 Although this disclosure has referred to a particular embodiment, as defined in the appended claims, numerous modifications, modifications and modifications to the embodiments described without departing from the realm and scope of the current embodiment. Is possible. Accordingly, the present disclosure is not limited to the embodiments described, but rather has the entire scope as defined by the following claims and their equivalents.

Claims (20)

電圧源と負荷との間に配置された2つの回路点間において接続されたヒューズと、
前記ヒューズと少なくとも1つの共通ノードを共有する1又は複数の導電路と、
前記ヒューズと前記少なくとも1つの共通ノードを共有する第1回路素子と、
電気障害インジケータであって、i)前記ヒューズ及び前記第1回路素子と前記少なくとも1つの共通ノードを共有する、又は、ii)前記ヒューズと前記第1回路素子との間の前記少なくとも1つの共通ノードとは異なる別の共通ノードを前記第1回路素子と共有する電気障害インジケータと
を備え、
電気障害の結果として前記ヒューズが開放される場合、前記電気障害が発生したことを観察者に示すのに十分な電流が前記電気障害インジケータを通じて流れ、前記第1回路素子に対する共通ノード接続は、前記負荷によって終結する任意の経路接続とは異なる前記電流の流れに対して個別の放電ループを生成する、回路。
A fuse connected between two circuit points located between the voltage source and the load,
With one or more conductive paths sharing at least one common node with the fuse,
A first circuit element that shares the fuse with the at least one common node,
An electrical failure indicator that i) shares the at least one common node with the fuse and the first circuit element, or ii) the at least one common node between the fuse and the first circuit element. It has an electrical failure indicator that shares another common node with the first circuit element.
If the fuse is opened as a result of an electrical failure, sufficient current will flow through the electrical failure indicator to indicate to the observer that the electrical failure has occurred, and the common node connection to the first circuit element is the said. A circuit that creates a separate discharge loop for said current flow that is different from any path connection terminated by a load.
前記電気障害インジケータは前記ヒューズ及び前記第1回路素子と前記少なくとも1つの共通ノードを共有し、前記第1回路素子は第1抵抗器であり、前記1又は複数の導電路は第2抵抗器と直列に前記電気障害インジケータを含む単一導電路で構成され、前記単一導電路は前記ヒューズと並列である、請求項1に記載の回路。 The electrical failure indicator shares at least one common node with the fuse and the first circuit element, the first circuit element is a first resistor, and the one or more conductive paths are with a second resistor. The circuit according to claim 1, wherein the single conductive path is configured in series with the single conductive path including the electrical fault indicator, and the single conductive path is in parallel with the fuse. i)負荷障害の状態の結果として前記回路から前記負荷が切断され、ii)前記電気障害の結果として前記ヒューズが開放された場合、前記第1抵抗器、前記第2抵抗器及び前記電気障害インジケータは直列である、請求項2に記載の回路。 i) When the load is disconnected from the circuit as a result of a load failure condition and ii) the fuse is opened as a result of the electrical failure, the first resistor, the second resistor and the electrical failure indicator. The circuit according to claim 2, wherein is in series. 前記電気障害インジケータは発光ダイオード(LED)であり、前記電気障害及び前記負荷障害は互いに異なる、請求項3に記載の回路。 The circuit of claim 3, wherein the electrical fault indicator is a light emitting diode (LED), wherein the electrical fault and the load fault are different from each other. 前記電気障害インジケータは前記第1回路素子と前記別の共通ノードを共有し、前記第1回路素子は第1ダイオードであり、前記1又は複数の導電路はトランジスタのゲートと直列である第2ダイオードを含む導電路を含み、前記回路はさらに、前記電気障害インジケータと直列である抵抗器と、前記トランジスタのドレイン又はソースとを備える、請求項1から4のいずれか一項に記載の回路。 The electrical fault indicator shares the other common node with the first circuit element, the first circuit element is a first diode, and the one or more conductive paths are in series with the gate of a transistor. The circuit according to any one of claims 1 to 4, wherein the circuit comprises a conductive path comprising, further comprising a resistor in series with the electrical failure indicator and a drain or source of the transistor. 前記電気障害インジケータは発光ダイオード(LED)であり、前記トランジスタは電界効果トランジスタ(FET)である、請求項5に記載の回路。 The circuit according to claim 5, wherein the electrical failure indicator is a light emitting diode (LED) and the transistor is a field effect transistor (FET). 前記電気障害インジケータは前記第1回路素子と前記別の共通ノードを共有し、前記第1回路素子は第1抵抗器であり、前記1又は複数の導電路はトランジスタのゲートと直列である第2抵抗器を含む導電路を含み、前記回路はさらに、前記電気障害インジケータと直列である第3抵抗器と、前記トランジスタのドレイン又はソースとを備える、請求項1から6のいずれか一項に記載の回路。 The electrical fault indicator shares the other common node with the first circuit element, the first circuit element is a first resistor, and the one or more conductive paths are in series with the gate of the transistor. 13. Circuit. 前記電気障害インジケータは発光ダイオード(LED)であり、前記トランジスタは電界効果トランジスタ(FET)である、請求項7に記載の回路。 The circuit according to claim 7, wherein the electrical failure indicator is a light emitting diode (LED) and the transistor is a field effect transistor (FET). 前記電気障害インジケータは前記第1回路素子と前記別の共通ノードを共有し、前記第1回路素子は第1抵抗器であり、前記1又は複数の導電路は、i)第2抵抗器のみを含む第1導電路と、ii)トランジスタデバイスのみを含む第2導電路とを含み、前記第2抵抗器は前記ヒューズと並列であり、前記第2抵抗器はトランジスタのゲートと共通ノードを共有するとともに前記トランジスタのソース又はドレインのいずれかと共通ノードを共有し、前記回路はさらに、前記電気障害インジケータと直列である第3抵抗器と、前記トランジスタの前記ドレイン又は前記ソースとを含む、請求項1から8のいずれか一項に記載の回路。 The electrical failure indicator shares the other common node with the first circuit element, the first circuit element is a first resistor, and the one or more conductive paths are i) only a second resistor. It includes a first conductive path including and ii) a second conductive path containing only a transistor device, the second resistor is in parallel with the fuse, and the second resistor shares a common node with the gate of the transistor. 1. Sharing a common node with either the source or drain of the transistor, the circuit further comprises a third resistor in series with the electrical failure indicator and the drain or source of the transistor. The circuit according to any one of 8 to 8. 前記電気障害インジケータは発光ダイオード(LED)であり、前記トランジスタは電界効果トランジスタ(FET)である、請求項9に記載の回路。 9. The circuit of claim 9, wherein the electrical fault indicator is a light emitting diode (LED) and the transistor is a field effect transistor (FET). 前記電気障害インジケータは前記第1回路素子と前記別の共通ノードを共有し、前記第1回路素子は第1抵抗器であり、前記1又は複数の導電路は、i)第2抵抗器を含む第1導電路と、ii)ダイオードを含む第2導電路と、iii)トランジスタを含む第3導電路とを有し、前記第2抵抗器、前記ヒューズ及び前記ダイオードは並列であり、前記回路はさらに、前記電気障害インジケータと直列である第3抵抗器と、前記トランジスタのドレイン又はソースとを備える、請求項1から10のいずれか一項に記載の回路。 The electrical failure indicator shares the other common node with the first circuit element, the first circuit element is a first resistor, and the one or more conductive paths include i) a second resistor. It has a first conductive path, a second conductive path including an ii) diode, and a third conductive path including an ii) transistor, the second resistor, the fuse and the diode are in parallel, and the circuit is The circuit according to any one of claims 1 to 10, further comprising a third resistor in series with the electrical failure indicator and a drain or source of the transistor. 前記共通ノードは、前記ダイオード、前記ヒューズ及び前記第2抵抗器の接続を含む接続点であり、さらに別の共通ノードは、前記ヒューズ、前記第2抵抗器、前記ダイオード、及び前記トランジスタのソース又はドレインのいずれかの接続を含むさらに別の接続点である、請求項11に記載の回路。 The common node is a connection point comprising the connection of the diode, the fuse and the second resistor, and yet another common node is the fuse, the second resistor, the diode, and the source of the transistor or the transistor. 11. The circuit of claim 11, which is yet another connection point comprising any connection of the drain. 前記ダイオードはツェナーダイオードであり、前記トランジスタは電界効果トランジスタ(FET)である、請求項12に記載の回路。 12. The circuit of claim 12, wherein the diode is a Zener diode and the transistor is a field effect transistor (FET). 電圧源と回路の負荷との間に配置された2つの点の間において接続されたヒューズを提供する段階と、
ヒューズと、第1回路素子と、電気障害インジケータと、前記回路の1又は複数の導電路とを共通ノードにおいて接続し、その結果、電気障害の結果として前記ヒューズが開放された場合、ユーザに前記電気障害が発生したことを示すのに十分な電流が前記電気障害インジケータを通じて流れる段階と
を備え、
前記第1回路素子に対する共通ノード接続は、前記負荷によって終結する任意の経路接続とは異なる前記電流の流れに対して個別の放電ループを生成する、方法。
The stage of providing a fuse connected between two points located between the voltage source and the load of the circuit, and
When a fuse, a first circuit element, an electrical failure indicator, and one or more conductive paths in the circuit are connected at a common node and the fuse is opened as a result of an electrical failure, the user is told. With a stage in which sufficient current flows through the electrical fault indicator to indicate that an electrical fault has occurred.
A method in which a common node connection to the first circuit element creates a separate discharge loop for the current flow that is different from any path connection terminated by the load.
前記第1回路素子は第1抵抗器である、請求項14に記載の方法。 The method according to claim 14, wherein the first circuit element is a first resistor. 前記1又は複数の導電路は第2抵抗器と直列に前記電気障害インジケータを含む単一導電路で構成される、請求項15に記載の方法。 15. The method of claim 15, wherein the one or more conductive paths are composed of a single conductive path including the electrical fault indicator in series with a second resistor. 前記単一導電路は前記ヒューズと並列である、請求項16に記載の方法。 16. The method of claim 16, wherein the single conductive path is in parallel with the fuse. i)負荷障害の状態の結果として前記回路から前記負荷が切断され、ii)前記電気障害の結果として前記ヒューズが開放された場合、前記第1抵抗器、前記第2抵抗器及び前記電気障害インジケータは直列である、請求項17に記載の方法。 i) When the load is disconnected from the circuit as a result of a load failure condition and ii) the fuse is opened as a result of the electrical failure, the first resistor, the second resistor and the electrical failure indicator. 17 is the method of claim 17. 前記電気障害インジケータは発光ダイオード(LED)であり、前記電気障害及び前記負荷障害は互いに異なる、請求項18に記載の方法。 18. The method of claim 18, wherein the electrical fault indicator is a light emitting diode (LED), wherein the electrical fault and the load fault are different from each other. 電圧源と負荷との間に配置された2つの回路点間において接続されたヒューズと、
抵抗器及び電気障害インジケータと直列であるスイッチを含む少なくとも1つの導電路であって、と、前記スイッチは前記ヒューズと共通ノードを共有する、少なくとも1つの導電路と、
別のノードを介して前記ヒューズに接続された中継デバイスと、
を備え、
前記ヒューズが通常状態で動作している場合、前記中継デバイスは、第1状態に従って通電され、前記スイッチに前記少なくとも1つの導電路に対する開回路を生成させ、前記電気障害インジケータをオフ状態にして、
電気障害の結果として前記ヒューズが開放される場合、前記中継デバイスは第2状態に従って電源が切られ、前記電気障害インジケータをオン状態にして、前記負荷によって終結する任意の経路接続と異なる回路電流の流れに対する個別の放電ループを生成する、回路。
A fuse connected between two circuit points located between the voltage source and the load,
At least one conductor that includes a switch in series with a resistor and an electrical fault indicator, and that the switch shares a common node with the fuse.
With a relay device connected to the fuse via another node,
Equipped with
When the fuse is operating in the normal state, the relay device is energized according to the first state, causing the switch to generate an open circuit for the at least one conductive path, turning off the electrical fault indicator.
If the fuse is opened as a result of an electrical failure, the relay device is powered off according to a second state, the electrical failure indicator is turned on, and the circuit current is different from any path connection terminated by the load. A circuit that creates a separate discharge loop for the flow.
JP2021557108A 2019-03-27 2019-03-27 Fuse status diagnostics with and without load handling Active JP7318857B2 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/079846 WO2020191651A1 (en) 2019-03-27 2019-03-27 Fuse status diagnostic with and without load operability

Publications (2)

Publication Number Publication Date
JP2022528346A true JP2022528346A (en) 2022-06-10
JP7318857B2 JP7318857B2 (en) 2023-08-01

Family

ID=72608752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021557108A Active JP7318857B2 (en) 2019-03-27 2019-03-27 Fuse status diagnostics with and without load handling

Country Status (6)

Country Link
EP (1) EP3948917A4 (en)
JP (1) JP7318857B2 (en)
KR (1) KR102611662B1 (en)
CN (1) CN113892162B (en)
TW (1) TW202105429A (en)
WO (1) WO2020191651A1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4945321Y1 (en) * 1969-08-30 1974-12-11
JPS5510213U (en) * 1978-07-06 1980-01-23
JPH01127094U (en) * 1988-02-25 1989-08-30

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8828553D0 (en) * 1988-12-07 1989-01-11 Mutch A J Electrical fault detecting device
US5343192A (en) * 1992-09-10 1994-08-30 At&T Bell Laboratories Fuse or circuit breaker status indicator
CN2169141Y (en) * 1993-09-15 1994-06-15 梁爱枝 Automatic alarm for electric circuit faults of vehicle
US6556394B1 (en) * 1999-08-04 2003-04-29 Emerson Electric Co. Integrity monitor for neutral-to-ground suppression circuit
US20050062579A1 (en) * 2003-09-23 2005-03-24 Carrier Corporation Resettable fuse with visual indicator
US20060087397A1 (en) * 2004-10-26 2006-04-27 Cooper Technologies Company Fuse state indicating optical circuit and system
CN2929952Y (en) * 2006-07-08 2007-08-01 甘信广 Fuse capable of indicating fault
CN202307593U (en) * 2011-10-28 2012-07-04 潘孝师 Electric switch blade
DE102012107525A1 (en) * 2012-08-16 2014-02-20 Phoenix Contact Gmbh & Co. Kg Fuse failure display
CN203305936U (en) * 2013-06-18 2013-11-27 苏州力特奥维斯保险丝有限公司 Relay control unit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4945321Y1 (en) * 1969-08-30 1974-12-11
JPS5510213U (en) * 1978-07-06 1980-01-23
JPH01127094U (en) * 1988-02-25 1989-08-30

Also Published As

Publication number Publication date
CN113892162B (en) 2024-02-13
KR102611662B1 (en) 2023-12-08
EP3948917A4 (en) 2022-11-09
CN113892162A (en) 2022-01-04
JP7318857B2 (en) 2023-08-01
KR20210134040A (en) 2021-11-08
EP3948917A1 (en) 2022-02-09
TW202105429A (en) 2021-02-01
WO2020191651A1 (en) 2020-10-01

Similar Documents

Publication Publication Date Title
US10985551B2 (en) Double fusing of the module store interface
US20180323601A1 (en) Current cut-off device, and wire harness
US20140103990A1 (en) Fault Tolerant Fail-Safe Link
JP6708136B2 (en) DC switch arc erasing device
JP2017052473A (en) On-vehicle power supply device
JP2018192872A (en) Power source box
JP6176185B2 (en) Automotive power supply
US6490142B1 (en) Fuse protected shunt regulator having improved control characteristics
JP2022528346A (en) Fuse status diagnosis with and without load operability
KR101939698B1 (en) Short protection device for protecting contact damage of test equipment for motor protection relay
KR20160030971A (en) Solid state switch
JP2015011933A (en) Dc breaker
CN101521379B (en) Isolating device for a power semiconductor and method for operation thereof, power module and system installation
JP6883460B2 (en) Current breaker and wire harness
US7187090B2 (en) Mobile high voltage network
CN114520502A (en) Protection circuit system and electronic equipment
JP2010246217A (en) Circuit interrupter
US11450934B2 (en) Spark protection apparatus for intrinsically safe, battery-operated devices
JPH1169599A (en) Fuse cutoff notifying device
WO2022264690A1 (en) Interruption device
JPH0746756A (en) Reverse connection protection circuit of dc power source
JP2006216651A (en) Overvoltage protection circuit
GB2610864A (en) Electrical switching arrangement
JPH0223028A (en) Overcurrent protective circuit
JPS5871030A (en) Power supply for electric discharge machining

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230620

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230705

R150 Certificate of patent or registration of utility model

Ref document number: 7318857

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150