JP2022191491A - 遊技機 - Google Patents

Abstract

【課題】抽選に際しての数値情報の取得を好適に行うことが可能な遊技機を提供する。【解決手段】スロットマシンは、スタートレバーが押下げ操作されているか否かを検知し、検知状態に応じた態様でＬＯＷ状態又はＨＩ状態の信号出力を行うスタート検出センサ４１ａと、スタート検出センサ４１ａの検知状態に基づく態様で抽選を実行するための主側ＭＰＵ１４２と、を備えている。そして、主側ＭＰＵ１４２は、スタート検出センサ４１ａの検知状態に基づいて第１乱数を取得するとともに、スタート検出センサ４１ａの検知状態に基づいて第２乱数を取得するハード乱数回路１４６と、抽選を実行する制御ＩＣ１４８と、を備えている。制御ＩＣ１４８は、第１乱数を利用した抽選及び第２乱数を利用した抽選を実行する。【選択図】 図３９

Description

本発明は、遊技機に関するものである。

遊技機の一種として、パチンコ機やスロットマシン等が知られている。これらの遊技機では、制御装置において各種制御が実行されることで、遊技の進行が制御される。また、制御装置における各種制御の実行に際しては、数値情報が利用される。

例えば、所定の抽選条件が成立したことに基づいて内部抽選が行われ、当該内部抽選の結果に応じて遊技者に特典が付与される構成が知られている。この内部抽選においては、所定の抽選条件が成立した際に、抽選用の数値情報を更新する更新手段から数値情報が取得され、その取得された数値情報が当選情報に対応しているか否かの判定が行われる（例えば特許文献１参照）。また、所定の取得条件が成立したことに基づいて数値情報が取得され、その数値情報を利用して行われる内部抽選の結果に基づいて特定の演出や報知が行われる構成も知られている。

特開２００９－２６１４１５号公報

ここで、上記例示等のような遊技機においては抽選に際しての数値情報の取得が好適に行われる必要があり、この点について未だ改良の余地がある。

本発明は、上記例示した事情等に鑑みてなされたものであり、抽選に際しての数値情報の取得を好適に行うことが可能な遊技機を提供することを目的とするものである。

上記課題を解決すべく請求項１記載の発明は、数値情報を更新する数値更新手段と、
第１契機が発生したことに基づいて、前記数値更新手段により更新された数値情報を取得記憶手段に記憶させる記憶実行手段と、
第２契機が発生したことに基づいて、前記取得記憶手段に記憶されている数値情報を利用した特別処理を実行する制御手段と、
を備えた遊技機において、
前記記憶実行手段は、
前記第１契機が発生して前記取得記憶手段に前記数値情報を記憶させた場合に取得済み情報を設定する情報設定手段と、
前記取得済み情報が既に設定されている状況において前記第１契機が再度発生した場合、前記取得記憶手段に記憶されている数値情報をその時点において前記数値更新手段により更新されている数値情報に書き換える手段と、
を備え、
前記制御手段は、
監視タイミングとなる度に前記第２契機が発生したか否かを判定する判定手段と、
当該判定手段により前記第２契機が発生していると判定された場合において前記取得済み情報が設定されていることを少なくとも一の条件として前記特別処理を実行する制御実行手段と、
を備え、
前記数値更新手段、前記記憶実行手段及び前記制御手段は、同一の基板に設けられていることを特徴とする。

本発明によれば、抽選に際しての数値情報の取得を好適に行うことが可能となる。

第１の実施形態におけるスロットマシンの正面図である。 各リールの図柄配列を示す図である。 表示窓部から視認可能となる図柄と組合せラインとの関係を示す説明図である。 入賞態様と付与される特典との関係を示す説明図である。 スロットマシンの電気的構成を示すブロック図である。 ハード乱数回路を説明するためのブロック図である。 制御ＩＣにて実行されるメイン処理を示すフローチャートである。 制御ＩＣにて実行されるタイマ割込み処理を示すフローチャートである。 制御ＩＣにて実行される開始指令設定処理を示すフローチャートである。 制御ＩＣにて実行される通常処理を示すフローチャートである。 制御ＩＣにて実行される抽選処理を示すフローチャートである。 通常モード用抽選テーブルの一例を示す図である。 通常モード用抽選テーブルが選択された場合におけるリールの停止順序と成立する入賞態様との関係を説明するための説明図である。 第１ＲＴモード用抽選テーブルの一例を示す図である。 第１ＲＴモード用抽選テーブルが選択された場合におけるリールの停止順序と成立する入賞態様との関係を説明するための説明図である。 第２ＲＴモード用抽選テーブルの一例を示す図である。 第２ＲＴモード用抽選テーブルが選択された場合におけるリールの停止順序と成立する入賞態様との関係を説明するための説明図である。 制御ＩＣにて実行される遊技終了時の対応処理を示すフローチャートである。 コントロール回路にて実行される管理動作を示すフローチャートである。 比較対象の第１スロットマシンの制御ＩＣが乱数を取得するタイミングを示すタイムチャートである。 比較対象の第２スロットマシンの制御ＩＣが乱数を取得するタイミングを示すタイムチャートである。 ラッチ済みステータスを備えているスロットマシンの制御ＩＣが乱数を取得するタイミングを示すタイムチャートである。 コントロール側ＣＰＵにノイズが混入した場合にはラッチ済みステータスを備えているスロットマシンの制御ＩＣが乱数を取得しないことを示すタイムチャートである。 第２の実施形態における主制御基板の構成を示すブロック図である。 制御ＩＣにて実行される開始指令設定処理を示すフローチャートである。 制御ＩＣにて実行されるエラー対応処理を示すフローチャートである。 コントロール側ＣＰＵにて実行される管理動作を示すフローチャートである。 制御ＩＣにて実行される乱数取得処理を示すフローチャートである。 確認指令フラグを備えたスロットマシンの制御ＩＣが乱数を取得するタイミングを示すタイムチャートである。 確認指令フラグを備えたスロットマシンの制御ＩＣが異常信号を送信するタイミングを示すタイムチャートである。 （ａ）第２の実施形態の別形態における制御ＩＣと乱数カウンタとの接続態様を示すブロック図であり、（ｂ）制御ＩＣにて実行される乱数取得処理を示すフローチャートである。 第３の実施形態における主制御基板の構成を示すブロック図である。 制御ＩＣにて実行される開始指令設定処理を示すフローチャートである。 制御ＩＣにて実行される通常処理を示すフローチャートである。 コントロール側ＣＰＵにて実行される管理動作を示すフローチャートである。 開始可能信号を利用するスロットマシンの制御ＩＣが乱数を取得するタイミングを示すタイムチャートである。 異常報知処理が実行されるタイミングを示すタイムチャートである。 第４の実施形態における入賞態様と付与される特典との関係を示す説明図である。 主制御基板の電気的構成を説明するためのブロック図である。 第１管理回路及び第２管理回路がラッチ信号を送信するタイミングを示すタイムチャートである。 制御ＩＣにて実行される開始指令設定処理を示すフローチャートである。 制御ＩＣにて実行される通常処理を示すフローチャートである。 制御ＩＣにて実行される抽選処理を示すフローチャートである。 通常モード用抽選テーブルの一例を示す図である。 通常モード用抽選テーブルが選択された場合におけるリールの停止順序と成立する入賞態様との関係を説明するための説明図である。 制御ＩＣにて実行される遊技終了時の対応処理を示すフローチャートである。 遊技状態の移行態様を説明するための説明図である。 制御ＩＣにて実行されるＡＴ状態管理処理を示すフローチャートである。 制御ＩＣにて実行されるＢＢ用処理を示すフローチャートである。 サブ側ＭＰＵにて実行される停止順報知制御処理を示すフローチャートである。 制御ＩＣが第１乱数を取得するタイミング及び第２乱数を取得するタイミングを示すタイムチャートである。 第４の実施形態の別形態における抽選用乱数を説明するための説明図である。 （ａ）～（ｃ）第５の実施形態における抽選用乱数を説明するための説明図である。 制御ＩＣにて実行される通常処理を示すフローチャートである。 制御ＩＣにて実行される抽選処理を示すフローチャートである。 （ａ）通常モード用抽選テーブルの一例を示す図であり、（ｂ）各乱数群に設定されている数値情報の一部を示すテーブルである。 制御ＩＣにて実行されるＡＴ状態管理処理を示すフローチャートである。 （ａ）制御ＩＣにて実行される上乗せ抽選処理を示すフローチャートであり、（ｂ）制御ＩＣにて実行される継続抽選処理を示すフローチャートである。 制御ＩＣにて実行されるＢＢ用処理を示すフローチャートである。 第６の実施形態におけるハード乱数回路の構成を説明するためのブロック図である。 第７の実施形態におけるハード乱数回路の構成を説明するためのブロック図である。 コントロール側ＣＰＵにおける管理動作を説明するためのフローチャートである。 制御ＩＣにおけるＡＴ状態管理処理を説明するためのフローチャートである。 第８の実施形態におけるパチンコ機の遊技盤の構成を示す正面図である。 作動口用回収通路及び作動口入賞検知センサを説明するための作動口用回収通路の縦断面図である。 ハード乱数回路の電気的構成を説明するためのブロック図である。 当否抽選などに用いられる各種カウンタの内容を説明するための説明図である。 制御ＩＣにおけるタイマ割込み処理を示すフローチャートである。 制御ＩＣにおける特図特電制御処理を示すフローチャートである。 （ａ）ＲＡＭの構成を示すブロック図であり、（ｂ）制御ＩＣにおける保留情報の取得処理を示すフローチャートである。 制御ＩＣにおける乱数取得処理を示すフローチャートである。 制御ＩＣにおけるエラー対応処理を示すフローチャートである。 制御ＩＣが大当たり乱数を取得するタイミングを示すタイムチャートである。 制御ＩＣがラッチ指示信号を送信するタイミングを示すタイムチャートである。

＜第１の実施形態＞
以下、遊技機の一種であるスロットマシンに本発明を適用した場合の第１の実施形態を、図面に基づいて詳細に説明する。図１はスロットマシン１０の正面図である。

スロットマシン１０は、その外殻を形成する筐体１１を備えている。筐体１１は、複数の木製パネルが固定されることにより、全体として前方に開放された箱状に形成されている。筐体１１の前面側には、前面扉１２が取り付けられている。前面扉１２はその左側部を回動軸として、筐体１１の内部空間を開閉可能とするように筐体１１に支持されている。なお、前面扉１２は、その裏面に設けられた施錠装置によって開放不能に施錠状態とされており、この施錠状態は、キーシリンダ１４への所定のキーによる解錠操作により解除される。

前面扉１２の中央部上寄りには、遊技者に遊技状態を報知する遊技パネル２０が設けられている。遊技パネル２０には、縦長の３つの表示窓部２１Ｌ，２１Ｍ，２１Ｒが横並びとなるように形成されている。表示窓部２１Ｌ，２１Ｍ，２１Ｒは透明又は半透明な材質により形成されており、各表示窓部２１Ｌ，２１Ｍ，２１Ｒを通じてスロットマシン１０の内部が視認可能な状態となっている。

筐体１１にはリールユニット３１が設けられている。リールユニット３１は、円筒状にそれぞれ形成された左リール３２Ｌ、中リール３２Ｍ及び右リール３２Ｒを備えている。各リール３２Ｌ，３２Ｍ，３２Ｒは、その中心軸線が当該リールの回転軸線となるように回転可能に支持されている。各リール３２Ｌ，３２Ｍ，３２Ｒの回転軸線は略水平方向に延びる同一軸線上に配設され、それぞれのリール３２Ｌ，３２Ｍ，３２Ｒが各表示窓部２１Ｌ，２１Ｍ，２１Ｒと１対１で対応している。したがって、各リール３２Ｌ，３２Ｍ，３２Ｒの表面の一部はそれぞれ対応する表示窓部２１Ｌ，２１Ｍ，２１Ｒを通じて視認可能な状態となっている。また、リール３２Ｌ，３２Ｍ，３２Ｒが正回転すると、各表示窓部２１Ｌ，２１Ｍ，２１Ｒを通じてリール３２Ｌ，３２Ｍ，３２Ｒの表面は上から下へ向かって移動しているかのように映し出される。

これら各リール３２Ｌ，３２Ｍ，３２Ｒは、それぞれが図示しないステッピングモータに連結されており、各ステッピングモータの駆動により各リール３２Ｌ，３２Ｍ，３２Ｒが個別に、即ちそれぞれ独立して回転駆動し得る構成となっている。

各リール３２Ｌ，３２Ｍ，３２Ｒを利用したゲームの開始操作及び停止操作を遊技者が行うための各種操作部は、遊技パネル２０の下方において当該遊技パネル２０よりもスロットマシン１０前方に膨出させて設けられた操作用膨出部２５に集約配置されている。当該操作用膨出部２５に集約配置されている各種操作部について以下に詳細に説明する。

操作用膨出部２５の前面左側には、各リール３２Ｌ，３２Ｍ，３２Ｒの回転を開始させるために操作されるスタートレバー４１が設けられている。メダルがベットされているときにこのスタートレバー４１が操作されると、各リール３２Ｌ，３２Ｍ，３２Ｒが一斉に回転を始める。

操作用膨出部２５の前面においてスタートレバー４１の右側には、回転している各リール３２Ｌ，３２Ｍ，３２Ｒを個別に停止させるために操作されるストップボタン４２，４３，４４が設けられている。各ストップボタン４２，４３，４４は停止対象となるリール３２Ｌ，３２Ｍ，３２Ｒに対応する表示窓部２１Ｌ，２１Ｍ，２１Ｒの直下にそれぞれ配置されている。各ストップボタン４２，４３，４４は、左リール３２Ｌが回転を開始してから所定時間が経過すると停止させることが可能な状態となる。

なお、スタートレバー４１の操作に基づき各リール３２Ｌ，３２Ｍ，３２Ｒの回転が開始され、各ストップボタン４２，４３，４４の操作に基づき各リール３２Ｌ，３２Ｍ，３２Ｒが回転を停止して、遊技媒体の付与及び遊技状態の管理といった各種処理の実行が完了するまでが、１回のゲーム（又は遊技回）に相当する。

操作用膨出部２５の上面右側には、メダルを投入するためのメダル投入口４５が設けられている。メダル投入口４５から投入されたメダルは、前面扉１２の背面に設けられたセレクタ５２によって、投入可能時であれば筐体１１内のホッパ装置５３へ導かれ、投入不可時であれば前面扉１２の前面下部に設けられたメダル排出口５８からメダル受け皿５９へと導かれる。なお、ホッパ装置５３は、有効ライン上にメダルの付与に対応した入賞が成立した場合に、貯留タンクに貯留されたメダルを、メダル排出口５８を通じてメダル受け皿５９に払い出す機能を有している。

操作用膨出部２５の前面においてメダル投入口４５の下方となる位置には、メダル投入口４５に投入されたメダルがセレクタ５２内に詰まった際に押される返却ボタン４６が設けられている。また、操作用膨出部２５の上面左側には、後述する主制御装置１４０のＲＡＭ１４４に記憶された仮想メダルを一度にベット可能な最大分投入するための第１クレジット投入ボタン４７と、仮想メダルを一度に２枚投入するための第２クレジット投入ボタン４８と、仮想メダルを一度に１枚投入するための第３クレジット投入ボタン４９とが設けられている。なお、本スロットマシン１０において遊技媒体とは、メダル及び仮想メダルを含む概念である。

操作用膨出部２５の前面においてスタートレバー４１の左方となる位置には、精算ボタン５１が設けられている。本スロットマシン１０では、所定の最大値（メダル５０枚分）となるまでの余剰の投入メダルや入賞時の払出メダルを仮想メダルとして後述する主制御装置１４０のＲＡＭ１４４に記憶するクレジット機能を有しており、仮想メダルが貯留記憶されている状況下で精算ボタン５１を操作された場合、仮想メダルが現実のメダルとしてメダル排出口５８から払い出されるようになっている。

筐体１１の内部においてホッパ装置５３の左方には、電源装置５４が設けられている。電源装置５４には、電源投入時や電源遮断時に操作される電源スイッチと、スロットマシン１０の各種状態をリセットするためのリセットボタンと、スロットマシン１０の設定状態を「設定１」から「設定６」の範囲で変更するために操作される設定キー挿入孔と、を備えている。

＜各リール３２Ｌ，３２Ｍ，３２Ｒに付されている図柄＞
次に、各リール３２Ｌ，３２Ｍ，３２Ｒに付されている図柄について説明する。

図２には、左リール３２Ｌ，中リール３２Ｍ，右リール３２Ｒの図柄配列が示されている。同図に示すように、各リール３２Ｌ，３２Ｍ，３２Ｒには、それぞれ２１個の図柄が一列に配置されている。また、各リール３２Ｌ，３２Ｍ，３２Ｒに対応して番号が０～２０まで付されているが、これら番号は主制御装置１４０が表示窓部２１Ｌ，２１Ｍ，２１Ｒから視認可能な状態となっている図柄を認識するための番号であり、リール３２Ｌ，３２Ｍ，３２Ｒに実際に付されているわけではない。但し、以下の説明では当該番号を使用して説明する。

図柄としては、「ベル」図柄（例えば、左リール３２Ｌの２０番目）、「リプレイ」図柄（例えば、左リール３２Ｌの１９番目）、「スイカ」図柄（例えば、左リール３２Ｌの１８番目）、「赤７」図柄（例えば、左リール３２Ｌの１５番目）、「ＢＡＲ」図柄（例えば、左リール３２Ｌの１０番目）、「チェリー」図柄（例えば、左リール３２Ｌの９番目）、「白７」図柄（例えば、左リール３２Ｌの５番目）の７種類がある。そして、各リール３２Ｌ，３２Ｍ，３２Ｒにおいて各種図柄の数や配置順序は全く異なっている。

図３は、表示窓部２１Ｌ，２１Ｍ，２１Ｒの正面図である。各表示窓部２１Ｌ，２１Ｍ，２１Ｒは、対応するリール３２Ｌ，３２Ｍ，３２Ｒに付された２１個の図柄のうち図柄全体が視認可能となる図柄が３個となるように形成されている。このため、各リール３２Ｌ，３２Ｍ，３２Ｒがすべて停止している状態では、３×３＝９個の図柄が表示窓部２１Ｌ，２１Ｍ，２１Ｒを介して視認可能な状態となる。

本スロットマシン１０では、各リール３２Ｌ，３２Ｍ，３２Ｒの図柄が視認可能となる位置を結ぶようにして、１本のメインラインＭＬが設定されている。メインラインＭＬは、左リール３２Ｌの中段図柄、中リール３２Ｍの中段図柄及び右リール３２Ｒの中段図柄を結んだラインである。規定数の遊技媒体がベットされた状態で各リール３２Ｌ，３２Ｍ，３２Ｒの回転が開始され、当該メインラインＭＬ上に当選役に対応した入賞が成立した場合には、遊技媒体の付与という利益、再遊技という利益及び遊技状態の移行のうち少なくとも１つが付与される。

つまり、本スロットマシン１０では、入賞が成立し得るラインとして１本のメインラインＭＬのみが設定されている。そして、当該メインラインＭＬは一直線に延びるラインとして設定されている。したがって、左リール３２Ｌの上段図柄、中リール３２Ｍの中段図柄及び右リール３２Ｒの下段図柄を結んだサブラインＳ１と、左リール３２Ｌの上段図柄、中リール３２Ｍの上段図柄及び右リール３２Ｒの上段図柄を結んだサブラインＳ２と、左リール３２Ｌの下段図柄、中リール３２Ｍの下段図柄及び右リール３２Ｒの下段図柄を結んだサブラインＳ３と、左リール３２Ｌの下段図柄、中リール３２Ｍの中段図柄及び右リール３２Ｒの上段図柄を結んだサブラインＳ４といったライン上に、入賞対象となる図柄の組合せが成立したとしても、入賞は成立しない。

以下、図４を参照しながら、入賞となる図柄の組合せと、入賞となった場合に付与される特典との対応関係を説明する。図４は、入賞となる図柄の組合せと、入賞となった場合に付与される特典との対応関係を説明するための説明図である。

遊技媒体の付与が行われる小役入賞としては、第１補填入賞、第２補填入賞、第３補填入賞、ベル入賞、スイカ入賞、及びチェリー入賞がある。詳細には、メインラインＭＬ上において左リール３２Ｌの停止図柄が「ベル」図柄であり、中リール３２Ｍの停止図柄が「リプレイ」図柄であり、右リール３２Ｒの停止図柄が「ベル」図柄である場合、第１補填入賞となる。また、メインラインＭＬ上において左リール３２Ｌの停止図柄が「スイカ」図柄であり、中リール３２Ｍの停止図柄が「ベル」図柄であり、右リール３２Ｒの停止図柄が「ベル」図柄である場合、第２補填入賞となる。また、メインラインＭＬ上において左リール３２Ｌの停止図柄が「リプレイ」図柄であり、中リール３２Ｍの停止図柄が「ベル」図柄であり、右リール３２Ｒの停止図柄が「ベル」図柄である場合、第３補填入賞となる。第１補填入賞～第３補填入賞のいずれかとなった場合における遊技媒体の付与対象数は、後述するＢＢ状態以外の遊技状態であれば「１」となる。一方、第１補填入賞～第３補填入賞は後述するＢＢ状態においては成立対象から除外される。

メインラインＭＬ上において左リール３２Ｌの停止図柄が「ベル」図柄であり、中リール３２Ｍの停止図柄が「ベル」図柄であり、右リール３２Ｒの停止図柄が「ベル」図柄である場合、ベル入賞となる。ベル入賞となった場合における遊技媒体の付与対象数は、後述するＢＢ状態以外の遊技状態であれば「９」となり、後述するＢＢ状態であれば「８」となる。

メインラインＭＬ上において左リール３２Ｌの停止図柄が「スイカ」図柄であり、中リール３２Ｍの停止図柄が「スイカ」図柄及び「チェリー」図柄のいずれかであり、右リール３２Ｒの停止図柄が「スイカ」図柄及び「白７」図柄のいずれかである場合、スイカ入賞となる。スイカ入賞となった場合における遊技媒体の付与対象数は、ＢＢ状態以外の遊技状態であれば「７」となり、後述するＢＢ状態であれば「８」となる。

メインラインＭＬ上において左リール３２Ｌの停止図柄が「チェリー」図柄となった場合、中リール３２Ｍの停止図柄及び右リール３２Ｒの停止図柄がいずれであったとしてもチェリー入賞となる。チェリー入賞となった場合における遊技媒体の付与対象数は、ＢＢ状態以外の遊技状態であれば「２」となる。一方、チェリー入賞はＢＢ状態においては成立対象から除外される。

遊技媒体をベットすることなく次ゲームの遊技を行うことが可能な再遊技の特典が付与される入賞として、通常リプレイ入賞、第１ＲＴリプレイ入賞、第２ＲＴリプレイ入賞、第１転落リプレイ入賞及び第２転落リプレイ入賞がある。詳細には、メインラインＭＬ上において左リール３２Ｌの停止図柄が「リプレイ」図柄であり、中リール３２Ｍの停止図柄が「リプレイ」図柄であり、右リール３２Ｒの停止図柄が「リプレイ」図柄である場合、又は左リール３２Ｌの停止図柄が「リプレイ」図柄であり、中リール３２Ｍの停止図柄が「チェリー」図柄であり、右リール３２Ｒの停止図柄が「ベル」図柄である場合、通常リプレイ入賞となる。メインラインＭＬ上において左リール３２Ｌの停止図柄が「ベル」図柄であり、中リール３２Ｍの停止図柄が「リプレイ」図柄であり、右リール３２Ｒの停止図柄が「リプレイ」図柄である場合、第１ＲＴリプレイ入賞となる。メインラインＭＬ上において左リール３２Ｌの停止図柄が「スイカ」図柄であり、中リール３２Ｍの停止図柄が「リプレイ」図柄であり、右リール３２Ｒの停止図柄が「リプレイ」図柄である場合、第２ＲＴリプレイ入賞となる。メインラインＭＬ上において左リール３２Ｌの停止図柄が「リプレイ」図柄であり、中リール３２Ｍの停止図柄が「チェリー」図柄であり、右リール３２Ｒの停止図柄が「リプレイ」図柄である場合、第１転落リプレイ入賞となる。メインラインＭＬ上において左リール３２Ｌの停止図柄が「リプレイ」図柄であり、中リール３２Ｍの停止図柄が「リプレイ」図柄であり、右リール３２Ｒの停止図柄が「ベル」図柄である場合、第２転落リプレイ入賞となる。

上記いずれかのリプレイ入賞となった場合、遊技媒体の新たなベットを不要としながら次ゲームの遊技を行うことが可能となる。具体的には、遊技媒体を３枚ベットしたゲームにおいていずれかのリプレイ入賞となった場合、遊技媒体の新たなベットを不要としながら、３枚ベット状態で次ゲームの遊技を開始することが可能となる。

上記各種リプレイ入賞のうち、第１ＲＴリプレイ入賞、第２ＲＴリプレイ入賞、第１転落リプレイ入賞及び第２転落リプレイ入賞は、リプレイ入賞の特典の付与契機となるだけではなく抽選モードの移行契機となる。本スロットマシン１０では役の抽選処理（図１１）において抽選対象となる役の種類及び各役の当選確率が相違するように複数種類の抽選モードが設定されており、これら抽選モード間の移行は抽選モードの移行契機となるリプレイ入賞が成立した場合に発生する。

遊技状態の移行のみが行われる状態移行入賞として、第１ＢＢ入賞及び第２ＢＢ入賞がある。詳細には、メインラインＭＬ上において左リール３２Ｌの停止図柄が「赤７」図柄であり、中リール３２Ｍの停止図柄が「赤７」図柄であり、右リール３２Ｒの停止図柄が「赤７」図柄である場合、第１ＢＢ入賞となる。メインラインＭＬ上において左リール３２Ｌの停止図柄が「白７」図柄であり、中リール３２Ｍの停止図柄が「白７」図柄であり、右リール３２Ｒの停止図柄が「白７」図柄である場合、第２ＢＢ入賞となる。第１ＢＢ入賞又は第２ＢＢ入賞が成立した場合には、遊技状態がＢＢ状態に移行する。ここで、ＢＢ状態とは、当該ＢＢ状態以外のいずれの遊技状態よりも単位ゲーム数あたりの遊技媒体の付与期待数が高くなる遊技状態である。

具体的には、ベル入賞の成立を可能とさせる役に他の遊技状態の場合よりも高い確率（例えば１／２）で当選するとともに、当該役に当選した場合には各リール３２Ｌ，３２Ｍ，３２Ｒの停止順序及び各リール３２Ｌ，３２Ｍ，３２Ｒの回転位置に対するストップボタン４２～４４の停止操作タイミングとは無関係にベル入賞が成立することとなる。また、スイカ入賞の成立を可能とさせる役に他の遊技状態の場合よりも高い確率（例えば１／４）で当選するとともに、当該役に当選した場合には各リール３２Ｌ，３２Ｍ，３２Ｒの停止順序及び各リール３２Ｌ，３２Ｍ，３２Ｒの回転位置に対するストップボタン４２～４４の停止操作タイミングとは無関係にスイカ入賞が成立することとなる。これにより、ＢＢ状態において遊技媒体の付与対象となる入賞が複数種類存在している構成であっても、遊技媒体の付与対象となる入賞に対応する役に当選した場合にはその当選役に対応する入賞が確実に成立することとなる。また、これらベル入賞及びスイカ入賞が成立した場合における遊技媒体の付与数は同一の数となっており、具体的には「８」となっている。これにより、ＢＢ状態において遊技媒体の付与対象となる入賞が複数種類存在している構成であっても、当該入賞が成立した場合における遊技媒体の付与数は入賞の種類に関係なく同一数となる。

ＢＢ状態は、複数ゲームに亘って継続し、ゲームの実行内容に応じた事象の発生に基づき終了条件が成立した場合に終了する。当該終了条件は任意であるが、本スロットマシン１０ではＢＢ状態が開始されてから付与された遊技媒体の合計数が終了基準数以上となることが終了条件として設定されている。ＢＢ状態には第１ＢＢ状態と第２ＢＢ状態とが設定されており、これら第１ＢＢ状態と第２ＢＢ状態とで終了基準数が相違している。第１ＢＢ状態は終了基準数が、ＢＢ状態において遊技媒体の付与対象となる入賞が成立した場合の固定付与数の５倍よりも多い数であって当該固定付与数の６倍以下の数となっている。具体的には「４１」に設定されている。一方、第２ＢＢ状態は終了基準数が、ＢＢ状態において遊技媒体の付与対象となる入賞が成立した場合の固定付与数の１１倍よりも多い数であって当該固定付与数の１２倍以下の数となっている。具体的には「８９」に設定されている。当該構成であることにより第１ＢＢ状態では遊技媒体の付与対象となる入賞が確実に６回のみ成立し、第２ＢＢ状態では遊技媒体の付与対象となる入賞が確実に１２回のみ成立する。また、上記のとおりＢＢ状態において遊技媒体の付与対象となる入賞が複数種類存在している構成において遊技媒体の付与対象となる入賞に対応する役に当選した場合にはその当選役に対応する入賞が確実に成立することとなる。したがって、第１ＢＢ状態では遊技媒体の付与対象となる入賞に対応する役に当選するゲームが確実に６ゲームのみ発生し、第２ＢＢ状態では遊技媒体の付与対象となる入賞に対応する役に当選するゲームが確実に１２ゲームのみ発生する。

＜各種報知及び各種演出を実行するための装置＞
次に、各種報知及び各種演出を実行するための装置について説明する。

前面扉１２の上部には、図１に示すように、上部ランプ６４が設けられているとともに画像表示装置６６が設けられており、前面扉１２の下部には、スピーカ６５が設けられている。上部ランプ６４は、スロットマシン１０において異常が発生した場合に当該異常に対応した態様で発光制御されるとともに、入賞結果に応じた態様で発光制御される。また、上部ランプ６４は、画像表示装置６６における表示演出に対応した発光演出が行われるように発光制御される。スピーカ６５は左右一対として設けられており、スロットマシン１０において異常が発生した場合に当該異常に対応した音又は音声が出力されるように音出力制御されるとともに、入賞結果に対応した音又は音声が出力されるように音出力制御される。また、スピーカ６５は、画像表示装置６６における表示演出に対応した音出力演出が行われるように音出力制御される。

画像表示装置６６は表示面６６ａを有しており、スロットマシン１０において異常が発生した場合には当該異常に対応した画像が当該表示面６６ａにて表示されるように表示制御される。また、画像表示装置６６は、内部抽選における役の当選結果及び各ゲームにおける入賞結果に対応した画像が表示面６６ａにて表示されるように表示制御される。

＜スロットマシン１０の電気的構成＞
次に、本スロットマシン１０の電気的構成について、図５のブロック図に基づいて説明する。

主制御装置１４０は、遊技の主たる制御を司る主制御基板１４１を具備している。主制御基板１４１には、ハード乱数回路１４６と制御ＩＣ１４８とを備えているＭＰＵ１４２が搭載されている。ハード乱数回路１４６は、役の当否抽選に用いられる乱数を更新する乱数発生手段等を備えている。ハード乱数回路１４６の詳細は後述する。なお、ＭＰＵ１４２に対してハード乱数回路１４６及び制御ＩＣ１４８が１チップ化されていることは必須の構成ではなく、それぞれが個別にチップ化された構成としてもよい。

制御ＩＣ１４８はプログラムを利用してメイン処理（図７）及びタイマ割込み処理（図８）を実行するＣＰＵである。当該制御ＩＣ１４８には、当該制御ＩＣ１４８により実行される各種の制御プログラムや固定値データを記憶したＲＯＭ１４３と、そのＲＯＭ１４３内に記憶される制御プログラムの実行に際して各種のデータ等を一時的に記憶するためのメモリであるＲＡＭ１４４とが内蔵されている。また、制御ＩＣ１４８には、所定周期のクロック信号を出力するクロック回路１４５が設けられており、さらにクロック回路１４５と制御ＩＣ１４８の制御部との間の信号経路の途中位置には分周回路１４７が設けられている。

分周回路１４７は、クロック回路１４５からのクロック信号の周期を変更する周波数変更手段として機能し、タイマ割込み処理の起動タイミングを制御ＩＣ１４８にて特定するための変更クロック信号を出力するように構成されている。詳細には、分周回路１４７は、特定周期である１．４９ｍｓｅｃ周期の間隔の変更クロック信号を制御ＩＣ１４８に出力する。制御ＩＣ１４８では、かかる変更クロック信号の立ち上がり又は立ち下りといった特定の信号形態の発生を確認する処理を実行し、特定の信号形態の発生を少なくとも一の条件として定期処理（タイマ割込み処理）を起動する。この場合、定期処理の実行周期は、変更クロック信号の周期（１．４９ｍｓｅｃ）である。

なお、制御ＩＣ１４８に対してＲＯＭ１４３及びＲＡＭ１４４が１チップ化されていることは必須の構成ではなく、それぞれが個別にチップ化された構成としてもよい。

ＭＰＵ１４２には、入力ポート及び出力ポートがそれぞれ設けられている。ＭＰＵ１４２の入力側には、リールユニット３１（より詳しくは各リール３２Ｌ，３２Ｍ，３２Ｒが１回転したことを個別に検出するリールインデックスセンサ）、各ストップボタン４２，４３，４４の操作を個別に検出するストップ検出センサ４２ａ，４３ａ，４４ａ、メダル投入口４５から投入されたメダルを検出する投入メダル検出センサ４５ａ、各クレジット投入ボタン４７，４８，４９の操作を個別に検出するクレジット投入検出センサ４７ａ，４８ａ，４９ａ、精算ボタン５１の操作を検出する精算検出センサ５１ａ、ホッパ装置５３の払出検出センサ、リセットボタン５６の操作を検出するリセット検出センサ５６ａ、設定キー挿入孔５７に設定キーが挿入されたことを検出する設定キー検出センサ５７ａ等の各種センサが接続されており、これら各センサからの信号はＭＰＵ１４２に入力される。

ここで、スタートレバー４１の操作を検出するスタート検出センサ４１ａからの検知信号ＳＧ１はハード乱数回路１４６と制御ＩＣ１４８とに入力される。検知信号ＳＧ１は、遊技者によりスタートレバー４１が押下げ操作された場合にＬＯＷ状態からＨＩ状態に立ち上がり、当該押下げ操作が終了した場合にＨＩ状態からＬＯＷ状態に戻る信号である。スタート検出センサ４１ａとハード乱数回路１４６との接続態様、及びスタート検出センサ４１ａと制御ＩＣ１４８との接続態様の詳細については後述する。

ＭＰＵ１４２の出力側には、リールユニット３１（より詳しくは各リール３２Ｌ，３２Ｍ，３２Ｒを回転させるためのステッピングモータ）、ホッパ装置５３の払出モータ、サブ制御装置１５０等が接続されている。各ゲームにおいてはリールユニット３１の各リール３２Ｌ，３２Ｍ，３２Ｒの回転駆動制御がＭＰＵ１４２により行われるとともに、小役入賞が成立してメダルの払い出しを実行する場合にはホッパ装置５３の駆動制御がＭＰＵ１４２により行われる。また、サブ制御装置１５０には、各ゲームの各タイミングでＭＰＵ１４２からコマンドが送信される。

ＭＰＵ１４２の入力側には、電源装置５４に設けられた停電監視回路が接続されている（図示略）。電源装置５４には、主制御装置１４０をはじめとしてスロットマシン１０の各電子機器に駆動電力を供給する電源部及び停電監視回路が搭載されており、停電監視回路は、外部電源から電源部に印加されている電圧を監視し、当該電圧が基準電圧以下となった場合にＭＰＵ１４２に停電信号を出力する。ＭＰＵ１４２は、停電信号を受信することにより停電時処理を実行し、復電後において停電前の処理状態への復帰を可能とする。また、電源装置５４には、外部電源からの動作電力の供給が遮断されている状況において電断中電力としてバックアップ電力をＲＡＭ１４４に供給するための電断中電源部が設けられている。これにより、外部電源からの動作電力の供給が遮断されている状況であっても、電断中電源部においてバックアップ電力を供給可能な状況（例えば１日や２日）ではＲＡＭ１４４においてデータが記憶保持される。但し、電源装置５４に設けられたリセットボタンを押圧操作した状態でスロットマシン１０の電源のＯＮ操作を行うことで、ＲＡＭ１４４に記憶保持されているデータは初期化される。

サブ制御装置１５０は、各種報知や各種演出の実行制御を実行するためのサブ制御基板１５１を具備している。サブ制御基板１５１には、ＭＰＵ１５２が搭載されている。ＭＰＵ１５２には、当該ＭＰＵ１５２により実行される各種の制御プログラムや固定値データを記憶したＲＯＭ１５３と、そのＲＯＭ１５３内に記憶される制御プログラムの実行に際して各種のデータ等を一時的に記憶するためのメモリであるＲＡＭ１５４と、所定周波数の矩形波を出力するクロック回路１５５と、割込回路、データ入出力回路、乱数発生回路などが内蔵されている。

なお、ＭＰＵ１５２に対してＲＯＭ１５３及びＲＡＭ１５４が１チップ化されていることは必須の構成ではなく、それぞれが個別にチップ化された構成としてもよい。また、ＲＡＭ１５４には、外部電源からの動作電力の供給が遮断されている状況において電源装置５４の電断中電源部からバックアップ電力が供給され、当該バックアップ電力が供給されている状況（例えば１日や２日）ではＲＡＭ１５４においてデータが記憶保持される。但し、電源装置５４に設けられたリセットボタン５６を押圧操作した状態でスロットマシン１０の電源のＯＮ操作を行うことで、ＲＡＭ１５４に記憶保持されているデータは初期化される。

ＭＰＵ１５２には、入力ポート及び出力ポートがそれぞれ設けられている。ＭＰＵ１５２の入力側には、既に説明したとおり主制御装置１４０のＭＰＵ１４２が接続されており、当該ＭＰＵ１４２から各種コマンドを受信する。

ＭＰＵ１５２の出力側には、上部ランプ６４、スピーカ６５、画像表示装置６６が接続されている。ＭＰＵ１５２は、主制御装置１４０のＭＰＵ１４２から受信したコマンドに基づき、上部ランプ６４の発光制御、スピーカ６５の音出力制御、及び画像表示装置６６の表示制御を実行することで、各種報知や各種演出が行われるようにする。

なお、以下の説明では説明の便宜上、主制御装置１４０のＭＰＵ１４２、ＲＯＭ１４３及びＲＡＭ１４４をそれぞれ主側ＭＰＵ１４２、主側ＲＯＭ１４３及び主側ＲＡＭ１４４といい、サブ制御装置１５０のＭＰＵ１５２、ＲＯＭ１５３及びＲＡＭ１５４をそれぞれサブ側ＭＰＵ１５２、サブ側ＲＯＭ１５３及びサブ側ＲＡＭ１５４という。

＜主制御基板１４１の構成＞
次に、主制御基板１４１の構成について図６のブロック図を用いて詳細に説明する。

図６に示すように、制御ＩＣ１４８は入力端子ＴＡ１～ＴＡ３及び出力端子ＴＡ４を備えている。また、図６に示すように、ハード乱数回路１４６は、役の当否判定に用いられる乱数を更新するための更新回路１０１と、当該更新回路１０１にて更新される乱数が書き込まれるラッチレジスタ１０２と、検知信号ＳＧ１を利用してスタートレバー４１が操作されたタイミングを把握することができるコントロール回路１０３と、を備えている。

コントロール回路１０３は、プログラムを利用して処理を実行するＣＰＵ１１４を備えている。コントロール回路１０３が備えているＣＰＵ１１４をコントロール側ＣＰＵ１１４とする。コントロール側ＣＰＵ１１４は、管理動作（図１９）を実行するためのプログラムが記憶されているＲＯＭ１１５と、情報を一時記憶するための領域を有しているＲＡＭ１１６と、入力端子ＴＢ１，ＴＢ２と、出力端子ＴＢ３，ＴＢ４と、を備えている。

ここで、コントロール側ＣＰＵ１１４は、管理動作（図１９）において、コントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１のＬＯＷ状態からＨＩ状態への立ち上がりを検出し、当該検出のタイミングから１２．８μｓが経過するまで検知信号ＳＧ１のＨＩ状態が維持されたと判定することを条件として、ラッチレジスタ１０２にパルス信号であるラッチ信号を送信するとともに、ラッチ済みステータス１１３に「１」を設定する。管理動作の詳細は後述する。

次に、スタート検出センサ４１ａと制御ＩＣ１４８との接続態様、及びスタート検出センサ４１ａとハード乱数回路１４６との接続態様について説明する。図６に示すように、スタート検出センサ４１ａから出る１本の信号線は主制御基板１４１上で２本に分岐している。当該信号線の一方は制御ＩＣ１４８の入力端子ＴＡ１に接続されているとともに、当該信号線の他方はハード乱数回路１４６を構成しているコントロール側ＣＰＵ１１４の入力端子ＴＢ１に接続されている。このため、分岐後の一方の信号線にノイズが混入した場合に、当該ノイズの影響が他方にまで及ぶ事態を避けることができる。

次に、更新回路１０１について説明する。図６に示すように、更新回路１０１は所定の周波数（例えば１６ＭＨｚ）のクロック信号を出力するクロック回路１０４と、各更新タイミングにおいて更新されるＭ系列乱数を生成する乱数発生回路１０６と、乱数が格納される乱数カウンタ１０５と、を備えている。ここで、制御ＩＣ１４８は、制御ＩＣ１４８内のクロック回路１４５（図５）に基づいて動作する。一方、更新回路１０１は、制御ＩＣ１４８内のクロック回路１４５とは独立して動作する更新回路１０１内のクロック回路１０４に基づいて動作する。このため、更新回路１０１における乱数の更新タイミングは制御ＩＣ１４８にて実行されている処理に影響されない。

乱数カウンタ１０５は、２バイトの記憶領域を有しており、当該乱数カウンタ１０５には「１」～「６５５３５」の乱数が記憶される。２バイトの記憶領域は、１６個のポジティブエッジ型のＤフリップフロップ回路（Ｄ－ＦＦ）から構成されている。乱数カウンタ１０５を構成するＤ－ＦＦを乱数カウンタ用Ｄ－ＦＦ１０５ａ～１０５ｐとする。乱数カウンタ用Ｄ－ＦＦ１０５ａ～１０５ｐは、入力端子としてクロック端子（ＣＬＫ端子）とＤ端子とクリア端子（ＣＬＲ端子）とを備えているとともに、出力端子としてＱ端子を備えている。

図６に示すように、クロック回路１０４から出ている信号線は更新回路１０１内で２本に分岐しており、分岐後の信号線の一方は更新回路１０１内でさらに１６本に分岐して１６個の乱数カウンタ用Ｄ－ＦＦ１０５ａ～１０５ｐのＣＬＫ端子に接続されている。このため、乱数カウンタ用Ｄ－ＦＦ１０５ａ～１０５ｐのＣＬＫ端子にはクロック回路１０４から出力されるクロック信号が入力される。

また、クロック回路１０４から出て分岐した信号線の他方は反転回路１０７を介して乱数発生回路１０６に接続されている。反転回路１０７を介して乱数発生回路１０６に入力されている信号の立ち上がりを契機として、乱数発生回路１０６から乱数カウンタ用Ｄ－ＦＦ１０５ａ～１０５ｐのＤ端子に対して出力されている１６ビットのデータが更新される。乱数カウンタ用Ｄ－ＦＦ１０５ａ～１０５ｐは、ＣＬＫ端子に入力されている信号が立ち上がったタイミングにおいてＤ端子に入力されている信号をＱ端子から出力している状態となる。

乱数発生回路１０６にて生成されている乱数の更新タイミングと、乱数カウンタ１０５に記憶されている乱数の更新タイミングとは、クロック回路１０４から出力されている信号の周期の半分ずれている。このため、更新回路１０１において、乱数発生回路１０６から出力されているデータの更新と、乱数カウンタ１０５において１６個の乱数カウンタ用Ｄ－ＦＦ１０５ａ～１０５ｐのＱ端子から出力されている信号の更新とが交互に繰り返される。

詳細には、クロック回路１０４から出力されるクロック信号が１６ＭＨｚであるため、当該クロック信号は６２．５ｎｓの周期で立ち上がる。このため、乱数発生回路１０６におけるデータの更新は６２．５ｎｓの周期で起こり、乱数発生回路１０６におけるデータが更新されてから次のデータに更新されるまでの間に乱数カウンタ１０５におけるデータの更新が行われる。既に説明したとおり、制御ＩＣ１４８にて実行されるタイマ割込み処理の実行周期は１．４９ｍｓｅｃであるため、乱数の更新間隔は、タイマ割込み処理の実行周期よりも十分に短いものとなっている。なお、ポジティブエッジ型のＤ－ＦＦに代えてネガティブエッジ型のＤ－ＦＦを乱数カウンタ用Ｄ－ＦＦ１０５ａ～１０５ｐに用いる構成としてもよい。

ここで、乱数カウンタ１０５に記憶される乱数は１６桁の２進数である。また、乱数発生回路１０６はＭ系列乱数を生成するハード回路である。Ｍ系列乱数は周期を有する疑似乱数である。そして、当該乱数発生回路１０６にて更新されるＭ系列乱数の周期は「６５５３５」である。乱数発生回路１０６では、予め設定されている「０」以外の初期値に基づいて２番目の乱数が生成され、当該２番目の乱数に基づいて３番目の乱数が生成される。このように、乱数発生回路１０６では、１６桁の２進数で表される乱数が更新されていき、乱数カウンタ１０５に対して６５５３５個の数字が１回ずつ出力された後、初期値に戻る。このように、Ｍ系列乱数では予め設定されている初期値によって出力される乱数の順番が決まっており、１周期内に「１」～「６５５３５」の各数字が１回ずつ現れるため、役の当選に対応する数字として設定する数字の数に応じて役に当選する確率を設定することができる。

なお、乱数カウンタ１０５で更新される乱数はＭ系列乱数に限られない。例えば、更新回路１０１が更新タイミングを迎える度に乱数カウンタ１０５に記憶されている乱数に「１」が加算され、乱数カウンタ１０５の値が「６５５３５」となった場合に、乱数カウンタ１０５が「０」クリアされる構成としてもよい。要は、乱数を用いて行われる役の当否判定結果が特定の結果に偏らない構成であればよい。

次に、更新回路１０１の乱数カウンタ１０５に記憶されている乱数の数値情報が書き込まれるラッチレジスタ１０２について説明する。ラッチレジスタ１０２は、更新回路１０１の乱数カウンタ１０５と同様に２バイトの記憶領域を備えている。具体的には、ラッチレジスタ１０２は１６個のポジティブエッジトリガ型のＤ－ＦＦを備えている。ラッチレジスタ１０２を構成するＤ－ＦＦをラッチレジスタ用Ｄ－ＦＦ１０２ａ～１０２ｐとする。ラッチレジスタ用Ｄ－ＦＦ１０２ａ～１０２ｐは、入力端子としてＣＬＫ端子とＤ端子とＣＬＲ端子とを備えているとともに、出力端子としてＱ端子を備えている。

ラッチレジスタ用Ｄ－ＦＦ１０２ａ～１０２ｐのＤ端子には、乱数カウンタ用Ｄ－ＦＦ１０５ａ～１０５ｐのＱ端子から出る信号線が接続されている。詳細には、更新回路１０１の乱数カウンタ１０５に記憶される数値情報、及びラッチレジスタ１０２に記憶される数値情報は共に１６桁の２進数である。乱数カウンタ１０５においてｎ桁目の数値情報が記憶される乱数カウンタ用Ｄ－ＦＦ１０５ａ～１０５ｐのＱ端子は、ラッチレジスタ１０２においてｎ桁目の数値情報を記憶するラッチレジスタ用Ｄ－ＦＦ１０２ａ～１０２ｐのＤ端子と接続されている。ここで、ｎは１～１６の自然数である。

ラッチレジスタ用Ｄ－ＦＦ１０２ａ～１０２ｐのＣＬＫ端子は、コントロール側ＣＰＵ１１４の出力端子ＴＢ４と信号線で接続されている。詳細には、コントロール側ＣＰＵ１１４の出力端子ＴＢ４から出る１本の信号線が１６本に分岐して各ラッチレジスタ用Ｄ－ＦＦ１０２ａ～１０２ｐのＣＬＫ端子に入る構成である。また、ラッチレジスタ用Ｄ－ＦＦ１０２ａ～１０２ｐのＱ端子は制御ＩＣ１４８の入力端子ＴＡ３に接続されている。

次に、制御ＩＣ１４８が役の当否判定に用いる乱数の数値情報を取得するための構成について説明する。コントロール側ＣＰＵ１１４は、当該コントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１がＬＯＷ状態からＨＩ状態に立ち上がり、当該ＨＩ状態が一定時間（１２．８μｓ）維持された場合に、出力端子ＴＢ４からラッチレジスタ用Ｄ－ＦＦ１０２ａ～１０２ｐのＣＬＫ端子に対してラッチ信号を出力する。

ここで、ラッチ信号はＬＯＷ状態からＨＩ状態に立ち上がった後に、ＨＩ状態からＬＯＷ状態に立ち下がるパルス信号である。コントロール回路１０３に入力されている検知信号ＳＧ１が立ち上がってから１２．８μｓ待機する構成とすることにより、コントロール側ＣＰＵ１１４の入力端子ＴＢ１に入る１２．８μｓ未満のノイズを契機としてラッチ信号が送信されることを防ぐことができる。

ラッチレジスタ用Ｄ－ＦＦ１０２ａ～１０２ｐはポジティブエッジトリガ型であるため、コントロール側ＣＰＵ１１４からラッチレジスタ１０２に対してラッチ信号が送信されると、乱数カウンタ１０５に記憶されていた乱数がラッチレジスタ１０２に書き込まれ、当該書き込まれた乱数が制御ＩＣ１４８の入力端子ＴＡ３に出力される。

詳細には、ラッチレジスタ用Ｄ－ＦＦ１０２ａ～１０２ｐのＣＬＫ端子に入力されている信号の立ち上がりに同期して、乱数カウンタ用Ｄ－ＦＦ１０５ａ～１０５ｐのＱ端子から出力されてラッチレジスタ用Ｄ－ＦＦ１０２ａ～１０２ｐのＤ端子に入力されていた数値情報がラッチレジスタ用Ｄ－ＦＦ１０２ａ～１０２ｐのＱ端子から出力されるようになる。制御ＩＣ１４８は、役の当否判定に用いる乱数を取得するタイミングとなった場合に、ラッチレジスタ用Ｄ－ＦＦ１０２ａ～１０２ｐのＱ端子から出力されて制御ＩＣ１４８の入力端子ＴＡ３に入力されている数値情報を取得する。

なお、乱数カウンタ１０５及びラッチレジスタ１０２がポジティブエッジ型のＤ－ＦＦに代えてネガティブエッジ型のＤ－ＦＦを備えている構成としてもよい。また、乱数カウンタ１０５及びラッチレジスタ１０２がＤ－ＦＦに代えてＲＳフリップフロップ回路又はＪＫフリップフロップ回路を備えている構成としてもよい。

次に、ラッチ済みステータス１１３について説明する。図６に示すように、コントロール回路１０３は、乱数カウンタ１０５に記憶されていた乱数がラッチレジスタ１０２に書き込まれるタイミングで「１」が設定されるラッチ済みステータス１１３を備えている。ラッチ済みステータス１１３は、１つのポジティブエッジトリガ型のＴフリップフロップ回路（Ｔ－ＦＦ）から成るステータスレジスタである。Ｔ－ＦＦであるラッチ済みステータスは、図６に示すように、入力端子としてＴ端子１１３ｂ及びＣＬＲ端子１１３ｃを備えているとともに、出力端子としてＱ端子１１３ａを備えている。ラッチ済みステータス１１３は、Ｔ端子１１３ｂに入力される信号のＬＯＷ状態からＨＩ状態への立ち上がりに同期してＱ端子１１３ａから出力する信号を反転させる。

具体的には、Ｑ端子１１３ａから「０」の信号が出力されている状態では、Ｔ端子１１３ｂに入力される信号の立ち上がりに同期して、Ｑ端子１１３ａから出力される信号を「１」に反転する。また、Ｑ端子１１３ａから「１」の信号が出力されている状態では、Ｔ端子１１３ｂに入力される信号の立ち上がりに同期して、Ｑ端子１１３ａから出力される信号を「０」に反転する。Ｑ端子１１３ａから出力される信号は、ＣＬＲ端子１１３ｃに入力される信号がＬＯＷ状態からＨＩ状態に立ち上がった場合に「０」クリアされる。

ここで、ラッチ済みステータス１１３に「０」が設定されている状態とは、ラッチ済みステータス１１３のＱ端子１１３ａから「０」が出力されている状態である。また、ラッチ済みステータス１１３に「１」が設定されている状態とは、ラッチ済みステータス１１３のＱ端子１１３ａから「１」が出力されている状態である。

ラッチ済みステータス１１３のＴ端子１１３ｂはコントロール側ＣＰＵ１１４の出力端子ＴＢ３と１本の信号線で接続されている。コントロール側ＣＰＵ１１４は、ラッチ済みステータス１１３に「０」が設定されている状態において、ラッチ済みステータス１１３のＴ端子１１３ｂに短いパルス信号を送信することにより、ラッチ済みステータス１１３のＱ端子１１３ａから出力されている信号を反転させて、ラッチ済みステータス１１３に「１」を設定する。

具体的には、コントロール側ＣＰＵ１１４は、コントロール側ＣＰＵ１１４の入力端子ＴＢ１に入力されている検知信号ＳＧ１がＬＯＷ状態からＨＩ状態に立ち上がったことを検出し、当該ＨＩ状態が１２．８μｓ以上継続したと判定したタイミングにおいて、出力端子ＴＢ４からラッチレジスタ用Ｄ－ＦＦ１０２ａ～１０２ｐのＣＬＫ端子にラッチ信号を送信するとともに、出力端子ＴＢ３からラッチ済みステータス１１３のＴ端子１１３ｂにパルス信号を送信してラッチ済みステータス１１３に「１」を設定する。このため、ラッチレジスタ１０２に乱数カウンタ１０５に記憶されている乱数の数値情報が書き込まれるタイミングにおいて、ラッチ済みステータス１１３に「１」が設定される。

コントロール側ＣＰＵ１１４は、ラッチ済みステータス１１３に「０」が設定されていることを条件として、出力端子ＴＢ３からラッチ済みステータス１１３のＴ端子１１３ｂに対して出力している信号を立ち上げてラッチ済みステータス１１３のＱ端子１１３ａから出力されている信号をＬＯＷ状態からＨＩ状態に反転させる。これにより、ラッチ済みステータス１１３に「１」が設定されている状態となる。また、ラッチ済みステータス１１３に既に「１」が設定されている場合には、コントロール側ＣＰＵ１１４は、パルス信号を送信することなく、ラッチ済みステータス１１３に「１」が設定されている状態を維持する。このため、ラッチ済みステータス１１３に「１」が設定されている状態においてスタートレバー４１が操作されても、当該操作を契機としてラッチ済みステータス１１３に設定されている値が「１」から「０」に反転することはない。

ここで、コントロール側ＣＰＵ１１４は、当該コントロール側ＣＰＵ１１４の入力端子ＴＢ１に入力されている検知信号ＳＧ１がＬＯＷ状態からＨＩ状態に立ち上がり、当該ＨＩ状態が１２．８μｓ以上継続したと判定した場合には、ラッチ済みステータス１１３に「１」が設定されている場合においても、ラッチレジスタ１０２に対してラッチ信号を出力してラッチレジスタ１０２に記憶されている乱数の数値情報を更新する。

ラッチ済みステータス１１３に「１」が設定されている状態でスタートレバー４１が操作される状況について、具体例を挙げて以下に説明する。コントロール側ＣＰＵ１１４の入力端子ＴＢ１のみにノイズが入ることにより、ラッチ済みステータス１１３に「１」が設定される場合がある。ここで、制御ＩＣ１４８は、ゲーム開始可能な期間であること、制御ＩＣ１４８において検知信号ＳＧ１の立ち上がりが検出されること、及びラッチ済みステータス１１３に「１」が設定されていることを条件としてゲームを開始する。

このため、コントロール側ＣＰＵ１１４の入力端子ＴＢ１に入ったノイズが原因となってラッチ済みステータス１１３に「１」が設定されている状態となっても、制御ＩＣ１４８において検知信号ＳＧ１の立ち上がりが検出されないため、ゲームは開始されずにラッチ済みステータス１１３に「０」が設定されている状態が維持される。当該状態において、スタートレバー４１が操作されると、ラッチ済みステータス１１３に設定されている「１」が維持されたままラッチレジスタ１０２に記憶されている数値情報が今回のスタートレバー４１の操作に対応した乱数の数値情報に更新される。

このように、ラッチ済みステータス１１３に「１」が設定されている状態でスタートレバー４１の操作が行われた場合にラッチレジスタ１０２に記憶されている乱数が更新される構成とすることにより、ノイズを契機としてラッチレジスタ１０２に記憶された乱数が役の当否判定に利用される可能性を低減することができる。

また、ラッチ済みステータス１１３のＱ端子から出ている信号線はコントロール回路１０３上で２本に分岐しており、分岐後の信号線の一方が制御ＩＣ１４８の入力端子ＴＡ２に接続されているとともに、分岐後の信号線の他方がコントロール側ＣＰＵ１１４の入力端子ＴＢ２に接続されている。このため、ラッチ済みステータス１１３のＱ端子１１３ａから出力される信号は制御ＩＣ１４８とコントロール側ＣＰＵ１１４とのそれぞれに入力される。

制御ＩＣ１４８は、当該制御ＩＣ１４８の入力端子ＴＡ２に入力されている信号を把握することにより、コントロール回路１０３のラッチ済みステータス１１３に「１」が設定されているか否かについて判定することができる。また、コントロール側ＣＰＵ１１４は、当該コントロール側ＣＰＵ１１４の入力端子ＴＢ２に入力されている信号を把握することにより、ラッチ済みステータス１１３に「１」が設定されているか否かについて判定することができる。

また、ラッチ済みステータス１１３のＣＬＲ端子１１３ｃは１本の信号線で制御ＩＣ１４８の出力端子ＴＡ４と接続されている。制御ＩＣ１４８は、ラッチ済みステータス１１３のＣＬＲ端子１１３ｃに出力する信号をＬＯＷ状態からＨＩ状態に立ち上げることにより、ラッチ済みステータス１１３を「０」クリアすることができる。

コントロール側ＣＰＵ１１４は、当該コントロール側ＣＰＵ１１４の入力端子ＴＢ１に入力されている検知信号ＳＧ１がＬＯＷ状態からＨＩ状態に立ち上がったことを検出した場合に、タイマカウンタを利用して当該ＨＩ状態が１２．８μｓ維持されたか否かの判定を行う。詳細には、コントロール側ＣＰＵ１１４の入力端子ＴＢ１に入力されている検知信号ＳＧ１のＬＯＷ状態からＨＩ状態への立ち上がりを検出したタイミングにおいてタイマカウンタによるカウントを開始する。カウントが開始されるとタイマカウンタは０．１μｓ単位で時間をカウントする。タイマカウンタが１２．８μｓをカウントし終わるまで検知信号ＳＧ１のＨＩ状態が維持されなかった場合には、タイマカウンタはリセットされる。

次に、制御ＩＣ１４８が当該制御ＩＣ１４８の入力端子ＴＡ３に入力されている乱数を取得する条件について説明する。制御ＩＣ１４８は、１．４９ｍｓ周期で実行されるタイマ割込み処理（図８）の中で、ゲーム開始可能な期間であること、制御ＩＣ１４８に入力されている検知信号ＳＧ１の立ち上がりが検出されたこと、及びラッチ済みステータス１１３に「１」が設定されていることを条件として、制御ＩＣ１４８の入力端子ＴＡ３に入力されている乱数を取得して役の当否判定に用いる。

ラッチ済みステータス１１３に「１」が設定されるタイミングにおいて制御ＩＣ１４８の入力端子ＴＡ３に入力されている乱数が今回のスタートレバー４１の操作に対する乱数に更新されるため、ラッチ済みステータス１１３に「１」が設定されていることを条件として制御ＩＣ１４８が乱数を取得する構成とすることにより、制御ＩＣ１４８が更新前の乱数（前回の乱数）を取得することを回避することができる。

遊技者がスタートレバー４１を操作するタイミングは、制御ＩＣ１４８にてタイマ割込み処理が行われるタイミングに影響されない任意のタイミングである。このため、コントロール回路１０３に入力されている検知信号ＳＧ１が立ち上がってから１２．８μｓが経過する前にタイマ割込み処理が実行されることがある。このとき、制御ＩＣ１４８の入力端子ＴＡ３に入力されている乱数は前回の乱数である。この場合、ラッチ済みステータス１１３に「１」が設定されているという条件が満たされないため、制御ＩＣ１４８は乱数の取得を行わない。この場合には、今回のスタートレバー４１の操作ではゲームが開始されないため、遊技者は再びスタートレバー４１を操作する必要がある。

＜制御ＩＣ１４８により実行される処理＞
次に、制御ＩＣ１４８により実行される処理について説明する。まず、制御ＩＣ１４８への動作電力の供給が開始された場合に当該制御ＩＣ１４８において起動されるメイン処理について図７のフローチャートを参照しながら説明する。

メイン処理ではまず初期化処理を実行する（ステップＳ１０１）。初期化処理では、タイマ割込み処理による割込みを許可し、さらに制御ＩＣ１４８内のレジスタ群及びＩ／Ｏ装置等に対する各種の初期設定を行う。

初期化処理が終了した後は設定キーが設定キー挿入孔５７に挿入されてＯＮ操作が行われているか否かを判定する（ステップＳ１０２）。ＯＮ操作が行われている場合には（ステップＳ１０２：ＹＥＳ）、電源スイッチ５５のＯＮ操作に際してリセットボタン５６がＯＮ操作されていないのであれば（ステップＳ１０３：ＮＯ）、一部クリア処理を実行し（ステップＳ１０４）、電源スイッチ５５のＯＮ操作に際してリセットボタン５６がＯＮ操作されているのであれば（ステップＳ１０３：ＹＥＳ）、全部クリア処理を実行する（ステップＳ１０５）。つまり、主側ＲＡＭ１４４を初期化するための操作が行われることなくスロットマシン１０の設定値の変更が行われる場合には一部クリア処理が実行され、主側ＲＡＭ１４４を初期化するための操作が行われた場合には全部クリア処理が実行される。

一部クリア処理では主側ＲＡＭ１４４における一部のエリアを初期化し、全部クリア処理では主側ＲＡＭ１４４における全部のエリアを初期化する。一部クリア処理では、主側ＲＡＭ１４４においてＢＢ状態であるか否かを示すデータが記憶されたエリア、ＢＢ状態における遊技媒体の合計付与数を示すデータが記憶されたエリア、後述する抽選モードの種類を示すデータが記憶されたエリア及び設定値を示すデータが記憶されたエリアを除く、主側ＲＡＭ１４４の各エリアを「０」クリアする。この場合、当選役が記憶されたエリアは「０」クリアされる。全部クリア処理では、一部クリア処理において「０」クリアの実行対象外とされるエリアを含めて主側ＲＡＭ１４４の全エリアを「０」クリアする。これにより、一部クリア処理が実行されたとしてもＢＢ状態は電源遮断前の状態に維持され、全部クリア処理が実行された場合には電源遮断前の状態とは無関係に通常遊技状態となる。

なお、上記構成に限定されることはなく、ＢＢ状態で電源が遮断された場合において一部クリア処理が実行された場合にはＢＢ状態ではない状態となる構成としてもよい。また、一部クリア処理が実行されたとしても、ＢＢ役に当選したことを示すデータが記憶されたエリアが「０」クリアされない構成としてもよい。

ステップＳ１０４又はステップＳ１０５の処理を実行した後は、当選確率設定処理を実行する（ステップＳ１０６）。当選確率設定処理では、設定キーが挿入されてＯＮ操作されていることを条件として現在の設定値を読み込むとともに、遊技パネル２０に設けられた所定の表示部に現在の設定値を表示する。なお、当選確率設定処理の直前において主側ＲＡＭ１４４における設定値のデータを記憶するためのエリアが初期化されている場合には、所定の表示部に表示される設定値は「設定１」に対応する「１」である。当選確率設定処理では、リセットボタン５６が操作される度に設定値を１更新するとともに、その更新後の設定値を所定の表示部に表示する。なお、設定値が「設定６」である状況でリセットボタン５６が操作された場合には設定値は「設定１」に更新される。スタートレバー４１が操作された後に設定キーのＯＮ操作が解除された場合に当選確率設定処理を終了する。この場合、所定の表示部における設定値の表示が終了される。

当選確率設定処理を実行した後は、復電コマンドをサブ側ＭＰＵ１５２に送信する（ステップＳ１０７）。復電コマンドは、制御ＩＣ１４８への動作電力の供給が開始された後においてメイン処理の実行が終了して通常処理及びタイマ割込み処理の実行が可能となったことをサブ側ＭＰＵ１５２に認識させるためのコマンドである。サブ側ＭＰＵ１５２は復電コマンドを受信することにより、動作電力の供給が開始されたことに対応する処理を実行する。この場合、全部クリア処理（ステップＳ１０５）が実行された場合にはそれに対応するデータが復電コマンドにセットされる。当該データがセットされた復電コマンドを受信した場合、サブ側ＭＰＵ１５２はサブ側ＲＡＭ１５４を初期化し、当該データがセットされていない復電コマンドを受信した場合、サブ側ＭＰＵ１５２はサブ側ＲＡＭ１５４を初期化しない。復電コマンドを送信した後は通常処理に移行する（ステップＳ１０８）。通常処理については後に詳細に説明する。

メイン処理において設定キーのＯＮ操作が行われていない場合（ステップＳ１０２：ＮＯ）、ステップＳ１０９以降の復電処理を実行する。復電処理とは、スロットマシン１０の状態を電源遮断前の状態に復帰させるための処理である。復電処理では、主側ＲＡＭ１４４を確認することでスロットマシン１０の設定値が正常か否かを判定する（ステップＳ１０９）。具体的には、設定値が「設定１」～「設定６」のいずれかである場合に正常であると判定し、「０」又は「７」以上である場合に異常であると判定する。設定値が正常である場合には、停電フラグに「１」がセットされているか否かを確認する（ステップＳ１１０）。停電フラグは主側ＲＡＭ１４４に設けられており、制御ＩＣ１４８への動作電力の供給が停止される場合において予め定められた停電時処理が正常に実行された場合には当該停電フラグに「１」がセットされることとなる。停電フラグに「１」がセットされている場合には、ＲＡＭ判定値が正常であるか否かを確認する（ステップＳ１１１）。具体的には、主側ＲＡＭ１４４のチェックサム値を調べ、その値が正常であるか否かを確認する。

ステップＳ１０９～ステップＳ１１１の全てにおいて肯定判定をした場合には、前回の電断時における停電時処理が正常に実行されたことを意味する。この場合、主側ＲＡＭ１４４に保存されたスタックポインタの値を制御ＩＣ１４８のスタックポインタに書き込み、主側ＲＡＭ１４４に退避されたデータを制御ＩＣ１４８のレジスタに復帰させることで、制御ＩＣ１４８のレジスタの状態を電源が遮断される前の状態に復帰させる（ステップＳ１１２）。また、主側ＲＡＭ１４４の停電フラグを「０」クリアする（ステップＳ１１３）。その後、復電コマンドをサブ側ＭＰＵ１５２に送信した後に（ステップＳ１１４）、電源遮断前の番地に戻る（ステップＳ１１５）。

一方、ステップＳ１０９～ステップＳ１１１のいずれかで否定判定をした場合には動作禁止処理を実行する。動作禁止処理では、次回のタイマ割込み処理（図８）の実行を禁止し（ステップＳ１１６）、制御ＩＣ１４８の全ての出力ポートを「０」クリアすることにより当該出力ポートに接続された全てのアクチュエータをＯＦＦ状態とし（ステップＳ１１７）、ホール管理者等にエラーの発生を報知するためのエラー報知処理を実行する（ステップＳ１１８）。そして、無限ループとなる。当該動作禁止処理は、全部クリア処理（ステップＳ１０５）が実行されることにより解除される。

次に、制御ＩＣ１４８にて実行されるタイマ割込み処理について、図８のフローチャートを参照しながら説明する。なお、タイマ割込み処理は、１．４９ｍｓｅｃごとに起動される。

レジスタ退避処理（ステップＳ２０１）では、後述する通常処理で使用している制御ＩＣ１４８内の全レジスタの値を主側ＲＡＭ１４４に退避させる。ステップＳ２０２では停電フラグに「１」がセットされているか否かを確認し、停電フラグに「１」がセットされているときにはステップＳ２０３に進み、停電時処理を実行する。停電フラグは、電源装置５４の停電監視回路からの停電信号が制御ＩＣ１４８に入力された場合にセットされる。停電時処理では、まずコマンドの送信が終了しているか否かを判定し、送信が終了していない場合には本処理を終了してタイマ割込み処理に復帰し、コマンドの送信を終了させる。コマンドの送信が終了している場合には、制御ＩＣ１４８のスタックポインタの値を主側ＲＡＭ１４４に保存する。その後、制御ＩＣ１４８の出力ポートの出力状態をクリアし、図示しない全てのアクチュエータをオフ状態にする。そして、停電解消時に主側ＲＡＭ１４４のデータが正常か否かを判定するための判定値を算出して当該主側ＲＡＭ１４４に保存し、それ以後のＲＡＭアクセスを禁止する。以上の処理を行った後は、電源が完全に遮断して処理が実行できなくなるのに備え、無限ループに入る。

ステップＳ２０２にて停電フラグに「１」がセットされていない場合には、ステップＳ２０４以降の各種処理を行う。ステップＳ２０４では、誤動作の発生を監視するためのウオッチドッグタイマの値を初期化するウオッチドッグタイマのクリア処理を行う。ステップＳ２０５では、制御ＩＣ１４８自身に対して次回のタイマ割込みを設定可能とする割込み終了宣言処理を行う。ステップＳ２０６では、開始指令設定処理（図９）を実行する。

開始指令設定処理では、今回のスタートレバー４１の操作に対応する乱数が既に制御ＩＣ１４８の入力端子に入力されている状態であることを条件として開始指令フラグ１４４ｃ（図６）に「１」が設定される。そして、当該開始指令フラグ１４４ｃに「１」が設定されている場合には、後述する抽選処理（図１１）のステップＳ５０１にて乱数が取得されることとなる。ここで、今回のスタートレバー４１の操作に対応する乱数とは、スタートレバー４１の操作により検知信号ＳＧ１がＬＯＷ信号からＨＩ信号に立ち上がり、当該検知信号ＳＧ１の立ち上がりを契機として乱数カウンタ１０５からラッチレジスタ１０２に書き込まれる乱数のことである。

一方、制御ＩＣ１４８の入力端子に入力されている乱数が今回のスタートレバー４１の操作に対応する乱数に更新されていない場合には、開始指令フラグ１４４ｃに「１」が設定されない。この状況では、制御ＩＣ１４８による乱数の取得は行われない。ここで、今回のスタートレバー４１の操作に対応する乱数が取得されない状況とは、コントロール回路１０３の入力端子に入力されている検知信号ＳＧ１がＬＯＷ信号からＨＩ信号に立ち上がってから１２．８μｓｅｃが経過する前に開始指令設定処理が実行される状況である。開始指令設定処理の詳細については後述する。

ステップＳ２０７では、各リール３２Ｌ，３２Ｍ，３２Ｒを回転させるために、それぞれのステッピングモータを駆動させるステッピングモータ制御処理を行う。ステップＳ２０８では、入力ポートに接続された各種センサの状態を読み込むとともに、読み込み結果が正常か否かを監視するセンサ監視処理を行う。ステップＳ２０９では、各カウンタやタイマの値を減算するタイマ減算処理を行う。ステップＳ２１０では、遊技媒体のベット数や、払出枚数をカウントした結果を外部へ出力するカウンタ処理を行う。

ステップＳ２１１では、各種コマンドをサブ側ＭＰＵ１５２へ送信するコマンド出力処理を行う。ステップＳ２１２では、入出力ポートからＩ／Ｏ装置に対応するデータを出力するポート出力処理を行う。ステップＳ２１３では、先のステップＳ２０１にて主側ＲＡＭ１４４に退避させた各レジスタの値をそれぞれ制御ＩＣ１４８内の対応するレジスタに復帰させる。その後、ステップＳ２１４にて次回のタイマ割込みを許可する割込み許可処理を行い、この一連のタイマ割込み処理を終了する。

次に、タイマ割込み処理（図８）のステップＳ２０６で実行される開始指令設定処理について図９のフローチャートを参照しながら説明する。開始指令設定処理は制御ＩＣ１４８にて実行される。

先ずステップＳ３０１では、開始可能フラグ１４４ａ（図５）に「１」が設定されているか否かについて判定する。ここで、開始可能フラグ１４４ａとは、主側ＲＡＭ１４４に配置されているフラグであり、ゲーム開始可能となった場合に「１」が設定され、ゲームが開始された場合に「０」クリアされるフラグである。具体的には、後述する通常処理（図１０）のステップＳ４０６において「１」が設定され、ステップＳ４０９において「０」クリアされる。ゲーム開始可能である場合（ステップＳ３０１：ＹＥＳ）には、ステップＳ３０２に進む。

ステップＳ３０２では、信号記憶フラグ１４４ｄ（図５）が「０」であるか否かについて判定する。ここで、信号記憶フラグ１４４ｄは主側ＲＡＭ１４４に配置されているフラグである。信号記憶フラグ１４４ｄには、開始指令設定処理が行われたタイミングにおいて制御ＩＣ１４８に入力されている検知信号ＳＧ１の状態が記憶される。信号記憶フラグ１４４ｄは、検知信号ＳＧ１がＨＩ状態であった場合に「１」が設定されるとともに、検知信号ＳＧ１がＬＯＷ状態であった場合に「０」クリアされるフラグである。

具体的には、本開始指令設定処理のステップＳ３０４及びステップＳ３１５にて信号記憶フラグ１４４ｄに「１」が設定されるとともに、ステップＳ３１４にて信号記憶フラグ１４４ｄが「０」クリアされる。ステップＳ３０２において、信号記憶フラグ１４４ｄが「０」である場合（ステップＳ３０２：ＹＥＳ）には、ステップＳ３０３に進む。

ステップＳ３０３では、制御ＩＣ１４８に入力されている検知信号ＳＧ１がＨＩ状態であるか否かについて判定する。ステップＳ３０３にて肯定判定が行われることは、前回の開始指令設定処理においてＬＯＷ状態であった検知信号ＳＧ１が今回の開始指令設定処理においてＨＩ状態となったことを意味する。つまり、検知信号ＳＧ１の立ち上がりが検出されたことを意味する。検知信号ＳＧ１の立ち上がりが検出された場合（ステップＳ３０３：ＹＥＳ）には、ステップＳ３０４にて、信号記憶フラグ１４４ｄに「１」を設定する。これにより、今回の開始指令設定処理が行われたタイミングにおいて、制御ＩＣ１４８に入力されている検知信号ＳＧ１がＨＩ状態であったことが記憶される。

続くステップＳ３０５では、ラッチ済みステータス１１３に「１」が設定されているか否かについて判定する。具体的には、ラッチ済みステータス１１３のＱ端子から出力されて制御ＩＣ１４８の入力端子に入力されている数値情報が「１」であるか否かについて判定する。

ラッチ済みステータス１１３に「１」が設定されている場合（ステップＳ３０５：ＹＥＳ）には、既に今回のスタートレバー４１の操作に対応する乱数がラッチレジスタ１０２に格納されていることを意味するため、ステップＳ３０６にて、開始指令フラグ１４４ｃ（図５）に「１」を設定する。ここで、開始指令フラグ１４４ｃは主側ＲＡＭ１４４に配置されているフラグである。開始指令フラグ１４４ｃに「１」が設定されている場合には、後述する通常処理（図１０）のステップＳ４０８以降の処理が実行されてゲームが開始される。開始指令フラグ１４４ｃは、通常処理（図１０）のステップＳ４０８にて「０」クリアされる。

続くステップＳ３０７では、エラーカウンタ１４４ｂ（図５）を「０」クリアし、ステップＳ３０８にてラッチ済みステータス１１３を「０」クリアして、本開始指令設定処理を終了する。ここで、エラーカウンタ１４４ｂは主側ＲＡＭ１４４に配置されているカウンタである。エラーカウンタ１４４ｂは、ゲーム開始可能な状態で制御ＩＣ１４８に入力されている検知信号ＳＧ１の立ち上がりが検出され、制御ＩＣ１４８がラッチ済みステータス１１３に「１」が設定されているか否かについて判定した場合（ステップＳ３０５の処理を実行した場合）に、否定判定が行われる事象が連続して起こった回数をカウントするカウンタである。

ラッチ済みステータス１１３に「１」が設定されていない場合（ステップＳ３０５：ＮＯ）には、ステップＳ３０９にてエラーカウンタ１４４ｂに「１」を加算し、ステップＳ３１０にてエラーカウンタ１４４ｂの値が「３」であるか否かについて判定する。エラーカウンタ１４４ｂの値が「１」又は「２」である場合（ステップＳ３１０：ＮＯ）には、そのまま本開始指令設定処理を終了する。一方、エラーカウンタ１４４ｂの値が「３」である場合（ステップＳ３１０：ＹＥＳ）には、ステップＳ３０５における否定判定が３回連続で起こったことを意味する。この場合には、スタート検出センサ４１ａとコントロール回路１０３との接続が切断され、コントロール回路１０３に検知信号ＳＧ１が届かなくなっている可能性がある。このため、ステップＳ３１１にてエラーカウンタ１４４ｂを「０」クリアし、ステップＳ３１２にて異常報知処理を行って無限ループに入る。

異常報知処理では、上部ランプ６４、スピーカ６５及び画像表示装置６６にて、異常が発生していることを示す異常報知が実行されるとともに、遊技ホールのホールコンピュータに対して異常用の外部出力が行われる。遊技ホールの管理者に対して、スタート検出センサ４１ａとコントロール回路１０３との接続が切断されている可能性があることが報知されることにより、スタートレバー４１を操作してもゲームが開始されない状態が継続する事態を回避することができる。

ステップＳ３０１にて開始可能フラグ１４４ａに「１」が設定されていなかった場合、又はステップＳ３０２にて信号記憶フラグが「０」ではなかった場合には、今回の開始指令設定処理が行われたタイミングにて制御ＩＣ１４８に入力されている検知信号ＳＧ１の状態を記憶する処理（ステップＳ３１３～ステップＳ３１５の処理）を実行する。

具体的には、ステップＳ３１３にて、制御ＩＣ１４８に入力されている検知信号ＳＧ１がＬＯＷ状態であるか否かについて判定する。検知信号ＳＧ１がＬＯＷ状態である場合（ステップＳ３１３：ＹＥＳ）には、ステップＳ３１４にて信号記憶フラグ１４４ｄを「０」クリアする。また、検知信号ＳＧ１がＨＩ状態である場合（ステップＳ３１３：ＮＯ）には、ステップＳ３１５にて信号記憶フラグ１４４ｄに「１」を設定する。

今回の開始指令設定処理において、制御ＩＣ１４８に入力されている検知信号ＳＧ１の立ち上がりが検出されなかったために開始指令フラグ１４４ｃに「１」を設定するステップＳ３０６の処理が行われなかった場合には、ラッチ済みステータス１１３を「０」クリアする処理を行う。

具体的には、ステップＳ３０３における否定判定の後、ステップＳ３１４の処理の後、又はステップＳ３１５の処理の後、ステップＳ３１６にてラッチ済みステータス１１３を「０」クリアして、本開始指令設定処理を終了する。ステップＳ３１６について、詳細には、制御ＩＣ１４８はラッチ済みステータス１１３のＣＬＲ端子に対してパルス信号を送信する。ラッチ済みステータス１１３は、ＣＬＲ端子に入力されている信号の立ち上がりに同期して「０」クリアされる。

このように、ゲーム開始可能な状態において、検知信号ＳＧ１の立ち上がりが検出された場合でも、ラッチ済みステータス１１３に「０」が設定されている場合には開始指令フラグ１４４ｃを「０」に保つことにより、今回のスタートレバー４１の操作よりも前にラッチレジスタ１０２に格納されていた乱数が今回の乱数として制御ＩＣ１４８に取得される事態を回避することができる。

また、コントロール回路１０３に入力されている検知信号ＳＧ１が立ち上がってから１２．８μｓが経過するまでの間に開始指令設定処理が実行される場合、当該開始指令設定処理の後にラッチ済みステータス１１３に「１」が設定される。また、コントロール回路１０３の入力端子のみに１２．８μｓ以上のノイズが混入した場合にも、ラッチ済みステータス１１３に「１」が設定される。ラッチ済みステータス１１３に「１」が設定されている状態が長く維持されると、ラッチ済みステータス１１３に「１」が設定されている状態でスタートレバー４１が操作される可能性が高くなる。

この場合には、ラッチ済みステータス１１３を利用しない場合と同様に、制御ＩＣ１４８が古い乱数を取得し、当該古い乱数に基づいて役の当否判定が行われることがある。これに対して、制御ＩＣ１４８に入力されている検知信号ＳＧ１の立ち上がりが検出されない全ての開始指令設定処理において、制御ＩＣ１４８がラッチ済みステータス１１３を「０」クリアする構成とすることにより、制御ＩＣ１４８が古い乱数を取得する可能性を下げることができる。

次に、制御ＩＣ１４８にて実行される通常処理について図１０のフローチャートに基づき説明する。

先ずステップＳ４０１にて、次回のタイマ割込みを許可する割込み許可処理を行い、ステップＳ４０２にて、開始待ち処理を実行する。開始待ち処理では、前回の遊技でいずれかのリプレイ入賞が発生したか否かを判定する。いずれかのリプレイ入賞が発生していた場合には、前回のベット数と同数の仮想メダルを自動投入する自動投入処理を行い、開始待ち処理を終了する。いずれのリプレイ入賞も発生していなかった場合には、精算ボタン５１が操作されたか否かを判定し、精算ボタン５１が操作された場合には、クレジットされた仮想メダルと同数のメダルを払い出すメダル返却処理を行う。

メダル返却処理の開始タイミングでは、開始可能フラグ１４４ａ（図５）及び開始指令フラグ１４４ｃ（図５）を「０」クリアする。メダル返却処理の開始タイミングにおいて開始可能フラグ１４４ａを「０」クリアすることにより、ゲーム開始可能な期間が終了する。これにより、メダルが返却されたにも関わらず、開始指令設定処理（図９）において開始指令フラグ１４４ｃに「１」が設定され得る状態となることを回避することができる。

また、ステップＳ４０７にて否定判定を行った後であるとともにステップＳ４０２の中でメダル返却処理を行う前のであるタイミングにおいて開始指令設定処理（図９）が実行されて開始指令フラグ１４４ｃに「１」が設定される場合が考えられる。開始指令フラグ１４４ｃに「１」が設定されている状態でメダル返却処理を実行し、開始指令フラグ１４４ｃの「０」クリアを実行しない構成とすると、次にメダルのベット数が規定数に達したタイミングにおいて、遊技者によるスタートレバー４１の操作が行われなくてもゲームが開始されてしまう。これに対して、メダル返却処理の開始タイミングにおいて開始指令フラグ１４４ｃの「０」クリアを実行する構成とすることにより、遊技者によるスタートレバー４１の操作が行われる前にゲームが開始される事態を回避することができる。

メダル返却処理の終了後又は精算ボタン５１が操作されていない場合には、前回の開始待ち処理から今回の開始待ち処理までの間にメダルの投入又はクレジット投入ボタン４７～４９の操作がなされたか否かを判定し、いずれかが行われた場合には、ベット数の変更等を行うメダル投入処理を行い、開始待ち処理を終了する。また、前回の開始待ち処理から今回の開始待ち処理までの間にメダルの投入とクレジット投入ボタン４７～４９の操作との両方が行われていない場合にはそのまま開始待ち処理を終了する。

ステップＳ４０２の開始待ち処理の実行後、ステップＳ４０３にて、メダルのベット数が規定数（本実施形態では「３」）に達しているか否かを判定し、ベット数が規定数に達していない場合（ステップＳ４０３：ＮＯ）には、ステップＳ４０２の開始待ち処理に戻る。ベット数が規定数に達している場合（ステップＳ４０３：ＹＥＳ）には、ステップＳ４０４にて、開始可能フラグ１４４ａに「１」が設定されているか否かを判定する。

開始可能フラグ１４４ａに「１」が設定されていない場合（ステップＳ４０４：ＮＯ）には、ステップＳ４０５にて、ラッチ済みステータス１１３のＣＬＲ端子にパルス信号を送信してラッチ済みステータス１１３を「０」クリアする。ゲーム開始可能な状態となった直後にラッチ済みステータス１１３を「０」クリアすることにより、ゲーム開始可能な状態となる以前にラッチ済みステータス１１３に「１」が設定されていた場合においても、ゲーム開始可能な状態となった後にスタートレバー４１が操作されたか否かを把握することが可能となる。

ステップＳ４０５にてラッチ済みステータス１１３を「０」クリアした後、ステップＳ４０６では、開始可能フラグ１４４ａに「１」を設定する。開始可能フラグ１４４ａはゲーム開始可能な状態である場合に「１」が設定されるフラグであり、ゲームの開始に伴ってステップＳ４０９にて「０」クリアされるフラグである。

ステップＳ４０４にて肯定判定を行った後、又はステップＳ４０６の処理を行った後、ステップＳ４０７にて開始指令フラグ１４４ｃに「１」が設定されているか否かについて判定する。開始指令フラグ１４４ｃは、ゲーム開始可能な状態でスタートレバー４１が操作され、制御ＩＣ１４８の入力端子に今回のスタートレバー４１の操作に対応する乱数が入力されている状態である場合に「１」が設定されるフラグである。開始指令フラグ１４４ｃに「１」が設定されていない場合（ステップＳ４０７：ＮＯ）には、ステップＳ４０２の開始待ち処理に戻る。

開始指令フラグ１４４ｃに「１」が設定されている場合（ステップＳ４０７：ＹＥＳ）には、ステップＳ４０８にて開始指令フラグ１４４ｃを「０」クリアし、ステップＳ４０９にて開始可能フラグ１４４ａを「０」クリアする。開始可能フラグ１４４ａが「０」クリアされることにより、開始指令設定処理（図９）のステップＳ３０１において否定判定が行われ、ステップＳ３０２以降の処理が実行されなくなるため、ゲーム中に新たに開始指令フラグ１４４ｃに「１」が設定されなくなる。

ステップＳ４１０では、メインラインＭＬを有効化させた後に、受付禁止処理を実行する。受付禁止処理が実行されることにより、メダル投入口４５にメダルが投入されたとしても、当該メダルは投入メダル検出センサ４５ａにて検出されることなくメダル受け皿５９へ排出される。ステップＳ４１１では、今回のゲームにおける役の抽選を行うための抽選処理（以下、役の抽選処理ともいう）を実行し、ステップＳ４１２では、各リール３２Ｌ，３２Ｍ，３２Ｒを今回の役の抽選処理の結果に対応した態様で駆動制御するためのリール制御処理を実行する。

ここで、リール制御処理の詳細について以下に説明する。リール制御処理では、まず各リール３２Ｌ，３２Ｍ，３２Ｒの回転を開始させる回転開始処理を行う。回転開始処理では、前回のゲームで役の抽選処理（図１１）の結果に対応するリール３２Ｌ，３２Ｍ，３２Ｒの回転が開始された時点から予め定めたウエイト時間（例えば４．１秒）が経過したか否かを確認し、経過していない場合にはウエイト時間が経過するまで待機する。役の抽選処理の詳細については後述する。

ウエイト時間が経過した場合には、次回のゲームのためのウエイト時間を再設定するとともに、主側ＲＡＭ１４４に設けられたモータ制御格納エリアに回転開始情報をセットする。かかる処理を行うことにより、タイマ割込み処理（図８）におけるステップＳ２０７のステッピングモータ制御処理にてステッピングモータの加速処理が開始され、各リール３２Ｌ，３２Ｍ，３２Ｒが回転を開始する。その後、各リール３２Ｌ，３２Ｍ，３２Ｒが所定の回転速度で定速回転するまで待機し、回転開始処理を終了する。また、制御ＩＣ１４８は、各リール３２Ｌ，３２Ｍ，３２Ｒの回転速度が定速となると各ストップボタン４２～４４の図示しないランプを点灯表示することにより、停止指令を発生させることが可能となったことを遊技者等に報知する。

その後、ストップボタン４２～４４のいずれかが操作されたこと、及び当該操作されたストップボタン４２～４４が回転中のリールと対応するストップボタン４２～４４であることを条件として、停止指令が発生したと判定する。停止指令が発生する条件が整うまでは待機し、停止指令が発生した場合には、停止指令コマンドをセットする。停止指令コマンドとは、いずれのストップボタン４２～４４が操作されて停止指令が発生したのかをサブ側ＭＰＵ１５２に認識させるためのコマンドである。停止指令コマンドをセットした場合には、回転中のリールを停止させるための停止制御処理を行う。

停止制御処理では、ストップボタン４２～４４が操作されたタイミングで基点位置（本実施形態では下段）に到達している到達図柄の図柄番号を確認する。具体的には、リールインデックスセンサの検出信号が入力された時点から出力した励磁パルス数により、基点位置に到達している到達図柄の図柄番号を確認する。その後、主側ＲＡＭ１４４に格納されている停止情報に基づいて、今回停止させるべきリールのスベリ数を算出する。

本スロットマシン１０では、各リール３２Ｌ，３２Ｍ，３２Ｒを停止させる停止態様として、ストップボタン４２～４４が操作された場合に、基点位置に到達している到達図柄をそのまま停止させる停止態様と、対応するリールを１図柄分滑らせた後に停止させる停止態様と、２図柄分滑らせた後に停止させる停止態様と、３図柄分滑らせた後に停止させる停止態様と、４図柄分滑らせた後に停止させる停止態様との５パターンの停止態様が用意されている。本停止制御処理では、主側ＲＡＭ１４４に格納されている停止情報に基づいてスベリ数として「０」～「４」のいずれかの値を算出する。

その後、算出したスベリ数を到達図柄の図柄番号に加算し、基点位置に実際に停止させる停止図柄の図柄番号を決定する。そして、今回停止させるべきリールの到達図柄の図柄番号と停止図柄の図柄番号が等しくなったか否かを判定し、等しくなった場合にはリールの回転を停止させるリール停止処理を行う。その後、全リール３２Ｌ，３２Ｍ，３２Ｒが停止したか否かを判定する。全リール３２Ｌ，３２Ｍ，３２Ｒが停止していない場合には、停止情報第２設定処理を行い、停止指令が発生する条件が整うまで待機するとともに、停止指令が発生した場合には、再び停止指令コマンドをセットして停止制御処理を行う。

ここで、停止情報とは、各リール３２Ｌ，３２Ｍ，３２Ｒの停止態様を、役の抽選処理（図１１）の結果に対応したものとするための情報であり、当該停止情報を利用することにより、各ストップボタン４２～４４が停止操作された場合に基点位置に到達している到達図柄に対するスベリ数（具体的には「０」～「４」）を算出することが可能となる。当該停止情報としては、各図柄とスベリ数との対応関係を示すスベリ数データが、各抽選結果及び各リール３２Ｌ，３２Ｍ，３２Ｒの停止順序に対応させて主側ＲＯＭ１４３に予め記憶されている。但し、これに限定されることはなく、各抽選結果及び各リール３２Ｌ，３２Ｍ，３２Ｒの停止順序に対応するスベリ数データを、リール３２Ｌ，３２Ｍ，３２Ｒの回転中などに導出する構成としてもよい。

上記停止情報を設定するための処理として、後述する抽選処理（図１１）のステップＳ５０９にて実行される停止情報第１設定処理と、本リール制御処理にて実行される停止情報第２設定処理とが存在している。停止情報第１設定処理では、役の抽選処理の結果に応じて停止情報を設定する。停止情報第２設定処理では、停止情報第１設定処理又は前回の停止情報第２設定処理にて主側ＲＡＭ１４４に格納された停止情報を、リールの停止後に変更する。停止情報第２設定処理では、セットされている当選データと、リール３２Ｌ，３２Ｍ，３２Ｒの停止順序と、停止しているリール３２Ｌ，３２Ｍ，３２Ｒの停止出目と、に基づいて停止情報を変更する。

全リール３２Ｌ，３２Ｍ，３２Ｒが停止していると判定した場合には入賞判定処理を実行する。入賞判定処理では、各リール３２Ｌ，３２Ｍ，３２ＲにおいてメインラインＭＬ上に停止している図柄の種類を把握する。そして、各リール３２Ｌ，３２Ｍ，３２ＲにおいてメインラインＭＬ上に停止表示されている図柄の組合せが今回の役の抽選処理において当選となった役に対応する図柄の組合せである場合には当選役の入賞の成立として入賞対応処理を実行する。入賞対応処理では、その入賞が小役入賞であれば媒体付与処理において遊技媒体の付与を可能とするように払出対象となるメダルの数を主側ＲＡＭ１４４にセットする。一方、その入賞がリプレイ入賞であれば、次回の開始待ち処理（通常処理（図１０）におけるステップＳ４０２の処理）にて自動投入処理が実行されるようにするためのフラグ設定処理を実行する。

入賞判定処理を実行した後は、入賞結果コマンドをサブ側ＭＰＵ１５２への出力対象としてセットする。入賞結果コマンドには、今回の入賞成立の有無を示すデータが含まれているとともに、入賞が成立している場合にはその入賞の種類を示すデータが含まれている。また、入賞結果コマンドには、今回のゲームが終了した場合における抽選モードが通常モード、第１ＲＴモード及び第２ＲＴモードのうちいずれであるのかを示すデータが含まれている。

通常処理（図１０）の説明に戻り、ステップＳ４１２にてリール制御処理を行った後、ステップＳ４１３では、媒体付与処理を実行する。媒体付与処理では、今回のゲームにおいて小役入賞が成立している場合に、当該小役入賞に対応した数の遊技媒体を遊技者に付与するための処理を実行する。具体的には、仮想メダルを付与する場合には主側ＲＡＭ１４４に設けられたクレジットカウンタに今回の小役入賞に対応した値を加算し、クレジットカウンタの値が上限貯留数に達している場合にはその上限貯留数を超えた数分のメダルがメダル受け皿５９に払い出されるようにホッパ装置５３を駆動制御する。

ステップＳ４１３にて媒体付与処理を実行した後、ステップＳ４１４では、今回のゲームの結果に対応する遊技状態の設定を可能とするための遊技終了時の対応処理を実行し、ステップＳ４１５では、スロットマシン１０の状態を遊技ホールの管理コンピュータに出力するための外部出力設定処理を実行する。そして、ステップＳ４１６にて、受付許可処理を実行して、ステップＳ４０１に戻る。受付許可処理が実行されることにより、メダル投入口４５から投入されたメダルは、投入メダル検出センサ４５ａにて検出された後にホッパ装置５３にて回収される。

次に、通常処理（図１０）のステップＳ４１１にて実行される抽選処理について、図１１のフローチャートを参照しながら説明する。

先ずステップＳ５０１にて乱数取得処理を実行する。当該乱数取得処理では、役の当否判定を行う際に用いる乱数を取得する。具体的には、１６個のラッチレジスタ用Ｄ－ＦＦ１０２ａ～１０２ｐのＱ端子から出力されて制御ＩＣ１４８の入力端子ＴＡ３に入力されている数値情報を取得することにより、１６桁の２進数である乱数の数値情報を取得する。続くステップＳ５０２では、役の当否判定を行うための抽選テーブルを主側ＲＯＭ１４３から読み出す。

ここで、本スロットマシン１０では、「設定１」から「設定６」まで６段階の当選確率が予め用意されており、設定キー挿入孔５７に設定キーを挿入してＯＮ操作するとともに所定の操作を行うことにより、いずれの当選確率に基づいて抽選処理を実行させるのかを設定することができる。なお、「設定ｎ」よりも「設定ｎ＋１」の方が遊技者にとって有利な当選確率となる。また、同一の段階の設定値であっても制御ＩＣ１４８において抽選テーブルが相違する抽選モードとして、通常モードと、第１ＲＴモードと、第２ＲＴモードとの３種類が存在している。また、遊技状態として、これら各抽選モードの状態とは別にＢＢ状態が存在している。ステップＳ５０２では、現状の設定値と、現状の遊技状態との組合せに対応する抽選テーブルを選択する。

「設定３」である場合であって非ＢＢ状態である場合を例に挙げて、通常モード、第１ＲＴモード及び第２ＲＴモードのそれぞれに対応する抽選テーブルについて説明する。まず通常モードである場合に選択される通常モード用抽選テーブルについて説明する。図１２は通常モード用抽選テーブルを説明するための説明図である。なお、以下の説明では図１３の説明図を適宜参照する。

通常モード用抽選テーブルには、図１２に示すように、インデックス値ＩＶが設定されており、各インデックス値ＩＶには、当選となる役がそれぞれ対応付けられるとともにポイント値ＰＶが設定されている。ポイント値ＰＶは、対応する抽選役の当選確率をフリーランカウンタの最大値（「６５５３５」）との関係で定めるものである。

具体的には、インデックス値ＩＶ＝１には、ベル当選データと、第１補填当選データとが設定されている。インデックス値ＩＶ＝１で当選となった場合、図１３に示すように、第１停止（最初に停止指令が発生したリール）が左リール３２Ｌである場合に第２停止対象及び第３停止対象のリールの種類及び各ストップボタン４２～４４の操作タイミングに関係なくベル入賞が確実に発生し、それ以外の場合には第１補填入賞が確実に発生する。

本スロットマシン１０においてはストップボタン４２～４４が操作されてから最大４図柄分まで滑らせることが可能なリール制御が各リール３２Ｌ，３２Ｍ，３２Ｒについて行われる。換言すれば、ストップボタン４２～４４が操作されてから規定時間（１９０ｍｓｅｃ）が経過するまでに停止させるリール制御が各リール３２Ｌ，３２Ｍ，３２Ｒについて行われる。このようなリール制御が行われることにより、当選している役に対応した入賞を成立させ易くすることが可能となるとともに、当選していない役に対応した入賞が成立してしまうことを回避することが可能となる。但し、滑らせることが可能なリール３２Ｌ，３２Ｍ，３２Ｒの回転量が上記のように制限されているため、一のリール３２Ｌ，３２Ｍ，３２Ｒにおいて、入賞を成立させるための図柄の組合せを構成する構成図柄間に５図柄以上が存在していると、対応するストップボタン４２～４４の操作タイミングによっては当該構成図柄がメインラインＭＬ上に停止しないことが起こり得る（当該事象を所謂「取りこぼし」ともいう）。第１補填入賞～第３補填入賞、ベル入賞、スイカ入賞及び各種リプレイ入賞は対応する順序でリール３２Ｌ，３２Ｍ，３２Ｒが停止された場合には取りこぼしが発生しない入賞態様であり、チェリー入賞、第１ＢＢ入賞及び第２ＢＢ入賞はリール３２Ｌ，３２Ｍ，３２Ｒの回転位置に対するストップボタン４２～４４の停止操作タイミングによっては取りこぼしが発生し得る入賞態様である。

インデックス値ＩＶ＝２には、図１２に示すように、ベル当選データと、第２補填当選データとが設定されている。インデックス値ＩＶ＝２で当選となった場合、図１３に示すように、第１停止が中リール３２Ｍである場合に第２停止対象及び第３停止対象のリールの種類及び各ストップボタン４２～４４の操作タイミングに関係なくベル入賞が確実に成立し、それ以外の場合には第２補填入賞が確実に成立する。

インデックス値ＩＶ＝３には、図１２に示すように、ベル当選データと、第３補填当選データとが設定されている。インデックス値ＩＶ＝３で当選となった場合、図１３に示すように、第１停止が右リール３２Ｒである場合に第２停止対象及び第３停止対象のリールの種類及び各ストップボタン４２～４４の操作タイミングに関係なくベル入賞が確実に成立し、それ以外の場合には第３補填入賞が確実に成立する。

インデックス値ＩＶ＝４には、図１２に示すように、スイカ当選データのみが設定されている。インデックス値ＩＶ＝４で当選となった場合、図１３に示すように、リール３２Ｌ，３２Ｍ，３２Ｒの停止順序に関係なくスイカ入賞が成立する。また、インデックス値ＩＶ＝４で当選となった場合、各ストップボタン４２～４４の操作タイミングに関係なくスイカ入賞が確実に成立する。

インデックス値ＩＶ＝５には、図１２に示すように、チェリー当選データのみが設定されている。インデックス値ＩＶ＝５で当選となった場合、図１３に示すように、リール３２Ｌ，３２Ｍ，３２Ｒの停止順序に関係なくチェリー入賞が成立し得る。但し、左リール３２Ｌの回転位置に対する左ストップボタン４２の操作タイミングによっては、チェリー入賞が成立しない可能性がある。

インデックス値ＩＶ＝６には、図１２に示すように、第１ＢＢ当選データが設定されている。インデックス値ＩＶ＝６で当選となった場合、図１３に示すように、リール３２Ｌ，３２Ｍ，３２Ｒの停止順序に関係なく第１ＢＢ入賞が成立し得る。但し、各ストップボタン４２～４４の操作タイミングよっては、第１ＢＢ入賞が成立しない可能性がある。また、インデックス値ＩＶ＝７には、図１２に示すように、第２ＢＢ当選データが設定されている。インデックス値ＩＶ＝７で当選となった場合、図１３に示すように、リール３２Ｌ，３２Ｍ，３２Ｒの停止順序に関係なく第２ＢＢ入賞が成立し得る。但し、各ストップボタン４２～４４の操作タイミングよっては、第２ＢＢ入賞が成立しない可能性がある。

ここで、第１ＢＢ当選データ及び第２ＢＢ当選データ以外の当選データは入賞が成立したか否かに関係なく当選となったゲームにて消去され、当選となったゲームの次以降のゲームには持ち越されない。これに対して、第１ＢＢ当選データ及び第２ＢＢ当選データは、主側ＲＡＭ１４４のクリア処理が行われる場合を除き、当選となったゲームの次以降のゲームであっても対応するＢＢ入賞が成立するまで記憶保持される。この場合に、第１ＢＢ当選データ又は第２ＢＢ当選データが持ち越されている状態のゲームにおいては第１ＢＢ当選データ及び第２ＢＢ当選データに対応するインデックス値ＩＶは抽選対象から除外される。これにより、第１ＢＢ当選データ又は第２ＢＢ当選データが既に記憶保持されているにも関わらずＢＢ当選データが新たに記憶されてしまわないようにすることが可能となり、複数のＢＢ当選データが累積して記憶されてしまわないようにすることが可能となる。

インデックス値ＩＶ＝８～１１には、図１２に示すように、通常リプレイ当選データと、第１ＲＴリプレイ当選データとが設定されている。この場合、インデックス値ＩＶ＝８で当選となった場合、図１３に示すように、第１停止が中リール３２Ｍであり、第２停止（２番目に停止指令が発生したリール）が左リール３２Ｌであり、第３停止（最後に停止指令が発生したリール）が右リール３２Ｒである場合に各ストップボタン４２～４４の操作タイミングに関係なく第１ＲＴリプレイ入賞が確実に成立し、それ以外の場合には各ストップボタン４２～４４の操作タイミングに関係なく通常リプレイ入賞が確実に成立する。また、インデックス値ＩＶ＝９で当選となった場合、第１停止が中リール３２Ｍであり、第２停止が右リール３２Ｒであり、第３停止が左リール３２Ｌである場合に各ストップボタン４２～４４の操作タイミングに関係なく第１ＲＴリプレイ入賞が確実に成立し、それ以外の場合には各ストップボタン４２～４４の操作タイミングに関係なく通常リプレイ入賞が確実に成立する。また、インデックス値ＩＶ＝１０で当選となった場合、第１停止が右リール３２Ｒであり、第２停止が左リール３２Ｌであり、第３停止が中リール３２Ｍである場合に各ストップボタン４２～４４の操作タイミングに関係なく第１ＲＴリプレイ入賞が確実に成立し、それ以外の場合には各ストップボタン４２～４４の操作タイミングに関係なく通常リプレイ入賞が確実に成立する。また、インデックス値ＩＶ＝１１で当選となった場合、第１停止が右リール３２Ｒであり、第２停止が中リール３２Ｍであり、第３停止が左リール３２Ｌである場合に各ストップボタン４２～４４の操作タイミングに関係なく第１ＲＴリプレイ入賞が確実に成立し、それ以外の場合には各ストップボタン４２～４４の操作タイミングに関係なく通常リプレイ入賞が確実に成立する。

図１２の通常モード用抽選テーブルが選択される場合、インデックス値ＩＶ＝１の際に当選となる確率、インデックス値ＩＶ＝２の際に当選となる確率、及びインデックス値ＩＶ＝３の際に当選となる確率は、それぞれ約１／５．０であり、インデックス値ＩＶ＝４の際に当選となる確率は約１／７７であり、インデックス値ＩＶ＝５の際に当選となる確率は約１／４２３であり、インデックス値ＩＶ＝６の際に当選となる確率は約１／１３１であり、インデックス値ＩＶ＝７の際に当選となる確率は約１／６５５であり、インデックス値ＩＶ＝８の際に当選となる確率、インデックス値ＩＶ＝９の際に当選となる確率、インデックス値ＩＶ＝１０の際に当選となる確率、及びインデックス値ＩＶ＝１１の際に当選となる確率は、それぞれ約１／２８．０である。

ここで、通常モード用抽選テーブルには、既に説明したとおり、インデックス値ＩＶ＝８～１１の当選データとして、通常リプレイ当選データ以外に第１ＲＴリプレイ当選データが設定されている（図１２参照）。これらインデックス値ＩＶ＝８～１１のいずれかに当選する確率は約１／７．０である。そして、インデックス値ＩＶ＝８～１１のいずれかで当選となった場合、リール３２Ｌ，３２Ｍ，３２Ｒの第１停止、第２停止及び第３停止の停止順序が当選となった役に対応する停止順序となった場合に第１ＲＴリプレイ入賞が成立し、抽選モードが通常モードから第１ＲＴモードに移行する。第１ＲＴモードに移行した場合、抽選処理（図１１）において参照される抽選テーブルは第１ＲＴモード用抽選テーブルとなる。

次に、「設定３」であって第１ＲＴモードである場合に選択される第１ＲＴモード用抽選テーブルについて説明する。図１４及び図１５は第１ＲＴモード用抽選テーブルを説明するための説明図である。

第１ＲＴモード用抽選テーブルにおいては、図１４に示すように、インデックス値ＩＶ＝１～７のそれぞれに設定されている当選役データ及び各インデックス値ＩＶの当選確率が、通常モード用抽選テーブル（図１２）と同一となっている。この場合、インデックス値ＩＶ＝１～５には遊技媒体の付与を可能とする役が設定されており、当該インデックス値ＩＶ＝１～５のそれぞれに設定されている当選役データ及び各当選確率が同一となっていることにより、遊技媒体の付与を可能とする役の種類及びそれらの役の当選確率は通常モード及び第１ＲＴモードのそれぞれにおいて相互に同一となっている。また、インデックス値ＩＶ＝６～７には通常モード用抽選テーブルと同様にＢＢ当選データが設定されており、その当選確率は通常モード用抽選テーブルと同一となっている。つまり、通常モード及び第１ＲＴモードにおいていずれかのＢＢ役に当選する確率は同一となっている。

インデックス値ＩＶ＝８以降に設定されている当選役データは、通常モードと相違している。詳細には、第１ＲＴモード用抽選テーブルにおいては、図１４に示すように、インデックス値ＩＶ＝８～１１の当選データとして、通常リプレイ当選データ以外に第２ＲＴリプレイ当選データが設定されている。これらインデックス値ＩＶ＝８～１１のいずれかに当選する確率は約１／１０．１である。インデックス値ＩＶ＝８で当選となった場合、図１５に示すように、第１停止が中リール３２Ｍであり、第２停止が左リール３２Ｌであり、第３停止が右リール３２Ｒである場合に第２ＲＴリプレイ入賞が各ストップボタン４２～４４の操作タイミングに関係なく確実に発生し、それ以外の場合には通常リプレイ入賞が各ストップボタン４２～４４の操作タイミングに関係なく確実に発生する。また、インデックス値ＩＶ＝９で当選となった場合、第１停止が中リール３２Ｍであり、第２停止が右リール３２Ｒであり、第３停止が左リール３２Ｌである場合に第２ＲＴリプレイ入賞が各ストップボタン４２～４４の操作タイミングに関係なく確実に発生し、それ以外の場合には通常リプレイ入賞が各ストップボタン４２～４４の操作タイミングに関係なく確実に発生する。また、インデックス値ＩＶ＝１０で当選となった場合、第１停止が右リール３２Ｒであり、第２停止が左リール３２Ｌであり、第３停止が中リール３２Ｍである場合に第２ＲＴリプレイ入賞が各ストップボタン４２～４４の操作タイミングに関係なく確実に発生し、それ以外の場合には通常リプレイ入賞が各ストップボタン４２～４４の操作タイミングに関係なく確実に発生する。また、インデックス値ＩＶ＝１１で当選となった場合、第１停止が右リール３２Ｒであり、第２停止が中リール３２Ｍであり、第３停止が左リール３２Ｌである場合に第２ＲＴリプレイ入賞が各ストップボタン４２～４４の操作タイミングに関係なく確実に発生し、それ以外の場合には通常リプレイ入賞が各ストップボタン４２～４４の操作タイミングに関係なく確実に発生する。第１ＲＴモードにおいてインデックス値ＩＶ＝８～１１のいずれかで当選となり、リール３２Ｌ，３２Ｍ，３２Ｒの第１停止、第２停止及び第３停止の停止順序が当選となった役に対応する停止順序となった場合に、第２ＲＴリプレイ入賞が成立して抽選モードが第１ＲＴモードから第２ＲＴモードに移行する。第２ＲＴモードに移行した場合、抽選処理（図１１）において参照される抽選テーブルは第２ＲＴモード用抽選テーブルとなる。

第１ＲＴモード用抽選テーブルには、図１４に示すように、インデックス値ＩＶ＝１２～１７の当選データとして、通常リプレイ当選データ以外に、第１転落リプレイ当選データが設定されている。これらインデックス値ＩＶ＝１２～１７のいずれかに当選する確率は約１／１０．９である。

第１ＲＴモード用抽選テーブルにおいてインデックス値ＩＶ＝１２で当選となった場合、図１５に示すように、第１停止が左リール３２Ｌであり、第２停止が中リール３２Ｍであり、第３停止が右リール３２Ｒである場合に通常リプレイ入賞が各ストップボタン４２～４４の操作タイミングに関係なく確実に発生し、それ以外の場合には第１転落リプレイ入賞が各ストップボタン４２～４４の操作タイミングに関係なく確実に発生する。また、インデックス値ＩＶ＝１３で当選となった場合、第１停止が左リール３２Ｌであり、第２停止が右リール３２Ｒであり、第３停止が中リール３２Ｍである場合に通常リプレイ入賞が各ストップボタン４２～４４の操作タイミングに関係なく確実に発生し、それ以外の場合には第１転落リプレイ入賞が各ストップボタン４２～４４の操作タイミングに関係なく確実に発生する。また、インデックス値ＩＶ＝１４で当選となった場合、第１停止が中リール３２Ｍであり、第２停止が左リール３２Ｌであり、第３停止が右リール３２Ｒである場合に通常リプレイ入賞が各ストップボタン４２～４４の操作タイミングに関係なく確実に発生し、それ以外の場合には第１転落リプレイ入賞が各ストップボタン４２～４４の操作タイミングに関係なく確実に発生する。また、インデックス値ＩＶ＝１５で当選となった場合、第１停止が中リール３２Ｍであり、第２停止が右リール３２Ｒであり、第３停止が左リール３２Ｌである場合に通常リプレイ入賞が各ストップボタン４２～４４の操作タイミングに関係なく確実に発生し、それ以外の場合には第１転落リプレイ入賞が各ストップボタン４２～４４の操作タイミングに関係なく確実に発生する。また、インデックス値ＩＶ＝１６で当選となった場合、第１停止が右リール３２Ｒであり、第２停止が左リール３２Ｌであり、第３停止が中リール３２Ｍである場合に通常リプレイ入賞が各ストップボタン４２～４４の操作タイミングに関係なく確実に発生し、それ以外の場合には第１転落リプレイ入賞が各ストップボタン４２～４４の操作タイミングに関係なく確実に発生する。また、インデックス値ＩＶ＝１７で当選となった場合、第１停止が右リール３２Ｒであり、第２停止が中リール３２Ｍであり、第３停止が左リール３２Ｌである場合に通常リプレイ入賞が各ストップボタン４２～４４の操作タイミングに関係なく確実に発生し、それ以外の場合には第１転落リプレイ入賞が各ストップボタン４２～４４の操作タイミングに関係なく確実に発生する。第１転落リプレイ入賞が成立した場合、抽選モードが通常モードに移行する。通常モードに移行した場合、抽選処理（図１１）において参照される抽選テーブルは通常モード用抽選テーブルとなる。

第１ＲＴモード用抽選テーブルにはインデックス値ＩＶ＝１８に通常リプレイ当選データのみが設定されている。インデックス値ＩＶ＝１８において当選となる確率は他の役に当選する確率よりも高く設定されており、具体的には約１／６．７で当選となる。そして、このインデックス値ＩＶ＝１８で当選となった場合にはリール３２Ｌ，３２Ｍ，３２Ｒの停止順序及び各リール３２Ｌ，３２Ｍ，３２Ｒの停止操作タイミングとは無関係に通常リプレイ入賞が成立することとなる。

第１ＲＴモード用抽選テーブルにはインデックス値ＩＶ＝８～１８にリプレイ入賞の成立を可能とさせる役が設定されている。そして、これら役の当選確率が既に説明したような確率に設定されていることにより、第１ＲＴモードにおいてリプレイ入賞の成立を可能とさせる役の当選確率（以下、リプレイ確率ともいう）は、約１／２．９となっている。これに対して、通常モードにおけるリプレイ確率は約１／７．０となっている。つまり、第１ＲＴモードは通常モードよりもリプレイ確率が高い遊技状態となっている。

次に、「設定３」であって第２ＲＴモードである場合に選択される第２ＲＴモード用抽選テーブルについて説明する。図１６及び図１７は第２ＲＴモード用抽選テーブルを説明するための説明図である。

第２ＲＴモード用抽選テーブルにおいては、図１６に示すように、インデックス値ＩＶ＝１～７のそれぞれに設定されている当選役データ及び各インデックス値ＩＶの当選確率が、通常モード用抽選テーブル（図１２）及び第１ＲＴモード用抽選テーブル（図１４）と同一となっている。この場合、インデックス値ＩＶ＝１～５には遊技媒体の付与を可能とする役が設定されており、当該インデックス値ＩＶ＝１～５のそれぞれに設定されている当選役データ及び各当選確率が同一となっていることにより、遊技媒体の付与を可能とする役の種類及びそれらの役の当選確率は通常モード、第１ＲＴモード及び第２ＲＴモードのそれぞれにおいて相互に同一となっている。また、インデックス値ＩＶ＝６～７には通常モード用抽選テーブル及び第１ＲＴモード用抽選テーブルと同様にＢＢ当選データが設定されており、その当選確率は通常モード用抽選テーブル及び第１ＲＴモード用抽選テーブルと同一となっている。つまり、通常モード、第１ＲＴモード及び第２ＲＴモードにおいていずれかのＢＢ役に当選する確率は同一となっている。

インデックス値ＩＶ＝８以降に設定されている当選役データは、通常モード及び第１ＲＴモードと相違している。詳細には、第２ＲＴモード用抽選テーブルにおいては、図１６に示すように、インデックス値ＩＶ＝８～１３の当選データとして、通常リプレイ当選データ以外に、第２転落リプレイ当選データが設定されている。これらインデックス値ＩＶ＝８～１３のいずれかに当選する確率は約１／５．５である。

第２ＲＴモード用抽選テーブルにおいてインデックス値ＩＶ＝８で当選となった場合、図１７に示すように、第１停止が左リール３２Ｌであり、第２停止が中リール３２Ｍであり、第３停止が右リール３２Ｒである場合に通常リプレイ入賞が各ストップボタン４２～４４の操作タイミングに関係なく確実に発生し、それ以外の場合には第２転落リプレイ入賞が各ストップボタン４２～４４の操作タイミングに関係なく確実に発生する。また、インデックス値ＩＶ＝９で当選となった場合、第１停止が左リール３２Ｌであり、第２停止が右リール３２Ｒであり、第３停止が中リール３２Ｍである場合に通常リプレイ入賞が各ストップボタン４２～４４の操作タイミングに関係なく確実に発生し、それ以外の場合には第２転落リプレイ入賞が各ストップボタン４２～４４の操作タイミングに関係なく確実に発生する。また、インデックス値ＩＶ＝１０で当選となった場合、第１停止が中リール３２Ｍであり、第２停止が左リール３２Ｌであり、第３停止が右リール３２Ｒである場合に通常リプレイ入賞が各ストップボタン４２～４４の操作タイミングに関係なく確実に発生し、それ以外の場合には第２転落リプレイ入賞が各ストップボタン４２～４４の操作タイミングに関係なく確実に発生する。また、インデックス値ＩＶ＝１１で当選となった場合、第１停止が中リール３２Ｍであり、第２停止が右リール３２Ｒであり、第３停止が左リール３２Ｌである場合に通常リプレイ入賞が各ストップボタン４２～４４の操作タイミングに関係なく確実に発生し、それ以外の場合には第２転落リプレイ入賞が各ストップボタン４２～４４の操作タイミングに関係なく確実に発生する。また、インデックス値ＩＶ＝１２で当選となった場合、第１停止が右リール３２Ｒであり、第２停止が左リール３２Ｌであり、第３停止が中リール３２Ｍである場合に通常リプレイ入賞が各ストップボタン４２～４４の操作タイミングに関係なく確実に発生し、それ以外の場合には第２転落リプレイ入賞が各ストップボタン４２～４４の操作タイミングに関係なく確実に発生する。また、インデックス値ＩＶ＝１３で当選となった場合、第１停止が右リール３２Ｒであり、第２停止が中リール３２Ｍであり、第３停止が左リール３２Ｌである場合に通常リプレイ入賞が各ストップボタン４２～４４の操作タイミングに関係なく確実に発生し、それ以外の場合には第２転落リプレイ入賞が各ストップボタン４２～４４の操作タイミングに関係なく確実に発生する。第２転落リプレイ入賞が成立した場合、抽選モードが第１ＲＴモードに移行する。第１ＲＴモードに移行した場合、抽選処理（図１１）において参照される抽選テーブルは第１ＲＴモード用抽選テーブルとなる。

第２ＲＴモード用抽選テーブルにはインデックス値ＩＶ＝１４に通常リプレイ当選データのみが設定されている。インデックス値ＩＶ＝１４において当選となる確率は他の役に当選する確率よりも高く設定されており、具体的には約１／６．３で当選となる。そして、このインデックス値ＩＶ＝１４で当選となった場合にはリール３２Ｌ，３２Ｍ，３２Ｒの停止順序及び各リール３２Ｌ，３２Ｍ，３２Ｒの停止操作タイミングとは無関係に通常リプレイ入賞が成立することとなる。

第２ＲＴモード用抽選テーブルにはインデックス値ＩＶ＝８～１４にリプレイ入賞の成立を可能とさせる役が設定されている。そして、これら役の当選確率が既に説明したような確率に設定されていることにより、第２ＲＴモードにおいてリプレイ入賞の成立を可能とさせる役の当選確率（以下、リプレイ確率ともいう）は、約１／２．９となっている。これに対して、通常モードにおけるリプレイ確率は約１／７．０となっている。つまり、第２ＲＴモードは通常モードよりもリプレイ確率が高い遊技状態となっている。一方、第１ＲＴモードにおけるリプレイ確率は約１／２．９となっている。つまり、第２ＲＴモードはリプレイ確率が第１ＲＴモードと同一となっている。但し、第１ＲＴモードにおけるリプレイ確率が第２ＲＴモードにおけるリプレイ確率と同一である構成に限定されることはなく、例えば第１ＲＴモードと第２ＲＴモードとでリプレイ確率が若干相違しているものの略同一である構成としてもよく、第２ＲＴモードの方が第１ＲＴモードよりもリプレイ確率が高い構成としてもよく、第１ＲＴモードの方が第２ＲＴモードよりもリプレイ確率が高い構成としてもよい。

なお、通常モード用抽選テーブル、第１ＲＴモード用抽選テーブル及び第２ＲＴモード用抽選テーブルは「設定１」～「設定６」のそれぞれに１対１で対応させて設定されており、設定値が高いほどＢＢ役の当選確率が高くなる構成となっているが、各抽選モードにおいて設定されているリプレイ確率はいずれの設定値であっても同一又は略同一となっている。また、いずれかのＢＢ役に当選している状況であればＢＢ役に重複して当選しないように、通常モード、第１ＲＴモード及び第２ＲＴモードのいずれであったとしても第１ＢＢ役及び第２ＢＢ役が抽選対象から除外される。また、主側ＲＯＭ１４３には、通常モード用抽選テーブル、第１ＲＴモード用抽選テーブル及び第２ＲＴモード用抽選テーブル以外にも第１ＢＢ状態又は第２ＢＢ状態である場合に抽選処理（図１１）にて参照されるＢＢ用抽選テーブルが記憶されている。ＢＢ用抽選テーブルにおいては、抽選対象の役として、ベル役、スイカ役及び通常リプレイ役の３種類のみが設定されており、ベル役の当選確率は約１／２に設定され、スイカ役の当選確率は約１／４に設定され、通常リプレイ役の当選確率は約１／４に設定されている。これにより、ＢＢ状態においては単位ゲーム数あたりにおける遊技媒体の付与期待数が他の遊技状態よりも高くなる。

抽選処理（図１１）の説明に戻り、ステップＳ５０２にて抽選テーブルを選択した後、ステップＳ５０３にてインデックス値ＩＶを「１」とし、ステップＳ５０４にて役の当否を判定する際に用いる判定値ＤＶを設定する。かかる判定値設定処理では、現在の判定値ＤＶに、現在のインデックス値ＩＶと対応するポイント値ＰＶを加算して新たな判定値ＤＶを設定する。なお、初回の判定値設定処理では、ステップＳ５０１にて取得した乱数値を現在の判定値ＤＶとし、この乱数値に現在のインデックス値ＩＶである「１」と対応するポイント値ＰＶを加算して新たな判定値ＤＶとする。

続くステップＳ５０５では、インデックス値ＩＶと対応する役の当否判定を行う。役の当否判定では判定値ＤＶが「６５５３５」を超えたか否かを判定する。「６５５３５」を超えた場合（ステップＳ５０５：ＹＥＳ）には、ステップＳ５０６にて、そのときのインデックス値ＩＶと対応する当選役のデータを主側ＲＡＭ１４４にセットするための当選データの取得処理を実行する。当選データの取得処理では、参照対象となっている抽選テーブルにおいて今回のインデックス値ＩＶに対して設定されている当選データの全てが主側ＲＡＭ１４４にセットされる。当該当選データがセットされた状態は、その当選データがＢＢ当選データ以外の当選データであれば当該当選データに対応した入賞成立の有無に関係なく今回のゲームの終了後に「０」クリアされ、ＢＢ当選データであれば入賞が成立した場合に「０」クリアされる。

判定値ＤＶが「６５５３５」を超えなかった場合（ステップＳ５０５：ＮＯ）には、インデックス値ＩＶと対応する役に外れたことを意味する。かかる場合にはステップＳ５０７にてインデックス値ＩＶに１を加算し、ステップＳ５０８にて、インデックス値ＩＶと対応する役があるか否か、すなわち当否判定すべき判定対象があるか否かを判定する。具体的には、１が加算されたインデックス値ＩＶが抽選テーブルに設定されたインデックス値ＩＶの最大値を超えたか否かを判定する。当否判定すべき判定対象がある場合にはステップＳ５０４に戻り、役の当否判定を継続する。このとき、ステップＳ５０４では、先の役の当否判定に用いた判定値ＤＶ（すなわち現在の判定値ＤＶ）に現在のインデックス値ＩＶと対応するポイント値ＰＶを加算して新たな判定値ＤＶとし、ステップＳ５０５では、当該判定値ＤＶに基づいて役の当否判定を行う。

ステップＳ５０６の処理を実行した場合、又はステップＳ５０８にて否定判定をした場合には、役の当否判定が終了したことを意味する。この場合には、ステップＳ５０９にてリール停止制御用の停止情報を設定する停止情報第１設定処理を実行する。ここで設定される停止情報は、各リール３２Ｌ，３２Ｍ，３２Ｒの停止態様を役の抽選処理の結果に対応したものとするための情報である。

続くステップＳ５１０では、ゲーム開始コマンドをサブ側ＭＰＵ１５２への送信対象としてセットする。ゲーム開始コマンドとは、新たなゲームが開始されたことをサブ側ＭＰＵ１５２に認識させるためのコマンドであって、制御ＩＣ１４８における今回の役の抽選処理の結果をサブ側ＭＰＵ１５２に認識させるためのコマンドであり、タイマ割込み処理（図８）におけるコマンド出力処理（ステップＳ２１２）にてサブ側ＭＰＵ１５２に送信される。

次に、通常処理（図１０）のステップＳ４１４にて実行される遊技終了時の対応処理について図１８のフローチャートを参照しながら説明する。なお、遊技終了時の対応処理は、各ゲームにおいて全てのリール３２Ｌ，３２Ｍ，３２Ｒの回転が停止された場合に実行される。

先ずステップＳ６０１では、第１ＢＢ役又は第２ＢＢ役に当選している状況においてその当選となっているＢＢ役に対応する入賞が成立したか否かについて判定し、対応する入賞が成立した場合（ステップＳ６０１：ＹＥＳ）には、ステップＳ６０２にて、ＢＢ開始用処理を実行する。ＢＢ開始用処理では、第１ＢＢ入賞が成立したのであれば主側ＲＡＭ１４４に設けられた第１ＢＢフラグに「１」をセットするとともに、主側ＲＡＭ１４４に設けられた終了基準数カウンタに第１ＢＢ状態の終了基準数である「４１」をセットする。一方、第２ＢＢ入賞が成立したのであれば主側ＲＡＭ１４４に設けられた第２ＢＢフラグに「１」をセットするとともに、主側ＲＡＭ１４４の終了基準数カウンタに第２ＢＢ状態の終了基準数である「８９」をセットする。

第１ＢＢフラグは第１ＢＢ状態であることを制御ＩＣ１４８にて特定するためのフラグであり、第２ＢＢフラグは第２ＢＢ状態であることを制御ＩＣ１４８にて特定するためのフラグである。第１ＢＢフラグ又は第２ＢＢフラグに「１」がセットされている場合、役の抽選処理（図１１）ではＢＢ用抽選テーブルが参照されることとなる。終了基準数カウンタはＢＢ状態において付与された遊技媒体の合計数がＢＢ状態の終了条件である終了基準数に達したか否かを制御ＩＣ１４８にて特定するためのカウンタである。終了基準数カウンタにセットされた値は、ＢＢ状態において遊技媒体の付与対象の入賞が成立する度に、その入賞により付与された遊技媒体の数分減算される。そして、その減算後における終了基準数カウンタの値が「０」となった場合、制御ＩＣ１４８は今回のＢＢ状態における最終ゲームのリール３２Ｌ，３２Ｍ，３２Ｒの回転が停止されたと判定する。なお、ＢＢ状態にて所定の数の遊技媒体を付与する入賞が成立した場合において、その所定の数における一部の数を終了基準カウンタから減算した段階で当該終了基準カウンタの値が「０」となった場合であっても、所定の数の遊技媒体が付与される。

ステップＳ６０１にて否定判定を行った場合には、ステップＳ６０３にて、第１ＢＢ状態及び第２ＢＢ状態のいずれかであるか否かについて判定し、第１ＢＢ状態及び第２ＢＢ状態のいずれかである場合（ステップＳ６０３：ＹＥＳ）には、ステップＳ６０４にてＢＢ用処理を実行して、本遊技終了時の対応処理を終了する。当該ＢＢ用処理では、今回のゲームにおいて遊技媒体の付与が発生している場合にはそれに対応させて主側ＲＡＭ１４４の終了基準数カウンタの値を減算し、減算後における終了基準数カウンタの値が「０」である場合にはＢＢ状態を終了させる場合の処理を実行する。

ＢＢ状態ではなくさらにＢＢ入賞が成立していない場合（ステップＳ６０１及びステップＳ６０３：ＮＯ）には、ステップＳ６０５にて、昇格条件が成立しているか否かについて判定し、昇格条件が成立している場合（ステップＳ６０５：ＹＥＳ）には、ステップＳ６０６にて、昇格時における抽選テーブルの変更処理を実行して、本遊技終了時の対応処理を終了する。具体的には、今回のゲームにおいて第１ＲＴリプレイ入賞が発生していることを特定した場合には役の抽選処理において使用対象となる抽選テーブルを第１ＲＴモード用抽選テーブルに変更することで第１ＲＴモードに移行させ、今回のゲームにおいて第２ＲＴリプレイ入賞が発生していることを特定した場合には役の抽選処理において使用対象となる抽選テーブルを第２ＲＴモード用抽選テーブルに変更することで第２ＲＴモードに移行させる。

ステップＳ６０５にて否定判定を行った場合には、ステップＳ６０７にて、転落条件が成立しているか否かについて判定し、転落条件が成立していない場合（ステップＳ６０７：ＮＯ）には、そのまま本遊技終了時の対応処理を終了する。転落条件が成立している場合（ステップＳ６０７：ＹＥＳ）には、ステップＳ６０８にて、転落時における抽選テーブルの変更処理を実行して、本遊技終了時の対応処理を終了する。具体的には、今回のゲームにおいて第２転落リプレイ入賞が発生していることを特定した場合には役の抽選処理において使用対象となる抽選テーブルを第１ＲＴモード用抽選テーブルに変更することで第１ＲＴモードに移行させ、今回のゲームにおいて第１転落リプレイ入賞が発生していることを特定した場合には役の抽選処理において使用対象となる抽選テーブルを通常モード用抽選テーブルに変更することで通常モードに移行させる。

＜コントロール側ＣＰＵ１１４における管理動作＞
次に、コントロール側ＣＰＵ１１４における管理動作について、図１９のフローチャートを参照しながら説明する。

先ずステップＳ７０１では、コントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１がＬＯＷ状態になるまで待機する。そして、コントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１がＬＯＷ状態となった場合（ステップＳ７０１：ＹＥＳ）には、ステップＳ７０２にて、コントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１がＨＩ状態になるまで待機する。そして、コントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１がＨＩ状態となった場合（ステップＳ７０２：ＹＥＳ）には、ステップＳ７０３に進む。つまり、コントロール側ＣＰＵ１１４が、コントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１のＬＯＷ状態からＨＩ状態への立ち上がりを検出した場合に、ステップＳ７０３に進む。

ステップＳ７０３では、タイマカウンタを利用してコントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１のＨＩ状態が継続される時間のカウントを開始する。ＨＩ状態が継続される時間は０．１μｓ単位でカウントされる。ステップＳ７０４では、検知信号ＳＧ１がＨＩ状態であるか否かについて判定し、ＨＩ状態である場合（ステップＳ７０４：ＹＥＳ）には、ステップＳ７０５にて、コントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１がＨＩ状態となってから１２．８μｓが経過したか否かについて判定する。

ステップＳ７０５にて、コントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１がＨＩ状態となってから１２．８μｓが経過していない場合には、ステップＳ７０４の判定に戻る。そして、ステップＳ７０５にて、コントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１がＨＩ状態となってから１２．８μｓが経過した場合に、ステップＳ７０６に進む。

ステップＳ７０６では、タイマカウンタを利用した時間のカウントを停止して、タイマカウンタをリセットし、ステップＳ７０７では、ラッチレジスタ用Ｄ－ＦＦ１０２ａ～１０２ｐのＣＬＫ端子に対してパルス信号であるラッチ信号を送信する。これにより、乱数カウンタ１０５に記憶されている乱数の数値情報がラッチレジスタ１０２に書き込まれる。

続くステップＳ７０８では、ラッチ済みステータス１１３に「１」を設定して、ステップＳ７０１に戻る。詳細には、コントロール側ＣＰＵ１１４は、ラッチ済みステータス１１３のＱ端子１１３ａから出力されてコントロール側ＣＰＵ１１４の入力端子ＴＢ２に入力されている信号がＬＯＷ状態であることを条件として、出力端子ＴＢ３からラッチ済みステータス１１３のＴ端子１１３ｂに対して出力している信号を立ち上げる。これにより、ラッチ済みステータス１１３に「１」が設定される。また、ラッチ済みステータス１１３のＱ端子１１３ａから出力されてコントロール側ＣＰＵ１１４の入力端子ＴＢ２に入力されている信号がＨＩ状態である場合には、出力端子ＴＢ３からラッチ済みステータス１１３のＴ端子１１３ｂに対して出力している信号を維持する。これにより、ラッチ済みステータス１１３に「１」が設定されている状態が維持される。

また、ステップＳ７０４にて否定判定が行われた場合、つまり、コントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１がＨＩ状態となってから１２．８μｓが経過する前に当該検知信号ＳＧ１がＬＯＷ状態に戻った場合には、コントロール側ＣＰＵ１１４の入力端子に１２．８μｓ未満の短いノイズが混入したことが原因となって検知信号ＳＧ１が立ち上がったと考えられる。この場合には、ステップＳ７０９にてタイマカウンタによる時間のカウントを停止するとともにタイマカウンタをリセットして、ステップＳ７０２の処理に戻る。

このように、コントロール側ＣＰＵ１１４が当該コントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１の立ち上がりを検出することを１つの条件としてラッチ済みステータス１１３に「１」を設定する構成である。このため、スタートレバー４１が押下げ操作され、当該押下げ操作が長時間継続された場合においても、１回の押下げ操作に応じてラッチレジスタ用Ｄ－ＦＦ１０２ａ～１０２ｐのＣＬＫ端子にパルス信号であるラッチ信号が送信されるとともに、ラッチ済みステータス１１３に「１」が設定されるのは１回のみである。スタートレバー４１の押下げ操作が長時間継続されても、ラッチ信号が繰り返し送信されることはない。

また、コントロール側ＣＰＵ１１４はゲーム中であってもラッチ済みステータス１１３に「１」を設定する。しかし、制御ＩＣ１４８は、開始指令設定処理（図９）において、ゲーム開始可能な状態であることを１つの条件として開始指令フラグ１４４ｃに「１」を設定する構成である。そして、制御ＩＣ１４８は、通常処理（図１０）において、ゲーム開始可能期間の開始タイミングとなった場合にラッチ済みステータス１１３を「０」クリアする構成である。このため、ゲーム中においてラッチ済みステータス１１３に「１」が設定されても、これを契機として開始指令フラグ１４４ｃに「１」が設定されることはない。

＜制御ＩＣ１４８が乱数を取得するタイミング＞
次に、図２０～図２３のタイムチャートを参照しながら、制御ＩＣ１４８が乱数を取得するタイミングについて説明する。

先ずラッチ済みステータス１１３を備えていないスロットマシンの場合について図２０を参照しながら説明する。当該スロットマシンを比較対象の第１スロットマシンとする。比較対象の第１スロットマシンは、ラッチ済みステータス１１３を備えていない点において本実施形態のスロットマシン１０と異なる。

図２０は、比較対象の第１スロットマシンにおいて、制御ＩＣがラッチレジスタから乱数を取得するタイミングを説明するためのタイムチャートである。図２０（ａ）は制御ＩＣに入力されている検知信号の状態を示し、図２０（ｂ）信号記憶フラグの状態を示し、図２０（ｃ）はコントロール側ＣＰＵに入力されている検知信号の状態を示し、図２０（ｄ）は乱数カウンタに記憶されている乱数がラッチレジスタに書き込まれるタイミングを示し、図２０（ｅ）は制御ＩＣにおいて開始指令設定処理（図９）が実行されるタイミングを示し、図２０（ｆ）は制御ＩＣがラッチレジスタから出力されて制御ＩＣの入力端子に入力されている乱数を取得するタイミングを示す。

図２０（ａ），（ｃ）に示すように、遊技者がスタートレバーを操作することにより、ｔ１のタイミングで制御ＩＣ及びコントロール側ＣＰＵに入力されている検知信号がＬＯＷ状態からＨＩ状態に立ち上がる。コントロール側ＣＰＵは、入力されている検知信号が立ち上がってから１２．８μｓ後のｔ４のタイミングでラッチレジスタにラッチ信号を送信する。図２０（ｄ）に示すように、ラッチレジスタがラッチ信号を受信するｔ４のタイミングにおいて、乱数カウンタに記憶されている乱数の数値情報がラッチレジスタに書き込まれる。

図２０（ｅ）に示すように、検知信号が立ち上がるｔ１のタイミングよりも後のタイミングであるとともに、ラッチレジスタに乱数の数値情報が書き込まれるｔ４のタイミングよりも先のタイミングであるｔ２のタイミングにおいて、開始指令設定処理が行われる。図２０（ａ）に示すように、当該ｔ２のタイミングにおいて制御ＩＣに入力されている検知信号はＨＩ状態である。このため、図２０（ｂ）に示すように、制御ＩＣはｔ２のタイミングにおいて信号記憶フラグに「１」を設定する。これにより、制御ＩＣにて検知信号の立ち上がりが検出されたこととなる。このため、図２０（ｆ）に示すように、ｔ２のタイミングの後であるとともにｔ４のタイミングの前であるｔ３のタイミングにて実行される抽選処理（図１１）において、制御ＩＣは当該制御ＩＣの入力端子に入力されている乱数の数値情報を取得する。

制御ＩＣが乱数の数値情報を取得するｔ３のタイミングは、今回のスタートレバーの操作に対応する乱数がラッチレジスタに書き込まれるｔ４のタイミングよりも先であるため、制御ＩＣは今回のスタートレバーの操作以前にラッチレジスタに書き込まれた乱数の数値情報を取得することとなる。このように、ラッチ済みステータス１１３を利用しない場合には、スタートレバーの操作に対応しない乱数が役の当否判定に用いられることがある。

例えば、遊技者に有利な遊技結果が得られた後、スタートレバーの操作に対応する乱数がラッチレジスタに書き込まれるよりも前に開始指令設定処理が行われるように検知信号をＬＯＷ状態からＨＩ状態に立ち上げる不正が考えられる。当該不正が行われると、制御ＩＣは前回と同じ乱数の数値情報を取得することとなる。このため、不正により遊技者に有利な遊技結果が継続されるという問題がある。

図２０（ａ），（ｃ）に示すように、ｔ４のタイミングの後であるｔ５のタイミングにおいて制御ＩＣ及びコントロール側ＣＰＵに入力されている検知信号がＨＩ状態からＬＯＷ状態に立ち下がる。その後、図２０（ｅ）に示すように、ｔ６のタイミングにおいて開始指令設定処理が実行される。図２０（ａ）に示すように、ｔ６のタイミングにおいて制御ＩＣに入力されている検知信号はＬＯＷ状態である。このため、図２０（ｂ）に示すように、制御ＩＣはｔ６のタイミングにおいて信号記憶フラグを「０」クリアする。

ｔ６のタイミングの後に、ｔ２のタイミングにおいて制御ＩＣが取得した乱数を用いて行われたゲームが終了し、再びゲーム開始可能な状態となる。そして、図２０（ａ）に示すように、ｔ６のタイミングの後であるｔ７のタイミングにて制御ＩＣに入力されている検知信号がＬＯＷ状態からＨＩ状態に立ち上がる。しかし、図２０（ｃ）に示すように、当該ｔ７のタイミングにてコントロール側ＣＰＵ１１４に入力されている検知信号は立ち上がらない。

このため、図２０（ｄ）に示すように、ｔ７のタイミングにおける検知信号の立ち上がりを契機として新たな乱数の数値情報がラッチレジスタに書き込まれることはない。ラッチレジスタに格納されている数値情報は、ｔ４のタイミングで書き込まれた乱数の数値情報のまま維持される。

図２０（ｅ）に示すように、制御ＩＣに入力されている検知信号が立ち上がるｔ７のタイミングと、制御ＩＣに入力されている検知信号が立ち下がるｔ１０のタイミングの間であるｔ８のタイミングにおいて開始指令設定処理が実行される。図２０（ａ）に示すように、ｔ８のタイミングにおいて制御ＩＣに入力されている検知信号はＨＩ状態である。このため、図２０（ｂ）に示すように、制御ＩＣはｔ８のタイミングにおいて信号記憶フラグに「１」を設定する。これにより、制御ＩＣは当該制御ＩＣに入力されている検知信号の立ち上がりを検出したこととなる。

図２０（ｆ）に示すように、制御ＩＣは検知信号の立ち上がりを検出したｔ８のタイミングの後であるとともにｔ１０のタイミングの前であるｔ９のタイミングで実行される抽選処理（図１１）において、当該制御ＩＣの入力端子に入力されている乱数を取得する。当該ｔ９のタイミングにて取得される乱数の数値情報は、ｔ４のタイミングにて乱数カウンタからラッチレジスタに書き込まれた乱数の数値情報である。

ｔ７～ｔ１０について説明したように、コントロール側ＣＰＵに入力されている検知信号が立ち上がらずに、制御ＩＣに入力されている検知信号のみが立ち上がる場合に、ラッチ済みステータス１１３を備えていないスロットマシンにおいて問題が発生する。例えば、制御ＩＣの入力端子のみにノイズが混入する場合に、当該ノイズを契機としてゲームが開始されてしまうという問題が発生する。また、スタート検出センサとコントロール側ＣＰＵとを接続する信号線が断線した状態でスタートレバーが操作される場合に、今回のスタートレバーの操作タイミングに対応しない古い乱数に基づいて役の当否判定が行われてしまうという問題が発生する。

次に、ラッチ済みステータス１１３を備えていないスロットマシンが制御ＩＣに入力されている検知信号の立ち上がりを検出し、当該検知信号がＨＩ状態であることを２回連続して確認したことを条件として制御ＩＣに入力されている乱数の数値情報を取得する場合について、以下に説明する。以下の説明では、当該スロットマシンを比較対象の第２スロットマシンとする。

比較対象の第２スロットマシンは、ラッチ済みステータス１１３を備えていない点、及び連続して３回実行される開始指令設定処理（図９）にて、制御ＩＣに入力されている検知信号がＬＯＷ状態→ＨＩ状態→ＨＩ状態となることを条件として制御ＩＣの入力端子に入力されている乱数の数値情報を取得する点において、本実施形態のスロットマシン１０とは異なる。

比較対象の第２スロットマシンの制御ＩＣが当該制御ＩＣの入力端子に入力されている乱数の数値情報を取得するタイミングについて、図２１のタイムチャートを参照しながら説明する。図２１（ａ）は制御ＩＣに入力されている検知信号の状態を示し、図２１（ｂ）はコントロール側ＣＰＵに入力されている検知信号の状態を示し、図２１（ｃ）は乱数カウンタに記憶されている乱数の数値情報がラッチレジスタに書き込まれるタイミングを示し、図２１（ｄ）は制御ＩＣにおいて開始指令設定処理が実行されるタイミングを示し、図２１（ｅ）は制御ＩＣが当該制御ＩＣの入力端子に入力されている乱数の数値情報を取得するタイミングを示し、図２１（ｆ）はスタート検出センサとコントロール側ＣＰＵとの接続状態を示す。

図２１（ａ）に示すように、ｔ１のタイミングで開始指令設定処理が実行される。図２１（ｆ）に示すように、当該ｔ１のタイミングにおいてスタート検出センサとコントロール側ＣＰＵとは接続状態であり、スタート検出センサから出力された検知信号はコントロール側ＣＰＵに入力されている。また、図２１（ａ）に示すように、同じｔ１のタイミングにおいて制御ＩＣに入力されている検知信号はＬＯＷ状態である。その後、ｔ２のタイミングにおいてスタートレバーが押下げ操作されると、図２１（ａ），（ｂ）に示すように、制御ＩＣに入力されている検知信号と、コントロール側ＣＰＵに入力されている検知信号とがＬＯＷ状態からＨＩ状態に立ち上がる。

図２１（ｄ）に示すように、ｔ２のタイミングから１２．８μｓが経過する前のタイミングであるｔ３のタイミングにて開始指令設定処理が実行される。図２１（ａ）に示すように、当該ｔ３のタイミングにおいて制御ＩＣに入力されている検知信号はＨＩ状態である。

ｔ３のタイミングの後であり、ｔ２のタイミングから１２．８μｓが経過したｔ４のタイミングにて、コントロール側ＣＰＵは当該コントロール側ＣＰＵに入力されている検知信号がＬＯＷ状態からＨＩ状態に立ち上がり、当該ＨＩ状態が１２．８μｓ以上維持されたことを把握する。そして、コントロール側ＣＰＵはラッチレジスタ用Ｄ－ＦＦのＣＬＫ端子にラッチ信号を送信する。これにより、図２１（ｃ）に示すように、ｔ４のタイミングにおいて乱数カウンタに記憶されている乱数の数値情報がラッチレジスタに書き込まれる。

その後、図２１（ｄ）に示すようにｔ５のタイミングにおいて開始指令設定処理が実行される。図２１（ａ）に示すように、当該ｔ５のタイミングにおいて制御ＩＣに入力されている検知信号はＨＩ状態である。ｔ１のタイミング、ｔ３のタイミング、及びｔ５のタイミングにおいて制御ＩＣに入力されていた検知信号がＬＯＷ状態→ＨＩ状態→ＨＩ状態となったため、図２１（ｅ）に示すようにｔ５のタイミングの後であるｔ６のタイミングで実行される抽選処理（図１１）において制御ＩＣは当該制御ＩＣの入力端子に入力されている乱数の数値情報を取得して、ゲームを開始する。当該ｔ６のタイミングで制御ＩＣに取得された乱数の数値情報は、今回のスタートレバー４１の操作に対応した乱数の数値情報である。

図２１（ａ），（ｂ）に示すように、制御ＩＣに入力されている検知信号とコントロール側ＣＰＵに入力されている検知信号とのそれぞれは、ｔ６のタイミングの後であるｔ７のタイミングにおいてＬＯＷ状態に戻る。また、ｔ７のタイミングの後にゲームが終了する。

その後、図２１（ｄ）に示すように、ｔ８のタイミングにおいて開始指令設定処理が実行される。図２１（ａ）に示すように、当該ｔ８のタイミングにおいて制御ＩＣに入力されている検知信号はＬＯＷ状態である。

その後、スタートレバーの不十分な押下げ操作が行われると、図２１（ａ），（ｂ）に示すように、制御ＩＣに入力されている検知信号とコントロール側ＣＰＵに入力されている検知信号とのそれぞれは、ｔ９のタイミングからｔ１１のタイミングまでＨＩ状態となる。ここで、ｔ９のタイミングからｔ１１のタイミングまでの時間間隔は１２．８μｓ未満である。また、スタートレバーの不十分な押下げ操作とは、スタートレバーが押下げ状態となっている時間が１２．８μｓに満たない押下げ操作である。

この場合には、コントロール側ＣＰＵに入力されている検知信号のＨＩ状態が１２．８μｓ以上継続されないため、当該不十分な押下げ操作を契機としてコントロール側ＣＰＵがラッチレジスタ用Ｄ－ＦＦのＣＬＫ端子にラッチ信号を送信することはない。このため、図２１に示すように、乱数カウンタに記憶されている乱数の数値情報がラッチレジスタに書き込まれることはない。

図２１（ｄ）に示すように、ｔ９のタイミングとｔ１１のタイミングの間であるｔ１０のタイミングにおいて開始指令設定処理が実行される。図２１（ａ）に示すように、当該ｔ１０のタイミングにおいて制御ＩＣに入力されている検知信号はＨＩ状態である。そして、ｔ１１のタイミングの後に、制御ＩＣの入力端子のみにノイズが混入する。これにより、図２１（ａ）に示すように制御ＩＣに入力されている検知信号がｔ１２のタイミングからｔ１５のタイミングまでＨＩ状態となる。

この場合において、図２１（ｄ）に示すように、ｔ１２のタイミングとｔ１５のタイミングの間であるｔ１３のタイミングにて開始指令設定処理が実行される。図２１（ａ）に示すように、当該ｔ１３のタイミングにおいて制御ＩＣに入力されている検知信号はＨＩ状態である。

ｔ８のタイミング、ｔ１０のタイミング、及びｔ１３のタイミングにおいて制御ＩＣに入力されていた検知信号がＬＯＷ状態→ＨＩ状態→ＨＩ状態となったため、図２１（ｅ）に示すように、ｔ１３のタイミングの後であるｔ１４のタイミングにて実行される抽選処理（図１１）において制御ＩＣは当該制御ＩＣの入力端子に入力されている乱数の数値情報を取得して、ゲームを開始する。図２１（ｃ）に示すように、ｔ９のタイミングからｔ１４のタイミングにおいて、ラッチレジスタに記憶されている乱数の数値情報は更新されていない。このため、制御ＩＣがｔ１４のタイミングで取得する乱数の数値情報は、今回のスタートレバー４１の不十分な押下げ操作に対応しない古い乱数の数値情報である。

このように、スタートレバー４１の不十分な押下げ操作が行われているタイミングと制御ＩＣの入力端子にノイズが混入しているタイミングとの両方において開始指令設定処理が実行されると、比較対象の第２スロットマシンでは、古い乱数の数値情報に基づいて役の当否判定が実行されてしまう。

図２１（ｆ）に示すように、ｔ１５の後のタイミングであるｔ１６のタイミングにおいて、スタート検出センサとコントロール側ＣＰＵとの接続が切断されて、断線状態となる。当該断線状態では、スタート検出センサから出力されている検知信号は制御ＩＣのみに入力される。

その後、図２１（ｄ）に示すように、ｔ１７のタイミングにおいて開始指令設定処理が実行される。ここで、ｔ１７のタイミングにおいてゲームは既に終了されており、ｔ１７のタイミングにおいて比較対象の第２スロットマシンはゲーム開始可能な状態である。図２１（ａ）に示すように、当該ｔ１７のタイミングにおいて制御ＩＣに入力されている検知信号はＬＯＷ状態である。

ｔ１７のタイミングの後であるｔ１８のタイミングにおいてスタートレバーが押下げ操作されると、図２１（ａ）に示すように制御ＩＣに入力されている検知信号がＬＯＷ状態からＨＩ状態に立ち上がる。しかし、図２１（ｆ）に示すように、ｔ１６のタイミング以降、スタート検出センサとコントロール側ＣＰＵとの接続は切断されている。このため、図２１（ｂ）に示すように、ｔ１８のタイミングにおいてコントロール側ＣＰＵに入力されている検知信号は立ち上がらない。

図２１（ｄ）に示すように、ｔ１９のタイミングにて、ｔ１８のタイミング以降において最初の開始指令設定処理が実行される。図２１（ａ）に示すように、当該ｔ１９のタイミングにおいて制御ＩＣに入力されている検知信号はＨＩ状態である。その後、図２１（ｄ）に示すように、ｔ２０のタイミングにて、ｔ１８のタイミング以降において２回目の開始指令設定処理が実行される。図２１（ａ）に示すように、当該ｔ２０のタイミングにおいて制御ＩＣに入力されている検知信号はＨＩ状態である。

ｔ１７のタイミング、ｔ１９のタイミング、及びｔ２０のタイミングにおいて制御ＩＣに入力されていた検知信号がＬＯＷ状態→ＨＩ状態→ＨＩ状態となったため、制御ＩＣは、図２１（ｅ）に示すように、ｔ２０のタイミングの後であるｔ２１のタイミングにて実行される抽選処理（図１１）において当該制御ＩＣの入力端子に入力されている乱数の数値情報を取得して、ゲームを開始する。図２１（ｃ）に示すように、ｔ１８のタイミングからｔ２１のタイミングにおいて、ラッチレジスタに記憶されている乱数の数値情報は更新されていない。このため、制御ＩＣがｔ２１のタイミングで取得する乱数の数値情報は、今回のスタートレバーの押下げ操作に対応しない古い乱数の数値情報である。

ラッチ済みステータス１１３を利用しない比較対象の第２スロットマシンにおいて、制御ＩＣは乱数カウンタに記憶されている乱数の数値情報がラッチレジスタに書き込まれたことを把握することができない。このため、乱数カウンタに記憶されている乱数の数値情報がラッチレジスタに書き込まれたことを条件として開始指令フラグに「１」を設定する構成とすることができない。

ラッチ済みステータス１１３を利用しないスロットマシンでは、ノイズや断線などが原因となり、制御ＩＣに入力されている検知信号とコントロール側ＣＰＵに入力されている検知信号とが異なる挙動を示した場合に、古い乱数の数値情報に基づいて役の当否判定が行われるという問題がある。特に、スタート検出センサとコントロール側ＣＰＵとの接続が切断された場合には、同じ乱数の数値情報に基づいた役の当否判定が繰り返し行われてしまう。

次に、制御ＩＣ１４８がラッチ済みステータス１１３を利用して乱数を取得する本実施形態のスロットマシン１０について図２２を参照しながら説明する。

図２２は、本実施形態において、制御ＩＣ１４８が当該制御ＩＣ１４８の入力端子ＴＡ３に入力されている乱数の数値情報を取得するタイミングを説明するためのタイムチャートである。図２２（ａ）は制御ＩＣ１４８に入力されている検知信号ＳＧ１の状態を示し、図２２（ｂ）は信号記憶フラグ１４４ｄ（図５）の状態を示し、図２２（ｃ）はコントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１の状態を示し、図２２（ｄ）は乱数カウンタ１０５に記憶されている乱数の数値情報がラッチレジスタ１０２に書き込まれるタイミングを示し、図２２（ｅ）はラッチ済みステータス１１３の状態を示し、図２２（ｆ）は制御ＩＣ１４８において開始指令設定処理（図９）が実行されるタイミングを示し、図２２（ｇ）は制御ＩＣ１４８が当該制御ＩＣ１４８の入力端子ＴＡ３に入力されている乱数の数値情報を取得するタイミングを示し、図２２（ｈ）はエラーカウンタ１４４ｂ（図５）の状態を示す。

図２２（ａ）に示すように、ゲーム開始可能期間において、制御ＩＣ１４８の入力端子ＴＡ１にノイズが入り、制御ＩＣ１４８に入力されている検知信号ＳＧ１がＬＯＷ状態からＨＩ状態に立ち上がる。図２２（ａ）に示すように、当該ＨＩ状態はｔ３のタイミングまで継続される。図２２（ｆ）に示すように、ｔ１のタイミングとｔ３のタイミングとの間であるｔ２のタイミングで開始指令設定処理が実行される。図２２（ａ）に示すように、ｔ２のタイミングにおいて制御ＩＣ１４８に入力されている検知信号ＳＧ１はＨＩ状態であるため、図２２（ｂ）に示すように、制御ＩＣ１４８はｔ２のタイミングにおいて信号記憶フラグ１４４ｄに「１」を設定する。信号記憶フラグ１４４ｄが「０」から「１」に変化することにより、制御ＩＣ１４８は検知信号ＳＧ１の立ち上がりを検出する。

図２２（ａ），（ｃ）に示すように、ｔ１のタイミングで立ち上がるのは制御ＩＣ１４８に入力されている検知信号ＳＧ１のみであり、コントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１は立ち上がらない。このため、図２２（ｅ）に示すように、ｔ２のタイミングにおいてラッチ済みステータス１１３は「０」のままである。ｔ２のタイミングで行われる開始指令設定処理において、ラッチ済みステータス１１３に「１」が設定されているという条件が成立しないため、図２２（ｇ）に示すように、制御ＩＣ１４８による乱数の数値情報の取得は実行されない。この場合、図２２（ｈ）に示すように、制御ＩＣ１４８はｔ２のタイミングでエラーカウンタ１４４ｂに「１」を加算する。

このように、ラッチ済みステータス１１３を利用することにより、制御ＩＣ１４８のみにノイズが入った場合に、制御ＩＣ１４８が当該制御ＩＣ１４８の入力端子ＴＡ３に入力されている古い乱数の数値情報を取得し、当該古い乱数に基づいた役の当否判定が行われる事態を回避することができる。また、スタート検出センサ４１ａとコントロール側ＣＰＵ１１４とを接続している信号線が断線した場合に、スタートレバー４１が操作される度に制御ＩＣ１４８が同一の乱数の数値情報を繰り返し取得する事態を回避することができる。

図２２（ａ）に示すように、制御ＩＣ１４８に入力されている検知信号ＳＧ１がｔ３のタイミングで立ち下がった後、図２２（ｆ）に示すように、ｔ４のタイミングで開始指令設定処理が実行される。図２２（ａ）に示すように、ｔ４のタイミングにおいて、制御ＩＣ１４８に入力されている検知信号ＳＧ１はＬＯＷ状態であるため、図２２（ｂ）に示すように、制御ＩＣ１４８は当該ｔ４のタイミングで信号記憶フラグ１４４ｄを「０」クリアする。

その後、ゲーム開始可能期間内に遊技者がスタートレバー４１を操作すると、図２２（ａ），（ｃ）に示すように、ｔ５のタイミングで制御ＩＣ１４８及びコントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１が立ち上がる。ここで、ｔ７のタイミングはｔ５のタイミングから１２．８μｓが経過したタイミングである。図２２（ｃ）に示すように、コントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１が立ち上がってから１２．８μｓが経過したｔ７のタイミングにおいてコントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１はＨＩ状態のままである。

このため、当該ｔ７のタイミングでコントロール側ＣＰＵ１１４はラッチレジスタ用Ｄ－ＦＦ１０２ａ～１０２ｐのＣＬＫ端子に対してラッチ信号を送信する。これにより、図２２（ｄ）に示すように、ｔ７のタイミングにおいて乱数カウンタ１０５に記憶されている乱数の数値情報がラッチレジスタ１０２に書き込まれる。また、図２２（ｅ）に示すように、コントロール側ＣＰＵ１１４はｔ７のタイミングでラッチ済みステータス１１３に「１」を設定する。

この場合において、図２２（ｆ）に示すように、ｔ５のタイミングの後であるとともに、ｔ７のタイミングの前であるｔ６のタイミングにおいて、開始指令設定処理が実行される。図２２（ａ）に示すように、ｔ６のタイミングにおいて、制御ＩＣ１４８に入力されている検知信号ＳＧ１はＨＩ状態であるため、図２２（ｂ）に示すように、当該ｔ６のタイミングで信号記憶フラグ１４４ｄに「１」が設定される。信号記憶フラグ１４４ｄが「０」から「１」に変化した当該ｔ６のタイミングにおいて、制御ＩＣ１４８は検知信号ＳＧ１の立ち上がりを検出する。

しかし、図２２（ｅ）に示すように、ｔ６のタイミングにおいて、ラッチ済みステータス１１３は「０」のままである。ｔ６のタイミングにおいて、ラッチ済みステータス１１３に「１」が設定されているという条件が満たされないため、図２２（ｇ）に示すように、制御ＩＣ１４８による乱数の数値情報の取得は実行されない。この場合、図２２（ｈ）に示すように、制御ＩＣ１４８はエラーカウンタ１４４ｂに「１」を加算する。

図２２（ｆ）に示すように、ｔ７のタイミングよりも後のｔ８のタイミングにおいて、開始指令設定処理が実行される。図２２（ｂ）に示すように、当該ｔ８のタイミングにおいて、信号記憶フラグ１４４ｄには既に「１」が設定されており、ｔ８のタイミングで制御ＩＣ１４８が当該制御ＩＣ１４８に入力されている検知信号ＳＧ１の立ち上がりを検出することはない。このため、ｔ８のタイミングで行われる開始指令設定処理において、制御ＩＣ１４８はラッチ済みステータス１１３のＣＬＲ端子１１３ｃにパルス信号を送信する。これにより、図２２（ｅ）に示すように、ｔ８のタイミングでラッチ済みステータス１１３が「０」クリアされる。

このように、ラッチ済みステータス１１３を備えている本スロットマシン１０では、コントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１がＬＯＷ状態からＨＩ状態に立ち上がってから１２．８μｓが経過する前に開始指令設定処理が実行されても、制御ＩＣ１４８が古い乱数を取得し、当該古い乱数に基づいて役の当否判定が行われる事態を回避することができる。

このような構成においては、乱数カウンタ１０５に記憶されている乱数がラッチレジスタ１０２に書き込まれるタイミングよりも前に開始指令設定処理が行われるように検知信号ＳＧ１をＬＯＷ状態からＨＩ状態に立ち上げる不正が行われても、制御ＩＣ１４８が前回と同じ乱数を取得することはなく、エラーとなる。そして、連続して発生するエラーの数がエラーカウンタ１４４ｂによりカウントされる。このため、不正により遊技者に有利な遊技結果が継続される事態を回避することができる。

なお、遊技者がスタートレバー４１を操作したタイミングにおいて、制御ＩＣ１４８が開始指令フラグ１４４ｃに「１」を設定する条件が成立しなかった場合には、遊技者が再びスタートレバー４１を操作する必要が生じる。しかし、開始指令設定処理は、１．４９ｍｓ周期で実行されるタイマ割込み処理（図８）の中で実行される処理であるため、遊技者がスタートレバー４１を操作してから１２．８μｓの間に開始指令設定処理が行われる事象が発生する頻度は低い。このため、遊技者がスタートレバー４１を頻繁に再操作することにはならない。

図２２（ａ），（ｃ）に示すように、ｔ８のタイミングよりも後のｔ９のタイミングにおいて、制御ＩＣ１４８及びコントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１が立ち下がる。そして、ｔ９のタイミングよりも後のｔ１０のタイミングにおいて、図２２（ｆ）に示すように、開始指令設定処理が実行される。図２２（ａ）に示すように、ｔ１０のタイミングにおいて、制御ＩＣ１４８に入力されている検知信号ＳＧ１はＬＯＷ状態であるため、図２２（ｂ）に示すように、制御ＩＣ１４８は信号記憶フラグ１４４ｄを「０」クリアする。

その後、ゲーム開始可能期間において、遊技者によりスタートレバー４１が操作されると、図２２（ａ），（ｃ）に示すように、ｔ１１のタイミングにおいて、制御ＩＣ１４８及びコントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１がＬＯＷ状態からＨＩ状態に立ち上がる。図２２（ｃ）に示すように、コントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１が立ち上がってから１２．８μｓが経過したｔ１２のタイミングにおいて、当該検知信号ＳＧ１はＨＩ状態を維持している。このため、ｔ１２のタイミングでコントロール側ＣＰＵ１１４はラッチレジスタ用Ｄ－ＦＦ１０２ａ～１０２ｐのＣＬＫ端子にラッチ信号を送信する。これにより、図２２（ｄ）に示すように、ｔ１２のタイミングで乱数カウンタ１０５に記憶されている乱数の数値情報がラッチレジスタ１０２に書き込まれる。また、図２２（ｅ）に示すように、コントロール側ＣＰＵ１１４は、当該ｔ１２のタイミングでラッチ済みステータス１１３に「１」を設定する。

この場合において、図２２（ｆ）に示すように、ｔ１２のタイミングより後のｔ１３のタイミングで開始指令設定処理が実行される。図２２（ａ）に示すように、ｔ１３のタイミングにおいて、制御ＩＣ１４８に入力されている検知信号ＳＧ１はＨＩ状態であるため、図２２（ｂ）に示すように、当該ｔ１３のタイミングにおいて、制御ＩＣ１４８が信号記憶フラグ１４４ｄに「１」を設定する。信号記憶フラグ１４４ｄが「０」から「１」に変化することにより、制御ＩＣ１４８は当該制御ＩＣ１４８に入力されている検知信号ＳＧ１の立ち上がりを把握する。

図２２（ｅ）に示すように、制御ＩＣ１４８が当該制御ＩＣ１４８に入力されている検知信号ＳＧ１の立ち上がりを検出したｔ１３のタイミングにおいて、ラッチ済みステータス１１３には「１」が設定されている。制御ＩＣ１４８が当該制御ＩＣ１４８に入力されている検知信号ＳＧ１の立ち上がりを検出したタイミングにおいて、ラッチ済みステータス１１３に「１」が設定されているという条件が満たされたため、制御ＩＣ１４８は開始指令フラグ１４４ｃに「１」を設定する。図２２（ｇ）に示すように、ｔ１３のタイミングの後であるｔ１４のタイミングにて実行される抽選処理（図１１）において、制御ＩＣ１４８は当該制御ＩＣ１４８の入力端子ＴＡ３に入力されている乱数の数値情報を取得して、役の当否判定に用いる。

また、制御ＩＣ１４８が開始指令フラグ１４４ｃに「１」を設定したｔ１３のタイミングにおいて、図２２（ｈ）に示すように、制御ＩＣ１４８はエラーカウンタ１４４ｂを「０」クリアする。

コントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１が立ち上がってから１２．８μｓが経過する前に開始指令設定処理が行われるという事象が連続する可能性は低い。また、当該事象が２回連続した場合においても、その後に制御ＩＣ１４８がスタートレバー４１の操作に対応した乱数の数値情報を取得した場合には、エラーカウンタ１４４ｂが「０」クリアされる。このため、エラーカウンタ１４４ｂの値が「３」となり、異常報知処理（開始指令設定処理（図９）のステップＳ３１１の処理）が実行される場合を、検知信号ＳＧ１の状態を変更するなどの不正が行われる場合、及びスタート検出センサ４１ａとコントロール側ＣＰＵ１１４との接続が切断状態となる場合にほぼ限定することができる。

次に、図２３のタイムチャートを参照しながら、コントロール側ＣＰＵ１１４のみに１２．８μｓ以上のノイズが入る場合について説明する。なお、ｔ１～ｔ４のタイミングにおいて、スロットマシン１０はゲーム開始可能な状態である。

図２３（ａ）は制御ＩＣ１４８に入力されている検知信号ＳＧ１の状態を示し、図２３（ｂ）は信号記憶フラグ１４４ｄの状態を示し、図２３（ｃ）はコントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１の状態を示し、図２３（ｄ）は乱数カウンタ１０５に記憶されている乱数の数値情報がラッチレジスタ１０２に書き込まれるタイミングを示し、図２３（ｅ）は制御ＩＣ１４８において開始指令設定処理が実行されるタイミングを示し、図２３（ｆ）はラッチ済みステータス１１３の状態を示し、図２３（ｇ）は制御ＩＣ１４８が制御ＩＣ１４８の入力端子ＴＡ３に入力されている乱数の数値情報を取得するタイミングを示す。

図２３（ｃ）に示すように、コントロール側ＣＰＵ１１４の入力端子ＴＢ１にノイズが入り、ｔ１のタイミングからｔ３のタイミングまでコントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１のみがＬＯＷ状態からＨＩ状態に立ち上がる。ｔ３のタイミングは、ｔ１のタイミングから１２．８μｓが経過したｔ２のタイミングよりも遅いタイミングである。

図２３（ｃ）に示すように、コントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１はｔ１のタイミングで立ち上がり、ｔ１のタイミングから１２．８μｓ後のｔ２のタイミングまでＨＩ状態を維持している。このため、コントロール側ＣＰＵ１１４はｔ２のタイミングでラッチレジスタ用Ｄ－ＦＦ１０２ａ～１０２ｐのＣＬＫ端子に対してラッチ信号を送信する。これにより、図２３（ｄ）に示すように、ｔ２のタイミングにおいて、乱数カウンタ１０５に記憶されている乱数の数値情報がラッチレジスタ１０２に書き込まれる。また、図２３（ｆ）に示すように、コントロール側ＣＰＵ１１４は同じｔ２のタイミングでラッチ済みステータス１１３に「１」を設定する。

図２３（ｅ）に示すように、ｔ３のタイミングよりも後であるｔ４のタイミングにおいて、開始指令設定処理が実行される。図２３（ａ）に示すように、ｔ４のタイミングにおいて制御ＩＣ１４８に入力されている検知信号ＳＧ１はＬＯＷ状態であり、制御ＩＣ１４８において検知信号ＳＧ１の立ち上がりは検出されない。この場合、制御ＩＣ１４８は、図２３（ｆ）に示すように、ｔ４のタイミングで実行される開始指令設定処理において、ラッチ済みステータス１１３のＣＬＲ端子１１３ｃに出力している信号を立ち上げて、ラッチ済みステータス１１３を「０」クリアする。

このように、コントロール側ＣＰＵ１１４の入力端子ＴＢ１のみに入るノイズによりｔ２のタイミングでラッチ済みステータス１１３に「１」が設定されても、その直後のｔ４のタイミングで実行される開始指令設定処理において、ラッチ済みステータス１１３が「０」クリアされる。

ｔ４のタイミングにおいてラッチ済みステータス１１３が「０」クリアされない場合には、その後のタイミングにおいて、ゲーム開始可能な期間であるという条件と、制御ＩＣ１４８に入力されている検知信号ＳＧ１の立ち上がりが検出されるという条件と、ラッチ済みステータス１１３に「１」が設定されているという３つの条件が成立する可能性がある。これに対して、制御ＩＣ１４８がｔ４のタイミングにおいてラッチ済みステータス１１３を「０」クリアする構成とすることにより、制御ＩＣ１４８がノイズを契機としてラッチレジスタ１０２に書き込まれた乱数を役の当否判定に用いる可能性を低減することができる。

以上のとおり、コントロール側ＣＰＵ１１４は、当該コントロール側ＣＰＵ１１４がラッチレジスタ用Ｄ－ＦＦ１０２ａ～１０２ｐのＣＬＫ端子にラッチ信号を送信し、乱数カウンタ１０５に記憶されている乱数の数値情報がラッチレジスタ１０２書き込まれるタイミングにおいてラッチ済みステータス１１３に「１」を設定する構成である。また、制御ＩＣ１４８は、ゲーム開始可能な状態において制御ＩＣ１４８が検知信号ＳＧ１の立ち上がりを検出すること、及び制御ＩＣ１４８が検知信号ＳＧ１の立ち上がりを検出したタイミングにおいてラッチ済みステータス１１３に「１」が設定されていることを条件として、制御ＩＣ１４８の入力端子ＴＡ３に入力されている乱数の数値情報を取得する構成である。このため、制御ＩＣ１４８が取得する乱数の数値情報を、今回のスタートレバー４１の操作に対応する乱数に限定することができる。これにより、制御ＩＣ１４８が古い乱数を取得し、当該古い乱数に基づいて役の当否判定を行う事態を回避することができる。役の当否判定に用いられる乱数を今回のスタートレバー４１の操作に対応する乱数に限定することにより、遊技者の動作が正確に反映された乱数に基づいた役の当否判定が行われる遊技機を提供することができる。

また、コントロール側ＣＰＵ１１４は、当該コントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１がＨＩ状態となり、当該ＨＩ状態が１２．８μｓ継続されたと判定したタイミングにおいて、ラッチレジスタ１０２に対してラッチ信号を送信する構成である。このため、検知信号ＳＧ１の立ち上がりが１２．８μｓ未満のノイズによるものである場合に、当該ノイズを契機としてラッチレジスタ１０２に乱数が書き込まれることを回避できる。

また、主側ＲＡＭ１４４はエラーカウンタ１４４ｂを備えている。当該エラーカウンタ１４４ｂは、ゲーム開始可能な状態において、制御ＩＣ１４８が当該制御ＩＣ１４８に入力されている検知信号ＳＧ１の立ち上がりを検出したタイミングにおいて、ラッチ済みステータス１１３に「１」が設定されていないという判定が連続して行われる回数をカウントするカウンタである。そして、制御ＩＣ１４８は、エラーカウンタ１４４ｂの値が「３」になった場合に異常報知処理を行う。制御ＩＣ１４８が当該制御ＩＣ１４８に入力されている検知信号ＳＧ１の立ち上がりを検出したタイミングにおいて、ラッチ済みステータス１１３に「１」が設定されていない事象が連続する原因の１つとして、スタート検出センサ４１ａとコントロール側ＣＰＵ１１４との接続の切断が考えられる。エラーカウンタ１４４ｂの値が「３」になった場合に異常報知を行うことにより、スタート検出センサ４１ａとコントロール側ＣＰＵ１１４との接続において、断線が発生している可能性が高いことを遊技ホールの管理者に知らせることができる。

また、コントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１が立ち上がってから１２．８μｓが経過するまでの間に開始指令設定処理が実行される場合、当該開始指令設定処理の後にラッチ済みステータス１１３に「１」が設定される可能性がある。また、コントロール側ＣＰＵ１１４の入力端子のみに１２．８μｓ以上のノイズが混入した場合にも、ラッチ済みステータス１１３に「１」が設定される。ラッチ済みステータス１１３に「１」が設定されている状態が長く維持されると、ラッチ済みステータス１１３に「１」が設定されている状態でスタートレバー４１が操作される可能性が高くなる。この場合には、ラッチ済みステータス１１３を利用しない場合と同様に、制御ＩＣ１４８が古い乱数を取得し、当該古い乱数に基づいて役の当否判定が行われる可能性がある。これに対して、開始指令設定処理において制御ＩＣ１４８に入力されている検知信号ＳＧ１の立ち上がりが検出されない場合に、制御ＩＣ１４８がラッチ済みステータス１１３を「０」クリアする構成とすることにより、制御ＩＣ１４８が古い乱数を取得する可能性を下げることができる。

また、ゲーム中にスタートレバー４１が操作されると、当該スタートレバー４１の操作に対応する乱数がラッチレジスタ１０２に書き込まれるとともに、ラッチ済みステータス１１３に「１」が設定される。これに対して、ゲーム開始可能な期間の開始タイミングでラッチ済みステータス１１３を「０」クリアする構成とすることにより、ゲーム中のスタートレバー４１の操作に対応する乱数が役の当否判定に用いられることを回避することができる。

また、ラッチ済みステータス１１３に「１」が設定されている状況下でスタートレバー４１の操作が行われた場合には、ラッチレジスタ１０２に格納されている乱数が当該スタートレバー４１の操作に対応する乱数に書き換えられる構成である。このため、コントロール側ＣＰＵ１１４の入力端子のみにノイズが入り、当該ノイズを契機としてラッチ済みステータス１１３に「１」が設定されても、当該ノイズを契機としてラッチレジスタ１０２に書き込まれた乱数が役の当否判定に用いられる可能性を低減することができる。

また、制御ＩＣ１４８に入力されている検知信号ＳＧ１の立ち上がりが検出されるタイミングにおいてラッチ信号を送信する構成では、遊技者がスタートレバー４１を操作するタイミングが同じであっても、開始指令設定処理が実行されるタイミングによって、役の当否判定に用いられる乱数が変わる。これに対して、コントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１がＬＯＷ状態からＨＩ状態に立ち上がり、当該ＨＩ状態が１２．８μｓ継続されたと判定したタイミングにおいて、コントロール側ＣＰＵ１１４がラッチレジスタ用Ｄ－ＦＦ１０２ａ～１０２ｐのＣＬＫ端子にラッチ信号を出力する構成とすることにより、常にコントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１の立ち上がりから１２．８μｓ後の乱数が役の当否判定に用いられる。これにより、遊技者がスタートレバー４１を操作するタイミングを遊技結果に正確に反映することができる。

＜第２の実施形態＞
本実施形態では、開始指令設定処理において、制御ＩＣ１４８がラッチ済みステータス１１３に「１」が設定されていないと判定することを条件の１つとして、次回の開始指令設定処理において、ラッチ済みステータス１１３の状態が再度判定される。また、断線等によりコントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１が立ち上がらなくなった場合には、主側ＭＰＵ１４２からの信号の受信を契機としてコントロール側ＣＰＵ１１４がラッチ信号を立ち上げる。なお、上記第１の実施形態と同一の構成については基本的にその説明を省略する。

図２４は、本実施形態における主制御基板１４１の構成を説明するためのブロック図である。制御ＩＣ１４８は、入力端子ＴＡ１～ＴＡ３（図６）と出力端子ＴＡ４（図６）とに加えて出力端子ＴＡ５（図２４）を備えている。また、コントロール側ＣＰＵ１１４は、入力端子ＴＢ１，ＴＢ２（図６）と出力端子ＴＢ３，ＴＢ４（図６）とに加えて入力端子ＴＢ５（図２４）を備えている。制御ＩＣ１４８の出力端子ＴＡ５とコントロール側ＣＰＵ１１４の入力端子ＴＢ５とは信号線で結ばれており、制御ＩＣ１４８の出力端子ＴＡ５から出力されている信号がコントロール側ＣＰＵ１１４の入力端子ＴＢ５に入力されている。

また、図２４に示すように、主側ＲＡＭ１４４には、開始可能フラグ１４４ａ、エラーカウンタ１４４ｂ、開始指令フラグ１４４ｃ、信号記憶フラグ１４４ｄ、確認指令フラグ１４４ｅ、及びエラー状態フラグ１４４ｆが配置されている。

ここで、確認指令フラグ１４４ｅは、検知信号ＳＧ１が立ち上がってからラッチ済みステータス１１３に「１」が設定されるまでの間に開始指令設定処理（図２５）が実行された場合に、当該開始指令設定処理の次の回の開始指令設定処理において再びラッチ済みステータス１１３の状態を判定する処理を実行するためのフラグである。当該処理において、ラッチ済みステータス１１３に「１」が設定されていると判定された場合には、制御ＩＣ１４８が開始指令フラグ１４４ｃに「１」を設定して、ゲームが開始される。

また、エラー状態フラグ１４４ｆは、制御ＩＣ１４８が当該制御ＩＣ１４８に入力されている検知信号ＳＧ１の立ち上がりを検出した開始指令設定処理（図２５）、及び当該開始指令設定処理の次の回の開始指令設定処理の両方においてラッチ済みステータス１１３に「１」が設定されていなかった場合に「１」が設定されるフラグである。

エラー状態フラグ１４４ｆに「１」が設定されることにより、制御ＩＣ１４８が当該制御ＩＣ１４８の入力端子ＴＡ３に入力されている乱数の数値情報を取得するための処理の内容が変わる。エラー状態フラグ１４４ｆに「０」が設定されている場合には、本実施形態の乱数取得処理（図２８）において、制御ＩＣ１４８が当該制御ＩＣ１４８の入力端子ＴＡ３（図６）に入力されている乱数の数値情報を取得する。

また、エラー状態フラグ１４４ｆに「１」が設定されている場合には、本実施形態の乱数取得処理（図２８）において、制御ＩＣ１４８がコントロール側ＣＰＵ１１４に対してラッチ指示信号を送信する処理が行われる。ここで、ラッチ指示信号とは、コントロール側ＣＰＵ１１４がラッチレジスタ用Ｄ－ＦＦ１０２ａ～１０２ｐのＣＬＫ端子にラッチ信号を送信する契機となる信号である。当該ラッチ指示信号は、制御ＩＣ１４８の出力端子ＴＡ５から出力されてコントロール側ＣＰＵ１１４の入力端子ＴＢ５に入力される。制御ＩＣ１４８はラッチ指示信号を送信した後、ラッチ済みステータス１１３に「１」が設定された場合に、当該制御ＩＣ１４８の入力端子ＴＡ３に入力されている乱数の数値情報を取得する。乱数取得処理の詳細は後述する。

次に、図２５を参照しながら、本実施形態における開始指令設定処理について説明する。開始指令設定処理は、タイマ割込み処理（図８）のステップＳ２０６にて実行される。

先ずステップＳ８０１では、ゲーム開始可能な状態であるか否かについて判定する。ゲーム開始可能な状態である場合には、開始可能フラグ１４４ａに「１」が設定されている。ゲーム開始可能な状態でない場合（ステップＳ８０１：ＮＯ）には、そのまま本開始指令設定処理を終了する。このため、ゲーム中に遊技者がスタートレバー４１を操作したとしても、当該操作に基づいて開始指令フラグ１４４ｃに「１」が設定されることはない。

ゲーム開始可能な状態である場合（ステップＳ８０１：ＹＥＳ）には、ステップＳ８０２にて、確認指令フラグ１４４ｅに「１」が設定されているか否かについて判定する。確認指令フラグ１４４ｅは、ゲーム開始可能な状態で制御ＩＣ１４８に入力されている検知信号ＳＧ１の立ち上がりが検出されたタイミングにおいて、ラッチ済みステータス１１３に「１」が設定されていなかった場合にステップＳ８１０にて「１」が設定されるフラグである。確認指令フラグ１４４ｅは、ステップＳ８１２にて「０」クリアされる。

確認指令フラグ１４４ｅに「１」が設定される場合として、コントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１が立ち上がってから１２．８μｓが経過する前に開始指令設定処理が実行された場合、制御ＩＣ１４８の入力端子のみにノイズが入った場合、及びスタート検出センサ４１ａとコントロール側ＣＰＵ１１４との接続が切断され、コントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１が立ち上がらなくなった場合が考えられる。このうち、コントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１が立ち上がってから１２．８μｓが経過する前に開始指令設定処理が実行されたことにより、開始指令設定処理においてラッチ済みステータス１１３に「１」が設定されていないと判定された場合には、当該判定から１２．８μｓ以内にラッチ済みステータス１１３に「１」が設定される。

このため、制御ＩＣ１４８は、ラッチ済みステータス１１３に「１」が設定されていないと判定した場合には、確認指令フラグ１４４ｅに「１」を設定して開始指令設定処理を終了し、次回の開始指令設定処理において、確認指令フラグ１４４ｅに「１」が設定されていることを条件として、再びラッチ済みステータス１１３に「１」が設定されているか否かについて判定する。これにより、遊技者がスタートレバー４１を操作して検知信号ＳＧ１が立ち上がった場合には、開始指令設定処理がどのタイミングで行われても、当該スタートレバー４１の操作に基づいて制御ＩＣ１４８が今回のスタートレバー４１の操作に対応する乱数を取得することができる。

主側ＲＡＭ１４４が確認指令フラグ１４４ｅを備えている構成とすることにより、ゲーム開始可能な状態において、遊技者がスタートレバー４１を操作してもゲームが開始されないという事態を回避することができる。また、制御ＩＣ１４８が今回のスタートレバー４１の操作に対応しない古い乱数を取得する事態を回避することができる。

確認指令フラグ１４４ｅに「１」が設定されていない場合（ステップＳ８０２：ＮＯ）には、ステップＳ８０３及びステップＳ８０４にて、制御ＩＣ１４８に入力されている検知信号ＳＧ１の立ち上がりが検出されているか否かについて判定する。具体的には、ステップＳ８０３にて信号記憶フラグ１４４ｄの値が「０」であるか否かについて判定する。信号記憶フラグ１４４ｄの値が「０」である場合（ステップＳ８０３：ＹＥＳ）には、ステップＳ８０４にて、制御ＩＣ１４８に入力されている検知信号ＳＧ１がＨＩ状態であるか否かについて判定する。そして、ステップＳ８０４にて、検知信号ＳＧ１がＨＩ状態であると判定した場合（ステップＳ８０４：ＹＥＳ）には、ステップＳ８０５にて信号記憶フラグ１４４ｄに「１」を設定する。

このように、信号記憶フラグ１４４ｄが「０」から「１」に変化することを契機として制御ＩＣ１４８は当該制御ＩＣ１４８に入力されている検知信号ＳＧ１の立ち上がりを検出した状態となる。

続くステップＳ８０６では、ラッチ済みステータス１１３のＱ端子１１３ａ（図６）から出力されて、制御ＩＣ１４８の入力端子ＴＢ２に入力されている信号に基づいて、ラッチ済みステータス１１３に「１」が設定されているか否かについて判定する。ラッチ済みステータス１１３に「１」が設定されている場合（ステップＳ８０６：ＹＥＳ）には、既に今回のスタートレバー４１の操作に対応する乱数の数値情報が制御ＩＣ１４８の入力端子ＴＡ３に入力されている状態であることを意味する。この場合には、制御ＩＣ１４８が当該制御ＩＣ１４８の入力端子ＴＡ３に入力されている乱数の数値情報を取得してゲームを開始できるように、ステップＳ８０７にて開始指令フラグ１４４ｃに「１」を設定する。

続くステップＳ８０８ではエラーカウンタ１４４ｂを「０」クリアする。本実施形態におけるエラーカウンタ１４４ｂは、制御ＩＣ１４８が当該制御ＩＣ１４８に入力されている検知信号ＳＧ１の立ち上がりを検出した開始指令設定処理、及び当該開始指令設定処理の次の回の開始指令設定処理の両方においてラッチ済みステータス１１３に「１」が設定されない事象が起こった場合に「１」が加算されるカウンタである。エラーカウンタ１４４ｂは、当該事象が連続して起こっていることを把握するために利用されるカウンタである。

このため、ラッチ済みステータス１１３に「１」が設定されていることが確認された場合には、ステップＳ８０８にて、エラーカウンタ１４４ｂを「０」クリアする。そして、ステップＳ８０９にて、ラッチ済みステータス１１３のＣＬＲ端子１１３ｃ（図６）にパルス信号を送信することによりラッチ済みステータス１１３を「０」クリアして、本開始指令設定処理を終了する。

ステップＳ８０６にてラッチ済みステータス１１３に「１」が設定されていないと判定した場合には、次回の開始指令設定処理において再びラッチ済みステータス１１３の状態について判定する処理を行うために、ステップＳ８１０にて、確認指令フラグ１４４ｅに「１」を設定して、本開始指令設定処理を終了する。

また、ステップＳ８０４にて、制御ＩＣ１４８に入力されている検知信号ＳＧ１がＬＯＷ状態であると判定した場合には、当該検知信号ＳＧ１の立ち上がりが検出されなかったことを意味する。この場合には、既に信号記憶フラグ１４４ｄに「０」が設定されているため、ステップＳ８０９にてラッチ済みステータス１１３を「０」クリアして、本開始指令設定処理を終了する。

また、ステップＳ８０３にて、信号記憶フラグ１４４ｄに「１」が設定されていると判定した場合には、前回の開始指令設定処理が行われたタイミングにおいて、制御ＩＣ１４８に入力されていた検知信号ＳＧ１がＨＩ状態であり、検知信号ＳＧ１が既に立ち上がっていたことを意味する。この場合には、ステップＳ８１１にて制御ＩＣ１４８に入力されている検知信号ＳＧ１がＬＯＷ状態であるか否かについて判定する。検知信号ＳＧ１がＬＯＷ状態である場合（ステップＳ８１１：ＹＥＳ）には、ステップＳ８１２にて信号記憶フラグ１４４ｄを「０」クリアする。

ステップＳ８１１にて制御ＩＣ１４８に入力されている検知信号ＳＧ１がＨＩ状態であると判定した後（ステップＳ８１１：ＮＯ）、又はステップＳ８１２にて信号記憶フラグ１４４ｄを「０」クリアした後、ステップＳ８０９にてラッチ済みステータス１１３を「０」クリアして、本開始指令設定処理を終了する。

また、ステップＳ８０２にて確認指令フラグ１４４ｅに「１」が設定されていると判定した場合には、今回の開始指令設定処理がステップＳ８１０にて確認指令フラグ１４４ｅに「１」が設定された開始指令設定処理の次の回の開始指令設定処理であることを意味する。この場合には、ステップＳ８１３にて確認指令フラグ１４４ｅを「０」クリアし、ステップＳ８１４にてラッチ済みステータス１１３のＱ端子１１３ａから出力されて制御ＩＣ１４８の入力端子ＴＡ２に入力されている数値情報に基づいて、ラッチ済みステータス１１３に「１」が設定されているか否かについて判定する。

ステップＳ８１４にてラッチ済みステータス１１３に「１」が設定されていると判定した場合には、既に制御ＩＣ１４８の入力端子ＴＡ３に今回のスタートレバー４１の操作に対応する乱数の数値情報が入力されている状態であることを意味する。この場合には、ステップＳ８０６にてラッチ済みステータス１１３に「１」が設定されていると判定した場合と同様に、ステップＳ８０７～ステップＳ８０９の処理を実行する。具体的には、開始指令フラグ１４４ｃに「１」を設定し（ステップＳ８０７）、エラーカウンタ１４４ｂを「０」クリアする（ステップＳ８０８）。そして、ラッチ済みステータス１１３のＣＬＲ端子１１３ｃに対してパルス信号を送信することによりラッチ済みステータス１１３を「０」クリアして（ステップＳ８０９）、本開始指令設定処理を終了する。

ステップＳ８１４において、ラッチ済みステータス１１３に「１」が設定されていないと判定した場合には、ステップＳ８１５にてエラー対応処理を行って本開始指令設定処理を終了する。エラー対応処理は、制御ＩＣ１４８に入力されている検知信号ＳＧ１が立ち上がってから開始指令設定処理が２回行われる間にラッチ済みステータス１１３に「１」が設定されなかった場合に実行される。

次に、開始指令設定処理（図２５）のステップＳ８１５にて実行されるエラー対応処理について図２６を参照しながら説明する。図２６は、制御ＩＣ１４８にて実行されるエラー対応処理を説明するためのフローチャートである。

先ずステップＳ９０１にて、エラーカウンタ１４４ｂの値が「０」であるか否かについて判定する。エラーカウンタ１４４ｂの値が「０」である場合（ステップＳ９０１：ＹＥＳ）には、ステップＳ９０２にてエラーカウンタ１４４ｂに「１」を加算する。また、エラーカウンタ１４４ｂの値が「０」でない場合（ステップＳ９０１：ＮＯ）には、エラー対応処理が２回連続して実行されていることを意味する。この場合には、スタート検出センサ４１ａとコントロール側ＣＰＵ１１４との接続が切断されている可能性が高い。このため、ステップＳ９０３にて、遊技ホールの管理コンピュータに対して異常信号を送信して、遊技ホールの管理者に断線の可能性が高いことを知らせる。

エラー対応処理が行われる場合として、スタート検出センサ４１ａとコントロール側ＣＰＵ１１４との接続が切断された場合と、制御ＩＣ１４８にノイズが混入した場合とが考えられる。エラーカウンタ１４４ｂの値が「０」の場合には、制御ＩＣ１４８にノイズが入った可能性を排除できないため、異常信号の送信を行わずに、ラッチ指示信号の送信のみを行う。一方、エラーカウンタ１４４ｂの値が「１」の場合には、断線の可能性が高いため、異常信号の送信を行うとともに、ラッチ指示信号の送信を行う。

スタート検出センサ４１ａとコントロール側ＣＰＵ１１４との接続が切断された場合のように、スタートレバー４１が押下げ操作されてもコントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１が立ち上がらない状態となっている場合には、異常信号を送信するステップＳ９０３の処理が連続して実行される。遊技ホールの管理者は、遊技ホールの管理コンピュータに異常信号が繰り返し送信されていることを把握することにより、断線が発生していることを把握することができる。

ステップＳ９０２にてエラーカウンタ１４４ｂに「１」を加算した後、又はステップＳ９０３にて異常信号を送信した後、ステップＳ９０４では、コントロール側ＣＰＵ１１４に対してラッチ指示信号を送信する。コントロール側ＣＰＵ１１４は、当該ラッチ指示信号を受信した場合に、ラッチレジスタ用Ｄ－ＦＦ１０２ａ～１０２ｐ（図６）のＣＬＫ端子に対してラッチ信号を送信する。これにより、乱数カウンタ１０５に記憶されている乱数の数値情報がラッチレジスタ１０２に書き込まれる。

ステップＳ９０４にてラッチ信号を送信した後、ステップＳ９０５にて開始指令フラグ１４４ｃに「１」を設定し、ステップＳ９０６にてエラー状態フラグ１４４ｆに「１」を設定して、本エラー対応処理を終了する。

スタート検出センサ４１ａとコントロール側ＣＰＵ１１４との接続が切断されている場合には、コントロール側ＣＰＵ１１４はスタートレバー４１が操作されたタイミングを把握できない。このため、遊技者がスタートレバー４１を操作しても、乱数カウンタ１０５に記憶されている乱数の数値情報がラッチレジスタ１０２に書き込まれることはない。この状態で制御ＩＣ１４８が制御ＩＣ１４８の入力端子に入力されている乱数の数値情報を取得すると、今回のスタートレバー４１の操作に対応しない古い乱数に基づいて役の当否判定が行われてしまう。

これに対して、制御ＩＣ１４８からコントロール側ＣＰＵ１１４にラッチ指示信号を送信し、当該ラッチ指示信号を受信したコントロール側ＣＰＵ１１４がラッチレジスタ１０２に対してラッチ信号を送信する構成とすることにより、制御ＩＣ１４８は今回のスタートレバー４１の操作に対応する乱数を取得することができる。断線が起きていることを遊技ホールの管理者に報知するとともに、遊技ホールの管理者が対応するまで制御ＩＣ１４８がスタートレバー４１の操作に基づいた乱数を取得する構成であるため、遊技者にとって不当に不利な状況にならないタイミングで遊技ホールの管理者がメンテナンスを行うことができる。

本実施形態では、コントロール側ＣＰＵ１１４がラッチレジスタ用Ｄ－ＦＦ１０２ａ～１０２ｐのＣＬＫ端子に対してラッチ信号を送信する契機となるタイミングが２種類ある。１つ目のタイミングは、コントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１がＬＯＷ状態からＨＩ状態に立ち上がり、コントロール側ＣＰＵ１１４において当該検知信号ＳＧ１のＨＩ状態が１２．８μｓ継続したと判定されるタイミングである。当該タイミングを第１タイミングとする。

第１タイミングは、遊技者がスタートレバー４１を操作してコントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１が立ち上がってから一定時間後（１２．８μｓ後）のタイミングであるため、遊技者がスタートレバー４１を操作するタイミングが強く反映されているタイミングである。

２つ目のタイミングは、エラー対応処理（図２６）のステップＳ９０４にて制御ＩＣ１４８がラッチ指示信号を送信し、コントロール側ＣＰＵ１１４が当該ラッチ指示信号を受信するタイミングである。当該タイミングを第２タイミングとする。

エラー対応処理は、開始指令設定処理（図２５）の中で実行される処理である。そして、開始指令設定処理は、１．４９ｍｓ周期で実行されるタイマ割込み処理（図８）の中で実行される処理である。遊技者がスタートレバー４１を操作してから最初のタイマ割込み処理が実行されるまでの時間には、約１．４９ｍｓの幅がある。具体的には、スタートレバー４１が操作された直後にタイマ割込み処理が実行される可能性があるとともに、スタートレバー４１が操作されてから約１．４９ｍｓ後にタイマ割込み処理が実行される可能性がある。

このように、第２タイミングは、遊技者がスタートレバー４１を操作したタイミングが反映されたタイミングであるが、遊技者によるスタートレバー４１の操作タイミングのみが反映されたタイミングではない。第２タイミングには、遊技者の動作によらない要素も反映されている。

このため、本実施形態では、スタート検出センサ４１ａとコントロール側ＣＰＵ１１４とを接続している信号線が切断されていない通常の状態においては、第１タイミングで乱数カウンタ１０５に記憶されている乱数の数値情報がラッチレジスタ１０２に書き込まれる構成である。これにより、遊技者によるスタートレバー４１の操作タイミングが強く反映された乱数の数値情報を用いて役の当否判定を行うことができる。

一方、スタート検出センサ４１ａとコントロール側ＣＰＵ１１４とを接続している信号線が切断されているエラー状態では、コントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１が立ち上がらないため、コントロール側ＣＰＵ１１４が第１タイミングを把握することができない。この場合には、制御ＩＣ１４８がコントロール側ＣＰＵ１１４に対してラッチ指示信号を送信することにより、乱数カウンタ１０５に記憶されている乱数の数値情報がラッチレジスタ１０２に書き込まれる構成である。これにより、エラー状態においても、遊技者によるスタートレバー４１の操作タイミングが反映された乱数の数値情報を用いて役の当否判定を行うことができる。

次に、本実施形態のコントロール側ＣＰＵ１１４にて実行される管理動作について、図２７を参照しながら説明する。図２７は、本実施形態における管理動作を示すフローチャートである。

先ずステップＳ１００１では、制御ＩＣ１４８からラッチ指示信号を受信したか否かについて判定する。ステップＳ１００１にてラッチ指示信号を受信していなかった場合には、ステップＳ１００２にてコントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１がＬＯＷ状態であるか否かについて判定する。ステップＳ１００２にてコントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１がＨＩ状態であった場合には、ステップＳ１００１に戻る。

ステップＳ１００２にてコントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１がＬＯＷ状態であった場合には、ステップＳ１００３にてラッチ指示信号を受信したか否かについて判定する。ステップＳ１００３にてラッチ信号を受信していなかった場合には、ステップＳ１００４にて、コントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１がＨＩ状態であるか否かについて判定する。そして、コントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１がＬＯＷ状態である場合（ステップＳ１００４：ＮＯ）にはステップＳ１００３に戻る。

ステップＳ１００４にてコントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１がＨＩ状態である場合には、当該検知信号ＳＧ１がＬＯＷ状態からＨＩ状態に立ち上がったことを意味する。この場合には、ステップＳ１００５にてコントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１のＨＩ状態が継続している時間のカウントを開始する。当該時間のカウントは０．１μｓ単位で時間をカウントするタイマカウンタを利用して行う。

続くステップＳ１００６では、制御ＩＣ１４８からラッチ指示信号を受信したか否かについて判定する。ステップＳ１００６にてラッチ指示信号を受信した場合（ステップＳ１００６：ＹＥＳ）には、ステップＳ１００７にて今回受信したラッチ指示信号を無効化する処理を行う。具体的には、今回受信したラッチ指示信号に基づいてラッチレジスタ１０２に対してラッチ信号を送信することはせずに、次回ラッチ指示信号を受信するまで、ラッチ指示信号を受信していないと判定できるように、ラッチ指示信号を受信した記録を消去する。

ステップＳ１００６にて否定判定を行った後、又はステップＳ１００７にてラッチ指示信号の無効化を行った後、ステップＳ１００８では、コントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１がＨＩ状態であるか否かについて判定する。そして、検知信号ＳＧ１がＨＩ状態である場合には、ステップＳ１００９にてコントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１のＬＯＷ状態からＨＩ状態への立ち上がりを検出したタイミングから１２．８μｓが経過したか否かについて判定する。立ち上がりを検出したタイミングから１２．８μｓが経過していない場合には、ステップＳ１００８に戻る。

そして、ステップＳ１００９にてコントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１の立ち上がりから１２．８μｓが経過したと判定した場合（ステップＳ１００９：ＹＥＳ）には、ステップＳ１０１０にてその他の処理を行って、ステップＳ１００１に戻る。当該その他の処理では、上記第１の実施形態の管理動作（図１９）におけるステップＳ７０６～ステップＳ７０８の処理が実行される。

また、ステップＳ１００８にてコントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１がＬＯＷ状態であった場合、つまりコントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１がＬＯＷ状態からＨＩ状態に立ち上がり、当該立ち上がりから１２．８μｓが経過する前に検知信号ＳＧ１がＬＯＷ状態に戻った場合には、ステップＳ１０１１にてタイマカウンタによる時間のカウントを停止して、ステップＳ１００３に戻る。この場合、タイマカウンタはリセットされる。

また、ステップＳ１００１又はステップＳ１００３にて、ラッチ指示信号を受信していた場合には、ステップＳ１０１２にてラッチレジスタ１０２にラッチ信号を送信する。具体的には、ラッチレジスタ用Ｄ－ＦＦ１０２ａ～１０２ｐのＣＬＫ端子に対してパルス信号を送信する。これにより、乱数カウンタ１０５に記憶されている乱数の数値情報がラッチレジスタ１０２に書き込まれる。続くステップＳ１０１３では、ラッチ済みステータス１１３に「１」を設定して、ステップＳ１００１に戻る。

このように、本管理動作のステップＳ１００１又はステップＳ１００３において、制御ＩＣ１４８からラッチ指示信号を受信した場合には、ラッチレジスタ用Ｄ－ＦＦ１０２ａ～１０２ｐのＣＬＫ端子に対してラッチ信号を送信するとともに、ラッチ済みステータス１１３に「１」を設定する構成である。このため、スタート検出センサ４１ａとコントロール側ＣＰＵ１１４との接続が切断された場合においても、制御ＩＣ１４８がラッチ指示信号を送信することにより、スタートレバー４１の押下げ操作に対応したタイミングでラッチ済みステータス１１３に「１」を設定することができる。

また、ステップＳ１００４にて否定判定を行った場合には、ラッチ指示信号を受信したか否かの判定（ステップＳ１００３）とコントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１がＬＯＷ状態であるか否かの判定（ステップＳ１００４）とを繰り返す構成である。このため、ステップＳ１００４にて検知信号ＳＧ１がＨＩ状態となるまで待機している間にラッチ指示信号を受信した場合においても、ラッチレジスタ用Ｄ－ＦＦ１０２ａ～１０２ｐのＣＬＫ端子に出力しているラッチ信号を立ち上げる処理（ステップＳ１００２）及びラッチ済みステータス１１３に「１」を設定する処理（ステップＳ１００３）に移ることができる。

また、ステップＳ１００９にて否定判定を行った場合には、検知信号ＳＧ１がＨＩ状態であるか否かの判定（ステップＳ１００８）と、検知信号ＳＧ１がＨＩ状態に立ち上がってから１２．８μｓが経過したか否かの判定（ステップＳ１００９）とを繰り返す構成である。

上述のとおり、制御ＩＣ１４８が当該制御ＩＣ１４８に入力されている検知信号ＳＧ１の立ち上がりを検出したタイミングにおける開始指令設定処理（図２５）及び当該開始指令設定処理の約１．４９ｍｓ後に実行される次回の開始指令設定処理の両方においてラッチ済みステータス１１３に「１」が設定されていない場合に、制御ＩＣ１４８はコントロール側ＣＰＵ１１４にラッチ指示信号を送信する構成である。開始指令設定処理は１．４９ｍｓ周期で実行されるタイマ割込み処理（図８）の中で実行される処理であるため、ステップＳ１００８及びステップＳ１００９にて１２．８μｓが経過するまで待機している間に２回の開始指令設定処理が実行されることはない。

本管理動作のステップＳ１００５～ステップＳ１００９の処理は、コントロール側ＣＰＵ１１４の入力端子ＴＢ１に入力されている検知信号ＳＧ１が立ち上がってから１２．８μｓが経過するまでに実行される処理である。このため、ノイズを考えない場合には、ステップＳ１００５～ステップＳ１００９にて１２．８μｓが経過するまで待機している間にラッチ指示信号を受信することはない。

一方、検知信号ＳＧ１が入力されている制御ＩＣ１４８の入力端子ＴＡ１にノイズが混入する場合には、本管理動作のステップＳ１００６にてラッチ指示信号を受信していると判定する可能性がある。

具体的には、制御ＩＣ１４８の入力端子ＴＡ１のみにノイズが混入した場合、又は制御ＩＣ１４８の入力端子ＴＡ１及びコントロール側ＣＰＵ１１４の入力端子ＴＢ１の両方に１２．８μｓ未満のノイズが混入した場合において、混入したノイズにより制御ＩＣ１４８の入力端子ＴＡ１に入力されている信号がＨＩ状態となっている間に制御ＩＣ１４８において開始指令設定処理（図２５）が実行される場合である。

この場合、制御ＩＣ１４８は当該開始指令設定処理において確認指令フラグ１４４ｅに「１」を設定する。当該開始指令設定処理の後のタイミングであるとともに、当該開始指令設定処理から約１．４９ｍｓ後に実行される次回の開始指令設定処理の前のタイミングにおいて、コントロール側ＣＰＵ１１４の入力端子ＴＢ１に入力されている信号がＬＯＷ状態からＨＩ状態に立ち上がった場合には、本管理動作のステップＳ１００６にて制御ＩＣ１４８からラッチ指示信号を受信していると判定する可能性がある。

このように、本管理動作のステップＳ１００６にてラッチ指示信号を受信していた場合、当該ラッチ指示信号はノイズによる影響を受けたものである。このため、コントロール側ＣＰＵ１１４は、ステップＳ１００６にて受信していたと判定した場合には、当該ラッチ指示信号を無効化する構成である。これにより、制御ＩＣ１４８がノイズを契機としてラッチレジスタ１０２に書き込まれた乱数の数値情報を取得し、当該乱数の数値情報を利用して役の当否判定を実行する可能性を低減することができる。

次に、抽選処理（図１１）のステップＳ５０１にて実行される乱数取得処理について、図２８のフローチャートを参照しながら説明する。当該乱数取得処理は制御ＩＣ１４８にて実行される処理である。

先ずステップＳ１１０１では、エラー状態フラグ１４４ｆに「１」が設定されているか否かについて判定する。エラー状態フラグ１４４ｆに「１」が設定されていない場合（ステップＳ１１０１：ＮＯ）とは、コントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１がＬＯＷ状態からＨＩ状態に立ち上がり、当該検知信号ＳＧ１のＨＩ状態が１２．８μｓ以上継続したことをコントロール側ＣＰＵ１１４が把握したタイミングにおいて、コントロール側ＣＰＵ１１４がラッチレジスタ用Ｄ－ＦＦ１０２ａ～１０２ｐのＣＬＫ端子にラッチ信号を送信した場合である。このため、ステップＳ１１０１において否定判定が行われた場合、制御ＩＣ１４８はラッチ済みステータス１１３に「１」が設定されたことを既に確認している。

一方、エラー状態フラグ１４４ｆに「１」が設定されている場合（ステップＳ１１０１：ＹＥＳ）とは、制御ＩＣ１４８がコントロール側ＣＰＵ１１４に対してラッチ指示信号を送信し、当該ラッチ指示信号を受信したコントロール側ＣＰＵ１１４がラッチレジスタ用Ｄ－ＦＦ１０２ａ～１０２ｐのＣＬＫ端子に対してラッチ信号を送信した場合である。この場合には、乱数カウンタ１０５に記憶されている乱数の数値情報がラッチレジスタ１０２に書き込まれた後であることを確認する必要がある。このため、ステップＳ１１０２ではエラー状態フラグ１４４ｆを「０」クリアし、ステップＳ１１０３ではラッチ済みステータス１１３に「１」が設定されるまで待機する。そして、ラッチ済みステータス１１３に「１」が設定されていると判定した場合（ステップＳ１１０３：ＹＥＳ）に、ステップＳ１１０４にて、ラッチ済みステータス１１３のＣＬＲ端子に対してパルス信号を送信してラッチ済みステータス１１３を「０」クリアする。

ステップＳ１１０１にて否定判定を行った後、又はステップＳ１１０４にてラッチ済みステータス１１３を「０」クリアした後、ステップＳ１１０５では、制御ＩＣ１４８の入力端子に入力されている乱数の数値情報を取得して、本乱数取得処理を終了する。

スタート検出センサ４１ａとコントロール側ＣＰＵ１１４との接続が切断されている場合においても、ラッチ済みステータス１１３に「１」が設定されていることを条件として、制御ＩＣ１４８が当該制御ＩＣ１４８の入力端子に入力されている乱数の数値情報を取得する構成である。このため、制御ＩＣ１４８が今回のスタートレバー４１の操作よりも前にラッチレジスタ１０２に書き込まれた乱数の数値情報を取得する事態を回避することができる。

次に、制御ＩＣ１４８が当該制御ＩＣ１４８の入力端子ＴＡ３に入力されている乱数の数値情報を取得するタイミングについて、図２９及び図３０のタイムチャートを参照しながら説明する。

先ず図２９のタイムチャートを参照しながら、コントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１が立ち上がってから１２．８μｓが経過する前に開始指令設定処理が実行される場合について説明する。なお、ｔ１～ｔ５のタイミングにおいて、スロットマシン１０はゲーム開始可能な状態である。

図２９（ａ）は制御ＩＣ１４８に入力されている検知信号ＳＧ１の状態を示し、図２９（ｂ）は信号記憶フラグ１４４ｄの状態を示し、図２９（ｃ）はコントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１の状態を示し、図２９（ｄ）は乱数カウンタ１０５に記憶されている乱数の数値情報がラッチレジスタ１０２に書き込まれるタイミングを示し、図２９（ｅ）は制御ＩＣ１４８において開始指令設定処理が実行されるタイミングを示し、図２９（ｆ）はラッチ済みステータス１１３の状態を示し、図２９（ｇ）は確認指令フラグ１４４ｅの状態を示し、図２９（ｈ）は制御ＩＣ１４８が制御ＩＣ１４８の入力端子ＴＡ３に入力されている乱数の数値情報を取得するタイミングを示す。

ｔ１のタイミングにおいて遊技者がスタートレバー４１を操作すると、図２９（ａ），（ｃ）に示すように、制御ＩＣ１４８及びコントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１がＬＯＷ状態からＨＩ状態に立ち上がる。

ｔ３のタイミングは、コントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１が立ち上がるｔ１のタイミングから１２．８μｓが経過したタイミングである。また、ｔ２のタイミングは、ｔ１のタイミングの後のタイミングであるとともに、ｔ３のタイミングの前のタイミングである。図２９（ｅ）に示すように、ｔ２のタイミングで開始指令設定処理が実行される。図２９（ａ）に示すように、ｔ２のタイミングにおいて、制御ＩＣ１４８に入力されている検知信号ＳＧ１はＨＩ状態である。このため、図２９（ｂ）に示すように、ｔ２のタイミングにおいて、制御ＩＣ１４８は信号記憶フラグ１４４ｄに「１」を設定する。信号記憶フラグ１４４ｄが「０」から「１」に変化することにより、制御ＩＣ１４８において検知信号ＳＧ１の立ち上がりが検出された状態となる。

図２９（ｆ）に示すように、制御ＩＣ１４８が検知信号ＳＧ１の立ち上がりを検出したｔ２のタイミングにおいて、ラッチ済みステータス１１３の値は「０」である。このため、図２９（ｇ）に示すように、制御ＩＣ１４８はｔ２のタイミングで実行される開始指令設定処理において確認指令フラグ１４４ｅに「１」を設定する。

図２９（ｃ）に示すように、コントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１はｔ１のタイミングで立ち上がり、当該立ち上がりから１２．８μｓ後のｔ３のタイミングまでＨＩ状態を維持している。このため、コントロール側ＣＰＵ１１４は、ｔ３のタイミングにおいて、ラッチレジスタ用Ｄ－ＦＦ１０２ａ～１０２ｐのＣＬＫ端子に対してラッチ信号を送信する。これにより、図２９（ｄ）に示すように、ｔ３のタイミングにおいて乱数カウンタ１０５に記憶されている乱数の数値情報がラッチレジスタ１０２に書き込まれる。また、図２９（ｆ）に示すように、コントロール側ＣＰＵ１１４はｔ３のタイミングでラッチ済みステータス１１３に「１」を設定する。

その後、図２９（ｅ）に示すように、ｔ３のタイミングよりも後のｔ４のタイミングにおいて開始指令設定処理が実行される。図２９（ｇ）に示すように、ｔ４のタイミングにおいて確認指令フラグ１４４ｅには「１」が設定されているとともに、図２９（ｆ）に示すように、ラッチ済みステータス１１３にも「１」が設定されている。このため、図２９（ｆ）に示すように、当該ｔ４のタイミングにおいて、制御ＩＣ１４８はラッチ済みステータス１１３のＣＬＲ端子１１３ｃに対してパルス信号を送信してラッチ済みステータス１１３を「０」クリアするとともに、図２９（ｇ）に示すように確認指令フラグ１４４ｅを「０」クリアする。

また、制御ＩＣ１４８は同じｔ４のタイミングにおいて開始指令フラグ１４４ｃに「１」を設定する。このため、当該ｔ４のタイミングの後であるｔ５のタイミングにおいて実行される抽選処理（図１１）にて、図２９（ｈ）に示すように、制御ＩＣ１４８は制御ＩＣ１４８の入力端子ＴＡ３に入力されている乱数の数値情報を取得する。

このように、制御ＩＣ１４８が検知信号ＳＧ１の立ち上がりを検出したタイミングにおいてラッチ済みステータス１１３に「１」が設定されていない場合には、確認指令フラグ１４４ｅに「１」を設定する構成である。そして、開始指令設定処理において確認指令フラグ１４４ｅに「１」が設定されているとともにラッチ済みステータス１１３に「１」が設定されている場合には、制御ＩＣ１４８が開始指令フラグ１４４ｃに「１」を設定して、当該制御ＩＣ１４８の入力端子ＴＡ３に入力されている乱数の数値情報を取得する構成である。このため、コントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１が立ち上がってから１２．８μｓが経過する前に開始指令設定処理が実行されても、制御ＩＣ１４８が今回のスタートレバー４１の操作に対応した乱数の数値情報を取得することができる。

次に、スタート検出センサ４１ａとコントロール側ＣＰＵ１１４との接続が切断された状態で、制御ＩＣ１４８が当該制御ＩＣ１４８の入力端子ＴＡ３に入力されている乱数の数値情報を取得するタイミングについて、図３０のタイムチャートを参照しながら説明する。なお、ｔ１～ｔ５のタイミング、及びｔ８～ｔ１２のタイミングにおいて、スロットマシン１０はゲーム開始可能な状態である。

図３０（ａ）は制御ＩＣ１４８に入力されている検知信号ＳＧ１の状態を示し、図３０（ｂ）は信号記憶フラグ１４４ｄの状態を示し、図３０（ｃ）はコントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１の状態を示し、図３０（ｄ）は乱数カウンタ１０５に記憶されている乱数の数値情報がラッチレジスタ１０２に書き込まれるタイミングを示し、図３０（ｅ）は制御ＩＣ１４８にて開始指令設定処理が実行されるタイミングを示し、図３０（ｆ）はラッチ済みステータス１１３の状態を示し、図３０（ｇ）は制御ＩＣ１４８が制御ＩＣ１４８の入力端子ＴＡ３に入力されている乱数の数値情報を取得するタイミングを示し、図３０（ｈ）は確認指令フラグ１４４ｅの状態を示し、図３０（ｉ）はエラーカウンタ１４４ｂの状態を示し、図３０（ｊ）は制御ＩＣ１４８が遊技ホールの管理コンピュータに対して異常信号を送信するタイミングを示す。

図３０（ａ）に示すように、ｔ１のタイミングで遊技者がスタートレバー４１を操作すると、制御ＩＣ１４８に入力されている検知信号ＳＧ１はＬＯＷ状態からＨＩ状態に立ち上がる。図３０（ｃ）に示すように、スタート検出センサ４１ａとコントロール側ＣＰＵ１１４との接続は切断されているため、コントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１はＬＯＷ状態のままである。

図３０（ｅ）に示すように、検知信号ＳＧ１が立ち上がったｔ１のタイミングよりも後のタイミングであるｔ２のタイミングにおいて、開始指令設定処理が実行されると、図３０（ａ）に示すように、当該ｔ２のタイミングにおいて制御ＩＣ１４８に入力されている検知信号ＳＧ１はＨＩ状態であるため、図３０（ｂ）に示すように、制御ＩＣ１４８は信号記憶フラグ１４４ｄに「１」を設定する。これにより、制御ＩＣ１４８において検知信号ＳＧ１の立ち上がりが検出された状態となる。

ｔ２のタイミングはゲーム開始可能な期間であり、検知信号ＳＧ１の立ち上がりが検出されているが、図３０（ｆ）に示すように、ラッチ済みステータス１１３に「１」が設定されていない。このため、図３０（ｇ）に示すように、ｔ２のタイミングにおいて制御ＩＣ１４８による乱数の取得は行われない。図３０（ｈ）に示すように、制御ＩＣ１４８は、ｔ２のタイミングで行われる開始指令設定処理において確認指令フラグ１４４ｅに「１」を設定して今回の開始指令設定処理を終了する。

図３０（ｅ）に示すように、ｔ２のタイミングで実行された開始指令設定処理の次回の開始指令設定処理は、ｔ２のタイミングから約１．４９ｍｓ後のｔ３のタイミングで実行される。遊技者によるスタートレバー４１の操作は人の動作であるため開始指令設定処理が実行される間隔よりも長く、図３０（ａ）に示すように、ｔ３のタイミングにおいても、検知信号ＳＧ１はＨＩ状態である。また、図３０（ｈ）に示すように、ｔ３のタイミングにおいて、確認指令フラグ１４４ｅには「１」が設定されている。しかし、スタート検出センサ４１ａとコントロール側ＣＰＵ１１４との接続が切断されているため、図３０（ｆ）に示すように、ｔ３のタイミングにおいてもラッチ済みステータス１１３に「１」は設定されていない。また、図３０（ｉ）に示すように、ｔ３のタイミングにおいて、エラーカウンタ１４４ｂの値は「０」である。このため、図３０（ｈ）に示すように、制御ＩＣ１４８はｔ３のタイミングで実行される開始指令設定処理において確認指令フラグ１４４ｅを「０」クリアして、エラー対応処理（図２６）を行う。そして、図３０（ｉ）に示すように、制御ＩＣ１４８はｔ３のタイミングで実行されるエラー対応処理においてエラーカウンタ１４４ｂに「１」を加算する。

また、制御ＩＣ１４８は、ｔ３のタイミングで実行されるエラー対応処理においてラッチ指示信号を送信する。当該ラッチ指示信号を受信したコントロール側ＣＰＵ１１４はラッチレジスタ用Ｄ－ＦＦ１０２ａ～１０２ｐのＣＬＫ端子に対してラッチ指示信号を送信する。これにより、図３０（ｄ）に示すように、ｔ３のタイミングの後であるｔ４のタイミングにおいて、コントロール側ＣＰＵ１１４はラッチ信号を送信してラッチレジスタ１０２に記憶されている乱数の数値情報を更新するとともに、図３０（ｆ）に示すように、ラッチ済みステータス１１３に「１」を設定する。

図３０（ｇ）に示すように、ｔ４のタイミングの後であるｔ５のタイミングにて実行される乱数取得処理（図２９）において、制御ＩＣ１４８は当該制御ＩＣ１４８の入力端子ＴＡ３に入力されている乱数の数値情報を取得してゲームを開始する。また、図３０（ｆ）に示すように、制御ＩＣ１４８は同じｔ５のタイミングにおいて、ラッチ済みステータス１１３のＣＬＲ端子１１３ｃに対してパルス信号を送信してラッチ済みステータス１１３を「０」クリアする。

その後、図３０（ａ）に示すように、ｔ６のタイミングで制御ＩＣ１４８に入力されている検知信号ＳＧ１が立ち下がる。そして、図３０（ｅ）に示すように、ｔ６のタイミングの後であるｔ７のタイミングにおいて開始指令設定処理が実行される。図３０（ａ）に示すように、当該ｔ７のタイミングにおいて制御ＩＣ１４８に入力されている検知信号ＳＧ１はＬＯＷ状態であるため、図３０（ｂ）に示すように、制御ＩＣ１４８は信号記憶フラグ１４４ｄを「０」クリアする。

その後、ｔ５のタイミングで開始されたゲームが終了し、図３０（ａ）に示すようにｔ８のタイミングで遊技者がスタートレバー４１を操作すると、制御ＩＣ１４８に入力されている検知信号ＳＧ１が立ち上がる。そして、ｔ８のタイミングの後のｔ９のタイミングにおいて、図３０（ｅ）に示すように開始指令設定処理が実行される。図３０（ａ）に示すように、ｔ９のタイミングにおいて制御ＩＣ１４８に入力されている検知信号ＳＧ１はＨＩ状態であるため、図３０（ｂ）に示すように制御ＩＣ１４８はｔ９のタイミングで信号記憶フラグ１４４ｄに「１」を設定する。信号記憶フラグ１４４ｄが「０」から「１」に変化することにより、制御ＩＣ１４８において検知信号ＳＧ１の立ち上がりが検出された状態となる。

図３０（ｆ）に示すように、ｔ９のタイミングにおいてラッチ済みステータス１１３の値は「０」であるため、図３０（ｈ）に示すように、制御ＩＣ１４８は確認指令フラグ１４４ｅに「１」を設定して今回の開始指令設定処理を終了する。

図３０（ｅ）に示すように、ｔ９のタイミングの後であるｔ１０のタイミングでは、ｔ９のタイミングで実行された開始指令設定処理の次の回の開始指令設定処理が行われる。図３０（ｈ）に示すように、ｔ１０のタイミングにおいて確認指令フラグ１４４ｅには「１」が設定されている。また、図３０（ｆ）に示すように、ｔ１０のタイミングにおいてラッチ済みステータス１１３の値は「０」である。そして、図３０（ｉ）に示すように、ｔ１０のタイミングにおいてエラーカウンタ１４４ｂの値は「１」である。このような状況は、制御ＩＣ１４８にて検知信号ＳＧ１の立ち上がりが検出されたにも関わらず、当該検知信号ＳＧ１の立ち上がりを契機としてラッチ済みステータス１１３に「１」が設定されない事象が２回連続して発生した事を表している。当該事象が２回連続して発生する場合には、スタート検出センサ４１ａとコントロール側ＣＰＵ１１４との接続が切断されている可能性が高い。

このため、図３０（ｈ）に示すように、制御ＩＣ１４８はｔ１０のタイミングで確認指令フラグ１４４ｅを「０」クリアして、エラー対応処理を行う。制御ＩＣ１４８は図３０（ｊ）に示すように、ｔ１０のタイミングで行われるエラー対応処理において遊技ホールの管理コンピュータに対して異常信号を送信して、遊技ホールの管理者にコントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１の挙動に異常が起きていることを報知する。

また、制御ＩＣ１４８はｔ１０のタイミングで実行されるエラー対応処理においてラッチ指示信号を送信する。制御ＩＣ１４８からラッチ指示信号を受信したコントロール側ＣＰＵ１１４は、ラッチレジスタ用Ｄ－ＦＦ１０２ａ～１０２ｐのＣＬＫ端子に対してラッチ信号を送信する。これにより、図３０（ｄ）に示すように、ｔ１１のタイミングにおいて乱数カウンタ１０５に記憶されている乱数の数値情報がラッチレジスタ１０２に書き込まれる。また、図３０（ｆ）に示すように、コントロール側ＣＰＵ１１４は同じｔ１１のタイミングでラッチ済みステータス１１３に「１」を設定する。

その後、ｔ１２のタイミングで実行される抽選処理（図１１）において、図３０（ｇ）に示すように、制御ＩＣ１４８は当該制御ＩＣ１４８の入力端子ＴＡ３に入力されている乱数の数値情報を取得する。また、図３０（ｆ）に示すように、同じｔ１２のタイミングで制御ＩＣ１４８はラッチ済みステータス１１３を「０」クリアする。

このように、制御ＩＣ１４８に入力されている検知信号ＳＧ１のみが立ち上がり、コントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１が立ち上がらない場合には、制御ＩＣ１４８において検知信号ＳＧ１の立ち上がりが検出されたタイミングに応じて制御ＩＣ１４８がラッチ指示信号を送信する。そして、コントロール側ＣＰＵ１１４は当該ラッチ指示信号の受信を契機としてラッチレジスタ用Ｄ－ＦＦ１０２ａ～１０２ｐのＣＬＫ端子に対してラッチ信号を送信する。これにより、スタート検出センサ４１ａとコントロール側ＣＰＵ１１４との接続が切断された状態においても、遊技者がスタートレバー４１を操作したタイミングに応じた乱数の数値情報を用いて役の当否判定を行うことができる。

また、制御ＩＣ１４８において検知信号ＳＧ１の立ち上がりが検出されたにも関わらず、当該検知信号ＳＧ１の立ち上がりに応じてラッチ済みステータス１１３に「１」が設定されない事象が２回以上連続して発生した場合には、２回目以降のエラー対応処理において、制御ＩＣ１４８が遊技ホールの管理コンピュータに異常信号を送信する。これにより、コントロール側ＣＰＵ１１４の入力端子ＴＡ３に入力されている検知信号ＳＧ１の挙動に異常がある状態で遊技が継続されていることを遊技ホールの管理者に報知することができる。

以上のとおり、ゲーム開始可能な状態で開始指令設定処理が実行され、制御ＩＣ１４８に入力されている検知信号ＳＧ１の立ち上がりが検出され、ラッチ済みステータス１１３に「１」が設定されていないと判定された場合には、確認指令フラグ１４４ｅに「１」を設定して、次回の開始指令設定処理で再びラッチ済みステータス１１３の状態を判定する。そして、確認指令フラグ１４４ｅに「１」を設定して終了した開始指令設定処理の次の回の開始指令設定処理において、ラッチ済みステータス１１３に「１」が設定されている場合には、制御ＩＣ１４８が当該制御ＩＣ１４８の入力端子ＴＡ３に入力されている乱数の数値情報を取得する構成である。このため、コントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１が立ち上がってから１２．８μｓが経過する前に開始指令設定処理が実行された場合においても、今回のスタートレバー４１の操作に対応する乱数の数値情報を用いた役の当否判定を実行することができる。

また、制御ＩＣ１４８に入力されている検知信号ＳＧ１の立ち上がりが検出されたにも関わらず、ラッチ済みステータス１１３に「１」が設定されない事象が発生した場合には、制御ＩＣ１４８がラッチ指示信号を送信する。そして、当該ラッチ指示信号を受信したコントロール側ＣＰＵ１１４は、ラッチレジスタ用Ｄ－ＦＦ１０２ａ～１０２ｐのＣＬＫ端子に対してラッチ信号を送信する構成である。また、制御ＩＣ１４８に入力されている検知信号ＳＧ１の立ち上がりが検出されたにも関わらず、ラッチ済みステータス１１３に「１」が設定されない事象が２回以上連続して発生した場合には、２回目以降のエラー対応処理において、制御ＩＣ１４８が遊技ホールの管理コンピュータに対して異常信号を送信する構成である。これにより、スタート検出センサ４１ａとコントロール側ＣＰＵ１１４との接続が切断された場合においても、制御ＩＣ１４８は、スタートレバー４１の押下げ操作を契機としてラッチレジスタ１０２に書き込まれた乱数の数値情報の取得を続けることができる。また、遊技ホールの管理者は遊技者に不利にならないタイミングで本スロットマシン１０のメンテナンスを実行することができる。

また、ゲーム開始可能な状態で実行される開始指令設定処理において、制御ＩＣ１４８に入力されている検知信号ＳＧ１の立ち上がりが検出されなかった場合には、ラッチ済みステータス１１３を「０」クリアするために、制御ＩＣ１４８がラッチ済みステータス１１３のＣＬＲ端子１１３ｃに対してパルス信号を送信する構成である。このため、遊技者がスタートレバー４１を操作する前にコントロール側ＣＰＵ１１４のみにノイズが入り、当該ノイズを契機としてラッチ済みステータス１１３に「１」が設定されても、ノイズが入ってから遊技者がスタートレバー４１を操作するまでの間に開始指令設定処理が実行される場合には、当該開始指令設定処理においてラッチ済みステータス１１３が「０」クリアされる。ラッチ済みステータス１１３に「１」が設定されている状態でスタートレバー４１が操作され、制御ＩＣ１４８が今回のスタートレバー４１の操作に対応しない古い乱数の数値情報を取得する可能性を低減することができる。

＜第２の実施形態の別形態＞
上述した第２の実施形態のエラー対応処理（図２６）において、エラーカウンタ１４４ｂの値が「１」であった場合（ステップＳ９０１：ＮＯ）に、制御ＩＣ１４８が乱数カウンタ１０５から乱数の数値情報を直接的に取得する構成としてもよい。ここで、制御ＩＣ１４８による直接的な乱数の取得とは、制御ＩＣ１４８が、ラッチレジスタ１０２を介さずに、乱数カウンタ用Ｄ－ＦＦ１０５ａ～１０５ｐのＱ端子から出力されている乱数の数値情報を取得することを意味する。

図３１（ａ）は、主制御基板１４１が備えている制御ＩＣ１４８と乱数カウンタ１０５との接続態様を説明するためのブロック図である。当該ブロック図を用いて本構成における主制御基板１４１の構成について説明する。なお、第２の実施形態における主制御基板１４１の構成と同じ構成については省略してある。図３１（ａ）に示すように、本構成の主制御基板１４１において、乱数カウンタ用Ｄ－ＦＦ１０５ａ～１０５ｐのＱ端子から出ている信号線は分岐してラッチレジスタ用Ｄ－ＦＦ１０２ａ～１０２ｐのＤ端子と制御ＩＣ１４８の入力端子ＴＡ６とに接続されている。このため、乱数カウンタ１０５に記憶されている乱数の数値情報はラッチレジスタ１０２と制御ＩＣ１４８の入力端子ＴＡ６とのそれぞれに対して出力されている。ラッチレジスタ１０２に対して出力されている乱数の数値情報は、ラッチレジスタ用Ｄ－ＦＦ１０２ａ～１０２ｐのＣＬＫ端子にパルス信号が送信されるタイミングにおいて、ラッチレジスタ１０２に書き込まれる。また、制御ＩＣ１４８の入力端子ＴＡ３に対して出力されている乱数の数値情報は、制御ＩＣ１４８に入力されている検知信号ＳＧ１が立ち上がった場合においてラッチ済みステータス１１３に「１」が設定されない状態となった場合に、制御ＩＣ１４８によって取得される。

ここで、ラッチレジスタ用Ｄ－ＦＦ１０２ａ～１０２ｐのＱ端子から出力されている乱数の数値情報が入力されている制御ＩＣ１４８の入力端子ＴＡ３（図６）は、乱数カウンタ用Ｄ－ＦＦ１０５ａ～１０５ｐのＱ端子から出力されている乱数の数値情報が入力されている制御ＩＣ１４８の入力端子ＴＡ６（図３１（ａ））とは異なる入力端子である。このため、制御ＩＣ１４８は、ラッチレジスタ１０２から出力されている乱数の数値情報と乱数カウンタ１０５から出力されている乱数の数値情報とを識別して選択的に取得することができる。

制御ＩＣ１４８が乱数カウンタ用Ｄ－ＦＦ１０５ａ～１０５ｐのＱ端子から出力されて制御ＩＣ１４８の入力端子ＴＡ６に入力されている乱数の数値情報を直接的に取得する場合には、上記第２の実施形態におけるエラー対応処理（図２６）において、ステップＳ９０４の処理が省略される。本構成におけるエラー対応処理について、以下に具体的に説明する。

制御ＩＣ１４８は、エラーカウンタ１４４ｂの値が「０」である場合（ステップＳ９０１：ＹＥＳ）には、エラーカウンタ１４４ｂに「１」を加算した後（ステップＳ９０２）、開始指令フラグ１４４ｃに「１」を設定する（ステップＳ９０５）。そして、エラー状態フラグ１４４ｆに「１」を設定して（ステップＳ９０６）、本エラー対応処理を終了する。また、制御ＩＣ１４８は、エラーカウンタ１４４ｂの値が「１」である場合（ステップＳ９０１：ＮＯ）には、遊技ホールの管理コンピュータに対して異常信号を送信した後（ステップＳ９０３）、開始指令フラグ１４４ｃに「１」を設定する（ステップＳ９０５）。そして、エラー状態フラグ１４４ｆに「１」を設定して（ステップＳ９０６）、本エラー対応処理を終了する。

上述のとおり、本構成の制御ＩＣ１４８はコントロール側ＣＰＵ１１４に対してラッチ指示信号の送信を行わない。本構成のコントロール側ＣＰＵ１１４にて実行される管理動作は、上記第１の実施形態のコントロール側ＣＰＵ１１４にて実行される管理動作（図１９）と同じ処理構成である。

具体的には、先ずコントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１がＬＯＷ状態となるまで待機し（ステップＳ７０１）、ＬＯＷ状態となった場合（ステップＳ７０１：ＹＥＳ）には、当該検知信号ＳＧ１がＨＩ状態となるまで待機する（ステップＳ７０２）。そして、検知信号ＳＧ１がＨＩ状態となった場合（ステップＳ７０２：ＹＥＳ）には、タイマカウンタを利用して当該ＨＩ状態が継続される時間のカウントを開始する（ステップＳ７０３）。

検知信号ＳＧ１がＨＩ状態を維持したまま１２．８μｓが経過した場合（ステップＳ７０４：ＹＥＳ，ステップＳ７０５：ＹＥＳ）には、タイマカウンタを利用した時間のカウントを停止する（ステップＳ７０６）。そして、ラッチレジスタ用Ｄ－ＦＦ１０２ａ～１０２ｐのＣＬＫ端子に対してラッチ信号を送信するとともに（ステップＳ７０７）、ラッチ済みステータス１１３に「１」を設定して、再び検知信号ＳＧ１がＬＯＷ状態となるまで待機する最初の処理（ステップＳ７０１）に戻る。

また、検知信号ＳＧ１のＨＩ状態が１２．８μｓ未満でＬＯＷ状態に戻った場合（ステップＳ７０４：ＮＯ）には、タイマカウンタによる時間のカウントを停止し（ステップＳ７０９）、タイマカウンタをリセットする。そして、再び検知信号ＳＧ１がＨＩ状態となるまで待機する２番目の処理（ステップＳ７０２）に戻る。

次に、本構成において制御ＩＣ１４８が乱数カウンタ１０５に記憶されている乱数の数値情報を直接的に取得する場合の乱数取得処理について、図３１（ｂ）のフローチャートを参照しながら説明する。

先ずステップＳ１２０１では、エラー状態フラグ１４４ｆに「１」が設定されているか否かについて判定する。ステップＳ１２０１にて、エラー状態フラグ１４４ｆに「１」が設定されている場合とは、今回のスタートレバー４１の操作に対応する乱数の数値情報がラッチレジスタ１０２に書き込まれない場合である。この場合には、ステップＳ１２０２にてエラー状態フラグ１４４ｆを「０」クリアし、ステップＳ１２０３にて乱数カウンタ用Ｄ－ＦＦ１０５ａ～１０５ｐのＱ端子から出力されて制御ＩＣ１４８の入力端子ＴＡ３（図６）に入力されている乱数の数値情報を取得して、本乱数取得処理を終了する。

また、ステップＳ１２０１にて、エラー状態フラグ１４４ｆに「１」が設定されていない場合とは、既に今回のスタートレバー４１の操作に対応する乱数の数値情報がラッチレジスタ１０２に書き込まれている場合である。この場合には、ステップＳ１２０４にて、ラッチレジスタ１０２から出力されて制御ＩＣ１４８の入力端子ＴＡ６（図３１（ａ））に入力されている乱数の数値情報を取得して、本乱数取得処理を終了する。

このように、本構成の制御ＩＣ１４８は２通りの方法で乱数を取得することができる。このうち、ラッチレジスタ用Ｄ－ＦＦ１０２ａ～１０２ｐのＱ端子から出力されて制御ＩＣ１４８の入力端子ＴＡ３に入力されている乱数を当該制御ＩＣ１４８が取得する方法で取得される乱数を間接取得乱数とする。当該間接取得乱数は、コントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１の立ち上がりが検出されてから１２．８μｓ後に乱数カウンタ１０５に記憶されていた乱数である。間接取得乱数が取得されるタイミングは検知信号ＳＧ１が立ち上がるタイミングから一定の時間後に乱数カウンタ１０５に記憶されている乱数であり、当該一定の時間は１２．８μｓという比較的短い時間である。

一方、乱数カウンタ用Ｄ－ＦＦ１０５ａ～１０５ｐのＱ端子から出力されて制御ＩＣ１４８の入力端子ＴＡ６に入力されている乱数を当該制御ＩＣ１４８が取得する方法で取得される乱数を直接取得乱数とする。当該直接取得乱数は、制御ＩＣ１４８で実行されるタイマ処理（図８）の中で取得される乱数である。直接取得乱数が取得されるタイミングは検知信号ＳＧ１が立ち上がるタイミングから不定の時間後に乱数カウンタ１０５に記憶されている乱数であり、当該不定の時間は１．４９ｍｓという時間範囲の中にある。そして、１．４９ｍｓという時間は１２．８μｓと比較した場合に長い時間である。

このため、間接取得乱数は直接取得乱数よりも遊技者によるスタートレバー４１の操作タイミングを大きく反映した乱数である。本構成は、スタート検出センサ４１ａとコントロール側ＣＰＵ１１４との接続が切断されていない状態においては間接取得乱数を用いて役の当否判定を実行する構成であるとともに、スタート検出センサ４１ａとコントロール側ＣＰＵ１１４との接続が切断された状態においては役の当否判定に用いる乱数を直接取得乱数に切り替える構成である。

本構成により、遊技者によるスタートレバー４１の操作タイミングを遊技結果に正確に反映できるとともに、スタート検出センサ４１ａとコントロール側ＣＰＵ１１４との接続が切断された場合においても役の当否判定に用いる乱数をスタートレバー４１の操作タイミングに応じて更新することができる。

＜第３の実施形態＞
本実施形態では、コントロール側ＣＰＵ１１４がラッチ済みステータス１１３に「１」を設定するタイミングがゲーム開始可能な期間に限定される。また、制御ＩＣ１４８は、当該制御ＩＣ１４８に入力されている検知信号ＳＧ１がＨＩ状態であり、ラッチ済みステータス１１３に「１」が設定されている場合にゲームを開始する。なお、上記第１の実施形態と同一の構成については基本的にその説明を省略する。

図３２は、本実施形態における主制御基板１４１の構成を説明するためのブロック図である。図３２に示すように、本実施形態の主側ＭＰＵ１４２は制御ＩＣ１４８とハード乱数回路１４６とを備えている。そして、ハード乱数回路１４６はコントロール回路１０３と更新回路１０１とラッチレジスタ１０２とを備えている。

本実施形態の更新回路１０１は、上述した第１の実施形態の更新回路１０１（図６）と同じ構成である。このため、更新回路１０１はクロック回路１０４と乱数カウンタ１０５とを備えている。そして、本実施形態の乱数カウンタ１０５は、上述した第１の実施形態の乱数カウンタ１０５と同じ構成である。具体的には、乱数カウンタ１０５は１６個の乱数カウンタ用Ｄ－ＦＦ１０５ａ～１０５ｐ（図６）から構成されている。

また、本実施形態のラッチレジスタ１０２は、上述した第１の実施形態のラッチレジスタ１０２と同じ構成である。具体的には、ラッチレジスタ１０２は１６個のラッチレジスタ用Ｄ－ＦＦ１０２ａ～１０２ｐ（図６）から構成されている。

また、本実施形態のコントロール回路１０３は上述した第１の実施形態のコントロール回路１０３（図６）と同じ構成である。詳細には、コントロール回路１０３はコントロール側ＣＰＵ１１４とラッチ済みステータス１１３とを備えている。コントロール側ＣＰＵ１１４はプログラムを利用して処理を実行するＣＰＵである。コントロール側ＣＰＵ１１４のＲＯＭ１１５には管理動作（図３５）を実行するためのプログラムが記憶されているとともに、コントロール側ＣＰＵ１１４のＲＡＭ１１６には情報を一時記憶しておくための記憶エリアが設定されている。

また、図３２に示すように、本実施形態における主側ＲＡＭ１４４はエラーカウンタ１４４ｂと開始指令フラグ１４４ｃとを備えている。また、制御ＩＣ１４８は出力端子ＴＡ７を備えているとともに、コントロール側ＣＰＵ１１４は入力端子ＴＢ７を備えている。制御ＩＣ１４８の出力端子ＴＡ７とコントロール側ＣＰＵ１１４の入力端子ＴＢ７とは信号線で接続されており、制御ＩＣ１４８の出力端子ＴＡ７から出力されている開始可能信号がコントロール側ＣＰＵ１１４の入力端子ＴＢ７に入力されている。

制御ＩＣ１４８は、通常処理（図３４）において、ゲーム開始可能な期間の開始タイミングとなった場合に開始可能信号を立ち上げるとともに、ゲーム開始可能な期間の終了タイミングとなった場合に開始可能信号を立ち下げる。このため、コントロール側ＣＰＵ１１４は入力端子ＴＢ７に入力されている開始可能信号の状態を把握することにより、ゲーム開始可能な期間であるか否かについて判定することができる。本実施形態におけるコントロール側ＣＰＵ１１４はゲーム開始可能な期間であることを１つの条件としてラッチ済みステータス１１３に「１」を設定する。なお、本実施形態における通常処理（図３４）の詳細については後述する。

また、図３２に示すように、コントロール側ＣＰＵ１１４はラッチ済みステータス１１３のＣＬＲ端子１１３ｃに接続されている出力端子ＴＢ６を備えている。ここで、本実施形態における制御ＩＣ１４８はラッチ済みステータス１１３のＣＬＲ端子１１３ｃに接続されている出力端子を備えていない。本実施形態では、コントロール側ＣＰＵ１１４によりラッチ済みステータス１１３の「０」クリアが行われる。

具体的には、コントロール側ＣＰＵ１１４がラッチ済みステータス１１３に「１」を設定した後、一定の時間が経過する前に開始可能信号がＬＯＷ状態に立ち下がった場合には、制御ＩＣ１４８がラッチ済みステータス１１３に「１」を設定した後に実行された通常処理（図３４）において、ゲームが開始されるタイミングとなったことを意味する。この場合には、当該立ち下がりのタイミングにおいて、出力端子ＴＢ６からラッチ済みステータス１１３のＣＬＲ端子１１３ｃに対してパルス信号を送信してラッチ済みステータス１１３を「０」クリアする。

また、コントロール側ＣＰＵ１１４がラッチ済みステータス１１３に「１」を設定した後、一定の時間が経過しても開始可能信号がＬＯＷ状態に立ち下がらなかった場合には、コントロール側ＣＰＵ１１４の入力端子ＴＢ１のみにノイズが入り、当該ノイズを契機としてコントロール側ＣＰＵ１１４がラッチ済みステータス１１３に「１」を設定したことを意味する。

詳細には、コントロール側ＣＰＵ１１４の入力端子ＴＢ１のみにノイズが入り、当該入力端子ＴＢ１に入力されている信号がＬＯＷ状態からＨＩ状態に立ち上がり、当該ＨＩ状態が１２．８μｓ維持された場合に、コントロール側ＣＰＵ１１４はラッチレジスタ１０２に対してラッチ信号を送信するとともに、ラッチ済みステータス１１３のＴ端子１１３ｂに対してパルス信号を送信してラッチ済みステータス１１３に「１」を設定する。

この場合、制御ＩＣ１４８の入力端子ＴＡ１に入力されている検知信号ＳＧ１は立ち上がらないため、開始可能信号は立ち下がらない。コントロール側ＣＰＵ１１４は、制御ＩＣ１４８の出力端子ＴＡ７から出力されて、コントロール側ＣＰＵ１１４の入力端子ＴＢ７に入力されている信号に基づいてゲーム中であるか否かの判定を行う構成である。コントロール側ＣＰＵ１１４が、ノイズを契機としてラッチ済みステータス１１３に「１」を設定し、ラッチ済みステータス１１３に「１」が設定されている状態が長く維持される場合には、ラッチ済みステータス１１３に「１」が設定されている状態において遊技者がスタートレバー４１を操作することになる。

ラッチ済みステータス１１３に「１」が設定されている状態において、スタートレバー４１が操作されると、制御ＩＣ１４８の入力端子ＴＡ１及びコントロール側ＣＰＵ１１４の入力端子ＴＢ１に入力されている検知信号ＳＧ１がＬＯＷ状態からＨＩ状態に立ち上がる。コントロール側ＣＰＵ１１４の入力端子ＴＢ１に入力されている検知信号ＳＧ１がＨＩ状態に立ち上がり、当該ＨＩ状態が１２．８μｓ以上維持される場合には、検知信号ＳＧ１の立ち上がりから１２．８μｓが経過したタイミングにおいて、コントロール側ＣＰＵ１１４はラッチレジスタ１０２に対してラッチ信号を出力するとともに、ラッチ済みステータス１１３のＴ端子１１３ｂに対してパルス信号を送信してラッチ済みステータス１１３に「１」を設定する。

この場合において、制御ＩＣ１４８の入力端子ＴＡ１に入力されている検知信号ＳＧ１が立ち上がり、当該検知信号ＳＧ１の立ち上がりから１２．８μｓが経過する前のタイミングにおいて開始指令設定処理が実行されると、当該開始指令設定処理が行われるタイミングにおいて制御ＩＣ１４８の入力端子ＴＡ１に入力されている検知信号ＳＧ１はＨＩ状態であり、ラッチ済みステータス１１３には「１」が設定されているため、当該タイミングにおいて制御ＩＣ１４８は開始指令フラグ１４４ｃに「１」を設定する。このため、その後に行われる通常処理において、制御ＩＣ１４８がノイズの混入を契機としてラッチレジスタ１０２に書き込まれた乱数の数値情報を用いて役の抽選を実行する可能性がある。

これに対して、コントロール側ＣＰＵ１１４がラッチ済みステータス１１３に「１」を設定したタイミングから一定の時間が経過するまでの間に当該コントロール側ＣＰＵ１１４の入力端子ＴＢ７に入力されている開始可能信号がＨＩ状態からＬＯＷ状態に立ち下がらなかった場合には、コントロール側ＣＰＵ１１４がラッチ済みステータス１１３を「０」クリアする構成とすることにより、制御ＩＣ１４８がノイズの混入を契機としてラッチレジスタ１０２に書き込まれた乱数の数値情報を用いて役の当否抽選を実行する可能性を低減することができる。

ここで、上述した一定の時間とは、本スロットマシン１０において、検知信号ＳＧ１が立ち上がった後、開始可能信号が立ち下がるまでの最大時間よりも長い時間であり、本実施形態においては５ｍｓとする。なお、本スロットマシン１０において、検知信号ＳＧ１が立ち上がった後、開始可能信号が立ち下がるまでの最大時間は設計段階において実験的に決定される。

次に、図３３を参照しながらタイマ割込み処理（図８）のステップＳ２０６で実行される開始指令設定処理を説明する。図３３は、制御ＩＣ１４８において実行される開始指令設定処理を示すフローチャートである。

先ずステップＳ１３０１では、ゲーム開始可能な期間であるか否かについて判定し、ゲーム開始可能な期間でない場合（ステップＳ１３０１：ＮＯ）には、そのまま本開始指令設定処理を終了し、ゲーム開始可能な期間であると判定した場合（ステップＳ１３０１：ＹＥＳ）には、ステップＳ１３０２に進む。

ステップＳ１３０２では、制御ＩＣ１４８に入力されている検知信号ＳＧ１がＨＩ状態であるか否かについて判定し、検知信号ＳＧ１がＬＯＷ状態である場合（ステップＳ１３０２：ＮＯ）にはそのまま本開始指令設定処理を終了する。検知信号ＳＧ１がＨＩ状態である場合（ステップＳ１３０２：ＹＥＳ）には、ステップＳ１３０３にて、ラッチ済みステータス１１３に「１」が設定されているか否かについて判定する。ラッチ済みステータス１１３に「１」が設定されている場合（ステップＳ１３０３：ＹＥＳ）には、ゲームを開始する条件が成立したことを意味するため、ステップＳ１３０４にて、開始指令フラグ１４４ｃに「１」を設定し、エラーカウンタ１４４ｂを「０」クリアして、本開始指令設定処理を終了する。

ここで、本実施形態において、ゲームを開始する条件とは、制御ＩＣ１４８に入力されている検知信号ＳＧ１がＨＩ状態である状況下において、ラッチ済みステータス１１３に「１」が設定されているという条件である。

また、ステップＳ１３０３にてラッチ済みステータス１１３に「１」が設定されていなかった場合には、ステップＳ１３０６～ステップＳ１３０９にて上記第１の実施形態の開始指令設定処理（図９）におけるステップＳ３０８～ステップＳ３１２と同じ処理を実行する。

具体的には、エラーカウンタ１４４ｂに「１」を加算した後（ステップＳ１３０６）、エラーカウンタ１４４ｂが「３」となった場合（ステップＳ１３０７：ＹＥＳ）には、エラーカウンタ１４４ｂを「０」クリアして（ステップＳ１３０８）、異常報知処理を実行する（ステップＳ１３０９）。また、「１」を加算した後のエラーカウンタ１４４ｂが「２」以下である場合（ステップＳ１３０７：ＮＯ）には、そのまま本開始指令設定処理を終了する。

このように、制御ＩＣ１４８は当該制御ＩＣ１４８に入力されている検知信号ＳＧ１がＨＩ状態であること、及びラッチ済みステータス１１３に「１」が設定されていることを条件としてゲームを開始する構成である。このため、スタート検出センサ４１ａから出力されている検知信号ＳＧ１がＨＩ状態に立ち上がってから１２．８μｓが経過してラッチレジスタ１０２に記憶されている乱数の数値情報が更新される前のタイミングにおいて開始指令設定処理が実行された場合に、次回の開始指令設定処理において再度ラッチ済みステータス１１３の状態を確認するためのフラグをセットする構成と比較して、制御ＩＣ１４８がゲームを開始するタイミングを把握するための処理負荷を軽減することができる。

次に、制御ＩＣ１４８において実行される通常処理について、図３４を参照しながら説明する。先ずステップＳ１４０１では上記第１の実施形態の通常処理（図１０）のステップＳ４０１と同じ処理が実行される。具体的には、次回のタイマ割込み処理（図８）を許可する割込み許可処理が実行される。

続くステップＳ１４０２では上記第１の実施形態の通常処理（図１０）のステップＳ４０２と同じ処理が実行される。具体的には、開始待ち処理が実行される。ここで、本実施形態の開始待ち処理の中でメダル返却処理が実行される場合には、当該メダル返却処理の開始タイミングにおいて、制御ＩＣ１４８は開始指令フラグ１４４ｃを「０」クリアするとともに開始可能信号を立ち下げる。

メダル返却処理の開始タイミングにおいて開始指令フラグ１４４ｃを「０」クリアすることにより、再度メダルのベット数が規定数に達したタイミングにおいてスタートレバー４１の操作が行われる前にゲームが開始される事態を回避することができる。また、開始可能信号を立ち下げることにより、メダル返却後にコントロール側ＣＰＵ１１４がラッチ済みステータス１１３に「１」を設定する事態を回避することができる。

続くステップＳ１４０３では上記第１の実施形態の通常処理（図１０）のステップＳ４０３と同じ処理が実行される。具体的には、ベット数が規定枚数に達していない場合（ステップＳ１４０３：ＮＯ）にはステップＳ１４０２に戻り、ベット数が規定枚数に達している場合（ステップＳ１４０３：ＹＥＳ）にはステップＳ１４０４に進む。

ステップＳ１４０４では、制御ＩＣ１４８の出力端子ＴＡ７（図３２）から出力している開始可能信号がＨＩ状態であるか否かについて判定する。開始可能信号がＬＯＷ状態である場合（ステップＳ１４０４：ＮＯ）には、ゲーム開始可能な期間の開始タイミングであることを意味するため、ステップＳ１４０５にて開始可能信号をＨＩ状態に立ち上げる。これにより、当該開始可能信号を受信しているコントロール側ＣＰＵ１１４がゲーム開始可能な期間の開始タイミングを把握することができる。

また、ステップＳ１４０４にて開始可能信号がＨＩ状態である場合には、既にゲーム開始可能な期間が開始されていることを意味する。ステップＳ１４０４にて否定判定を行った後、又はステップＳ１４０５にて開始可能信号をＨＩ状態に立ち上げた後、ステップＳ１４０６では開始指令フラグ１４４ｃに「１」が設定されているか否かについて判定し、開始指令フラグ１４４ｃに「１」が設定されていない場合（ステップＳ１４０６：ＮＯ）には、ステップＳ１４０２に戻る。

また、ステップＳ１４０６にて開始指令フラグ１４４ｃに「１」が設定されている場合（ステップＳ１４０６：ＹＥＳ）には、既に今回のスタートレバー４１の操作に対応する乱数の数値情報が制御ＩＣ１４８の入力端子ＴＡ３に入力されていることを意味する。この場合には、ステップＳ１４０７にて開始指令フラグ１４４ｃを「０」クリアし、ステップＳ１４０８にて開始可能信号を立ち下げる。これにより、開始可能信号を受信しているコントロール側ＣＰＵ１１４はゲーム開始可能な期間の終了タイミングであることを把握することができる。

続くステップＳ１４０９ではその他の処理を実行してステップＳ１４０１に戻る。その他の処理では、上記第１の実施形態の通常処理（図１０）におけるステップＳ４１０～ステップＳ４１６の処理と同じ処理が実行される。

次に、コントロール側ＣＰＵ１１４において実行される管理動作について、図３５のフローチャートを参照しながら説明する。先ずステップＳ１５０１では、ゲーム開始可能な期間であるか否かについて判定する。具体的には、制御ＩＣ１４８に出力端子ＴＡ７から出力されてコントロール側ＣＰＵ１１４の入力端子ＴＢ７に入力されている開始可能信号がＬＯＷ状態である場合にはゲーム開始可能な期間外であると判定して開始可能信号がＨＩ状態に立ち上がるまで待機する。また、開始可能信号がＨＩ状態である場合にはゲーム開始可能な期間であると判定してステップＳ１５０２に進む。

ステップＳ１５０２～ステップＳ１５１０では、上述した第１の実施形態における管理動作（図１９）のステップＳ７０１～ステップＳ７０８と同じ処理が実行される。具体的には、コントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１がＬＯＷ状態となるまで待機する（ステップＳ１５０２）。コントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１がＬＯＷ状態となった場合（ステップＳ１５０２：ＹＥＳ）には、当該検知信号ＳＧ１がＨＩ状態となるまで待機する（ステップＳ１５０３）。

コントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１がＨＩ状態となった場合（ステップＳ１５０３：ＹＥＳ）には、タイマカウンタを利用して検知信号ＳＧ１がＨＩ状態を維持する時間のカウントを開始する（ステップＳ１５０４）。本実施形態では当該カウントを第１カウントとする。第１カウントを開始した後、コントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１のＨＩ状態が１２．８μｓ以上維持されるか否かについて判定する（ステップＳ１５０５，ステップＳ１５０６）。そして、当該検知信号ＳＧ１のＨＩ状態の継続時間が１２．８μｓ未満であった場合（ステップＳ１５０５：ＮＯ）には、第１カウントを停止するとともにタイマカウンタをリセットして（ステップＳ１５０７）、ステップＳ１５０３に戻る。

また、当該検知信号ＳＧ１が１２．８μｓ以上ＨＩ状態を維持したと判定した場合（ステップＳ１５０５：ＹＥＳ，ステップＳ１５０６：ＹＥＳ）には、第１カウントを停止するとともにタイマカウンタをリセットする（ステップＳ１５０８）。そして、ラッチレジスタ用Ｄ－ＦＦ１０２ａ～１０２ｐのＣＬＫ端子に対してラッチ信号を送信し（ステップＳ１５０９）、ラッチ済みステータス１１３に「１」を設定する（ステップＳ１５１０）。

ステップＳ１５１０にてラッチ済みステータス１１３に「１」を設定した後、ステップＳ１５１１ではタイマカウンタを利用してラッチ済みステータス１１３に「１」が設定されている状態が継続される時間のカウントを開始する。当該カウントを第２カウントとする。続くステップＳ１５１２では開始可能信号がＬＯＷ状態であるか否かについて判定し、開始可能信号がＨＩ状態である場合（ステップＳ１５１２：ＮＯ）には、ステップＳ１５１３にてラッチ済みステータス１１３に「１」が設定されてから５ｍｓが経過したか否かについて判定し、５ｍｓが経過していない場合にはステップＳ１５１２に戻る。

ステップＳ１５１２にて開始可能信号がＬＯＷ状態である場合には、ゲーム開始可能な期間が終了したことを意味するため、ステップＳ１５１４にて第２カウントを停止するとともにタイマカウンタをリセットする。そして、ステップＳ１５１５にてラッチ済みステータス１１３のＣＬＲ端子１１３ｃに対してパルス信号を送信してラッチ済みステータス１１３を「０」クリアしてステップＳ１５０１に戻る。

また、ステップＳ１５１３にて肯定判定を行った場合には、ラッチ済みステータス１１３に「１」が設定されてから５ｍｓが経過するまでの間に制御ＩＣ１４８で実行された開始指令設定処理において開始指令フラグ１４４ｃに「１」が設定されなかったことを意味する。このような状態は、コントロール側ＣＰＵ１１４の入力端子ＴＢ１にノイズが混入し、当該ノイズの混入を契機としてラッチ済みステータス１１３に「１」が設定された場合に起こる。

この場合には、ステップＳ１５１６にて第２カウントを停止するとともにタイマカウンタをリセットし、ステップＳ１５１７にてラッチ済みステータス１１３のＣＬＲ端子１１３ｃに対してパルス信号を送信してラッチ済みステータス１１３を「０」クリアして、ステップＳ１５０２に戻る。

このように、コントロール側ＣＰＵ１１４にてゲーム開始可能な期間であるか否かを判定し、ゲーム開始可能な期間であることを１つの条件としてラッチ済みステータス１１３に「１」を設定する構成である。このため、制御ＩＣ１４８が開始指令設定処理を実行するための処理負荷を軽減することができる。

また、コントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１がＬＯＷ状態からＨＩ状態になる立ち上がりを検出することがラッチ済みステータス１１３に「１」を設定するための条件の１つである。このため、スタートレバー４１の押下げ操作が行われ、当該押下げ操作が長時間継続された場合には、押下げ操作の開始タイミングに応じてラッチ済みステータス１１３に「１」が設定される処理が１度だけ行われる。押下げ操作が継続されたことに対応して、ラッチ済みステータス１１３に「１」が設定される処理が繰り返し行われることはない。

また、ゲーム開始可能な期間であることがラッチ済みステータス１１３に「１」を設定するための条件の１つである。このため、ゲーム開始可能な期間外にスタートレバー４１の押下げ操作が行われても、当該押下げ操作を契機としてラッチ済みステータス１１３に「１」が設定されることはない。

ここで、開始可能信号をＬＯＷ状態に立ち下げる処理は、制御ＩＣ１４８にて行われる通常処理（図３４）のステップＳ１４０８の処理である。また、当該ステップＳ１４０８の処理は、開始指令フラグ１４４ｃに「１」が設定されていることを条件として行われる。そして、当該開始指令フラグ１４４ｃに「１」を設定する処理（開始指令設定処理（図３３）におけるステップＳ１３０４の処理）は、ラッチ済みステータス１１３に「１」が設定されていることを１つの条件として行われる。

このため、本管理動作のステップＳ１５０１にて開始可能信号がＨＩ状態であると判定された後、ステップＳ１５１０にてラッチ済みステータス１１３に「１」が設定されるまでの間に開始可能信号がＬＯＷ状態に立ち下がることはない。例えば、ステップＳ１５０２にて検知信号ＳＧ１がＬＯＷ状態となるまで待機している間、ステップＳ１５０３にて検知信号ＳＧ１がＨＩ状態となるまで待機している間、及びステップＳ１５０５，ステップＳ１５０６にて検知信号ＳＧ１のＨＩ状態が１２．８μｓ以上継続したと判定されるまで待機している間に開始可能信号がＬＯＷ状態に立ち下がることはない。

また、ゲーム開始可能な期間であること、及びコントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１がＬＯＷ状態からＨＩ状態に立ち上がることを一部の条件としてラッチ済みステータス１１３に「１」を設定する構成である。このため、ゲーム中にスタートレバー４１の押下げ操作が開始され、当該押下げ操作が継続された状態でゲーム開始可能な期間となった場合には、当該押下げ操作を契機としてラッチ済みステータス１１３に「１」が設定されることない。本スロットマシン１０では、ゲーム開始可能な状態において、スタートレバー４１が操作されることを１つの条件として、ゲームが開始される。

次に、制御ＩＣ１４８が当該制御ＩＣ１４８の入力端子ＴＡ３に入力されている乱数の数値情報を取得するタイミングについて、図３６のタイムチャートを参照しながら説明する。図３６（ａ）は制御ＩＣ１４８に入力されている検知信号ＳＧ１の状態を示し、図３６（ｂ）はコントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１の状態を示し、図３６（ｃ）は乱数カウンタ１０５に記憶されている乱数の数値情報がラッチレジスタ１０２に書き込まれるタイミングを示し、図３６（ｄ）はラッチ済みステータス１１３の状態を示し、図３６（ｅ）は制御ＩＣ１４８において開始指令設定処理が実行されるタイミングを示し、図３６（ｆ）は制御ＩＣ１４８が当該制御ＩＣ１４８の入力端子ＴＡ３に入力されている乱数の数値情報を取得するタイミングを示し、図３６（ｇ）は開始指令フラグ１４４ｃの状態を示し、図３６（ｈ）はゲーム開始可能な期間を示し、図３６（ｉ）はエラーカウンタ１４４ｂの状態を示す。

ｔ１のタイミングでコントロール側ＣＰＵ１１４の入力端子ＴＢ１のみにノイズが混入すると、図３６（ａ）に示すように、コントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１がＬＯＷ状態からＨＩ状態に立ち上がる。当該検知信号ＳＧ１のＨＩ状態はｔ３のタイミングまで継続される。ｔ１のタイミングから１２．８μｓ後のタイミングであるとともにｔ３のタイミングの前のタイミングであるｔ２のタイミングにおいてコントロール側ＣＰＵ１１４はラッチレジスタ用Ｄ－ＦＦ１０２ａ～１０２ｐのＣＬＫ端子に対してラッチ信号を送信するとともに、ラッチ済みステータス１１３のＴ端子１１３ｂに対してパルス信号を送信する。これにより、図３６（ｃ）に示すように、ｔ２のタイミングにおいて乱数カウンタ１０５に記憶されている乱数がラッチレジスタ１０２に書き込まれるとともに、図３６（ｄ）に示すように、ラッチ済みステータス１１３に「１」が設定される。

図３６（ｅ）に示すように、ｔ３のタイミングの後であるｔ４のタイミングにて制御ＩＣ１４８で開始指令設定処理が実行される。図３６（ａ）に示すように、当該ｔ４のタイミングにおいて制御ＩＣ１４８に入力されている検知信号ＳＧ１はＬＯＷ状態であるため、図３６（ｇ）に示すように、制御ＩＣ１４８はｔ４のタイミングにおいて開始指令フラグ１４４ｃに「１」を設定しない。この場合、図３６（ｄ）に示すように、ｔ４のタイミングの後であるとともにｔ３のタイミングから５ｍｓが経過したタイミングであるｔ５のタイミングにおいてコントロール側ＣＰＵ１１４はラッチ済みステータス１１３を「０」クリアする。

図３６（ａ），（ｂ）に示すように、ｔ５のタイミングの後であるｔ６のタイミングにおいてスタートレバー４１が押下げ操作されて制御ＩＣ１４８及びコントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１がＬＯＷ状態からＨＩ状態に立ち上がる。図３６（ｅ）に示すように、ｔ６のタイミングの後のタイミングであるとともに、ｔ６のタイミングから１２．８μｓが経過したｔ８のタイミングの前であるｔ７のタイミングにおいて開始指令設定処理が実行される。

当該ｔ７のタイミングにおいて、図３６（ａ）に示すように制御ＩＣ１４８に入力されている検知信号ＳＧ１はＨＩ状態であるが、図３６（ｄ）に示すようにラッチ済みステータス１１３に「１」は設定されていないため、図３６（ｇ）に示すように当該ｔ７のタイミングにおいて制御ＩＣ１４８は開始指令フラグ１４４ｃに「１」を設定しない。図３６（ｉ）に示すように、制御ＩＣ１４８はｔ７のタイミングにおいてエラーカウンタ１４４ｂに「１」を加算する。

その後、ｔ８のタイミングにおいてコントロール側ＣＰＵ１１４が乱数カウンタ用Ｄ－ＦＦ１０２ａ～１０２ｐのＣＬＫ端子にラッチ信号を送信するとともにラッチ済みステータス１１３のＴ端子１１３ｂにパルス信号を送信することにより、図３６（ｃ）に示すように乱数カウンタ１０５に記憶されている乱数がラッチレジスタ１０２に書き込まれるとともに、図３６（ｄ）に示すようにラッチ済みステータス１１３に「１」が設定される。

その後、図３６（ｅ）に示すように、ｔ９のタイミングで開始指令設定処理が実行される。当該ｔ９のタイミングにおいて、図３６（ａ）に示すように制御ＩＣ１４８に入力されている検知信号ＳＧ１はＨＩ状態であるとともに、図３６（ｄ）に示すようにラッチ済みステータス１１３には「１」が設定されている。このため、図３６（ｇ）に示すように、制御ＩＣ１４８は当該ｔ９のタイミングにおいて開始指令フラグ１４４ｃに「１」を設定し、図３６（ｉ）に示すようにエラーカウンタ１４４ｂを「０」クリアする。

ｔ９のタイミングの後であるｔ１０のタイミングで実行される通常処理において、制御ＩＣ１４８は図３６（ｇ）に示すように開始指令フラグ１４４ｃを「０」クリアし、図３６（ｈ）に示すように開始可能信号をＬＯＷ状態に立ち下げてゲーム開始可能な期間を終了させる。

コントロール側ＣＰＵ１１４は開始可能信号が立ち下がるｔ９のタイミングにおいて図３６（ｄ）に示すようにラッチ済みステータス１１３を「０」クリアする。また、制御ＩＣ１４８はｔ９のタイミングにおいて実行される抽選処理において当該制御ＩＣ１４８の入力端子ＴＡ３に入力されている乱数の数値情報を取得する。

このように、コントロール側ＣＰＵ１１４のみに入るノイズを契機としてラッチ済みステータス１１３に「１」が設定された場合には、５ｍｓ後にラッチ済みステータス１１３が「０」クリアされる構成である。このため、ラッチ済みステータス１１３に「１」が設定されている状態でスタートレバー４１が操作されて制御ＩＣ１４８が古い乱数を取得する事態を回避することができる。

また、制御ＩＣ１４８は当該制御ＩＣ１４８に入力されている検知信号ＳＧ１がＨＩ状態である場合には常にラッチ済みステータス１１３に「１」が設定されているか否かの判定を行う構成である。このため、スタート検出センサ４１ａから出力される検知信号ＳＧ１の立ち上がり後、１２．８μｓが経過する前に開始指令設定処理が実行された場合においても、制御ＩＣ１４８は今回のスタートレバー４１の操作に対応する乱数を取得することができる。

次に、スタート検出センサ４１ａとコントロール側ＣＰＵ１１４の入力端子ＴＢ１との接続が切断された状態でスタートレバー４１が押下げ操作される場合について、図３７のタイムチャートを参照しながら説明する。図３７（ａ）は制御ＩＣ１４８に入力されている検知信号ＳＧ１を示し、図３７（ｂ）は制御ＩＣ１４８にて実行される開始指令設定処理のタイミングを示し、図３７（ｃ）はエラーカウンタ１４４ｂの状態を示し、図３７（ｄ）は異常報知処理が実行されるタイミングを示す。ここで、スタート検出センサ４１ａとコントロール側ＣＰＵ１１４の入力端子ＴＢ１との接続は切断されている。また、ｔ１～ｔ４のタイミングはゲーム開始可能な期間である。

図３７（ａ）に示すように、ｔ１のタイミングでスタートレバー４１が操作されると、制御ＩＣ１４８に入力されている検知信号ＳＧ１がＬＯＷ状態からＨＩ状態に立ち上がる。その後、図３７（ｂ）に示すようにｔ２のタイミングと、当該ｔ２のタイミングから約１．４９ｍｓ後のｔ３のタイミングとにおいて開始指令設定処理が実行される。図３７（ａ）に示すようにｔ２～ｔ４のタイミングにおいて制御ＩＣ１４８に入力されている検知信号ＳＧ１はＨＩ状態であるが、コントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１が立ち上がらないため、ラッチ済みステータス１１３に「１」は設定されない。

このため、図３７（ｃ）に示すようにｔ２のタイミングとｔ３のタイミングとのそれぞれにおいてエラーカウンタ１４４ｂに「１」が加算される。ｔ４のタイミングにおいて実行される開始指令設定処理において、エラーカウンタ１４４ｂに「１」が加算され、エラーカウンタ１４４ｂの値が「３」となることにより、制御ＩＣ１４８は図３７（ｃ）に示すように当該ｔ４のタイミングにおいてエラーカウンタ１４４ｂを「０」クリアし、図３７（ｄ）に示すように異常報知処理を実行することにより、ラッチ済みステータス１１３に「１」が設定されない状態となっていることを遊技ホールの管理者に対して報知する。

このように、開始指令設定処理において、制御ＩＣ１４８に入力されている検知信号ＳＧ１がＨＩ状態であると判定されるとともにラッチ済みステータス１１３に「１」が設定されていないと判定される事象が連続して３回発生した場合に異常報知処理を実行する構成である。このため、ラッチ済みステータス１１３に「１」が設定されない状態となり、スタートレバー４１の操作に対応しない古い乱数を用いた役の当否判定が繰り返される事態を回避することができる。

以上のとおり、コントロール側ＣＰＵ１１４においてラッチ済みステータス１１３に「１」を設定するための条件として、ゲーム開始可能な期間であるという条件と、コントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１の立ち上がりが検出されるという条件と、コントロール側ＣＰＵ１１４に入力されている検知信号ＳＧ１のＨＩ状態が立ち上がりの検出から１２．８μｓ以上継続されるという条件が設定されている構成である。このため、制御ＩＣ１４８が開始指令設定処理において開始指令フラグ１４４ｃに「１」を設定するための条件は、制御ＩＣ１４８に入力されている検知信号ＳＧ１がＨＩ状態であるという条件と、ラッチ済みステータス１１３に「１」が設定されている状態であるという条件とに絞られる。これにより、制御ＩＣ１４８が開始指令フラグ１４４ｃに「１」を設定するための処理負荷を低減することができる。

また、コントロール側ＣＰＵ１１４がラッチ済みステータス１１３に「１」を設定するタイミングをゲーム開始可能な期間のみに限定し、制御ＩＣ１４８は、当該制御ＩＣ１４８に入力されている検知信号ＳＧ１がＨＩ状態であるという条件と、ラッチ済みステータス１１３に「１」が設定されているという条件が共に満たされた場合に、制御ＩＣ１４８の入力端子ＴＡ３に入力されている乱数の数値情報を取得する。このため、乱数カウンタ１０５に記憶されている乱数の数値情報がラッチレジスタ１０２に書き込まれる前に開始指令設定処理が実行される場合においても、制御ＩＣ１４８はスタートレバー４１の操作に対応する乱数を取得することができる。

制御ＩＣ１４８は、開始指令設定処理において、当該制御ＩＣ１４８に入力されている検知信号ＳＧ１がＨＩ状態であることを１つの条件として、制御ＩＣ１４８の当該入力端子ＴＡ３に入力されている乱数の数値情報を取得し、ゲームを開始する。制御ＩＣ１４８がゲームを開始するタイミングにおいて、遊技者はスタートレバー４１を押下げている状態であるため、各処理が行われるタイミングがずれたことに起因して制御ＩＣ１４８が乱数の数値情報を取得するタイミングが遅れたとしても、遊技者がスタートレバー４１の押下げ操作を継続している状態でゲームを開始することができる。

詳細には、遊技者がスタートレバー４１の押下げ操作を開始した後、ラッチ済みステータス１１３に「１」が設定されるよりも前のタイミングで開始指令設定処理が実行された場合には、当該開始指令設定処理の次の回の開始指令設定処理において開始指令フラグ１４４ｃに「１」が設定されて、ゲームが開始される。

このため、遊技者がスタートレバー４１を操作してから最初に実行される開始指令設定処理で開始指令フラグ１４４ｃに「１」が設定されてゲームが開始される場合と、遊技者がスタートレバー４１を操作してから２回目に実行される開始指令設定処理で開始指令フラグ１４４ｃに「１」が設定されてゲームが開始される場合とがある。２回目の開始指令設定処理で開始指令フラグ１４４ｃに「１」が設定される場合には、最初の開始指令設定処理で開始指令フラグ１４４ｃに「１」が設定される場合よりもゲームが開始されるタイミングが遅れる。

しかし、いずれの場合においても、ゲームが開始されるタイミングにおいて、遊技者はスタートレバー４１の押下げ操作を継続している状態である。このため、遊技者によるスタートレバー４１の押下げ操作が終了した後にゲームが開始され、ゲームの開始タイミングについて遊技者に違和感を与えることを回避することができる。

また、ラッチ済みステータス１１３に「１」が設定されてから５ｍｓが経過したタイミングにおいて、コントロール側ＣＰＵ１１４がラッチ済みステータス１１３を「０」クリアする構成とすることにより、ノイズを契機としてラッチ済みステータス１１３に「１」が設定された状態となり、当該状態が維持されたままスタートレバー４１が操作されて制御ＩＣ１４８が古い乱数を取得することを回避することができる。

コントロール側ＣＰＵ１１４は、ゲーム開始可能な状態であること、及びコントロール側ＣＰＵ１１４において検知信号ＳＧ１の立ち上がりが検出されることをラッチレジスタ用Ｄ－ＦＦ１０２ａ～１０２ｐのＣＬＫ端子に対してパルス信号を送信するための条件の一部としている。このため、遊技者がゲーム中からスタートレバー４１の押下げ操作を継続し、スタートレバー４１が押下げられた状態でゲーム開始可能な期間の開始タイミングを迎えても、当該開始タイミングの直後にゲームが開始されることはない。ゲーム開始可能な期間内において、スタートレバー４１が操作された場合においてのみ、ゲームが開始される態様とすることができる。

＜第４の実施形態＞
本実施形態におけるハード乱数回路１４６は２つのラッチレジスタ４０７，４０８（図３９）を備えている。２つのラッチレジスタ４０７，４０８には、異なるタイミングで異なる乱数の数値情報が書き込まれる。２つのラッチレジスタ４０７，４０８に書き込まれた２つの乱数の数値情報は、異なる抽選に用いられる。なお、上記第１の実施形態と同一の構成については基本的にその説明を省略する。

先ず図３８を参照しながら、本実施形態において入賞となる図柄の組合せと、入賞となった場合に付与される特典との対応関係について、上記第１の実施形態における対応関係（図４）とは異なる点を説明する。

本実施形態では、チェリー役として第１チェリー役と第２チェリー役とが存在する。先ず第１チェリー役について説明する。本実施形態において、第１チェリー当選となった場合には、遊技者にとって有利なＡＴ状態ＳＴ３（図４７）の準備状態ＳＴ３１（図４７）となる。本実施形態において第１チェリー当選となり、さらに第１チェリー入賞となった場合には、遊技媒体の付与が行われる。つまり、第１チェリー入賞は小役入賞である。

詳細には、メインラインＭＬ上において左リール３２Ｌの停止図柄が「チェリー」図柄となった場合、中リール３２Ｍの停止図柄及び右リール３２Ｒの停止図柄が「チェリー」図柄以外の図柄（「ベル」図柄、「スイカ」図柄、「リプレイ」図柄、「赤７」図柄、及び「白７」図柄）のいずれであったとしても第１チェリー入賞となる。第１チェリー入賞となった場合における遊技媒体の付与対象数は、ＢＢ状態以外の遊技状態であれば「２」となる。一方、第１チェリー入賞はＢＢ状態においては成立対象から除外される。

一方、第１チェリー当選となり、第１チェリー入賞とならなかった場合には、遊技媒体の付与が行われない。この場合、メインラインＭＬ上における左リール３２Ｌの停止図柄と、中リール３２Ｍの停止図柄と、右リール３２Ｒの停止図柄との組合せは、この場合のみにおいて揃う停止図柄の組合せである。このため、遊技者は停止図柄の組合せを見ることにより、第１チェリー当選となったこと、及び第１チェリー入賞とならなかったことを把握することができる。

ここで、ＡＴ状態ＳＴ３が継続するゲーム数として設定されているゲーム数を継続可能ゲーム数とする。ＡＴ状態ＳＴ３ではない状態において第１チェリー当選となった場合には、継続可能ゲーム数として「３０」が設定される。また、ＡＴ状態ＳＴ３において第１チェリー当選となった場合には、設定されている継続可能ゲーム数に「３０」が加算される。ＡＴ状態ＳＴ３の準備状態ＳＴ３１において、第２ＲＴモードへ移行した場合にＡＴ状態ＳＴ３のベース状態ＳＴ３２（図４７）となる。継続可能ゲーム数は準備状態ＳＴ３１である間は減算されず、ベース状態ＳＴ３２となった場合に１ゲームが終了する度に「１」が減算される。当該ＡＴ状態ＳＴ３の詳細については後述する。

次に、第２チェリー役について説明する。本実施形態において、第２チェリー当選となった場合には、遊技者にとって有利なＡＴ状態ＳＴ３（図４７）の準備状態ＳＴ３１（図４７）となる。本実施形態において第２チェリー当選となり、さらに第２チェリー入賞となった場合には、遊技媒体の付与が行われる。つまり、第２チェリー入賞は小役入賞である。

詳細には、メインラインＭＬ上において左リール３２Ｌの停止図柄が「チェリー」図柄であり、中リール３２Ｍの停止図柄が「チェリー」図柄であり、右リール３２Ｒの停止図柄が「チェリー」図柄である場合、第２チェリー入賞となる。第２チェリー入賞となった場合における遊技媒体の付与対象数は、ＢＢ状態以外の遊技状態であれば「２」となる。一方、第２チェリー入賞はＢＢ状態においては成立対象から除外される。

一方、第２チェリー当選となり、第２チェリー入賞とならなかった場合には、遊技媒体の付与が行われない。この場合、メインラインＭＬ上における左リール３２Ｌの停止図柄と、中リール３２Ｍの停止図柄と、右リール３２Ｒの停止図柄との組合せは、この場合のみにおいて揃う停止図柄の組合せである。このため、遊技者は停止図柄の組合せを見ることにより、第２チェリー当選となったこと、及び第２チェリー入賞とならなかったことを把握することができる。

ＡＴ状態ＳＴ３ではない状態において第２チェリー当選となった場合には、継続可能ゲーム数として「３００」が設定される。また、ＡＴ状態ＳＴ３において第１チェリー当選となった場合には、設定されている継続可能ゲーム数に「３００」が加算される。当該ＡＴ状態ＳＴ３の詳細については後述する。

次に、図３９を参照しながら、本実施形態の主制御基板１４１の構成について、上記第１の実施形態の主制御基板１４１（図６）とは異なる点を説明する。図３９は、本実施形態における主制御基板１４１の構成を示すブロック図である。

図３９に示すように、主側ＭＰＵ１４２は制御ＩＣ１４８とハード乱数回路１４６とを備えている。先ず制御ＩＣ１４８の構成について説明する。制御ＩＣ１４８は、当該制御ＩＣ１４８により実行される各種の制御プログラムや固定値データを記憶した主側ＲＯＭ１４３と、当該主側ＲＯＭ１４３内に記憶される制御プログラムの実行に際して各種のデータ等を一時的に記憶するためのメモリである主側ＲＡＭ１４４とを備えている。そして、本実施形態における主側ＲＡＭ１４４は、開始可能フラグ１４４ａと、信号記憶フラグ１４４ｄと、第１開始指令フラグ１４４ｇと、第２開始指令フラグ１４４ｈとを備えている。また、主側ＲＡＭ１４４は図示しない加算用乱数カウンタを備えている。当該加算用乱数カウンタでは加算抽選に用いられる加算用乱数が更新されている。主側ＲＡＭ１４４の加算用乱数カウンタは、更新タイミングとなる度に前回値に「１」が加算され、最大値である「６５５３５」に達した後「０」に戻るループカウンタである。制御ＩＣ１４８は、１．４９ｍｓ毎に実行するタイマ割込み処理（図８）において加算用乱数を更新する。加算抽選は、ＡＴ状態ＳＴ３のベース状態ＳＴ３２で行われるゲームにおいて、スイカ役に当選した場合に行われ、当該加算抽選において当選した場合には継続可能ゲーム数が加算される。

図３９に示すように、スタート検出センサ４１ａと制御ＩＣ１４８とは１本の信号線で接続されている。スタート検出センサ４１ａからは検知信号ＳＧ２が出力されている。当該検知信号ＳＧ２は、スタートレバー４１が操作されていない状態ではＬＯＷ状態であり、スタートレバー４１が押下げ操作された場合にＨＩ状態となる信号である。

第１開始指令フラグ１４４ｇは、制御ＩＣ１４８に入力されている検知信号ＳＧ２の立ち上がりが検出されることを１つの条件として「１」が設定されるフラグである。制御ＩＣ１４８は、第１開始指令フラグ１４４ｇに「１」が設定されていることを１つの条件として１つ目の乱数である第１乱数の数値情報を取得する。また、第２開始指令フラグ１４４ｈは、制御ＩＣ１４８に入力されている検知信号ＳＧ２の立ち下がりが検出されることを１つの条件として「１」が設定されるフラグである。制御ＩＣ１４８は、第２開始指令フラグ１４４ｈに「１」が設定されることを契機として２つ目の乱数である第２乱数の数値情報を取得する。

なお、本実施形態の主側ＲＡＭ１４４は、上記第１の実施形態の主側ＲＡＭ１４４とは異なり、エラーカウンタ１４４ｂ（図５）及び開始指令フラグ１４４ｃ（図５）を備えていない。

次に、ハード乱数回路１４６の構成について説明する。図３９に示すように、本実施形態のハード乱数回路１４６は、乱数カウンタ１０５を備えている更新回路１０１と、乱数カウンタ１０５に記憶されている乱数の数値情報が一時的に書きこまれるラッチレジスタ４０７，４０８と、入力信号がＨＩ状態に立ち上がり、当該ＨＩ状態が１２．８μｓ継続した場合にラッチレジスタ４０７，４０８に対してラッチ信号を送信する管理回路４０３，４０４と、を備えている。詳細には、本実施形態のハード乱数回路１４６は、ラッチレジスタとして第１ラッチレジスタ４０７及び第２ラッチレジスタ４０８を備えているとともに、管理回路として第１管理回路４０３及び第２管理回路４０４を備えている。

図３９に示すように、スタート検出センサ４１ａから出る１本の信号線は主制御基板１４１上の２つの分岐点１７１，１７２において分岐している。詳細には、スタート検出センサ４１ａから出た信号線は主制御基板１４１上の第１分岐点１７１にて２本に分岐している。第１分岐点１７１にて分岐した信号線の一方は制御ＩＣ１４８の入力端子ＴＡ１に接続されている。このため、制御ＩＣ１４８の入力端子ＴＡ１にはスタート検出センサ４１ａから出力されている検知信号ＳＧ２が入力されている。

また、第１分岐点１７１で分岐した信号線の他方は主制御基板１４１上の第２分岐点１７２にて２本に分岐している。第２分岐点１７２にて分岐した信号線の一方は第１管理回路４０３に接続されているとともに、第２分岐点１７２にて分岐した信号線の他方は主制御基板１４１上に配置されている反転回路４３１を介して第２管理回路４０４に接続されている。このため、第１管理回路４０３には検知信号ＳＧ２が入力されているとともに、第２管理回路４０４には検知信号ＳＧ２が反転することにより生成される反転検知信号ＳＧ３が入力されている。

第１管理回路４０３は０．１μｓ単位で設定値から「１」が減算されるタイマカウンタを備えているハード回路である。当該タイマカウンタには予め「１２８」が設定されている。第１管理回路４０３では、当該第１管理回路４０３に入力されている信号がＬＯＷ状態からＨＩ状態に立ち上がった場合にタイマカウンタによるカウントダウンが開始される。当該タイマカウンタによるカウントダウンは第１管理回路４０３に入力されている検知信号ＳＧ２がＨＩ状態を維持している場合にタイマカウンタの値が「０」となるまで継続される。そして、タイマカウンタの値が「０」となった場合に第１管理回路４０３から第１ラッチレジスタ４０７に対してラッチ信号が送信される。この場合、タイマカウンタはリセットされて初期値である「１２８」が設定されている状態となる。タイマカウンタがリセットされた場合、第１管理回路４０３に入力されている検知信号ＳＧ２が再び立ち上がるまで初期値が設定されている状態が維持される。また、第１管理回路４０３に入力されている検知信号ＳＧ２がＬＯＷ状態からＨＩ状態に立ち上がることでタイマカウンタによるカウントダウンが開始され、当該タイマカウンタの値が「０」となる前に検知信号ＳＧ２がＬＯＷ状態に立ち下がった場合には、タイマカウンタによるカウントダウンが停止する。この場合、タイマカウンタはリセットされて初期値が設定されている状態となる。

第２管理回路４０４は上述した第１管理回路４０３と同じ構成である。当該第２管理回路４０４には反転検知信号ＳＧ３が入力されている。このため、反転検知信号ＳＧ３がＨＩ状態に立ち上がり、当該ＨＩ状態が１２．８μｓ維持されたタイミングにおいて第２管理回路４０４から第２ラッチレジスタ４０８に対してラッチ信号が出力される。

また、本実施形態における更新回路１０１は上記第１の実施形態における更新回路１０１と同じ構成である。具体的には、更新回路１０１はクロック回路１０４と乱数カウンタ１０５とを備えている。クロック回路１０４は１６ＭＨｚのクロック信号を出力する。そして、乱数カウンタ１０５に記憶されている乱数の数値情報は当該クロック信号が立ち上がるタイミングにおいて更新される。また、乱数カウンタ１０５は１６個の乱数カウンタ用Ｄ－ＦＦ１０５ａ～１０５ｐ（図６）から構成されており、２バイトの記憶領域を備えている。乱数カウンタ１０５に記憶される乱数は１６桁の２進数である。

また、第１ラッチレジスタ４０７と第２ラッチレジスタ４０８とのそれぞれは、上記第１の実施形態におけるラッチレジスタ１０２と同じ構成である。具体的には、第１ラッチレジスタ４０７及び第２ラッチレジスタ４０８はそれぞれ１６個のＤ－ＦＦから構成されており、２バイトの記憶領域を備えている。第１ラッチレジスタ４０７を構成しているＤ－ＦＦを第１ラッチ用Ｄ－ＦＦ４０７ａ～４０７ｐとするとともに、第２ラッチレジスタ４０８を構成しているＤ－ＦＦを第２ラッチ用Ｄ－ＦＦ４０８ａ～４０８ｐとする。第１ラッチレジスタ４０７及び第２ラッチレジスタ４０８のそれぞれには１６桁の２進数が記憶される。

乱数カウンタ用Ｄ－ＦＦ１０５ａ～１０５ｐのＱ端子から出る１本の信号線は途中で２本に分岐しており、分岐後の一方の信号線は第１ラッチレジスタ用Ｄ－ＦＦ４０７ａ～４０７ｐのＤ端子に接続されているとともに、分岐後の他方の信号線は第２ラッチレジスタ用Ｄ－ＦＦ４０８ａ～４０８ｐのＤ端子に接続されている。詳細には、乱数カウンタ１０５においてｎ桁目の数値情報を記憶する乱数カウンタ用Ｄ－ＦＦ１０５ａ～１０５ｐのＱ端子から出る１本の信号線は、第１ラッチレジスタ４０７においてｎ桁目の数値情報を記憶する第１ラッチ用Ｄ－ＦＦ４０７ａ～４０７ｐのＤ端子と、第２ラッチレジスタ４０８においてｎ桁目の数値情報を記憶する第２ラッチ用Ｄ－ＦＦ４０８ａ～４０８ｐのＤ端子と、に接続されている。ここで、ｎは１～１６の自然数である。

第１ラッチ用Ｄ－ＦＦ４０７ａ～４０７ｐのＣＬＫ端子は第１管理回路４０３に接続されているとともに、第２ラッチ用Ｄ－ＦＦ４０８ａ～４０８ｐのＣＬＫ端子は第２管理回路４０４と接続されている。詳細には、第１管理回路４０３から出る１本の信号線が１６本に分岐して第１ラッチ用Ｄ－ＦＦ４０７ａ～４０７ｐのＣＬＫ端子に接続されているとともに、第２管理回路４０４から出る１本の信号線が１６本に分岐して第２ラッチ用Ｄ－ＦＦ４０８ａ～４０８ｐのＣＬＫ端子に接続されている。また、図３９に示すように、第１ラッチ用Ｄ－ＦＦ４０７ａ～４０７ｐのＱ端子は制御ＩＣ１４８の入力端子ＴＡ８に接続されているとともに、第２ラッチ用Ｄ－ＦＦ４０８ａ～４０８ｐのＱ端子は制御ＩＣ１４８の入力端子ＴＡ９に入力されている。

このため、第１管理回路４０３から第１ラッチ用Ｄ－ＦＦ４０７ａ～４０７ｐのＣＬＫ端子に対してラッチ信号が送信されることにより、乱数カウンタ１０５に記憶されている乱数の数値情報が第１ラッチレジスタ４０７に書き込まれるとともに、制御ＩＣ１４８の入力端子ＴＡ８に対して出力される。また、第２管理回路４０４から第２ラッチ用Ｄ－ＦＦ４０８ａ～４０８ｐのＣＬＫ端子に対してラッチ信号が送信されることにより、乱数カウンタ１０５に記憶されている乱数の数値情報が第２ラッチレジスタ４０８に書き込まれるとともに、制御ＩＣ１４８の入力端子ＴＡ９に対して出力される。

スタート検出センサ４１ａから出力されている検知信号ＳＧ２の状態と第１管理回路４０３及び第２管理回路４０４からラッチ信号が出力されるタイミングとの関係について、図４０のタイムチャートを参照しながら説明する。図４０（ａ）はスタートレバー４１の状態を示し、図４０（ｂ）は第１管理回路４０３に入力されている検知信号ＳＧ２の状態を示し、図４０（ｃ）は第１管理回路４０３におけるタイマカウンタの状態を示し、図４０（ｄ）は第１管理回路４０３が第１ラッチレジスタ４０７にラッチ信号を送信するタイミングを示し、図４０（ｅ）は第２管理回路４０４に入力されている反転検知信号ＳＧ３の状態を示し、図４０（ｆ）は第２管理回路４０４におけるタイマカウンタの状態を示し、図４０（ｇ）は第２管理回路４０４が第２ラッチレジスタ４０８にラッチ信号を送信するタイミングを示す。

図４０（ａ）に示すようにｔ１のタイミングにおいてスタートレバー４１が押下げ操作されると、図４０（ｂ）に示すように、第１管理回路４０３に入力されている検知信号ＳＧ２がＬＯＷ状態からＨＩ状態に立ち上がる。そして、図４０（ｃ）に示すように、当該ｔ１のタイミングで第１管理回路４０３におけるタイマカウンタによる時間のカウントが開始される。当該タイマカウンタでは、０．１μｓ毎に初期値の「１２８」から「１」が減算される。また、図４０（ｅ）に示すように、ｔ１のタイミングにおいて第２管理回路４０４に入力されている反転検知信号ＳＧ３はＨＩ状態からＬＯＷ状態に立ち下がる。

図４０（ｂ）に示すよう、第１管理回路４０３に入力されている検知信号ＳＧ２のＨＩ状態はｔ１のタイミングからｔ３のタイミングまで継続される。ここで、ｔ３のタイミングはｔ１のタイミングから１２．８μｓが経過したｔ２のタイミングよりも後のタイミングである。このため、図４０（ｃ）に示すように、第１管理回路４０３におけるタイマカウンタによる時間のカウントはｔ１のタイミングから継続され、ｔ１のタイミングから１２．８μｓが経過したｔ２のタイミングにおいて第１管理回路４０３におけるタイマカウンタの値が「０」となる。第１管理回路４０３の値が「０」となるｔ２のタイミングにおいて、図４０（ｄ）に示すように、第１管理回路４０３が第１ラッチレジスタ４０７に対してラッチ信号を送信する。これにより、ｔ２のタイミングにおいて乱数カウンタ１０５に記憶されている乱数の数値情報が第１乱数の数値情報として第１ラッチレジスタ４０７に書き込まれる。

図４０（ａ）に示すようにｔ３のタイミングにおいてスタートレバー４１の押下げ操作が終了すると、図４０（ｂ）に示すように、第１管理回路４０３に入力されている検知信号ＳＧ２がＨＩ状態からＬＯＷ状態に立ち下がる。そして、図４０（ｅ）に示すように、当該ｔ３のタイミングにて第２管理回路４０４に入力されている反転検知信号ＳＧ３がＬＯＷ状態からＨＩ状態に立ち上がる。これにより、図４０（ｆ）に示すように、第２管理回路４０４におけるタイマカウンタによる時間のカウントが開始される。

図４０（ｅ）に示すよう、第２管理回路４０４に入力されている反転検知信号ＳＧ３のＨＩ状態はｔ４のタイミングにおいても継続されている。ここで、ｔ４のタイミングはｔ３のタイミングから１２．８μｓが経過したタイミングである。このため、図４０（ｆ）に示すように、第２管理回路４０４におけるタイマカウンタによる時間のカウントはｔ３のタイミングから継続され、ｔ３のタイミングから１２．８μｓが経過したｔ４のタイミングにおいて第２管理回路４０４におけるタイマカウンタの値が「０」となる。第２管理回路４０４の値が「０」となるｔ４のタイミングにおいて、図４０（ｇ）に示すように、第２管理回路４０４が第２ラッチレジスタ４０８に対してラッチ信号を送信する。これにより、ｔ４のタイミングにおいて乱数カウンタ１０５に記憶されている乱数の数値情報が第２乱数の数値情報として第２ラッチレジスタ４０８に書き込まれる。

遊技者がスタートレバー４１を一度押下げ操作すると、スタート検出センサ４１ａから出力されている検知信号ＳＧ２がＬＯＷ状態からＨＩ状態に立ち上がり、当該ＨＩ状態が１２．８μｓ以上維持された後にＬＯＷ状態に戻るというｔ１～ｔ４の動作が行われる。ｔ１～ｔ４の動作により、第１ラッチレジスタ４０７に第１乱数が書き込まれるとともに、第２ラッチレジスタ４０８に第２乱数が書き込まれる。

このように、第１乱数の数値情報は第１管理回路４０３に入力されている検知信号ＳＧ２が立ち上がることを１つの条件として第１ラッチレジスタ４０７に書き込まれる乱数の数値情報である。換言すれば、第１乱数は遊技者によるスタートレバー４１の押下げ操作が開始されたタイミングに対応する乱数である。これに対して、第２乱数の数値情報は第２管理回路４０４に入力されている反転検知信号ＳＧ３が立ち上がることを１つの条件として第２ラッチレジスタ４０８に書き込まれる乱数の数値情報である。換言すれば、第２乱数は遊技者によるスタートレバー４１の押下げ操作が終了したタイミングに対応する乱数である。

制御ＩＣ１４８は、当該制御ＩＣ１４８に入力されている検知信号ＳＧ２の立ち上がりのタイミングにおいて制御ＩＣ１４８の入力端子に入力されている第１乱数の数値情報を取得するとともに、当該制御ＩＣ１４８に入力されている検知信号ＳＧ２の立ち下がりのタイミングにおいて制御ＩＣ１４８の入力端子に入力されている第２乱数の数値情報を取得する。これにより、遊技者がスタートレバー４１を１回操作する間に、制御ＩＣ１４８は異なる２つの乱数を取得することができる。

遊技者によるスタートレバー４１の押下げ操作は人の動作であるため、スタートレバー４１が押下げられている状態が継続する時間は毎回異なる。このため、制御ＩＣ１４８は、１つのゲームにおいて、第１乱数の数値情報を用いる抽選に加えて、当該第１乱数とは非同期の乱数である第２乱数の数値情報を用いる抽選を行うことができる。

次に、本実施形態の開始指令設定処理について、図４１を参照しながら説明する。当該開始指令設定処理は、タイマ割込み処理（図８）のステップＳ２０６にて実行される処理である。

先ずステップＳ１６０１では、開始可能フラグ１４４ａに「１」が設定されているか否かについて判定することにより、ゲーム開始可能な期間であるか否かについて判定する。ゲーム開始可能な期間である場合（ステップＳ１６０１：ＹＥＳ）には、ステップＳ１６０２にて、信号記憶フラグ１４４ｄに「１」が設定されているか否かについて判定する。ステップＳ１６０２にて信号記憶フラグ１４４ｄに「１」が設定されていない場合には、ステップＳ１６０３にて制御ＩＣ１４８に入力されている検知信号ＳＧ２がＨＩ状態であるか否かについて判定する。

ステップＳ１６０３にて検知信号ＳＧ２がＬＯＷ状態であることは、前回の開始指令設定処理においてＬＯＷ状態であった検知信号ＳＧ２の立ち上がりが検出されなかったことを意味する。この場合には、信号記憶フラグ１４４ｄは既に「０」であるため、そのまま本開始指令設定処理を終了する。

ステップＳ１６０３にて検知信号ＳＧ２がＨＩ状態であることは、前回の開始指令設定処理においてＬＯＷ状態であった検知信号ＳＧ２の立ち上がりが検出され、制御ＩＣ１４８が第１乱数の数値情報を取得する条件が整ったことを意味する。この場合は、ステップＳ１６０４にて信号記憶フラグ１４４ｄに「１」を設定し、ステップＳ１６０５にて第１開始指令フラグ１４４ｇに「１」を設定して、本開始指令設定処理を終了する。

ステップＳ１６０２にて信号記憶フラグ１４４ｄに「１」が設定されている場合には、ステップＳ１６０６にて制御ＩＣ１４８に入力されている検知信号ＳＧ２がＬＯＷ状態であるか否かについて判定する。ステップＳ１６０６にて検知信号ＳＧ２がＨＩ状態であることは、前回の開始指令設定処理にてＨＩ状態だった検知信号ＳＧ２の立ち下がりが検出されなかったことを意味する。信号記憶フラグ１４４ｄには既に「１」が設定されているため、そのまま本開始指令設定処理を終了する。

ステップＳ１６０６にて検知信号ＳＧ２がＬＯＷ状態であることは、前回の開始指令設定処理においてＨＩ状態であった検知信号ＳＧ２の立ち下がりが検出され、制御ＩＣ１４８が第２乱数の数値情報を取得する条件が整ったことを意味する。この場合は、ステップＳ１６０７にて信号記憶フラグ１４４ｄを「０」クリアし、ステップＳ１６０８にて第２開始指令フラグ１４４ｈに「１」を設定して、本開始指令設定処理を終了する。

ステップＳ１６０１にて開始可能フラグ１４４ａに「１」が設定されていないことは、ゲーム開始可能な状態ではないことを意味する。この場合には、制御ＩＣ１４８に入力されている検知信号ＳＧ２の状態に応じて信号記憶フラグ１４４ｄに設定されている数値情報を更新する処理のみを実行して、本開始指令設定処理を終了する。制御ＩＣ１４８にて実行される本開始指令設定処理では、ゲーム開始可能ではない状態において行われるスタートレバー４１の操作によって、第１開始指令フラグ１４４ｇ及び第２開始指令フラグ１４４ｈに「１」がセットされない構成である。このため、ゲーム開始可能ではない状態において行われるスタートレバー４１の操作を無効とすることができる。

具体的には、ステップＳ１６０９にて制御ＩＣ１４８に入力されている検知信号ＳＧ２がＬＯＷ状態である場合には、ステップＳ１６１０にて信号記憶フラグ１４４ｄを「０」クリアして、本開始指令設定処理を終了する。また、ステップＳ１６０９にて制御ＩＣ１４８に入力されている検知信号ＳＧ２がＨＩ状態である場合には、ステップＳ１６１１にて信号記憶フラグ１４４ｄに「１」を設定して、本開始指令設定処理を終了する。

このように、制御ＩＣ１４８において検知信号ＳＧ２の立ち上がりが検出された場合に第１開始指令フラグ１４４ｇに「１」を設定するとともに、制御ＩＣ１４８において検知信号ＳＧ２の立ち下がりが検出された場合に第２開始指令フラグ１４４ｈに「１」を設定する。開始指令設定処理は約１．４９ｍｓ周期で実行される処理である。これに対して、遊技者によるスタートレバー４１の押下げ操作は人の動作であるため、スタートレバー４１の押下げ操作が開始されてから終了するまでの時間は１．４９ｍｓよりも長いと考えられる。

スタートレバー４１の押下げ操作が１．４９ｍｓ以上である場合には、押下げ操作が開始されてから最初の開始指令設定処理において検知信号ＳＧ２の立ち上がりが検出されるとともに、次回以降の開始指令設定処理において検知信号ＳＧ２の立ち下がりが検出される。これにより、制御ＩＣ１４８はスタートレバー４１の１回の押下げ操作によって２つの同期しない乱数の数値情報を取得することができる。

なお、開始指令設定処理が実行された後、次回の開始指令設定処理が実行されるまでの短い間に、制御ＩＣ１４８に入力されている検知信号ＳＧ２の立ち上がりと立ち下がりとの両方が起こる短いノイズが混入しても、当該ノイズを契機として第１開始指令フラグ１４４ｇ及び第２開始指令フラグ１４４ｈに「１」が設定されることはない。

詳細には、ノイズが混入する直前に実行される開始指令設定処理において、制御ＩＣ１４８の入力端子ＴＡ１に入力されている検知信号ＳＧ２はＬＯＷ状態であるため、当該開始指令設定処理において信号記憶フラグ１４４ｄは「０」となる。また、ノイズが混入した直後に実行される開始指令設定処理において、制御ＩＣ１４８の入力端子ＴＡ１に入力されている検知信号ＳＧ２はＬＯＷ状態に戻っているため、当該開始指令設定処理において信号記憶フラグ１４４ｄは「０」のまま変化しない。

ノイズが混入する前後の開始指令設定処理において、信号記憶フラグ１４４ｄの値が変化しないため、当該ノイズの混入により第１開始指令フラグ１４４ｇ及び第２開始指令フラグ１４４ｈに「１」が設定されることはない。

次に、制御ＩＣ１４８にて実行される通常処理について図４２のフローチャートを参照しながら説明する。

ステップＳ１７０１～ステップＳ１７０３では、上記第１の実施形態のステップＳ４０１～ステップＳ４０３と同じ処理が実行される。具体的には、ステップＳ１７０１にて次回のタイマ割込みを許可する割込み許可処理を実行し、ステップＳ１７０２にて開始待ち処理を実行する。

ここで、本実施形態の開始待ち処理の中でメダル返却処理が実行される場合には、当該メダル返却処理の開始タイミングにおいて制御ＩＣ１４８が開始可能フラグ１４４ａ（図３９）、第１開始指令フラグ１４４ｇ（図３９）及び第２開始指令フラグ１４４ｈ（図３９）を「０」クリアする。メダル返却処理の開始タイミングにおいて開始可能フラグ１４４ａを「０」クリアすることにより、ゲーム開始可能な期間が終了する。これにより、メダルが返却されたにも関わらず、開始指令設定処理（図４１）において開始指令フラグ１４４ｃに「１」が設定され得る状態となることを回避することができる。また、メダル返却処理の開始タイミングにおいて第１開始指令フラグ１４４ｇ及び第２開始指令フラグ１４４ｈを「０」クリアすることにより、メダルが返却された後、再度メダルのベット数が規定数に到達したタイミングにおいて、スタートレバー４１の操作が行われる前にゲームが開始される事態を回避することができる。

通常処理（図４２）の説明に戻り、ステップＳ１７０２にて開始待ち処理を実行した後、ステップＳ１７０３にて、メダルのベット数が規定数に達しているか否かについて判定する。メダルのベット数が規定数に達していない場合（ステップＳ１７０３：ＮＯ）にはステップＳ１７０２の開始待ち処理に戻る。

ベット数が規定数に達している場合（ステップＳ１７０３：ＹＥＳ）には、ゲーム開始可能な状態となっているため、ステップＳ１７０４にて、開始可能フラグ１４４ａに「１」が設定されているか否かについて判定する。開始可能フラグ１４４ａに「１」が設定されていない場合（ステップＳ１７０４：ＮＯ）には、ステップＳ１７０５にて、開始可能フラグ１４４ａに「１」を設定する。ステップＳ１７０４にて否定判定を行った後、又はステップＳ１７０５にて開始可能フラグ１４４ａに「１」を設定した後、ステップＳ１７０６では、第１開始指令フラグ１４４ｇに「１」が設定されているか否かについて判定する。第１開始指令フラグ１４４ｇに「１」が設定されていない場合（ステップＳ１７０６：ＮＯ）には、ステップＳ１７０２の開始待ち処理に戻る。第１開始指令フラグ１４４ｇに「１」が設定されている場合（ステップＳ１７０６：ＹＥＳ）には、制御ＩＣ１４８に入力されている検知信号ＳＧ２の立ち上がりが検出されたことを意味するため、ステップＳ１７０７にて制御ＩＣ１４８の入力端子ＴＡ８に入力されている第１乱数の数値情報を取得する。制御ＩＣ１４８は当該第１乱数を役の当否判定に用いる。

その後、ステップＳ１７０８～ステップＳ１７１１では、直前のステップＳ１７０７にて取得した第１乱数がどのような値であっても必要となる処理を実行する。具体的には、ステップＳ１７０８にて第１開始指令フラグ１４４ｇを「０」クリアし、ステップＳ１７０９にて受付禁止処理を行うことにより投入されたメダルがメダル受け皿５９へ排出される状態とする。そして、ステップＳ１７１０では第１リール制御処理を実行する。

第１リール制御処理では、上述した第１の実施形態の通常処理（図１０）におけるリール制御処理（ステップＳ４１２）の最初に実行される回転開始処理が実行される。当該回転開始処理では、前回のゲームで役の抽選処理（図４３）の結果に対応するリール３２Ｌ，３２Ｍ，３２Ｒの回転が開始された時点から予め定めたウエイト時間（例えば４．１秒）が経過したか否かを確認し、経過していない場合にはウエイト時間が経過するまで待機する。役の抽選処理の詳細については後述する。

ウエイト時間が経過した場合には、次回のゲームのためのウエイト時間を再設定するとともに、主側ＲＡＭ１４４に設けられたモータ制御格納エリアに回転開始情報をセットする。かかる処理を行うことにより、タイマ割込み処理（図８）におけるステップＳ２０７のステッピングモータ制御処理にてステッピングモータの加速処理が開始され、各リール３２Ｌ，３２Ｍ，３２Ｒが回転を開始する。

本実施形態における通常処理（図４２）の説明に戻り、ステップＳ１７１０にて第１リール制御処理を実行した後、ステップＳ１７１１では待機期間の設定を行う。ここで、待機期間の開始タイミングは第１リール制御処理（ステップＳ１７１０）にて各リール３２Ｌ，３２Ｍ，３２Ｒの回転が開始されるタイミングであるとともに、当該待機期間の終了タイミングは各リール３２Ｌ，３２Ｍ，３２Ｒの回転開始から一定の時間が経過して、各リール３２Ｌ，３２Ｍ，３２Ｒが定速回転を開始するタイミングよりも遅いタイミングである。待機期間は、ステップＳ１７１１にて第１リール制御処理が実行されてから各リールが定速回転するようになるまでの時間である。当該待機期間の具体的な長さは、設計段階において実験によって決定される。

続くステップＳ１７１２では、主側ＲＡＭ１４４における加算用乱数カウンタ（図示略）から加算抽選に用いる加算用乱数を取得し、ステップＳ１７１３にて第２開始指令フラグ１４４ｈに「１」が設定されるまで待機する。このように、待機期間を設定した後、第２開始指令フラグ１４４ｈに「１」が設定されるまでの間に加算用乱数を取得する処理構成とすることにより、加算抽選の直前で加算用乱数を取得する構成と比較して、制御ＩＣ１４８の処理負荷を分散させることができる。

ステップＳ１７１３にて第２開始指令フラグ１４４ｈに「１」が設定された場合には、制御ＩＣ１４８に入力されている検知信号ＳＧ２の立ち下がりが検出されたことを意味する。制御ＩＣ１４８に入力されている検知信号ＳＧ２が立ち下がるタイミングは、第２管理回路４０４に入力されている反転検知信号ＳＧ３が立ち上がるタイミングである。当該反転検知信号ＳＧ３の立ち上がりが検出されることを１つの条件として乱数カウンタ１０５に記憶されている乱数の数値情報が第２ラッチレジスタ４０８に書き込まれる。

この場合、制御ＩＣ１４８は、ステップＳ１７１４にて開始可能フラグ１４４ａを「０」クリアする。これにより、今回のゲームが終了し、ステップＳ１７０５にて再び開始可能フラグ１４４ａに「１」が設定されるまで、開始指令設定処理（図４１）において第１開始指令フラグ１４４ｇ及び第２開始指令フラグ１４４ｈに「１」が設定されない状態となる。その後、ステップＳ１７１５では制御ＩＣ１４８の入力端子ＴＡ９に入力されている第２乱数の数値情報を取得し、ステップＳ１７１６にて第２開始指令フラグ１４４ｈを「０」クリアする。

続くステップＳ１７１７では、今回のゲームにおける役の抽選処理を実行する。そして、ステップＳ１７１８では、ステップＳ１７１２にて設定した待機期間が終了したか否かについて判定し、待機期間が終了して各リール３２Ｌ，３２Ｍ，３２Ｒの回転速度が一定となるまで待機する。そして、待機期間が終了した場合（ステップＳ１７１８：ＹＥＳ）には、ステップＳ１７１９にて第２リール制御処理を実行する。

ここで、ステップＳ１７１９にて実行される第２リール制御処理について説明する。先ず制御ＩＣ１４８は、各ストップボタン４２～４４の図示しないランプを点灯表示することにより、停止指令を発生させることが可能となったことを遊技者等に報知する。その後、制御ＩＣ１４８は、回転中のリールと対応するストップボタン４２～４４が操作された場合に停止指令コマンドをセットして、当該回転中のリールを停止させるための停止制御処理を全リール３２Ｌ，３２Ｍ，３２Ｒが停止するまで行う。

停止制御処理において、停止指令が発生した場合、すなわち回転中のリールと対応するストップボタンが操作された場合には、いずれのストップボタン４２～４４が操作されて停止指令が発生したのかをサブ側ＭＰＵ１５２に認識させるための停止コマンドをセットし、回転中のリールを停止させるべく停止制御処理を行う。

停止制御処理では、ストップボタン４２～４４が操作されたタイミングで基点位置（本実施形態では下段）に到達している到達図柄の図柄番号を確認する。具体的には、リールインデックスセンサの検出信号が入力された時点から出力した励磁パルス数により、基点位置に到達している到達図柄の図柄番号を確認する。その後、主側ＲＡＭ１４４に格納されている停止情報に基づいて、今回停止させるべきリールのスベリ数を算出する。

本スロットマシン１０では、各リール３２Ｌ，３２Ｍ，３２Ｒを停止させる停止態様として、ストップボタン４２～４４が操作された場合に、基点位置に到達している到達図柄をそのまま停止させる停止態様と、対応するリールを１図柄分滑らせた後に停止させる停止態様と、２図柄分滑らせた後に停止させる停止態様と、３図柄分滑らせた後に停止させる停止態様と、４図柄分滑らせた後に停止させる停止態様との５パターンの停止態様が用意されている。制御ＩＣ１４８は、主側ＲＡＭ１４４に格納されている停止情報に基づいてスベリ数として「０」～「４」のいずれかの値を算出する。

その後、算出したスベリ数を到達図柄の図柄番号に加算し、基点位置に実際に停止させる停止図柄の図柄番号を決定する。そして、今回停止させるべきリールの到達図柄の図柄番号と停止図柄の図柄番号が等しくなったか否かを判定し、等しくなった場合にはリールの回転を停止させるリール停止処理を行う。その後、全リール３２Ｌ，３２Ｍ，３２Ｒが停止したか否かを判定する。

全リール３２Ｌ，３２Ｍ，３２Ｒが停止していない場合には、セットされている当選データと、リール３２Ｌ，３２Ｍ，３２Ｒの停止順序と、停止しているリール３２Ｌ，３２Ｍ，３２Ｒの停止出目と、に基づいて停止情報を変更する処理を行い、再びストップボタン４２～４４が操作されたか否かの判定を行う処理に戻る。

ここで、停止情報とは、各リール３２Ｌ，３２Ｍ，３２Ｒの停止態様を、役の抽選処理（図４３）の結果に対応したものとするための情報であり、当該停止情報を利用することにより、各ストップボタン４２～４４が停止操作された場合に基点位置に到達している到達図柄に対するスベリ数（具体的には「０」～「４」）を算出することが可能となる。当該停止情報としては、各図柄とスベリ数との対応関係を示すスベリ数データが、各抽選結果及び各リール３２Ｌ，３２Ｍ，３２Ｒの停止順序に対応させて主側ＲＯＭ１４３に予め記憶されている。但し、これに限定されることはなく、各抽選結果及び各リール３２Ｌ，３２Ｍ，３２Ｒの停止順序に対応するスベリ数データを、リール３２Ｌ，３２Ｍ，３２Ｒの回転中などに導出する構成としてもよい。

その後、全リール３２Ｌ，３２Ｍ，３２Ｒが停止していると判定した場合には、制御ＩＣ１４８は入賞判定処理を実行する。当該入賞判定処理では、小役入賞であれば払出し対象となるメダルの数を主側ＲＡＭ１４４にセットし、リプレイ入賞であれば、次回の開始待ち処理（通常処理（図１０））におけるステップＳ４０２の処理）にて自動投入処理が実行されるようにするためのフラグ設定処理を実行する入賞対応処理を実行し、入賞結果コマンドをサブ側ＭＰＵ１５２への出力対象としてセットする。

通常処理（図４２）の説明に戻り、ステップＳ１７１９にて第２リール制御処理を実行した後、ステップＳ１７２０では今回のゲームにおいて小役入賞が成立している場合に、当該小役入賞に対応した数の遊技媒体を遊技者に付与するための媒体付与処理を実行し、ステップＳ１７２１では、今回のゲームの結果に対応する遊技状態の設定を可能とするための遊技終了時の対応処理を実行する。本実施形態における遊技終了時の対応処理の詳細については後述する。続くステップＳ１７２２では、本スロットマシン１０の状態を遊技ホールの管理コンピュータに出力するための外部出力設定処理を実行し、ステップＳ１７２３にて受付許可処理を実行して、ステップＳ１７０１の割込み許可処理に戻る。

次に、通常処理（図４２）のステップＳ１７１７にて実行される抽選処理について、図４３のフローチャートを参照しながら説明する。

先ずステップＳ１８０１では、役の当否判定を行うための抽選テーブルを主側ＲＯＭ１４３から読み出す。詳細には、現状の設定値と、現状の遊技状態との組合せに対応する抽選テーブルを選択する。

「設定３」である場合であって非ＢＢ状態である場合を例に挙げて、通常モードに対応する抽選テーブルについて説明する。図４４は通常モード用抽選テーブルを説明するための説明図である。なお、以下の説明では図４５の説明図を適宜参照する。また、上記第１の実施形態における通常モード用抽選テーブル（図１２）と同一の内容については基本的にその説明を省略する。

通常モード用抽選テーブルには、図４４に示すように、インデックス値ＩＶが設定されており、各インデックス値ＩＶには、当選となる役がそれぞれ対応付けられるとともに第１ポイント値ＰＶ１が設定されている。第１ポイント値ＰＶ１は、対応する抽選役の当選確率を第１乱数の最大値（「６５５３５」）との関係で定めるものである。

また、インデックス値ＩＶ＝５には、第１ポイント値ＰＶ１に加えて、第２ポイント値ＰＶ２が設定されている。第２ポイント値ＰＶ２は、第１チェリー役に当選した場合において、第２チェリー役に当選するか否かについての当否判定に用いられる。第２チェリー役への当選は第１チェリー役への当選よりも優先される。具体的には、第２チェリー役に当選した場合には、第１チェリー役への当選がキャンセルされて第２チェリー役への当選状態となる。また、第２チェリー役に当選しなかった場合には、第１チェリー役への当選状態が維持される。

インデックス値ＩＶ＝５で当選となった場合であって、第１チェリー役に当選状態となった場合には、図４５に示すように、リール３２Ｌ，３２Ｍ，３２Ｒの停止順序に関係なく第１チェリー入賞が成立し得る。但し、左リール３２Ｌの回転位置に対する左ストップボタン４２の操作タイミングによっては、第１チェリー入賞が成立しない可能性がある。

また、インデックス値ＩＶ＝５で当選となった場合であって、第２チェリー役に当選状態となった場合には、図４５に示すように、リール３２Ｌ，３２Ｍ，３２Ｒの停止順序に関係なく第２チェリー入賞が成立し得る。但し、ストップボタン４２～４４の操作タイミングによっては、第２チェリー入賞が成立しない可能性がある。

ここで、第１チェリー当選データ及び第２チェリー当選データは入賞が成立したか否かに関係なく当選となったゲームにて消去され、当選となったゲームの次以降のゲームには持ち越されない。

図４４の通常モード用抽選テーブルが選択される場合、インデックス値ＩＶ＝５の際に当選となる確率は約１／４２３である。インデックス値ＩＶ＝５の際に当選した場合には第２チェリー役への当否判定が行われる。当該判定において、第２チェリー役に当選する確率は約１／２６２である。したがって、図４４の通常モード用抽選テーブルが選択される場合、第１チェリー役に当選する確率は約１／４２４であり、第２チェリー役に当選する確率は約１／１１０８３４である。

なお、「設定３」である場合であって非ＢＢ状態である場合において、第１ＲＴ状態で選択される第１ＲＴモード用抽選テーブル及び第２ＲＴ状態で選択される第２ＲＴモード用抽選テーブルにおいても、第１チェリー役に当選する確率及び第２チェリー役に当選する確率は変化しない。

抽選処理（図４３）の説明に戻り、ステップＳ１８０１にて抽選テーブルを選択した後、ステップＳ１８０２では、インデックス値ＩＶを「１」とし、ステップＳ１８０３にて役の当否を判定する際に用いる第１判定値ＤＶ１を設定する。かかる判定値設定処理では、現在の第１判定値ＤＶ１に、現在のインデックス値ＩＶと対応する第１ポイント値ＰＶ１を加算して新たな第１判定値ＤＶ１を設定する。なお、初回の判定値設定処理では、通常処理（図４２）のステップＳ１７０７の処理にて取得した第１乱数を現在の第１判定値ＤＶ１とし、この乱数値に現在のインデックス値ＩＶである「１」と対応する第１ポイント値ＰＶ１を加算して新たな第１判定値ＤＶ１とする。

続くステップＳ１８０４では、インデックス値ＩＶと対応する役の当否判定を行う。役の当否判定では第１判定値ＤＶ１が「６５５３５」を超えたか否かを判定する。第１判定値ＤＶ１が「６５５３５」を超えなかった場合（ステップＳ１８０４：ＮＯ）には、インデックス値ＩＶと対応する役に外れたことを意味する。かかる場合にはステップＳ１８０５にてインデックス値ＩＶに１を加算し、ステップＳ１８０６にて、インデックス値ＩＶと対応する役があるか否か、すなわち当否判定すべき判定対象があるか否かを判定する。具体的には、「１」が加算されたインデックス値ＩＶが抽選テーブルに設定されたインデックス値ＩＶの最大値を超えたか否かを判定する。

当否判定すべき判定対象がある場合（ステップＳ１８０６：ＹＥＳ）には、ステップＳ１８０３に戻り、役の当否判定を継続する。このとき、ステップＳ１８０３では、先の役の当否判定に用いた第１判定値ＤＶ１（すなわち現在の第１判定値ＤＶ１）に現在のインデックス値ＩＶと対応する第１ポイント値ＰＶ１を加算して新たな第１判定値ＤＶ１とし、ステップＳ１８０４では、当該第１判定値ＤＶ１に基づいて役の当否判定を行う。

ステップＳ１８０４にて、第１判定値ＤＶ１が「６５５３５」を超えた場合（ステップＳ１８０４：ＹＥＳ）には、ステップＳ１８０７にて、第１チェリー当選であるか否かについて判定する。第１チェリー当選である場合（ステップＳ１８０７：ＹＥＳ）には、第２チェリー役への当否判定を行う。当該第２チェリー役への当否判定では、通常処理（図４２）のステップＳ１７１５にて取得した第２乱数を第２判定値ＤＶ２として用いる。具体的には、ステップＳ１８０８にて、第２判定値ＤＶ２である第２乱数に第２ポイント値ＰＶ２を加算して新たな第２判定値ＤＶ２とする。例えば、非ＢＢ状態であって「設定３」の通常モード用抽選テーブル（図４４）が選択される場合、第２ポイント値ＰＶ２は２５０である。続くステップＳ１８０９では、ステップＳ１８０８にて算出した新たな第２判定値ＤＶ２が「６５５３５」を越えたか否かについて判定する。

ステップＳ１８０７又はステップＳ１８０９にて否定判定を行った後、ステップＳ１８１０では、当選役のデータを主側ＲＡＭ１４４にセットするための第１当選データ取得処理を実行する。第１当選データ取得処理では、参照対象となっている抽選テーブルにおいて今回のインデックス値ＩＶに対して設定されている当選データの全てが主側ＲＡＭ１４４にセットされる。ここで、当該第１当選データ取得処理において、インデックス値ＩＶ＝５である場合には、第１チェリー当選データがセットされる。当選データがセットされた状態は、その当選データがＢＢ当選データ以外の当選データであれば当該当選データに対応した入賞成立の有無に関係なく今回のゲームの終了後に「０」クリアされ、ＢＢ当選データであれば入賞が成立した場合に「０」クリアされる。

また、ステップＳ１８０９にて、第２判定値ＤＶ２が「６５５３５」を越えた場合には、第２チェリー役に当選したことを意味する。このため、ステップＳ１８１１にて、第２当選データ取得処理を実行する。第２当選データ取得処理では、第２チェリー当選データがセットされる。当該第２チェリー当選データがセットされた状態は、第２チェリー入賞が成立するか否かに関わらず、今回のゲームの終了後に「０」クリアされる。

ステップＳ１８０６にて否定判定を行った後、ステップＳ１８１０にて第１当選データ取得処理を実行した後、又はステップＳ１８１１にて第２当選データ取得処理を実行した後、ステップＳ１８１２では、リール停止制御用の停止情報を設定する停止情報第１設定処理を実行し、ステップＳ１８１３にてゲーム開始コマンドをサブ側ＭＰＵ１５２への送信対象としてセットする。ゲーム開始コマンドとは、新たなゲームが開始されたことをサブ側ＭＰＵ１５２に認識させるためのコマンドであって、制御ＩＣ１４８における今回の役の抽選処理の結果をサブ側ＭＰＵ１５２に認識させるためのコマンドである。当該ゲーム開始コマンドはタイマ割込み処理（図８）におけるコマンド出力処理（ステップＳ２１２の処理）にてサブ側ＭＰＵ１５２に送信される。

次に、通常処理（図４２）のステップＳ１７２１にて実行される遊技終了時の対応処理について図４６のフローチャートを参照しながら説明する。なお、遊技終了時の対応処理は、各ゲームにおいて全てのリール３２Ｌ，３２Ｍ，３２Ｒの回転が停止された場合に実行される。

先ずステップＳ１９０１にて、第１ＢＢ役又は第２ＢＢ役に当選している状況においてその当選となっている役に対応する入賞が成立したか否かについて判定し、対応する入賞が成立した場合（ステップＳ１９０１：ＹＥＳ）には、ステップＳ１９０２にてサブ側ＭＰＵ１５２に対して入賞結果コマンドを送信する。続くステップＳ１９０３では、ＢＢ開始用処理を実行する。ＢＢ開始用処理において、第１ＢＢ入賞が成立したのであれば主側ＲＡＭ１４４に設けられた第１ＢＢフラグに「１」をセットするとともに、主側ＲＡＭ１４４に設けられた終了基準数カウンタに第１ＢＢ状態の終了基準数である「４１」をセットする。また、第２ＢＢ入賞が成立したのであれば主側ＲＡＭ１４４に設けられた第２ＢＢフラグに「１」をセットするとともに、主側ＲＡＭ１４４に設けられた終了基準数カウンタに第２ＢＢ状態の終了基準数である「８９」をセットする。

ステップＳ１９０１にて否定判定を行った場合には、ステップＳ１９０４にて、ＢＢ状態であるか否かについて判定し、ＢＢ状態である場合（ステップＳ１９０４：ＹＥＳ）には、ステップＳ１９０５にてＢＢ用処理を実行して、本遊技終了時の対応処理を終了する。当該ＢＢ用処理では、今回のゲームにおいて遊技媒体の付与が発生している場合にはそれに対応させて主側ＲＡＭ１４４の終了基準数カウンタの値を減算し、減算後における終了基準数カウンタの値が「０」である場合にはＢＢ状態を終了させる場合の処理を実行する。なお、ＢＢ状態が終了した場合、ＢＢ状態の開始前における抽選モードがいずれのモードであったとしても抽選モードは通常モードとなる。また、ＡＴ状態ＳＴ３においてＢＢ状態が開始された場合、ＢＢ状態の開始前における状態に関係なくＢＢ状態の終了後には通常モードのＡＴ状態ＳＴ３に戻る。

非ＢＢ状態であり、ＢＢ入賞が成立していない場合（ステップＳ１９０１及びステップＳ１９０４：ＮＯ）には、ステップＳ１９０６にて、後述するＡＴ状態管理処理（図４８）を実行する。当該ＡＴ状態管理処理では、非ＡＴ状態において、第１チェリー入賞又は第２チェリー入賞が成立した場合に、ＡＴ状態ＳＴ３に移行する。また、ＡＴ状態ＳＴ３において、第１チェリー入賞又は第２チェリー入賞が成立した場合には継続可能ゲーム数が加算される。

続くステップＳ１９０７では、昇格条件が成立しているか否かについて判定し、昇格条件が成立している場合（ステップＳ１９０７：ＹＥＳ）には、ステップＳ１９０８にて、昇格時における抽選テーブルの変更処理を実行する。ここで、昇格時における抽選テーブルの変更処理は、上記第１の実施形態における遊技終了時の対応処理（図１８）のステップＳ６０６の処理と同じ処理である。

続くステップＳ１９０９では、今回成立した昇格が第１ＲＴモードから第２ＲＴモードへの昇格であるか否かについて判定し、第１ＲＴモードから第２ＲＴモードへの昇格ではない場合（ステップＳ１９０９：ＮＯ）には、そのまま本遊技終了時の対応処理を終了する。また、今回の昇格が第１ＲＴモードから第２ＲＴモードへの昇格である場合（ステップＳ１９０９：ＹＥＳ）には、ステップＳ１９１０にて準備状態フラグに「１」が設定されているか否かについて判定する。ここで、準備状態フラグとは、主側ＲＡＭ１４４に設定されているフラグであり、ＡＴ状態ＳＴ３の準備状態ＳＴ３１となった場合に「１」が設定されるとともに、ＡＴ状態ＳＴ３の準備状態ＳＴ３１ではなくなった場合に「０」クリアされるフラグである。

ステップＳ１９１０にて準備状態フラグに「１」が設定されていない場合には、本スロットマシン１０がＡＴ状態ＳＴ３の準備状態ＳＴ３１ではないことを意味するため、そのまま本遊技終了時の対応処理を終了する。また、ステップＳ１９１０にて準備状態フラグに「１」が設定されている場合には、本スロットマシン１０がＡＴ状態ＳＴ３の準備状態ＳＴ３１であることを意味する。この場合には、今回の昇格によりＡＴ状態ＳＴ３の準備状態ＳＴ３１からベース状態ＳＴ３２に移行する条件が成立するため、ステップＳ１９１１にて準備状態フラグを「０」クリアし、ステップＳ１９１２にてベース状態コマンドをサブ側ＭＰＵ１５２への送信対象としてセットして、本遊技終了時の対応処理を終了する。サブ側ＭＰＵ１５２は、当該ベース状態コマンドを受信することにより、遊技者に対してＡＴ状態ＳＴ３のベース状態ＳＴ３２が開始されることを報知するための演出を実行することができる。

また、ステップＳ１９０７にて否定判定を行った場合には、ステップＳ１９１３にて、転落条件が成立しているか否かについて判定し、転落条件が成立していない場合（ステップＳ１９１３：ＮＯ）には、そのまま本遊技終了時の対応処理を終了する。また、転落条件が成立している場合（ステップＳ１９１３：ＹＥＳ）には、ステップＳ１９１４にて、転落時における抽選テーブルの変更処理を実行して、本遊技終了時の対応処理を終了する。ここで、転落時における抽選テーブルの変更処理は、上記第１の実施形態における遊技終了時の対応処理（図１８）のステップＳ６０８の処理と同じ処理である。

第１ＲＴモードから第２ＲＴモードに昇格し（ステップＳ１９０９：ＹＥＳ）、準備状態フラグに「１」が設定されている場合に（ステップＳ１９１０：ＹＥＳ）、ＡＴ状態ＳＴ３のベース状態ＳＴ３２となる構成である。ベース状態ＳＴ３２では、１ゲーム毎に継続可能ゲーム数が「１」減算される。ベース状態ＳＴ３２において、転落条件が成立した場合（ステップＳ１９１３：ＹＥＳ）には、第１ＲＴモードに戻る。しかし、準備状態フラグは「０」のままである。このため、一旦ＡＴ状態ＳＴ３のベース状態ＳＴ３２となると、第１ＲＴモードに転落しても１ゲーム毎に継続可能ゲーム数が「１」減算される。

＜遊技状態の移行の態様＞
次に、遊技状態の移行態様について、図４７の説明図を参照しながら説明する。本スロットマシン１０には、通常遊技状態ＳＴ１とＢＢ状態ＳＴ２とＡＴ状態ＳＴ３とが設定されている。

主側ＲＡＭ１４４及びサブ側ＲＡＭ１５４が初期化された場合には通常遊技状態ＳＴ１となる。また、ＢＢ状態ＳＴ２及びＡＴ状態ＳＴ３ではない状況下で主側ＭＰＵ１４２及びサブ側ＭＰＵ１５２への動作電力の供給が停止され、その後にこれら主側ＭＰＵ１４２及びサブ側ＭＰＵ１５２への動作電力の供給が開始された場合にも通常遊技状態ＳＴ１となる。また、ＢＢ状態ＳＴ２（第１ＢＢ状態ＳＴ２１又は第２ＢＢ状態ＳＴ２２）が終了する場合においてＡＴ状態ＳＴ３への移行条件が成立していない場合、及びＢＢ状態ＳＴ２への移行とは異なる終了条件の成立によってＡＴ状態ＳＴ３が終了する場合にも通常遊技状態ＳＴ１となる。

通常遊技状態ＳＴ１とは、ＢＢ状態ＳＴ２及びＡＴ状態ＳＴ３のいずれでもない状態である。通常遊技状態ＳＴ１においては、通常モード、第１ＲＴモード及び第２ＲＴモードのいずれにも滞在し得る。

通常遊技状態ＳＴ１又はＡＴ状態ＳＴ３において第１ＢＢ入賞又は第２ＢＢ入賞が成立することでＢＢ状態ＳＴ２となる。この場合、第１ＢＢ入賞となった場合には第１ＢＢ状態ＳＴ２１となり、第２ＢＢ入賞となった場合には第２ＢＢ状態ＳＴ２２となる。既に説明したとおり第１ＢＢ状態ＳＴ２１における終了基準数は「４１」であり、第２ＢＢ状態ＳＴ２２における終了基準数は「８９」である。この場合に、媒体付与役としてベル役及びスイカ役のみが設定されているとともに、ＢＢ状態ＳＴ２においてこれらベル役又はスイカ役に当選した場合にはリール３２Ｌ，３２Ｍ，３２Ｒの停止順序及び停止操作タイミングに関係なくその当選した媒体付与役に対応した入賞が成立する。さらに、ＢＢ状態ＳＴ２においてはベル入賞が成立した場合及びスイカ入賞が成立した場合のいずれであっても遊技媒体の付与数は「８」となる。したがって、第１ＢＢ状態ＳＴ２１では媒体付与役に当選するゲームが６回発生し、第２ＢＢ状態ＳＴ２２では媒体付与役に当選するゲームが１２回発生する。

ここで、ＢＢ状態ＳＴ２における最後のゲームが終了した後の状態移行態様について説明する。通常遊技状態ＳＴ１からＢＢ状態ＳＴ２となった場合において、ＢＢ状態ＳＴ２の最後のゲームでベル入賞となると、移行抽選Ｌ１は行われずにそのままＡＴ状態ＳＴ３の準備状態ＳＴ３１となる。

一方、通常遊技状態ＳＴ１からＢＢ状態ＳＴ２となった場合において、ＢＢ状態ＳＴ２の最後のゲームでスイカ入賞となると、移行抽選Ｌ１が行われる。そして、当該移行抽選Ｌ１にて当選となった場合にはＡＴ状態ＳＴ３の準備状態ＳＴ３１となる。また、当該移行抽選Ｌ１にて当選とならなかった場合には通常遊技状態ＳＴ１となる。

また、ＡＴ状態ＳＴ３からＢＢ状態ＳＴ２となった場合において、ＢＢ状態ＳＴ２の最後のゲームが終了すると、移行抽選Ｌ１は行われずに、そのままＡＴ状態ＳＴ３の準備状態ＳＴ３１となる。

ここで、ＡＴ状態ＳＴ３について説明する。ＡＴ状態ＳＴ３とは、第２ＲＴモードである場合においてインデックス値ＩＶ＝１～３のいずれかに当選した場合にベル入賞の成立を可能とさせるリール３２Ｌ，３２Ｍ，３２Ｒの停止順序の報知がリール３２Ｌ，３２Ｍ，３２Ｒの回転が開始される前に開始される遊技状態である。この場合、ベル入賞の成立を可能とさせるリール３２Ｌ，３２Ｍ，３２Ｒの停止順序が報知されるのであれば、各ゲームにおいてベル入賞が成立する確率は約１／１．７となる。そして、ベル入賞が成立した場合には１ゲームを開始するために必要な遊技媒体の数である「３」よりも多い「９」の遊技媒体が付与される。一方、ベル入賞の成立を可能とさせるリール３２Ｌ，３２Ｍ，３２Ｒの停止順序が報知されないのであれば、各ゲームにおいてベル入賞が成立する確率は約１／５．１となる。そして、インデックス値ＩＶ＝１～３のいずれかに当選した場合においてベル入賞の成立に対応する停止順序でリール３２Ｌ，３２Ｍ，３２Ｒが停止されなかった場合には補填入賞が成立することで、「１」の遊技媒体が付与される。この遊技媒体の付与数は１ゲームを開始するために必要な遊技媒体の数よりも少ない。上記構成であることにより、ＡＴ状態ＳＴ３を有利な遊技状態とすることが可能となる。

また、ＡＴ状態ＳＴ３では、抽選モードを昇格させる役に当選した場合に第１ＲＴリプレイ入賞及び第２ＲＴリプレイ入賞のうちその当選役に対応する入賞の成立を可能とさせるリール３２Ｌ，３２Ｍ，３２Ｒの停止順序の報知がリール３２Ｌ，３２Ｍ，３２Ｒの回転が開始される前に開始され、抽選モードを転落させる役に当選した場合に第１転落リプレイ入賞及び第２転落リプレイ入賞のうちその当選役に対応する入賞の成立の回避を可能とさせるリール３２Ｌ，３２Ｍ，３２Ｒの停止順序の報知がリール３２Ｌ，３２Ｍ，３２Ｒの回転が開始される前に開始される遊技状態である。ＡＴ状態ＳＴ３においては、通常モード、第１ＲＴモード及び第２ＲＴモードのいずれにも滞在し得る。

この場合、ＡＴ状態ＳＴ３において第１ＲＴモード又は第２ＲＴモードに滞在している状況がＡＲＴ状態である。ＡＲＴ状態においてはリプレイ入賞の成立確率が高くなるとともに、上記のとおり１ゲームにおける遊技媒体の付与期待数が増加する。よって、ＡＲＴ状態を有利な遊技状態とすることが可能となる。

通常遊技状態ＳＴ１から第１チェリー入賞が成立してＡＴ状態ＳＴ３の準備状態ＳＴ３１に移行した場合、及びＢＢ状態ＳＴ２からＡＴ状態ＳＴ３の準備状態ＳＴ３１に移行した場合には、継続可能ゲーム数に「３０」が設定される。また、通常遊技状態ＳＴ１から第２チェリー入賞が成立してＡＴ状態ＳＴ３の準備状態ＳＴ３１に移行した場合には、継続可能ゲーム数に「３００」が設定される。ＡＴ状態ＳＴ３の準備状態ＳＴ３１において継続可能ゲーム数が減算されることはない。ＡＴ状態ＳＴ３の準備状態ＳＴ３１において第１ＲＴモードから第２ＲＴモードになった場合に、本スロットマシン１０はＡＲＴ状態となる。そして、ＡＲＴ状態となった場合には、１ゲームが終了する毎に継続可能ゲーム数が「１」減算される。そして、継続可能ゲーム数が「０」となった場合に、本スロットマシン１０は通常遊技状態ＳＴ１に戻る。

ＡＴ状態ＳＴ３において継続可能ゲーム数が「０」となる前に第１チェリー入賞が成立した場合には、継続可能ゲーム数に「３０」が加算される。また、ＡＴ状態ＳＴ３において継続可能ゲーム数が「０」となる前に第２チェリー入賞が成立した場合には、継続可能ゲーム数に「３００」が加算される。また、ＡＴ状態ＳＴ３においてスイカ役に当選した場合には、継続可能ゲーム数に「３０」を加算する処理を実行するか否かについて決定するための加算抽選が実行される。

ここで、加算用乱数を用いて行われる加算抽選について説明する。制御ＩＣ１４８は、主側ＲＡＭ１４４の加算用乱数カウンタ（図示略）にて更新されている乱数の数値情報を取得することにより加算用乱数とする。制御ＩＣ１４８が加算用乱数を取得するタイミングは、通常処理（図４２）において、制御ＩＣ１４８が当該制御ＩＣ１４８の入力端子ＴＡ８に入力されている第１乱数を取得するタイミングの直後のタイミングである。

次に、遊技終了時の対応処理（図４６）のステップＳ１９０６にて実行されるＡＴ状態管理処理について図４８を参照しながら説明する。図４８は、制御ＩＣ１４８にて実行されるＡＴ状態管理処理を示すフローチャートである。

先ずステップＳ２００１では、ＡＴ状態カウンタの値が「０」であるか否かについて判定する。ここで、ＡＴ状態カウンタとは、ＡＴ状態ＳＴ３のベース状態ＳＴ３２における継続可能ゲーム数をカウントするカウンタである。継続可能ゲーム数は、ＡＴ状態ＳＴ３への移行が行われた場合に設定される。ＡＴ状態カウンタに設定された継続可能ゲーム数は、ＡＴ状態ＳＴ３のベース状態ＳＴ３２において１ゲームが終了する毎に「１」が減算される。

ステップＳ２００１にてＡＴ状態カウンタの値が「０」であった場合には、非ＡＴ状態であるため、ステップＳ２００２にて第１チェリー当選となっているか否かについて判定する。第１チェリー当選となっている場合（ステップＳ２００２：ＹＥＳ）には、ステップＳ２００３にてＡＴ状態カウンタに継続可能ゲーム数として「３０」を設定する。また、第１チェリー当選となっていない場合（ステップＳ２００２：ＮＯ）には、ステップＳ２００４にて第２チェリー当選となっている否かについて判定する。そして、第２チェリー当選となっている場合（ステップＳ２００４：ＹＥＳ）には、ステップＳ２００５にてＡＴ状態カウンタに継続可能ゲーム数として「３００」を設定する。

ステップＳ２００３又はステップＳ２００５にてＡＴ状態カウンタにＡＴ状態ＳＴ３の継続可能ゲーム数を設定した後、ステップＳ２００６にて準備状態フラグに「１」を設定し、ステップＳ２００７にて準備状態コマンドをサブ側ＭＰＵ１５２への送信対象としてセットして、本ＡＴ状態管理処理を終了する。サブ側ＭＰＵ１５２は、当該準備状態コマンドを受信することにより、遊技者に対してＡＴ状態ＳＴ３の準備状態が開始されることを報知するタイミングを把握することができる。一方、ステップＳ２００４にて第２チェリー当選となっていなかった場合にはそのままＡＴ状態管理処理を終了する。

ステップＳ２００１にてＡＴ状態カウンタに「１」以上の継続可能ゲーム数が設定されていた場合には、ＡＴ状態ＳＴ３であるため、ステップＳ２００８にて準備状態フラグが「０」であるか否かについて判定する。ステップＳ２００８にて準備状態フラグが「０」である場合には、ＡＴ状態ＳＴ３の準備状態ＳＴ３１からベース状態ＳＴ３２となり、１ゲーム毎に継続可能ゲーム数が「１」ずつ減算されていく状態となっていることを意味するため、ステップＳ２００９にてＡＴ状態カウンタから「１」を減算する。そして、ステップＳ２０１０にてスイカ当選となっているか否かについて判定する。

ステップＳ２００８にて準備状態フラグに「１」が設定してあり、ＡＴ状態ＳＴ３の準備状態ＳＴ３１であると判定した後、又はステップＳ２０１０にてスイカ当選でないと判定した後、ステップＳ２０１１にて第１チェリー当選となったか否かについて判定する。そして、ステップＳ２０１１にて第１チェリー当選となっていた場合には、ステップＳ２０１２にてＡＴ状態カウンタに「３０」を加算する。

また、第１チェリー当選となっていない場合（ステップＳ２０１１：ＮＯ）には、ステップＳ２０１３にて第２チェリー当選となったか否かについて判定する。第２チェリー当選となっている場合（ステップＳ２０１３：ＹＥＳ）には、ステップＳ２０１４にてＡＴ状態カウンタに「３００」を加算する。

ステップＳ２０１２又はステップＳ２０１４にてＡＴ状態カウンタに設定されている継続可能ゲーム数に対して加算を行った場合には、ステップＳ２０１５にてサブ側ＭＰＵ１５２に対して加算コマンドを送信して、本ＡＴ状態管理処理を終了する。サブ側ＭＰＵ１５２は、当該加算コマンドを受信することにより、遊技者に対してＡＴ状態ＳＴ３の継続可能ゲーム数に加算が行われたことを報知するための演出を行うタイミングを把握することができる。

ステップＳ２０１３にて第２チェリー当選となっていなかった場合には、ステップＳ２０１６にてＡＴ状態カウンタに設定されている継続可能ゲーム数が「０」であるか否かについて判定する。継続可能ゲーム数が残っていない場合（ステップＳ２０１６：ＹＥＳ）には、ステップＳ２０１７にてサブ側ＭＰＵ１５２に対してＡＴ状態終了コマンドを送信して、本ＡＴ状態管理処理を終了する。サブ側ＭＰＵ１５２は、当該ＡＴ状態終了コマンドを受信することにより、遊技者に対してＡＴ状態ＳＴ３が終了したことを報知するための演出を行うタイミングを把握することができる。一方、ステップＳ２０１６にて継続可能ゲーム数が残っている場合にはそのまま本ＡＴ状態管理処理を終了する。

また、ステップＳ２０１０にてスイカ当選となっていた場合には、ステップＳ２０１８にてスイカ当選時処理を実行して、本ＡＴ状態管理処理を終了する。当該スイカ当選時処理では、上述した通常処理（図４２）のステップＳ１７１２にて制御ＩＣ１４８が取得した加算用乱数を用いた加算抽選が実行される。

加算抽選について、具体的には、「０」～「６５５３５」の値を取り得る加算用乱数に「２１８４５」を加算して加算抽選用判定値とし、当該加算抽選用判定値が「６５５３５」を越えているか否かについて判定する。加算抽選用判定値が「６５５３５」を越えている場合は加算用抽選に当選したことを意味する。ここで、加算抽選に当選する確率は１／３である。この場合には、ＡＴ状態カウンタに「３０」を加算するとともに、サブ側ＭＰＵ１５２に対して加算コマンドを送信して、本スイカ当選時処理を終了する。また、加算抽選用判定値が「６５５３５」を越えていなかった場合は加算用抽選に外れたことを意味する。この場合において、ＡＴ状態カウンタが「０」でない場合にはそのまま本スイカ当選時処理を終了する。また、ＡＴ状態カウンタが「０」である場合には、サブ側ＭＰＵ１５２に対してＡＴ状態終了コマンドを送信して、本スイカ当選時処理を終了する。

このように、更新回路１０１にて生成される第１乱数及び第２乱数とは異なる加算用乱数を利用して行われる加算抽選においても、ＡＴ状態ＳＴ３の継続可能ゲーム数が増加し得る。このため、第２チェリー役の当選確率を１／６５５３５未満の低い確率に設定しながら、第１チェリー当選時及び第２チェリー当選時以外のスイカ当選時にも、遊技者が継続可能ゲーム数の加算が行われるかもしれないと期待する状況を作り出し、遊技の興趣向上を図ることができる。

次に、遊技終了時の対応処理（図４６）のステップＳ１９０５にて実行されるＢＢ用処理について、図４９を参照しながら説明する。図４９は、制御ＩＣ１４８にて実行されるＢＢ用処理を示すフローチャートである。

先ずステップＳ２１０１では、今回のゲームにおいて媒体付与役の入賞、具体的にはベル入賞又はスイカ入賞が発生したか否かを判定する。媒体付与役の入賞が発生していない場合（ステップＳ２１０１：ＮＯ）にはそのまま本ＢＢ用処理を終了する。媒体付与役の入賞が発生している場合（ステップＳ２１０１：ＹＥＳ）には、ステップＳ２１０２にて、主側ＲＡＭ１４４に設けられた残付与数カウンタの減算処理を実行する。当該減算処理では、残付与数カウンタの値から「８」を減算する。

続くステップＳ２１０３では、残付与数カウンタの値が「０」であるか否かについて判定する。残付与数カウンタの値が「０」でない場合（ステップＳ２１０３：ＮＯ）にはそのまま本ＢＢ用処理を終了する。残付与数カウンタの値が「０」である場合（ステップＳ２１０３：ＹＥＳ）には、ＢＢ状態が終了したことを意味するため、ステップＳ２１０４にてＡＴ状態カウンタの値が「０」であるか否かについて判定する。

ＡＴ状態カウンタの値が「０」である場合（ステップＳ２１０４：ＹＥＳ）には、通常遊技状態ＳＴ１からＢＢ状態ＳＴ２となっていたことを意味する。この場合には、ステップＳ２１０５にてベル当選となっているか否かについて判定する。ステップＳ２１０５にてベル当選となっていなかった場合（ステップＳ２１０５：ＮＯ）には、ステップＳ２１０６にてスイカ当選となっているか否かについて判定する。そして、ステップＳ２１０６にてスイカ当選となっていなかった場合には、そのまま本ＢＢ用処理を終了する。

また、ＢＢ状態ＳＴ２の最後のゲームにおいてスイカ当選となっていた場合（ステップＳ２１０６：ＹＥＳ）には、ステップＳ２１０７及びステップＳ２１０８にて移行抽選Ｌ１を実行する。当該移行抽選Ｌ１では、移行当選となった場合にはＡＴ状態ＳＴ３となり、移行当選とならなかった場合には通常遊技状態ＳＴ１となる。

移行抽選Ｌ１について、具体的には、ステップＳ２１０７にて第２判定値ＤＶ２として今回のゲーム開始時に取得した第２乱数を用い、当該第２判定値ＤＶ２に「２１８４５」を加算して新たな第２判定値ＤＶ２を算出する。続くステップＳ２１０８では、ステップＳ２１０７にて算出した第２判定値ＤＶ２が「６５５３５」を越えているか否かについて判定する。ステップ２１０８にて第２判定値ＤＶ２が「６５５３５」を越えている場合（ステップＳ２１０８：ＹＥＳ）は、ＡＴ状態ＳＴ３への移行抽選Ｌ１に当選したことを意味する。ここで、ＡＴ状態ＳＴ３への移行抽選Ｌ１に当選する確率は１／３である。

ステップＳ２１０４にて否定判定を行った場合、つまり、ＡＴ状態ＳＴ３からＢＢ状態ＳＴ２となっていた場合、ＢＢ状態ＳＴ２の最後のゲームにおいてベル当選となっていた場合（ステップＳ２１０５：ＹＥＳ）、又はＡＴ状態ＳＴ３への移行抽選Ｌ１に当選した場合（ステップＳ２１０８：ＹＥＳ）には、ステップＳ２１０９にて主側のＡＴ状態カウンタに「３０」を設定し、ステップＳ２１１０にてサブ側ＭＰＵ１５２に対して準備状態コマンドを送信してＡＴ状態ＳＴ３の準備状態ＳＴ３１に移行する。サブ側ＭＰＵ１５２は、当該準備状態コマンドを受信することにより、遊技者に対してＡＴ状態ＳＴ３の準備状態ＳＴ３１となったことを報知するための演出を実行するタイミングを把握することができる。そして、ステップＳ２１１１にて準備状態フラグに「１」を設定して準備状態ＳＴ３１に移行したことを記憶する。

ステップＳ２１０８にてＡＴ状態ＳＴ３への移行抽選Ｌ１に外れた後、又はステップＳ２１１１にて準備状態フラグに「１」を設定した後、ステップＳ２１１２にてＢＢフラグを「０」クリアし、ステップＳ２１１３にてサブ側ＭＰＵ１５２に対してＢＢ終了コマンドを送信して、本ＢＢ用処理を終了する。サブ側ＭＰＵ１５２は、当該ＢＢ終了コマンドを受信することにより、遊技者に対してＢＢ状態ＳＴ２が終了したことを報知するための演出を実行することができる。

＜サブ側ＭＰＵ１５２により実行される処理＞
次に、サブ側ＭＰＵ１５２により実行される停止順報知制御処理について、図５０のフローチャートを参照しながら説明する。サブ側ＭＰＵ１５２では、定期的（例えば２ｍｓｅｃ周期）に周期処理が実行されている。サブ側ＭＰＵ１５２は、制御ＩＣ１４８から送信される準備状態コマンドを受信することにより、ＡＴ状態ＳＴ３の準備状態ＳＴ３１が開始されるタイミングを把握するとともに、制御ＩＣ１４８から送信されるベース状態コマンドを受信することにより、ＡＴ状態ＳＴ３のベース状態ＳＴ３２が開始されるタイミングを把握する。サブ側ＭＰＵ１５２は、ＡＴ状態ＳＴ３中であることを把握している場合には、周期処理においてＡＴ中処理を実行する。停止順報知制御処理（図５０）は、当該ＡＴ中処理においてサブ側ＭＰＵ１５２が制御ＩＣ１４８からゲーム開始コマンドを受信した場合に実行される処理である。

停止順報知制御処理（図５０）において、先ずステップＳ２２０１では、役の抽選処理にてインデックス値ＩＶ＝１～３のいずれかで当選したことを示すデータが今回受信したゲーム開始コマンドに設定されているか否かについて判定する。インデックス値ＩＶ＝１～３のいずれかで当選した場合（ステップＳ２２０１：ＹＥＳ）には、ステップＳ２２０２にて、抽選モードがＲＴモードであるか否かについて判定する。ここで、ＲＴモードであるとは、第１ＲＴモードであること、又は第２ＲＴモードであることを意味する。第１ＲＴモード又は第２ＲＴモードである場合（ステップＳ２２０２：ＹＥＳ）には、ステップＳ２２０３にて、ベル入賞の停止順設定処理を実行する。これにより、ベル入賞の成立を可能とするリール３２Ｌ，３２Ｍ，３２Ｒの停止順序の報知が、リール３２Ｌ，３２Ｍ，３２Ｒの停止操作が可能となる前に画像表示装置６６において開始される。

ステップＳ２２０１にて否定判定を行った後、ステップＳ２２０２にて否定判定を行った後、又はステップＳ２２０３にてベル入賞用の停止順設定処理を行った後、ステップＳ２２０４では、役の抽選処理にて昇格対象役に当選したことを示すデータが今回受信したゲーム開始コマンドに設定されているか否かについて判定する。昇格対象役に当選している場合（ステップＳ２２０４：ＹＥＳ）には、ステップＳ２２０５にて、昇格発生用の停止順設定処理を実行する。これにより、その当選に対応する第１ＲＴリプレイ入賞又は第２ＲＴリプレイ入賞の成立を可能とするリール３２Ｌ，３２Ｍ，３２Ｒの停止順序の報知が、リール３２Ｌ，３２Ｍ，３２Ｒの停止操作が可能となる前に画像表示装置６６において開始される。

ステップＳ２２０４にて否定判定を行った後、又はステップＳ２２０５にて昇格発生用の停止順設定処理を行った後、ステップＳ２２０６では、役の抽選処理にて降格対象役に当選したことを示すデータが今回受信したゲーム開始コマンドに設定されているか否かについて判定する。降格対象役に当選している場合（ステップＳ２２０６：ＹＥＳ）には、ステップＳ２２０７にて降格回避用の停止順設定処理を実行して、本停止順報知制御処理を終了する。これにより、その当選に対応する第１転落リプレイ入賞又は第２転落リプレイ入賞の成立を回避可能とするリール３２Ｌ，３２Ｍ，３２Ｒの停止順序の報知が、リール３２Ｌ，３２Ｍ，３２Ｒの停止操作が可能となる前に画像表示装置６６において開始される。

次に、図５１のタイムチャートを参照しながら、待機期間の開始タイミング及び終了タイミングと、各リール３２Ｌ，３２Ｍ，３２Ｒの回転が開始されるタイミングと、について説明する。

図５１（ａ）はスタート検出センサ４１ａから出力されている検知信号ＳＧ２の状態を示し、図５１（ｂ）は待機期間を示し、図５１（ｃ）は第１管理回路４０３が第１ラッチレジスタ４０７に対してラッチ信号を送信するタイミングを示し、図５１（ｄ）は制御ＩＣ１４８が当該制御ＩＣ１４８の入力端子ＴＡ８に入力されている第１乱数の数値情報を取得するタイミングを示し、図５１（ｅ）は第２管理回路４０４が第２ラッチレジスタ４０８に対してラッチ信号を送信するタイミングを示し、図５１（ｆ）は制御ＩＣ１４８が当該制御ＩＣ１４８の入力端子ＴＡ９に入力されている第２乱数の数値情報を取得するタイミングを示し、図５１（ｇ）は各リール３２Ｌ，３２Ｍ，３２Ｒの回転速度を示し、図５１（ｈ）は抽選処理が実行されるタイミングを示す。

ｔ１のタイミングにおいてスタートレバー４１が押下げ操作されると、図５１（ａ）に示すように当該ｔ１のタイミングにおいてスタート検出センサ４１ａから出力されている検知信号ＳＧ２がＬＯＷ状態からＨＩ状態に立ち上がる。当該検知信号ＳＧ２のＨＩ状態は１２．８μｓ以上継続するため、図５１（ｃ）に示すように、ｔ１のタイミングから１２．８μｓが経過したｔ２のタイミングにおいて第１管理回路４０３がラッチ信号を送信する。これにより、第１ラッチレジスタ４０７に第１乱数が書き込まれる。

図５１（ｄ）に示すように、ｔ２のタイミングの後であるｔ３のタイミングで実行される通常処理（図４２）において、制御ＩＣ１４８は当該制御ＩＣ１４８の入力端子ＴＡ８に入力されている第１乱数の数値情報を取得する。また、図５１（ｇ）に示すように、同じｔ３のタイミングにおいて制御ＩＣ１４８は第１リール制御処理を行うことにより、各リール３２Ｌ，３２Ｍ，３２Ｒの回転を開始させる。当該ｔ３のタイミングで回転を開始した各リール３２Ｌ，３２Ｍ，３２Ｒは、定速回転状態となるまで回転速度を増大させる加速状態となる。

その後、図５１（ａ）に示すように、ｔ４のタイミングにおいてスタート検出センサ４１ａから出力されている検知信号ＳＧ２がＨＩ状態からＬＯＷ状態に立ち下がる。図５１（ｅ）に示すように、ｔ４のタイミングから１２．８μｓが経過したｔ５のタイミングにおいて、第２管理回路４０４が第２ラッチレジスタ４０８に対してラッチ信号を送信するため、第２ラッチレジスタ４０８に第２乱数が書き込まれる。

ｔ５のタイミングの後であるｔ６のタイミングで行われる通常処理（図４２）において、制御ＩＣ１４８は当該制御ＩＣ１４８の入力端子ＴＡ９に入力されている第２乱数の数値情報を取得する。また、図５１（ｈ）に示すように、同じｔ６のタイミングにおいて、制御ＩＣ１４８は第１乱数及び第２乱数を用いた抽選処理を実行する。その後、図５１（ｇ）に示すように、ｔ７のタイミングにおいて、ｔ３のタイミングから始まった各リール３２Ｌ，３２Ｍ，３２Ｒの加速期間が終了して定速回転期間となる。これにより、図５１（ｂ）に示すように、当該ｔ７のタイミングにおいて待機期間が終了して、遊技者によるストップボタン４２～４４の操作が可能となる。

このように、遊技者によるストップボタン４２～４４の操作を無効とする待機期間を設けることにより、制御ＩＣ１４８が第１乱数及び第２乱数を取得する前にリール３２Ｌ，３２Ｍ，３２Ｒを停止させる事態を回避することができる。

以上のとおり、第１管理回路４０３は、当該第１管理回路４０３に入力されている検知信号ＳＧ２がＨＩ状態に立ち上がり、当該ＨＩ状態が１２．８μｓ以上維持されたと判定したことを契機として第１ラッチ用Ｄ－ＦＦ４０７ａ～４０７ｐのＣＬＫ端子に対してラッチ信号を送信する構成である。また、第２管理回路４０４は、当該第２管理回路４０４に入力されている反転検知信号ＳＧ３がＨＩ状態に立ち上がり、当該ＨＩ状態が１２．８μｓ以上維持されたと判定したことを契機として第２ラッチ用Ｄ－ＦＦ４０８ａ～４０８ｐのＣＬＫ端子に対してラッチ信号を送信する構成である。第１乱数の数値情報が第１ラッチレジスタ４０７に書き込まれるタイミングと、第２乱数の数値情報が第２ラッチレジスタ４０８に書き込まれるタイミングとのそれぞれは、遊技者の動作に応じて変化する２つの異なるタイミングである。このため、制御ＩＣ１４８は、同期しない２つの乱数を用いた抽選を実行することができる。

また、第１管理回路４０３にはスタート検出センサ４１ａから出力されている検知信号ＳＧ２を入力するとともに、第２管理回路４０４にはスタート検出センサ４１ａから出力されている検知信号ＳＧ２を反転して生成される反転検知信号ＳＧ３を入力する構成である。これにより、２つの管理回路４０３，４０４の構成を同一としながら、２つの管理回路４０３，４０４がラッチレジスタ用Ｄ－ＦＦ１０２ａ～１０２ｐのＣＬＫ端子に対してラッチ信号を送信するタイミングを異なるものとすることができる。

また、第１乱数を用いて行う役の当否判定において、第１チェリー役に当選した場合には、第２乱数を用いて第２チェリー役についての当否判定を行う構成である。第２チェリー役の当選確率は１６桁の２進数を１つ用いて設定できる最小の確率である１／６５５３５よりも小さい。このように、同期しない２つの乱数を用いて２段階の当否判定を行うことにより、第１乱数のみを用いて行う当否判定において最も低く設定可能な当選確率よりも更に当選確率の低い役を設定して遊技の興趣向上を図ることが可能となる。

第１チェリー役に関する当否判定が行われる非ＢＢ状態においては、第２乱数に基づいて第２チェリー役に関する当否判定を行うとともに、第１チェリー役に関する当否判定が行われないＢＢ状態ＳＴ２の最後のゲームにおいては、第２乱数に基づいたＡＴ状態ＳＴ３への移行抽選Ｌ１を行う構成である。これにより、制御ＩＣ１４８が取得する乱数の数を増やすことなく、遊技者にとって有利なＡＴ状態ＳＴ３への移行の当否を決める抽選を追加でき、遊技の興趣を向上させることができる。

また、制御ＩＣ１４８が第１乱数を取得するタイミングにおいて各リール３２Ｌ，３２Ｍ，３２Ｒの回転を開始させるための第１リール制御処理（ステップＳ１７１１）を実行する構成とすることにより、制御ＩＣ１４８が第２乱数を取得するタイミングにおいて第１リール制御処理を実行する構成と比較して、スタートレバー４１の操作タイミングから各リール３２Ｌ，３２Ｍ，３２Ｒにおける回転開始のタイミングまでの時間を短くすることができる。これにより、スタートレバー４１の操作と各リール３２Ｌ，３２Ｍ，３２Ｒの回転開始との間に遊技者がタイムラグを感じる可能性を低減することができる。

また、ＡＴ状態ＳＴ３のベース状態ＳＴ３２で行われるゲームにおいて、第１チェリー役又は第２チェリー役に当選した場合には継続可能ゲーム数が加算されるとともにスイカ役に当選した場合には加算抽選が行われ、当該加算抽選において当選した場合には継続可能ゲーム数が加算される構成である。ここで、第１チェリー役に当選するか否かの判定、及びスイカ役に当選するか否かの判定には第１乱数のみが用いられ、第２チェリー役に当選するか否かの判定には第１乱数に加えて第２乱数が用いられる。また、スイカ役に当選した場合に行われる加算抽選では加算用乱数が用いられる。このように、ＡＴ状態ＳＴ３の継続可能ゲーム数が加算されるパターンとして、第１乱数のみに基づいて加算されるパターンと、第１乱数と第２乱数との組合せに基づいて加算が行われるパターンと、第１乱数と加算用乱数とに基づいて加算されるパターンと、が存在することにより、遊技の興趣向上を図ることができる。

＜第４の実施形態の別形態＞
本実施形態では、制御ＩＣ１４８で実行される通常処理（図５２）において、各リール３２Ｌ，３２Ｍ，３２Ｒの回転が開始された後に第２乱数が取得され、当該第２乱数を用いて第２抽選処理（通常処理（図５２）のステップＳ２３１３の処理）が行われる。なお、上記第４の実施形態と同一の構成については基本的にその説明を省略する。

先ず本実施形態における通常処理について図５２のフローチャートを参照しながら説明する。先ずステップＳ２３０１では、第１抽選準備処理が実行される。当該第１抽選準備処理では、上述した第４の実施形態の通常処理（図４２）におけるステップＳ１７０１～ステップＳ１７１２の処理が実行される。

通常処理（図５２）について具体的には、次回のタイマ割込み処理を許可する割込み許可処理を実行した後（ステップＳ１７０１）、開始待ち処理を実行する（ステップＳ１７０２）。そして、ベット数が規定数でない場合（ステップＳ１７０３：ＮＯ）には開始待ち処理に戻る。また、ベット数が規定数である場合（ステップＳ１７０３：ＹＥＳ）には、開始可能フラグ１４４ａに「１」が設定されているか否かについて判定する（ステップＳ１７０４）。そして、開始可能フラグ１４４ａに「１」が設定されていない場合（ステップＳ１７０４：ＮＯ）には、開始可能フラグ１４４ａに「１」を設定する。

そして、第１開始指令フラグ１４４ｇに「１」が設定されているか否かについて判定し、「１」が設定されていない場合（ステップＳ１７０６：ＮＯ）には開始待ち処理に戻る。また、第１開始指令フラグ１４４ｇに「１」が設定されている場合（ステップＳ１７０６：ＹＥＳ）には、制御ＩＣ１４８が当該制御ＩＣ１４８の入力端子ＴＡ８に入力されている第１乱数の数値情報を取得し（ステップＳ１７０７）、第１開始指令フラグ１４４ｇを「０」クリアする（ステップＳ１７０８）。その後、受付禁止処理を行うことにより、メダル投入口４５に投入されるメダルがメダル受け皿５９にそのまま排出される状態とする（ステップＳ１７０９）。続いて、第１リール制御処理を行って各リール３２Ｌ，３２Ｍ，３２Ｒの回転を開始させ（ステップＳ１７１０）、各リール３２Ｌ，３２Ｍ，３２Ｒの回転速度が一定となるまでの時間を待機期間として設定する（ステップＳ１７１１）。そして、主側ＲＡＭ１４４の加算用乱数カウンタ（図示略）にて更新されている乱数の数値情報を取得して、今回の加算用乱数とする（ステップＳ１７１２）。

通常処理（図５２）の説明に戻り、ステップＳ２３０１にて第１抽選準備処理を実行した後、ステップＳ２３０２では第１抽選処理を実行する。当該第１抽選処理では、上記第１の実施形態の抽選処理（図１１）におけるステップＳ５０２～ステップＳ５０５、ステップＳ５０７、及びステップＳ５０８と同様の処理が行われる。具体的には、役の当否抽選を行うための抽選テーブルを主側ＲＯＭ１４３から読み出し（ステップＳ５０２）、インデックス値ＩＶとして「１」を設定する（ステップＳ５０３）。また、現在の第１判定値ＤＶ１に対して第１ポイント値ＰＶ１を加算することにより新しい第１判定値ＤＶ１とし（ステップＳ５０４）、当該新しい判定値が「６５５３５」を越えているか否かについて判定する（ステップＳ５０５）。ここで、初回の第１判定値ＤＶ１には第１乱数を用いる。

新しい第１判定値ＤＶ１が「６５５３５」を越えていない場合（ステップＳ５０５：ＮＯ）には、現在のインデックス値ＩＶに「１」を加算してインデックス値ＩＶを更新する（ステップＳ５０７）。その後、読み出している抽選テーブルを参照して当該抽選テーブルに現在のインデックス値ＩＶに対応する判定役が存在するか否かを判定する（ステップＳ５０８）。現在のインデックス値ＩＶに対応する判定役が存在する場合（ステップＳ５０８：ＹＥＳ）には、第１判定値ＤＶ１に現在のインデックス値ＩＶに対応する第１ポイント値ＰＶ１を加算して新たな第１判定値ＤＶ１とする処理（ステップＳ５０４）に戻る。

本第１抽選処理は、第１判定値ＤＶ１が「６５５３５」を超えた場合（ステップＳ５０５：ＹＥＳ）、又は更新後のインデックス値ＩＶに対応する判定役が存在しなくなった場合（ステップＳ５０８：ＮＯ）に終了する。このように、インデックス値ＩＶを変えながら当選したか否かについて調べ、役に当選していた場合には、当選した役に対応する役のインデックス値ＩＶを取得する。

通常処理（図５２）の説明に戻り、ステップＳ２３０２にて第１抽選処理を行った後、ステップＳ２３０３では、第１チェリー役に当選したか否かについて判定する。第１チェリー役に当選していない場合（ステップＳ２３０３：ＮＯ）には、ステップＳ２３０４にて各リール３２Ｌ，３２Ｍ，３２Ｒの停止態様を役の抽選処理の結果に対応したものとするための停止情報第１設定処理を実行する。そして、ステップＳ２３０５にて新たなゲームが開始されたことをサブ側ＭＰＵ１５２に認識させるために、ゲーム開始コマンドをサブ側ＭＰＵ１５２への送信対象としてセットする。

また、ステップＳ２３０３にて第１チェリー役に当選していた場合には、ステップＳ２３０６にて主側ＲＡＭ１４４に設定されているチェリー当選フラグ（図示略）に「１」を設定する。ステップＳ２３０５にてゲーム開始コマンドをセットした後、又はステップＳ２３０６にてチェリー当選フラグに「１」を設定した後、ステップＳ２３０７では第２開始指令フラグ１４４ｈに「１」が設定されているか否かについて判定する。第２開始指令フラグ１４４ｈに「１」が設定されていない場合（ステップＳ２３０７：ＮＯ）には、第２開始指令フラグ１４４ｈに「１」が設定されるまで待機する。そして、第２開始指令フラグ１４４ｈに「１」が設定された場合（ステップＳ２３０７：ＹＥＳ）には、ステップＳ２３０８以降の処理に進む。

ステップＳ２３０８～ステップＳ２３１０では、上記第４の実施形態の通常処理（図４２）におけるステップＳ１７１４～ステップＳ１７１６と同じ処理が実行される。具体的には、ステップＳ２３０８にて開始可能フラグ１４４ａを「０」クリアし、ステップＳ２３０９では制御ＩＣ１４８の入力端子ＴＡ９（図３９）に入力されている第２乱数の数値情報を取得し、ステップＳ２３１０では第２開始指令フラグ１４４ｈを「０」クリアする。

続くステップＳ２３１１では、チェリー当選フラグ（図示略）に「１」が設定されているか否かについて判定し、チェリー当選フラグに「１」が設定されている場合（ステップＳ２３１１：ＹＥＳ）には、ステップＳ２３１２～ステップＳ２３１４の処理を実行する。

ステップＳ２３１２にてチェリー当選フラグを「０」クリアした後、ステップＳ２３１３では第２抽選処理を実行する。当該第２抽選処理では、第２乱数を第２判定値ＤＶ２として用い、当該第２判定値ＤＶ２に対して第２ポイント値ＰＶ２を加算して得られる新たな第２判定値ＤＶ２が「６５５３５」を超えたか否かについて判定する。当該新たな第２判定値ＤＶ２が「６５５３５」を越えた場合には第２チェリー役に当選した状態となり、当該第２判定値ＤＶ２が「６５５３５」以下であった場合には、第１チェリー役に当選した状態を維持する。

通常処理（図５２）の説明に戻り、ステップＳ２３１３にて第２抽選処理を実行した後、ステップＳ２３１４では各リール３２Ｌ，３２Ｍ，３２Ｒの停止態様を第２抽選処理（ステップＳ２３１３）の結果に対応したものとするための停止情報第１設定処理を実行する。具体的には、第２抽選処理にて第２チェリー当選となった場合には、第２チェリー当選に対応する停止情報を設定するための停止情報第１設定処理を実行する。また、第２抽選処理にて第２チェリー当選とならなかった場合には、第１チェリー当選に対応する停止情報を設定するための停止情報第１設定処理を実行する。そして、続くステップＳ２３１５では新たなゲームが開始されたことをサブ側ＭＰＵ１５２に認識させるためのゲーム開始コマンドをサブ側ＭＰＵ１５２への送信対象としてセットする。

ステップＳ２３１１にて否定判定を行った後、ステップＳ２３１４にて否定判定を行った後、又はステップＳ２３１６にてゲーム開始コマンドをセットした後、ステップＳ２３１７では待機期間が終了したか否かについて判定する。待機期間が終了していない場合（ステップＳ２３１７：ＮＯ）には当該待機期間が終了するまで待機する。そして、待機期間が終了した後（ステップＳ２３１７：ＹＥＳ）、ステップＳ２３１８にてその他の処理を実行して、ステップＳ２３０１の処理に戻る。ここで、ステップＳ２３１８のその他の処理では、上記第４の実施形態の通常処理（図４２）のステップＳ１７１９～ステップＳ１７２３と同じ処理が実行される。

具体的には、第２リール制御処理を実行した後（ステップＳ１７１９）、今回のゲームにおいて小役入賞が成立している場合に、当該小役入賞に対応した数の遊技媒体を遊技者に付与するための媒体付与処理を実行し（ステップＳ１７２０）、今回のゲームの結果に対応する遊技状態の設定を可能とするための遊技終了時の対応処理を実行する（ステップＳ１７２１）。そして、本スロットマシン１０の状態を遊技ホールの管理コンピュータに出力するための外部出力設定処理を実行して（ステップＳ１７２２）、受付許可処理を実行する（ステップＳ１７２３）。

上記第４の実施形態の通常処理（図４２）では、ステップＳ１７１２にて待機時間を設定した後、ステップＳ１７１３にて第２開始指令フラグ１４４ｈに「１」が設定されるまで待機する構成である。これに対して、本別形態の通常処理（図５２）では、第２開始指令フラグ１４４ｈに「１」が設定されるまで待機する処理（ステップＳ２３０７の処理）の前に第１乱数を用いた第１抽選処理を実行する構成である。このため、ステップＳ２３１７の判定処理が実行されるタイミングまでに待機期間が終了している場合には、ステップＳ２３０９にて第２乱数を取得した後、遊技者がストップボタン４２～４４を押せるようになるまでの時間を短縮することができる。

＜第５の実施形態＞
本実施形態では、１６桁の２進数である第１乱数の数値情報と、１６桁の２進数である第２乱数の数値情報と、を組合せることにより、制御ＩＣ１４８が３２桁の２進数である抽選用乱数を生成する。そして、制御ＩＣ１４８は当該抽選用乱数を用いた１回の抽選により、当選確率が１／６５５３５未満である第２チェリー役を含む役の当否抽選を実行する。なお、上記第４の実施形態と同一の構成については基本的にその説明を省略する。

先ず本実施形態において役の当否抽選に用いられる抽選用乱数について図５３（ａ）～（ｃ）を参照しながら説明する。図５３（ａ）は第１乱数を説明するための説明図であり、図５３（ｂ）は第２乱数を説明するための説明図であり、図５３（ｃ）は抽選用乱数を説明するための説明図である。

本実施形態において、制御ＩＣ１４８は抽選用乱数を用いて役の当否抽選を行う。また、本実施形態では、抽選用乱数を用いて行われる役の当否抽選の他に、移行抽選Ｌ１、継続抽選、及び上乗せ抽選が行われる。ここで、移行抽選Ｌ１、継続抽選、及び上乗せ抽選には第１乱数が用いられる。

そして、移行抽選Ｌ１においてスイカ役に当選した場合には、第２乱数を用いてＡＴ状態ＳＴ３の継続可能ゲーム数に「１００」を設定するか否かを決定するための抽選が実行される。また、継続抽選において、継続当選となった場合には、第２乱数を用いてＡＴ状態ＳＴ３の継続可能ゲーム数に「１００」を設定するか否かを決定するための抽選が実行される。また、上乗せ抽選において、上乗せ当選となった場合には、第２乱数を用いてＡＴ状態ＳＴ３の継続可能ゲーム数に「１００」を加算するか否かを決定するための抽選が実行される。なお、移行抽選Ｌ１、継続抽選、及び上乗せ抽選が同時に行われることはないため、１つのゲームにおいて、移行抽選Ｌ１、継続抽選、及び上乗せ抽選の中から２つ以上の抽選が行われることはない。

図５３（ａ）に示すように、第１乱数は１６桁の２進数である。当該第１乱数のｎ桁目の数字をＡｎとする。ここで、ｎは１～１６の自然数である。また、Ａ１～Ａ１６は「１」又は「０」の数字であり、第１乱数の最大値は「６５５３５」である。同様に、図５３（ｂ）に示すように、第２乱数は２進数において１６桁の数字である。当該第２乱数のｎ桁目の数字をＢｎとする。ここで、ｎは１～１６の自然数である。また、Ｂ１～Ｂ１６は「１」又は「０」の数字であり、第２乱数の最大値は「６５５３５」である。

本実施形態において、制御ＩＣ１４８は第１乱数と第２乱数とを組合せることにより、抽選用乱数を生成する。図５３（ｃ）に示すように、抽選用乱数は３２桁の２進数である。抽選用乱数のｍ桁目の数字をＣｍとする。ここで、ｍは１～３２の自然数である。また、Ｃ１～Ｃ３２は「１」又は「０」の数字であり、抽選用乱数の取り得る値の数は「４２９４８３６２２５」である。

図５３（ｃ）に示すように、抽選用乱数における１桁目の数字（Ｃ１）から１６桁目の数字（Ｃ１６）までは、第２乱数における１桁目の数字（Ｂ１）から１６桁目の数字（Ｂ１６）と同じであるとともに、抽選用乱数における１７桁目の数字（Ｃ１７）から３２桁目の数字（Ｃ３２）は、第１乱数における１桁目の数字（Ａ１）から１６桁目の数字（Ａ１６）までと同じである。

抽選用乱数を用いて行われる抽選処理（図５５）にて用いられる抽選テーブルには、各役に当選するための当選番号が複数設定されている。また、役同士で当該当選番号に重複は存在しないように設定されている。つまり、異なる役に対して同じ当選番号が設定されていることはない。各役に当選する確率は、当該役に設定されている当選番号の数で決まっている。制御ＩＣ１４８は、インデックス値ＩＶが「１」である役から順番に抽選用乱数と当選番号とが一致しているか否かについて判定し、抽選用乱数と同じ当選番号が設定されている役が存在した場合に、当該役に当選したと判定する。

ここで、本実施形態の抽選テーブルにおいて、各役に対応する当選番号はランダムに間隔をあけて設定されている。上述のとおり、抽選用乱数の１～１６桁目の数字（Ｃ１～Ｃ１６）は第２乱数の１～１６桁目の数字（Ｂ１～Ｂ１６）と同じであるとともに、抽選用乱数の１７～３２桁目の数字（Ｃ１７～Ｃ３２）は第１乱数の１～１６桁目の数字と同じである。このため、抽選テーブルにおいて、各役に対応する当選番号が間隔をあけずに連番で設定されている場合には、第１乱数を用いて行われる抽選の結果と抽選用乱数を用いて行われる抽選の結果とが連動する可能性がある。同様に、第２乱数を用いて行われる抽選の結果と抽選用乱数を用いて行われる抽選の結果とが連動する可能性がある。

これに対して、本実施形態の抽選テーブルにおいて、各役に対応する当選番号がランダムに間隔をあけて設定されている構成とすることにより、第１乱数を用いて行われる抽選の結果と抽選用乱数を用いて行われる抽選の結果との関係に遊技者が気付く可能性を低減させることができる。同様に、第２乱数を用いて行われる抽選の結果と抽選用乱数を用いて行われる抽選の結果との関係に遊技者が気付く可能性を低減させることができる。本実施形態における抽選処理の詳細については後述する。

次に、制御ＩＣ１４８にて実行される通常処理について、図５４のフローチャートを参照しながら説明する。先ずステップＳ２４０１では第１乱数取得処理を実行する。当該第１乱数の取得処理では、上記第４の実施形態の通常処理（図４２）におけるステップＳ１７０１～ステップＳ１７０７と同じ処理が実行される。続くステップＳ２４０２では、上記第４の実施形態におけるステップＳ１７０９～ステップＳ１７１６と同じ処理が実行される。

続くステップＳ２４０３では、取得した２バイトの第１乱数の数値情報と２バイトの第２乱数の数値情報とを組合せて４バイトの抽選用乱数を生成し、ステップＳ２４０４では当該４バイトの抽選用乱数を用いた役の当否抽選である抽選処理を実行する。本実施形態における抽選処理の詳細については後述する。ステップＳ２４０４にて抽選処理を実行した後、ステップＳ２４０５ではその他の処理を実行して、ステップＳ２４０１の第１乱数取得処理に戻る。その他の処理では、上記第４の実施形態の通常処理（図４２）におけるステップＳ１７１８～ステップＳ１７２３の処理が実行される。

次に、制御ＩＣ１４８にて実行される抽選処理について、図５５のフローチャートを参照しながら説明する。先ずステップＳ２５０１では、抽選用乱数を用いて行う役の当否抽選に用いる抽選テーブルを主側ＲＡＭ１４４から読出す。

ここで、本実施形態の抽選用テーブルの構成について、図５６（ａ）の通常モード用抽選テーブルを参照しながら説明する。図５６（ａ）に示すように、抽選用テーブルには、インデックス値ＩＶとして１～１１の数字が設定されており、各インデックス値ＩＶに対して当選役が設定されている。また、インデックス値ＩＶがｎである当選役に当選したか否かを判定するための当選番号の群として第ｎ乱数群が設定されている。ここで、ｎは１～１１の自然数である。

図５６（ｂ）は、第１乱数群～第１１乱数群に設定されている乱数の一部を示すテーブルである。なお、当該乱数群テーブルでは乱数の数値情報を２進数から１０進数に変換して示している。図５６（ｂ）に示すように、各乱数群の当選番号として設定されている数値情報は、連番ではない。一方、本実施形態において第１乱数を用いて行われる抽選において当選対象となる乱数の値、及び第２乱数を用いて行われる抽選において当選対象となる乱数の値は共に連番で設定されている。このため、各乱数群の当選番号として設定されている数値情報に不規則な間隔をあけることにより、抽選用乱数を用いて実行される役の抽選処理の結果から、遊技者が第１乱数を用いて行われる抽選の結果及び第２乱数を用いて行われる抽選の結果を容易に予測できてしまう状況を避けることができる。

抽選処理（図５５）の説明に戻り、ステップＳ２５０１にて抽選テーブルを読み出した後、ステップＳ２５０２では、最初のインデックス値ＩＶとして「１」を設定する。続くステップＳ２５０３では、現状のインデックス値ＩＶについて、今回の抽選用乱数が抽選テーブルの第ＩＶ乱数群に含まれているか否かについて判定する。今回の抽選用乱数が第ＩＶ乱数群に含まれていない場合（ステップＳ２５０３：ＮＯ）には、ステップＳ２５０４にて現在のインデックス値ＩＶに「１」を加算して新たなインデックス値ＩＶに更新し、ステップＳ２５０５にて読み出している抽選テーブルのインデックス値ＩＶとして更新後のインデックス値ＩＶが設定されているか否かについて判定する。

読み出している抽選テーブルに更新後のインデックス値ＩＶが設定されている場合（ステップＳ２５０５：ＹＥＳ）には、ステップＳ２５０３に戻り、更新後のインデックス値ＩＶについて、抽選用乱数が抽選テーブルの第ＩＶ乱数群に含まれているか否かの判定処理を実行する。

ステップＳ２５０３において、抽選用乱数が第ＩＶ乱数群に含まれていた場合（ステップＳ２５０３：ＹＥＳ）、又はステップＳ２５０５において、更新後のインデックス値ＩＶが読み出している抽選テーブルに設定されていない場合には、ステップＳ２５０６に進む。

ステップＳ２５０６では役の当選結果に応じて停止情報を設定する停止情報第１設定処理を行い、ステップＳ２５０７では新たなゲームが開始されたことをサブ側ＭＰＵ１５２に認識させるためにゲーム開始コマンドをサブ側ＭＰＵ１５２へ送信して、本抽選処理を終了する。

次に、制御ＩＣ１４８にて実行されるＡＴ状態管理処理について、図５７のフローチャートを参照しながら説明する。先ずステップＳ２６０１ではＡＴ状態カウンタが「０」であるか否かについて判定する。ＡＴ状態カウンタが「０」でない場合（ステップＳ２６０１：ＮＯ）には、ＡＴ状態ＳＴ３であることを意味する。この場合には、ステップＳ２６０２にて準備状態フラグの値が「０」であるか否かについて判定する。

準備状態フラグの値が「０」である場合には、ＡＴ状態ＳＴ３において、既に第１ＲＴモードから第２ＲＴモードに移行して、１ゲーム毎に継続可能ゲーム数が「１」ずつ減算されていく状態となっている。この場合（ステップＳ２６０２：ＹＥＳ）には、ステップＳ２６０３にてＡＴ状態カウンタから「１」を減算する。続くステップＳ２６０４では、スイカ当選となったか否かについて判定する。スイカ当選となった場合（ステップＳ２６０４：ＹＥＳ）には、ステップＳ２６０５にて上乗せ抽選処理を実行して、本ＡＴ状態管理処理を終了する。

ここで、ステップＳ２６０５にて実行される上乗せ抽選処理について、図５８（ａ）のフローチャートを参照しながら説明する。先ずステップＳ２７０１では、第１上乗せ抽選処理を実行する。当該第１上乗せ抽選処理では、第１乱数に「４３６９」を加算した結果が「６５５３５」を超える場合に当選となる。当該第１上乗せ抽選処理において当選となる確率は１／１５である。

ステップＳ２７０２では、第１上乗せ抽選に当選したか否かについて判定し、第１上乗せ抽選に当選しなかった場合（ステップＳ２７０２：ＮＯ）にはそのまま本上乗せ抽選処理を終了する。また、第１上乗せ抽選に当選した場合（ステップＳ２７０２：ＹＥＳ）には、ステップＳ２７０３にて第２上乗せ抽選処理を実行する。当該第２上乗せ抽選処理では、第２乱数に「５」を加算した結果が「６５５３５」を超える場合に当選となる。当該第２上乗せ抽選処理において当選となる確率は１／１３１０７である。

ステップＳ２７０４では、第２上乗せ抽選に当選したか否かについて判定する。第２上乗せ抽選に当選しなかった場合（ステップＳ２７０４：ＮＯ）には、ステップＳ２７０５にてＡＴ状態カウンタに「３０」を加算する。また、第２上乗せ抽選に当選した場合（ステップＳ２７０４：ＹＥＳ）には、ステップＳ２７０６にてＡＴ状態カウンタに「１００」を加算する。

ステップＳ２７０５又はステップＳ２７０６にてＡＴ状態カウンタへの加算処理を実行した後、ステップＳ２７０７ではサブ側ＭＰＵ１５２に対して加算コマンドを送信して、本上乗せ抽選処理を終了する。サブ側ＭＰＵ１５２は、当該加算コマンドを受信することにより、遊技者に対してＡＴ状態ＳＴ３の継続可能ゲーム数が増加したことを報知するための演出を行うタイミングを把握することができる。ここで、本上乗せ抽選処理が行われた場合にＡＴ状態カウンタに「３００」が加算される確率は１／６５５３５よりも小さい１／１９６６０５である。

ＡＴ状態管理処理（図５７）の説明に戻り、ステップＳ２６０４にてスイカ当選となっていなかった場合には、ステップＳ２６０６にてチェリー当選となったか否かについて判定する。ここで、チェリー当選とは、第１チェリー当選又は第２チェリー当選を意味する。ステップＳ２６０６にてチェリー当選とならなかった場合には、ステップＳ２６０７にてＡＴ状態カウンタが「０」であるか否かについて判定する。そして、ＡＴ状態カウンタが「０」でない場合（ステップＳ２６０７：ＮＯ）にはそのまま本ＡＴ状態管理処理を終了し、ＡＴ状態カウンタが「０」である場合（ステップＳ２６０７：ＹＥＳ）には、ステップＳ２６０８にて継続抽選処理を実行して、本ＡＴ状態管理処理を終了する。

ここで、ステップＳ２６０８にて実行される継続抽選処理について、図５８（ｂ）のフローチャートを参照しながら説明する。先ずステップＳ２８０１では、第１継続抽選処理を実行する。当該第１継続抽選処理では、第１乱数に「４３６９」を加算した結果が「６５５３５」を超える場合に当選となる。当該第１継続抽選処理において当選となる確率は１／１５である。

ステップＳ２８０２では、第１継続抽選に当選したか否かについて判定し、第１継続抽選に当選しなかった場合（ステップＳ２８０２：ＮＯ）にはそのまま本継続抽選処理を終了する。また、第１継続抽選に当選した場合（ステップＳ２８０２：ＹＥＳ）には、ステップＳ２８０３にて第２継続抽選処理を実行する。当該第２継続抽選処理では、第２乱数に「５」を加算した結果が「６５５３５」を超える場合に当選となる。当該第２継続抽選処理において当選となる確率は１／１３１０７である。

ステップＳ２８０４では、第２継続抽選に当選したか否かについて判定する。第２継続抽選に当選しなかった場合（ステップＳ２８０４：ＮＯ）には、ステップＳ２８０５にてＡＴ状態カウンタに「３０」を加算する。また、第２継続抽選に当選した場合（ステップＳ２８０４：ＹＥＳ）には、ステップＳ２８０６にてＡＴ状態カウンタに「１００」を加算する。

ステップＳ２８０５又はステップＳ２８０６にてＡＴ状態カウンタへの加算処理を実行した後、ステップＳ２８０７ではサブ側ＭＰＵ１５２に対して加算コマンドを送信して、本継続抽選処理を終了する。サブ側ＭＰＵ１５２は、当該加算コマンドを受信することにより、遊技者に対してＡＴ状態ＳＴ３の継続可能ゲーム数が増加したことを報知するための演出を行うタイミングを把握することができる。ここで、本継続抽選処理が行われた場合にＡＴ状態カウンタに「１００」が加算される確率は１／６５５３５よりも小さい１／１９６６０５である。

ＡＴ状態管理処理（図５７）の説明に戻り、ステップＳ２６０６にてチェリー当選となっている場合には、ステップＳ２６０９にてチェリー当選の対応処理を実行して本ＡＴ状態管理処理を終了する。ステップＳ２６０９におけるチェリー当選の対応処理では、上記第４の実施形態のＡＴ状態管理処理（図４８）におけるステップＳ２０１１～ステップＳ２０１５と同じ処理が実行される。

具体的には、第１チェリー当選となっているか否かについて判定して（ステップＳ２０１１：ＹＥＳ）にＡＴ状態カウンタに「３０」を加算し（ステップＳ２０１２）、サブ側ＭＰＵ１５２に加算コマンドを送信する（ステップＳ２０１５）。また、第２チェリー役への入賞が成立している場合（ステップＳ２０１３：ＹＥＳ）には、ＡＴ状態カウンタに「３００」を加算し（ステップＳ２０１４）、サブ側ＭＰＵ１５２に加算コマンドを送信する（ステップＳ２０１４）。

ＡＴ状態管理処理（図５７）の説明に戻り、ステップＳ２６０１にてＡＴ状態カウンタの値が「０」であった場合、又はステップＳ２６０２にて準備状態フラグの値が「１」であった場合には、ステップＳ２６１０にてその他の処理を実行して、本ＡＴ状態管理処理を終了する。当該その他の処理では、上記第４の実施形態のＡＴ状態管理処理（図４８）のステップＳ２００２～ステップＳ２００７の処理が実行される。

具体的には、第１チェリー当選となった場合（ステップＳ２００２：ＹＥＳ）にはＡＴ状態カウンタに「３０」を加算し（ステップＳ２００３）、準備状態フラグに「１」を設定して（ステップＳ２００６）、サブ側ＭＰＵ１５２に対してＡＴ状態開始コマンドを送信する（ステップＳ２００７）。また、第２チェリー役への入賞が成立している場合（ステップＳ２００２：ＮＯ，ステップＳ２００４：ＹＥＳ）には、ＡＴ状態カウンタに「３００」を加算し（ステップＳ２００５）、準備状態フラグに「１」を設定して（ステップＳ２００６）、サブ側ＭＰＵ１５２に対してＡＴ状態開始コマンドを送信する（ステップＳ２００７）。

次に、制御ＩＣ１４８にて実行されるＢＢ用処理について、図５９のフローチャートを参照しながら説明する。先ずステップＳ２９０１～ステップＳ２９０４では、上記第４の実施形態のＢＢ用処理（図４９）におけるステップＳ２１０１～ステップＳ２１０４と同じ処理が実行される。具体的には、今回のゲームにおいて媒体付与役の入賞が発生しなかった場合（ステップＳ２９０１：ＮＯ）にはそのまま本ＢＢ用処理を終了し、今回のゲームにおいて媒体付与役の入賞が発生した場合（ステップＳ２９０１：ＹＥＳ）には残付与数カウンタの値から「８」を減算する（ステップＳ２９０２）。

減算後に残付与数カウンタの値が「０」にならなかった場合（ステップＳ２９０３：ＮＯ）にはそのまま本ＢＢ用処理を終了する。また、減算後に残付与数カウンタの値が「０」となった場合（ステップＳ２９０３：ＹＥＳ）には、ＡＴ状態カウンタの値が「０」であるか否かについて判定する（ステップＳ２９０４）。

ＡＴ状態カウンタの値が「０」である場合（ステップＳ２９０４：ＹＥＳ）には、ステップＳ２９０５にて第１移行抽選処理を実行する。当該第１移行抽選処理では、第１乱数に「４３６９」を加算した結果が「６５５３５」を超える場合に当選となる。当該第１移行抽選処理において当選となる確率は１／１５である。ステップＳ２９０６では、第１移行抽選に当選したか否かについて判定し、第１移行抽選に当選した場合（ステップＳ２９０６：ＹＥＳ）には、ステップＳ２９０７にて第２移行抽選処理を実行する。当該第２移行抽選処理では、第２乱数に「５」を加算した結果が「６５５３５」を超える場合に当選となる。当該第２移行抽選処理において当選となる確率は１／１３１０７である。

ステップＳ２９０８では、第２移行抽選に当選したか否かについて判定する。ステップＳ２９０４にてＡＴ状態カウンタの値が「０」ではなかった場合（ステップＳ２９０４：ＮＯ）又はステップＳ２９０８にて第２移行抽選に当選しなかったと判定した場合には、ステップＳ２９０９にてＡＴ状態カウンタに「３０」を設定する。また、ステップＳ２９０８にて第２移行抽選に当選したと判定した場合には、ステップＳ２９１０にてＡＴ状態カウンタに「１００」を設定する。ここで、本ＢＢ用処理において、第１移行抽選に当選するとともに、第２移行抽選に当選することにより、ＡＴ状態カウンタに「１００」が設定される確率は１／６５５３５よりも小さい１／１９６６０５である。

ステップＳ２９０９又はステップＳ２９１０にてＡＴ状態カウンタに継続可能ゲーム数を設定した後、ステップＳ２９１１では準備状態フラグに「１」を設定してＡＴ状態ＳＴ３の準備状態ＳＴ３１となったことを記憶し、ステップＳ２９１２にてサブ側ＭＰＵ１５２に対して準備状態コマンドを送信する。

ステップＳ２９０６にて第１移行抽選に当選しなかったと判定した後、又はステップＳ２９１２にて準備状態コマンドを送信した後、ステップＳ２９１３ではＢＢ用フラグを「０」クリアし、ステップＳ２９１４ではサブ側ＭＰＵ１５２に対してＢＢ終了コマンドを送信して、本ＢＢ用処理を終了する。

以上のとおり、第１乱数と第２乱数とに基づいて抽選用乱数を生成し、第１乱数を用いた抽選と、第２乱数を用いた抽選と、抽選用乱数を用いた抽選と、を行う構成である。抽選に用いられる３つの乱数は全て遊技者の動作タイミングを反映して決定される乱数であるため、制御ＩＣ１４８の処理タイミングに依存して決定される乱数を３つ目の乱数として用いる場合と比較して、遊技者の動作タイミングを遊技結果により大きく反映することができる。

また、遊技者がスタートレバー４１をＯＦＦ状態からＯＮ状態に切り換えた後、当該ＯＮ状態からＯＦＦ状態に戻す一連の動作から第１乱数と第２乱数とを取得し、第１乱数に基づいた抽選と第２乱数に基づいた抽選とを実行する構成と比較して、抽選の種類を増やすことができ、遊技の興趣向上を図ることができる。

また、４バイトの抽選用乱数を用いて役の当否抽選を行う構成とすることにより、２バイトの抽選用乱数を用いた抽選では設定することのできないような当選確率の低い役を設定することができる。そして、役の当否抽選に１つの抽選用乱数を用いる構成であるため、役の当否抽選に２つの乱数を用いる構成と比較して、役の当否抽選以外の抽選に用いる乱数の数を増やすことができる。役の当否抽選以外の抽選に第１乱数と第２乱数とを使用できるため、第１移行抽選に加えて第２移行抽選を行うことが可能となり、移行抽選の結果として起こる演出のパターンを増やして遊技の興趣向上を図ることができる。

＜第６の実施形態＞
本実施形態では、検知信号ＳＧ２と反転検知信号ＳＧ３との両方が１つの管理回路４２１（図６０）に入力されるとともに、当該管理回路４２１から出力されるラッチ信号が１つのラッチレジスタ１０２（図６０）に入力される。なお、上記第４の実施形態と同一の構成については基本的にその説明を省略する。

本実施形態における主制御基板１４１の構成について図６０のブロック図を参照しながら説明する。図６０に示すように、主側ＭＰＵ１４２は制御ＩＣ１４８とハード乱数回路１４６とを備えている。そして、ハード乱数回路１４６は管理回路４２１と、ラッチレジスタ１０２と、更新回路１０１と、を備えている。ここで、本実施形態におけるラッチレジスタ１０２は上記第１の実施形態におけるラッチレジスタ１０２（図６）と同じ構成であるとともに、本実施形態における更新回路１０１は上記第１の実施形態における更新回路１０１（図６）と同じ構成である。

図６０に示すように、スタート検出センサ４１ａから出た信号線は主制御基板１４１上の第１分岐点１７１で２本に分岐している。分岐後の一方の信号線は制御ＩＣ１４８の入力端子ＴＡ１に接続されているため、制御ＩＣ１４８の入力端子ＴＡ１には検知信号ＳＧ２が入力されている。また、分岐後の他方の信号線は主制御基板１４１上の第２分岐点１７２にて２本に分岐している。第２分岐点１７２にて分岐した信号線の一方はそのまま管理回路４２１に接続されているとともに、第２分岐点１７２にて分岐した信号線の他方は反転回路４３１を介して管理回路４２１に接続されている。このため、管理回路４２１には検知信号ＳＧ２と、反転検知信号ＳＧ３と、が入力されている。

管理回路４２１はハード回路である。管理回路４２１では、当該管理回路４２１に入力されている検知信号ＳＧ２又は反転検知信号ＳＧ３のいずれかがＬＯＷ状態からＨＩ状態に立ち上がった場合にタイマカウンタによる時間のカウントが開始される。管理回路４２１に入力されている検知信号ＳＧ２の立ち上がりを契機としてタイマカウンタによる時間のカウントが開始された場合には、検知信号ＳＧ２のＨＩ状態が維持されている間、タイマカウンタによる時間のカウントが継続される。タイマカウンタによる時間のカウントは、タイマカウンタにより１２．８μｓがカウントされた場合、又はタイマカウンタにより１２．８μｓがカウントされる前に検知信号ＳＧ２がＬＯＷ状態に立ち下がった場合に停止される。タイマカウンタにより１２．８μｓがカウントされた場合には、カウントの終了タイミングにおいて管理回路４２１からラッチレジスタ１０２に対してラッチ信号が送信される。

タイマカウンタによるカウントが停止されると、タイマカウンタはリセットされる。このため、タイマカウンタによる１２．８μｓのカウントが途中で停止され、その後に再びカウントが開始される条件が成立した場合にも、検知信号ＳＧ２がＨＩ状態に立ち上がり、当該ＨＩ状態が１２．８μｓ以上継続するという、管理回路４２１からラッチレジスタ１０２に対してラッチ信号が送信される条件は変わらない。検知信号ＳＧ２のＨＩ状態が累積で１２．８μｓ以上となっても、当該ＨＩ状態が連続して１２．８μｓ以上でないとラッチ信号が送信されない構成とすることができる。

また、管理回路４２１に入力されている反転検知信号ＳＧ３の立ち上がりを契機としてタイマカウンタによる時間のカウントが開始された場合には、反転検知信号ＳＧ３のＨＩ状態が維持されている間、タイマカウンタによる時間のカウントが継続される。タイマカウンタによる時間のカウントは、タイマカウンタにより１２．８μｓがカウントされた場合、又はタイマカウンタにより１２．８μｓがカウントされる前に反転検知信号ＳＧ３がＬＯＷ状態に立ち下がった場合に停止される。タイマカウンタにより１２．８μｓがカウントされた場合には、カウントの終了タイミングにおいて管理回路４２１からラッチレジスタ１０２に対してラッチ信号が送信される。

タイマカウンタによるカウントが停止されると、タイマカウンタはリセットされる。このため、タイマカウンタによる１２．８μｓのカウントが途中で停止され、その後に再びカウントが開始される条件が成立した場合にも、反転検知信号ＳＧ３がＨＩ状態に立ち上がり、当該ＨＩ状態が１２．８μｓ以上継続するという、管理回路４２１からラッチレジスタ１０２に対してラッチ信号が送信される条件は変わらない。反転検知信号ＳＧ３のＨＩ状態が累積で１２．８μｓ以上となっても、当該ＨＩ状態が連続して１２．８μｓ以上でないとラッチ信号が送信されない構成とすることができる。

ラッチレジスタ１０２は、１６個のラッチレジスタ用Ｄ－ＦＦ１０２ａ～１０２ｐ（図６）から構成されているレジスタである。ラッチレジスタ用Ｄ－ＦＦ１０２ａ～１０２ｐのＤ端子は乱数カウンタ１０５を構成している乱数カウンタ用Ｄ－ＦＦ１０５ａ～１０５ｐ（図６）のＱ端子と接続されている。また、ラッチレジスタ用Ｄ－ＦＦ１０２ａ～１０２ｐのＱ端子は制御ＩＣ１４８の入力端子ＴＡ８と接続されている。また、ラッチレジスタ用Ｄ－ＦＦ１０２ａ～１０２ｐのＣＬＫ端子は管理回路４２１と接続されている。

このため、管理回路４２１からラッチレジスタ用Ｄ－ＦＦ１０２ａ～１０２ｐのＣＬＫ端子に対してラッチ信号が出力されると、乱数カウンタ１０５に記憶されている乱数の数値情報がラッチレジスタ１０２に書き込まれるとともに、当該乱数の数値情報は制御ＩＣ１４８の入力端子ＴＡ８に対して出力される。制御ＩＣ１４８は、当該制御ＩＣ１４８の入力端子ＴＡ８に入力されている乱数の数値情報を取得する。

ここで、管理回路４２１に入力されている検知信号ＳＧ２の立ち上がりを契機として制御ＩＣ１４８の入力端子ＴＡ８に対して出力された乱数を第１乱数とするとともに、管理回路４２１に入力されている反転検知信号ＳＧ３の立ち上がりを契機として制御ＩＣ１４８の入力端子ＴＡ８に対して出力された乱数を第２乱数とする。

本実施形態の制御ＩＣ１４８にて実行される通常処理は、上記第４の実施形態における通常処理（図４２）と同じ処理である。当該通常処理において、制御ＩＣ１４８は第１開始指令フラグ１４４ｇに「１」が設定された場合（ステップＳ１７０６：ＹＥＳ）に当該制御ＩＣ１４８の入力端子ＴＡ８から第１乱数の数値情報を取得するとともに、第２開始指令フラグ１４４ｈに「１」が設定されて（ステップＳ１７０９：ＹＥＳ）、開始可能フラグ１４４ａを「０」クリアした後に（ステップＳ１７１０）、当該制御ＩＣ１４８の入力端子ＴＡ８から第２乱数の数値情報を取得する。

このため、ハード乱数回路１４６が備えているラッチレジスタ１０２が１つである本構成において、制御ＩＣ１４８は第１乱数の数値情報と第２乱数の数値情報とを異なるタイミングで取得して、異なる抽選に用いることができる。

以上のとおり、ハード乱数回路１４６が１つのラッチレジスタ１０２を備えており、管理回路４２１に入力されている検知信号ＳＧ２の立ち上がりを契機として乱数カウンタ１０５に記憶されている数値情報が第１乱数の数値情報として書き込まれるとともに、管理回路４２１に入力されている反転検知信号ＳＧ３の立ち上がりを契機として乱数カウンタ１０５に記憶されている数値情報が第２乱数の数値情報として書き込まれる構成である。ハード乱数回路１４６が第１乱数の数値情報が書き込まれるラッチレジスタと第２乱数の数値情報が書き込まれるラッチレジスタとを別々に備えている構成と比較して、ハード乱数回路１４６を構成するラッチレジスタ１０２の数を減らすことにより、ハード乱数回路１４６を製造するコストを減らしたり、小面積化したりすることができる。

＜第６の実施形態の別形態＞
上述した第６の実施形態における管理回路４２１として、入力される検知信号ＳＧ２の立ち上がりを契機としてラッチレジスタ１０２にラッチ信号を出力するとともに、入力される検知信号ＳＧ２の立ち下がりを契機としてラッチレジスタ１０２にラッチ信号を送信する管理回路を用いる構成としてもよい。これにより、主制御基板１４１上の反転回路４３１を省略することができる。

＜第７の実施形態＞
本実施形態では、ハード乱数回路１４６が上記第４の実施形態の第１ラッチレジスタ４０７と上記第４の実施形態の第２ラッチレジスタ４０８とに加えて、第３ラッチレジスタ４０９（図６０）を備えている。遊技者がスタートレバー４１を１回操作すると、３つのラッチレジスタ４０７～４０９のそれぞれに異なる乱数が書き込まれる。制御ＩＣ１４８は、２つの乱数を用いて非ＢＢ状態における役の当否判定を行うとともに、残りの１つの乱数を用いてＡＴ状態ＳＴ３の継続抽選を行う。なお、上記第４の実施形態と同一の構成については基本的にその説明を省略する。

先ず本実施形態におけるハード乱数回路１４６の構成について図６１を参照しながら説明する。図６１は、ハード乱数回路１４６の構成を説明するためのブロック図である。以下では、上記第４の実施形態におけるハード乱数回路１４６（図３９）の構成とは異なる点について説明する。

図６１に示すように、ハード乱数回路１４６はコントロール回路４０５と、ラッチレジスタ４０７～４０９と、更新回路４１１と、を備えている。コントロール回路４０５はプログラムを利用して動作するＣＰＵ４０６を備えている。当該ＣＰＵ４０６をコントロール側ＣＰＵ４０６とする。コントロール側ＣＰＵ４０６は、後述する管理動作（図６２）を実行するためのプログラムが記憶されているＲＯＭ１１５と、情報を一時記憶するためのＲＡＭ１１６と、スタート検出センサ４１ａから出力されている検知信号ＳＧ２が入力されている入力端子ＴＢ１と、異なる２つのタイミングにてパルス信号であるラッチ信号を出力するための２つの出力端子ＴＢ８，ＴＢ９と、を備えている。

また、図６１に示すように、ハード乱数回路１４６は、乱数発生手段として、役の当否判定、移行抽選Ｌ１、及び継続抽選に用いられる乱数を更新するための更新回路４１１を備えている。ここで、継続抽選とはＡＴ状態ＳＴ３において、ＡＴ状態カウンタが「０」となった場合に、ＡＴ状態ＳＴ３が継続されるか否かを判定するための抽選である。

更新回路４１１は、所定の周波数のクロック信号である第１クロック信号を出力する第１クロック回路４１４と、当該第１クロック回路とは異なる周波数のクロック信号である第２クロック信号を出力する第２クロック回路４１５と、乱数が所定の間隔で更新される第１乱数カウンタ４１６と、当該第１乱数カウンタ４１６とは異なる間隔で更新される第２乱数カウンタ４１７とを備えている。ここで、第１クロック回路４１４から出力される第１クロック信号の周波数は１６ＭＨｚであるとともに、第２クロック回路４１５から出力される第２クロック信号の周波数は１２ＭＨｚである。また、２つの乱数カウンタ４１６，４１７は、それぞれ１６個の乱数カウンタ用Ｄ－ＦＦから構成されており、１６桁の２進数を記憶することができる。

具体的には、２つの乱数カウンタ４１６，４１７に記憶可能な乱数の数値範囲は「１～６５５３５」に設定されている。ここで、第１乱数カウンタ４１６を構成している１６個のＤ－ＦＦを第１乱数カウンタ用Ｄ－ＦＦとするとともに、第２乱数カウンタ４１７を構成している１６個のＤ－ＦＦを第２乱数カウンタ用Ｄ－ＦＦとする。

更新回路４１１は、第１クロック回路４１４が出力する第１クロック信号の立ち上がりに同期して、第１乱数カウンタ４１６に記憶されている乱数を更新する。詳細には、更新回路４１１は第１乱数発生器（図示略）を備えている。当該第１乱数発生器は上記第１の実施形態の乱数発生回路１０６（図６）と同一の構成を有している。第１乱数発生器には第１クロック信号を反転させることにより生成される反転第１クロック信号が入力されている。このため、第１乱数発生器では６２．５ｎｓｅｃ間隔で乱数が更新される。第１乱数発生器で更新される乱数は上記第１の実施形態における乱数発生回路１０６にて更新される乱数と同じＭ系列乱数である。第１乱数発生器から出力される乱数の数値情報は第１乱数カウンタ４１６に入力されているため、第１乱数カウンタ４１６に記憶されている乱数は６２．５ｎｓｅｃ間隔で更新される。当該更新周期は、制御ＩＣ１４８におけるタイマ割込み処理の実行周期よりも十分に短い周期となっている。

また、更新回路４１１は、第２クロック回路４１５が出力する第２クロック信号の立ち上がりに同期して、第２乱数カウンタ４１７に記憶されている乱数を更新する。詳細には、更新回路４１１は第２乱数発生器（図示略）を備えている。当該第２乱数発生器には第２クロック信号を反転させることにより生成される反転第２クロック信号が入力されている。第２乱数発生器では、反転第２クロック信号の立ち上がりに同期して第２乱数発生器に記憶されている現状の乱数に「１」が加算されて次の乱数が生成される。第２乱数発生器は、乱数が上限値である「６５５３５」に達した場合に「０」に戻るループカウンタである。第２乱数発生器から出力される乱数の数値情報は第２乱数カウンタ４１７に入力されているため、第２乱数カウンタ４１７に記憶されている乱数は８３．３ｎｓｅｃ間隔で更新される。当該更新周期は、制御ＩＣ１４８におけるタイマ割込み処理の実行周期よりも十分に短い周期となっている。

第１乱数カウンタ４１６に記憶されている乱数と、第２乱数カウンタ４１７に記憶されている乱数とのそれぞれは、制御ＩＣ１４８が備えているクロック回路とは異なるクロック回路４１４，４１５から出力されるクロック信号の立ち上がりに同期して更新されるため、制御ＩＣ１４８のタイマ割込み処理とは非同期に更新されることとなる。なお、第１乱数カウンタ４１６に記憶されている乱数が第１クロック信号の立ち下がりに同期して更新される構成としてもよい。また、第２乱数カウンタ４１７に記憶されている乱数が第２クロック信号の立ち下がりに同期して更新される構成としてもよい。

第１乱数カウンタ４１６において更新される乱数はＭ系列乱数であり、更新タイミングとなるたびに、現状記憶されている乱数に基づいて次の乱数が算出される。一方、第２乱数カウンタ４１７において更新される乱数はＭ系列乱数とは異なる。第２乱数カウンタ４１７では、更新タイミングとなるたびに現状の乱数に「１」が加算されて新たな乱数が算出される。そして、第２乱数カウンタ４１７に記憶されている乱数が最大値（「６５５３５」）に達した場合には、「０」クリアされる。

なお、第１乱数カウンタ４１６にて更新される乱数と第２乱数カウンタ４１７にて更新される乱数との組合せは上記の組合せに限られない。例えば、第１乱数カウンタ４１６で更新される乱数と第２乱数カウンタ４１７にて更新される乱数とが同じＭ系列乱数であっても良い。この場合においても、第１クロック回路４１４が第１乱数カウンタ４１６に供給するクロック信号と、第２クロック回路４１５が第２乱数カウンタ４１７に供給するクロック信号とが異なるため、第１乱数と第２乱数と第３乱数とを異なる態様で更新していくことができる。

図６１に示すように、ハード乱数回路１４６は、第１乱数カウンタ４１６にて更新される乱数の数値情報が書き込まれるレジスタとして第１ラッチレジスタ４０７と第２ラッチレジスタ４０８とを備えているとともに、第２乱数カウンタ４１７にて更新される乱数の数値情報が書き込まれるレジスタとして第３ラッチレジスタ４０９を備えている。

本実施形態における第１ラッチレジスタ４０７は上記第４の実施形態における第１ラッチレジスタ４０７（図３９）と同じ構成であるとともに、本実施形態における第２ラッチレジスタ４０８は上記第４の実施形態における第２ラッチレジスタ４０８と同じ構成である。つまり、第１ラッチレジスタ４０７は１６個の第１ラッチ用Ｄ－ＦＦ４０７ａ～４０７ｐ（図３９）から構成されているとともに、第２ラッチレジスタ４０８は１６個の第２ラッチ用Ｄ－ＦＦ４０８ａ～４０８ｐ（図３９）から構成されている。また、図６１に示すように、第３ラッチレジスタ４０９は１６個の第３ラッチ用Ｄ－ＦＦ４０９ａ～４０９ｐから構成されている。

第１ラッチ用Ｄ－ＦＦ４０７ａ～４０７ｐのＤ端子は第１乱数カウンタ４１６を構成している第１乱数カウンタ用Ｄ－ＦＦのＱ端子と接続されている。詳細には、第１乱数カウンタ４１６で記憶される１６桁の２進数におけるｎ桁目の数値情報を記憶する第１乱数カウンタ用Ｄ－ＦＦのＱ端子が第１ラッチレジスタ４０７で記憶される１６桁の２進数におけるｎ桁目の数値情報を記憶する第１ラッチ用Ｄ－ＦＦ４０７ａ～４０７ｐのＤ端子と接続されている。

また、第１ラッチ用Ｄ－ＦＦ４０７ａ～４０７ｐのＱ端子は制御ＩＣ１４８の入力端子ＴＡ８（図６１）と接続されている。このため、第１ラッチレジスタ４０７に記憶される乱数の数値情報は、制御ＩＣ１４８の入力端子ＴＡ８に出力される。ここで、第１ラッチレジスタ４０７に記憶される乱数の数値情報を第１乱数の数値情報とする。

また、第３ラッチレジスタ用Ｄ－ＦＦ４０９ａ～４０９ｐ（図６１）のＤ端子は第２乱数カウンタ４１７を構成している第２乱数カウンタ用Ｄ－ＦＦのＱ端子と接続されている。詳細には、第２乱数カウンタ４１７で記憶される１６桁の２進数におけるｎ桁目の数値情報を記憶する第２乱数カウンタ用Ｄ－ＦＦのＱ端子が第３ラッチレジスタ４０９で記憶される１６桁の２進数におけるｎ桁目の数値情報を記憶する第３ラッチレジスタ用Ｄ－ＦＦ４０９ａ～４０９ｐのＤ端子と接続されている。

また、第３ラッチ用Ｄ－ＦＦ４０９ａ～４０９ｐのＱ端子は制御ＩＣ１４８の入力端子ＴＡ１０と接続されている。このため、第３ラッチレジスタ４０９に記憶される乱数の数値情報は、制御ＩＣ１４８の入力端子ＴＡ１０に出力される。ここで、第３ラッチレジスタ４０９に記憶される乱数の数値情報を第３乱数の数値情報とする。

第１ラッチ用Ｄ－ＦＦ４０７ａ～４０７ｐのＣＬＫ端子と第３ラッチ用Ｄ－ＦＦ４０９ａ～４０９ｐのＣＬＫ端子とのそれぞれは、コントロール側ＣＰＵ４０６の出力端子ＴＢ８と接続されている。詳細には、コントロール側ＣＰＵ４０６の出力端子ＴＢ８から出る１本の信号線はハード乱数回路１４６上の分岐点で２本に分岐している。分岐後の一方の信号線はハード乱数回路１４６上で１６本に分岐して第１ラッチ用Ｄ－ＦＦ４０７ａ～４０７ｐのＣＬＫ端子に接続されている。また、分岐後の他方の信号線はハード乱数回路１４６上で分岐して第３ラッチ用Ｄ－ＦＦ４０９ａ～４０９ｐのＣＬＫ端子に接続されている。

第１乱数カウンタ４１６を構成している第１乱数カウンタ用Ｄ－ＦＦのＱ端子から出て第１ラッチ用Ｄ－ＦＦ４０７ａ～４０７ｐのＤ端子に接続されている信号線は、ハード乱数回路１４６上で分岐して、第２ラッチ用Ｄ－ＦＦ４０８ａ～４０８ｐのＤ端子にも接続されている。第２ラッチレジスタ４０８について、詳細には、第１乱数カウンタ４１６で記憶される１６桁の２進数におけるｎ桁目の数値情報を記憶する第１乱数カウンタ用Ｄ－ＦＦのＱ端子が第２ラッチレジスタ４０８で記憶される１６桁の２進数におけるｎ桁目の数値情報を記憶する第２ラッチ用Ｄ－ＦＦ４０８ａ～４０８ｐのＤ端子と接続されている。

また、第２ラッチ用Ｄ－ＦＦ４０８ａ～４０８ｐのＱ端子は制御ＩＣ１４８の入力端子ＴＡ９と接続されている。このため、第２ラッチレジスタ４０８に記憶される乱数の数値情報は、制御ＩＣ１４８の入力端子ＴＡ９に出力される。ここで、第２ラッチレジスタ４０８に記憶される乱数の数値情報を第２乱数の数値情報とする。

第２ラッチ用Ｄ－ＦＦ４０８ａ～４０８ｐのＣＬＫ端子は、コントロール側ＣＰＵ４０６の出力端子ＴＢ９と接続されている。詳細には、コントロール側ＣＰＵ４０６の出力端子ＴＢ９から出る１本の信号線はハード乱数回路１４６上で１６本に分岐して第２ラッチ用Ｄ－ＦＦ４０８ａ～４０８ｐのＣＬＫ端子に接続されている。

本実施形態のコントロール側ＣＰＵ４０６は、当該コントロール側ＣＰＵ４０６の入力端子ＴＢ１に入力されている検知信号ＳＧ２がＬＯＷ状態からＨＩ状態に立ち上がり、当該ＨＩ状態が１２．８μｓ維持されたタイミングにおいて出力端子ＴＢ８から第１ラッチレジスタ４０７及び第３ラッチレジスタ４０９に対してパルス信号であるラッチ信号を送信する。また、本実施形態のコントロール側ＣＰＵ４０６は、当該コントロール側ＣＰＵ４０６の入力端子ＴＢ１に入力されている検知信号ＳＧ２がＨＩ状態からＬＯＷ状態に立ち下がり、当該ＬＯＷ状態が１２．８μｓ維持されたタイミングにおいて出力端子ＴＢ９から第２ラッチレジスタ４０８に対してパルス信号であるラッチ信号を送信する。

コントロール側ＣＰＵ４０６は、入力端子ＴＢ１に入力されている検知信号ＳＧ２がＨＩ状態を維持する時間及びＬＯＷ状態を維持する時間をタイマカウンタによりカウントする。当該タイマカウンタによる時間のカウントは０．１μｓ単位で行われる。カウント開始から１２．８μｓが経過した場合、又はカウント開始から１２．８μｓが経過する前に検知信号ＳＧ２が反転した場合にタイマカウンタによる時間のカウントは停止され、タイマカウンタはリセットされる。

これにより、検知信号ＳＧ２の立ち上がりのタイミングにおいて第１乱数カウンタ４１６に記憶されている乱数の数値情報が第１乱数の数値情報として第１ラッチレジスタ４０７に書き込まれるとともに、検知信号ＳＧ２の立ち上がりのタイミングにおいて第２乱数カウンタ４１７に記憶されている乱数の数値情報が第３乱数の数値情報として第３ラッチレジスタ４０９に書き込まれる。

第１乱数の数値情報が第１ラッチレジスタ４０７に書き込まれるタイミングと、第３乱数の数値情報が第３ラッチレジスタ４０９に書き込まれるタイミングとは同じである。しかし、第１乱数カウンタ４１６にて更新される乱数の種類と第２乱数カウンタ４１７にて更新される乱数の種類とは異なる。このため、第３乱数は第１乱数とは異なる乱数である。

また、検知信号ＳＧ２の立ち下がりのタイミングにおいて第１乱数カウンタ４１６に記憶されている乱数の数値情報が第２乱数の数値情報として第２ラッチレジスタ４０８に書き込まれる。第２乱数の数値情報が第２ラッチレジスタ４０８に書き込まれるタイミングは、第１乱数の数値情報が第１ラッチレジスタ４０７に書き込まれるタイミング及び第３乱数の数値情報が第３ラッチレジスタ４０９に書き込まれるタイミングとは異なる。検知信号ＳＧ２が立ち上がるタイミングから検知信号ＳＧ２が立ち下がるタイミングまでの時間間隔は人の動作によって変化する不定の間隔であるため、第２乱数は第１乱数及び第３乱数とは同期しない乱数である。

制御ＩＣ１４８は、開始指令設定処理（図４１）において第１開始指令フラグ１４４ｇに「１」を設定した直後の通常処理（図４２）において、当該制御ＩＣ１４８の入力端子ＴＡ８に入力されている第１乱数の数値情報と、入力端子ＴＡ１０に入力されている第３乱数の数値情報と、を取得する。そして、次回以降の開始指令設定処理において第２開始指令フラグ１４４ｈに「１」を設定し、その直後の通常処理において、制御ＩＣ１４８の入力端子ＴＡ９に入力されている第２乱数の数値情報を取得する。これにより、制御ＩＣ１４８は、第１乱数及び第２乱数に加えて、第１乱数及び第２乱数とは異なる第３乱数を取得することができる。

次に、本実施形態のコントロール側ＣＰＵ４０６にて実行される管理動作について、図６２のフローチャートを参照しながら説明する。ステップＳ３００１～ステップＳ３００８では、ステップＳ７０１～ステップＳ７０７及びステップＳ７０９と同じ処理が実行される。具体的には、コントロール側ＣＰＵ４０６の入力端子ＴＢ１に入力されている検知信号ＳＧ２がＬＯＷ状態となるまで待機し（ステップＳ３００１）、当該検知信号ＳＧ２がＬＯＷ状態となった場合（ステップＳ３００１：ＹＥＳ）には、検知信号ＳＧ２がＨＩ状態となるまで待機する（ステップＳ３００２）。そして、検知信号ＳＧ２がＨＩ状態となった場合（ステップＳ３００２：ＹＥＳ）には、タイマカウンタを利用して当該ＨＩ状態が維持される時間のカウントを開始する（ステップＳ３００３）。

検知信号ＳＧ２のＨＩ状態の継続時間が１２．８μｓに満たなかった場合（ステップＳ３００４：ＮＯ）には、タイマカウンタによるカウントを停止して、再び検知信号ＳＧ２がＨＩ状態となるまで待機する。また、検知信号ＳＧ２のＨＩ状態が１２．８μｓ以上継続された場合（ステップＳ３００４：ＹＥＳ，ステップＳ３００５：ＹＥＳ）には、タイマカウンタによる時間のカウントを停止して、コントロール側ＣＰＵ４０６の出力端子ＴＢ８から第１ラッチレジスタ４０７及び第３ラッチレジスタ４０９に対してラッチ信号を送信する（ステップＳ３００８）。

その後、ステップＳ３００９ではコントロール側ＣＰＵ４０６の入力端子ＴＢ１に入力されている検知信号ＳＧ２がＬＯＷ状態であるか否かについて判定し、検知信号ＳＧ２がＨＩ状態である場合（ステップＳ３００９：ＮＯ）には、検知信号ＳＧ２がＬＯＷ状態となるまで待機する。そして、検知信号ＳＧ２がＬＯＷ状態となった場合（ステップＳ３００９：ＹＥＳ）には、ステップＳ３０１０にてタイマカウンタを利用して当該ＬＯＷ状態が継続される時間のカウントを開始する。

続くステップＳ３０１１では検知信号ＳＧ２がＬＯＷ状態であるか否かの判定を行い、ＬＯＷ状態である場合（ステップＳ３０１１：ＹＥＳ）にはステップＳ３０１２にて検知信号ＳＧ２の立ち下がりから１２．８μｓが経過したか否かについて判定する。そして、検知信号ＳＧ２の立ち下がりから１２．８μｓが経過していない場合（ステップＳ３０１２：ＮＯ）には、ステップＳ３０１１に戻る。また、ステップＳ３０１１にて、検知信号ＳＧ２がＨＩ状態であった場合（ステップＳ３０１１：ＮＯ）には、ステップＳ３０１３にてタイマカウンタによる時間のカウントを停止して、ステップＳ３００９の処理に戻る。

また、ステップＳ３０１２にて、コントロール側ＣＰＵ４０６の入力端子ＴＢ１に入力されている検知信号ＳＧ２がＬＯＷ状態に立ち下がってから１２．８μｓが経過した場合（ステップＳ３０１２：ＹＥＳ）には、ステップＳ３０１４にてタイマカウンタによる時間のカウントを停止する。続くステップＳ３０１５では、出力端子ＴＢ９から第２ラッチレジスタ４０８に対してラッチ信号を送信して、ステップＳ３００１に戻る。

このように、プログラムを利用して動作するコントロール側ＣＰＵ４０６が当該コントロール側ＣＰＵ４０６の入力端子ＴＢ１に入力されている検知信号ＳＧ２がＨＩ状態に立ち上がり、当該ＨＩ状態が１２．８μｓ維持されたタイミングと、検知信号ＳＧ２がＬＯＷ状態に立ち下がり、当該ＬＯＷ状態が１２．８μｓ維持されたタイミングとのそれぞれにおいて、ラッチ信号を送信することにより、制御ＩＣ１４８が利用できる同期しない乱数の数値情報を増加させることができる。また、コントロール側ＣＰＵ４０６の出力端子ＴＢ８から第１ラッチレジスタ４０７と第３ラッチレジスタ４０９とに出力することにより、スタートレバー４１操作の開始を契機としてラッチレジスタ４０７～４０９に書き込まれる乱数の数値情報を増やすことができる。

本実施形態において制御ＩＣ１４８は、第１乱数及び第３乱数を用いて上記第４の実施形態における抽選処理（図４３）と同じ抽選処理を行う。具体的には、第１乱数は役の当否判定に用いられる。当該役の当否判定が非ＢＢ状態において行われ、第１チェリー当選となった場合には、第２チェリー当選となったか否かの当否判定に第３乱数が用いられる。また、通常遊技状態ＳＴ１からＢＢ状態ＳＴ２となった場合において、当該ＢＢ状態ＳＴ２の最後のゲームでは、ＡＴ状態ＳＴ３へ移行するか否かを決定するための移行抽選Ｌ１にも第３乱数が用いられる。

次に、本実施形態において、第２乱数を用いて行われる抽選について説明する。本実施形態では、ＡＴ状態ＳＴ３においてＡＴ状態カウンタが「０」となった場合に、ＡＴ状態ＳＴ３を継続するか否かについて決定するための継続抽選が行われる。第２乱数はＡＴ状態管理処理にて行われる継続抽選に用いられる。

制御ＩＣ１４８にて実行されるＡＴ状態の管理処理について、図６３を参照しながら説明する。ＡＴ状態の管理処理は、遊技終了時の対応処理（図４６）のステップＳ１９０６にて実行される処理である。

先ずステップＳ３１０１では、ＡＴ状態カウンタの値が「０」であるか否かについて判定する。ＡＴ状態カウンタの値が「０」でないことは、現在ＡＴ状態ＳＴ３であることを意味する。ＡＴ状態である場合（ステップＳ３１０１：ＮＯ）には、ステップＳ３１０２にて準備状態フラグの値が「０」であるか否かについて判定する。準備状態フラグの値が「０」である場合（ステップＳ３１０２：ＹＥＳ）には、ＡＴ状態ＳＴ３のベース状態ＳＴ３２であることを意味するため、ステップＳ３１０３にて、ＡＴ状態カウンタに設定されている値から「１」を減算する。

ステップＳ３１０２にて否定判定を行った後、又はステップＳ３１０３にて減算処理を行った後、ステップＳ３１０４では、第１チェリー入賞又は第２チェリー入賞のどちらかが成立しているか否かについて判定する。第１チェリー入賞が成立していない状態であり、且つ、第２チェリー入賞が成立していない状態である場合（ステップＳ３１０４：ＮＯ）には、ステップＳ３１０５にてＡＴ状態カウンタの値が「０」であるか否かについて判定する。ＡＴ状態カウンタの値が「０」でない場合（ステップＳ３１０５：ＮＯ）には、ＡＴ状態ＳＴ３のベース状態ＳＴ３２が継続している状態、又は準備状態ＳＴ３１であることを意味するため、そのまま本ＡＴ状態管理処理を終了する。

ＡＴ状態カウンタの値が「０」であり、ＡＴ状態ＳＴ３のベース状態ＳＴ３２が終了するタイミングである場合（ステップＳ３１０５：ＹＥＳ）には、ステップＳ３１０６及びステップＳ３１０７において、ＡＴ状態ＳＴ３が継続されるか否かについて判定する継続抽選を実行する。当該継続抽選において、当選した場合にはＡＴ状態ＳＴ３が継続し、当選しなかった場合には、ＡＴ状態ＳＴ３が終了して通常遊技状態ＳＴ１となる。

ステップＳ３１０６では、第３判定値ＤＶ３に第２乱数を設定するとともに、当該第３判定値ＤＶ３に「１３１０７」を加算して新たな第３判定値ＤＶ３を算出する。続くステップＳ３１０７では、ステップＳ３１０５にて算出した第３判定値ＤＶ３が「６５５３５」を越えているか否かについて判定する。第３判定値ＤＶ３が「６５５３５」を越えている場合（ステップＳ３１０７：ＹＥＳ）には、継続抽選において当選したことを意味するため、ステップＳ３１０８にてＡＴ状態カウンタに「３０」を加算し、ステップＳ３１０９にて、サブ側ＭＰＵ１５２に対して継続コマンドを送信して、本ＡＴ状態管理処理を終了する。

継続コマンドを受信したサブ側ＭＰＵ１５２は継続時の演出設定処理を実行する。継続時の演出設定処理では、継続抽選において当選したことを上部ランプ６４、スピーカ６５及び画像表示装置６６を用いて遊技者に知らせるために、データ設定を行う。

ステップＳ３１０７において、第３判定値ＤＶ３が「６５５３５」を越えなかった場合には、ステップＳ３１２０にて、サブ側ＭＰＵ１５２に対してＡＴ状態終了コマンドを送信して、本ＡＴ状態管理処理を終了する。継続抽選において、継続当選となる確率は１／５である。

また、ステップＳ３１０４にて第１チェリー入賞が成立している状態又は第２チェリー入賞が成立している状態であった場合には、ステップＳ３１２１にてＡＴ状態カウンタの加算処理を行って、本ＡＴ状態管理処理を終了する。当該ＡＴ状態の加算処理では、上記第４の実施形態のＡＴ状態管理処理（図４８）におけるステップＳ２０１０～ステップＳ２０１４の処理が実行される。

具体的には、第１チェリー入賞が成立している場合に（ステップＳ２０１０：ＹＥＳ）、ＡＴ状態カウンタに「３０」を加算するとともに（ステップＳ２０１１）、第２チェリー入賞が成立している場合に（ステップＳ２０１２：ＹＥＳ）、ＡＴ状態カウンタに「３００」を加算する（ステップＳ２０１３）。そして、ＡＴ状態カウンタに加算を行った後、サブ側ＭＰＵ１５２に対して加算コマンドを送信して（ステップＳ２０１４）、本ＡＴ状態カウンタの加算処理を終了する。

ＡＴ状態管理処理（図６３）の説明に戻り、ステップＳ３１０１にてＡＴ状態カウンタの値が「０」であることは、現在非ＡＴ状態であることを意味する。この場合には、ステップＳ３１２２にてＡＴ状態開始処理を行って、本ＡＴ状態管理処理を終了する。当該ＡＴ状態開始処理では、上記第４の実施形態のＡＴ状態管理処理（図４８）におけるステップＳ２００２～ステップＳ２００７の処理が実行される。

具体的には、第１チェリー入賞が成立している場合に（ステップＳ２００２：ＹＥＳ）、ＡＴ状態カウンタに「３０」を設定する（ステップＳ２００３）。そして、準備状態フラグに「１」を設定し（ステップＳ２００６）、サブ側ＭＰＵ１５２に対してＡＴ状態開始コマンドを送信して（ステップＳ２００７）、本ＡＴ状態開始処理を終了する。また、第２チェリー入賞が成立している場合に（ステップＳ２００２：ＮＯ，ステップＳ２００４：ＹＥＳ）、ＡＴ状態カウンタに「３００」を設定する（ステップＳ２００５）。そして、準備状態フラグに「１」を設定し（ステップＳ２００６）、サブ側ＭＰＵ１５２に対してＡＴ状態開始コマンドを送信して（ステップＳ２００７）、本ＡＴ状態開始処理を終了する。また、ＡＴ状態ＳＴ３となるための条件が成立していない場合（ステップＳ２００２：ＮＯ，ステップＳ２００４：ＮＯ）にはそのまま本ＡＴ状態開始処理を終了する。

以上のとおり、第１ラッチレジスタ４０７に接続されている第１乱数カウンタ４１６において乱数を発生させる方法は、第３ラッチレジスタ４０９に接続されている第２乱数カウンタ４１７において乱数を発生させる方法とは異なる。また、第１乱数カウンタ４１６において乱数が更新される時間間隔と第２乱数カウンタ４１７において乱数が更新される時間間隔とは異なる。このため、第１乱数を取得するタイミングと第３乱数を取得するタイミングが同じであっても、第３乱数を第１乱数とは異なるものとすることができる。このように、異なる周期で更新される２つの乱数を用いて役の当否抽選を行うことにより、一様性の高い乱数に基づいた抽選とすることができ、遊技の興趣向上を図ることができる。

＜第８の実施形態＞
本実施形態では、パチンコ機（図示略）において、ラッチ済みステータス１１３（図６６）に「１」が設定されていることを条件の１つとして、制御ＩＣ２７１（図６６）が当該制御ＩＣ２７１の入力端子ＴＡ１３（図６６）に入力されている大当たり乱数を取得する。以下、遊技機の一種であるパチンコ遊技機（以下、「パチンコ機」という）について、図面に基づいて説明する。

先ず本実施形態のパチンコ機が備えている遊技盤２２４の構成について図６４に基づいて説明する。図６４は遊技盤２２４の正面図である。

遊技盤２２４には、遊技領域ＰＡの外縁の一部を区画するようにして内レール部２２５と外レール部２２６とが取り付けられており、これら内レール部２２５と外レール部２２６とにより誘導手段としての誘導レールが構成されている。ここで、遊技領域ＰＡに向かって遊技球を発射する遊技球発射機構（図示略）は、遊技領域ＰＡの右側下方に設置されており、当該遊技球発射機構から発射された遊技球は誘導レールにより遊技領域ＰＡの上部に案内されるようになっている。

遊技盤２２４には、前後方向に貫通する大小複数の開口部が形成されている。各開口部には一般入賞口２３１、特電入賞装置２３２、第１作動口２３３、第２作動口２３４、スルーゲート２３５、可変表示ユニット２３６、特図ユニット２３７及び普図ユニット２３８等がそれぞれ設けられている。

スルーゲート２３５への入球が発生したとしても遊技球の払い出しは実行されない。一方、一般入賞口２３１、特電入賞装置２３２、第１作動口２３３及び第２作動口２３４への入球が発生すると、所定数の遊技球の払い出しが実行される。当該賞球個数について具体的には、第１作動口２３３への入球が発生した場合又は第２作動口２３４への入球が発生した場合には、３個の賞球の払い出しが実行され、一般入賞口２３１への入球が発生した場合には、１０個の賞球の払い出しが実行され、特電入賞装置２３２への入球が発生した場合には、１５個の賞球の払い出しが実行される。

なお、上記賞球個数は任意であり、例えば、第２作動口２３４の方が第１作動口２３３よりも賞球個数が少ないものの具体的な賞球個数が上記ものとは異なる構成としてもよく、第２作動口２３４の方が第１作動口２３３よりも賞球個数が多い構成としてもよい。

その他に、遊技盤２２４の最下部にはアウト口２２４ａが設けられており、各種入賞口等に入らなかった遊技球はアウト口２２４ａを通って遊技領域ＰＡから排出される。また、遊技盤２２４には、遊技球の落下方向を適宜分散、調整等するために多数の釘２２４ｂが植設されているとともに、風車等の各種部材が配設されている。

ここで、入球とは所定の開口部を遊技球が通過することを意味し、開口部を通過した後に遊技領域ＰＡから排出される態様だけでなく、開口部を通過した後に遊技領域ＰＡから排出されることなく遊技領域ＰＡの流下を継続する態様も含まれる。但し、以下の説明では、アウト口２２４ａへの遊技球の入球と明確に区別するために、一般入賞口２３１、特電入賞装置２３２、第１作動口２３３、第２作動口２３４及びスルーゲート２３５への遊技球の入球を、入賞とも表現する。

第１作動口２３３及び第２作動口２３４は、作動口装置としてユニット化されて遊技盤２２４に設置されている。第１作動口２３３及び第２作動口２３４は共に上向きに開放されている。また、第１作動口２３３が上方となるようにして両作動口２３３，２３４は鉛直方向に並んでいる。第２作動口２３４には、左右一対の可動片よりなるガイド片としての普電役物２３４ａが設けられている。普電役物２３４ａの閉鎖状態では遊技球が第２作動口２３４に入賞できず、普電役物２３４ａが開放状態となることで第２作動口２３４への入賞が可能となる。

ここで、第１作動口２３３及び第２作動口２３４に対しては、両作動口２３３，２３４に対して共通となる一の作動口入賞検知センサが設けられており、第１作動口２３３に入球した遊技球は当該作動口入賞検知センサにより検知されるとともに、第２作動口２３４に入球した遊技球も当該作動口入賞検知センサにより検知される。

図６５を参照しながら、両作動口２３３，２３４に共通して設けられた作動口入賞検知センサ２４５にて遊技球を検知するための構成について説明する。図６５は作動口用回収通路２４６及び作動口入賞検知センサ２４５を説明するための作動口用回収通路２４６の縦断面図である。

作動口用回収通路２４６には、遊技球が通過可能な通路領域２４６ａが形成されている。通路領域２４６ａは、縦方向に延びている。通路領域２４６ａは、１個の遊技球の通過は可能とするが、同一の位置を複数の遊技球が並んだ状態で通過することがないように、その通路幅が設定されている。

作動口入賞検知センサ２４５は、通路領域２４６ａの途中位置に設けられており、通路領域２４６ａを通過する遊技球を検知する。作動口入賞検知センサ２４５は、磁気検知タイプの近接センサにて構成されており、遊技球の通過を検知するための検知部２４５ａを備えている。検知部２４５ａには、通過部又は検知領域として、作動口入賞検知センサ２４５の厚み方向に貫通した貫通孔２４５ｂが形成されている。貫通孔２４５ｂは、貫通方向に対して直交する方向の断面が円形状となるように形成されている。また、貫通孔２４５ｂは、その全体に亘って同一方向に延びるように形成されているとともに、その全体に亘って孔の直径が同一又は略同一となっている。孔の直径は、遊技球の直径１１．０ｍｍよりも若干大きい１１．５ｍｍとなっている。作動口入賞検知センサ２４５は、通路領域２４６ａの軸線に対して貫通孔２４５ｂの軸線が同一直線上となるように設置されている。これにより、通路領域２４６ａを落下する遊技球が貫通孔２４５ｂを通過することとなる。

作動口入賞検知センサ２４５は、貫通孔２４５ｂを遊技球が通過することにより信号形態が変化する検知信号ＳＧ４を出力する。詳細には、検知部２４５ａには、貫通孔２４５ｂの外周側に沿うようにして図示しない検出コイルが内蔵されており、さらには作動口入賞検知センサ２４５には検出コイルを一部とする発振回路、検波回路、コンパレータ回路及び出力回路を有する図示しないセンサ基板が内蔵されている。これにより、貫通孔２４５ｂ内に遊技球が存在している場合には、検出コイルを磁束が貫き、発振が停止する。

作動口入賞検知センサ２４５は、上記発振の停止に基づき検知信号ＳＧ４の信号形態を変化させる。詳細には、作動口入賞検知センサ２４５は、貫通孔２４５ｂ内に遊技球が存在していない状況（発振している状況）では検知信号ＳＧ４として非検知対応信号であるＬＯＷ信号を出力する。そして、作動口入賞検知センサ２４５は、貫通孔２４５ｂ内に遊技球が存在している状況（発振が停止している状況）では検知信号ＳＧ４として検知対応信号であるＨＩ信号を出力する。つまり、遊技球が貫通孔２４５ｂを通過することにより、検知信号ＳＧ４が立ち上がる。当該立ち上がりを把握することにより、遊技球の入賞を検知することが可能となる。

なお、貫通孔２４５ｂ内に遊技球が存在していない状況では非検知対応信号であるＨＩ信号を出力し、貫通孔２４５ｂ内に遊技球が存在している状況では検知対応信号であるＬＯＷ信号を出力する構成としてもよい。また、検知信号ＳＧ４の立ち下がりを把握することにより、遊技球の入賞を検知する構成としてもよい。

図６４の説明に戻り、第２作動口２３４よりも遊技球の流下方向の上流側に、スルーゲート２３５が設けられている。スルーゲート２３５は縦方向に貫通した図示しない貫通孔を有しており、スルーゲート２３５に入賞した遊技球は入賞後に遊技領域ＰＡを流下する。これにより、スルーゲート２３５に入賞した遊技球が第２作動口２３４へ入賞することが可能となっている。

スルーゲート２３５への入賞に基づき第２作動口２３４の普電役物２３４ａが閉鎖状態から開放状態に切り換えられる。具体的には、スルーゲート２３５への入賞をトリガとして内部抽選が行われるとともに、遊技領域ＰＡにおいて遊技球が通過しない領域である右下の隅部に設けられた普図ユニット２３８の普図表示部２３８ａにて絵柄の変動表示が行われる。そして、内部抽選の結果が電役開放当選であり当該結果に対応した停止結果が表示されて普図表示部２３８ａの変動表示が終了された場合に電役開放状態へ移行する。電役開放状態では、普電役物２３４ａが所定の態様で開放状態となる。

なお、普図表示部２３８ａは、複数のセグメント発光部が所定の態様で配列されてなるセグメント表示器により構成されている。また、普図ユニット２３８において、普図表示部２３８ａに隣接した位置には、普図保留表示部２３８ｂが設けられている。遊技球がスルーゲート２３５に入賞した個数は最大４個まで保留され、普図保留表示部２３８ｂの点灯によってその保留個数が表示されるようになっている。

第１作動口２３３又は第２作動口２３４への入賞をトリガとして当たり抽選が行われる。そして、当該抽選結果は特図ユニット２３７及び可変表示ユニット２３６の図柄表示装置２４１における表示演出を通じて明示される。

特図ユニット２３７について詳細には、特図ユニット２３７には特図表示部２３７ａが設けられている。特図表示部２３７ａの表示領域は図柄表示装置２４１の表示面２４１ａよりも狭い。特図表示部２３７ａでは、第１作動口２３３への入賞又は第２作動口２３４への入賞をトリガとして当たり抽選が行われることで絵柄の変動表示又は所定の表示が行われる。そして、抽選結果に対応した結果が表示される。なお、特図表示部２３７ａは、複数のセグメント発光部が所定の態様で配列されてなるセグメント表示器により構成されているが、これに限定されることはなく、液晶表示装置、有機ＥＬ表示装置、ＣＲＴ又はドットマトリックス表示器等その他のタイプの表示装置によって構成されていてもよい。また、特図表示部２３７ａにて表示される絵柄としては、複数種の文字が表示される構成、複数種の記号が表示される構成、複数種のキャラクタが表示される構成又は複数種の色が表示される構成などが考えられる。

特図ユニット２３７において、特図表示部２３７ａに隣接した位置には、特図保留表示部２３７ｂが設けられている。遊技球が第１作動口２３３又は第２作動口２３４に入賞した個数は最大４個まで保留され、特図保留表示部２３７ｂの点灯によってその保留個数が表示されるようになっている。

図柄表示装置２４１について詳細には、図柄表示装置２４１は、液晶ディスプレイを備えた液晶表示装置として構成されており、後述する表示制御装置により表示内容が制御される。なお、図柄表示装置２４１は、液晶表示装置に限定されることはなく、プラズマディスプレイ装置、有機ＥＬ表示装置又はＣＲＴといった表示画面を有する他の表示装置であってもよく、ドットマトリクス表示器であってもよい。

図柄表示装置２４１では、第１作動口２３３への入賞又は第２作動口２３４への入賞に基づき特図表示部２３７ａにて絵柄の変動表示又は所定の表示が行われる場合にそれに合わせて図柄の変動表示又は所定の表示が行われる。なお、図柄表示装置２４１では、第１作動口２３３又は第２作動口２３４への入賞をトリガとした表示演出だけでなく、当たり当選となった後に移行する後述の開閉実行モード中の表示演出などが行われる。

第１作動口２３３への入賞又は第２作動口２３４への入賞に基づく当たり抽選にて大当たり当選となった場合には、特電入賞装置２３２への入賞が可能となる開閉実行モードへ移行する。特電入賞装置２３２は、遊技盤２２４の背面側へと通じる図示しない大入賞口を備えているとともに、当該大入賞口を開閉する開閉扉２３２ａを備えている。開閉扉２３２ａは、閉鎖状態及び開放状態のいずれかに配置される。具体的には、開閉扉２３２ａは、通常は遊技球が入賞できない閉鎖状態になっており、内部抽選において開閉実行モードへの移行に当選した場合に遊技球が入賞可能な開放状態に切り換えられるようになっている。ちなみに、開閉実行モードとは、当たり結果となった場合に移行することとなるモードである。なお、閉鎖状態では入賞が不可ではないが開放状態よりも入賞が発生しづらい状態となる構成としてもよい。

＜ハード乱数を用いた抽選に係る構成＞
次に、本実施形態のパチンコ機における主制御基板２６１の構成について図６６のブロック図を用いて説明する。

主制御基板２６１はＭＰＵ２６２を備えている。また、ＭＰＵ２６２は制御ＩＣ２７１とハード乱数回路２６７とを備えている。制御ＩＣ２７１は、プログラムを利用して処理を実行するＣＰＵであり、タイマ割込み処理（図６８）等を実行するためのプログラムが記憶されているＲＯＭ２６３と、情報を一時記憶するための領域を備えているＲＡＭ２６４とを備えている。また、制御ＩＣ２７１は入力端子ＴＡ１１～ＴＡ１３及び出力端子ＴＡ１４，ＴＡ１５を備えている。

また、図６６に示すように、ハード乱数回路２６７は、大当たり乱数を更新するための更新回路１０１と、当該更新回路１０１にて更新される大当たり乱数が書き込まれるラッチレジスタ１０２と、検知信号ＳＧ４を利用して第１作動口２３３又は第２作動口２３４への入賞が発生したタイミングを把握することができるコントロール回路３０３と、を備えている。

コントロール回路３０３は、プログラムを利用して処理を実行するＣＰＵ３０４を備えている。ここで、コントロール回路３０３が備えているＣＰＵ３０４をコントロール側ＣＰＵ３０４とする。コントロール側ＣＰＵ３０４は、管理動作を実行するためのプログラムが記憶されているＲＯＭ３０５と、情報を一時記憶するための領域を有しているＲＡＭ３０６と、入力端子ＴＢ１１，ＴＢ１２，ＴＢ１５と、出力端子ＴＢ１３，ＴＢ１４と、を備えている。

ここで、コントロール側ＣＰＵ３０４にて実行される管理動作は、上記第１の実施形態の管理動作（図１９）と同じである。具体的には、コントロール側ＣＰＵ３０４に入力されている検知信号ＳＧ４のＬＯＷ状態からＨＩ状態への立ち上がりを検出し、当該検出のタイミングから１２．８μｓが経過するまで検知信号ＳＧ４のＨＩ状態が維持されたと判定することを条件として、ラッチレジスタ１０２にパルス信号であるラッチ信号を送信するとともに、ラッチ済みステータス１１３に「１」を設定する。本実施形態における管理動作の詳細については後述する。

次に、作動口入賞検知センサ２４５と制御ＩＣ２７１との接続態様、及び作動口入賞検知センサ２４５とハード乱数回路２６７との接続態様について説明する。図６６に示すように、作動口入賞検知センサ２４５から出る１本の信号線は主制御基板２６１上の分岐点３１１において２本に分岐している。当該信号線の一方は制御ＩＣ２７１の入力端子ＴＡ１１に接続されているとともに、当該信号線の他方はハード乱数回路２６７を構成しているコントロール側ＣＰＵ３０４の入力端子ＴＢ１１に接続されている。このため、分岐後の一方の信号線にノイズが混入した場合に、当該ノイズの影響が他方にまで及ぶ事態を避けることができる。

次に、更新回路１０１について説明する。更新回路１０１は上記第１の実施形態の更新回路１０１（図６）と同じ構成である。具体的には、更新回路１０１は、クロック回路１０４と、乱数発生回路１０６と、乱数カウンタ１０５と、を備えている。クロック回路１０４は、上記第１の実施形態のクロック回路１０４と同様に、所定の周波数（例えば１６ＭＨｚ）のクロック信号を出力する。更新回路１０１は、当該更新回路１０１内のクロック回路１０４が出力するクロック信号に基づいて動作する。一方、制御ＩＣ２７１は、当該制御ＩＣ２７１内のクロック回路（図示略）が出力するクロック信号に基づいて動作する。このため、更新回路１０１における乱数の更新タイミングは制御ＩＣ２７１にて実行されている処理に影響されない。

また、乱数カウンタ１０５は、上記第１の実施形態の乱数カウンタ１０５と同様に、１６個の乱数カウンタ用Ｄ－ＦＦ１０５ａ～１０５ｐ（図６）から構成されており、２バイトの記憶領域を有している。当該乱数カウンタ１０５には「１」～「６５５３５」の大当たり乱数が記憶される。

乱数カウンタ用Ｄ－ＦＦ１０５ａ～１０５ｐのＣＬＫ端子にはクロック回路１０４から出力されるクロック信号が入力される。具体的には、クロック回路１０４から出た信号線は、分岐点において１６本に分岐し、１６個の乱数カウンタ用Ｄ－ＦＦ１０５ａ～１０５ｐのＣＬＫ端子に接続されている。

更新回路１０１では、クロック回路１０４が出力するクロック信号の立ち上がりに同期して、乱数カウンタ１０５に記憶されている乱数が更新される。乱数の更新間隔は、クロック信号の周期であり、詳細には６２．５ｎｓｅｃである。既に説明したとおり、制御ＩＣ２７１にて実行されるタイマ割込み処理の実行周期は４ｍｓｅｃであるため、乱数の更新間隔は、タイマ割込み処理の実行周期よりも十分に短いものとなっている。乱数カウンタ用Ｄ－ＦＦ１０５ａ～１０５ｐのＱ端子から出力される数値情報は６２．５ｎｓｅｃの周期で更新される。

ここで、乱数カウンタ１０５に記憶される乱数は１６桁の２進数である。そして、更新回路１０１で更新される乱数はＭ系列乱数である。当該Ｍ系列乱数は周期を有する疑似乱数である。更新回路１０１にて更新されるＭ系列乱数の周期は「６５５３５」である。当該Ｍ系列乱数では１周期内に「１」～「６５５３５」の各数字が１回ずつ現れるため、大当たりとなる確率を大当たり乱数として用いる数値情報の数に応じて設定することができる。

なお、乱数カウンタ１０５で更新される乱数はＭ系列乱数に限られない。例えば、更新回路１０１が更新タイミングを迎える度に乱数カウンタ１０５に記憶されている乱数に「１」が加算され、乱数カウンタ１０５の値が「６５５３５」となった場合に、乱数カウンタ１０５が「０」クリアされて、再び「１」が加算されていく構成としてもよい。要は、大当たり乱数を用いて行われる大当たりの当否判定結果が特定の結果に偏らない構成であればよい。

次に、更新回路１０１の乱数カウンタ１０５に記憶されている乱数の数値情報が書き込まれるラッチレジスタ１０２について説明する。ラッチレジスタ１０２は、上述した第１の実施形態のラッチレジスタ１０２（図６）と同じ構成であり、１６個のラッチレジスタ用Ｄ－ＦＦ１０２ａ～１０２ｐ（図６）から構成されている。

ラッチレジスタ用Ｄ－ＦＦ１０２ａ～１０２ｐのＤ端子には、乱数カウンタ用Ｄ－ＦＦ１０５ａ～１０５ｐのＱ端子から出る信号線が接続されている。詳細には、更新回路１０１の乱数カウンタ１０５に記憶される数値情報、及びラッチレジスタ１０２に記憶される数値情報は共に１６桁の２進数である。乱数カウンタ１０５においてｎ桁目の数値情報が記憶される乱数カウンタ用Ｄ－ＦＦ１０５ａ～１０５ｐのＱ端子は、ラッチレジスタ１０２においてｎ桁目の数値情報を記憶するラッチレジスタ用Ｄ－ＦＦ１０２ａ～１０２ｐのＤ端子と接続されている。ここで、ｎは１～１６の自然数である。

ラッチレジスタ用Ｄ－ＦＦ１０２ａ～１０２ｐのＣＬＫ端子は、コントロール側ＣＰＵ３０４の出力端子ＴＢ１４と信号線で接続されている。詳細には、コントロール側ＣＰＵ３０４の出力端子ＴＢ１４から出る１本の信号線が１６本に分岐して各ラッチレジスタ用Ｄ－ＦＦ１０２ａ～１０２ｐのＣＬＫ端子に入る構成である。また、ラッチレジスタ用Ｄ－ＦＦ１０２ａ～１０２ｐのＱ端子は制御ＩＣ２７１の入力端子ＴＡ１３に接続されている。

また、コントロール側ＣＰＵ３０４は、当該コントロール側ＣＰＵ３０４に入力されている検知信号ＳＧ４がＬＯＷ状態からＨＩ状態に立ち上がり、当該ＨＩ状態が一定時間（１２．８μｓ）維持された場合に、出力端子ＴＢ１４からラッチレジスタ用Ｄ－ＦＦ１０２ａ～１０２ｐのＣＬＫ端子に対してラッチ信号を出力する。

このため、コントロール側ＣＰＵ３０４が出力端子ＴＢ１４からラッチレジスタ用Ｄ－ＦＦ１０２ａ～１０２ｐのＣＬＫ端子に対してラッチ信号を送信することにより、乱数カウンタ１０５に記憶されている大当たり乱数の数値情報がラッチレジスタ１０２に書き込まれるとともに、ラッチレジスタ１０２に書き込まれた大当たり乱数の数値情報がラッチレジスタ用Ｄ－ＦＦ１０２ａ～１０２ｐのＱ端子から制御ＩＣ２７１の入力端子ＴＡ１３に対して出力される。

次に、ラッチ済みステータス１１３について説明する。図６６に示すように、コントロール回路３０３は、乱数カウンタ１０５に記憶されていた乱数がラッチレジスタ１０２に書き込まれるタイミングで「１」が設定されるラッチ済みステータス１１３を備えている。本実施形態におけるラッチ済みステータス１１３は、上述した第１の実施形態のラッチ済みステータス１１３（図６）と同じ構成であり、出力端子としてＱ端子１１３ａを備えているとともに、入力端子としてＴ端子１１３ｂ及びＣＬＲ端子１１３ｃを備えている。

ラッチ済みステータス１１３のＴ端子１１３ｂはコントロール側ＣＰＵ３０４の出力端子ＴＢ１３と１本の信号線で接続されている。コントロール側ＣＰＵ３０４は、ラッチ済みステータス１１３に「０」が設定されている状態において、ラッチ済みステータス１１３のＴ端子１１３ｂにパルス信号を送信することにより、ラッチ済みステータス１１３のＱ端子１１３ａから出力されている信号を反転させて、ラッチ済みステータス１１３に「１」を設定する。

具体的には、コントロール側ＣＰＵ３０４は、コントロール側ＣＰＵ３０４の入力端子ＴＢ１１に入力されている検知信号ＳＧ４がＬＯＷ状態からＨＩ状態に立ち上がったことを検出し、当該ＨＩ状態が１２．８μｓ以上継続したと判定したタイミングにおいて、出力端子ＴＢ１４からラッチレジスタ用Ｄ－ＦＦ１０２ａ～１０２ｐのＣＬＫ端子にラッチ信号を送信するとともに、出力端子ＴＢ１３からラッチ済みステータス１１３のＴ端子１１３ｂにパルス信号を送信してラッチ済みステータス１１３に「１」を設定する。このため、ラッチレジスタ１０２に乱数カウンタ１０５に記憶されている乱数の数値情報が書き込まれるタイミングにおいて、ラッチ済みステータス１１３に「１」が設定される。

ここで、コントロール側ＣＰＵ３０４は、ラッチ済みステータス１１３に「０」が設定されていることを条件として、出力端子ＴＢ１３からラッチ済みステータス１１３のＴ端子１１３ｂに対して出力している信号を立ち上げてラッチ済みステータス１１３のＱ端子１１３ａから出力されている信号をＬＯＷ状態からＨＩ状態に反転させる。これにより、ラッチ済みステータス１１３に「１」が設定されている状態となる。ラッチ済みステータス１１３に既に「１」が設定されている場合には、コントロール側ＣＰＵ３０４はパルス信号を送信しないため、ラッチ済みステータス１１３に「１」が設定されている状態が維持される。

コントロール側ＣＰＵ３０４の入力端子ＴＢ１１にノイズが入ることによりラッチ済みステータス１１３に「１」が設定されることが考えられる。この場合、制御ＩＣ２７１に入力されている検知信号ＳＧ４は立ち上がらないため、開始可能フラグ１４４ａに「１」は設定されない。この状態で第１作動口２３３又は第２作動口２３４への入賞が発生すると、ラッチ済みステータス１１３に設定されている「１」が維持されたままラッチレジスタ１０２に記憶されている数値情報が今回の作動口２３３，２３４への入賞に対応した大当たり乱数の数値情報に更新される。このように、ラッチ済みステータス１１３に「１」が設定されている状態で作動口２３３，２３４への入賞が発生した場合にラッチレジスタ１０２に記憶されている乱数が更新される構成とすることにより、ノイズを契機としてラッチレジスタ１０２に記憶された乱数が役の当否判定に利用される事態を回避することができる。

また、ラッチ済みステータス１１３のＱ端子１１３ａから出ている信号線はコントロール回路３０３上で２本に分岐しており、分岐後の信号線の一方が制御ＩＣ２７１の入力端子ＴＡ１２に接続されているとともに、分岐後の信号線の他方がコントロール側ＣＰＵ３０４の入力端子ＴＢ１２に接続されている。このため、ラッチ済みステータス１１３のＱ端子１１３ａから出ている信号は制御ＩＣ２７１の入力端子ＴＡ１２とコントロール側ＣＰＵ３０４の入力端子ＴＢ１２とのそれぞれに入力される。

制御ＩＣ２７１は、入力端子ＴＡ１２に入力されている信号を把握することにより、コントロール回路３０３のラッチ済みステータス１１３に「１」が設定されているか否かについて判定することができる。また、コントロール側ＣＰＵ３０４は、入力端子ＴＢ１２に入力されている信号を把握することにより、ラッチ済みステータス１１３に「１」が設定されているか否かについて判定することができる。

また、ラッチ済みステータス１１３のＣＬＲ端子１１３ｃは１本の信号線で制御ＩＣ２７１の出力端子ＴＡ１４と接続されている。制御ＩＣ２７１は、ラッチ済みステータス１１３のＣＬＲ端子１１３ｃに出力する信号をＬＯＷ状態からＨＩ状態に立ち上げることにより、ラッチ済みステータス１１３を「０」クリアすることができる。

コントロール側ＣＰＵ３０４は、当該コントロール側ＣＰＵ３０４の入力端子ＴＢ１１に入力されている検知信号ＳＧ４がＬＯＷ状態からＨＩ状態に立ち上がったことを検出した場合に、タイマカウンタを利用して当該ＨＩ状態が１２．８μｓ維持されたか否かの判定を行う。詳細には、コントロール側ＣＰＵ３０４の入力端子ＴＢ１１に入力されている検知信号ＳＧ４のＬＯＷ状態からＨＩ状態への立ち上がりを検出したタイミングにおいてタイマカウンタによるカウントを開始する。カウントが開始されるとタイマカウンタは０．１μｓ単位で時間をカウントする。タイマカウンタが１２．８μｓをカウントし終わるまで検知信号ＳＧ４のＨＩ状態が維持されなかった場合には、タイマカウンタはリセットされる。

次に、制御ＩＣ２７１が当該制御ＩＣ２７１の入力端子ＴＡ１３に入力されている大当たり乱数を格納する条件について説明する。制御ＩＣ２７１は、４ｍｓ周期で実行されるタイマ割込み処理（図６８）の中で、制御ＩＣ２７１に入力されている検知信号ＳＧ４の立ち上がりが検出されたこと、ラッチ済みステータス１１３に「１」が設定されていること、及び保留個数が上限個数に達していないことを条件として、制御ＩＣ２７１の入力端子ＴＡ１３に入力されている大当たり乱数を格納する。

作動口２３３，２３４への入賞が発生するタイミングは、制御ＩＣ２７１にてタイマ割込み処理が行われるタイミングに影響されない任意のタイミングである。このため、コントロール側ＣＰＵ３０４の入力端子ＴＢ１１に入力されている検知信号ＳＧ４が立ち上がってから１２．８μｓが経過する前にタイマ割込み処理が実行される場合がある。このとき、制御ＩＣ２７１の入力端子ＴＡ１３に入力されている大当たり乱数は前回の大当たり乱数である。この場合、ラッチ済みステータス１１３に「１」が設定されているという条件が満たされないため、制御ＩＣ２７１は今回のタイマ割込み処理の中で大当たり乱数を格納することはせず、次回のタイマ割込み処理の中で再度ラッチ済みステータス１１３に「１」が設定されているか否かの判定を行う。

コントロール側ＣＰＵ３０４の入力端子ＴＢ１１に入力されている検知信号ＳＧ４が立ち上がってからラッチ済みステータス１１３に「１」が設定されるまでの時間は１２．８μｓであり、タイマ割込み処理が実行される間隔である４ｍｓよりも短い時間である。このため、コントロール側ＣＰＵ３０４の入力端子ＴＢ１１に入力されている検知信号ＳＧ４が立ち上がってから１２．８μｓ後のタイミングにおいてラッチ済みステータス１１３に「１」が設定される場合には、制御ＩＣ２７１にて検知信号ＳＧ４の立ち上がりが検出されたタイミングにおけるタイマ割込み処理、又は当該タイミングで実行されるタイマ割込み処理の次回のタイマ割込み処理のいずれかにおいて、ラッチ済みステータス１１３に「１」が設定されていることを検出することができる。

ラッチ済みステータス１１３に「１」が設定されるタイミングにおいて制御ＩＣ２７１の入力端子ＴＡ１３に入力されている大当たり乱数が今回の作動口２３３，２３４への入賞に対応する大当たり乱数に更新されるため、ラッチ済みステータス１１３に「１」が設定されていることを条件として制御ＩＣ２７１が大当たり乱数を取得する構成とすることにより、制御ＩＣ２７１が更新前の大当たり乱数（前回の大当たり乱数）を取得することを回避することができる。

制御ＩＣ２７１は遊技に際し大当たり乱数を含む各種数値情報を用いて、当否判定、特図表示部２３７ａの表示の設定、図柄表示装置２４１の図柄表示の設定、普図表示部２３８ａの表示の設定などを行うこととしている。各種カウンタの構成について図６７を用いて説明する。図６７は、各種カウンタの構成を示す説明図である。

制御ＩＣ２７１は、各種抽選に際し、大当たり発生の抽選に使用する大当たり乱数と、大当たり種別を判定する際に使用する大当たり種別カウンタＣ２と、図柄表示装置２４１が外れ変動する際のリーチ発生抽選に使用するリーチ乱数カウンタＣ３と、特図表示部２３７ａ及び図柄表示装置２４１における表示継続時間を決定する変動種別カウンタＣＳと、を用いることとしている。さらに、第２作動口２３４の普電役物２３４ａを電役開放状態とするか否かの抽選に使用する普電開放カウンタＣ４を用いることとしている。なお、大当たり乱数は既に説明したとおりハード乱数回路２６７から提供され、大当たり種別カウンタＣ２、リーチ乱数カウンタＣ３、変動種別カウンタＣＳ及び普電開放カウンタＣ４は、ＲＡＭ２６４の抽選用カウンタエリア２８４ｂに設けられている。

各カウンタＣ２，Ｃ３，ＣＳ，Ｃ４は、その更新の都度前回値に１が加算され、最大値に達した後０に戻るループカウンタとなっており、これら各カウンタＣ２，Ｃ３，ＣＳ，Ｃ４は短時間間隔で更新される。ハード乱数回路２６７の大当たり乱数、並びに大当たり種別カウンタＣ２及びリーチ乱数カウンタＣ３の各数値情報は、第１作動口２３３への入賞が発生した場合又は第２作動口２３４への入賞が発生した場合に、ＲＡＭ２６４に取得情報記憶手段として設けられた保留格納エリア２８４ａに格納される。

保留格納エリア２８４ａは、保留用エリアＲＥと実行エリアＡＥとを備えている。保留用エリアＲＥは、第１保留エリアＲＥ１、第２保留エリアＲＥ２、第３保留エリアＲＥ３及び第４保留エリアＲＥ４を備えており、第１作動口２３３又は第２作動口２３４への入賞履歴に合わせて、大当たり乱数、並びに大当たり種別カウンタＣ２及びリーチ乱数カウンタＣ３の各数値情報が保留情報として、いずれかの保留エリアＲＥ１～ＲＥ４に格納される。

この場合、第１保留エリアＲＥ１～第４保留エリアＲＥ４には、第１作動口２３３又は第２作動口２３４への入賞が複数回連続して発生した場合に、第１保留エリアＲＥ１→第２保留エリアＲＥ２→第３保留エリアＲＥ３→第４保留エリアＲＥ４の順に各数値情報が時系列的に格納されていく。このように４つの保留エリアＲＥ１～ＲＥ４が設けられていることにより、第１作動口２３３又は第２作動口２３４への遊技球の入賞履歴が最大４個まで保留記憶されるようになっている。

なお、保留記憶可能な数は、４個に限定されることはなく任意であり、２個、３個又は５個以上といったように他の複数であってもよく、単数であってもよい。

実行エリアＡＥは、特図表示部２３７ａの変動表示を開始する際に、保留用エリアＲＥの第１保留エリアＲＥ１に格納された各数値情報を移動させるためのエリアであり、１遊技回の開始に際しては実行エリアＡＥに記憶されている各種数値情報に基づいて、当否判定などが行われる。

上記各カウンタについて詳細に説明する。

まず、普電開放カウンタＣ４について説明する。普電開放カウンタＣ４は、例えば、０～２５０の範囲内で順に１ずつ加算され、最大値に達した後０に戻る構成となっている。普電開放カウンタＣ４は定期的に更新され、スルーゲート２３５に遊技球が入賞したタイミングでＲＡＭ２６４の電役保留エリア２８４ｃに格納される。そして、所定のタイミングにおいて、その格納された普電開放カウンタＣ４の値によって普電役物２３４ａを開放状態に制御するか否かの抽選が行われる。

本パチンコ機では、普電役物２３４ａによるサポートの態様が相互に異なるように複数種類のサポートモードが設定されている。詳細には、サポートモードには、遊技領域に対して同様の態様で遊技球の発射が継続されている状況で比較した場合に、第２作動口２３４の普電役物２３４ａが単位時間当たりに開放状態となる頻度が相対的に高低となるように、高頻度サポートモードと低頻度サポートモードとが設定されている。

高頻度サポートモードと低頻度サポートモードとでは、普電開放カウンタＣ４を用いた電動役物開放抽選における電役開放状態当選となる確率は同一（例えば、共に４／５）となっているが、高頻度サポートモードでは低頻度サポートモードよりも、電役開放状態当選となった際に普電役物２３４ａが開放状態となる回数が多く設定されており、さらに１回の開放時間が長く設定されている。この場合、高頻度サポートモードにおいて電役開放状態当選となり普電役物２３４ａの開放状態が複数回発生する場合において、１回の開放状態が終了してから次の開放状態が開始されるまでの閉鎖時間は、１回の開放時間よりも短く設定されている。さらにまた、高頻度サポートモードでは低頻度サポートモードよりも、１回の電動役物開放抽選が行われてから次の電動役物開放抽選が行われる上で最低限確保される確保時間（すなわち、普図表示部２３８ａにおける１回の表示継続時間）が短く設定されている。

上記のとおり、高頻度サポートモードでは、低頻度サポートモードよりも第２作動口２３４への入賞が発生する確率が高くなる。換言すれば、低頻度サポートモードでは、第２作動口２３４よりも第１作動口２３３への入賞が発生する確率が高くなるが、高頻度サポートモードでは、第１作動口２３３よりも第２作動口２３４への入賞が発生する確率が高くなる。そして、第２作動口２３４への入賞が発生した場合には、所定個数の遊技球の払出が実行されるため、高頻度サポートモードでは、遊技者は持ち球をあまり減らさないようにしながら遊技を行うことができる。

なお、高頻度サポートモードを低頻度サポートモードよりも単位時間当たりに電役開放状態となる頻度を高くする上での構成は、上記のものに限定されることはなく、例えば電動役物開放抽選における電役開放状態当選となる確率を高くする構成としてもよい。また、１回の電動役物開放抽選が行われてから次の電動役物開放抽選が行われる上で確保される確保時間（例えば、スルーゲート２３５への入賞に基づき普図表示部２３８ａにて実行される変動表示の時間）が複数種類用意されている構成においては、高頻度サポートモードでは低頻度サポートモードよりも、短い確保時間が選択され易い又は平均の確保時間が短くなるように設定されていてもよい。さらには、開放回数を多くする、開放時間を長くする、１回の電動役物開放抽選が行われてから次の電動役物開放抽選が行われる上で確保される確保時間を短くする、係る確保時間の平均時間を短くする及び当選確率を高くするのうち、いずれか１条件又は任意の組合せの条件を適用することで、低頻度サポートモードに対する高頻度サポートモードの有利性を高めてもよい。

次に、ハード乱数回路２６７にて更新される大当たり乱数について説明する。ハード乱数回路２６７にて更新される大当たり乱数は、遊技球が第１作動口２３３又は第２作動口２３４に入賞したことに基づいて保留格納エリア２８４ａに格納される。

大当たり当選となる乱数の値は、ＲＯＭ２６３に当否テーブルとして記憶されている。当否テーブルとしては、低確率モード用の当否テーブルと、高確率モード用の当否テーブルとが設定されている。つまり、本パチンコ機は、当否抽選手段における抽選モードとして低確率モードと高確率モードとが設定されている。

上記抽選に際して低確率モード用の当否テーブルが参照されることとなる遊技状態下では、大当たり当選となる乱数の値は１００個である。一方、上記抽選に際して高確率モード用の当否テーブルが参照されることとなる遊技状態下では、大当たり当選となる乱数の値の数は低確率モード用の当否テーブルが参照される場合よりも多く設定されており、具体的には２０００個である。

各抽選モードにおいて、大当たり当選となる乱数の値以外は、抽選結果が外れ結果となる。外れ結果となった場合には、開閉実行モード、当否抽選モード、及びサポートモードの全てについて、当該抽選結果を契機とした移行は発生しない。

次に、大当たり種別カウンタＣ２について説明する。大当たり種別カウンタＣ２は、０～４９の範囲内で順に１ずつ加算され、最大値に達した後０に戻る構成となっている。大当たり種別カウンタＣ２は定期的に更新され、遊技球が第１作動口２３３又は第２作動口２３４に入賞したことに基づいて保留格納エリア２８４ａに格納される。

ここで、本パチンコ機では大当たり結果が複数種類設定されているが、これら各大当たり結果は、（１）開閉実行モードの内容、（２）開閉実行モード終了後の当否抽選モードの内容、（３）開閉実行モード終了後のサポートモードの内容という３つの内容のうち、少なくとも１つの内容が相違している。

大当たり当選となった場合に実行される開閉実行モードは、予め定められた回数のラウンド遊技を上限として実行されるラウンド数規定モードである。ラウンド遊技とは、予め定められた上限継続時間が経過すること、及び予め定められた上限個数の遊技球が特電入賞装置２３２に入賞することのいずれか一方の条件が満たされるまで継続する遊技のことである。また、ラウンド数規定モードにて実行されるラウンド遊技の回数は、その移行の契機となった大当たり結果の種類がいずれであっても固定ラウンド回数で同一となっている。具体的には、いずれの大当たり結果となった場合であっても、ラウンド遊技の上限回数は１５ラウンドに設定されている。

ラウンド数規定モードには、開閉実行モードが開始されてから終了されるまでの間における特電入賞装置２３２への入賞の発生頻度が相対的に高低となるように高頻度入賞モードと低頻度入賞モードとが設定されている。具体的には、本パチンコ機では、特電入賞装置２３２の１回の開放態様が、特電入賞装置２３２が開放されてから閉鎖されるまでの開放継続時間を相違させて、複数種類設定されている。詳細には、開放継続時間が長時間である２９ｓｅｃに設定された長時間態様と、開放継続時間が上記長時間よりも短い時間である０．１ｓｅｃに設定された短時間態様と、が設定されている。本パチンコ機では、発射操作装置２２８が遊技者により操作されている状況では、０．６ｓｅｃに１個の遊技球が遊技領域に向けて発射されるように遊技球発射機構２２７が駆動制御される。また、ラウンド遊技は終了条件の上限個数が９個に設定されている。そうすると、上記開放態様のうち長時間態様では、遊技球の発射周期と１回のラウンド遊技の上限個数との積よりも長い時間の開放継続時間が設定されていることとなる。一方、短時間態様では、遊技球の発射周期と１回のラウンド遊技の上限個数との積よりも短い時間、より詳細には、遊技球の発射周期よりも短い時間の開放継続時間が設定されている。したがって、長時間態様で特電入賞装置２３２の１回の開放が行われた場合には、特電入賞装置２３２に、１回のラウンド遊技における上限個数分の入賞が発生することが期待され、短時間態様で特電入賞装置２３２の１回の開放が行われた場合には、特電入賞装置２３２への入賞が発生しないこと又は入賞が発生するとしても１個程度とり、さらに入賞が発生しない確率が高くなることが期待される。

高頻度入賞モードでは、各ラウンド遊技において長時間態様による特電入賞装置２３２の開放が１回行われる。つまり、長時間態様による特電入賞装置２３２の開放が１５回行われる。一方、低頻度入賞モードでは、各ラウンド遊技において短時間態様による特電入賞装置２３２の開放が１回行われる。つまり、短時間態様による特電入賞装置２３２の開放が１５回行われる。

なお、高頻度入賞モード及び低頻度入賞モードにおける特電入賞装置２３２の開閉回数、ラウンド遊技の回数、１回の開放に対する開放継続時間及び１回のラウンド遊技における上限個数は、高頻度入賞モードの方が低頻度入賞モードよりも、開閉実行モードが開始されてから終了するまでの間における特電入賞装置２３２への入賞の発生頻度が高くなるのであれば、上記の値に限定されることはなく任意である。

大当たり種別カウンタＣ２に対する大当たり結果の種類の振分先は、ＲＯＭ２６３に振分テーブルとして記憶されている。振分テーブルには、大当たり結果の種類の振分先として、低確大当たり結果と、明示高確大当たり結果と、最有利大当たり結果とが設定されている。

低確大当たり結果は、開閉実行モードが高頻度入賞モードとなり、さらに開閉実行モードの終了後には、当否抽選モードが低確率モードとなるとともに、サポートモードが高頻度サポートモードとなる大当たり結果である。但し、この高頻度サポートモードは、移行後において遊技回数が終了基準回数（具体的には、１００回）に達した場合に低頻度サポートモードに移行する。

明示高確大当たり結果は、開閉実行モードが低頻度入賞モードとなり、さらに開閉実行モードの終了後には、当否抽選モードが高確率モードとなるとともに、サポートモードが高頻度サポートモードとなる大当たり結果である。これら高確率モード及び高頻度サポートモードは、当否抽選における抽選結果が大当たり状態当選となり、それによる大当たり状態に移行するまで継続する。

最有利大当たり結果は、開閉実行モードが高頻度入賞モードとなり、さらに開閉実行モードの終了後には、当否抽選モードが高確率モードとなるとともに、サポートモードが高頻度サポートモードとなる大当たり結果である。これら高確率モード及び高頻度サポートモードは、当否抽選における抽選結果が大当たり状態当選となり、それによる大当たり状態に移行するまで継続する。

振分テーブルでは、「０～２９」の大当たり種別カウンタＣ２の値のうち、「０～９」が低確大当たり結果に対応しており、「１０～１４」が明示高確大当たり結果に対応しており、「１５～２９」が最有利大当たり結果に対応している。

次に、リーチ乱数カウンタＣ３について説明する。リーチ乱数カウンタＣ３は、例えば０～２３８の範囲内で順に１ずつ加算され、最大値に達した後０に戻る構成となっている。ここで、本パチンコ機には、図柄表示装置２４１における表示演出の一種として期待演出が設定されている。期待演出とは、図柄の変動表示を行うことが可能な図柄表示装置２４１を備え、所定の大当たり結果となる遊技回では最終的な停止結果が付与対応結果となる遊技機において、図柄表示装置２４１における図柄の変動表示が開始されてから停止結果が導出表示される前段階で、前記付与対応結果となり易い変動表示状態であると遊技者に思わせるための表示状態をいう。なお、付与対応結果について具体的には、いずれかの有効ライン上に同一の数字が付された図柄の組合せが停止表示される。

期待演出には、リーチ表示と、リーチ表示が発生する前段階などにおいてリーチ表示の発生や付与対応結果の発生を期待させるための予告表示との２種類が設定されている。

リーチ表示には、図柄表示装置２４１の表示面２４１ａに表示される複数の図柄列のうち一部の図柄列について図柄を停止表示させることで、リーチ図柄の組合せを表示し、その状態で残りの図柄列において図柄の変動表示を行う表示状態が含まれる。また、上記のようにリーチ図柄の組合せを表示した状態で、残りの図柄列において図柄の変動表示を行うとともに、その背景画面において所定のキャラクタなどを動画として表示することによりリーチ演出を行うものや、リーチ図柄の組合せを縮小表示させる又は非表示とした上で、表示面２４１ａの略全体において所定のキャラクタなどを動画として表示することによりリーチ演出を行うものが含まれる。

予告表示には、図柄表示装置２４１の表示面２４１ａにおいて図柄の変動表示が開始されてから、全ての図柄列Ｚ１～Ｚ３にて図柄が変動表示されている状況において、又は一部の図柄列であって複数の図柄列にて図柄が変動表示されている状況において、図柄列Ｚ１～Ｚ３上の図柄とは別にキャラクタを表示させる態様が含まれる。また、背景画面をそれまでの態様とは異なる所定の態様とするものや、図柄列Ｚ１～Ｚ３上の図柄をそれまでの態様とは異なる所定の態様とするものも含まれる。かかる予告表示は、リーチ表示が行われる場合及びリーチ表示が行われない場合のいずれの遊技回においても発生し得るが、リーチ表示の行われる場合の方がリーチ表示の行われない場合よりも高確率で発生するように設定されている。

リーチ表示は、最終的に同一の図柄の組合せが停止表示される遊技回では、リーチ乱数カウンタＣ３の値に関係なく実行される。また、同一の図柄の組合せが停止表示されない大当たり結果に対応した遊技回では、リーチ乱数カウンタＣ３の値に関係なく実行されない。また、外れ結果に対応した遊技回では、ＲＯＭ２６３のリーチ用テーブル記憶エリアに記憶されたリーチ用テーブルを参照して所定のタイミングで取得したリーチ乱数カウンタＣ３がリーチ表示の発生に対応している場合に実行される。

一方、予告表示を行うか否かの決定は、主制御装置（図示略）において行うのではなく、音声発光制御装置（図示略）において行われる。この場合、音声発光制御装置では、いずれかの大当たり結果に対応した遊技回の方が、外れ結果に対応した遊技回に比べ、予告表示が発生し易いこと、及び出現率の低い予告表示が発生し易いことの少なくとも一方の条件を満たすように、予告表示用の抽選処理を実行する。ちなみに、この抽選結果は、図柄表示装置２４１にて遊技回用の演出が実行される場合に反映される。

次に、変動種別カウンタＣＳについて説明する。変動種別カウンタＣＳは、例えば０～１９８の範囲内で順に１ずつ加算され、最大値に達した後０に戻る構成となっている。変動種別カウンタＣＳは、特図表示部２３７ａにおける表示継続時間と、図柄表示装置２４１における図柄の表示継続時間とをＭＰＵ２６２において決定する上で用いられる。変動種別カウンタＣＳは、後述する通常処理が１回実行される毎に１回更新され、当該通常処理内の残余時間内でも繰り返し更新される。そして、特図表示部２３７ａにおける変動表示の開始時及び図柄表示装置２４１による図柄の変動開始時における変動パターン決定に際して変動種別カウンタＣＳの値が取得される。

＜タイマ割込み処理＞
次に、主制御装置（図示略）の制御ＩＣ２７１にて遊技を進行させるために実行される各処理のうち、定期的に（本実施の形態では４ｍｓｅｃ周期で）起動されるタイマ割込み処理について、図６８を参照しながら説明する。

まずステップＳ３２０１にて停電情報記憶処理を実行する。停電情報記憶処理では、停電監視基板から電源遮断の発生に対応した停電信号を受信しているか否かを監視し、停電の発生を特定した場合には停電時処理を実行する。

続くステップＳ３２０２では、抽選用乱数更新処理を実行する。抽選用乱数更新処理では、大当たり種別カウンタＣ２、リーチ乱数カウンタＣ３及び普電開放カウンタＣ４の更新を実行する。具体的には、大当たり種別カウンタＣ２、リーチ乱数カウンタＣ３及び普電開放カウンタＣ４から現状の数値情報を順次読み出し、それら読み出した数値情報をそれぞれ１加算する処理を実行した後に、読み出し元のカウンタに上書きする処理を実行する。この場合、カウンタ値が最大値に達した際それぞれ「０」にクリアする。その後、ステップＳ３２０３にて変動種別カウンタＣＳの更新を行う変動用カウンタ更新処理を実行する。当該更新処理では、変動種別カウンタＣＳから現状の数値情報を読み出し、その読み出した数値情報を１加算する処理を実行した後に、読み出し元のカウンタに上書きする処理を実行する。この場合、カウンタ値が最大値に達した際それぞれ「０」にクリアする。

続くステップＳ３２０４では、不正用の監視対象として設定されている所定の事象が発生しているか否かを監視する不正検知処理を実行する。当該不正検知処理では、複数種類の事象の発生を監視し、所定の事象が発生していることを確認することで、後述するステップＳ３２０５にて肯定判定をするようになる。

その後、ステップＳ３２０５では、遊技の進行を停止している状態であるか否かを判定する。遊技の進行を停止している状態には、上記ステップＳ３２０４の不正検知処理にて、不正用の監視対象として設定されている所定の事象の発生が確認された場合に設定される。ステップＳ３２０５にて否定判定をした場合に、ステップＳ３２０６以降の処理を実行する。

ステップＳ３２０６では、ポート出力処理を実行する。ポート出力処理では、前回のタイマ割込み処理において出力情報の設定が行われている場合に、その出力情報に対応した出力を各種駆動部２３２ｂ，２３４ｂに行うための処理を実行する。例えば、特電入賞装置２３２を開放状態に切り換えるべき情報が設定されている場合には特電用の駆動部２３２ｂへの駆動信号の出力を開始させ、閉鎖状態に切り換えるべき情報が設定されている場合には当該駆動信号の出力を停止させる。また、第２作動口２３４の普電役物２３４ａを開放状態に切り換えるべき情報が設定されている場合には普電用の駆動部２３４ｂへの駆動信号の出力を開始させ、閉鎖状態に切り換えるべき情報が設定されている場合には当該駆動信号の出力を停止させる。

続くステップＳ３２０７では、読み込み処理を実行する。読み込み処理では、停電信号及び入賞信号以外の信号の読み込みを実行し、その読み込んだ情報を今後の処理にて利用するために記憶する。

続くステップＳ３２０８では入賞検知処理を実行する。当該入賞検知処理では、作動口入賞検知センサ２４５及びその他入賞検知センサ２６９ａ～２６９ｃから受信している信号を読み込むとともに、一般入賞口２３１、特電入賞装置２３２、第１作動口２３３、第２作動口２３４及びスルーゲート２３５への入球の有無を特定する処理を実行する。

続くステップＳ３２０９では、ＲＡＭ２６４に設けられている複数種類のタイマカウンタの数値情報をまとめて更新するためのタイマ更新処理を実行する。この場合、記憶されている数値情報が減算されて更新されるタイマカウンタを集約して扱う構成であるが、減算式のタイマカウンタの更新及び加算式のタイマカウンタの更新の両方を集約して行う構成としてもよい。

続くステップＳ３２１０では、遊技球の発射制御を行うための発射制御処理を実行する。発射操作装置２２８に対して発射操作が継続されている状況では、０．６ｓｅｃに１個の遊技球が発射される。

続くステップＳ３２１１では、入力状態監視処理として、ステップＳ３２０７の読み込み処理にて読み込んだ情報に基づいて、作動口入賞検知センサ２４５及びその他入賞検知センサ２６９ａ～２６９ｃの断線確認や、遊技機本体２１２及び前扉枠２１４の開放確認を行う。

続くステップＳ３２１２では、遊技回の実行制御、及び開閉実行モードの実行制御を行うための特図特電制御処理を実行する。当該特図特電制御処理の処理内容については後に詳細に説明する。

続くステップＳ３２１３では、普図普電制御処理を実行する。普図普電制御処理では、スルーゲート２３５への入賞が発生している場合に普電開放カウンタＣ４の数値情報を取得するための処理を実行するとともに、当該数値情報が記憶されている場合にその数値情報について開放判定を行い、さらにその開放判定を契機として普図表示部２３８ａにて普図用の演出を行うための処理を実行する。また、開放判定の結果に基づいて、第２作動口２３４の普電役物２３４ａを開閉させる処理を実行する。

続くステップＳ３２１４では、直前のステップＳ３２１２及びステップＳ３２１３の処理結果に基づいて、特図表示部２３７ａに係る保留情報の増減個数を特図保留表示部２３７ｂに反映させるための出力情報の設定、及び普図表示部２３８ａに係る保留情報の増減個数を普図保留表示部２３８ｂに反映させるための出力情報の設定を行う。また、ステップＳ３２１４では、直前のステップＳ３２１２及びステップＳ３２１３の処理結果に基づいて、特図表示部２３７ａの表示内容を更新させるための出力情報の設定を行うとともに、普図表示部２３８ａの表示内容を更新させるための出力情報の設定を行う。

続くステップＳ３２１５では、払出制御装置２７７から受信したコマンド及び信号の内容を確認し、その確認結果に対応した処理を行うための払出状態受信処理を実行する。また、ステップＳ３２１６では、賞球コマンドを出力対象として設定するための払出出力処理を実行する。続くステップＳ３２１７では、今回のタイマ割込み処理にて実行された各種処理の処理結果に応じた外部信号の出力の開始及び終了を制御するための外部情報設定処理を実行する。

ステップＳ３２０５にて肯定判定をした場合、又はステップＳ３２０６～ステップＳ３２１７の処理を実行した後に、本タイマ割込み処理を終了する。

＜特図特電制御処理＞
次に、ＭＰＵ２６２のタイマ割込み処理（図６８）におけるステップＳ３２１２にて実行される特図特電制御処理について、図６９のフローチャートを参照しながら説明する。

特図特電制御処理では、第１作動口２３３又は第２作動口２３４への入賞が発生している場合に保留情報を取得するための処理を実行するとともに、保留情報が記憶されている場合にその保留情報について当否判定を行い、さらにその当否判定を契機として遊技回用の演出を行うための処理を実行する。また、当否判定の結果に基づいて、遊技回用の演出後に開閉実行モードに移行させる処理を実行するとともに、開閉実行モード中及び開閉実行モード終了時の処理を実行する。

具体的には、まずステップＳ３３０１にて、保留情報の取得処理を実行する。これについては、後述する。

ステップＳ３３０１にて保留情報の取得処理を実行した後は、ステップＳ３３０２に進む。ステップＳ３３０２では、ＲＡＭ２６４に設けられた特図特電カウンタの情報を読み出す処理を実行する。続くステップＳ３３０３では、ＲＯＭ２６３に記憶されている特図特電アドレステーブルを読み出す。そして、ステップＳ３３０４にて、特図特電アドレステーブルから特図特電カウンタの情報に対応した開始アドレスを取得する処理を実行する。

ここで、ステップＳ３３０２～ステップＳ３３０４の処理内容について説明する。既に説明したとおり特図特電制御処理には、遊技回用の演出に係る処理と、開閉実行モードに係る処理と、が含まれている。この場合に、遊技回用の演出に係る処理として、遊技回用の演出を開始させるための処理である特図変動開始処理（ステップＳ３３０６）と、遊技回用の演出を進行させるための処理である特図変動中処理（ステップＳ３３０７）と、遊技回用の演出を終了させるための処理である特図確定中処理（ステップＳ３３０８）と、が設定されている。

また、開閉実行モードに係る処理として、開閉実行モードのオープニングを制御するための処理である特電開始処理（ステップＳ３３０９）と、特電入賞装置２３２の開放中の状態を制御するための処理である特電開放中処理（ステップＳ３３１０）と、特電入賞装置２３２の閉鎖中の状態を制御するための処理である特電閉鎖中処理（ステップＳ３３１１）と、開閉実行モードのエンディング及び開閉実行モード終了時の遊技状態の移行を制御するための処理である特電終了処理（ステップＳ３３１２）と、が設定されている。

このような処理構成において、特図特電カウンタは、上記複数種類の処理のうちいずれを実行すべきであるかをＭＰＵ２６２にて把握するためのカウンタであり、特図特電アドレステーブルには、特図特電カウンタの数値情報に対応させて、上記複数種類の処理を実行するためのプログラムの開始アドレスが設定されている。

この場合、開始アドレスＳＡ０は、特図変動開始処理（ステップＳ３３０６）を実行するためのプログラムの開始アドレスであり、開始アドレスＳＡ１は、特図変動中処理（ステップＳ３３０７）を実行するためのプログラムの開始アドレスであり、開始アドレスＳＡ２は、特図確定中処理（ステップＳ３３０８）を実行するためのプログラムの開始アドレスであり、開始アドレスＳＡ３は、特電開始処理（ステップＳ３３０９）を実行するためのプログラムの開始アドレスであり、開始アドレスＳＡ４は、特電開放中処理（ステップＳ３３１０）を実行するためのプログラムの開始アドレスであり、開始アドレスＳＡ５は、特電閉鎖中処理（ステップＳ３３１１）を実行するためのプログラムの開始アドレスであり、開始アドレスＳＡ６は、特電終了処理（ステップＳ３３１２）を実行するためのプログラムの開始アドレスである。

特図特電カウンタは、現状格納されている数値情報に対応した処理を終了した場合に当該数値情報を更新すべき条件が成立していることを契機として、その次の処理回における特図特電制御処理にて実行される処理に対応させて、１加算、１減算又は「０」クリア（初期化）される。したがって、各処理回における特図特電制御処理では、特図特電カウンタにセットされている数値情報に応じた処理を実行すればよいこととなる。なお、特図特電カウンタは、初期値として「０」が設定されている。

ステップＳ３３０４の処理を実行した後は、ステップＳ３３０５にて、ステップＳ３３０４にて取得した開始アドレスの示す処理にジャンプする処理を実行する。具体的には、取得した開始アドレスがＳＡ０である場合にはステップＳ３３０６の特図変動開始処理にジャンプする。

特図変動開始処理では、保留情報が保留記憶されていることを条件に、その保留情報が大当たり当選に対応しているか否かを判定する当否判定処理、及び大当たり当選に対応している場合にはその保留情報がいずれの大当たり結果に対応しているのかを判定する振分判定処理を実行する。詳細には、保留情報が存在するか否かを判定し、保留情報が存在する場合には、保留情報をシフトさせる処理を実行する。つまり、第１保留エリアＲＥ１に格納されている保留情報を実行エリアＡＥにシフトさせるとともに、第ｎ保留エリアＲＥｎ（ｎ＝２～４）に格納されている保留情報を第（ｎ－１）保留エリアＲＥ（ｎ－１）にシフトさせる。そして、当否判定処理として、実行エリアＡＥに格納されている大当たり乱数が、大当たり当選に対応した数値情報であるか否かの判定を行う。また、振分判定処理として、大当たり種別カウンタＣ２の値が、いずれの大当たり結果の区分に対応しているか否かの判定を行う。

当否判定処理及び振分判定処理だけでなく、大当たり乱数が大当たり当選に対応していない場合には、リーチを発生させるか否かを判定するリーチ判定処理を実行するとともに、その時点における変動種別カウンタＣＳの数値情報を利用して遊技回の継続時間を選択する継続時間の選択処理を実行する。なお、リーチ判定処理に際しては、実行エリアＡＥに格納されているリーチ乱数カウンタＣ３の値が、リーチ発生に対応しているか否か判定する。

継続時間の情報を選択した場合には、当該継続時間の情報を含む変動用コマンドと遊技結果の情報を含む種別コマンドとを音声発光制御装置に送信するとともに、特図表示部２３７ａにおける絵柄の変動表示を開始させる。これにより、１遊技回が開始された状態となり、特図表示部２３７ａ及び図柄表示装置２４１にて遊技回用の演出が開始される。

ちなみに、このように遊技回用の演出を開始させた場合には、特図特電カウンタの数値情報を１加算することで、当該特図特電カウンタの数値情報を特図変動開始処理に対応したものから特図変動中処理に対応したものに更新する。

取得した開始アドレスがＳＡ１である場合にはステップＳ３３０７の特図変動中処理にジャンプする。特図変動中処理では、遊技回の継続時間中であって、確定表示前のタイミングであるか否かを判定する処理を実行し、確定表示前であれば特図表示部２３７ａにおける絵柄の表示態様を規則的に変化させるための処理を実行する。

ちなみに、確定表示させるタイミングとなるまで特図変動中処理にて待機するのではなく、確定表示させるタイミングではない場合には上記規則的に変化させるための処理を実行した後に、本特図変動中処理を終了する。したがって、遊技回用の演出が開始された後は、確定表示させるタイミングとなるまで、特図特電制御処理が起動される度に特図変動中処理が起動される。また、確定表示させるタイミングとなった場合には、特図特電カウンタの数値情報を１加算することで、当該カウンタの数値情報を特図変動中処理に対応したものから特図確定中処理に対応したものに更新する。

取得した開始アドレスがＳＡ２である場合にはステップＳ３３０８の特図確定中処理にジャンプする。特図確定中処理では、図柄表示装置２４１にて今回の遊技回の停止結果を最終停止表示させるために、最終停止コマンドを音声発光制御装置に送信するとともに、特図表示部２３７ａにおける絵柄の表示態様を今回の遊技回の抽選結果に対応した表示態様とする。また、特図確定中処理では、確定表示中の期間が経過したか否かを判定し、当該期間が経過している場合には開閉実行モードへの移行が発生するか否かの判定を行い、開閉実行モードへの移行が発生する場合には当該開閉実行モード移行用の処理を実行する。

ちなみに、確定表示中の期間が経過するまで特図確定中処理にて待機するのではなく、当該期間が経過していない場合には本特図確定中処理を終了する。したがって、確定表示が開始された後は、確定表示中の期間が経過するまで、特図特電制御処理が起動される度に特図確定中処理が起動される。また、確定表示中の期間が経過した場合には、開閉実行モードへの移行が発生しない状況では特図特電カウンタの数値情報を初期化（すなわち「０」クリア）し、開閉実行モードへの移行が発生する状況では特図特電カウンタの数値情報を１加算することで、当該特図特電カウンタの数値情報を特図確定中処理に対応したものから特電開始処理に対応したものに更新する。

取得した開始アドレスがＳＡ３である場合にはステップＳ３３０９の特電開始処理にジャンプする。特電開始処理では、開閉実行モードが開始されることを示すオープニングコマンドを音声発光制御装置に送信する。また、特電開始処理では、開閉実行モードのオープニング期間が経過したか否かを判定する。オープニング期間が経過していない場合には特電開始処理にて待機するのではなく本特電開始処理を終了する。したがって、開閉実行モードのオープニング演出が開始された後は、オープニング期間が経過するまで、特図特電制御処理が起動される度に特電開始処理が起動される。また、オープニング期間が経過した場合には、特図特電カウンタの数値情報を１加算することで、当該特図特電カウンタの数値情報を特電開始処理に対応したものから特電開放中処理に対応したものに更新する。

取得した開始アドレスがＳＡ４である場合にはステップＳ３３１０の特電開放中処理にジャンプする。特電開放中処理では、１のラウンド遊技を開始させるとともに、当該ラウンド遊技の終了条件が成立したか否かを判定する。終了条件が成立していない場合には特電開放中処理にて待機するのではなく、上記終了条件の成立を監視するための処理を実行した後に本特電開放中処理を終了する。上記終了条件が成立している場合には、特図特電カウンタの数値情報を１加算することで、当該特図特電カウンタの数値情報を特電開放中処理に対応したものから特電閉鎖中処理に対応したものに更新する。

取得した開始アドレスがＳＡ５である場合にはステップＳ３３１１の特電閉鎖中処理にジャンプする。特電閉鎖中処理では、１のラウンド遊技を終了させる処理を実行する。また、ラウンド遊技間のインターバル期間においては、インターバル期間が経過したか否かを判定する。インターバル期間が経過していない場合には特電閉鎖中処理にて待機するのではなく本特電閉鎖中処理を終了する。したがって、インターバル期間が開始された場合には当該期間が経過するまで、特図特電制御処理が起動される度に特電閉鎖中処理が起動される。また、インターバル期間が経過した場合には、特図特電カウンタの数値情報を１減算することで、当該特図特電カウンタの数値情報を特電閉鎖中処理に対応したものから特電開放中処理に対応したものに更新する。

一方、最後のラウンド遊技に対する特電閉鎖中処理では１のラウンド遊技を終了させる処理を実行した後に、特図特電カウンタの数値情報を１加算することで、当該特図特電カウンタの数値情報を特電閉鎖中処理に対応したものから特電終了処理に対応したものに更新する。

取得した開始アドレスがＳＡ６である場合にはステップＳ３３１２の特電終了処理にジャンプする。特電終了処理では、開閉実行モードが終了されることを示すエンディングコマンドを音声発光制御装置に送信する。また、特電終了処理では、開閉実行モードのエンディング期間が経過したか否かを判定する。エンディング期間が経過していない場合には特電終了処理にて待機するのではなく本特電終了処理を終了する。したがって、開閉実行モードのエンディング演出が開始された後は、エンディング期間が経過するまで、特図特電制御処理が起動される度に特電終了処理が起動される。また、エンディング期間が経過した場合には、開閉実行モード後の遊技状態（抽選モード及びサポートモード）を設定するための処理を実行した後に、特図特電カウンタの数値情報を初期化することで、当該特図特電カウンタの数値情報を特電終了処理に対応したものから特図変動開始処理に対応したものに更新する。

＜保留情報の取得処理＞
特図特電制御処理（図６９）のステップＳ３３０１にて実行される保留情報の取得処理について説明する前に、本実施形態のＲＡＭ２６４（図６６）が備えているフラグ及びカウンタについて図７０（ａ）を参照しながら説明する。ＲＡＭ２６４は、エラーカウンタ２６４ａと信号記憶フラグ２６４ｂと確認指令フラグ２６４ｃとエラー状態フラグ２６４ｄとを備えている。

ここで、ＲＡＭ２６４のエラーカウンタ２６４ａは、ＭＰＵ２６２に入力されている検知信号ＳＧ４が立ち上がったにも関わらず、コントロール回路３０３のラッチ済みステータス１１３に「１」が設定されない事象が連続して発生している回数をカウントするカウンタである。また、ＲＡＭ２６４の信号記憶フラグ２６４ｂは、制御ＩＣ２７１にて実行される乱数取得処理（図７１）において、制御ＩＣ２７１に入力されている検知信号ＳＧ４の状態を記憶しておくためのフラグである。

具体的には、乱数取得処理において、制御ＩＣ２７１に入力されている検知信号ＳＧ４がＨＩ状態である場合にはＲＡＭ２６４の信号記憶フラグ２６４ｂに「１」が設定されるとともに、制御ＩＣ２７１に入力されている検知信号ＳＧ４がＬＯＷ状態である場合にはＲＡＭ２６４の信号記憶フラグ２６４ｂが「０」クリアされる。当該ＲＡＭ２６４の信号記憶フラグ２６４ｂに設定された情報は、次回の乱数取得処理まで記憶されている。

そして、次回の乱数取得処理において、ＲＡＭ２６４の信号記憶フラグ２６４ｂに「０」が設定されているとともに、制御ＩＣ２７１に入力されている検知信号ＳＧ４がＨＩ状態である場合に、制御ＩＣ２７１は当該制御ＩＣ２７１に入力されている検知信号ＳＧ４の立ち上がりが検出されたと判定する。

また、ＲＡＭ２６４の確認指令フラグ２６４ｃは、制御ＩＣ２７１にて実行される乱数取得処理（図７１）において、制御ＩＣ２７１に入力されている検知信号ＳＧ４の立ち上がりが検出されること、及び当該立ち上がりが検出されたタイミングにおいてラッチ済みステータス１１３に「１」が設定されていないことを条件として「１」が設定されるフラグである。制御ＩＣ２７１は、乱数取得処理において、ＲＡＭ２６４の確認指令フラグ２６４ｃの状態についての判定を行うことにより、前回の乱数取得処理の結果に応じた処理を実行することが可能となる。

また、エラー状態フラグ２６４ｄは、ＭＰＵ２６２に入力されている検知信号ＳＧ４の立ち上がりが検出されたにも関わらず、ラッチ済みステータス１１３に「１」が設定されない状態が発生した場合に「１」が設定されるフラグである。エラー状態フラグ２６４ｄに「１」が設定される状況として、作動口入賞検知センサ２４５とコントロール側ＣＰＵ３０４との接続が切断されている場合が考えられる。制御ＩＣ２７１は、エラー状態フラグ２６４ｄに「１」が設定されている場合には、コントロール側ＣＰＵ３０４に入力されている検知信号ＳＧ４が立ち上がらない状態に応じた処理を実行して、乱数カウンタ１０５に記憶されている大当たり乱数をラッチレジスタ１０２に書き込むことができる。

次に、特図特電制御処理（図６９）のステップＳ３３０１にて実行される保留情報の取得処理について、図７０（ｂ）のフローチャートを参照しながら説明する。保留情報の取得処理は、制御ＩＣ２７１において実行される処理である。

先ずステップＳ３４０１では、エラー状態フラグ２６４ｄに「１」が設定されているか否かについて判定する。エラー状態フラグ２６４ｄに「１」が設定されている場合（ステップＳ３４０１：ＹＥＳ）とは、制御ＩＣ２７１に入力されている検知信号ＳＧ４の立ち上がりを検出した制御ＩＣ２７１が作動口入賞検知センサ２４５とコントロール側ＣＰＵ３０４との接続が切断された状態であることを把握し、コントロール側ＣＰＵ３０４にラッチ指示信号を送信した場合である。

エラー状態フラグ２６４ｄに「１」が設定されている場合（ステップＳ３４０１：ＹＥＳ）には、ステップＳ３４０２にてラッチ済みステータス１１３に「１」が設定されているか否かについて判定する。ラッチ済みステータス１１３に「０」が設定されている場合（ステップＳ３４０２：ＮＯ）には、制御ＩＣ２７１によるラッチ指示信号の送信を契機として行われるラッチレジスタ１０２に記憶されている大当たり乱数の更新が終わっていないことを意味するため、そのまま本保留情報の取得処理を終了する。

ラッチ済みステータス１１３に「１」が設定されている場合（ステップＳ３４０２：ＹＥＳ）には、制御ＩＣ２７１によるラッチ指示信号の送信を契機として、ラッチレジスタ１０２に記憶されている大当たり乱数が既に更新されている。この場合には、ステップＳ３４０３にてエラー状態フラグ２６４ｄを「０」クリアし、ステップＳ３４０４にてラッチ済みステータス１１３のＣＬＲ端子に対してパルス信号を送信することにより、ラッチ済みステータス１１３を「０」クリアする。

続くステップＳ３４０５では、制御ＩＣ２７１の入力端子ＴＡ１３に入力されている大当たり乱数を取得し、当該大当たり乱数を保留用エリアＲＥの空き保留エリアＲＥ１～ＲＥ４のうち最初の保留エリアにおける大当たり乱数用のエリアに格納する。その後、ステップＳ３４０６にて、ＲＡＭ２６４の抽選用カウンタエリア２８４ｂから大当たり種別カウンタＣ２の値及びリーチ乱数カウンタＣ３の値を取得し、それら取得した数値情報を、上記ステップＳ３４０５にて大当たり乱数が格納された保留エリアにおける対応するエリアに格納して、本保留情報の取得処理を終了する。

また、ステップＳ３４０１にて、エラー状態フラグ２６４ｄに「１」が設定されていなかった場合には、ステップＳ３４０７にて乱数取得処理を実行して、本保留情報の取得処理を終了する。

次に、保留情報の取得処理（図７０（ｂ））のステップＳ３４０７にて実行される乱数取得処理について、図７１のフローチャートを参照しながら説明する。

先ずステップＳ３５０１では、ＲＡＭ２６４の確認指令フラグ２６４ｃに「１」が設定されているか否かについて判定する。ここで、ＲＡＭ２６４の確認指令フラグ２６４ｃに「１」が設定される場合とは、制御ＩＣ２７１に入力されている検知信号ＳＧ４の立ち上がりが検出された乱数取得処理において、ラッチ済みステータス１１３に「１」が設定されていなかった場合である。

ＲＡＭ２６４の確認指令フラグ２６４ｃの値が「０」である場合（ステップＳ３５０１：ＮＯ）には、ステップＳ３５０２にて、ＲＡＭ２６４の信号記憶フラグ２６４ｂの値が「０」であるか否かについて判定する。ここで、ＲＡＭ２６４の信号記憶フラグ２６４ｂの値が「０」である場合とは、前回の乱数取得処理において制御ＩＣ２７１に入力されている検知信号ＳＧ４がＬＯＷ状態であった場合であり、ＲＡＭ２６４の信号記憶フラグ２６４ｂの値が「１」である場合とは、前回の乱数取得処理において制御ＩＣ２７１に入力されている検知信号ＳＧ４がＨＩ状態であった場合である。

ステップＳ３５０２にてＲＡＭ２６４の信号記憶フラグ２６４ｂの値が「０」であった場合には、ステップＳ３５０３にて制御ＩＣ２７１に入力されている検知信号ＳＧ４がＨＩ状態であるか否かについて判定する。ステップＳ３５０３にて検知信号ＳＧ４がＨＩ状態であると判定した場合に、制御ＩＣ２７１は検知信号ＳＧ４の立ち上がりを検出する。この場合には、ステップＳ３５０４にてＲＡＭ２６４の信号記憶フラグ２６４ｂに「１」を設定することにより、今回の乱数取得処理において、制御ＩＣ２７１に入力されている検知信号ＳＧ４がＨＩ状態であったことを記憶して、ステップＳ３５０５に進む。

ステップＳ３５０５では、現状の保留個数が上限個数（「４」個）であるか否かについて判定する。現状の保留個数が「３」個以下である場合（ステップＳ３５０５：ＮＯ）には、ステップＳ３５０６にて、ラッチ済みステータス１１３に「１」が設定されているか否かについて判定する。ラッチ済みステータス１１３に「１」が設定されている場合（ステップＳ３５０６：ＹＥＳ）には、今回の検知信号ＳＧ４の立ち上がりに対応する大当たり乱数が既にラッチレジスタ１０２に書き込まれ、制御ＩＣ２７１の入力端子ＴＡ１３に入力されている状態である。

ステップＳ３５０６にてラッチ済みステータス１１３に「１」が設定されている場合（ステップＳ３５０６：ＹＥＳ）には、ステップＳ３５０７にて制御ＩＣ２７１の入力端子ＴＡ１３に入力されている大当たり乱数を取得し、当該大当たり乱数を保留用エリアＲＥの空き保留エリアＲＥ１～ＲＥ４のうち最初の保留エリアにおける大当たり乱数用のエリアに格納する。その後、ステップＳ３５０８にて、ＲＡＭ２６４の抽選用カウンタエリア２８４ｂから大当たり種別カウンタＣ２の値及びリーチ乱数カウンタＣ３の値を取得し、それら取得した数値情報を、上記ステップＳ３５０７にて大当たり乱数が格納された保留エリアにおける対応するエリアに格納する。

続くステップＳ３５０９では、今回の乱数取得処理においてラッチ指示信号を利用することなく大当たり乱数を取得することができたことを受けて、ＲＡＭ２６４のエラーカウンタ２６４ａを「０」クリアする。そして、ステップＳ３５１０にてラッチ済みステータス１１３のＣＬＲ端子に対してパルス信号を送信することによりラッチ済みステータス１１３を「０」クリアして、本乱数取得処理を終了する。

また、今回の乱数取得処理において制御ＩＣ２７１に入力されている検知信号ＳＧ４の立ち上がりを検出したにも関わらず、ラッチ済みステータス１１３に「１」が設定されていなかった場合（ステップＳ３５０６：ＮＯ）には、次回の乱数取得処理において再度ラッチ済みステータス１１３の状態についての判定を実行するために、ステップＳ３５１１にてＲＡＭ２６４の確認指令フラグ２６４ｃに「１」を設定して、本乱数取得処理を終了する。

また、ステップＳ３５０５にて、現状の保留個数が上限個数である「４」個であった場合には、これ以上保留個数を増やすことができないため、ステップＳ３５１０にて、ラッチ済みステータス１１３のＣＬＲ端子に対してパルス信号を送信し、ラッチ済みステータス１１３を「０」クリアして、本乱数取得処理を終了する。

また、ステップＳ３５０３にて、検知信号ＳＧ４がＬＯＷ状態であった場合には、今回の乱数取得処理において、検知信号ＳＧ４の立ち上がりが検出されなかったことを意味する。この場合には、ＲＡＭ２６４の信号記憶フラグ２６４ｂには既に「０」が設定されているため、ステップＳ３５１０にて、ラッチ済みステータス１１３のＣＬＲ端子に対してパルス信号を送信することによりラッチ済みステータス１１３を「０」クリアして、本乱数取得処理を終了する。

また、ステップＳ３５０２にてＲＡＭ２６４の信号記憶フラグ２６４ｂに「１」が設定されていた場合には、ステップＳ３５１２にて制御ＩＣ２７１に入力されている検知信号ＳＧ４がＬＯＷ状態であるか否かについて判定する。ステップＳ３５１２にて検知信号ＳＧ４がＬＯＷ状態である場合には、ステップＳ３５１３にてＲＡＭ２６４の信号記憶フラグ２６４ｂを「０」クリアする。ステップＳ３５１２にて検知信号ＳＧ４がＨＩ状態であると判定した後、又はステップＳ３５１３にてＲＡＭ２６４の信号記憶フラグ２６４ｂを「０」クリアした後、ステップＳ３５１０にてラッチ済みステータス１１３のＣＬＲ端子に対してパルス信号を送信することにより、ラッチ済みステータス１１３を「０」クリアして、本乱数取得処理を終了する。

また、ステップＳ３５０１にて、ＲＡＭ２６４の確認指令フラグ２６４ｃに「１」が設定されている場合には、前回の乱数取得処理において、制御ＩＣ２７１に入力されている検知信号ＳＧ４の立ち上がりが検出されたが、ラッチ済みステータス１１３に「１」が設定されていなかったことを意味する。この場合には、ステップＳ３５１４にてＲＡＭ２６４の確認指令フラグ２６４ｃを「０」クリアした後、ステップＳ３５１５にてラッチ済みステータス１１３に「１」が設定されているか否かについて判定する。

作動口入賞検知センサ２４５とコントロール側ＣＰＵ３０４とを接続している信号線が断線状態となったために前回の乱数取得処理においてＲＡＭ２６４の確認指令フラグ２６４ｃに「１」が設定されていた場合には、コントロール側ＣＰＵ３０４に入力されている検知信号ＳＧ４が立ち上がらないため、今回の乱数取得処理においてもラッチ済みステータス１１３は「０」のままである（ステップＳ３５１５：ＮＯ）。この場合には、ステップＳ３５１６にて、後述するエラー対応処理（図７４）を実行して、本乱数取得処理を終了する。

一方、作動口入賞検知センサ２４５から出力されている検知信号ＳＧ４が立ち上がってから１２．８μｓが経過する前に前回の乱数取得処理が実行されたためにＲＡＭ２６４の確認指令フラグ２６４ｃに「１」が設定されていた場合には、前回の乱数取得処理が実行されたから今回の乱数取得処理が実行されるまでの約４ｍｓの間にラッチ済みステータス１１３に「１」が設定されている（ステップＳ３５１５：ＹＥＳ）。この場合には、ステップＳ３５０７～ステップＳ３５１０の処理を実行して、本乱数取得処理を終了する。

具体的には、制御ＩＣ２７１の入力端子ＴＡ１３に入力されている大当たり乱数を取得し、当該大当たり乱数を保留用エリアＲＥの空き保留エリアＲＥ１～ＲＥ４のうち最初の保留エリアにおける大当たり乱数用のエリアに格納する（ステップＳ３５０７）。その後、ＲＡＭ２６４の抽選用カウンタエリア２８４ｂから大当たり種別カウンタＣ２の値及びリーチ乱数カウンタＣ３の値を取得し、それら取得した数値情報を、今回の大当たり乱数が格納された保留エリアにおける対応するエリアに格納する（ステップＳ３５０８）。そして、ＲＡＭ２６４のエラーカウンタ２６４ａを「０」クリアし（ステップＳ３５０９）、ラッチ済みステータス１１３のＣＬＲ端子に出力している信号を立ち上げて（ステップＳ３５１０）、本乱数取得処理を終了する。

次に、乱数取得処理（図７１）のステップＳ３５１６にて実行されるエラー対応処理について、図７２のフローチャートを参照しながら説明する。

先ずステップＳ３６０１では、ＲＡＭ２６４のエラーカウンタ２６４ａの値が「０」であるか否かについて判定する。ＲＡＭ２６４のエラーカウンタ２６４ａの値が「０」であった場合（ステップＳ３６０１：ＹＥＳ）には、作動口入賞検知センサ２４５とコントロール側ＣＰＵ３０４との接続の切断が疑われる事象が初めて起こったことを意味する。この場合には、ステップＳ３６０２にてＲＡＭ２６４のエラーカウンタ２６４ａに「１」を加算する。

ステップＳ３６０１にてＲＡＭ２６４のエラーカウンタ２６４ａの値が「１」であった場合には、作動口入賞検知センサ２４５とコントロール側ＣＰＵ３０４との接続の切断が疑われる事象が連続して発生していることを意味する。この場合には、ステップＳ３６０３にて遊技ホールの管理コンピュータに対して異常信号を送信する。これにより、遊技ホールの管理者は、作動口入賞検知センサ２４５とコントロール側ＣＰＵ３０４との接続が切断されていることを把握することができる。

ステップＳ３６０２にてＲＡＭ２６４のエラーカウンタ２６４ａに「１」を加算した後、又はステップＳ３６０３にて異常信号を送信した後、ステップＳ３６０４では、現状の保留個数が上限個数（「４」個）に達しているか否かについて判定する。現状の保留個数が上限個数に達している場合（ステップＳ３６０４：ＹＥＳ）には、制御ＩＣ２７１が今回の入賞に対応する大当たり乱数を取得する必要がないため、そのまま本エラー対応処理を終了する。

ステップＳ３６０４において、現状の保留個数が「３」個以下であった場合には、今回の入賞に対応する大当たり乱数を取得する必要があるため、ステップＳ３６０５にてコントロール側ＣＰＵ３０４に対してラッチ指示信号を送信し、ステップＳ３６０６にてエラー状態フラグ２６４ｄに「１」を設定して、本エラー対応処理を終了する。

作動口入賞検知センサ２４５とコントロール側ＣＰＵ３０４との接続が切断された場合においても、今回の入賞に対応する大当たり乱数を取得可能な構成とすることにより、遊技者にとって不当に不利な状況とならないようにすることができる。また、ホールの管理者に異常が発生していることを知らせることにより、ホールの管理者が適切なタイミングで異常状態を解消するためのメンテナンスを行うことができる。

次に、制御ＩＣ２７１が当該制御ＩＣ２７１の入力端子ＴＡ１３に入力されている大当たり乱数を取得するタイミングについて、図７３及び図７４を参照しながら説明する。先ず作動口入賞検知センサ２４５とコントロール側ＣＰＵ３０４との接続が切断されていない場合について、図７３を参照しながら説明する。

図７３（ａ）は制御ＩＣ２７１に入力されている検知信号ＳＧ４の状態を示し、図７３（ｂ）はＲＡＭ２６４の信号記憶フラグ２６４ｂの状態を示し、図７３（ｃ）はコントロール側ＣＰＵ３０４に入力されている検知信号ＳＧ４の状態を示し、図７３（ｄ）は乱数カウンタ１０５に記憶されている大当たり乱数がラッチレジスタ１０２に書き込まれるタイミングを示し、図７３（ｅ）はタイマ割込み処理（図７０）が実行されるタイミングを示し、図７３（ｆ）はラッチ済みステータス１１３の状態を示し、図７３（ｇ）は制御ＩＣ２７１が当該制御ＩＣ２７１の入力端子ＴＡ１３に入力されている大当たり乱数を取得するタイミングを示し、図７３（ｈ）はＲＡＭ２６４の確認指令フラグ２６４ｃの状態を示す。

図７３（ａ），（ｃ）に示すように、ｔ１のタイミングで第１作動口２３３又は第２作動口２３４への入賞が発生すると、制御ＩＣ２７１及びコントロール側ＣＰＵ３０４に入力されている検知信号ＳＧ４がＬＯＷ状態からＨＩ状態に立ち上がる。図７３（ｃ）に示すように、コントロール側ＣＰＵ３０４に入力されている検知信号ＳＧ４が立ち上がったｔ１のタイミングから１２．８μｓが経過したｔ２のタイミングまで、コントロール側ＣＰＵ３０４に入力されている検知信号ＳＧ４はＨＩ状態を維持している。このため、コントロール側ＣＰＵ３０４はラッチレジスタ用Ｄ－ＦＦ１０２ａ～１０２ｐのＣＬＫ端子に対してラッチ信号を送信する。このため、図７３（ｄ）に示すように、ｔ２のタイミングにおいて、乱数カウンタ１０５に格納されている大当たり乱数がラッチレジスタ１０２に書き込まれる。図７３（ｆ）に示すように、ラッチレジスタ１０２が大当たり乱数をラッチするタイミングと同じｔ２のタイミングにおいて、コントロール回路３０３はラッチ済みステータス１１３に「１」を設定する。

図７３（ｅ）に示すように、ｔ２のタイミングの後であるｔ３のタイミングにおいて、検知信号ＳＧ４が立ち上がってから最初のタイマ割込み処理（図７０（ｂ））が実行される。当該ｔ３のタイミングでは、図７３（ａ）に示すように、制御ＩＣ２７１に入力されている検知信号ＳＧ４はＨＩ状態である。このため、制御ＩＣ２７１は、図７３（ｂ）に示すように、当該ｔ３のタイミングでＲＡＭ２６４の信号記憶フラグ２６４ｂに「１」を設定する。ＲＡＭ２６４の信号記憶フラグ２６４ｂが「０」から「１」に変化することにより、制御ＩＣ２７１が検知信号ＳＧ４の立ち上がりを検出した状態となる。そして、図７３（ｆ）に示すように、ｔ３のタイミングにおいて、ラッチ済みステータス１１３に「１」が設定されていることから、図７３（ｇ）に示すように、制御ＩＣ２７１は当該ｔ３のタイミングにおいて当該制御ＩＣ２７１の入力端子ＴＡ１３に入力されている大当たり乱数を取得する。今回取得された大当たり乱数は、今回の遊技球の入賞を契機として乱数カウンタ１０５からラッチレジスタ１０２に書き込まれた大当たり乱数である。

図７３（ａ），（ｃ）に示すように、ｔ３よりも後であるｔ４のタイミングにおいて遊技球の通過が終了すると、制御ＩＣ２７１及びコントロール側ＣＰＵ３０４に入力されている検知信号ＳＧ４がＨＩ状態からＬＯＷ状態に戻る。その後、図７３（ｅ）に示すように、ｔ５のタイミングにおいてタイマ割込み処理が実行される。図７３（ａ）に示すように、当該ｔ５のタイミングにおいて、制御ＩＣ２７１に入力されている検知信号ＳＧ４はＬＯＷ状態である。このため、図７３（ｂ）に示すように、制御ＩＣ２７１は当該ｔ５のタイミングにおいてＲＡＭ２６４の信号記憶フラグ２６４ｂを「０」クリアする。

その後、ｔ６のタイミングにおいて、第１作動口２３３又は第２作動口２３４への新たな入賞が発生すると、図７３（ａ），（ｃ）に示すように、制御ＩＣ２７１及びコントロール側ＣＰＵ３０４に入力されている検知信号ＳＧ４が再び立ち上がる。図７３（ｅ）に示すように、ｔ６のタイミングの後であるｔ７のタイミングにおいてタイマ割込み処理が実行される。図７３（ａ）に示すように、当該ｔ７のタイミングにおいて制御ＩＣ２７１に入力されている検知信号ＳＧ４はＨＩ状態であるため、図７３（ｂ）に示すように、制御ＩＣ２７１はｔ７のタイミングにおいてＲＡＭ２６４の信号記憶フラグ２６４ｂに「１」を設定する。ＲＡＭ２６４の信号記憶フラグ２６４ｂが「０」から「１」に変化することにより、制御ＩＣ２７１はｔ７のタイミングにおいて検知信号ＳＧ４の立ち上がりを検出した状態となる。

図７３（ｆ）に示すように、制御ＩＣ２７１が検知信号ＳＧ４の立ち上がりを検出したｔ７のタイミングにおいて、ラッチ済みステータス１１３には「１」が設定されていない。このため、図７３（ｈ）に示すように、制御ＩＣ２７１はｔ７のタイミングにおいてＲＡＭ２６４の確認指令フラグ２６４ｃに「１」を設定する。

図７３（ｃ）に示すように、コントロール側ＣＰＵ３０４に入力されている検知信号ＳＧ４が立ち上がったｔ６のタイミングから１２．８μｓが経過したタイミングであり、ｔ７のタイミングよりも後のタイミングであるｔ８のタイミングまで、コントロール側ＣＰＵ３０４に入力されている検知信号ＳＧ４はＨＩ状態を維持している。このため、コントロール回路３０３は当該ｔ８のタイミングにおいてラッチレジスタ用Ｄ－ＦＦ１０２ａ～１０２ｐのＣＬＫ端子に対してラッチ信号を送信する。これにより、図７３（ｄ）に示すようにｔ８のタイミングにおいて、乱数カウンタ１０５に記憶されている大当たり乱数がラッチレジスタ１０２に書き込まれる。

その後、図７３（ｅ）に示すようにｔ８のタイミングの後であるｔ９のタイミングにおいて、検知信号ＳＧ４が立ち上がったｔ６のタイミング以降で２回目のタイマ割込み処理が実行される。当該ｔ９のタイミングにおいては、図７３（ｈ）に示すように、ＲＡＭ２６４の確認指令フラグ２６４ｃに「１」が設定されているとともに、図７３（ｆ）に示すように、ラッチ済みステータス１１３に「１」が設定されている。このため、図７３（ｇ）に示すように、ｔ９のタイミングにおいて、制御ＩＣ２７１は当該制御ＩＣ２７１に入力されている大当たり乱数を取得する。

また、制御ＩＣ２７１は、大当たり乱数を取得したｔ９のタイミングにおいて、図７３（ｆ）に示すようにラッチ済みステータス１１３のＣＬＲ端子に対してパルス信号を送信してラッチ済みステータス１１３を「０」クリアするとともに、図７３（ｈ）に示すようにＲＡＭ２６４の確認指令フラグ２６４ｃを「０」クリアする。

制御ＩＣ２７１は、ラッチ済みステータス１１３に「１」が設定されていることを１つの条件として制御ＩＣ２７１の入力端子ＴＡ１３に入力されている大当たり乱数を取得する構成である。このため、検知信号ＳＧ４が立ち上がった後、乱数カウンタ１０５に記憶されている大当たり乱数がラッチレジスタ１０２に書き込まれる前に保留情報の取得処理が実行された場合においても、制御ＩＣ２７１が今回の入賞に対応しない古い大当たり乱数を取得することを回避することができる。

次に、作動口入賞検知センサ２４５とコントロール側ＣＰＵ３０４との接続が切断されている状態において、制御ＩＣ２７１がコントロール側ＣＰＵ３０４に対してラッチ指示信号を送信するタイミング、及び遊技ホールの管理コンピュータに異常信号を送信するタイミングについて、図７４を参照しながら説明する。

図７４（ａ）は制御ＩＣ２７１に入力されている検知信号ＳＧ４の状態を示し、図７４（ｂ）はＲＡＭ２６４の信号記憶フラグ２６４ｂの状態を示し、図７４（ｃ）は乱数カウンタ１０５に記憶されている大当たり乱数がラッチレジスタ１０２に書き込まれるタイミングを示し、図７４（ｄ）はタイマ割込み処理（図７０（ｂ））が実行されるタイミングを示し、図７４（ｅ）はラッチ済みステータス１１３の状態を示し、図７４（ｆ）は制御ＩＣ２７１が当該制御ＩＣ２７１の入力端子ＴＡ１３に入力されている大当たり乱数を取得するタイミングを示し、図７４（ｇ）はＲＡＭ２６４の確認指令フラグ２６４ｃの状態を示し、図７４（ｈ）はＲＡＭ２６４のエラーカウンタ２６４ａの状態を示し、図７４（ｉ）は制御ＩＣ２７１が遊技ホールの管理コンピュータに対して異常信号を送信するタイミングを示し、図７４（ｊ）は制御ＩＣ２７１がコントロール側ＣＰＵ３０４に対してラッチ指示信号を送信するタイミングを示し、図７４（ｋ）はエラー状態フラグ２６４ｄの状態を示す。なお、作動口入賞検知センサ２４５とコントロール側ＣＰＵ３０４との接続は切断されているため、コントロール側ＣＰＵ３０４に入力されている検知信号ＳＧ４は常にＬＯＷ状態であり、ＨＩ状態に立ち上がることはない。

図７４（ａ）に示すように、ｔ１のタイミングにおいて、第１作動口２３３又は第２作動口２３４への入賞が発生すると、制御ＩＣ２７１に入力されている検知信号ＳＧ４がＬＯＷ状態からＨＩ状態に立ち上がる。その後、図７４（ｄ）に示すように、ｔ２のタイミングにおいて、タイマ割込み処理が実行される。

図７４（ａ）に示すように、当該ｔ２のタイミングにおいて制御ＩＣ２７１に入力されている検知信号ＳＧ４はＨＩ状態であるため、図７４（ｂ）に示すように、制御ＩＣ２７１はｔ２のタイミングにおいてＲＡＭ２６４の信号記憶フラグ２６４ｂに「１」を設定する。ＲＡＭ２６４の信号記憶フラグ２６４ｂが「０」から「１」に変化することにより、制御ＩＣ２７１はｔ２のタイミングにおいて検知信号ＳＧ４の立ち上がりを検出した状態となる。

コントロール側ＣＰＵ３０４に入力されている検知信号ＳＧ４は立ち上がらないため、図７４（ｅ）に示すように、ｔ２のタイミングにおいてラッチ済みステータス１１３に「１」は設定されていない。このため、制御ＩＣ２７１はｔ２のタイミングにおいて、図７４（ｇ）に示すように、ＲＡＭ２６４の確認指令フラグ２６４ｃに「１」を設定する。

図７４（ｄ）に示すように、ｔ２のタイミングの後であるｔ３のタイミングにおいて次回の保留情報の取得処理が実行される。当該ｔ３のタイミングでは、図７４（ｇ）に示すように、ＲＡＭ２６４の確認指令フラグ２６４ｃに「１」が設定されている。しかし、図７４（ｅ）に示すように、ラッチ済みステータス１１３には「１」が設定されていない。このため、図７４（ｇ）に示すように、制御ＩＣ２７１はｔ３のタイミングにおいてＲＡＭ２６４の確認指令フラグ２６４ｃを「０」クリアするとともに、図７４（ｈ）に示すように、ＲＡＭ２６４のエラーカウンタ２６４ａに「１」を加算する。

また、制御ＩＣ２７１は同じｔ３のタイミングにおいて、図７４（ｊ）に示すように、コントロール側ＣＰＵ３０４に対してラッチ指示信号を送信するとともに、図７４（ｋ）に示すように、エラー状態フラグ２６４ｄに「１」を設定する。ラッチ指示信号を受信したコントロール側ＣＰＵ３０４は、同じｔ３のタイミングにおいて、ラッチレジスタ用Ｄ－ＦＦ１０２ａ～１０２ｐのＣＬＫ端子に対してラッチ信号を送信する。これにより、図７４（ｃ）に示すように、ｔ３のタイミングにおいて、乱数カウンタ１０５に記憶されている大当たり乱数がラッチレジスタ１０２に書き込まれる。また、コントロール側ＣＰＵ３０４は、同じｔ３のタイミングにおいて、図７４（ｅ）に示すように、ラッチ済みステータス１１３に「１」を設定する。

その後、図７４（ｄ）に示すように、ｔ４のタイミングにおいて、次の回の保留情報の取得処理が実行される。当該ｔ４のタイミングにおいて、図７４（ｋ）に示すように、エラー状態フラグ２６４ｄには「１」が設定されているとともに、図７４（ｅ）に示すように、ラッチ済みステータス１１３には「１」が設定されている。これは、制御ＩＣ２７１からラッチ指示信号を受信したコントロール側ＣＰＵ３０４がラッチレジスタ用Ｄ－ＦＦ１０２ａ～１０２ｐのＣＬＫ端子に対してラッチ信号を送信し、乱数カウンタ１０５に記憶されている大当たり乱数がラッチレジスタ１０２に書き込まれている状態である。

このため、図７４（ｆ）に示すように、制御ＩＣ２７１は当該ｔ４のタイミングにおいて制御ＩＣ２７１の入力端子ＴＡ１３に入力されている大当たり乱数を取得する。制御ＩＣ２７１は、同じｔ４のタイミングにおいて、図７４（ｅ）に示すように、ラッチ済みステータス１１３を「０」クリアするとともに、図７４（ｋ）に示すように、エラー状態フラグ２６４ｄを「０」クリアする。

その後、図７４（ａ）に示すように、ｔ５のタイミングにおいて、遊技球の通過が終了し、制御ＩＣ２７１に入力されている検知信号ＳＧ４がＨＩ状態からＬＯＷ状態に立ち下がる。そして、ｔ５のタイミングよりも後のｔ６のタイミングにおいて、図７４（ｄ）に示すように保留情報の取得処理が実行される。図７４（ａ）に示すように、当該ｔ６のタイミングにおいて制御ＩＣ２７１に入力されている検知信号ＳＧ４はＬＯＷ状態である。このため、図７４（ｂ）に示すように、制御ＩＣ２７１はｔ６のタイミングでＲＡＭ２６４の信号記憶フラグ２６４ｂを「０」クリアする。

図７４（ａ）に示すように、ｔ６のタイミングの後であるｔ７のタイミングにおいて、第１作動口２３３又は第２作動口２３４への入賞が発生すると、制御ＩＣ２７１に入力されている検知信号ＳＧ４がＬＯＷ状態からＨＩ状態に立ち上がる。その後、図７４（ｄ）に示すように、ｔ８のタイミングにおいて、タイマ割込み処理が実行される。図７４（ａ）に示すように、当該ｔ８のタイミングにおいて制御ＩＣ２７１に入力されている検知信号ＳＧ４はＨＩ状態であるため、図７４（ｂ）に示すように、制御ＩＣ２７１はｔ８のタイミングにおいてＲＡＭ２６４の信号記憶フラグ２６４ｂに「１」を設定する。ＲＡＭ２６４の信号記憶フラグ２６４ｂが「０」から「１」に変化することにより、ｔ８のタイミングにおいて制御ＩＣ２７１は検知信号ＳＧ４の立ち上がりを検出した状態となる。

コントロール側ＣＰＵ３０４に入力されている検知信号ＳＧ４は立ち上がらないため、図７４（ｅ）に示すように、ｔ８のタイミングにおいてラッチ済みステータス１１３に「１」は設定されていない。このため、制御ＩＣ２７１はｔ８のタイミングにおいて、図７４（ｇ）に示すように、ＲＡＭ２６４の確認指令フラグ２６４ｃに「１」を設定する。

図７４（ｄ）に示すように、ｔ８のタイミングの後であるｔ９のタイミングにおいて次回の保留情報の取得処理が実行される。当該ｔ９のタイミングでは、図７４（ｇ）に示すように、ＲＡＭ２６４の確認指令フラグ２６４ｃに「１」が設定されている。しかし、図７４（ｅ）に示すように、ラッチ済みステータス１１３には「１」が設定されていない。また、図７４（ｈ）に示すように、ＲＡＭ２６４のエラーカウンタ２６４ａには「１」が設定されている。このため、図７４（ｇ）に示すように、制御ＩＣ２７１はｔ９のタイミングにおいてＲＡＭ２６４の確認指令フラグ２６４ｃを「０」クリアするとともに、図７４（ｉ）に示すように、遊技ホールの管理コンピュータに対して異常信号を送信する。

また、制御ＩＣ２７１は同じｔ９のタイミングにおいて、図７４（ｊ）に示すように、コントロール側ＣＰＵ３０４に対してラッチ指示信号を送信するとともに、図７４（ｋ）に示すように、エラー状態フラグ２６４ｄに「１」を設定する。ラッチ指示信号を受信したコントロール側ＣＰＵ３０４は、同じｔ９のタイミングにおいて、ラッチレジスタ用Ｄ－ＦＦ１０２ａ～１０２ｐのＣＬＫ端子に対してラッチ信号を送信する。これにより、図７４（ｃ）に示すように、ｔ９のタイミングにおいて、乱数カウンタ１０５に記憶されている大当たり乱数がラッチレジスタ１０２に書き込まれる。また、コントロール側ＣＰＵ３０４は、同じｔ９のタイミングにおいて、図７４（ｅ）に示すように、ラッチ済みステータス１１３に「１」を設定する。

その後、図７４（ｄ）に示すように、ｔ１０のタイミングにおいて、次の回のタイマ割込み処理が実行される。当該ｔ１０のタイミングにおいて、図７４（ｋ）に示すように、エラー状態フラグ２６４ｄには「１」が設定されているとともに、図７４（ｅ）に示すように、ラッチ済みステータス１１３には「１」が設定されている。

このため、図７４（ｆ）に示すように、制御ＩＣ２７１は当該ｔ１０のタイミングにおいて制御ＩＣ２７１の入力端子ＴＡ１３に入力されている大当たり乱数を取得する。制御ＩＣ２７１は、同じｔ１０のタイミングにおいて、図７４（ｅ）に示すように、ラッチ済みステータス１１３を「０」クリアするとともに、図７４（ｋ）に示すように、エラー状態フラグ２６４ｄを「０」クリアする。

以上のとおり、乱数カウンタ１０５に記憶されている大当たり乱数がラッチレジスタ１０２に書き込まれるタイミングにおいてコントロール側ＣＰＵ３０４がラッチ済みステータス１１３に「１」を設定する。また、制御ＩＣ２７１はラッチ済みステータス１１３に「１」が設定されていることを条件の１つとして、当該制御ＩＣ２７１の入力端子ＴＡ１３に入力されている大当たり乱数を取得する構成である。このため、乱数カウンタ１０５に記憶されている大当たり乱数がラッチレジスタ１０２に書き込まれる前に保留情報の取得処理が実行された場合に、制御ＩＣ２７１が当該制御ＩＣ２７１の入力端子ＴＡ１３に入力されている古い大当たり乱数を取得することを回避できる。

また、制御ＩＣ２７１は乱数取得処理において、当該制御ＩＣ２７１に入力されている検知信号ＳＧ４の立ち上がりが検出されているにも関わらず、ラッチ済みステータス１１３に「１」が設定されていない場合には、ＲＡＭ２６４の確認指令フラグ２６４ｃに「１」を設定する。そして、次回の乱数取得処理において、再度ラッチ済みステータス１１３の状態を判定する処理を実行する構成である。このため、ラッチ済みステータス１１３に「１」が設定されるよりも前に乱数取得処理が実行された場合においても、入賞が無効となることはなく、制御ＩＣ２７１は今回の入賞に対応する乱数を取得することができる。

また、作動口入賞検知センサ２４５とコントロール側ＣＰＵ３０４との接続が切断された場合のように、制御ＩＣ２７１に入力されている検知信号ＳＧ４が立ち上がってもラッチ済みステータス１１３に「１」が設定されない事象が連続して発生した場合、制御ＩＣ２７１は、当該制御ＩＣ２７１における検知信号ＳＧ４の立ち上がりを契機として、コントロール側ＣＰＵ３０４に対してラッチ指示信号を送信する。そして、当該ラッチ指示信号を受信したコントロール側ＣＰＵ３０４はラッチレジスタ用Ｄ－ＦＦ１０２ａ～１０２ｐのＣＬＫ端子に対してラッチ信号を送信するとともに、ラッチ済みステータス１１３に「１」を設定する構成である。このため、作動口入賞検知センサ２４５とコントロール側ＣＰＵ３０４との接続が切断された場合においても、制御ＩＣ２７１は今回の入賞に対応する大当たり乱数を取得し続けることができる。

また、制御ＩＣ２７１に入力されている検知信号ＳＧ４が立ち上がったにも関わらず、ラッチ済みステータス１１３に「１」が設定されない事象が連続して発生した場合には、制御ＩＣ２７１が遊技ホールの管理コンピュータに対して異常信号を送信する構成である。このため、遊技ホールの管理者は断線状態であることを把握し、遊技者が不利にならないタイミングにおいて断線状態を解消するためのメンテナンスを行うことができる。

また、乱数取得処理において、制御ＩＣ２７１に入力されている検知信号ＳＧ４の立ち上がりが検出されなかった場合には、ラッチ済みステータス１１３のＣＬＲ端子に対してパルス信号を送信することにより、ラッチ済みステータス１１３を「０」クリアする構成である。これにより、ラッチ済みステータス１１３が定期的に「０」クリアされる。コントロール側ＣＰＵ３０４の入力端子ＴＢ１１のみにノイズが入り、当該ノイズを契機としてラッチ済みステータス１１３に「１」が設定された場合においても、ラッチ済みステータス１１３に「１」が設定されている状態が定期的に解消されるため、ノイズが原因となって制御ＩＣ２７１が入賞に対応しない古い乱数を取得する可能性を低減することができる。

＜他の実施形態＞
なお、上述した実施形態の記載内容に限定されず、本発明の趣旨を逸脱しない範囲内で種々の変形改良が可能である。例えば以下のように変更してもよい。ちなみに、以下の別形態の構成を、上記実施形態の構成に対して、個別に適用してもよく、組み合わせて適用してもよい。

（１）上述した第１の実施形態～第３の実施形態及び第８の実施形態において、コントロール回路１０３，３０３がプログラムを利用して処理を実行するＣＰＵ１１４，３０４を備えている構成に代えて、コントロール回路１０３，３０３がプログラムを利用しないハード回路である構成としてもよい。

例えば、上述した第１の実施形態において、ハード回路であるコントロール回路にはスタート検出センサ４１ａから出力される検知信号ＳＧ１と、制御ＩＣ１４８から出力される信号とが入力される構成とする。コントロール回路は内部に０．１μｓ単位で時間をカウントすることが可能なタイマカウンタを備えている。コントロール回路内では、当該コントロール回路に入力されている検知信号ＳＧ１がＬＯＷ状態からＨＩ状態に立ち上がった場合にタイマカウンタによるカウントが開始される。当該タイマカウンタによるカウントは、コントロール回路に入力されている検知信号ＳＧ１がＨＩ状態からＬＯＷ状態に立ち下がった場合、又はタイマカウンタが１２．８μｓまでカウントした場合に停止して、リセットされる。

コントロール回路内でタイマカウンタが１２．８μｓまでカウントした場合には、ラッチレジスタ１０２に対してラッチ信号が送信されて乱数カウンタ１０５に記憶されている数値情報がラッチレジスタ１０２に書き込まれる。また、同じタイミングでコントロール回路から制御ＩＣ１４８の入力端子ＴＡ２に対して出力されている信号がＬＯＷ状態からＨＩ状態に立ち上がり、ラッチ済みステータス１１３に「１」が設定された状態となる。コントロール回路から制御ＩＣ１４８の入力端子ＴＡ２に対して出力されているラッチ済みステータス１１３の状態を表す信号は、制御ＩＣ１４８がコントロール回路に対してパルス信号を送信することにより、ＨＩ状態からＬＯＷ状態に立ち下がる。

（２）上述した第１の実施形態～第８の実施形態において、主制御基板１４１，２６１に対して制御ＩＣ１４８，２７１及びハード乱数回路１４６，２６７が１チップ化されている構成に代えて、それぞれが個別にチップ化された構成としてもよい。

（３）上述した第１の実施形態～第７の実施形態において、遊技者によるストップボタン４２～４４の操作が行われた場合に、ラッチ済みステータスを利用する処理が行われて抽選用の乱数が取得される構成としてもよい。例えば、上述した第１の実施形態において、ストップボタン４２～４４が押込み状態となった場合に、上述した第１の実施形態においてスタートレバー４１が押下げ状態となった場合と同じ処理によって、制御ＩＣ１４８がラッチレジスタ１０２から出力されている乱数の数値情報を取得する構成としてもよい。

具体的には、ストップ検出センサ４２ａ～４４ａ（図５）から出力される操作検知信号が制御ＩＣ１４８とコントロール側ＣＰＵ１１４とにそれぞれ入力されている。当該操作検知信号は、ストップボタン４２～４４が押込み状態となった場合にＬＯＷ状態からＨＩ状態に立ち上がり、当該押込み状態が解除された場合にＨＩ状態からＬＯＷ状態に戻る信号である。

コントロール側ＣＰＵ１１４は、ステップボタン４２～４４の押込み状態となり、当該押込み状態が１２．８μｓに亘って継続された場合にラッチレジスタ１０２に対してラッチ信号を送信するとともに、ラッチ済みステータス１１３に「１」を設定する。これにより、乱数カウンタ１０５で更新された数値情報がラッチレジスタ１０２に記憶されるとともに、当該数値情報が制御ＩＣ１４８に向けて出力されている状態となる。

制御ＩＣ１４８は、当該制御ＩＣ１４８に入力されている操作検知信号がＬＯＷ状態からＨＩ状態にたちあがること、及びラッチ済みステータス１１３に「１」が設定されていることを条件として、ラッチレジスタ１０２から出力されている数値情報を抽選用の乱数として取得する。ラッチ済みステータス１１３を利用することにより、ノイズの影響を抑えながら、ストップボタン４２～４４の操作タイミングに対応する抽選用の乱数を利用することができる。

（４）上述した第４の実施形態～第７の実施形態のように、スタートレバー４１操作の開始タイミングと終了タイミングとのそれぞれを乱数取得の契機として２つ以上の乱数を取得する構成とは異なり、第１の実施形態～第３の実施形態のようにスタートレバー４１操作における１つのタイミングを契機として１つの乱数を取得する構成において、スタートレバー４１が操作された場合に、各リール３２Ｌ，３２Ｍ，３２Ｒの回転を開始させる処理が、通常処理（図１０）の抽選処理（ステップＳ４１１）よりも先に実行される構成としてもよい。

例えば、上述した第１の実施形態において、通常処理（図１０）のステップＳ４１０にて受付禁止処理が実行された後、ステップＳ４１１にて抽選処理が実行される前に、各リール３２Ｌ，３２Ｍ，３２Ｒの回転を開始させる回転開始処理が実行される構成としてもよい。これにより、遊技者によるスタートレバー４１操作から間を置かずにゲームを開始できる。また、各リール３２Ｌ，３２Ｍ，３２Ｒが加速期間から定速期間に移るまでの待機時間を利用して抽選処理を実行することにより、抽選処理が原因となってストップボタン４２～４４の操作が無効となる待機時間が延びる可能性を抑えることができる。

また、スタートレバー４１が操作されてから制御ＩＣ１４８が乱数を取得するまでに所定の遅延時間が設けられている構成とするとともに、制御ＩＣ１４８は当該所定の遅延時間が経過する前に各リール３２Ｌ，３２Ｍ，３２Ｒの回転を開始させる回転開始処理を実行する構成としてもよい。スタートレバー４１が操作されてから制御ＩＣ１４８が乱数を取得するまでの間に回転開始処理を行っておくことにより、遊技者によるスタートレバー４１操作から間を置かずにゲームを開始できる。また、制御ＩＣ１４８が所定の遅延時間後に抽選処理と回転開始処理との両方を実行する構成と比較して、制御ＩＣ１４８が乱数を取得した後の処理負荷を軽減することができる。

（５）異常報知処理が行われた場合に、スロットマシン１０のスピーカ６５から断続的に異常報知音が出力される構成としてもよい。また、異常報知処理が実行される契機となった事象が継続された場合に、異常報知のレベルが上がる構成としてもよい。

具体的な構成について、上述した第１の実施形態の図５を参照しながら説明する。サブ側ＭＰＵ１５２（図５）には、制御ＩＣ１４８から出力されている異常信号と異常解除信号とのそれぞれが入力されている。異常信号がＬＯＷ状態からＨＩ状態に切り換わった場合に、サブ側ＭＰＵ１５２はサブ側ＲＡＭ１５４（図５）に異常状態であることを示す異常フラグを設定し、異常解除信号がＬＯＷ状態からＨＩ状態に立ち上がった場合には、サブ側ＭＰＵ１５２がサブ側ＲＡＭ１５４に設定されている異常フラグを解除する。

制御ＩＣ１４８から入力されている異常信号がＨＩ状態であるとともに、サブ側ＲＡＭ１５４に異常フラグが設定されている場合に、サブ側ＭＰＵ１５２はスピーカ６５から異常報知音を出力するための処理を実行する。これにより、スタート検出センサ４１ａとコントロール側ＣＰＵ１１４との接続が切断された状態であることを断続的に報知することができる。

（６）上述した第４の実施形態～第７の実施形態において、ゲーム開始可能な状態で行われるスタートレバー４１の押下げ操作において、スタートレバー４１の押下げ状態が一定の時間以上に亘って継続された場合には、遊技者に対してスタートレバー４１の押下げ状態を解除するように促すための報知が行われる構成としてもよい。

具体的には、上述した第４の実施形態において、第１管理回路４０３（図３９）は制御ＩＣ１４８に対して報知用信号を出力している。第１管理回路４０３は、当該第１管理回路４０３に入力されている検知信号ＳＧ２がＬＯＷ状態からＨＩ状態に立ち上がった場合に、タイマカウンタによる時間のカウントを開始する。第１管理回路４０３は、タイマカウンタが１２．８μｓをカウントした場合に第１ラッチレジスタ４０７に対してラッチ信号を送信するとともに、タイマカウンタが３秒をカウントした場合に制御ＩＣ１４８に出力している報知用信号をＬＯＷ状態からＨＩ状態に立ち上げる。

制御ＩＣ１４８は第１管理回路４０３から入力されている報知用信号がＬＯＷ状態からＨＩ状態に立ち上がった場合に、サブ側ＭＰＵ１５２に対して押下げ状態の解除を促す報知の契機となるコマンドを送信する。当該コマンドを受信したサブ側ＭＰＵ１５２は、スピーカ６５及び画像表示装置６６を利用して押下げ状態の解除を促す報知を実行する。これにより、遊技者が意識せずにスタートレバー４１の押下げ状態を継続してしまうことを防ぎ、第２乱数が正常なタイミングで取得される状態とすることができる。

（７）上述した第１の実施形態～第３の実施形態及び第８の実施形態において、コントロール側ＣＰＵ１１４，３０４からラッチ済みステータス１１３のＴ端子１１３ｂ（図６，図３２，図６６）に対してパルス信号を出力するための出力端子ＴＢ３（図６，図３２，図６６）と、コントロール側ＣＰＵ１１４，３０４からラッチレジスタ１０２に対してラッチ信号を出力するための出力端子ＴＢ４（図６，図３２，図６６）と、を同一の出力端子としてもよい。

例えば、コントロール側ＣＰＵ１１４，３０４の出力端子ＴＢ３からラッチ済みステータス１１３のＴ端子１１３ｂに延びる１本の信号線がコントロール回路１０３，３０３上で２本の信号線に分岐し、分岐後の信号線の一方がラッチ済みステータス１１３のＴ端子１１３ｂに接続されるとともに、分岐後の信号線の他方がラッチレジスタ１０２に接続される構成とすることにより、コントロール側ＣＰＵ１１４，３０４の出力端子ＴＢ４を省略することができる。

この場合、コントロール側ＣＰＵ１１４，３０４がラッチレジスタ１０２に対してラッチ信号を出力することにより、同じタイミングにおいてラッチ済みステータス１１３に「１」を設定することができる。

（８）上述した第１の実施形態～第３の実施形態及び第８の実施形態において、コントロール側ＣＰＵ１１４，３０４（図６，図３２，図６６）が更新回路１０１の乱数カウンタ１０５（図６，図３２，図６６）に記憶されている乱数の数値情報を取得可能な構成としてもよい。この場合、コントロール側ＣＰＵ１１４，３０４の入力端子ＴＢ１，ＴＢ１１に入力されている検知信号ＳＧ１，ＳＧ４がＬＯＷ状態からＨＩ状態に立ち上がり、当該ＨＩ状態が１２．８μｓ以上継続した場合に、コントロール側ＣＰＵ１１４，３０４が乱数カウンタ１０５に記憶されている乱数の数値情報を取得してＲＡＭ１１６，３０６に記憶する。そして、制御ＩＣ１４８，２７１が乱数を取得するタイミングとなった場合に、制御ＩＣ１４８，２７１はコントロール側ＣＰＵ１１４，３０４から乱数の数値情報を取得することができる。

（９）上述した第１の実施形態、第２の実施形態及び第８の実施形態において、ラッチ済みステータス１１３（図６，図６６）に「１」が設定された後、ラッチ済みステータス１１３が「０」クリアされないまま特定の解除条件が成立した場合には、コントロール側ＣＰＵ１１４，３０４（図６，図６６）がラッチ済みステータス１１３を「０」クリアする構成としてもよい。例えば、ラッチ済みステータス１１３に「１」を設定したタイミングから一定の時間（例えば３ｍｓ又は８ｍｓ）が経過した後、ラッチ済みステータス１１３に「１」が設定されている場合に、ラッチ済みステータス１１３を「０」クリアする構成としてもよい。

ラッチ済みステータス１１３に「１」が設定されている状態が３ｍｓ継続する場合、上述した第１の実施形態及び第２の実施形態において１．４９ｍｓ周期で実行されるタイマ割込み処理が２回以上実行される。また、ラッチ済みステータス１１３に「１」が設定されている状態が８ｍｓ以上継続する場合、上述した第８の実施形態において４ｍｓ周期で実行されるタイマ割込み処理が２回以上実行される。

コントロール側ＣＰＵ１１４，３０４によってラッチ済みステータス１１３に「１」が設定されている状態を一定の時間に限定することにより、制御ＩＣ１４８がラッチ済みステータス１１３に「１」が設定されたことを確実に把握可能であるとともに、ノイズの影響でラッチ済みステータス１１３に「１」が設定された状態を早期に解消可能である構成とすることができる。この場合には、制御ＩＣ１４８，２７１がタイマ割込み処理内でラッチ済みステータス１１３を「０」クリアする処理を省略することができる。

（１０）上述した第１の実施形態～第３の実施形態において、コントロール側ＣＰＵ１１４（図６，図３２）は、当該コントロール側ＣＰＵ１１４の入力端子ＴＢ１（図６，図３２）に入力されている検知信号ＳＧ１がＬＯＷ状態からＨＩ状態となり、当該ＨＩ状態が１２．８μｓ継続することを条件として常にラッチ信号を送信するが、当該ラッチ信号を送信するタイミングと同じタイミングでラッチ済みステータス１１３のＴ端子１１３ｂ（図６，図３２）にパルス信号を送信してラッチ済みステータス１１３に「１」を設定するのは、開始可能フラグ１４４ａ（図５）に「１」が設定されている場合に限られる構成としてもよい。

また、コントロール側ＣＰＵ１１４は、当該コントロール側ＣＰＵ１１４の入力端子ＴＢ１に入力されている検知信号ＳＧ１がＬＯＷ状態からＨＩ状態となることを条件としてラッチ信号を送信するが、当該検知信号ＳＧ１のＨＩ状態が１２．８μｓ継続することを１つの条件としてラッチ済みステータス１１３に「１」を設定する構成としてもよい。これにより、１２．８μｓ未満のノイズの影響を抑えながら、遊技者がスタートレバー４１を操作したタイミングとラッチレジスタ１０２（図６，図３２）に乱数が書き込まれるタイミングとのずれを小さくすることができる。

（１１）スタートレバー４１を押下げる操作が開始されることを契機として第１乱数を取得するための処理が実行されるとともに、スタートレバー４１を押下げる操作が終了することを契機として第２乱数を取得するための処理が実行される上記第４の実施形態～第７の実施形態において、制御ＩＣ１４８が第１乱数の数値情報を取得した後、一定の時間が経過しても第２開始指令フラグ１４４ｈに「１」が設定されない場合には、役の抽選処理において第２チェリー当選とならない第２乱数の数値情報を制御ＩＣ１４８が取得する構成としてもよい。上述した第４の実施形態の通常処理（図４２）を例として、以下に具体的に説明する。なお、上述した第４の実施形態の通常処理（図４２）と同一の構成については説明を省略する。

制御ＩＣ１４８は、ステップＳ１７０７にて第１乱数の数値情報を取得した後、ステップＳ１７０８にて第１開始指令フラグ１４４ｇを「０」クリアする前に、上限タイマによるカウントダウンを開始する。当該上限タイマがカウントする時間の長さは主側ＲＡＭ１４４内に予め設定されている。上限タイマがカウントする時間の長さは、遊技者がスタートレバー４１の操作を開始してから各ストップボタン４２～４４を押せるようになるまでの時間が長くなり過ぎないように設定されている時間である。当該上限タイマでカウントダウンされる時間の具体的な値は本スロットマシン１０の設計段階で把握される。

制御ＩＣ１４８は、通常処理（図４２）のステップＳ１７１２にて加算用乱数の数値情報を取得した後、上限タイマによるカウントダウンが終了しているか否かについての判定を行う。制御ＩＣ１４８は、上限タイマによるカウントダウンが終了していない場合には、ステップＳ１７１３に進み、第２開始指令フラグ１４４ｈに「１」が設定されるまで待機する。このとき、制御ＩＣ１４８は、上限タイマによるカウントダウンが終了しているか否かの判定と、ステップＳ１７１３における第２開始指令フラグ１４４ｈに「１」が設定さているか否かの判定と、のそれぞれを繰り返す。

そして、上限タイマによるカウントダウンが終了する前に、第２開始指令フラグ１４４ｈに「１」が設定された場合（ステップＳ１７１３：ＹＥＳ）には、その後に行われるステップＳ１７１５にて、制御ＩＣ１４８は第２乱数の数値情報を取得する。一方、上限タイマによるカウントダウンが終了するタイミングにおいて、第２開始指令フラグ１４４ｈに「１」が設定されなかった場合には、その後に行われるステップＳ１７１５にて制御ＩＣ１４８は外れ用の数情報を取得する。

当該外れ用の数値情報は予め主側ＲＯＭ１４３に記憶されている数値情報であり、ステップＳ１７０７にて取得した第１乱数の数値情報と当該外れ用の数値情報とを用いて行われる役の抽選処理（図４３）において、第２チェリー当選にはならないように設定されている数値情報である。

このように、制御ＩＣ１４８が第１乱数の数値情報を取得してから一定の時間が経過しても第２開始指令フラグ１４４ｈに「１」が設定されない場合には、制御ＩＣ１４８が外れ用の数値情報を取得してステップＳ１７１４以降の処理に進むことにより、スタートレバー４１の押下げ操作が長時間継続される場合のように、ＨＩ状態に立ち上がった検知信号ＳＧ２の立ち下がりが長時間検出されない場合においても、ゲームを開始させることができる。この場合に、第２チェリー役には当選しない抽選結果とすることにより、故意にスタートレバー４１の押下げる遊技者が通常の操作を行う遊技者よりも有利な遊技結果を得ることがないようにすることができる。

（１２）検知信号ＳＧ２（図３９）の立ち上がりを一の条件として１つ目の乱数を取得した後、当該検知信号ＳＧ２の立ち下がりを一の条件として２つ目の乱数を取得する上記第４の実施形態～第７の実施形態において、ラッチレジスタ１０２，４０７～４０９（図３９，図６０，図６１）に乱数の数値情報が書き込まれるタイミングに同期してラッチ済みステータスに「１」が設定される構成とするとともに、当該ラッチ済みステータスに「１」が設定されていることを一の条件として制御ＩＣ１４８によりラッチレジスタ１０２，４０７～４０９に記憶されている乱数の数値情報が取得される構成としてもよい。上述した第４の実施形態を例として、以下に具体的に説明する。なお、上述した第４の実施形態と同一の構成については説明を省略する。

第１管理回路４０３（図３９）は第１ラッチ済みステータスを備えており、当該第１ラッチ済みステータスの状態が制御ＩＣ１４８に対して出力されている構成とするとともに、第２管理回路４０４（図３９）は第２ラッチ済みステータスを備えており、当該第２ラッチ済みステータスの状態が制御ＩＣ１４８に対して出力されている構成とする。ここで、第１ラッチ済みステータスは第１ラッチレジスタ４０７に乱数が書き込まれるタイミングに同期して「１」が設定される記憶領域であるとともに、第２ラッチ済みステータスは第２ラッチレジスタ４０８に乱数が書き込まれるタイミングに同期して「１」が設定される記憶領域である。

制御ＩＣ１４８（図３９）は開始指令設定処理（図４１）において、開始可能フラグ１４４ａ（図３９）に「１」が設定されていること、制御ＩＣ１４８に入力されている検知信号ＳＧ２の立ち上がりが検出されたこと、及び第１ラッチ済みステータスに「１」が設定されていることを条件として第１開始指令フラグ１４４ｇ（図３９）に「１」を設定するとともに、第１ラッチ済みステータスを「０」クリアするための信号を出力する。

また、制御ＩＣ１４８は開始指令設定処理において、開始可能フラグ１４４ａに「１」が設定されていること、制御ＩＣ１４８に入力されている検知信号ＳＧ２の立ち下がりが検出されたこと、及び第２ラッチ済みステータスに「１」が設定されていることを条件として第２開始指令フラグ１４４ｈ（図３９）に「１」を設定するとともに、第２ラッチ済みステータスを「０」クリアするための信号を出力する。

これにより、遊技者によりスタートレバー４１が操作された場合に、今回の操作開始を契機として第１ラッチレジスタ４０７（図３９）に書き込まれた乱数の数値情報を第１乱数とすることができるとともに、今回の操作終了を契機として第２ラッチレジスタ４０８（図３９）に書き込まれた乱数の数値情報を第２乱数とすることができる。

一方、スタート検出センサ４１ａから出力されている検知信号ＳＧ２が立ち上がった後、当該検知信号ＳＧ２の立ち上がりから１２．８μｓが経過する前に開始指令設定処理（図４１）の実行タイミングとなり、第１乱数が今回のスタートレバー４１操作の以前に第１ラッチレジスタ４０７に書き込まれた古い乱数の数値情報となるタイミングでは、制御ＩＣ１４８による第１乱数の取得が行われない。この場合には、今回のスタートレバー４１の操作を契機としてゲームが開始されない。

また、スタート検出センサ４１ａから出力されている検知信号ＳＧ２が立ち下がった後、当該検知信号ＳＧ２の立ち下がりから１２．８μｓが経過する前に開始指令設定処理（図４１）の実行タイミングとなり、第２乱数が今回のスタートレバー４１操作の以前に第２ラッチレジスタ４０８に書き込まれた古い乱数の数値情報となる場合には、第２乱数として外れ用の数値情報が取得される。当該外れ用の数値情報は予め主側ＲＯＭ１４３に記憶されている数値情報であり、第１乱数の数値情報と当該外れ用の数値情報とを用いて行われる役の抽選処理（図４３）において、第２チェリー当選にはならないように設定されている数値情報である。

このように、第１ラッチ済みステータスに「１」が設定されていることを一の条件として制御ＩＣ１４８が第１乱数を取得するとともに、第２ラッチ済みステータスに「１」が設定されていることを一の条件として制御ＩＣ１４８が第２乱数を取得する構成とすることにより、各ゲームで行われる抽選に利用される第１乱数及び第２乱数の両方が今回のスタートレバー４１の操作に対応した乱数となる確率を高め、遊技者によるスタートレバー４１の操作タイミングを遊技結果に大きく反映させることができる。

また、スタート検出センサ４１ａから出力されている検知信号ＳＧ２が立ち下がった後、当該検知信号ＳＧ２の立ち下がりから１２．８μｓが経過する前に開始指令設定処理（図４１）の実行タイミングとなる場合には、次回の開始指令設定処理において再度第２ラッチ済みステータスの状態についての判定を実行する構成としてもよい。再度の判定において、第２ラッチ済みステータスに「１」が設定されている場合には第２ラッチレジスタ４０８に記憶されている今回の数値情報が第２乱数として取得されるとともに、第２ラッチ済みステータスに「１」が設定されていない場合には外れ用の数値情報が第２乱数として取得される。これにより、遊技者に不利にならない態様で、各ゲームで行われる抽選に利用される第１乱数及び第２乱数の両方が今回のスタートレバー４１の操作に対応した乱数となる確率を高めることができる。

（１３）上述した第４の実施形態～第７の実施形態において、第１乱数が取得された後、第２乱数が取得されるまでの間に回転開始処理が実行される構成に代えて、第２乱数が取得された後に回転開始処理が実行される構成としてもよい。ここで、回転開始処理とは、リール３２Ｌ，３２Ｍ，３２Ｒ（図３）の回転を開始させるための処理である。

（１４）外枠に開閉可能に支持された遊技機本体に貯留部及び取込装置を備え、貯留部に貯留されている所定数の遊技球が取込装置により取り込まれた後にスタートレバーが操作されることによりリールの回転を開始する、パチンコ機とスロットマシンとが融合された遊技機にも、本発明を適用できる。

＜上記実施形態から抽出される発明群について＞
以下、上述した実施形態から抽出される発明群の特徴について、必要に応じて効果等を示しつつ説明する。なお以下においては、理解の容易のため、上記実施形態において対応する構成を括弧書き等で適宜示すが、この括弧書き等で示した具体的構成に限定されるものではない。

＜特徴Ａ群＞
特徴Ａ１．数値情報を更新する数値更新手段（更新回路１０１）と、
第１取得契機（コントロール側ＣＰＵ１１４の入力端子ＴＢ１に入力されている検知信号ＳＧ１の立ち上がり、コントロール側ＣＰＵ３０４の入力端子ＴＢ１１に入力されている検知信号ＳＧ４の立ち上がり）が発生したことに基づいて、前記数値更新手段により更新された数値情報を取得記憶手段（ラッチレジスタ１０２）に記憶させる記憶実行手段（コントロール回路１０３におけるステップＳ７０７の処理を実行する機能、コントロール回路１０３におけるステップＳ１０１０の処理を実行する機能、コントロール回路１０３におけるステップＳ１５０９の処理を実行する機能）と、
第２取得契機（制御ＩＣ１４８の入力端子ＴＡ１に入力されている検知信号ＳＧ１の立ち上がり、制御ＩＣ２７１の入力端子ＴＡ１に入力されている検知信号ＳＧ４の立ち上がり）が発生したことに基づいて、前記取得記憶手段に記憶されている数値情報を利用した特別処理を実行する制御手段（制御ＩＣ１４８におけるステップＳ５０３～ステップＳ５０９の処理を実行する機能、制御ＩＣ２７１におけるステップＳ３３０２～ステップＳ３３１２の処理を実行する機能）と、
を備えた遊技機において、
前記記憶実行手段は、前記第１取得契機が発生して前記取得記憶手段に前記数値情報を記憶させた場合に取得済み情報（ラッチ済みステータス１１３）を設定する情報設定手段（コントロール側ＣＰＵ１１４におけるステップＳ７０８の処理を実行する機能、コントロール側ＣＰＵ１１４におけるステップＳ１０１０の処理を実行する機能、コントロール側ＣＰＵ１１４におけるステップＳ１５１０の処理を実行する機能）を備え、
前記制御手段は、前記第２取得契機が発生した場合において前記取得済み情報が設定されていることを少なくとも一の条件として前記特別処理を実行することを特徴とする遊技機。

特徴Ａ１によれば、制御手段は取得済み情報が設定されていることを条件として特別処理を行う構成である。これにより、制御手段が行う特別処理を常に第１取得契機で取得記憶手段に記憶された数値情報を利用した特別処理とすることができる。制御手段が行う特別処理に第１取得契機で取得記憶手段に記憶された数値情報以外の数値情報が利用される事態を回避することができる。

特徴Ａ２．前記第１取得契機は、所定事象（スタート検出センサ４１ａから出力されている検知信号ＳＧ１がＬＯＷ状態からＨＩ状態に立ち上がる事象、作動口入賞検知センサ２４５から出力されている検知信号ＳＧ４がＬＯＷ状態からＨＩ状態に立ち上がる事象）の発生に対応する状況が所定期間（例えば１２．８μｓ）継続した場合に発生し、
前記第２取得契機は、監視タイミング（制御ＩＣ１４８においてタイマ割込み処理が実行されるタイミング）となった場合において前記所定事象の発生に対応する状況（ゲーム開始可能な期間）となっている場合に発生することを特徴とする特徴Ａ１に記載の遊技機。

特徴Ａ２によれば、監視タイミングとなり、第２取得契機が発生した場合に実行される特別処理で利用される数値情報を、所定事象が所定期間継続することによる第１取得契機の発生に基づいて記憶される数値情報とすることができる。

特徴Ａ３．前記記憶実行手段は、前記第１取得契機が発生した場合、前記取得済み情報が既に設定されている状況であっても前記数値更新手段により更新された数値情報を前記取得記憶手段に記憶させることを特徴とする特徴Ａ１又はＡ２に記載の遊技機。

特徴Ａ３によれば、取得記憶手段に記憶される数値情報を最新の第１取得契機の発生に基づいて記憶された数値情報とすることにより、制御手段が特別処理で使用する数値情報を最新の第１取得契機に基づくものとすることができる。

特徴Ａ４．前記制御手段は、
監視タイミング（制御ＩＣ１４８においてタイマ割込み処理が実行されるタイミング）となる度に前記第２取得契機が発生したか否かを判定する判定手段（制御ＩＣ１４８におけるステップＳ３０２～ステップＳ３０４の処理を実行する機能、制御ＩＣ１４８におけるステップＳ８０３～ステップＳ８０５の処理を実行する機能、制御ＩＣ２７１におけるステップＳ３５０２～ステップＳ３５０４の処理を実行する機能）と、
当該判定手段により前記第２取得契機が発生していると判定された場合において前記取得済み情報が設定されていることを少なくとも一の条件として前記特別処理を実行する手段（制御ＩＣ１４８におけるステップＳ３０６の処理を実行する機能、制御ＩＣ１４８におけるステップＳ４０７～ステップＳ４１１の処理を実行する機能、制御ＩＣ２７１におけるステップＳ３３０２～ステップＳ３３０４の処理を実行する機能、制御ＩＣ２７１におけるステップＳ３５０７及びステップＳ３５０８の処理を実行する機能）と、
前記監視タイミングにおいて前記判定手段により前記第２取得契機が発生していないと判定されたものの前記取得済み情報が設定されている場合、当該取得済み情報の設定状態を解除する手段（制御ＩＣ１４８におけるステップＳ３１５の処理を実行する機能、制御ＩＣ１４８におけるステップＳ８０９の処理を実行する機能、制御ＩＣ２７１におけるステップＳ３５１０の処理を実行する機能）と、
を備えていることを特徴とする特徴Ａ１乃至Ａ３のいずれか１に記載の遊技機。

特徴Ａ４によれば、監視タイミングにおいて第２取得契機の発生は確認されなかったが取得済み情報は設定されていた場合には、当該取得済み情報の設定を解除する構成である。当該構成では、監視タイミングにおいて、第２取得契機の発生と取得済み情報の設定とが両方確認されるまで特別処理が行われない。これにより、制御手段が最新の第１取得契機に基づく数値情報以外の数値情報を利用して特別処理を実行する可能性を低減することができる。

特徴Ａ５．前記取得済み情報が設定されている状況において前記制御手段により前記取得記憶手段に記憶されている数値情報が利用された場合、前記取得済み情報の設定状態を解除する第１解除手段（制御ＩＣ１４８におけるステップＳ３０８の処理を実行する機能、制御ＩＣ１４８におけるステップＳ８０９の処理を実行する機能、コントロール側ＣＰＵ１１４におけるステップＳ１５１５の処理を実行する機能、制御ＩＣ２７１におけるステップＳ３５１０の処理を実行する機能）と、
前記取得済み情報が設定されている状況において特定期間（例えば５ｍｓ）が経過しても前記第１解除手段により前記取得済み情報の設定状態が解除されない場合、当該取得済み情報の設定状態を解除する第２解除手段（コントロール側ＣＰＵ１１４におけるステップＳ１５１７の処理を実行する機能）と、
を備えていることを特徴とする特徴Ａ１乃至Ａ４のいずれか１に記載の遊技機。

特徴Ａ５によれば、ノイズ等が原因となって設定された取得済み情報を特定期間後に解除することにより、ノイズ等が原因となって制御手段が第１取得契機の発生に基づかない数値情報を利用して特別処理を実行する可能性を低減することができる。

特徴Ａ６．前記制御手段は、
監視タイミング（制御ＩＣ１４８においてタイマ割込み処理が実行されるタイミング）となる度に前記第２取得契機が発生したか否かを判定する判定手段（制御ＩＣ１４８におけるステップＳ３０２～ステップＳ３０４の処理を実行する機能、制御ＩＣ１４８におけるステップＳ８０３～ステップＳ８０５の処理を実行する機能、制御ＩＣ２７１におけるステップＳ３５０２～ステップＳ３５０４の処理を実行する機能）と、
当該判定手段により前記第２取得契機が発生していると判定された場合において前記取得済み情報が設定されていることを少なくとも一の条件として前記特別処理を実行する制御実行手段（制御ＩＣ１４８におけるステップＳ３０６の処理を実行する機能、制御ＩＣ１４８におけるステップＳ４０７～ステップＳ４１１の処理を実行する機能、制御ＩＣ２７１におけるステップＳ３３０２～ステップＳ３３０４の処理を実行する機能、制御ＩＣ２７１におけるステップＳ３５０７及びステップＳ３５０８の処理を実行する機能）と、を備え、
当該制御実行手段は、所定の前記監視タイミングにおいて前記判定手段により前記第２取得契機が発生していると判定されたものの前記取得済み情報が設定されていない場合、その次の前記監視タイミングにおいて前記取得済み情報が設定されていることを少なくとも一の条件として前記特別処理を実行することを特徴とする特徴Ａ１乃至Ａ５のいずれか１に記載の遊技機。

特徴Ａ６によれば、監視タイミングにおいて第２取得契機が発生したと判定したものの、取得済み情報が設定されていなかった場合には、制御手段はその次の監視タイミングにおいて取得済み情報が設定されていることを１つの条件として特別処理を実行する構成である。これにより、第２取得契機が発生した後、第１取得契機の発生に基づいて取得済み情報が設定されるまでの間に監視タイミングとなった場合に、制御手段は今回の第２取得契機の発生を無効とせずに第１取得契機の発生に基づいた特別処理を実行することができる。

特徴Ａ７．前記制御実行手段は、所定の前記監視タイミングにおいて前記判定手段により前記第２取得契機が発生していると判定されたものの前記取得済み情報が設定されていない場合、その次の前記監視タイミングにおいて前記判定手段により前記第２取得契機が発生していないと判定された場合であっても前記取得済み情報が設定されていることを少なくとも一の条件として前記特別処理を実行する特徴Ａ６に記載の遊技機。

特徴Ａ７によれば、１回目の監視タイミングの後、２回目の監視タイミングが発生するまでの間に新たな第２取得契機が発生しなくても、２回目の監視タイミングにおいて１回目の監視タイミングで把握した第２取得契機の発生に基づく特別処理を実行することができる。これにより、第２取得契機が発生した後、第１取得契機の発生に基づいて取得済み情報が設定されるまでの間に監視タイミングとなった場合に、制御手段は今回の第２取得契機の発生を無効とせずに第１取得契機の発生に基づいた特別処理を実行することができる。

特徴Ａ８．前記制御手段は、前記第２取得契機が発生しているものの前記取得済み情報が設定されていない状況が所定回数（例えば３回）発生した場合、所定処理を実行する所定処理実行手段（制御ＩＣ１４８におけるステップＳ３１２の処理を実行する機能、制御ＩＣ１４８におけるステップＳ９０３の処理を実行する機能、制御ＩＣ１４８におけるステップＳ１３０９の処理を実行する機能、制御ＩＣ２７１におけるステップＳ３６０３の処理を実行する機能）を備えていることを特徴とする特徴Ａ１乃至Ａ７のいずれか１に記載の遊技機。

特徴Ａ８によれば、第２取得契機が発生しても取得済み情報が設定されない状態が繰り返される場合に所定処理を実行することにより、異常状態を解消して第２取得契機の発生が無効化されない状態とすることができる。

特徴Ａ９．前記所定処理実行手段は、前記所定処理として、異常報知（制御ＩＣ１４８におけるステップＳ３１２の処理、制御ＩＣ１４８におけるステップＳ９０３の処理、制御ＩＣ１４８におけるステップＳ１３０９の処理、制御ＩＣ２７１におけるステップＳ３６０３の処理）を実行するための処理を実行することを特徴とする特徴Ａ８に記載の遊技機。

特徴Ａ９によれば、異常報知を実行して遊技ホールの管理者に異常状態であることを知らせることにより、第２取得契機の発生が無効化される異常状態を解消することができる。

特徴Ａ１０．前記所定処理実行手段は、前記所定処理として、前記第１取得契機が発生していない状況であっても、前記数値更新手段により更新された数値情報が前記取得記憶手段に記憶されるようにするための処理（制御ＩＣ１４８におけるステップＳ９０４の処理を実行する機能、コントロール側ＣＰＵ１１４におけるステップＳ１００１、ステップＳ１００３及びステップＳ１０１２の処理）を実行することを特徴とする特徴Ａ８又はＡ９に記載の遊技機。

特徴Ａ１０によれば、断線等が原因で第１取得契機が発生しない状況となっても、取得記憶手段に記憶されている数値情報の更新を実行可能とすることができる。

特徴Ａ１１．前記所定処理実行手段は、前記所定処理として、前記記憶実行手段に取得指示情報（ラッチ指示信号）を送信し、
前記記憶実行手段は、前記取得指示信号を受信した場合、前記数値更新手段により更新された数値情報を前記取得記憶手段に記憶させることを特徴とする特徴Ａ１０に記載の遊技機。

特徴Ａ１１によれば、制御手段が記憶実行手段に対して数値更新手段で更新された数値情報を取得記憶手段に記憶させる契機を与えることにより、第１取得契機が発生しなくても取得記憶手段に記憶されている数値情報を更新させることができる。

特徴Ａ１２．前記情報設定手段は、前記取得指示信号を受信したことに基づいて前記取得記憶手段に前記数値情報を記憶させた場合であっても取得済み情報を設定することを特徴とする特徴Ａ１１に記載の遊技機。

特徴Ａ１２によれば、取得指示情報の受信を契機として数値更新手段で更新された数値情報を取得記憶手段に記憶させる場合においても、情報設定手段は取得済み情報を設定する構成であるため、制御手段が数値情報を利用した特別処理を実行することができる。

特徴Ａ１３．所定事象（スタートレバー４１が押下げ操作されているという事象、作動口入賞検知センサ２４５に遊技球が入賞するという事象）が発生しているか否かを検知し、前記所定事象が発生していない場合には検知情報の出力状態が第１状態（検知信号ＳＧ１のＬＯＷ状態、検知信号ＳＧ４のＬＯＷ状態）となり前記所定事象が発生している場合には検知情報の出力状態が第２状態（検知信号ＳＧ１のＨＩ状態、検知信号ＳＧ４のＨＩ状態）となる検知手段（スタート検出センサ４１ａ、作動口入賞検知センサ２４５）を備え、
前記第１取得契機は、前記検知手段の出力状態が前記第１状態から前記第２状態に切り換わった場合に発生し、
前記第２取得契機は、前記検知手段の出力状態が前記第２状態である場合に発生することを特徴とする特徴Ａ１乃至Ａ１２のいずれか１に記載の遊技機。

特徴Ａ１３によれば、検知情報の出力状態が第２状態である場合に第２取得契機が発生する構成とすることにより、検知情報の出力状態が第１状態から第２状態に切り換わった場合に第２取得契機が発生する構成と比較して、制御手段が第２取得契機を把握するための処理負荷を軽減することができる。

特徴Ａ１４．前記情報設定手段は、制限状況（遊技開始可能でない状況）においては前記検知手段の出力状態が前記第１状態から前記第２状態に切り換わったとしても前記取得済み情報を設定しないことを特徴とする特徴Ａ１３に記載の遊技機。

特徴Ａ１４によれば、制限状況では取得済み情報を設定しない構成であるため、制限状況下で制御手段が特別処理を行うことを阻止することができる。

特徴Ａ１５．前記制御手段により前記特別処理が実行された場合に前記制限状況となることを特徴とする特徴Ａ１４に記載の遊技機。

特徴Ａ１５によれば、制御手段が特別処理を行った場合に制限状況となる構成とすることにより、特別処理の後に当該特別処理の結果に基づく処理が行われる場合に、特別処理の結果に対応する処理が終了しないうちに新たな取得済み情報が設定されて新たな特別処理が開始される事態を回避することができる。

特徴Ａ１６．前記制御手段は、
前記特別処理を実行した場合に前記制限状況であることを示す情報の設定を行う手段（制御ＩＣ１４８におけるステップＳ４０４の処理、制御ＩＣ１４８におけるステップＳ１４０５の処理を実行する機能）と、
前記制限状況が終了した場合に前記制限状況であることを示す情報の設定状態を解除する手段（制御ＩＣ１４８におけるステップＳ４０９の処理、制御ＩＣ１４８におけるステップＳ１４０８の処理を実行する機能）と、
を備えていることを特徴とする特徴Ａ１５に記載の遊技機。

特徴Ａ１６によれば、制御手段が制限状況であることを示す情報の設定と、当該情報の設定状態の解除と、を行う構成であるため、情報設定手段は当該情報に基づいて制限状況の開始タイミングと終了タイミングとを把握して、制限状況であるか否かを判定することができる。

特徴Ａ１７．前記制御手段は、前記検知手段の出力状態が前記第２状態である場合であって前記取得済み情報が設定されていない状況が基準回数（例えば３回）発生したことに基づいて異常報知が実行されるようにするための処理（制御ＩＣ１４８におけるステップＳ３０９～ステップＳ３１１の処理、制御ＩＣ１４８におけるステップＳ９０１及びステップＳ９０２の処理、制御ＩＣ１４８におけるステップＳ１３０６～ステップＳ１３０９の処理、制御ＩＣ２７１におけるステップＳ３６０１及びステップＳ３０６２の処理）を実行する手段を備えていることを特徴とする特徴Ａ１３乃至Ａ１６のいずれか１に記載の遊技機。

特徴Ａ１７によれば、検知手段の出力状態が第２状態であっても取得済み情報が設定されない状態が基準回数発生した場合に、制御手段が異常報知を実行することにより、異常状態を解消することができる。

特徴Ａ１８．前記特別処理が実行された場合、遊技実行手段（画像表示装置６６）において単位遊技が実行される構成であり、
前記記憶実行手段は、前記単位遊技の実行中は前記検知手段の出力状態が前記第１状態から前記第２状態に切り換わったとしても前記数値情報を前記取得記憶手段に記憶させない、又は前記取得済み情報が設定されないようにすることを特徴とする特徴Ａ１３乃至Ａ１７のいずれか１に記載の遊技機。

特徴Ａ１８によれば、記憶実行手段が、単位遊技中に数値情報を取得記憶手段に記憶させない構成においても、取得済み情報を設定しない構成においても、取得済み情報が設定されないため、制御手段が単位遊技中に次の特別処理を実行してしまう可能性を低減することができる。

なお、特徴Ａ１～Ａ１８のいずれか１の構成に対して、特徴Ａ１～Ａ１８、特徴Ｂ１～Ｂ７、特徴Ｃ１～Ｃ１６、特徴Ｄ１～Ｄ５のうちいずれか１又は複数の構成を適用してもよい。これにより、その組み合わせた構成による相乗的な効果を奏することが可能となる。

上記特徴Ａ群の発明は、以下の課題を解決することが可能である。

遊技機の一種として、パチンコ機やスロットマシン等が知られている。これらの遊技機では、制御装置において各種制御が実行されることで、遊技の進行が制御される。また、制御装置における各種制御の実行に際しては、数値情報が利用される。

例えば、所定の抽選条件が成立したことに基づいて内部抽選が行われ、当該内部抽選の結果に応じて遊技者に特典が付与される構成が知られている。この内部抽選においては、所定の抽選条件が成立した際に、抽選用の数値情報を更新する更新手段から数値情報が取得され、その取得された数値情報が当選情報に対応しているか否かの判定が行われる。また、所定の取得条件が成立したことに基づいて数値情報が取得され、その数値情報を利用して行われる内部抽選の結果に基づいて特定の演出や報知が行われる構成も知られている。

ここで、上記例示等のような遊技機においては抽選に際しての数値情報の取得が好適に行われる必要があり、この点について未だ改良の余地がある。

＜特徴Ｂ群＞
特徴Ｂ１．所定事象（スタート検出センサ４１ａから出力されている検知信号ＳＧ１がＬＯＷ状態からＨＩ状態に立ち上がる事象、作動口入賞検知センサ２４５から出力されている検知信号ＳＧ４がＬＯＷ状態からＨＩ状態に立ち上がる事象）が発生しているか否かを検知し、所定事象が発生していない場合には検知情報の出力状態が第１状態（検知信号ＳＧ１のＬＯＷ状態、検知信号ＳＧ４のＬＯＷ状態）となり所定事象が発生している場合には検知情報の出力状態が第２状態（検知信号ＳＧ１のＨＩ状態、検知信号ＳＧ４のＨＩ状態）となる検知手段（スタート検出センサ４１ａ、作動口入賞検知センサ２４５）と、
当該検知手段の出力状態が前記第１状態から前記第２状態に切り換わったことに基づいて、特別情報（ラッチ済みステータス１１３）を設定する情報設定手段（コントロール側ＣＰＵ１１４におけるステップＳ７０８の処理を実行する機能、コントロール側ＣＰＵ１１４におけるステップＳ１０１０の処理を実行する機能、コントロール側ＣＰＵ１１４におけるステップＳ１５１０の処理を実行する機能）と、
前記検知手段の出力状態が前記第２状態である場合であって前記特別情報が設定されている場合に特定処理を実行する制御手段（制御ＩＣ１４８におけるステップＳ５０３～ステップＳ５０９の処理を実行する機能、制御ＩＣ２７１におけるステップＳ３３０２～ステップＳ３３１２の処理を実行する機能）と、
を備えていることを特徴とする遊技機。

特徴Ｂ１によれば、制御手段は、情報設定手段が検知手段の出力状態が第１状態から第２状態に切り換わったことに基づいて設定する特別情報が設定されていることを確認することにより、制御手段自身が検知手段の出力状態が第１状態から第２状態に切り換わったことを把握しなくても、検知手段の出力状態が第１状態から第２状態に切り換わったことを条件として特定処理を実行することができる。

このため、制御手段自身が検知手段の出力状態が第１状態から第２状態に切り換わることを監視する構成と比較して、制御手段が特定処理を実行する条件が成立したか否かについて判定するための処理負荷を軽減することができる。

また、制御手段が検知手段の出力状態と特別情報とに基づいて特定処理を実行する構成であるため、制御手段が設定されている特別情報のみに基づいて特定処理を実行する構成と比較して、ノイズ等の影響を低減することができる。

特徴Ｂ２．前記情報設定手段は、制限状況（遊技開始可能でない状況）においては前記検知手段の出力状態が前記第１状態から前記第２状態に切り換わったとしても前記特別情報を設定しないことを特徴とする特徴Ｂ１に記載の遊技機。

特徴Ｂ２によれば、制限状況において検知手段の出力状態が第１状態から第２状態に切り換わっても特別情報が設定されないため、制限状況において制御手段が特定処理を実行する可能性を低減することができる。

特徴Ｂ３．前記制御手段により前記特定処理が実行された場合に前記制限状況となることを特徴とする特徴Ｂ２に記載の遊技機。

特徴Ｂ３によれば、特定処理が実行された場合に制限状況とする構成であるため、特定処理の後、当該特定処理の結果に応じた態様で行われる処理が実行されている間に、制御手段によって再度特定処理が実行される可能性を低減することができ、１回の特定処理の結果を当該特定処理後に行われる処理に反映することができる。

特徴Ｂ４．前記制御手段は、
前記特定処理を実行した場合に前記制限状況であることを示す情報の設定を行う手段（制御ＩＣ１４８におけるステップＳ４０４の処理、制御ＩＣ１４８におけるステップＳ１４０５の処理を実行する機能）と、
前記制限状況が終了した場合に前記制限状況であることを示す情報の設定状態を解除する手段（制御ＩＣ１４８におけるステップＳ４０９の処理、制御ＩＣ１４８におけるステップＳ１４０８の処理を実行する機能）と、
を備えていることを特徴とする特徴Ｂ３に記載の遊技機。

特徴Ｂ４によれば、特定処理が実行された場合に制限状況であることを示す情報が設定されて制限状況となるとともに、当該制限状況が終了した場合に制限状況であることを示す情報の設定状態が解除される構成である。このため、情報設定手段は当該制限状況であることを示す情報の設定状態に基づいて制限状況であるか否かの判定を行うことができる。

特徴Ｂ５．前記制御手段は、前記検知手段の出力状態が前記第２状態である場合であって前記特別情報が設定されていない状況が基準回数（例えば３回）発生したことに基づいて異常報知が実行されるようにするための処理（制御ＩＣ１４８におけるステップＳ３０９～ステップＳ３１１の処理、制御ＩＣ１４８におけるステップＳ９０１及びステップＳ９０２の処理、制御ＩＣ１４８におけるステップＳ１３０６～ステップＳ１３０９の処理、制御ＩＣ２７１におけるステップＳ３６０１及びステップＳ３０６２の処理）を実行する手段を備えていることを特徴とする特徴Ｂ１乃至Ｂ４のいずれか１に記載の遊技機。

特徴Ｂ５によれば、検知手段の出力状態が第２状態でありながら特別情報が設定されない状態が基準回数発生した場合に、制御手段が異常報知を実行して異常状態を解消する契機とすることができる。

特徴Ｂ６．数値情報を更新する数値更新手段（更新回路１０１）と、
前記検知手段の出力状態が前記第１状態から前記第２状態に切り換わったことに基づいて、前記数値更新手段により更新された数値情報を取得記憶手段（ラッチレジスタ１０２）に記憶させる記憶実行手段（コントロール回路１０３におけるステップＳ７０７の処理を実行する機能、コントロール回路１０３におけるステップＳ１０１０の処理を実行する機能、コントロール回路１０３におけるステップＳ１５０９の処理を実行する機能）と、を備え、
前記情報設定手段は、前記取得記憶手段に前記数値情報が記憶された場合に前記特別情報を設定することを特徴とする特徴Ｂ１乃至Ｂ５のいずれか１に記載の遊技機。

特徴Ｂ６によれば、取得記憶手段に数値情報が記憶された場合に特別情報が設定される構成であるため、特別情報が設定されていることを条件として行われる特定処理において利用される数値情報を、検知手段の出力状態が第１状態から第２状態に切り換わったことに基づいて更新回路から取得記憶手段に記憶された数値情報とすることができる。

特徴Ｂ７．前記特別処理が実行された場合、遊技実行手段（画像表示装置６６）において単位遊技が実行される構成であり、
前記記憶実行手段は、前記単位遊技の実行中は前記検知手段の出力状態が前記第１状態から前記第２状態に切り換わったとしても前記数値情報を前記取得記憶手段に記憶させない、又は前記取得済み情報が設定されないようにすることを特徴とする特徴Ｂ６に記載の遊技機。

特徴Ｂ７によれば、検知手段の出力状態が第１状態から第２状態に切り換わっても、単位遊技中に特別情報は設定されないため、単位遊技中に制御手段が特定処理を実行する可能性を低減することができる。

なお、特徴Ｂ１～Ｂ７のいずれか１の構成に対して、特徴Ａ１～Ａ１８、特徴Ｂ１～Ｂ７、特徴Ｃ１～Ｃ１６、特徴Ｄ１～Ｄ５のうちいずれか１又は複数の構成を適用してもよい。これにより、その組み合わせた構成による相乗的な効果を奏することが可能となる。

上記特徴Ｂ群の発明は、以下の課題を解決することが可能である。

遊技機の一種として、パチンコ機やスロットマシン等が知られている。これらの遊技機では、制御装置において各種制御が実行されることで、遊技の進行が制御される。また、制御装置における各種制御の実行に際しては、数値情報が利用される。

例えば、所定の抽選条件が成立したことに基づいて内部抽選が行われ、当該内部抽選の結果に応じて遊技者に特典が付与される構成が知られている。この内部抽選においては、所定の抽選条件が成立した際に、抽選用の数値情報を更新する更新手段から数値情報が取得され、その取得された数値情報が当選情報に対応しているか否かの判定が行われる。また、所定の取得条件が成立したことに基づいて数値情報が取得され、その数値情報を利用して行われる内部抽選の結果に基づいて特定の演出や報知が行われる構成も知られている。

ここで、上記例示等のような遊技機においては抽選に際しての数値情報の取得が好適に行われる必要があり、この点について未だ改良の余地がある。

＜特徴Ｃ群＞
特徴Ｃ１．所定事象（スタートレバー４１が押下げ状態となっている事象）が発生しているか否かを検知する検知手段（スタート検出センサ４１ａ）と、
当該検知手段の検知状態に基づき第１抽選値（第１乱数）を取得する第１取得手段（第１ラッチレジスタ４０７）と、
前記検知手段の検知状態に基づき第２抽選値（第２乱数）を取得する第２取得手段（第２ラッチレジスタ４０８）と、
少なくとも前記第１抽選値を利用した抽選及び前記第２抽選値を利用した抽選を実行する、又は少なくとも前記第１抽選値及び前記第２抽選値の両方を利用した抽選を実行する抽選実行手段（制御ＩＣ１４８におけるステップＳ１８０２～ステップＳ１８１２の処理を実行する機能、制御ＩＣ１４８におけるステップ２３０２～ステップＳ２３０６及びステップＳ２３１１～ステップＳ２３１５の処理を実行する機能、制御ＩＣ１４８におけるステップＳ２５０１～ステップＳ２５０７の処理を実行する機能）と、
を備えていることを特徴とする遊技機。

特徴Ｃ１によれば、検知手段の検知状態に基づいて２つの抽選値を取得し、当該２つの抽選値を用いた抽選を実行する構成であるため、検知手段の検知状態に基づいて取得される１つの抽選値によって抽選を実行する構成と比較して、抽選により決定される遊技結果のパターンを増やすことができる。また、２つの抽選値を利用することにより、１つの抽選値を利用して行う抽選において設定可能である最も当選確率が低い役よりも更に当選確率の低い抽選結果を設定することができる。

特徴Ｃ２．前記第１取得手段は、前記検知手段の検知状態に基づき第１取得契機（スタート検出センサ４１ａが出力している検知信号ＳＧ２のＬＯＷ状態からＨＩ状態への立ち上がり）が発生した場合に前記第１抽選値を取得し、
前記第２取得手段は、前記検知手段の検知状態に基づき第２取得契機（スタート検出センサ４１ａが出力している検知信号ＳＧ２のＨＩ状態からＬＯＷ状態への立ち下がり）が発生した場合に前記第２抽選値を取得することを特徴とする特徴Ｃ１に記載の遊技機。

特徴Ｃ２によれば、第１取得契機が発生するタイミングと第２取得契機が発生するタイミングが異なることにより、第１取得契機で取得される第１抽選値と第２取得契機で取得される第２抽選値とが同期する可能性を低減することができる。

特徴Ｃ３．前記検知手段は、前記所定事象が発生していない場合には検知情報の出力状態が第１状態（検知信号ＳＧ２のＬＯＷ状態）となり前記所定事象が発生している場合には検知情報の出力状態が第２状態（検知信号ＳＧ２のＨＩ状態）となる構成であり、
前記第１取得契機は、前記検知手段の出力状態が前記第１状態から前記第２状態に切り換わったことに基づいて発生し、
前記第２取得契機は、前記検知手段の出力状態が前記第２状態から前記第１状態に切り換わったことに基づいて発生することを特徴とする特徴Ｃ２に記載の遊技機。

特徴Ｃ３によれば、検知情報の出力状態が第１状態から第２状態に切り換わったことに基づいて第１抽選値が取得され、検知情報の出力状態が第２状態から第１状態に切り換わったことに基づいて第２抽選値が取得される構成である。このため、検知情報の出力状態が第１状態から第２状態となり、再び第１状態とするという一連の流れにおいて２つの抽選値を取得することができる。このため、当該一連の流れにおいて１つの抽選値を取得する構成と比較して、遊技者が１回のゲームを開始するために行う動作の回数を増やすことなく、１回のゲームで利用できる抽選値の数を増加させることができる。

特徴Ｃ４．数値情報を更新する数値更新手段（更新回路１０１）を備え、
前記第１取得手段は、前記第１取得契機が発生した場合に前記数値更新手段により更新された数値情報を前記第１抽選値として取得し、
前記第２取得手段は、前記第１取得契機が発生した場合に前記数値更新手段により更新された数値情報を前記第２抽選値として取得することを特徴とする特徴Ｃ２又はＣ３に記載の遊技機。

特徴Ｃ４によれば、第１抽選値を取得する契機と第２抽選値を取得する契機とを異なるものとする構成であるため、同じ数値更新手段で更新された数値情報である第１抽選値と第２抽選値とを異なるものとすることができ、２つの異なる抽選値を利用した抽選を実行することができる。

特徴Ｃ５．数値情報を更新する第１数値更新手段（第１乱数カウンタ４１６）と、
数値情報を更新する第２数値更新手段（第２乱数カウンタ４１７）と、
を備え、
前記第１取得手段は、前記第１数値更新手段により更新された数値情報を前記第１抽選値として取得し、
前記第２取得手段は、前記第２数値更新手段により更新された数値情報を前記第２抽選値として取得することを特徴とする特徴Ｃ１乃至Ｃ４のいずれか１に記載の遊技機。

特徴Ｃ５によれば、第１数値更新手段で更新された数値情報を第１抽選値とするとともに、当該第１数値更新手段とは異なる第２数値更新手段で更新された数値情報を第２抽選値とすることにより、第１抽選値と第２抽選値とが同期しない抽選値となる可能性を高めることができる。そして、第１抽選値及び第２抽選値に基づいて決まる遊技結果が特定の結果に偏らないようにすることができる。

特徴Ｃ６．前記抽選実行手段は、
前記第１抽選値を利用した第１抽選処理を実行する第１抽選手段（制御ＩＣ１４８におけるステップＳ１８０１～ステップＳ１８０６、ステップＳ１８１２、及びステップＳ１８１３の処理を実行する機能、ステップＳ２３０１～ステップＳ２３０６の処理を実行する機能）と、
前記第２抽選値を利用した第２抽選処理を実行する第２抽選手段（制御ＩＣ１４８におけるステップＳ１８０７～ステップＳ１８１１の処理を実行する機能、制御ＩＣ１４８におけるステップＳ２３１１～ステップＳ２３１５の処理を実行する機能）と、
を備えていることを特徴とする特徴Ｃ１乃至Ｃ５のいずれか１に記載の遊技機。

特徴Ｃ６によれば、抽選によって決定される事項が異なる２つの抽選に対して、第１抽選値と第２抽選値とのそれぞれを利用する構成であるため、単位遊技内で実行可能な抽選の種類を増やして遊技の興趣向上を図ることができる。

特徴Ｃ７．前記第１抽選処理及び前記第２抽選処理のうち一方の抽選処理は、他方の抽選処理の結果が特定結果（例えば第１チェリー当選）となった場合に実行されることを特徴とする特徴Ｃ６に記載の遊技機。

特徴Ｃ７によれば、第１抽選処理の結果に応じて第２抽選処理が実行される場合と、当該第２抽選処理が実行されない場合とがある構成であるため、第１抽選処理と第２抽選処理とを利用して行われる一連の抽選処理に多くのバリエーションを設定することが可能となり、１つの抽選値を利用して行われる抽選と比較して奥の深い演出を実行することができる。

特徴Ｃ８．前記一方の抽選処理において前記特定結果となることで前記他方の抽選処理が実行され当該他方の抽選処理において所定結果（例えば第２チェリー当選）となる確率は、前記一方の抽選処理において設定可能な最低の確率よりも低い確率であることを特徴とする特徴Ｃ７に記載の遊技機。

特徴Ｃ８によれば、一方の抽選処理の結果を受けて実行される他方の抽選処理により所定結果となる確率として、一方の抽選処理において設定可能な最低の確率よりも低い確率が設定されている構成である。発生頻度の低い所定結果を設定することにより、当該所定結果となった場合に遊技者に特別な感情を与えることができるとともに、当該所定結果に対して遊技者に期待させることができるため、遊技の興趣を向上させることができる。

特徴Ｃ９．前記抽選実行手段は、
少なくとも前記第１抽選値及び前記第２抽選値を利用してこれら各抽選値の個別のビット数よりも多いビット数の集合抽選値（抽選用乱数）を導出する手段（制御ＩＣ１４８におけるステップＳ２４０３の処理を実行する機能）と、
前記集合抽選値を利用して抽選を実行する手段（制御ＩＣ１４８におけるステップＳ２５０１～ステップＳ２５０７の処理を実行する機能）と、
を備えていることを特徴とする特徴Ｃ１乃至Ｃ８のいずれか１に記載の遊技機。

特徴Ｃ９によれば、各抽選値の個別のビット数よりも多いビット数の集合抽選値を利用する１回の抽選において各結果が発生する確率として、各抽選値を利用する１回の抽選において各結果が発生する最低の確率よりも低い確率を設定することが可能となる。

特徴Ｃ１０．前記抽選実行手段は、
前記第１抽選値を利用した第１抽選処理を実行する第１抽選手段（制御ＩＣ１４８におけるステップＳ２７０１の処理を実行する機能、制御ＩＣ１４８におけるステップＳ２８０１の処理を実行する機能）と、
前記第２抽選値を利用した第２抽選処理を実行する第２抽選手段（制御ＩＣ１４８におけるステップＳ２７０３の処理を実行する機能、制御ＩＣ１４８におけるステップＳ２８０３の処理を実行する機能）と、
を備えていることを特徴とする特徴Ｃ９に記載の遊技機。

特徴Ｃ１０によれば、集合抽選値を利用した抽選とは別に、第１抽選処理と第２抽選処理とのそれぞれが実行される構成である。集合抽選値は第１抽選値と第２抽選値とに基づいて導出された抽選値である。２つの抽選値を取得して３つの抽選値を利用可能な状態とすることにより、２つの抽選値を利用して２つの抽選を行う構成と比較して実行可能な抽選の種類を増加させるとともに、抽選結果のバリエーションを増加させて、遊技の興趣向上を図ることができる。

特徴Ｃ１１．遊技動作（各リール３２Ｌ，３２Ｍ，３２Ｒの回転）が実行される遊技実行手段（制御ＩＣ１４８におけるステップＳ１７１０の処理を実行する機能、制御ＩＣ１４８におけるステップＳ２３０１の処理を実行する機能、制御ＩＣ１４８におけるステップＳ２４０２の処理を実行する機能）と、
前記第１抽選値が取得された後であって前記第２抽選値が取得される前に前記遊技実行手段における前記遊技動作が開始され、前記第２抽選値が取得された後において終了条件が成立した場合に前記遊技動作が終了されるように前記遊技実行手段を制御する遊技制御手段（制御ＩＣ１４８におけるステップＳ１７１９の処理を実行する機能、制御ＩＣ１４８におけるステップＳ２３１７の処理を実行する機能、制御ＩＣ１４８におけるステップＳ２４０５の処理を実行する機能）と、
を備えていることを特徴とする特徴Ｃ１乃至Ｃ１０のいずれか１に記載の遊技機。

特徴Ｃ１１によれば、第１抽選値が取得された後であって第２抽選値が取得される前に遊技動作が開始される構成であるため、第２抽選値が取得された後に遊技動作が開始される構成と比較して、遊技動作が行われている時間範囲と、実際に遊技結果を決める契機となる動作が行われている時間範囲との差を縮めることができる。これにより、遊技動作の開始タイミングと終了タイミングについて、遊技者が時間のずれを感じる可能性を低減することができる。

特徴Ｃ１２．前記遊技動作を開始させるべく操作される始動操作手段（スタートレバー４１）を備え、
前記所定事象は前記始動操作手段が操作された状態のことであり、
前記遊技制御手段は、前記始動操作手段が操作されたことを少なくとも一の条件として前記遊技動作を開始するように前記遊技実行手段を制御する手段（制御ＩＣ１４８におけるステップＳ１６０２～ステップＳ１６０５の処理を実行する機能、制御ＩＣ１４８におけるステップＳ１７０６～ステップＳ１７１０の処理を実行する機能、制御ＩＣ１４８におけるステップＳ２３０１及びステップＳ２３０２の処理を実行する機能）を備え、
前記第１取得手段は、前記検知手段の検知状態が前記始動操作手段の操作に対応する操作対応状態（スタート検出センサ４１ａから出力されている検知信号ＳＧ２のＬＯＷ状態からＨＩ状態へ立ち上がった状態）となったことに基づき前記第１抽選値を取得し、
前記第２取得手段は、前記検知手段の検知状態が前記始動操作手段の非操作に対応する非操作対応状態（スタート検出センサ４１ａから出力されている検知信号ＳＧ２のＨＩ状態からＬＯＷ状態へ立ち上がった状態）となったことに基づき前記第２抽選値を取得することを特徴とする特徴Ｃ１１に記載の遊技機。

特徴Ｃ１２によれば、１回の始動操作手段を操作する間の異なるタイミングにおいて第１抽選値と第２抽選値とが取得される構成であるため、第１抽選値を取得するタイミングと第２抽選値を取得するタイミングとを共に始動操作手段の操作タイミングが反映されたタイミングとするとともに、第１抽選値と第２抽選値とを同期しない抽選値とすることができる。

特徴Ｃ１３．前記遊技動作を終了させるべく操作される終了操作手段（ストップボタン４２～４４）を備え、
前記遊技制御手段は、
前記遊技動作が実行されている状況において前記終了操作手段が操作されたことを少なくとも一の条件として前記遊技動作を終了するように前記遊技実行手段を制御する終了制御手段（制御ＩＣ１４８におけるステップＳ１７１９の処理を実行するための機能、制御ＩＣ１４８におけるステップＳ２３１７の処理を実行する機能、制御ＩＣ１４８におけるステップＳ２４０５の処理を実行する機能）と、
前記第２取得手段により前記第２抽選値が取得された後に前記終了操作手段の操作に対応する制御を可能とする操作対応手段（制御ＩＣ１４８におけるステップＳ１７１７及びステップＳ１７１８の処理を実行する機能、制御ＩＣ１４８におけるステップＳ２３１６の処理を実行する機能、制御ＩＣ１４８におけるステップＳ２４０５の処理を実行する機能）と、
を備えていることを特徴とする特徴Ｃ１２に記載の遊技機。

特徴Ｃ１３によれば、第２抽選値が取得された後のタイミングにおいて終了操作手段の操作に対応する制御が可能となり、当該タイミング以降に終了操作手段が操作されることを１つの条件として遊技動作が終了する構成であるため、第２抽選値が取得される前に終了操作手段が操作され、当該終了操作手段の操作に基づいて第２抽選値が取得される前に遊技動作が終了する事態を回避することができる。

特徴Ｃ１４．前記終了制御手段は、前記抽選実行手段の抽選結果に対応する態様で前記遊技動作の終了制御を実行することを特徴とする特徴Ｃ１３に記載の遊技機。

特徴Ｃ１４によれば、遊技動作が終了した状態を抽選実行手段の抽選結果に対応する態様とする構成である。これにより、遊技者は遊技動作終了後の遊技実行手段の状態を見て抽選結果を把握することができる。

特徴Ｃ１５．前記遊技実行手段は絵柄を変動表示する絵柄表示手段（各リール３２Ｌ，３２Ｍ，３２Ｒ）であり、
当該絵柄表示手段にて前記絵柄の変動表示が開始された場合、前記絵柄の変動表示速度が加速される加速期間の後に前記絵柄の変動表示が定速となる定速期間が発生する構成であり、
前記操作対応手段は、前記第２取得手段により前記第２抽選値が取得された後であって前記定速期間となった後に、前記終了操作手段の操作に対応する制御を可能とすることを特徴とする特徴Ｃ１３又はＣ１４に記載の遊技機。

特徴Ｃ１５によれば、操作対応手段による終了操作手段の操作に対応する制御が可能となるタイミングを定速期間となった後のタイミングとする構成であるため、定速期間となる前であり、絵柄の変動速度が比較的遅い加速期間に終了操作手段を操作することにより遊技者にとって所望の絵柄を揃えられるという事態を回避することができる。

特徴Ｃ１６．前記抽選実行手段は、
前記第１抽選値が取得されたことに基づいて前記第２抽選値が取得されていなくても、前記第１抽選値を利用した第１抽選処理を実行する第１抽選手段（制御ＩＣ１４８におけるステップＳ２３０２の処理を実行する機能）と、
前記第２抽選値が取得されたことに基づいて当該第２抽選値を利用した第２抽選処理を実行する第２抽選手段（制御ＩＣ１４８におけるステップＳ２３１３の処理を実行する機能）と、
を備えていることを特徴とする特徴Ｃ１１乃至Ｃ１５のいずれか１に記載の遊技機。

特徴Ｃ１６によれば、第１抽選値を取得した後、第２抽選値を取得するタイミングとなるまでの待機時間に第１抽選処理を実行することにより、第２抽選値を取得した後の処理負荷を軽減することができる。

なお、特徴Ｃ１～Ｃ１６のいずれか１の構成に対して、特徴Ａ１～Ａ１８、特徴Ｂ１～Ｂ７、特徴Ｃ１～Ｃ１６、特徴Ｄ１～Ｄ５のうちいずれか１又は複数の構成を適用してもよい。これにより、その組み合わせた構成による相乗的な効果を奏することが可能となる。

上記特徴Ｃ群の発明は、以下の課題を解決することが可能である。

遊技機の一種として、パチンコ機やスロットマシン等が知られている。これらの遊技機では、制御装置において各種制御が実行されることで、遊技の進行が制御される。また、制御装置における各種制御の実行に際しては、数値情報が利用される。

例えば、所定の抽選条件が成立したことに基づいて内部抽選が行われ、当該内部抽選の結果に応じて遊技者に特典が付与される構成が知られている。この内部抽選においては、所定の抽選条件が成立した際に、抽選用の数値情報を更新する更新手段から数値情報が取得され、その取得された数値情報が当選情報に対応しているか否かの判定が行われる。また、所定の取得条件が成立したことに基づいて数値情報が取得され、その数値情報を利用して行われる内部抽選の結果に基づいて特定の演出や報知が行われる構成も知られている。

ここで、上記例示等のような遊技機においては抽選に際しての数値情報の取得が好適に行われる必要があり、この点について未だ改良の余地がある。

＜特徴Ｄ群＞
特徴Ｄ１．遊技動作が実行される遊技実行手段（制御ＩＣ１４８におけるステップＳ１７１０の処理を実行する機能、制御ＩＣ１４８におけるステップＳ２３０１の処理を実行する機能、制御ＩＣ１４８におけるステップＳ２４０２の処理を実行する機能）と、
前記遊技動作を開始させるべく操作される始動操作手段（スタートレバー４１）と、
前記遊技動作を終了させるべく操作される終了操作手段（ストップボタン４２～４４）と、
前記始動操作手段が操作されたことを少なくとも一の条件として抽選を実行する抽選実行手段（制御ＩＣ１４８におけるステップＳ１８０２～ステップＳ１８１２の処理を実行する機能、制御ＩＣ１４８におけるステップ２３０２～ステップＳ２３０６及びステップＳ２３１１～ステップＳ２３１５の処理を実行する機能、制御ＩＣ１４８におけるステップＳ２５０１～ステップＳ２５０７の処理を実行する機能）と、
前記始動操作手段が操作されたことを少なくとも一の条件として前記遊技動作が開始され、前記終了操作手段が操作されたことを少なくとも一の条件として前記抽選実行手段による抽選の結果に対応する態様で前記遊技動作が終了されるように前記遊技実行手段を制御する遊技制御手段（制御ＩＣ１４８におけるステップＳ１７１９の処理を実行する機能、制御ＩＣ１４８におけるステップＳ２３１７の処理を実行する機能、制御ＩＣ１４８におけるステップＳ２４０５の処理を実行する機能）と、
を備えた遊技機において、
前記遊技制御手段は、前記始動操作手段が操作されたことに基づいて前記抽選実行手段による抽選が完了していない状況であっても前記遊技動作を開始する開始制御手段（制御ＩＣ１４８におけるステップＳ１６０２～ステップＳ１６０５の処理を実行する機能、制御ＩＣ１４８におけるステップＳ１７０６～ステップＳ１７１０の処理を実行する機能、制御ＩＣ１４８におけるステップＳ２３０１及びステップＳ２３０２の処理を実行する機能）を備えていることを特徴とする遊技機。

特徴Ｄ１によれば、始動操作手段の操作に基づいて行われる遊技動作の開始は、抽選実行手段による抽選が完了していない状況であっても実行される構成であるため、抽選実行手段による抽選が完了するまで遊技動作の開始を延期する構成と比較して、始動操作手段の操作タイミングから遊技動作の開始タイミングまでの時間間隔を短縮することができる。これにより、始動操作手段が操作されてから時間差で遊技動作が開始される事態を回避することができる。

特徴Ｄ２．前記遊技制御手段は、前記抽選実行手段による抽選が完了した後に前記終了操作手段の操作に対応する制御を可能とする操作対応手段（制御ＩＣ１４８におけるステップＳ１７１７及びステップＳ１７１８の処理を実行する機能、制御ＩＣ１４８におけるステップＳ２３１６の処理を実行する機能、制御ＩＣ１４８におけるステップＳ２４０５の処理を実行する機能）を備えていることを特徴とする特徴Ｄ１に記載の遊技機。

特徴Ｄ２によれば、抽選実行手段による抽選の完了後に終了操作手段の操作に対応する処理が可能となる構成であるため、常に抽選の結果に対応する態様で終了操作手段の操作に対応する処理を実行することができる。これにより、遊技者は遊技動作が終了した状態を見て抽選結果を把握することが可能となる。

特徴Ｄ３．前記遊技実行手段は絵柄を変動表示する絵柄表示手段（各リール３２Ｌ，３２Ｍ，３２Ｒ）であり、
当該絵柄表示手段にて前記絵柄の変動表示が開始された場合、前記絵柄の変動表示速度が加速される加速期間の後に前記絵柄の変動表示が定速となる定速期間が発生する構成であり、
前記操作対応手段は、前記抽選実行手段による抽選が完了した後であって前記定速期間となった後に、前記終了操作手段の操作に対応する制御を可能とすることを特徴とする特徴Ｄ２に記載の遊技機。

特徴Ｄ３によれば、定速期間となった後に終了操作手段の操作に対応する制御が行われる構成であるため、定速期間となる前であり、絵柄の変動速度が比較的遅い加速期間に終了操作手段を操作することにより遊技者にとって所望の絵柄を揃えられるという事態を回避することができる。

特徴Ｄ４．前記始動操作手段が操作されたことを検知する検知手段（スタート検出センサ４１ａ）を備え、
前記抽選実行手段は、
前記検知手段の検知状態が前記始動操作手段の操作に対応する操作対応状態（スタート検出センサ４１ａから出力されている検知信号ＳＧ２のＬＯＷ状態からＨＩ状態へ立ち上がった状態）となったことに基づき前記第１抽選値を取得する第１取得手段（第１ラッチレジスタ４０７）と、
前記検知手段の検知状態が前記始動操作手段の非操作に対応する非操作対応状態（スタート検出センサ４１ａから出力されている検知信号ＳＧ２のＨＩ状態からＬＯＷ状態へ立ち上がった状態）となったことに基づき前記第２抽選値を取得する第２取得手段（第２ラッチレジスタ４０８）と、
少なくとも前記第１抽選値を利用した抽選及び前記第２抽選値を利用した抽選を実行する、又は少なくとも前記第１抽選値及び前記第２抽選値の両方を利用した抽選を実行する抽選手段（制御ＩＣ１４８におけるステップＳ１８０２～ステップＳ１８１２の処理を実行する機能、制御ＩＣ１４８におけるステップ２３０２～ステップＳ２３０６及びステップＳ２３１１～ステップＳ２３１５の処理を実行する機能、制御ＩＣ１４８におけるステップＳ２５０１～ステップＳ２５０７の処理を実行する機能）と、
を備え、
前記開始制御手段は、前記第１抽選値が取得された後であって前記第２抽選値が取得される前に前記遊技動作を開始することを特徴とする特徴Ｄ１乃至Ｄ３のいずれか１に記載の遊技機。

特徴Ｄ４によれば、検知手段が操作対応状態となった場合に、当該操作対応状態の開始タイミングに基づいて第１抽選値が取得されるとともに、当該操作対応状態の終了タイミングに基づいて第２抽選値が取得される構成であり、第１抽選値が取得された後であって第２抽選値が取得される前に遊技動作を開始する構成であるため、第２抽選値が取得された後に遊技動作が開始される構成と比較して、操作対応状態の開始タイミングと遊技動作の開始タイミングとの間に、遊技者が時間のずれを感じる可能性を低減することができる。

特徴Ｄ５．前記抽選手段は、
前記第１抽選値が取得されたことに基づいて前記第２抽選値が取得されていなくても、前記第１抽選値を利用した第１抽選処理を実行する第１抽選手段（制御ＩＣ１４８におけるステップＳ２３０２の処理を実行する機能）と、
前記第２抽選値が取得されたことに基づいて当該第２抽選値を利用した第２抽選処理を実行する第２抽選手段（制御ＩＣ１４８におけるステップＳ２３１３の処理を実行する機能）と、
を備えていることを特徴とする特徴Ｄ４に記載の遊技機。

特徴Ｄ５によれば、第１抽選値を取得した後、第２抽選値を取得するタイミングとなるまでの待機時間に第１抽選処理を実行することにより、第２抽選値を取得した後の処理負荷を軽減することができる。

なお、特徴Ｄ１～Ｄ５のいずれか１の構成に対して、特徴Ａ１～Ａ１８、特徴Ｂ１～Ｂ７、特徴Ｃ１～Ｃ１６、特徴Ｄ１～Ｄ５のうちいずれか１又は複数の構成を適用してもよい。これにより、その組み合わせた構成による相乗的な効果を奏することが可能となる。

上記特徴Ｄ群の発明は、以下の課題を解決することが可能である。

遊技機の一種として、パチンコ機やスロットマシン等が知られている。これらの遊技機では、制御装置において各種制御が実行されることで、遊技の進行が制御される。また、制御装置における各種制御の実行に際しては、数値情報が利用される。

例えば、所定の抽選条件が成立したことに基づいて内部抽選が行われ、当該内部抽選の結果に応じて遊技者に特典が付与される構成が知られている。この内部抽選においては、所定の抽選条件が成立した際に、抽選用の数値情報を更新する更新手段から数値情報が取得され、その取得された数値情報が当選情報に対応しているか否かの判定が行われる。また、所定の取得条件が成立したことに基づいて数値情報が取得され、その数値情報を利用して行われる内部抽選の結果に基づいて特定の演出や報知が行われる構成も知られている。

ここで、上記例示等のような遊技機においては遊技が円滑に行われる必要があり、この点について未だ改良の余地がある。

以下に、以上の各特徴を適用し得る遊技機の基本構成を示す。

パチンコ遊技機：遊技者が操作する操作手段と、その操作手段の操作に基づいて遊技球を発射する遊技球発射手段と、その発射された遊技球を所定の遊技領域に導く球通路と、遊技領域内に配置された各遊技部品とを備え、それら各遊技部品のうち所定の通過部を遊技球が通過した場合に遊技者に特典を付与する遊技機。

スロットマシン等の回胴式遊技機：始動操作手段の操作に基づき周回体の回転を開始させ、停止操作手段の操作に基づき周回体の回転を停止させ、その停止後の絵柄に応じて遊技者に特典を付与する遊技機。

１０…スロットマシン、３２Ｌ，３２Ｍ，３２Ｒ…リール、４１…スタートレバー、４１ａ…スタート検出センサ、４２～４４…ストップボタン、６６…画像表示装置、１０１…更新回路、１０２…ラッチレジスタ、１０３…コントロール回路、１１３…ラッチ済みステータス、１１４…コントロール側ＣＰＵ、１４８…制御ＩＣ、２４５…作動口入賞検知センサ、２７１…制御ＩＣ、３０４…コントロール側ＣＰＵ、４０７…第１ラッチレジスタ、４０８…第２ラッチレジスタ、４１６…第１乱数カウンタ、４１７…第２乱数カウンタ、ＳＧ１，ＳＧ２，ＳＧ４…検知信号、ＴＡ１，ＴＢ１，ＴＢ１１…入力端子。

Claims (2)

1. 数値情報を更新する数値更新手段と、
   第１契機が発生したことに基づいて、前記数値更新手段により更新された数値情報を取得記憶手段に記憶させる記憶実行手段と、
   第２契機が発生したことに基づいて、前記取得記憶手段に記憶されている数値情報を利用した特別処理を実行する制御手段と、
   を備えた遊技機において、
   前記記憶実行手段は、
   前記第１契機が発生して前記取得記憶手段に前記数値情報を記憶させた場合に取得済み情報を設定する情報設定手段と、
   前記取得済み情報が既に設定されている状況において前記第１契機が再度発生した場合、前記取得記憶手段に記憶されている数値情報をその時点において前記数値更新手段により更新されている数値情報に書き換える手段と、
   を備え、
   前記制御手段は、
   監視タイミングとなる度に前記第２契機が発生したか否かを判定する判定手段と、
   当該判定手段により前記第２契機が発生していると判定された場合において前記取得済み情報が設定されていることを少なくとも一の条件として前記特別処理を実行する制御実行手段と、
   を備え、
   前記数値更新手段、前記記憶実行手段及び前記制御手段は、同一の基板に設けられていることを特徴とする遊技機。
2. 前記第１契機及び前記第２契機は始動条件の成立に基づくものであることを特徴とする請求項１に記載の遊技機。

Images