JP2022163433A - Imaging element and imaging device - Google Patents

Imaging element and imaging device Download PDF

Info

Publication number
JP2022163433A
JP2022163433A JP2021068356A JP2021068356A JP2022163433A JP 2022163433 A JP2022163433 A JP 2022163433A JP 2021068356 A JP2021068356 A JP 2021068356A JP 2021068356 A JP2021068356 A JP 2021068356A JP 2022163433 A JP2022163433 A JP 2022163433A
Authority
JP
Japan
Prior art keywords
pixel
imaging device
substrate
section
shielding layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021068356A
Other languages
Japanese (ja)
Inventor
智史 中山
Satoshi Nakayama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Priority to JP2021068356A priority Critical patent/JP2022163433A/en
Publication of JP2022163433A publication Critical patent/JP2022163433A/en
Pending legal-status Critical Current

Links

Images

Abstract

SOLUTION: There is provided an imaging element including: a first substrate having a pixel portion in which a plurality of pixels each having a micro-lens and a photoelectric conversion portion is provided in a first direction and in a second direction intersecting the first direction; a second substrate having a processing circuit portion in which a plurality of processing circuits for processing pixel signals output from the pixels is provided in the first direction and the second direction; and a light shielding layer provided between the first substrate and the second substrate in an optical axis direction of the micro-lens and shielding light from the processing circuit portion. Furthermore, there may be provided an imaging device provided with the imaging element.SELECTED DRAWING: Figure 1

Description

本発明は、撮像素子及び撮像装置に関する。 The present invention relates to an imaging device and an imaging device.

AD変換部等の処理回路を備える撮像素子が知られている(例えば、特許文献1)。従来から、AD変換部で発生した光によるノイズが問題となっていた。
特許文献1 特開2013-51674
2. Description of the Related Art An imaging device including a processing circuit such as an AD converter is known (for example, Patent Document 1). Conventionally, noise caused by light generated in the AD converter has been a problem.
Patent document 1 JP 2013-51674

本発明の第1の態様においては、撮像素子であって、マイクロレンズと光電変換部とを有する複数の画素が第1方向および第1方向と交差する第2方向に設けられた画素部を有する第1の基板と、画素から出力された画素信号を処理する複数の処理回路が第1方向および第2方向に設けられた処理回路部を有する第2の基板と、マイクロレンズの光軸方向において第1の基板と第2の基板との間に設けられ、処理回路部からの光を遮光する遮光層と、を備える。 In a first aspect of the present invention, an imaging device has a pixel portion in which a plurality of pixels each having a microlens and a photoelectric conversion portion are provided in a first direction and in a second direction intersecting the first direction. a first substrate; a second substrate having a processing circuit section in which a plurality of processing circuits for processing pixel signals output from pixels are provided in a first direction and a second direction; A light shielding layer provided between the first substrate and the second substrate for shielding light from the processing circuit section.

本発明の第2の態様においては、撮像装置であって上記撮像素子を備える。 According to a second aspect of the present invention, there is provided an image pickup apparatus including the above image pickup device.

なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。 It should be noted that the above summary of the invention does not list all the features of the invention. Subcombinations of these feature groups can also be inventions.

本実施形態に係る撮像素子400の概要を示す図である。It is a figure which shows the outline|summary of the image pick-up element 400 which concerns on this embodiment. 画素部110の具体的な構成の一例を示す。An example of a specific configuration of the pixel unit 110 is shown. 画素112の回路構成の一例を示す。An example of the circuit configuration of the pixel 112 is shown. 画素112を光軸方向であるZ方向から見た平面図の概略を示す。FIG. 10B schematically shows a plan view of the pixel 112 viewed from the Z direction, which is the optical axis direction. 処理回路部210のより具体的な構成の一例を示す。An example of a more specific configuration of the processing circuit section 210 is shown. 撮像素子400の断面を模式的に示す。A cross section of the imaging device 400 is schematically shown. 撮像素子400の変形例の断面を模式的に示す。A cross section of a modified example of the imaging device 400 is schematically shown. 撮像素子400のさらに他の変形例の断面を模式的に示す。A cross section of still another modified example of the imaging device 400 is schematically shown. 図8の撮像素子400における画素信号読出しのタイミングチャートを示す。FIG. 9 shows a timing chart of pixel signal readout in the imaging device 400 of FIG. 8 ; FIG. 画素112の他の例を光軸方向であるZ方向から見た平面図の概略を示す。FIG. 10 schematically shows a plan view of another example of the pixel 112 as seen from the Z direction, which is the optical axis direction. 図10の画素112を用いた撮像素子400の断面を模式的に示す。FIG. 11 schematically shows a cross section of an imaging device 400 using the pixels 112 of FIG. 10. FIG. 遮光層156に他の能動素子を設けた場合の電気的な動作の一例を示す。An example of electrical operation when another active element is provided in the light shielding layer 156 is shown. 画素112のさらに他の例を光軸方向であるZ方向から見た平面図の概略を示す。FIG. 10 schematically shows a plan view of still another example of the pixel 112 as seen from the Z direction, which is the optical axis direction. 図13の画素112を用いた撮像素子400の断面を模式的に示す。FIG. 13 schematically shows a cross section of an imaging device 400 using the pixels 112 of FIG. 13. FIG. 実施例に係る撮像装置500の構成例を示すブロック図である。2 is a block diagram showing a configuration example of an imaging device 500 according to an embodiment; FIG.

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。 Hereinafter, the present invention will be described through embodiments of the invention, but the following embodiments do not limit the invention according to the claims. Also, not all combinations of features described in the embodiments are essential for the solution of the invention.

本明細書において、X軸とY軸とは互いに直交し、Z軸はXY平面に直交する。XYZ軸は右手系を構成する。Z軸と平行な方向を撮像素子400の積層方向と称する場合がある。本明細書において、「上」及び「下」の用語は、重力方向における上下方向に限定されない。これらの用語は、Z軸方向における相対的な方向を指すに過ぎない。なお、本明細書では、X軸方向の配列を「行」とし、Y軸方向の配列を「列」として説明するが、行列方向はこれに限定されない。また、Z軸方向が被写体からの光が入射する光軸方向となっている。 In this specification, the X-axis and the Y-axis are orthogonal to each other, and the Z-axis is orthogonal to the XY plane. The XYZ axes constitute a right-handed system. A direction parallel to the Z-axis may be referred to as a stacking direction of the imaging device 400 . In this specification, the terms "upper" and "lower" are not limited to vertical directions in the direction of gravity. These terms refer only to relative directions in the Z-axis direction. In this specification, the arrangement in the X-axis direction is described as a "row" and the arrangement in the Y-axis direction is described as a "column," but the matrix direction is not limited to this. Also, the Z-axis direction is the optical axis direction on which the light from the subject is incident.

図1は、本実施形態に係る撮像素子400の概要を示す図である。撮像素子400は、被写体を撮像する。撮像素子400は、撮像された被写体の画像データを生成する。撮像素子400は、第1基板100および第2基板200を備える。図1に示すように、第1基板100は、第2基板200に積層されている。 FIG. 1 is a diagram showing an overview of an imaging device 400 according to this embodiment. The imaging element 400 images a subject. The imaging device 400 generates image data of a captured subject. The image pickup device 400 includes a first substrate 100 and a second substrate 200 . As shown in FIG. 1, the first substrate 100 is laminated on the second substrate 200 .

第1基板100は、画素部110を有する。画素部110は、入射された光に基づく画素信号を出力する。なお、第1基板100を画素チップと呼ぶことがある。 The first substrate 100 has a pixel section 110 . The pixel unit 110 outputs pixel signals based on incident light. Note that the first substrate 100 is sometimes called a pixel chip.

第2基板200は、処理回路部210および周辺回路部230を有する。なお、第2基板200を信号処理チップと呼ぶことがある。 The second substrate 200 has a processing circuit section 210 and a peripheral circuit section 230 . Note that the second substrate 200 may be called a signal processing chip.

処理回路部210は、第1基板100から出力された画素信号が入力される。処理回路部210は、入力された画素信号を処理する。例えば、処理回路部210は、アナログ信号をデジタル信号に変換する処理を行う。具体的には、処理回路部210は、入力された画素信号をデジタル信号に変換する処理を行う。処理回路部210は他の信号処理を行ってもよい。他の信号処理の例としてアナログまたはデジタルのCDS(相関二重サンプリング)などのノイズ除去処理が挙げられる。 A pixel signal output from the first substrate 100 is input to the processing circuit unit 210 . The processing circuit unit 210 processes input pixel signals. For example, the processing circuit unit 210 performs processing for converting analog signals into digital signals. Specifically, the processing circuit unit 210 performs a process of converting an input pixel signal into a digital signal. Processing circuitry 210 may perform other signal processing. Examples of other signal processing include noise reduction processing such as analog or digital CDS (Correlated Double Sampling).

本例の処理回路部210は、第2基板200において、画素部110と対向する位置に配置されている。すなわち、処理回路部210は光軸方向について少なくとも部分的に画素部110と重なるように配される。処理回路部210は、画素部110の駆動を制御するための制御信号を画素部110に出力してもよい。 The processing circuit section 210 of this example is arranged at a position facing the pixel section 110 on the second substrate 200 . That is, the processing circuit section 210 is arranged so as to at least partially overlap the pixel section 110 in the optical axis direction. The processing circuit section 210 may output a control signal for controlling driving of the pixel section 110 to the pixel section 110 .

周辺回路部230は、処理回路部210の駆動を制御する。周辺回路部230は、第2基板200において、処理回路部210の周辺に配置されている。また、周辺回路部230は、第1基板100と電気的に接続され、画素部110の駆動を制御してもよい。 The peripheral circuit section 230 controls driving of the processing circuit section 210 . The peripheral circuit section 230 is arranged around the processing circuit section 210 on the second substrate 200 . Also, the peripheral circuit section 230 may be electrically connected to the first substrate 100 to control driving of the pixel section 110 .

撮像素子400は、第1基板100および第2基板200に加えて、第2基板200に積層された第3基板を有してもよい。例えば、第3基板はメモリチップであって、第2基板200が出力した信号に応じた画像処理を行う。また、撮像素子400の構造は、裏面照射型であっても、表面照射型であってもよい。以下、裏面照射型の例で説明する。 The imaging device 400 may have a third substrate laminated on the second substrate 200 in addition to the first substrate 100 and the second substrate 200 . For example, the third substrate is a memory chip and performs image processing according to the signal output by the second substrate 200 . Further, the structure of the imaging device 400 may be of a backside illumination type or a front side illumination type. An example of the backside illumination type will be described below.

図2は、画素部110の具体的な構成の一例を示す。本例では、画素部110と、画素部110に設けられた画素ブロック120の拡大図を示している。 FIG. 2 shows an example of a specific configuration of the pixel section 110. As shown in FIG. In this example, an enlarged view of a pixel section 110 and a pixel block 120 provided in the pixel section 110 is shown.

画素部110は、行方向および列方向に沿って並んで配置された複数の画素ブロック120を有する。本例の画素部110は、M×N個(M,Nは、自然数)の画素ブロック120を有する。本例では、MがNと等しい場合を図示しているが、MとNは異なっていてもよい。 The pixel section 110 has a plurality of pixel blocks 120 arranged side by side along the row direction and the column direction. The pixel unit 110 of this example has M×N (M and N are natural numbers) pixel blocks 120 . This example illustrates the case where M is equal to N, but M and N may be different.

画素ブロック120は、少なくとも1つの画素112を有する。本例の画素ブロック120は、m×n個(m,nは、自然数)の画素112を有する。例えば、画素ブロック120は、16×16個の画素112を有する。画素ブロック120に対応する画素112の個数はこれに限定されない。本例では、mがnと等しい場合を図示しているが、mはnと異なっていてもよい。画素ブロック120に対応する画素112の個数は1つであってもよい。画素ブロック120は、行方向において共通の制御線に接続された複数の画素112を有する。例えば、画素ブロック120のそれぞれの画素112は、同一の露光時間に設定されるように共通の制御線に接続されている。一例において、行方向に並ぶn個の画素112が共通の制御線によって接続される。 Pixel block 120 has at least one pixel 112 . The pixel block 120 of this example has m×n (m and n are natural numbers) pixels 112 . For example, pixel block 120 has 16×16 pixels 112 . The number of pixels 112 corresponding to the pixel block 120 is not limited to this. This example illustrates the case where m is equal to n, but m may be different from n. The number of pixels 112 corresponding to the pixel block 120 may be one. A pixel block 120 has a plurality of pixels 112 connected to a common control line in the row direction. For example, each pixel 112 of pixel block 120 is connected to a common control line so as to be set to the same exposure time. In one example, n pixels 112 arranged in the row direction are connected by a common control line.

一方、複数の画素ブロック120同士では、それぞれ異なる露光時間に設定されてよい。即ち、画素ブロック120のそれぞれの画素112は同一の露光時間であるが、他の画素ブロック120では異なる露光時間に設定されてよい。例えば、画素ブロック120の画素112が行方向に共通の制御線で接続されている場合に、他の画素ブロック120の画素112が異なる制御線で共通に接続される。 On the other hand, different exposure times may be set between the plurality of pixel blocks 120 . That is, each pixel 112 of the pixel block 120 has the same exposure time, but other pixel blocks 120 may have different exposure times. For example, when the pixels 112 of the pixel block 120 are connected by a common control line in the row direction, the pixels 112 of the other pixel blocks 120 are commonly connected by different control lines.

画素ブロック120は、後述する処理ブロック220に対応して配置される。本実施形態では、1つの処理ブロック220に対して、1つの画素ブロック120が配置されている。 The pixel blocks 120 are arranged corresponding to processing blocks 220 which will be described later. In this embodiment, one pixel block 120 is arranged for one processing block 220 .

画素112は、光を電荷に変換する光電変換機能を有する。画素112は、光電変換された電荷を蓄積する。m個の画素112は、列方向に沿って並んで配置され、共通の信号線122に接続されている。そして、m個の画素112は、画素ブロック120において、行方向にn列並んで配列されている。 The pixel 112 has a photoelectric conversion function of converting light into charge. The pixels 112 accumulate photoelectrically converted charges. The m pixels 112 are arranged side by side along the column direction and connected to a common signal line 122 . The m pixels 112 are arranged in n columns in the row direction in the pixel block 120 .

換言すれば、画素ブロック120は、共通の制御線で接続された複数の画素112のあつまりである。また、画素ブロック120は、同一の露光時間が設定される複数の画素112の回路の最小単位であるともいえる。 In other words, pixel block 120 is a group of pixels 112 connected by a common control line. Also, the pixel block 120 can be said to be the minimum circuit unit of a plurality of pixels 112 for which the same exposure time is set.

図3は画素112の回路構成の一例を示し、図4は画素112を光軸方向であるZ方向から見た平面図の概略を示す。画素112は、光電変換部104と、転送部123と、リセット部126と、画素出力部127とを備える。画素出力部127は、増幅部128および選択部129を有する。本例では、転送部123、リセット部126、増幅部128および選択部129はNチャンネル型FETとして説明するが、トランジスタの種類はこれに限られない。 FIG. 3 shows an example of the circuit configuration of the pixel 112, and FIG. 4 shows a schematic plan view of the pixel 112 viewed from the Z direction, which is the optical axis direction. The pixel 112 includes a photoelectric conversion unit 104 , a transfer unit 123 , a reset unit 126 and a pixel output unit 127 . The pixel output section 127 has an amplification section 128 and a selection section 129 . In this example, the transfer unit 123, the reset unit 126, the amplifier unit 128, and the selection unit 129 are described as N-channel FETs, but the type of transistor is not limited to this.

光電変換部104は、光を電荷に変換する光電変換機能を有する。光電変換部104は、光電変換された電荷を蓄積する。光電変換部104は、例えば、フォトダイオードである。光電変換部104は、不純物が注入されて光電変換機能を有する注入領域106と、注入領域106の周囲に配され当該注入領域106を他の素子から分離する分離領域108とを有する。 The photoelectric conversion unit 104 has a photoelectric conversion function of converting light into charge. The photoelectric conversion unit 104 accumulates photoelectrically converted charges. The photoelectric conversion unit 104 is, for example, a photodiode. The photoelectric conversion section 104 has an injection region 106 implanted with an impurity and having a photoelectric conversion function, and an isolation region 108 disposed around the injection region 106 and isolating the injection region 106 from other elements.

転送部123は、光電変換部104に蓄積された電荷を蓄積部125に転送する。転送部123は、光電変換部104の電荷を転送するトランスファーゲートの一例である。換言すれば、転送部123をゲートとし、光電変換部104をソースとし、蓄積部125をドレインとして、これらがいわゆる転送トランジスタを構成している。転送部123のゲート端子は、制御信号φTX1を入力するための画素ブロック120ごとのローカルな転送制御線141に接続される。 The transfer unit 123 transfers the charges accumulated in the photoelectric conversion unit 104 to the accumulation unit 125 . The transfer unit 123 is an example of a transfer gate that transfers charges of the photoelectric conversion unit 104 . In other words, the transfer section 123 as a gate, the photoelectric conversion section 104 as a source, and the storage section 125 as a drain constitute a so-called transfer transistor. A gate terminal of the transfer unit 123 is connected to a local transfer control line 141 for each pixel block 120 for inputting the control signal φTX1.

蓄積部125は、転送部123により光電変換部104からの電荷が転送される。蓄積部125は、フローティングディフュージョン(FD)の一例である。 The charge from the photoelectric conversion unit 104 is transferred to the accumulation unit 125 by the transfer unit 123 . The accumulation unit 125 is an example of floating diffusion (FD).

リセット部126は、蓄積部125の電荷を所定の電源電圧VDDが供給される電源配線に排出する。リセット部126のゲート端子は、リセット制御信号φRSTを入力するための複数の画素ブロック120にわたるグローバルなリセット制御線143に接続される。 The reset unit 126 discharges the charge of the storage unit 125 to the power supply wiring supplied with the predetermined power supply voltage VDD. A gate terminal of the reset section 126 is connected to a global reset control line 143 over a plurality of pixel blocks 120 for inputting a reset control signal φRST.

画素出力部127は、蓄積部125の電位に基づく信号を信号線122に出力する。画素出力部127は、増幅部128および選択部129を有する。増幅部128は、ゲート端子が蓄積部125に接続され、ドレイン端子が電源電圧VDDの供給される電源配線に接続され、ソース端子が選択部129のドレイン端子に接続される。 The pixel output section 127 outputs a signal based on the potential of the storage section 125 to the signal line 122 . The pixel output section 127 has an amplification section 128 and a selection section 129 . The amplifying unit 128 has a gate terminal connected to the storage unit 125 , a drain terminal connected to a power supply line supplied with the power supply voltage VDD, and a source terminal connected to the drain terminal of the selection unit 129 .

選択部129は、画素112と信号線122の間の電気的な接続を制御する。選択部129により画素112と信号線122が電気的に接続されると、画素112から信号線122に画素信号が出力される。選択部129のゲート端子は、選択制御信号φSELを入力するための複数の画素ブロック120にわたるグローバルな選択制御線144に接続される。選択部129のソース端子は負荷電流源121に接続されている。 The selection unit 129 controls electrical connections between the pixels 112 and the signal lines 122 . When the pixel 112 and the signal line 122 are electrically connected by the selection unit 129 , a pixel signal is output from the pixel 112 to the signal line 122 . A gate terminal of the selection section 129 is connected to a global selection control line 144 extending over a plurality of pixel blocks 120 for inputting a selection control signal φSEL. A source terminal of the selector 129 is connected to the load current source 121 .

負荷電流源121は、信号線122に電流を供給する。負荷電流源121は、第1基板100に設けられてもよいし、第2基板200に設けられてもよい。 The load current source 121 supplies current to the signal line 122 . The load current source 121 may be provided on the first substrate 100 or may be provided on the second substrate 200 .

以降、光電変換部104に蓄積された電荷、蓄積部125に転送された電荷および蓄積部125の電位に基づく信号のいずれか、または、これらを総称して、画素信号と称する場合がある。 Hereinafter, any of the charge accumulated in the photoelectric conversion unit 104, the charge transferred to the accumulation unit 125, and the signal based on the potential of the accumulation unit 125, or these may be collectively referred to as a pixel signal.

付言すれば、画素112は少なくとも1つの光電変換部104と、当該少なくとも1つの光電変換部104からの画像信号を信号線122に読み出す読出部としての画素出力部127と、を備えている。画素112は、画像を構成する画素信号を信号線122に出力する回路の最小単位であるともいえる。 Additionally, the pixel 112 includes at least one photoelectric conversion unit 104 and a pixel output unit 127 as a readout unit that reads out image signals from the at least one photoelectric conversion unit 104 to the signal line 122 . It can be said that the pixel 112 is the minimum unit of a circuit that outputs pixel signals forming an image to the signal line 122 .

画素112はさらに、Z方向すなわち光軸方向から見て光電変換部104を覆うように設けられた遮光層150を有する。遮光層150については後述する。 The pixel 112 further has a light shielding layer 150 provided so as to cover the photoelectric conversion section 104 when viewed from the Z direction, that is, the optical axis direction. The light shielding layer 150 will be described later.

図5は、処理回路部210のより具体的な構成の一例を示す。本例では、処理回路部210と、処理回路部210に設けられた処理ブロック220の拡大図を示している。 FIG. 5 shows an example of a more specific configuration of the processing circuit section 210. As shown in FIG. In this example, an enlarged view of a processing circuit unit 210 and a processing block 220 provided in the processing circuit unit 210 is shown.

処理回路部210は、行方向および列方向に沿って並んで配置された処理ブロック220を有する。本例の処理回路部210は、M×N個の処理ブロック220を有する。 The processing circuit section 210 has processing blocks 220 arranged side by side along the row direction and the column direction. The processing circuit section 210 of this example has M×N processing blocks 220 .

処理ブロック220は、画素ブロック120に対応した位置にそれぞれ配置される。例えば、処理ブロック220と画素ブロック120は光軸方向から見て重なった位置に配される。この場合に、処理ブロック220と画素ブロック120の面積は隣接するブロック間のマージンを含めて略同一であってよい。 The processing blocks 220 are arranged at positions corresponding to the pixel blocks 120, respectively. For example, the processing block 220 and the pixel block 120 are arranged at overlapping positions when viewed from the optical axis direction. In this case, the areas of the processing block 220 and the pixel block 120 may be substantially the same including the margins between adjacent blocks.

処理ブロック220は、対応する画素ブロック120の駆動を制御する。例えば、処理ブロック220は、画素ブロック120の露光時間を制御する。また、処理ブロック220は、ADコンバータ等の処理回路を有し、画素ブロック120が出力した信号を処理する。一例において、処理ブロック220は、対応する画素ブロック120から出力されたアナログの画素信号をデジタル信号に変換する。本例の処理ブロック220は、露光制御部10と、画素駆動部20と、接合部30と、信号変換部40と、信号出力部50とを備える。 A processing block 220 controls the driving of the corresponding pixel block 120 . For example, processing block 220 controls the exposure time of pixel block 120 . Also, the processing block 220 has a processing circuit such as an AD converter, and processes the signal output from the pixel block 120 . In one example, processing block 220 converts analog pixel signals output from corresponding pixel blocks 120 to digital signals. The processing block 220 of this example includes an exposure control section 10 , a pixel driving section 20 , a junction section 30 , a signal conversion section 40 and a signal output section 50 .

露光制御部10は、複数の画素112の露光を制御する。露光制御部10は、画素112の露光時間を制御するための信号を生成する。一例において、露光制御部10は、露光の開始タイミングまたは終了タイミングの少なくとも1つを調整して、画素ブロック120毎の露光時間を制御する。 The exposure control unit 10 controls exposure of the pixels 112 . The exposure controller 10 generates a signal for controlling the exposure time of the pixels 112 . In one example, the exposure control unit 10 controls the exposure time for each pixel block 120 by adjusting at least one of the start timing and end timing of exposure.

画素駆動部20は、複数の画素112と電気的に接続される。画素駆動部20は、露光制御部10からの信号に基づき、複数の画素112から、任意の画素112を選択して駆動する。画素駆動部20は、列方向に配置されたm個の画素112と対応した位置に配置されている。撮像素子400は、入射光の強度に応じて、画素ブロック120毎に露光時間を設定が可能であるため、ダイナミックレンジを拡大することができる。 The pixel driver 20 is electrically connected to the pixels 112 . The pixel driving section 20 selects and drives an arbitrary pixel 112 from a plurality of pixels 112 based on a signal from the exposure control section 10 . The pixel driving section 20 is arranged at a position corresponding to the m pixels 112 arranged in the column direction. Since the imaging device 400 can set the exposure time for each pixel block 120 according to the intensity of incident light, the dynamic range can be expanded.

接合部30は、第1基板100と第2基板200とを接合する。接合部30は、第1基板100から入力された画素信号を信号変換部40に入力する。接合部30は、行方向に配置されたn個の画素112に対応して設けられ、信号変換部40に画素信号を列毎に入力する。 The bonding portion 30 bonds the first substrate 100 and the second substrate 200 together. The junction section 30 inputs the pixel signal input from the first substrate 100 to the signal conversion section 40 . The junction section 30 is provided corresponding to n pixels 112 arranged in the row direction, and inputs pixel signals to the signal conversion section 40 for each column.

信号変換部40は、画素部110が出力したアナログ信号をデジタル変換する。本例の信号変換部40は、アナログの画素信号をデジタル信号に変換する。信号変換部40は、列方向に配列されたm個の画素112からのアナログ信号を順次デジタル変換する。信号変換部40は、行方向にn列に並んだ画素112からのアナログ信号を並列にデジタル変換する。これは、一つの画素ブロック120に対していわゆるカラムADC方式であるともいえる。 The signal conversion unit 40 digitally converts the analog signal output from the pixel unit 110 . The signal converter 40 of this example converts analog pixel signals into digital signals. The signal converter 40 sequentially converts the analog signals from the m pixels 112 arranged in the column direction into digital signals. The signal conversion unit 40 parallel-digital-converts the analog signals from the pixels 112 arranged in n columns in the row direction. This can be said to be a so-called column ADC method for one pixel block 120 .

信号出力部50は、信号変換部40からデジタル信号を受信する。一例において、信号出力部50は、デジタル信号を一時的に記憶する。信号出力部50は、デジタル信号を記憶するためのラッチ回路を有してよい。 The signal output section 50 receives the digital signal from the signal conversion section 40 . In one example, the signal output section 50 temporarily stores the digital signal. The signal output unit 50 may have a latch circuit for storing digital signals.

なお、1つの画素ブロック120に対して1つの処理ブロック220を設けることに代えて、N個(Nは2以上の自然数)の画素ブロック120に対して1つの処理ブロック220を設けてもよい。1つの処理ブロックに対応したN個の画素ブロック120を画素ブロック群と称することがある。例えば、列方向に沿って並んで配置された2つの画素ブロック120を1つの画素ブロック群として、1つの処理ブロック220を設けてもよい。この場合、処理ブロック220は、画素ブロック120毎に露光時間を制御してもよい。 Instead of providing one processing block 220 for one pixel block 120, one processing block 220 may be provided for N pixel blocks 120 (N is a natural number equal to or greater than 2). The N pixel blocks 120 corresponding to one processing block are sometimes called a pixel block group. For example, one processing block 220 may be provided with two pixel blocks 120 arranged side by side in the column direction as one pixel block group. In this case, processing block 220 may control the exposure time for each pixel block 120 .

付言すれば、処理ブロック220は、少なくとも1つの画素ブロック120に電気的に接続され、当該少なくとも1つの画素ブロック120の画素信号を処理する回路の最小単位であるともいえる。また、処理回路部210は、処理ブロック220の群で構成されているともいえる。 In addition, the processing block 220 is electrically connected to at least one pixel block 120 and can be said to be the minimum unit of a circuit that processes pixel signals of the at least one pixel block 120 . It can also be said that the processing circuit section 210 is composed of a group of processing blocks 220 .

図6は、撮像素子400の断面を模式的に示す。特に、図6は画素112における光電変換部104および転送部123を通る断面を示している。ただし、図6は説明のために簡略化して示しており、特に言及する場合を除いて、各構成の位置や大きさ、数などは模式的な例にすぎない。 FIG. 6 schematically shows a cross section of the imaging element 400. As shown in FIG. In particular, FIG. 6 shows a cross section through the photoelectric conversion portion 104 and the transfer portion 123 in the pixel 112 . However, FIG. 6 is shown in a simplified manner for the sake of explanation, and the position, size, number, etc. of each component are merely schematic examples unless otherwise specified.

第1基板100は光軸方向に沿って、マイクロレンズ180、平坦化層181、カラーフィルタ182、平坦化層183、画素形成領域187、ゲート酸化膜188および配線層190を有する。平坦化層183には遮光層184が配される。画素形成領域187には、光電変換部104、蓄積部125など、画素112の構成とともに素子分離部186が配される。配線層190には、配線192および遮光層150が配される。 The first substrate 100 has microlenses 180, a planarization layer 181, a color filter 182, a planarization layer 183, a pixel forming region 187, a gate oxide film 188 and a wiring layer 190 along the optical axis direction. A light shielding layer 184 is arranged on the planarization layer 183 . In the pixel formation region 187 , an element isolation portion 186 is arranged together with the configuration of the pixel 112 such as the photoelectric conversion portion 104 and the accumulation portion 125 . A wiring 192 and a light shielding layer 150 are arranged on the wiring layer 190 .

第2基板200は光軸方向に沿って、配線層252、ゲート酸化膜256、回路領域258および基板259を有する。配線層252には配線254が配される。回路領域258には処理ブロック220の各素子、例えば信号変換部40に含まれるトランジスタなどが配される。当該素子は他の領域にまたがって配されてもよい。説明の都合上、当該素子として、図6には信号変換部40に含まれるトランジスタ260を示した。なお、第1基板100と第2基板200とは接合面250において向かい合うバンプ193、251で電気的に接続されている。 The second substrate 200 has a wiring layer 252, a gate oxide film 256, a circuit region 258 and a substrate 259 along the optical axis direction. A wiring 254 is arranged in the wiring layer 252 . In the circuit area 258, elements of the processing block 220, such as transistors included in the signal conversion section 40, are arranged. The elements may be arranged across other regions. For convenience of explanation, the transistor 260 included in the signal conversion section 40 is shown in FIG. 6 as the element. The first substrate 100 and the second substrate 200 are electrically connected by bumps 193 and 251 facing each other on the bonding surface 250 .

マイクロレンズ180は、入射した光を光電変換部104に集光する。カラーフィルタ182はマイクロレンズ180に入射した光のうちの予め定められた波長域すなわち色を透過する。遮光層184は黒色、金属等の可視光を透過しない膜であり、行列方向の隣接した画素112の間のクロストークを避ける。素子分離部186は行列方向の隣接した画素との電気的な干渉を避ける分離帯である。 The microlens 180 converges incident light onto the photoelectric conversion unit 104 . The color filter 182 transmits a predetermined wavelength range, ie color, of the light incident on the microlens 180 . The light-shielding layer 184 is a black, metal, or other film that does not transmit visible light, and avoids crosstalk between adjacent pixels 112 in the matrix direction. The element isolation portion 186 is an isolation band that avoids electrical interference with adjacent pixels in the row and column direction.

上記構成において、処理ブロック220に含まれる能動素子、例えば信号変換部40に含まれるトランジスタ260が、意図せず発光ダイオードとして機能して駆動時に発光することがある。この場合にトランジスタ260から発した光が光電変換部104に入射すると光電変換されてしまい、マイクロレンズ180から入射してきた被写体の光の画素信号に対するノイズとなる。例えば、トランジスタ260から波長1000nm程度の赤外線が発光することがあり、当該波長は光電変換部104の感度の範囲内である。 In the above configuration, an active element included in the processing block 220, such as the transistor 260 included in the signal converter 40, may unintentionally function as a light-emitting diode and emit light when driven. In this case, when the light emitted from the transistor 260 is incident on the photoelectric conversion unit 104, it is photoelectrically converted, and the light from the subject incident from the microlens 180 becomes noise in the pixel signal. For example, infrared rays with a wavelength of about 1000 nm may be emitted from the transistor 260 , and this wavelength is within the range of sensitivity of the photoelectric conversion unit 104 .

そこで、本実施形態では、光電変換部104よりも第2基板200の側に配され、光電変換部104と光軸方向に少なくとも部分的に重なっている遮光層150が設けられる。図6に示す例において、遮光層150は光軸方向について、光電変換部104を完全に覆っている。 Therefore, in the present embodiment, the light shielding layer 150 is provided on the second substrate 200 side of the photoelectric conversion section 104 and at least partially overlaps the photoelectric conversion section 104 in the optical axis direction. In the example shown in FIG. 6, the light blocking layer 150 completely covers the photoelectric conversion section 104 in the optical axis direction.

遮光層150は、光電変換部104が感度を有する波長帯の光を遮断するものであることが好ましい。遮光層150は金属であってよい。第1基板100がシリコン製である場合には、遮光層150は金属に代えてポリシリコンであってよい。また、遮光層150は画素112の各素子とは別個に設けられてもよいし、いずれかの素子の一部の位置及び大きさを調整して、遮光層150としてもよい。この場合に例えば、遮光層150は転送部123を拡張したものであってよい。これは、言い換えれば、遮光層150は転送部123のゲート端子と一体的につながっているといえる。 The light shielding layer 150 preferably blocks light in the wavelength band to which the photoelectric conversion section 104 is sensitive. The light blocking layer 150 may be metal. If the first substrate 100 is made of silicon, the light blocking layer 150 may be polysilicon instead of metal. Further, the light shielding layer 150 may be provided separately from each element of the pixel 112, or the light shielding layer 150 may be formed by adjusting the position and size of part of any element. In this case, for example, the light blocking layer 150 may be an extension of the transfer section 123 . In other words, it can be said that the light shielding layer 150 is integrally connected to the gate terminal of the transfer section 123 .

本実施形態によれば、遮光層150がトランジスタ260など処理ブロック220からの光を遮断する。よって、当該光による画素信号へのノイズを低減することができる。また、遮光層150は、マイクロレンズ180から入射した被写体の光が光電変換部104を透過して、配線層190の内部を反射して隣接する光電変換部104に入射してしまう迷光を遮断するという効果も有する。 According to this embodiment, light shielding layer 150 blocks light from processing block 220 , such as transistor 260 . Therefore, noise in pixel signals due to the light can be reduced. In addition, the light shielding layer 150 blocks stray light, in which the light from the subject incident from the microlens 180 passes through the photoelectric conversion unit 104 and is reflected inside the wiring layer 190 to enter the adjacent photoelectric conversion unit 104 . It also has the effect of

図7は、撮像素子400の変形例の断面を模式的に示す。図7においては、第2基板200を省略し、かつ、図6の第1基板100と同じ構成については同じ参照番号を付して説明を省略する。 FIG. 7 schematically shows a cross section of a modified example of the imaging device 400. As shown in FIG. In FIG. 7, the second substrate 200 is omitted, and the same components as those of the first substrate 100 in FIG.

図7において、図6の遮光層150に加えて、遮光層150の第2基板200の側の表面にブラックシリコン化層152を有する。ブラックシリコン化層152は、例えばシリコン層の表面にナノオーダーの凹凸を設けることにより、赤外や可視光の反射率を低減させた(言い換えれば、これらの光に対して黒い)ものである。ブラックシリコン化層152により、処理ブロック220からの光を吸収して迷光となるのを防ぐことができる。 7, in addition to the light shielding layer 150 of FIG. 6, a black siliconized layer 152 is provided on the surface of the light shielding layer 150 on the second substrate 200 side. The black siliconized layer 152 has, for example, nano-order unevenness on the surface of a silicon layer to reduce the reflectance of infrared and visible light (in other words, it is black with respect to these lights). Black siliconized layer 152 can absorb light from processing block 220 and prevent it from becoming stray light.

ブラックシリコン化層152に代えて、シリサイド化層を設けてもよい。シリサイド化層は、例えばシリコンと金属を合金化させた層であり、赤外や可視光に対する反射率を高めたものである。シリサイド化層により処理ブロック220からの光を反射して、光電変換部104に入射するのをより確実に防ぐことができる。 Instead of the black siliconized layer 152, a silicided layer may be provided. The silicidation layer is, for example, a layer in which silicon and metal are alloyed, and has a high reflectance with respect to infrared and visible light. The silicidation layer can reflect light from the processing block 220 and more reliably prevent it from entering the photoelectric conversion unit 104 .

図8は、撮像素子400のさらに他の変形例の断面を模式的に示し、図9は図8の撮像素子400における画素信号の読出しのタイミングチャートを示す。図8においても、第2基板200を省略し、かつ、図6の第1基板100と同じ構成については同じ参照番号を付して説明を省略する。 FIG. 8 schematically shows a cross section of still another modified example of the imaging device 400, and FIG. 9 shows a timing chart of reading out pixel signals in the imaging device 400 of FIG. In FIG. 8 as well, the second substrate 200 is omitted, and the same reference numerals are given to the same components as those of the first substrate 100 in FIG. 6, and the description thereof is omitted.

図8において、遮光層150は配線部154によって蓄積部125に電気的に接続されている。よって処理ブロック220から遮光層150に入射した光によって遮光層150で光電変換が起きた場合に、当該光電変換による電荷が蓄積部125に蓄積される。 In FIG. 8, the light shielding layer 150 is electrically connected to the storage section 125 by the wiring section 154 . Therefore, when photoelectric conversion occurs in the light shielding layer 150 due to light incident on the light shielding layer 150 from the processing block 220 , charges due to the photoelectric conversion are accumulated in the accumulation unit 125 .

すなわち、図9に示すように制御信号φTX1によって定まる蓄積時間の間に、遮光層150からの電荷が電荷信号φFDとして蓄積される。しかしながら、光電変換部104の電荷信号φPDからの転送の前に、リセット信号φRSTにより蓄積部125の電荷信号φFDはリセットされる。よって、遮光層150からの電荷の影響を受けることなく、光電変換部104の電荷信号φPDに応じた電荷信号φFDが転送されて、読み出される。 That is, as shown in FIG. 9, charges from the light shielding layer 150 are accumulated as the charge signal φFD during the accumulation time determined by the control signal φTX1. However, before transfer from the charge signal φPD of the photoelectric conversion unit 104, the charge signal φFD of the storage unit 125 is reset by the reset signal φRST. Therefore, the charge signal φFD corresponding to the charge signal φPD of the photoelectric conversion unit 104 is transferred and read without being affected by the charge from the light shielding layer 150 .

図10は画素112の他の例を光軸方向であるZ方向から見た平面図の概略を示し、図11は、図10の画素112を用いた撮像素子400の断面を模式的に示す。図11においても、第2基板200を省略し、かつ、図6の第1基板100と同じ構成については同じ参照番号を付して説明を省略する。 FIG. 10 schematically shows a plan view of another example of the pixel 112 as seen from the Z direction, which is the optical axis direction, and FIG. 11 schematically shows a cross section of an imaging device 400 using the pixel 112 of FIG. Also in FIG. 11, the second substrate 200 is omitted, and the same reference numerals are given to the same components as those of the first substrate 100 of FIG. 6, and the description thereof is omitted.

図10および図11において、遮光層156は転送部123とは電気的に絶縁されている。代わりに、遮光層156を電源電位に電気的に接続する接続配線146を有する。 10 and 11, the light shielding layer 156 is electrically insulated from the transfer section 123. In FIG. Instead, it has a connection wiring 146 that electrically connects the light shielding layer 156 to the power supply potential.

遮光層156は、光軸方向からみて光電変換部104の転送部123に近い側の一部を覆っていないが、それ以外の大部分を覆っている。よって、図10および図11の例においても、遮光層156がトランジスタ260など処理ブロック220からの光の大部分を遮断して、当該光による画素信号へのノイズを低減することができる。また、遮光層156が電源電位に電気的に接続されているので、遮光層156で光電変換された電荷を接続配線146を介して排出することができる。よって、遮光層156で光電変換された電荷による画素信号への影響を抑えることができる。 The light shielding layer 156 does not cover a portion of the photoelectric conversion unit 104 on the side closer to the transfer unit 123 when viewed in the optical axis direction, but covers most of the other portion. Therefore, in the examples of FIGS. 10 and 11 as well, the light shielding layer 156 blocks most of the light from the processing block 220, such as the transistor 260, so that the noise in the pixel signal due to the light can be reduced. In addition, since the light shielding layer 156 is electrically connected to the power supply potential, electric charges photoelectrically converted in the light shielding layer 156 can be discharged through the connection wiring 146 . Therefore, it is possible to suppress the influence of the charge photoelectrically converted in the light shielding layer 156 on the pixel signal.

なお、遮光層156を電源電位に接続するのに代えて、接続配線146によって接地電位に接続してもよい。さらなる別例として、遮光層156に負電圧のバイアスをかけてもよい。これにより暗電流対策となる。さらに別例として、遮光層156に選択的に電圧を印加する他の能動素子を設けてもよい。 It should be noted that instead of connecting the light shielding layer 156 to the power supply potential, the connection wiring 146 may be used to connect the light shielding layer 156 to the ground potential. As yet another example, light blocking layer 156 may be biased with a negative voltage. This serves as a countermeasure against dark current. As yet another example, other active elements that selectively apply a voltage to the light blocking layer 156 may be provided.

図12は、遮光層156に他の能動素子を接続した場合の電気的な動作の一例を示す。図12の(a)は光電変換部104の電荷の蓄積時を示し、(b)は電荷の転送時を示す。 FIG. 12 shows an example of electrical operation when another active element is connected to the light shielding layer 156. In FIG. FIG. 12A shows charge accumulation in the photoelectric conversion unit 104, and FIG. 12B shows charge transfer.

図12の(a)に示すように、蓄積時に転送部123には負電圧を印加しつつ、遮光層156には電圧を印加しない。これにより光電変換部104に電荷が蓄積される。 As shown in FIG. 12A, a negative voltage is applied to the transfer section 123 during accumulation, and no voltage is applied to the light shielding layer 156 . As a result, charges are accumulated in the photoelectric conversion unit 104 .

図12の(b)に示すように、転送時に転送部123には正電圧を印加する一方で、遮光層156には負電圧を印加する。これにより、光電変換部104に蓄積された電荷が転送部123を介して、より確実に蓄積部125に転送される。 As shown in FIG. 12B, a positive voltage is applied to the transfer section 123 and a negative voltage is applied to the light blocking layer 156 during transfer. As a result, the charge accumulated in the photoelectric conversion unit 104 is more reliably transferred to the storage unit 125 via the transfer unit 123 .

図13は画素112のさらに他の例を光軸方向であるZ方向から見た平面図の概略を示し、図14は、図13の画素112を用いた撮像素子400の断面を模式的に示す。図14においても、第2基板200を省略し、かつ、図6の第1基板100と同じ構成については同じ参照番号を付して説明を省略する。 FIG. 13 schematically shows a plan view of still another example of the pixel 112 as seen from the Z direction, which is the optical axis direction, and FIG. 14 schematically shows a cross section of an imaging device 400 using the pixel 112 of FIG. . Also in FIG. 14, the second substrate 200 is omitted, and the same reference numerals are given to the same components as those of the first substrate 100 of FIG. 6, and the description thereof is omitted.

図13および図14においては、図6の遮光層150に加えて、この遮光層150よりも第2基板200の側に他の遮光層158を有する。遮光層158は光軸方向について、光電変換部104および遮光層150と少なくとも部分的に重なる。 13 and 14, in addition to the light shielding layer 150 of FIG. 6, another light shielding layer 158 is provided on the second substrate 200 side of the light shielding layer 150. FIG. The light shielding layer 158 at least partially overlaps the photoelectric conversion section 104 and the light shielding layer 150 in the optical axis direction.

また、本例の遮光層158は、転送部123に電気的に接続されている。一方、遮光層150は、接続配線146と電気的に接続されている。本例によれば、遮光層150と遮光層158が二重になっているので、トランジスタ260など処理ブロック220からの光をより確実に遮断して、当該光による画素信号へのノイズを低減することができる。また、接続配線146を介して、遮光層150に蓄積された電荷を排出したり、光電変換部104の転送補助として用いることができる。 Also, the light shielding layer 158 of this example is electrically connected to the transfer section 123 . On the other hand, the light shielding layer 150 is electrically connected to the connection wiring 146 . According to this example, since the light-shielding layer 150 and the light-shielding layer 158 are doubled, the light from the processing block 220 such as the transistor 260 is blocked more reliably, and the noise in the pixel signal due to the light is reduced. be able to. In addition, the charge accumulated in the light shielding layer 150 can be discharged through the connection wiring 146, and the charge can be used to assist the transfer of the photoelectric conversion unit 104. FIG.

上記図6から図14の各遮光層150等を組み合わせてもよい。また、各遮光層を転送部123につなげることに代えて、画素112の他の素子、例えばリセット部126につなげてもよい。なお、遮光層150等を蓄積部125に電気的に接続する場合には、実質的に蓄積部125の容量が大きくなったことに相当する。よって、蓄積部125での電荷のオーバーフローが起きにくくなる。 The light shielding layers 150 and the like shown in FIGS. 6 to 14 may be combined. Further, instead of connecting each light shielding layer to the transfer section 123, it may be connected to another element of the pixel 112, for example, the reset section 126. FIG. In addition, when the light shielding layer 150 and the like are electrically connected to the storage section 125, this corresponds to substantially increasing the capacitance of the storage section 125. FIG. Therefore, overflow of charges in the storage unit 125 is less likely to occur.

なお、上記いずれの実施形態においても、画素112に排出部を設けてもよい。排出部は、光電変換部104に蓄積された電荷を電源電圧VDDが供給される電源配線に排出する。さらに別例として、転送部123を省略してもよい。その場合には蓄積部125はフローティングディフュージョンとしての機能を有しなくなる。また、蓄積部125、画素出力部127を他の画素と共有してもよい。また、画素112は複数の光電変換部104および転送部123で構成してもよい。 Note that in any of the above embodiments, the pixel 112 may be provided with a discharge portion. The discharge unit discharges the charge accumulated in the photoelectric conversion unit 104 to the power supply wiring supplied with the power supply voltage VDD. As another example, the transfer unit 123 may be omitted. In that case, the storage section 125 no longer functions as a floating diffusion. Also, the storage unit 125 and the pixel output unit 127 may be shared with other pixels. Also, the pixel 112 may be configured with a plurality of photoelectric conversion units 104 and transfer units 123 .

さらに、上記いずれの実施形態において、処理ブロック220に露光制御部10および画素駆動部20を設けず、主に処理ブロック220ごとに読出しが行われて信号変換部40による変換を行うものであってよい。この場合には画素112は画素ブロック120ごとではなく画素部110の全体として露光時間が制御される。 Furthermore, in any of the above-described embodiments, the processing block 220 is not provided with the exposure control unit 10 and the pixel driving unit 20, and reading is mainly performed for each processing block 220 to perform conversion by the signal conversion unit 40. good. In this case, the exposure time of the pixels 112 is controlled not for each pixel block 120 but for the entire pixel section 110 .

図15は、実施例に係る撮像装置500の構成例を示すブロック図である。撮像装置500は、撮像素子400と、システム制御部501と、駆動部502と、測光部503と、ワークメモリ504と、記録部505と、表示部506と、駆動部514と、撮影レンズ520とを備える。 FIG. 15 is a block diagram showing a configuration example of an imaging device 500 according to the embodiment. The imaging apparatus 500 includes an imaging device 400, a system control unit 501, a driving unit 502, a photometry unit 503, a work memory 504, a recording unit 505, a display unit 506, a driving unit 514, and an imaging lens 520. Prepare.

撮影レンズ520は、光軸OAに沿って入射する被写体光束を撮像素子400へと導く。撮影レンズ520は、複数の光学レンズ群から構成され、シーンからの被写体光束をその焦点面近傍に結像させる。撮影レンズ520は、撮像装置500に対して着脱できる交換式レンズであってもよい。なお、図15では瞳近傍に配置された仮想的な1枚のレンズで当該撮影レンズ520を代表して表している。 The photographing lens 520 guides subject light beams incident along the optical axis OA to the image sensor 400 . The photographing lens 520 is composed of a plurality of optical lens groups, and forms an image of subject light flux from a scene in the vicinity of its focal plane. The imaging lens 520 may be an interchangeable lens that can be attached to and detached from the imaging device 500 . Note that FIG. 15 represents the photographing lens 520 by a single virtual lens arranged near the pupil.

駆動部514は、撮影レンズ520を駆動する。一例において、駆動部514は、撮影レンズ520の光学レンズ群を移動させて合焦位置を変更する。また、駆動部514は、撮影レンズ520内の虹彩絞りを駆動して撮像素子400に入射する被写体光束の光量を制御してよい。 A driving unit 514 drives a photographing lens 520 . In one example, the drive unit 514 moves the optical lens group of the taking lens 520 to change the focus position. Further, the driving unit 514 may drive the iris diaphragm in the photographing lens 520 to control the light amount of the subject light flux incident on the imaging device 400 .

駆動部502は、システム制御部501からの指示に従って撮像素子400のタイミング制御、領域制御等の電荷蓄積制御を実行する制御回路を有する。また、操作部508は、レリーズボタン等により撮像者からの指示を受け付ける。 The drive unit 502 has a control circuit that executes charge accumulation control such as timing control and area control of the image sensor 400 according to instructions from the system control unit 501 . Further, the operation unit 508 receives instructions from the photographer using a release button or the like.

撮像素子400は、画素信号をシステム制御部501の画像処理部511へ引き渡す。画像処理部511は、ワークメモリ504をワークスペースとして種々の画像処理を施した画像データを生成する。例えば、JPEGファイル形式の画像データを生成する場合は、ベイヤー配列で得られた信号からカラー映像信号を生成した後に圧縮処理を実行する。生成された画像データは、記録部505に記録されるとともに、表示信号に変換されて予め設定された時間の間、表示部506に表示される。 The image pickup device 400 transfers pixel signals to the image processing unit 511 of the system control unit 501 . The image processing unit 511 generates image data by performing various image processing using the work memory 504 as a workspace. For example, when generating image data in the JPEG file format, compression processing is executed after a color video signal is generated from the signal obtained in the Bayer array. The generated image data is recorded in the recording unit 505, converted into a display signal, and displayed on the display unit 506 for a preset time.

測光部503は、画像データを生成する一連の撮影シーケンスに先立ち、シーンの輝度分布を検出する。測光部503は、例えば100万画素程度のAEセンサを含む。システム制御部501の演算部512は、測光部503の出力を受けてシーンの領域ごとの輝度を算出する。 A photometry unit 503 detects the luminance distribution of a scene prior to a series of shooting sequences for generating image data. The photometry unit 503 includes, for example, an AE sensor with approximately one million pixels. A calculation unit 512 of the system control unit 501 receives the output of the photometry unit 503 and calculates the brightness for each area of the scene.

演算部512は、算出した輝度分布に従ってシャッタ速度、絞り値、ISO感度を決定する。測光部503は撮像素子400で兼用してもよい。なお、演算部512は、撮像装置500を動作させるための各種演算も実行する。駆動部502は、一部または全部が撮像素子400に搭載されてよい。システム制御部501の一部が撮像素子400に搭載されてもよい。 A calculation unit 512 determines the shutter speed, the aperture value, and the ISO sensitivity according to the calculated luminance distribution. The photometry unit 503 may also be used by the image sensor 400 . Note that the calculation unit 512 also executes various calculations for operating the imaging device 500 . The drive unit 502 may be partially or wholly mounted on the imaging device 400 . A part of the system control unit 501 may be mounted on the imaging device 400 .

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。 Although the present invention has been described above using the embodiments, the technical scope of the present invention is not limited to the scope described in the above embodiments. It is obvious to those skilled in the art that various modifications and improvements can be made to the above embodiments. It is clear from the description of the scope of claims that forms with such modifications or improvements can also be included in the technical scope of the present invention.

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。 The execution order of each process such as actions, procedures, steps, and stages in the devices, systems, programs, and methods shown in the claims, the specification, and the drawings is particularly "before", "before etc., and it should be noted that they can be implemented in any order unless the output of the previous process is used in the subsequent process. Regarding the operation flow in the claims, the specification, and the drawings, even if the description is made using "first," "next," etc. for the sake of convenience, it means that it is essential to carry out in this order. not a thing

10 露光制御部、20 画素駆動部、30 接合部、40 信号変換部、50 信号出力部、100 第1基板、104 光電変換部、106 注入領域、108 分離領域、110 画素部、112 画素、120 画素ブロック、121 負荷電流源、122 信号線、123 転送部、125 蓄積部、126 リセット部、127 画素出力部、128 増幅部、129 選択部、選択部、141 転送制御線、143 リセット制御線、144 選択制御線、146 接続配線、150 遮光層、152 ブラックシリコン化層、154 配線部、156 遮光層、158 遮光層、180 マイクロレンズ、181、183 平坦化層、182 カラーフィルタ、184 遮光層(画素間)、186 素子分離部、187 画素形成領域、188 ゲート酸化膜、190 配線層、192 配線、193、251 バンプ、200 第2基板、210 処理回路部、220 処理ブロック、250 接合面、252 配線層、254 配線、256 ゲート酸化膜、258 回路領域、259 基板、260 トランジスタ、400 撮像素子、500 撮像装置、501 システム制御部、502 駆動部、503 測光部、504 ワークメモリ、505 記録部、506 表示部、508 操作部、511 画像処理部、512 演算部、514 駆動部、520 撮影レンズ 10 exposure control section 20 pixel drive section 30 junction section 40 signal conversion section 50 signal output section 100 first substrate 104 photoelectric conversion section 106 injection region 108 isolation region 110 pixel section 112 pixel 120 pixel block, 121 load current source, 122 signal line, 123 transfer section, 125 storage section, 126 reset section, 127 pixel output section, 128 amplification section, 129 selection section, selection section, 141 transfer control line, 143 reset control line, 144 selection control line, 146 connection wiring, 150 light shielding layer, 152 black siliconized layer, 154 wiring portion, 156 light shielding layer, 158 light shielding layer, 180 microlens, 181, 183 planarization layer, 182 color filter, 184 light shielding layer ( between pixels), 186 element isolation portion, 187 pixel formation region, 188 gate oxide film, 190 wiring layer, 192 wiring, 193, 251 bump, 200 second substrate, 210 processing circuit portion, 220 processing block, 250 bonding surface, 252 wiring layer, 254 wiring, 256 gate oxide film, 258 circuit region, 259 substrate, 260 transistor, 400 imaging device, 500 imaging device, 501 system control unit, 502 driving unit, 503 photometry unit, 504 work memory, 505 recording unit, 506 display unit, 508 operation unit, 511 image processing unit, 512 calculation unit, 514 driving unit, 520 photographing lens

Claims (13)

マイクロレンズと光電変換部とを有する複数の画素が第1方向および前記第1方向と交差する第2方向に設けられた画素部を有する第1の基板と、
前記画素から出力された画素信号を処理する複数の処理回路が前記第1方向および前記第2方向に設けられた処理回路部を有する第2の基板と、
前記マイクロレンズの光軸方向において前記第1の基板と前記第2の基板との間に設けられ、前記処理回路部からの光を遮光する遮光層と、
を備える撮像素子。
a first substrate having a pixel portion in which a plurality of pixels each having a microlens and a photoelectric conversion portion are provided in a first direction and in a second direction crossing the first direction;
a second substrate having a processing circuit section in which a plurality of processing circuits for processing pixel signals output from the pixels are provided in the first direction and the second direction;
a light shielding layer provided between the first substrate and the second substrate in the optical axis direction of the microlens for shielding light from the processing circuit section;
An image sensor.
前記画素部と前記処理回路部とは、前記光軸方向に設けられる請求項1に記載の撮像素子。 The imaging device according to claim 1, wherein the pixel section and the processing circuit section are provided in the optical axis direction. 前記画素と前記処理回路部とは、前記光軸方向に設けられる請求項2に記載の撮像素子。 3. The imaging device according to claim 2, wherein the pixels and the processing circuit section are provided in the optical axis direction. 前記遮光層は、前記光電変換部を覆うように設けられる請求項1から3のいずれか1項に記載の撮像素子。 The imaging device according to any one of claims 1 to 3, wherein the light shielding layer is provided so as to cover the photoelectric conversion section. 前記第1の基板はシリコン基板であり、前記遮光層はポリシリコン層である請求項1から4のいずれか1項に記載の撮像素子。 5. The imaging device according to claim 1, wherein the first substrate is a silicon substrate, and the light shielding layer is a polysilicon layer. 前記ポリシリコン層の前記第2の基板の側の表面が、ブラックシリコン化されている請求項5に記載の撮像素子。 6. The imaging device according to claim 5, wherein the surface of the polysilicon layer on the second substrate side is black siliconized. 前記ポリシリコン層の前記第2の基板の側の表面が、シリサイド化されている請求項5に記載の撮像素子。 6. The imaging device according to claim 5, wherein the surface of the polysilicon layer on the side of the second substrate is silicided. 前記複数の画素の各々は、前記光電変換部の電荷を制御する能動素子を更に備え、
前記遮光層は、前記能動素子のゲートに一体的につながっている請求項1から7のいずれか1項に記載の撮像素子。
each of the plurality of pixels further includes an active element that controls the charge of the photoelectric conversion unit;
The imaging device according to any one of claims 1 to 7, wherein the light shielding layer is integrally connected to the gate of the active device.
前記複数の画素の各々は、
前記光電変換部の電荷を制御する能動素子と、
前記遮光層に選択的に電圧を印加する他の能動素子と
を更に備える請求項1から7のいずれか1項に記載の撮像素子。
each of the plurality of pixels,
an active element that controls the charge of the photoelectric conversion unit;
8. The imaging device according to any one of claims 1 to 7, further comprising another active device that selectively applies a voltage to the light shielding layer.
前記遮光層は、電源電位および接地電位のいずれか一方に電気的に接続する接続配線を有する請求項1から7のいずれか1項に記載の撮像素子。 8. The imaging device according to any one of claims 1 to 7, wherein the light shielding layer has a connection wiring electrically connected to one of a power supply potential and a ground potential. 前記複数の画素の各々は、前記遮光層より前記第2の基板側に、前記光軸方向について前記光電変換部および前記遮光層と少なくとも部分的に重なる他の遮光層をさらに有する請求項1から10のいずれか1項に記載の撮像素子。 2. Each of the plurality of pixels further includes another light shielding layer that at least partially overlaps with the photoelectric conversion section and the light shielding layer in the optical axis direction, closer to the second substrate than the light shielding layer. 11. The imaging device according to any one of 10. 前記画素部は、それぞれ画素を有する第1画素ブロックと第2画素ブロックとを有し、
前記処理回路部は、前記第1画素ブロックから出力された画素信号を処理する第1処理回路ブロックと、前記第2画素ブロックから出力された画素信号を処理する第2処理回路ブロックとを有し、
前記第1処理回路ブロックは、前記光軸方向について前記第1画素ブロックに対応した位置に設けられており、
前記第2処理回路ブロックは、前記光軸方向について前記第2画素ブロックに対応した位置に設けられており、請求項1から11のいずれか1項に記載の撮像素子。
the pixel unit has a first pixel block and a second pixel block each having a pixel;
The processing circuit section has a first processing circuit block for processing pixel signals output from the first pixel block and a second processing circuit block for processing pixel signals output from the second pixel block. ,
The first processing circuit block is provided at a position corresponding to the first pixel block in the optical axis direction,
The imaging device according to any one of claims 1 to 11, wherein the second processing circuit block is provided at a position corresponding to the second pixel block in the optical axis direction.
請求項1から12のいずれか一項に記載の撮像素子を備える撮像装置。 An imaging device comprising the imaging device according to claim 1 .
JP2021068356A 2021-04-14 2021-04-14 Imaging element and imaging device Pending JP2022163433A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021068356A JP2022163433A (en) 2021-04-14 2021-04-14 Imaging element and imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021068356A JP2022163433A (en) 2021-04-14 2021-04-14 Imaging element and imaging device

Publications (1)

Publication Number Publication Date
JP2022163433A true JP2022163433A (en) 2022-10-26

Family

ID=83742310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021068356A Pending JP2022163433A (en) 2021-04-14 2021-04-14 Imaging element and imaging device

Country Status (1)

Country Link
JP (1) JP2022163433A (en)

Similar Documents

Publication Publication Date Title
US9515105B2 (en) Dual photodiode image pixels with preferential blooming path
US9728571B2 (en) Solid-state imaging device and method of manufacturing the same, and imaging apparatus
JP5045012B2 (en) Solid-state imaging device and imaging apparatus using the same
JP5644177B2 (en) Solid-state imaging device, manufacturing method thereof, and electronic apparatus
JP5274166B2 (en) Photoelectric conversion device and imaging system
KR100506440B1 (en) Image pickup apparatus
US9985066B2 (en) Solid-state imaging device, method for manufacturing same, and electronic device
KR102396886B1 (en) Semiconductor device and electronic equipment
US20060043261A1 (en) Solid state image pickup device and image pickup system comprising it
US9888192B2 (en) Imaging device
KR101661764B1 (en) Solid-state image pickup device, manufacturing method thereof, and electronic apparatus
WO2010143412A1 (en) Image capturing device
JP6413233B2 (en) Imaging device and imaging device
JP2023067935A (en) Imaging device
JP2010193073A (en) Rear surface irradiation type imaging device, method of manufacturing same and imaging apparatus
JP2022163433A (en) Imaging element and imaging device
TW200830544A (en) Solid-state imaging apparatus
JP7380678B2 (en) Image sensor and imaging device
JP7272423B2 (en) Imaging element and imaging device
JP7230946B2 (en) Imaging element and imaging device
WO2023027017A1 (en) Imaging element and imaging device
US20220232156A1 (en) Imaging system with an electronic shutter
JP7383876B2 (en) Imaging element and imaging device
JP2022161127A (en) Imaging element and imaging device
JP2022181405A (en) Image pickup device and imaging apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240202