JP2022162550A - イメージセンサおよびこのイメージセンサを含むイメージセンシングシステム - Google Patents

イメージセンサおよびこのイメージセンサを含むイメージセンシングシステム Download PDF

Info

Publication number
JP2022162550A
JP2022162550A JP2022065521A JP2022065521A JP2022162550A JP 2022162550 A JP2022162550 A JP 2022162550A JP 2022065521 A JP2022065521 A JP 2022065521A JP 2022065521 A JP2022065521 A JP 2022065521A JP 2022162550 A JP2022162550 A JP 2022162550A
Authority
JP
Japan
Prior art keywords
trench
semiconductor substrate
image
image sensor
transmission gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022065521A
Other languages
English (en)
Inventor
燦熙 李
Chan Hee Lee
景鎬 李
Kyungho Lee
承起 白
Seung Ki Baek
勝基 鄭
Seung Ki Jung
泰燮 鄭
Taesub Jung
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2022162550A publication Critical patent/JP2022162550A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】イメージセンサおよびそれを含むイメージセンシングシステムを提供する。【解決手段】第１面および前記第１面と対向する第２面を含む半導体基板、前記半導体基板内の光電変換層、前記光電変換層上に配置され、前記基板の前記第１面に配置された伝達ゲート、前記伝達ゲートの一側に、前記基板の前記第１面から湾入した第１トレンチ、前記第１トレンチの底面の少なくとも一部に形成され、前記第１トレンチの側壁に非形成される第１不純物注入領域および前記半導体基板の前記第２面上に配置されたレンズを含む。【選択図】図８

Description

本発明はイメージセンサおよびこのイメージセンサを含むイメージセンシングシステムに関する。
イメージセンシング装置（ｉｍａｇｅ ｓｅｎｓｉｎｇ ｄｅｖｉｃｅ）は、光学情報を電気信号に変換させる半導体素子の一つである。このようなイメージセンシング装置は、電荷結合型（ＣＣＤ；Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）イメージセンシング装置とシーモス型（ＣＭＯＳ；Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ－Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンシング装置を含み得る。
ＣＭＯＳ型イメージセンサはＣＩＳ（ＣＭＯＳ ｉｍａｇｅ ｓｅｎｓｏｒ）と略称し得る。ＣＩＳは２次元的に配列された複数のピクセルを備えることができる。ピクセルそれぞれは例えば、光電変換層（ｐｈｏｔｏｄｉｏｄｅ，ＰＤ）を含み得る。光電変換層は入射される光を電気信号に変換する役割を担うことができる。
最近、コンピュータ産業と通信産業の発達に伴いピクセルのピッチ（ｐｉｔｃｈ）を小型化する要求が増大しており、これに係る研究が活発に進められているが、ピクセルの小型化によりピクセル内の構成間電界（Ｅ－ｆｉｅｌｄ）の大きさが大きくなって、これによる製品性能の劣化が発生する問題がある。
特開２０１6－031962号公報
本発明が解決しようとする技術的課題は、伝達ゲートと不純物注入領域の間の電界を減らし、ホワイトスポット（Ｗｈｉｔｅ Ｓｐｏｔ）発生による劣化を防止するイメージセンサを提供することにある。
本発明が解決しようとする技術的課題は、伝達ゲートと不純物注入領域の間の電界を減らし、ホワイトスポット（Ｗｈｉｔｅ Ｓｐｏｔ）発生による劣化を防止するイメージセンシングシステムを提供することにある。
本発明の技術的課題は、以上で言及した技術的課題に制限されず、言及されていないさらに他の技術的課題は、以下の記載から該当技術分野の通常の技術者に明確に理解されることができる。
前記技術的課題を達成するためのいくつかの実施形態によるイメージセンサは、第１面および第１面と対向する第２面を含む半導体基板、半導体基板内の光電変換層、光電変換層上に配置され、半導体基板の第１面に配置された伝達ゲート、伝達ゲートの一側に、半導体基板の第１面から湾入した第１トレンチ、第１トレンチの底面の少なくとも一部に形成され、第１トレンチの側壁に非形成される第１不純物注入領域および半導体基板の第２面上に配置されたレンズを含む。
前記技術的課題を達成するためのいくつかの実施形態によるイメージセンサは、第１面および第１面と対向する第２面を含む半導体基板、半導体基板内の光電変換層、光電変換層上に配置され、半導体基板の第１面から湾入した第１トレンチ、第１トレンチを埋める伝達ゲート、伝達ゲートの一側に、第１トレンチと分離されて半導体基板の第１面から湾入した第２トレンチ、第２トレンチの底面の少なくとも一部に形成される第１不純物注入領域および半導体基板の第２面上に配置されたレンズを含み、第１トレンチの第１深さは第２トレンチの第２深さより大きい。
前記技術的課題を達成するためのいくつかの実施形態によるイメージセンシングシステムは、イメージ信号を出力するイメージセンサおよびイメージセンサと連結されてイメージ信号の提供を受けて処理するイメージ信号プロセッサを含み、イメージセンサは、第１面および第１面と対向する第２面を含む半導体基板、半導体基板内の光電変換層、光電変換層上に配置され、半導体基板の第１面から湾入した第１トレンチ、第１トレンチを埋める伝達ゲート、伝達ゲートの一側に、第１トレンチと分離されて第１面から湾入した第２トレンチ、第２トレンチの底面の少なくとも一部に形成され、第２トレンチの側壁に非形成される第１不純物注入領域および半導体基板の第２面上に配置されたレンズを含み、第１トレンチの第１深さは第２トレンチの第２深さより大きい。
本発明のいくつかの実施形態によるイメージセンシングシステムを説明するためのブロック図である。 図１のイメージセンサの概念的なレイアウトを説明するための図である。 図２のイメージセンサレイアウトに係る平面図である。 本発明のいくつかの実施形態によるセンサアレイ領域を説明するための図である。 いくつかの実施形態によるピクセルアレイ領域のレイアウトである。 いくつかの実施形態によるピクセルアレイ領域のレイアウトである。 図３のＡ－Ａ、Ｂ－Ｂ、Ｃ－Ｃ、Ｄ－Ｄに沿って切断した断面図である。 図７のＲ領域を拡大した拡大図である。 本発明のいくつかの実施形態によるイメージセンサの単位ピクセルを説明するための例示的な回路図である。 本発明のさらに他のいくつかの実施形態によるイメージセンサを説明するための図である。 本発明のさらに他のいくつかの実施形態によるイメージセンサを説明するための図である。 本発明のさらに他のいくつかの実施形態によるイメージセンサを説明するための図である。 本発明のさらに他のいくつかの実施形態によるイメージセンサを説明するための図である。 本発明のさらに他のいくつかの実施形態によるイメージセンサを説明するための図である。 本発明のいくつかの実施形態によるイメージセンサの効果を説明するためのグラフである。 本発明のいくつかの実施形態によるマルチカメラモジュールを含む電子装置を示すブロック図である。 図１６のカメラモジュールの詳細ブロック図である。
以下、添付する図面を参照して本発明の技術的思想による実施形態について説明する。図１ないし図１７の説明で実質的に同じ構成要素については同じ図面符号使用し、該当構成要素に係る重複する説明は省略する。また、本発明の複数の図面にわたって類似の構成要素に対しては類似の図面符号が使用される。
図１は本発明のいくつかの実施形態によるイメージセンシングシステムを説明するためのブロック図である。
図１を参照すると、イメージセンシング装置１はイメージセンサ１００とイメージ信号プロセッサ９００を含み得る。
イメージセンサ１００は光を用いてセンシング対象のイメージをセンシングし、イメージ信号ＩＭＳを生成できる。いくつかの実施形態で、生成されたイメージ信号ＩＭＳは例えば、デジタル信号であり得るが、本発明の技術的思想による実施形態はこれに制限されるものではない。
イメージ信号ＩＭＳはイメージ信号プロセッサ９００に提供されて処理される。イメージ信号プロセッサ９００はイメージセンサ１００のバッファ部１７０から出力されたイメージ信号ＩＭＳを受信し、受信されたイメージ信号ＩＭＳをディスプレイするのに容易なように加工したり処理したりすることができる。
いくつかの実施形態で、イメージ信号プロセッサ９００はイメージセンサ１００から出力されたイメージ信号ＩＭＳに対してデジタルビニングを行うことができる。この時、イメージセンサ１００から出力されたイメージ信号ＩＭＳはアナログビニングなしにピクセルアレイ１４０からのロウ（ｒａｗ）イメージ信号であり得、アナログビニングが既に行われたイメージ信号ＩＭＳでもあり得る。
いくつかの実施形態で、イメージセンサ１００とイメージ信号プロセッサ９００は図面に示されたように互いに分離されて配置されることができる。例えば、イメージセンサ１００が第１チップに搭載され、イメージ信号プロセッサ９００が第２チップに搭載されて所定のインターフェースを介して通信できる。しかし、実施形態はこれに制限されるものではなく、イメージセンサ１００とイメージ信号プロセッサ９００は一つのパッケージ、例えばＭＣＰ（ｍｕｌｔｉ－ｃｈｉｐ ｐａｃｋａｇｅ）として具現化されることができる。
イメージセンサ１００は、コントロールレジスタブロック１１０、タイミングジェネレータ１２０、ロー（ｒｏｗ）ドライバ１３０、ピクセルアレイ１４０、リードアウト回路１５０、ランプ信号生成器１６０、バッファ部１７０を含み得る。
コントロールレジスタブロック１１０はイメージセンサ１００の動作を全体的に制御する。特に、コントロールレジスタブロック１１０はタイミングジェネレータ１２０、ランプ信号生成器１６０およびバッファ部１７０に直接的に動作信号を伝送し得る。
タイミングジェネレータ１２０はイメージセンサ１００の複数の構成要素の動作タイミングの基準になる信号を発生し得る。タイミングジェネレータ１２０で発生した動作タイミング基準信号はロードライバ１３０、リードアウト回路１５０、ランプ信号生成器１６０などに伝達され得る。
ランプ信号生成器１６０はリードアウト回路１５０に使用されるランプ信号を生成して伝送する。例えば、リードアウト回路１５０は相関二重サンプラ（ＣＤＳ）、比較器などを含み得るが、ランプ信号生成器１６０は相関二重サンプラ（ＣＤＳ）、比較器などに使用されるランプ信号を生成して伝送し得る。
バッファ部１７０は例えば、ラッチ部を含み得る。バッファ部１７０は外部に提供するイメージ信号ＩＭＳを臨時的（一時的）に保存でき、イメージ信号ＩＭＳを外部メモリまたは外部装置に伝送し得る。
ピクセルアレイ１４０は外部イメージをセンシングする。ピクセルアレイ１４０は複数のピクセル（または単位ピクセル）を含み得る。ロードライバ１３０はピクセルアレイ１４０のロー（ｒｏｗ）を選択的に活性化させることができる。
リードアウト回路１５０はピクセルアレイ１４０から提供されたピクセル信号をサンプリングし、これをランプ信号と比較した後、比較結果に基づいてアナログイメージ信号（データ）をデジタルイメージ信号（データ）に変換し得る。
図２は図１のイメージセンサの概念的なレイアウトを説明するための図である。図３は図２のイメージセンサレイアウトに係る平面図である。
図２および図３を参照すると、イメージセンサ１００は第３方向Ｚに積層された第１領域Ｓ１および第２領域Ｓ２を含み得る。第１領域Ｓ１および第２領域Ｓ２は図面に示されたように第３方向Ｚと交差する第１方向Ｘと第２方向Ｙに延び、第１領域Ｓ１および第２領域Ｓ２には図１に示されたブロックが配置される。
図面に示していないが、第２領域Ｓ２の下部にはメモリが配置された第３領域が配置されることもできる。この時、第３領域に配置されたメモリは第１領域Ｓ１および第２領域Ｓ２からイメージデータの伝送を受け、これを保存したり処理したりし、イメージデータを第１領域Ｓ１および第２領域Ｓ２に再伝送し得る。この場合、メモリはＤＲＡＭ（ｄｙｎａｍｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）素子、ＳＲＡＭ（ｓｔａｔｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）素子、ＳＴＴ－ＭＲＡＭ（ｓｐｉｎ ｔｒａｎｓｆｅｒ ｔｏｒｑｕｅ ｍａｇｎｅｔｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）素子およびフラッシュ（ｆｌａｓｈ）メモリ素子のようなメモリ素子を含み得る。メモリが例えば、ＤＲＡＭ素子を含む場合、メモリはイメージデータを相対的に高速で伝送を受けて処理できる。また、いくつかの実施形態で、メモリは第２領域Ｓ２に配置されることもできる。
第１領域Ｓ１はセンサアレイ領域ＳＡＲおよび第１周辺領域ＰＨ１を含み、第２領域Ｓ２はロジック回路領域ＬＣおよび第２周辺領域ＰＨ２を含み得る。第１領域Ｓ１および第２領域Ｓ２は順次に上下に積層されて配置される。
第１領域Ｓ１で、センサアレイ領域ＳＡＲは図１のアクティブピクセルセンサアレイＡＰＳに対応する領域を含み得る。例えば、センサアレイ領域ＳＡＲ内には２次元的に（例えば、行列形態で）配列される複数の単位ピクセルが形成されることができる。
センサアレイ領域ＳＡＲは受光領域ＡＰＳおよび遮光領域ＯＢを含み得る。受光領域ＡＰＳには光の提供を受けてアクティブ（ａｃｔｉｖｅ）信号を生成するアクティブピクセルセンサアレイが配列される。遮光領域ＯＢには光が遮断されてオプティカルブラック（ｏｐｔｉｃａｌ ｂｌａｃｋ）信号を生成するオプティカルブラックピクセルが配列される。遮光領域ＯＢは例えば、受光領域ＡＰＳの周辺に沿って形成されるが、これは例示的なものである。
いくつかの実施形態で、遮光領域ＯＢに隣接する受光領域ＡＰＳにダミーピクセル（図示せず）が形成されることもできる。
第１周辺領域ＰＨ１は連結領域ＣＲおよびパッド領域ＰＲを含み得る。連結領域ＣＲはセンサアレイ領域ＳＡＲの周辺に形成される。連結領域ＣＲはセンサアレイ領域ＳＡＲの一側に形成されるが、これは例示的なものである。連結領域ＣＲには配線が形成され、センサアレイ領域ＳＡＲの電気的信号を送受信するように構成されることができる。
パッド領域ＰＲはセンサアレイ領域ＳＡＲの周辺に形成される。パッド領域ＰＲはいくつかの実施形態によるイメージセンサの縁に隣接して形成されるが、これは例示的なものである。パッド領域ＰＲは外部装置などと接続され、いくつかの実施形態によるイメージセンサ１００と外部装置の間で電気的信号を送受信するように構成されることができる。
第２領域Ｓ２で、ロジック回路領域ＬＣは複数のトランジスタを含む電子素子を含み得る。ロジック回路領域ＬＣに含まれた電子素子はピクセルアレイＰＡと電気的に接続され、アクティブピクセルセンサアレイＡＰＳの各単位ピクセルに一定の信号を提供したり出力信号を制御したりすることができる。
ロジック回路領域ＬＣには例えば、図１を参照して説明したコントロールレジスタブロック２０、タイミングジェネレータ３０、ロードライバ４０、リードアウト回路６０、ランプ信号生成器７０、バッファ部８０などが配置される。ロジック回路領域ＬＣには例えば、図１のブロックのうち、アクティブピクセルセンサアレイＡＰＳ以外のブロックが配置される。
第２領域Ｓ２にも第１領域Ｓ１の第１周辺領域ＰＨ１に対応する領域に第２周辺領域ＰＨ２が配置されるが、実施形態はこれに制限されるものではない。
図４は本発明のいくつかの実施形態によるセンサアレイ領域を説明するための図である。
図４を参照すると、ピクセルアレイ領域ＰＡは複数のピクセルＰＸを含み得る。ここで、ピクセルアレイ領域ＰＡはイメージセンサ１００に含まれ得る。例えば、ピクセルアレイ領域ＰＡは図３のピクセルアレイ領域ＰＡであり得、図１のピクセルアレイ１４０であり得る。また、ピクセルＰＸはピクセルアレイ領域ＰＡに含まれた単位ピクセルであり得る。例えば、複数のピクセルＰＸは第１方向Ｘおよび第２方向Ｙに沿って一定の間隔を置いて配置されることができる。しかし、本発明の技術的思想による実施形態はこれに制限されない。
図４は図３のピクセルアレイ領域ＰＡを第３方向Ｚの逆方向から見た図面であり得る。複数のピクセルＰＸは第１方向Ｘおよび第２方向Ｙに沿って規則的に配列される。すなわち、ピクセルアレイ領域ＰＡは一つのピクセルＰＸを含み得る。
図５はいくつかの実施形態によるピクセルアレイ領域のレイアウトである。図６はいくつかの実施形態によるピクセルアレイ領域のレイアウトである。図７は図３のＡ－Ａ、Ｂ－Ｂ、Ｃ－Ｃ、Ｄ－Ｄに沿って切断した断面図である。図８は図７のＲ領域を拡大した拡大図である。
図５～図８を参照すると、いくつかの実施形態によるイメージセンサは、第１半導体基板１１０、第１配線構造体ＩＳ１、第２半導体基板２２０、第２配線構造体ＩＳ２、表面絶縁層２１０、グリッドパターン２５０、カラーフィルタＣＦおよびマイクロレンズＭＬを含む。
第１半導体基板１１０はバルクシリコンまたはＳＯＩ（ｓｉｌｉｃｏｎ－ｏｎ－ｉｎｓｕｌａｔｏｒ）であり得る。第１半導体基板１１０はシリコン基板であり得、または他の物質、例えば、シリコンゲルマニウム、アンチモン化インジウム、鉛テルル化合物、インジウム砒素、インジウムリン化物、ガリウム砒素またはアンチモン化ガリウムを含み得る。または、第１半導体基板１１０はベース基板上にエピ層が形成されたものであってもよい。
第１半導体基板１１０は互いに反対になる第１面１１０ａおよび第２面１１０ｂを含み得る。いくつかの実施形態で、第１半導体基板１１０の第１面１１０ａは第２半導体基板２２０の第３面ＳＦ１と対向する面であり得る。
第１半導体基板１１０上には複数の電子素子が形成される。例えば、第１半導体基板１１０の第１面１１０ａ上に第１電子素子ＴＲ１が形成される。第１電子素子ＴＲ１はセンサアレイ領域ＳＡＲａと電気的に接続され、センサアレイ領域ＳＡＲａのそれぞれの単位ピクセルと電気的信号を送受信し得る。例えば、第１電子素子ＴＲ１は図１のコントロールレジスタブロック２０、タイミングジェネレータ３０、ロー（ｒｏｗ）ドライバ４０、アクティブピクセルセンサアレイＡＰＳ、リードアウト回路６０、ランプ信号生成器７０、バッファ部８０を構成する電子素子を含み得る。
第１配線構造体ＩＳ１は第１半導体基板１１０上に形成される。例えば、第１配線構造体ＩＳ１は第１半導体基板１１０の第１面１１０ａを覆う。第１半導体基板１１０および第１配線構造体ＩＳ１は第１基板構造体１０１を構成することができる。
第１配線構造体ＩＳ１は第２配線構造体ＩＳ２に付着し得る。例えば、図７に示すように、第１配線構造体ＩＳ１の上面は第２配線構造体ＩＳ２の底面に付着し得る。
第１配線構造体ＩＳ１は一つまたは複数の配線で構成されることができる。例えば、第１配線構造体ＩＳ１は第１配線間絶縁膜１３０および第１配線間絶縁膜１３０内の複数の配線ＭＬ１，ＭＬ２，ＭＬ３を含み得る。図７で、第１配線構造体ＩＳ１を構成する配線の層数およびその配置などは例示的なものであり、これに制限されるものではない。第１配線間絶縁膜１３０は例えば、シリコン酸化物、シリコン窒化物、シリコン酸窒化物およびシリコン酸化物より誘電率が低い低誘電率（ｌｏｗ－ｋ）物質のうち少なくとも一つを含み得るが、これに制限されるものではない。いくつかの実施形態で、第１配線構造体ＩＳ１は第２配線構造体ＩＳ２と同じ物質を含むこともできる。
第１配線構造体ＩＳ１の配線ＭＬ１，ＭＬ２，ＭＬ３のうち少なくとも一部は第１電子素子ＴＲ１と接続され得る。いくつかの実施形態で、第１配線構造体ＩＳ１はセンサアレイ領域ＳＡＲａ内の第１配線ＭＬ１、連結領域ＣＲ内の第２配線ＭＬ２およびパッド領域ＰＲ内の第３配線ＭＬ３を含み得る。いくつかの実施形態で、第２配線ＭＬ２は連結領域ＣＲ内の複数の配線のうち最上部の配線であり得、第３配線ＭＬ３はパッド領域ＰＲ内の複数の配線のうち最上部の配線であり得る。
第１配線ＭＬ１、第２配線ＭＬ２および第３配線ＭＬ３は例えば、タングステン（Ｗ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）およびこれらの合金のうち少なくとも一つを含み得るが、これに制限されるものではない。
第２半導体基板２２０は半導体基板であり得る。例えば、第２半導体基板２２０はバルクシリコンまたはＳＯＩ（ｓｉｌｉｃｏｎ－ｏｎ－ｉｎｓｕｌａｔｏｒ）であり得る。第２半導体基板２２０はシリコン基板であり得、または他の物質、例えば、シリコンゲルマニウム、アンチモン化インジウム、鉛テルル化合物、インジウム砒素、インジウムリン化物、ガリウム砒素またはアンチモン化ガリウムを含む半導体物質を含み得る。または、第２半導体基板２２０はベース基板上にエピ層が形成されたものであり得る。
第２半導体基板２２０は互いに反対になる第３面ＳＦ１および第４面ＳＦ２を含み得る。後述される実施形態で、第３面ＳＦ１は第２半導体基板２２０の前面（ｆｒｏｎｔ ｓｉｄｅ）と称され、第４面ＳＦ２は第２半導体基板２２０の後面（ｂａｃｋ ｓｉｄｅ）と称される。いくつかの実施形態で、第２半導体基板２２０の第４面ＳＦ２は光が入射される受光面であり得る。すなわち、いくつかの実施形態によるイメージセンサは裏面照射型（ＢＳＩ）イメージセンサであり得る。
センサアレイ領域ＳＡＲａの第２半導体基板２２０には複数の単位ピクセルＰＸが形成される。それぞれの複数の単位ピクセルＰＸ上にマイクロレンズＭＬの配置およびカラーフィルタＣＦが配置される。図面上ではノーマルピクセルのマイクロレンズのみ示されたが、本願の技術的思想はこれに制限されず複数の単位ピクセル上に配置されるスーパーＰＤレンズが配置されてもよい。
ピクセルＰＸは第２半導体基板２２０、光電変換層ＰＤ、第２トランジスタＴＲ２ａ、ピクセル分離パターン２２５などを含み得る。
いくつかの実施形態で、第２トランジスタＴＲ２ａは第２半導体基板２２０の第３面ＳＦ１に配置される。第２トランジスタＴＲ２ａは例えば、イメージセンサの単位ピクセルを構成する多様なトランジスタ（例えば、転送トランジスタ、リセットトランジスタ、ソースフォロワトランジスタおよび選択トランジスタなど）のうち少なくとも一部を含み得る。本明細書で、第２トランジスタＴＲ２ａはイメージセンサ１００の転送トランジスタであることを例に挙げて説明する。
第２トランジスタＴＲ２ａは第１不純物注入領域２２２ａ、伝達ゲート構造体２２３ａおよび第２不純物注入領域２２４ａを含み得る。第１不純物注入領域２２２ａは、伝達ゲート構造体２２３ａの一側に形成されて第３面ＳＦ１に沿って湾入した第１トレンチＴ１の底面の少なくとも一部に形成される。
第１不純物注入領域２２２ａは第３面ＳＦ１の最上面を基準として第１深さｈ１に配置され、第１トレンチＴ１の第１深さｈ１は０．１ｕｍ～０．２ｕｍの範囲内にある。
第１不純物注入領域２２２ａは第１トレンチＴ１の側壁に非形成（agenesis）される。したがって、第１不純物注入領域２２２ａと伝達ゲート構造体２２３ａの間に不純物がドーピングされていない半導体物質が配置される。
第１不純物注入領域２２２ａには第２半導体基板２２０内にｐ型不純物がドーピングされる。ｐ型不純物にはＢを含む３族元素が含まれるが、これに制限されない。第１不純物注入領域２２２ａはイメージセンサ１００の動作時接地端と連結されて接地され得る。
前記のような第１トレンチＴ１と第１不純物注入領域２２２ａの配置により第１不純物注入領域２２２ａと伝達ゲート構造体２２３ａの間の距離を増やすことができ、増えた距離により第１不純物注入領域２２２ａと伝達ゲート構造体２２３ａの間の電界（Ｅ－ｆｉｅｌｄ）の大きさを減らす。電界減少によって第１不純物注入領域２２２ａと伝達ゲート構造体２２３ａの間の高電界によるホワイトスポット（Ｗｈｉｔｅ Ｓｐｏｔ）の発生を防止できる。
したがって、ピクセルのピッチが小さくなっても電界（Ｅ－ｆｉｅｌｄ）の大きさを減らしてホワイトスポットの発生という劣化を防止できる。
伝達ゲート構造体２２３ａは伝達ゲート絶縁膜２２３ａ＿１、伝達ゲート電極２２３ａ＿２および伝達ゲートスペーサ２２３ａ＿３を含み得る。伝達ゲート絶縁膜２２３ａ＿１は第２半導体基板２２０の第３面ＳＦ１の最上面に沿って平たい（ｆｌａｔ：平坦な）形状に形成されることができる。伝達ゲート電極２２３ａ＿２は伝達ゲート絶縁膜２２３ａ＿１上に配置され、伝達ゲートスペーサ２２３ａ＿３により定義される間の空間に配置される。
ここで、伝達ゲート電極２２３ａ＿２は第２トランジスタＴＲ２ａのゲートの役割を担うことができ、イメージセンサ１００の動作時第１不純物注入領域２２２ａが接地される間高電圧が印加され得る。
第２不純物注入領域２２４ａは第３面ＳＦ１の最上面に形成され、第２半導体基板２２０内にｎ型不純物がドーピングされる。ｎ型不純物にはＡｓ、Ｐを含む５族元素が含まれるが、これに制限されない。第２不純物注入領域２２４ａは第２トランジスタＴＲ２ａのソース／ドレインの役割を担うことができる。また、第２不純物注入領域２２４ａは例えばフローティングディフュージョン（ｆｌｏａｔｉｎｇ ｄｉｆｆｕｓｉｏｎ）に該当する。
ピクセル分離パターン２２５は第２半導体基板２２０内に配置される。ピクセル分離パターン２２５は複数の単位ピクセルを定義できる。単位ピクセルは平面的観点から２次元的に配列される。例えばピクセル分離パターン２２５は平面的観点から格子型に形成されて単位ピクセルを互いに分離できる。ピクセル分離パターン２２５は第２半導体基板２２０がパターニングされて形成された深いトレンチ内に絶縁物質が埋め込まれて形成されることができる。
いくつかの実施形態で、ピクセル分離パターン２２５は絶縁スペーサ膜２２６および導電フィリングパターン２２７を含み得る。絶縁スペーサ膜２２６は第２半導体基板２２０内のトレンチの側面に沿ってコンフォーマルに延び得る。導電フィリングパターン２２７は絶縁スペーサ膜２２６上に形成されて第２半導体基板２２０内のトレンチの一部を埋めることができる。
ピクセルＰＸは光電変換層ＰＤを含み得る。光電変換層ＰＤは第２半導体基板２２０内に形成される。光電変換層ＰＤは外部から入射される光の量に比例して電荷を生成できる。光電変換層ＰＤは第２半導体基板２２０内に不純物がドーピングされて形成される。例えば、第２半導体基板２２０がｐ型不純物でドーピングされた場合、光電変換層ＰＤはｎ型不純物でドーピングされることができる。すなわち、第２半導体基板２２０にドーピングされた不純物のタイプは光電変換層ＰＤにドーピングされた不純物のタイプと異なる。
いくつかの実施形態で、ピクセルＰＸは表面絶縁層２１０、グリッドパターン２５０、第１ライナー２５３、カラーフィルタＣＦ、マイクロレンズＭＬおよび第２ライナー２５４などを含み得る。
表面絶縁層２１０は第２半導体基板２２０の第４面ＳＦ２上に積層される。グリッドパターン２５０、第１ライナー２５３、カラーフィルタＣＦ、マイクロレンズＭＬおよび第２ライナー２５４は表面絶縁層２１０により定義される領域に配置される。
カラーフィルタＣＦは表面絶縁層２１０上に形成される。カラーフィルタＣＦは各単位ピクセルに対応するように配列される。各カラーフィルタＣＦは平面的観点から２次元的に配列される。マイクロレンズＭＬはカラーフィルタＣＦ上に形成される。マイクロレンズＭＬは各単位ピクセルに対応するように配列され得る。マイクロレンズＭＬは膨らんだ形状を有し、所定の曲率半径を有することができる。そのため、マイクロレンズＭＬは光電変換層ＰＤに入射される光を集光させることができる。マイクロレンズＭＬは例えば、光透過性樹脂を含み得るが、これに制限されるものではない。ここで各ピクセルＰＸのマイクロレンズＭＬは各ピクセルの一面を覆い得る。
グリッドパターン２５０はカラーフィルタＣＦの間に形成される。グリッドパターン２５０は表面絶縁層２１０上に形成される。グリッドパターン２５０は例えば、金属パターン２５１および低屈折率パターン２５２を含み得る。金属パターン２５１および低屈折率パターン２５２は表面絶縁層２１０上に順に積層され得る。
第１ライナー２５３は表面絶縁層２１０およびグリッドパターン２５０上に形成される。第１ライナー２５３は表面絶縁層２１０およびグリッドパターン２５０の表面に沿って延び得る。第１ライナー２５３は例えば、アルミニウム酸化物を含み得るが、これに制限されるものではない。
第２ライナー２５４はマイクロレンズＭＬの表面に沿って延び得る。第２ライナー２５４は例えば、無機物酸化膜（例えば、シリコン酸化物、チタン酸化物、ジルコニウム酸化物、ハフニウム酸化物およびこれらの組み合わせ）を含み得るが、これに制限されるものではない。
いくつかの実施形態で、ピクセルＰＸは第２配線間絶縁膜２３０および連結構造体などを含み得る。連結構造体は第２配線間絶縁膜２３０内に形成される。ここで連結構造体はセンサアレイ領域ＳＡＲａ内の第４配線ＭＬ４および複数のコンタクトＭＣなどを含み得る。ピクセルＰＸの構成とイメージセンサ１００の構成は連結構造体により電気的に接続され得る。
いくつかの実施形態で、ピクセルＰＸのＰ型バリアＰＢは第２半導体基板２２０内に形成される。Ｐ型バリアＰＢは光電変換層ＰＤから一定間隔だけ離隔して配置される。例えば、Ｐ型バリアＰＢは光電変換層ＰＤの周囲に配置され、光電変換層ＰＤを囲むこともできる。例えば、Ｐ型バリアＰＢは光電変換層ＰＤから第１方向Ｘおよび第２方向Ｙに離隔して形成されることができる。また、Ｐ型バリアＰＢは光電変換層ＰＤに沿って第３方向Ｚに延び得る。すなわち、Ｐ型バリアＰＢは垂直（ｖｅｒｔｉｃａｌ）に第２半導体基板２２０内に形成されることができる。ｎ型不純物でドーピングされた光電変換層ＰＤとは異なり、Ｐ型バリアＰＢはｐ型不純物でドーピングされることができる。
また、図面に示していないが、ピクセルアレイ領域ＰＡのピクセルＰＸは光電変換層ＰＤと隣接するように配置されるストレージダイオード、ストレージゲートなどを含み得る。
また、ピクセルＰＸはリードアウト回路ＲＣおよび絶縁層ＩＳＬを含み得る。リードアウト回路ＲＣは配線層およびコンタクトＭＣを介してトランジスタＴＲ１，ＴＲ２、不純物注入領域２２２，２２４およびストレージゲートなどと連結され得る。リードアウト回路ＲＣは光電変換層ＰＤ、トランジスタＴＲ、ストレージダイオードおよびストレージゲートなどが形成される領域と異なる領域に配置される。すなわち、リードアウト回路ＲＣは他の素子が配置されないピクセルＰＸの他の領域にのみ形成されることができる。ここでリードアウト回路ＲＣは絶縁層ＩＳＬにより他の素子らと離隔することができる。
図６を参照すると、ピクセルＰＸはリードアウト回路ＲＣを含み得る。例えば、リードアウト回路ＲＣはフローティングディフュージョンＦＤ、ダブルコンバージョンゲートＤＣＧ、第１ないし第３ソースドレインＳ／Ｄ１，Ｓ／Ｄ２，Ｓ／Ｄ３、リセットゲートＲＧ、ソースフォロワトランジスタＳＦおよび選択トランジスタＳＥＬなどを含み得る。リードアウト回路ＲＣはストレージダイオードおよびストレージゲートが形成されないピクセルＰＸの一部分に形成される。また、リードアウト回路ＲＣは絶縁層ＩＳＬによりピクセルＰＸの他の素子と絶縁され得る。ここでフローティングディフュージョンＦＤはピクセルＰＸの伝達ゲートＴＧに連結され、光電変換層ＰＤから形成された電荷はリードアウト回路ＲＣに伝達され得る。これにより、出力電圧ＶＯＵＴが出力されることができる。
再び図７を参照すると、いくつかの実施形態によるイメージセンサは、第１連結構造体３５０、第２連結構造体４５０および第３連結構造体５５０をさらに含み得る。
第１連結構造体３５０は遮光領域ＯＢ内に形成される。第１連結構造体３５０の一部は遮光領域ＯＢの表面絶縁層２１０上に形成される。第１連結構造体３５０はピクセル分離パターン２２５と接触し得る。例えば、遮光領域ＯＢの第２半導体基板２２０および表面絶縁層２１０内に、ピクセル分離パターン２２５を露出させる第１トレンチ３５５ｔが形成されることができる。第１連結構造体３５０は第１トレンチ３５５ｔ内に形成されて遮光領域ＯＢ内のピクセル分離パターン２２５と接触し得る。いくつかの実施形態で、第１連結構造体３５０は第１トレンチ３５５ｔの側面および下面のプロファイルに沿って延びることができる。
いくつかの実施形態で、第１連結構造体３５０はピクセル分離パターン２２５と電気的に接続されて導電フィリングパターン２２７にグラウンド電圧またはマイナス電圧を印加できる。そのため、ＥＳＤなどによって発生した電荷はピクセル分離パターン２２５を介して第１連結構造体３５０に排出され得、ＥＳＤのむら不良が効果的に防止されることができる。
第１連結構造体３５０は第１トレンチ３５５ｔ内に順に積層されるチタン（Ｔｉ）膜、チタン窒化物（ＴｉＮ）膜およびタングステン（Ｗ）膜を含み得る。
いくつかの実施形態で、第１連結構造体３５０上に、第１トレンチ３５５ｔを埋める第１パッド３５５が形成されることができる。第１パッド３５５は例えば、タングステン（Ｗ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）およびこれらの合金のうち少なくとも一つを含み得るが、これに制限されるものではない。
いくつかの実施形態で、第１ライナー２５３は第１連結構造体３５０および第１パッド３５５を覆うことができる。例えば、第１ライナー２５３は第１連結構造体３５０および第１パッド３５５のプロファイルに沿って延びることができる。
第２連結構造体４５０は連結領域ＣＲ内に形成される。第２連結構造体４５０の一部は連結領域ＣＲの表面絶縁層２１０上に形成される。第２連結構造体４５０は第１基板構造体１０１と第２基板構造体２００を電気的に接続し得る。例えば、連結領域ＣＲの第１基板構造体１０１および第２基板構造体２００内に、第２配線ＭＬ２と第５配線ＭＬ５を露出させる第２トレンチ４５５ｔが形成されることができる。第２連結構造体４５０は第２トレンチ４５５ｔ内に形成されて第２配線ＭＬ２と第５配線ＭＬ５を連結し得る。いくつかの実施形態で、第２連結構造体４５０は第２トレンチ４５５ｔの側面および下面のプロファイルに沿って延びることができる。
いくつかの実施形態で、第２連結構造体４５０は第２トレンチ４５５ｔ内に順に積層されるチタン（Ｔｉ）膜、チタン窒化物（ＴｉＮ）膜およびタングステン（Ｗ）膜を含み得る。
いくつかの実施形態で、第１ライナー２５３は第２連結構造体４５０を覆うことができる。例えば、第１ライナー２５３は第２連結構造体４５０のプロファイルに沿って延びることができる。
いくつかの実施形態で、第２連結構造体４５０上に、第２トレンチ４５５ｔを埋める第１フィリング絶縁膜４６０が形成されることができる。第１フィリング絶縁膜４６０は例えば、シリコン酸化物、アルミニウム酸化物、タンタル酸化物およびこれらの組み合わせのうち少なくとも一つを含み得るが、これに制限されるものではない。
第３連結構造体５５０はパッド領域ＰＲ内に形成される。第３連結構造体５５０はパッド領域ＰＲの表面絶縁層２１０上に形成される。第３連結構造体５５０は第１基板構造体１０１と外部装置などを電気的に接続し得る。
例えば、パッド領域ＰＲの第１基板構造体１０１および第２基板構造体２００内に、第３配線ＭＬ３を露出させる第３トレンチ５５０ｔが形成されることができる。第３連結構造体５５０は第３トレンチ５５０ｔ内に形成されて第３配線ＭＬ３と接触することができる。
また、パッド領域ＰＲの第２半導体基板２２０内に、第４トレンチ５５５ｔが形成される。第３連結構造体５５０は第４トレンチ５５５ｔ内に形成されて露出することができる。いくつかの実施形態で、第３連結構造体５５０は第３トレンチ５５０ｔおよび第４トレンチ５５５ｔの側面および下面のプロファイルに沿って延びることができる。
いくつかの実施形態で、第３連結構造体５５０上に、第３トレンチ５５０ｔを埋める第２フィリング絶縁膜５６０が形成されることができる。第２フィリング絶縁膜５６０は例えば、シリコン酸化物、アルミニウム酸化物、タンタル酸化物およびこれらの組み合わせのうち少なくとも一つを含み得るが、これに制限されるものではない。
いくつかの実施形態で、第３連結構造体５５０上に、第４トレンチ５５５ｔを埋める第２パッド５５５が形成されることができる。第２パッド５５５は例えば、タングステン（Ｗ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）およびこれらの合金のうち少なくとも一つを含み得るが、これに制限されるものではない。
いくつかの実施形態で、第３連結構造体５５０は第３トレンチ５５０ｔ内に順に積層されるチタン（Ｔｉ）膜、チタン窒化物（ＴｉＮ）膜およびタングステン（Ｗ）膜を含み得る。
いくつかの実施形態で、第１ライナー２５３は第３連結構造体５５０を覆うことができる。例えば、第１ライナー２５３は第３連結構造体５５０のプロファイルに沿って延びることができる。いくつかの実施形態で、第１ライナー２５３は第２パッド５５５を露出させることができる。
いくつかの実施形態で、第２半導体基板２２０内に素子分離パターン１１５が形成されることができる。例えば、第２半導体基板２２０内に第５トレンチ１１５ｔが形成されることができる。素子分離パターン１１５は第５トレンチ１１５ｔ内に形成されることができる。
図５で、素子分離パターン１１５はパッド領域ＰＲの第３連結構造体５５０の周辺にのみ形成されることを示されたが、これは例示的なものである。例えば、素子分離パターン１１５は遮光領域ＯＢの第１連結構造体３５０の周辺または連結領域ＣＲの第２連結構造体４５０の周辺にも形成できるのはもちろんである。
素子分離パターン１１５は例えば、シリコン酸化物、シリコン窒化物、シリコン酸窒化物、アルミニウム酸化物、ハフニウム酸化物およびこれらの組み合わせのうち少なくとも一つを含み得るが、これに制限されるものではない。いくつかの実施形態で、素子分離パターン１１５は表面絶縁層２１０と同一レベルで形成されることができる。
いくつかの実施形態で、第１連結構造体３５０および第２連結構造体４５０上に第４カラーフィルタ３７０Ｃが形成されることができる。例えば、第４カラーフィルタ３７０Ｃは遮光領域ＯＢおよび連結領域ＣＲ内の第１ライナー２５３の一部を覆うように形成されることができる。
第４カラーフィルタ３７０Ｃは例えば、青色（ｂｌｕｅ）カラーフィルタを含み得るが、これに制限されるものではない。
いくつかの実施形態で、第４カラーフィルタ３７０Ｃ上に保護膜３８０が形成されることができる。例えば、保護膜３８０は遮光領域ＯＢ、連結領域ＣＲおよびパッド領域ＰＲ内の第１ライナー２５３の一部を覆うように形成されることができる。いくつかの実施形態で、第２ライナー２５４は第３保護膜３８０の表面に沿って延びることができる。第３保護膜３８０は例えば、光透過性樹脂を含み得るが、これに制限されるものではない。いくつかの実施形態で、保護膜３８０はマイクロレンズ１８０と同じ物質を含み得る。
いくつかの実施形態で、第２ライナー２５４および保護膜３８０は第２パッド５５５を露出させることができる。例えば、第２ライナー２５４および保護膜３８０内に、第２パッド５５５を露出させる露出開口ＥＲが形成されることができる。そのため、第２パッド５５５は外部装置などと接続され、いくつかの実施形態によるイメージセンサと外部装置の間で電気的信号を送受信するように構成されることができる。
図９は本発明のいくつかの実施形態によるイメージセンサの単位ピクセルを説明するための例示的な回路図である。
以下、図５ないし図９を参照してピクセルアレイ領域ＰＡのピクセルＰＸの動作を説明する。光電変換層ＰＤは第２トランジスタＴＲ２ａに連結され得る。第２トランジスタＴＲ２ａの伝達ゲート電極２２３ａ＿２は伝達ゲートＴＧに該当する。また、第２不純物注入領域２２４ａはフローティングディフュージョンＦＤに該当する。すなわち、光電変換層ＰＤはフローティングディフュージョンＦＤと電気的に接続されることができる。
光電変換層ＰＤにマイクロレンズＭＬを透過した光が入射され得、光電変換層ＰＤは入射光を電荷に変換させることができる。変換された電荷は光電変換層ＰＤに保存され得る。
光電変換層ＰＤで生成された電荷は伝達ゲートＴＧを介してフローティングディフュージョンＦＤである第２不純物注入領域２２４ａに伝達され得る。
整理すると、光電変換層ＰＤで生成された電荷は伝達ゲートＴＧを用いてフローティングディフュージョンＦＤに伝達され得、すなわち、光電変換層ＰＤから生成された電荷はフローティングディフュージョンＦＤを介してリードアウトされ得る。
フローティングディフュージョンＦＤに伝達された電荷はソースフォロワトランジスタＳＦおよび選択トランジスタＳＥＬにより用いられる。その結果、選択トランジスタＳＥＬはピクセルアレイＰＡに連結されたカラムラインに出力電圧ＶＯＵＴを出力することができる。また、ピクセルＰＸはフローティングディフュージョンＦＤに連結された他のキャパシタＣ’を含み得る。キャパシタＣ’はダブルコンバージョンゲートＤＣＧを介してフローティングディフュージョンＦＤに連結され得る。キャパシタＣ’はフローティングディフュージョンＦＤに伝達される電荷を補助的に保存し得る。すなわち、キャパシタＣ’とストレージダイオードＳＤおよびストレージゲートＳＧは互いに異なり、区別することができる。
図１０は本発明のさらに他のいくつかの実施形態によるイメージセンサを説明するための図である。
以下で、図１０を参照して本発明のさらに他のいくつかの実施形態によるピクセルＰＸ内の第２トランジスタＴｒ２ｂを説明する。図８に示されたピクセルＰＸ内の第２トランジスタＴｒ２ａとの差異点を中心に説明する。
伝達ゲート構造体２２３ｂは第１トレンチＴ１と分離されて隣接して配置される第２トレンチＴ２を埋めて形成される。第２トレンチＴ２は第２半導体基板２２０の第３面ＳＦ１から湾入して形成される。第２トレンチＴ２の第２深さｈ２は０．４ｕｍ～０．５ｕｍの範囲内にある。第１トレンチＴ１の第１深さｈ１を比較した時、第２深さｈ２が第１深さｈ１より大きい。
伝達ゲート構造体２２３ｂの伝達ゲート絶縁膜２２３ｂ１は第２トレンチＴ２の底面と側壁に沿って形成され、伝達ゲート電極２２３ｂ＿２は伝達ゲート絶縁膜２２３ｂ＿１上に配置され、伝達ゲートスペーサ２２３ｂ＿３により定義される間の空間に配置される。
伝達ゲート構造体２２３ｂはＶＴＧ（Ｖｅｒｔｉｃａｌ Ｔｒａｎｓｆｅｒ Ｇａｔｅ）構造を有する。伝達ゲート構造体２２３ｂはフラット（ｆｌａｔ）なゲート構造体に比べて追加的な工程遂行が必要であるが、動作時伝達ゲート電極２２３ｂ＿２に印加される高電圧の大きさが小さいため第１不純物注入領域２２２ｂと伝達ゲート構造体２２３ｂの間の電界の大きさを減らすことができる。減った電界の大きさによりホワイトスポット発生を防止できる。
図１１は本発明のさらに他のいくつかの実施形態によるイメージセンサを説明するための図である。
以下で、図１１を参照して本発明のさらに他のいくつかの実施形態によるピクセルＰＸ内の第２トランジスタＴｒ２ｃを説明する。図１０に示されたピクセルＰＸ内の第２トランジスタＴｒ２ｂとの差異点を中心に説明する。
第２不純物注入領域２２４ａは、伝達ゲート構造体２２３ｃの一側に形成されて第３面ＳＦ１に沿って湾入した第３トレンチＴ３の底面の少なくとも一部に形成される。第３トレンチＴ３は第１トレンチＴ１と第２トレンチＴ２と分離されて配置される。
第２不純物注入領域２２４ａは第３面ＳＦ１の最上面を基準として第１深さｈ３に配置され、第３トレンチＴ３の第３深さｈ３は第１トレンチＴ１の第１深さｈ１と同一であり得るが、本願の技術的思想はこれに制限されない。
伝達ゲート構造体２２３ｃもまたＶＴＧ（Ｖｅｒｔｉｃａｌ Ｔｒａｎｓｆｅｒ Ｇａｔｅ）構造を有し、これによりホワイトスポットの発生を防止できる。
図１２は本発明のさらに他のいくつかの実施形態によるイメージセンサを説明するための図である。
以下で、図１２を参照して本発明のさらに他のいくつかの実施形態によるイメージセンサを説明する。図７に示されたイメージセンサとの差異点を中心に説明する。
図７のピクセル分離パターン２２５と比較した時、ピクセル分離パターン２２５’の幅は第２半導体基板２２０の第３面ＳＦ１から第２半導体基板２２０の第４面ＳＦ２に向かう（近づく）につれて減少する。
これは、ピクセル分離パターン２２５’を形成するためのエッチング工程の特性に起因する。例えば、ピクセル分離パターン２２５’を形成するために第２半導体基板２２０をエッチングする工程は第２半導体基板２２０の第３面ＳＦ１に対して行われ得る。
図１３は本発明のさらに他のいくつかの実施形態によるイメージセンサを説明するための図である。
以下で、図１３を参照して本発明のさらに他のいくつかの実施形態によるイメージセンサを説明する。図１２に示されたイメージセンサとの差異点を中心に説明する。
図１２のピクセル分離パターン２２５’と比較した時、ピクセル分離パターン２２５”の幅は第２半導体基板２２０の第４面ＳＦ２から第２半導体基板２２０の第３面ＳＦ１に向かうにつれて減少する。
これは、ピクセル分離パターン２２５”を形成するためのエッチング工程の特性に起因する。例えば、ピクセル分離パターン２２５”を形成するために第２半導体基板２２０をエッチングする工程は第２半導体基板２２０の第４面ＳＦ２に対して行われ得る。
いくつかの実施形態で、ピクセル分離パターン２２５”は第２半導体基板２２０を完全に貫通しなくてもよい。例えば、ピクセル分離パターン２２５”は第２半導体基板２２０の第４面ＳＦ２から延びるが、第２半導体基板２２０の第３面ＳＦ１まで延びなくてもよい。すなわち、ピクセル分離パターン２２５”の最下面は第２半導体基板２２０の第３面ＳＦ１から離隔し得る。
図１４は本発明のさらに他のいくつかの実施形態によるイメージセンサを説明するための図である。
以下で、図１４を参照して本発明のさらに他のいくつかの実施形態によるイメージセンサを説明する。図７に示されたイメージセンサとの差異点を中心に説明する。
いくつかの実施形態によるイメージセンサは連結領域ＣＲで第２連結構造体４５０の代わりに連結パターン４５１を含み得る。連結パターン４５１は第１連結パターン４５１＿１、第２連結パターン４５１＿２および第３連結パターン４５１＿３を含み得る。
第１連結パターン４５１＿１は表面絶縁層２１０、第２半導体基板２２０および第２配線間絶縁膜２３０を第３方向Ｚに貫いて、連結領域ＣＲ内の第５配線ＭＬ５と連結され得る。
第２連結パターン４５１＿２は表面絶縁層２１０、第２半導体基板２２０、第２配線間絶縁膜２３０および第１配線間絶縁膜１３０を第３方向Ｚに貫いて、連結領域ＣＲ内の第２配線ＭＬ２と連結され得る。
第２連結パターン４５１＿２は第１連結パターン４５１＿１と離隔する。第１連結パターン４５１＿１と第２連結パターン４５１＿２の間に表面絶縁層２１０、第２半導体基板２２０および第２配線間絶縁膜２３０が配置される。
第３連結パターン４５１＿３は表面絶縁層２１０の上面上に配置される。第３連結パターン４５１＿３は第１連結パターン４５１＿１と第２連結パターン４５１＿２を連結し得る。
図１５は本発明のいくつかの実施形態によるイメージセンサの効果を説明するためのグラフである。図１５は図８の第１トレンチＴ１の第１深さｈ１の変化に応じて第１不純物注入領域２２２と伝達ゲート構造体２２３の間の電界を示す。
第１トレンチＴ１が形成されず第２半導体基板２２０の第３面ＳＦ１の最上面上に第１不純物注入領域２２２が形成された場合、第１不純物注入領域２２２と伝達ゲート構造体２２３の間に８６０ｋＶ＊ｃｍ＾－１大きさの電界が形成される。
第１トレンチＴ１の第１深さｈ１が０．１ｕｍである時、第１トレンチＴ１の底面の少なくとも一部に第１不純物注入領域２２２が形成された場合、第１不純物注入領域２２２と伝達ゲート構造体２２３の間に６７０ｋＶ＊ｃｍ＾－１大きさの電界が形成される。
第１トレンチＴ１の第１深さｈ１が０．１５ｕｍである時、第１トレンチＴ１の底面の少なくとも一部に第１不純物注入領域２２２が形成された場合、第１不純物注入領域２２２と伝達ゲート構造体２２３の間に６７０ｋＶ＊ｃｍ＾－１大きさの電界が形成される。
図１５を参照すると、第１トレンチＴ１底面の少なくとも一部に第１不純物注入領域２２２が形成された場合、第１不純物注入領域２２２と伝達ゲート構造体２２３の間の電界の大きさが減少し、減少した電界の大きさに応じて第１不純物注入領域２２２と伝達ゲート構造体２２３の間のトンネリング（ｔｕｎｎｅｌｉｎｇ）発生が減少してホワイトスポット発生も減少する。また、図１５を参照すると第１深さｈ１が０．１ｕｍ～０．２ｕｍの範囲内にある場合、効率的にイメージセンサの性能劣化を防止できる。
図１６はマルチカメラモジュールを含む電子装置のブロック図である。図１７は図１６のカメラモジュールの詳細ブロック図である。
以下、図１６および図１７を参照して他のいくつかの実施形態による電子装置１０００を説明する。説明の便宜上、図１ないし図１５を用いて説明した内容と重複する部分は簡略に説明したり省略したりする。
図１６を参照すると、電子装置１０００はカメラモジュールグループ１１００、アプリケーションプロセッサ１２００、ＰＭＩＣ１３００および外部メモリ１４００を含み得る。
カメラモジュールグループ１１００は複数のカメラモジュール１１００ａ，１１００ｂ，１１００ｃを含み得る。図面には３個のカメラモジュール１１００ａ，１１００ｂ，１１００ｃが配置された実施形態が示されているが、実施形態はこれに制限されるものではない。いくつかの実施形態で、カメラモジュールグループ１１００は２個のカメラモジュールのみを含むように変形して実施することもできる。また、いくつかの実施形態で、カメラモジュールグループ１１００はｎ個（ｎは４以上の自然数）のカメラモジュールを含むように変形して実施することもできる。
ここで３個のカメラモジュール１１００ａ，１１００ｂ，１１００ｃの一つは図１ないし図１５を用いて説明したイメージセンサ１００を含み得る。
以下、図１７を参照して、カメラモジュール１１００ｂの詳細構成についてより具体的に説明するが、以下の説明は実施形態により他のカメラモジュール１１００ａ，１１００ｃについても同様に適用できる。
図１７を参照すると、カメラモジュール１１００ｂはプリズム１１０５、光路フォールディング要素（Ｏｐｔｉｃａｌ Ｐａｔｈ Ｆｏｌｄｉｎｇ Ｅｌｅｍｅｎｔ、以下、「ＯＰＦＥ」，１１１０）、アクチュエータ１１３０、イメージセンシング装置１１４０および保存部１１５０を含み得る。
プリズム１１０５は光反射物質の反射面１１０７を含んで外部から入射される光Ｌの経路を変形させることができる。
いくつかの実施形態で、プリズム１１０５は第１方向Ｘに入射される光Ｌの経路を第１方向Ｘに垂直な第２方向Ｙに変更させることができる。また、プリズム１１０５は光反射物質の反射面１１０７を中心軸１１０６を中心にＡ方向に回転させたり、中心軸１１０６をＢ方向に回転させたりして第１方向Ｘに入射される光Ｌの経路を垂直な第２方向Ｙに変更させることができる。この時、ＯＰＦＥ１１１０も第１方向Ｘおよび第２方向Ｙと垂直な第３方向Ｚに移動することができる。
いくつかの実施形態で、示されたように、プリズム１１０５のＡ方向の最大回転角度はプラス（＋）Ａ方向には１５度（ｄｅｇｒｅｅ）以下であり、マイナス（－）Ａ方向には１５度より大きくてもよいが、実施形態はこれに制限されるものではない。
いくつかの実施形態で、プリズム１１０５はプラス（＋）またはマイナス（－）Ｂ方向に２０度内外、または１０度で２０度、または１５度から２０度の間で動くことができ、ここで、動く角度はプラス（＋）またはマイナス（－）Ｂ方向に同じ角度で動いたり、１度内外の範囲でほぼ類似の角度まで動いたりすることができる。
いくつかの実施形態で、プリズム１１０５は光反射物質の反射面１１０６を中心軸１１０６の延長方向と平行な第３方向（例えば、Ｚ方向）に移動することができる。
ＯＰＦＥ１１１０は例えばｍ（ここで、ｍは自然数）個のグループから構成される光学レンズを含み得る。ｍ個のレンズは第２方向Ｙに移動してカメラモジュール１１００ｂの光学ズーム倍率（ｏｐｔｉｃａｌ ｚｏｏｍ ｒａｔｉｏ）を変更できる。例えば、カメラモジュール１１００ｂの基本光学ズーム倍率をＺとする時、ＯＰＦＥ１１１０に含まれたｍ個の光学レンズを移動させる場合、カメラモジュール１１００ｂの光学ズーム倍率は３Ｚまたは５Ｚまたは５Ｚ以上の光学ズーム倍率に変更できる。
アクチュエータ１１３０はＯＰＦＥ１１１０または光学レンズ（以下、光学レンズと称する）を特定位置に移動させることができる。例えばアクチュエータ１１３０は正確なセンシングのためにイメージセンサ１１４２が光学レンズの焦点距離（ｆｏｃａｌ ｌｅｎｇｔｈ）に位置するように光学レンズの位置を調整することができる。
イメージセンシング装置１１４０はイメージセンサ１１４２、制御ロジック１１４４およびメモリ１１４６を含み得る。イメージセンサ１１４２は光学レンズにより提供される光Ｌを用いてセンシング対象のイメージをセンシングし得る。制御ロジック１１４４はカメラモジュール１１００ｂの全般的な動作を制御できる。例えば、制御ロジック１１４４は制御信号ラインＣＳＬｂを介して提供された制御信号に応じてカメラモジュール１１００ｂの動作を制御できる。
メモリ１１４６はキャリブレーションデータ１１４７のようなカメラモジュール１１００ｂの動作に必要な情報を保存する。キャリブレーションデータ１１４７はカメラモジュール１１００ｂが外部から提供された光Ｌを用いてイメージデータを生成するのに必要な情報を含み得る。キャリブレーションデータ１１４７は例えば、先立って説明した回転度（ｄｅｇｒｅｅ ｏｆ ｒｏｔａｔｉｏｎ）に係る情報、焦点距離（ｆｏｃａｌ ｌｅｎｇｔｈ）に係る情報、光学軸（ｏｐｔｉｃａｌ ａｘｉｓ）に係る情報などを含み得る。カメラモジュール１１００ｂが光学レンズの位置に応じて焦点距離が変わるマルチステート（ｍｕｌｔｉ ｓｔａｔｅ）カメラ形態で具現化される場合、キャリブレーションデータ１１４７は光学レンズの各位置別（または、ステート別）焦点距離値とオートフォーカシング（ａｕｔｏ ｆｏｃｕｓｉｎｇ）と関連する情報を含み得る。
保存部１１５０はイメージセンサ１１４２によりセンシングされたイメージデータを保存する。保存部１１５０はイメージセンシング装置１１４０の外部に配置され、イメージセンシング装置１１４０を構成するセンサチップとスタックされた（ｓｔａｃｋｅｄ）形態で具現化されることができる。いくつかの実施形態で、保存部１１５０はＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ－Ｏｎｌｙ Ｍｅｍｏｒｙ）として具現化できるが、実施形態はこれに制限されるものではない。
図１６と図１７を共に参照すると、いくつかの実施形態で、複数のカメラモジュール１１００ａ，１１００ｂ，１１００ｃそれぞれはアクチュエータ１１３０を含み得る。そのため、複数のカメラモジュール１１００ａ，１１００ｂ，１１００ｃそれぞれはその内部に含まれたアクチュエータ１１３０の動作による互いに同一であるか互いに異なるキャリブレーションデータ１１４７を含み得る。
いくつかの実施形態で、複数のカメラモジュール１１００ａ，１１００ｂ，１１００ｃの一つのカメラモジュール（例えば、１１００ｂ）は先立って説明したプリズム１１０５とＯＰＦＥ１１１０を含む折り畳んだレンズ（ｆｏｌｄｅｄ ｌｅｎｓ）形態のカメラモジュールであり、残りのカメラモジュール（例えば、１１００ａ，１１００ｃ）はプリズム１１０５とＯＰＦＥ１１１０が含まれていないバーチカル（ｖｅｒｔｉｃａｌ）形態のカメラモジュールであり得るが、実施形態はこれに制限されるものではない。
いくつかの実施形態で、複数のカメラモジュール１１００ａ，１１００ｂ，１１００ｃの一つのカメラモジュール（例えば、１１００ｃ）は、例えば、ＩＲ（Ｉｎｆｒａｒｅｄ Ｒａｙ）を用いて深さ（ｄｅｐｔｈ）情報を抽出するバーチカル形態の深度カメラ（ｄｅｐｔｈ ｃａｍｅｒａ）であり得る。この場合、アプリケーションプロセッサ１２００はこのような深度カメラから提供されたイメージデータと異なるカメラモジュール（例えば、１１００ａまたは１１００ｂ）から提供されたイメージデータを併合（ｍｅｒｇｅ：マージ）して３次元深度イメージ（３Ｄ ｄｅｐｔｈ ｉｍａｇｅ）を生成できる。
いくつかの実施形態で、複数のカメラモジュール１１００ａ，１１００ｂ，１１００ｃのうち少なくとも二つのカメラモジュール（例えば、１１００ａ，１１００ｂ）は互いに異なる観測視野（Ｆｉｅｌｄ ｏｆ Ｖｉｅｗ、視野角）を有することができる。この場合、例えば、複数のカメラモジュール１１００ａ，１１００ｂ，１１００ｃのうち少なくとも二つのカメラモジュール（例えば、１１００ａ，１１００ｂ）の光学レンズが互いに異なってもよいが、これに制限されるものではない。
また、いくつかの実施形態で、複数のカメラモジュール１１００ａ，１１００ｂ，１１００ｃそれぞれの視野角は互いに異なってよい。この場合、複数のカメラモジュール１１００ａ，１１００ｂ，１１００ｃそれぞれに含まれた光学レンズも互いに異なってもよいが、これに制限されるものではない。
いくつかの実施形態で、複数のカメラモジュール１１００ａ，１１００ｂ，１１００ｃそれぞれは互いに物理的に分離されて配置されることができる。すなわち、一つのイメージセンサ１１４２のセンシング領域を複数のカメラモジュール１１００ａ，１１００ｂ，１１００ｃが分割して使用するのではなく、複数のカメラモジュール１１００ａ，１１００ｂ，１１００ｃそれぞれの内部に独立的なイメージセンサ１１４２が配置され得る。
再び図１６を参照すると、アプリケーションプロセッサ１２００はイメージ処理装置１２１０、メモリコントローラ１２２０、内部メモリ１２３０を含み得る。アプリケーションプロセッサ１２００は複数のカメラモジュール１１００ａ，１１００ｂ，１１００ｃと分離されて具現化することができる。例えば、アプリケーションプロセッサ１２００と複数のカメラモジュール１１００ａ，１１００ｂ，１１００ｃは別途の半導体チップで互いに分離されて具現化することができる。
イメージ処理装置１２１０は複数のサブイメージプロセッサ１２１２ａ，１２１２ｂ，１２１２ｃ、イメージ生成器１２１４およびカメラモジュールコントローラ１２１６を含み得る。
イメージ処理装置１２１０は複数のカメラモジュール１１００ａ，１１００ｂ，１１００ｃの個数に対応する個数の複数のサブイメージプロセッサ１２１２ａ，１２１２ｂ，１２１２ｃを含み得る。
それぞれのカメラモジュール１１００ａ，１１００ｂ，１１００ｃから生成されたイメージデータは互いに分離されたイメージ信号ラインＩＳＬａ，ＩＳＬｂ，ＩＳＬｃを介して対応するサブイメージプロセッサ１２１２ａ，１２１２ｂ，１２１２ｃに提供される。例えば、カメラモジュール１１００ａから生成されたイメージデータはイメージ信号ラインＩＳＬａを介してサブイメージプロセッサ１２１２ａに提供され、カメラモジュール１１００ｂから生成されたイメージデータはイメージ信号ラインＩＳＬｂを介してサブイメージプロセッサ１２１２ｂに提供され、カメラモジュール１１００ｃから生成されたイメージデータはイメージ信号ラインＩＳＬｃを介してサブイメージプロセッサ１２１２ｃに提供されることができる。このようなイメージデータの伝送は例えば、ＭＩＰＩ（Ｍｏｂｉｌｅ Ｉｎｄｕｓｔｒｙ Ｐｒｏｃｅｓｓｏｒ Ｉｎｔｅｒｆａｃｅ）に基づいたカメラ直列インターフェース（ＣＳＩ；Ｃａｍｅｒａ Ｓｅｒｉａｌ Ｉｎｔｅｒｆａｃｅ）を用いて行われるが、実施形態はこれに制限されるものではない。
一方、いくつかの実施形態で、一つのサブイメージプロセッサが複数のカメラモジュールに対応するように配置されることもできる。例えば、サブイメージプロセッサ１２１２ａとサブイメージプロセッサ１２１２ｃが図面に示すように互いに分離されて具現化されるのではなく一つのサブイメージプロセッサに統合して具現化され、カメラモジュール１１００ａとカメラモジュール１１００ｃから提供されたイメージデータは選択素子（例えば、マルチプレクサ）などにより選択された後、統合されたサブイメージプロセッサに提供されることができる。
それぞれのサブイメージプロセッサ１２１２ａ，１２１２ｂ，１２１２ｃに提供されたイメージデータはイメージ生成器１２１４に提供される。イメージ生成器１２１４はイメージ生成情報（Ｇｅｎｅｒａｔｉｎｇ Ｉｎｆｏｒｍａｔｉｏｎ）またはモード信号（Ｍｏｄｅ Ｓｉｇｎａｌ）に応じてそれぞれのサブイメージプロセッサ１２１２ａ，１２１２ｂ，１２１２ｃから提供されたイメージデータを用いて出力イメージを生成できる。
具体的には、イメージ生成器１２１４はイメージ生成情報またはモード信号に応じて、互いに異なる視野角を有するカメラモジュール１１００ａ，１１００ｂ，１１００ｃから生成されたイメージデータのうち少なくとも一部を併合（ｍｅｒｇｅ）して出力イメージを生成できる。また、イメージ生成器１２１４はイメージ生成情報またはモード信号に応じて、互いに異なる視野角を有するカメラモジュール１１００ａ，１１００ｂ，１１００ｃから生成されたイメージデータのうちいずれか一つを選択して出力イメージを生成できる。
いくつかの実施形態で、イメージ生成情報はズーム信号（ｚｏｏｍ ｓｉｇｎａｌ ｏｒ ｚｏｏｍ ｆａｃｔｏｒ）を含み得る。また、いくつかの実施形態で、モード信号は例えば、ユーザー（ｕｓｅｒ）から選択されたモードに基づいた信号であり得る。
イメージ生成情報がズーム信号（ズームファクタ）であり、それぞれのカメラモジュール１１００ａ，１１００ｂ，１１００ｃが互いに異なる観測視野（視野角）を有する場合、イメージ生成器１２１４はズーム信号の種類によって互いに異なる動作を行い得る。例えば、ズーム信号が第１信号の場合、カメラモジュール１１００ａから出力されたイメージデータとカメラモジュール１１００ｃから出力されたイメージデータを併合した後、併合されたイメージ信号と併合に使用していないカメラモジュール１１００ｂから出力されたイメージデータを用いて出力イメージを生成できる。もし、ズーム信号が第１信号と異なる第２信号である場合、イメージ生成器１２１４はこのようなイメージデータ併合を行わず、それぞれのカメラモジュール１１００ａ，１１００ｂ，１１００ｃから出力されたイメージデータのうちいずれか一つを選択して出力イメージを生成できる。しかし、実施形態がこれに制限されるものではなく、必要に応じてイメージデータを処理する方法はいくらでも変形して実施できる。
いくつかの実施形態で、イメージ生成器１２１４は複数のサブイメージプロセッサ１２１２ａ，１２１２ｂ，１２１２ｃの少なくとも一つから露出時間が相異なる複数のイメージデータを受信し、複数のイメージデータに対してＨＤＲ（ｈｉｇｈ ｄｙｎａｍｉｃ ｒａｎｇｅ）処理を行うことで、ダイナミックレンジが増加した併合されたイメージデータを生成できる。
カメラモジュールコントローラ１２１６はそれぞれのカメラモジュール１１００ａ，１１００ｂ，１１００ｃに制御信号を提供する。カメラモジュールコントローラ１２１６から生成された制御信号は互いに分離された制御信号ラインＣＳＬａ，ＣＳＬｂ，ＣＳＬｃを介して対応するカメラモジュール１１００ａ，１１００ｂ，１１００ｃに提供される。
複数のカメラモジュール１１００ａ，１１００ｂ，１１００ｃのいずれか一つはズーム信号を含むイメージ生成情報またはモード信号に応じてマスター（ｍａｓｔｅｒ）カメラ（例えば、１１００ｂ）として指定し、残りのカメラモジュール（例えば、１１００ａ、１１００ｃ）はスレーブ（ｓｌａｖｅ）カメラとして指定する。このような情報は制御信号に含まれ、互いに分離された制御信号ラインＣＳＬａ，ＣＳＬｂ，ＣＳＬｃを介して対応するカメラモジュール１１００ａ，１１００ｂ，１１００ｃに提供され得る。
ズームファクタまたは動作モード信号に応じてマスターおよびスレーブとして動作するカメラモジュールが変更され得る。例えば、カメラモジュール１１００ａの視野角がカメラモジュール１１００ｂの視野角より広く、ズームファクタが低いズーム倍率を示す場合、カメラモジュール１１００ｂがマスターとして動作し、カメラモジュール１１００ａがスレーブとして動作し得る。逆に、ズームファクタが高いズーム倍率を示す場合、カメラモジュール１１００ａがマスターとして動作し、カメラモジュール１１００ｂがスレーブとして動作し得る。
いくつかの実施形態で、カメラモジュールコントローラ１２１６からそれぞれのカメラモジュール１１００ａ，１１００ｂ，１１００ｃに提供される制御信号はシンクイネーブル信号（ｓｙｎｃ ｅｎａｂｌｅ）信号を含み得る。例えば、カメラモジュール１１００ｂがマスターカメラであり、カメラモジュール１１００ａ，１１００ｃがスレーブカメラである場合、カメラモジュールコントローラ１２１６はカメラモジュール１１００ｂにシンクイネーブル信号を伝送し得る。このようなシンクイネーブル信号の提供を受けたカメラモジュール１１００ｂは提供されたシンクイネーブル信号に基づいてシンク信号（ｓｙｎｃ ｓｉｇｎａｌ）を生成し、生成されたシンク信号をシンク信号ラインＳＳＬを介してカメラモジュール１１００ａ，１１００ｃに提供し得る。カメラモジュール１１００ｂとカメラモジュール１１００ａ，１１００ｃはこのようなシンク信号に同期化されてイメージデータをアプリケーションプロセッサ１２００に伝送し得る。
いくつかの実施形態で、カメラモジュールコントローラ１２１６から複数のカメラモジュール１１００ａ，１１００ｂ，１１００ｃに提供される制御信号はモード信号によるモード情報を含み得る。このようなモード情報に基づいて複数のカメラモジュール１１００ａ，１１００ｂ，１１００ｃはセンシング速度と関連して第１動作モードおよび第２動作モードで動作することができる。
複数のカメラモジュール１１００ａ，１１００ｂ，１１００ｃは第１動作モードで、第１速度でイメージ信号を生成（例えば、第１フレームレートのイメージ信号を生成）してこれを第１速度より高い第２速度でエンコーディング（例えば、第１フレームレートより高い第２フレームレートのイメージ信号をエンコーディング）し、エンコーディングされたイメージ信号をアプリケーションプロセッサ１２００に伝送し得る。この時、第２速度は第１速度の３０倍以下であり得る。
アプリケーションプロセッサ１２００は受信されたイメージ信号、言い換えるとエンコーディングされたイメージ信号を内部に備えられるメモリ１２３０またはアプリケーションプロセッサ１２００外部のストレージ１４００に保存し、以後、メモリ１２３０またはストレージ１４００からエンコーディングされたイメージ信号を読み出してデコーディングし、デコーディングされたイメージ信号に基づいて生成されるイメージデータをディスプレイする。例えばイメージ処理装置１２１０の複数のサブプロセッサ１２１２ａ，１２１２ｂ，１２１２ｃのうち対応するサブプロセッサがデコーディングを行い得、また、デコーディングされたイメージ信号に対してイメージ処理を行い得る。
複数のカメラモジュール１１００ａ，１１００ｂ，１１００ｃは第２動作モードで、第１速度より低い第３速度でイメージ信号を生成（例えば、第１フレームレートより低い第３フレームレートのイメージ信号を生成）し、イメージ信号をアプリケーションプロセッサ１２００に伝送する。アプリケーションプロセッサ１２００に提供されるイメージ信号はエンコーディングされていない信号であり得る。アプリケーションプロセッサ１２００は受信されるイメージ信号に対してイメージ処理を行うかまたはイメージ信号をメモリ１２３０もしくはストレージ１４００に保存し得る。
ＰＭＩＣ１３００は複数のカメラモジュール１１００ａ，１１００ｂ，１１００ｃそれぞれに電力、例えば電源電圧を供給する。例えば、ＰＭＩＣ１３００はアプリケーションプロセッサ１２００の制御下に、パワー信号ラインＰＳＬａを介してカメラモジュール１１００ａに第１電力を供給し、パワー信号ラインＰＳＬｂを介してカメラモジュール１１００ｂに第２電力を供給し、パワー信号ラインＰＳＬｃを介してカメラモジュール１１００ｃに第３電力を供給し得る。
ＰＭＩＣ１３００はアプリケーションプロセッサ１２００からの電力制御信号ＰＣＯＮに応答し、複数のカメラモジュール１１００ａ，１１００ｂ，１１００ｃそれぞれに対応する電力を生成し、また、電力のレベルを調整する。電力制御信号ＰＣＯＮは複数のカメラモジュール１１００ａ，１１００ｂ，１１００ｃの動作モード別の電力調整信号を含み得る。例えば、動作モードは低電力モード（ｌｏｗ ｐｏｗｅｒ ｍｏｄｅ）を含み得、この時、電力制御信号ＰＣＯＮは低電力モードで動作するカメラモジュールおよび設定される電力レベルに対する情報を含み得る。複数のカメラモジュール１１００ａ，１１００ｂ，１１００ｃそれぞれに提供される電力のレベルは互いに同一または相異なってもよい。また、電力のレベルは動的に変更できる。
以上、添付する図面を参照して本発明の実施形態について説明したが、本発明は前記実施形態に限定されるものではなく、互いに異なる多様な形態で製造でき、本発明が属する技術分野における通常の知識を有する者は、本発明の技術的思想や必須の特徴を変更せず他の具体的な形態で実施できることを理解することができる。したがって、上記一実施形態はすべての面で例示的なものであり、限定的なものではないと理解しなければならない。
１１０ 第１半導体基板
２２０ 第２半導体基板
２２２ 第１不純物注入領域
２２３ａ 伝達ゲート構造体
４５５ｔ 第２トレンチ
Ｔ１ 第１トレンチ
ＰＤ 光電変換層

Claims (10)

  1. 第１面および前記第１面と対向する第２面を含む半導体基板と、
    前記半導体基板内の光電変換層と、
    前記光電変換層上に配置され、前記半導体基板の前記第１面に配置された伝達ゲートと、
    前記伝達ゲートの一側に、前記半導体基板の前記第１面から湾入した第１トレンチと、
    前記第１トレンチの底面の少なくとも一部に形成され、前記第１トレンチの側壁に非形成される第１不純物注入領域と、
    前記半導体基板の前記第２面上に配置されたレンズを含む、イメージセンサ。
  2. 前記第１不純物注入領域はｐ型不純物でドーピングされる、請求項１に記載のイメージセンサ。
  3. 前記第１不純物注入領域は接地され、前記伝達ゲートに高電圧が印加される、請求項２に記載のイメージセンサ。
  4. 前記第１トレンチと分離されて前記基板の第１面から湾入した第２トレンチをさらに含み、
    前記伝達ゲートは前記第２トレンチの底面の少なくとも一部に形成される、請求項１乃至３のいずれか一項に記載のイメージセンサ。
  5. 前記第２トレンチの第２深さは前記第１トレンチの第１深さより大きい、請求項４に記載のイメージセンサ。
  6. 前記第１トレンチの第１深さは０．１ｕｍ～０．２ｕｍの範囲内にある、請求項４に記載のイメージセンサ。
  7. 第１面および前記第１面と対向する第２面を含む半導体基板と、
    前記半導体基板内の光電変換層と、
    前記光電変換層上に配置され、前記半導体基板の前記第１面から湾入した第１トレンチと、
    前記第１トレンチを埋める伝達ゲートと、
    前記伝達ゲートの一側に、前記第１トレンチと分離されて前記半導体基板の第１面から湾入した第２トレンチと、
    前記第２トレンチの底面の少なくとも一部に形成される第１不純物注入領域と、
    前記半導体基板の前記第２面上に配置されたレンズを含み、
    前記第１トレンチの第１深さは前記第２トレンチの第２深さより大きい、イメージセンサ。
  8. 前記第１不純物注入領域はｐ型不純物でドーピングされる、請求項7に記載のイメージセンサ。
  9. 前記第１不純物注入領域は前記第２トレンチの側壁に非形成される、請求項7に記載のイメージセンサ。
  10. イメージ信号を出力するイメージセンサと、
    前記イメージセンサと連結されて前記イメージ信号の提供を受けて処理するイメージ信号プロセッサを含み、
    前記イメージセンサは、
    第１面および前記第１面と対向する第２面を含む半導体基板と、
    前記半導体基板内の光電変換層と、
    前記光電変換層上に配置され、前記半導体基板の前記第１面から湾入した第１トレンチと、
    前記第１トレンチを埋める伝達ゲートと、
    前記伝達ゲートの一側に、前記第１トレンチと分離されて前記第１面から湾入した第２トレンチと、
    前記第２トレンチの底面の少なくとも一部に形成され、前記第２トレンチの側壁に非形成される第１不純物注入領域と、
    前記半導体基板の前記第２面上に配置されたレンズを含み、
    前記第１トレンチの第１深さは前記第２トレンチの第２深さより大きい、イメージセンシングシステム。
JP2022065521A 2021-04-12 2022-04-12 イメージセンサおよびこのイメージセンサを含むイメージセンシングシステム Pending JP2022162550A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0047140 2021-04-12
KR1020210047140A KR20220141060A (ko) 2021-04-12 2021-04-12 이미지 센서 및 상기 이미지 센서를 포함하는 이미지 센싱 시스템

Publications (1)

Publication Number Publication Date
JP2022162550A true JP2022162550A (ja) 2022-10-24

Family

ID=83509550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022065521A Pending JP2022162550A (ja) 2021-04-12 2022-04-12 イメージセンサおよびこのイメージセンサを含むイメージセンシングシステム

Country Status (4)

Country Link
US (1) US20220328554A1 (ja)
JP (1) JP2022162550A (ja)
KR (1) KR20220141060A (ja)
CN (1) CN115207010A (ja)

Also Published As

Publication number Publication date
CN115207010A (zh) 2022-10-18
KR20220141060A (ko) 2022-10-19
US20220328554A1 (en) 2022-10-13

Similar Documents

Publication Publication Date Title
US12009374B2 (en) Image sensor including color filter grid including portion overlapping super phase detection (PD) pixel
US20220165765A1 (en) Image sensor and image sensing system
US20230362502A1 (en) Image sensor, image sensing system including the same, and method for sensing an image
US20220384507A1 (en) Image sensor
US20230197754A1 (en) Image sensor
US11881497B2 (en) Image sensor and image sensing circuit
KR20230164468A (ko) 이미지 센서
JP2022162550A (ja) イメージセンサおよびこのイメージセンサを含むイメージセンシングシステム
KR20220056475A (ko) 이미지 센서
US20230073145A1 (en) Image sensor and method of manufacturing image sensor
US20220285415A1 (en) Image sensor with pixels having uniform sensitivity
US20220336513A1 (en) Image sensor
US12022212B2 (en) Image sensor and image sensing system
US20240186349A1 (en) Image sensing device and method of image signal processing
KR20220162016A (ko) 이미지 센서
US20230326945A1 (en) Image sensor
JP2023024352A (ja) イメージセンサ
KR20220152043A (ko) 이미지 센서
KR20240035231A (ko) 이미지 센서
KR20240110439A (ko) 이미지 센서
JP2022189787A (ja) ピクセルアレイ、及びそれを含むイメージセンサ