JP2022158493A

JP2022158493A - Substrate processing method

Info

Publication number: JP2022158493A
Application number: JP2021063439A
Authority: JP
Inventors: 一光田中; Kazumitsu Tanaka; 黎夫李; Lifu Li; 世栄郭; Seiei Kaku
Original assignee: Tokyo Electron Ltd
Current assignee: Tokyo Electron Ltd
Priority date: 2021-04-02
Filing date: 2021-04-02
Publication date: 2022-10-17

Abstract

To provide a technique for raising an etching rate while keeping a high mask selection ratio in a plasma processing device.SOLUTION: A substrate processing method is arranged for a plasma processing system having: a substrate support part for supporting a substrate; a first high-frequency power source for supplying a first high-frequency power of a first frequency to the substrate support part; an impedance converter for converting a load-side impedance into a set impedance; a second high-frequency power source for supplying a second high-frequency power of a second frequency to the substrate support part; and a control part for controlling the set impedance of the impedance converter. The substrate processing method comprises the step of etching a silicon oxide layer, in which the control part sets the set impedance so that a reflection component of the first high-frequency power reflected from the substrate support part to the impedance converter increases in a period during which a potential of the second high-frequency power source is lower than an average potential of the second high-frequency power source.SELECTED DRAWING: Figure 1

Description

本開示は、基板処理方法に関する。 The present disclosure relates to a substrate processing method.

例えば、特許文献１には、高周波電源においてロードパワーを安定して制御できるプラズマエッチング装置が開示されている。 For example, Patent Literature 1 discloses a plasma etching apparatus capable of stably controlling load power in a high frequency power supply.

特開２０１５－０９０７７０号公報JP 2015-090770 A

プラズマ処理装置において、高いマスク選択比を保ちながらエッチングレートを高くする技術が求められている。 In plasma processing apparatuses, there is a demand for a technique for increasing the etching rate while maintaining a high mask selectivity.

本開示の一の態様によれば、基板を支持する基板支持部と、第１周波数の第１高周波電力を前記基板支持部に供給する第１高周波電源と、前記第１高周波電源から見た負荷側のインピーダンスを設定された設定インピーダンスに変換するインピーダンス変換器と、前記第１周波数より低い第２周波数の第２高周波電力を前記基板支持部に供給する第２高周波電源と、前記インピーダンス変換器の前記設定インピーダンスを制御する制御部と、を備えるプラズマ処理システムにおける基板処理方法であって、酸化シリコン層と前記酸化シリコン層上にマスクを有する基板を前記基板支持部上に配置する工程と、前記酸化シリコン層をエッチングする工程と、を含み、前記エッチングする工程において、前記制御部は、前記基板支持部から前記インピーダンス変換器に反射される前記第１高周波電力の反射成分が、前記第２高周波電源の電位が前記第２高周波電源の平均電位より低い期間に大きくなるように前記設定インピーダンスを設定する基板処理方法が提供される。 According to one aspect of the present disclosure, there is an impedance converter that converts the side impedance to a set impedance, a second high-frequency power supply that supplies a second high-frequency power of a second frequency lower than the first frequency to the substrate support, and the impedance converter A substrate processing method in a plasma processing system, comprising: a control unit for controlling the set impedance, the step of placing a substrate having a silicon oxide layer and a mask on the silicon oxide layer on the substrate supporting unit; and etching a silicon oxide layer, wherein in the etching step, the control unit controls that the reflected component of the first high-frequency power reflected from the substrate supporting unit to the impedance converter is the second high-frequency power. A substrate processing method is provided in which the set impedance is set so as to increase during a period in which the potential of the power supply is lower than the average potential of the second high-frequency power supply.

本開示は、プラズマエッチング装置において、高いマスク選択比を保ちながらエッチングレートを高くする技術を提供する。 The present disclosure provides a technique for increasing the etching rate while maintaining a high mask selectivity in a plasma etching apparatus.

図１は、本実施形態に係るプラズマ処理システムの概略構成を示す断面図である。FIG. 1 is a cross-sectional view showing a schematic configuration of a plasma processing system according to this embodiment. 図２は、本実施形態に係るプラズマ処理システムのプラズマ発生用の高周波電源およびインピーダンス変換器の構成を示すブロック図である。FIG. 2 is a block diagram showing the configuration of the high-frequency power source for plasma generation and the impedance converter of the plasma processing system according to the present embodiment. 図３は、本実施形態に係るプラズマ処理システムのイオン引き込み用の高周波電源および整合器の構成を示すブロック図である。FIG. 3 is a block diagram showing the configuration of the high-frequency power supply for ion attraction and the matching box of the plasma processing system according to the present embodiment. 図４は、本実施形態に係るプラズマ処理システムの基板処理方法を説明するフローチャートである。FIG. 4 is a flow chart for explaining the substrate processing method of the plasma processing system according to this embodiment. 図５は、本実施形態に係るプラズマ処理システムにおける高周波電力を供給した時の波形について説明する図である。FIG. 5 is a diagram for explaining waveforms when high-frequency power is supplied in the plasma processing system according to this embodiment. 図６は、本実施形態に係るプラズマ処理システムにおける高周波電力を供給した時の波形について説明する図である。FIG. 6 is a diagram for explaining waveforms when high-frequency power is supplied in the plasma processing system according to this embodiment. 図７は、本実施形態に係るプラズマ処理システムにおける高周波電力を供給した時の波形について説明する図である。FIG. 7 is a diagram for explaining waveforms when high-frequency power is supplied in the plasma processing system according to this embodiment. 図８は、本実施形態に係るプラズマ処理システムにおける高周波電力を供給した時の基板の電位について説明する図である。FIG. 8 is a diagram for explaining the potential of the substrate when high-frequency power is supplied in the plasma processing system according to this embodiment. 図９は、本実施形態に係るプラズマ処理システムにおける高周波電力を供給した時の基板の電位について説明する図である。FIG. 9 is a diagram for explaining the potential of the substrate when high-frequency power is supplied in the plasma processing system according to this embodiment. 図１０は、本実施形態に係るプラズマ処理システムにおける高周波電力を供給した時の波形について説明する図である。FIG. 10 is a diagram for explaining waveforms when high-frequency power is supplied in the plasma processing system according to this embodiment. 図１１は、本実施形態に係るプラズマ処理システムにおける高周波電力を供給した時の波形について説明する図である。FIG. 11 is a diagram for explaining waveforms when high-frequency power is supplied in the plasma processing system according to this embodiment. 図１２は、本実施形態に係るプラズマ処理システムにおける高周波電力を供給した時の波形について説明する図である。FIG. 12 is a diagram for explaining waveforms when high-frequency power is supplied in the plasma processing system according to this embodiment. 図１３は、本実施形態に係るプラズマ処理システムにおけるエッチングレートと選択比との関係を説明する図である。FIG. 13 is a diagram for explaining the relationship between the etching rate and selectivity in the plasma processing system according to this embodiment.

以下、本開示を実施するための形態について図面を参照して説明する。なお、本明細書および図面において、実質的に同一の構成については、同一の符号を付することにより重複した説明を省く。 Hereinafter, embodiments for implementing the present disclosure will be described with reference to the drawings. In addition, in this specification and the drawings, substantially the same configurations are denoted by the same reference numerals, thereby omitting redundant explanations.

＜プラズマ処理システムの全体構成＞
以下に、プラズマ処理システムの構成例について説明する。 <Overall Configuration of Plasma Processing System>
A configuration example of the plasma processing system will be described below.

プラズマ処理システム１００は、容量結合プラズマ処理装置１及び制御部２を含む。容量結合プラズマ処理装置１は、プラズマ処理チャンバ１０、ガス供給部２０、電源３０及び排気システム４０を含む。また、プラズマ処理装置１は、基板支持部１１及びガス導入部を含む。ガス導入部は、少なくとも１つの処理ガスをプラズマ処理チャンバ１０内に導入するように構成される。ガス導入部は、シャワーヘッド１３を含む。基板支持部１１は、プラズマ処理チャンバ１０内に配置される。シャワーヘッド１３は、基板支持部１１の上方に配置される。一実施形態において、シャワーヘッド１３は、プラズマ処理チャンバ１０の天部（ｃｅｉｌｉｎｇ）の少なくとも一部を構成する。プラズマ処理チャンバ１０は、シャワーヘッド１３、プラズマ処理チャンバ１０の側壁１０ａ及び基板支持部１１により規定されたプラズマ処理空間１０ｓを有する。プラズマ処理チャンバ１０は、少なくとも１つの処理ガスをプラズマ処理空間１０ｓに供給するための少なくとも１つのガス供給口と、プラズマ処理空間からガスを排出するための少なくとも１つのガス排出口とを有する。側壁１０ａは接地される。シャワーヘッド１３及び基板支持部１１は、プラズマ処理チャンバ１０筐体とは電気的に絶縁される。 A plasma processing system 100 includes a capacitively coupled plasma processing apparatus 1 and a controller 2 . The capacitively coupled plasma processing apparatus 1 includes a plasma processing chamber 10, a gas supply section 20, a power supply 30 and an exhaust system 40. As shown in FIG. Further, the plasma processing apparatus 1 includes a substrate support section 11 and a gas introduction section. The gas introduction is configured to introduce at least one process gas into the plasma processing chamber 10 . The gas introduction section includes a showerhead 13 . A substrate support 11 is positioned within the plasma processing chamber 10 . The showerhead 13 is arranged above the substrate support 11 . In one embodiment, showerhead 13 forms at least a portion of the ceiling of plasma processing chamber 10 . The plasma processing chamber 10 has a plasma processing space 10 s defined by a showerhead 13 , side walls 10 a of the plasma processing chamber 10 and a substrate support 11 . The plasma processing chamber 10 has at least one gas supply port for supplying at least one processing gas to the plasma processing space 10s and at least one gas exhaust port for exhausting gas from the plasma processing space. Side wall 10a is grounded. The showerhead 13 and substrate support 11 are electrically insulated from the plasma processing chamber 10 housing.

基板支持部１１は、本体部１１１及びリングアセンブリ１１２を含む。本体部１１１は、基板（ウェハ）Ｗを支持するための中央領域（基板支持面）１１１ａと、リングアセンブリ１１２を支持するための環状領域（リング支持面）１１１ｂとを有する。本体部１１１の環状領域１１１ｂは、平面視で本体部１１１の中央領域１１１ａを囲んでいる。基板Ｗは、本体部１１１の中央領域１１１ａ上に配置され、リングアセンブリ１１２は、本体部１１１の中央領域１１１ａ上の基板Ｗを囲むように本体部１１１の環状領域１１１ｂ上に配置される。一実施形態において、本体部１１１は、基台及び静電チャックを含む。基台は、導電性部材を含む。基台の導電性部材は下部電極として機能する。静電チャックは、基台の上に配置される。静電チャックの上面は、基板支持面１１１ａを有する。リングアセンブリ１１２は、１又は複数の環状部材を含む。１又は複数の環状部材のうち少なくとも１つはエッジリングである。また、図示は省略するが、基板支持部１１は、静電チャック、リングアセンブリ１１２及び基板のうち少なくとも１つをターゲット温度に調節するように構成される温調モジュールを含んでもよい。温調モジュールは、ヒータ、伝熱媒体、流路、又はこれらの組み合わせを含んでもよい。流路には、ブラインやガスのような伝熱流体が流れる。また、基板支持部１１は、基板Ｗの裏面と基板支持面１１１ａとの間に伝熱ガスを供給するように構成された伝熱ガス供給部を含んでもよい。 The substrate support portion 11 includes a body portion 111 and a ring assembly 112 . The body portion 111 has a central region (substrate support surface) 111 a for supporting the substrate (wafer) W and an annular region (ring support surface) 111 b for supporting the ring assembly 112 . The annular region 111b of the body portion 111 surrounds the central region 111a of the body portion 111 in plan view. The substrate W is arranged on the central region 111 a of the main body 111 , and the ring assembly 112 is arranged on the annular region 111 b of the main body 111 so as to surround the substrate W on the central region 111 a of the main body 111 . In one embodiment, body portion 111 includes a base and an electrostatic chuck. The base includes an electrically conductive member. The conductive member of the base functions as a lower electrode. An electrostatic chuck is arranged on the base. The upper surface of the electrostatic chuck has a substrate support surface 111a. Ring assembly 112 includes one or more annular members. At least one of the one or more annular members is an edge ring. Also, although not shown, the substrate supporter 11 may include a temperature control module configured to control at least one of the electrostatic chuck, the ring assembly 112, and the substrate to a target temperature. The temperature control module may include heaters, heat transfer media, flow paths, or combinations thereof. A heat transfer fluid, such as brine or gas, flows through the channel. Further, the substrate support section 11 may include a heat transfer gas supply section configured to supply a heat transfer gas between the back surface of the substrate W and the substrate support surface 111a.

シャワーヘッド１３は、ガス供給部２０からの少なくとも１つの処理ガスをプラズマ処理空間１０ｓ内に導入するように構成される。シャワーヘッド１３は、少なくとも１つのガス供給口１３ａ、少なくとも１つのガス拡散室１３ｂ、及び複数のガス導入口１３ｃを有する。ガス供給口１３ａに供給された処理ガスは、ガス拡散室１３ｂを通過して複数のガス導入口１３ｃからプラズマ処理空間１０ｓ内に導入される。また、シャワーヘッド１３は、導電性部材を含む。シャワーヘッド１３の導電性部材は上部電極として機能する。なお、ガス導入部は、シャワーヘッド１３に加えて、側壁１０ａに形成された１又は複数の開口部に取り付けられる１又は複数のサイドガス注入部（ＳＧＩ：ＳｉｄｅＧａｓＩｎｊｅｃｔｏｒ）を含んでもよい。 The showerhead 13 is configured to introduce at least one processing gas from the gas supply 20 into the plasma processing space 10s. The showerhead 13 has at least one gas supply port 13a, at least one gas diffusion chamber 13b, and multiple gas introduction ports 13c. The processing gas supplied to the gas supply port 13a passes through the gas diffusion chamber 13b and is introduced into the plasma processing space 10s through a plurality of gas introduction ports 13c. Showerhead 13 also includes a conductive member. A conductive member of the showerhead 13 functions as an upper electrode. In addition to the showerhead 13, the gas introduction part may include one or more side gas injectors (SGI: Side Gas Injectors) attached to one or more openings formed in the side wall 10a.

ガス供給部２０は、少なくとも１つのガスソース２１及び少なくとも１つの流量制御器２２を含んでもよい。一実施形態において、ガス供給部２０は、少なくとも１つの処理ガスを、それぞれに対応のガスソース２１からそれぞれに対応の流量制御器２２を介してシャワーヘッド１３に供給するように構成される。各流量制御器２２は、例えばマスフローコントローラ又は圧力制御式の流量制御器を含んでもよい。さらに、ガス供給部２０は、少なくとも１つの処理ガスの流量を変調又はパルス化する１又はそれ以上の流量変調デバイスを含んでもよい。 Gas supply 20 may include at least one gas source 21 and at least one flow controller 22 . In one embodiment, gas supply 20 is configured to supply at least one process gas from respective gas sources 21 through respective flow controllers 22 to showerhead 13 . Each flow controller 22 may include, for example, a mass flow controller or a pressure controlled flow controller. Additionally, gas supply 20 may include one or more flow modulation devices that modulate or pulse the flow of at least one process gas.

電源３０は、少なくとも１つのインピーダンス整合回路を介してプラズマ処理チャンバ１０に結合されるＲＦ電源３１を含む。ＲＦ電源３１は、ソースＲＦ信号及びバイアスＲＦ信号のような少なくとも１つのＲＦ信号（ＲＦ電力）を、基板支持部１１の導電性部材及び／又はシャワーヘッド１３の導電性部材に供給するように構成される。これにより、プラズマ処理空間１０ｓに供給された少なくとも１つの処理ガスからプラズマが形成される。従って、ＲＦ電源３１は、プラズマ処理チャンバ１０において１又はそれ以上の処理ガスからプラズマを生成するように構成されるプラズマ生成部の少なくとも一部として機能し得る。また、バイアスＲＦ信号を基板支持部１１の導電性部材に供給することにより、基板Ｗにバイアス電位が発生し、形成されたプラズマ中のイオン成分を基板Ｗに引き込むことができる。 Power supply 30 includes an RF power supply 31 coupled to plasma processing chamber 10 via at least one impedance match circuit. RF power supply 31 is configured to supply at least one RF signal (RF power), such as a source RF signal and a bias RF signal, to conductive members of substrate support 11 and/or conductive members of showerhead 13 . be done. Thereby, plasma is formed from at least one processing gas supplied to the plasma processing space 10s. Accordingly, RF power source 31 may function as at least part of a plasma generator configured to generate a plasma from one or more process gases in plasma processing chamber 10 . Further, by supplying the bias RF signal to the conductive member of the substrate supporting portion 11, a bias potential is generated in the substrate W, and ion components in the formed plasma can be drawn into the substrate W. FIG.

一実施形態において、ＲＦ電源３１は、第１のＲＦ生成部３１ａ及び第２のＲＦ生成部３１ｂを含む。第１のＲＦ生成部３１ａは、少なくとも１つのインピーダンス整合回路を介して基板支持部１１の導電性部材及び／又はシャワーヘッド１３の導電性部材に結合され、プラズマ生成用のソースＲＦ信号（ソースＲＦ電力）を生成するように構成される。一実施形態において、ソースＲＦ信号は、１３ＭＨｚ～１５０ＭＨｚの範囲内の周波数を有する。一実施形態において、第１のＲＦ生成部３１ａは、異なる周波数を有する複数のソースＲＦ信号を生成するように構成されてもよい。生成された１又は複数のソースＲＦ信号は、基板支持部１１の導電性部材及び／又はシャワーヘッド１３の導電性部材に供給される。第２のＲＦ生成部３１ｂは、少なくとも１つのインピーダンス整合回路を介して基板支持部１１の導電性部材に結合され、バイアスＲＦ信号（バイアスＲＦ電力）を生成するように構成される。一実施形態において、バイアスＲＦ信号は、ソースＲＦ信号よりも低い周波数を有する。一実施形態において、バイアスＲＦ信号は、４００ｋＨｚ～１３．５６ＭＨｚの範囲内の周波数を有する。一実施形態において、第２のＲＦ生成部３１ｂは、異なる周波数を有する複数のバイアスＲＦ信号を生成するように構成されてもよい。生成された１又は複数のバイアスＲＦ信号は、基板支持部１１の導電性部材に供給される。また、種々の実施形態において、ソースＲＦ信号及びバイアスＲＦ信号のうち少なくとも１つがパルス化されてもよい。 In one embodiment, the RF power supply 31 includes a first RF generator 31a and a second RF generator 31b. The first RF generator 31a is coupled to the conductive member of the substrate support 11 and/or the conductive member of the showerhead 13 via at least one impedance matching circuit to provide a source RF signal for plasma generation (source RF electrical power). In one embodiment, the source RF signal has a frequency within the range of 13 MHz to 150 MHz. In one embodiment, the first RF generator 31a may be configured to generate multiple source RF signals having different frequencies. The generated one or more source RF signals are provided to conductive members of the substrate support 11 and/or conductive members of the showerhead 13 . The second RF generator 31b is coupled to the conductive member of the substrate support 11 via at least one impedance matching circuit and configured to generate a bias RF signal (bias RF power). In one embodiment, the bias RF signal has a lower frequency than the source RF signal. In one embodiment, the bias RF signal has a frequency within the range of 400 kHz to 13.56 MHz. In one embodiment, the second RF generator 31b may be configured to generate multiple bias RF signals having different frequencies. One or more bias RF signals generated are provided to the conductive members of the substrate support 11 . Also, in various embodiments, at least one of the source RF signal and the bias RF signal may be pulsed.

また、電源３０は、プラズマ処理チャンバ１０に結合されるＤＣ電源３２を含んでもよい。ＤＣ電源３２は、第１のＤＣ生成部３２ａ及び第２のＤＣ生成部３２ｂを含む。一実施形態において、第１のＤＣ生成部３２ａは、基板支持部１１の導電性部材に接続され、第１のＤＣ信号を生成するように構成される。生成された第１のバイアスＤＣ信号は、基板支持部１１の導電性部材に印加される。一実施形態において、第１のＤＣ信号が、静電チャック内の電極のような他の電極に印加されてもよい。一実施形態において、第２のＤＣ生成部３２ｂは、シャワーヘッド１３の導電性部材に接続され、第２のＤＣ信号を生成するように構成される。生成された第２のＤＣ信号は、シャワーヘッド１３の導電性部材に印加される。種々の実施形態において、第１及び第２のＤＣ信号のうち少なくとも１つがパルス化されてもよい。なお、第１及び第２のＤＣ生成部３２ａ、３２ｂは、ＲＦ電源３１に加えて設けられてもよく、第１のＤＣ生成部３２ａが第２のＲＦ生成部３１ｂに代えて設けられてもよい。 Power supply 30 may also include a DC power supply 32 coupled to plasma processing chamber 10 . The DC power supply 32 includes a first DC generator 32a and a second DC generator 32b. In one embodiment, the first DC generator 32a is connected to a conductive member of the substrate support 11 and configured to generate the first DC signal. The generated first bias DC signal is applied to the conductive members of substrate support 11 . In one embodiment, the first DC signal may be applied to other electrodes, such as electrodes in an electrostatic chuck. In one embodiment, the second DC generator 32b is connected to the conductive member of the showerhead 13 and configured to generate the second DC signal. The generated second DC signal is applied to the conductive members of showerhead 13 . In various embodiments, at least one of the first and second DC signals may be pulsed. Note that the first and second DC generators 32a and 32b may be provided in addition to the RF power supply 31, and the first DC generator 32a may be provided instead of the second RF generator 31b. good.

排気システム４０は、例えばプラズマ処理チャンバ１０の底部に設けられたガス排出口１０ｅに接続され得る。排気システム４０は、圧力調整弁及び真空ポンプを含んでもよい。圧力調整弁によって、プラズマ処理空間１０ｓ内の圧力が調整される。真空ポンプは、ターボ分子ポンプ、ドライポンプ又はこれらの組み合わせを含んでもよい。 The exhaust system 40 may be connected to a gas outlet 10e provided at the bottom of the plasma processing chamber 10, for example. Exhaust system 40 may include a pressure regulating valve and a vacuum pump. The pressure regulating valve regulates the pressure in the plasma processing space 10s. Vacuum pumps may include turbomolecular pumps, dry pumps, or combinations thereof.

制御部２は、本開示において述べられる種々の工程をプラズマ処理装置１に実行させるコンピュータ実行可能な命令を処理する。制御部２は、ここで述べられる種々の工程を実行するようにプラズマ処理装置１の各要素を制御するように構成され得る。一実施形態において、制御部２の一部又は全てがプラズマ処理装置１に含まれてもよい。制御部２は、例えばコンピュータ２ａを含んでもよい。コンピュータ２ａは、例えば、処理部（ＣＰＵ：ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）２ａ１、記憶部２ａ２、及び通信インターフェース２ａ３を含んでもよい。処理部２ａ１は、記憶部２ａ２に格納されたプログラムに基づいて種々の制御動作を行うように構成され得る。記憶部２ａ２は、ＲＡＭ（ＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）、ＲＯＭ（ＲｅａｄＯｎｌｙＭｅｍｏｒｙ）、ＨＤＤ（ＨａｒｄＤｉｓｋＤｒｉｖｅ）、ＳＳＤ（ＳｏｌｉｄＳｔａｔｅＤｒｉｖｅ）、又はこれらの組み合わせを含んでもよい。通信インターフェース２ａ３は、ＬＡＮ（ＬｏｃａｌＡｒｅａＮｅｔｗｏｒｋ）等の通信回線を介してプラズマ処理装置１との間で通信してもよい。 Controller 2 processes computer-executable instructions that cause plasma processing apparatus 1 to perform the various steps described in this disclosure. Controller 2 may be configured to control elements of plasma processing apparatus 1 to perform the various processes described herein. In one embodiment, part or all of the controller 2 may be included in the plasma processing apparatus 1 . The control unit 2 may include, for example, a computer 2a. The computer 2a may include, for example, a processing unit (CPU: Central Processing Unit) 2a1, a storage unit 2a2, and a communication interface 2a3. Processing unit 2a1 can be configured to perform various control operations based on programs stored in storage unit 2a2. The storage unit 2a2 may include RAM (Random Access Memory), ROM (Read Only Memory), HDD (Hard Disk Drive), SSD (Solid State Drive), or a combination thereof. The communication interface 2a3 may communicate with the plasma processing apparatus 1 via a communication line such as a LAN (Local Area Network).

以下の説明においては、プラズマ処理システム１００について下部二周波のプラズマ処理システムを例に説明する。下部二周波のプラズマ処理システムとしてのプラズマ処理システム１００において、第１のＲＦ生成部３１ａおよび第２のＲＦ生成部３１ｂは、基板支持部１１に高周波電力を供給する。第１のＲＦ生成部３１ａおよび第２のＲＦ生成部３１ｂは、それぞれインピーダンス変換器３３ａおよび整合器３３ｂを介して基板支持部１１に接続される。 In the following description, the plasma processing system 100 will be described as an example of a lower half frequency plasma processing system. In the plasma processing system 100 as a lower dual-frequency plasma processing system, the first RF generator 31 a and the second RF generator 31 b supply high-frequency power to the substrate support 11 . The first RF generation section 31a and the second RF generation section 31b are connected to the substrate support section 11 via an impedance converter 33a and a matching device 33b, respectively.

＜プラズマ発生用の第１のＲＦ生成部３１ａおよびインピーダンス変換器３３ａの構成＞
図２は、本実施形態のプラズマ処理システム１００のプラズマ発生用の第１のＲＦ生成部３１ａおよびインピーダンス変換器３３ａの構成を示すブロック図である。 <Structures of first RF generator 31a for plasma generation and impedance converter 33a>
FIG. 2 is a block diagram showing the configuration of the first RF generator 31a for plasma generation and the impedance converter 33a of the plasma processing system 100 of this embodiment.

第１のＲＦ生成部３１ａは、第１周波数（例えば、４０ＭＨｚ）の第１高周波電力ＨＦを高周波給電ライン２３ａを介してインピーダンス変換器３３ａに出力する。第１のＲＦ生成部３１ａは、高周波発振器６０ａと、パワーアンプ６２ａと、電源制御部６４ａと、パワーモニタ６６ａと、を備える。 The first RF generator 31a outputs first high-frequency power HF of a first frequency (for example, 40 MHz) to the impedance converter 33a through the high-frequency power supply line 23a. The first RF generator 31a includes a high frequency oscillator 60a, a power amplifier 62a, a power controller 64a, and a power monitor 66a.

高周波発振器６０ａは、高周波放電のプラズマ生成に適した一定周波数（例えば、４０ＭＨｚ）の正弦波または基本波を発生する発振器である。パワーアンプ６２ａは、高周波発振器６０ａより出力される基本波のパワーを可変制御可能な利得または増幅率で増幅するアンプである。電源制御部６４ａは、制御部２からの制御信号にしたがって高周波発振器６０ａおよびパワーアンプ６２ａを直接制御する制御部である。 The high-frequency oscillator 60a is an oscillator that generates a sine wave or fundamental wave of a constant frequency (for example, 40 MHz) suitable for high-frequency discharge plasma generation. The power amplifier 62a is an amplifier that amplifies the power of the fundamental wave output from the high frequency oscillator 60a with a variable controllable gain or amplification factor. The power control unit 64a is a control unit that directly controls the high-frequency oscillator 60a and the power amplifier 62a according to the control signal from the control unit 2. FIG.

パワーモニタ６６ａは、高周波給電ライン２３ａ上の高周波電力のパワーを検出する。パワーモニタ６６ａは、高周波給電ライン２３ａ上に方向性結合器を備える。パワーモニタ６６ａは、高周波給電ライン２３ａ上を順方向に、すなわち、第１のＲＦ生成部３１ａからインピーダンス変換器３３ａに、伝搬する進行波のパワーＰＦ１を検出する。また、パワーモニタ６６ａは、高周波給電ライン２３ａ上を逆方向に、すなわち、インピーダンス変換器３３ａから第１のＲＦ生成部３１ａに、伝搬する反射波のパワーＲＦ１を検出する。そして、パワーモニタ６６ａは、検出結果を電源制御部６４ａおよび制御部２に出力する。電源制御部６４ａは、当該検出結果をパワーフィードバック制御に用いる。 The power monitor 66a detects the power of the high frequency power on the high frequency power supply line 23a. The power monitor 66a has a directional coupler on the high frequency feed line 23a. The power monitor 66a detects the power PF1 of the traveling wave propagating forward on the high-frequency feed line 23a, ie, from the first RF generator 31a to the impedance converter 33a. Also, the power monitor 66a detects the power RF1 of the reflected wave propagating in the opposite direction on the high-frequency power supply line 23a, that is, from the impedance converter 33a to the first RF generator 31a. Then, the power monitor 66a outputs the detection result to the power control section 64a and the control section 2. FIG. The power control unit 64a uses the detection result for power feedback control.

インピーダンス変換器３３ａは、インピーダンスの変換を行う。インピーダンス変換器３３ａは、インピーダンスセンサ７０ａと、インピーダンス変換回路７２ａと、コントローラ７４ａと、を備える。インピーダンスセンサ７０ａは、高周波給電ライン２３ａ上でインピーダンス変換回路７２ａのインピーダンスを含む負荷側のインピーダンスを測定する検出器である。インピーダンス変換回路７２ａは、高周波給電ライン２３ａに接続されている複数、例えば２つ、の制御可能なリアクタンス素子（例えば、可変コンデンサあるいは可変インダクタ）Ｘ_Ｈ１およびＸ_Ｈ２を備える回路である。コントローラ７４ａは、リアクタンス素子Ｘ_Ｈ１およびＸ_Ｈ２をそれぞれモータ（Ｍ）７６ａ、モータ（Ｍ）７８ａを介して制御する。コントローラ７４ａは、インピーダンスセンサ７０ａで検出したインピーダンスが制御部２から設定されたインピーダンスになるように、モータ７６ａ、７８ａを制御する。 The impedance converter 33a performs impedance conversion. The impedance converter 33a includes an impedance sensor 70a, an impedance conversion circuit 72a, and a controller 74a. The impedance sensor 70a is a detector that measures the impedance of the load including the impedance of the impedance conversion circuit 72a on the high frequency power supply line 23a. The impedance conversion circuit 72a is a circuit comprising a plurality, eg two, of controllable reactance elements (eg, variable capacitors or variable inductors) _XH1 and _XH2 connected to the high frequency feed line 23a. Controller 74a controls reactance elements _XH1 and _XH2 via motor (M) 76a and motor (M) 78a, respectively. The controller 74a controls the motors 76a and 78a so that the impedance detected by the impedance sensor 70a becomes the impedance set by the controller 2. FIG.

なお、第１のＲＦ生成部３１ａは第１高周波電源の一例である。 Note that the first RF generator 31a is an example of a first high-frequency power supply.

＜イオン引き込み用の第２のＲＦ生成部３１ｂおよび整合器３３ｂの構成＞
図３は、本実施形態のプラズマ処理システム１００のイオン引き込み用の第２のＲＦ生成部３１ｂおよび整合器３３ｂの構成を示すブロック図である。 <Structure of Second RF Generation Unit 31b for Ion Attraction and Matching Device 33b>
FIG. 3 is a block diagram showing the configuration of the second RF generator 31b for ion attraction and the matching box 33b of the plasma processing system 100 of this embodiment.

第２のＲＦ生成部３１ｂは、第１周波数（例えば、４０ＭＨｚ）より低い第２周波数（例えば、４００ｋＨｚ）の第２高周波電力ＬＦを高周波給電ライン２３ｂを介して整合器３３ｂに出力する。第２のＲＦ生成部３１ｂは、高周波発振器６０ｂと、パワーアンプ６２ｂと、電源制御部６４ｂと、パワーモニタ６６ｂと、を備える。 The second RF generator 31b outputs second high-frequency power LF of a second frequency (eg, 400 kHz) lower than the first frequency (eg, 40 MHz) to the matching box 33b via the high-frequency feed line 23b. The second RF generator 31b includes a high frequency oscillator 60b, a power amplifier 62b, a power controller 64b, and a power monitor 66b.

高周波発振器６０ｂは、イオン引き込みに適した一定周波数（例えば、４００ｋＨｚ）の正弦波または基本波を発生する発振器である。パワーアンプ６２ｂは、高周波発振器６０ｂより出力される基本波のパワーを可変制御可能な利得または増幅率で増幅するアンプである。電源制御部６４ｂは、制御部２からの制御信号にしたがって高周波発振器６０ｂおよびパワーアンプ６２ｂを直接制御する制御部である。 The high-frequency oscillator 60b is an oscillator that generates a sine wave or fundamental wave with a constant frequency (eg, 400 kHz) suitable for ion attraction. The power amplifier 62b is an amplifier that amplifies the power of the fundamental wave output from the high frequency oscillator 60b with a variable controllable gain or amplification factor. The power control unit 64b is a control unit that directly controls the high frequency oscillator 60b and the power amplifier 62b according to the control signal from the control unit 2. FIG.

パワーモニタ６６ｂは、高周波給電ライン２３ｂ上の高周波電力のパワーを検出する。パワーモニタ６６ｂは、高周波給電ライン２３ｂ上に方向性結合器を備える。パワーモニタ６６ｂは、高周波給電ライン２３ｂ上を順方向に、すなわち、第２のＲＦ生成部３１ｂから整合器３３ｂに、伝搬する進行波のパワーＰＦ２を検出する。また、パワーモニタ６６ｂは、高周波給電ライン２３ｂ上を逆方向に、すなわち、整合器３３ｂから第２のＲＦ生成部３１ｂに、伝搬する反射波のパワーＲＦ２を検出する。そして、パワーモニタ６６ｂは、検出結果を電源制御部６４ｂおよび制御部２に出力する。電源制御部６４ｂは、当該検出結果をパワーフィードバック制御に用いる。 The power monitor 66b detects the power of the high frequency power on the high frequency power supply line 23b. The power monitor 66b has a directional coupler on the high frequency feed line 23b. The power monitor 66b detects the power PF2 of the traveling wave propagating in the forward direction on the high-frequency power supply line 23b, that is, from the second RF generator 31b to the matching box 33b. Also, the power monitor 66b detects the power RF2 of the reflected wave propagating in the opposite direction on the high-frequency power supply line 23b, that is, from the matching device 33b to the second RF generator 31b. Then, the power monitor 66b outputs the detection result to the power control section 64b and the control section 2. FIG. The power control unit 64b uses the detection result for power feedback control.

整合器３３ｂは、第２のＲＦ生成部３１ｂのインピーダンスと、基板支持部１１のインピーダンスとを整合させる。整合器３３ｂは、インピーダンスセンサ７０ｂと、整合回路７２ｂと、マッチングコントローラ７４ｂと、を備える。インピーダンスセンサ７０ｂは、高周波給電ライン２３ｂ上で整合回路７２ｂのインピーダンスを含む負荷側のインピーダンスを測定する検出器である。整合回路７２ｂは、高周波給電ライン２３ｂに接続されている複数、例えば２つ、の制御可能なリアクタンス素子（例えば、可変コンデンサあるいは可変インダクタ）Ｘ_Ｌ１およびＸ_Ｌ２を備える回路である。マッチングコントローラ７４ｂは、リアクタンス素子Ｘ_Ｌ１およびＸ_Ｌ２をそれぞれモータ（Ｍ）７６ｂ、モータ（Ｍ）７８ｂを介して制御する制御部である。マッチングコントローラ７４ｂは、第２のＲＦ生成部３１ｂの出力インピーダンスと、インピーダンスセンサ７０ｂで検出したインピーダンスが整合するように、モータ７６ｂ、７８ｂを制御する。 The matching device 33b matches the impedance of the second RF generation section 31b and the impedance of the substrate support section 11 . The matching device 33b includes an impedance sensor 70b, a matching circuit 72b, and a matching controller 74b. The impedance sensor 70b is a detector that measures the load-side impedance including the impedance of the matching circuit 72b on the high-frequency power supply line 23b. The matching circuit 72b is a circuit comprising a plurality, eg two, of controllable reactance elements (eg variable capacitors or variable inductors) _XL1 and _XL2 connected to the high frequency feed line 23b. The matching controller 74b is a control unit that controls the reactance elements _XL1 and _XL2 via a motor (M) 76b and a motor (M) 78b, respectively. The matching controller 74b controls the motors 76b and 78b so that the output impedance of the second RF generator 31b matches the impedance detected by the impedance sensor 70b.

なお、第２のＲＦ生成部３１ｂは第２高周波電源の一例である。 Note that the second RF generator 31b is an example of a second high-frequency power supply.

＜プラズマ処理システム１００における基板処理＞
本実施形態のプラズマ処理システム１００における基板処理について説明する。ここでは、酸化シリコン層をエッチングする基板処理方法について説明する。 <Substrate Processing in Plasma Processing System 100>
Substrate processing in the plasma processing system 100 of this embodiment will be described. Here, a substrate processing method for etching a silicon oxide layer will be described.

図４は、本実施形態のプラズマ処理システム１００の基板処理を説明するフローチャートである。図４を用いて、プラズマ処理システム１００の基板処理の制御方法を説明する。本実施形態のプラズマ処理システム１００の基板処理は、例えば、３次元のＮＡＮＤ型フラッシュメモリ、ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）用の基板の製造に用いられる。 FIG. 4 is a flow chart illustrating substrate processing of the plasma processing system 100 of this embodiment. A method of controlling substrate processing in the plasma processing system 100 will be described with reference to FIG. Substrate processing by the plasma processing system 100 of the present embodiment is used, for example, for manufacturing substrates for three-dimensional NAND flash memory and dynamic random access memory (DRAM).

（ステップＳ１０）最初に、酸化シリコン層が形成された基板を用意する（酸化シリコン層が形成された基板を用意する工程）。例えば、シリコン基板上に、ＰＶＤ（ＰｈｙｓｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法、ＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法等により酸化シリコンを堆積させて形成する。 (Step S10) First, a substrate having a silicon oxide layer formed thereon is prepared (step of preparing a substrate having a silicon oxide layer formed thereon). For example, it is formed by depositing silicon oxide on a silicon substrate by a PVD (Physical Vapor Deposition) method, a CVD (Chemical Vapor Deposition) method, or the like.

（ステップＳ２０）次に、酸化シリコン層の上に酸化シリコン層をエッチングするためのマスクを形成する（酸化シリコン層の上にマスクを形成する工程）。マスクは、例えば、ポリシリコンまたはアモルファスカーボンにより形成する。 (Step S20) Next, a mask for etching the silicon oxide layer is formed on the silicon oxide layer (step of forming a mask on the silicon oxide layer). The mask is made of polysilicon or amorphous carbon, for example.

なお、ステップＳ１０及びステップＳ２０に換えて、酸化シリコン層上にポリシリコンまたはアモルファスカーボン等で形成されたマスクを有する基板をプラズマ処理チャンバ１０中の基板支持部１１に配置（提供）するステップ（酸化シリコン層と酸化シリコン層上にマスクを有する基板を基板支持部１１上に配置する工程）を備えてもよい。 Note that instead of steps S10 and S20, a step of placing (providing) a substrate having a mask formed of polysilicon, amorphous carbon, or the like on a silicon oxide layer on the substrate support 11 in the plasma processing chamber 10 (oxidation placing a substrate having a mask on the silicon layer and the silicon oxide layer on the substrate supporting portion 11).

（ステップＳ３０）次に、酸化シリコン層をエッチングする（酸化シリコン層をエッチングする工程）。エッチングする条件は、第１高周波電力として２ｋＷの電力を供給する。また、第２高周波電力として１０ｋＷの電力を供給する。プラズマ処理チャンバ１０の圧力は、１００ｍＴｏｒｒ以下、例えば、１０ｍＴｏｒｒにする。ガス供給部２０からは、エッチングガスとして、例えば、ヘキサフルオロ－１，３－ブタジエン（Ｃ_４Ｆ_６）、オクタフルオロシクロブタン（Ｃ_４Ｆ_８）、三フッ化窒素（ＮＦ_３）及び酸素（Ｏ_２）の混合ガスを用いる。 (Step S30) Next, the silicon oxide layer is etched (step of etching the silicon oxide layer). The etching condition is to supply power of 2 kW as the first high-frequency power. Also, power of 10 kW is supplied as the second high-frequency power. The pressure in the plasma processing chamber 10 should be less than 100 mTorr, eg, 10 mTorr. Etching gases such as hexafluoro-1,3-butadiene (C ₄ F ₆ ), octafluorocyclobutane (C ₄ F ₈ ), nitrogen trifluoride (NF ₃ ), and oxygen (O ₂ ) using the mixed gas.

そして、ステップＳ３０において、本実施形態のプラズマ処理システム１００は、インピーダンス変換器３３ａのインピーダンスを、酸化シリコン層をエッチングするのに適したインピーダンスにしてエッチング処理を行う。具体的には、本実施形態のプラズマ処理システム１００の制御部２は、基板支持部１１からインピーダンス変換器３３ａに反射される第１高周波電力ＨＦの反射成分が、第２のＲＦ生成部３１ｂが負の電力を供給する期間に、大きくなるように第１のＲＦ生成部３１ａから見た設定インピーダンスを設定する。 Then, in step S30, the plasma processing system 100 of the present embodiment sets the impedance of the impedance converter 33a to an impedance suitable for etching the silicon oxide layer, and performs the etching process. Specifically, the control unit 2 of the plasma processing system 100 of the present embodiment causes the reflected component of the first high-frequency power HF reflected from the substrate supporting unit 11 to the impedance converter 33a to The set impedance as seen from the first RF generator 31a is set so as to be large during the period in which negative power is supplied.

例えば、制御部２は、基板支持部１１からインピーダンス変換器３３ａに反射される第１高周波電力ＨＦの反射成分を、パワーモニタ６６ａにより検出する。そして、波形ＬＦ、すなわち、第２高周波電力ＬＦの電位が第２高周波電力ＬＦの平均電位より低い期間で、パワーモニタ６６ａで検出される反射波が大きくなるように、インピーダンス変換器３３ａの設定インピーダンスを設定する。 For example, the control unit 2 detects the reflected component of the first high-frequency power HF reflected from the substrate supporting unit 11 to the impedance converter 33a by the power monitor 66a. Then, the set impedance of the impedance converter 33a is set so that the reflected wave detected by the power monitor 66a increases during the period in which the waveform LF, that is, the potential of the second high-frequency power LF is lower than the average potential of the second high-frequency power LF. set.

例えば、制御部２は、第２高周波電力ＬＦの電位が第２高周波電力ＬＦの平均電位より低くなる期間（期間Ｐｍ）において、反射波のパワーを積算して強度として算出してもよい。また、制御部２は、第２高周波電力ＬＦの電位が第２高周波電力ＬＦの平均電位より低くなる期間（期間Ｐｍ）において、反射波のパワーの最大値を強度として算出してもよい。そして、制御部２は、算出した強度から、第２高周波電力ＬＦの電位が第２高周波電力ＬＦの平均電位より低くなる期間（期間Ｐｍ）において、強度が大きくなる方向にインピーダンス変換回路７２ａの設定レジスタンと設定リアクタンスを変更するように制御する。 For example, the control unit 2 may calculate the intensity by integrating the power of the reflected wave during a period (period Pm) in which the potential of the second high-frequency power LF is lower than the average potential of the second high-frequency power LF. Further, the control unit 2 may calculate the maximum value of the power of the reflected wave as the intensity during a period (period Pm) in which the potential of the second high-frequency power LF is lower than the average potential of the second high-frequency power LF. Based on the calculated intensity, the control unit 2 sets the impedance conversion circuit 72a so that the intensity increases during the period (period Pm) in which the potential of the second high-frequency power LF is lower than the average potential of the second high-frequency power LF. Control to change resistance and set reactance.

なお、パワーモニタ６６ａは、反射成分を検出する検出器の一例である。 The power monitor 66a is an example of a detector that detects reflected components.

図５は、インピーダンス変換器３３ａのインピーダンスの設定を、整合している状態（整合状態）に対して、設定レジスタンス（Ω）と小さくして、設定リアクタンス（Ω）を大きくした状態（以下、条件１という）における電力波形を示す。 FIG. 5 shows a state in which the impedance setting of the impedance converter 33a is reduced to a set resistance (Ω) and a set reactance (Ω) is increased (hereinafter referred to as condition 1).

図５の波形ＨＦ＿Ｐｆは、第１のＲＦ生成部３１ａから基板支持部１１に向かう電力波形を示す。図５の波形ＨＦ＿Ｐｒは、基板支持部１１から反射されて第１のＲＦ生成部３１ａに戻ってくる電力波形を示す。図５の波形ＬＦは、第２のＲＦ生成部３１ｂから基板支持部１１に供給される電位を示す。図５の波形ＬＦａｖｇは、第２のＲＦ生成部３１ｂから基板支持部１１に供給される電位の平均の電位である平均電位を示す。期間Ｐｐは、第２のＲＦ生成部３１ｂから供給される電位が平均電位より高い期間を示す。期間Ｐｍは、第２のＲＦ生成部３１ｂから供給される電位が平均電位より低い期間を示す。 A waveform HF_Pf in FIG. 5 indicates a power waveform directed from the first RF generator 31 a to the substrate support 11 . A waveform HF_Pr in FIG. 5 indicates a power waveform that is reflected from the substrate support section 11 and returns to the first RF generation section 31a. A waveform LF in FIG. 5 indicates a potential supplied from the second RF generation section 31b to the substrate support section 11. As shown in FIG. A waveform LFavg in FIG. 5 indicates an average potential of the potentials supplied from the second RF generation section 31b to the substrate support section 11 . A period Pp indicates a period during which the potential supplied from the second RF generator 31b is higher than the average potential. A period Pm indicates a period during which the potential supplied from the second RF generator 31b is lower than the average potential.

条件１では、期間Ｐｍにおいて、すなわち、波形ＬＦが示す第２のＲＦ生成部３１ｂから供給される電位が平均電位より低い期間に、波形ＨＦ＿Ｐｒが大きくなっている。すなわち、第２高周波電力ＬＦによる電位が平均電位より低い期間に、基板支持部１１に供給される第１高周波電力ＨＦが小さくなる。 Under Condition 1, the waveform HF_Pr increases during the period Pm, that is, during the period in which the potential supplied from the second RF generator 31b indicated by the waveform LF is lower than the average potential. That is, the first high-frequency power HF supplied to the substrate supporting portion 11 is reduced during the period in which the potential of the second high-frequency power LF is lower than the average potential.

次に、図６は、インピーダンス変換器３３ａのインピーダンスの設定を、整合しているレジスタンスと条件Ｃ１との中間の値にした状態（以下、条件２という）における電力波形を示す。 Next, FIG. 6 shows a power waveform in a state where the impedance of the impedance converter 33a is set to an intermediate value between the matching resistance and condition C1 (hereinafter referred to as condition 2).

条件２では、期間Ｐｍにおいて、すなわち、波形ＬＦが示す第２のＲＦ生成部３１ｂから供給される電位が平均電位より低い期間に、波形ＨＦ＿Ｐｒが大きくなっている。すなわち、第２高周波電力ＬＦによる電位が平均電位より低い期間に、基板支持部１１に供給される第１高周波電力ＨＦが小さくなる。条件１と比較すると、期間Ｐｍにおいて、波形ＨＦ＿Ｐｒは小さくなる。 Under Condition 2, the waveform HF_Pr increases during the period Pm, that is, during the period in which the potential supplied from the second RF generator 31b indicated by the waveform LF is lower than the average potential. That is, the first high-frequency power HF supplied to the substrate supporting portion 11 is reduced during the period in which the potential of the second high-frequency power LF is lower than the average potential. As compared with Condition 1, the waveform HF_Pr becomes smaller during the period Pm.

次に、図７は、インピーダンス変換器３３ａのインピーダンスの設定を、整合している設定値にした状態（以下、条件３という）における電力波形を示す。 Next, FIG. 7 shows a power waveform in a state where the impedance of the impedance converter 33a is set to a matching set value (hereinafter referred to as condition 3).

条件３では、期間Ｐｍ及び期間Ｐｐのそれぞれにおいて、波形ＨＦ＿Ｐｒはほぼ同じ振幅になっている。 Under condition 3, the waveform HF_Pr has substantially the same amplitude in each of period Pm and period Pp.

図８は、基板Ｗの電位を測定した波形である。符号Ｃ１、符号Ｃ２および符号Ｃ３は、それぞれ条件１、条件２および条件３における波形を示す。図９は、図８の測定結果を電位方向にヒストグラム化したグラフである。符号Ｃ１、符号Ｃ２および符号Ｃ３は、それぞれ条件１、条件２および条件３における頻度を示す。 FIG. 8 shows waveforms obtained by measuring the potential of the substrate W. FIG. Symbols C1, C2 and C3 denote waveforms under conditions 1, 2 and 3, respectively. FIG. 9 is a graph in which the measurement results of FIG. 8 are histogrammed in the potential direction. Code C1, code C2 and code C3 indicate the frequencies under conditions 1, 2 and 3, respectively.

図８より、波形Ｃ１、波形Ｃ２、波形Ｃ３の順で、各波形の電位の幅が広くなる。電位の幅が広くなると、図９に示すように、電圧の分布が広がって、電圧のピークが小さくなる。したがって、基板Ｗの電位、すなわち、第２高周波電力ＬＦの電位、が平均より低い期間に、第１高周波電力ＨＦが小さくなり、高エネルギー側にピークがシフトする。すると、入射角度の大きいイオンが減り、マスク選択比を保ったままエッチングレートを上昇させることができる。 From FIG. 8, the width of the potential of each waveform widens in the order of waveform C1, waveform C2, and waveform C3. As the width of the potential widens, the voltage distribution widens and the voltage peak becomes smaller, as shown in FIG. Therefore, during a period when the potential of the substrate W, that is, the potential of the second high frequency power LF is lower than the average, the first high frequency power HF becomes smaller and the peak shifts to the high energy side. As a result, ions with a large incident angle are reduced, and the etching rate can be increased while maintaining the mask selectivity.

実際に基板処理を行ったときの波形を図１０から図１２に示す。図１０、図１１および図１２は、それぞれ条件１、条件２および条件３のときの波形である。 Waveforms when the substrate is actually processed are shown in FIGS. 10 to 12. FIG. 10, 11 and 12 are waveforms under conditions 1, 2 and 3, respectively.

条件１（図１０）について、波形ＬＦの電位、すなわち、第２高周波電力ＬＦによる電位が平均電位より低い時（期間Ｐｍ）に、反射波が大きくなっている。また、条件２（図１１）について、波形ＬＦ、すなわち、第２高周波電力ＬＦによる電位が平均電位より低い時（期間Ｐｍ）に、反射波が大きくなっている。なお、条件１と条件２を比較すると、条件１の方が、波形ＬＦの電位、すなわち、第２高周波電力ＬＦによる電位が平均電位より低い時（期間Ｐｍ）で、反射波が大きくなっている。 Regarding Condition 1 (FIG. 10), the reflected wave is large when the potential of the waveform LF, that is, the potential due to the second high-frequency power LF is lower than the average potential (period Pm). Regarding condition 2 (FIG. 11), the reflected wave is large when the waveform LF, that is, the potential due to the second high-frequency power LF is lower than the average potential (period Pm). Comparing Condition 1 and Condition 2, Condition 1 has a larger reflected wave when the potential of the waveform LF, that is, the potential due to the second high-frequency power LF is lower than the average potential (period Pm). .

条件３（図１２）では、波形ＬＦの電位、すなわち、第２高周波電力ＬＦによる電位が平均電位より低い時（期間Ｐｍ）及び平均電位より高い時（期間Ｐｐ）に、それぞれで同程度の反射波の大きさになっている。 In condition 3 (FIG. 12), when the potential of the waveform LF, that is, the potential due to the second high-frequency power LF, is lower than the average potential (period Pm) and when it is higher than the average potential (period Pp), the same degree of reflection occurs. It's the size of a wave.

図１３は、選択比の低下率とエッチングレート上昇率の関係を示す図である。符号Ｃ１は、条件１における結果を示す。符号Ｃ２は、条件２における結果を示す。符号Ｃ３は、条件３における結果を示す。 FIG. 13 is a diagram showing the relationship between the rate of decrease in selectivity and the rate of increase in etching rate. Symbol C1 indicates the result under Condition 1. Symbol C2 indicates the result under condition 2. Symbol C3 indicates the result under Condition 3.

図１３の符号Ｃ３のように、例えば、第１高周波電力ＨＦの電力を上げて、エッチングレートを上昇させると、マスク選択比は低くなる。本実施形態のプラズマ処理システム１００によれば、符号Ｃ１および符号Ｃ２に示すように、マスク選択比を低下させることなく、エッチングレートを上昇させることができる。 As indicated by symbol C3 in FIG. 13, for example, if the power of the first high-frequency power HF is increased to raise the etching rate, the mask selectivity will be lowered. According to the plasma processing system 100 of the present embodiment, the etching rate can be increased without lowering the mask selectivity, as indicated by symbols C1 and C2.

例えば、第１高周波電力ＨＦの電力を上げて、符号Ｃ１と同等にエッチングレートを上昇させると、符号Ｃ１ａに示すように、マスク選択比が低下する。また、第１高周波電力ＨＦの電力を上げて、符号Ｃ２と同等にエッチングレートを上昇させると、符号Ｃ２ａに示すように、マスク選択比が低下する。本実施形態のプラズマ処理システム１００によれば、マスク選択比を低下させることなく、エッチングレートを上昇させることができる。 For example, if the power of the first high-frequency power HF is increased to raise the etching rate to the same level as C1, the mask selectivity will decrease as indicated by C1a. Also, if the power of the first high-frequency power HF is increased to raise the etching rate to the same level as that of symbol C2, the mask selectivity decreases as indicated by symbol C2a. According to the plasma processing system 100 of this embodiment, the etching rate can be increased without lowering the mask selectivity.

＜作用・効果＞
本実施形態のプラズマ処理システム１００によれば、マスク選択比を低下させることなく、エッチングレートを上昇させることができる。 <Action/effect>
According to the plasma processing system 100 of this embodiment, the etching rate can be increased without lowering the mask selectivity.

今回開示された本実施形態に係る基板処理装置は、すべての点において例示であって制限的なものではないと考えられるべきである。上記の実施形態は、添付の請求の範囲およびその主旨を逸脱することなく、様々な形態で変形および改良が可能である。上記複数の実施形態に記載された事項は、矛盾しない範囲で他の構成も取り得ることができ、また、矛盾しない範囲で組み合わせることができる。 The substrate processing apparatus according to the present embodiment disclosed this time should be considered as an example and not restrictive in all respects. The embodiments described above can be modified and improved in various ways without departing from the scope and spirit of the appended claims. The items described in the above multiple embodiments can take other configurations within a consistent range, and can be combined within a consistent range.

１プラズマ処理装置
２制御部
１０プラズマ処理チャンバ
１１基板支持部
３１ａ第１のＲＦ生成部
３１ｂ第２のＲＦ生成部
３３ａインピーダンス変換器
３３ｂ整合器
６６ａパワーモニタ
６６ｂパワーモニタ
１００プラズマ処理システム
Ｗ基板 1 plasma processing apparatus 2 control unit 10 plasma processing chamber 11 substrate support unit 31a first RF generation unit 31b second RF generation unit 33a impedance converter 33b matching device 66a power monitor 66b power monitor 100 plasma processing system W substrate

Claims

a substrate support that supports the substrate;
a first high frequency power supply that supplies first high frequency power of a first frequency to the substrate support;
an impedance converter that converts the load-side impedance viewed from the first high-frequency power supply to a set impedance;
a second high-frequency power supply that supplies second high-frequency power having a second frequency lower than the first frequency to the substrate support;
a control unit that controls the set impedance of the impedance converter;
A substrate processing method in a plasma processing system comprising
placing a substrate having a silicon oxide layer and a mask on the silicon oxide layer on the substrate support;
etching the silicon oxide layer;
In the etching step, the control unit controls that the reflected component of the first high-frequency power reflected from the substrate supporting unit to the impedance converter is equal to the average potential of the second high-frequency power supply. setting the set impedance to be greater during lower periods;
Substrate processing method.

the plasma processing system further comprising a detector for detecting the reflected component;
In the etching step, the controller adjusts the set impedance so that the reflected component detected by the detector increases during a period in which the potential of the second high-frequency power supply is lower than the average potential of the second high-frequency power supply. set,
The substrate processing method according to claim 1.

In the etching step, a mixed gas of hexafluoro-1,3-butadiene, octafluorocyclobutane, nitrogen trifluoride and oxygen is used as an etching gas.
The substrate processing method according to claim 1 or 2.

4. The substrate processing method according to claim 1, wherein the mask is made of polysilicon or amorphous carbon.

In the step of etching, the control unit sets the set impedance to a matching state with a large resistance and a small reactance.
The substrate processing method according to any one of claims 1 to 4.