JP2022155325A

JP2022155325A - image forming device

Info

Publication number: JP2022155325A
Application number: JP2021058765A
Authority: JP
Inventors: 準山城; Jun Yamashiro; 伸征田中; Nobumasa Tanaka; 政士濱谷; Masashi Hamaya; 崇仁山路; Takahito Yamaji; 亮太浅岡; Ryota Asaoka; 利幸佐野; Toshiyuki Sano
Original assignee: Brother Industries Ltd
Current assignee: Brother Industries Ltd
Priority date: 2021-03-30
Filing date: 2021-03-30
Publication date: 2022-10-13

Abstract

To provide a high voltage power supply circuit board with appropriate feedback control.SOLUTION: A main circuit board (102) acquires a potential difference between a ground level of a first grounding member (104) and a ground level of a second grounding member (105), and provides feedback control using a value corrected by the acquired potential difference.SELECTED DRAWING: Figure 2

Description

本発明は、画像形成装置に関する。 The present invention relates to an image forming apparatus.

従来の画像形成装置は、メイン基板から高圧電源基板へ制御信号を送り、メイン基板が高圧電源基板からフィードバック信号を受信することにより、高圧電源基板が出力する電圧を制御していた。 In a conventional image forming apparatus, the main board sends a control signal to the high-voltage power supply board, and the main board receives a feedback signal from the high-voltage power supply board, thereby controlling the voltage output from the high-voltage power supply board.

特許文献１に開示されている画像形成装置には、追加ハーネスが設けられている。追加ハーネスは、高圧電源基板のグランドに電気的に接続されており、メイン基板のグランドに電気的に接続されている。特許文献１に開示されている画像形成装置は、追加ハーネスによって、高圧電源基板のグランドレベルとメイン基板のグランドレベルとの差を小さくしていた。 The image forming apparatus disclosed in Patent Document 1 is provided with an additional harness. The additional harness is electrically connected to the ground of the high-voltage power supply board and electrically connected to the ground of the main board. The image forming apparatus disclosed in Patent Document 1 reduces the difference between the ground level of the high-voltage power supply board and the ground level of the main board using an additional harness.

特開２０２０－２４３４４号公報JP 2020-24344 A

特許文献１に開示されている画像形成装置においては、メイン基板におけるグランドレベルと高圧電源基板におけるグランドレベルとの電位差が発生すると、高圧電源基板が出力するフィードバック信号の電位がグランドレベルの電位差分だけズレる。これにより、メイン基板が、高圧電源基板の適切なフィードバック制御を行うことが困難であるという問題が発生する。 In the image forming apparatus disclosed in Patent Document 1, when a potential difference occurs between the ground level of the main board and the ground level of the high-voltage power supply board, the potential of the feedback signal output by the high-voltage power supply board is equal to the potential difference of the ground level. deviate. This causes a problem that it is difficult for the main board to perform appropriate feedback control of the high-voltage power supply board.

本発明の一態様は、高圧電源基板の適切なフィードバック制御を行うことを目的とする。 An object of one aspect of the present invention is to perform appropriate feedback control of a high-voltage power supply board.

本発明の一態様に係る画像形成装置は、シートに画像を形成する画像形成部と、入力される制御信号に応じて前記画像形成部に出力電圧を出力する高圧電源基板であって、前記出力電圧に応じたフィードバック信号を出力する高圧電源基板と、前記高圧電源基板と電気的に接続されており、前記高圧電源基板のグランドレベルとなる第１接地部材と、前記フィードバック信号に応じて前記制御信号を前記高圧電源基板に出力するフィードバック制御を実行するメイン基板と、前記メイン基板及び前記第１接地部材と電気的に接続されており、前記メイン基板のグランドレベルとなる第２接地部材と、を備えており、前記メイン基板は、前記第１接地部材のグランドレベルと前記第２接地部材のグランドレベルとの電位差を取得し、取得した前記電位差によって補正された値を用いて前記フィードバック制御を実行する。 An image forming apparatus according to an aspect of the present invention includes an image forming unit that forms an image on a sheet, and a high voltage power supply board that outputs an output voltage to the image forming unit according to an input control signal, the output a high-voltage power supply board that outputs a feedback signal according to voltage; a first grounding member that is electrically connected to the high-voltage power supply board and serves as a ground level of the high-voltage power supply board; and the control according to the feedback signal. a main board that performs feedback control for outputting a signal to the high-voltage power supply board; a second grounding member that is electrically connected to the main board and the first grounding member and serves as a ground level of the main board; wherein the main board acquires a potential difference between the ground level of the first grounding member and the ground level of the second grounding member, and performs the feedback control using a value corrected by the acquired potential difference. Run.

前記の構成によれば、メイン基板は、第１接地部材のグランドレベルと第２接地部材のグランドレベルとの電位差を取得し、取得した電位差によって補正された値を用いてフィードバック制御を実行する。これにより、当該電位差の影響を受けずに、メイン基板が高圧電源基板に対するフィードバック制御を実行することができる。 According to the above configuration, the main board acquires the potential difference between the ground level of the first grounding member and the ground level of the second grounding member, and performs feedback control using the value corrected by the acquired potential difference. This allows the main board to perform feedback control on the high-voltage power supply board without being affected by the potential difference.

本発明の一態様に係る画像形成装置において、前記メイン基板は、前記画像形成部によるシートへの画像形成時において、前記フィードバック信号の値を前記電位差によって補正し、補正されたフィードバック信号に基づいて前記制御信号を出力する。 In the image forming apparatus according to an aspect of the present invention, the main board corrects the value of the feedback signal by the potential difference when the image forming unit forms an image on the sheet, and based on the corrected feedback signal, the main board corrects the value of the feedback signal. outputting the control signal;

本発明の一態様に係る画像形成装置は、前記高圧電源基板が目標の出力電圧を出力する際の前記フィードバック信号の値の所定範囲が予め定められており、前記メイン基板は、前記画像形成部によるシートへの画像形成時において、前記所定範囲を前記電位差によって補正し、前記フィードバック信号の値が補正された所定範囲となるように前記制御信号を前記高圧電源基板へ出力する。 In the image forming apparatus according to an aspect of the present invention, a predetermined range of values of the feedback signal is predetermined when the high-voltage power supply board outputs a target output voltage, and the main board includes the image forming section. When forming an image on a sheet by means of the above, the predetermined range is corrected by the potential difference, and the control signal is output to the high-voltage power supply board so that the value of the feedback signal falls within the corrected predetermined range.

本発明の一態様に係る画像形成装置において、前記高圧電源基板は、前記制御信号に応じて前記画像形成部に第１出力電圧を出力する第１出力電圧出力部と、前記制御信号に応じて前記画像形成部に第２出力電圧を出力する第２出力電圧出力部と、前記第１出力電圧出力部が出力した第１出力電圧に応じた第１フィードバック信号を出力する第１フィードバック信号出力部と、前記第２出力電圧出力部が出力した第２出力電圧に応じた第２フィードバック信号を出力する第２フィードバック信号出力部と、を有しており、前記メイン基板は、前記第１出力電圧出力部及び前記第２出力電圧出力部に対して制御信号をそれぞれ出力しない状態において、前記第１フィードバック信号出力部から、出力前第１フィードバック信号を取得し、前記第２フィードバック信号出力部から、出力前第２フィードバック信号を取得し、前記第１出力電圧出力部に対して制御信号を出力し、前記第２出力電圧出力部に対して制御信号を出力しない状態において、前記第２フィードバック信号出力部から、出力後第２フィードバック信号を取得し、前記出力後第２フィードバック信号の値と前記出力前第２フィードバック信号の値との差と、前記出力前第１フィードバック信号の値と、を加算した値から、前記電位差を取得する。 In the image forming apparatus according to an aspect of the present invention, the high-voltage power supply board includes a first output voltage output section that outputs a first output voltage to the image forming section according to the control signal, and a a second output voltage output section for outputting a second output voltage to the image forming section; and a first feedback signal output section for outputting a first feedback signal according to the first output voltage output by the first output voltage output section. and a second feedback signal output section for outputting a second feedback signal corresponding to the second output voltage output by the second output voltage output section, wherein the main substrate is configured to output the first output voltage obtaining a pre-output first feedback signal from the first feedback signal output unit in a state in which control signals are not output to the output unit and the second output voltage output unit; obtaining the pre-output second feedback signal, outputting the control signal to the first output voltage output section, and outputting the second feedback signal in a state in which the control signal is not output to the second output voltage output section; obtaining a post-output second feedback signal from a unit, and adding the difference between the value of the post-output second feedback signal and the value of the pre-output second feedback signal to the value of the pre-output first feedback signal; The potential difference is obtained from the obtained value.

前記の構成によれば、第１及び第２出力電圧出力部のいずれもが出力電圧が出力しない状態において、出力前第１フィードバック信号値を取得することで、第１及び第２出力電圧出力部のいずれもが出力電圧を出力しない状態におけるグランドレベルの電位差を取得することができる。 According to the above configuration, by acquiring the pre-output first feedback signal value in a state in which neither the first or second output voltage output section outputs an output voltage, the first and second output voltage output sections can obtain the ground level potential difference in a state where none of the output voltages is output.

そして、第１及び第２出力電圧出力部のうち第２出力電圧出力部が出力電圧を出力しない状態において、出力後第２フィードバック信号値を取得することで、第１出力電圧出力部が出力電圧を出力する状態におけるグランドレベルの電位差を取得することができる。 Then, in a state in which the second output voltage output section of the first and second output voltage output sections does not output the output voltage, the second output voltage output section obtains the output voltage can be obtained.

メイン基板が高圧電源基板のフィードバック制御を実行する際、フィードバック信号（又は所定範囲）を、取得したグランドレベルの電位差を用いて適切に補正することができる。 When the main board performs feedback control of the high-voltage power supply board, the feedback signal (or the predetermined range) can be appropriately corrected using the acquired ground level potential difference.

本発明の一態様に係る画像形成装置において、前記高圧電源基板は、前記第１出力電圧出力部及び前記第２出力電圧出力部を含む３以上の複数の出力電圧出力部を有しており、前記メイン基板は、複数の出力電圧出力部に対してそれぞれ制御信号を出力しない状態において、前記第１フィードバック信号出力部から、出力前第１フィードバック信号を取得し、前記第２フィードバック信号出力部から、出力前第２フィードバック信号を取得し、前記第２出力電圧出力部を除く出力電圧出力部に対して制御信号を出力し、前記第２出力電圧出力部に対して制御信号を出力しない状態において、前記第２フィードバック信号出力部から、出力後第２フィードバック信号を取得し、前記出力後第２フィードバック信号の値と前記出力前第２フィードバック信号の値との差と、前記出力前第１フィードバック信号の値と、を加算した値から、前記電位差を取得する。 In the image forming apparatus according to an aspect of the present invention, the high-voltage power supply board has three or more output voltage output units including the first output voltage output unit and the second output voltage output unit, The main board obtains a pre-output first feedback signal from the first feedback signal output section and outputs the pre-output first feedback signal from the second feedback signal output section in a state in which no control signal is output to each of the plurality of output voltage output sections. , in a state in which the pre-output second feedback signal is obtained, the control signal is output to the output voltage output sections other than the second output voltage output section, and the control signal is not output to the second output voltage output section , obtaining a post-output second feedback signal from the second feedback signal output unit, obtaining the difference between the value of the post-output second feedback signal and the value of the pre-output second feedback signal, and the pre-output first feedback signal; The potential difference is obtained from the sum of the signal value and the value of the signal.

前記の構成によれば、３以上の出力電圧出力部のうち、１つのみ出力電圧を出力しない状態において、電位差を取得するため、より正確に電位差を取得することができる。 According to the above configuration, the potential difference is obtained in a state in which only one of the three or more output voltage output units does not output the output voltage, so the potential difference can be obtained more accurately.

本発明の一態様に係る画像形成装置において、前記画像形成部は、感光体ドラムと、前記感光体ドラムを帯電させるための帯電器と、前記感光体ドラムに現像剤を供給するための現像ローラと、前記感光体ドラムの表面に形成された現像剤像を前記感光体ドラムとの間を通過するシートに転写する転写ローラと、を備え、前記高圧電源基板は、前記制御信号に応じて前記画像形成部に第３出力電圧を出力する第３出力電圧出力部を含む３以上の複数の出力電圧出力部を有しており、前記第１出力電圧出力部は、前記帯電器に第１出力電圧を出力し、前記第２出力電圧出力部は、前記転写ローラに第２出力電圧を出力し、前記第３出力電圧出力部は、前記現像ローラに第３出力電圧を出力する。 In the image forming apparatus according to an aspect of the present invention, the image forming unit includes a photoreceptor drum, a charger for charging the photoreceptor drum, and a developing roller for supplying developer to the photoreceptor drum. and a transfer roller for transferring the developer image formed on the surface of the photoreceptor drum to a sheet passing between the photoreceptor drum, wherein the high-voltage power supply board is configured to transfer the It has three or more output voltage output units including a third output voltage output unit that outputs a third output voltage to the image forming unit, and the first output voltage output unit outputs the first output to the charger. The second output voltage output section outputs a second output voltage to the transfer roller, and the third output voltage output section outputs a third output voltage to the developing roller.

本発明の一態様に係る画像形成装置において、前記メイン基板は、前記高圧電源基板に対して制御信号を出力しない状態において、前記高圧電源基板から取得したフィードバック信号の値を、予め用意された係数で補正して、前記電位差を取得する。 In the image forming apparatus according to an aspect of the present invention, the main board converts the value of the feedback signal acquired from the high-voltage power supply board to to obtain the potential difference.

本発明の一態様に係る画像形成装置において、前記メイン基板は、前記画像形成部のウォーミングアップを実行する場合において、前記電位差を取得する。 In the image forming apparatus according to an aspect of the present invention, the main board obtains the potential difference when warming up the image forming section.

本発明の一態様に係る画像形成装置において、前記メイン基板は、前記電位差を取得後、所定時間経過した段階で、前記電位差を取得する。 In the image forming apparatus according to an aspect of the present invention, the main substrate acquires the potential difference after a predetermined time has passed after acquiring the potential difference.

本発明の一態様に係る画像形成装置において、前記メイン基板は、取得した前記電位差を平均し、その平均された電位差によって補正された値を用いて、前記フィードバック制御を実行する。 In the image forming apparatus according to an aspect of the present invention, the main board averages the obtained potential differences, and uses a value corrected by the averaged potential difference to perform the feedback control.

本発明の一態様によれば、高圧電源基板の適切なフィードバック制御を行うことができる。 According to one aspect of the present invention, appropriate feedback control of the high-voltage power supply substrate can be performed.

本発明の実施形態に係る画像形成装置の内部構成を示す側断面図である。1 is a side sectional view showing an internal configuration of an image forming apparatus according to an embodiment of the invention; FIG. 本発明の実施形態に係る画像形成装置の高圧電源基板、メイン基板、第１接地部材、及び第２接地部材等の概略図である。1 is a schematic diagram of a high-voltage power supply board, a main board, a first grounding member, a second grounding member, etc. of an image forming apparatus according to an embodiment of the present invention; FIG. 本発明の実施形態に係る画像形成装置の高圧電源基板及びメイン基板等の概略構成を示すブロック図である。1 is a block diagram showing a schematic configuration of a high-voltage power supply board, a main board, etc. of an image forming apparatus according to an embodiment of the present invention; FIG. （ａ）及び（ｂ）は、第１接地部材のグランドレベルと第２接地部材のグランドレベルとの間の電位差と、高圧電源基板の出力電圧との関係を概略的に示すブロック図である。4A and 4B are block diagrams schematically showing the relationship between the potential difference between the ground level of the first grounding member and the ground level of the second grounding member and the output voltage of the high-voltage power supply substrate; FIG. 本発明の実施形態に係る画像形成装置のＣＰＵ及び制御系の一例を示す回路図である。1 is a circuit diagram showing an example of a CPU and a control system of an image forming apparatus according to an embodiment of the invention; FIG. 本発明の実施形態に係る画像形成装置のＣＰＵ及び制御系の別の例を示す回路図である。4 is a circuit diagram showing another example of the CPU and control system of the image forming apparatus according to the embodiment of the invention; FIG. フィードバック信号のＡＤ値の一例を示すタイミングチャートである。4 is a timing chart showing an example AD value of a feedback signal; 本発明の実施形態に係る画像形成装置の動作の流れを示すフローチャートである。4 is a flow chart showing the operation flow of the image forming apparatus according to the embodiment of the present invention; オフセット値の取得の流れを示すフローチャートである。7 is a flow chart showing the flow of obtaining an offset value; 画像形成時におけるフィードバック定電流制御の流れを示すフローチャートである。4 is a flow chart showing the flow of feedback constant current control during image formation. 本発明の実施形態の変形例２に係る画像形成装置の動作の流れを示すフローチャートである。9 is a flow chart showing the flow of operations of an image forming apparatus according to Modification 2 of the embodiment of the present invention;

以下、本発明の実施形態について、図面を参照しつつ説明する。 BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described with reference to the drawings.

図１は、本発明の実施形態に係る画像形成装置１の内部構成を示す側断面図である。画像形成装置１は、シート３に画像を形成する装置である。図１において、紙面右側を前側、紙面左側を後側とする。図１において、画像形成装置１は、画像形成装置１の本体フレーム２内に、記録媒体の一例であるシート３を給紙するためのフィーダ部４、及び給紙されたシート３に画像を形成する画像形成部５等を備えている。画像形成装置１の一例として、レーザプリンタ、ＬＥＤ（Light Emitting Diode）プリンタ、ファクシミリ装置、並びに、コピー機能及びスキャナ機能等を備えた複合機が挙げられる。 FIG. 1 is a side sectional view showing the internal configuration of an image forming apparatus 1 according to an embodiment of the invention. The image forming apparatus 1 is an apparatus that forms an image on the sheet 3 . In FIG. 1, the right side of the paper surface is the front side, and the left side of the paper surface is the rear side. In FIG. 1, an image forming apparatus 1 has a feeder unit 4 for feeding a sheet 3, which is an example of a recording medium, and forms an image on the fed sheet 3 within a body frame 2 of the image forming apparatus 1. The image forming unit 5 and the like are provided. Examples of the image forming apparatus 1 include a laser printer, an LED (Light Emitting Diode) printer, a facsimile machine, and a multifunction machine having a copy function, a scanner function, and the like.

フィーダ部４は、本体フレーム２内の底部に設けられている。フィーダ部４は、給紙トレイ６、給紙トレイ６の一端側端部の上方に設けられた給紙ローラ８、及び給紙ローラ８に対してシート３の搬送方向の下流側に設けられたレジストローラ１２等を含んでいる。 The feeder part 4 is provided at the bottom inside the body frame 2 . The feeder unit 4 includes a paper feed tray 6, a paper feed roller 8 provided above one end of the paper feed tray 6, and a downstream side of the paper feed roller 8 in the conveying direction of the sheet 3. It includes registration rollers 12 and the like.

給紙トレイ６の最上位にあるシート３は、給紙ローラ８の回転によって１枚毎に給紙される。給紙されたシート３は、レジストローラ１２に送られる。レジストローラ１２は、シート３をレジスト後に、このシート３を画像形成位置に送る。なお、画像形成位置は、感光体ドラム２７と転写ローラ３０との接触位置とされる。 The sheets 3 on the top of the paper feed tray 6 are fed one by one by the rotation of the paper feed roller 8 . The fed sheet 3 is sent to the registration rollers 12 . After registering the sheet 3, the registration roller 12 feeds the sheet 3 to the image forming position. The image forming position is the contact position between the photosensitive drum 27 and the transfer roller 30 .

画像形成部５は、スキャナ部１６、プロセスカートリッジ１７、及び定着部１８を含んでいる。 The image forming section 5 includes a scanner section 16 , a process cartridge 17 and a fixing section 18 .

スキャナ部１６は、本体フレーム２内の上部に設けられている。スキャナ部１６は、図示しないレーザ発光部、ポリゴンミラー１９、並びに反射鏡２２及び２３等を含んでいる。レーザ発光部から発光される、画像データに基づくレーザビームは、鎖線で示すように、ポリゴンミラー１９、反射鏡２２及び２３等を介して、感光体ドラム２７の表面上に高速走査にて照射される。 The scanner section 16 is provided in the upper portion within the body frame 2 . The scanner section 16 includes a laser emitting section (not shown), a polygon mirror 19, reflecting mirrors 22 and 23, and the like. A laser beam based on image data, which is emitted from the laser emitting unit, is irradiated onto the surface of the photoreceptor drum 27 via the polygon mirror 19, reflecting mirrors 22 and 23, etc. at high speed, as indicated by the dashed line. be.

プロセスカートリッジ１７は、スキャナ部１６の下方に設けられている。プロセスカートリッジ１７は、ドラムユニット５１と、ドラムユニット５１に収容された現像カートリッジ２８とを含んでいる。現像カートリッジ２８は、ドラムユニット５１に対して着脱自在に収容されている。現像カートリッジ２８は、現像ローラ３１、供給ローラ３３、及びトナーホッパ３４等を含んでいる。 The process cartridge 17 is provided below the scanner section 16 . The process cartridge 17 includes a drum unit 51 and a developing cartridge 28 accommodated in the drum unit 51. As shown in FIG. The developer cartridge 28 is accommodated in the drum unit 51 so as to be detachable. The developing cartridge 28 includes a developing roller 31, a supply roller 33, a toner hopper 34, and the like.

トナーホッパ３４内には、例えば正帯電性のトナーが充填されている。トナーホッパ３４の後方位置には、供給ローラ３３が設けられている。また、この供給ローラ３３に対向して、金属製のローラ軸３１ａを有する現像ローラ３１が設けられている。現像時に、ローラ軸３１ａには、所定の現像バイアス電圧が印加される。トナーホッパ３４から放出されるトナーは、供給ローラ３３の回転により、現像ローラ３１に供給され、このとき、供給ローラ３３と現像ローラ３１との間で、正に摩擦帯電される。 The toner hopper 34 is filled with, for example, positively charged toner. A supply roller 33 is provided behind the toner hopper 34 . A developing roller 31 having a roller shaft 31a made of metal is provided facing the supply roller 33. As shown in FIG. During development, a predetermined development bias voltage is applied to the roller shaft 31a. The toner discharged from the toner hopper 34 is supplied to the development roller 31 by the rotation of the supply roller 33 , and is positively triboelectrically charged between the supply roller 33 and the development roller 31 at this time.

ドラムユニット５１は、感光体ドラム２７、帯電器２９、及び転写ローラ３０等を備えている。感光体ドラム２７は、現像ローラ３１と対向配置されている。感光体ドラム２７は、筒状のドラム本体と、そのドラム本体の軸心に、接地された金属製のドラム軸２７ａとを含んでいる。ドラム本体の表面には、正帯電性の感光層が形成されている。また、感光体ドラム２７の上方には、レーザビームの通路として露光窓が形成されている。 The drum unit 51 includes a photosensitive drum 27, a charger 29, a transfer roller 30, and the like. The photosensitive drum 27 is arranged to face the developing roller 31 . The photosensitive drum 27 includes a cylindrical drum body and a metal drum shaft 27a grounded at the axis of the drum body. A positively charged photosensitive layer is formed on the surface of the drum body. Also, an exposure window is formed above the photosensitive drum 27 as a path for the laser beam.

帯電器２９は、感光体ドラム２７の上方に、感光体ドラム２７に接触しないように、感光体ドラム２７から所定間隔を空けて、感光体ドラム２７と対向配置されている。帯電器２９は、帯電ワイヤ２９ａとグリッド２９ｂとを含んでいる。帯電器２９は、帯電ワイヤ２９ａからの放電によって、グリッド２９ｂを介して感光体ドラム２７の表面を一様（例えば、正極性約７００Ｖ）に帯電させる。帯電ワイヤ２９ａには例えば、５ｋＶ～８ｋＶの帯電電圧が印加される。 The charger 29 is disposed above the photoreceptor drum 27 at a predetermined distance from the photoreceptor drum 27 so as not to come into contact with the photoreceptor drum 27 . Charger 29 includes a charging wire 29a and a grid 29b. The charger 29 uniformly charges the surface of the photosensitive drum 27 (for example, about 700 V to a positive polarity) through the grid 29b by discharging from the charging wire 29a. A charging voltage of, for example, 5 kV to 8 kV is applied to the charging wire 29a.

感光体ドラム２７の表面は、感光体ドラム２７の回転に伴って、まず、帯電器２９により一様に正帯電される。その後、帯電表面は、スキャナ部１６からのレーザビームの高速走査により露光され、画像データに基づく静電潜像が形成される。次いで、現像ローラ３１の回転により、現像ローラ３１の表面上に担持されかつ正極性に帯電されているトナーが感光体ドラム２７の表面上の静電潜像に供給され、静電潜像が現像される。 The surface of the photoreceptor drum 27 is first uniformly positively charged by the charger 29 as the photoreceptor drum 27 rotates. Thereafter, the charged surface is exposed by high-speed scanning of a laser beam from scanner section 16 to form an electrostatic latent image based on the image data. Next, the rotation of the developing roller 31 supplies the positively charged toner carried on the surface of the developing roller 31 to the electrostatic latent image on the surface of the photosensitive drum 27, and the electrostatic latent image is developed. be done.

転写ローラ３０は、金属製のローラ軸３０ａを有している。転写ローラ３０は、感光体ドラム２７の下方において、感光体ドラム２７と対向配置されている。ローラ軸３０ａには、例えば導電性のゴム材料からなるローラが被覆されている。 The transfer roller 30 has a metal roller shaft 30a. The transfer roller 30 is arranged below the photoreceptor drum 27 so as to face the photoreceptor drum 27 . The roller shaft 30a is covered with a roller made of, for example, a conductive rubber material.

定着部１８は、プロセスカートリッジ１７の後方下流側に設けられている。定着部１８は、加熱ローラ４１と、加熱ローラ４１を押圧する押圧ローラ４２とを含んでいる。そして、定着部１８では、シート３上に転写されたトナーが、シート３が加熱ローラ４１と押圧ローラ４２との間を通過する間に熱定着される。その後、シート３は、排紙ローラ４５に送られて、その排紙ローラ４５によって排紙トレイ４６上に排紙される。 The fixing section 18 is provided on the rear downstream side of the process cartridge 17 . The fixing section 18 includes a heating roller 41 and a pressing roller 42 that presses the heating roller 41 . In the fixing section 18 , the toner transferred onto the sheet 3 is thermally fixed while the sheet 3 passes between the heating roller 41 and the pressing roller 42 . After that, the sheet 3 is sent to the paper discharge rollers 45 and discharged onto the paper discharge tray 46 by the paper discharge rollers 45 .

図２は、画像形成装置１の高圧電源基板１０１、メイン基板１０２、第１接地部材１０４、及び第２接地部材１０５等の概略図である。図２において、紙面上側を前側、紙面下側を後側とする。画像形成装置１は、高圧電源基板１０１、メイン基板１０２、低圧電源基板１０３、第１接地部材１０４、第２接地部材１０５、及び第３接地部材１０６を備えている。 FIG. 2 is a schematic diagram of the high-voltage power supply board 101, the main board 102, the first grounding member 104, the second grounding member 105, etc. of the image forming apparatus 1. As shown in FIG. In FIG. 2, the upper side of the paper surface is the front side, and the lower side of the paper surface is the rear side. The image forming apparatus 1 includes a high-voltage power supply board 101 , a main board 102 , a low-voltage power supply board 103 , a first grounding member 104 , a second grounding member 105 and a third grounding member 106 .

高圧電源基板１０１は、第１接地部材１０４と電気的に接続されている。第１接地部材１０４は、高圧電源基板１０１のグランドレベルとなる基板（グランドＧＮＤ１）である。 The high voltage power supply board 101 is electrically connected to the first grounding member 104 . The first grounding member 104 is a substrate (ground GND1) that serves as the ground level of the high-voltage power supply substrate 101 .

メイン基板１０２は、第２接地部材１０５と電気的に接続されている。第２接地部材１０５は、メイン基板１０２のグランドレベルとなる基板（グランドＧＮＤ２）である。 The main board 102 is electrically connected to the second grounding member 105 . The second grounding member 105 is a substrate (ground GND2) that serves as the ground level of the main substrate 102 .

低圧電源基板１０３は、第３接地部材１０６と電気的に接続されている。第３接地部材１０６は、低圧電源基板１０３のグランドレベルとなる基板である。 The low voltage power supply board 103 is electrically connected to the third grounding member 106 . The third grounding member 106 is a substrate that serves as the ground level of the low-voltage power supply substrate 103 .

第１接地部材１０４と第２接地部材１０５とが電気的に接続されている。第１接地部材１０４と第３接地部材１０６とが電気的に接続されている。第３接地部材１０６は、図示しない商用電源から画像形成装置１に交流電圧を供給するためのプラグ１０７のグランドと電気的に接続されている。 The first grounding member 104 and the second grounding member 105 are electrically connected. The first grounding member 104 and the third grounding member 106 are electrically connected. The third grounding member 106 is electrically connected to the ground of a plug 107 for supplying AC voltage from a commercial power source (not shown) to the image forming apparatus 1 .

図３は、画像形成装置１の高圧電源基板１０１及びメイン基板１０２等の概略構成を示すブロック図である。 FIG. 3 is a block diagram showing a schematic configuration of the high-voltage power supply board 101, the main board 102, etc. of the image forming apparatus 1. As shown in FIG.

高圧電源基板１０１は、第１接地部材１０４（グランドＧＮＤ１）に接続されている。メイン基板１０２は、第２接地部材１０５（グランドＧＮＤ２）に接続されている。高圧電源基板１０１は、メイン基板１０２の電源２４Ｖから供給されている電力によって駆動している。 The high-voltage power supply substrate 101 is connected to the first ground member 104 (ground GND1). The main board 102 is connected to the second ground member 105 (ground GND2). The high-voltage power supply board 101 is driven by power supplied from the 24 V power supply of the main board 102 .

高圧電源基板１０１は、高圧電源基板１０１に入力される制御信号ＰＷＭに応じて画像形成部５に出力電圧Ｖｏｕｔを出力するものである。高圧電源基板１０１は、画像形成部５の感光体ドラム２７と、帯電器２９と、現像ローラ３１と、転写ローラ３０のそれぞれに対して、出力電圧Ｖｏｕｔを出力するものである。 The high-voltage power supply board 101 outputs an output voltage Vout to the image forming section 5 according to the control signal PWM input to the high-voltage power supply board 101 . The high-voltage power supply board 101 outputs an output voltage Vout to each of the photosensitive drum 27 , charger 29 , developing roller 31 and transfer roller 30 of the image forming section 5 .

高圧電源基板１０１は、出力電圧出力部１１１及びフィードバック信号出力部１１２を有している。出力電圧出力部１１１は、出力電圧出力部１１１に入力される制御信号ＰＷＭに応じて画像形成部５に出力電圧Ｖｏｕｔを出力するものである。フィードバック信号出力部１１２は、出力電圧出力部１１１が出力した出力電圧Ｖｏｕｔに応じたフィードバック信号ＦＢを出力するものである。このように、高圧電源基板１０１は、フィードバック信号出力部１１２により、出力電圧Ｖｏｕｔに応じたフィードバック信号ＦＢを出力するものである。 The high-voltage power supply board 101 has an output voltage output section 111 and a feedback signal output section 112 . The output voltage output section 111 outputs the output voltage Vout to the image forming section 5 according to the control signal PWM input to the output voltage output section 111 . The feedback signal output section 112 outputs a feedback signal FB according to the output voltage Vout output by the output voltage output section 111 . Thus, the high-voltage power supply board 101 outputs the feedback signal FB according to the output voltage Vout by the feedback signal output section 112 .

メイン基板１０２は、画像形成部５及び高圧電源基板１０１を制御するＣＰＵ（Central Processing Unit）６１を有している。メイン基板１０２は、ＣＰＵ６１により、フィードバック信号ＦＢに応じて制御信号ＰＷＭを高圧電源基板１０１に出力するフィードバック制御を実行するものである。メイン基板１０２は、高圧電源基板１０１へ制御信号ＰＷＭを出力し、高圧電源基板１０１からフィードバック信号ＦＢが入力されるものである。 The main board 102 has a CPU (Central Processing Unit) 61 that controls the image forming section 5 and the high-voltage power supply board 101 . The main board 102 executes feedback control by the CPU 61 to output the control signal PWM to the high-voltage power supply board 101 according to the feedback signal FB. The main board 102 outputs a control signal PWM to the high voltage power supply board 101 and receives a feedback signal FB from the high voltage power supply board 101 .

メイン基板１０２は、ＣＰＵ６１により、第１接地部材１０４のグランドレベルと第２接地部材１０５のグランドレベルとの電位差を取得し、取得した電位差によって補正された値を用いてフィードバック制御を実行する。これにより、メイン基板１０２は、当該電位差の影響を受けずに、高圧電源基板１０１に対するフィードバック制御を実行することができる。 The main substrate 102 acquires the potential difference between the ground level of the first grounding member 104 and the ground level of the second grounding member 105 by the CPU 61, and executes feedback control using the value corrected by the acquired potential difference. As a result, the main board 102 can perform feedback control on the high-voltage power supply board 101 without being affected by the potential difference.

また、メイン基板１０２は、ＣＰＵ６１により、画像形成部５によるシート３への画像形成時において、フィードバック信号ＦＢの値を前記の電位差によって補正し、補正されたフィードバック信号ＦＢに基づいて制御信号ＰＷＭを出力する。一方、高圧電源基板１０１の出力電圧出力部１１１が目標の出力電圧Ｖｏｕｔを出力する際のフィードバック信号ＦＢの値の所定範囲が予め定められている場合も考えられる。この場合、メイン基板１０２は、ＣＰＵ６１により、画像形成部５によるシート３への画像形成時において、この所定範囲を前記の電位差によって補正し、フィードバック信号ＦＢの値が補正された所定範囲となるように制御信号ＰＷＭを高圧電源基板１０１へ出力してもよい。 Further, when the image forming unit 5 forms an image on the sheet 3, the main substrate 102 corrects the value of the feedback signal FB by the potential difference, and outputs the control signal PWM based on the corrected feedback signal FB. Output. On the other hand, it is conceivable that the predetermined range of the value of the feedback signal FB is predetermined when the output voltage output section 111 of the high-voltage power supply substrate 101 outputs the target output voltage Vout. In this case, the CPU 61 causes the main substrate 102 to correct the predetermined range by the potential difference when the image forming section 5 forms an image on the sheet 3 so that the value of the feedback signal FB becomes the corrected predetermined range. Alternatively, the control signal PWM may be output to the high-voltage power supply board 101 at the same time.

メイン基板１０２は、ＣＰＵ６１により、画像形成部５のウォーミングアップを実行する場合において、前記の電位差を取得することが好ましい。 It is preferable that the main substrate 102 acquires the potential difference when the image forming section 5 is warmed up by the CPU 61 .

なお、画像形成装置１は、出力電圧出力部１１１、フィードバック信号出力部１１２、出力電圧Ｖｏｕｔ、制御信号ＰＷＭ、及びフィードバック信号ＦＢを含む制御系１１３を備えていると解釈することができる。画像形成装置１は、この制御系１１３を２つ以上、好ましくは３つ以上備えている。ＣＰＵ６１は、全ての制御系１１３を統括して制御する。図３には、画像形成装置１が、３つの制御系１１３を備えている例を示している。 Note that the image forming apparatus 1 can be interpreted as having a control system 113 including an output voltage output section 111, a feedback signal output section 112, an output voltage Vout, a control signal PWM, and a feedback signal FB. The image forming apparatus 1 has two or more, preferably three or more, control systems 113 . The CPU 61 centrally controls all the control systems 113 . FIG. 3 shows an example in which the image forming apparatus 1 has three control systems 113 .

第１接地部材１０４と第２接地部材１０５とが電気的に接続されているため、これらの間に抵抗Ｒが生じ、この抵抗Ｒに電流Ｉが流れる結果、第１接地部材１０４のグランドレベルと第２接地部材１０５のグランドレベルとの間に電位差が生じるおそれがある。 Since the first grounding member 104 and the second grounding member 105 are electrically connected, a resistance R is generated between them. A potential difference may occur with the ground level of the second grounding member 105 .

図４の（ａ）及び（ｂ）は、第１接地部材１０４のグランドレベルと第２接地部材１０５のグランドレベルとの間の電位差と、出力電圧Ｖｏｕｔとの関係を概略的に示すブロック図である。図４の（ａ）及び（ｂ）においては、図示及び説明を簡潔にするために、１つの制御系１１３に関して図示及び説明を行う。 4A and 4B are block diagrams schematically showing the relationship between the potential difference between the ground level of the first grounding member 104 and the ground level of the second grounding member 105 and the output voltage Vout. be. In FIGS. 4A and 4B, one control system 113 is illustrated and described for simplicity of illustration and description.

図４の（ａ）は、高圧電源基板１０１が出力電圧Ｖｏｕｔを出力していない場合に相当する。図４の（ｂ）は、高圧電源基板１０１が出力電圧Ｖｏｕｔを出力している場合に相当する。高圧電源基板１０１が出力電圧Ｖｏｕｔを出力しているときに抵抗Ｒに流れる電流Ｉｂの値は、高圧電源基板１０１が出力電圧Ｖｏｕｔを出力していないときに抵抗Ｒに流れる電流Ｉａの値よりも大きい。このため、第１接地部材１０４のグランドレベルと第２接地部材１０５のグランドレベルとの間の電位差は、高圧電源基板１０１が出力電圧Ｖｏｕｔを出力していないときより、高圧電源基板１０１が出力電圧Ｖｏｕｔを出力しているときのほうが大きい。 FIG. 4A corresponds to the case where the high-voltage power supply board 101 does not output the output voltage Vout. FIG. 4B corresponds to the case where the high-voltage power supply board 101 outputs the output voltage Vout. The value of the current Ib flowing through the resistor R when the high voltage power supply board 101 outputs the output voltage Vout is higher than the value of the current Ia flowing through the resistor R when the high voltage power supply board 101 does not output the output voltage Vout. big. Therefore, the potential difference between the ground level of the first grounding member 104 and the ground level of the second grounding member 105 is greater than when the high voltage power supply substrate 101 does not output the output voltage Vout. It is larger when Vout is being output.

図５は、画像形成装置１のＣＰＵ６１及び制御系１１３の一例を示す回路図である。 FIG. 5 is a circuit diagram showing an example of the CPU 61 and the control system 113 of the image forming apparatus 1. As shown in FIG.

ＣＰＵ６１には、帯電電圧Ｖｃｈｇを生成し出力する第１高圧電源回路６２と、接続ライン９０、帯電ワイヤ２９ａ及びグリッド２９ｂを介して流れるグリッド電流Ｉｇｒに応じたグリッドフィードバック信号Ｓ３を出力するグリッド信号出力回路８４とが接続されている。第１高圧電源回路６２は、接続ライン９０を介してプロセスカートリッジ１７に接続されている。 The CPU 61 includes a first high-voltage power supply circuit 62 for generating and outputting a charging voltage Vchg, and a grid signal output for outputting a grid feedback signal S3 corresponding to a grid current Igr flowing through the connection line 90, the charging wire 29a and the grid 29b. A circuit 84 is connected. The first high voltage power supply circuit 62 is connected to the process cartridge 17 via a connection line 90 .

グリッド信号出力回路８４は、例えば２つの分圧抵抗８４ａ及び８４ｂによって構成されている。グリッド信号出力回路８４は、その分圧比に応じて、グリッドフィードバック信号Ｓ３を検出する。 The grid signal output circuit 84 is composed of, for example, two voltage dividing resistors 84a and 84b. The grid signal output circuit 84 detects the grid feedback signal S3 according to the voltage division ratio.

第１高圧電源回路６２は、ＣＰＵ６１のＰＷＭ（Pulse Width Modulation）制御によって、グリッド電流Ｉｇｒが一定の電流となるように定電流制御される。 The first high-voltage power supply circuit 62 is constant current controlled by PWM (Pulse Width Modulation) control of the CPU 61 so that the grid current Igr is a constant current.

第１高圧電源回路６２は、ＰＷＭ信号平滑回路７０、トランスドライブ回路７１、昇圧・平滑整流回路７２、及び補助巻線電圧検出回路７３を含んでいる。 The first high-voltage power supply circuit 62 includes a PWM signal smoothing circuit 70 , a transformer drive circuit 71 , a boost/smoothing rectification circuit 72 , and an auxiliary winding voltage detection circuit 73 .

ＰＷＭ信号平滑回路７０は、ＣＰＵ６１のＰＷＭポート６１ａからのＰＷＭ信号である第１制御信号Ｓ１を平滑し、平滑された第１制御信号Ｓ１をトランスドライブ回路７１に提供する。トランスドライブ回路７１は、平滑された第１制御信号Ｓ１に基づき、昇圧・平滑整流回路７２の１次側巻線７５ｂに発振電流を流す。 The PWM signal smoothing circuit 70 smoothes the first control signal S 1 , which is a PWM signal from the PWM port 61 a of the CPU 61 , and provides the smoothed first control signal S 1 to the transformer drive circuit 71 . The transformer drive circuit 71 causes an oscillating current to flow through the primary winding 75b of the boost/smoothing rectifier circuit 72 based on the smoothed first control signal S1.

昇圧・平滑整流回路７２は、トランス７５、ダイオード７６、及び平滑コンデンサ７７等を備えている。トランス７５は、２次側巻線７５ａ、１次側巻線７５ｂ、及び補助巻線７５ｃを備えている。２次側巻線７５ａの一端は、ダイオード７６を介して接続ライン９０に接続されている。一方、２次側巻線７５ａの他端は、接地されている。また、平滑コンデンサ７７及び抵抗７８がそれぞれ２次側巻線７５ａに並列に接続されている。 The boost/smoothing rectifier circuit 72 includes a transformer 75, a diode 76, a smoothing capacitor 77, and the like. The transformer 75 has a secondary winding 75a, a primary winding 75b, and an auxiliary winding 75c. One end of the secondary winding 75 a is connected to the connection line 90 via the diode 76 . On the other hand, the other end of the secondary winding 75a is grounded. A smoothing capacitor 77 and a resistor 78 are connected in parallel to the secondary winding 75a.

１次側巻線７５ｂの電圧は、昇圧・平滑整流回路７２において昇圧及び整流される。第１高圧電源回路６２に接続された帯電器２９の帯電ワイヤ２９ａに１次側巻線７５ｂの電圧が昇圧及び整流された帯電電圧Ｖｃｈｇが印加される。 The voltage of the primary winding 75b is boosted and rectified by the boost/smoothing rectifier circuit 72. FIG. A charging voltage Vchg obtained by boosting and rectifying the voltage of the primary winding 75b is applied to the charging wire 29a of the charger 29 connected to the first high-voltage power supply circuit 62 .

補助巻線電圧検出回路７３は、昇圧・平滑整流回路７２のトランス７５の補助巻線７５ｃと、ＣＰＵ６１とに接続されている。補助巻線電圧検出回路７３は、第１高圧電源回路６２による帯電動作時において、補助巻線７５ｃに発生する第１フィードバック電圧Ｖｄを整流して、検出信号Ｓ２を検出する。そして、補助巻線電圧検出回路７３は、検出信号Ｓ２をＣＰＵ６１のＡ／Ｄポート６１ｂに出力する。 The auxiliary winding voltage detection circuit 73 is connected to the auxiliary winding 75 c of the transformer 75 of the step-up/smoothing rectifier circuit 72 and the CPU 61 . The auxiliary winding voltage detection circuit 73 rectifies the first feedback voltage Vd generated in the auxiliary winding 75c during the charging operation by the first high voltage power supply circuit 62, and detects the detection signal S2. Then, the auxiliary winding voltage detection circuit 73 outputs the detection signal S2 to the A/D port 61b of the CPU61.

なお、第１高圧電源回路６２は、第１電圧出力回路６３と、第１フィードバック電圧出力回路６４とに分けることができる。 The first high voltage power supply circuit 62 can be divided into a first voltage output circuit 63 and a first feedback voltage output circuit 64 .

第１電圧出力回路６３は、ＰＷＭ信号平滑回路７０と、トランスドライブ回路７１と、補助巻線７５ｃを除く昇圧・平滑整流回路７２と、抵抗７８とを有している。第１電圧出力回路６３は、帯電電圧Ｖｃｈｇを帯電器２９に出力する。 The first voltage output circuit 63 has a PWM signal smoothing circuit 70 , a transformer drive circuit 71 , a boost/smoothing rectifier circuit 72 excluding the auxiliary winding 75 c , and a resistor 78 . The first voltage output circuit 63 outputs the charging voltage Vchg to the charger 29 .

第１フィードバック電圧出力回路６４は、昇圧・平滑整流回路７２の補助巻線７５ｃと、補助巻線電圧検出回路７３とを有している。第１フィードバック電圧出力回路６４は、帯電電圧Ｖｃｈｇに対応する検出信号Ｓ２をＣＰＵ６１に出力する。 The first feedback voltage output circuit 64 has an auxiliary winding 75 c of the step-up/smoothing rectification circuit 72 and an auxiliary winding voltage detection circuit 73 . The first feedback voltage output circuit 64 outputs to the CPU 61 a detection signal S2 corresponding to the charging voltage Vchg.

図２等に示した高圧電源基板１０１には、図５に示した第１高圧電源回路６２及びグリッド信号出力回路８４が設けられている。図２等に示したメイン基板１０２には、図５に示したＣＰＵ６１が設けられている。分圧抵抗８４ｂにおける分圧抵抗８４ａと反対側の端部、及び２次側巻線７５ａの他端は、第１接地部材１０４に接続されている。ＣＰＵ６１は、メイン基板１０２を介して第２接地部材１０５に接続されている。 The first high voltage power supply circuit 62 and the grid signal output circuit 84 shown in FIG. 5 are provided on the high voltage power supply substrate 101 shown in FIG. 2 and the like. The CPU 61 shown in FIG. 5 is provided on the main board 102 shown in FIG. 2 and the like. The end of the voltage dividing resistor 84 b opposite to the voltage dividing resistor 84 a and the other end of the secondary winding 75 a are connected to the first grounding member 104 . The CPU 61 is connected to the second grounding member 105 through the main board 102 .

図５の第１電圧出力回路６３が、図３等の出力電圧出力部１１１に相当する。図５の第１フィードバック電圧出力回路６４が、図３等のフィードバック信号出力部１１２に相当する。図５の帯電電圧Ｖｃｈｇが、図３等の出力電圧Ｖｏｕｔに相当する。図５の第１制御信号Ｓ１が、図３等の制御信号ＰＷＭに相当する。図５の検出信号Ｓ２が、図３等のフィードバック信号ＦＢに相当する。 The first voltage output circuit 63 in FIG. 5 corresponds to the output voltage output section 111 in FIG. 3 and the like. The first feedback voltage output circuit 64 in FIG. 5 corresponds to the feedback signal output section 112 in FIG. 3 and the like. The charging voltage Vchg in FIG. 5 corresponds to the output voltage Vout in FIG. 3 and the like. The first control signal S1 in FIG. 5 corresponds to the control signal PWM in FIG. 3 and the like. The detection signal S2 in FIG. 5 corresponds to the feedback signal FB in FIG. 3 and the like.

図６は、画像形成装置１のＣＰＵ６１及び制御系１１３の別の例を示す回路図である。 FIG. 6 is a circuit diagram showing another example of the CPU 61 and the control system 113 of the image forming apparatus 1. As shown in FIG.

バイアス印加回路３６０は、転写ローラ３０に対して、順転写動作時に順転写バイアス電圧Ｖｔｐを印加する。一方、バイアス印加回路３６０は、残存トナー除去時には逆バイアス電圧Ｖｔｎを印加する。また、バイアス印加回路３６０は、流入電流Ｉｉを引き起こす起因電圧の決定時、又は起因電圧を打ち消した状態において負荷抵抗を算出するために、逆バイアス電圧Ｖｂを印加する。 A bias application circuit 360 applies a forward transfer bias voltage Vtp to the transfer roller 30 during a forward transfer operation. On the other hand, the bias application circuit 360 applies a reverse bias voltage Vtn during residual toner removal. Further, the bias applying circuit 360 applies a reverse bias voltage Vb when determining the voltage causing the inflow current Ii or to calculate the load resistance in a state where the voltage causing the inflow is canceled.

バイアス印加回路３６０は、ＣＰＵ６１と、順転写バイアス電圧Ｖｔｐを生成する順転写バイアス印加回路３６２と、逆バイアス電圧Ｖｔｎ及びＶｂを生成する逆バイアス印加回路３６３とを備えている。なお、各バイアス印加回路３６２及び３６３は、転写ローラ３０のローラ軸３０ａに接続される接続ライン３９０に、順転写バイアス印加回路３６２及び逆バイアス印加回路３６３の順序で直列に接続されている。また、ＣＰＵ６１は、バイアス印加回路３６０の制御の他に、画像形成に係る画像形成装置１の各部の制御も行う。 The bias application circuit 360 includes a CPU 61, a forward transfer bias application circuit 362 that generates a forward transfer bias voltage Vtp, and a reverse bias application circuit 363 that generates reverse bias voltages Vtn and Vb. The bias application circuits 362 and 363 are connected in series to the connection line 390 connected to the roller shaft 30a of the transfer roller 30 in the order of the forward transfer bias application circuit 362 and the reverse bias application circuit 363. FIG. In addition to controlling the bias application circuit 360, the CPU 61 also controls each section of the image forming apparatus 1 related to image formation.

また、バイアス印加回路３６０は、接続ライン３９０に流れる電流値に応じた検出信号Ｓ３０３を出力する電流検出回路３８４を含んでいる。なお、バイアス印加回路３６０は、その他の高電圧、例えば帯電電圧等を印加するための回路を含んでいるが、その図示は省略されている。 The bias application circuit 360 also includes a current detection circuit 384 that outputs a detection signal S303 corresponding to the value of the current flowing through the connection line 390 . The bias application circuit 360 includes circuits for applying other high voltages, such as charging voltages, but the illustration thereof is omitted.

順転写バイアス印加回路３６２は、ＣＰＵ６１のＰＷＭ制御によって定電流制御され、逆バイアス印加回路３６３は、ＣＰＵ６１のＰＷＭ制御によって定電圧制御される。 The forward transfer bias application circuit 362 is under constant current control by the PWM control of the CPU 61 , and the reverse bias application circuit 363 is under constant voltage control by the PWM control of the CPU 61 .

順転写バイアス印加回路３６２は、高電圧かつ負電圧の発生回路であり、順転写ＰＷＭ信号平滑回路３７０、順転写トランスドライブ回路３７１、順転写昇圧・平滑整流回路３７２、及び順転写出力電圧検出回路３７３を含んでいる。 The forward transfer bias application circuit 362 is a high voltage and negative voltage generation circuit, and includes a forward transfer PWM signal smoothing circuit 370, a forward transfer transformer drive circuit 371, a forward transfer boost/smoothing rectification circuit 372, and a forward transfer output voltage detection circuit. 373 included.

順転写ＰＷＭ信号平滑回路３７０は、ＣＰＵ６１のＰＷＭポート３６１ａからのＰＷＭ信号Ｓ３０１を平滑し、平滑されたＰＷＭ信号Ｓ３０１を順転写トランスドライブ回路３７１に提供する。順転写トランスドライブ回路３７１は、平滑されたＰＷＭ信号Ｓ３０１に基づき、順転写昇圧・平滑整流回路３７２の１次側巻線３７５ｂに発振電流を流す。 Forward transfer PWM signal smoothing circuit 370 smoothes PWM signal S301 from PWM port 361 a of CPU 61 and provides the smoothed PWM signal S301 to forward transfer transformer drive circuit 371 . The forward transfer transformer drive circuit 371 causes an oscillating current to flow through the primary winding 375b of the forward transfer boost/smoothing rectification circuit 372 based on the smoothed PWM signal S301.

順転写昇圧・平滑整流回路３７２は、トランス３７５、ダイオード３７６、及び平滑コンデンサ３７７等を備えている。トランス３７５は、２次側巻線３７５ａ、１次側巻線３７５ｂ、及び補助巻線３７５ｃを備えている。２次側巻線３７５ａの一端は、ダイオード３７６を介して接続ライン３９０に接続されている。一方、２次側巻線３７５ａの他端は、逆バイアス印加回路３６３の出力端に共通接続されている。また、平滑コンデンサ３７７及び抵抗３７８がそれぞれ２次側巻線３７５ａに並列に接続されている。 The forward transfer boost/smoothing rectification circuit 372 includes a transformer 375, a diode 376, a smoothing capacitor 377, and the like. The transformer 375 has a secondary winding 375a, a primary winding 375b, and an auxiliary winding 375c. One end of the secondary winding 375 a is connected to the connection line 390 via the diode 376 . On the other hand, the other end of the secondary winding 375a is commonly connected to the output end of the reverse bias applying circuit 363. As shown in FIG. A smoothing capacitor 377 and a resistor 378 are connected in parallel to the secondary winding 375a.

１次側巻線３７５ｂの電圧は、順転写昇圧・平滑整流回路３７２において昇圧及び整流される。バイアス印加回路３６０の出力端Ａｔｍに接続された転写ローラ３０のローラ軸３０ａに、１次側巻線３７５ｂの電圧を昇圧及び整流した電圧である順転写バイアス電圧Ｖｔｐが印加される。 The voltage of the primary winding 375 b is stepped up and rectified in the forward transfer step-up/smoothing rectification circuit 372 . A forward transfer bias voltage Vtp obtained by boosting and rectifying the voltage of the primary winding 375b is applied to the roller shaft 30a of the transfer roller 30 connected to the output terminal Atm of the bias applying circuit 360. FIG.

順転写出力電圧検出回路３７３は、順転写昇圧・平滑整流回路３７２のトランス３７５の補助巻線３７５ｃと、ＣＰＵ６１とに接続されている。順転写出力電圧検出回路３７３は、順転写バイアス印加回路３６２による順転写動作時において、補助巻線３７５ｃの間で発生する出力電圧Ｖｑを検出して、その検出信号Ｓ３０２をＣＰＵ６１のＡ／Ｄポート３６１ｂに供給する。ＣＰＵ６１は、検出信号Ｓ３０２に基づいて、順転写バイアス電圧Ｖｔｐを検出する。 The forward transfer output voltage detection circuit 373 is connected to the auxiliary winding 375 c of the transformer 375 of the forward transfer boost/smoothing rectifier circuit 372 and the CPU 61 . The forward transfer output voltage detection circuit 373 detects the output voltage Vq generated between the auxiliary windings 375c during the forward transfer operation by the forward transfer bias application circuit 362, and outputs the detection signal S302 to the A/D port of the CPU 61. 361b. The CPU 61 detects the forward transfer bias voltage Vtp based on the detection signal S302.

逆バイアス印加回路３６３は、順転写バイアス印加回路３６２と同様に高電圧かつ正電圧の発生回路であり、逆バイアスＰＷＭ信号平滑回路３８０、逆バイアストランスドライブ回路３８１、及び逆バイアス昇圧・平滑整流回路３８２を含んでいる。 The reverse bias application circuit 363 is a high voltage and positive voltage generation circuit similar to the forward transfer bias application circuit 362, and includes a reverse bias PWM signal smoothing circuit 380, a reverse bias transformer drive circuit 381, and a reverse bias boost/smoothing rectification circuit. 382 included.

逆バイアスＰＷＭ信号平滑回路３８０は、ＣＰＵ６１のＰＷＭポート３６１ｄからのＰＷＭ信号Ｓ３０４を平滑し、平滑されたＰＷＭ信号Ｓ３０４を逆バイアストランスドライブ回路３８１に供給する。逆バイアストランスドライブ回路３８１は、平滑されたＰＷＭ信号Ｓ３０４に基づき、逆バイアス昇圧・平滑整流回路３８２の１次側巻線３８５ｂに発振電流を流す。 The reverse bias PWM signal smoothing circuit 380 smoothes the PWM signal S304 from the PWM port 361 d of the CPU 61 and supplies the smoothed PWM signal S304 to the reverse bias transformer drive circuit 381 . The reverse bias transformer drive circuit 381 causes an oscillating current to flow through the primary winding 385b of the reverse bias boost/smoothing rectifier circuit 382 based on the smoothed PWM signal S304.

逆バイアス昇圧・平滑整流回路３８２は、トランス３８５、ダイオード３８６、及び平滑コンデンサ３８７等を備えている。トランス３８５は、２次側巻線３８５ａ及び１次側巻線３８５ｂを備えている。２次側巻線３８５ａの一端は、ダイオード３８６を介して順転写バイアス印加回路３６２の２次側巻線３７５ａの他端に接続されている。一方、２次側巻線３８５ａの他端は、電流検出回路３８４の検出抵抗３８９を介して接地されている。また、この２次側巻線３８５ａに対し、平滑コンデンサ３８７及び抵抗３８８がそれぞれ並列に接続されている。また、抵抗３８８に直列接続された検出抵抗３８９が電流検出抵抗とされており、この検出抵抗３８９に流れる電流値に応じた検出信号Ｓ３０３がＣＰＵ６１のＡ／Ｄポート３６１ｃにフィードバックされる。 The reverse bias boost/smoothing rectification circuit 382 includes a transformer 385, a diode 386, a smoothing capacitor 387, and the like. The transformer 385 has a secondary winding 385a and a primary winding 385b. One end of the secondary winding 385a is connected to the other end of the secondary winding 375a of the forward transfer bias applying circuit 362 via the diode 386. FIG. On the other hand, the other end of the secondary winding 385a is grounded through the detection resistor 389 of the current detection circuit 384. FIG. A smoothing capacitor 387 and a resistor 388 are connected in parallel to the secondary winding 385a. A detection resistor 389 connected in series with the resistor 388 serves as a current detection resistor.

１次側巻線３８５ｂの電圧は、逆バイアス昇圧・平滑整流回路３８２において昇圧及び整流される。バイアス印加回路３６０の出力端Ａｔｍに接続された転写ローラ３０のローラ軸３０ａに、１次側巻線３８５ｂの電圧を昇圧及び整流した電圧である残存トナー除去用の逆バイアス電圧Ｖｔｎが印加される。さらに、逆バイアス印加回路３６３の出力電圧は、起因電圧の決定用、或いは起因電圧を打ち消すための逆バイアス電圧Ｖｂとして転写ローラ３０に印加される。 The voltage of the primary winding 385 b is stepped up and rectified in the reverse bias step-up/smoothing rectification circuit 382 . A reverse bias voltage Vtn for removing residual toner, which is obtained by boosting and rectifying the voltage of the primary winding 385b, is applied to the roller shaft 30a of the transfer roller 30 connected to the output terminal Atm of the bias application circuit 360. . Further, the output voltage of the reverse bias application circuit 363 is applied to the transfer roller 30 as the reverse bias voltage Vb for determining the cause voltage or canceling the cause voltage.

図２等に示した高圧電源基板１０１には、図６に示した順転写バイアス印加回路３６２、逆バイアス印加回路３６３、及び電流検出回路３８４が設けられている。図２等に示したメイン基板１０２には、図６に示したＣＰＵ６１が設けられている。検出抵抗３８９における抵抗３８８と反対側の端部は、第１接地部材１０４に接続されている。ＣＰＵ６１は、メイン基板１０２を介して第２接地部材１０５に接続されている。 The high-voltage power supply substrate 101 shown in FIG. 2 and the like is provided with the forward transfer bias application circuit 362, the reverse bias application circuit 363, and the current detection circuit 384 shown in FIG. The CPU 61 shown in FIG. 6 is provided on the main substrate 102 shown in FIG. 2 and the like. The end of the detection resistor 389 opposite to the resistor 388 is connected to the first grounding member 104 . The CPU 61 is connected to the second grounding member 105 through the main board 102 .

図６の順転写ＰＷＭ信号平滑回路３７０、順転写トランスドライブ回路３７１、補助巻線３７５ｃを除く順転写昇圧・平滑整流回路３７２、及び抵抗３７８が、図３等の出力電圧出力部１１１に相当する。図６の順転写昇圧・平滑整流回路３７２の補助巻線３７５ｃ及び順転写出力電圧検出回路３７３が、図３等のフィードバック信号出力部１１２に相当する。図６の順転写バイアス電圧Ｖｔｐが、図３等の出力電圧Ｖｏｕｔに相当する。図６のＰＷＭ信号Ｓ３０１が、図３等の制御信号ＰＷＭに相当する。図６の検出信号Ｓ３０２が、図３等のフィードバック信号ＦＢに相当する。 The forward transfer PWM signal smoothing circuit 370, the forward transfer transformer drive circuit 371, the forward transfer boost/smoothing rectifier circuit 372 excluding the auxiliary winding 375c, and the resistor 378 in FIG. 6 correspond to the output voltage output section 111 in FIG. 3 and the like. . The auxiliary winding 375c and the forward transfer output voltage detection circuit 373 of the forward transfer boost/smoothing rectification circuit 372 in FIG. 6 correspond to the feedback signal output section 112 in FIG. 3 and the like. The forward transfer bias voltage Vtp in FIG. 6 corresponds to the output voltage Vout in FIG. 3 and the like. The PWM signal S301 in FIG. 6 corresponds to the control signal PWM in FIG. 3 and the like. The detection signal S302 in FIG. 6 corresponds to the feedback signal FB in FIG. 3 and the like.

図７は、フィードバック信号ＦＢのＡＤ値の一例を示すタイミングチャートである。図８は、画像形成装置１の動作の流れを示すフローチャートである。図９は、オフセット値の取得の流れを示すフローチャートである。図１０は、画像形成時におけるフィードバック定電流制御の流れを示すフローチャートである。 FIG. 7 is a timing chart showing an example of AD values of the feedback signal FB. FIG. 8 is a flow chart showing the flow of operations of the image forming apparatus 1 . FIG. 9 is a flow chart showing the flow of obtaining the offset value. FIG. 10 is a flow chart showing the flow of feedback constant current control during image formation.

図７には、フィードバック信号ＦＢ＿ＧＲＩＤ及びＦＢ＿ＴＲＣＣＶという、２種類のフィードバック信号ＦＢについて、経過時間に対するＡＤ値の変化を示している。フィードバック信号ＦＢのＡＤ値とは、フィードバック信号ＦＢが、ＣＰＵ６１に入力されて得られたデジタル値である。 FIG. 7 shows changes in AD values with respect to elapsed time for two types of feedback signals FB, feedback signals FB_GRID and FB_TRCCV. The AD value of the feedback signal FB is a digital value obtained by inputting the feedback signal FB to the CPU 61 .

フィードバック信号ＦＢ＿ＧＲＩＤは、制御信号ＰＷＭに応じて出力電圧出力部１１１が画像形成部５の帯電器２９に対して出力する出力電圧Ｖｏｕｔに応じて、フィードバック信号出力部１１２が出力したフィードバック信号ＦＢである。フィードバック信号ＦＢ＿ＧＲＩＤは、第１フィードバック信号の一例である。当該出力電圧出力部１１１は第１出力電圧出力部に対応し、当該出力電圧Ｖｏｕｔは第１出力電圧に対応し、当該フィードバック信号出力部１１２は第１フィードバック信号出力部に対応する。 The feedback signal FB_GRID is the feedback signal FB output by the feedback signal output unit 112 according to the output voltage Vout output by the output voltage output unit 111 to the charger 29 of the image forming unit 5 according to the control signal PWM. . Feedback signal FB_GRID is an example of a first feedback signal. The output voltage output section 111 corresponds to the first output voltage output section, the output voltage Vout corresponds to the first output voltage, and the feedback signal output section 112 corresponds to the first feedback signal output section.

フィードバック信号ＦＢ＿ＴＲＣＣＶは、制御信号ＰＷＭに応じて出力電圧出力部１１１が画像形成部５の転写ローラ３０に対して出力する出力電圧Ｖｏｕｔに応じて、フィードバック信号出力部１１２が出力したフィードバック信号ＦＢである。フィードバック信号ＦＢ＿ＴＲＣＣＶは、第２フィードバック信号の一例である。当該出力電圧出力部１１１は第２出力電圧出力部に対応し、当該出力電圧Ｖｏｕｔは第２出力電圧に対応し、当該フィードバック信号出力部１１２は第２フィードバック信号出力部に対応する。 The feedback signal FB_TRCCV is the feedback signal FB output by the feedback signal output unit 112 according to the output voltage Vout output by the output voltage output unit 111 to the transfer roller 30 of the image forming unit 5 according to the control signal PWM. . Feedback signal FB_TRCCV is an example of a second feedback signal. The output voltage output section 111 corresponds to the second output voltage output section, the output voltage Vout corresponds to the second output voltage, and the feedback signal output section 112 corresponds to the second feedback signal output section.

画像形成装置１の電源がオン状態となる（ＳＴ０）。なお、ステップＳＴ０の前において、フィードバック信号ＦＢ＿ＧＲＩＤのＡＤ値は０であり、フィードバック信号ＦＢ＿ＴＲＣＣＶのＡＤ値は０である。 The power of the image forming apparatus 1 is turned on (ST0). Note that the AD value of the feedback signal FB_GRID is 0 and the AD value of the feedback signal FB_TRCCV is 0 before step ST0.

画像形成装置１は、画像形成部５のウォーミングアップの実行を開始する（ＳＴ１）。ＣＰＵ６１は、下記ステップＳＴ２０～ＳＴ２ｊに示す要領で、オフセット値の取得を行う（ＳＴ２）。 The image forming apparatus 1 starts warming up the image forming section 5 (ST1). The CPU 61 acquires the offset value in the manner shown in steps ST20 to ST2j below (ST2).

オフセット値の取得が開始される（ＳＴ２０）と、ＣＰＵ６１は、高圧電源基板１０１をオン状態とする（ＳＴ２１）。ステップＳＴ２１を実行する時点（図７及び９中、丸数字の「１」参照）において、フィードバック信号ＦＢ＿ＧＲＩＤのＡＤ値は（０＋Ａ）に相当するＡＧであり、フィードバック信号ＦＢ＿ＴＲＣＣＶのＡＤ値は０より大きいＢ_ｏｆｆである。 When the acquisition of the offset value is started (ST20), the CPU 61 turns on the high-voltage power supply board 101 (ST21). At the time when step ST21 is executed (see the circled number "1" in FIGS. 7 and 9), the AD value of the feedback signal FB_GRID is AG corresponding to (0+A), and the AD value of the feedback signal FB_TRCCV is greater than 0. B _off .

ステップＳＴ２１から所定時間が経過（ＳＴ２２）した後、ＣＰＵ６１は、フィードバック信号ＦＢ＿ＧＲＩＤ及びＦＢ＿ＴＲＣＣＶを取得する（ＳＴ２３）。ステップＳＴ２３で取得されたフィードバック信号ＦＢ＿ＧＲＩＤは、出力前第１フィードバック信号の一例である。ステップＳＴ２３で取得されたフィードバック信号ＦＢ＿ＴＲＣＣＶは、出力前第２フィードバック信号の一例である。このとき、ＣＰＵ６１は、フィードバック信号ＦＢ＿ＧＲＩＤ及びＦＢ＿ＴＲＣＣＶを、それぞれ、前述した第１フィードバック信号出力部及び第２フィードバック信号出力部から取得する。 After a predetermined time has passed since step ST21 (ST22), the CPU 61 acquires the feedback signals FB_GRID and FB_TRCCV (ST23). The feedback signal FB_GRID obtained in step ST23 is an example of the pre-output first feedback signal. The feedback signal FB_TRCCV obtained in step ST23 is an example of the pre-output second feedback signal. At this time, the CPU 61 obtains the feedback signals FB_GRID and FB_TRCCV from the above-described first feedback signal output section and second feedback signal output section, respectively.

ＣＰＵ６１は、数値Ａに、ステップＳＴ２３で取得したフィードバック信号ＦＢ＿ＧＲＩＤのＡＤ値であるＡＧを代入する。ＣＰＵ６１は、数値Ｂ_ｏｆｆに、ステップＳＴ２３で取得したフィードバック信号ＦＢ＿ＴＲＣＣＶのＡＤ値であるＢ_ｏｆｆを代入する（ＳＴ２４）。 The CPU 61 substitutes AG, which is the AD value of the feedback signal FB_GRID obtained in step ST23, for the numerical value A. The CPU 61 substitutes _Boff , which is the AD value of the feedback signal _{FB_TRCCV} obtained in step ST23, for the numerical value Boff (ST24).

ステップＳＴ２１の後、ステップＳＴ２５までの間は、ＣＰＵ６１は、前述した第１出力電圧出力部及び第２出力電圧出力部に対して制御信号ＰＷＭをそれぞれ出力しない状態を維持する。 After step ST21 until step ST25, the CPU 61 maintains a state in which the control signal PWM is not output to the first output voltage output section and the second output voltage output section.

ＣＰＵ６１は、制御信号ＰＷＭを、第１出力電圧出力部である出力電圧出力部１１１に出力する。制御信号ＰＷＭが入力された第１出力電圧出力部である出力電圧出力部１１１は、帯電器２９に対して、出力電圧ＶｏｕｔであるＶｃｈｇ（ＣＨＧ）を出力する（ＳＴ２５）。ステップＳＴ２５の開始時点（図７及び９中、丸数字の「２」参照）まで、フィードバック信号ＦＢ＿ＧＲＩＤのＡＤ値はＡＧであり、フィードバック信号ＦＢ＿ＴＲＣＣＶのＡＤ値はＢ_ｏｆｆである。 The CPU 61 outputs the control signal PWM to the output voltage output section 111, which is the first output voltage output section. The output voltage output section 111, which is the first output voltage output section to which the control signal PWM is input, outputs Vchg (CHG), which is the output voltage Vout, to the charger 29 (ST25). The AD value of the feedback signal FB_GRID is AG and the AD value of the feedback signal _{FB_TRCCV} is Boff until the start of step ST25 (see circled number "2" in FIGS. 7 and 9).

なお、高圧電源基板１０１は、帯電器２９に出力電圧Ｖｏｕｔを出力するのと同時に、現像ローラ３１に出力電圧Ｖｏｕｔを出力してもよい。 The high-voltage power supply board 101 may output the output voltage Vout to the developing roller 31 at the same time as outputting the output voltage Vout to the charger 29 .

ステップＳＴ２５から所定時間経過（ＳＴ２６）した後、ＣＰＵ６１は、流入電流Ｉｉ（図６参照）を検出する（ＳＴ２７）。 After a lapse of a predetermined time (ST26) from step ST25, the CPU 61 detects the inflow current Ii (see FIG. 6) (ST27).

ＣＰＵ６１は、流入電流Ｉｉが所定の閾値Ｉｔｈ１以下であるか否かを判定する（ＳＴ２８）。なお、閾値Ｉｔｈ１は、順転写バイアス印加回路３６２（図６参照）の起動動作に影響を与えない流入電流Ｉｉの値として、事前に実験等によって決定される。流入電流Ｉｉが閾値Ｉｔｈ１以下でない（ＳＴ２８においてＮＯである）場合、ＣＰＵ６１は、現在の逆バイアス電圧Ｖｓに所定の増量電圧ΔＶａｄ（例えば１００Ｖ）を加算して新たな逆バイアス電圧の値Ｖｓを設定する（ＳＴ２９）。なお、逆バイアス電圧Ｖｓとは、逆バイアス印加回路３６３（図６参照）が出力し、トナー像の転写時に転写ローラ３０のローラ軸３０ａに印加される電圧である。 The CPU 61 determines whether or not the inflow current Ii is equal to or less than a predetermined threshold value Ith1 (ST28). It should be noted that the threshold value Ith1 is determined in advance by experiments or the like as the value of the inflow current Ii that does not affect the startup operation of the forward transfer bias application circuit 362 (see FIG. 6). If the inflow current Ii is not equal to or less than the threshold value Ith1 (NO in ST28), the CPU 61 adds a predetermined increased voltage ΔVad (for example, 100 V) to the current reverse bias voltage Vs to set a new reverse bias voltage value Vs. (ST29). The reverse bias voltage Vs is a voltage output by the reverse bias applying circuit 363 (see FIG. 6) and applied to the roller shaft 30a of the transfer roller 30 when the toner image is transferred.

流入電流Ｉｉが閾値Ｉｔｈ１以下である（ＳＴ２８においてＹＥＳである）場合、ＣＰＵ６１は、予め設定されている転写目標電流値Ｉｏをそのまま転写目標電流値として設定して（ＳＴ２ａ）、転写出力を開始する（ＳＴ２ｂ）。 If the inflow current Ii is equal to or less than the threshold value Ith1 (YES in ST28), the CPU 61 sets the preset transfer target current value Io as it is as the transfer target current value (ST2a), and starts transfer output. (ST2b).

ステップＳＴ２５の開始以後、ステップＳＴ２ｂの開始時点（図７及び９中、丸数字の「３」参照）までの間、フィードバック信号ＦＢ＿ＧＲＩＤのＡＤ値は、ＡＧからＡＨまで大きくなっている。また、この間、フィードバック信号ＦＢ＿ＴＲＣＣＶのＡＤ値は、Ｂ_ｏｆｆから、Ｂ_ｏｆｆ＋Ｂに相当するＢ_ｏｎまで大きくなっている。 After the start of step ST25, the AD value of the feedback signal FB_GRID increases from AG to AH until the start of step ST2b (see circled number "3" in FIGS. 7 and 9). During this period, the AD value of the feedback signal FB_TRCCV increases from B _off to B _on corresponding to B _off +B.

ＣＰＵ６１は、逆バイアス電圧Ｖｓの下限値Ｖｓｍｉｎを維持するように逆バイアス印加回路３６３を定電圧制御するとともに、順バイアス電圧Ｖａ１を印加して転写目標電流Ｉｏが得られるように、順転写バイアス印加回路３６２を定電流制御する（ＳＴ２ｃ）。 The CPU 61 performs constant voltage control on the reverse bias application circuit 363 so as to maintain the lower limit value Vsmin of the reverse bias voltage Vs, and applies the forward bias voltage Va1 to obtain the transfer target current Io. Constant current control is applied to the circuit 362 (ST2c).

ＣＰＵ６１は、ステップＳＴ２ｃから所定時間経過するまで、ステップＳＴ２ｃを継続する（ＳＴ２ｄ）。ＣＰＵ６１は、ステップＳＴ２ｃから所定時間経過する（ＳＴ２ｄにおいてＹＥＳである）と、転写出力を停止する（ＳＴ２ｅ）。 The CPU 61 continues step ST2c until a predetermined time elapses from step ST2c (ST2d). When a predetermined time has passed since step ST2c (YES in ST2d), the CPU 61 stops the transfer output (ST2e).

ステップＳＴ２ｂの開始以後、ステップＳＴ２ｅの開始時点（図７及び９中、丸数字の「４」参照）までの間、フィードバック信号ＦＢ＿ＧＲＩＤのＡＤ値は、ＡＨである。また、この間、フィードバック信号ＦＢ＿ＴＲＣＣＶのＡＤ値は、Ｂ_ｏｎより大きいＢＨである。 The AD value of the feedback signal FB_GRID is AH from the start of step ST2b until the start of step ST2e (see circled number "4" in FIGS. 7 and 9). During this period, the AD value of the feedback signal _{FB_TRCCV} is BH larger than Bon.

ＣＰＵ６１は、再び、前述した第２フィードバック信号出力部からフィードバック信号ＦＢ＿ＴＲＣＣＶを取得する（ＳＴ２ｆ）。このとき、フィードバック信号ＦＢ＿ＴＲＣＣＶのＡＤ値は、ＢＨから下がっており、Ｂ_ｏｎである。一方、フィードバック信号ＦＢ＿ＧＲＩＤのＡＤ値は、引き続きＡＨである。これは、前述した第１出力電圧出力部に対して制御信号ＰＷＭを出力し、第２出力電圧出力部に対して制御信号ＰＷＭを出力しない状態である。この解釈によれば、ステップＳＴ２ｆで取得するフィードバック信号ＦＢ＿ＴＲＣＣＶのＡＤ値は、出力後第２フィードバック信号の一例である。 The CPU 61 again acquires the feedback signal FB_TRCCV from the second feedback signal output section (ST2f). At this time, the AD value of the feedback signal FB_TRCCV has decreased from BH and is B _on . On the other hand, the AD value of the feedback signal FB_GRID remains AH. This is a state in which the control signal PWM is output to the first output voltage output section and the control signal PWM is not output to the second output voltage output section. According to this interpretation, the AD value of the feedback signal FB_TRCCV obtained in step ST2f is an example of the post-output second feedback signal.

ＣＰＵ６１は、ステップＳＴ２ｆで取得したフィードバック信号ＦＢ＿ＴＲＣＣＶのＡＤ値から、ステップＳＴ２４にて得られた数値Ｂ_ｏｆｆを減算して、換言すれば（Ｂ_ｏｎ－Ｂ_ｏｆｆ）によって、数値Ｂを求める（ＳＴ２ｇ）。 The CPU 61 subtracts the numerical value B _off obtained in step ST24 from the AD value of the feedback signal FB_TRCCV obtained in step ST2f, in other words, obtains the numerical value B by (B _on −B _off ) (ST2g). .

ＣＰＵ６１は、制御信号ＰＷＭを、第１出力電圧出力部である出力電圧出力部１１１に出力することを停止する。第１出力電圧出力部である出力電圧出力部１１１は、帯電器２９に対して、出力電圧ＶｏｕｔであるＶｃｈｇを出力することを停止する（ＳＴ２ｈ）。ステップＳＴ２ｈ（図７及び９中、丸数字の「５」参照）以降、フィードバック信号ＦＢ＿ＧＲＩＤのＡＤ値は、ＡＧまで小さくなり、フィードバック信号ＦＢ＿ＴＲＣＣＶのＡＤ値は、Ｂ_ｏｆｆまで小さくなる。 The CPU 61 stops outputting the control signal PWM to the output voltage output section 111, which is the first output voltage output section. The output voltage output section 111, which is the first output voltage output section, stops outputting Vchg, which is the output voltage Vout, to the charger 29 (ST2h). After step ST2h (see the circled number "5" in FIGS. 7 and 9), the AD value of the feedback signal FB_GRID decreases to AG, and the AD value of the feedback signal _{FB_TRCCV} decreases to Boff.

そして、ＣＰＵ６１は、数値Ａと数値Ｂとを加算して、換言すれば、ＡＧ＋（Ｂ_ｏｎ－Ｂ_ｏｆｆ）によって、オフセット値を求める（ＳＴ２ｉ）。ステップＳＴ２ｉで行う演算は、（１）ＡＤ値がＢ_ｏｎである出力後第２フィードバック信号の値と、ＡＤ値がＢ_ｏｆｆである出力前第２フィードバック信号の値との差と、（２）ＡＤ値がＡＧである出力前第１フィードバック信号の値と、を加算することであると解釈することができる。当該オフセット値を求めることで、オフセット値の取得を終了とする（ＳＴ２ｊ）。 Then, the CPU 61 adds the numerical value A and the numerical value B, in other words, obtains the offset value by AG+(B _on −B _off ) (ST2i). The calculation performed in step ST2i consists of (1) the difference between the value of the post-output second feedback signal whose AD value is B- _on and the value of the pre-output second feedback signal whose AD value is B- _off , and (2) and the value of the pre-output first feedback signal whose AD value is AG. Obtaining the offset value ends the acquisition of the offset value (ST2j).

ステップＳＴ２で取得したオフセット値が、前述した第１接地部材１０４のグランドレベルと第２接地部材１０５のグランドレベルとの電位差に相当する。 The offset value acquired in step ST2 corresponds to the potential difference between the ground level of the first grounding member 104 and the ground level of the second grounding member 105 described above.

前記の構成によれば、第１及び第２出力電圧出力部のいずれもが出力電圧Ｖｏｕｔが出力しない状態において、出力前第１フィードバック信号値を取得することで、第１及び第２出力電圧出力部のいずれもが出力電圧Ｖｏｕｔを出力しない状態におけるグランドレベルの電位差を取得することができる。 According to the above configuration, the first and second output voltage outputs are obtained by obtaining the pre-output first feedback signal value in a state in which neither the first nor the second output voltage output section outputs the output voltage Vout. It is possible to obtain the ground level potential difference in a state where none of the units outputs the output voltage Vout.

そして、第１及び第２出力電圧出力部のうち第２出力電圧出力部が出力電圧Ｖｏｕｔを出力しない状態において、出力後第２フィードバック信号値を取得することで、第１出力電圧出力部が出力電圧Ｖｏｕｔを出力する状態におけるグランドレベルの電位差を取得することができる。 Then, in a state in which the second output voltage output unit of the first and second output voltage output units does not output the output voltage Vout, the second output voltage output unit outputs It is possible to obtain the potential difference of the ground level in the state of outputting the voltage Vout.

ＣＰＵ６１が高圧電源基板１０１のフィードバック制御を実行する際、フィードバック信号（又は所定範囲）を、取得したグランドレベルの電位差を用いて適切に補正することができる。 When the CPU 61 performs feedback control of the high-voltage power supply board 101, the feedback signal (or the predetermined range) can be appropriately corrected using the acquired ground level potential difference.

また、高圧電源基板１０１が、第１出力電圧出力部及び第２出力電圧出力部を含む３以上の複数の出力電圧出力部１１１を有している場合もある。この場合、メイン基板１０２は、複数の出力電圧出力部１１１に対してそれぞれ制御信号ＰＷＭを出力しない状態において、第１フィードバック信号出力部から、出力前第１フィードバック信号を取得し、第２フィードバック信号出力部から、出力前第２フィードバック信号を取得し、第２出力電圧出力部を除く出力電圧出力部１１１に対して制御信号ＰＷＭを出力し、第２出力電圧出力部に対して制御信号ＰＷＭを出力しない状態において、第２フィードバック信号出力部から、出力後第２フィードバック信号を取得し、（１）出力後第２フィードバック信号の値と出力前第２フィードバック信号の値との差と、（２）出力前第１フィードバック信号の値と、を加算した値から、前記電位差を取得してもよい。すなわち、第１出力電圧出力部及び第２出力電圧出力部のいずれもを有していない制御系１１３については、第１出力電圧出力部を有している制御系１１３と同じ要領で、制御信号ＰＷＭの出力タイミングを決めればよい。 In some cases, the high-voltage power supply board 101 has three or more output voltage output sections 111 including a first output voltage output section and a second output voltage output section. In this case, the main board 102 acquires the pre-output first feedback signal from the first feedback signal output section in a state in which the control signal PWM is not output to each of the plurality of output voltage output sections 111, and the second feedback signal is obtained from the first feedback signal output section. A pre-output second feedback signal is acquired from the output unit, the control signal PWM is output to the output voltage output unit 111 excluding the second output voltage output unit, and the control signal PWM is supplied to the second output voltage output unit. In the non-output state, the post-output second feedback signal is acquired from the second feedback signal output unit, and (1) the difference between the value of the post-output second feedback signal and the value of the pre-output second feedback signal; ) and the value of the first feedback signal before output may be used to obtain the potential difference. That is, for the control system 113 having neither the first output voltage output section nor the second output voltage output section, the control signal What is necessary is just to decide the output timing of PWM.

前記の構成によれば、３以上の出力電圧出力部１１１のうち、１つのみ出力電圧Ｖｏｕｔを出力しない状態において、電位差を取得するため、より正確に電位差を取得することができる。 According to the above configuration, the potential difference is obtained in a state in which only one of the three or more output voltage output units 111 does not output the output voltage Vout, so the potential difference can be obtained more accurately.

図１に示すとおり、画像形成部５は、感光体ドラム２７と、感光体ドラム２７を帯電させるための帯電器２９と、感光体ドラム２７にトナー（現像剤）を供給するための現像ローラ３１と、感光体ドラム２７の表面に形成されたトナー像（現像剤像）を感光体ドラム２７との間を通過するシート３に転写する転写ローラ３０と、を備えている。高圧電源基板１０１が、第１出力電圧出力部及び第２出力電圧出力部に加え、制御信号ＰＷＭに応じて画像形成部５に第３出力電圧を出力する第３出力電圧出力部を含む３以上の複数の出力電圧出力部１１１を有している場合、以下のことが言える。第１出力電圧出力部は、帯電器２９に第１出力電圧を出力し、第２出力電圧出力部は、転写ローラ３０に第２出力電圧を出力する。更に、第３出力電圧出力部は、現像ローラ３１に第３出力電圧を出力することが考えられる。 As shown in FIG. 1, the image forming unit 5 includes a photosensitive drum 27, a charger 29 for charging the photosensitive drum 27, and a developing roller 31 for supplying toner (developer) to the photosensitive drum 27. and a transfer roller 30 for transferring a toner image (developer image) formed on the surface of the photoreceptor drum 27 to the sheet 3 passing between the photoreceptor drum 27 and the transfer roller 30 . The high-voltage power supply board 101 includes three or more output voltage output units including a first output voltage output unit, a second output voltage output unit, and a third output voltage output unit that outputs a third output voltage to the image forming unit 5 according to the control signal PWM. , the following can be said. The first output voltage output section outputs a first output voltage to the charger 29 , and the second output voltage output section outputs a second output voltage to the transfer roller 30 . Furthermore, it is conceivable that the third output voltage output section outputs the third output voltage to the developing roller 31 .

ステップＳＴ２の終了後、画像形成部５のウォーミングアップが終了する（ＳＴ３においてＹＥＳである）と、ＣＰＵ６１は、印字命令の有無を判定する（ＳＴ４）。ステップＳＴ３の後、ステップＳＴ４においてＹＥＳと判定されるまでの期間は、図７によれば画像形成装置１の待機期間に相当する。当該待機期間において、フィードバック信号ＦＢ＿ＧＲＩＤのＡＤ値はＡＧであり、フィードバック信号ＦＢ＿ＴＲＣＣＶのＡＤ値はＢ_ｏｆｆである。 After the end of step ST2, when the warm-up of the image forming section 5 ends (YES in ST3), the CPU 61 determines whether or not there is a print command (ST4). The period after step ST3 until YES is determined in step ST4 corresponds to the standby period of the image forming apparatus 1 according to FIG. In the standby period, the AD value of the feedback signal FB_GRID is AG, and the AD value of the feedback signal _{FB_TRCCV} is Boff.

印字命令がある（ＳＴ４においてＹＥＳである）場合、ＣＰＵ６１は、フィードバック信号ＦＢ＿ＧＲＩＤ、ＦＢ＿ＴＲＣＣＶ、及びＦＢ＿ＴＲＣＣ、更には現像ローラ３１からのフィードバック信号であるＦＢ＿ＤＥＶを含むフィードバック信号に対して、ステップＳＴ２ｉにて求められたオフセット値を設定し（ＳＴ５）、設定したオフセット値を用いたフィードバック制御を行いつつ画像形成を行う（ＳＴ６）。図７によれば、画像形成装置１の印字期間において、フィードバック信号ＦＢ＿ＧＲＩＤのＡＤ値及びＦＢ＿ＴＲＣＣＶのＡＤ値の各々に対して、オフセット値、すなわち数値Ａと数値Ｂとの和に相当する値が減算されている。 If there is a print command (YES in ST4), the CPU 61 obtains the feedback signals FB_GRID, FB_TRCCV, FB_TRCC, and the feedback signals including FB_DEV, which is the feedback signal from the developing roller 31, in step ST2i. The offset value obtained is set (ST5), and image formation is performed while performing feedback control using the set offset value (ST6). According to FIG. 7, during the printing period of the image forming apparatus 1, the AD value of the feedback signal FB_GRID and the AD value of FB_TRCCV are each subtracted by an offset value, that is, a value corresponding to the sum of the numerical value A and the numerical value B. It is

具体例を挙げると、ステップＳＴ６においてＣＰＵ６１は、下記ステップＳＴ６０～ＳＴ６７に示す要領で、画像形成時におけるフィードバック定電流制御を行う。 As a specific example, in step ST6, the CPU 61 performs feedback constant current control during image formation in the manner shown in steps ST60 to ST67 below.

オフセット値の設定が開始される（ＳＴ６０）と、ＣＰＵ６１は、制御信号ＰＷＭ－ＴＲＣＣを出力する（ＳＴ６１）。制御信号ＰＷＭ－ＴＲＣＣは、ＰＷＭ信号Ｓ３０１（図６参照）に相当する。ＣＰＵ６１は、フィードバック信号ＦＢ＿ＴＲＣＣを取得する（ＳＴ６２）。フィードバック信号ＦＢ＿ＴＲＣＣは、検出信号Ｓ３０３（図６参照）に相当する。 When the setting of the offset value is started (ST60), the CPU 61 outputs the control signal PWM-TRCC (ST61). The control signal PWM-TRCC corresponds to the PWM signal S301 (see FIG. 6). The CPU 61 acquires the feedback signal FB_TRCC (ST62). The feedback signal FB_TRCC corresponds to the detection signal S303 (see FIG. 6).

ＣＰＵ６１は、フィードバック信号ＦＢ＿ＴＲＣＣのＡＤ値から、オフセット値すなわち数値Ａと数値Ｂとの和に相当する値を減算して、補正ＦＢ＿ＴＲＣＣを求める（ＳＴ６３）。 The CPU 61 subtracts the offset value, that is, the value corresponding to the sum of the numerical value A and the numerical value B, from the AD value of the feedback signal FB_TRCC to obtain the corrected FB_TRCC (ST63).

ＣＰＵ６１は、補正ＦＢ＿ＴＲＣＣが、目標電流範囲内であるか、すなわち「目標電流－α≦補正ＦＢ＿ＴＲＣＣ≦目標電流＋α」であるか否かを判定する（ＳＴ６４）。補正ＦＢ＿ＴＲＣＣが目標電流範囲内でない（ＳＴ６４においてＮＯである）場合、ＣＰＵ６１は、目標電流範囲内の補正ＦＢ＿ＴＲＣＣを得ることを目的として、制御信号ＰＷＭ－ＴＲＣＣを変更する（ＳＴ６５）。 The CPU 61 determines whether or not the corrected FB_TRCC is within the target current range, that is, whether or not "target current-α≦corrected FB_TRCC≦target current+α" (ST64). If the corrected FB_TRCC is not within the target current range (NO in ST64), the CPU 61 changes the control signal PWM-TRCC for the purpose of obtaining the corrected FB_TRCC within the target current range (ST65).

転写出力が終了されていない（ＳＴ６６においてＮＯである）場合、ステップＳＴ６２に移行する。転写出力が終了されている（ＳＴ６６においてＹＥＳである）場合、ＣＰＵ６１は、画像形成時におけるフィードバック定電流制御を終了する（ＳＴ６７）。 If the transfer output is not completed (NO in ST66), the process proceeds to step ST62. If the transfer output has ended (YES in ST66), the CPU 61 ends feedback constant current control during image formation (ST67).

画像形成の終了後、ＣＰＵ６１は、印字が終了しているか否かを判定する（ＳＴ７）。印字が終了していない（ＳＴ７においてＮＯである）間、ステップＳＴ７を繰り返す。印字が終了している（ＳＴ７においてＹＥＳである）場合、ステップＳＴ４に移行する。 After the image formation is completed, the CPU 61 determines whether printing is completed (ST7). While printing is not completed (NO in ST7), step ST7 is repeated. If printing has ended (YES in ST7), the process proceeds to step ST4.

印字命令がない（ＳＴ４においてＮＯである）場合であって、画像形成装置１の電源がオフでない（ＳＴ８においてＮＯである）場合、ＣＰＵ６１は、直近のステップＳＴ２又は後述するステップＳＴａから所定時間経過しているか否かを判定する（ＳＴ９）。 When there is no print command (NO in ST4) and the image forming apparatus 1 is not powered off (NO in ST8), the CPU 61 determines whether a predetermined time has elapsed since the latest step ST2 or step STa, which will be described later. It is determined whether or not (ST9).

直近のステップＳＴ２又はＳＴａから所定時間経過している（ＳＴ９においてＹＥＳである）場合、ＣＰＵ６１は、オフセット値の補正を行う（ＳＴａ）。当該オフセット値の補正は、前述したステップＳＴ２３～ＳＴ２ｊを行うことにより、実現することができる。これは、メイン基板１０２は、ＣＰＵ６１により、電位差に相当するオフセット値を取得後、所定時間経過した段階で、オフセット値を取得することを意味している。 If the predetermined time has passed since the last step ST2 or STa (YES in ST9), the CPU 61 corrects the offset value (STa). Correction of the offset value can be realized by performing steps ST23 to ST2j described above. This means that the main substrate 102 acquires the offset value after a predetermined period of time has elapsed after the CPU 61 acquires the offset value corresponding to the potential difference.

ステップＳＴａの後、ステップＳＴ４に移行する。直近のステップＳＴ２又はＳＴａから所定時間経過していない（ＳＴ９においてＮＯである）場合も、ステップＳＴ４に移行する。 After step STa, the process proceeds to step ST4. If the predetermined time has not elapsed since the latest step ST2 or STa (NO in ST9), the process also proceeds to step ST4.

画像形成装置１の電源がオフである（ＳＴ８においてＹＥＳである）場合、画像形成装置１の動作は終了とする（ＳＴｂ）。 If the image forming apparatus 1 is powered off (YES in ST8), the operation of the image forming apparatus 1 ends (STb).

なお、ステップＳＴ６の後で、ステップＳＴａと同様のオフセット値の補正を行ってもよい。 After step ST6, the offset value may be corrected in the same manner as in step STa.

（変形例１）
メイン基板１０２は、ＣＰＵ６１により、高圧電源基板１０１に対して制御信号ＰＷＭを出力しない状態において、高圧電源基板１０１から取得したフィードバック信号ＦＢの値を、予め用意された係数で補正して、電位差に相当するオフセット値を取得してもよい。具体的には、出力前第１フィードバック信号であるフィードバック信号ＦＢ＿ＧＲＩＤのＡＤ値であるＡＧを、予め用意された係数で補正して、オフセット値を取得してもよい。当該係数は、画像形成装置１に設けられた図示しないメモリ等に予め記憶しておけばよい。 (Modification 1)
The main board 102 corrects the value of the feedback signal FB acquired from the high voltage power supply board 101 with a coefficient prepared in advance in a state where the control signal PWM is not output to the high voltage power supply board 101 by the CPU 61, and the potential difference is calculated as follows. A corresponding offset value may be obtained. Specifically, the offset value may be obtained by correcting AG, which is the AD value of the feedback signal FB_GRID, which is the first feedback signal before output, with a coefficient prepared in advance. The coefficient may be stored in advance in a memory (not shown) provided in the image forming apparatus 1 or the like.

これにより、フィードバック信号ＦＢ＿ＴＲＣＣＶを取得して、Ｂ_ｏｆｆ及びＢ_ｏｎを取得する必要が無くなるため、フィードバック信号ＦＢ＿ＴＲＣＣＶのＡＤ値が低い場合において好適である。 This eliminates the need to acquire the feedback signal FB_TRCCV to acquire B _off and B _on , which is preferable when the AD value of the feedback signal FB_TRCCV is low.

（変形例２）
図１１は、本発明の実施形態の変形例２に係る画像形成装置１の動作の流れを示すフローチャートである。 (Modification 2)
FIG. 11 is a flow chart showing the operation flow of the image forming apparatus 1 according to Modification 2 of the embodiment of the present invention.

図１１のフローチャートは、図８のフローチャートと比較して、ステップＳＴ９が省かれている。一方、図１１のフローチャートは、図８のフローチャートと比較して、ステップＳＴｃ及びＳＴｄが追加されている。ステップＳＴｃ及びＳＴｄは、ステップＳＴａの直後に、ステップＳＴｃ及びステップＳＴｄの順に行われる。 Compared to the flowchart of FIG. 8, the flowchart of FIG. 11 omits step ST9. On the other hand, the flowchart of FIG. 11 has steps STc and STd added compared to the flowchart of FIG. Steps STc and STd are performed in the order of step STc and step STd immediately after step STa.

ステップＳＴｃにおいては、直前のステップＳＴａにて取得したオフセット値と、当該ステップＳＴａから見て直近のステップＳＴ２又はＳＴａにて取得したオフセット値との平均値を求める。ステップＳＴｄにおいては、当該平均値を新たなオフセット値とする。 In step STc, the average value of the offset value acquired in step STa immediately before and the offset value acquired in step ST2 or STa that is closest to the step STa is obtained. At step STd, the average value is used as a new offset value.

このように、メイン基板１０２は、ＣＰＵ６１により、取得した、電位差に相当するオフセット値を平均し、その平均されたオフセット値によって補正された値を用いて、フィードバック制御を実行してもよい。なお、実施形態では、高圧電源基板１０１の出力電圧のフィードバック制御について記載したが、高圧電源基板１０１の出力電流のフィードバック制御であってもよい。 In this way, the main substrate 102 may average the offset values corresponding to the potential differences acquired by the CPU 61 and perform feedback control using the corrected offset values. In the embodiment, the feedback control of the output voltage of the high-voltage power supply board 101 is described, but the feedback control of the output current of the high-voltage power supply board 101 may be performed.

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。 The present invention is not limited to the above-described embodiments, but can be modified in various ways within the scope of the claims, and can be obtained by appropriately combining technical means disclosed in different embodiments. is also included in the technical scope of the present invention.

１画像形成装置
３シート
５画像形成部
２７感光体ドラム
２９帯電器
３０転写ローラ
３１現像ローラ
１０１高圧電源基板
１０２メイン基板
１０４第１接地部材
１０５第２接地部材
１１１出力電圧出力部
１１２フィードバック信号出力部 1 Image forming apparatus 3 Sheet 5 Image forming unit 27 Photoreceptor drum 29 Charger 30 Transfer roller 31 Developing roller 101 High voltage power supply substrate 102 Main substrate 104 First grounding member 105 Second grounding member 111 Output voltage output unit 112 Feedback signal output unit

Claims

an image forming unit that forms an image on a sheet;
a high voltage power supply board for outputting an output voltage to the image forming unit according to an input control signal, the high voltage power supply board for outputting a feedback signal according to the output voltage;
a first grounding member electrically connected to the high-voltage power supply substrate and serving as a ground level of the high-voltage power supply substrate;
a main board that performs feedback control for outputting the control signal to the high-voltage power supply board according to the feedback signal;
a second grounding member electrically connected to the main substrate and the first grounding member and serving as a ground level of the main substrate;
and
wherein the main substrate acquires a potential difference between the ground level of the first grounding member and the ground level of the second grounding member, and executes the feedback control using a value corrected by the acquired potential difference. An image forming apparatus characterized by:

The main board is
2. The method according to claim 1, wherein when the image forming unit forms an image on a sheet, the value of the feedback signal is corrected by the potential difference, and the control signal is output based on the corrected feedback signal. image forming device.

a predetermined range of values of the feedback signal when the high-voltage power supply substrate outputs a target output voltage is predetermined;
The main board is
When the image forming unit forms an image on a sheet, the predetermined range is corrected by the potential difference, and the control signal is output to the high-voltage power supply board so that the value of the feedback signal is within the corrected predetermined range. 2. The image forming apparatus according to claim 1, wherein:

The high-voltage power supply board,
a first output voltage output unit that outputs a first output voltage to the image forming unit according to the control signal;
a second output voltage output unit that outputs a second output voltage to the image forming unit according to the control signal;
a first feedback signal output unit that outputs a first feedback signal corresponding to the first output voltage output by the first output voltage output unit;
a second feedback signal output unit that outputs a second feedback signal corresponding to the second output voltage output by the second output voltage output unit;
The main board is
In a state in which control signals are not output to the first output voltage output section and the second output voltage output section,
obtaining a pre-output first feedback signal from the first feedback signal output unit;
obtaining a pre-output second feedback signal from the second feedback signal output unit;
In a state where a control signal is output to the first output voltage output section and no control signal is output to the second output voltage output section,
obtaining a post-output second feedback signal from the second feedback signal output unit;
The potential difference is obtained from a value obtained by adding a difference between a value of the post-output second feedback signal and a value of the pre-output second feedback signal, and a value of the pre-output first feedback signal. 4. The image forming apparatus according to any one of claims 1 to 3.

The high-voltage power supply board has three or more output voltage output units including the first output voltage output unit and the second output voltage output unit,
The main board is
In a state where no control signal is output to each of the plurality of output voltage output units,
obtaining a pre-output first feedback signal from the first feedback signal output unit;
obtaining a pre-output second feedback signal from the second feedback signal output unit;
In a state where the control signal is output to the output voltage output sections other than the second output voltage output section and the control signal is not output to the second output voltage output section,
obtaining a post-output second feedback signal from the second feedback signal output unit;
The potential difference is obtained from a value obtained by adding a difference between a value of the post-output second feedback signal and a value of the pre-output second feedback signal, and a value of the pre-output first feedback signal. 5. The image forming apparatus according to claim 4.

The image forming unit
a photosensitive drum; a charger for charging the photosensitive drum; a developing roller for supplying developer to the photosensitive drum; and a developer image formed on the surface of the photosensitive drum. a transfer roller for transferring onto a sheet passing between the body drum,
The high-voltage power supply board,
three or more output voltage output units including a third output voltage output unit that outputs a third output voltage to the image forming unit according to the control signal;
The first output voltage output section outputs a first output voltage to the charger, the second output voltage output section outputs a second output voltage to the transfer roller, and the third output voltage output section outputs 6. The image forming apparatus according to claim 5, wherein a third output voltage is output to said developing roller.

The main board is
wherein, in a state in which no control signal is output to the high-voltage power supply board, the value of the feedback signal acquired from the high-voltage power supply board is corrected by a coefficient prepared in advance to acquire the potential difference. 4. The image forming apparatus according to any one of items 1 to 3.

The main board is
8. The image forming apparatus according to claim 1, wherein the potential difference is obtained when warming up the image forming section.

The main board is
9. The image forming apparatus according to any one of claims 1 to 8, wherein the potential difference is obtained after a predetermined period of time has elapsed after obtaining the potential difference.

The main board is
10. The image forming apparatus according to claim 9, wherein the acquired potential differences are averaged, and the feedback control is performed using a value corrected by the averaged potential difference.