JP2022152358A - Optical semiconductor element and manufacturing method thereof - Google Patents

Optical semiconductor element and manufacturing method thereof Download PDF

Info

Publication number
JP2022152358A
JP2022152358A JP2021055097A JP2021055097A JP2022152358A JP 2022152358 A JP2022152358 A JP 2022152358A JP 2021055097 A JP2021055097 A JP 2021055097A JP 2021055097 A JP2021055097 A JP 2021055097A JP 2022152358 A JP2022152358 A JP 2022152358A
Authority
JP
Japan
Prior art keywords
film
dummy
optical semiconductor
epitaxial film
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021055097A
Other languages
Japanese (ja)
Other versions
JP6970845B1 (en
Inventor
剛 堀川
Tsuyoshi Horikawa
覚志 村尾
Satoshi Murao
淳 牛田
Atsushi Ushida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Photonics Electronics Technology Research Association
Original Assignee
Photonics Electronics Technology Research Association
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Photonics Electronics Technology Research Association filed Critical Photonics Electronics Technology Research Association
Priority to JP2021055097A priority Critical patent/JP6970845B1/en
Application granted granted Critical
Publication of JP6970845B1 publication Critical patent/JP6970845B1/en
Publication of JP2022152358A publication Critical patent/JP2022152358A/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

To provide an optical semiconductor element capable of suppressing generation of polycrystalline grains caused by a deposition process of a selective epitaxial growth method.SOLUTION: An optical semiconductor element includes: a semiconductor substrate having a single crystal layer as an outermost layer; an insulation film which is formed on the single crystal layer and has a main opening and at least one dummy opening which are made mutually apart; a main epitaxial film which is selectively epitaxially grown in the main opening on the single crystal layer; and a dummy epitaxial film which is selectively epitaxially grown in the dummy opening on the single crystal layer. The main epitaxial film is a film bearing a part of a function of the optical semiconductor element. The dummy epitaxial film is a film not bearing a part of a function of the optical semiconductor element. A clearance between the main epitaxial film and the dummy epitaxial film is in a range of 4 μm or larger and 100 μm or smaller.SELECTED DRAWING: Figure 1

Description

本開示は、選択的エピタキシャル成長法を用いて形成される光半導体素子及びその製造方法に関する。 TECHNICAL FIELD The present disclosure relates to an optical semiconductor device formed using a selective epitaxial growth method and a manufacturing method thereof.

近年、シリコンフォトニクス技術を用いて、光能動素子(たとえば受光器または光変調器)や光受動素子(たとえば光導波路または光合分波器)といった光半導体素子をシリコン層上に集積するための研究開発が行われている。たとえば、シリコン(Si)と同じIV族半導体であるゲルマニウム(Ge)を材料とするGe光半導体素子をシリコン層上に集積するための研究開発が活発である。選択エピタキシャル成長法によりシリコン層上にエピタキシャル成長するゲルマニウム膜またはシリコンゲルマニウム膜は、光トランシーバ集積回路における受光器及び光変調器の形成に使用できることが知られている。 In recent years, silicon photonics technology has been used in research and development to integrate optical semiconductor devices such as optical active devices (e.g. light receivers or optical modulators) and optical passive devices (e.g. optical waveguides or optical multiplexers/demultiplexers) on silicon layers. is being done. For example, active research and development is being conducted to integrate Ge optical semiconductor devices made of germanium (Ge), which is a Group IV semiconductor like silicon (Si), on a silicon layer. It is known that germanium or silicon-germanium films epitaxially grown on silicon layers by selective epitaxial growth can be used to form photodetectors and optical modulators in optical transceiver integrated circuits.

下記の非特許文献1には、SOI(Silicon-On-Insulator)基板を用いて形成されたGe受光器が開示されている。このGe受光器は、選択エピタキシャル成長法によりエピタキシャル成長したゲルマニウム膜を光吸収層として有するものである。また下記の非特許文献2には、SOI基板を用いて形成されたSi光変調器が開示されている。このSi光変調器は、選択エピタキシャル成長法によりエピタキシャル成長したシリコンゲルマニウム膜を含む光導波路構造を有している。 The following Non-Patent Document 1 discloses a Ge photodetector formed using an SOI (Silicon-On-Insulator) substrate. This Ge photodetector has a germanium film epitaxially grown by a selective epitaxial growth method as a light absorption layer. Non-Patent Document 2 below discloses a Si optical modulator formed using an SOI substrate. This Si optical modulator has an optical waveguide structure including a silicon germanium film epitaxially grown by a selective epitaxial growth method.

J. Fujikata et al., "High-performance surface illumination-type Ge photodetector for optical interconnection on 300-diameter of SOI substrate," Extended Abstracts of the 2017 International Conference on Solid State Devices and Materials, Sendai, 2017, pp. 145-146.J. Fujikata et al., "High-performance surface illumination-type Ge photodetector for optical interconnection on 300-diameter of SOI substrate," Extended Abstracts of the 2017 International Conference on Solid State Devices and Materials, Sendai, 2017, pp. 145 -146. J. Fujikata et al., "High speed and highly efficient Si optical modulator with strained SiGe layer," Proceedings of IEEE International Conference on Group IV Photonics 2015, Vancouver, BC, Canada, 2015, pp. 13-14.J. Fujikata et al., "High speed and highly efficient Si optical modulator with strained SiGe layer," Proceedings of IEEE International Conference on Group IV Photonics 2015, Vancouver, BC, Canada, 2015, pp. 13-14.

選択エピタキシャル成長法の成膜プロセスでは、開口部を有する絶縁膜を単結晶層上に形成する工程と、当該開口部内で単結晶層上にゲルマニウム膜またはシリコンゲルマニウム膜などのエピタキシャル膜を選択的にエピタキシャル成長させる工程とが行われる。しかしながら、原料ガスの流量及びエピタキシャル成長時の基板温度などの成膜条件を調整することでエピタキシャル膜の選択性を十分に確保したと思われる状況であっても、絶縁膜上に低密度の多結晶粒が発生することを本発明者らは見いだした。このような多結晶粒は、光半導体素子内に残留して信号光を吸収するので、素子性能を劣化させるという課題がある。 In the film formation process of the selective epitaxial growth method, an insulating film having an opening is formed on the single crystal layer, and an epitaxial film such as a germanium film or a silicon germanium film is selectively epitaxially grown on the single crystal layer within the opening. and a step of allowing However, even in a situation where sufficient selectivity of the epitaxial film is considered to be secured by adjusting the film formation conditions such as the flow rate of the raw material gas and the substrate temperature during epitaxial growth, low-density polycrystals are formed on the insulating film. The inventors have found that grains occur. Since such polycrystalline grains remain in the optical semiconductor element and absorb signal light, there is a problem that the element performance is deteriorated.

上記に鑑みて本開示の目的は、選択エピタキシャル成長法の成膜プロセスに起因する多結晶粒の発生を抑制することを可能とする光半導体素子及びその製造方法を提供することである。 In view of the above, an object of the present disclosure is to provide an optical semiconductor device and a method of manufacturing the same that can suppress the generation of polycrystalline grains due to the film formation process of the selective epitaxial growth method.

本開示の第1の態様による光半導体素子は、光受動素子または光能動素子として機能する光半導体素子であって、単結晶層を最外層として含む半導体基板と、前記単結晶層上に形成された、互いに離間する主開口部及び少なくとも1つのダミー開口部を有する絶縁膜と、前記単結晶層上に前記主開口部内で選択的にエピタキシャル成長した主エピタキシャル膜と、前記単結晶層上に前記ダミー開口部内で選択的にエピタキシャル成長したダミーエピタキシャル膜とを備え、前記主エピタキシャル膜は、前記光半導体素子の機能の一部を担う膜であり、前記ダミーエピタキシャル膜は、前記光半導体素子の機能の一部を担わない膜であり、前記主エピタキシャル膜と前記ダミーエピタキシャル膜との離間距離は4μm以上でかつ100μm以下の範囲内である。 An optical semiconductor device according to a first aspect of the present disclosure is an optical semiconductor device that functions as an optical passive device or an optical active device, comprising: a semiconductor substrate including a single crystal layer as an outermost layer; an insulating film having a main opening and at least one dummy opening separated from each other; a main epitaxial film selectively epitaxially grown on the single crystal layer within the main opening; and the dummy on the single crystal layer. a dummy epitaxial film selectively epitaxially grown within the opening, wherein the main epitaxial film is a film having a part of the function of the optical semiconductor element, and the dummy epitaxial film is a part of the function of the optical semiconductor element. The distance between the main epitaxial film and the dummy epitaxial film is 4 μm or more and 100 μm or less.

本開示の第2の態様による光半導体素子の製造方法は、単結晶層を最外層として含む半導体基板を用意する工程と、前記単結晶層上に絶縁膜を形成する工程と、リソグラフィ技術により前記絶縁膜上にレジストパターンを形成する工程と、前記レジストパターンを用いたエッチングにより前記絶縁膜に主開口部及びダミー開口部を形成する工程と、選択エピタキシャル成長法により前記主開口部内及び前記ダミー開口部内で前記単結晶層上に主エピタキシャル膜及びダミーエピタキシャル膜をそれぞれ同時並行にエピタキシャル成長させる工程とを備え、前記主エピタキシャル膜は、前記光半導体素子の機能の一部を担う膜であり、前記ダミーエピタキシャル膜は、前記光半導体素子の機能の一部を担わない膜であり、前記主エピタキシャル膜と前記ダミーエピタキシャル膜との離間距離は4μm以上でかつ100μm以下の範囲内である。 A method for manufacturing an optical semiconductor device according to a second aspect of the present disclosure includes steps of preparing a semiconductor substrate including a single crystal layer as an outermost layer; forming an insulating film on the single crystal layer; forming a resist pattern on an insulating film; forming a main opening and a dummy opening in the insulating film by etching using the resist pattern; and forming the main opening and the dummy opening by selective epitaxial growth. and simultaneously and parallelly growing a main epitaxial film and a dummy epitaxial film on the single crystal layer, wherein the main epitaxial film is a film responsible for part of the function of the optical semiconductor element, and the dummy epitaxial film The film is a film that does not perform part of the function of the optical semiconductor element, and the separation distance between the main epitaxial film and the dummy epitaxial film is in the range of 4 μm or more and 100 μm or less.

本開示によれば、主エピタキシャル膜に加えてダミー開口部にダミーエピタキシャル膜が形成され、主エピタキシャル膜とダミーエピタキシャル膜との離間距離Dが4μm以上でかつ100μm以下の範囲内に制限される。よって、選択的エピタキシャル成長法の成膜プロセス中に、絶縁膜上をマイグレートする前駆体は、多結晶核を形成する前にダミー開口部の領域に到達して単結晶化する確率が高いので、絶縁膜上の多結晶粒の発生を抑制することが可能となる。したがって、光半導体素子の性能劣化を抑制することが可能である。 According to the present disclosure, a dummy epitaxial film is formed in the dummy opening in addition to the main epitaxial film, and the separation distance D between the main epitaxial film and the dummy epitaxial film is limited to 4 μm or more and 100 μm or less. Therefore, during the film formation process of the selective epitaxial growth method, the precursor migrating on the insulating film has a high probability of reaching the region of the dummy opening and being single-crystallized before forming polycrystalline nuclei. It is possible to suppress the generation of polycrystalline grains on the insulating film. Therefore, it is possible to suppress performance deterioration of the optical semiconductor element.

本開示に係る光半導体素子の概略構成の一例を示す断面図である。1 is a cross-sectional view showing an example of a schematic configuration of an optical semiconductor device according to the present disclosure; FIG. 図1に示した光半導体素子の製造方法の一部工程を説明するための断面図である。1. It is sectional drawing for demonstrating the partial process of the manufacturing method of the optical semiconductor element shown in FIG. 図1に示した光半導体素子の製造方法の一部工程を説明するための断面図である。1. It is sectional drawing for demonstrating the partial process of the manufacturing method of the optical semiconductor element shown in FIG. 図1に示した光半導体素子の製造方法の一部工程を説明するための断面図である。1. It is sectional drawing for demonstrating the partial process of the manufacturing method of the optical semiconductor element shown in FIG. 図1に示した光半導体素子の製造方法の一部工程を説明するための断面図である。1. It is sectional drawing for demonstrating the partial process of the manufacturing method of the optical semiconductor element shown in FIG. 図1に示した光半導体素子の製造方法の一部工程を説明するための断面図である。1. It is sectional drawing for demonstrating the partial process of the manufacturing method of the optical semiconductor element shown in FIG. 図1に示した光半導体素子の製造方法の一部工程を説明するための断面図である。1. It is sectional drawing for demonstrating the partial process of the manufacturing method of the optical semiconductor element shown in FIG. 図1に示した光半導体素子の製造方法の一部工程を説明するための断面図である。1. It is sectional drawing for demonstrating the partial process of the manufacturing method of the optical semiconductor element shown in FIG. 図1に示した光半導体素子の製造方法の一部工程を説明するための断面図である。1. It is sectional drawing for demonstrating the partial process of the manufacturing method of the optical semiconductor element shown in FIG. 従来の構造を示す概略断面図である。1 is a schematic cross-sectional view showing a conventional structure; FIG. 異物欠陥密度を調べる実験のために形成されたエピタキシャル膜パターンを概略的に示す上面図である。FIG. 4 is a top view schematically showing an epitaxial film pattern formed for an experiment to examine foreign matter defect density; 実験結果を表形式で示す図である。It is a figure which shows an experimental result in tabular form. 図12の表の数値から作成されたグラフである。13 is a graph created from the numerical values in the table of FIG. 12; 補分布関数に基づいて計算されたグラフである。4 is a graph calculated based on the complementary distribution function; 他の実施形態の光半導体素子の構成を概略的に示す上面図である。It is a top view which shows roughly the structure of the optical-semiconductor element of other embodiment. さらに他の実施形態の光半導体素子の構成を概略的に示す上面図である。It is a top view which shows roughly the structure of the optical-semiconductor element of further another embodiment.

次に、図面を参照しつつ、種々の実施形態及びその変形例について詳細に説明する。なお、図面全体において同一符号が付された構成要素は、同一構成及び同一機能を有するものとする。 Next, various embodiments and modifications thereof will be described in detail with reference to the drawings. It should be noted that constituent elements denoted by the same reference numerals throughout the drawings have the same configuration and the same function.

図1は、本開示に係る光半導体素子1の概略構成の一例を示す断面図である。光半導体素子1は、受光器もしくは光変調器などの光能動素子、または、光合波器もしくは光分波器などの光受動素子として機能するように形成可能である。 FIG. 1 is a cross-sectional view showing an example of a schematic configuration of an optical semiconductor device 1 according to the present disclosure. The optical semiconductor device 1 can be formed to function as an optical active device such as a light receiver or an optical modulator, or an optical passive device such as an optical multiplexer or an optical demultiplexer.

図1に示されるように光半導体素子1は、単結晶層13Pを最外層として含む半導体基板10Pと、単結晶層13P上に成膜された絶縁膜20Pと、絶縁膜20Pに形成されている主開口部20a内で選択的にエピタキシャル成長した主エピタキシャル膜22と、絶縁膜20Pに形成されているダミー開口部20d内で選択的にエピタキシャル成長したダミーエピタキシャル膜23と、主エピタキシャル膜22及びダミーエピタキシャル膜23を被覆するように形成された層間絶縁膜24と、層間絶縁膜24を縦方向(層間絶縁膜24の厚み方向)に貫通するコンタクトホール24a,24bと、コンタクトホール24a,24b内にそれぞれ埋設された導電性のコンタクトプラグ26,27と、コンタクトプラグ26,27とそれぞれ導通するように層間絶縁膜24上に形成された配線層28,29とを備えている。 As shown in FIG. 1, the optical semiconductor element 1 is formed of a semiconductor substrate 10P including a single crystal layer 13P as the outermost layer, an insulating film 20P formed on the single crystal layer 13P, and an insulating film 20P. Main epitaxial film 22 selectively epitaxially grown within main opening 20a, dummy epitaxial film 23 selectively epitaxially grown within dummy opening 20d formed in insulating film 20P, main epitaxial film 22 and dummy epitaxial film 23, contact holes 24a and 24b penetrating the interlayer insulating film 24 in the vertical direction (thickness direction of the interlayer insulating film 24), and buried in the contact holes 24a and 24b, respectively. and wiring layers 28 and 29 formed on the interlayer insulating film 24 so as to be electrically connected to the contact plugs 26 and 27, respectively.

本実施形態の半導体基板10Pは、支持基板(支持層)11と、支持基板11上に形成された埋め込み絶縁膜12と、埋め込み絶縁膜12上に形成された単結晶シリコン層である単結晶層13PとからなるSOI(Silicon-On-Insulator)基板である。 The semiconductor substrate 10P of this embodiment includes a supporting substrate (supporting layer) 11, an embedded insulating film 12 formed on the supporting substrate 11, and a single crystal layer which is a single crystal silicon layer formed on the embedded insulating film 12. It is an SOI (Silicon-On-Insulator) substrate made of 13P.

主開口部20a及びダミー開口部20dは、絶縁膜20Pを縦方向(絶縁膜20Pの厚み方向)に貫通して単結晶層13Pの上面に到達するように形成されている。ダミー開口部20dは、主開口部20aから離間距離Dだけ離れた周辺領域に形成されている。主エピタキシャル膜22は、選択エピタキシャル成長法(selective epitaxial growth)の成膜プロセスにより単結晶層13Pを下地として主開口部20a内に単数または複数の単結晶膜をエピタキシャル成長させることにより成膜される。ダミーエピタキシャル膜23は、選択エピタキシャル成長法の成膜プロセスにより単結晶層13Pを下地としてダミー開口部20d内に単数または複数の単結晶膜をエピタキシャル成長させることにより成膜される。 The main opening 20a and the dummy opening 20d are formed to penetrate the insulating film 20P in the vertical direction (thickness direction of the insulating film 20P) and reach the upper surface of the single crystal layer 13P. The dummy opening 20d is formed in a peripheral region spaced apart from the main opening 20a by the separation distance D. As shown in FIG. The main epitaxial film 22 is formed by epitaxially growing a single crystal film or a plurality of single crystal films in the main opening 20a using the single crystal layer 13P as a base by a selective epitaxial growth process. The dummy epitaxial film 23 is formed by epitaxially growing a single crystal film or a plurality of single crystal films in the dummy opening 20d using the single crystal layer 13P as a base by a selective epitaxial growth method.

主エピタキシャル膜22とダミーエピタキシャル膜23とは、同一の成膜プロセスで同時並行に成膜される。その成膜プロセスにおいて、絶縁膜20P上をマイグレートする成膜前駆体は、絶縁膜20P上で多結晶核を形成する前に、主開口部20aまたはダミー開口部20dのいずれかに高い確率で到達して単結晶化することができるので、当該成膜前駆体が多結晶化する確率を低くすることができる。これにより、絶縁膜20P上での多結晶粒すなわち異物欠陥の発生を抑制することが可能となる。 The main epitaxial film 22 and the dummy epitaxial film 23 are formed concurrently in the same film forming process. In the film forming process, the film forming precursor that migrates on the insulating film 20P has a high probability of entering either the main opening 20a or the dummy opening 20d before forming polycrystalline nuclei on the insulating film 20P. Since it can be reached and single-crystallized, the probability that the film formation precursor will be polycrystallized can be reduced. This makes it possible to suppress the occurrence of polycrystalline grains, ie foreign matter defects, on the insulating film 20P.

本発明者らは、ダミー開口部20dのサイズを調整するとともに、主開口部20aとダミー開口部20dとの離間距離Dすなわち主エピタキシャル膜22とダミーエピタキシャル膜23との離間距離Dを調整することで、当該異物欠陥の発生を顕著に抑制することができることを見いだした。当該異物欠陥の発生を抑制する観点からは、離間距離Dは100μm以下の範囲内が好ましい。離間距離Dが短すぎると、主エピタキシャル膜22からダミーエピタキシャル膜23へ光が漏れるおそれがあるので、離間距離Dは4μm以上であることが好ましい。当該異物欠陥の発生をより効果的に抑制する観点からは、離間距離Dは、50μm以下の範囲内が好ましく、特に20μm以下の範囲内が好ましい。さらに、当該異物欠陥の発生を抑制するために、上方から視たときのダミー開口部20dの形状を1μm×1μm以上の面積をもつ矩形状とすることができる。 The inventors adjusted the size of the dummy opening 20d, and also adjusted the distance D between the main opening 20a and the dummy opening 20d, that is, the distance D between the main epitaxial film 22 and the dummy epitaxial film 23. It was found that the occurrence of foreign matter defects can be remarkably suppressed. From the viewpoint of suppressing the occurrence of foreign matter defects, it is preferable that the separation distance D is within a range of 100 μm or less. If the separation distance D is too short, light may leak from the main epitaxial film 22 to the dummy epitaxial film 23, so the separation distance D is preferably 4 μm or more. From the viewpoint of more effectively suppressing the occurrence of foreign matter defects, the separation distance D is preferably within a range of 50 μm or less, and particularly preferably within a range of 20 μm or less. Furthermore, in order to suppress the occurrence of foreign matter defects, the shape of the dummy opening 20d when viewed from above can be made rectangular with an area of 1 μm×1 μm or more.

主エピタキシャル膜22及びダミーエピタキシャル膜23は、たとえば、単結晶層13Pの構成材料(Si)と同じIV族半導体であるゲルマニウム(Ge)を構成材料とする、Ge膜もしくはシリコンゲルマニウム(SiGe)膜、または、Ge膜とSiGe膜とを含む積層体として形成されることが好ましいが、これに限定されるものではない。単結晶層13P上にエピタキシャル成長するエピタキシャル膜であれば、主エピタキシャル膜22及びダミーエピタキシャル膜23は、Ge膜、SiGe膜及び当該積層体に限定されるものではない。 The main epitaxial film 22 and the dummy epitaxial film 23 are, for example, a Ge film or a silicon-germanium (SiGe) film whose constituent material is germanium (Ge), which is the same Group IV semiconductor as the constituent material (Si) of the single crystal layer 13P. Alternatively, it is preferably formed as a laminate including a Ge film and a SiGe film, but is not limited to this. The main epitaxial film 22 and the dummy epitaxial film 23 are not limited to the Ge film, the SiGe film, and the laminate as long as they are epitaxial films epitaxially grown on the single crystal layer 13P.

たとえば、光半導体素子1が受光器として形成される場合には、主エピタキシャル膜22は、光導波路として機能するようにパターニングされた単結晶層13P内を伝播した光を受光する受光膜、または、おもて面側(図1の上方)から入射された光を受光する受光膜として機能する。主エピタキシャル膜22は、PIN構造の少なくとも一部の機能を構成するように形成され得る。たとえば、p型シリコンからなる単結晶層13Pと、i型Ge層またはi型SiGe層からなる主エピタキシャル膜22と、主エピタキシャル膜22の上面に接合するn型シリコン膜(図示せず)とでPIN構造が形成されてもよい。上記のとおり、光半導体素子1は受光器以外の光能動素子または光受動素子の機能を有するように形成可能である。主エピタキシャル膜22は、光半導体素子1の機能の一部を担う膜であるのに対し、ダミーエピタキシャル膜23は、光半導体素子1の機能の一部を担わない膜である。 For example, when the optical semiconductor device 1 is formed as a light receiver, the main epitaxial film 22 is a light-receiving film for receiving light propagating in the single crystal layer 13P patterned to function as an optical waveguide, or It functions as a light-receiving film that receives light incident from the front surface side (upper side in FIG. 1). The main epitaxial film 22 may be formed to function at least partially in the PIN structure. For example, single crystal layer 13P made of p-type silicon, main epitaxial film 22 made of i-type Ge layer or i-type SiGe layer, and n-type silicon film (not shown) bonded to the upper surface of main epitaxial film 22 A PIN structure may be formed. As described above, the optical semiconductor device 1 can be formed to have the function of an optical active device or an optical passive device other than a light receiver. The main epitaxial film 22 is a film having a part of the function of the optical semiconductor element 1 , whereas the dummy epitaxial film 23 is a film not having a part of the function of the optical semiconductor element 1 .

なお、図1の例では、主エピタキシャル膜22と配線層28との間の層間絶縁膜24内にコンタクトプラグ26が埋設されているが、このようなコンタクトプラグ26が埋設されない形態もあり得る。また、図1の例では、主エピタキシャル膜22の側方の領域で単結晶層13と配線層29との間の層間絶縁膜24内にコンタクトプラグ27が埋設されているが、このようなコンタクトプラグ27が埋設されない形態もあり得る。 In the example of FIG. 1, the contact plug 26 is embedded in the interlayer insulating film 24 between the main epitaxial film 22 and the wiring layer 28, but there is also a configuration in which the contact plug 26 is not embedded. In the example of FIG. 1, the contact plug 27 is buried in the interlayer insulating film 24 between the single-crystal layer 13 and the wiring layer 29 in the lateral region of the main epitaxial film 22. A form in which the plug 27 is not embedded is also possible.

次に、図2~図9を参照しつつ、図1に示した光半導体素子1の製造方法の例を以下に説明する。図2~図9の各々は、当該製造方法の工程を説明するための概略断面図である。 Next, an example of a method for manufacturing the optical semiconductor element 1 shown in FIG. 1 will be described below with reference to FIGS. 2 to 9 are schematic cross-sectional views for explaining steps of the manufacturing method.

先ず、図2に示されるような半導体基板10を用意する。この半導体基板10は、支持基板(支持層)11と、支持基板11上に形成されたシリコン酸化膜などの埋め込み絶縁膜12と、埋め込み絶縁膜12上に形成された単結晶シリコン層である単結晶層13とを有するSOI基板である。 First, a semiconductor substrate 10 as shown in FIG. 2 is prepared. This semiconductor substrate 10 includes a supporting substrate (supporting layer) 11 , a buried insulating film 12 such as a silicon oxide film formed on the supporting substrate 11 , and a monocrystalline silicon layer formed on the buried insulating film 12 . 1 is an SOI substrate having a crystal layer 13. FIG.

次に、図2に示される単結晶層13の所定領域に対して、不純物イオン注入、もしくは公知のリソグラフィ技術を用いたエッチング、または不純物イオン注入とエッチングとの組合せといった前処理を実行する。これにより、図3に示されるように単結晶層13Pを最外層として有する半導体基板10Pが作製される。 Next, a predetermined region of the single crystal layer 13 shown in FIG. 2 is subjected to pretreatment such as impurity ion implantation, etching using a known lithographic technique, or a combination of impurity ion implantation and etching. As a result, semiconductor substrate 10P having single crystal layer 13P as the outermost layer is fabricated as shown in FIG.

次に、たとえば化学気相堆積法(CVD法:Chemical Vapor Deposition)により、単結晶層13P上に酸化膜、窒化膜または酸窒化膜を堆積することによって、図4に示されるような0.1μm~2μm程度の厚みの絶縁膜20を形成する。 Next, an oxide film, a nitride film or an oxynitride film is deposited on the single crystal layer 13P by, for example, a chemical vapor deposition method (CVD method: Chemical Vapor Deposition) to obtain a thickness of 0.1 μm as shown in FIG. An insulating film 20 having a thickness of about 2 μm is formed.

次に、リソグラフィ技術を用いて絶縁膜20をパターニングする。具体的には、図5に示されるように、絶縁膜20上に開口部21a,21dを有するレジストパターン21を形成する。次いで、レジストパターン21をマスクとして用いる異方性エッチングにより絶縁膜20を選択的にエッチングし、その後にレジストパターン21を除去する。結果として、図6に示されるように主開口部20a及びダミー開口部20dを有する絶縁膜20Pが単結晶層13P上に形成される。ダミー開口部20dは、上面視で(上方から視て)、1μm×1μm以上の面積をもつ矩形状を有するように形成されればよい。主開口部20a及びダミー開口部20dでは、単結晶層13Pの上面13a,13dがそれぞれ露出している。 Next, the insulating film 20 is patterned using lithography. Specifically, as shown in FIG. 5, a resist pattern 21 having openings 21a and 21d is formed on the insulating film 20. Then, as shown in FIG. Next, the insulating film 20 is selectively etched by anisotropic etching using the resist pattern 21 as a mask, and then the resist pattern 21 is removed. As a result, an insulating film 20P having a main opening 20a and dummy openings 20d is formed on the single crystal layer 13P as shown in FIG. The dummy opening 20d may be formed in a rectangular shape having an area of 1 μm×1 μm or more when viewed from above (viewed from above). Upper surfaces 13a and 13d of the single crystal layer 13P are exposed at the main opening 20a and the dummy opening 20d, respectively.

次に、超高真空化学気相堆積法(UHV-CVD法:Ultra-High Vacuum Chemical Vapor Deposition)または減圧化学気相堆積法(RP-CVD法:Reduced-Pressure Chemical Vapor Deposition)といったCVD法により、主開口部20a内及びダミー開口部20d内で単結晶層13Pの上面13a,13dを下地として単数または複数の単結晶膜をエピタキシャル成長させる。当該単結晶膜は、Ge膜またはSiGe膜として形成され得る。これにより、図7に示されるように、主開口部20aに主エピタキシャル膜22が成膜され、ダミー開口部20dにダミーエピタキシャル膜23が成膜される。 Next, by a CVD method such as an ultra-high vacuum chemical vapor deposition method (UHV-CVD method: Ultra-High Vacuum Chemical Vapor Deposition) or a reduced pressure chemical vapor deposition method (RP-CVD method: Reduced-Pressure Chemical Vapor Deposition), In the main opening 20a and the dummy opening 20d, one or more single crystal films are epitaxially grown using the upper surfaces 13a and 13d of the single crystal layer 13P as bases. The single crystal film can be formed as a Ge film or a SiGe film. Thereby, as shown in FIG. 7, the main epitaxial film 22 is formed in the main opening 20a, and the dummy epitaxial film 23 is formed in the dummy opening 20d.

このときの成膜条件は、たとえば、成膜温度(ウエハ温度):380℃~520℃、原料ガス:ゲルマン(GeH)ガス、キャリアガス:水素(H)ガス、成膜制御用ガス:塩素ガス、成膜レート:5nm/分~80nm/分とすればよい。主エピタキシャル膜22及びダミーエピタキシャル膜23の各々の厚みは、光半導体素子1の機能に応じて、たとえば約300nm~2000nmの範囲内となるように制御すればよい。また、主エピタキシャル膜22と単結晶層13Pとの間には、下地となる単結晶層13Pとの格子不整合を緩和するための緩衝層(図示せず)が形成されてもよい。このような緩衝層を設けることで、格子不整合による貫通転位の発生を抑制することができる。たとえば、緩衝層として、Ge含有比率の低いSiGe膜、あるいは、低温で成膜されたGe膜が使用可能である。たとえば、380℃の基板温度で100nm程度の厚みのGe膜を緩衝層として堆積することで、貫通転位密度を10×10cm-2程度にまで低減することができる。 The film formation conditions at this time are, for example, film formation temperature (wafer temperature): 380° C. to 520° C., source gas: germane (GeH 4 ) gas, carrier gas: hydrogen (H 2 ) gas, film formation control gas: Chlorine gas, deposition rate: 5 nm/minute to 80 nm/minute. The thickness of each of the main epitaxial film 22 and the dummy epitaxial film 23 may be controlled depending on the function of the optical semiconductor element 1 so as to be within the range of approximately 300 nm to 2000 nm, for example. A buffer layer (not shown) may be formed between main epitaxial film 22 and single-crystal layer 13P to alleviate lattice mismatch with single-crystal layer 13P serving as a base. By providing such a buffer layer, generation of threading dislocations due to lattice mismatch can be suppressed. For example, a SiGe film with a low Ge content or a Ge film formed at a low temperature can be used as the buffer layer. For example, by depositing a Ge film with a thickness of about 100 nm as a buffer layer at a substrate temperature of 380° C., the threading dislocation density can be reduced to about 10×10 7 cm −2 .

また、主エピタキシャル膜22としてGe膜またはSiGe膜を成長させた後に高温(約800~900℃)で熱処理を施してもよい。これにより、Ge膜またはSiGe膜中の結晶欠陥を少なくして高品質の主エピタキシャル膜22を成膜することができる。 Further, after growing a Ge film or SiGe film as the main epitaxial film 22, heat treatment may be performed at a high temperature (approximately 800 to 900° C.). This makes it possible to form a high-quality main epitaxial film 22 with fewer crystal defects in the Ge film or SiGe film.

主開口部20aとダミー開口部20dとの離間距離Dを調整することで、絶縁膜20P上での多結晶粒すなわち異物欠陥の発生を抑制することができる。選択エピタキシャル成長法の成膜プロセスでは、絶縁膜20P上を成膜前駆体がマイグレートしている。離間距離Dが大きすぎると、当該成膜前駆体は、主開口部20a及びダミー開口部20dの領域に到達する前に、絶縁膜20P上で多結晶粒を形成する確率が高くなる。多結晶粒の発生を抑制する観点からは、離間距離Dは100μm以下の範囲内が好ましい。多結晶粒の発生をより効果的に抑制する観点からは、離間距離Dは、50μm以下の範囲内が好ましく、特に20μm以下の範囲内が好ましい。図10は、そのような多結晶粒23X,23Yを有する従来の構造を示す概略断面図である。図10に示されるように絶縁膜100Pに開口部100aが形成されており、この開口部100aに主エピタキシャル膜22が形成されているが、ダミー開口部及びダミーエピタキシャル膜は形成されていない。絶縁膜100P上には多結晶粒23X,23Yが生じている。 By adjusting the separation distance D between the main opening 20a and the dummy opening 20d, it is possible to suppress the occurrence of polycrystalline grains, ie foreign matter defects, on the insulating film 20P. In the film formation process of the selective epitaxial growth method, the film formation precursor migrates on the insulating film 20P. If the separation distance D is too large, the deposition precursor has a high probability of forming polycrystalline grains on the insulating film 20P before reaching the areas of the main opening 20a and the dummy opening 20d. From the viewpoint of suppressing the generation of polycrystalline grains, the separation distance D is preferably within a range of 100 μm or less. From the viewpoint of more effectively suppressing the generation of polycrystalline grains, the separation distance D is preferably 50 μm or less, particularly preferably 20 μm or less. FIG. 10 is a schematic cross-sectional view showing a conventional structure having such polycrystalline grains 23X and 23Y. As shown in FIG. 10, an opening 100a is formed in the insulating film 100P, and the main epitaxial film 22 is formed in this opening 100a, but the dummy opening and the dummy epitaxial film are not formed. Polycrystalline grains 23X and 23Y are formed on the insulating film 100P.

図7に示した構造が形成された後は、絶縁膜20P,主エピタキシャル膜22及びダミーエピタキシャル膜23の上に、酸化膜、窒化膜または酸窒化膜などの絶縁膜を堆積させる。次いで、化学機械研磨(CMP:Chemical Mechanical Polishing)により当該絶縁膜の上面を平坦化する。その後、リソグラフィ技術とエッチングとによりこの絶縁膜をパターニングすることで、図8に示されるように、主エピタキシャル膜22の上面に到達するコンタクトホール24aと、単結晶層13Pの上面に到達するコンタクトホール24bとを有する層間絶縁膜24が形成される。 After the structure shown in FIG. 7 is formed, an insulating film such as an oxide film, a nitride film or an oxynitride film is deposited on the insulating film 20P, the main epitaxial film 22 and the dummy epitaxial film 23. Then, as shown in FIG. Then, the upper surface of the insulating film is flattened by chemical mechanical polishing (CMP). After that, by patterning this insulating film by lithography and etching, as shown in FIG. 24b is formed.

次に、図9に示されるように、たとえばCVD法により、コンタクトホール24a,24b内に、タングステン(W)などの導電性金属からなるコンタクトプラグ26,27を埋設する。その後は、コンタクトプラグ26,27上にアルミニウム(Al)や銅(Cu)などの材料からなる配線層28,29を形成することで、図1に示した光半導体素子1が作製される。 Next, as shown in FIG. 9, contact plugs 26 and 27 made of a conductive metal such as tungsten (W) are buried in the contact holes 24a and 24b by, eg, CVD. After that, wiring layers 28 and 29 made of a material such as aluminum (Al) or copper (Cu) are formed on the contact plugs 26 and 27 to fabricate the optical semiconductor device 1 shown in FIG.

図11は、多結晶粒密度すなわち異物欠陥密度を調べる実験のために、SOI基板を用いて形成されたエピタキシャル膜パターンを概略的に示す上面図である。この実験のために、SOI基板上の絶縁膜(シリコン酸化膜)に複数の開口部からなる開口部パターンが形成され、その後、これら開口部にそれぞれGeのエピタキシャル膜GP(0,0)~GP(2,2)がエピタキシャル成長させられた。エピタキシャル成長時の成膜条件は、Hガス流量12SLM,Geガス流量1SLM,全圧力10Torr,Ge分圧1.54Torr,成膜温度500℃,成膜レート0.22μm/分、であった。エピタキシャル膜GP(0,0)~GP(2,2)の各々は、上面視で一辺の長さがLの矩形状を有している。横方向に隣接するエピタキシャル膜間の離間距離はD、縦方向に隣接するエピタキシャル膜間の離間距離もDである。 FIG. 11 is a top view schematically showing an epitaxial film pattern formed using an SOI substrate for experiments to examine polycrystalline grain density, ie foreign matter defect density. For this experiment, an opening pattern consisting of a plurality of openings is formed in an insulating film (silicon oxide film) on an SOI substrate, and then Ge epitaxial films GP(0,0) to GP are formed in these openings. (2,2) was epitaxially grown. The film formation conditions during epitaxial growth were H 2 gas flow rate 12 SLM, Ge gas flow rate 1 SLM, total pressure 10 Torr, Ge partial pressure 1.54 Torr, film formation temperature 500° C., and film formation rate 0.22 μm/min. Each of the epitaxial films GP(0,0) to GP(2,2) has a rectangular shape with a side length L when viewed from above. The spacing distance between laterally adjacent epitaxial films is D, and the spacing distance between vertically adjacent epitaxial films is also D. As shown in FIG.

図12は、実験結果を表形式で示す図である。図12の表は、図11のエピタキシャル膜パターンの離間距離D及び一辺の長さLの組合せと、絶縁膜上に生成された多結晶粒の密度(単位:個/cm)との関係を示している。たとえばD=4μm及びL=1μmの組合せでは、5個/cmの多結晶粒密度が観測された。図13は、図12の表の数値から作成されたグラフである。このグラフにおいて、横軸は、一辺の長さL(単位μm)に対応し、縦軸は、多結晶粒密度である異物欠陥密度(単位:個/cm)に対応する。エピタキシャル膜のパターンがない場合、約70個/cmの多結晶粒密度が観測された。このグラフによれば、多結晶粒を低減させる効果は離間距離Dに強く依存し、離間距離Dが100μm以下の範囲内であるときに大きな効果が得られていることが分かる。さらに離間距離Dが50μm以下の範囲内、特には離間距離Dが20μm以下の範囲内のときに顕著な効果が現れている。 FIG. 12 is a diagram showing experimental results in tabular form. The table of FIG. 12 shows the relationship between the combination of the separation distance D and the length L of one side of the epitaxial film pattern of FIG . showing. For example, for the combination of D=4 μm and L=1 μm, a polycrystalline grain density of 5/cm 2 was observed. FIG. 13 is a graph created from the numerical values in the table of FIG. In this graph, the horizontal axis corresponds to the length L (unit: μm) of one side, and the vertical axis corresponds to the foreign matter defect density (unit: pieces/cm 2 ), which is the polycrystalline grain density. A polycrystalline grain density of about 70 grains/cm 2 was observed in the absence of the epitaxial film pattern. According to this graph, it can be seen that the effect of reducing polycrystalline grains strongly depends on the separation distance D, and a large effect is obtained when the separation distance D is within a range of 100 μm or less. Further, when the separation distance D is within a range of 50 μm or less, particularly when the separation distance D is within a range of 20 μm or less, a remarkable effect is exhibited.

このような効果は、絶縁膜の表面に吸着した成膜前駆体がその表面上を酔歩的にマイグレートするうちに、多結晶粒を形成する前に開口部パターンに到達したと考えることで合理的に説明できる。 Such an effect can be rationalized by considering that the film forming precursor adsorbed on the surface of the insulating film migrates on the surface in a random manner and reaches the opening pattern before forming polycrystalline grains. can be explained in a simple way.

また、上記の効果は、数学的な確率過程の観点から考えることもできる。一般に、時刻tにおけるシステムの状態を確率変数X(t)で表し、考察の対象となる時刻の集合をTaで表すとき、{X(t),t∈Ta}を確率過程という。ここで、システムの状態は、スカラー量として考えるものとする。成膜前駆体の位置は、当該システムの状態に相当する。粒子のランダムウォークにおいて時間の刻み幅と当該粒子の移動する幅とをゼロに近付けた場合(連続時間及び連続状態の場合)、当該粒子の運動は、ブラウン運動として考えられることが知られている。ブラウン運動の数学的な定義は次のとおりである。 The above effects can also be considered in terms of mathematical stochastic processes. In general, when the state of the system at time t is represented by a random variable X(t) and the set of times to be considered is represented by Ta, {X(t), tεTa} is called a stochastic process. Here, the state of the system shall be considered as a scalar quantity. The position of the deposition precursor corresponds to the state of the system. It is known that when the time step size and the moving width of the particle in the random walk of the particle are close to zero (in the case of continuous time and continuous state), the motion of the particle can be considered as Brownian motion. . The mathematical definition of Brownian motion is:

連続時間かつ連続状態の確率過程{X(t),t≧0}がブラウン運動(過程)であるとは、次の(A)~(C)の条件を満たす場合をいう。
(A)X(0)=0。
(B)独立増分(independent increments)をもつ。
(C)任意のt>0,s≧0に対して、X(t+s)-X(s)は、平均0,分散σtの正規分布に従う。よって、X(t+s)-X(s)≦xとなる確率P(X(t+s)-X(s)≦x)は、次式(1)で表現され得る。

Figure 2022152358000002
A continuous-time and continuous-state stochastic process {X(t), t≧0} is Brownian motion (process) when the following conditions (A) to (C) are satisfied.
(A) X(0)=0.
(B) have independent increments;
(C) For any t>0, s≧0, X(t+s)−X(s) follows a normal distribution with mean 0 and variance σ 2 t. Therefore, the probability P(X(t+s)-X(s)≤x) that X(t+s)-X(s)≤x can be expressed by the following equation (1).
Figure 2022152358000002

式(1)中の分布関数Φ(z)は次式(2)で表される。

Figure 2022152358000003
The distribution function Φ(z) in Equation (1) is expressed by Equation (2) below.
Figure 2022152358000003

特に、σ=1の場合のブラウン運動は、標準ブラウン運動と呼ばれている。標準ブラウン運動の確率過程を{B(t),t≧0}で表すものとする。特に、区間[0,T]における標準ブラウン運動{B(t),0≦t≦T}について、その最大値をR(T)としたとき、R(T)>a(>0)となる確率を表す補分布関数P(R(T)>a)は、次式(3)で与えられることが知られている。

Figure 2022152358000004
In particular, Brownian motion when σ=1 is called standard Brownian motion. Let {B(t), t≧0} denote the stochastic process of standard Brownian motion. In particular, regarding the standard Brownian motion {B(t), 0≤t≤T} in the interval [0, T], if its maximum value is R(T), then R(T)>a(>0). It is known that the complementary distribution function P(R(T)>a) representing probability is given by the following equation (3).
Figure 2022152358000004

図14は、補分布関数P(R(T)>a)に基づいて計算されたグラフである。このグラフにおいて、横軸は変数aに対応し、縦軸は補分布関数P(R(T)>a)の値に対応する。図14において、分布曲線F10は分散σt=10の場合の曲線、分布曲線F20は分散σt=20の場合の曲線、分布曲線F50は分散σt=50の場合の曲線、分布曲線F100は分散σt=100の場合の曲線である。補分布関数P(R(T)>a)は、ブラウン運動する粒子(成膜前駆体)が時刻Tまでに移動する最大の距離(最大移動距離)R(T)がaを超える確率を表すものということができる。ダミーエピタキシャル膜の一辺が十分に大きい場合、ダミーエピタキシャル膜の間の領域、あるいはダミーエピタキシャル膜と主エピタキシャル膜との間の領域に付着した成膜前駆体は、おおよそ離間距離Dの1/2程度の距離を走行すれば、エピタキシャル成長領域に安定的に吸着すると考えられる。したがって、式(3)は、離間距離Dと異物欠陥の減少量との関係を示していると考えることができる。 FIG. 14 is a graph calculated based on the complementary distribution function P(R(T)>a). In this graph, the horizontal axis corresponds to the variable a, and the vertical axis corresponds to the value of the complementary distribution function P(R(T)>a). In FIG. 14, the distribution curve F 10 is the curve for variance σ 2 t=10, the distribution curve F 20 is the curve for variance σ 2 t=20, and the distribution curve F 50 is the curve for variance σ 2 t=50. The curve distribution curve F 100 is the curve for variance σ 2 t=100. The complementary distribution function P (R (T) > a) represents the probability that the maximum distance (maximum movement distance) R (T) over which the Brownian motion particles (film formation precursor) move by time T exceeds a. can be called a thing. When one side of the dummy epitaxial film is sufficiently large, the deposition precursor adhering to the region between the dummy epitaxial films or the region between the dummy epitaxial film and the main epitaxial film is about 1/2 of the separation distance D. It is thought that the particles will be stably adsorbed to the epitaxial growth region if they travel a distance of . Therefore, equation (3) can be considered to represent the relationship between the separation distance D and the reduction amount of foreign matter defects.

以上に説明したとおり、上記実施形態の光半導体素子1及びその製造方法では、主エピタキシャル膜22に加えてダミー開口部20dにダミーエピタキシャル膜23が形成されており、主エピタキシャル膜22とダミーエピタキシャル膜23との離間距離Dが4μm以上でかつ100μm以下の範囲内に制限されている。よって、選択的エピタキシャル成長法の成膜プロセス中に、絶縁膜20P上をマイグレートする前駆体は、多結晶核を形成する前にダミー開口部20dの領域に到達して単結晶化する確率が高いので、絶縁膜20P上の多結晶粒の発生を効果的に抑制することが可能となる。従来の光半導体素子及びその製造方法では、成膜条件を調整することでエピタキシャル膜の選択性を十分に確保したと思われる状況であっても、絶縁膜上に10個/cm~100個/cmというごく低密度の多結晶粒が発生し、これら多結晶粒が光半導体素子の性能を劣化させるという課題があった。これに対し、上記実施形態では、絶縁膜20P上の多結晶粒の発生が効果的に抑制されるので、光半導体素子1の性能劣化を抑制することが可能である。 As described above, in the optical semiconductor device 1 and the manufacturing method thereof of the above-described embodiment, in addition to the main epitaxial film 22, the dummy epitaxial film 23 is formed in the dummy opening 20d. 23 is limited to a range of 4 μm or more and 100 μm or less. Therefore, the precursor migrating on the insulating film 20P during the selective epitaxial growth process has a high probability of reaching the region of the dummy opening 20d and being single-crystallized before forming polycrystalline nuclei. Therefore, it is possible to effectively suppress the generation of polycrystalline grains on the insulating film 20P. In the conventional optical semiconductor device and its manufacturing method, even in a situation where the selectivity of the epitaxial film is sufficiently ensured by adjusting the film formation conditions, 10/cm 2 to 100/cm 2 on the insulating film. There is a problem that polycrystalline grains having a very low density of 1/cm 2 are generated, and these polycrystalline grains deteriorate the performance of the optical semiconductor device. On the other hand, in the above-described embodiment, the generation of polycrystalline grains on the insulating film 20P is effectively suppressed, so it is possible to suppress performance deterioration of the optical semiconductor element 1. FIG.

なお、成膜前駆体がダミー開口部20dの領域に到達する確率を向上させて異物欠陥の発生を抑制する観点からは、ダミーエピタキシャル膜23のデータ率(ダミーエピタキシャル膜23の面積が全体の面積に占める割合)は1%~20%の範囲内に調整されることが望ましい。 From the viewpoint of suppressing the occurrence of foreign matter defects by improving the probability that the film formation precursor reaches the area of the dummy opening 20d, the data ratio of the dummy epitaxial film 23 (the area of the dummy epitaxial film 23 is the total area ratio) is preferably adjusted within the range of 1% to 20%.

さらに、光半導体素子1が集積された光集積回路では、ダミーエピタキシャル膜23の光吸収係数の高さを利用して、光集積回路中の迷光(信号光以外の不要な光)を吸収して除去する迷光吸収体の機能をダミーエピタキシャル膜23に付与することができる。たとえば、光集積回路内を伝播する信号光の不測の反射または散乱により迷光が発生し、あるいは、外部光源から入射された光の一部が光集積回路内の光導波路と結合せずに迷光となることがある。そのような迷光をダミーエピタキシャル膜23に吸収させて除去することが可能である。 Furthermore, in the optical integrated circuit in which the optical semiconductor element 1 is integrated, the high light absorption coefficient of the dummy epitaxial film 23 is utilized to absorb stray light (unnecessary light other than signal light) in the optical integrated circuit. The function of a stray light absorber to be removed can be given to the dummy epitaxial film 23 . For example, stray light may occur due to unexpected reflection or scattering of signal light propagating inside the optical integrated circuit, or part of the light incident from an external light source may become stray light without coupling with the optical waveguide inside the optical integrated circuit. can be. Such stray light can be absorbed by the dummy epitaxial film 23 and removed.

次に、図15及び図16は、それぞれ、他の実施形態の光半導体素子2,3の構成を概略的に示す上面図である。光半導体素子2,3の各々は、光導波路型の受光器として構成されている。なお、図15及び図16では、説明の便宜上、絶縁膜の表示は省略されている。 Next, FIGS. 15 and 16 are top views schematically showing configurations of optical semiconductor elements 2 and 3 of other embodiments, respectively. Each of the optical semiconductor elements 2 and 3 is configured as an optical waveguide type light receiver. 15 and 16, the illustration of the insulating film is omitted for convenience of explanation.

図15に示される光半導体素子2は、SOI基板の単結晶層(最外層)をパターニングすることで形成された光導波路構造30と、光導波路構造30上に形成された主エピタキシャル膜32と、主エピタキシャル膜32を取り囲む周辺領域に形成されたダミーエピタキシャル膜33~3310と、主エピタキシャル膜32の上面に導通するように形成されたコンタクトプラグ34~34と、主エピタキシャル膜32の側方の領域で単結晶層(光導波路構造30の一部)に導通するように形成されたコンタクトプラグ35~35,36~36と、コンタクトプラグ34~34の上端に導通するように形成された上部配線層37と、コンタクトプラグ35~35の上端に導通するように形成された上部配線層38と、コンタクトプラグ36~36の上端に導通するように形成された上部配線層39とを備えている。主エピタキシャル膜32は受光膜として機能する。 The optical semiconductor device 2 shown in FIG. 15 includes an optical waveguide structure 30 formed by patterning a single crystal layer (outermost layer) of an SOI substrate, a main epitaxial film 32 formed on the optical waveguide structure 30, dummy epitaxial films 33 1 to 33 10 formed in a peripheral region surrounding the main epitaxial film 32; Contact plugs 35 1 to 35 3 and 36 1 to 36 3 formed to conduct to the single-crystal layer (a part of the optical waveguide structure 30) in lateral regions, and contact plugs 34 1 to 34 6 have contact plugs 34 1 to 34 6 at their upper ends. An upper wiring layer 37 formed to be conductive, an upper wiring layer 38 formed to be conductive to the upper ends of the contact plugs 35 1 to 35 3 , and a conductive upper end to the contact plugs 36 1 to 36 3 . and a formed upper wiring layer 39 . The main epitaxial film 32 functions as a light receiving film.

一方、図16に示される光半導体素子3は、光半導体素子2と同様に、光導波路構造30、主エピタキシャル膜32、コンタクトプラグ34~34,35~35,36~36、及び、上部配線層37,38,39を備えている。光半導体素子3は、さらに、主エピタキシャル膜32を取り囲む周辺領域に形成されたダミーエピタキシャル膜3321~3336を備えている。光半導体素子3のダミーエピタキシャル膜3321~3336は、光半導体素子2のダミーエピタキシャル膜33~3310と比べると、主エピタキシャル膜32にさらに近い領域に密に配置されているので、ダミーエピタキシャル膜3321~3336のデータ率は、ダミーエピタキシャル膜33~3310のそれよりも高い。したがって、光半導体素子3の異物欠陥密度は、光半導体素子2のそれよりも低いことが期待できる。また、光半導体素子2,3に入射された光の一部、あるいは光半導体素子2,3内を伝播する光の一部が光導波路構造30または主エピタキシャル膜32と結合しないことで迷光が発生しても、そのような迷光はダミーエピタキシャル膜33~3310,3321~3336に吸収されて除去されることが期待できる。 On the other hand , optical semiconductor device 3 shown in FIG . , and upper wiring layers 37 , 38 , 39 . The optical semiconductor element 3 further includes dummy epitaxial films 33 21 to 33 36 formed in a peripheral region surrounding the main epitaxial film 32 . Compared with the dummy epitaxial films 33 1 to 33 10 of the optical semiconductor element 2, the dummy epitaxial films 33 21 to 33 36 of the optical semiconductor element 3 are densely arranged in a region closer to the main epitaxial film 32. The data rates of the epitaxial films 33 21 - 33 36 are higher than those of the dummy epitaxial films 33 1 - 33 10 . Therefore, it can be expected that the foreign matter defect density of the optical semiconductor element 3 is lower than that of the optical semiconductor element 2 . In addition, stray light is generated when part of the light incident on the optical semiconductor devices 2 and 3 or part of the light propagating in the optical semiconductor devices 2 and 3 is not coupled with the optical waveguide structure 30 or the main epitaxial film 32. However, such stray light can be expected to be absorbed by the dummy epitaxial films 33 1 to 33 10 and 33 21 to 33 36 and removed.

以上、種々の実施形態及びその変形例について説明したが、上記の実施形態及びその変形例は例示に過ぎず、本発明の範囲を限定するものではない。本発明の趣旨及び範囲から逸脱することなく、上記実施形態の変更、追加及び改良を適宜行うことができることが理解されるべきである。本発明の範囲は、特許請求の範囲の記載に基づいて解釈されるべきであり、さらにその均等物を含むものと理解されるべきである。 Although various embodiments and modifications thereof have been described above, the above-described embodiments and modifications thereof are merely examples and do not limit the scope of the present invention. It should be understood that changes, additions and improvements may be made to the above embodiments as appropriate without departing from the spirit and scope of the invention. The scope of the present invention should be construed based on the claims, and should be understood to include equivalents thereof.

本開示に係る光半導体素子及びその製造方法は、選択的エピタキシャル成長法を用いて形成される光能動素子及び光受動素子並びにこれらの製造方法に好適に利用できるものである。 INDUSTRIAL APPLICABILITY An optical semiconductor device and a manufacturing method thereof according to the present disclosure can be suitably used for optical active devices and optical passive devices formed using a selective epitaxial growth method and manufacturing methods thereof.

1~3:光半導体素子、10,10p:半導体基板(SOI基板)、11:支持基板(支持層)、11:支持基板、12:埋め込み絶縁膜、13,13P:単結晶層(単結晶シリコン層)、20,20P:絶縁膜、20a:主開口部、20d:ダミー開口部、21:レジストパターン、22:主エピタキシャル膜、23:ダミーエピタキシャル膜、23X,23Y:多結晶粒、24:層間絶縁膜、24a,24b:コンタクトホール、26,27:コンタクトプラグ、28,29:配線層、30:光導波路構造、32:主エピタキシャル膜、33~3310,3321~3336:ダミーエピタキシャル膜、34~34,35~35,36~36:コンタクトプラグ、37~39:上部配線層、100P:絶縁膜、100a:開口部。 1 to 3: optical semiconductor element, 10, 10p: semiconductor substrate (SOI substrate), 11: support substrate (support layer), 11: support substrate, 12: buried insulating film, 13, 13P: single crystal layer (single crystal silicon layer), 20, 20P: insulating film, 20a: main opening, 20d: dummy opening, 21: resist pattern, 22: main epitaxial film, 23: dummy epitaxial film, 23X, 23Y: polycrystalline grains, 24: interlayer Insulating films 24a, 24b: contact holes 26, 27: contact plugs 28, 29: wiring layers 30: optical waveguide structure 32: main epitaxial films 33 1 to 33 10 , 33 21 to 33 36 : dummy epitaxial Films 34 1 to 34 6 , 35 1 to 35 3 , 36 1 to 36 3 : contact plugs 37 to 39: upper wiring layer 100P: insulating film 100a: opening.

Claims (16)

光受動素子または光能動素子として機能する光半導体素子であって、
単結晶層を最外層として含む半導体基板と、
前記単結晶層上に形成された、互いに離間する主開口部及び少なくとも1つのダミー開口部を有する絶縁膜と、
前記単結晶層上に前記主開口部内で選択的にエピタキシャル成長した主エピタキシャル膜と、
前記単結晶層上に前記ダミー開口部内で選択的にエピタキシャル成長したダミーエピタキシャル膜と
を備え、
前記主エピタキシャル膜は、前記光半導体素子の機能の一部を担う膜であり、
前記ダミーエピタキシャル膜は、前記光半導体素子の機能の一部を担わない膜であり、
前記主エピタキシャル膜と前記ダミーエピタキシャル膜との離間距離は4μm以上でかつ100μm以下の範囲内である、
ことを特徴とする光半導体素子。
An optical semiconductor device that functions as an optical passive device or an optical active device,
a semiconductor substrate including a single crystal layer as the outermost layer;
an insulating film formed on the single crystal layer and having a main opening and at least one dummy opening separated from each other;
a main epitaxial film selectively epitaxially grown on the single crystal layer within the main opening;
a dummy epitaxial film selectively epitaxially grown in the dummy opening on the single crystal layer;
The main epitaxial film is a film responsible for part of the function of the optical semiconductor element,
The dummy epitaxial film is a film that does not play a part of the function of the optical semiconductor element,
The distance between the main epitaxial film and the dummy epitaxial film is 4 μm or more and 100 μm or less,
An optical semiconductor device characterized by:
請求項1に記載の光半導体素子であって、前記離間距離は4μm以上でかつ50μm以下の範囲内である、光半導体素子。 2. The optical semiconductor device according to claim 1, wherein said separation distance is in the range of 4 [mu]m or more and 50 [mu]m or less. 請求項1または2に記載の光半導体素子であって、前記ダミー開口部の形状は、1μm×1μm以上の面積を有する矩形状である、光半導体素子。 3. The optical semiconductor device according to claim 1, wherein said dummy opening has a rectangular shape with an area of 1 [mu]m*1 [mu]m or more. 請求項1から3のうちのいずれか1項に記載の光半導体素子であって、前記単結晶層はシリコン層である、光半導体素子。 4. The optical semiconductor device according to claim 1, wherein said single crystal layer is a silicon layer. 請求項4に記載の光半導体素子であって、
前記半導体基板は、支持層と、前記支持層上に形成された埋め込み絶縁膜と、前記埋め込み絶縁膜上に形成された単結晶シリコン層とを含むSOI基板であり、
前記シリコン層は前記単結晶シリコン層からなる、光半導体素子。
The optical semiconductor device according to claim 4,
the semiconductor substrate is an SOI substrate including a supporting layer, a buried insulating film formed on the supporting layer, and a single crystal silicon layer formed on the buried insulating film;
The optical semiconductor device, wherein the silicon layer is composed of the single crystal silicon layer.
請求項4または5に記載の光半導体素子であって、前記主エピタキシャル膜及び前記ダミーエピタキシャル膜の各々は、ゲルマニウム膜またはシリコンゲルマニウム膜を含む、光半導体素子。 6. The optical semiconductor device according to claim 4, wherein each of said main epitaxial film and said dummy epitaxial film comprises a germanium film or a silicon germanium film. 請求項1から6のうちのいずれか1項に記載の光半導体素子であって、前記ダミーエピタキシャル膜のデータ率は1%以上でかつ20%以下の範囲内である、光半導体素子。 7. The optical semiconductor device according to claim 1, wherein said dummy epitaxial film has a data rate of 1% or more and 20% or less. 請求項1から7のうちのいずれか1項に記載の光半導体素子であって、前記主エピタキシャル膜は受光膜として機能する、光半導体素子。 8. The optical semiconductor device according to claim 1, wherein said main epitaxial film functions as a light receiving film. 光半導体素子の製造方法であって、
単結晶層を最外層として含む半導体基板を用意する工程と、
前記単結晶層上に絶縁膜を形成する工程と、
リソグラフィ技術により前記絶縁膜上にレジストパターンを形成する工程と、
前記レジストパターンを用いたエッチングにより前記絶縁膜に主開口部及びダミー開口部を形成する工程と、
選択エピタキシャル成長法により前記主開口部内及び前記ダミー開口部内で前記単結晶層上に主エピタキシャル膜及びダミーエピタキシャル膜をそれぞれ同時並行にエピタキシャル成長させる工程と
を備え、
前記主エピタキシャル膜は、前記光半導体素子の機能の一部を担う膜であり、
前記ダミーエピタキシャル膜は、前記光半導体素子の機能の一部を担わない膜であり、
前記主エピタキシャル膜と前記ダミーエピタキシャル膜との離間距離は4μm以上でかつ100μm以下の範囲内である、
ことを特徴とする製造方法。
A method for manufacturing an optical semiconductor device,
preparing a semiconductor substrate including a single crystal layer as the outermost layer;
forming an insulating film on the single crystal layer;
forming a resist pattern on the insulating film by lithography;
forming a main opening and a dummy opening in the insulating film by etching using the resist pattern;
simultaneously epitaxially growing a main epitaxial film and a dummy epitaxial film on the single crystal layer in the main opening and the dummy opening by a selective epitaxial growth method;
The main epitaxial film is a film responsible for part of the function of the optical semiconductor element,
The dummy epitaxial film is a film that does not play a part of the function of the optical semiconductor element,
The distance between the main epitaxial film and the dummy epitaxial film is 4 μm or more and 100 μm or less,
A manufacturing method characterized by:
請求項9に記載の製造方法であって、前記離間距離は4μm以上でかつ50μm以下の範囲内である、製造方法。 10. The manufacturing method according to claim 9, wherein said separation distance is in the range of 4 [mu]m or more and 50 [mu]m or less. 請求項9または10に記載の製造方法であって、前記ダミー開口部の形状は、1μm×1μm以上の面積をもつ矩形状である、製造方法。 11. The manufacturing method according to claim 9, wherein the dummy opening has a rectangular shape with an area of 1 [mu]m*1 [mu]m or more. 請求項9から11のうちのいずれか1項に記載の製造方法であって、前記単結晶層はシリコン層である、製造方法。 12. The manufacturing method according to any one of claims 9 to 11, wherein said monocrystalline layer is a silicon layer. 請求項12に記載の製造方法であって、
前記半導体基板は、支持層と、前記支持層上に形成された埋め込み絶縁膜と、前記埋め込み絶縁膜上に形成された単結晶シリコン層とを含むSOI基板であり、
前記シリコン層は前記単結晶シリコン層からなる、製造方法。
The manufacturing method according to claim 12,
the semiconductor substrate is an SOI substrate including a supporting layer, a buried insulating film formed on the supporting layer, and a single crystal silicon layer formed on the buried insulating film;
The manufacturing method, wherein the silicon layer is the single crystal silicon layer.
請求項12または13に記載の製造方法であって、前記主エピタキシャル膜及び前記ダミーエピタキシャル膜の各々は、ゲルマニウム膜またはシリコンゲルマニウム膜を含む、製造方法。 14. The manufacturing method according to claim 12, wherein each of said main epitaxial film and said dummy epitaxial film comprises a germanium film or a silicon germanium film. 請求項9から14のうちのいずれか1項に記載の製造方法であって、前記ダミーエピタキシャル膜のデータ率は1%以上でかつ20%以下の範囲内である、製造方法。 15. The manufacturing method according to any one of claims 9 to 14, wherein the data rate of said dummy epitaxial film is in the range of 1% or more and 20% or less. 請求項9から15のうちのいずれか1項に記載の製造方法であって、前記主エピタキシャル膜は受光膜として機能する、製造方法。 16. The manufacturing method according to any one of claims 9 to 15, wherein said main epitaxial film functions as a light receiving film.
JP2021055097A 2021-03-29 2021-03-29 Optical semiconductor device and its manufacturing method Active JP6970845B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021055097A JP6970845B1 (en) 2021-03-29 2021-03-29 Optical semiconductor device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021055097A JP6970845B1 (en) 2021-03-29 2021-03-29 Optical semiconductor device and its manufacturing method

Publications (2)

Publication Number Publication Date
JP6970845B1 JP6970845B1 (en) 2021-11-24
JP2022152358A true JP2022152358A (en) 2022-10-12

Family

ID=78605734

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021055097A Active JP6970845B1 (en) 2021-03-29 2021-03-29 Optical semiconductor device and its manufacturing method

Country Status (1)

Country Link
JP (1) JP6970845B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008193037A (en) * 2007-01-31 2008-08-21 Fujifilm Corp Photodetector and method of manufacturing the same
WO2009110632A1 (en) * 2008-03-07 2009-09-11 日本電気株式会社 Silicon-germanium photodiode
US20100038689A1 (en) * 2008-08-13 2010-02-18 Board Of Regents, The University Of Texas System Integrating fabrication of photodetector with fabrication of cmos device on a silicon-on-insulator substrate
JP2010239130A (en) * 2009-03-11 2010-10-21 Sumitomo Chemical Co Ltd Semiconductor substrate, method for manufacturing semiconductor substrate, electronic device, and method for manufacturing electronic device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008193037A (en) * 2007-01-31 2008-08-21 Fujifilm Corp Photodetector and method of manufacturing the same
WO2009110632A1 (en) * 2008-03-07 2009-09-11 日本電気株式会社 Silicon-germanium photodiode
US20100038689A1 (en) * 2008-08-13 2010-02-18 Board Of Regents, The University Of Texas System Integrating fabrication of photodetector with fabrication of cmos device on a silicon-on-insulator substrate
JP2010239130A (en) * 2009-03-11 2010-10-21 Sumitomo Chemical Co Ltd Semiconductor substrate, method for manufacturing semiconductor substrate, electronic device, and method for manufacturing electronic device

Also Published As

Publication number Publication date
JP6970845B1 (en) 2021-11-24

Similar Documents

Publication Publication Date Title
US11703643B2 (en) Integrated photonics including waveguiding material
JP6326544B2 (en) Monolithic integration technique for fabricating photodetectors with transistors on the same substrate
JP5414415B2 (en) Semiconductor light receiving element and manufacturing method thereof
US10361307B2 (en) Contact structure and extension formation for III-V nFET
EP2629320B1 (en) Mask structure and method for defect-free heteroepitaxial deposition
JP2008546181A (en) Lattice-mismatched semiconductor structure with low dislocation defect density and related device manufacturing method
US20200203505A1 (en) Method of making heteroepitaxial structures and device formed by the method
KR102424567B1 (en) Methods for removing nuclei formed during epitaxial growth
US7749817B2 (en) Single-crystal layer on a dielectric layer
CN111668090B (en) Semiconductor structure and manufacturing method thereof
JP2022152358A (en) Optical semiconductor element and manufacturing method thereof
US10002924B2 (en) Devices including high percentage SiGe fins formed at a tight pitch and methods of manufacturing same
US9865462B2 (en) Strain relaxed buffer layers with virtually defect free regions
Nam et al. Germanium on insulator (GOI) structure using hetero-epitaxial lateral overgrowth on silicon
JP2651146B2 (en) Crystal manufacturing method
McComber et al. Low-temperature germanium ultra-high vacuum chemical vapor deposition for back-end photonic device integration

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210329

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20210329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210817

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211012

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211029

R150 Certificate of patent or registration of utility model

Ref document number: 6970845

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150