JP2022138293A

JP2022138293A - Overvoltage detection circuit, protection circuit and circuit device

Info

Publication number: JP2022138293A
Application number: JP2021038095A
Authority: JP
Inventors: 雅之川上; Masayuki Kawakami
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2021-03-10
Filing date: 2021-03-10
Publication date: 2022-09-26

Abstract

To enhance the degree of freedom in designing an overvoltage detection circuit.SOLUTION: An overvoltage detection circuit 200 includes: a first current mirror circuit 210 that outputs a signal Vout1 having a voltage corresponding to a power supply voltage; a second current mirror circuit 220 that outputs a signal Vout3 having a voltage corresponding to the power supply voltage; and a comparison circuit 230 that compares the voltage of the signal Vout1 and the voltage of the signal Vout3 and outputs a signal Vout7 indicating the result of the comparison. A rate at which the voltage of the signal Vout1 changes with respect to changes in the power supply voltage is different from a rate at which the voltage of the signal Vout3 changes with respect to the changes in the power supply voltage, and the signal Vout7 is inverted when the power supply voltage is overvoltage.SELECTED DRAWING: Figure 1

Description

本発明は、例えば過電圧検出回路、保護回路および回路装置に関する。 The present invention relates, for example, to overvoltage detection circuits, protection circuits and circuit devices.

電源電圧を出力する電源回路に負荷回路が接続されて、当該電源電圧によって負荷回路が駆動される構成では、過大な電源電圧の印加による負荷回路の損傷を防止するための措置が必要である。
この措置の一例としては、負荷回路と電源回路との間に、電源電圧が過大であることを検出する過電圧検出回路を設ける構成が挙げられる。過電圧検出回路によって電源電圧が過大であると検出されると、電源回路から負荷回路に至る電源電圧の供給経路が遮断されるので、過大な電源電圧の印加による負荷回路の損傷が防止される。 In a configuration in which a load circuit is connected to a power supply circuit that outputs a power supply voltage and the load circuit is driven by the power supply voltage, it is necessary to take measures to prevent damage to the load circuit due to the application of excessive power supply voltage.
As an example of this measure, there is a configuration in which an overvoltage detection circuit is provided between the load circuit and the power supply circuit to detect an excessive power supply voltage. When the overvoltage detection circuit detects that the power supply voltage is excessive, the supply path of the power supply voltage from the power supply circuit to the load circuit is cut off, thereby preventing damage to the load circuit due to the application of excessive power supply voltage.

過大な電圧を検出するための技術としては、例えば電源電圧に対して逆方向にツェナーダイオードを設け、当該ツェナーダイオードが降伏したときの電流を検出する技術が知られている（例えば特許文献１参照）。 As a technique for detecting excessive voltage, for example, a technique is known in which a Zener diode is provided in a direction opposite to the power supply voltage and current is detected when the Zener diode breaks down (see, for example, Patent Document 1). ).

特開２００１－２６８８０９号公報Japanese Patent Application Laid-Open No. 2001-268809

上記特許文献１に記載された技術では、過電圧を検出するための回路の特性がツェナーダイオードの特性で決まる。このため、過電圧を検出するための回路の特性を設計する際には、まず、使用するツェナーダイオードを選定する必要があるので、設計の自由度が低い、と言わざるを得ない。 In the technique described in Patent Document 1, the characteristics of the circuit for detecting overvoltage are determined by the characteristics of the Zener diode. For this reason, when designing the characteristics of the circuit for detecting overvoltage, it is necessary to select the Zener diode to be used first, so it must be said that the degree of freedom in design is low.

本開示の一態様に係る過電圧検出回路は、電源電圧に応じた第１電圧を出力する第１カレントミラー回路と、前記電源電圧に応じた第２電圧を出力する第２カレントミラー回路と、前記第１電圧と前記第２電圧とを比較し、前記比較の結果を示す比較信号を出力する比較回路と、を含み、前記電源電圧の変化に対して前記第１電圧が変化する割合は、前記電源電圧の変化に対して前記第２電圧が変化する割合と異なり、前記電源電圧が過電圧である場合に、前記比較信号が反転する。 An overvoltage detection circuit according to an aspect of the present disclosure includes: a first current mirror circuit that outputs a first voltage according to a power supply voltage; a second current mirror circuit that outputs a second voltage according to the power supply voltage; a comparison circuit that compares the first voltage and the second voltage and outputs a comparison signal indicating the result of the comparison, wherein the rate of change of the first voltage with respect to the change of the power supply voltage is the Unlike the rate at which the second voltage changes with respect to the change in power supply voltage, the comparison signal is inverted when the power supply voltage is overvoltage.

第１実施形態に係る保護回路を示す図である。It is a figure which shows the protection circuit which concerns on 1st Embodiment. 第２実施形態に係る保護回路を示す図である。It is a figure which shows the protection circuit which concerns on 2nd Embodiment. 第３実施形態に係る保護回路を示す図である。It is a figure which shows the protection circuit which concerns on 3rd Embodiment. 回路装置を示す図である。FIG. 4 shows a circuit device; 回路装置の動作を説明するための図である。It is a figure for demonstrating operation|movement of a circuit device. 回路装置の動作を説明するための図である。It is a figure for demonstrating operation|movement of a circuit device. 回路装置の動作を説明するための図である。It is a figure for demonstrating operation|movement of a circuit device. 回路装置の動作を説明するための図である。It is a figure for demonstrating operation|movement of a circuit device.

以下、本発明の好適な実施形態について図面を用いて説明する。なお、以下に説明する実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。 Preferred embodiments of the present invention will be described below with reference to the drawings. It should be noted that the embodiments described below do not unduly limit the scope of the invention described in the claims. Moreover, not all the configurations described below are essential constituent elements of the present invention.

［第１実施形態］
図１は、実施形態に係る保護回路２０を示す図である。保護回路２０は、電源回路１０と負荷回路３０との間に設けられ、電源回路１０から出力される電源電圧を端子ＩｎおよびＧｎｄで入力し、当該入力した電源電圧を端子ＯｕｔおよびＧｎｄから、負荷回路３０に出力する。 [First embodiment]
FIG. 1 is a diagram showing a protection circuit 20 according to an embodiment. The protection circuit 20 is provided between the power supply circuit 10 and the load circuit 30, receives the power supply voltage output from the power supply circuit 10 at terminals In and Gnd, and transfers the input power supply voltage from terminals Out and Gnd to the load circuit. Output to circuit 30 .

なお、保護回路２０における電源電圧とは、端子ＩｎおよびＧｎｄの間における電圧をいう。端子Ｇｎｄは、保護回路２０において入力側と出力側とで２カ所設けられる。入力側の端子Ｇｎｄと出力側の端子Ｇｎｄとは接続されているので、電気的な差異はなく、区別する意味はない。２つの端子Ｇｎｄは、例えば電圧ゼロの基準電位に接地される。
また、保護回路２０および負荷回路３０は、端子ＯｕｔおよびＧｎｄを介することなく、例えば同じ配線基板に設けられてもよい。 The power supply voltage in the protection circuit 20 means the voltage between the terminals In and Gnd. Two terminals Gnd are provided on the input side and the output side of the protection circuit 20 . Since the terminal Gnd on the input side and the terminal Gnd on the output side are connected, there is no electrical difference and there is no point in distinguishing between them. The two terminals Gnd are grounded, for example, to a zero voltage reference potential.
Also, the protection circuit 20 and the load circuit 30 may be provided, for example, on the same wiring board without intervening the terminals Out and Gnd.

電源回路１０は、例えばＡＣアダプターであり、商用電源を直流に変換し、変換した直流をＤＣプラグから出力する。保護回路２０における入力側の端子Ｉｎおよび端子Ｇｎｄは、例えばＤＣジャックであり、上記ＤＣプラグに接続される。
一般にＡＣアダプターは多様であり、用途に応じて様々な電圧を出力する。ＤＣプラグの規格およびＤＣジャックの規格についても多様であるが、規格が一致するＤＣプラグおよびＤＣジャックは、物理的に接続が可能である。このため、保護回路２０からみれば、意図しないＡＣアダプターが接続されて、当該ＡＣアダプターから、過電圧が入力されてしまう場合に対処する必要がある。
このような場合に対処するため、保護回路２０は、電源電圧が過電圧であるか否かを検出し、過電圧を検出した場合には、当該電源電圧の負荷回路３０への出力を遮断して、負荷回路３０を過電圧から保護する必要がある。
なお、本説明において、過電圧とは、負荷回路３０で許容される電圧を越えた過剰な電圧、または、負荷回路３０への電源電圧の供給を遮断するしきい値電圧以上の電圧、という意味で用いている。 The power supply circuit 10 is, for example, an AC adapter, converts commercial power into direct current, and outputs the converted direct current from a DC plug. A terminal In and a terminal Gnd on the input side of the protection circuit 20 are, for example, DC jacks, and are connected to the DC plug.
In general, AC adapters are diverse and output various voltages depending on the application. There are various standards for DC plugs and DC jacks, but DC plugs and DC jacks that conform to the standards can be physically connected. Therefore, from the perspective of the protection circuit 20, it is necessary to deal with the case where an unintended AC adapter is connected and overvoltage is input from the AC adapter.
In order to cope with such a case, the protection circuit 20 detects whether or not the power supply voltage is an overvoltage, and when an overvoltage is detected, cuts off the output of the power supply voltage to the load circuit 30, It is necessary to protect the load circuit 30 from overvoltages.
In this description, the overvoltage means an excessive voltage exceeding the voltage allowed in the load circuit 30 or a voltage equal to or higher than the threshold voltage at which the supply of the power supply voltage to the load circuit 30 is cut off. I am using

そこで次に、負荷回路３０を過電圧から保護する保護回路２０について説明する。保護回路２０は、過電圧検出回路２００およびトランジスターＱ７を含む。
過電圧検出回路２００は、第１カレントミラー回路２１０、第２カレントミラー回路２２０および比較回路２３０を含み、電源電圧が過電圧であるか否かを検出する。 Therefore, next, the protection circuit 20 that protects the load circuit 30 from overvoltage will be described. Protection circuit 20 includes an overvoltage detection circuit 200 and transistor Q7.
The overvoltage detection circuit 200 includes a first current mirror circuit 210, a second current mirror circuit 220 and a comparison circuit 230, and detects whether or not the power supply voltage is overvoltage.

第１カレントミラー回路２１０は、トランジスターＱ１～Ｑ４および抵抗素子Ｒ１を含む。本実施形態では、トランジスターＱ１～Ｑ４のうち、トランジスターＱ１およびＱ３がＮチャネル型であり、トランジスターＱ２およびＱ４がＰチャネル型である。なお、トランジスターＱ１およびＱ３のチャネル型は同じであればよい。同様に、トランジスターＱ２およびＱ４のチャネル型は同じであればよい。 The first current mirror circuit 210 includes transistors Q1-Q4 and a resistive element R1. In this embodiment, among the transistors Q1 to Q4, the transistors Q1 and Q3 are N-channel type, and the transistors Q2 and Q4 are P-channel type. The channel types of the transistors Q1 and Q3 should be the same. Similarly, the channel types of transistors Q2 and Q4 need only be the same.

トランジスターＱ１では、ソースノードが端子Ｇｎｄに接続される。また、トランジスターＱ１では、ゲートノードおよびドレインノードが接続される。このため、トランジスターＱ１はダイオードとして機能する。
トランジスターＱ１におけるゲートノードおよびドレインノードの接続点は、トランジスターＱ２のドレインノードおよびトランジスターＱ３のゲートノードに接続される。
トランジスターＱ２では、ソースノードが端子Ｉｎに接続され、ゲートノードがトランジスターＱ４のゲートノード、トランジスターＱ４のドレインノードおよびトランジスターＱ３のドレインノードに接続される。トランジスターＱ４では、ゲートノードおよびドレインノードが接続されるので、当該トランジスターＱ４はダイオードとして機能する。 The source node of transistor Q1 is connected to terminal Gnd. Also, in the transistor Q1, the gate node and the drain node are connected. Therefore, transistor Q1 functions as a diode.
The junction of the gate and drain nodes of transistor Q1 is connected to the drain node of transistor Q2 and the gate node of transistor Q3.
The transistor Q2 has a source node connected to the terminal In and a gate node connected to the gate node of the transistor Q4, the drain node of the transistor Q4 and the drain node of the transistor Q3. Since the gate node and the drain node are connected in the transistor Q4, the transistor Q4 functions as a diode.

トランジスターＱ３では、ソースノードが抵抗素子Ｒ１の一端および比較回路２３０の負入力端（－）に接続される。抵抗素子Ｒ１の他端は、端子Ｇｎｄに接続される。トランジスターＱ３のソースノードから出力される信号Ｖｏｕｔ１の電圧が、比較回路２３０の負入力端（－）に印加される。
なお、信号Ｖｏｕｔ１の電圧は、抵抗素子Ｒ１における両端間の電圧、詳細には、抵抗素子Ｒ１の抵抗値に、当該抵抗素子Ｒ１に流れる電流値を乗じた積で表される。信号Ｖｏｕｔ１の電圧は、電源電圧に応じた第１電圧の一例である。
トランジスターＱ４では、ソースノードが端子Ｉｎに接続される。 The source node of the transistor Q3 is connected to one end of the resistance element R1 and the negative input terminal (-) of the comparison circuit 230. FIG. The other end of the resistive element R1 is connected to the terminal Gnd. The voltage of the signal Vout1 output from the source node of the transistor Q3 is applied to the negative input terminal (-) of the comparison circuit 230. FIG.
The voltage of the signal Vout1 is represented by the voltage across the resistance element R1, more specifically, the product of the resistance value of the resistance element R1 and the current value flowing through the resistance element R1. The voltage of the signal Vout1 is an example of a first voltage according to the power supply voltage.
The source node of transistor Q4 is connected to terminal In.

第２カレントミラー回路２２０は、トランジスターＱ５、Ｑ６、抵抗素子Ｒ２およびＲ３を含む。本実施形態では、トランジスターＱ５およびＱ６が同じＰチャネル型である。なお、トランジスターＱ５およびＱ６は同じであればよいので、Ｎチャネル型であってもよい。
トランジスターＱ５では、ソースノードが端子Ｉｎに接続される。また、トランジスターＱ５では、ゲートノードおよびドレインノードが接続される。このため、トランジスターＱ５はダイオードとして機能する。トランジスターＱ５におけるゲートノードおよびドレインノードの接続点は、トランジスターＱ６のゲートノードおよび抵抗素子Ｒ２の一端に接続される。抵抗素子Ｒ２の他端は、端子Ｇｎｄに接続される。 A second current mirror circuit 220 includes transistors Q5, Q6 and resistive elements R2 and R3. In this embodiment, transistors Q5 and Q6 are of the same P-channel type. Since the transistors Q5 and Q6 may be the same, they may be of the N-channel type.
The source node of transistor Q5 is connected to terminal In. Also, the gate node and the drain node of the transistor Q5 are connected. Therefore, transistor Q5 functions as a diode. A connection point between the gate node and the drain node of the transistor Q5 is connected to the gate node of the transistor Q6 and one end of the resistance element R2. The other end of the resistive element R2 is connected to the terminal Gnd.

トランジスターＱ６では、ソースノードが端子Ｉｎに接続され、ドレインノードが抵抗素子Ｒ３の一端および比較回路２３０の正入力端（＋）に接続される。抵抗素子Ｒ３の他端は、端子Ｇｎｄに接続される。トランジスターＱ６のドレインノードから出力される信号Ｖｏｕｔ３の電圧が、比較回路２３０の正入力端（＋）に印加される。なお、信号Ｖｏｕｔ３の電圧は、抵抗素子Ｒ３における両端間の電圧、詳細には、抵抗素子Ｒ３の抵抗値に、当該抵抗素子Ｒ３に流れる電流値を乗じた積で表される。信号Ｖｏｕｔ３の電圧は、第２電圧の一例である。 The transistor Q6 has a source node connected to the terminal In, and a drain node connected to one end of the resistance element R3 and the positive input terminal (+) of the comparison circuit 230 . The other end of the resistive element R3 is connected to the terminal Gnd. The voltage of the signal Vout3 output from the drain node of the transistor Q6 is applied to the positive input terminal (+) of the comparison circuit 230. FIG. The voltage of the signal Vout3 is represented by the voltage across the resistance element R3, more specifically, the product of the resistance value of the resistance element R3 and the current value flowing through the resistance element R3. The voltage of the signal Vout3 is an example of the second voltage.

第１カレントミラー回路２１０におけるトランジスターＱ１～Ｑ４、第２カレントミラー回路２２０におけるトランジスターＱ５およびＱ６は、例えば半導体基板に集積されたＭＯＳＦＥＴ（Ｍｅｔａｌ－Ｏｘｉｄｅ－ＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄ－ＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）が好適であり、各チャネル幅や各チャネル長などが後述する特性を満たすように設計される。
なお、カレントミラー回路とは、狭義にはトランジスターＱ５およびＱ６のように対となるトランジスター同士の組を言うが、本説明では、二経路のうち、一方の経路に流れる電流を反映させた電流を他方の経路に流す回路という広義の意味で用いている。 The transistors Q1 to Q4 in the first current mirror circuit 210 and the transistors Q5 and Q6 in the second current mirror circuit 220 are preferably MOSFETs (Metal-Oxide-Semiconductor Field-Effect Transistors) integrated on a semiconductor substrate, for example. The channel width, each channel length, etc. are designed to satisfy the characteristics described later.
In a narrow sense, a current mirror circuit refers to a set of paired transistors such as transistors Q5 and Q6. It is used in the broad sense of a circuit that flows to the other path.

比較回路２３０は、電源電圧を用いて、正入力端（＋）に印加された信号Ｖｏｕｔ３の電圧と負入力端（－）に印加された信号Ｖｏｕｔ１の電圧とを比較し、当該比較結果を示す信号Ｖｏｕｔ７を出力する。詳細には、比較回路２３０は、信号Ｖｏｕｔ３の電圧が信号Ｖｏｕｔ１の電圧以上であれば、信号Ｖｏｕｔ７をＨレベルで出力し、信号Ｖｏｕｔ３の電圧が信号Ｖｏｕｔ１の電圧未満であれば、信号Ｖｏｕｔ７をＬレベルで出力する。
なお、信号Ｖｏｕｔ７は比較信号の一例である。また、比較回路２３０は電源電圧を用いるので、信号Ｖｏｕｔ７のＨレベルは端子Ｉｎの電圧であり、信号Ｖｏｕｔ７のＬレベルは端子Ｇｎｄの電圧、すなわち接地電位である。 The comparison circuit 230 compares the voltage of the signal Vout3 applied to the positive input terminal (+) and the voltage of the signal Vout1 applied to the negative input terminal (-) using the power supply voltage, and indicates the comparison result. It outputs the signal Vout7. Specifically, the comparison circuit 230 outputs the signal Vout7 at the H level if the voltage of the signal Vout3 is equal to or higher than the voltage of the signal Vout1, and outputs the signal Vout7 at the L level if the voltage of the signal Vout3 is less than the voltage of the signal Vout1. output in levels.
Note that the signal Vout7 is an example of a comparison signal. Also, since the comparison circuit 230 uses the power supply voltage, the H level of the signal Vout7 is the voltage of the terminal In, and the L level of the signal Vout7 is the voltage of the terminal Gnd, that is, the ground potential.

トランジスターＱ７は、例えばＰチャネル型である。トランジスターＱ７では、ソースノードが端子Ｉｎに接続され、ゲートノードには信号Ｖｏｕｔ７が供給され、ドレインノードが端子Ｏｕｔに接続される。このため、トランジスターＱ７は、電源電圧が電源回路１０から負荷回路３０まで供給される経路に設けられ、信号Ｖｏｕｔ７がＬレベルであればオンし、信号Ｖｏｕｔ７がＨレベルであればオフするスイッチとして機能する。
なお、トランジスターのオンとは、ソースノードおよびドレインノードの間が電気的に閉じて低インピーダンス状態になることをいう。また、トランジスターのオフとは、ソースノードおよびドレインノードの間が電気的に開いて高インピーダンス状態になることをいう。 Transistor Q7 is, for example, of a P-channel type. The transistor Q7 has a source node connected to the terminal In, a gate node supplied with the signal Vout7, and a drain node connected to the terminal Out. Therefore, the transistor Q7 is provided in a path through which the power supply voltage is supplied from the power supply circuit 10 to the load circuit 30, and functions as a switch that turns on when the signal Vout7 is at L level and turns off when the signal Vout7 is at H level. do.
Note that turning on a transistor means that the source node and the drain node are electrically closed to be in a low impedance state. Also, turning off a transistor means that the source node and the drain node are electrically opened to be in a high impedance state.

第２カレントミラー回路２２０において、トランジスターＱ５はダイオードとして機能するので、端子Ｉｎおよび端子Ｇｎｄの間では、トランジスターＱ５から抵抗素子Ｒ２に向かって電流Ｉｏｕｔ２が流れる。当該電流Ｉｏｕｔ２が流れたときのトランジスターＱ５のゲートノード電圧が、トランジスターＱ６のゲートノードに印加されるので、当該電流Ｉｏｕｔ２に応じた電流Ｉｏｕｔ３が、トランジスターＱ６および抵抗素子Ｒ３を介して流れる。 In the second current mirror circuit 220, the transistor Q5 functions as a diode, so the current Iout2 flows from the transistor Q5 to the resistance element R2 between the terminal In and the terminal Gnd. Since the gate node voltage of transistor Q5 when current Iout2 flows is applied to the gate node of transistor Q6, current Iout3 corresponding to current Iout2 flows through transistor Q6 and resistance element R3.

詳細には、電源電圧がＶｉｎである場合、第２カレントミラー回路２２０において、比較回路２３０における正入力端（＋）に印加される信号Ｖｏｕｔ３の電圧は、次式（１）のように表すことができる。
Ｖｏｕｔ３＝Ｒ３・Ｉｏｕｔ３ …（１）
なお、Ｒ３は、抵抗素子Ｒ３の抵抗値である。抵抗値Ｒ３については、混乱を避けるために抵抗素子Ｒ３と同符号を用いる。 Specifically, when the power supply voltage is Vin, the voltage of the signal Vout3 applied to the positive input terminal (+) of the comparison circuit 230 in the second current mirror circuit 220 can be expressed by the following equation (1). can be done.
Vout3=R3·Iout3 (1)
Note that R3 is the resistance value of the resistance element R3. For the resistance value R3, the same sign as the resistance element R3 is used to avoid confusion.

式（１）においてトランジスターＱ６および抵抗素子Ｒ３に流れる電流Ｉｏｕｔ３は、次式（２）のように表すことができる。
Ｉｏｕｔ３＝（μｐ・Ｃｏｘ・Ｗ６／Ｌ６）・（２・Ｗ５／Ｌ５）・（Ｖｇｓ５－Ｖｔｈ５） …（２）
式（２）においてμｐは正孔移動度であり、Ｃｏｘは酸化膜容量である。Ｗ５はトランジスターＱ５のチャネル幅であり、Ｌ５はトランジスターＱ５のチャネル長である。Ｗ６はトランジスターＱ６のチャネル幅であり、Ｌ６はトランジスターＱ６のチャネル長である。Ｖｇｓ５はトランジスターＱ５におけるゲート・ソース電圧であり、Ｖｔｈ５はトランジスターＱ５のしきい値電圧である。 A current Iout3 flowing through the transistor Q6 and the resistance element R3 in the equation (1) can be expressed as the following equation (2).
Iout3=(μp·Cox·W6/L6)·(2·W5/L5)·(Vgs5−Vth5) (2)
In equation (2) μp is the hole mobility and Cox is the oxide capacitance. W5 is the channel width of transistor Q5 and L5 is the channel length of transistor Q5. W6 is the channel width of transistor Q6 and L6 is the channel length of transistor Q6. Vgs5 is the gate-source voltage on transistor Q5 and Vth5 is the threshold voltage of transistor Q5.

第２カレントミラー回路２２０において、電源電圧がＶｉｎからΔＶｉｎだけ上昇して、（Ｖｉｎ＋ΔＶｉｎ）となった場合に、トランジスターＱ６および抵抗素子Ｒ３を介して流れる電流が、Ｉｏｕｔ３からΔＩｏｕｔ３だけ増加して、（Ｉｏｕｔ３＋ΔＩｏｕｔ３）となったとする。
この場合に、当該増加分のΔＩｏｕｔ３は、次式（３）のように表すことができる。
ΔＩｏｕｔ３＝ΔＶｉｎ｛Ｒ２＋（１／ｇｍ５）｝・（Ｗ６／Ｌ６）／（Ｗ５／Ｌ５） …（３）
式（３）においてｇｍ５はトランジスターＱ５の相互コンダクタンスである。 In the second current mirror circuit 220, when the power supply voltage rises from Vin by ΔVin to become (Vin+ΔVin), the current flowing through the transistor Q6 and the resistance element R3 increases from Iout3 by ΔIout3 to ( Suppose that Iout3+ΔIout3).
In this case, the increment ΔIout3 can be expressed by the following equation (3).
ΔIout3=ΔVin{R2+(1/gm5)}·(W6/L6)/(W5/L5) (3)
In equation (3) gm5 is the transconductance of transistor Q5.

電源電圧が（Ｖｉｎ＋ΔＶｉｎ）である場合、抵抗素子Ｒ３の一端における電圧、すなわち比較回路２３０に印加される入力端（＋）の信号Ｖｏｕｔ３の電圧は、次式（４）のように表すことができる。
Ｖｏｕｔ３＝Ｒ３・（Ｉｏｕｔ３＋ΔＩｏｕｔ３） …（４） When the power supply voltage is (Vin+ΔVin), the voltage at one end of the resistance element R3, that is, the voltage of the signal Vout3 at the input terminal (+) applied to the comparison circuit 230 can be expressed by the following equation (4). .
Vout3=R3·(Iout3+ΔIout3) (4)

式（１）および（４）から判るように、第２カレントミラー回路２２０では、電源電圧がＶｉｎから（Ｖｉｎ＋ΔＶｉｎ）に変動すると、トランジスターＱ６による電流もＩｏｕｔ３から（Ｉｏｕｔ３＋ΔＩｏｕｔ３）に変化し、信号Ｖｏｕｔ３の電圧も変化する。このため、第２カレントミラー回路２２０から出力される信号Ｖｏｕｔ３の電圧は、電源電圧に依存して変化する。 As can be seen from equations (1) and (4), in the second current mirror circuit 220, when the power supply voltage varies from Vin to (Vin+.DELTA.Vin), the current through transistor Q6 also changes from Iout3 to (Iout3+.DELTA.Iout3). Voltage also changes. Therefore, the voltage of the signal Vout3 output from the second current mirror circuit 220 varies depending on the power supply voltage.

一方、第１カレントミラー回路２１０は、一般にはウィルソン・カレントミラーとも呼ばれ、トランジスターＱ２からトランジスターＱ１に流れる電流Ｉｏｕｔ０と、トランジスターＱ４からトランジスターＱ３および抵抗素子Ｒ３に流れる電流Ｉｏｕｔ１とを精度良く一致させる性質を有する。 On the other hand, the first current mirror circuit 210 is generally called a Wilson current mirror, and accurately matches the current Iout0 flowing from the transistor Q2 to the transistor Q1 with the current Iout1 flowing from the transistor Q4 to the transistor Q3 and the resistor element R3. have the property

電源電圧がＶｉｎである場合、第１カレントミラー回路２１０において、トランジスターＱ４、Ｑ３および抵抗素子Ｒ１に流れる電流Ｉｏｕｔ１は、次式（５）のように表すことができる。
Ｉｏｕｔ１＝｛２／（μｎ・Ｃｏｘ・Ｗ１／Ｌ１）｝（１／Ｒ１^２）・（１－１／（√Ｋ））^２
…（５） When the power supply voltage is Vin, the current Iout1 flowing through the transistors Q4 and Q3 and the resistance element R1 in the first current mirror circuit 210 can be expressed by the following equation (5).
Iout1={2/(μn・Cox・W1/L1)}(1/R1 ² )・(1−1/(√K)) ²
…(5)

式（５）においてμｎは電子移動度であり、Ｗ１はトランジスターＱ１のチャネル幅であり、Ｌ１はトランジスターＱ１のチャネル長である。Ｒ１は、抵抗素子Ｒ１の抵抗値である。抵抗値Ｒ１については、抵抗素子Ｒ１と同符号を用いる。
また、式（５）におけるＫは次式（６）で表される。
Ｋ＝（Ｗ３／Ｌ３）／（Ｗ１／Ｌ１） …（６）
なお、式（６）において、Ｗ３はトランジスターＱ３のチャネル幅であり、Ｌ３はトランジスターＱ３のチャネル長である。 In equation (5), μn is the electron mobility, W1 is the channel width of transistor Q1, and L1 is the channel length of transistor Q1. R1 is the resistance value of the resistance element R1. As for the resistance value R1, the same sign as that of the resistance element R1 is used.
Moreover, K in Formula (5) is represented by following Formula (6).
K=(W3/L3)/(W1/L1) (6)
In equation (6), W3 is the channel width of transistor Q3, and L3 is the channel length of transistor Q3.

トランジスターＱ２のチャネル幅をＷ２とし、トランジスターＱ２のチャネル長をＬ２とし、トランジスターＱ４のチャネル幅をＷ４とし、トランジスターＱ４のチャネル長をＬ４とした場合、本実施形態では、一例として次式（７）および（８）を充足するようにトランジスターＱ２、Ｑ４が構成される。
Ｗ２＝Ｗ４ …（７）
Ｌ２＝Ｌ４ …（８） When the channel width of the transistor Q2 is W2, the channel length of the transistor Q2 is L2, the channel width of the transistor Q4 is W4, and the channel length of the transistor Q4 is L4, the following equation (7) is used as an example in this embodiment. and transistors Q2 and Q4 are configured to satisfy (8).
W2=W4 (7)
L2=L4 (8)

式（２）の右辺または（３）の右辺とは異なり、式（５）の右辺には電源電圧に依存する項が存在しない。このため、電源電圧が（Ｖｉｎ＋ΔＶｉｎ）に上昇しても、電流Ｉｏｕｔ１が増加しないので、その変化分であるΔＩｏｕｔはほぼゼロである。したがって、電源電圧が（Ｖｉｎ＋ΔＶｉｎ）に上昇した場合であっても、比較回路２３０の負入力端（－）に印加される信号Ｖｏｕｔ１の電圧は、式（５）におけるＩｏｕｔ１を用いれば、次式（９）で表される。
Ｖｏｕｔ１＝Ｒ１・Ｉｏｕｔ１ …（９） Unlike the right side of equation (2) or the right side of (3), there is no power supply voltage dependent term on the right side of equation (5). Therefore, even if the power supply voltage rises to (Vin+.DELTA.Vin), the current Iout1 does not increase, and the change .DELTA.Iout is almost zero. Therefore, even if the power supply voltage rises to (Vin+ΔVin), the voltage of the signal Vout1 applied to the negative input terminal (−) of the comparison circuit 230 is given by the following equation ( 9).
Vout1=R1·Iout1 (9)

このように、第１カレントミラー回路２１０から出力される信号Ｖｏｕｔ１の電圧が電源電圧に依存して変化する傾向は、低く、ほぼゼロである。換言すれば、第１カレントミラー回路２１０から出力される信号Ｖｏｕｔ１の電圧は、電源電圧にほとんど依存せずに、変化しない。
この点を、第２カレントミラー回路２２０との比較でいえば、電源電圧の変化に対して信号Ｖｏｕｔ１の電圧が変化する割合は、電源電圧の変化に対して信号Ｖｏｕｔ３の電圧が変化する割合よりも小さい、ということができる。具体的には、電源電圧が上昇した場合に、当該電源電圧の上昇量に対する信号Ｖｏｕｔ１の電圧の上昇量は、信号Ｖｏｕｔ３の電圧の上昇量よりも小さい、ということができる。 In this way, the tendency of the voltage of the signal Vout1 output from the first current mirror circuit 210 to change depending on the power supply voltage is low and almost zero. In other words, the voltage of the signal Vout1 output from the first current mirror circuit 210 hardly depends on the power supply voltage and does not change.
Comparing this point with the second current mirror circuit 220, the rate of change in the voltage of the signal Vout1 with respect to the change in the power supply voltage is higher than the rate of change in the voltage of the signal Vout3 with respect to the change in the power supply voltage. can be said to be small. Specifically, when the power supply voltage rises, the amount of increase in the voltage of the signal Vout1 with respect to the amount of increase in the power supply voltage can be said to be smaller than the amount of increase in the voltage of the signal Vout3.

本実施形態では、電源電圧がＶｉｎである場合、次式（１０）を満たす。
Ｖｏｕｔ１＞Ｖｏｕｔ３ …（１０）
すなわち、
Ｒ１・Ｉｏｕｔ１＞Ｒ３・Ｉｏｕｔ３ …（１１）
を満たす。
式（１０）または式（１１）を満たす場合、信号Ｖｏｕｔ７はＬレベルであるので、トランジスターＱ７がオンする。このため、保護回路２０は、電源回路１０から出力された電源電圧を、オンしたトランジスターＱ７を介して負荷回路３０に供給する。 In this embodiment, when the power supply voltage is Vin, the following expression (10) is satisfied.
Vout1>Vout3 (10)
i.e.
R1·Iout1>R3·Iout3 (11)
meet.
When formula (10) or formula (11) is satisfied, the signal Vout7 is at L level, so the transistor Q7 is turned on. Therefore, the protection circuit 20 supplies the power supply voltage output from the power supply circuit 10 to the load circuit 30 through the turned-on transistor Q7.

次に、電源電圧が上昇する場合について検討する。
電源電圧が上昇すると、当該上昇に応じて電流Ｉｏｕｔ３は、ΔＩｏｕｔ３だけ大きくなるように変化するが、当該電源電圧の上昇に対してΔＩｏｕｔ１はほぼゼロであるので、電流Ｉｏｕｔ１は変化しない。すなわち、電源電圧Ｖｉｎが上昇する場合、式（１）における信号Ｖｏｕｔ３の電圧は、Ｒ１・（Ｉｏｕｔ３＋ΔＩｏｕｔ３）となり、上昇するのに対し、電流Ｉｏｕｔ１が変化しないので、信号Ｖｏｕｔ１の電圧も変化しない。 Next, consider the case where the power supply voltage rises.
When the power supply voltage rises, the current Iout3 increases by ΔIout3 according to the rise, but the current Iout1 does not change because ΔIout1 is almost zero with respect to the rise in the power supply voltage. That is, when the power supply voltage Vin rises, the voltage of the signal Vout3 in equation (1) rises to R1·(Iout3+ΔIout3), whereas the current Iout1 does not change, so the voltage of the signal Vout1 does not change either.

したがって、電源電圧Ｖｉｎが上昇すると、やがて式（１０）または（１１）が不成立となり、次式（１２）を満たすことになる。
Ｖｏｕｔ１≦Ｖｏｕｔ３ …（１２）
電源電圧が上昇して式（１２）が成立する場合とは、本実施形態では電源電圧が過電圧となった場合であって、次式（１４）が成立する場合である。
Ｒ１・Ｉｏｕｔ１≦Ｒ３・（Ｉｏｕｔ３＋ΔＩｏｕｔ３） …（１３）
式（１２）または式（１３）が成立する場合、信号Ｖｏｕｔ７がＬレベルからＨレベルに反転するので、トランジスターＱ７がオフする。このため、保護回路２０は、電源回路１０から出力された電源電圧を遮断して、当該負荷回路３０に供給しない。 Therefore, when the power supply voltage Vin rises, the equation (10) or (11) soon becomes invalid and the following equation (12) is satisfied.
Vout1≦Vout3 (12)
In this embodiment, the case where the power supply voltage rises and formula (12) is established means that the power supply voltage becomes an overvoltage and the following formula (14) is established.
R1·Iout1≦R3·(Iout3+ΔIout3) (13)
When equation (12) or equation (13) holds, the signal Vout7 is inverted from the L level to the H level, so the transistor Q7 is turned off. Therefore, the protection circuit 20 cuts off the power supply voltage output from the power supply circuit 10 and does not supply it to the load circuit 30 .

式（１１）および式（１３）において、Ｉｏｕｔ１は式（５）で示され、Ｉｏｕｔ３は式（２）で示される。また、式（１３）において、ΔＩｏｕｔ３は式（３）で示される。
したがって、電源電圧がＶｉｎである場合、具体的には負荷回路３０で仕様内である正常状態の場合に、式（１１）を満たし、電源電圧が（Ｖｉｎ＋ΔＶｉｎ）である場合、具体的には過電圧状態の場合に、式（１３）を満たすように、トランジスターＱ１～Ｑ６におけるチャネル幅、チャネル長や、抵抗値Ｒ１、Ｒ２、Ｒ３等を設計すればよい。 In formulas (11) and (13), Iout1 is represented by formula (5), and Iout3 is represented by formula (2). Also, in equation (13), ΔIout3 is represented by equation (3).
Therefore, when the power supply voltage is Vin, specifically, when the load circuit 30 is in a normal state within the specification, the formula (11) is satisfied, and when the power supply voltage is (Vin+ΔVin), specifically, the overvoltage In the case of the state, the channel width, the channel length, the resistance values R1, R2, R3, etc. of the transistors Q1 to Q6 may be designed so as to satisfy the expression (13).

このため、本実施形態によれば、過電圧検出回路２００を設計する際の自由度を、ツェナーダイオードの特性で縛られる従来の構成と比較して、高めることができる。
なお、トランジスターＱ１～Ｑ６については半導体基板に集積化してもよいし、ディスクリートで構成してもよい。
半導体基板にトランジスターＱ１～Ｑ６を集積化した場合でも、抵抗素子Ｒ１、Ｒ２、Ｒ３を外付けで接続する構成とすれば、過電圧検出回路２００の設計が容易である。また、トランジスターＱ１～Ｑ６の集積化により、コストダウンを図ることも可能となる。 Therefore, according to this embodiment, the degree of freedom in designing the overvoltage detection circuit 200 can be increased compared to the conventional configuration that is restricted by the characteristics of the Zener diode.
The transistors Q1 to Q6 may be integrated on the semiconductor substrate, or may be discrete.
Even when the transistors Q1 to Q6 are integrated on the semiconductor substrate, the overvoltage detection circuit 200 can be easily designed by connecting the resistance elements R1, R2, and R3 externally. Also, by integrating the transistors Q1 to Q6, it is possible to reduce the cost.

また、本実施形態に係る保護回路２０によれば、仕様外の電源回路１０、例えば、仕様外のＡＣアダプター、が接続されても、負荷回路３０を適切に保護することができる。このため、接続可能な電源回路１０のすべてを保護回路２０に接続して確認する手間が不要となる。また、保護回路２０によれば、専用品として、アダプター、ＤＣジャックおよびＤＣプラグを用いる必要がないので、専用品を用いる構成と比較して、製造の容易化やコストダウンを図ることが可能となる。 Further, according to the protection circuit 20 according to the present embodiment, the load circuit 30 can be appropriately protected even if the power supply circuit 10 out of specification, for example, an AC adapter out of specification is connected. This eliminates the need to connect all of the connectable power supply circuits 10 to the protection circuit 20 and check. In addition, according to the protection circuit 20, since it is not necessary to use an adapter, a DC jack, and a DC plug as dedicated items, it is possible to facilitate manufacturing and reduce costs compared to a configuration using dedicated items. Become.

なお、本実施形態において、第１カレントミラー回路２１０および第２カレントミラー回路２２０は可逆的である。例えば、第１カレントミラー回路２１０および第２カレントミラー回路２２０の役割を入れ替えて、電源電圧の変化に対して信号Ｖｏｕｔ１の電圧が変化する割合を、信号Ｖｏｕｔ３の電圧が変化する割合よりも大きくする構成としてもよい。
この構成において、電源電圧が正常状態である場合に、信号Ｖｏｕｔ１の電圧を信号Ｖｏｕｔ３の電圧未満とすれば、電源電圧が過電圧状態となったときに、信号Ｖｏｕｔ１の電圧が信号Ｖｏｕｔ３の電圧以上となって、比較回路２３０から出力される信号Ｖｏｕｔ７が反転する。図１の説明において、電源電圧の変化に対して信号Ｖｏｕｔ１の電圧はほぼ変化しないと説明したが、信号Ｖｏｕｔ１の電圧の変化は完全にゼロではないので、変化する割合を大きく設計することは可能である。相対的に、信号Ｖｏｕｔ１の電圧が変化する割合を、信号Ｖｏｕｔ３の電圧が変化する割合よりも大きくすればよい。
詳細には、正常状態であれば、電源電圧の上昇量に対して信号の電圧の上昇量が大きい方のカレントミラー回路の電圧を、上昇量の小さい方のカレントミラー回路の電圧よりも低くなるように設計し、かつ、過電圧状態となったときに、信号の電圧の高低関係が逆転するように設計すればよい。 Note that in this embodiment, the first current mirror circuit 210 and the second current mirror circuit 220 are reversible. For example, the roles of the first current mirror circuit 210 and the second current mirror circuit 220 are exchanged to make the rate of change in the voltage of the signal Vout1 with respect to the change in the power supply voltage greater than the rate of change in the voltage of the signal Vout3. may be configured.
In this configuration, if the voltage of the signal Vout1 is less than the voltage of the signal Vout3 when the power supply voltage is normal, the voltage of the signal Vout1 becomes equal to or higher than the voltage of the signal Vout3 when the power supply voltage is in an overvoltage state. As a result, the signal Vout7 output from the comparison circuit 230 is inverted. In the description of FIG. 1, it was explained that the voltage of the signal Vout1 does not change with respect to the change in the power supply voltage. is. Relatively, the rate at which the voltage of the signal Vout1 changes should be made larger than the rate at which the voltage of the signal Vout3 changes.
Specifically, in a normal state, the voltage of the current mirror circuit in which the amount of increase in the signal voltage is greater than the amount of increase in the power supply voltage is lower than the voltage of the current mirror circuit in which the amount of increase is smaller. , and designed so that the voltage level relationship of the signal is reversed when an overvoltage state occurs.

［第２実施形態］
図２は、第２実施形態に係る保護回路２０を示す図である。以下の各実施形態では、説明済みの実施形態と同様の構成には同一の符号を付し、詳細な説明を省略する。
第２実施形態では、図１に示される第１実施形態と比較して、インバーター２４０が設けられる点が異なっている。詳細には、インバーター２４０は、Ｎチャネル型のトランジスターＱ８と、Ｐチャネル型のトランジスターＱ９とを含む。このうち、トランジスターＱ８では、ソースノードが端子Ｇｎｄに接続され、ドレインノードがトランジスターＱ９のドレインノードおよびトランジスターＱ７のゲートノードに接続される。また、トランジスターＱ９では、ソースノードが端子Ｉｎに接続される。トランジスターＱ８のゲートノードおよびトランジスターＱ９のゲートノードには、信号Ｖｏｕｔ７が供給される。このため、インバーター２４０は、電源電圧を用いて比較回路２３０から出力される信号Ｖｏｕｔ７の論理レベルを反転し、当該反転した信号Ｖｏｕｔ８をトランジスターＱ７のゲートノードに供給する。 [Second embodiment]
FIG. 2 is a diagram showing a protection circuit 20 according to the second embodiment. In each of the following embodiments, the same reference numerals are given to the same configurations as in the already described embodiments, and detailed description thereof will be omitted.
The second embodiment differs from the first embodiment shown in FIG. 1 in that an inverter 240 is provided. Specifically, inverter 240 includes an N-channel transistor Q8 and a P-channel transistor Q9. Among them, the transistor Q8 has a source node connected to the terminal Gnd and a drain node connected to the drain node of the transistor Q9 and the gate node of the transistor Q7. Also, the source node of the transistor Q9 is connected to the terminal In. A signal Vout7 is supplied to the gate node of the transistor Q8 and the gate node of the transistor Q9. Therefore, the inverter 240 inverts the logic level of the signal Vout7 output from the comparison circuit 230 using the power supply voltage, and supplies the inverted signal Vout8 to the gate node of the transistor Q7.

なお、第２実施形態では、信号Ｖｏｕｔ７の論理レベルを反転した信号Ｖｏｕｔ８がトランジスターＱ７のゲートノードに供給されるので、比較回路２３０の入力端に印加される電圧が、第１実施形態と入れ替わった関係にある。すなわち、第２実施形態において比較回路２３０の正入力端（＋）には信号Ｖｏｕｔ１の電圧が印加され、負入力端（－）には信号Ｖｏｕｔ３の電圧が印加される。 In the second embodiment, the signal Vout8 obtained by inverting the logic level of the signal Vout7 is supplied to the gate node of the transistor Q7. in a relationship. That is, in the second embodiment, the voltage of the signal Vout1 is applied to the positive input terminal (+) of the comparison circuit 230, and the voltage of the signal Vout3 is applied to the negative input terminal (-).

比較回路２３０の構成素子がトランジスターＱ１～Ｑ６とともに集積化された場合、比較回路２３０における出力端のインピーダンスが高くなって、信号Ｖｏｕｔ７がトランジスターＱ７を十分に駆動することができなくなってしまう場合がある。これに対して、本実施形態では、比較回路２３０における出力端がインバーター２４０によって低インピーダンスに変換されてトランジスターＱ７のゲートノードに接続されるので、比較回路２３０における出力端のインピーダンスが高くても、トランジスターＱ７を駆動することが可能となる。 When the components of the comparison circuit 230 are integrated with the transistors Q1 to Q6, the impedance at the output end of the comparison circuit 230 becomes high, and the signal Vout7 may not be able to sufficiently drive the transistor Q7. . On the other hand, in this embodiment, the output end of the comparison circuit 230 is converted to a low impedance by the inverter 240 and connected to the gate node of the transistor Q7. It becomes possible to drive the transistor Q7.

インバーター２４０の段数は１に限られず、２以上として、インピーダンスを順次低める構成としてもよい。インバーター２４０の段数が奇数であれば、比較回路２３０の入力端に印加される電圧の関係を図２に示される関係とし、インバーター２４０の段数が偶数であれば、比較回路２３０の入力端に印加される電圧の関係を図１に示される関係とすればよい。 The number of stages of the inverter 240 is not limited to 1, and may be 2 or more to sequentially lower the impedance. If the number of stages of the inverter 240 is odd, the voltage applied to the input terminal of the comparator circuit 230 has the relationship shown in FIG. The relationship between the voltages applied may be the relationship shown in FIG.

［第３実施形態］
図３は、第３実施形態に係る保護回路２０を示す図である。
図１に示される第１実施形態では、抵抗素子Ｒ２およびＲ３が電源電圧の高位側に設けられたが、図２に示される第２実施形態では、抵抗素子Ｒ２およびＲ３が電源電圧の低位側に設けられる。
第３実施形態において、信号Ｖｏｕｔ３の電圧は、電源電圧がＶｉｎであれば、Ｖｉｎ－（Ｒ３・Ｉｏｕｔ３）であり、電源電圧が（Ｖｉｎ＋ΔＶｉｎ）であれば、Ｖｉｎ－Ｒ３・（Ｉｏｕｔ３＋ΔＩｏｕｔ３）である。
また、第３実施形態では、トランジスターＱ５およびＱ６が、抵抗素子Ｒ２およびＲ３と入れ替わって電源電圧の低位側に設けられるので、トランジスターＱ５およびＱ６のチャネル型がＮチャネル型に変更される。
なお、特に図示しないが、第３実施形態においても、第２実施形態のようにインバーター２４０を１または２以上の段数で設けてもよい。 [Third Embodiment]
FIG. 3 is a diagram showing a protection circuit 20 according to the third embodiment.
In the first embodiment shown in FIG. 1, the resistance elements R2 and R3 are provided on the high side of the power supply voltage, but in the second embodiment shown in FIG. provided in
In the third embodiment, the voltage of the signal Vout3 is Vin−(R3·Iout3) if the power supply voltage is Vin, and is Vin−R3·(Iout3+ΔIout3) if the power supply voltage is (Vin+ΔVin).
Also, in the third embodiment, the transistors Q5 and Q6 replace the resistance elements R2 and R3 and are provided on the low voltage side of the power supply voltage, so the channel types of the transistors Q5 and Q6 are changed to the N-channel type.
Although not shown, in the third embodiment, the inverters 240 may be provided in one or more stages as in the second embodiment.

［負荷回路の接続、動作例］
図４は、回路装置１を示す図である。回路装置１は、保護回路２０と負荷回路３０とダイオードＤ１とを含む。なお、図４以降では、簡略化のため、トランジスターＱ７がスイッチで表記される。
回路装置１では、第１乃至第３実施形態のいずれかに係る保護回路２０から出力される電源電圧が、負荷回路３０に端子Ｏｕｔおよび端子Ｇｎｄを介して入力される。ダイオードＤ１のアノードは端子Ｏｕｔに接続され、ダイオードＤ１のカソードは端子Ｇｎｄに接続される。すなわち、ダイオードＤ１は、入力される電源電圧によって流れる電流を阻止する方向、すなわち逆方向に接続される。
負荷回路３０では、ｎ個の負荷３２＿１～３２＿ｎが端子Ｏｕｔおよび端子Ｇｎｄの間に並列に接続される。負荷３２＿１～３２＿ｎは、トランジスターＱ７を介して供給される電源電圧で駆動される回路または素子である。 [Connection of load circuit, operation example]
FIG. 4 is a diagram showing the circuit device 1. As shown in FIG. The circuit device 1 includes a protection circuit 20, a load circuit 30 and a diode D1. 4 and subsequent drawings, the transistor Q7 is represented by a switch for the sake of simplification.
In the circuit device 1, the power supply voltage output from the protection circuit 20 according to any one of the first to third embodiments is input to the load circuit 30 via the terminal Out and the terminal Gnd. The anode of diode D1 is connected to terminal Out, and the cathode of diode D1 is connected to terminal Gnd. That is, the diode D1 is connected in the direction of blocking the current flowing due to the input power supply voltage, that is, in the reverse direction.
In the load circuit 30, n loads 32_1 to 32_n are connected in parallel between terminals Out and Gnd. The loads 32_1-32_n are circuits or elements driven by the power supply voltage supplied through the transistor Q7.

図５乃至図８は、電源回路１０および回路装置１の電流に流れを示す図である。
電源電圧が、負荷３２＿１～３２＿ｎに供給される場合を想定する。この場合、電流は、図５において実線の矢印で示されるように、電源回路１０→保護回路２０→負荷３２＿１～３２＿ｎ→保護回路２０→電源回路１０という経路で流れる。 5 to 8 are diagrams showing current flows in the power supply circuit 10 and the circuit device 1. FIG.
Assume that the power supply voltage is supplied to the loads 32_1 to 32_n. In this case, the current flows through the power supply circuit 10→protection circuit 20→loads 32_1 to 32_n→protection circuit 20→power supply circuit 10, as indicated by solid arrows in FIG.

ｎ個の負荷３２＿１～３２＿ｎのうち、例えば負荷３２＿１がモーターやコイルなどの誘導性の負荷である場合について検討する。
電源回路１０が保護回路２０に接続されると、トランジスターＱ７がオンすることにより、保護回路２０が、ｎ個の負荷３２＿１～３２＿ｎに電源電圧の供給を開始する。負荷３２＿１～３２＿ｎに電源電圧が供給開始される瞬間では、誘導性の負荷３２＿１には、図６において破線の矢印で示されるように逆起電力が発生する。 Consider a case where, for example, the load 32_1 among the n loads 32_1 to 32_n is an inductive load such as a motor or a coil.
When the power supply circuit 10 is connected to the protection circuit 20, the protection circuit 20 starts supplying the power supply voltage to the n loads 32_1 to 32_n by turning on the transistor Q7. At the moment the power supply voltage starts to be supplied to the loads 32_1 to 32_n, a back electromotive force is generated in the inductive load 32_1 as indicated by the dashed arrow in FIG.

この逆起電力は、保護回路２０における端子ＩｎおよびＯｕｔと端子Ｇｎｄとの間の電源電圧を上昇させる方向に作用するので、保護回路２０からみれば過電圧状態となる場合がある。過電圧状態である場合に、仮にトランジスターＱ７がオンを維持していれば、負荷３２＿２～３２＿ｎのうち、いずれかにおいて耐圧を越えてしまうことがある。耐圧を越えてしまった負荷は、破壊に至ることがある。
実施形態のいずれかに係る保護回路２０では、逆起電力による過電圧状態が発生した場合には、図７に示されるように、トランジスターＱ７がオフする。トランジスターＱ７のオフにより、図８に示されるように逆起電力の極性、すなわち電流が流れる向きが反転するが、極性反転した逆起電力に伴う電流は、ダイオードＤ１を循環して消費される。このため、極性反転した逆起電力が時間経過とともに小さくなる。
一方、トランジスターＱ７のオフにより、保護回路２０では、電源電圧が徐々に低下するので、トランジスターＱ７が再びオンする。トランジスターＱ７が再びオンしても、負荷３２＿１に流れる電流の向きと、極性反転した逆起電力に伴う電流が流れる電流の向きとが同じであるので、負荷３２＿１で発生する逆起電力は、図６の場合と比較して小さい。
このため、トランジスターＱ７が再びオンしても、過電圧状態とはならずに、図５に示されるように、電源電圧が負荷３２＿１～３２＿ｎに安定して供給される。 Since this back electromotive force acts in the direction of increasing the power supply voltage between the terminals In and Out and the terminal Gnd in the protection circuit 20, the protection circuit 20 may be in an overvoltage state. In the overvoltage state, if the transistor Q7 remains on, the withstand voltage may be exceeded in one of the loads 32_2 to 32_n. A load that exceeds the withstand voltage may lead to destruction.
In the protection circuit 20 according to any one of the embodiments, when an overvoltage state due to back electromotive force occurs, the transistor Q7 is turned off as shown in FIG. When the transistor Q7 is turned off, the polarity of the back electromotive force, that is, the direction of current flow, is reversed as shown in FIG. For this reason, the back electromotive force whose polarity is reversed decreases with the lapse of time.
On the other hand, since the power supply voltage in the protection circuit 20 is gradually lowered by turning off the transistor Q7, the transistor Q7 is turned on again. Even if the transistor Q7 is turned on again, the direction of the current flowing through the load 32_1 is the same as the direction of the current flowing due to the counter electromotive force whose polarity is reversed. It is small compared with the case of 6.
Therefore, even if the transistor Q7 is turned on again, the power supply voltage is stably supplied to the loads 32_1 to 32_n as shown in FIG. 5 without entering an overvoltage state.

したがって、回路装置１によれば、負荷回路３０に誘導性の負荷３２＿１が含まれる場合であっても、負荷回路３０を過電圧状態から保護することができる。 Therefore, according to the circuit device 1, even when the load circuit 30 includes the inductive load 32_1, the load circuit 30 can be protected from an overvoltage state.

１…回路装置、１０…電源回路、２０…保護回路、３０…負荷回路、３２＿１～３２＿ｎ…負荷、２００…過電圧検出回路、２１０…第１カレントミラー回路、２２０…第２カレントミラー回路、２３０…比較回路、Ｑ１～Ｑ９…トランジスター、Ｄ１…ダイオード。 Reference Signs List 1 circuit device 10 power supply circuit 20 protection circuit 30 load circuit 32_1 to 32_n load 200 overvoltage detection circuit 210 first current mirror circuit 220 second current mirror circuit 230 Comparison circuit, Q1 to Q9...transistor, D1...diode.

Claims

a first current mirror circuit that outputs a first voltage according to the power supply voltage;
a second current mirror circuit that outputs a second voltage corresponding to the power supply voltage;
a comparison circuit that compares the first voltage and the second voltage and outputs a comparison signal indicating the result of the comparison;
wherein a rate at which the first voltage changes with respect to a change in the power supply voltage is different from a rate at which the second voltage changes with respect to a change in the power supply voltage,
when the power supply voltage is overvoltage, the comparison signal is inverted;
Overvoltage detection circuit.

An overvoltage detection circuit according to claim 1;
a switch provided in a path through which the power supply voltage is supplied to a load circuit, receives the comparison signal, and cuts off the path when the comparison signal is inverted;
, including a protection circuit.

3. The protection circuit according to claim 2, further comprising an inverter that outputs a signal obtained by inverting the logic level of the comparison signal to the switch.

A protection circuit according to claim 2 or 3;
a load circuit having two or more loads driven by the power supply voltage supplied through the switch;
a diode connected in a reverse direction to the power supply voltage supplied through the switch;
including
The circuit device, wherein the two or more loads include an inductive load.