JP2022136877A - 最適化装置、最適化プログラムおよび最適化方法 - Google Patents

最適化装置、最適化プログラムおよび最適化方法 Download PDF

Info

Publication number
JP2022136877A
JP2022136877A JP2021036691A JP2021036691A JP2022136877A JP 2022136877 A JP2022136877 A JP 2022136877A JP 2021036691 A JP2021036691 A JP 2021036691A JP 2021036691 A JP2021036691 A JP 2021036691A JP 2022136877 A JP2022136877 A JP 2022136877A
Authority
JP
Japan
Prior art keywords
bit
optimization
memory
inversion
bits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021036691A
Other languages
English (en)
Inventor
眞喜子 此島
Makiko Konoshima
泰孝 田村
Yasutaka Tamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2021036691A priority Critical patent/JP2022136877A/ja
Priority to EP21211636.2A priority patent/EP4057132A1/en
Priority to US17/543,774 priority patent/US20220283733A1/en
Priority to CN202111583244.3A priority patent/CN115048756A/zh
Publication of JP2022136877A publication Critical patent/JP2022136877A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
    • G06F7/5443—Sum of products
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/15—Correlation function computation including computation of convolution operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0674—Disk device
    • G06F3/0676—Magnetic disk device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/08—Probabilistic or stochastic CAD

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Algebra (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Complex Calculations (AREA)

Abstract

【課題】最適化演算時のデータ転送量を抑える。【解決手段】実施形態の最適化装置は、複数のビットを含むエネルギー関数における複数のビットの各々の値の反転に伴うエネルギー関数の値の差分によりビット反転の採否を選択して最適化を行う最適化装置であって、メモリと、メモリに接続された演算部とを有する。演算部は、エネルギー関数における特定のビットの反転に伴う差分の３次以上の項の計算を、特定のビットに対応する変数を除いた各ビットに対応する変数の積である補助変数と、補助変数に対応する結合係数とを用いて実行する。演算部は、計算の実行において、エネルギー関数に含まれる複数のビットに対応する複数の変数の相互作用を表す結合係数を格納するメモリより、補助変数に対応する結合係数を読み出す。【選択図】図１

Description

本発明の実施形態は、最適化装置、最適化プログラムおよび最適化方法に関する。
現在の社会ではあらゆる分野で情報処理が行われている。これらの情報処理はコンピュータ等の演算装置で行われており、様々なデータを演算、加工し、意味のある結果を得ることにより、予測、決定、制御等が行われる。これらの情報処理の１つとして最適化処理があり重要な分野となっている。
最適化処理の一つに離散最適化問題を解くものがある。離散最適化問題では、大規模で多変数になると、組み合わせ数が爆発的に増加し、全組み合わせを総当りで計算して求める手法では計算時間が現実的な域で収まらなくなる場合がある。
このような大規模な多変数の離散最適化問題を解く方法としては、例えばイジング型のエネルギー関数を用いたシミュレーテッド・アニーリング（疑似焼き鈍し法（ＳＡ））がある。このＳＡでは、計算対象の問題を磁性体のスピンの振る舞いを表すモデルであるイジングモデルに置き換えて計算を行う。
イジングモデルを用いた最適化計算では、ビットを確率的に反転させてビットを１つ反転した場合のエネルギー変化を計算し、エネルギー変化に応じてビット反転を受け入れるか否かを採択することで、エネルギーを最小化する最適解を探索する。
特開２０１９－１４５０１０号公報 特開２０１９－４６０３８号公報 国際公開第２０１５／１９０５９３号 米国特許出願公開第２０１９／００８７３８８号明細書
しかしながら、上記の従来技術では、３次以上の高次項を含むエネルギー関数Ｅ（ｘ）の最小値を探索する場合、メモリから計算資源へ転送するパラメータの要素数が膨大なものとなるという問題がある。
例えば、ｋを次数として、全ての次数に関するエネルギー関数Ｅ（ｘ）を式で記述した一例は、ｋ次の結合係数をｋ次の配列Ｗ１，２，…，ｋとして次の式（１）のとおりである。結合係数は、複数の変数の各々を磁性体の複数のスピンの各々に見立てたイジングモデルにおける、複数のスピンの各々の相互結合の強さを表している。
Figure 2022136877000002
ｊ１…ｊｋは、各次数における要素の位置、ｘはバイナリ（０，１）またはスピン（１，－１）である。Ｗは、次数ごとに異なる配列であり、一般に多次元配列となる。
式（１）について、次の式（２）のように書き換える。ＺＫはｋ次の項の結合係数であり、Ｋ次元配列となる。
Figure 2022136877000003
ここで、ｘのｉ番目の要素の反転に伴うＫ次の項のエネルギーの変化分ΔＥＫ（ｘ，ｉ）の計算式である式（３）と、全体の計算式である式（４）とは次のとおりとなる。なお、変化分なので、Ｅ０は消滅する。
Figure 2022136877000004
Figure 2022136877000005
例えば、３次の項では、ｘｊ１ｘｊ２ｘｊ３に対して１ビット反転したｘ’ｊ１ｘ’ｊ２ｘ’ｊ３を計算する。このため、反転した箇所をｍ、ビット差分をΔｘｍとすると、３次の項は、Ｚｍ，ｊ２，ｊ３Δｘｍｘｊ２ｘｊ３、Ｚｊ１，ｍ，ｊ３ｘｊ１Δｘｍｘｊ３、Ｚｊ１，ｊ２，ｍｘｊ１ｘｊ２Δｘｍを計算し、足し合わせたものとなる。
つまり、計算を行うためのメモリアクセスの量は、Ｚの超平面を次数の数だけ必要とする。４次以上でも同様である。Ｋ×Ｎ＾（Ｋ－１）個の要素の値をメモリから計算資源に転送することとなる。
図７は、最小解探索にかかる従来の構成例を示すブロック図である。図７に示すように、演算処理部２０１は、メモリ２０２より計算に用いるパラメータである結合係数（ＺＫ）を読み出し、ある次数Ｋの項のｘのｉ番目のビットｘｉを変化させた状態でエネルギーの差分を計算する。ｊ１～ｊｋは、それぞれ１～Ｎまでの値を取りうる。
演算処理部２０１は、読み込み部２０３、演算部２０４～２０６および加算部２０７を有する。演算処理部２０１は、ビットを反転する位置（ｉ）を確定し、反転前と反転後のｘｉの差分値Δｘｉを含むベクトル（ｘ）を入力し、メモリ２０２に保存されているＫ次の結合係数ＺＫから所定の部分を読み出してその項のエネルギーの差分ΔＥｋを出力する。
読み込み部２０３は、多次元配列Ｚのある次元について、ビットを反転するｘの位置（ｉ）を固定した超平面を、各次元について選択しメモリ２０２より読み出してＫ個用意する。このメモリ２０２からの読み込みが、計算資源である演算処理部２０１への転送負荷の発生箇所である。
演算部２０４～２０６および加算部２０７は、読み込み部２０３から出力された超平面ごとに積和の計算を行う。例えば、Ｋ＝３であれば、演算部２０４での演算は次のとおりとなる。
Figure 2022136877000006
加算部２０７は、演算部２０４～２０６の計算結果を足し合わせてΔＥｋを出力する。
図８は、最小解探索にかかる従来の動作例を説明する説明図である。図８において、Ｅの初期値は、式（２）に従って予め計算しておくものとする。この初期値は、最初の１回なので転送量に含めないものとする。
図８に示すように、演算処理部２０１ａ～２０１ｃは、図７の演算処理部２０１に相当し、次数がＫ、３、２の場合の演算を行う。乗算部２０８は、１次の場合において、変化させた位置（ｉ）のＵの値（Ｕｉ）と、Δｘｉとの乗算を行う。
演算処理部２０１ａ～２０１ｃおよび乗算部２０８での演算の後、加算部２０９は、それぞれの結果を足し合わせてΔＥ（ｘ，ｉ）を作成する。採否判定部２１０は、ΔＥ（ｘ，ｉ）をもとに、公知のメトロポリス基準などで変化させたビットの採否を判定する。採否判定部２１０は、採用する場合は現在のエネルギーＥに対してＥｎｅｘｔ＝Ｅ＋ΔＥ（ｘ，ｉ）とし、不採用の場合はＥｎｅｘｔ＝Ｅとする。
図９は、超平面をメモリから読み出す一例を説明する説明図である。
図９の例では、３次の項をピックアップしている。図９に示すように、ビット反転によりエネルギーの差分を計算資源（演算処理部２０１など）で計算するためには、次数個の超平面をメモリ（メモリ２０２など）から読み出すこととなる。
例えば、次数Ｋ＝３、ビット数Ｎであれば、３Ｎ２個の要素数をメモリから計算資源へ転送することとなる。このため、高次項を含むエネルギー関数Ｅ（ｘ）の最小値を探索する場合は、転送量が大きくなり、転送時間がかかる場合がある。次数が４次以上であり、Ｎがより大きい場合は、更に転送量が大きくなり、転送時間が増加する。
１つの側面では、最適化演算時のデータ転送量を抑えることができる最適化装置、最適化プログラムおよび最適化方法を提供することを目的とする。
１つの案では、複数のビットを含むエネルギー関数における複数のビットの各々の値の反転に伴うエネルギー関数の値の差分によりビット反転の採否を選択して最適化を行う最適化装置であって、メモリと、メモリに接続された演算部とを有する。演算部は、エネルギー関数における特定のビットの反転に伴う差分の３次以上の項の計算を、特定のビットに対応する変数を除いた各ビットに対応する変数の積である補助変数と、補助変数に対応する結合係数とを用いて実行する。演算部は、計算の実行において、エネルギー関数に含まれる複数のビットに対応する複数の変数の相互作用を表す結合係数を格納するメモリより、補助変数に対応する結合係数を読み出す。
最適化演算時のデータ転送量を抑えることができる。
図１は、実施形態にかかる情報処理装置の構成例を示すブロック図である。 図２は、最小解探索部の構成例を示すブロック図である。 図３は、実施形態にかかる情報処理装置の動作例を示すフローチャートである。 図４は、パラメータの一例を説明する説明図である。 図５は、タイムチャートの比較例を説明する説明図である。 図６は、結合係数の一回あたりの転送量を説明する説明図である。 図７は、最小解探索にかかる従来の構成例を示すブロック図である。 図８は、最小解探索にかかる従来の動作例を説明する説明図である。 図９は、超平面をメモリから読み出す一例を説明する説明図である。
以下、図面を参照して、実施形態にかかる最適化装置、最適化プログラムおよび最適化方法を説明する。実施形態において同一の機能を有する構成には同一の符号を付し、重複する説明は省略する。なお、以下の実施形態で説明する最適化装置、最適化プログラムおよび最適化方法は、一例を示すに過ぎず、実施形態を限定するものではない。また、以下の実施形態は、矛盾しない範囲内で適宜組みあわせてもよい。
実施形態では、最適化装置の一例として各種の演算処理を行う情報処理装置を例示する。この情報処理装置では、演算処理の一つとして、イジング型のエネルギー関数を用いたシミュレーテッド・アニーリングにおいて、ビット反転に伴うエネルギー関数の差分によりビット反転の採否を選択して最適化を行う。具体的には、情報処理装置は、１から複数のビットを確率的に反転させてビットを反転した場合のエネルギー変化を計算し、エネルギー変化に応じてビット反転を受け入れるか否かを採択することで、エネルギーを最小化する最適解を探索する。なお、実施形態はイジングモデルを用いて最適化問題を解く場合に限られるものではなく、三次以上の高次項を含むモデルを用いて最適化問題を解く場合にも適用可能である。
実施形態の情報処理装置は、１から複数のビットをランダムに反転させて最適解を探索するモンテカルロ法を用いて、エネルギー関数（Ｅ）の最小エネルギーとなる状態ｘを求める。ここで、反転する候補となるｉ番目のビットの反転によるエネルギー関数（Ｅ）の反転前のエネルギーとの変化分（差分）をΔＥｉとする。実施形態の情報処理装置は、ΔＥｉを計算したうえで、そのΔＥｉをもとに、メトロポリス基準のなどによりｉ番目のビットにおける反転の採否を判定（選択）する。
ここで、実施形態の情報処理装置におけるΔＥｉの計算について説明する。まず、前述した式（２）について、３次以上の項をＺで括り、次の式（５）のように書き直す。
Figure 2022136877000007
ここで、ビットの反転により生じるエネルギーの差ΔＥを考えると、式（５）におけるＥ０は、定数なので不要となる。また、変数ｘについては、離散値であるので微分はできないが、結合しているｘにおけるビットの変化による差分（一次差分）に着目し、一次差分をΔｘとする。このΔｘにより、１つ結合するｘの変数を少なくすることで、ΔＥｉは次の式（６）のとおりとなる。
Figure 2022136877000008
次いで、式（６）において、ｘから計算可能な補助ビット（補助変数とも呼ぶ）ｙｉ，ｍを導入する。この補助ビットｙｉ，ｍは、全ての変数ｘの積（ｘｊ１，…ｘｊｋ）から、反転する対象であるｉ番目のビットの変数ｘｉを除いた積とする。ｙはｘから計算可能であるため、ｙの導入によりビットそのものは増加しない。補助ビットｙｉ，ｍを導入すると、式（６）は、次の式（７）のように書き直せる。
Figure 2022136877000009
ここで、Ｚｉ，ｍを導入する。Ｚｉ，ｍは、ｙｉ，ｍに対応した結合係数である。これにより、ΔＥｉは、次の式（８）のように表すことができる。この式（８）の演算では、ｇｉで参照するＺの要素数を１次下げることができる。
Figure 2022136877000010
ビットの反転が採用される場合、エネルギーの更新については、変数ｘｊの反転により、複数の補助変数ｙｉ，ｍの値が変化する可能性がある。この変化分をΔｙｉ，ｍとすると、エネルギーの更新は、次の式（９）のとおりとなる。
Figure 2022136877000011
実施形態の情報処理装置では、式（８）、（９）のとおり、ΔＥｉの計算における３次以上の項について計算する。具体的には、情報処理装置は、反転する候補となるビットに対応する変数を除いた各ビットに対応する変数の積である補助変数ｙｉ，ｍと、ｙｉ，ｍに対応する結合係数Ｚｉ，ｍとを用いてΔＥｉを計算する。このとき、情報処理装置は、エネルギー関数に関する全てのビットに対応する結合係数を格納するメモリより、補助変数に対応する結合係数Ｚｉ，ｍを読み出す。したがって、情報処理装置は、メモリより読み出す要素数を１次下げることができ、演算時のデータ転送量を抑えることができる。
図１は、実施形態にかかる情報処理装置の構成例を示すブロック図である。図１に示すように、情報処理装置１００は、ＵＩ１、最小解探索部２および汎用ＣＰＵ３（CPU：Central Processing Unit）を有し、これらの各部はバスなどで接続される。例えば、情報処理装置１００としては、ＰＣ（Personal Computer）などを適用できる。
ＵＩ１は、ユーザからのデータ入力、処理結果の出力などを行うユーザインターフェース（ＵＩ）である。エネルギー関数に関する全てのビットに対応する結合係数Ｚや、温度など外部から与えられるパラメータは、ＵＩ１を介してユーザによって入力される。
最小解探索部２は、最適化に関する演算処理を行い、エネルギーを最小化する最適解を探索する処理部であり、メモリ１０および演算処理部２０を有する。汎用ＣＰＵ３は、ＵＩ１や演算処理部２０の処理に対するアプリケーションなどを扱う汎用ＣＰＵである。
メモリ１０は、ＨＤＤ（Hard Disk Drive）やＲＡＭ（Random Access Memory）などであり、ＵＩ１を介して入力された結合係数Ｗなどのパラメータを格納する。
演算処理部２０は、式（８）、（９）のとおりにΔＥｉを計算し、そのΔＥｉをもとに、メトロポリス基準のなどによりｉ番目のビットにおける反転の採否を判定して最適解を探索する処理部である。演算処理部２０には、ＡＳＩＣ（Application Specific Integrated Circuit）などの専用ハードウェア装置、ＦＰＧＡ（Field-Programmable Gate Array）、ＧＰＵ（Graphics Processing Unit）、汎用ＣＰＵなどを適用できる。
例えば、演算処理部２０は、メモリ１０に記憶されたプログラムを読み出して実行することで、最適化に関する演算処理を行う。なお、演算処理部２０が実行するプログラムは、メモリ１０に記憶されていなくてもよい。例えば、情報処理装置１００が読み取り可能な記憶媒体に記憶されたプログラムを読み出し、演算処理部２０が実行してもよい。情報処理装置１００が読み取り可能な記憶媒体は、例えば、ＣＤ－ＲＯＭやＤＶＤディスク、ＵＳＢ（Universal Serial Bus）メモリ等の可搬型記録媒体、フラッシュメモリ等の半導体メモリ、ハードディスクドライブ等が対応する。また、公衆回線、インターネット、ＬＡＮ等に接続された装置にプログラムを記憶させておき、情報処理装置１００がこれらからプログラムを読み出して実行するようにしてもよい。また、演算処理部２０で行われる各種処理機能は、クラウドコンピューティングにより、複数のコンピュータが協働して実行してもよい。
図２は、演算処理部２０の構成例を示すブロック図である。図２に示すように、演算処理部２０は、演算部２１、２２、２３、加算部２４、２５、２６、乗算部２７および採否判定部２８を有する。なお、演算処理部２０では、Ｅの初期値、ｈｉ、ｇｉの初期値は式（８）に従って計算しておくものとする。図示例では、主にΔｙ，ｍを計算し、その結果に従いΔＥを計算して採否を判定する演算処理部２０の構成を例示している。
演算部２１は、メモリ１０に格納された全てのビットに対応する結合係数Ｚから、反転する候補となるビットに対応する次元を取り除いたＺｉ，ｍを読み込み、式（８）に従い演算を行う。
演算部２２は、変数ｘと、変化させるビットの候補のｉからΔｙ，ｍを計算する。
演算部２３および加算部２４は、式（８）に従い、ｈｉに関する計算を行う。なお、ｈｉを更新するか否かは、採否判定部２８における採否判定に従うものであり、採否判定部２８において採用すると判定した場合にｈｉが更新される。
加算部２５は、演算部２１の演算結果をもとに、式（８）に従ってｇｉに関する計算を行う。なお、ｇｉを更新するか否かは、採否判定部２８における採否判定に従うものであり、採否判定部２８において採用すると判定した場合にｇｉが更新される。
加算部２６は、加算部２４、２５の演算結果を足し合わせる。乗算部２７は、加算部２６の演算結果に－Δｘｉをかけ合わせる。すなわち、加算部２６と、乗算部２７との演算では、式（８）に従ってΔＥｉの計算を行う。
採否判定部２８は、乗算部２７までの演算結果であるΔＥ（ｘ，ｉ）をもとに、メトロポリス基準により変化させたビットの採否を判定する。
図３は、実施形態にかかる情報処理装置の動作例を示すフローチャートである。具体的には、図３のフローチャートでは、３次の項を持つエネルギー関数の最小解（ｘ）を求める場合の動作の一例を示している。
図３に示すように、処理が開始されると、演算処理部２０は、ｘの初期値ｘ０に対して、エネルギー関数Ｅの初期値Ｅ（０）を、エネルギー関数に関する次の式（１０）より求める（Ｓ１）。
Figure 2022136877000012
次いで、演算処理部２０は、次の式（１１）に従い、ｈｉの初期値ｈｉ（０）を用意する（Ｓ２）。ここで、ｈｉは、Ｎビット（Ｎ：ビット数）のベクトルである。
Figure 2022136877000013
次いで、演算処理部２０は、次の式（１２）に従い、ｇｉの初期値ｇｉ（０）を用意する（Ｓ３）。ここで、ｇｉは、Ｎビットのベクトルである。
Figure 2022136877000014
次いで、演算処理部２０は、ｘにおいて反転する１ビット（ｉ）をランダムに選択し、選択されたビットの反転前後の差をΔｘｉとする（Ｓ４）。
次いで、演算処理部２０は、次の式（１３）に従い、Δｘｉ、ｈｉ、ｇｉからΔＥｉを計算する（Ｓ５）。
Figure 2022136877000015
次いで、演算処理部２０の採否判定部２８では、計算したΔＥｉを用いてメトロポリス基準などによりビット反転の採否を判定する（Ｓ６）。例えば、メトロポリス基準の場合、採否判定部２８は、一例として区間０≦ｒａｎｄ≦１の一様乱数ｒａｎｄを発生させる。次いで、採否判定部２８は、ｒａｎｄ＞ｅｘｐ（ΔＥ×β）であればビット反転を採用するものと判定する。ここで、βは、逆温度である。
不採用の場合（Ｓ６：不採用）、演算処理部２０はＳ１０へ処理を進める。採用の場合（Ｓ６：採用）、演算処理部２０は、次の式（１４）に従い、エネルギーＥを更新する（Ｓ７）。更新されたエネルギーＥ（ｘ，ｔ＋１）は、更新前のＥと、乗算部２７の演算結果である式（１３）のΔＥｉを足し合わせた値である。
Figure 2022136877000016
次いで、演算処理部２０は、演算部２３および加算部２４の演算により、次の式（１５）に従い、ｈｉを更新する（Ｓ８）。
Figure 2022136877000017
次いで、演算処理部２０は、演算部２１、演算部２２および加算部２５の演算により、式（１６）に従い、ｇｉを更新する（Ｓ９）。ここで、Δｙ，ｍは、Δｙ，ｍ＝ΔｘｊΔｘｋである。
Figure 2022136877000018
次いで、演算処理部２０は、Ｓ４～Ｓ９の演算処理を所定の回数繰り返す、または、所定のエネルギーが得られるなどの終了条件を満たしたか否かを判定する（Ｓ１０）。終了条件を満たした場合（Ｓ１０：Ｙｅｓ）、演算処理部２０は、最適化が得られたものとして処理を終了する。終了条件を満たしていない場合（Ｓ１０：Ｎｏ）、演算処理部２０は、Ｓ４へ処理を戻す。このように、演算処理部２０は、所定の回数または所定のエネルギーが得られるまでビットの反転を繰り返す。
以上のように、情報処理装置１００は、エネルギー関数における特定のビット（ｉ）の反転に伴う差分の３次以上の項について、特定のビットに対応する変数を除いた各ビットに対応する変数の積である補助変数（ｙｉ，ｍ）と、補助変数に対応する結合係数（Ｚｉ，ｍ）とを用いて計算する。そして、情報処理装置１００は、この計算の際には、エネルギー関数に関する全てのビットに対応する複数の変数の相互作用を表す結合係数（Ｚ）を格納するメモリ１０より、補助変数に対応する結合係数を読み出す。これにより、情報処理装置１００は、メモリ１０より読み出す要素数を１次下げることができ、演算時のデータ転送量を抑えることができる。
また、情報処理装置１００は、特定のビットの反転を採用する場合、特定のビットに対応する変数の反転による補助変数の変化分を計算する（Ｓ８、Ｓ９）。これにより、情報処理装置１００では、特定のビットの反転を採用する場合には、ビット反転に合わせて補助変数の値を更新できる。
図４は、パラメータの一例を説明する説明図である。具体的には、図４では、パラメータＺｉ，ｍについて３次の場合を例示している。図４では、Δｘｉを括りだしているが、ｘｉが変化した際には、ｘｊ，ｘｋも変化する場合がある（同じビット位置を指している場合）。したがって、図４に示すように、更新する際には、変化している箇所へのアクセスをすればよい。このため、エネルギー関数に関する全てのビットに対応する結合係数（Ｚ）への一度のアクセスは、Ｎ３ではなく、「最大で」Ｎ２となる。
図５は、タイムチャートの比較例を説明する説明図である。図５において、ケースＣ１は従来の最適解探索に関する演算処理のタイムチャートであり、ケースＣ２は実施形態の最適解探索に関する演算処理のタイムチャートである。
図５に示すように、従来のケースＣ１では、ΔＥの計算は結合係数（Ｚ）について少なくとも超平面単位で転送してから処理を行う。これに対し、実施形態のケースＣ１では、ｇ１（ｔ）～ｇｎ（ｔ）各々について独立して転送・処理が可能である。大抵の場合、ビット数＞次数なので、一度に転送すべき結合係数の数は、従来のケースＣ１のほうが実施形態のケースＣ２より大きくなる。よって、データのｌｏａｄに関する時間の総計はケースＣ２の方が短くなる。
従来の最適解探索では、１ビット反転に伴うメモリから計算資源へのデータ転送量は、１回のエネルギーの差分の計算につき、スピン数（ビット数）をＮ、次数をｋとしてｋＮ（ｋ－１）となる。本実施形態の最適解探索では、１回のエネルギーの差分の計算につき、Ｎ（ｋ－１）以下とすることができる。
図６は、結合係数の一回あたりの転送量を説明する説明図である。Ｎ、ｋとデータ転送量の関係は図６のグラフＧ１示すようになり、本実施形態の最適解探索では、従来と比較してデータ転送量を抑えることができる。また、従来の最適解探索では、ｋが大きくなるとデータ転送量が大きくなるが、本実施形態では、補助変数を用いる方法を再帰的に適用することで、転送する結合係数の要素数をｋ＝３の場合と同様にすることができる。このため、本実施形態では、ｋが大きくなると、データ転送量を抑える効果がより高くなる。例えば、充足可能性問題（ＳＡＴ）をイジングモデルに適用して最適解探索を行う場合は、ｋが大きくなることから、データ転送量を抑える効果がより顕著なものとなる。
以上の実施形態に関し、さらに以下の付記を開示する。
（付記１）複数のビットを含むエネルギー関数における前記複数のビットの各々の値の反転に伴う前記エネルギー関数の値の差分によりビット反転の採否を選択して最適化を行う最適化装置であって、
メモリと、
前記メモリに接続された演算部と
を有し、
前記演算部は、
前記エネルギー関数における特定のビットの反転に伴う差分の３次以上の項の計算を、前記特定のビットに対応する変数を除いた各ビットに対応する変数の積である補助変数と、当該補助変数に対応する結合係数とを用いて実行し、
前記計算の実行において、前記エネルギー関数に含まれる前記複数のビットに対応する複数の変数の相互作用を表す結合係数を格納する前記メモリより、前記補助変数に対応する結合係数を読み出す、
ことを特徴とする最適化装置。
（付記２）前記演算部は、前記特定のビットの反転を採用する場合、前記特定のビットに対応する変数の反転による前記補助変数の変化分を計算する、
ことを特徴とする付記１に記載の最適化装置。
（付記３）複数のビットを含むエネルギー関数における前記複数のビットの各々の値の反転に伴う前記エネルギー関数の値の差分によりビット反転の採否を選択して最適化する処理を、メモリと前記メモリに接続された演算部とを含むコンピュータに実行させる最適化プログラムにおいて、
前記エネルギー関数における特定のビットの反転に伴う差分の３次以上の項の計算を、前記特定のビットに対応する変数を除いた各ビットに対応する変数の積である補助変数と、当該補助変数に対応する結合係数とを用いて実行し、
前記計算の実行において、前記エネルギー関数に含まれる前記複数のビットに対応する複数の変数の相互作用を表す結合係数を格納する前記メモリより、前記補助変数に対応する結合係数を読み出す、
処理をコンピュータに実行させることを特徴とする最適化プログラム。
（付記４）前記特定のビットの反転を採用する場合、前記特定のビットに対応する変数の反転による前記補助変数の変化分を計算する、
処理をさらに前記コンピュータに実行させることを特徴とする付記３に記載の最適化プログラム。
（付記５）複数のビットを含むエネルギー関数における前記複数のビットの各々の値の反転に伴う前記エネルギー関数の値の差分によりビット反転の採否を選択して最適化する処理を、メモリと前記メモリに接続された演算部とを含むコンピュータが実行する最適化方法において、
前記エネルギー関数における特定のビットの反転に伴う差分の３次以上の項の計算を、前記特定のビットに対応する変数を除いた各ビットに対応する変数の積である補助変数と、当該補助変数に対応する結合係数とを用いて実行し、
前記計算の実行において、前記エネルギー関数に含まれる前記複数のビットに対応する複数の変数の相互作用を表す結合係数を格納する前記メモリより、前記補助変数に対応する結合係数を読み出す、
処理をコンピュータが実行することを特徴とする最適化方法。
（付記６）前記特定のビットの反転を採用する場合、前記特定のビットに対応する変数の反転による前記補助変数の変化分を計算する、
処理をさらに前記コンピュータが実行することを特徴とする付記５に記載の最適化方法。
１…ＵＩ
２…最小解探索部
３…汎用ＣＰＵ
１０、２０２…メモリ
２０、２０１、２０１ａ～２０１ｃ…演算処理部
２１～２３、２０４～２０６…演算部
２４～２６、２０７、２０９…加算部
２７、２０８…乗算部
２８、２１０…採否判定部
１００…情報処理装置
２０３…読み込み部
Ｃ１、Ｃ２…ケース
Ｇ１…グラフ

Claims (4)

  1. 複数のビットを含むエネルギー関数における前記複数のビットの各々の値の反転に伴う前記エネルギー関数の値の差分によりビット反転の採否を選択して最適化を行う最適化装置であって、
    メモリと、
    前記メモリに接続された演算部と
    を有し、
    前記演算部は、
    前記エネルギー関数における特定のビットの反転に伴う差分の３次以上の項の計算を、前記特定のビットに対応する変数を除いた各ビットに対応する変数の積である補助変数と、当該補助変数に対応する結合係数とを用いて実行し、
    前記計算の実行において、前記エネルギー関数に含まれる前記複数のビットに対応する複数の変数の相互作用を表す結合係数を格納する前記メモリより、前記補助変数に対応する結合係数を読み出す、
    ことを特徴とする最適化装置。
  2. 前記演算部は、前記特定のビットの反転を採用する場合、前記特定のビットに対応する変数の反転による前記補助変数の変化分を計算する、
    ことを特徴とする請求項１に記載の最適化装置。
  3. 複数のビットを含むエネルギー関数における前記複数のビットの各々の値の反転に伴う前記エネルギー関数の値の差分によりビット反転の採否を選択して最適化する処理を、メモリと前記メモリに接続された演算部とを含むコンピュータに実行させる最適化プログラムにおいて、
    前記エネルギー関数における特定のビットの反転に伴う差分の３次以上の項の計算を、前記特定のビットに対応する変数を除いた各ビットに対応する変数の積である補助変数と、当該補助変数に対応する結合係数とを用いて実行し、
    前記計算の実行において、前記エネルギー関数に含まれる前記複数のビットに対応する複数の変数の相互作用を表す結合係数を格納する前記メモリより、前記補助変数に対応する結合係数を読み出す、
    処理をコンピュータに実行させることを特徴とする最適化プログラム。
  4. 複数のビットを含むエネルギー関数における前記複数のビットの各々の値の反転に伴う前記エネルギー関数の値の差分によりビット反転の採否を選択して最適化する処理を、メモリと前記メモリに接続された演算部とを含むコンピュータが実行する最適化方法において、
    前記エネルギー関数における特定のビットの反転に伴う差分の３次以上の項の計算を、前記特定のビットに対応する変数を除いた各ビットに対応する変数の積である補助変数と、当該補助変数に対応する結合係数とを用いて実行し、
    前記計算の実行において、前記エネルギー関数に含まれる前記複数のビットに対応する複数の変数の相互作用を表す結合係数を格納する前記メモリより、前記補助変数に対応する結合係数を読み出す、
    処理をコンピュータが実行することを特徴とする最適化方法。
JP2021036691A 2021-03-08 2021-03-08 最適化装置、最適化プログラムおよび最適化方法 Pending JP2022136877A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021036691A JP2022136877A (ja) 2021-03-08 2021-03-08 最適化装置、最適化プログラムおよび最適化方法
EP21211636.2A EP4057132A1 (en) 2021-03-08 2021-12-01 Optimization apparatus, optimization program, and optimization method
US17/543,774 US20220283733A1 (en) 2021-03-08 2021-12-07 Optimization apparatus, non-transitory computer-readable storage medium, and optimization method
CN202111583244.3A CN115048756A (zh) 2021-03-08 2021-12-22 优化设备、优化程序和优化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021036691A JP2022136877A (ja) 2021-03-08 2021-03-08 最適化装置、最適化プログラムおよび最適化方法

Publications (1)

Publication Number Publication Date
JP2022136877A true JP2022136877A (ja) 2022-09-21

Family

ID=78820328

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021036691A Pending JP2022136877A (ja) 2021-03-08 2021-03-08 最適化装置、最適化プログラムおよび最適化方法

Country Status (4)

Country Link
US (1) US20220283733A1 (ja)
EP (1) EP4057132A1 (ja)
JP (1) JP2022136877A (ja)
CN (1) CN115048756A (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2015190593A1 (ja) 2014-06-12 2017-04-20 学校法人早稲田大学 情報処理方法、情報処理装置およびそのプログラム
JP6623947B2 (ja) * 2016-06-17 2019-12-25 富士通株式会社 情報処理装置、イジング装置及び情報処理装置の制御方法
WO2018170027A1 (en) 2017-03-13 2018-09-20 Universities Space Research Association System and method to hardcode interger linear optimization problems on physical implementations of the ising model
JP6951155B2 (ja) 2017-08-31 2021-10-20 株式会社デンソー 評価関数変換装置及びプログラム
JP6836529B2 (ja) 2018-02-23 2021-03-03 株式会社東芝 計算装置、計算プログラム、記録媒体及び計算方法
JP7319539B2 (ja) * 2019-08-26 2023-08-02 富士通株式会社 組合せ最適化装置、組合せ最適化方法および組合せ最適化プログラム

Also Published As

Publication number Publication date
US20220283733A1 (en) 2022-09-08
CN115048756A (zh) 2022-09-13
EP4057132A1 (en) 2022-09-14

Similar Documents

Publication Publication Date Title
US20210173623A1 (en) Systems and methods for stencil amplification
Haener et al. Quantum circuits for floating-point arithmetic
US10713565B2 (en) Iterative feature selection methods
JP6212217B2 (ja) 機械学習における重みの生成
US20170061279A1 (en) Updating an artificial neural network using flexible fixed point representation
JP7206476B2 (ja) 最適化装置、最適化装置の制御方法及び最適化装置の制御プログラム
JP7323777B2 (ja) 最適化装置および最適化方法
Sekanina et al. Automated search-based functional approximation for digital circuits
Li et al. An alternative adaptive differential evolutionary algorithm assisted by expected improvement criterion and cut-HDMR expansion and its application in time-based sheet forming design
WO2022097230A1 (ja) 予測方法、予測装置及びプログラム
Gupta et al. Unbiased estimation of parameter sensitivities for stochastic chemical reaction networks
JP7111966B2 (ja) 最適化装置及び最適化装置の制御方法
US20160292064A1 (en) Iterative test generation based on data source analysis
Jerez et al. A low complexity scaling method for the lanczos kernel in fixed-point arithmetic
US11551087B2 (en) Information processor, information processing method, and storage medium
Lin et al. Parallel construction of explicit boundaries using support vector machines
JP2022136877A (ja) 最適化装置、最適化プログラムおよび最適化方法
Regis Large-scale discrete constrained black-box optimization using radial basis functions
TW202333041A (zh) 執行浮點運算的系統及方法
Han et al. Estimation of sparse directed acyclic graphs for multivariate counts data
JP2020067897A (ja) 演算処理装置、学習プログラム及び学習方法
JP2020027547A (ja) テンソルデータ計算装置、テンソルデータ計算方法及びプログラム
Mrazek Optimization of BDD-based approximation error metrics calculations
JP7450220B2 (ja) 量子計算機、プログラム、量子計算方法及び量子回路
Zadiraka et al. Calculating the Sum of Multidigit Values in a Parallel Computational Model

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231109