JP2022131314A - Oscillation circuit and electronic apparatus - Google Patents

Oscillation circuit and electronic apparatus Download PDF

Info

Publication number
JP2022131314A
JP2022131314A JP2021030195A JP2021030195A JP2022131314A JP 2022131314 A JP2022131314 A JP 2022131314A JP 2021030195 A JP2021030195 A JP 2021030195A JP 2021030195 A JP2021030195 A JP 2021030195A JP 2022131314 A JP2022131314 A JP 2022131314A
Authority
JP
Japan
Prior art keywords
circuit
oscillation
amplifier
pierce
oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021030195A
Other languages
Japanese (ja)
Inventor
正也 野原
Masaya Nohara
武仁 石井
Takehito Ishii
悟利 木村
Noritoshi Kimura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
High Energy Accelerator Research Organization
Piezo Studio Inc
Original Assignee
High Energy Accelerator Research Organization
Piezo Studio Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by High Energy Accelerator Research Organization, Piezo Studio Inc filed Critical High Energy Accelerator Research Organization
Priority to JP2021030195A priority Critical patent/JP2022131314A/en
Publication of JP2022131314A publication Critical patent/JP2022131314A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00Reducing energy consumption in communication networks
    • Y02D30/70Reducing energy consumption in communication networks in wireless communication networks

Abstract

To provide an oscillation circuit capable of satisfying both of high-speed starting and low current consumption.SOLUTION: An oscillation circuit (1) includes a pierce circuit (2) and a Colpitts circuit (3) sharing input parts of an oscillator (X1) and amplifiers (A1, A2). Switches (SW1, SW2) connected between output parts of amplifiers (A1, A2) of each of the pierce circuit (2) and the Colpitts circuit (3) and the ground are controlled to output an oscillation signal of the pierce circuit (2) at oscillation starting and to control an oscillation signal of the Colpitts circuit (3) at steady oscillation.SELECTED DRAWING: Figure 1

Description

本発明は、振動子を用いた発振回路に関するものである。 The present invention relates to an oscillator circuit using a vibrator.

近年、携帯電話や、あらゆるモノがインターネットに接続するIoT(Internet-Of-Things)機器においては、コードレスの無線回路付き小型電子機器のバッテリーの長寿命化が求められていることから、そこに使われている電子回路や電子部品の低消費電力化が重要技術課題となっている。 In recent years, mobile phones and IoT (Internet-Of-Things) devices, in which all kinds of things are connected to the Internet, have been required to extend the battery life of small electronic devices with cordless wireless circuits. It is an important technical issue to reduce the power consumption of the electronic circuits and electronic components used in such devices.

IoTの小型通信機器で用いられる発振回路では、従来から、図10Aに示すような水晶振動子を用いたインバータベースのピアース(Pierce)回路が広く使われており、回路構成がシンプルなことから、何十年もの長い間使われてきた。しかしながら、発振するための電圧成分が大きく取れないため発振起動時間が遅く、定常的に電流を流すための消費電力が大きいという技術課題があった。 Inverter-based Pierce circuits using crystal oscillators, such as the one shown in FIG. It's been in use for decades. However, since a large voltage component for oscillation cannot be taken, there are technical problems such as a slow oscillation start-up time and a large power consumption for steady current flow.

Masaya Miyahara, Yukiya Endo, Kenichi Okada, and Akira Matsuzawa, “A 64μs Start-Up 26/40 MHz Crystal Oscillator with Negative Resistance Boosting Technique Using Reconfigurable Multi-Stage Amplifier”, Proc. IEEE Symp. VLSI Circuits, 2018Masaya Miyahara, Yukiya Endo, Kenichi Okada, and Akira Matsuzawa, “A 64μs Start-Up 26/40 MHz Crystal Oscillator with Negative Resistance Boosting Technique Using Reconfigurable Multi-Stage Amplifier”, Proc. IEEE Symp. VLSI Circuits, 2018 Zule Xu, Noritoshi Kimura, Kenichi Okada, and Masaya Miyahara, “Ultralow-Power Class-C Complementary Colpitts Crystal Oscillator”, IEEE Journal of Solid-State Circuits, Letters, VOL. 3, 2020Zule Xu, Noritoshi Kimura, Kenichi Okada, and Masaya Miyahara, “Ultralow-Power Class-C Complementary Colpitts Crystal Oscillator”, IEEE Journal of Solid-State Circuits, Letters, VOL. 3, 2020

非特許文献1では、ピアース回路において発振起動時間が遅いという課題を克服するために、発振起動時間を早くするためのブースト回路を付加した図10Bに示す回路が提案されている。一方、非特許文献2では、ピアース回路とは異なるが、図11Aに示すソースフォロアベースのコルピッツ(Colpitts)回路を原型とした発振時定常電流を低減可能な図11Bに示す回路が提案されている。 Non-Patent Document 1 proposes a circuit shown in FIG. 10B in which a boost circuit is added to speed up the oscillation start-up time in order to overcome the problem that the oscillation start-up time is slow in the Pierce circuit. On the other hand, Non-Patent Document 2 proposes a circuit shown in FIG. 11B that is different from the Pierce circuit but is based on the source-follower-based Colpitts circuit shown in FIG. 11A and that can reduce the steady-state current during oscillation. .

上記2つの回路の長所、すなわち、図10Bの回路の発振起動時間の早さと図11Bの発振時定常電流の低減の両立ができれば、ピアース回路と比較してさらなる低消費電力化が可能となる。しかし、ベースとなる回路形式が異なるため一方の回路を他方の回路に取り込むのが困難であるという問題がある。 If the advantages of the above two circuits, that is, the fast oscillation start-up time of the circuit of FIG. 10B and the reduction of the steady-state current during oscillation of FIG. However, there is a problem that it is difficult to incorporate one circuit into the other circuit because the base circuit formats are different.

本発明は、上記課題を解決するためになされたものであり、高速起動と低消費電流を両立することを可能とする発振回路を提供することを目的とする。 SUMMARY OF THE INVENTION It is an object of the present invention to provide an oscillator circuit capable of achieving both high-speed start-up and low current consumption.

本発明の発振回路は、振動子と増幅器の入力部を共用するピアース回路およびコルピッツ回路を備え、前記ピアース回路および前記コルピッツ回路のそれぞれの増幅器の出力部と対地間に接続されたスイッチを備え、前記スイッチは、発振起動時においては、前記ピアース回路の発振信号を出力し、定常発振時においては、前記コルピッツ回路の発振信号を出力するように制御される。 An oscillation circuit of the present invention comprises a Pierce circuit and a Colpitts circuit that share an input part of an oscillator and an amplifier, and a switch connected between the output part of each amplifier of the Pierce circuit and the Colpitts circuit and ground, The switch is controlled so as to output the oscillation signal of the Pierce circuit during oscillation startup, and to output the oscillation signal of the Colpitts circuit during steady oscillation.

本発明の発振回路は、ピアース回路およびコルピッツ回路とから構成される発振回路であって、前記ピアース回路の第1の増幅器(A1)および前記コルピッツ回路の第2の増幅器(A2)は、入力部を共用し、前記第1の増幅器(A1)の出力部と対地間に、第1の発振容量(C1)と第1の発振容量(C1)と並列に接続された第1のスイッチ(SW1)を備え、前記第2の増幅器(A2)の出力部と対地間に、第2の発振容量(C2)と第2の発振容量(C2)と並列に接続された第2のスイッチ(SW2)を備え、前記第1の増幅器(A1)の入力部と出力部の間に振動子(X1)を備え、前記第2の増幅器(A2)の入力部と出力部の間に第3の発振容量(C3)を備え、前記第1のスイッチ(SW1)および前記第2のスイッチ(SW2)をそれぞれ開状態、閉状態とする発振起動時の第1のモードと、第1のスイッチ(SW1)および第2のスイッチ(SW2)をそれぞれ閉状態、開状態とする定常発振時の第2のモードで発振動作を行うように構成される。 An oscillator circuit of the present invention comprises a Pierce circuit and a Colpitts circuit, wherein the first amplifier (A1) of the Pierce circuit and the second amplifier (A2) of the Colpitts circuit are input parts and a first switch (SW1) connected in parallel with the first oscillation capacitor (C1) and the first oscillation capacitor (C1) between the output of the first amplifier (A1) and ground. and a second switch (SW2) connected in parallel with the second oscillation capacitor (C2) and the second oscillation capacitor (C2) between the output of the second amplifier (A2) and ground a vibrator (X1) between the input and output of the first amplifier (A1); and a third oscillation capacitor (X1) between the input and output of the second amplifier (A2) C3), a first mode during oscillation startup in which the first switch (SW1) and the second switch (SW2) are in an open state and a closed state, respectively; 2 switches (SW2) are closed and opened, respectively.

また、本発明の発振回路の一構成例において、前記振動子は、ランガサイト型圧電単結晶の振動子である。 In one configuration example of the oscillation circuit of the present invention, the vibrator is a langasite piezoelectric single crystal vibrator.

また、本発明の発振回路の一構成例において、前記ピアース回路の発振起動時の発振振幅が最終収束振幅の70%~95%に至った場合に、前記第1のモードから前記第2のモードへの切替が行われる。 Further, in one configuration example of the oscillation circuit of the present invention, when the oscillation amplitude of the Pierce circuit at the start of oscillation reaches 70% to 95% of the final convergence amplitude, the first mode is changed to the second mode. is switched to.

また、本発明の発振回路の一構成例において、前記第1のモードから前記第2のモードへの切替は、前記ピアース回路の前記発振振幅と所定の基準値との比較を行う発振検出回路からの制御信号に基づいて行われる。 In one configuration example of the oscillation circuit of the present invention, switching from the first mode to the second mode is performed by an oscillation detection circuit that compares the oscillation amplitude of the Pierce circuit with a predetermined reference value. is performed based on the control signal of

また、本発明の発振回路の一構成例において、前記第1の増幅器は、複数の増幅回路を縦続接続した構成を備え、前記複数の増幅回路の1段目の増幅回路は、容量フィードフォワードパスを備え、前記第2の増幅器は、NMOSトランジスタとPMOSトランジスタがカスケード接続されたソースフォロワである。 Further, in one configuration example of the oscillation circuit of the present invention, the first amplifier has a configuration in which a plurality of amplifier circuits are connected in cascade, and the first stage amplifier circuit of the plurality of amplifier circuits is a capacitive feedforward path. and the second amplifier is a source follower in which an NMOS transistor and a PMOS transistor are cascaded.

また、本発明の電子機器は、上記の発振回路を備える。 Further, an electronic device of the present invention includes the oscillation circuit described above.

本発明によれば、高速起動と低消費電流を両立することを可能とする発振回路を提供することができる。 According to the present invention, it is possible to provide an oscillation circuit capable of achieving both high-speed startup and low current consumption.

図1は、本発明の実施形態に係る発振回路の構成例を示す図である。FIG. 1 is a diagram showing a configuration example of an oscillator circuit according to an embodiment of the present invention. 図2Aは、本発明の実施形態に係る発振回路の発振起動時のスイッチの状態を説明するための図である。FIG. 2A is a diagram for explaining the states of the switches when the oscillator circuit according to the embodiment of the present invention starts oscillating. 図2Bは、本発明の実施形態に係る発振回路の定常発振時スイッチの状態を説明するための図である。FIG. 2B is a diagram for explaining the states of the switches during steady oscillation of the oscillation circuit according to the embodiment of the present invention. 図3は、圧電振動子を用いた発振器の一般的な等価回路である。FIG. 3 is a general equivalent circuit of an oscillator using a piezoelectric vibrator. 図4は、振動子の等価回路定数の代表値の一例である。FIG. 4 shows an example of representative values of the equivalent circuit constants of the vibrator. 図5は、本発明の実施形態に係る発振振幅起動特性の一例を示す図である。FIG. 5 is a diagram showing an example of oscillation amplitude starting characteristics according to the embodiment of the present invention. 図6は、本発明の実施形態に係る発振周波数起動特性の一例を示す図である。FIG. 6 is a diagram showing an example of oscillation frequency start-up characteristics according to the embodiment of the present invention. 図7は、本発明の実施形態に係る発振回路の位相雑音特性を示す図である。FIG. 7 is a diagram showing phase noise characteristics of the oscillator circuit according to the embodiment of the present invention. 図8は、本発明の実施形態に係るピアース回路とコルピッツ回路をスイッチで切り替えた際の発振特性を示す図である。FIG. 8 is a diagram showing oscillation characteristics when switching between the Pierce circuit and the Colpitts circuit according to the embodiment of the present invention. 図9は、本発明の実施形態に係る発振回路に接続される発振検出回路の概要を示す図である。FIG. 9 is a diagram showing an outline of an oscillation detection circuit connected to the oscillation circuit according to the embodiment of the invention. 図10Aは、ピアース回路の構成例である。FIG. 10A is a configuration example of a Pierce circuit. 図10Bは、ブースト回路付きのピアース回路の具体例である。FIG. 10B is a specific example of a Pierce circuit with a boost circuit. 図11Aは、コルピッツ回路の構成例である。FIG. 11A is a configuration example of a Colpitts circuit. 図11Bは、ソースフォロワ型コルピッツ回路の具体例である。FIG. 11B is a specific example of a source follower Colpitts circuit.

図10Bに示したピアース回路はインバータベースである。一方、図11Bに示したコルピッツ回路はソースフォロアベースである。ピアース回路は、電流が大きく発振起動時間が比較的早いという特長を持つ。一方、ソースフォロアベースのコルピッツ回路は、定常発振状態で比較的消費電流が低いという特長を有する。本発明の実施の形態に係る発振回路では、上述した両方の回路形式を混載させ、発振起動時と定常発振時において、発振信号を出力する回路を切り替えることで、高速起動と低消費電流を両立する。 The Pierce circuit shown in FIG. 10B is inverter-based. On the other hand, the Colpitts circuit shown in FIG. 11B is source-follower based. The Pierce circuit has the advantage that the current is large and the oscillation start-up time is relatively short. On the other hand, the source-follower-based Colpitts circuit has the advantage of relatively low current consumption in steady state oscillation. In the oscillator circuit according to the embodiment of the present invention, both of the circuit types described above are combined, and by switching the circuit that outputs the oscillation signal during oscillation startup and steady oscillation, both high-speed startup and low current consumption are achieved. do.

図1は、本発明の実施形態に係る発振回路の構成例を示す図である。本実施の形態に係る発振回路1は、ピアース回路2、コルピッツ回路3、各回路の出力部に接続されたスイッチから構成される発振回路である。ピアース回路2およびコルピッツ回路3は、振動子を共用し、各増幅器の入力部を共用するように構成される。ピアース回路2およびコルピッツ回路3のそれぞれの増幅器の出力部には対地間に接続された2つのスイッチを備えている。これらの2つのスイッチは、発振起動時においては、ピアース回路2の発振信号を出力し、定常発振時においては、コルピッツ回路3の発振信号を出力するように制御される。 FIG. 1 is a diagram showing a configuration example of an oscillator circuit according to an embodiment of the present invention. The oscillator circuit 1 according to the present embodiment is an oscillator circuit composed of a Pierce circuit 2, a Colpitts circuit 3, and switches connected to the output portions of each circuit. The Pierce circuit 2 and the Colpitts circuit 3 are configured to share an oscillator and share the input of each amplifier. The outputs of the amplifiers of the Pierce circuit 2 and the Colpitts circuit 3 are each provided with two switches connected to ground. These two switches are controlled so as to output the oscillation signal of the Pierce circuit 2 at the start of oscillation, and to output the oscillation signal of the Colpitts circuit 3 at the time of steady oscillation.

より具体的には、ピアース回路2およびコルピッツ回路3の各増幅器(第1の増幅器A1、第2の増幅器A2)の入力部を共用し、第1の増幅器A1、第2の増幅器A2の出力部と対地間に発振容量(第1の発振容量C1、第2の発振容量C2)と、発振容量(C1、C2)と並列に接続されたスイッチ(第1のスイッチSW1、第2のスイッチSW2)を設け、第1の増幅器A1の入出力間に振動子X1を、第2の増幅器A2の入出力間に発振容量C3(第3の発振容量)を設けている。 More specifically, the input section of each amplifier (first amplifier A1, second amplifier A2) of the Pierce circuit 2 and the Colpitts circuit 3 is shared, and the output sections of the first amplifier A1 and the second amplifier A2 are shared. and ground, the oscillation capacitors (first oscillation capacitor C1, second oscillation capacitor C2) and the switches (first switch SW1, second switch SW2) connected in parallel with the oscillation capacitors (C1, C2) , an oscillator X1 is provided between the input and output of the first amplifier A1, and an oscillation capacitor C3 (third oscillation capacitor) is provided between the input and output of the second amplifier A2.

図2A、図2Bは、発振回路の発振起動時、および定常発振時のスイッチの状態を説明するための図である。発振起動時のSW1、SW2をそれぞれ開状態、閉状態、定常発振時のSW1、SW2をそれぞれ閉、開とする2つの動作モードを適用し、発振起動時にピアース回路2として発振動作を行わせ、定常発振時にコルピッツ回路3として発振動作を行わせる。発振起動時と定常発振時で動作モードを切り替える構成とすることで、高速起動と低消費電流を両立する発振回路を実現することができる。 2A and 2B are diagrams for explaining the states of the switches when the oscillation circuit starts to oscillate and when it oscillates steadily. Applying two operation modes in which SW1 and SW2 are in an open state and a closed state when oscillation is started, and SW1 and SW2 are in a closed state and an open state when steady oscillation is applied, and causes the Pierce circuit 2 to perform an oscillation operation when oscillation is started, The Colpitts circuit 3 is caused to oscillate during steady-state oscillation. By adopting a configuration in which the operation mode is switched between oscillation start-up and steady-state oscillation, it is possible to realize an oscillation circuit that achieves both high-speed start-up and low current consumption.

ここで、ピアース回路としては、図10Bに示したような発振起動能力を高める複数の増幅回路が縦続接続されたブースト回路を有する回路を適用し、コルピッツ回路としては、図11Bに示したような定常発振状態の消費電流をより低減する回路を適用してもよい。 Here, as the Pierce circuit, a circuit having a boost circuit in which a plurality of amplifier circuits for increasing the oscillation starting capability are cascaded as shown in FIG. 10B is applied, and as the Colpitts circuit, as shown in FIG. A circuit that further reduces current consumption in a steady oscillation state may be applied.

図10Bにおいて、ピアース回路の増幅器A1は、3段の増幅回路(gm1~gm3)が縦続接続された構成を備え、1段目と2段目の増幅回路(gm1、gm2)がブースト回路である。1段目の増幅回路gm1は、さらに容量Cfによる容量フィードフォワードパスを備える。図11Bにおいて、コルピッツ回路の増幅器A2は、NMOSトランジスタT1とPMOSトランジスタT2がカスケード接続されたソースフォロア型コルピッツ回路である。尚、ピアース回路の増幅器A1の増幅回路の段数は、図10Bに例示した3段に限定されるものではない。 In FIG. 10B, the amplifier A1 of the Pierce circuit has a configuration in which three stages of amplifier circuits (gm1 to gm3) are cascaded, and the first and second stage amplifier circuits (gm1, gm2) are boost circuits. . The first-stage amplifier circuit gm1 further includes a capacitance feedforward path with a capacitance Cf. In FIG. 11B, the amplifier A2 of the Colpitts circuit is a source-follower Colpitts circuit in which an NMOS transistor T1 and a PMOS transistor T2 are cascaded. The number of stages of the amplifier circuit of the amplifier A1 of the Pierce circuit is not limited to three stages illustrated in FIG. 10B.

一般的に、振動子X1には水晶振動子(Quartz)が使われることが多いが、振動子X1にランガサイト型圧電単結晶を用いた振動子CTGS(CaTaGaSi14)を適用してもよい。図3は、圧電振動子を用いた発振器の一般的な等価回路である。図3の右図は、左図を簡略化した等価回路図である。図中の点線より左側は振動子の等価回路を示し、右側は発振回路の等価回路を示している。発振するためには、振動子側の直列等価抵抗Rxを打ち消すような発振回路側の負性抵抗Rを発生させる必要があり、負性抵抗Rの値をより大きくすることで発振起動時間を短くすることができる。 In general, a crystal oscillator ( Quartz ) is often used for the oscillator X1 . may apply. FIG. 3 is a general equivalent circuit of an oscillator using a piezoelectric vibrator. The right diagram of FIG. 3 is an equivalent circuit diagram in which the left diagram is simplified. The left side of the dotted line in the figure shows the equivalent circuit of the vibrator, and the right side shows the equivalent circuit of the oscillation circuit. In order to oscillate, it is necessary to generate a negative resistance RN on the oscillation circuit side that cancels out the series equivalent resistance Rx on the vibrator side. can be shortened.

図4に、振動子の等価回路定数の代表値を示す。ピアース回路の増幅器A1を増幅回路が3段縦続接続された構成とし、容量フィードフォワードパスを備えることで、小さい消費電力でより大きな負性抵抗Rを得ることができる。さらに、発振回路1の振動子としてランガサイト系振動子CTGSを適用することで、直列等価インダクタンスLmが水晶振動子より約一桁小さいため、発振起動時間を一桁早くすることができる。 FIG. 4 shows representative values of the equivalent circuit constants of the vibrator. A larger negative resistance RN can be obtained with less power consumption by configuring the amplifier A1 of the Pierce circuit in three cascaded stages and providing a capacitive feedforward path. Furthermore, by applying the Langasite oscillator CTGS as the oscillator of the oscillation circuit 1, the series equivalent inductance Lm is about one order smaller than that of the crystal oscillator, so that the oscillation start-up time can be shortened by one order of magnitude.

図5、6は、本発明の実施形態に係る発振振幅起動特性および発振周波数起動特性の一例である。図1の構成例において、ピアース回路に図10Bに示すブースト回路を有する回路を、ソースフォロア型コルピッツ回路に図11Bに示すNMOSトランジスタとPMOSトランジスタがカスケード接続されたソースフォロワを適用し、振動子X1にランガサイト系振動子CTGSを適用した場合の特性である。 5 and 6 are examples of oscillation amplitude start-up characteristics and oscillation frequency start-up characteristics according to the embodiment of the present invention. In the configuration example of FIG. 1, a circuit having a boost circuit shown in FIG. 10B is applied to the Pierce circuit, and a source follower in which an NMOS transistor and a PMOS transistor are cascaded shown in FIG. This is the characteristic when the Langasite oscillator CTGS is applied to .

各回路の特長を示すため、図5、6の各グラフでは、発振起動の早いピアース回路のみの特性、および発振時定常電流が小さいソースフォロア型コルピッツ回路のみの特性をそれぞれ記載している。図5中の数値は、ピアース回路における発振振幅が所定の定常値に達するまでの時間であり、図6中の数値は、それぞれの回路における発振周波数が所定の値において安定するまでの時間と安定時の発振周波数の値である。 In order to show the features of each circuit, the graphs in FIGS. 5 and 6 show the characteristics of only the Pierce circuit, which starts oscillation quickly, and the characteristics of the source follower-type Colpitts circuit, which has a small steady-state current during oscillation, respectively. The numerical values in FIG. 5 are the time required for the oscillation amplitude in the Pierce circuit to reach a predetermined steady-state value, and the numerical values in FIG. is the value of the oscillation frequency when

図5、6に示すように、発振起動時間は、振幅、周波数ともに約10μsec程度であり、水晶振動子を使った一般的な起動時間の約1/50である。また、図11Bのソースフォロア型コルピッツ回路を用いることで、従来のコルピッツ回路に比べ、発振時の定常電流を低減することができる。例えば、非特許文献2では、従来のコルピッツ回路に比べ、発振時の定常電流を約1/5に抑えることができる。 As shown in FIGS. 5 and 6, the oscillation start-up time is about 10 μsec for both amplitude and frequency, which is about 1/50 of the general start-up time using a crystal oscillator. Also, by using the source-follower Colpitts circuit of FIG. 11B, the steady-state current during oscillation can be reduced as compared with the conventional Colpitts circuit. For example, in Non-Patent Document 2, the steady-state current during oscillation can be suppressed to about one-fifth of that in the conventional Colpitts circuit.

加えて、定常発振時にピアース回路ではなく、図11Bのソースフォロア型コルピッツ回路を適用することで、通信装置の符号誤り率に関係する発振回路の位相雑音特性を改善することができる。図7は、本発明の実施形態に係る発振回路の位相雑音特性を示す図である。図7に示すように、通信機器に重要な発振回路性能である位相雑音は、従来のピアース発振回路と比較すると、発振回路の基本周波数に対するオフセット周波数が100Hzまでの範囲で約9dB改善される。このように、本実施の形態の発振回路を用いることで、従来のピアース発振回路と比較して、定常発振時における位相雑音特性を改善することができる。 In addition, by applying the source follower Colpitts circuit of FIG. 11B instead of the Pierce circuit during steady oscillation, it is possible to improve the phase noise characteristics of the oscillation circuit related to the code error rate of the communication device. FIG. 7 is a diagram showing phase noise characteristics of the oscillator circuit according to the embodiment of the present invention. As shown in FIG. 7, the phase noise, which is an important oscillation circuit performance for communication equipment, is improved by about 9 dB in the range up to 100 Hz in the offset frequency with respect to the fundamental frequency of the oscillation circuit compared to the conventional Pierce oscillation circuit. Thus, by using the oscillation circuit of the present embodiment, the phase noise characteristic during steady oscillation can be improved as compared with the conventional Pierce oscillation circuit.

発振起動用のピアース回路から定常発振用のコルピッツ回路に移行するタイミング、すなわち、スイッチ(SW1、SW2)の切替タイミングについては、発振周波数の移行をスムーズにするため、ピアース回路の発振起動時の振幅がある程度安定し、かつ、ピアース回路の特長である発振起動の早さを活かす必要がある。例えば、最終収束振幅の70%~95%に至った時点がスイッチの切替タイミングとしては最適である。 Regarding the timing of transition from the Pierce circuit for starting oscillation to the Colpitts circuit for steady oscillation, that is, the switching timing of the switches (SW1, SW2), in order to smooth the transition of the oscillation frequency, the amplitude at the start of oscillation of the Pierce circuit is stabilized to some extent, and it is necessary to take advantage of the speed of oscillation start-up, which is a feature of the Pierce circuit. For example, the timing of reaching 70% to 95% of the final convergence amplitude is the optimum switch switching timing.

図8は、発振回路1において、ピアース回路とコルピッツ回路をスイッチで切り替えた際の発振特性を示す図である。ピアース回路の発振起動時の振幅が最終収束振幅の70%~95%に至った時点において、ピアース回路の振動子X1において安定した固有周波数振動が発生しているので、単独では起動が遅いコルピッツ回路においても、安定した固有周波数振動をしているピアース回路と振動子X1を共用することで、そのまま発振状態が維持され、発振周波数の移行がスムーズに行われる。 FIG. 8 is a diagram showing the oscillation characteristics when switching between the Pierce circuit and the Colpitts circuit in the oscillation circuit 1. In FIG. At the time when the oscillation startup amplitude of the Pierce circuit reaches 70% to 95% of the final convergence amplitude, a stable natural frequency oscillation is generated in the oscillator X1 of the Pierce circuit, so the Colpitts circuit alone is slow to start. In this case, by sharing the Pierce circuit and the vibrator X1, which oscillates at a stable natural frequency, the oscillating state is maintained as it is, and the oscillating frequency shifts smoothly.

発振周波数の移行をよりスムーズに行うための切替条件としては、振動子X1側から見た等価容量が切替前後で同等であることが挙げられる。実際には、切替時の発振振幅においては、発振回路1の形式が変わってしまうので、振幅の段差が発生するが、本発明の発振回路1が接続される負荷側で一定レベル以上の振幅であれば、実使用上は問題にならない。一方、切替時の周波数変動は、そのまま負荷側に出力されてしまうという問題がある。そのため、切替時の周波数変動を小さくするためには、振動子X1から見た等価容量が切替前後で同等であることが重要となる。 One of the switching conditions for smoother transition of the oscillation frequency is that the equivalent capacitance seen from the vibrator X1 side is the same before and after switching. Actually, in the oscillation amplitude at the time of switching, since the form of the oscillation circuit 1 is changed, a difference in amplitude occurs. If there is, there will be no problem in actual use. On the other hand, there is a problem that the frequency fluctuation at the time of switching is directly output to the load side. Therefore, in order to reduce the frequency fluctuation at the time of switching, it is important that the equivalent capacitance seen from the vibrator X1 is the same before and after switching.

スイッチ(SW1、SW2)の切替のトリガー信号はピアース回路の発振振幅をモニタする回路から出力すればよい。例えば、図9に示すように、発振回路1の後段に発振検出回路4を設けて、この発振検出回路4において、ピアース回路の発振信号Vxo1の発振振幅が所定の基準値以上になると制御信号が出力されるように構成し、発振検出回路4から出力される制御信号をスイッチ(SW1、SW2)の切替のトリガー信号として用いることができる。 A trigger signal for switching the switches (SW1, SW2) may be output from a circuit that monitors the oscillation amplitude of the Pierce circuit. For example, as shown in FIG. 9, an oscillation detection circuit 4 is provided after the oscillation circuit 1. In this oscillation detection circuit 4, when the oscillation amplitude of the oscillation signal Vxo1 of the Pierce circuit exceeds a predetermined reference value, a control signal is generated. The control signal output from the oscillation detection circuit 4 can be used as a trigger signal for switching the switches (SW1, SW2).

発振検出回路4は、ピアース回路の発振信号Vxo1の発振振幅に応じて、スイッチ(SW1、SW2)の切替を行うことにより、ピアース回路の発振信号Vxo1を出力する第1のモードから、コルピッツ回路の発振信号Vxo2を出力する第2のモードへの切替を行うように構成されている。ピアース回路の発振振幅が最終収束振幅の70%~95%という切替条件は一例であり、発振検出回路4においては、適用される電子機器等における種々の条件に応じて切替条件を適宜定めることができる。例えば、上述した、振動子から見た切替前後の等価容量を考慮して切替条件を定めることもできる。 The oscillation detection circuit 4 switches the switches (SW1, SW2) in accordance with the oscillation amplitude of the oscillation signal Vxo1 of the Pierce circuit, thereby switching the oscillation signal Vxo1 of the Colpitts circuit from the first mode of outputting the oscillation signal Vxo1 of the Pierce circuit. It is configured to switch to a second mode for outputting the oscillation signal Vxo2. The switching condition that the oscillation amplitude of the Pierce circuit is 70% to 95% of the final convergence amplitude is an example, and in the oscillation detection circuit 4, the switching condition can be appropriately determined according to various conditions of the electronic equipment etc. to which it is applied. can. For example, the switching conditions can be determined in consideration of the above-described equivalent capacitances before and after switching as seen from the vibrator.

以上のように、本実施の形態によれば、高速起動と低消費電流を両立した発振回路を実現することができる。本実施の形態の発振回路を、例えば、携帯電話機やIoT機器などの電子機器に適用することで、電子機器の低消費電力化に貢献することができる。 As described above, according to the present embodiment, it is possible to realize an oscillation circuit that achieves both high-speed start-up and low current consumption. By applying the oscillation circuit of this embodiment to electronic devices such as mobile phones and IoT devices, for example, it is possible to contribute to low power consumption of electronic devices.

本発明は、小型電子機器で用いる発振回路に適用することができる。 INDUSTRIAL APPLICABILITY The present invention can be applied to oscillator circuits used in small electronic devices.

1…発振回路、2…ピアース回路、3…コルピッツ回路、4…発振検出回路、A1、A2…増幅器、C1,C2,C3…発振容量、SW1,SW2…スイッチ、X1…振動子。 1 Oscillation circuit 2 Pierce circuit 3 Colpitts circuit 4 Oscillation detection circuit A1, A2 Amplifier C1, C2, C3 Oscillation capacitor SW1, SW2 Switch X1 Vibrator.

Claims (7)

振動子と増幅器の入力部を共用するピアース回路およびコルピッツ回路を備え、
前記ピアース回路および前記コルピッツ回路のそれぞれの増幅器の出力部と対地間に接続されたスイッチを備え、
前記スイッチは、発振起動時においては、前記ピアース回路の発振信号を出力し、定常発振時においては、前記コルピッツ回路の発振信号を出力するように制御される
発振回路。
Equipped with a Pierce circuit and a Colpitts circuit that share the input part of the oscillator and the amplifier,
a switch connected between the output of each amplifier of the Pierce circuit and the Colpitts circuit and ground;
The switch is controlled to output the oscillation signal of the Pierce circuit during oscillation startup, and to output the oscillation signal of the Colpitts circuit during steady oscillation.
ピアース回路およびコルピッツ回路とから構成される発振回路であって、
前記ピアース回路の第1の増幅器(A1)および前記コルピッツ回路の第2の増幅器(A2)は、入力部を共用し、
前記第1の増幅器(A1)の出力部と対地間に、第1の発振容量(C1)と前記第1の発振容量(C1)と並列に接続された第1のスイッチ(SW1)を備え、
前記第2の増幅器(A2)の出力部と対地間に、第2の発振容量(C2)と前記第2の発振容量(C2)と並列に接続された第2のスイッチ(SW2)を備え、
前記入力部と前記第1の増幅器(A1)の出力部の間に振動子(X1)を備え、
前記入力部と第2の増幅器(A2)の出力部の間に第3の発振容量(C3)を備え、
前記第1のスイッチ(SW1)および前記第2のスイッチ(SW2)を、それぞれ開状態、閉状態とする発振起動時の第1のモードと、第1のスイッチ(SW1)および第2のスイッチ(SW2)を、それぞれ閉状態、開状態とする定常発振時の第2のモードで発振動作を行うように構成される
発振回路。
An oscillation circuit comprising a Pierce circuit and a Colpitts circuit,
the first amplifier (A1) of the Pierce circuit and the second amplifier (A2) of the Colpitts circuit share an input;
A first oscillation capacitor (C1) and a first switch (SW1) connected in parallel with the first oscillation capacitor (C1) are provided between the output of the first amplifier (A1) and ground,
A second switch (SW2) connected in parallel with a second oscillation capacitor (C2) and the second oscillation capacitor (C2) is provided between the output of the second amplifier (A2) and ground,
An oscillator (X1) is provided between the input section and the output section of the first amplifier (A1),
A third oscillation capacitor (C3) is provided between the input section and the output section of the second amplifier (A2),
A first mode at the start of oscillation in which the first switch (SW1) and the second switch (SW2) are in an open state and a closed state, respectively; An oscillation circuit configured to perform an oscillation operation in a second mode during steady oscillation in which SW2) is closed and opened, respectively.
請求項2に記載の発振回路において、
前記振動子は、ランガサイト型圧電単結晶を用いた振動子であること
を特徴とする発振回路。
3. The oscillator circuit according to claim 2,
An oscillation circuit, wherein the vibrator is a vibrator using a langasite-type piezoelectric single crystal.
請求項2または3に記載の発振回路において、
前記ピアース回路の発振起動時の発振振幅が最終収束振幅の70%~95%に至った場合に、前記第1のモードから前記第2のモードへの切替が行われること
を特徴とする発振回路。
4. In the oscillator circuit according to claim 2 or 3,
wherein switching from the first mode to the second mode is performed when the oscillation amplitude at the start of oscillation of the Pierce circuit reaches 70% to 95% of the final convergence amplitude. .
請求項4に記載の発振回路において、
前記第1のモードから前記第2のモードへの切替は、前記ピアース回路の前記発振振幅と所定の基準値との比較を行う発振検出回路からの制御信号に基づいて行われること
を特徴とする発振回路。
5. The oscillator circuit according to claim 4,
The switching from the first mode to the second mode is performed based on a control signal from an oscillation detection circuit that compares the oscillation amplitude of the Pierce circuit with a predetermined reference value. oscillator circuit.
請求項2乃至5の何れか1項に記載の発振回路において、
前記第1の増幅器は、複数の増幅回路を縦続接続した構成を備え、前記複数の増幅回路の1段目の増幅回路は、容量フィードフォワードパスを備え、
前記第2の増幅器は、NMOSトランジスタとPMOSトランジスタがカスケード接続されたソースフォロワであること
を特徴とする発振回路。
The oscillator circuit according to any one of claims 2 to 5,
The first amplifier has a configuration in which a plurality of amplifier circuits are cascaded, and a first-stage amplifier circuit of the plurality of amplifier circuits has a capacitive feedforward path,
The oscillator circuit, wherein the second amplifier is a source follower in which an NMOS transistor and a PMOS transistor are cascaded.
請求項1乃至6のいずれか1項に記載の発振回路を備えたこと
を特徴とする電子機器。
An electronic device comprising the oscillation circuit according to any one of claims 1 to 6.
JP2021030195A 2021-02-26 2021-02-26 Oscillation circuit and electronic apparatus Pending JP2022131314A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021030195A JP2022131314A (en) 2021-02-26 2021-02-26 Oscillation circuit and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021030195A JP2022131314A (en) 2021-02-26 2021-02-26 Oscillation circuit and electronic apparatus

Publications (1)

Publication Number Publication Date
JP2022131314A true JP2022131314A (en) 2022-09-07

Family

ID=83152871

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021030195A Pending JP2022131314A (en) 2021-02-26 2021-02-26 Oscillation circuit and electronic apparatus

Country Status (1)

Country Link
JP (1) JP2022131314A (en)

Similar Documents

Publication Publication Date Title
US8736391B2 (en) Method to shorten crystal oscillator's startup time
EP0593069B1 (en) Switchable compensation for improved oscillator performance
US7355489B2 (en) High gain, high frequency CMOS oscillator circuit and method
US20070024330A1 (en) High frequency divider circuits and methods
EP1852968A1 (en) Source coupled differential complementary colpitts oscillator
JP5487073B2 (en) High frequency signal processor
JP2007043339A (en) Crystal oscillator
JP2006245774A (en) Voltage control oscillator
US20060208818A1 (en) Variable degeneration impedance supply circuit using switch and electronic circuits using the same
US5818306A (en) Voltage control oscillation circuit using CMOS
WO2004079895A1 (en) Quartz oscillation circuit
Xiao et al. A low-voltage low-power CMOS 5-GHz oscillator based on active inductors
JP2022131314A (en) Oscillation circuit and electronic apparatus
WO2023248411A1 (en) Oscillation circuit and electronic device
JP2007158882A (en) Voltage-controlled oscillator
JP4290334B2 (en) Integrated circuit including an oscillator
US20060208817A1 (en) Piezoelectric oscillator
JP2003283249A (en) Quartz oscillator circuit and electronic apparatus using the same
EP0324246A1 (en) Inductor-less mmic oscillator
JP2012114679A (en) Voltage-controlled oscillator
JP4524179B2 (en) Pierce type oscillation circuit
CN111953315B (en) Crystal oscillator, chip and electronic device
Li et al. An Analog Automatic-Amplitude Control Circuitry for Ultra-wideband LC VCO in 0.18 µm CMOS
JP3934189B2 (en) Crystal oscillation circuit
KR20100012337A (en) Voltage controled oscillator

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240207