JP2022121114A - ネットワーク装置、パケット処理方法、及びプログラム - Google Patents

ネットワーク装置、パケット処理方法、及びプログラム Download PDF

Info

Publication number
JP2022121114A
JP2022121114A JP2021018282A JP2021018282A JP2022121114A JP 2022121114 A JP2022121114 A JP 2022121114A JP 2021018282 A JP2021018282 A JP 2021018282A JP 2021018282 A JP2021018282 A JP 2021018282A JP 2022121114 A JP2022121114 A JP 2022121114A
Authority
JP
Japan
Prior art keywords
packet
cache
unit
speed transfer
storage unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021018282A
Other languages
English (en)
Other versions
JP7529270B2 (ja
Inventor
健 深澤
Takeshi Fukazawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Platforms Ltd
Original Assignee
NEC Platforms Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Platforms Ltd filed Critical NEC Platforms Ltd
Priority to JP2021018282A priority Critical patent/JP7529270B2/ja
Publication of JP2022121114A publication Critical patent/JP2022121114A/ja
Application granted granted Critical
Publication of JP7529270B2 publication Critical patent/JP7529270B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Advance Control (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

【課題】パケットに対する処理を行う機能ブロック単位でパケットの転送処理の高速化を実現することができるネットワーク装置等を提供する。【解決手段】パケット受信部１０とパケット送信部２０との間に直列に配置され、前記パケット受信部が受信したパケットが順次転送される複数の機能ブロックＡ、Ｂ、Ｃと、キャッシュ記憶部３０と、を備え、前記パケットの一部が一致するキャッシュが前記キャッシュ記憶部に記憶されていない場合、前記パケットに対して低速転送処理を実行し、かつ、前記パケットの一部と前記低速転送処理の結果とを対応づけたキャッシュを生成して前記キャッシュ記憶部に記憶し、前記パケットの一部が一致するキャッシュが前記キャッシュ記憶部に記憶されている場合、前記パケットに対して高速転送処理を実行する、ネットワーク装置。【選択図】図１

Description

本発明は、ネットワーク装置、パケット処理方法、及びプログラムに関する。
転送対象のパケットに対してキャッシュを作成し、次回の転送時からそのキャッシュに一致したパケットに対して高速転送処理を行うネットワーク装置が知られている（例えば、特許文献１参照）。
これに対して、本発明者は、パケットに対する処理を行う機能ブロック単位でパケットの転送処理の高速化を実現することを検討した。
特開２０１７－２１２７０５号公報
しかしながら、特許文献１においては、パケットに対する処理を行う機能ブロック単位でパケットの転送処理の高速化を実現することについては全く提案されていない。
本発明の目的は、上述した課題を鑑み、パケットに対する処理を行う機能ブロック単位でパケットの転送処理の高速化を実現することができるネットワーク装置、パケット処理方法、及びプログラムを提供することにある。
本発明のネットワーク装置は、パケット受信部と、パケット送信部と、前記パケット受信部と前記パケット送信部との間に直列に配置され、前記パケット受信部が受信したパケットが順次転送される複数の機能ブロックと、キャッシュ記憶部と、を備え、前記複数の機能ブロックは、それぞれ、前記パケットの一部が一致するキャッシュが前記キャッシュ記憶部に記憶されていない場合、前記パケットに対して低速転送処理を実行する低速転送処理部と、前記パケットの一部と前記低速転送処理の結果とを対応づけたキャッシュを生成して前記キャッシュ記憶部に記憶するキャッシュ生成部と、前記パケットの一部が一致するキャッシュが前記キャッシュ記憶部に記憶されている場合、前記パケットに対して高速転送処理を実行する高速転送処理部と、を備える。
本発明のパケット処理方法は、パケット受信部と、パケット送信部と、前記パケット受信部と前記パケット送信部との間に直列に配置され、前記パケット受信部が受信したパケットが順次転送される複数の機能ブロックと、キャッシュ記憶部と、を備えたネットワーク装置におけるパケット処理方法であって、前記複数の機能ブロックそれぞれにおいて、前記パケットの一部が一致するキャッシュが前記キャッシュ記憶部に記憶されていない場合、前記パケットに対して低速転送処理を実行する低速転送処理ステップと、前記パケットの一部と前記低速転送処理の結果とを対応づけたキャッシュを生成して前記キャッシュ記憶部に記憶するキャッシュ生成ステップと、前記パケットの一部が一致するキャッシュが前記キャッシュ記憶部に記憶されている場合、前記パケットに対して高速転送処理を実行する高速処理ステップと、を備える。
本発明のプログラムは、パケット受信部と、パケット送信部と、前記パケット受信部と前記パケット送信部との間に直列に配置され、前記パケット受信部が受信したパケットが順次転送される複数の機能ブロックと、キャッシュ記憶部と、を備えたネットワーク装置に、前記複数の機能ブロックそれぞれにおいて、前記パケットの一部が一致するキャッシュが前記キャッシュ記憶部に記憶されていない場合、前記パケットに対して低速転送処理を実行する低速転送処理ステップと、前記パケットの一部と前記低速転送処理の結果とを対応づけたキャッシュを生成して前記キャッシュ記憶部に記憶するキャッシュ生成ステップと、前記パケットの一部が一致するキャッシュが前記キャッシュ記憶部に記憶されている場合、前記パケットに対して高速転送処理を実行する高速転送処理ステップと、を実行させるためのプログラムである。
本発明により、パケットに対する処理を行う機能ブロック単位でパケットの転送処理の高速化を実現することができるネットワーク装置、パケット処理方法、及びプログラムを提供することができる。
実施形態１のネットワーク装置１の概略構成図である。 実施形態２のネットワーク装置１の概略構成図である。 （ａ）キャッシュ記憶部３０（ブリッジ処理部用キャッシュ記憶部３１）に記憶されるキャッシュの一例、（ｂ）キャッシュ記憶部３０（Ｌ２ＴＰ処理部用キャッシュ記憶部３２）に記憶されるキャッシュの一例、（ｃ）キャッシュ記憶部３０（ＩＰｓｅｃ処理部用キャッシュ記憶部３３）に記憶されるキャッシュの一例である。 Ｌ２ＴＰ処理部４１の機能ブロック図である。 ＩＰｓｅｃ処理部４２の機能ブロック図である。 ネットワーク装置１Ａ（ブリッジ処理部４０）の動作例のシーケンス図である。 Ｌ２ＴＰ処理部４１の動作例のシーケンス図である。 ＩＰｓｅｃ処理部４２の動作例のシーケンス図である。 ネットワーク装置１（変形例）の概略構成図である。 ネットワーク装置１Ａ（ブリッジ処理部４０）の動作例のフローチャートである。
（実施形態１）
以下、本発明の実施形態１であるネットワーク装置１について添付図面を参照しながら説明する。各図において対応する構成要素には同一の符号が付され、重複する説明は省略される。
まず、図１を用いて、ネットワーク装置１の構成について説明する。
図１は、実施形態１のネットワーク装置１の概略構成図である。
図１に示すように、ネットワーク装置１は、パケット受信部１０、パケット送信部２０、パケット受信部１０とパケット送信部２０との間に直列に配置され、パケット受信部１０が受信したパケットが順次転送される複数の機能ブロックＡ、Ｂ、Ｃ、キャッシュ記憶部３０を備えている。
機能ブロックＡは、パケットの一部が一致するキャッシュがキャッシュ記憶部３０に記憶されていない場合、パケットに対して低速転送処理を実行する低速転送処理部４０ｂ１、パケットの一部と低速転送処理の結果とを対応づけたキャッシュを生成してキャッシュ記憶部３０に記憶するキャッシュ生成部４０ｃ、パケットの一部が一致するキャッシュがキャッシュ記憶部３０に記憶されている場合、パケットに対して高速転送処理を実行する高速転送処理部４０ｂ２を備えている。図示しないが、同様に、機能ブロックＢ、Ｃも、低速転送処理部、キャッシュ生成部、高速転送処理部を備えている。
以上説明したように、実施形態１によれば、パケットに対する処理を行う機能ブロック単位でパケットの転送処理の高速化を実現することができる。
これは、機能ブロックＡ、Ｂ、Ｃが、それぞれ、低速転送処理部と、高速転送処理部と、キャッシュ生成部と、を備えることによるものである。
（実施形態２）
以下、本発明の実施形態２として、ネットワーク装置１についてさらに詳細に説明する。以下、ネットワーク装置１がルータである例について説明する。
図２は、実施形態２のネットワーク装置１の概略構成図である。
図２に示すように、ネットワーク装置１は、パケット受信部１０、パケット送信部２０、機能ブロックＡ、Ｂ、Ｃ、キャッシュ記憶部３０を備えている。以下、機能ブロックＡがブリッジ処理部４０、機能ブロックＢがＬ２ＴＰ(Layer 2 Tunneling Protocol)処理部４１、機能ブロックＣがＩＰｓｅｃ(Security Architecture for Internet Protocol)処理部４２である例について説明する。
パケット受信部１０は、ネットワーク（例えば、インターネット。図示せず）に接続されており、パケットを受信する。パケットは、送信元端末及び宛先端末がネットワーク装置１以外のＩＰパケットである。図示しないが、送信元端末及び宛先端末はネットワークに接続されている。
パケット送信部２０は、ネットワーク（例えば、インターネット）に接続されており、各機能ブロックで処理されたパケットをネットワークに送出する。
キャッシュ記憶部３０（高速メモリ）は、ブリッジ処理部用キャッシュ記憶部３１、Ｌ２ＴＰ処理部用キャッシュ記憶部３２、ＩＰｓｅｃ処理部用キャッシュ記憶部３３を備えている。すなわち、キャッシュ記憶部３０は、機能ブロックごとに設けられている。これにより、各キャッシュ記憶部３１～３３へのアクセス時間が短縮される。
ブリッジ処理部４０、Ｌ２ＴＰ処理部４１、ＩＰｓｅｃ処理部４２は、パケット受信部１０とパケット送信部２０との間に直列に配置されている。パケット受信部１０が受信したパケットは、ブリッジ処理部４０、Ｌ２ＴＰ処理部４１、ＩＰｓｅｃ処理部４２の順に順次転送され、最終的にパケット送信部２０に転送される。
図示しないが、ネットワーク装置１は、ＣＰＵ（Central Processing Unit）、ＲＡＭ(Random access memory)、ＲＯＭ(Read only memory)等を備えている。ＣＰＵは、ＲＯＭ等の記憶部からＲＡＭ等のメモリ（低速メモリ）に読み込まれた所定プログラムを実行することで、ブリッジ処理部４０、Ｌ２ＴＰ処理部４１、ＩＰｓｅｃ処理部４２として機能する。これらの一部又は全部は、ハードウェアで実現してもよい。
図２に示すように、ブリッジ処理部４０は、キャッシュ確認部４０ａ、転送処理部４０ｂ（低速転送処理部４０ｂ１、高速転送処理部４０ｂ２）、キャッシュ生成部４０ｃを備えている。
キャッシュ確認部４０ａは、パケット受信部１０から転送されたパケット（例えば、ヘッダ）の一部（アドレスファミリ、プロトコル番号、ＩＰアドレス等）が一致するキャッシュ（以下、該当キャッシュと呼ぶ）がキャッシュ記憶部３０（ブリッジ処理部用キャッシュ記憶部３１）に記憶されているか否かを確認する（全検索）。その結果、該当キャッシュがキャッシュ記憶部３０（ブリッジ処理部用キャッシュ記憶部３１）に記憶されていない場合、キャッシュ確認部４０ａは、パケットを低速転送処理部４０ｂ１に送信する。一方、該当キャッシュがキャッシュ記憶部３０（ブリッジ処理部用キャッシュ記憶部３１）に記憶されている場合、キャッシュ確認部４０ａは、パケットを高速転送処理部４０ｂ２に送信する。
低速転送処理部４０ｂ１は、ＲＡＭ等の記憶部（低速メモリ）から所定データを読み出し、当該読み出した所定データに基づいて、低速転送処理を実行する。具体的には、低速転送処理部４０ｂ１は、アドレステーブル（ＭＡＣアドレスとポートとを対応づけたテーブル）が記憶されたＲＡＭ等の記憶部（低速メモリ）から所定データ（パケットを送出するポート）を読み出し、当該読み出したポートからパケットを送出（ブリッジ転送）する処理を実行する。
高速転送処理部４０ｂ２は、キャッシュ記憶部３０（ブリッジ処理部用キャッシュ記憶部３１）からパケット（例えば、ヘッダ）の一部が一致するキャッシュを読み出し、当該読み出したキャッシュに基づいて高速転送処理を実行する。具体的には、高速転送処理部４０ｂ２は、キャッシュ記憶部３０（ブリッジ処理部用キャッシュ記憶部３１）からパケット（例えば、ヘッダ）の一部が一致するキャッシュを読み出し、当該読み出したキャッシュ（ブリッジ処理情報）により特定されるポートからパケットを送出（ブリッジ転送）する処理を実行する。
キャッシュ生成部４０ｃは、パケット（例えば、ヘッダ）の一部（アドレスファミリ、プロトコル番号、ＩＰアドレス等）と低速転送処理部４０ｂ１による低速転送処理の結果（低速転送処理部４０ｂ１により読み出されたポート）とを対応づけたキャッシュ（高速転送用キャッシュ）を生成してキャッシュ記憶部３０（ブリッジ処理部用キャッシュ記憶部３１）に記憶する。
図３（ａ）は、キャッシュ記憶部３０（ブリッジ処理部用キャッシュ記憶部３１）に記憶されるキャッシュの一例である。
図３（ａ）に示すように、ブリッジ処理部用キャッシュ記憶部３１に記憶されるキャッシュは、転送形式、パケット種別、送信元パケット情報、送信先情報、ブリッジ処理情報を項目として含む。
転送形式には、ルーティング、ブリッジ等の転送形式が記憶される。
パケット種別には、ルーティングキャッシュ、ブリッジキャッシュ等のパケット種別が記憶される。
送信元パケット情報には、送信元ＭＡＣアドレスや送信元ＩＰアドレスが記憶される。
送信先情報には、宛先ＩＰアドレスが記憶される。
ブリッジ処理情報には、低速転送処理部４０ｂ１により読み出されたポートが記憶される。
図４は、Ｌ２ＴＰ処理部４１の機能ブロック図である。
図４に示すように、Ｌ２ＴＰ処理部４１は、キャッシュ確認部４１ａ、転送処理部４１ｂ（低速転送処理部４１ｂ１、高速転送処理部４１ｂ２）、キャッシュ生成部４１ｃを備えている。
キャッシュ確認部４１ａは、ブリッジ処理部４０から転送されたパケット（例えば、ヘッダ）の一部（アドレスファミリ、プロトコル番号、ＩＰアドレス等）が一致するキャッシュ（以下、該当キャッシュと呼ぶ）がキャッシュ記憶部３０（Ｌ２ＴＰ処理部用キャッシュ記憶部３２）に記憶されているか否かを確認する（全検索）。その結果、該当キャッシュがキャッシュ記憶部３０（Ｌ２ＴＰ処理部用キャッシュ記憶部３２）に記憶されていない場合、キャッシュ確認部４１ａは、パケットを低速転送処理部４１ｂ１に送信する。一方、該当キャッシュがキャッシュ記憶部３０（Ｌ２ＴＰ処理部用キャッシュ記憶部３２）に記憶されている場合、キャッシュ確認部４１ａは、パケットを高速転送処理部４１ｂ２に送信する。
低速転送処理部４１ｂ１は、ＲＡＭ等の記憶部（低速メモリ）から所定データを読み出し、当該読み出した所定データに基づいて、低速転送処理を実行する。具体的には、低速転送処理部４０ｂ１は、ＲＡＭ等の記憶部（低速メモリ）から所定データを読み出し、当該読み出した所定データをパケットにＬ２ＴＰヘッダとして付加（カプセル化）し、当該Ｌ２ＴＰヘッダを付加したパケットを転送する処理を実行する。
高速転送処理部４１ｂ２は、キャッシュ記憶部３０（Ｌ２ＴＰ処理部用キャッシュ記憶部３２）からパケット（例えば、ヘッダ）の一部が一致するキャッシュを読み出し、当該読み出したキャッシュに基づいて高速転送処理を実行する。具体的には、高速転送処理部４１ｂ２は、キャッシュ記憶部３０（Ｌ２ＴＰ処理部用キャッシュ記憶部３２）からパケット（例えば、ヘッダ）の一部が一致するキャッシュを読み出し、当該読み出したキャッシュ（Ｌ２ＴＰｖ３処理情報）をパケットにＬ２ＴＰヘッダとして付加（カプセル化）し、当該Ｌ２ＴＰヘッダを付加したパケットを転送する処理を実行する。
キャッシュ生成部４１ｃは、パケット（例えば、ヘッダ）の一部（アドレスファミリ、プロトコル番号、ＩＰアドレス等）と低速転送処理部４１ｂ１による低速転送処理の結果（低速転送処理部４１ｂ１により読み出された所定データ（Ｌ２ＴＰヘッダ））とを対応づけたキャッシュ（高速転送用キャッシュ）を生成してキャッシュ記憶部３０（Ｌ２ＴＰ処理部用キャッシュ記憶部３２）に記憶する。
図３（ｂ）は、キャッシュ記憶部３０（Ｌ２ＴＰ処理部用キャッシュ記憶部３２）に記憶されるキャッシュの一例である。
図３（ｂ）に示すように、Ｌ２ＴＰ処理部用キャッシュ記憶部３２に記憶されるキャッシュは、転送形式、パケット種別、送信元パケット情報、送信先情報、Ｌ２ＴＰｖ３処理情報を項目として含む。
転送形式には、ルーティング、ブリッジ等の転送形式が記憶される。
パケット種別には、ルーティングキャッシュ、ブリッジキャッシュ等のパケット種別が記憶される。
送信元パケット情報には、送信元ＭＡＣアドレスや送信元ＩＰアドレスが記憶される。
送信先情報には、宛先ＩＰアドレスが記憶される。
Ｌ２ＴＰｖ３処理情報には、低速転送処理部４１ｂ１により読み出された所定データ（Ｌ２ＴＰヘッダ）が記憶される。
図５は、ＩＰｓｅｃ処理部４２の機能ブロック図である。
図５に示すように、ＩＰｓｅｃ処理部４２は、キャッシュ確認部４２ａ、転送処理部４２ｂ（低速転送処理部４２ｂ１、高速転送処理部４２ｂ２）、キャッシュ生成部４２ｃを備えている。
キャッシュ確認部４２ａは、Ｌ２ＴＰ処理部４１から転送されたパケット（例えば、ヘッダ）の一部（アドレスファミリ、プロトコル番号、ＩＰアドレス等）が一致するキャッシュ（以下、該当キャッシュと呼ぶ）がキャッシュ記憶部３０（ＩＰｓｅｃ処理部用キャッシュ記憶部３３）に記憶されているか否かを確認する。その結果、該当キャッシュがキャッシュ記憶部３０（ＩＰｓｅｃ処理部用キャッシュ記憶部３３）に記憶されていない場合、キャッシュ確認部４２ａは、パケットを低速転送処理部４２ｂ１に送信する。一方、該当キャッシュがキャッシュ記憶部３０（ＩＰｓｅｃ処理部用キャッシュ記憶部３３）に記憶されている場合、キャッシュ確認部４２ａは、パケットを高速転送処理部４２ｂ２に送信する。
低速転送処理部４２ｂ１は、ＲＡＭ等の記憶部（低速メモリ）から所定データを読み出し、当該読み出した所定データに基づいて、低速転送処理を実行する。具体的には、低速転送処理部４２ｂ１は、パケットを暗号化すると共に、ＲＡＭ等の記憶部（低速メモリ）から所定データを読み出し、当該読み出した所定データをパケットにヘッダとして付加（カプセル化）し、当該ヘッダを付加したパケットを転送する処理を実行する。
高速転送処理部４２ｂ２は、キャッシュ記憶部３０（ＩＰｓｅｃ処理部用キャッシュ記憶部３３）からパケット（例えば、ヘッダ）の一部が一致するキャッシュを読み出し、当該読み出したキャッシュに基づいて高速転送処理を実行する。具体的には、高速転送処理部４０ｂ２は、パケットを暗号化すると共に、キャッシュ記憶部３０（ＩＰｓｅｃ処理部用キャッシュ記憶部３３）からパケット（例えば、ヘッダ）の一部が一致するキャッシュを読み出し、当該読み出したキャッシュ（ＩＰｓｅｃ処理情報）をパケットにヘッダとして付加（カプセル化）し、当該ヘッダを付加したパケットを転送する処理を実行する。
キャッシュ生成部４２ｃは、パケット（例えば、ヘッダ）の一部（アドレスファミリ、プロトコル番号、ＩＰアドレス等）と低速転送処理部４２ｂ１による低速転送処理の結果（低速転送処理部４２ｂ１により読み出された所定データ（ヘッダ））とを対応づけたキャッシュ（高速転送用キャッシュ）を生成してキャッシュ記憶部３０（ＩＰｓｅｃ処理部用キャッシュ記憶部３３）に記憶する。
図３（ｃ）は、キャッシュ記憶部３０（ＩＰｓｅｃ処理部用キャッシュ記憶部３３）に記憶されるキャッシュの一例である。
図３（ｃ）に示すように、ＩＰｓｅｃ処理部用キャッシュ記憶部３３に記憶されるキャッシュは、転送形式、パケット種別、送信元パケット情報、送信先情報、ＩＰｓｅｃ処理情報を項目として含む。
転送形式には、ルーティング、ブリッジ等の転送形式が記憶される。
パケット種別には、ルーティングキャッシュ、ブリッジキャッシュ等のパケット種別が記憶される。
送信元パケット情報には、送信元ＭＡＣアドレスや送信元ＩＰアドレスが記憶される。
送信先情報には、宛先ＩＰアドレスが記憶される。
ＩＰｓｅｃ処理情報には、低速転送処理部４２ｂ１により読み出された所定データ（ヘッダ）が記憶される。
次に、上記構成のネットワーク装置１の動作例について説明する。
図６～図８は、ネットワーク装置１の動作例のシーケンス図である。以下、Ｌ２ＴＰ ｏｖｅｒ ＩＰｓｅｃで上り通信を行う場合の動作例について説明する。以下、キャッシュ記憶部３０にキャッシュが記憶されていない状態で１つめのパケットを受信した場合の動作例について説明する。
＜ブリッジ処理部４０（主に、低速転送処理部４０ｂ１）の動作例＞
図６は、ブリッジ処理部４０の動作例のシーケンス図である。
図６に示すように、パケット受信部１０は、ネットワーク装置１外部から送信される（ステップＳ１０）パケットを受信すると（ステップＳ１１）、この受信したパケットをブリッジ処理部４０に転送する（ステップＳ１２）。
次に、キャッシュ確認部４０ａは、キャッシュ記憶部３０（ブリッジ処理部用キャッシュ記憶部３１）にアクセスし（ステップＳ１３）、パケット受信部１０から転送されたパケットの一部（アドレスファミリ、プロトコル番号、ＩＰアドレス等）が一致するキャッシュ（以下、該当キャッシュと呼ぶ）がキャッシュ記憶部３０（ブリッジ処理部用キャッシュ記憶部３１）に記憶されているか否かを確認する（全検索）（ステップＳ１４）。
ここでは、該当キャッシュがキャッシュ記憶部３０（ブリッジ処理部用キャッシュ記憶部３１）に記憶されていないため（ステップＳ１４：ＮＯ）、キャッシュ確認部４０ａは、パケット受信部１０から転送されたパケットを低速転送処理部４０ｂ１に送信する（ステップＳ１５）。
次に、低速転送処理部４０ｂ１は、パケットに対して低速転送処理、すなわち、アドレステーブル（ＭＡＣアドレスとポートとを対応づけたテーブル）が記憶されたＲＡＭ等の記憶部（低速メモリ）から所定データ（パケットを送出するポート）を読み出し（送信ポートを決定し（ステップＳ１６））、当該読み出したポート（当該決定した送信ポート）からパケットを送出（ブリッジ転送）する処理を実行する（ステップＳ１７）。
次に、キャッシュ生成部４０ｃは、パケット（例えば、ヘッダ）の一部（アドレスファミリ、プロトコル番号、ＩＰアドレス等）と低速転送処理部４０ｂ１による低速転送処理の結果（低速転送処理部４０ｂ１により読み出されたポート）とを対応づけたキャッシュ（図３（ａ）参照）を生成してキャッシュ記憶部３０（ブリッジ処理部用キャッシュ記憶部３１）に記憶する（ステップＳ１８）。また、キャッシュ生成部４０ｃは、パケットをＬ２ＴＰ処理部４１に転送する（ステップＳ１９）。
＜Ｌ２ＴＰ処理部４１（主に、低速転送処理部４１ｂ１）の動作例＞
図７は、Ｌ２ＴＰ処理部４１の動作例のシーケンス図である。
図７に示すように、キャッシュ確認部４１ａは、キャッシュ記憶部３０（Ｌ２ＴＰ処理部用キャッシュ記憶部３２）にアクセスし（ステップＳ２０）、ブリッジ処理部４０から転送されたパケットの一部（アドレスファミリ、プロトコル番号、ＩＰアドレス等）が一致するキャッシュ（以下、該当キャッシュと呼ぶ）がキャッシュ記憶部３０（Ｌ２ＴＰ処理部用キャッシュ記憶部３２）に記憶されているか否かを確認する（全検索）（ステップＳ２１）。
ここでは、該当キャッシュがキャッシュ記憶部３０（Ｌ２ＴＰ処理部用キャッシュ記憶部３２）に記憶されていないため（ステップＳ２１：ＮＯ）、キャッシュ確認部４１ａは、ブリッジ処理部４０から転送されたパケットを低速転送処理部４１ｂ１に送信する（ステップＳ２２）。
次に、低速転送処理部４１ｂ１は、パケットに対して低速転送処理、すなわち、ＲＡＭ等の記憶部（低速メモリ）から所定データを読み出し、当該読み出した所定データをパケットにＬ２ＴＰヘッダとして付加（カプセル化）し（ステップＳ２３）、当該Ｌ２ＴＰヘッダを付加したパケットを転送する処理を実行する（ステップＳ２４）。
次に、キャッシュ生成部４１ｃは、パケット（例えば、ヘッダ）の一部（アドレスファミリ、プロトコル番号、ＩＰアドレス等）と低速転送処理部４１ｂ１による低速転送処理の結果（低速転送処理部４１ｂ１により読み出された所定データ（Ｌ２ＴＰヘッダ））とを対応づけたキャッシュ（図３（ｂ）参照）を生成してキャッシュ記憶部３０（Ｌ２ＴＰ処理部用キャッシュ記憶部３２）に記憶する（ステップＳ２５）。また、キャッシュ生成部４１ｃは、パケットをＩＰｓｅｃ処理部４２に転送する（ステップＳ２６）。
＜ＩＰｓｅｃ処理部４２（主に、低速転送処理部４２ｂ１）の動作例＞
図８は、ＩＰｓｅｃ処理部４２の動作例のシーケンス図である。
図８に示すように、キャッシュ確認部４２ａは、キャッシュ記憶部３０（ＩＰｓｅｃ処理部用キャッシュ記憶部３３）にアクセスし（ステップＳ２７）、Ｌ２ＴＰ処理部４１から転送されたパケットの一部（アドレスファミリ、プロトコル番号、ＩＰアドレス等）が一致するキャッシュ（以下、該当キャッシュと呼ぶ）がキャッシュ記憶部３０（ＩＰｓｅｃ処理部用キャッシュ記憶部３３）に記憶されているか否かを確認する（全検索）（ステップＳ２８）。
ここでは、該当キャッシュがキャッシュ記憶部３０（ＩＰｓｅｃ処理部用キャッシュ記憶部３３）に記憶されていないため（ステップＳ２８：ＮＯ）、キャッシュ確認部４２ａは、Ｌ２ＴＰ処理部４１から転送されたパケットを低速転送処理部４２ｂ１に送信する（ステップＳ２９）。
次に、低速転送処理部４２ｂ１は、パケットに対して低速転送処理、すなわち、パケットを暗号化すると共に、ＲＡＭ等の記憶部（低速メモリ）から所定データを読み出し、当該読み出した所定データをパケットにヘッダとして付加（カプセル化）し（ステップＳ３０）、当該ヘッダを付加したパケットを転送する処理を実行する（ステップＳ３１）。
次に、キャッシュ生成部４２ｃは、パケット（例えば、ヘッダ）の一部（アドレスファミリ、プロトコル番号、ＩＰアドレス等）と低速転送処理部４２ｂ１による低速転送処理の結果（低速転送処理部４２ｂ１により読み出された所定データ（ヘッダ））とを対応づけたキャッシュ（図３（ｃ）参照）を生成してキャッシュ記憶部３０（ＩＰｓｅｃ処理部用キャッシュ記憶部３３）に記憶する（ステップＳ３２）。また、キャッシュ生成部４２ｃは、パケットをパケット送信部２０に転送する（ステップＳ３３）。
次に、パケット送信部２０は、ＩＰｓｅｃ処理部４２から転送されたパケットをネットワークに送出する（ステップＳ３４）。
以上のように、キャッシュ記憶部３０にキャッシュが記憶されていない状態で１つめのパケットを受信した場合、当該１つめのパケットに対しては、各機能ブロックにおいて、低速転送処理部４０ｂ１、４１ｂ１、４２ｂ１による処理が実行されると共に、キャッシュ（図３（ａ）～図３（ｃ）参照）が生成されてキャッシュ記憶部３０に記憶される。
次に、キャッシュ記憶部３０にキャッシュ（図３（ａ）～図３（ｃ）参照）が記憶されている状態で２つめ以降のパケット（１つめと同じパケット）を受信した場合の動作例について説明する。
＜ブリッジ処理部４０（主に、高速転送処理部４０ｂ２）の動作例＞
図６に示すように、パケット受信部１０は、ネットワーク装置１外部から送信される（ステップＳ１０）パケットを受信すると（ステップＳ１１）、この受信したパケットをブリッジ処理部４０に転送する（ステップＳ１２）。
次に、キャッシュ確認部４０ａは、キャッシュ記憶部３０（ブリッジ処理部用キャッシュ記憶部３１）にアクセスし（ステップＳ１３）、パケット受信部１０から転送されたパケットの一部（アドレスファミリ、プロトコル番号、ＩＰアドレス等）が一致するキャッシュ（以下、該当キャッシュと呼ぶ）がキャッシュ記憶部３０（ブリッジ処理部用キャッシュ記憶部３１）に記憶されているか否かを確認する（全検索）（ステップＳ１４）。
ここでは、該当キャッシュがキャッシュ記憶部３０（ブリッジ処理部用キャッシュ記憶部３１）に記憶されているため（ステップＳ１４：ＹＥＳ）、キャッシュ確認部４０ａは、パケット受信部１０から転送されたパケットを高速転送処理部４０ｂ２に送信する（ステップＳ４０）。
次に、高速転送処理部４０ｂ２は、パケットに対して高速転送処理、すなわち、キャッシュ記憶部３０（ブリッジ処理部用キャッシュ記憶部３１）からパケット（例えば、ヘッダ）の一部が一致するキャッシュを読み出し（送信ポートを決定し（ステップＳ４１））、当該読み出したキャッシュ（ブリッジ処理情報）により特定されるポート（当該決定した送信ポート）からパケットを送出（ブリッジ転送）する処理を実行する（ステップＳ４２）。
＜Ｌ２ＴＰ処理部４１（主に、高速転送処理部４１ｂ２）の動作例＞
図７に示すように、キャッシュ確認部４１ａは、キャッシュ記憶部３０（Ｌ２ＴＰ処理部用キャッシュ記憶部３２）にアクセスし（ステップＳ２０）、ブリッジ処理部４０から転送されたパケットの一部（アドレスファミリ、プロトコル番号、ＩＰアドレス等）が一致するキャッシュ（以下、該当キャッシュと呼ぶ）がキャッシュ記憶部３０（Ｌ２ＴＰ処理部用キャッシュ記憶部３２）に記憶されているか否かを確認する（全検索）（ステップＳ２１）。
ここでは、該当キャッシュがキャッシュ記憶部３０（Ｌ２ＴＰ処理部用キャッシュ記憶部３２）に記憶されているため（ステップＳ２１：ＹＥＳ）、キャッシュ確認部４１ａは、ブリッジ処理部４０から転送されたパケットを高速転送処理部４１ｂ２に送信する（ステップＳ４３）。
次に、高速転送処理部４１ｂ２は、パケットに対して高速転送処理、すなわち、キャッシュ記憶部３０（ブリッジ処理部用キャッシュ記憶部３１）からパケット（例えば、ヘッダ）の一部が一致するキャッシュを読み出し、当該読み出したキャッシュ（Ｌ２ＴＰｖ３処理情報）をパケットにＬ２ＴＰヘッダとして付加（カプセル化）し（ステップＳ４４）、当該Ｌ２ＴＰヘッダを付加したパケットを転送する処理を実行する（ステップＳ４５）。
＜ＩＰｓｅｃ処理部４２（主に、高速転送処理部４２ｂ２）の動作例＞
図８に示すように、キャッシュ確認部４２ａは、キャッシュ記憶部３０（ＩＰｓｅｃ処理部用キャッシュ記憶部３３）にアクセスし（ステップＳ２７）、Ｌ２ＴＰ処理部４１から転送されたパケットの一部（アドレスファミリ、プロトコル番号、ＩＰアドレス等）が一致するキャッシュ（以下、該当キャッシュと呼ぶ）がキャッシュ記憶部３０（ＩＰｓｅｃ処理部用キャッシュ記憶部３３）に記憶されているか否かを確認する（ステップＳ２８）。
ここでは、該当キャッシュがキャッシュ記憶部３０（ＩＰｓｅｃ処理部用キャッシュ記憶部３３）に記憶されているため（ステップＳ２８：ＹＥＳ）、キャッシュ確認部４２ａは、Ｌ２ＴＰ処理部４１から転送されたパケットを高速転送処理部４２ｂ２に送信する（ステップＳ４６）。
次に、高速転送処理部４２ｂ２は、パケットに対して高速転送処理、すなわち、パケットを暗号化すると共に、キャッシュ記憶部３０（ＩＰｓｅｃ処理部用キャッシュ記憶部３３）からパケット（例えば、ヘッダ）の一部が一致するキャッシュを読み出し、当該読み出したキャッシュ（ＩＰｓｅｃ処理情報）をパケットにヘッダとして付加（カプセル化）し（ステップＳ４７）、当該ヘッダを付加したパケットを転送する処理を実行する（ステップＳ４８）。
次に、パケット送信部２０は、ＩＰｓｅｃ処理部４２から転送されたパケットをネットワークに送出する（ステップＳ３４）。
以上のように、キャッシュ記憶部３０にキャッシュが記憶されている状態で２つめ以降のパケットを受信した場合、当該２つめ以降のパケットに対しては、各機能ブロックにおいて、高速転送処理部４０ｂ２、４１ｂ２、４２ｂ２による処理が実行される。
なお、２つめ以降のパケットに対しては、高速転送処理部による処理だけでなく、低速転送処理部による処理が実行される場合がある。例えば、何らかの原因（例えば、インタフェースのダウンやリンクダウン、コンフィグの変更）でキャッシュ記憶部３０に記憶されているキャッシュの一部が消えた場合である。この場合、２つめ以降のパケットに対しては、キャッシュが消えず残っている機能ブロックにおいては、高速転送処理部による処理が実行され、キャッシュが消えて残っていない機能ブロックにおいては、低速転送処理部による処理が実行される。このように、キャッシュのある機能ブロックにおいては高速転送が実行され、キャッシュのない機能ブロックにおいては低速転送が実行される場合がある（高速転送処理と低速転送処理の混在）。
次に、比較例について説明する。
比較例のネットワーク装置（図示せず）においては、パケットに対して、１つのキャッシュ（高速転送用キャッシュ）を作成し、次回の転送時からそのキャッシュに一致したパケットに対して高速転送処理を行う。ソフトウェア転送処理の中で、パケットに対してどのような処理を行ったかを記録していき、その内容を送信時に記録作成したものが高速転送用キャッシュである。そのため、キャッシュには完全一致が求められており、ある一部分の処理のみ違うパケットや、処理が追加されているパケットに関しては、別のキャッシュで管理されてしまう。例えば、受信したＬ２ＳＷのポート番号が違うパケットや、条件により優先制御処理が追加されたパケット等があげられる。
なお、「完全一致」とは、転送形式（ルーティング、ブリッジ等）と、パケットを構成する要素（アドレスファミリ、プロトコル番号、IPアドレス等）と、処理結果（PPPOEセッションID、ToS値等）が、以前に送信したパケットと今回送信するパケットで完全一致することをいう。
また、「ある一部分の処理のみ違うパケット」の具体例としては、例えば、ブリッジ処理部４０においては出力先インタフェース（ポート）の違うパケット、Ｌ２ＴＰ処理部４１においてはＬ２ＴＰのヘッダー情報の違うパケット、ＩＰｓｅｃ処理部４２においては異なる暗号化アルゴリズムで暗号化されたパケットがある。
比較例のネットワーク装置においては、キャッシュを識別するための要素に完全一致しないパターンが多いトラフィックにおいては、必ず最初低速パスをまわることになり、ネットワーク装置に負荷がかかるという問題がある。また、高速に転送できないという問題もある。
これに対して、実施形態２によれば、機能ブロックごとに分割された高速転送用キャッシュを用いてソフトウェア転送処理を高速化するため、比較例では高速化できなかった、キャッシュを識別するための要素に完全一致しないパターンが多いトラフィックに対応することができる。
以上説明したように、実施形態２によれば、パケットに対する処理を行う機能ブロック単位でパケットの転送処理の高速化を実現することができる。
これは、機能ブロックが、それぞれ、キャッシュ確認部と、低速転送処理部と、高速転送処理部と、キャッシュ生成部と、を備えることによるものである。
また実施形態２によれば、類似するトラフィックパターンの通信において、通信性能を上げることができる。その理由は、パケットが一致している機能ブロックは積極的に高速転送が利用できるためである。
また実施形態２によれば、類似するトラフィックパターンの通信において、装置負荷を下げることができる。その理由は、パケットが一致している機能ブロックは積極的に高速転送が利用でき、１パケットにかかる負荷を下げることができるためである。
また実施形態２によれば、キャッシュの有効利用ができる。その理由は、機能ブロックごとにキャッシュを作成するので、機能の組み合わせが違い別のキャッシュになるということがないためである。
また実施形態２によれば、図３に示すように、機能ブロックごとにキャッシュが作成される。Ｌ２ＴＰ ｏｖｅｒ ＩＰｓｅｃのキャッシュを持つとき、ＩＰｓｅｃトンネルにＬ２ＴＰｖ３と別のセグメントのネットワークが入る場合で、ＩＰｓｅｃのキャッシュ（図３（ｃ）参照）を使用して、ＩＰｓｅｃ単体の通信も高速化することができる。この機能は、Ｌ２ＴＰやＩＰｓｅｃ以外の他の機能にも同様に実施することができる。これにより、ネットワーク装置１の負荷をなるべくかけず、転送を行うことができる。
次に、変形例について説明する。
図９は、ネットワーク装置１Ａ（変形例）の概略構成図である。
図９に示すように、本変形例のネットワーク装置１Ａは、図２に示す実施形態２のネットワーク装置１に対してＩＰホスト部１５が追加されている。それ以外、実施形態２のネットワーク装置１と同様の構成である。
＜ブリッジ処理部４０（主に、低速転送処理部４０ｂ１）の動作例＞
図１０は、ネットワーク装置１Ａ（ブリッジ処理部４０）の動作例のフローチャートである。以下、キャッシュ記憶部３０にキャッシュが記憶されていない状態で１つめのパケット（自終端パケット）を受信した場合の動作例について説明する。なお、自終端パケットとは、宛先端末がネットワーク装置１ＡであるＩＰパケットをいう。
図１０に示すように、パケット受信部１０は、ネットワーク装置１Ａ外部から送信される（ステップＳ８０）パケット（自終端パケット）を受信すると（ステップＳ８１）、この受信したパケットをブリッジ処理部４０に転送する（ステップＳ８２）。
次に、キャッシュ確認部４０ａは、キャッシュ記憶部３０（ブリッジ処理部用キャッシュ記憶部３１）にアクセスし（ステップＳ８３）、パケット受信部１０から転送されたパケット（自終端パケット）の一部（アドレスファミリ、プロトコル番号、ＩＰアドレス等）が一致するキャッシュ（以下、該当キャッシュと呼ぶ）がキャッシュ記憶部３０（ブリッジ処理部用キャッシュ記憶部３１）に記憶されているか否かを確認する（全検索）（ステップＳ８４）。
ここでは、該当キャッシュがキャッシュ記憶部３０（ブリッジ処理部用キャッシュ記憶部３１）に記憶されていないため（ステップＳ８４：ＮＯ）、キャッシュ確認部４０ａは、パケット受信部１０から転送されたパケット（自終端パケット）を低速転送処理部４０ｂ１に送信する（ステップＳ８５）。
次に、低速転送処理部４０ｂ１は、パケットに対して低速転送処理、すなわち、アドレステーブル（ＭＡＣアドレスとポートとを対応づけたテーブル）が記憶されたＲＡＭ等の記憶部（低速メモリ）から所定データ（パケットを送出するポート）を読み出し（送信ポートを決定し（ステップＳ８６））、当該読み出したポート（当該決定した送信ポート）からパケットを送出（ブリッジ転送）する処理を実行する（ステップＳ８７）。
次に、キャッシュ生成部４０ｃは、パケット（例えば、ヘッダ）の一部（アドレスファミリ、プロトコル番号、ＩＰアドレス等）と低速転送処理部４０ｂ１による低速転送処理の結果（低速転送処理部４０ｂ１により読み出されたポート）とを対応づけたキャッシュ（図３（ａ）参照）を生成してキャッシュ記憶部３０（ブリッジ処理部用キャッシュ記憶部３１）に記憶する（ステップＳ８８）。また、キャッシュ生成部４０ｃは、パケットをＩＰホスト部１５に転送する（ステップＳ８９）。
次に、キャッシュ記憶部３０にキャッシュ（図３参照）が記憶されている状態で２つめ以降のパケット（１つめと同じ自終端パケット）を受信した場合の動作例について説明する。
＜ブリッジ処理部４０（主に、高速転送処理部４０ｂ２）の動作例＞
図１０に示すように、パケット受信部１０は、ネットワーク装置１Ａ外部から送信される（ステップＳ８０）パケット（自終端パケット）を受信すると（ステップＳ８１）、この受信したパケットをブリッジ処理部４０に転送する（ステップＳ８２）。
次に、キャッシュ確認部４０ａは、キャッシュ記憶部３０（ブリッジ処理部用キャッシュ記憶部３１）にアクセスし（ステップＳ８３）、パケット受信部１０から転送されたパケット（自終端パケット）の一部（アドレスファミリ、プロトコル番号、ＩＰアドレス等）が一致するキャッシュ（以下、該当キャッシュと呼ぶ）がキャッシュ記憶部３０（ブリッジ処理部用キャッシュ記憶部３１）に記憶されているか否かを確認する（全検索）（ステップＳ８４）。
ここでは、該当キャッシュがキャッシュ記憶部３０（ブリッジ処理部用キャッシュ記憶部３１）に記憶されているため（ステップＳ８４：ＹＥＳ）、キャッシュ確認部４０ａは、パケット受信部１０から転送されたパケット（自終端パケット）を高速転送処理部４０ｂ２に送信する（ステップＳ９０）。
次に、高速転送処理部４０ｂ２は、パケットに対して高速転送処理、すなわち、キャッシュ記憶部３０（ブリッジ処理部用キャッシュ記憶部３１）からパケット（例えば、ヘッダ）の一部が一致するキャッシュを読み出し（送信ポートを決定し（ステップＳ９０））、当該読み出したキャッシュ（ブリッジ処理情報）により特定されるポート（当該決定した送信ポート）からパケットを送出（ブリッジ転送）する処理を実行する。これにより、自終端パケットは最終的にＩＰホスト部１５に転送される（ステップＳ９１）。
以上のように、機能ブロックが、それぞれ、キャッシュ確認部と、低速転送処理部と、高速転送処理部と、キャッシュ生成部と、を備えるため、ネットワーク装置１Ａ内で終端するパケットや、ネットワーク装置１Ａ内で生成する自発パケット対しても本発明のネットワーク装置１、１Ａを適用することができる。
また、上記実施形態では、複数の機能ブロックとして、ブリッジ処理部４０、Ｌ２ＴＰ処理部４１、ＩＰｓｅｃ処理部４２を用いた例について説明したが、これに限らない。これら以外の各種の機能ブロック（例えば、ＱｏＳの優先制御処理を実行する機能ブロック）を用いてもよい。
例えば、ある一部分の処理のみ違うパケット、例えば、別のポートVLANを使用しているが、QoS処理は同じ結果となるパケットを想定する。このパケットが２つ存在し、1つめのパケットが低速転送されたとすると、2つめのパケットは、１つめのパケットに対して、別のポートVLANを使用しているので、VLANの処理については、1つめとは別の処理が行われ、低速に転送される。それに対して、QoSの処理部分に関しては、処理結果が同じになるため、キャッシュも同一キャッシュとなり、キャッシュにヒットするため、高速に転送することができる。
また、上記実施形態では、複数の機能ブロックとして、３つの機能ブロック（ブリッジ処理部４０、Ｌ２ＴＰ処理部４１、ＩＰｓｅｃ処理部４２）を用いた例について説明したが、これに限らない。すなわち、機能ブロックの数は３つに限らず、２つ又は４つ以上であってもよい。
上記実施形態１、２において、プログラムは、様々なタイプの非一時的なコンピュータ可読媒体（non-transitory computer readable medium）を用いて格納され、コンピュータに供給することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体（tangible storage medium）を含む。非一時的なコンピュータ可読媒体の例は、磁気記録媒体（例えばフレキシブルディスク、磁気テープ、ハードディスクドライブ）、光磁気記録媒体（例えば光磁気ディスク）、ＣＤ－ＲＯＭ（Read Only Memory）、ＣＤ－Ｒ、ＣＤ－Ｒ／Ｗ、半導体メモリ（例えば、マスクＲＯＭ、ＰＲＯＭ（Programmable ROM）、ＥＰＲＯＭ（Erasable PROM）、フラッシュＲＯＭ、ＲＡＭ（Random Access Memory））を含む。また、プログラムは、様々なタイプの一時的なコンピュータ可読媒体（transitory computer readable medium）によってコンピュータに供給されてもよい。一時的なコンピュータ可読媒体の例は、電気信号、光信号、及び電磁波を含む。一時的なコンピュータ可読媒体は、電線及び光ファイバ等の有線通信路、又は無線通信路を介して、プログラムをコンピュータに供給できる。
上記実施形態で示した数値は全て例示であり、これと異なる適宜の数値を用いることができるのは無論である。
上記実施形態はあらゆる点で単なる例示にすぎない。上記実施形態の記載によって本発明は限定的に解釈されるものではない。本発明はその精神または主要な特徴から逸脱することなく他の様々な形で実施することができる。
１、１Ａ…ネットワーク装置
１０…パケット受信部
１５…ＩＰホスト部
２０…パケット送信部
３０…キャッシュ記憶部
３１…ブリッジ処理部用キャッシュ記憶部
３２…Ｌ２ＴＰ処理部用キャッシュ記憶部
３３…ＩＰｓｅｃ処理部用キャッシュ記憶部
４０…ブリッジ処理部
４０ａ…キャッシュ確認部
４０ｂ…転送処理部
４０ｂ１…低速転送処理部
４０ｂ２…高速転送処理部
４０ｃ…キャッシュ生成部
４１…Ｌ２ＴＰ処理部
４１ａ…キャッシュ確認部
４１ｂ…転送処理部
４１ｂ１…低速転送処理部
４１ｂ２…高速転送処理部
４１ｃ…キャッシュ生成部
４２…ＩＰｓｅｃ処理部
４２ａ…キャッシュ確認部
４２ｂ…転送処理部
４２ｂ１…低速転送処理部
４２ｂ２…高速転送処理部
４２ｃ…キャッシュ生成部
Ａ－Ｃ…機能ブロック

Claims (8)

  1. パケット受信部と、
    パケット送信部と、
    前記パケット受信部と前記パケット送信部との間に直列に配置され、前記パケット受信部が受信したパケットが順次転送される複数の機能ブロックと、
    キャッシュ記憶部と、を備え、
    前記複数の機能ブロックは、それぞれ、
    前記パケットの一部が一致するキャッシュが前記キャッシュ記憶部に記憶されていない場合、前記パケットに対して低速転送処理を実行する低速転送処理部と、
    前記パケットの一部と前記低速転送処理の結果とを対応づけたキャッシュを生成して前記キャッシュ記憶部に記憶するキャッシュ生成部と、
    前記パケットの一部が一致するキャッシュが前記キャッシュ記憶部に記憶されている場合、前記パケットに対して高速転送処理を実行する高速転送処理部と、を備えるネットワーク装置。
  2. 前記複数の機能ブロックは、それぞれ、
    前記パケットの一部が一致するキャッシュが前記キャッシュ記憶部に記憶されているか否かを確認するキャッシュ確認部を備える請求項１に記載のネットワーク装置。
  3. 前記パケット送信部は、前記複数の機能ブロックそれぞれにおいて前記低速転送処理又は前記高速転送処理が実行された前記パケットを送信する、請求項１又は２に記載のネットワーク装置。
  4. 前記キャッシュ記憶部は、前記機能ブロックごとに設けられている請求項１から３のいずれか１項に記載のネットワーク装置。
  5. 前記低速転送処理部は、低速メモリから所定データを読み出し、当該読み出した所定データに基づいて、前記低速転送処理を実行し、
    前記高速転送処理部は、高速メモリである前記キャッシュ記憶部から前記パケットの一部が一致するキャッシュを読み出し、当該読み出したキャッシュに基づいて前記高速転送処理を実行する請求項１から４のいずれか１項に記載のネットワーク装置。
  6. 前記パケットの一部は、当該パケットのヘッダの一部である請求項１から５のいずれか１項に記載のネットワーク装置。
  7. パケット受信部と、パケット送信部と、前記パケット受信部と前記パケット送信部との間に直列に配置され、前記パケット受信部が受信したパケットが順次転送される複数の機能ブロックと、キャッシュ記憶部と、を備えたネットワーク装置におけるパケット処理方法であって、
    前記複数の機能ブロックそれぞれにおいて、
    前記パケットの一部が一致するキャッシュが前記キャッシュ記憶部に記憶されていない場合、前記パケットに対して低速転送処理を実行する低速転送処理ステップと、
    前記パケットの一部と前記低速転送処理の結果とを対応づけたキャッシュを生成して前記キャッシュ記憶部に記憶するキャッシュ生成ステップと、
    前記パケットの一部が一致するキャッシュが前記キャッシュ記憶部に記憶されている場合、前記パケットに対して高速転送処理を実行する高速処理ステップと、を備えるパケット処理方法。
  8. パケット受信部と、パケット送信部と、前記パケット受信部と前記パケット送信部との間に直列に配置され、前記パケット受信部が受信したパケットが順次転送される複数の機能ブロックと、キャッシュ記憶部と、を備えたネットワーク装置に、
    前記複数の機能ブロックそれぞれにおいて、
    前記パケットの一部が一致するキャッシュが前記キャッシュ記憶部に記憶されていない場合、前記パケットに対して低速転送処理を実行する低速転送処理ステップと、
    前記パケットの一部と前記低速転送処理の結果とを対応づけたキャッシュを生成して前記キャッシュ記憶部に記憶するキャッシュ生成ステップと、
    前記パケットの一部が一致するキャッシュが前記キャッシュ記憶部に記憶されている場合、前記パケットに対して高速転送処理を実行する高速転送処理ステップと、を実行させるためのプログラム。
JP2021018282A 2021-02-08 2021-02-08 ネットワーク装置、パケット処理方法、及びプログラム Active JP7529270B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021018282A JP7529270B2 (ja) 2021-02-08 2021-02-08 ネットワーク装置、パケット処理方法、及びプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021018282A JP7529270B2 (ja) 2021-02-08 2021-02-08 ネットワーク装置、パケット処理方法、及びプログラム

Publications (2)

Publication Number Publication Date
JP2022121114A true JP2022121114A (ja) 2022-08-19
JP7529270B2 JP7529270B2 (ja) 2024-08-06

Family

ID=82849463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021018282A Active JP7529270B2 (ja) 2021-02-08 2021-02-08 ネットワーク装置、パケット処理方法、及びプログラム

Country Status (1)

Country Link
JP (1) JP7529270B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030065812A1 (en) * 2001-09-28 2003-04-03 Niels Beier Tagging packets with a lookup key to facilitate usage of a unified packet forwarding cache
JP2005347969A (ja) * 2004-06-01 2005-12-15 Matsushita Electric Ind Co Ltd パケット転送装置およびパケット転送方法
JP2013102352A (ja) * 2011-11-08 2013-05-23 Nec Corp ネットワークシステム、複数の独立したネットワークを運用する方法、通信装置およびその制御方法と制御プログラム
US9130885B1 (en) * 2012-09-11 2015-09-08 Mellanox Technologies Ltd. End-to-end cache for network elements

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4220146B2 (ja) 2001-09-05 2009-02-04 Ａｇｃテクノグラス株式会社 線量読取装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030065812A1 (en) * 2001-09-28 2003-04-03 Niels Beier Tagging packets with a lookup key to facilitate usage of a unified packet forwarding cache
JP2005347969A (ja) * 2004-06-01 2005-12-15 Matsushita Electric Ind Co Ltd パケット転送装置およびパケット転送方法
JP2013102352A (ja) * 2011-11-08 2013-05-23 Nec Corp ネットワークシステム、複数の独立したネットワークを運用する方法、通信装置およびその制御方法と制御プログラム
US9130885B1 (en) * 2012-09-11 2015-09-08 Mellanox Technologies Ltd. End-to-end cache for network elements

Also Published As

Publication number Publication date
JP7529270B2 (ja) 2024-08-06

Similar Documents

Publication Publication Date Title
CN112189323B (zh) 使用安全分段标识符进行分段路由
US11283733B2 (en) Proxy ports for network device functionality
US11374848B2 (en) Explicit routing with network function encoding
US11658847B2 (en) Packet communications providing packet processing efficiencies in a network including using a segment routing and tunnel exchange
CN108702331B (zh) Sr应用段与服务功能链(sfc)报头元数据的集成
CN110401599B (zh) 数据包的处理方法及装置、存储介质、电子装置
US20140153577A1 (en) Session-based forwarding
US9515992B2 (en) Network environment separation
CN105591971B (zh) 一种QoS的实现方法和装置
JP2007135035A (ja) 通信装置及びパケット処理方法
US20120236866A1 (en) Communication system and communication device
CN112737954B (zh) 报文处理方法、装置、系统、设备及存储介质
US20200106702A1 (en) Securing mpls network traffic
JP2016508682A (ja) ドメインにまたがるｖｐｎトラフィックのｑｏｓによる区別のための方法および配置構成
US10250561B2 (en) Communication apparatus and communication control apparatus
JP5672836B2 (ja) 通信装置、通信方法、および通信プログラム
JP2022121114A (ja) ネットワーク装置、パケット処理方法、及びプログラム
US11552878B1 (en) Managing replay windows in multipath connections between gateways
CN115842876A (zh) 处理报文的方法、系统、设备和存储介质
US11343179B2 (en) Transfer device and transfer method
JP2017208718A (ja) 通信装置および通信方法
JP7116255B2 (ja) ネットワーク機器及び変換装置
CN116918299A (zh) 管理在网关之间的多路径连接中的重放窗口
US20240314226A1 (en) Inter-card messaging in a router chassis using data packets
WO2023078031A1 (zh) 一种报文发送方法及装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220603

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230620

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230815

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231114

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20231122

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20231222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240718

R150 Certificate of patent or registration of utility model

Ref document number: 7529270

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150