JP2022110849A - Motor control device and motor control method - Google Patents

Motor control device and motor control method Download PDF

Info

Publication number
JP2022110849A
JP2022110849A JP2021006524A JP2021006524A JP2022110849A JP 2022110849 A JP2022110849 A JP 2022110849A JP 2021006524 A JP2021006524 A JP 2021006524A JP 2021006524 A JP2021006524 A JP 2021006524A JP 2022110849 A JP2022110849 A JP 2022110849A
Authority
JP
Japan
Prior art keywords
storage unit
edge
rising
time
pwm signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021006524A
Other languages
Japanese (ja)
Inventor
拓也 佐藤
Takuya Sato
一瑛 中澤
Kazuaki Nakazawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsuba Corp
Original Assignee
Mitsuba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsuba Corp filed Critical Mitsuba Corp
Priority to JP2021006524A priority Critical patent/JP2022110849A/en
Publication of JP2022110849A publication Critical patent/JP2022110849A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Control Of Ac Motors In General (AREA)

Abstract

To reliably execute each interruption processing based on detection information of each of a rising edge and a falling edge of a PWM signal even if a period of the PWM signal is accelerated.SOLUTION: The present invention relates to a motor control device for controlling a motor. The motor control device includes: an edge detection unit for detecting a rising edge and a falling edge of a PWM signal for motor control; a first storage unit for storing detection information of the rising edge detected by the edge detection unit; a second storage unit that is different from the first storage unit and stores detection information of the falling edge detected by the edge detection unit; a first processing unit for executing first interruption processing based on the detection information of the rising edge stored in the first storage unit; and a second processing unit for executing second interruption processing based on the detection information of the falling edge stored in the second storage unit.SELECTED DRAWING: Figure 2

Description

本発明は、モータ制御装置及びモータ制御方法に関し、特に、モータ制御用のPWM(Pulse Width Modulation)信号の立ち上がりエッジ及び立ち下がりエッジに基づいてモータを制御するモータ制御装置及びモータ制御方法に関する。 The present invention relates to a motor control device and a motor control method, and more particularly to a motor control device and a motor control method for controlling a motor based on rising edges and falling edges of PWM (Pulse Width Modulation) signals for motor control.

PWM信号の立ち上がりエッジを検出し、一の立ち上がりエッジから次の一の立ち上がりエッジまでのオン時間を計測し、PWM2周期分の時間に対するPWM2周期分の合計のオン時間の割合をデューティ比として出力する技術が知られている(例えば特許文献1参照)。 Detect the rising edge of the PWM signal, measure the ON time from one rising edge to the next rising edge, and output the ratio of the total ON time for two PWM cycles to the time for two PWM cycles as a duty ratio. A technique is known (see, for example, Patent Document 1).

特開2020-31374号公報JP 2020-31374 A

PWM信号の立ち上がりエッジを検出した後に、すぐにPWM信号の立ち下がりが発生した場合、立ち上がりエッジの検出情報が立ち下がりエッジの検出情報によって上書きされてしまうおそれがある。同様に、PWM信号の立ち下がりエッジを検出した後に、すぐにPWM信号の立ち上がりが発生した場合、立ち下がりエッジの検出情報が立ち上がりエッジの検出情報によって上書きされてしまうおそれがある。このような上書きが行われると、PWM信号の立ち上がりエッジ及び立ち下がりエッジのそれぞれの検出情報に基づく各割り込み処理を所望の態様で実現できないおそれがある。そして、このような問題点は、PWM信号の周期(入力周波数)が高速化すると顕著となる。 If the falling edge of the PWM signal occurs immediately after the rising edge of the PWM signal is detected, there is a risk that the detection information of the rising edge will be overwritten by the detection information of the falling edge. Similarly, if the PWM signal rises immediately after the falling edge of the PWM signal is detected, the falling edge detection information may be overwritten by the rising edge detection information. If such overwriting is performed, there is a possibility that each interrupt processing based on detection information of the rising edge and falling edge of the PWM signal cannot be realized in a desired manner. Such a problem becomes conspicuous when the cycle (input frequency) of the PWM signal becomes faster.

本発明は、上記問題を解決すべくなされたもので、その目的は、PWM信号の周期が高速化しても、PWM信号の立ち上がりエッジ及び立ち下がりエッジのそれぞれの検出情報に基づく各割り込み処理を確実に実行できるようにすることを目的とする。 SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and its object is to ensure that each interrupt processing based on detection information of the rising edge and falling edge of the PWM signal is performed even if the period of the PWM signal is increased. The purpose is to be able to run

上記問題を解決するために、本発明の一態様は、モータを制御するモータ制御装置において、
モータ制御用のPWM信号の立ち上がりエッジ及び立ち下がりエッジを検出するエッジ検出部と、
前記エッジ検出部により検出された立ち上がりエッジの検出情報を記憶する第1記憶部と、
前記第1記憶部とは別の記憶部であり、前記エッジ検出部により検出された立ち下がりエッジの検出情報を記憶する第2記憶部と、
前記第1記憶部に記憶された前記立ち上がりエッジの検出情報に基づいて、第1の割り込み処理を実行する第1処理部と、
前記第2記憶部に記憶された前記立ち下がりエッジの検出情報に基づいて、第2の割り込み処理を実行する第2処理部と、
を備えるモータ制御装置が提供される。
In order to solve the above problem, one aspect of the present invention provides a motor control device that controls a motor,
an edge detection unit that detects rising edges and falling edges of a PWM signal for motor control;
a first storage unit that stores detection information of the rising edge detected by the edge detection unit;
a second storage unit, which is separate from the first storage unit and stores detection information of the falling edge detected by the edge detection unit;
a first processing unit that executes a first interrupt process based on the rising edge detection information stored in the first storage unit;
a second processing unit that executes a second interrupt process based on the falling edge detection information stored in the second storage unit;
A motor controller is provided comprising:

この発明によれば、PWM信号の周期が高速化しても、PWM信号の立ち上がりエッジ及び立ち下がりエッジのそれぞれの検出情報に基づく各割り込み処理を確実に実行することが可能となる。 According to the present invention, even if the period of the PWM signal is increased, it is possible to reliably execute each interrupt process based on detection information of each of the rising edge and the falling edge of the PWM signal.

本実施例のブラシレスモータが使用された装置の構成を示す斜視図である。1 is a perspective view showing the configuration of an apparatus using the brushless motor of this embodiment; FIG. ブラシレスモータの制御装置の構成の要部を示すブロック図である。1 is a block diagram showing a main part of a configuration of a control device for a brushless motor; FIG. 本実施例の制御装置による動作の説明図である。FIG. 4 is an explanatory diagram of the operation of the control device of the embodiment; 比較例による動作の説明図である。FIG. 10 is an explanatory diagram of operations according to a comparative example; 本実施例のレベル時間フィルタの説明図である。FIG. 4 is an explanatory diagram of a level time filter of this embodiment; 比較例によるレベルフィルタの説明図である。FIG. 10 is an explanatory diagram of a level filter according to a comparative example;

以下、添付図面を参照しながら実施例について詳細に説明する。以下では、まずブラシレスモータMが使用された装置の構成の概要を説明してから、ブラシレスモータMの制御装置10(モータ制御装置の一例)について説明する。 Hereinafter, embodiments will be described in detail with reference to the accompanying drawings. In the following, first, an overview of the configuration of a device using the brushless motor M will be described, and then a control device 10 (an example of a motor control device) for the brushless motor M will be described.

図1は、本実施例のブラシレスモータMが使用された装置の構成を示す斜視図である。 FIG. 1 is a perspective view showing the configuration of an apparatus using the brushless motor M of this embodiment.

図1に示すように、本実施例のブラシレスモータMは、例えば、吸い込み式のファンユニットF(図1)を駆動する装置の一部(すなわちファンモータ)として使用される。なお、ブラシレスモータMは、例えば、3相モータである。ファンユニットFは、ブラシレスモータMによる回転駆動力により回転することで、冷却対象物(例えばラジエータ)に空気を送ることができる。 As shown in FIG. 1, the brushless motor M of this embodiment is used, for example, as a part (that is, a fan motor) of a device that drives a suction-type fan unit F (FIG. 1). Note that the brushless motor M is, for example, a three-phase motor. The fan unit F can send air to an object to be cooled (for example, a radiator) by being rotated by the rotational driving force of the brushless motor M. As shown in FIG.

図2は、ブラシレスモータMの制御装置10の構成の要部を示すブロック図である。 FIG. 2 is a block diagram showing a main part of the configuration of the control device 10 for the brushless motor M. As shown in FIG.

図2に示すように、制御装置10は、エッジ検出部12と、第1記憶部14と、立ち上がり割り込み処理部16(第1処理部の一例)と、第2記憶部18と、立ち下がり割り込み処理部20(第2処理部の一例)とを、備えている。 As shown in FIG. 2, the control device 10 includes an edge detection unit 12, a first storage unit 14, a rising interrupt processing unit 16 (an example of a first processing unit), a second storage unit 18, a falling interrupt and a processing unit 20 (an example of a second processing unit).

エッジ検出部12は、ハードウェアによるエッジ検出回路の形態であり、エッジ検出部12には、モータ制御用のPWM信号が入力される。なお、モータ制御用のPWM信号は、制御装置10よりも上位のECU(Electronic Control Unit)により生成されてもよいし、制御装置10内で生成されてもよい。モータ制御用のPWM信号は、ブラシレスモータMの駆動に関する目標値を表す信号であり、所定のデューティ範囲でデューティ(単一周期あたりのオン時間の割合)が変化する。例えば、デューティが高い状態は、ブラシレスモータMの高出力状態又は高回転状態に対応し、デューティが低い状態は、ブラシレスモータMの低出力状態又は低回転状態に対応する。 The edge detection unit 12 is in the form of a hardware edge detection circuit, and a PWM signal for motor control is input to the edge detection unit 12 . The PWM signal for motor control may be generated by an ECU (Electronic Control Unit) higher than control device 10 or may be generated within control device 10 . The PWM signal for motor control is a signal representing a target value for driving the brushless motor M, and the duty (ratio of ON time per single cycle) changes within a predetermined duty range. For example, a high duty state corresponds to a high output state or a high rotation state of the brushless motor M, and a low duty state corresponds to a low output state or a low rotation state of the brushless motor M.

PWM信号は、例えば所定周波数のキャリア信号(例えば三角波信号)に基づいて生成される。この場合、所定周波数が高くなるほど、PWM信号の周期が短くなる(すなわち高速化する)。 A PWM signal is generated, for example, based on a carrier signal (for example, a triangular wave signal) having a predetermined frequency. In this case, the higher the predetermined frequency, the shorter the period of the PWM signal (that is, the higher the speed).

エッジ検出部12は、モータ制御用のPWM信号の立ち上がりエッジ及び立ち下がりエッジを検出する。PWM信号の立ち上がりエッジは、PWM信号のレベル(出力レベル)がLowレベルからHighレベルに変化する際の、当該変化に起因して生じる。PWM信号の立ち下がりエッジは、PWM信号のレベル(出力レベル)がHighレベルからLowレベルに変化する際の、当該変化に起因して生じる。 The edge detection unit 12 detects rising edges and falling edges of PWM signals for motor control. A rising edge of the PWM signal occurs due to a change when the level (output level) of the PWM signal changes from Low level to High level. A falling edge of the PWM signal occurs due to the change when the level (output level) of the PWM signal changes from High level to Low level.

本実施例では、エッジ検出部12は、レベル時間フィルタによってノイズ信号を除去する態様で、モータ制御用のPWM信号の立ち上がりエッジ及び立ち下がりエッジを検出する。 In this embodiment, the edge detection unit 12 detects the rising edge and falling edge of the PWM signal for motor control in such a manner that the noise signal is removed by the level time filter.

具体的には、エッジ検出部12は、PWM信号のHighレベルへの立ち上がりがあり、かつ、立ち上がりの後のHighレベルの持続時間(すなわちオン時間)がフィルタ設定時間ΔT1(第1フィルタ設定時間の一例)を超えた場合に、当該立ち上がりに係る立ち上がりエッジを検出する。フィルタ設定時間ΔT1は、設計時に設定される適合値であり、例えば、利用するデューティ範囲のうちの最小デューティに係るオン時間よりも短く設定される。 Specifically, the edge detection unit 12 detects that the PWM signal rises to a high level, and the duration of the high level after the rise (that is, the ON time) is the filter setting time ΔT1 (first filter setting time). example), the rising edge associated with the rising is detected. The filter setting time ΔT1 is a suitable value set at the time of design, and is set shorter than the ON time related to the minimum duty within the duty range to be used, for example.

また、エッジ検出部12は、PWM信号のLowレベルへの立ち下がりがあり、かつ、立ち下がりの後のLowレベルの持続時間(すなわちオフ時間)がフィルタ設定時間ΔT2(第2フィルタ設定時間の一例)を超えた場合に、当該立ち下がりに係る立ち下がりエッジを検出する。フィルタ設定時間ΔT2は、設計時に設定される適合値であり、例えば、利用するデューティ範囲のうちの最大デューティに係るオフ時間よりも短く設定される。なお、フィルタ設定時間ΔT1とフィルタ設定時間ΔT2は同じであってもよい。 Further, the edge detection unit 12 determines that the PWM signal has a fall to the Low level, and the duration of the Low level after the fall (that is, the off time) is the filter setting time ΔT2 (an example of the second filter setting time). ), the falling edge associated with the falling edge is detected. The filter setting time ΔT2 is a suitable value set at the time of designing, and is set shorter than the OFF time related to the maximum duty within the duty range to be used, for example. Note that the filter setting time ΔT1 and the filter setting time ΔT2 may be the same.

第1記憶部14は、例えばレジスタにより実現される。第1記憶部14には、エッジ検出部12により検出された立ち上がりエッジの検出時間情報(立ち上がりエッジの検出情報の一例)が記憶される。第1記憶部14に記憶される立ち上がりエッジの検出時間情報は、エッジ検出部12により新たな立ち上がりエッジが検出されるごとに更新されてよい。 The first storage unit 14 is implemented by, for example, a register. The first storage unit 14 stores detection time information (an example of rising edge detection information) of the rising edge detected by the edge detection unit 12 . The rising edge detection time information stored in the first storage unit 14 may be updated each time the edge detection unit 12 detects a new rising edge.

第2記憶部18は、例えばレジスタにより実現される。ただし、第2記憶部18は、第1記憶部14とは異なる。第2記憶部18には、エッジ検出部12により検出された立ち下がりエッジの検出時間情報(立ち下がりエッジの検出情報の一例)が記憶される。第2記憶部18に記憶される立ち下がりエッジの検出時間情報は、エッジ検出部12により新たな立ち下がりエッジが検出されるごとに更新されてよい。 The second storage unit 18 is implemented by, for example, a register. However, the second storage section 18 is different from the first storage section 14 . The second storage unit 18 stores detection time information (an example of falling edge detection information) of the falling edge detected by the edge detection unit 12 . The falling edge detection time information stored in the second storage unit 18 may be updated each time the edge detection unit 12 detects a new falling edge.

立ち上がり割り込み処理部16は、例えばCPUがプログラムを実行することで実現される。立ち上がり割り込み処理部16には、エッジ検出部12により立ち上がりエッジが検出されると、第1記憶部14に記憶された立ち上がりエッジの検出時間情報に基づいて、立ち上がり割り込み処理を実行する。立ち上がり割り込み処理の内容は、例えば第1記憶部14からソフトウェア処理用変数へ立ち上がりエッジの検出時間情報の格納等である。 The start-up interrupt processing unit 16 is implemented, for example, by the CPU executing a program. When the edge detection unit 12 detects a rising edge, the rising interrupt processing unit 16 executes rising interrupt processing based on the rising edge detection time information stored in the first storage unit 14 . The contents of the rising edge interrupt processing include, for example, storing rising edge detection time information from the first storage unit 14 to software processing variables.

立ち下がり割り込み処理部20は、例えばCPUがプログラムを実行することで実現される。立ち下がり割り込み処理部20には、エッジ検出部12により立ち下がりエッジが検出されると、第2記憶部18に記憶された立ち下がりエッジの検出時間情報に基づいて、立ち下がり割り込み処理を実行する。立ち下がり割り込み処理の内容は、例えば第2記憶部18からソフトウェア処理用変数へ立ち下がりエッジの検出時間情報の格納等である。 The falling edge interrupt processing unit 20 is implemented by, for example, a CPU executing a program. When a falling edge is detected by the edge detecting unit 12, the falling interrupt processing unit 20 executes falling interrupt processing based on the falling edge detection time information stored in the second storage unit 18. . The falling edge interrupt processing includes, for example, storing falling edge detection time information from the second storage unit 18 to software processing variables.

次に、図3以降を参照して、本実施例の制御装置10の効果について、比較例と対比しながら、説明する。 Next, with reference to FIG. 3 and subsequent figures, the effect of the control device 10 of this embodiment will be described while comparing it with a comparative example.

図3は、本実施例の制御装置10による動作の説明図であり、横軸に時間を取り、上から順に、PWM信号の時系列波形、第1記憶部14内の状態の時系列、第2記憶部18内の状態の時系列、及び、立ち上がり割り込み処理部16と立ち下がり割り込み処理部20の各処理タイミングが、示されている。 FIG. 3 is an explanatory diagram of the operation of the control device 10 of this embodiment. Time is plotted on the horizontal axis. 2 shows the time series of the states in the storage unit 18 and the processing timings of the rising interrupt processing unit 16 and the falling interrupt processing unit 20 .

図4は、比較例による動作の説明図であり、横軸に時間を取り、上から順に、PWM信号の時系列波形、エッジ時間情報記憶部(図示せず)内の状態の時系列、及び、立ち上がり割り込み処理部(図示せず)と立ち下がり割り込み処理部(図示せず)の各処理タイミングが、示されている。 FIG. 4 is an explanatory diagram of the operation according to the comparative example, where the horizontal axis represents time, and from the top, the time-series waveform of the PWM signal, the time-series of the states in the edge time information storage unit (not shown), and the , processing timings of a rising interrupt processing unit (not shown) and a falling interrupt processing unit (not shown).

比較例は、本実施例に対して、第1記憶部14及び第2記憶部18に代えて、一の記憶領域のみを備えているエッジ時間情報記憶部が利用される点が異なる。 The comparative example differs from the present embodiment in that an edge time information storage section having only one storage area is used instead of the first storage section 14 and the second storage section 18 .

図4に示すように、比較例の場合、時刻t1でPWM信号の立ち上がりエッジが生じると、矢印300に示すように、エッジ時間情報記憶部に、当該立ち上がりエッジの時間情報(図4では、「立ち上がり時間情報(k)」と略)が記憶される。この例では、時刻t1の後、当該立ち上がりエッジの検出に応じて実行される立ち上がり割り込み処理の開始の時刻t11までの時刻t2にて、PWM信号の立ち下がりエッジが生じている。この場合、矢印301に示すように、エッジ時間情報記憶部に、時刻t1に係る立ち上がりエッジの時間情報に上書きされる態様で、時刻t2に係る立ち下がりエッジの時間情報(図4では、「立ち下がり時間情報(k)」と略)が記憶される。そして、時刻t2の後、時刻t11で立ち上がり割り込み処理が開始される。なお、このような時間の遅れ(すなわち、立ち上がりエッジの検出時から、立ち上がり割り込み処理の開始時までの時間)は、ソフトウェア処理に起因して生じる。すなわち、立ち上がりエッジの検出時から、立ち上がりエッジの時間情報の記憶までは、エッジ検出部12によるハードウェア処理により比較的少ない遅延(図4の矢印310参照)で実現できる反面、立ち上がりエッジの検出時から立ち上がり割り込み処理の開始時までは、立ち上がり割り込み処理部16によるソフトウェア処理により比較的大きい遅延(以下、「割り込み処理までの遅延」とも称する)が生じる。このような割り込み処理までの遅延は、立ち下がりエッジの場合も同様である(図4の矢印311参照)。 As shown in FIG. 4, in the case of the comparative example, when a rising edge of the PWM signal occurs at time t1, time information of the rising edge (in FIG. 4, " Rise time information (k)”) is stored. In this example, after time t1, the falling edge of the PWM signal occurs at time t2 up to time t11 at which the rising interrupt process executed in response to the detection of the rising edge is started. In this case, as indicated by an arrow 301, time information of a falling edge (in FIG. fall time information (k)”) is stored. After time t2, the rising interrupt process is started at time t11. Note that such a time delay (that is, the time from when the rising edge is detected to when the rising interrupt process starts) is caused by software processing. That is, from the detection of the rising edge to the storage of the time information of the rising edge, hardware processing by the edge detection unit 12 can be realized with a relatively small delay (see arrow 310 in FIG. 4). to the start of the rising interrupt processing, software processing by the rising interrupt processing unit 16 causes a relatively large delay (hereinafter also referred to as “delay until interrupt processing”). Such a delay until interrupt processing is the same for the falling edge (see arrow 311 in FIG. 4).

そして、図4に示す例では、時刻t11で開始された立ち上がり割り込み処理において、立ち上がりエッジの時間情報を参照するためにエッジ時間情報記憶部へアクセスする際には(図4の矢印320’参照)、エッジ時間情報記憶部内の立ち上がりエッジの時間情報は、時刻t2に係る立ち下がりエッジの時間情報で上書きされてしまっている。この場合、立ち上がり割り込み処理を所望の態様で実現できないおそれがある。このような問題は、立ち下がり割り込み処理についても同様に生じる。 In the example shown in FIG. 4, in the rising interrupt process started at time t11, when accessing the edge time information storage unit to refer to the time information of the rising edge (see arrow 320' in FIG. 4) , the time information of the rising edge in the edge time information storage unit has been overwritten with the time information of the falling edge at time t2. In this case, there is a possibility that the startup interrupt processing cannot be realized in a desired manner. Such a problem also occurs in the trailing edge interrupt processing.

このように、比較例では、割り込み処理までの遅延に起因して、立ち上がり割り込み処理又は立ち下がり割り込み処理の開始までに、エッジ時間情報記憶部内の時間情報が更新(上書き)されてしまう可能性がある。このような可能性は、PWM信号の周期が短くなる(すなわち高速化する)ほど高くなる。 As described above, in the comparative example, there is a possibility that the time information in the edge time information storage unit is updated (overwritten) by the start of the rising edge interrupt processing or the falling edge interrupt processing due to the delay until the interrupt processing. be. Such possibility increases as the period of the PWM signal becomes shorter (that is, the speed is increased).

これに対して、本実施例によれば、上述したように、第1記憶部14と第2記憶部18とが別々に設けられるので、立ち上がりエッジの時間情報が立ち下がりエッジの時間情報により上書きされたり、立ち下がりエッジの時間情報が立ち上がりエッジの時間情報により上書きされたりする可能性を無くすことができる。この結果、本実施例によれば、割り込み処理までの遅延に起因して、立ち上がり割り込み処理又は立ち下がり割り込み処理の開始までに、立ち下がりエッジ又は立ち上がりエッジが発生した場合でも、比較例で生じるような上述した問題点が生じることがない。 On the other hand, according to the present embodiment, as described above, the first storage section 14 and the second storage section 18 are provided separately, so that the rising edge time information is overwritten by the falling edge time information. or the time information of the falling edge is overwritten by the time information of the rising edge. As a result, according to this embodiment, even if a falling edge or a rising edge occurs before the start of the rising interrupt process or the falling interrupt process due to the delay until the interrupt process, as in the comparative example, The problems described above do not occur.

具体的には、本実施例の場合、時刻t1でPWM信号の立ち上がりエッジが生じると、矢印300に示すように、第1記憶部14に、当該立ち上がりエッジの時間情報(図3では、「立ち上がり時間情報(k)」と略)が記憶される。なお、エッジ検出部12においてレベル時間フィルタが利用される場合は、第1記憶部14への立ち上がりエッジの時間情報の記憶処理が若干遅れうる(図5参照)が、ここでは、フィルタ設定時間ΔT1やフィルタ設定時間ΔT2は、十分小さいものとする。この例では、時刻t1の後、当該立ち上がりエッジの検出に応じて実行される立ち上がり割り込み処理の開始の時刻t11までの時刻t2にて、PWM信号の立ち下がりエッジが生じている。この場合、矢印301に示すように、第2記憶部18に、時刻t2に係る立ち下がりエッジの時間情報(図3では、「立ち下がり時間情報(k)」と略)が記憶される。 Specifically, in the case of this embodiment, when a rising edge of the PWM signal occurs at time t1, as indicated by an arrow 300, the time information of the rising edge (in FIG. time information (k)”) is stored. Note that when a level time filter is used in the edge detection unit 12, the processing of storing the time information of the rising edge in the first storage unit 14 may be slightly delayed (see FIG. 5), but here the filter setting time ΔT1 and the filter setting time ΔT2 are assumed to be sufficiently small. In this example, after time t1, the falling edge of the PWM signal occurs at time t2 up to time t11 at which the rising interrupt process executed in response to the detection of the rising edge is started. In this case, as indicated by an arrow 301, the second storage unit 18 stores the time information of the falling edge (abbreviated as "falling time information (k)" in FIG. 3) related to time t2.

そして、本実施例の場合、時刻t2の後の時刻t11で開始された立ち上がり割り込み処理において、立ち上がりエッジの時間情報を参照するために第1記憶部14へアクセスする際にも(図3の矢印320参照)、第1記憶部14内の立ち上がりエッジの時間情報は依然として保持されている。この場合、立ち上がり割り込み処理を立ち上がりエッジの時間情報に基づいて所望の態様で実現できる。これは、立ち下がり割り込み処理についても同様である。 In the case of this embodiment, in the rising interrupt process started at time t11 after time t2, when the first storage unit 14 is accessed in order to refer to the time information of the rising edge (arrow in FIG. 3). 320), the rising edge time information in the first storage unit 14 is still retained. In this case, rising interrupt processing can be realized in a desired manner based on the time information of the rising edge. This also applies to the trailing edge interrupt processing.

このようにして、本実施例によれば、PWM信号の周期が高速化しても、PWM信号の立ち上がりエッジ及び立ち下がりエッジのそれぞれの検出時間情報に基づく各割り込み処理を確実に実行することができる。換言すると、本実施例によれば、PWM信号の周期の高速化が可能となる。例えば、1000Hzから4000Hzといった比較的高い入力周波数にも対応することも可能となる。この結果、PWM信号の発生源(例えば上位のECU)の仕様が多様化する場合でも、制御装置10の汎用性を高めることができる。 In this manner, according to the present embodiment, even if the period of the PWM signal is increased, it is possible to reliably execute each interrupt processing based on the detection time information of each of the rising edge and falling edge of the PWM signal. . In other words, according to this embodiment, it is possible to speed up the period of the PWM signal. For example, it is also possible to handle relatively high input frequencies from 1000 Hz to 4000 Hz. As a result, the versatility of the control device 10 can be enhanced even when the specifications of the source of the PWM signal (for example, an upper ECU) are diversified.

図5は、本実施例の制御装置10におけるレベル時間フィルタの説明図であり、横軸に時間を取り、上から順に、PWM信号の時系列波形、フィルタクロックの時系列、第1記憶部14内の状態の時系列、及び第2記憶部18内の状態の時系列が、示されている。なお、図5では、レベル時間フィルタの説明用に、前出の図3よりも、フィルタ設定時間ΔT1やフィルタ設定時間ΔT2(いずれも図示せず)が長く設定された場合を示している。 FIG. 5 is an explanatory diagram of the level time filter in the control device 10 of the present embodiment. Time is plotted on the horizontal axis. A time series of the states within and a time series of the states within the second storage unit 18 are shown. Note that FIG. 5 shows a case where the filter setting time ΔT1 and the filter setting time ΔT2 (both not shown) are set longer than those in FIG. 3 for explaining the level time filter.

フィルタクロックは、レベル時間フィルタを実現するために利用される信号であり、PWM信号の周期よりも十分小さい周期でオン/オフするパルス信号である。この場合、例えば、上述したフィルタ設定時間ΔT1やフィルタ設定時間ΔT2は、フィルタクロックのカウント数で管理されてよい。 A filter clock is a signal used to implement a level time filter, and is a pulse signal that turns on/off with a period sufficiently smaller than the period of the PWM signal. In this case, for example, the above filter setting time ΔT1 and filter setting time ΔT2 may be managed by the count number of filter clocks.

図6は、比較例によるレベルフィルタの説明図であり、横軸に時間を取り、上側601は、正常な判定態様を示し、下側602は、望ましくない判定態様を示し、上側601及び下側602には、それぞれ、上側から順に、PWM信号の時系列波形、及び、前回エッジ検出極性の時系列が示されている。 FIG. 6 is an explanatory diagram of a level filter according to a comparative example, in which the horizontal axis represents time, the upper side 601 shows a normal judgment mode, the lower side 602 shows an undesirable judgment mode, and the upper side 601 and the lower side 602 shows the time-series waveform of the PWM signal and the time-series of the previous edge detection polarity in order from the top.

レベルフィルタの場合、エッジ切り替わり割込みが発生後、PWM信号を読み込み、現在の信号レベルを確認する。このとき、現在の信号レベルが“High”の場合は、前回エッジ検出極性が立ち下がりである場合に、立ち上がりエッジを検出する。また、現在の信号レベルが“Low”の場合は、前回エッジ検出極性が立ち上がりである場合に、立ち下がりエッジを検出する。 In the case of the level filter, after an edge switching interrupt occurs, the PWM signal is read to confirm the current signal level. At this time, when the current signal level is "High", a rising edge is detected when the previous edge detection polarity is falling. When the current signal level is "Low", the falling edge is detected when the previous edge detection polarity is rising.

このようなレベルフィルタの場合、PWM信号の周期が短くなる(すなわち高速化する)と、正常な(すなわちノイズ信号でない)立ち上がりエッジ又は立ち下がりエッジを、ノイズとして誤判定する可能性が高くなる。 In the case of such a level filter, when the cycle of the PWM signal is shortened (that is, speeded up), the possibility of erroneously determining a normal rising edge or falling edge (that is, not a noise signal) as noise increases.

具体的には、例えば、図6の上側601では、まず、時刻t61で立ち下がりエッジを検出して、エッジ切り替わり割込み処理が発生する。この場合、時刻t62でレベルフィルタによるエッジ切り替えの確認を行う。この場合、PWM信号レベルは“Low”で立ち下がりエッジの検出に対して、前回エッジ検出極性は“立ち上がり”なのでレベルフィルタは通過する。しかしながら、図6の下側602では、PWM信号レベルは“High”で立ち上がりエッジの検出に対して前回エッジ検出極性は“立ち上がり”なので、エッジ切り替え前後で信号レベルは変化していないと判断する。すなわち、この場合、時刻t61で発生した立ち下がりエッジや時刻t62で発生した立ち上がりエッジはノイズと誤判定されることになる。 Specifically, for example, in the upper part 601 of FIG. 6, first, a falling edge is detected at time t61, and edge switching interrupt processing is generated. In this case, edge switching by the level filter is confirmed at time t62. In this case, since the PWM signal level is "Low" and the falling edge is detected, the previous edge detection polarity is "rising", so that the level filter is passed. However, in the lower part 602 of FIG. 6, the PWM signal level is "High" and the previous edge detection polarity is "rising" with respect to detection of the rising edge, so it is determined that the signal level has not changed before and after the edge switching. That is, in this case, the falling edge occurring at time t61 and the rising edge occurring at time t62 are erroneously determined as noise.

これに対して、本実施例によれば、上述したように、比較例によるレベルフィルタとは異なり、レベル時間フィルタを利用するので、比較例において生じる問題点を解消することができる。 On the other hand, according to the present embodiment, as described above, unlike the level filter according to the comparative example, the level time filter is used, so that the problems occurring in the comparative example can be resolved.

具体的には、本実施例によれば、上述したように、エッジ検出部12は、前回エッジ検出極性を参照することなく、立ち上がりエッジ又は立ち下がりエッジを検出する。従って、仮に図6の下側602のようなPWM信号が発生した場合でも、オフ時間(図6のΔT3参照)がフィルタ設定時間ΔT2を超えている限り、時刻t61の立ち下がりによる立ち下がりエッジを検出することができる。従って、オフ時間がフィルタ設定時間ΔT2以下となるようなノイズ信号に起因したPWM信号のレベル低下を、立ち下がりエッジとして誤検出することを防止できるとともに、オフ時間がフィルタ設定時間ΔT2を超えるが比較的短くなるようなPWM信号のレベル低下を、立ち下がりエッジとして適切に検出できる。これは、立ち上がりエッジについても同様である。 Specifically, according to this embodiment, as described above, the edge detection unit 12 detects a rising edge or a falling edge without referring to the previous edge detection polarity. Therefore, even if a PWM signal such as the one on the lower side 602 in FIG. 6 is generated, as long as the OFF time (see ΔT3 in FIG. 6) exceeds the filter set time ΔT2, the falling edge at time t61 is generated. can be detected. Therefore, it is possible to prevent erroneous detection of a fall in the level of the PWM signal caused by a noise signal in which the OFF time is equal to or less than the filter set time ΔT2 as a falling edge. A level drop of the PWM signal that shortens the target can be appropriately detected as a falling edge. The same is true for rising edges.

例えば図5に示す例では、時刻t1で発生したPWM信号のHighレベルへの変化は、その後のオン時間がフィルタ設定時間ΔT1を超えることで、立ち上がりエッジとして検出される。なお、これにより、第1記憶部14内の前回の立ち上がりエッジの時間情報(図5では、「立ち上がり時間情報(k-1)」と略)が、時刻t1の立ち上がりエッジの時間情報(図5では、「立ち上がり時間情報(k)」と略)で上書きされる。また、図5に示す例では、時刻t2で発生したPWM信号のLowレベルへの変化は、その後のオフ時間がフィルタ設定時間ΔT2を超えることで、立ち下がりエッジとして検出される。なお、これにより、第2記憶部18内の前回の立ち下がりエッジの時間情報(図5では、「立ち下がり時間情報(k-1)」と略)が、時刻t2の立ち下がりエッジの時間情報(図5では、「立ち下がり時間情報(k)」と略)で上書きされる。 For example, in the example shown in FIG. 5, the change to the high level of the PWM signal generated at time t1 is detected as a rising edge when the subsequent ON time exceeds the filter setting time ΔT1. As a result, the time information of the previous rising edge (abbreviated as “rising time information (k−1)” in FIG. 5) in the first storage unit 14 is changed to the time information of the rising edge at time t1 ( is overwritten with "rising time information (k)"). Further, in the example shown in FIG. 5, the change to the Low level of the PWM signal that occurs at time t2 is detected as a falling edge because the subsequent OFF time exceeds the filter set time ΔT2. As a result, the time information of the previous falling edge (abbreviated as “falling time information (k−1)” in FIG. 5) in the second storage unit 18 is changed to the time information of the falling edge at time t2. (abbreviated as “falling time information (k)” in FIG. 5).

そして、図5に示す例では、時刻t3で発生したPWM信号のHighレベルへの変化は、その後のオン時間(時刻t3から時刻t4までの時間)がフィルタ設定時間ΔT1を超えないことで、ノイズとして判定される。 In the example shown in FIG. 5, the change to the high level of the PWM signal generated at time t3 is such that the subsequent ON time (the time from time t3 to time t4) does not exceed the filter set time ΔT1, so noise is determined as

このようにして、本実施例によれば、レベル時間フィルタを利用することで、PWM信号の周期が短くなる(すなわち高速化する)場合でも、ノイズに起因したPWM信号の立ち上がりや立ち下がりによる誤判定の可能性を低減しつつ、正常なPWM信号の立ち上がりエッジ及び立ち下がりエッジを精度良く検出できる。 In this manner, according to the present embodiment, by using the level time filter, even when the period of the PWM signal is shortened (that is, the speed is increased), errors due to rising and falling edges of the PWM signal caused by noise can be eliminated. The rising edge and falling edge of a normal PWM signal can be accurately detected while reducing the possibility of determination.

なお、本実施例では、フィルタ設定時間分、エッジ検出時間情報の第1記憶部14又は第2記憶部18への格納(記憶)が遅れるが、常に一定の遅れ時間が両エッジで発生するため、エッジ間の時間差分には影響しない。 In this embodiment, the storage (storage) of the edge detection time information in the first storage unit 14 or the second storage unit 18 is delayed by the filter setting time, but a constant delay time always occurs for both edges. , does not affect the time difference between edges.

ところで、図1に示したファンユニットFは、車両のエンジンルーム(図示せず)に配置される。車両のエンジンルームにおいては、各種の電磁波によるノイズの混入が生じやすい。この点、本実施例による制御装置10は、上述したように、ノイズ対策が実現されているので、かかるエンジンルーム内における厳しい環境下においても信頼性の高い動作を実現することができる。 By the way, the fan unit F shown in FIG. 1 is arranged in the engine room (not shown) of the vehicle. In the engine room of a vehicle, noise due to various electromagnetic waves is likely to occur. In this regard, the control device 10 according to the present embodiment implements noise countermeasures as described above, so that highly reliable operation can be realized even under such a severe environment in the engine room.

また、本実施例によれば、上述したように、制御の信頼性を高め、ブラシレスモータMの制御に関して省電化を実現できる。これにより、電力供給におけるカーボンフリー化の推進に寄与することができるので、国連が主導する持続可能な開発目標(SDGs)の目標7「すべての人々の、安価かつ信頼できる持続可能な近代的エネルギーへのアクセスを確保する」及び目標13「気候変動及びその影響を軽減するための緊急対策を講じる」に貢献することが可能となる。 Further, according to the present embodiment, as described above, the reliability of control can be improved, and power saving can be achieved in the control of the brushless motor M. FIG. In this way, we can contribute to the promotion of carbon-free electricity supply. access to climate change” and Goal 13 “Take urgent action to combat climate change and its impacts”.

以上、実施例について詳述したが、特定の実施例に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形および変更が可能である。また、前述した実施例の構成要素を全部または複数を組み合わせることも可能である。 Although the embodiment has been described in detail above, it is not limited to a specific embodiment, and various modifications and changes are possible within the scope of the claims. It is also possible to combine all or more of the constituent elements of the above-described embodiments.

なお、以上の実施例に関し、さらに以下の付記を開示する。 In addition, the following additional remarks will be disclosed with respect to the above examples.

[付記1]
モータを制御するモータ制御装置(10)において、
モータ制御用のPWM信号の立ち上がりエッジ及び立ち下がりエッジを検出するエッジ検出部(12)と、
前記エッジ検出部により検出された立ち上がりエッジの検出情報を記憶する第1記憶部(14)と、
前記第1記憶部とは別の記憶部であり、前記エッジ検出部により検出された立ち下がりエッジの検出情報を記憶する第2記憶部(18)と、
前記第1記憶部に記憶された前記立ち上がりエッジの検出情報に基づいて、第1の割り込み処理を実行する第1処理部(16)と、
前記第2記憶部に記憶された前記立ち下がりエッジの検出情報に基づいて、第2の割り込み処理を実行する第2処理部(20)と、
を備えるモータ制御装置。
[Appendix 1]
In a motor control device (10) for controlling a motor,
an edge detection unit (12) for detecting rising edges and falling edges of PWM signals for motor control;
a first storage unit (14) for storing detection information of rising edges detected by the edge detection unit;
a second storage unit (18) which is separate from the first storage unit and stores detection information of the falling edge detected by the edge detection unit;
a first processing unit (16) that executes a first interrupt process based on the rising edge detection information stored in the first storage unit;
a second processing unit (20) that executes a second interrupt process based on the falling edge detection information stored in the second storage unit;
A motor controller comprising:

付記1の構成によれば、立ち上がりエッジの検出情報を記憶する第1記憶部と、立ち下がりエッジの検出情報を記憶する第2記憶部が別々に設けられる。これにより、PWM信号の周期が高速化しても、第1記憶部内の立ち上がりエッジの検出情報が、第1の割り込み処理で利用される前に、立ち下がりエッジの検出情報に上書きされてしまう可能性や、第2記憶部内の立ち下がりエッジの検出情報が、第2の割り込み処理で利用される前に、立ち上がりエッジの検出情報に上書きされてしまう可能性を、低減できる。従って、PWM信号の周期が高速化しても、PWM信号の立ち上がりエッジ及び立ち下がりエッジのそれぞれの検出情報に基づく各割り込み処理を確実に実行できるモータ制御装置が得られる。 According to the configuration of Supplementary Note 1, the first storage section for storing rising edge detection information and the second storage section for storing falling edge detection information are separately provided. As a result, even if the period of the PWM signal is increased, the rising edge detection information in the first storage unit may be overwritten with the falling edge detection information before being used in the first interrupt process. Also, it is possible to reduce the possibility that the falling edge detection information in the second storage unit is overwritten with the rising edge detection information before being used in the second interrupt process. Therefore, even if the period of the PWM signal is increased, it is possible to obtain a motor control device that can reliably execute each interrupt process based on detection information of each of the rising edge and the falling edge of the PWM signal.

[付記2]
前記第1記憶部は、前記PWM信号の立ち上がりがあり、かつ、前記立ち上がりの後のレベル持続時間が第1フィルタ設定時間(ΔT1)を超えた場合に、前記立ち上がりに係る前記立ち上がりエッジの検出情報を記憶する、付記1に記載のモータ制御装置。
[Appendix 2]
When the PWM signal rises and the level duration after the rise exceeds a first filter setting time (ΔT1), the first storage unit stores detection information of the rising edge related to the rise. 1. The motor control device according to claim 1, wherein the motor control device stores:

付記2の構成によれば、ノイズに起因してPWM信号の立ち上がりが発生した場合でも、立ち上がりの後のレベル持続時間が第1フィルタ設定時間を超えない限り、当該立ち上がりに係る立ち上がりエッジの検出情報が第1記憶部に記憶されない。これにより、ノイズによるPWM信号の立ち上がりに起因して第1の割り込み処理が実行されてしまう可能性を低減できる。 According to the configuration of appendix 2, even if the PWM signal rises due to noise, as long as the level duration after the rise does not exceed the first filter setting time, the detection information of the rising edge related to the rise is not stored in the first storage unit. This reduces the possibility that the first interrupt process is executed due to the rise of the PWM signal due to noise.

[付記3]
前記第2記憶部は、前記PWM信号の立ち下がりがあり、かつ、前記立ち下がりの後のレベル持続時間が第2フィルタ設定時間(ΔT2)を超えた場合に、前記立ち下がりに係る前記立ち下がりエッジの検出情報を記憶する、付記1又は付記2に記載のモータ制御装置。
[Appendix 3]
The second storage unit, when there is a fall of the PWM signal and the level duration after the fall exceeds a second filter setting time (ΔT2), stores the fall related to the fall. 3. The motor control device according to appendix 1 or appendix 2, wherein edge detection information is stored.

付記3の構成によれば、ノイズに起因してPWM信号の立ち下がりが発生した場合でも、立ち下がりの後のレベル持続時間が第2フィルタ設定時間を超えない限り、当該立ち下がりに係る立ち下がりエッジの検出情報が第2記憶部に記憶されない。これにより、ノイズによるPWM信号の立ち下がりに起因して第2の割り込み処理が実行されてしまう可能性を低減できる。 According to the configuration of appendix 3, even if the PWM signal falls due to noise, as long as the level duration after the fall does not exceed the second filter setting time, the fall related to the fall Edge detection information is not stored in the second storage unit. This reduces the possibility that the second interrupt process is executed due to the fall of the PWM signal due to noise.

[付記4]
前記モータは、車両のエンジンルームに配置されるファンユニット(F)用のブラシレスモータ(M)である、付記1から付記3のうちのいずれか一項に記載のモータ制御装置。
[Appendix 4]
3. The motor control device according to any one of appendices 1 to 3, wherein the motor is a brushless motor (M) for a fan unit (F) arranged in an engine room of a vehicle.

付記4の構成によれば、PWM信号の周期の高速化と相まってファンユニット用のブラシレスモータの高性能化を実現できる。また、付記3の構成との組み合わせにより、ノイズが発生しやすいエンジンルームにおいても、ファンユニット用のブラシレスモータのロバストな性能を確保できる。 According to the configuration of Supplementary Note 4, coupled with speeding up the period of the PWM signal, it is possible to realize high performance of the brushless motor for the fan unit. In addition, by combining with the configuration of Supplementary Note 3, it is possible to ensure robust performance of the brushless motor for the fan unit even in an engine room where noise is likely to occur.

[付記5]
モータを制御するモータ制御方法において、
モータ制御用のPWM信号の立ち上がりエッジ及び立ち下がりエッジを検出するエッジ検出ステップと、
第1記憶部(14)に、前記エッジ検出ステップにより検出された立ち上がりエッジの検出情報を記憶するステップと、
前記第1記憶部とは異なる第2記憶部(18)に、前記エッジ検出ステップにより検出された立ち下がりエッジの検出情報を記憶するステップと、
前記第1記憶部に記憶された前記立ち上がりエッジの検出情報に基づいて、第1の割り込み処理を実行するステップと、
前記第2記憶部に記憶された前記立ち下がりエッジの検出情報に基づいて、第2の割り込み処理を実行するステップと、
を備えるモータ制御方法。
[Appendix 5]
In a motor control method for controlling a motor,
an edge detection step of detecting rising edges and falling edges of PWM signals for motor control;
a step of storing detection information of the rising edge detected by the edge detection step in a first storage unit (14);
a step of storing detection information of the falling edge detected by the edge detection step in a second storage section (18) different from the first storage section;
executing a first interrupt process based on the rising edge detection information stored in the first storage unit;
executing a second interrupt process based on the falling edge detection information stored in the second storage unit;
A motor control method comprising:

付記5の構成によれば、立ち上がりエッジの検出情報と、立ち下がりエッジの検出情報とを、それぞれ別の第1記憶部と第2記憶部に記憶する。これにより、PWM信号の周期が高速化しても、第1記憶部内の立ち上がりエッジの検出情報が、第1の割り込み処理で利用される前に、立ち下がりエッジの検出情報に上書きされてしまう可能性や、第2記憶部内の立ち下がりエッジの検出情報が、第2の割り込み処理で利用される前に、立ち上がりエッジの検出情報に上書きされてしまう可能性を、低減できる。従って、PWM信号の周期が高速化しても、PWM信号の立ち上がりエッジ及び立ち下がりエッジのそれぞれの検出情報に基づく各割り込み処理を確実に実行できるモータ制御方法が得られる。 According to the configuration of Supplementary Note 5, the rising edge detection information and the falling edge detection information are stored in separate first storage units and second storage units, respectively. As a result, even if the period of the PWM signal is increased, the rising edge detection information in the first storage unit may be overwritten with the falling edge detection information before being used in the first interrupt process. Also, it is possible to reduce the possibility that the falling edge detection information in the second storage unit is overwritten with the rising edge detection information before being used in the second interrupt process. Therefore, even if the period of the PWM signal is increased, a motor control method can be obtained that can reliably execute each interrupt processing based on detection information of each of the rising edge and the falling edge of the PWM signal.

10 制御装置
12 エッジ検出部
14 第1記憶部
16 立ち上がり割り込み処理部
18 第2記憶部
20 立ち下がり割り込み処理部
F ファンユニット
M ブラシレスモータ
10 Control Device 12 Edge Detection Section 14 First Storage Section 16 Rise Interrupt Processing Section 18 Second Storage Section 20 Fall Interrupt Processing Section F Fan Unit M Brushless Motor

Claims (5)

モータを制御するモータ制御装置において、
モータ制御用のPWM信号の立ち上がりエッジ及び立ち下がりエッジを検出するエッジ検出部と、
前記エッジ検出部により検出された立ち上がりエッジの検出情報を記憶する第1記憶部と、
前記第1記憶部とは別の記憶部であり、前記エッジ検出部により検出された立ち下がりエッジの検出情報を記憶する第2記憶部と、
前記第1記憶部に記憶された前記立ち上がりエッジの検出情報に基づいて、第1の割り込み処理を実行する第1処理部と、
前記第2記憶部に記憶された前記立ち下がりエッジの検出情報に基づいて、第2の割り込み処理を実行する第2処理部と、
を備えるモータ制御装置。
In a motor control device that controls a motor,
an edge detection unit that detects rising edges and falling edges of a PWM signal for motor control;
a first storage unit that stores detection information of the rising edge detected by the edge detection unit;
a second storage unit, which is separate from the first storage unit and stores detection information of the falling edge detected by the edge detection unit;
a first processing unit that executes a first interrupt process based on the rising edge detection information stored in the first storage unit;
a second processing unit that executes a second interrupt process based on the falling edge detection information stored in the second storage unit;
A motor controller comprising:
前記第1記憶部は、前記PWM信号の立ち上がりがあり、かつ、前記立ち上がりの後のレベル持続時間が第1フィルタ設定時間を超えた場合に、前記立ち上がりに係る前記立ち上がりエッジの検出情報を記憶する、請求項1に記載のモータ制御装置。 The first storage unit stores detection information of the rising edge related to the rising when the PWM signal rises and the level duration after the rising exceeds the first filter setting time. A motor controller according to claim 1. 前記第2記憶部は、前記PWM信号の立ち下がりがあり、かつ、前記立ち下がりの後のレベル持続時間が第2フィルタ設定時間を超えた場合に、前記立ち下がりに係る前記立ち下がりエッジの検出情報を記憶する、請求項1又は請求項2に記載のモータ制御装置。 The second storage unit detects the falling edge associated with the fall when the PWM signal falls and a level duration after the fall exceeds a second filter setting time. 3. A motor controller as claimed in claim 1 or claim 2, which stores information. 前記モータは、車両のエンジンルームに配置されるファンユニット用のブラシレスモータである、請求項1から請求項3のうちのいずれか一項に記載のモータ制御装置。 4. The motor control device according to claim 1, wherein said motor is a brushless motor for a fan unit arranged in an engine room of a vehicle. モータを制御するモータ制御方法において、
モータ制御用のPWM信号の立ち上がりエッジ及び立ち下がりエッジを検出するエッジ検出ステップと、
第1記憶部に、前記エッジ検出ステップにより検出された立ち上がりエッジの検出情報を記憶するステップと、
前記第1記憶部とは異なる第2記憶部に、前記エッジ検出ステップにより検出された立ち下がりエッジの検出情報を記憶するステップと、
前記第1記憶部に記憶された前記立ち上がりエッジの検出情報に基づいて、第1の割り込み処理を実行するステップと、
前記第2記憶部に記憶された前記立ち下がりエッジの検出情報に基づいて、第2の割り込み処理を実行するステップと、
を備えるモータ制御方法。
In a motor control method for controlling a motor,
an edge detection step of detecting rising edges and falling edges of PWM signals for motor control;
a step of storing detection information of the rising edge detected by the edge detection step in a first storage unit;
a step of storing detection information of the falling edge detected by the edge detection step in a second storage unit different from the first storage unit;
executing a first interrupt process based on the rising edge detection information stored in the first storage unit;
executing a second interrupt process based on the falling edge detection information stored in the second storage unit;
A motor control method comprising:
JP2021006524A 2021-01-19 2021-01-19 Motor control device and motor control method Pending JP2022110849A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021006524A JP2022110849A (en) 2021-01-19 2021-01-19 Motor control device and motor control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021006524A JP2022110849A (en) 2021-01-19 2021-01-19 Motor control device and motor control method

Publications (1)

Publication Number Publication Date
JP2022110849A true JP2022110849A (en) 2022-07-29

Family

ID=82570175

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021006524A Pending JP2022110849A (en) 2021-01-19 2021-01-19 Motor control device and motor control method

Country Status (1)

Country Link
JP (1) JP2022110849A (en)

Similar Documents

Publication Publication Date Title
US7852228B2 (en) Fan system and detector thereof
US7664976B2 (en) Controlling circuit for controlling operating clock and/or driving voltage of logic circuit, and method thereof
JP4288011B2 (en) Reset system for multiple component systems
US7761192B2 (en) Complex signal processing system and related method for controlling multiple fans
US7934113B2 (en) Self-clearing asynchronous interrupt edge detect latching register
CN107800338B (en) Stepping motor speed increasing and decreasing control method based on FPGA
US6919703B2 (en) Programmable PWM stretching for tachometer measurement
JP2010110185A (en) Electronic apparatus and method of controlling fan
US8311169B2 (en) Automatic frequency monitoring circuit, electronic device, automatic frequency monitoring method, and automatic frequency monitoring program
US10440857B2 (en) Detection system and method of signal transmission delay for fan chip
JP2022110849A (en) Motor control device and motor control method
US5305277A (en) Data processing apparatus having address decoder supporting wide range of operational frequencies
JP5025638B2 (en) Signal output device, test device, and program
CN109899309B (en) System and method for detecting clock frequency offset of fan chip
US8624539B2 (en) Start-up circuit and motor driving IC
US20190179359A1 (en) System and method for detecting clock frequency offset of fan chip
US7054205B2 (en) Circuit and method for determining integrated circuit propagation delay
US20170366121A1 (en) Motor driving method
US7471117B2 (en) Circuit for detecting maximal frequency of pulse frequency modulation and method thereof
CN113507244B (en) Motor control method and device and electronic equipment
JPS5967459A (en) Method for detecting engine speed of internal combustion engine
JPH11308887A (en) Disk drive system
US20080290904A1 (en) Frequency Monitor
CN113422549A (en) PWM wave processing method of motor, motor control panel, motor and motor system
JP2021145530A (en) Fan motor control device, information processing device, and fan motor control program

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230824

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240621