JP2022102661A - Ac power supply device - Google Patents

Ac power supply device Download PDF

Info

Publication number
JP2022102661A
JP2022102661A JP2020217527A JP2020217527A JP2022102661A JP 2022102661 A JP2022102661 A JP 2022102661A JP 2020217527 A JP2020217527 A JP 2020217527A JP 2020217527 A JP2020217527 A JP 2020217527A JP 2022102661 A JP2022102661 A JP 2022102661A
Authority
JP
Japan
Prior art keywords
inductor
power supply
supply device
capacitor
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020217527A
Other languages
Japanese (ja)
Inventor
文哉 服部
Fumiya Hattori
淳志 小羽根
Atsushi Kobane
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daihen Corp
Original Assignee
Daihen Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daihen Corp filed Critical Daihen Corp
Priority to JP2020217527A priority Critical patent/JP2022102661A/en
Publication of JP2022102661A publication Critical patent/JP2022102661A/en
Pending legal-status Critical Current

Links

Images

Abstract

To provide an AC power supply device capable of suppressing an increase in loss of a switching element even in a case of a relatively light load.SOLUTION: An AC power supply device (1a) includes a leg in which two arms including switching elements (transistors Q1 and Q2 respectively) are connected in series and a DC voltage is applied to both ends, and converts the DC voltage into an AC voltage. The AC power supply device includes: an inductor (L1) whose one end is connected to a connection point of the two arms; two diodes (D1 and D2) that clamp the potential of another end of the inductor to the potentials of one end and another end of the leg; and a capacitor (C1) having one end connected to the other end of the inductor and another end connected to a predetermined potential. The resonance frequency by the inductor and the capacitor is higher than more than 3 times the on/off frequency of the switching element.SELECTED DRAWING: Figure 1

Description

本発明は、直流電力を交流電力に変換する交流電源装置に関する。 The present invention relates to an AC power supply device that converts DC power into AC power.

従来、ハーフブリッジ又はフルブリッジのD級アンプを用いた交流電源装置が知られている。ハーフブリッジのD級アンプは、ハイサイド及びロウサイドのスイッチング素子を交互にオンすることによって矩形波電圧を出力する。フルブリッジのD級アンプは、一方のレグのハイサイドのスイッチング素子と他方のレグのロウサイドのスイッチング素子とを同時的にオンする制御を2つのレグの組み合わせについて交互に繰り返すことによって矩形波電圧を出力する。これらのハーフブリッジ又はフルブリッジの出力に共振回路を設け、該共振回路を介して出力電圧を負荷に印加することにより、正弦波に近い交流電力を負荷に供給する交流電源装置が提供される。 Conventionally, an AC power supply device using a half-bridge or full-bridge class D amplifier is known. The half-bridge class D amplifier outputs a square wave voltage by alternately turning on high-side and low-side switching elements. A full-bridge class D amplifier applies a square wave voltage by alternately repeating control for simultaneously turning on the high-side switching element of one leg and the low-side switching element of the other leg for the combination of the two legs. Output. By providing a resonance circuit at the output of these half bridges or full bridges and applying an output voltage to the load via the resonance circuit, an AC power supply device that supplies AC power close to a sine wave to the load is provided.

D級アンプには、出力側に接続される回路を誘導性にすることにより、ゼロ電圧スイッチング(ZVS=Zero Voltage Switching )を可能とするものがある。ZVSは、スイッチング素子がオフからオンに遷移する前に、該スイッチング素子の出力の静電容量を0V近くまで放電させて、オン時のスイッチング損失を低減するものである。特に出力側の共振回路の状態にタイミングを合わせてスイッチング素子をオン/オフするものはE級増幅器と呼ばれる。 Some class D amplifiers enable zero voltage switching (ZVS = Zero Voltage Switching) by making the circuit connected to the output side inductive. ZVS reduces the switching loss at the time of turning on by discharging the capacitance of the output of the switching element to near 0V before the switching element transitions from off to on. In particular, an amplifier that turns on / off the switching element in time with the state of the resonance circuit on the output side is called a class E amplifier.

一方、D級アンプの負荷に例えば不整合が生じて出力側から大きな還流電流が流れた場合に、スイッチング素子が損傷することがある。これに対し、特許文献1には、インバータ回路の出力側に接続された2つの高周波フィルタの中間点にダイオードのクランプ回路を設けることにより、該中間点の電位を電源の両端の電位にクランプするE級増幅器が開示されている。 On the other hand, when a mismatch occurs in the load of the class D amplifier and a large return current flows from the output side, the switching element may be damaged. On the other hand, in Patent Document 1, by providing a diode clamping circuit at the intermediate point of two high frequency filters connected to the output side of the inverter circuit, the potential at the intermediate point is clamped to the potentials at both ends of the power supply. Class E amplifiers are disclosed.

特表2007-519340号公報Special Table 2007-591340 Gazette

しかしながら、特許文献1に開示された技術の適用の有無にかかわらず、D級アンプの負荷が比較的軽くなった場合にゼロ電圧スイッチングが成立しなくなり、スイッチング素子の損失が増大するという問題があった。 However, regardless of whether or not the technique disclosed in Patent Document 1 is applied, there is a problem that zero voltage switching cannot be established when the load of the class D amplifier becomes relatively light, and the loss of the switching element increases. rice field.

本発明は斯かる事情に鑑みてなされたものであり、その目的とするところは、比較的軽負荷の場合であっても、スイッチング素子の損失の増大を抑制することが可能な交流電源装置を提供することにある。 The present invention has been made in view of such circumstances, and an object of the present invention is to provide an AC power supply device capable of suppressing an increase in loss of a switching element even when a relatively light load is applied. To provide.

本発明の一態様に係る交流電源装置は、スイッチング素子を含むアームが2つ直列に接続されて両端に直流電圧が印加されるレグを備え、前記直流電圧を交流電圧に変換する交流電源装置であって、2つの前記アームの接続点に対して一端が接続されたインダクタと、該インダクタの他端の電位を前記レグの一端及び他端それぞれの電位にクランプする2つのダイオードと、前記インダクタの他端に対して一端が接続されており、他端が所定の電位に接続されたキャパシタとを備え、前記インダクタ及び前記キャパシタによる共振周波数は、前記スイッチング素子のオン/オフ周波数の3倍より高い。 The AC power supply device according to one aspect of the present invention is an AC power supply device that includes a leg in which two arms including a switching element are connected in series and a DC voltage is applied to both ends, and converts the DC voltage into an AC voltage. There are an inductor with one end connected to the connection points of the two arms, two diodes that clamp the potential of the other end of the inductor to the potentials of one end and the other end of the leg, and the inductor. A capacitor having one end connected to the other end and the other end connected to a predetermined potential is provided, and the resonance frequency of the inductor and the capacitor is higher than three times the on / off frequency of the switching element. ..

本態様にあっては、両端に直流電圧が印加されるレグにおける2つのアームの接続点にインダクタの一端が接続されており、該インダクタの他端とレグの一端及び他端との間にそれぞれクランプダイオードが接続されている。更に、インダクタの他端と所定の電位との間にキャパシタが接続されている。インダクタとキャパシタとの共振周波数は、スイッチング素子のオン/オフ周波数の3倍より高い。即ち、キャパシタはスイッチング周波数の高調波の抑止を目的とするものではない。上述の構成により、各スイッチング素子がオフからオンに遷移する前に、インダクタを介して流れる還流電流を確保して、該スイッチング素子の出力の静電容量をより多く放電させることができる。 In this embodiment, one end of an inductor is connected to the connection point of two arms in a leg to which a DC voltage is applied to both ends, and between the other end of the inductor and one end and the other end of the leg, respectively. A clamp diode is connected. Further, a capacitor is connected between the other end of the inductor and a predetermined potential. The resonance frequency between the inductor and the capacitor is higher than three times the on / off frequency of the switching element. That is, the capacitor is not intended to suppress the harmonics of the switching frequency. With the above configuration, it is possible to secure the reflux current flowing through the inductor before each switching element makes a transition from off to on, so that the output capacitance of the switching element can be discharged more.

本発明の一態様に係る交流電源装置は、前記レグ、前記インダクタ、前記2つのダイオード及び前記キャパシタの組を2組備える。 The AC power supply device according to one aspect of the present invention includes two sets of the leg, the inductor, the two diodes, and the capacitor.

本態様にあっては、2つのレグが同様の構成であるため、ハーフブリッジの場合と同様に、各スイッチング素子がオフからオンに遷移する前に、インダクタを介して流れる還流電流を確保して、該スイッチング素子の出力の静電容量をより多く放電させることができる。 In this embodiment, since the two legs have the same configuration, as in the case of the half bridge, the return current flowing through the inductor is secured before each switching element transitions from off to on. , The output capacitance of the switching element can be discharged more.

本発明の一態様に係る交流電源装置は、一方のレグのハイサイドのアームに含まれるスイッチング素子及び他方のレグのロウサイドのアームに含まれるスイッチング素子がオン/オフする位相を互いにシフトさせることにより、出力する交流電力を制御する制御部を更に備える。 The AC power supply device according to one aspect of the present invention shifts the on / off phases of the switching element included in the high-side arm of one leg and the switching element included in the low-side arm of the other leg to each other. Further, a control unit for controlling the output AC power is provided.

本態様にあっては、フルブリッジ回路の一方のレグ及び他方のレグの斜めに対向するアームに含まれるスイッチング素子がオン/オフする位相をシフトさせて出力電力を制御する。この構成にて出力電力を低下させた場合であっても、各スイッチング素子がオフからオンに遷移する前に、インダクタを介して流れる還流電流を確保して、該スイッチング素子の出力の静電容量をより多く放電させることができる。 In this embodiment, the output power is controlled by shifting the on / off phase of the switching element included in one leg of the full bridge circuit and the diagonally opposed arms of the other leg. Even when the output power is reduced in this configuration, the recirculation current flowing through the inductor is secured before each switching element transitions from off to on, and the output capacitance of the switching element is secured. Can be discharged more.

本発明の一態様に係る交流電源装置は、一の前記インダクタより後段に、前記スイッチング素子のオン/オフ周波数に共振する直列共振回路を更に備える。 The AC power supply device according to one aspect of the present invention further includes a series resonance circuit that resonates with the on / off frequency of the switching element after the inductor.

本態様にあっては、後段の直列共振回路がスイッチング周波数に共振するため、出力の高調波を抑制することができる。 In this embodiment, since the series resonance circuit in the subsequent stage resonates with the switching frequency, the harmonic of the output can be suppressed.

本発明によれば、比較的軽負荷の場合であっても、スイッチング素子の損失の増大を抑制することが可能となる。 According to the present invention, it is possible to suppress an increase in loss of a switching element even in the case of a relatively light load.

実施形態1に係る交流電源装置の構成例を示す回路図である。It is a circuit diagram which shows the structural example of the AC power supply device which concerns on Embodiment 1. FIG. 実施形態1に係る交流電源装置のモード遷移図である。It is a mode transition diagram of the AC power supply device which concerns on Embodiment 1. FIG. 実施形態1に係る交流電源装置におけるスイッチング波形をシミュレーションして比較した波形図である。It is a waveform diagram which simulated and compared the switching waveform in the AC power supply device which concerns on Embodiment 1. FIG. 実施形態2に係る交流電源装置の構成例を示す回路図である。It is a circuit diagram which shows the structural example of the AC power supply device which concerns on Embodiment 2. 実施形態2に係る交流電源装置のモード遷移図である。It is a mode transition diagram of the AC power supply device which concerns on Embodiment 2. FIG. 実施形態2に係る交流電源装置におけるスイッチング波形をシミュレーションして比較した第1の波形図である。It is a 1st waveform diagram which simulated and compared the switching waveform in the AC power supply apparatus which concerns on Embodiment 2. FIG. 実施形態2に係る交流電源装置におけるスイッチング波形をシミュレーションして比較した第2の波形図である。It is a 2nd waveform diagram which simulated and compared the switching waveform in the AC power supply apparatus which concerns on Embodiment 2. FIG.

以下、本発明をその実施形態を示す図面に基づいて詳述する。
(実施形態1)
図1は、実施形態1に係る交流電源装置1aの構成例を示す回路図である。交流電源装置1aは、例えばプラズマ処理装置に交流電力を供給するものである。交流電源装置1aは、トランジスタQ1及びQ2それぞれを含むアームが2つ直列に接続されたレグを備えるハーフブリッジのD級アンプである。レグの両端には、直流電源DC1から直流電圧が印加される。
Hereinafter, the present invention will be described in detail with reference to the drawings showing the embodiments thereof.
(Embodiment 1)
FIG. 1 is a circuit diagram showing a configuration example of the AC power supply device 1a according to the first embodiment. The AC power supply device 1a supplies AC power to, for example, a plasma processing device. The AC power supply device 1a is a class D amplifier of a half bridge including a leg in which two arms including transistors Q1 and Q2 are connected in series. A DC voltage is applied to both ends of the leg from the DC power supply DC1.

交流電源装置1aは、トランジスタQ1及びQ2の接続点に一端が接続されたインダクタL1と、該インダクタL1の他端にアノード及びカソードがそれぞれ接続されたダイオードD1及びD2と、ダイオードD2の両端に並列接続されたキャパシタC1とを更に備える。ダイオードD1のカソードはレグのプラス側の一端に接続されている。ダイオードD2のアノードは、レグの他端に接続されている。即ち、ダイオードD1は、インダクタL1の他端の電位をレグの一端の電位にクランプするものである。ダイオードD2は、インダクタL1の他端の電位をレグの他端の電位にクランプするものである。レグの他端は共通電位になっている。 The AC power supply device 1a is parallel to the inductor L1 having one end connected to the connection points of the transistors Q1 and Q2, the diodes D1 and D2 having the anode and the cathode connected to the other ends of the inductor L1, respectively, and both ends of the diode D2. It further includes a connected capacitor C1. The cathode of the diode D1 is connected to one end on the positive side of the leg. The anode of the diode D2 is connected to the other end of the leg. That is, the diode D1 clamps the potential of the other end of the inductor L1 to the potential of one end of the leg. The diode D2 clamps the potential of the other end of the inductor L1 to the potential of the other end of the leg. The other end of the leg has a common potential.

なお、キャパシタC1は、一端をインダクタL1の他端に接続し、他端を任意の電位に接続した場合であっても、交流的には図1の場合と等価である。具体的には、キャパシタC1の他端をダイオードD1のカソードに接続してもよい。また、キャパシタC1を2つのキャパシタに容量分割し、一方をダイオードD1に並列接続し、他方をダイオードD2に並列接続してもよい。 Even when one end of the capacitor C1 is connected to the other end of the inductor L1 and the other end is connected to an arbitrary potential, the capacitor C1 is equivalent to the case of FIG. 1 in terms of alternating current. Specifically, the other end of the capacitor C1 may be connected to the cathode of the diode D1. Further, the capacitor C1 may be capacitively divided into two capacitors, one of which may be connected in parallel to the diode D1 and the other of which may be connected in parallel to the diode D2.

ダイオードD1およびD2の接続点は、インダクタLr及びキャパシタCrによる直列共振回路を介してトランスT1の一次巻線の一端に接続されている。該一次巻線の他端は共通電位に接続されている。インダクタLr及びキャパシタCrの共振周波数は、トランジスタQ1及びQ2のスイッチング周波数と略等しい。トランスT1の二次巻線からは、インダクタLf及びキャパシタCfによるローパスフィルタを介して負荷Ldに交流電力が供給されるようになっている。 The connection points of the diodes D1 and D2 are connected to one end of the primary winding of the transformer T1 via a series resonant circuit of the inductor Lr and the capacitor Cr. The other end of the primary winding is connected to a common potential. The resonance frequencies of the inductor Lr and the capacitor Cr are substantially equal to the switching frequencies of the transistors Q1 and Q2. AC power is supplied from the secondary winding of the transformer T1 to the load Ld via a low-pass filter by the inductor Lf and the capacitor Cf.

トランジスタQ1及びQ2は例えばFET(Field Effect Transistor )であるが、IGBT(Insulated Gate Bipolar Transistor )、HEMT(High Electron Mobility Transistor )等の他のスイッチング素子であってもよい。トランジスタQ1及びQ2がIGBT又はHEMTである場合、各IGBT又はHEMTには外付けのダイオードを逆並列に接続しておくことが好ましい。トランジスタQ1はドレインが直流電源DC1に接続されており、ソースがトランジスタQ2のドレイン及びインダクタL1の一端に接続されている。トランジスタQ2のソースは共通電位に接続されている。 The transistors Q1 and Q2 are, for example, FETs (Field Effect Transistors), but may be other switching elements such as IGBTs (Insulated Gate Bipolar Transistors) and HEMTs (High Electron Mobility Transistors). When the transistors Q1 and Q2 are IGBTs or HEMTs, it is preferable to connect an external diode in antiparallel to each IGBT or HEMT. The drain of the transistor Q1 is connected to the DC power supply DC1, and the source is connected to the drain of the transistor Q2 and one end of the inductor L1. The source of transistor Q2 is connected to a common potential.

トランジスタQ1及びQ2それぞれのゲートには、制御部10aによってデューティが制御される信号源S11及びS12が接続されている。信号源S11及びS12は、トランジスタQ1及びQ2を互いに逆位相でオン/オフさせる信号を出力する。 Signal sources S11 and S12 whose duty is controlled by the control unit 10a are connected to the gates of the transistors Q1 and Q2, respectively. The signal sources S11 and S12 output signals that turn on / off the transistors Q1 and Q2 in opposite phases.

上述の構成において、2つのアームの接続点であるトランジスタQ1及びQ2の接続点から矩形波状の交流電圧が出力される。この交流電圧は、インダクタLr及びキャパシタCrによる共振回路と、インダクタLf及びキャパシタCfによるローパスフィルタとによって高調波が抑制されるため、負荷Ldに略正弦波状の交流電圧が印加される。 In the above configuration, a rectangular wave-shaped AC voltage is output from the connection points of the transistors Q1 and Q2, which are the connection points of the two arms. Since the harmonics of this AC voltage are suppressed by the resonant circuit of the inductor Lr and the capacitor Cr and the low-pass filter of the inductor Lf and the capacitor Cf, a substantially sinusoidal AC voltage is applied to the load Ld.

本実施形態1では、交流電圧の周波数が3.2MHzであるが、これに限定されるものではなく、例えば13.56MHz、27.12MHz、40.68MHz等の工業用のRF(Radio Frequency )帯の周波数であってもよい。 In the first embodiment, the frequency of the AC voltage is 3.2 MHz, but the frequency is not limited to this, and is not limited to this, for example, an industrial RF (Radio Frequency) band such as 13.56 MHz, 27.12 MHz, 40.68 MHz. Frequency may be.

インダクタL1及びキャパシタC1は、見かけ上ローパスフィルタを構成するが、これらの共振周波数、即ちローパスフィルタとしてのカットオフ周波数は、上記交流電圧の周波数の3倍より高くしてある。即ち、他端にキャパシタC1が接続されたインダクタL1は、該他端より後段の回路に対して、上記交流電圧の周波数では概ね誘導性素子として振る舞う。一方、インダクタL1の他端より後段に接続される回路は、上記交流電圧の周波数にて略50Ωの抵抗となるようにしてある。従って、上記交流電圧の周波数にてトランジスタQ1及びQ2に対して接続される回路はインダクタL1の作用によって誘導性と見做せる。 The inductor L1 and the capacitor C1 apparently form a low-pass filter, but their resonance frequency, that is, the cutoff frequency as a low-pass filter is higher than three times the frequency of the AC voltage. That is, the inductor L1 to which the capacitor C1 is connected to the other end behaves as an inductive element with respect to the circuit after the other end at the frequency of the AC voltage. On the other hand, the circuit connected to the subsequent stage from the other end of the inductor L1 has a resistance of about 50 Ω at the frequency of the AC voltage. Therefore, the circuit connected to the transistors Q1 and Q2 at the frequency of the AC voltage can be regarded as inductive by the action of the inductor L1.

トランジスタQ1及びQ2に対して接続される回路が誘導性の場合、条件が整えば、公知の技術によって、トランジスタQ1及びQ2をゼロ電圧スイッチング(ZVS)させることができる。これは、トランジスタQ1及びQ2がオフからオンに遷移する前に、それぞれのトランジスタの出力の静電容量(図1では不図示)を0V近くまで放電させておくことにより、オン時のスイッチング損失を低減する技術である。 When the circuit connected to the transistors Q1 and Q2 is inductive, the transistors Q1 and Q2 can be zero voltage switched (ZVS) by a known technique if the conditions are met. This is because the capacitance of the output of each transistor (not shown in FIG. 1) is discharged to near 0V before the transistors Q1 and Q2 transition from off to on, thereby reducing the switching loss at the time of on. It is a technology to reduce.

しかしながら、交流電源装置1aが出力する交流電力が比較的小さい場合、インダクタL1に流れる電流が相対的に小さくなり、トランジスタQ1及びQ2がオフからオンに遷移する前に上記の静電容量を十分に放電させることができなくなってZVSが成立しなくなる。本実施形態1では、ダイオードD1及びD2とキャパシタC1とを備えることにより、交流電源装置1aが出力する交流電力が比較的小さい場合であっても、トランジスタQ1及びQ2をゼロ電圧スイッチングさせることができる。以下では、トランジスタQ1及びQ2のデューティ比が比較的小さいか、又は負荷Ldの抵抗値が50Ωより大きいために、交流電源装置1aの出力電力が比較的小さい場合について説明する。 However, when the AC power output by the AC power supply device 1a is relatively small, the current flowing through the inductor L1 becomes relatively small, and the above-mentioned capacitance is sufficiently applied before the transistors Q1 and Q2 transition from off to on. It becomes impossible to discharge and ZVS cannot be established. In the first embodiment, by providing the diodes D1 and D2 and the capacitor C1, the transistors Q1 and Q2 can be switched to zero voltage even when the AC power output by the AC power supply device 1a is relatively small. .. Hereinafter, a case where the output power of the AC power supply device 1a is relatively small because the duty ratio of the transistors Q1 and Q2 is relatively small or the resistance value of the load Ld is larger than 50Ω will be described.

図2は、実施形態1に係る交流電源装置1aのモード遷移図である。図2では、トランジスタQ1及びQ2のオン/オフ状態の遷移に応じて、交流電源装置1aの状態をモード1からモード6までの6つのモードに分けて記載する。各モードにおける交流電源装置1aの構成のうち、インダクタLr及びキャパシタCrと、信号源S11及びS12と、制御部10aとの図示を省略する。交流電源装置1aは、図中の白抜き矢印の方向にモード遷移を繰り返す。 FIG. 2 is a mode transition diagram of the AC power supply device 1a according to the first embodiment. In FIG. 2, the state of the AC power supply device 1a is described by dividing it into six modes from mode 1 to mode 6 according to the transition of the on / off states of the transistors Q1 and Q2. Of the configurations of the AC power supply device 1a in each mode, the inductor Lr, the capacitor Cr, the signal sources S11 and S12, and the control unit 10a are not shown. The AC power supply device 1a repeats the mode transition in the direction of the white arrow in the figure.

トランジスタQ1及びQ2それぞれのドレイン・ソース間には、静電容量Cd1及びCd2が接続されているものとする。各トランジスタは、オン状態にあるものを「オン」と表記する。オフ状態にあるものは状態を表記しない。図中の破線は直流電源DC1との間で流れる電流を表し、一点鎖線は直流電源DC1に対して流れることがない還流電流を表す。ここでは説明の都合により、モード6の状態を起点として説明する。 It is assumed that the capacitances Cd1 and Cd2 are connected between the drain sources of the transistors Q1 and Q2, respectively. For each transistor, the one in the on state is referred to as "on". Those that are in the off state do not indicate the state. The broken line in the figure represents the current flowing to and from the DC power supply DC1, and the alternate long and short dash line represents the reflux current that does not flow to the DC power supply DC1. Here, for convenience of explanation, the state of mode 6 will be described as a starting point.

モード6は、トランジスタQ1がオフからオンに遷移する間及びオンに遷移した直後の状態である。モード6では、トランジスタQ1がオンすることにより、インダクタL1に対し、直流電源DC1からトランジスタQ1及びキャパシタC1を介して電流が流れ始める。これにより、キャパシタC1が徐々に充電される。即ち、キャパシタC1が存在することによって、インダクタL1に電流を流すことができる。静電容量Cd2は、モード5にて充電しきれなかった分だけ、直流電源DC1からトランジスタQ1を介して流れ始めた電流によって急速に充電される。また、静電容量Cd1は、モード5にて放電しきれなかった分だけ、トランジスタQ1がオフからオンに遷移することによって急速に放電する。静電容量Cd2の充電電流及び静電容量Cd1の放電電流がトランジスタQ1の損失となる。本実施形態1では、これらによる損失が最小限に抑えられる。 Mode 6 is a state during the transition from off to on of the transistor Q1 and immediately after the transition to on. In the mode 6, when the transistor Q1 is turned on, a current starts to flow from the DC power supply DC1 to the inductor L1 via the transistor Q1 and the capacitor C1. As a result, the capacitor C1 is gradually charged. That is, the presence of the capacitor C1 allows a current to flow through the inductor L1. The capacitance Cd2 is rapidly charged by the current that starts to flow from the DC power supply DC1 through the transistor Q1 by the amount that cannot be fully charged in the mode 5. Further, the capacitance Cd1 is rapidly discharged by the transition from the off to the on of the transistor Q1 by the amount that cannot be completely discharged in the mode 5. The charge current of the capacitance Cd2 and the discharge current of the capacitance Cd1 become the loss of the transistor Q1. In the first embodiment, the loss due to these is minimized.

その後、キャパシタC1の充電と、静電容量Cd2の充電と、静電容量Cd1の放電とが完了した場合、交流電源装置1aはモード1に遷移する。モード1では、インダクタL1を流れる電流が、ダイオードD1及びトランジスタQ1を介して流れ続ける還流電流となる。即ち、ダイオードD1が存在することによって、インダクタL1を流れる電流が保持される。キャパシタC1及び静電容量Cd2は、直流電源DC1の電圧に充電されている。 After that, when the charging of the capacitor C1, the charging of the capacitance Cd2, and the discharging of the capacitance Cd1 are completed, the AC power supply device 1a transitions to the mode 1. In mode 1, the current flowing through the inductor L1 becomes a reflux current that continues to flow through the diode D1 and the transistor Q1. That is, the presence of the diode D1 holds the current flowing through the inductor L1. The capacitor C1 and the capacitance Cd2 are charged to the voltage of the DC power supply DC1.

その後、トランジスタQ1がオフした場合、交流電源装置1aはモード2に遷移する。モード2では、インダクタL1を流れる電流は、一部が静電容量Cd2及びダイオードD1を介して直流電源DC1に流れる電流となる。これにより、静電容量Cd2が徐々に放電する。静電容量Cd2は、トランジスタQ2の不図示の寄生ダイオードが導通するまで放電し得る。インダクタL1を流れる電流の他の一部は、ダイオードD1及び静電容量Cd1を流れる還流電流となる。これにより、静電容量Cd1が徐々に充電する。即ち、モード2にあっても、ダイオードD1が存在することによって、インダクタL1を流れる電流が保持される。更に、次のモード3にてトランジスタQ2がオンする前に、静電容量Cd2が放電して両端電圧が低下する。キャパシタC1は、依然として直流電源DC1の電圧に充電されている。 After that, when the transistor Q1 is turned off, the AC power supply device 1a transitions to the mode 2. In the mode 2, a part of the current flowing through the inductor L1 is a current flowing through the DC power supply DC1 via the capacitance Cd2 and the diode D1. As a result, the capacitance Cd2 is gradually discharged. The capacitance Cd2 can be discharged until the parasitic diode (not shown) of the transistor Q2 conducts. The other part of the current flowing through the inductor L1 is the reflux current flowing through the diode D1 and the capacitance Cd1. As a result, the capacitance Cd1 is gradually charged. That is, even in the mode 2, the presence of the diode D1 holds the current flowing through the inductor L1. Further, before the transistor Q2 is turned on in the next mode 3, the capacitance Cd2 is discharged and the voltage across the ends drops. The capacitor C1 is still charged to the voltage of the DC power supply DC1.

その後、トランジスタQ2がオンした場合、交流電源装置1aはモード3に遷移する。モード3は、トランジスタQ2がオフからオンに遷移する間及びオンに遷移した直後の状態である。モード3では、トランジスタQ2がオンすることにより、インダクタL1に対し、キャパシタC1の電圧が印加されて、モード2の場合とは逆向きの電流が流れ始める。これにより、キャパシタC1が徐々に放電する。即ち、キャパシタC1が存在することによって、インダクタL1に電流を流すことができる。静電容量Cd2は、モード2にて放電しきれなかった分だけ、トランジスタQ2がオフからオンに遷移することによって急速に放電する。また、静電容量Cd1は、モード2にて充電しきれなかった分だけ、直流電源DC1からトランジスタQ2を介して流れ始めた電流によって急速に充電される。静電容量Cd2の放電電流及び静電容量Cd1の充電電流がトランジスタQ2の損失となる。本実施形態1では、これらによる損失が最小限に抑えられる。 After that, when the transistor Q2 is turned on, the AC power supply device 1a transitions to the mode 3. Mode 3 is a state during the transition from off to on of the transistor Q2 and immediately after the transition to on. In the mode 3, when the transistor Q2 is turned on, the voltage of the capacitor C1 is applied to the inductor L1, and a current in the opposite direction to that in the mode 2 starts to flow. As a result, the capacitor C1 is gradually discharged. That is, the presence of the capacitor C1 allows a current to flow through the inductor L1. The capacitance Cd2 is rapidly discharged by the transition from the off to the on of the transistor Q2 by the amount that cannot be completely discharged in the mode 2. Further, the capacitance Cd1 is rapidly charged by the current that starts to flow from the DC power supply DC1 via the transistor Q2 by the amount that cannot be fully charged in the mode 2. The discharge current of the capacitance Cd2 and the charge current of the capacitance Cd1 become the loss of the transistor Q2. In the first embodiment, the loss due to these is minimized.

その後、キャパシタC1の放電と、静電容量Cd2の放電と、静電容量Cd1の充電とが完了した場合、交流電源装置1aはモード4に遷移する。モード4では、インダクタL1を流れる電流が、ダイオードD2及びトランジスタQ2を介して流れ続ける電流となる。即ち、ダイオードD2が存在することによって、インダクタL1を流れる電流が保持される。静電容量Cd1は、直流電源DC1の電圧に充電されている。 After that, when the discharge of the capacitor C1, the discharge of the capacitance Cd2, and the charging of the capacitance Cd1 are completed, the AC power supply device 1a transitions to the mode 4. In the mode 4, the current flowing through the inductor L1 becomes a current that continues to flow through the diode D2 and the transistor Q2. That is, the presence of the diode D2 holds the current flowing through the inductor L1. The capacitance Cd1 is charged to the voltage of the DC power supply DC1.

その後、トランジスタQ2がオフした場合、交流電源装置1aはモード5に遷移する。モード5では、インダクタL1を流れる電流は、一部が静電容量Cd1及びダイオードD2を介して直流電源DC1に流れる電流となる。これにより、静電容量Cd1が徐々に放電する。静電容量Cd1は、トランジスタQ1の不図示の寄生ダイオードが導通するまで放電し得る。インダクタL1を流れる電流の他の一部は、ダイオードD2及び静電容量Cd2を流れる還流電流となる。これにより、静電容量Cd2が徐々に充電される。即ち、モード5にあっても、ダイオードD2が存在することによって、インダクタL1を流れる電流が保持される。更に、次のモード6にてトランジスタQ1がオンする前に、静電容量Cd1が放電して両端電圧が低下する。 After that, when the transistor Q2 is turned off, the AC power supply device 1a transitions to the mode 5. In the mode 5, a part of the current flowing through the inductor L1 is a current flowing through the DC power supply DC1 via the capacitance Cd1 and the diode D2. As a result, the capacitance Cd1 is gradually discharged. The capacitance Cd1 can be discharged until the parasitic diode (not shown) of the transistor Q1 conducts. The other part of the current flowing through the inductor L1 is the reflux current flowing through the diode D2 and the capacitance Cd2. As a result, the capacitance Cd2 is gradually charged. That is, even in the mode 5, the presence of the diode D2 keeps the current flowing through the inductor L1. Further, before the transistor Q1 is turned on in the next mode 6, the capacitance Cd1 is discharged and the voltage across the ends drops.

以上の図2を用いた説明により、トランジスタQ1及びQ2それぞれがオンするときの損失が、インダクタL1とダイオードD1及びD2とキャパシタC1とによって低減されることが明らかとなった。ここで、トランジスタQ1及びQ2のデューティ比を0.5に固定し、負荷Ldの抵抗値を50Ωより十分大きくした低出力の場合に、キャパシタC1の有無によってトランジスタQ1及びQ2のスイッチング波形がどのように変わるかをシミュレーションした結果について説明する。 From the above explanation using FIG. 2, it has been clarified that the loss when the transistors Q1 and Q2 are turned on is reduced by the inductor L1, the diodes D1 and D2, and the capacitor C1. Here, in the case of a low output in which the duty ratio of the transistors Q1 and Q2 is fixed to 0.5 and the resistance value of the load Ld is sufficiently larger than 50Ω, how the switching waveforms of the transistors Q1 and Q2 change depending on the presence or absence of the capacitor C1. The result of simulating whether it changes to is explained.

図3は、実施形態1に係る交流電源装置1aにおけるスイッチング波形をシミュレーションして比較した波形図である。図3Aでは、キャパシタC1がない場合について、上段にトランジスタQ1のドレイン・ソース間のスイッチング電圧を示し、下段にインダクタL1の他端の電圧を示す。図3Bでは、キャパシタC1がある場合について、上段にトランジスタQ1のドレイン・ソース間のスイッチング電圧を示し、下段にインダクタL1の他端の電圧を示す。何れの波形図にあっても、横軸は時間(μs)を表し、縦軸は電圧(V)を表す。トランジスタQ2のスイッチング電圧の波形については、図3A及び3Bの上段に示す波形よりも半周期遅れたものとなる。 FIG. 3 is a waveform diagram comparing simulations of switching waveforms in the AC power supply device 1a according to the first embodiment. In FIG. 3A, when the capacitor C1 is not provided, the switching voltage between the drain and the source of the transistor Q1 is shown in the upper stage, and the voltage at the other end of the inductor L1 is shown in the lower stage. In FIG. 3B, when the capacitor C1 is present, the switching voltage between the drain and the source of the transistor Q1 is shown in the upper stage, and the voltage at the other end of the inductor L1 is shown in the lower stage. In any waveform diagram, the horizontal axis represents time (μs) and the vertical axis represents voltage (V). The waveform of the switching voltage of the transistor Q2 is delayed by half a cycle from the waveform shown in the upper part of FIGS. 3A and 3B.

図3Aの上段の図によれば、トランジスタQ1は、スイッチング電圧が低下しきらないうちにオンしており、スイッチング損失が生じている。一方、図3Bの上段の図によれば、トランジスタQ1は、スイッチング電圧が低下しきった後にオンしており、スイッチング損失が生じていない。図3A及び図3Bそれぞれの下段に示すように、キャパシタC1がない場合とある場合とでインダクタL1の他端の電圧波形に大きな違いは見られない。 According to the upper diagram of FIG. 3A, the transistor Q1 is turned on before the switching voltage is completely lowered, and a switching loss occurs. On the other hand, according to the upper diagram of FIG. 3B, the transistor Q1 is turned on after the switching voltage has completely dropped, and no switching loss has occurred. As shown in the lower part of each of FIGS. 3A and 3B, there is no significant difference in the voltage waveform at the other end of the inductor L1 between the case where the capacitor C1 is not provided and the case where the capacitor C1 is not provided.

以上のように本実施形態1によれば、両端に直流電圧が印加されるレグにおける2つのアームの接続点にインダクタL1の一端が接続されており、インダクタL1の他端とレグの一端及び他端との間に電圧クランプのためのダイオードD1及びD2が接続されている。更に、インダクタL1の他端と共通電位との間にキャパシタC1が接続されている。インダクタL1とキャパシタC1との共振周波数は、トランジスタQ1及びQ2のオン/オフ周波数の3倍より高い。即ち、キャパシタC1はスイッチング周波数の高調波の抑止を目的とするものではない。この構成により、トランジスタQ1及びQ2がオフからオンに遷移する前に、インダクタL1を介して流れる環流電流を確保して、トランジスタQ1及びQ2それぞれの出力の静電容量Cd1及びCd2をより多く放電させることができる。従って、比較的軽負荷の場合であっても、トランジスタQ1及びQ2であるスイッチング素子の損失の増大を抑制することが可能となる。 As described above, according to the first embodiment, one end of the inductor L1 is connected to the connection point of the two arms in the leg to which the DC voltage is applied to both ends, and the other end of the inductor L1, one end of the leg, and the like. Diodes D1 and D2 for voltage clamping are connected to the end. Further, the capacitor C1 is connected between the other end of the inductor L1 and the common potential. The resonance frequency between the inductor L1 and the capacitor C1 is higher than three times the on / off frequency of the transistors Q1 and Q2. That is, the capacitor C1 is not intended to suppress harmonics of the switching frequency. With this configuration, before the transistors Q1 and Q2 transition from off to on, the recirculation current flowing through the inductor L1 is secured, and the capacitances Cd1 and Cd2 of the outputs of the transistors Q1 and Q2, respectively, are discharged more. be able to. Therefore, even in the case of a relatively light load, it is possible to suppress an increase in the loss of the switching element which is the transistors Q1 and Q2.

また、実施形態1によれば、インダクタLr及びキャパシタCrによる共振回路がトランジスタQ1及びQ2のスイッチング周波数に共振するため、出力の高調波を抑制することができる。 Further, according to the first embodiment, since the resonance circuit by the inductor Lr and the capacitor Cr resonates with the switching frequency of the transistors Q1 and Q2, the harmonic of the output can be suppressed.

(実施形態2)
実施形態1は、D級アンプがアームを2つ直列に接続したレグを1つ備えるハーフブリッジの形態であるのに対し、実施形態2は、D級アンプがレグを2つ備えるフルブリッジの形態である。2つのレグの両端は、何れも直流電源DC1に接続されている。
(Embodiment 2)
The first embodiment is a half bridge in which the class D amplifier has one leg in which two arms are connected in series, whereas the second embodiment is a full bridge in which the class D amplifier has two legs. Is. Both ends of the two legs are both connected to the DC power supply DC1.

図4は、実施形態2に係る交流電源装置1bの構成例を示す回路図である。交流電源装置1aは、実施形態1の交流電源装置1aの構成に加えて、トランジスタQ3及びQ4それぞれを含むアームが2つ直列に接続された他のレグと、トランジスタQ3及びQ4の接続点に一端が接続されたインダクタL2と、該インダクタL2の他端にアノード及びカソードがそれぞれ接続されたダイオードD3およびD4と、ダイオードD4の両端に並列接続されたキャパシタC2とを更に備える。 FIG. 4 is a circuit diagram showing a configuration example of the AC power supply device 1b according to the second embodiment. In addition to the configuration of the AC power supply device 1a of the first embodiment, the AC power supply device 1a has one end to another leg in which two arms including the transistors Q3 and Q4 are connected in series and a connection point of the transistors Q3 and Q4. Further includes an inductor L2 to which the inductor L2 is connected, diodes D3 and D4 to which an anode and a cathode are connected to the other ends of the inductor L2, respectively, and a capacitor C2 connected in parallel to both ends of the diode D4.

ダイオードD3のカソードは各レグのプラス側の一端に接続されている。ダイオードD4のアノードは各レグの他端に接続されている。即ち、ダイオードD3及びD4それぞれは、インダクタL2の他端の電位を各レグの一端及び他端の電位にクランプするものである。ダイオードD3およびD4の接続点は、トランスT1の一次巻線の他端に接続されている。 The cathode of the diode D3 is connected to one end on the positive side of each leg. The anode of the diode D4 is connected to the other end of each leg. That is, each of the diodes D3 and D4 clamps the potential of the other end of the inductor L2 to the potential of one end and the other end of each leg. The connection points of the diodes D3 and D4 are connected to the other end of the primary winding of the transformer T1.

トランジスタQ3はドレインが直流電源DC1に接続されており、ソースがトランジスタQ4のドレイン及びインダクタL2の一端に接続されている。トランジスタQ4のソースは共通電位に接続されている。トランジスタQ1、Q2、Q3及びQ4それぞれのゲートには、制御部10bによって位相が制御される信号源S21、S22、S23及びS24が接続されている。その他、実施形態1に対応する箇所には同様の符号を付してその説明を省略する。 The drain of the transistor Q3 is connected to the DC power supply DC1, and the source is connected to the drain of the transistor Q4 and one end of the inductor L2. The source of the transistor Q4 is connected to a common potential. Signal sources S21, S22, S23 and S24 whose phase is controlled by the control unit 10b are connected to the gates of the transistors Q1, Q2, Q3 and Q4, respectively. In addition, the parts corresponding to the first embodiment are designated by the same reference numerals and the description thereof will be omitted.

信号源S21及びS22それぞれは、トランジスタQ1及びQ2を互いに逆位相でオン/オフさせる信号を出力する。信号源S23及びS24それぞれは、トランジスタQ3及びQ4を互いに逆位相でオン/オフさせる信号を出力する。制御部10bは、トランジスタQ1及びQ4それぞれがオン/オフする位相が互いにシフトするように信号源S21及びS24の位相を制御し、且つ、トランジスタQ2及びQ3それぞれがオン/オフする位相が互いにシフトするように信号源S22及びS23の位相を制御する。これにより、交流電源装置1bが出力する交流電力の大きさが制御される。即ち、交流電源装置1bは、いわゆる位相シフト方式のフルブリッジ型電源装置である。 Each of the signal sources S21 and S22 outputs a signal for turning on / off the transistors Q1 and Q2 in opposite phases. Each of the signal sources S23 and S24 outputs a signal for turning on / off the transistors Q3 and Q4 in opposite phases. The control unit 10b controls the phases of the signal sources S21 and S24 so that the phases on / off of the transistors Q1 and Q4 are shifted from each other, and the phases on which the transistors Q2 and Q3 are turned on / off are shifted to each other. In this way, the phases of the signal sources S22 and S23 are controlled. As a result, the magnitude of the AC power output by the AC power supply device 1b is controlled. That is, the AC power supply device 1b is a so-called phase shift type full bridge type power supply device.

交流電源装置1bは、トランジスタQ1及びQ4が同時にオンする時間が短く、且つトランジスタQ2及びQ3が同時にオンする時間が短くなるほど、出力電力が低下する。出力電力が最小に近い場合、トランジスタQ1及びQ3が略同相でオン/オフし、トランジスタQ2及びQ4が略同相でオン/オフする。このような場合であっても、トランジスタQ1、Q2、Q3及びQ4がオフからオンに遷移する前に、これらのトランジスタの出力の静電容量を十分に放電させることが可能である。以下では、交流電源装置1bの出力電力が最小に近い場合を例にして説明する。 In the AC power supply device 1b, the shorter the time that the transistors Q1 and Q4 are turned on at the same time and the shorter the time that the transistors Q2 and Q3 are turned on at the same time, the lower the output power. When the output power is close to the minimum, the transistors Q1 and Q3 are turned on / off in substantially in-phase, and the transistors Q2 and Q4 are turned on / off in substantially in-phase. Even in such a case, it is possible to sufficiently discharge the capacitance of the output of the transistors Q1, Q2, Q3 and Q4 before the transistors Q1, Q2, Q3 and Q4 transition from off to on. In the following, a case where the output power of the AC power supply device 1b is close to the minimum will be described as an example.

図5は、実施形態2に係る交流電源装置1bのモード遷移図である。図5では、トランジスタQ1、Q2、Q3及びQ4のオン/オフ状態の遷移に応じて、交流電源装置1bの状態をモード1からモード6までの6つのモードに分けて記載する。各モードにおける交流電源装置1bの構成のうち、インダクタLr及びキャパシタCrと、信号源S21、S22、S23及びS24と、制御部10bとの図示を省略する。交流電源装置1bは、図中の白抜き矢印の方向にモード遷移を繰り返す。 FIG. 5 is a mode transition diagram of the AC power supply device 1b according to the second embodiment. In FIG. 5, the state of the AC power supply device 1b is described by dividing it into six modes from mode 1 to mode 6 according to the transition of the on / off states of the transistors Q1, Q2, Q3 and Q4. Of the configurations of the AC power supply device 1b in each mode, the inductor Lr, the capacitor Cr, the signal sources S21, S22, S23 and S24, and the control unit 10b are not shown. The AC power supply device 1b repeats the mode transition in the direction of the white arrow in the figure.

トランジスタQ1、Q2、Q3及びQ4それぞれのドレイン・ソース間には、静電容量Cd1、Cd2、Cd3及びCd4が接続されているものとする。各トランジスタは、オン状態にあるものを「オン」と表記する。オフ状態にあるものは状態を表記しない。図中の破線は直流電源DC1との間で流れる電流を表し、一点鎖線は直流電源DC1に対して流れることがない還流電流を表す。 It is assumed that the capacitances Cd1, Cd2, Cd3 and Cd4 are connected between the drain sources of the transistors Q1, Q2, Q3 and Q4, respectively. For each transistor, the one in the on state is referred to as "on". Those that are in the off state do not indicate the state. The broken line in the figure represents the current flowing to and from the DC power supply DC1, and the alternate long and short dash line represents the reflux current that does not flow to the DC power supply DC1.

各モードにてトランジスタQ1及びQ2と、静電容量Cd1及びCd2と、ダイオードD1及びD2と、キャパシタC1とについて流れる電流は、実施形態1の図2に示すものと全く同様であるため、図面が煩雑となることを避けるために図示を省略する。即ち、図5には、各モードにてトランジスタQ3及びQ4と、静電容量Cd3及びCd4と、ダイオードD3及びD4と、キャパシタC2とについて流れる電流を表示する。これらの電流は、図2に示す電流と相似であるため、符号を置き換えるだけで図2と同様に説明される。よって、説明の一部を簡略化する。ここでもモード6の状態を起点として説明する。 Since the currents flowing through the transistors Q1 and Q2, the capacitances Cd1 and Cd2, the diodes D1 and D2, and the capacitor C1 in each mode are exactly the same as those shown in FIG. 2 of the first embodiment, the drawings are shown. Illustration is omitted to avoid complication. That is, FIG. 5 shows the currents flowing through the transistors Q3 and Q4, the capacitances Cd3 and Cd4, the diodes D3 and D4, and the capacitor C2 in each mode. Since these currents are similar to the currents shown in FIG. 2, they are described in the same manner as in FIG. 2 by simply replacing the reference numerals. Therefore, a part of the explanation will be simplified. Here, the state of mode 6 will be described as a starting point.

モード6では、トランジスタQ3がオンすることにより、インダクタL2に対し、直流電源DC1からトランジスタQ3及びキャパシタC2を介して電流が流れ始める。これにより、キャパシタC2が徐々に充電される。即ち、キャパシタC2が存在することによって、インダクタL2に電流を流すことができる。静電容量Cd4は、モード5にて充電しきれなかった分だけ、直流電源DC1からトランジスタQ3を介して流れ始めた電流によって急速に充電される。また、静電容量Cd3は、モード5にて放電しきれなかった分だけ、トランジスタQ3がオフからオンに遷移することによって急速に放電する。静電容量Cd4の充電電流及び静電容量Cd3の放電電流がトランジスタQ3の損失となる。本実施形態2では、これらによる損失が最小限に抑えられる。 In the mode 6, when the transistor Q3 is turned on, a current starts to flow from the DC power supply DC1 to the inductor L2 via the transistor Q3 and the capacitor C2. As a result, the capacitor C2 is gradually charged. That is, the presence of the capacitor C2 allows a current to flow through the inductor L2. The capacitance Cd4 is rapidly charged by the current that starts to flow from the DC power supply DC1 through the transistor Q3 by the amount that cannot be fully charged in the mode 5. Further, the capacitance Cd3 is rapidly discharged by the transition from the off to the on of the transistor Q3 by the amount that cannot be completely discharged in the mode 5. The charge current of the capacitance Cd4 and the discharge current of the capacitance Cd3 cause the loss of the transistor Q3. In the second embodiment, the loss due to these is minimized.

その後、キャパシタC2の充電と、静電容量Cd4の充電と、静電容量Cd3の放電とが完了した場合、交流電源装置1bはモード1に遷移する。モード1では、インダクタL2を流れる電流が、ダイオードD3及びトランジスタQ3を介して流れ続ける電流となる。即ち、ダイオードD3が存在することによって、インダクタL2を流れる電流が保持される。 After that, when the charging of the capacitor C2, the charging of the capacitance Cd4, and the discharging of the capacitance Cd3 are completed, the AC power supply device 1b transitions to the mode 1. In mode 1, the current flowing through the inductor L2 becomes a current that continues to flow through the diode D3 and the transistor Q3. That is, the presence of the diode D3 holds the current flowing through the inductor L2.

その後、トランジスタQ3がオフした場合、交流電源装置1bはモード2に遷移する。モード2では、インダクタL2を流れる電流は、一部が静電容量Cd4及びダイオードD3を介して直流電源DC1に流れる電流となる。これにより、静電容量Cd4が徐々に放電する。インダクタL2を流れる電流の他の一部は、ダイオードD3及び静電容量Cd3を流れる電流となる。これにより、静電容量Cd3が徐々に充電される。即ち、モード2にあっても、ダイオードD3が存在することによって、インダクタL2を流れる電流が保持される。更に、次のモード3にてトランジスタQ4がオンする前に、静電容量Cd4が放電して両端電圧が低下する。 After that, when the transistor Q3 is turned off, the AC power supply device 1b transitions to the mode 2. In the mode 2, a part of the current flowing through the inductor L2 is a current flowing through the DC power supply DC1 via the capacitance Cd4 and the diode D3. As a result, the capacitance Cd4 is gradually discharged. The other part of the current flowing through the inductor L2 is the current flowing through the diode D3 and the capacitance Cd3. As a result, the capacitance Cd3 is gradually charged. That is, even in the mode 2, the presence of the diode D3 holds the current flowing through the inductor L2. Further, before the transistor Q4 is turned on in the next mode 3, the capacitance Cd4 is discharged and the voltage across the ends drops.

その後、トランジスタQ4がオンした場合、交流電源装置1bはモード3に遷移する。モード3では、トランジスタQ4がオンすることにより、インダクタL2に対し、キャパシタC2の電圧が印加されて、モード2の場合とは逆向きの電流が流れ始める。これにより、キャパシタC2が徐々に放電する。即ち、キャパシタC2が存在することによって、インダクタL2に電流を流すことができる。静電容量Cd4は、モード2にて放電しきれなかった分だけ、トランジスタQ4がオフからオンに遷移することによって急速に放電する。また、静電容量Cd3は、モード2にて充電しきれなかった分だけ、直流電源DC1からトランジスタQ4を介して流れ始めた電流によって急速に充電される。静電容量Cd4の放電電流及び静電容量Cd3の充電電流がトランジスタQ4の損失となる。本実施形態2では、これらによる損失が最小限に抑えられる。 After that, when the transistor Q4 is turned on, the AC power supply device 1b transitions to the mode 3. In the mode 3, when the transistor Q4 is turned on, the voltage of the capacitor C2 is applied to the inductor L2, and a current in the opposite direction to that in the mode 2 starts to flow. As a result, the capacitor C2 is gradually discharged. That is, the presence of the capacitor C2 allows a current to flow through the inductor L2. The capacitance Cd4 is rapidly discharged by the transition from the off to the on of the transistor Q4 by the amount that cannot be completely discharged in the mode 2. Further, the capacitance Cd3 is rapidly charged by the current that starts to flow from the DC power supply DC1 via the transistor Q4 by the amount that cannot be fully charged in the mode 2. The discharge current of the capacitance Cd4 and the charge current of the capacitance Cd3 cause the loss of the transistor Q4. In the second embodiment, the loss due to these is minimized.

その後、キャパシタC2の放電と、静電容量Cd4の放電と、静電容量Cd3の充電とが完了した場合、交流電源装置1bはモード4に遷移する。モード4では、インダクタL2を流れる電流が、ダイオードD4及びトランジスタQ4を介して流れ続ける電流となる。即ち、ダイオードD4が存在することによって、インダクタL2を流れる電流が保持される。 After that, when the discharge of the capacitor C2, the discharge of the capacitance Cd4, and the charging of the capacitance Cd3 are completed, the AC power supply device 1b transitions to the mode 4. In the mode 4, the current flowing through the inductor L2 becomes a current that continues to flow through the diode D4 and the transistor Q4. That is, the presence of the diode D4 holds the current flowing through the inductor L2.

その後、トランジスタQ4がオフした場合、交流電源装置1bはモード5に遷移する。モード5では、インダクタL2を流れる電流は、一部が静電容量Cd3及びダイオードD4を介して直流電源DC1に流れる電流となる。これにより、静電容量Cd3が徐々に放電する。インダクタL2を流れる電流の他の一部は、ダイオードD4及び静電容量Cd4を流れる電流となる。これにより、静電容量Cd4が徐々に充電される。即ち、モード5にあっても、ダイオードD4が存在することによって、インダクタL2を流れる電流が保持される。更に、次のモード6にてトランジスタQ3がオンする前に、静電容量Cd3が放電して両端電圧が低下する。 After that, when the transistor Q4 is turned off, the AC power supply device 1b transitions to the mode 5. In the mode 5, a part of the current flowing through the inductor L2 is a current flowing through the DC power supply DC1 via the capacitance Cd3 and the diode D4. As a result, the capacitance Cd3 is gradually discharged. The other part of the current flowing through the inductor L2 is the current flowing through the diode D4 and the capacitance Cd4. As a result, the capacitance Cd4 is gradually charged. That is, even in the mode 5, the presence of the diode D4 keeps the current flowing through the inductor L2. Further, before the transistor Q3 is turned on in the next mode 6, the capacitance Cd3 is discharged and the voltage across the ends drops.

以上の図5を用いた説明により、トランジスタQ3及びQ4それぞれがオンするときの損失が、インダクタL2とダイオードD3及びD4とキャパシタC2とによって低減されることが明らかとなった。ここで、出力電力が0Wの場合に、キャパシタC1の有無によってトランジスタQ1及びQ2のスイッチング波形がどのように変わるかをシミュレーションした結果について説明する。キャパシタC2の有無によってトランジスタQ3及びQ4のスイッチング波形がどのように変わるかをシミュレーションした結果についても同様である。 From the above explanation using FIG. 5, it has been clarified that the loss when the transistors Q3 and Q4 are turned on is reduced by the inductor L2, the diodes D3 and D4, and the capacitor C2. Here, when the output power is 0 W, the result of simulating how the switching waveforms of the transistors Q1 and Q2 change depending on the presence or absence of the capacitor C1 will be described. The same applies to the result of simulating how the switching waveforms of the transistors Q3 and Q4 change depending on the presence or absence of the capacitor C2.

図6は、実施形態2に係る交流電源装置1bにおけるスイッチング波形をシミュレーションして比較した第1の波形図である。図6Aでは、キャパシタC1がない場合について、トランジスタQ1のドレイン・ソース間のスイッチング電圧を示す。図6Bでは、キャパシタC1がある場合について、トランジスタQ1のドレイン・ソース間のスイッチング電圧を示す。何れの波形図にあっても、横軸は時間(t)を表し、縦軸は電圧(V)を表す。トランジスタQ2のスイッチング電圧の波形については、図6A及び6Bに示す波形よりも半周期遅れたものとなる。 FIG. 6 is a first waveform diagram in which switching waveforms in the AC power supply device 1b according to the second embodiment are simulated and compared. FIG. 6A shows the switching voltage between the drain and the source of the transistor Q1 in the case where the capacitor C1 is not provided. FIG. 6B shows the switching voltage between the drain and the source of the transistor Q1 in the case where the capacitor C1 is present. In any waveform diagram, the horizontal axis represents time (t) and the vertical axis represents voltage (V). The waveform of the switching voltage of the transistor Q2 is delayed by half a cycle from the waveforms shown in FIGS. 6A and 6B.

図6Aによれば、トランジスタQ1又はQ2は、スイッチング電圧が低下する前にオンしており、スイッチング損失が比較的大きい。一方、図6Bによれば、トランジスタQ1又はQ2は、スイッチング電圧が半ば低下した後にオンしており、スイッチング損失が比較的小さい。 According to FIG. 6A, the transistors Q1 or Q2 are turned on before the switching voltage drops, and the switching loss is relatively large. On the other hand, according to FIG. 6B, the transistors Q1 or Q2 are turned on after the switching voltage drops halfway, and the switching loss is relatively small.

次に、インダクタL1及びキャパシタC1によるLC共振周波数が、トランジスタQ1及びQ2のスイッチング波形に与える影響について説明する。インダクタL2及びキャパシタC2によるLC共振周波数が、トランジスタQ3及びQ3のスイッチング波形に与える影響についても同様である。 Next, the influence of the LC resonance frequency of the inductor L1 and the capacitor C1 on the switching waveforms of the transistors Q1 and Q2 will be described. The same applies to the influence of the LC resonance frequency of the inductor L2 and the capacitor C2 on the switching waveforms of the transistors Q3 and Q3.

図7は、実施形態2に係る交流電源装置におけるスイッチング波形をシミュレーションして比較した第2の波形図である。図7A、図7B、図7C及び図7Dのそれぞれでは、LC共振周波数が22.5MHz、15.9MHz、11.3MHz及び7.12MHzの場合について、トランジスタQ1のドレイン・ソース間のスイッチング電圧を示す。何れの波形図にあっても、横軸は時間(μs)を表し、縦軸は電圧(V)を表す。トランジスタQ2のスイッチング電圧の波形については、図7A~7Dに示す波形よりも半周期遅れたものとなる。 FIG. 7 is a second waveform diagram in which switching waveforms in the AC power supply device according to the second embodiment are simulated and compared. 7A, 7B, 7C and 7D show the switching voltage between the drain and source of the transistor Q1 when the LC resonance frequencies are 22.5 MHz, 15.9 MHz, 11.3 MHz and 7.12 MHz, respectively. .. In any waveform diagram, the horizontal axis represents time (μs) and the vertical axis represents voltage (V). The waveform of the switching voltage of the transistor Q2 is delayed by half a cycle from the waveforms shown in FIGS. 7A to 7D.

LC共振周波数がスイッチング周波数(3.2MHz)の約7倍である図7Aの場合と、約5倍である図7Bの場合とでは、スイッチング電圧が低下しきる前にトランジスタQ1がオンしており、スイッチング損失が比較的大きい。LC共振周波数がスイッチング周波数の約3.5倍である図7Cの場合と、約2.2倍である図7Dの場合とでは、スイッチング電圧が低下しきった後でトランジスタQ1がオンしており、スイッチング損失が比較的小さい。但し、図7Dの場合は、図7Cの場合と比較して出力電圧の波形に大きな歪みが生じることが確認されている。このように、LC共振周波数が低くなるに連れて損失は小さくなるが、出力電圧の波形に生じる歪みが大きくなる傾向がある。よって、インダクタL1及びキャパシタC1によるLC共振周波数は、スイッチング周波数の3倍以上であることが好ましい。より好ましくは、3倍から5倍程度である。 In the case of FIG. 7A where the LC resonance frequency is about 7 times the switching frequency (3.2 MHz) and the case of FIG. 7B where the LC resonance frequency is about 5 times, the transistor Q1 is turned on before the switching voltage is completely reduced. The switching loss is relatively large. In the case of FIG. 7C in which the LC resonance frequency is about 3.5 times the switching frequency and the case of FIG. 7D in which the LC resonance frequency is about 2.2 times, the transistor Q1 is turned on after the switching voltage has completely dropped. Switching loss is relatively small. However, in the case of FIG. 7D, it has been confirmed that a large distortion occurs in the waveform of the output voltage as compared with the case of FIG. 7C. As described above, the loss tends to decrease as the LC resonance frequency decreases, but the distortion that occurs in the waveform of the output voltage tends to increase. Therefore, the LC resonance frequency due to the inductor L1 and the capacitor C1 is preferably 3 times or more the switching frequency. More preferably, it is about 3 to 5 times.

以上のように本実施形態2によれば、2つのレグが同様の構成であるため、ハーフブリッジの場合と同様に、トランジスタQ1及びQ2がオフからオンに遷移する前に、インダクタL1を介して流れる還流電流を確保して、トランジスタQ1及びQ2それぞれの出力の静電容量Cd1及びCd2をより多く放電させることができる。 As described above, according to the second embodiment, since the two legs have the same configuration, the transistors Q1 and Q2 pass through the inductor L1 before transitioning from off to on, as in the case of the half bridge. It is possible to secure the flowing return current and discharge more of the capacitances Cd1 and Cd2 of the outputs of the transistors Q1 and Q2, respectively.

また、実施形態2によれば、フルブリッジ回路の一方のレグ及び他方のレグの斜めに対向するアームに含まれるトランジスタQ1とQ4(及びQ2とQ3)がオン/オフする位相をシフトさせて出力電力を制御する。この構成にて出力電力を低下させた場合であっても、トランジスタQ1及びQ2がオフからオンに遷移する前に、インダクタL1を介して流れる還流電流を確保して、トランジスタQ1及びQ2それぞれの出力の静電容量Cd1及びCd2をより多く放電させることができる。同様に、トランジスタQ3及びQ4がオフからオンに遷移する前に、インダクタL2を介して流れる還流電流を確保して、トランジスタQ3及びQ4それぞれの出力の静電容量Cd3及びCd4をより多く放電させることができる。 Further, according to the second embodiment, the phases of the transistors Q1 and Q4 (and Q2 and Q3) included in the diagonally opposed arms of one leg and the other leg of the full bridge circuit are shifted and output. Control power. Even when the output power is reduced in this configuration, the return current flowing through the inductor L1 is secured before the transistors Q1 and Q2 transition from off to on, and the outputs of the transistors Q1 and Q2 are respectively output. The capacitances Cd1 and Cd2 can be discharged more. Similarly, before the transistors Q3 and Q4 transition from off to on, the reflux current flowing through the inductor L2 is secured to discharge more of the capacitances Cd3 and Cd4 of the outputs of the transistors Q3 and Q4, respectively. Can be done.

今回開示された実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上述した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。また、各実施形態で記載されている技術的特徴は、お互いに組み合わせることが可能である。 The embodiments disclosed this time should be considered to be exemplary in all respects and not restrictive. The scope of the present invention is indicated by the scope of claims, not the above-mentioned meaning, and is intended to include all modifications within the meaning and scope equivalent to the scope of claims. In addition, the technical features described in each embodiment can be combined with each other.

1a、1b 交流電源装置
10a、10b 制御部
C1、C2、Cr、Cf キャパシタ
Cd1、Cd2、Cd3、Cd4 静電容量
D1、D2、D3、D4 ダイオード
DC1 直流電源
L1、L2、Lr、Lf インダクタ
Ld 負荷
Q1、Q2、Q3、Q4 トランジスタ
S11、S12、S21、S22、S23、S24 信号源
T1 トランス
1a, 1b AC power supply 10a, 10b Control unit C1, C2, Cr, Cf Capacitor Cd1, Cd2, Cd3, Cd4 Capacitance D1, D2, D3, D4 Diode DC1 DC power supply L1, L2, Lr, Lf Inductor Ld Load Q1, Q2, Q3, Q4 Transistors S11, S12, S21, S22, S23, S24 Signal Source T1 Transformer

Claims (4)

スイッチング素子を含むアームが2つ直列に接続されて両端に直流電圧が印加されるレグを備え、前記直流電圧を交流電圧に変換する交流電源装置であって、
2つの前記アームの接続点に対して一端が接続されたインダクタと、
該インダクタの他端の電位を前記レグの一端及び他端それぞれの電位にクランプする2つのダイオードと、
前記インダクタの他端に対して一端が接続されており、他端が所定の電位に接続されたキャパシタと
を備え、
前記インダクタ及び前記キャパシタによる共振周波数は、前記スイッチング素子のオン/オフ周波数の3倍より高い交流電源装置。
An AC power supply device in which two arms including a switching element are connected in series and a leg to which a DC voltage is applied is provided at both ends, and the DC voltage is converted into an AC voltage.
An inductor with one end connected to the connection points of the two arms,
Two diodes that clamp the potential of the other end of the inductor to the potentials of one end and the other end of the leg,
One end is connected to the other end of the inductor, and the other end is provided with a capacitor connected to a predetermined potential.
An AC power supply device in which the resonance frequency of the inductor and the capacitor is higher than three times the on / off frequency of the switching element.
前記レグ、前記インダクタ、前記2つのダイオード及び前記キャパシタの組を2組備える請求項1に記載の交流電源装置。 The AC power supply device according to claim 1, further comprising two sets of the leg, the inductor, the two diodes, and the capacitor. 一方のレグのハイサイドのアームに含まれるスイッチング素子及び他方のレグのロウサイドのアームに含まれるスイッチング素子がオン/オフする位相を互いにシフトさせることにより、出力する交流電力を制御する制御部を更に備える
請求項2に記載の交流電源装置。
A control unit that controls the output AC power by shifting the on / off phases of the switching element included in the high-side arm of one leg and the switching element included in the low-side arm of the other leg is further added. The AC power supply device according to claim 2.
一の前記インダクタより後段に、前記スイッチング素子のオン/オフ周波数に共振する直列共振回路を更に備える
請求項1から請求項3の何れか1項に記載の交流電源装置。
The AC power supply device according to any one of claims 1 to 3, further comprising a series resonance circuit that resonates with the on / off frequency of the switching element after the inductor.
JP2020217527A 2020-12-25 2020-12-25 Ac power supply device Pending JP2022102661A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020217527A JP2022102661A (en) 2020-12-25 2020-12-25 Ac power supply device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020217527A JP2022102661A (en) 2020-12-25 2020-12-25 Ac power supply device

Publications (1)

Publication Number Publication Date
JP2022102661A true JP2022102661A (en) 2022-07-07

Family

ID=82273502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020217527A Pending JP2022102661A (en) 2020-12-25 2020-12-25 Ac power supply device

Country Status (1)

Country Link
JP (1) JP2022102661A (en)

Similar Documents

Publication Publication Date Title
CN111684700B (en) Power converter with wide DC voltage range
JP6496329B2 (en) Power supply circuit incorporating a transformer to combine power amplifier output and load voltage clamp circuit isolation
JP6477220B2 (en) Resonant converter and switching power supply
Nguyen et al. A modified single-phase quasi-Z-source AC–AC converter
KR101217372B1 (en) An inverter circuit for current resonance electric discharge lamp
CN109690951B (en) Gate driving circuit for power conversion device
US8243476B2 (en) HEMT/GaN half-bridge circuit
US8018279B2 (en) Class D amplifier circuit with bi-directional power switch
WO2018159437A1 (en) Dc-dc converter
US7944714B2 (en) Zero voltage switching high-frequency inverter
TW201308853A (en) Clamp circuits for power converters
JP2012100525A (en) Forward-flyback power supply using inductor in transformer primary, and method of using the same
JP4653370B2 (en) Power supply with inverter
CN113839558A (en) Conversion device
JP5732431B2 (en) Series resonant converter system
US11973419B2 (en) Inverter circuit and method, for example for use in power factor correction
JP2022102661A (en) Ac power supply device
JP2014192812A (en) Power supply circuit
KR20200024491A (en) New Phase-Shifted Full-Bridge DC-DC Converter Using Center-Tapped Clamp Circuit
Nagata et al. The phase-controlled class-D ZVS inverter with current protection
EP1460752A1 (en) A parallel feed-forward compensating type power factor correction circuit for a three-phase power source
JP2014068491A (en) Resonance type dc-dc converter
Kouchaki et al. Design of a high frequency 3-phase 3-level hybrid active-npc inverter
JP2016144277A (en) Inverter device
JP6790324B2 (en) High frequency power supply