JP2022089162A - グラフィック処理ユニットロング命令トレースを生成するための方法および装置 - Google Patents

グラフィック処理ユニットロング命令トレースを生成するための方法および装置 Download PDF

Info

Publication number
JP2022089162A
JP2022089162A JP2021179495A JP2021179495A JP2022089162A JP 2022089162 A JP2022089162 A JP 2022089162A JP 2021179495 A JP2021179495 A JP 2021179495A JP 2021179495 A JP2021179495 A JP 2021179495A JP 2022089162 A JP2022089162 A JP 2022089162A
Authority
JP
Japan
Prior art keywords
gpu
routine
register
hardware thread
kernel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021179495A
Other languages
English (en)
Inventor
レヴィット－グレヴィチ コンスタンティン
Levit-Gurevich Konstantin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2022089162A publication Critical patent/JP2022089162A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • G06F9/505—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering the load
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3409—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment
    • G06F11/3433—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment for load management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/362—Software debugging
    • G06F11/3632—Software debugging of specific synchronisation aspects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G06F9/3851—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution from multiple instruction streams, e.g. multistreaming
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3877—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
    • G06F9/3887—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units controlled by a single instruction for multiple data lanes [SIMD]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
    • G06F9/3888—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units controlled by a single instruction for multiple threads [SIMT] in parallel
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/54—Interprogram communication
    • G06F9/541—Interprogram communication via adapters, e.g. between incompatible applications
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/20—Processor architectures; Processor configuration, e.g. pipelining

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Debugging And Monitoring (AREA)
  • Image Generation (AREA)

Abstract

【課題】グラフィック処理ユニット（ＧＰＵ）ロング命令トレースを生成する方法、装置、システムおよび製造物品が開示される。【解決手段】例示的な装置は、少なくとも１つのメモリと、少なくとも１つのプロセッサと、を含み、少なくとも１つのプロセッサは、命令を実行して、少なくとも、ＧＰＵによって実行される第２のルーチンの識別子に基づいて第１のルーチンを識別することであって、第１のルーチンは、第２のルーチンのエミュレーションに基づく、識別することと、ＧＰＵのＧＰＵ状態の第１の値を判定する第１のルーチンを実行することであって、第１のルーチンは、（ｉ）第２のルーチンに関連付けられた第１の引数と、（ｉｉ）第１のーチンを実行する前のＧＰＵ状態の第２の値に対応する第２の引数と、を有する、実行することと、ＧＰＵ状態の第１の値に基づいてＧＰＵのワークロードを制御することと、を行う。【選択図】図１

Description

本開示は、一般に、コンピュータに関し、より詳細には、グラフィック処理ユニットロング命令トレースを生成するための方法および装置に関係する。
ソフトウェア開発者は、可能な限り効率的に実行できるコードを開発しようとする。コード実行をより良く理解するために、例えば、実行時間、メモリ消費などのような異なるコード実行統計を測定するためにプロファイリングが使用される。いくつかの例では、プロファイリングは、プロファイリング命令をコードに挿入することによって実装される。このようなプロファイリング命令は、コード実行に関する情報を記憶し、分析するために使用することができる。
例示的なグラフィック処理ユニットロング命令トレース（ＧＬＩＴ）エンジンがプロファイリング命令を、例示的なグラフィック処理ユニット（ＧＰＵ）によって実行される例示的なＧＰＵカーネルに挿入するブロック図である。
図１のＧＰＵの例示的な部分の例示的な実装の図である。
例示的な長命令トレースの例示的なフォーマットを示す。
図１のＧＬＩＴエンジンの例示的な実装のブロック図である。
図１の例示的なＧＰＵおよび／または図２の例示的なＧＰＵ部分を実装して、例示的な実行ユニットのハードウェアスレッドの動作を制御することができる例示的なシステムの図である。
図１の例示的なＧＰＵおよび／または図２の例示的なＧＰＵ部分に対する例示的なＧＰＵロング命令トレースの図である。
図６のＧＬＩＴを生成および分析するための例示的なシステムの図である。
図６のＧＬＩＴをエミュレートおよび分析するための例示的なシステムの図である。
例示的なカーネルおよび例示的な計装カーネルを示す。
図９の例示的な計装カーネルの実行をエミュレートするための例示的なワークフローの図である。
図９の例示的な計装カーネルの実行をエミュレートするための例示的なソースコードを示す。
例示的なソフトウェアスレッドの実行をエミュレートするための例示的なソースコードを示す。
例示的な計装ソフトウェアスレッドの実行をエミュレートするための例示的なソースコードを示す。
エミュレーションルーチンを実装するための例示的なソースコードを示す。
図１の例示的なＧＰＵおよび／または図２の例示的なＧＰＵ部分の動作を改善するために、図１および／または図４のＧＬＩＴエンジンを実装するように実行され得る機械可読命令を表すフローチャートである。
１つ以上の例示的なＧＬＩＴをエミュレートするために、図１および／または図４のＧＬＩＴエンジンを実装するように実行され得る機械可読命令を表すフローチャートである。
図１の例示的なＧＰＵおよび／または図２の例示的なＧＰＵ部分の動作を改善するために、図１および／または図４のＧＬＩＴエンジンを実装するように実行され得る機械可読命令を表す別のフローチャートである。
図１および／または図４の例示的なＧＬＩＴエンジンを実装するために、図１１～１７の機械可読命令を実行するように構造化された例示的な処理プラットフォームのブロック図である。
消費者（例えば、ライセンス許諾、販売および／または使用のため）、小売業者（例えば、販売、再販売、ライセンス許諾および／またはサブライセンス許諾のため）、および／またはオリジナル機器製造業者（ＯＥＭ）（例えば、小売業者に分配される、および／または、顧客に直接販売される製品に含めるため）などのクライアントデバイスにソフトウェア（例えば、図１１～１７の例示的なコンピュータ可読命令に対応するソフトウェア）を分配するための例示的なソフトウェア分配プラットフォームのブロック図である。
数字は、縮尺通りではない。一般に、同一の参照番号は、図面および添付の書面による説明の全体を通じて、同一または類似の部分を指すために使用される。本明細書で使用される場合、接続参照（例えば、取り付け、結合、接続、および接合）は、他に示されない限り、接続参照によって参照される要素間の中間部材および／またはそれらの要素間の相対的移動を含んでもよい。このように、接続参照は、必ずしも２つの要素が直接接続されている、および／または、互いに固定された関係にあるとは推論しない。
特に明記しない限り、「第１」、「第２」、「第３」などの記述子は、優先権、物理的順序、リスト内の配置、および／または何らかの順序の意味を補足または他の方法で示すことなく、開示された例を理解しやすくするために要素を区別するためのラベルおよび／または任意の名称としてのみ使用される。いくつかの例では、記述子「第１」は、発明を実施するための形態において要素を指すために使用されてもよいが、同じ要素は、「第２」、「第３」などの異なる記述子を用いて請求項では呼ばれることがある。そのような場合では、このような記述子は、例えば、他の方法で同じ名前を共有する可能性があるこれらの要素を区別的に識別するためだけに使用されると理解されたい。
開発者は、中央処理ユニット（ＣＰＵ）などのプロセッサ上で所望のタスクを実行するために、最も計算効率の良い機械可読コードを作成したい。場合によっては、開発者は、ＣＰＵのための機械可読コードを作成し、ＬＩＴ（Ｌｏｎｇ Ｉｎｓｔｒｕｃｔｉｏｎ Ｔｒａｃｅ、ロング命令トレース）を実行するＣＰＵシミュレータを用いて、機械可読コードの効率を分析する。ＬＩＴは、ＣＰＵのアーキテクチャ状態のスナップショットである。アーキテクチャ状態は、システムメモリの状態を含んでもよく、システムメモリは、ＣＰＵに関連付けられたメモリレジスタの値を含んでもよい。そのようなＬＩＴによっては、ダイレクトメモリアクセス（ＤＭＡ）トラフィックなどのシステムイベントをシミュレートするために必要なシステム割り込みのリストを含むことがある。ＬＩＴによっては、ユーザおよび／またはカーネル命令の実行に応答して、システムメモリの全体のスナップショットを含む。
開発者は、ＣＰＵカーネルを開発し、プロファイラおよび／またはプロファイリングシステムを使用して、ＣＰＵカーネルの動作統計（例えば、動作パラメータ、パフォーマンス統計など）を収集し、ＣＰＵによって実行されるＣＰＵカーネルの効率のより良い理解を得ることができる。プロファイラは、ＣＰＵカーネルに追加の命令を挿入して、このような動作統計を収集する。このようなプロファイラおよび／またはプロファイリングシステムを使用して、ＣＰＵの利用率を判定することができる。このようなプロファイラおよび／またはプロファイリングシステムは、ＣＰＵ上で動作するオペレーティングシステムが、ＣＰＵのコアおよびスレッドの各々についてＣＰＵ利用率の可視性を提供するので、ＣＰＵの利用率を判定することができる。開発者は、このようなＬＩＴおよび／またはプロファイリング技術を、グラフィック処理ユニット（ＧＰＵ）などの代替タイプのプロセッサに利用することができないことがある。
ＧＰＵは、バッファのコンテンツを修正するための命令を実行する電子回路である。典型的には、バッファは、ディスプレイデバイス（例えば、モニタ、タッチスクリーンなど）に情報を出力するために使用されるフレームバッファである。近年、ＧＰＵは、出力画像の生成に必ずしも関係しないタスクに使用されている。
ＧＰＵは、一般にカーネル、計算カーネル、シェーダと呼ばれる命令パッケージを実行する。カーネルという用語は、例えば、ＯｐｅｎＣＬ（Ｏｐｅｎ Ｃｏｍｐｕｔｉｎｇ Ｌａｎｇｕａｇｅ）タスク、メディアタスクのためのＣなどの汎用計算タスクに使用される。典型的に、シェーダという用語は、カーネルがＤｉｒｅｃｔＸ、ＯｐｅｎＧＬ（Ｏｐｅｎ Ｇｒａｐｈｉｃｓ Ｌｉｂｒａｒｙ）タスク、ピクセルシェーダ／シェーディングタスク、頂点シェーダ／シェーディングタスクなどのグラフィック関係タスクに使用されるときに使用される。本明細書で開示されている例示的なアプローチはカーネルという用語を使用するが、このようなアプローチはシェーダを使用するのと同じくらい適している。このようなカーネルは、複数回繰り返されるプログラムの内部ループに概ね対応する。本明細書で使用される場合、ＧＰＵカーネルは、バイナリ形式のカーネルを指す。ＧＰＵプログラマは、ＨＬＳＬ（Ｈｉｇｈ－Ｌｅｖｅｌ Ｓｈａｄｅｒ Ｌａｎｇｕａｇｅ）、ＯｐｅｎＣＬなどのハイレベルプログラミング言語でカーネル／シェーダを開発し、次いで、コードをカーネルのバイナリバージョンにコンパイルし、それがＧＰＵによって実行される。本明細書に開示される例示的なアプローチは、カーネルのバイナリバージョンに適用される。
ＣＰＵ開発者と同様に、ＧＰＵ開発者も、ＧＰＵ上で所望のタスクを実行するために、最も計算効率の良い機械可読コードを作成することを望んでいる。しかしながら、プロファイラおよび／またはプロファイリングシステムは、ＧＰＵ開発者が、それらの機械可読コードを分析するのに効率的ではないことがある。ＣＰＵ上で動作しているオペレーティングシステムを有するＣＰＵとは異なり、ＧＰＵは、ＧＰＵ上で動作しているオペレーティングシステム有さないため、ＧＰＵは、ＧＰＵが、ＧＰＵの実行ユニットおよびハードウェアスレッドの粒度で、ビジーおよびアイドル時間間隔、カーネルの実行に応答したレジスタの値などの動作統計を測定するための能力をＧＰＵ上に有していない。ＧＰＵデバイスベンダによっては、ＧＰＵプロファイリングツールを提供しているが、このようなツールは限られており、ＧＰＵ実行の性能を損なうことなく、各特定のＧＰＵ命令のレベルでＧＰＵワークロードの複雑な分析を動的に適用するには効率的ではない。
本明細書に開示された例は、ＧＰＵロング命令トレース（ＧＬＩＴ）を生成および分析することによって、ＧＰＵ動作の改善を識別するために使用され得るＧＰＵプロファイリングを改善する。いくつかの開示された例では、ＧＬＩＴは、ＧＰＵが計装カーネル（例えば、計装ＧＰＵカーネル）を実行することに応答して、ＧＰＵの状態（例えば、ＧＰＵ状態）を捕捉する。本明細書に開示されたいくつかの例は、ＧＬＩＴの分析に基づいてＧＰＵの動作パラメータを測定し、測定された動作パラメータに基づいてＧＰＵの動作を調整するかどうかを判定することによって、ＧＰＵの動作を改善する。いくつかの開示された例では、ＣＰＵなどのプロセッサは、ＧＰＵ状態、実行時間パラメータ、ビジー時間パラメータ、アイドル時間パラメータ、占有時間パラメータ、またはＧＬＩＴに基づく利用率パラメータのうちの少なくとも１つを含む、ＧＰＵに関連付けられた１つ以上の動作パラメータ（例えば、動作統計、性能統計など）を判定することができる。
本明細書で使用される場合、計装カーネルとは、実行されたとき、カーネルの実行を統計的に測定および／または監視するハードウェアによって実行されるプロファイリングおよび／またはトレース命令を含むカーネルを指す。本明細書で使用される場合、ＧＰＵ状態とは、汎用レジスタファイル（ＧＲＦ）に記憶された１つ以上の第１の値、および／またはＧＰＵのハードウェアスレッドに関連付けられたアーキテクチャレジスタファイル（ＡＲＦ）に記憶された１つ以上の第２の値を指す。例えば、ＧＰＵは、複数の第１のレジスタを含むＧＲＦと、複数の第２のレジスタを含むＡＲＦとを有するハードウェアスレッドを有することができる。このような例では、ＧＲＦレジスタの第１のものの第１の値は第１のＧＰＵ状態であってもよく、ＡＲＦレジスタの第１のものの第１の値は第２のＧＰＵ状態であってもよいなどである。
本明細書で使用される場合、ＧＰＵの実行時間は、ＧＰＵのハードウェアスレッド、および／または、より一般的には、ＧＰＵがカーネル（例えば、計装カーネル）を実行するために使用する時間間隔、時間継続時間などを指す。本明細書で使用される場合、ＧＰＵのビジー時間とは、ＧＰＵのハードウェアスレッドが計算タスクを実行するのにビジーであるときの、時間間隔、時間継続時間などを指す。本明細書で使用される場合、ＧＰＵのアイドル時間は、ＧＰＵのハードウェアスレッドが計算タスクを実行していないときの時間間隔、時間継続時間などを指す。本明細書で使用される場合、ＧＰＵの占有は、１つ以上の計算タスクの実行中に、ＧＰＵの実行ユニットおよび／またはハードウェアスレッドに関連付けられたビジーおよび／またはアイドル時間間隔のセットを指す。本明細書で使用される場合、ＧＰＵの利用率は、１つ以上の計算タスクの実行に関連付けられたビジー時間および合計時間の比率を指す。
いくつかの開示された例では、ＣＰＵは、カーネルの実行に関連付けられた１つ以上の動作パラメータに対応する情報を収集するために、追加の命令をカーネルに挿入する。追加の命令は、ＧＬＩＴを生成するようにＧＰＵに指示するためのプロファイリング命令を含み、これは、ハードウェアスレッド識別子（ＴＩＤ）、ハードウェアスレッドのＧＰＵ状態、ＧＰＵ命令を識別するためのオペコード、ＧＰＵ命令のタイプ（例えば、「ｒｅａｄ ＳＥＮＤ」または ＥＯＴ（Ｅｎｄ－ｏｆ－Ｔｈｒｅａｄ）命令）、カーネルの実行の開始および／または終了時間に関連付けられたタイムスタンプ、および／またはそれらの組み合わせを含むことができる。例えば、ＧＰＵが追加命令を含むカーネルを実行するときに、ＧＰＵは、（ｉ）カーネルを実行する前のＧＲＦレジスタの第１の値、（ｉｉ）ＧＬＩＴにおいてカーネルを実行した後のＧＲＦレジスタの第２の値、および／または（ｉｉｉ）カーネルを実行したハードウェアスレッドに対応するハードウェアスレッド識別子を記憶することができる。ＧＰＵは、ＧＬＩＴをメモリにおけるトレースバッファに記憶することができる。
いくつかの開示された例では、ＣＰＵは、トレースバッファからＧＬＩＴを取得し、ＧＰＵ分析のためにＧＬＩＴをリプレイすることができる。例えば、ＣＰＵは、ＧＲＦレジスタの第１の値および／または第２の値に基づいてカーネルの実行をエミュレートすることができる。いくつかの例では、ＣＰＵは、カーネルのエミュレートされた実行からの出力データをＧＰＵプロファイリングツールに提供して、ＧＰＵに関連付けられた１つ以上の動作パラメータを判定するために、コールバックルーチンを登録（例えば、ソフトウェアアプリケーション、オペレーティングシステム（ＯＳ）および／またはその組み合わせを用いて登録）することができる。有利には、ＧＰＵプロファイリングツールを利用して、ＧＰＵによって実行されるカーネルの効率を判定してもよい。例えば、ＧＰＵプロファイリングツールは、ＧＰＵが、１つ以上の動作パラメータに基づいて、追加の計算タスク、より少ない追加の計算タスクなどを実行することができることを判定してもよく、したがって、カーネル、および／または、より一般的には、ＧＰＵの動作、ＣＰＵの動作のスケジューリングなどの改善を識別してもよい。
図１は、例示的なＧＰＵロング命令トレース（ＧＬＩＴ）エンジン１０２を含む例示的なシステム１００を示すブロック図であり、ＧＬＩＴエンジン１０２は、例示的なプロファイリング命令１０４Ａ～１０４Ｃを第１の例示的なカーネル１０６に挿入して、第２の例示的なカーネル１０８を生成する。この例では、第１のカーネル１０６は、例示的なＧＰＵ１１０によって実行されるＧＰＵカーネルである。この例では、第２のカーネル１０８は、計装カーネル（例えば、計装ＧＰＵカーネル）である。代替的には、第１のカーネル１０６は、ニューラルネットワークプロセッサ、視覚処理ユニット（ＶＰＵ）などによって実行されるカーネルのような、他のタイプのカーネルであってもよい。
ＧＰＵ１１０は、スライス（例えば、ＧＰＵスライス）に配置された複数の実行ユニットによって実装されてもよい。例えば、ＧＰＵ１１０は、複数のスライス（例えば、３スライス、６スライス、１２スライスなど）によって実装されてもよい。ＧＰＵスライス２００の例示的な実装が、図２の例示的な例に示されている。図２を参照すると、ＧＰＵスライス２００は、３つの例示的なサブスライス２０２および２４の例示的な実行ユニット２０４を含む。この例では、サブスライス２０２の各々は、８つの実行ユニット２０４を含む。実行ユニット２０４は、３次元（３Ｄ）シェーダ、メディア、および汎用処理グラフィック処理ユニット（ＧＰＧＰＵ）カーネルの実行に使用される独立した計算ユニットである。例えば、実行ユニット２０４は、ＳＩＭＤ（ｍｕｌｔｉ－ｉｓｓｕｅ ｓｉｎｇｌｅ ｉｎｓｔｒｕｃｔｉｏｎ， ｍｕｌｔｉｐｌｅ ｄａｔａ）動作を実行することができるマルチスレッドハードウェアで実装されてもよい。この例では、実行ユニット２０４の各々は、７つの例示的なスレッド（例えば、ハードウェアスレッド、ＧＰＵスレッドなど）２０６で実装されてもよい。
図２の示された例では、ＧＰＵスライス２００は、サブスライス２０２のうちの１つ（複数可）と通信する例示的な固定機能ユニット２０７を含む。固定機能ユニット２０７は、（例えば、ユーザ、アプリケーションなどにより）部分的および／または他の方法では完全にプログラマブルではないハードウェアによって実装され得る。代替的には、ＧＰＵスライス２００は、固定機能ユニット２０７を含まなくてもよい。例えば、固定機能ユニット２０７は、プログラム可能なシェーダによってエミュレートされ、および／または他の方法で実装される。
図２の示された例では、ＧＰＵスライス２００は、例示的なキャッシュメモリ２１０を含む。この例では、キャッシュメモリ２１０は、例示的なアトミックバリア２１２および例示的な共有ローカルメモリ２１４を含むレベル３（Ｌ３）のデータキャッシュによって実装される。代替的には、キャッシュメモリ２１０は、任意の他のタイプのメモリ、データストレージなどと共に実装されてもよい。
図２の示された例では、サブスライス２０２のうちの１つ（複数可）は、例示的なサンプラ（例えば、テクスチャサンプラ）２１６または例示的なデータポート２１８のうちの少なくとも１つを介してキャッシュメモリ２１０と通信している。いくつかの例では、サンプラ２１６は、グラフィックコア内の自己完結機能ブロック（例えば、ハードウェア、ファームウェア、および／またはソフトウェアブロック）として実装されてもよい。いくつかの例では、サンプラ２１６は、グラフィックコア内の他のエージェントからメッセージを受信し、「サーフェス」と呼ばれることがある外部メモリソースからデータをフェッチし、データに対する動作を実行し、および／またはリクエスタ（または、要求があれば中間メモリバッファ（例えば、ＲＴＴ（Ｒｅｎｄｅｒ Ｔａｒｇｅｔ Ｔｅｘｔｕｒｅ）に直接）に標準フォーマットで結果を返すことができる。いくつかの例では、サンプラ２１６は、テクスチャマップにおける位置からフィルタリング／ブレンドされたピクセルを返すことができる。
この例では、サンプラ２１６および／またはデータポート２１８は、１サイクル当たり６４バイトの速度でキャッシュメモリ２１０からデータを読むことができる。例えば、サンプラ２１６は、対応するＡＲＦの第１のレジスタおよび／またはスレッド２０８のうちの１つ（複数可）によって実装される対応するＧＲＦの第２のレジスタから値を読み出すことによって、実行ユニット２０４のスレッド２０８のうちの１つ（複数可）のＧＰＵ状態をサンプリングすることができる。代替的には、サンプラ２１６および／またはデータポート２１８は、キャッシュメモリ２１０から任意の他の速度でデータを読み出すことができる。この例では、データポート２１８は、１サイクル当たり６４バイトの速度でデータをキャッシュメモリ２１０に書き込むことができる。代替的には、データポート２１８は、任意の他の速度でキャッシュメモリ２１０にデータを書き込むことができる。
図２の示された例では、実行ユニット２０４のうちの１つ（複数可）は、例示的なローカルスレッドディスパッチャ２２０と通信する。この例では、ローカルスレッドディスパッチャ２２０は、図１の第２のカーネル１０８などの命令を取得し、その命令を例示的な命令キャッシュ２２２に記憶するハードウェアを用いて実施されてもよい。例えば、命令キャッシュ２２２は、命令を記憶することができるメモリ（例えば、不揮発性メモリ、揮発性メモリなど）を用いて実装されてもよい。
この例では、ローカルスレッドディスパッチャ２２０は、実行のために、実行ユニット２０４のうちの１つ（複数可）に、第２のカーネル１０８などの命令をディスパッチ、分配、および／または他の方法で送信することができる。例えば、ローカルスレッドディスパッチャ２２０は、実行のために、実行ユニット２０４のうちの利用可能な１つ（複数可）に第２のカーネル１０８のインスタンスを拡散することができる。いくつかの例では、第２のカーネル１０８の数百または数千のインスタンスは、実行ユニット２０４の各々１つ（複数可）が、図１のアプリケーション１２０のようなアプリケーションによって意図されるデータのサブセットまたは一部分を処理する状態で、実行ユニット２０４のうちの利用可能な１つ（複数可）上で、並列に動作および／または他の方法で実行することができる。本明細書で使用される場合、「ジョブ」または「ソフトウェアスレッド」は、第２のカーネル１０８をスレッド２０８のうちの１つに、および／またはより一般的には、実行ユニット２０４のうちの１つにディスパッチするインスタンスを指すことがある。
図２の示された例では、実行ユニット２０４のうちの１つ（複数可）は、例示的な命令フェッチインターフェース２２４から実行される命令（例えばカーネル）を受信および／または他の方法で取得する。例えば、実行ユニット２０４のうちの１つ（複数可）は、命令フェッチインターフェース２２４から実行するために、図１の第２のカーネル１０８などのカーネルを取得してもよい。命令フェッチインターフェース２２４は、実行ユニット２０４のスレッド２０８のうちの１つ（複数可）にカーネルを割り当ててもよい。この例では、スレッド２０８のうちの１つ（複数可）は、各々、１２８個の３２バイトレジスタを用いて実装されてもよい。例えば、スレッド２０８のうちの１つ（複数可）は、各々、例示的な汎用レジスタファイル（ＧＲＦ）および例示的なアーキテクチャレジスタファイル（ＡＲＦ）を有することができる。スレッド２０８によって読み出されたか、または書き込まれたデータは、スレッド２０８の対応する１つのＧＲＦに記憶されてもよい。この例では、ＧＲＦは、各々３２バイトを記憶する汎用レジスタのうちの１つ（複数可）を有する１２８個の汎用レジスタで実装されてもよい。ＧＲＦ内のデータ要素アドレスは、レジスタ番号（例えば、１２８個の汎用レジスタＧＲＦの場合、ｒ０～ｒ１２７）およびサブレジスタ番号によって示されてもよい。
図２の示された例では、特定のＩＳＡ（Ｉｎｓｔｒｕｃｔｉｏｎ Ｓｅｔ Ａｒｃｈｉｔｅｃｔｕｒｅ）機能を実装するために使用されるレジスタを含むレジスタファイルを用いてＡＲＦが実装され得る。例えば、命令ポインタおよび／または条件フラグは、ＡＲＦレジスタを用いて実装されてもよい。本明細書で使用される場合、「ＩＳＡ機能」とは、プログラムおよびプログラマ（例えば、開発者）に見え、データタイプ、レジスタ、メモリアクセス、アドレス指定モード、例外、命令符号化、および命令セット自体を含む特定の実装から独立したプロセッサの態様を指す。いくつかの例では、スレッド２０８のうちの１つ（複数可）などのＧＰＵのハードウェアスレッドは、ＩＳＡ機能に対応する命令を実行することができる。いくつかの例では、各命令は、異なる浮動小数点データ型および整数データ型で異なるＳＩＭＤモードで動作することができるベクトル命令であってもよい。いくつかの例では、命令の各々は、対応するオペコードを有してもよい。例えば、ＧＰＵアーキテクチャは、限られた数のオペコード（例えば、６０のオペコード、８０のオペコード、１００のオペコードなど）をサポートしてもよい。
図２の示された例では、スレッド２０８のうちの１つ（複数可）は、例示的なスレッドアービタ２２６と通信していてもよい。この例では、スレッドアービタ２２６は、スレッド２０８からデータ出力（複数可）を取得し、データ出力（複数可）が例示のＳＥＮＤ命令２２８、分岐命令２３０、または例示のＳＩＭＤ浮動小数点ユニット（ＦＰＵ）命令２３２に対応するかどうかを判定するハードウェアで実装されてもよい。この例では、ＳＥＮＤ命令２２８は、スレッド２０８がカーネルの実行を終了することに応答してスレッド２０８によって生成されてもよい。この例では、分岐命令２３０は、「ｉｆ」、「ｄｏ」、「ｗｈｉｌｅ」命令などの条件付き命令を含むカーネルを実行することに応答して、スレッド２０８によって生成されてもよい。この例では、ＦＰＵ命令２３２は、スレッドが浮動小数点計算を実行することに応答してスレッド２０８によって生成されてもよい。
図１の示された例に戻って、ＧＰＵ１１０は、例示的なＧＬＩＴ１１２を生成するプロファイリング命令１０４Ａ～１０４Ｃを実行してもよい。この例では、ＧＰＵ１１０は、例示的なトレースバッファ１１４にＧＬＩＴ１１２を記憶する。この例では、トレースバッファ１１４は、例示的なメモリ１１６に記憶される。ＧＬＩＴ１１２は、ＧＬＩＴデータなどを生成するＧＬＩＴエンジン１０２によって構成されることに応答して、第２のカーネル１０８に含まれるプロファイリング命令１０４Ａ～１０４Ｃを実行することに応答して、ＧＰＵ１１０によって生成および／または他の方法で出力されるＧＬＩＴデータを含む。例えば、ＧＬＩＴ１１２は、ＧＰＵ１１０のアーキテクチャ状態のスナップショットを実装および／または他の方法で記憶するＧＬＩＴデータを含んでもよい。いくつかの例では、ＧＰＵ１１０のアーキテクチャ状態は、ＧＲＦに記憶された第１の値、および／またはＧＰＵ１１０の図２のスレッド２０８のようなハードウェアスレッドに関連付けられたＡＲＦに記憶された第２の値を含むことができる。いくつかの例では、ＧＬＩＴ１１２は、ＳＥＮＤ命令２２８、分岐命令２３０、または図２のＳＩＭＤ ＦＰＵ命令２３２、および／または対応するタイムスタンプのうちの１つ（複数可）に関連付けられたデータを記憶する。ＧＬＩＴエンジン１０２は、ＧＬＩＴ１１２を取得および分析して、ＧＰＵ１１０による第２のカーネル１０８の実行をよりよく理解することができる。ＧＬＩＴエンジン１０２は、ＧＬＩＴ１１２の分析に基づいてＧＰＵ１１０の動作を調整するように判定することができる。
いくつかの例では、プロファイリング命令１０４Ａ～１０４Ｃは、ＧＰＵ１１０によって実行されるときに、第２のカーネル１０８の実行をより良く理解するために使用できるカウンタ、ハードウェアスレッド識別子、レジスタ値、タイムスタンプなどの動作情報を生成、判定、および／または記憶するプロファイルルーチン（例えば、機械可読コードおよび／またはソフトウェアプロファイルルーチンなど）である。例えば、プロファイリング命令１０４Ａ～１０４Ｃは、ＧＰＵ１１０による第２のカーネル１０８の実行をプロファイリングおよび／または他の方法で特性評価することができる。
いくつかの例では、プロファイリング命令１０４Ａ～１０４Ｃは、プロファイリングに使用される変数を初期化するために、カーネルの第１のアドレス（例えば、第１の位置）（例えば、第１のカーネル１０６の最初）に挿入される。いくつかの例では、プロファイリング命令１０４Ａ～１０４Ｃは、オリジナルの命令の中間の位置（例えば、第１のカーネル１０６の命令間）に挿入される。いくつかの例では、プロファイリング命令１０４Ａ～１０４Ｃは、カーネルの第２のアドレス（例えば、第２の位置）（例えば、第１のカーネル１０６からの命令の後）に挿入され、実行されると、ＧＰＵ１１０に、ＧＬＩＴエンジン１０２によってアクセス可能なメトリックを収集および／または記憶させる。いくつかの例では、プロファイリング命令１０４Ａ～１０４Ｃは、クリーンアップ（例えば、メモリ場所の解放など）を実行するために、カーネル（例えば、第１のカーネル１０６）の最後に挿入される。しかしながら、このようなプロファイリング命令１０４Ａ～１０４Ｃは、任意の場所または位置に任意の順序で追加的または代替的に挿入されてもよい。
図１の示された例では、例示的なＣＰＵ１１８は、ＧＬＩＴエンジン１０２、例示的なアプリケーション１２０、例示的なＧＰＵドライバ１２２、および例示的なＧＰＵコンパイラ１２４を含み、および／または他の方法でこれらを実装する。アプリケーション１２０は、ＧＰＵ１１０が、例えば、ＤｉｒｅｃｔＸタスク、ＯｐｅｎＧＬタスク、ピクセルシェーダ／シェーディングタスク、頂点シェーダ／シェーディングタスクなどのグラフィック関係タスクを実行するときに、１つ以上のディスプレイデバイス上にＧＰＵ１１０からの出力を表示するために使用され得るソフトウェアアプリケーションである。いくつかの例では、アプリケーション１２０は、１つ以上のダイナミックリンクライブラリ（ＤＬＬ）で実装されてもよい。追加的または代替的に、アプリケーション１２０は、ＧＰＵ１１０が非グラフィック関係タスクを実行するときに、ＧＰＵ１１０からの出力を表示および／または他の方法で処理するために使用されてもよい。追加的または代替的に、アプリケーション１２０は、例えばＨＬＳＬ、ＯｐｅｎＣＬなどのような高レベルプログラミング言語におけるカーネル／シェーダの開発を容易にするために、ＧＰＵプログラマによって使用されてもよい。例えば、アプリケーション１２０は、ＧＰＵプロファイリングツール、ＧＰＵ分析ツールなどのプロファイリングツールとすることができる。
図１の示された例では、アプリケーション１２０は、タスク（例えば、計算タスク、グラフィック関係タスク、非グラフィック関係タスクなど）をＧＰＵドライバ１２２に送信する。いくつかの例では、ＧＰＵドライバ１２２は、タスクを受信し、ＧＰＵコンパイラ１２４に、タスクに関連付けられたコードをバイナリバージョン（例えば、バイナリコードに対応するバイナリフォーマット、バイナリ命令、機械可読命令など）にコンパイルして、第１のカーネル１０６を生成するように指示する。ＧＰＵコンパイラ１２４は、コンパイルされた第１のカーネル１０６のバイナリバージョンをＧＰＵドライバ１２２に送信する。
いくつかの例では、ＧＬＩＴエンジン１０２は、トレースバッファ１１４にデータを出力するようにＧＰＵ１１０を設定、プログラム、および／または他の方法で制御する。例えば、ＧＬＩＴエンジン１０２は、ＧＰＵドライバ１２２に対して、第１のカーネル１０６または第２のカーネル１０８などのカーネルの特定の実行点において、図３で後述されるデータおよび／または情報をダンプおよび／または出力するようにＧＰＵ１１０を制御するように指示してもよい。いくつかの例では、ＧＬＩＴエンジン１０２は、ＧＰＵドライバ１２２に対して、ＧＰＵ１１０によって実行される命令に関連付けられたデータをトレースバッファ１１４に出力するようにＧＰＵ１１０に行わせるように指示してもよい。例えば、ＧＬＩＴエンジン１０２は、ＧＰＵ１１０に、ＧＰＵ命令（例えば、第１のカーネル１０６、第２のカーネル１０８などに含まれる命令）、デバイスアクセス命令（例えば、メモリアクセス命令、ＧＰＵ１１０に図２のサンプラ２１６、キャッシュメモリ２１０などにアクセスさせる、ＧＰＵ１１０によって実行される命令など）などに関連付けられたデータを出力させることができる。
いくつかの例では、ＧＰＵ１１０がＧＰＵ命令（例えば、追加命令、移動命令など）を実行することに応答して、ＧＰＵ１１０は、ＧＰＵ命令、ＧＰＵ命令を実行する前のレジスタの第１の値、ＧＰＵ命令を実行した後のレジスタの第２の値などをトレースバッファ１１４に出力することができる。いくつかの例では、ＧＰＵ１１０がサンプラ２１６にレジスタ値を送信させるデバイスアクセス命令をＧＰＵ１１０が実行することに応答して、ＧＰＵ１１０は、デバイスアクセス命令、レジスタ値などをトレースバッファ１１４に出力してもよい。有利には、このようないくつかの例では、ＧＬＩＴエンジン１０２は、カーネルを装備せずにＧＬＩＴデータをトレースバッファ１１４に出力するようにＧＰＵ１１０を制御することができる。
いくつかの例では、ＧＬＩＴエンジン１０２は、バイナリインスツルメンテーションを介してＧＬＩＴデータをトレースバッファ１１４に出力するようにＧＰＵ１１０を制御してもよい。例えば、ＧＬＩＴエンジン１０２は、ＧＰＵドライバ１２２から第１のカーネル１０６（例えば、バイナリ形式）を取得してもよい。ＧＬＩＴエンジン１０２は、プロファイリング命令１０４Ａ～１０４Ｃなどの追加命令を第１のカーネル１０６に挿入することによって、第１のカーネル１０６を計装することができる。例えば、ＧＬＩＴエンジン１０２は、第１のカーネル１０６を修正して、第２のカーネル１０８のような、計装ＧＰＵカーネルを生成してもよい。すなわち、ＧＬＩＴエンジン１０２は、第１のカーネル１０６のいかなるコンパイルを実行することなく、第２のカーネル１０８を生成する。このようにして、すでにコンパイルされたＧＰＵカーネルを計装および／またはプロファイリングすることができる。第２のカーネル１０８は、メモリ１１６を介してＧＰＵ１１０に渡される。例えば、ＧＬＩＴエンジン１０２は、第２のカーネル１０８をＧＰＵドライバ１２２に送信することができ、ＧＰＵドライバ１２２は、第２のカーネル１０８をＧＰＵ１１０による引き出しのためにメモリ１１６に記憶することができる。
いくつかの例では、ＧＰＵ１１０は、１つ以上のＧＬＩＴ１１２を生成するプロファイリング命令１０４Ａ～１０４Ｃを実行する。この例では、プロファイリング命令１０４Ａ～１０４Ｃは、第１の位置に挿入された「ＴＲＡＣＥ（０、ＴＩＤ）」の例示的な第１のプロファイリング命令１０４を含み、第１のプロファイリング命令１０４Ａは、トレース（例えば、ＧＬＩＴ１１２の１つ）を生成することに対応する。例えば、トレースは、トレースバッファ１１４などのメモリバッファに書き込まれる（例えば、動的に書き込まれる）データレコードのシーケンスを参照してもよい。いくつかの例では、第１のトレース動作は、ハードウェアスレッドに関連付けられたレジスタ（例えば、ハードウェアレジスタ）の読み出し動作と、第１の変数におけるレジスタから読み出された第１の値の記憶動作を用いて実装されてもよい。このような例では、第１のトレース動作は、（ｉ）第１の値および／または（ｉｉ）レジスタにアクセスしたハードウェアスレッドに関連付けられたスレッド識別子（ＴＩＤ）を含むＧＬＩＴ１１２の第１のものを生成することによって実装されてもよい。
図１の示された例では、プロファイリング命令１０４Ａ～１０４Ｃは、第２の位置に挿入された「ＴＲＡＣＥ（１，ＴＩＤ）」の例示的な第２のプロファイリング命令１０４Ｂを含み、第２のプロファイリング命令１０４Ｂは、第２のトレース動作に対応する。いくつかの例では、第２のトレース動作は、ハードウェアスレッドに関連付けられたレジスタの読み出し動作と、第２の変数におけるレジスタから読み出された第２の値のストア動作を用いて実装されてもよい。例えば、第２の値は、ＧＰＵ１１０が第２のカーネル１０８を実行することに応答して生成されることがあるため、第１のトレース動作の第１の値とは異なることがある。このような例では、第２のトレース動作は、（ｉ）第２の値、および／または（ｉｉ）レジスタにアクセスしたハードウェアスレッドに関連付けられたＴＩＤを含むＧＬＩＴ１１２の第２のものを生成することによって実装されてもよい。
図１の示された例では、プロファイリング命令１０４Ａ～１０４Ｃは、第３の位置に挿入された「ＴＲＡＣＥ（２，ＴＩＤ）」の例示的な第３のプロファイリング命令１０４Ｃを含み、第３のプロファイリング命令１０４Ｃは、第３のトレース動作に対応する。いくつかの例では、第３のトレース動作は、ハードウェアスレッドに関連付けられたレジスタの読み出し動作と、第３の変数におけるレジスタから読み出された第３の値のストア動作を用いて実装されてもよい。例えば、第３の値は、ＧＰＵ１１０が第２のカーネル１０８を実行することに応答して生成されることがあるため、第１のトレース動作の第１の値および／または第２のトレース動作の第２の値とは異なることがある。このような例では、第３のトレース動作は、（ｉ）第３の値、および／または（ｉｉ）レジスタにアクセスしたハードウェアスレッドに関連付けられたＴＩＤを含むＧＬＩＴ１１２の第３のものを生成することによって実装されてもよい。
いくつかの例では、プロファイリング命令１０４Ａ～１０４Ｃ、および／またはより一般的には、第２のカーネル１０８を実行することに応答して、ＧＰＵ１１０は、トレースバッファ１１４にＧＬＩＴ１１２を記憶する。トレースバッファ１１４は、ＧＬＩＴ１１２を実装することができる例示的なレコード（例えば、データレコード）１２６を含む。例えば、レコード１２６は、ＧＰＵ１１０からのＧＬＩＴデータを実装することができる。いくつかの例では、レコード１２６、および／またはより一般的には、ＧＬＩＴ１１２は、図３の示された例に示された例示的なＧＬＩＴフォーマット３００に基づいてバイナリフォーマットで符号化されてもよい。
図３を参照すると、ＧＬＩＴフォーマット３００は、平文で示されており、図１のＧＬＩＴ１１２のうちの１つ（複数可）を実装することができる例示的なバイナリデータフォーマットを表す、および／または、他の方法で対応することができる。例えば、ＧＬＩＴフォーマット３００は、ＧＰＵ１１０がＧＬＩＴ１１２を記憶するために使用され得る例示的なバイナリファイル（例えば、符号化されたバイナリファイル）を実装するために使用され得る。代替的には、ＧＬＩＴフォーマット３００は、任意の他のフォーマットを使用して実装されてもよい。
いくつかの例では、図１のＣＰＵ１１８は、トレースバッファ１１４からレコード１２６を取得することができる。このような例では、ＣＰＵ１１８は、ＧＬＩＴフォーマット３００に基づいてレコード１２６のうちの１つ（複数可）を含むようにＧＬＩＴ１１２の１つを生成することができる。いくつかの例では、ＧＬＩＴフォーマット３００は、複数の例示的なレコード（例えば、データレコード）３０２を含む符号化されたバイナリフォーマットでバッファとして実装されてもよい。例えば、レコード３０２は、図１のレコード１２６を実装してもよい。このような例では、レコード３０２のうちの第１のものは、図１のレコード１２６のうちの第１のものに対応してもよい。
いくつかの例では、ＧＬＩＴフォーマット３００は、アトミック方式で生成されてもよい。例えば、ＧＰＵ１１０は、レコード３０２のうちの第１のものがレコード３０２のうちの第２のものに隣接し、レコード３０２のうちの第１のものがレコード３０２のうちの第２のものよりも前に生成されるＧＬＩＴ１１２をＧＬＩＴフォーマット３００で逐次生成してもよい。代替的には、ＧＬＩＴフォーマット３００を有するＧＬＩＴ１１２（複数可）は、例えばラウンドロビン技術を用いて、アトミックとは異なる方式で生成されてもよい。ＧＰＵ１１０は、図２のスレッド２０８などの複数のハードウェアスレッドからレコード３０２を生成することができる。
図３の示された例では、ＧＬＩＴフォーマット３００は、ＧＬＩＴフォーマット３００のフォーマットバージョン（ＶＥＲＳＩＯＮ）、ＧＥＮモデル識別子（ＧＥＮ ＭＯＤＥＬ ＩＤ）など、管理的な性質のデータレコード３０２のものを含む。例えば、ＧＥＮ ＭＯＤＥＬ ＩＤは、ＧＰＵ１１０の特定のアーキテクチャを参照することができる。いくつかの例では、ＣＰＵ１１８は、ＧＥＮ ＭＯＤＥＬ ＩＤに基づいて、ＧＰＵ１１０の挙動、仕様などを判定することができる。
図３の示された例では、ＧＬＩＴフォーマット３００は、図１の第２のカーネル１０８などのカーネルの命令の復号された情報を含む。例えば、ＩＮＳＴ＿ＤＥＣＯＤＥ＿Ｔ ＩＮＳＴ０は、第２のカーネル１０８の図１のＩＮＳＴＲ１ ＤＳＴ、ＳＲＣ１、ＳＲＣ２など、復号されたバージョンの第１のカーネル命令に対応してもよい。いくつかの例では、ＩＮＳＴ＿ＤＥＣＯＤＥ＿Ｔ ＩＮＳＴ１は、第２のカーネル１０８の図１のＩＮＳＴＲ２ ＤＳＴ、ＳＲＣ１、ＳＲＣ２など、復号されたバージョンの第２のカーネル命令に対応してもよい。いくつかの例では、復号されたカーネル命令は、ＧＬＩＴエンジン１０２がＧＰＵ１１０による第２のカーネル１０８の命令の実行をエミュレートおよび／または他の方法でシミュレートするために使用され得る復号されたＧＬＩＴデータを実装することができる。
図３の示された例では、ＧＬＩＴフォーマット３００は、命令の数（ＮＵＭＢＥＲ ＯＦ ＩＮＳＴＲＵＣＴＩＯＮＳ）（例えば、第２のカーネル１０８の命令の数）、関連する基本ブロック（ＢＢＬ）の数（ＮＵＭＢＥＲ ＯＦ ＲＥＬＥＶＡＮＴ ＢＢＬｓ）、ＳＥＮＤ命令の数（ＮＵＭ ＯＦ ＳＥＮＤＳ）（例えば、図２のＳＥＮＤ命令２２８の数）、ＳＥＮＤ命令の各々に関連付けられたデータ（例えば、ＳＥＮＤ０ ＤＡＴＡ、ＳＥＮＤ１ ＤＡＴＡなど）、ハードウェアスレッドの最大数（ＭＡＸ ＮＵＭ ＯＦ ＨＷ ＴＨＲＥＡＤＳ）（例えば、図２のスレッド２０８の最大数）、ハードウェアスレッド識別子カウントＨＷ ＴＩＤ ＣＯＵＮＴ）などの例示的な動作パラメータを含む。例えば、ＢＢＬは、単一の入口ポイントおよび出口ポイントを有する連続した命令セットを参照することができる。このような例では、第２のカーネル１０８などのカーネルは、論理的に１つ以上のＢＢＬに分割されてもよい。追加的または代替的に、ＧＬＩＴ ３００は、負荷命令などの異なるタイプの命令に対応する動作パラメータを含んでもよい。例えば、ＮＵＭ ＯＦ ＳＥＮＤＳは、ロード命令の数（ＮＵＭ ＯＦ ＬＯＡＤＳ）で置き換えられてもよく、ＳＥＮＤ０ ＤＡＴＡは、ＬＯＡＤ０ ＤＡＴＡで置き換えられてもよく、ＳＥＮＤ０ ＤＥＳＴＩＮＡＴＩＯＮ ＶＡＬＵＥＳは、ＬＯＡＤ０ ＤＥＳＴＩＮＡＴＩＯＮ ＶＡＬＵＥで置き換えられてもよいなど、および／またはそれらの組み合わせであってもよい。
いくつかの例では、ＧＬＩＴフォーマット３００は、ＳＥＮＤ命令、ＲＥＡＤ ＳＥＮＤ命令などのデバイスアクセス命令に関連付けられたデータを記憶するように実装されてもよい。例えば、ＧＬＩＴフォーマット３００は、オフセット値（ＯＦＦＳＥＴ）、宛先レジスタ（ＤＳＴ）、レジスタの数（ＮＵＭ ＯＦ ＲＥＧ）などを含んでもよい。いくつかの例では、ＧＬＩＴフォーマット３００は、デバイスアクセス命令データ（例えば、ＳＥＮＤ宛先値データ、ＳＥＮＤ０ ＤＥＳＴＩＮＡＴＩＯＮ ＶＡＬＵＥＳ、ＳＥＮＤ１ ＤＥＳＴＩＮＡＴＩＯＮ ＶＡＬＵＥＳなど）に関連付けられたヘッダデータ（例えば、ＣＥ、ＤＭＡＳＫ、ＣＲ０．０など）を含むように実装されてもよく、これは、ＧＰＵ１１０に関連付けられたＡＲＦの第１のレジスタ（例えば、ＣＥレジスタ）の値、ＡＲＦの第２のレジスタの値（例えば、ディスパッチマスク（ＤＭＡＳＫ）レジスタ）などを含んでもよい。追加的または代替的に、図３に示されたレコード３０２よりも少ない、または多いレコードが存在し得る。有利には、ＧＬＩＴエンジン１０２は、ＧＬＩＴフォーマット３００に基づいて、および／または、他の方法でこれを有する図１のＧＬＩＴ１１２を取得してもよく、これは、ＧＰＵ１１０のプロファイリングを改善するために使用されてもよい。
図３の示された例では、ＧＬＩＴフォーマット３００に基づくＧＬＩＴは、図２のスレッド２０８などの複数のハードウェアスレッドに関連付けられたデータを記憶することができる。例えば、ＧＬＩＴフォーマット３００に基づくＧＬＩＴ１１２のうちの１つ（複数可）は、スレッド２０８のうちの第１のものに対応する第１のデータ、スレッド２０８の第２のものに対応する第２のデータなどを記憶してもよい。この例では、第１のデータは、ＴＩＤ ０の識別子を有するスレッド２０８の第１のものに対応する、ＮＵＭ ＯＦ ＢＢＬ ＲＥＣＯＲＤＳ、ＢＢＬ ＩＤ、ＨＥＡＤＥＲ、ＳＥＮＤ０ ＤＥＳＴＩＮＡＴＩＯＮ ＶＡＬＵＥＳ、ＳＥＮＤ１ ＤＥＳＴＩＮＡＴＩＯＮ ＶＡＬＵＥＳなどに対応してもよい。この例では、第２のデータは、ＴＩＤ １の識別子を有するスレッド２０８の第２のものに対応する、ＮＵＭ ＯＦ ＢＢＬ ＲＥＣＯＲＤＳ、ＢＢＬ ＩＤ、ＨＥＡＤＥＲ、ＳＥＮＤ０ ＤＥＳＴＩＮＡＴＩＯＮ ＶＡＬＵＥＳ、ＳＥＮＤ１ ＤＥＳＴＩＮＡＴＩＯＮ ＶＡＬＵＥＳなどに対応してもよい。この例では、ＧＬＩＴフォーマット３００は、第１のデータ、第２のデータなどを順次リストしてもよい。あるいは、ＧＬＩＴフォーマット３００は、第１のデータ、第２のデータなどを任意の順番および／またはフォーマットでリストしてもよい。
図１の示された例に戻って参照すると、ＧＬＩＴエンジン１０２は、トレースバッファ１１４をメモリ１１６から引き出す（例えば、反復的に引き出す、周期的に引き出すなど）。いくつかの例では、ＧＬＩＴエンジン１０２は、第２のカーネル１０８、および／または、より一般的には、ＧＰＵ１１０に関連付けられた１つ以上の動作パラメータを判定する。例えば、ＧＬＩＴエンジン１０２は、ＧＰＵ状態、実行時間パラメータ、ビジー時間パラメータ、アイドル時間パラメータ、占有時間パラメータ、および／またはＧＰＵ１１０に関連付けられた利用率パラメータを判定してもよい。いくつかの例では、ＧＬＩＴエンジン１０２は、１つ以上の動作パラメータに基づいてＧＰＵ１１０の動作を調整する。例えば、ＧＬＩＴエンジン１０２は、ＣＰＵ１１８に対し、１つ以上の動作パラメータに基づいて、ＧＰＵ１１０によって実行される命令の増加量、ＧＰＵ１１０によって実行される命令の減少量などをスケジューリングするように指示することができる。
図１の示された例では、メモリ１１６は、第２のカーネル１０８、トレースバッファ１１４、および例示的なＧＰＵデータ１２８などの１つ以上のカーネルを含む。代替的に、メモリ１１６は、１つ以上のカーネルを記憶しなくてもよい。いくつかの例では、メモリ１１６は、揮発性メモリ、不揮発性メモリ（例えば、フラッシュメモリ）など、および／またはそれらの組み合わせによって実装されてもよい。いくつかの例では、ＧＰＵデータ１２８は、少なくとも第２のカーネル１０８を実行することに応答してＧＰＵ１１０によって生成されたデータに対応する。例えば、ＧＰＵデータ１２８は、グラフィック関係データ、ディスプレイデバイスへの出力情報などを含むことができる。
図４は、図１のＧＰＵ１１０の動作を改善するための、図１のＧＬＩＴエンジン１０２の例示的な実装のブロック図である。いくつかの例では、ＧＬＩＴエンジン１０２は、ＧＰＵ１１０に送信する前にバイナリシェーダ／カーネルを計装する。ＧＬＩＴエンジン１０２は、図１のメモリ１１６から、図３のＧＬＩＴフォーマット３００に基づき得る図１のＧＬＩＴ１１２を収集することができる。ＧＬＩＴエンジン１０２は、ＧＬＩＴ１１２に記憶されたレコード１２６に基づいてＧＰＵ１１０の動作をエミュレートすることができる。ＧＬＩＴエンジン１０２は、ＧＰＵ１１０、ＣＰＵ１１８などの動作の改善を判定するために使用され得るＧＰＵ１１０に関連付けられた動作パラメータを判定することができる。
図４の示された例では、ＧＬＩＴエンジン１０２は、例示的な命令生成器４１０、例示的なトレース抽出器４２０、例示的なトレースエミュレータ４３０、例示的なトレース分析器４４０、例示的なハードウェア設定器４５０、および例示的なストレージ４６０を含む。この例では、ストレージ４６０は、例示的なＧＬＩＴ４７０を含む、および／または、他の方法で記憶する。この例では、命令生成器４１０、トレース抽出器４２０、トレースエミュレータ４３０、トレース分析器４４０、ハードウェア設定器４５０、およびストレージ４６０のうちの少なくとも１つは、例示的なバス４８０を介して互いの１つ（複数可）と通信していてもよい。例えば、バス４８０は、Ｉ２Ｃ（Ｉｎｔｅｒ－Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）バス、ＳＰＩ（Ｓｅｒｉａｌ Ｐｅｒｉｐｈｅｒａｌ Ｉｎｔｅｒｆａｃｅ）バス、および／またはＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ）バスによって実装されてもよい。
図４の示された例では、ＧＬＩＴエンジン１０２は、図１の第１のカーネル１０６などのカーネルを計装する命令生成器４１０を含む。例えば、命令生成器４１０は、第１のカーネル１０６にアクセスすることができる（例えば、ＣＰＵ１１８に含まれるメモリから第１のカーネル１０６にアクセスする）。命令生成器４１０は、図１の第２のカーネル１０８を生成するために、第１のカーネル１０６を計装することができる。例えば、命令生成器４１０は、第２のカーネル１０８を生成するために、図１のプロファイリング命令１０４Ａ～１０４Ｃに関連付けられたバイナリコードを生成し、第１のカーネル１０６に挿入することができる。いくつかの例では、命令生成器４１０は、第２のカーネル１０８を図１のＧＰＵドライバ１２２に提供および／または他の方法で送信する。このような例では、命令生成器４１０から第２のカーネル１０８を取得することに応答して、ＧＰＵドライバ１２２は、ＧＰＵ１１０による後の引き出しのために、第２のカーネル１０８をメモリ１１６に記憶することができる。
いくつかの例では、命令生成器４１０は、ＧＰＵ１１０のスレッド２０８のうちの１つによって実行されるカーネルに、プロファイリング命令１０４Ａ～１０４Ｃのうちの１つ以上などの１つ以上のプロファイルルーチンを挿入するための手段を実装する。いくつかの例では、挿入するための手段は、１つ以上のアナログまたはデジタル回路、論理回路、プログラマブルプロセッサ、プログラマブルコントローラ、ＧＰＵ、デジタルシグナルプロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、プログラマブル論理デバイス（ＰＬＤ）および／またはフィールドプログラマブル論理デバイス（ＦＰＬＤ）（例えば、フィールドプログラマブルゲートアレイ（ＦＰＧＡ））によって実装されてもよい。いくつかの例では、挿入するための手段は、図１６のブロック１６０２または図１８のブロック１８０２のうちの少なくとも１つによって実装されてもよい。
いくつかの例では、命令生成器４１０は、プロファイリング命令１０４Ａ～１０４Ｃに基づいてバイナリコード（例えば、バイナリ命令、機械可読命令など）を生成するための手段を実装する。いくつかの例では、命令生成器４１０は、第２のカーネル１０８を生成するために、生成されたバイナリコードを、第１のカーネル１０６内の１つ以上のプレースまたは位置で第１のカーネル１０６に挿入するための手段を実装する。
図４の示された例では、ＧＬＩＴエンジン１０２は、図１のメモリ１１６からＧＬＩＴ１１２、および／または、より一般的には、トレースバッファ１１４を引き出すおよび／または収集するトレース抽出器４２０を含む。いくつかの例では、トレース抽出器４２０は、トレースバッファ１１４からＧＬＩＴ１１２を抽出し、および／またはレコード１２６をＧＬＩＴ１１２から抽出する。いくつかの例では、トレース抽出器４２０は、ＧＬＩＴフォーマット３００の第１の位置（例えば、開始）からＧＬＩＴフォーマット３００の第２の位置（例えば、終了）までＧＬＩＴ１１２を横断し、途中でレコード１２６を抽出することによってＧＬＩＴ１１２を処理する。例えば、トレース抽出器４２０は、図３のＧＬＩＴフォーマット３００から、図３のレコード３０２の第１のもの、レコード３０２の第２のものなどを抽出、識別、および／または他の方法で判定することができる。
いくつかの例では、トレース抽出器３２０は、復号されたバイナリデータを生成するために、ＧＬＩＴ１１２のバイナリカーネル表現を復号することによって、ＧＬＩＴ １１２からレコード１２６を抽出する。いくつかの例では、トレース抽出器３２０は、復号されたバイナリデータから命令識別子および／またはオペコードを抽出する。例えば、トレース抽出器３２０は、ＧＰＵ１１０によって実行されるＳＥＮＤ命令、ＲＥＡＤ ＳＥＮＤ命令、分岐命令、およびＳＥＮＤ命令に対応する第１のオペコード、分岐命令に対応する第２のオペコードなどを抽出することができる。いくつかの例では、トレース抽出器３２０は、命令識別子またはレコード１２６のうちの１つ（複数可）に対応するオペコードのうちの少なくとも１つに基づいて、レコード１２６のうちの１つ（複数可）を分類および／または他の方法でグループ化する。
いくつかの例では、トレース抽出器３２０は、オペコードとエミュレーションルーチン（例えば、機械可読コード、ファームウェアおよび／またはソフトウェアルーチンなど）との関連付けを記憶する。例えば、トレース抽出器３２０は、第１のオペコードが第１のエミュレーションルーチンに対応することを識別することができる。このような例では、第１のエミュレーションルーチンは、実行されたときに、第１のオペコードに対応するＳＥＮＤ命令と同じまたは実質的に類似の機能を模倣および／または他の方法で実行するアルゴリズム、機械可読命令などを表すことができる。いくつかの例では、トレース抽出器３２０は、レコード１２６、命令識別子、オペコード、関連付けなどをストレージ４６０に記憶する。
いくつかの例では、トレース抽出器４２０は、ＧＰＵ１１０によって実行される第２のルーチンの識別子に基づいて第１のルーチンを識別するための手段を実装し、第１のルーチンは第２のルーチンのエミュレーションに基づく。いくつかの例では、トレース抽出器４２０は、トレースバッファ１１４からＧＬＩＴ１１２を抽出し、および／またはＧＬＩＴ１１２からレコード１２６を抽出するための手段を実装する。いくつかの例では、識別するための手段および／または抽出するための手段は、１つ以上のアナログまたはデジタル回路、論理回路、プログラマブルプロセッサ、プログラマブルコントローラ、ＧＰＵ、ＤＳＰ、ＡＳＩＣ、ＰＬＤ、および／またはＦＰＬＤによって実装されてもよい。いくつかの例では、識別するための手段は、図１６のブロック１６０２、１６０４、１６０６、１６０８のうちの少なくとも１つによって実装されてもよい。
図４の示された例では、トレースエミュレータ４３０は、ＧＰＵ１１０の動作の分析を実施するために、図１のＧＬＩＴ１１２をエミュレートおよび／または他の方法でリプレイする。例えば、トレースエミュレータ４３０は、ＧＬＩＴ１１２に記憶されたデータに基づいて、ＧＰＵ１１０による第２のカーネル１０８の実行をリプレイすることができる。いくつかの例では、トレースエミュレータ４３０は、スレッド２０８のそれぞれに対応するＧＬＩＴ１１２に記憶されたデータに基づいて、図２のスレッド２０８のそれぞれによって、第２のカーネル１０８の１つ以上の実行をリプレイすることができる。いくつかの例では、トレースエミュレータ４３０は、ＧＰＵ１１０によって実行されるルーチンをシミュレートするエミュレーションルーチンを実行する。例えば、トレースエミュレータ４３０は、ＧＬＩＴ１１２からデータレコード１２６のうちの１つ（複数可）を引き出し、ＧＰＵ１１０による命令（例えば、加算命令、減算命令、乗算命令など）の実行をシミュレートすることができる第１のエミュレーションルーチンに引数としてデータレコード１２６の引き出された１つ（複数可）を入力することができる。このような例では、データレコード１２６の引き出された１つ（複数可）は、ＧＰＵ１１０の処理に関心のあるスレッドに関連付けられたＡＲＦ、ＧＲＦなどのレジスタの値などのＧＰＵ１１０の状態とすることができる。
いくつかの例では、トレースエミュレータ４３０は、図１のアプリケーション１２０、図１のＣＰＵ１１８に関連付けられた開発者またはユーザによる分析を容易にするために、コールバックルーチン（例えば、コールバック命令）を用いてエミュレーションルーチンを計装する。例えば、トレースエミュレータ４３０は、機械可読命令を表すことができる高レベル言語（ＨＬＬ）命令をエミュレーションルーチンに含めることができる。このような例では、トレースエミュレータ４３０が計装エミュレーションルーチンを実行することに応答して、トレースエミュレータ４３０は、ＡＰＩを呼び出して、計装エミュレーションルーチンの実行に関連して出力データをアプリケーション１２０などの上位レベル分析構成物に提供および／または他の方法で送信することができる。有利には、トレースエミュレータ４３０は、データを生成し、ＧＰＵプロファイリングツールにデータを提供するために、エミュレーションルーチンを計装し、実行することができ、このツールは、ＧＰＵ１１０、ＣＰＵ１１８など、および／またはそれらの組み合わせの動作に対する改善を識別するために使用され得る。
いくつかの例では、トレースエミュレータ４３０は、ＧＰＵのＧＰＵ状態の第１の値を判定する第１のルーチンを実行するための手段であって、第１のルーチンは、（ｉ）第２のルーチンに関連付けられた第１の引数、および（ｉｉ）第１のルーチンを実行する前のＧＰＵ状態の第２の値に対応する第２の引数を有する、手段を実装する。いくつかの例では、ＧＰＵ状態は、ＧＰＵのハードウェアスレッドに関連付けられたＡＲＦにおける第１のレジスタまたはハードウェアスレッドのＧＲＦの第２のレジスタの状態である。いくつかの例では、識別子は、符号化されたバイナリファイルから抽出された第１の識別子であってもよく、実行するための手段は、ハードウェアスレッドによる１つ以上のプロファイルルーチンの実行に応答して、ハードウェアスレッドによって生成されたロング命令トレースから、第１の値、第２の値、およびハードウェアスレッド識別子を判定することを行う。このような例では、第１の値は、ハードウェアスレッドによるカーネルの実行後のＧＰＵレジスタ値に対応することができ、第２の値は、ハードウェアスレッドによるカーネルの実行前のＧＰＵレジスタ値に対応することができ、ハードウェアスレッド識別子は、ハードウェアスレッドを識別することができる。
いくつかの例では、実行するための手段は、ＧＰＵのＧＲＦの１つ以上のそれぞれの第１のレジスタの１つ以上の第１のレジスタ値を判定すること、ＧＰＵのＡＲＦの１つ以上のそれぞれの第２のレジスタの１つ以上の第２のレジスタ値を判定すること、および／または１つ以上の第１のレジスタ値、１つ以上の第２のレジスタ値、１つ以上の第３のレジスタ値、およびデバイスアクセス命令（例えば、ＳＥＮＤ命令、ＲＥＡＤ ＳＥＮＤ命令など）を、ＧＬＩＴなどのロング命令トレースに記憶することを行う。いくつかの例では、１つ以上の第３のレジスタは、デバイスアクセス命令に関連付けられた１つ以上のそれぞれの宛先レジスタに対応することができる。
いくつかの例では、実行するための手段は、エミュレーションルーチンの前に、計装ルーチンに第１のコールバックルーチンを挿入することを行い、第１のコールバックルーチンは、第１のアプリケーションプログラミングインターフェース（ＡＰＩ）を呼び出して、第２のＧＰＵ状態をアプリケーションに提供することができる。いくつかの例では、実行するための手段は、エミュレーションルーチンの後に計装ルーチンに第２のコールバックルーチンを挿入することを行い、第２のコールバックルーチンは、第１のＡＰＩまたは第２のＡＰＩを呼び出して、第１のＧＰＵ状態をアプリケーションに提供することができる。
いくつかの例では、実行するための手段は、１つ以上のアナログまたはデジタル回路、論理回路、プログラマブルプロセッサ、プログラマブルコントローラ、ＧＰＵ、ＤＳＰ、ＡＳＩＣ、ＰＬＤ、および／またはＦＰＬＤによって実装されてもよい。いくつかの例では、実行するため手段は、図１５のブロック１５０８、図１６のブロック１６１２、１６１４、１６１６、または図１７のブロック１７１４のうちの少なくとも１つによって実装されてもよい。
図４の示された例では、ＧＬＩＴエンジン１０２は、図１のＧＰＵ１１０に関連付けられた１つ以上の動作パラメータを判定するトレース分析器４４０を含む。いくつかの例では、トレース分析器４４０は、ＧＰＵ状態、実行時間パラメータ、ビジー時間パラメータ、アイドル時間パラメータ、占有時間パラメータ、および／またはＧＰＵ１１０に関連付けられた利用率パラメータを判定するための手段を実装する。いくつかの例では、トレース分析器４４０は、ＧＬＩＴ１１２をリプレイすることによって、ＧＰＵ１１０の動作のエミュレーションに基づいて１つ以上の動作パラメータを判定する。例えば、トレース分析器４４０は、第２のカーネル１０８を実行することに応答して、スレッド２０８のうちの第１のものに対応するＧＲＦのレジスタ値における変化を識別することによって、図２のスレッド２０８のうちの第１のもののＧＰＵ状態を判定することができる。いくつかの例では、トレース分析器４４０は、第２のカーネル１０８を実行するのにスレッドのうちの第１のものが必要とする時間量を判定することによって、スレッド２０８のうちの第１のものの実行時間パラメータを計算することができる。いくつかの例では、トレース分析器４４０は、スレッド２０８のうちの第１のもののビジー時間と、関心対象の時間期間の合計時間との比率を計算することによって、スレッド２０８のうちの第１のものの利用率パラメータを判定することができる。
いくつかの例では、トレース分析器４４０は、スレッド２０８のうちの２つ以上に基づく集約動作パラメータを判定する。例えば、トレース分析器４４０は、集約実行時間パラメータ、集約利用率パラメータなどを計算することができる。このような例では、トレース分析器４４０は、関心対象の持続期間または期間に対して、スレッド２０８のうちの１つ以上のビジーのものとスレッド２０８の総量との比率を計算することによって、集約利用率パラメータを判定することができる。
いくつかの例では、トレース分析器４４０は、ＧＰＵ状態に基づいてＧＰＵの動作パラメータを判定するための手段を実装する。例えば、判定するための手段は、第１のＧＰＵ状態に基づいてＧＰＵの利用率を判定することができる。いくつかの例では、判定するための手段は、１つ以上のアナログまたはデジタル回路、論理回路、プログラマブルプロセッサ、プログラマブルコントローラ、ＧＰＵ、ＤＳＰ、ＡＳＩＣ、ＰＬＤ、および／またはＦＰＬＤによって実装されてもよい。いくつかの例では、判定するための手段は、図１５のブロック１５１０または図１７のブロック１７１６のうちの少なくとも１つによって実装されてもよい。
図４の示された例では、ＧＬＩＴエンジン１０２は、ＧＬＩＴ１１２に基づいてＧＰＵ１１０および／またはＣＰＵ１１８の動作、ＧＬＩＴ１１２に関連付けられた１つ以上の動作パラメータなどを調整するハードウェア設定器４５０を含む。いくつかの例では、ハードウェア設定器４５０は、１つ以上の動作パラメータを図１のアプリケーション１２０に送達、提供、および／または他の方法で通信する。例えば、ハードウェア設定器４５０は、性能分析ツール（例えば、ＧＰＵプロファイリングツール）、性能分析ツールに含まれるグラフィカルユーザインターフェース（ＧＵＩ）などを用いて、ＧＰＵ１１０に関連付けられたＧＰＵ状態、ハードウェアスレッド利用率、実行ユニット利用率などを、開発者（例えば、ソフトウェア開発者、プロセッサ設計者、ＧＰＵエンジニアなど）に報告および／または他の方法で通信することができる。このような例では、開発者は、例えば、計算タスクのロードバランスを改善したり、ＧＰＵ１１０のハードウェアスレッド、実行ユニットなどの間で異なるデータ分散を提供したりすることなどによって、ソフトウェアを改善することができる。
いくつかの例では、ハードウェア設定器４５０は、ハードウェア、ソフトウェア、ファームウェア、および／またはハードウェア、ソフトウェア、および／またはファームウェアの任意の組み合わせ（例えば、ＧＰＵドライバ１２２、ＣＰＵ１１８など）を呼び出して、ＧＰＵ１１０の動作を改善することができる。例えば、ハードウェア設定器４５０は、図１のＧＰＵドライバ１２２、ＣＰＵ１１８などに対して命令（例えば、コマンド、１つ以上の機械可読命令など）を生成および送信することができる。命令を受信および／または他の方法で実行することに応答して、ＧＰＵドライバ１２２、ＣＰＵ１１８などを呼び出して、ＧＰＵ１１０の動作を調整するかどうかを判定することができる。例えば、ＧＰＵドライバ１２２、および／または、より一般的には、ＣＰＵ１１８は、１つ以上の動作パラメータに基づいてＧＰＵ１１０によって実行される計算タスク、ジョブ、ワークロードなどのスケジューリングを調整するためにコールされてもよい。
いくつかの例では、ハードウェア設定器４５０は、ＧＬＩＴ１１２に基づいて１つ以上の動作パラメータを分析するために、ＧＰＵドライバ１２２を呼び出す、および／または他の方法でこれに対して指示する。例えば、ＧＰＵドライバ１２２、および／または、より一般的には、ＣＰＵ１１８は、動作パラメータを動作パラメータしきい値（例えば、ＧＰＵ状態しきい値、実行時間しきい値、ビジー時間しきい値、アイドル時間しきい値、利用率しきい値など）と比較することができる。例えば、呼び出されたとき、ＧＰＵドライバ１２２、および／または、より一般的には、ＣＰＵ１１８は、ＧＰＵ１１０の利用率が、測定された時間間隔の９５％がビジーであるＧＰＵ１１０に対応して９５％であると判定することができる。ＧＰＵドライバ１２２は、９５％の利用率を８０％の利用率しきい値と比較し、利用率しきい値を満たす利用率に基づいてＧＰＵ１１０がより多くの計算タスクを受け入れるべきではないことを判定することができる。本明細書で使用される場合、ジョブまたはワークロードは、図２のスレッド２０８などの１つ以上のハードウェアスレッドによって実行される１つ以上の計算タスクのセットを指してもよい。
いくつかの例では、ハードウェア設定器４５０によって呼び出されたときに、ＧＰＵドライバ１２２、および／または、より一般的には、ＣＰＵ１１８は、ＧＰＵ１１０の利用率が４０％であると判定することができる。ＧＰＵドライバ１２２は、４０％の利用率を８０％の利用率しきい値と比較し、ＧＰＵ１１０がより多くの計算タスクを実行するために利用可能な帯域幅を有することを判定することができる。例えば、ＧＰＵドライバ１２２は、４０％の利用率が８０％の利用率しきい値を満たさないと判定することができる。ＧＰＵドライバ１２２は、ＧＰＵ１１０の利用率が利用率しきい値を満たさないと判定する事に応答して、ＧＰＵ１１０によって実行されるタスクを容易にするために、リソースのスケジューリングを調整または修正することができる。例えば、ＧＰＵドライバ１２２は、ＧＰＵ１１０が現在実行している、および／または実行する計算タスクの量を、図１のＧＬＩＴ１１２に基づいて判定することができる利用率パラメータに基づいて増加させることができる。
いくつかの例では、ハードウェア設定器４５０は、ＣＰＵ１１８によるリソーススケジューリング（例えば、ハードウェアスケジューリング、メモリアロケーションなど）を改善および／または他の方法で最適化するための手段を実装する。例えば、開発者は、ＧＰＵ１１０に関連付けられた１つ以上の動作パラメータを分析することによって、ハードウェアスケジューリング機能またはメカニズムを開発および／または改善することができる。
いくつかの例では、ハードウェア設定器４５０は、ＧＰＵ状態の第１の値に基づいてＧＰＵのワークロードを制御するための手段を実装する。いくつかの例では、制御するための手段は、動作パラメータ（例えば、ビジー時間、利用率など）がしきい値を満たさないと判定することに応答して、ＧＰＵ１１０によって実行されるルーチン（例えば、第２のカーネル１０８に含まれる１つ以上の命令）の調整または計算タスクの数の増加のうちの少なくとも１つを行って、ＧＰＵ１１０のワークロードを制御する。いくつかの例では、制御するための手段は、１つ以上のアナログまたはデジタル回路、論理回路、プログラマブルプロセッサ、プログラマブルコントローラ、ＧＰＵ、ＤＳＰ、ＡＳＩＣ、ＰＬＤ、および／またはＦＰＬＤによって実装されてもよい。いくつかの例では、制御するための手段は、図１５のブロック１５１２、１５１４または図１７のブロック１７２０のうちの少なくとも１つによって実装されてもよい。
図４の例では、ＧＬＩＴエンジン１０２は、ＧＬＩＴ４７０などのデータを記録するストレージ４６０を含む。例えば、ＧＬＩＴ４７０は、図１のＧＬＩＴ１１２のうちの１つ以上を含んでもよい。このような例では、ＧＬＩＴ４７０は、図３のＧＬＩＴフォーマット３００などの符号化されたバイナリフォーマットでストレージ４６０に記憶されてもよい。いくつかの例では、ストレージ４６０は、図１のレコード１２６の１つ（複数可）を記録、および／または他の方法で記憶し、これは、命令識別子、オペコード、および／または命令識別子のうちの１つ（複数可）および／またはオペコードのうちの１つ（複数可）に関連付けられたデータ、１つ以上のエミュレーションルーチン、１つ以上のエミュレーションルーチンのうちの１つ（複数可）と命令識別子のうちの１つ（複数可）および／またはオペコードなどのうちの１つ（複数可）および／またはそれらの組み合わせとの間の１つ以上の関連付けを含んでもよい。いくつかの例では、ストレージ４６０は、１つ以上のＡＰＩを介してデータ転送を呼び出すコールバックルーチンを含み得るエミュレーションルーチンなどのエミュレーションルーチンの計装バージョンを記憶する。
この例のストレージ４６０は、揮発性メモリ（例えば、ＳＤＲＡＭ（ＳＤＲＡＭ、Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＲＤＲＡＭ（ＲＡＭＢＵＳ Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）など）および／または不揮発性メモリ（例えば、フラッシュメモリ）によって実装されてもよい。ストレージ４６０は、追加的または代替的に、ＤＤＲ、ＤＤＲ２、ＤＤＲ３、ＤＤＲ４、ｍＤＤＲ（ｍｏｂｉｌｅ ＤＤＲ）などの１つ以上の二重データ速度（ＤＤＲ）メモリによって実装されてもよい。ストレージ４６０は、追加的または代替的に、ハードディスクドライブ（ＨＤＤ）、コンパクトディスク（ＣＤ）ドライブ、デジタル多用途ディスク（ＤＶＤ）ドライブ、ソリッドステートディスク（ＳＳＤ）ドライブなどの１つ以上の大容量記憶デバイスによって実装されてもよい。図示された例では、ストレージ４６０は単一のストレージとして示されているが、ストレージ４６０は、任意の数（例えば、少なくとも１つの記憶ディスクまたは装置）および／または任意のタイプのストレージによって実装されてもよい。さらに、ストレージ４６０に記憶されるデータは、例えば、バイナリデータ、カンマ区切りデータ、タブ区切りデータ、構造化クエリ言語（ＳＱＬ）構造などの任意のデータフォーマットであってもよい。
図１のＧＬＩＴエンジン１０２を実装する例示的な方式が図４に示されているが、図４に示された要素、プロセスおよび／またはデバイスのうちの１つ以上は、任意の他の方法で組み合わせ、分割、再配置、省略、除去および／または実装されてもよい。さらに、例示的な命令生成器４１０、例示的なトレース抽出器４２０、例示的なトレースエミュレータ４３０、例示的なトレース分析器４４０、例示的なハードウェア設定器４５０、例示的なストレージ４６０、例示的なＧＬＩＴ４７０、および／または、より一般的には、図１の例示的なＧＬＩＴエンジン１０２は、ハードウェア、ソフトウェア、ファームウェア、および／またはハードウェア、ソフトウェア、および／またはファームウェアの任意の組み合わせによって実装されてもよい。したがって、例えば、例示的な命令生成器４１０、例示的なトレース抽出器４２０、例示的なトレースエミュレータ４３０、例示的なトレース分析器４４０、例示的なハードウェア設定器４５０、例示的なストレージ４６０、例示的なＧＬＩＴ４７０のうちのいずれか、および／または、より一般的には、例示的なＧＬＩＴエンジン１０２は、１つ以上のアナログまたはデジタル回路、論理回路、プログラマブルプロセッサ、プログラマブルコントローラ、ＧＰＵ、デジタルシグナルプロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、プログラマブル論理デバイス（ＰＬＤ）および／またはフィールドプログラマブル論理デバイス（ＦＰＬＤ）（例えば、フィールドプログラマブルゲートアレイ（ＦＰＧＡ））によって実装されてもよい。純粋にソフトウェアおよび／またはファームウェアの実装をカバーするために、本特許の装置またはシステムの請求項のいずれかを読むとき、例示的な命令生成器４１０、例示的なトレース抽出器４２０、例示的なトレースエミュレータ４３０、例示的なトレース分析器４４０、例示的なハードウェア設定器４５０、例示的なストレージ４６０、および／または例示的なＧＬＩＴ４７０のうちの少なくとも１つは、ソフトウェアおよび／またはファームウェアを含むメモリ、ＤＶＤ、ＣＤ、ブルーレイ（登録商標）ディスクなどの非一時的なコンピュータ可読記憶デバイスまたは記憶ディスクを含むように、本明細書により明確に定義される。さらに、図１の例示的なＧＬＩＴエンジン１０２は、図４に示されたものに加えて、またはその代わりに、１つ以上の要素、プロセスおよび／またはデバイスを含んでもよく、および／または図示された要素、プロセスおよびデバイスのいずれかまたは全てのうちの１つ以上を含んでもよい。本明細書で使用される場合、「通信している」という語句は、その変形を含めて、１つ以上の中間構成要素を介した直接通信および／または間接通信を包含し、直接的な物理的（例えば、有線）通信および／または常時通信を必要とせず、むしろ、周期的な間隔、スケジューリングされた間隔、非周期的な間隔、および／または１回限りのイベントにおける選択的通信を含む。
図５は、図１のＧＰＵ１１０またはその一部分、および／または図２のＧＰＵスライス２００またはその一部分を実装することができる例示的なシステム５００の図である。この例では、システム５００は、例示的な実行ユニットハードウェアスレッド５０２の動作を制御するために利用されてもよい。この例では、実行ユニットハードウェアスレッド５０２は、図２のスレッド２０８のうちの１つを実装してもよい。
図５の示された例では、システム５００は、実行ユニットハードウェアスレッド５０２、例示的なゲートウェイ共用機能５０４、例示的なスレッドディスパッチャ５０６、および例示的なデバイス５０８を含む。この例では、システム５００は、実行ユニットハードウェアスレッド５０２の動作を修正および／または他の方法で制御するための、異なるメカニズム、技術などを示してもよい。
図５の示された例では、システム５００は、スレッド間通信制御を実装するゲートウェイ共用機能５０４を含む。この例では、ゲートウェイ共用機能５０４は、実行ユニットハードウェアスレッド５０２と非同期に通信する。代替的には、ゲートウェイ共用機能５０４は、同期ベースで実行ユニットハードウェアスレッド５０２と対話してもよい。いくつかの例では、ゲートウェイ共用機能５０４は、スレッド－スレッド（例えば、ハードウェアスレッド－ハードウェアスレッド）の同期を実施するハードウェアとして実装されてもよい。いくつかの例では、ゲートウェイ共用機能５０４は、遠隔レジスタ書き込み動作を容易にすることができる。例えば、ゲートウェイ共用機能５０４は、図２のスレッド２０８のうちの第１のものの第１のレジスタからの書き込み要求を取得し、その書き込み要求を図２のスレッド２０８のうちの第２のものの第２のレジスタに転送することができる。
いくつかの例では、ゲートウェイ共用機能５０４は、直接レジスタアクセスに基づくアクティブなスレッド－スレッド通信を実装する。例えば、第１のスレッド（例えば、要求側スレッド）は、別のスレッド（例えば、受信側スレッド）のＧＲＦレジスタ空間に書き込むことができてもよい。マルチプロセッサ環境における２つのスレッド間のこのような直接レジスタアクセスは、遠隔レジスタアクセスと呼ばれることがある。遠隔レジスタアクセスは、読み出し動作または書き込み動作を実装してもよい。いくつかの例では、ＧＰＵ１１０のアーキテクチャは、遠隔レジスタ書き込みをサポートしてもよいが、（元々）遠隔レジスタ読み出しをサポートしなくてもよい例えば、ゲートウェイ共用機能５０４は、メッセージパッシングを介してこのような遠隔レジスタの書き込みを容易にする。いくつかの例では、要求側スレッドは、受信側スレッドのＧＲＦレジスタ空間への書き込みを要求するメッセージをゲートウェイ共用機能５０４に送信してもよい。ゲートウェイ共用機能５０４は、要求側に代わってレジスタの書き込みを完了するために、受信側スレッドに書き込みメッセージを送信してもよい。要求側スレッドおよび受信側スレッドは、ＧＰＵ１１０の同じ実行ユニット上または異なる実行ユニット上にあってもよい。
図５の示された例では、システム５００は、実行ユニットハードウェアスレッド５０２に入力ペイロード（例えば、入力データペイロード）として初期レジスタ値を提供するスレッドディスパッチャ５０６を含む。いくつかの例では、スレッドディスパッチャ５０６は、図２の固定機能ユニット２０７からのスレッド開始要求を調停し、実行ユニット２０４のスレッド２０８をインスタンス化するためのハードウェアの機能ユニットとして実装されてもよい。例えば、スレッドディスパッチャ５０６は、どの実行ユニット２０４のうちの１つ（複数可）とどの実行ユニット２０４のうちのスレッド２０８がジョブまたはソフトウェアスレッドをディスパッチするかについて判定することができる。いくつかの例では、スレッドディスパッチャ５０６は、スレッド２０８のうちのアイドルのものに初期ＧＰＵ状態をロードし、判定に基づいてその実行を開始することができる。この例では、スレッドディスパッチャ５０６は、同期ベースで、実行ユニットハードウェアスレッド５０２のＧＲＦおよび／またはＡＲＦなどのレジスタファイルに初期レジスタ値を提供する。いくつかの例では、スレッドディスパッチャ５０６は、図２のローカルスレッドディスパッチャ２２０を実装してもよい。
図５の示された例では、システム５００は、実行ユニットハードウェアスレッド５０２からのデバイスアクセス命令への応答を実行するデバイス５０８を含む。いくつかの例では、デバイス５０８は、図２のサンプラ２１６、図２のデータポート２１８、図２の共有ローカルメモリ２１４、および／または図２のキャッシュメモリ２１０を実装してもよい。いくつかの例では、デバイス５０８は、デバイスアクセス要求の実行を容易にする。例えば、デバイスアクセス要求は、実行ユニットハードウェアスレッド５０２に、デバイス５０８にデータを書き込む、および／または、ここからデータを読み出すことを行わせる任意の命令によって実装されてもよい。いくつかの例では、デバイスアクセス要求は、ＳＥＮＤ命令、ＲＥＡＤ ＳＥＮＤ命令、ＬＯＡＤ命令などによって実装されてもよい。例えば、実行ユニットハードウェアスレッド５０２は、図１の第２のカーネル１０８のようなカーネルの実行を完了することに応答してＳＥＮＤ命令を生成することによって、デバイスアクセス要求を実行してもよい。この例では、ＳＥＮＤ命令はカーネルの実行を完了することに応答して生成されるため、ＳＥＮＤ命令は消費時に既知である。
いくつかの例では、ＳＥＮＤ命令を実行することに応答して、実行ユニットハードウェアスレッド５０２は、実行ユニットハードウェアスレッド５０２に関連付けられた１つ以上のレジスタ値をデバイス５０８に送信してもよい。いくつかの例では、ＲＥＡＤ ＳＥＮＤ命令を実行することに応答して、実行ユニットハードウェアスレッド５０２は、デバイス５０８に記憶された１つ以上のレジスタ値を要求してもよい。このような例では、デバイス５０８は、デバイス５０８に記憶された要求されたレジスタから読み出されたデータを実行ユニットのハードウェアスレッド５０２に送信することによって、ＲＥＡＤ ＳＥＮＤ命令に対する応答を準備してもよい。
いくつかの例では、図１のＧＬＩＴ１１２は、実行ユニットハードウェアスレッド５０２の動作を修正および／または他の方法で制御するために、異なるメカニズム、技術などを捕捉してもよい。例えば、ＧＬＩＴ１１２は、第１の時間において実行ユニットハードウェアスレッド５０２の第１のＧＰＵ状態を含んでもよく、第１の時間は、第２のカーネル１０８を実行するための準備の際に、スレッドディスパッチャ５０６からの初期レジスタ値を受信するなどの初期化状態中に、実行ユニットハードウェアスレッド５０２のＡＲＦの第１の値、ＧＲＦの第１の値などに対応してもよい。いくつかの例では、ＧＬＩＴ１１２は、第１の時間の後の第２の時間において実行ユニットハードウェアスレッド５０２の第２のＧＰＵ状態含んでもよい。第２のＧＰＵ状態は、ゲートウェイ共用機能５０４が図２のスレッド２０８の異なる１つ（複数可）から１つ以上の遠隔レジスタ書き込み動作を実行することに応答して、ＡＲＦの第２の値、ＧＲＦの第２の値などに対応することができる。いくつかの例では、１つ以上の遠隔レジスタ書き込み動作は、ＧＲＦの第１の値のうちの１つ以上を、第２の値のうちの１つ以上に変更してもよい。いくつかの例では、ＧＬＩＴ１１２は、第２の時間の後の第３の時間において、実行ユニットハードウェアスレッド５０２の第３のＧＰＵ状態を含んでもよい。第３のＧＰＵ状態は、実行ユニットハードウェアスレッド５０２が、デバイス５０８を呼び出してＡＲＦ、ＧＲＦなどからデータを読み出すＳＥＮＤ命令を生成することに応答して、ＡＲＦの第３の値、ＧＲＦの第３の値などに対応してもよい。
図６は、図１のＧＰＵ１１０、図２のＧＰＵスライス２００、および／または図５の実行ユニットハードウェアスレッド５０２のための例示的なＧＬＩＴ６００の図である。いくつかの例では、図６のＧＬＩＴ６００は、図１のＧＬＩＴ１１２の１つ（複数可）を実装してもよい。いくつかの例では、ＧＬＩＴ６００は、図３のＧＬＩＴフォーマット３００に基づくフォーマットを有するバイナリカーネルで符号化されてもよい。例えば、ＧＬＩＴ６００は、図２のスレッド２０８のうちの１つによる図１のカーネル１０８の例示的な実行を表す符号化されたバイナリファイルによって実装されてもよい。
いくつかの例では、図１のＧＬＩＴ１１２のうちの１つは、複数のバイナリカーネルを含んでもよい。いくつかの例では、ＧＬＩＴ６００は、複数のバイナリカーネルのうちの１つを実装してもよい。有利には、図１の第２のカーネル１０８は、実行のために図２の複数のスレッド２０８に分散することができるため、複数のバイナリカーネルは、マルチスレッドＧＰＵトレースを実装することができる。
この例では、ＧＬＩＴ６００は、図１のＧＰＵ１１０、図２のＧＰＵスライス２００などの例示的なプロセッサのハードウェアスレッド（例えば、図２のスレッド２０８、図５の実行ユニットハードウェアスレッド５０２など）上で動作する単一のソフトウェアスレッドのためのＬＩＴを実装してもよい。いくつかの例では、図２の実行ユニット２０４などの実行ユニットに対するＧＬＩＴは、実行ユニット２０４のスレッド２０８のうちのものに対するＧＬＩＴのグループまたはコレクションによって実装されてもよい。いくつかの例では、図２のサブスライス２０２などのサブスライスに対するＧＬＩＴは、実行ユニット２０４のうちのものに対するＧＬＩＴのグループまたはコレクションによって実装されてもよい。
図３の示された例では、ＧＬＩＴ６００は、ハードウェアスレッドのＡＲＦのレジスタの初期値およびハードウェアスレッドのＧＲＦのレジスタの初期値に基づいた状態（例えば、ＧＰＵ状態）を有するＧＰＵを用いて例示的な開始点６０２において開始する。この例では、ＧＲＦのレジスタの初期値は、ＧＲＦのレジスタ全体に対するものであってもよい。代替的には、ＧＲＦのレジスタの初期値は、ＧＲＦの部分的な数のレジスタに対するものであってもよい。
この例では、ＡＲＦのレジスタの初期値は、ＡＲＦのディスパッチマスクに対応する第１のレジスタ値、ハードウェアスレッド識別子（ＴＩＤ）に対応する第２のレジスタ値、実行マスクに対応する第３のレジスタ値、制御レジスタに対応する第４のレジスタ値など、ＡＲＦの部分的な数のレジスタに対するものであってもよい。代替的には、ＡＲＦのレジスタの初期値は、ＡＲＦのレジスタ全体に対するものであってもよい。
ＧＰＵ状態が開始点６０２において初期化された後、ＧＬＩＴ６００は、開始点６０２の後の第１の時間における第１の例示的なイベント（ＥＶＥＮＴ １）６０４、第１の時間の後の第２の時間における第２の例示的なイベント（ＥＶＥＮＴ ２）６０６、第２の時間の後の第３の時間における第３の例示的なイベント（ＥＶＥＮＴ ３）６０８、および第３の時間の後の第４の時間における第４の例示的なイベント（ＥＶＥＮＴ ４）６１０を含む。この例では、イベント６０４、６０６、６０８、６１０は、ＲＥＡＤ ＳＥＮＤ命令であり、これは、外部ハードウェア（例えば、図５のデバイス５０８）のメッセージを、図２のサンプラ２１６および／またはキャッシュメモリ２１０などのハードウェアスレッドにメッセージを送信することを表すことができる。例えば、第１のイベント６０４は、ＤＳＴによって表されるハードウェアスレッドの宛先レジスタの値を用いて、キャッシュメモリ２１０などのグローバルメモリからの読み出しを表すことができる。別の例では、第２のイベント６０６は、ＤＳＴによって表されるハードウェアスレッドの宛先レジスタの値を用いて、図２のサンプラ２１６などのサンプラへのアクセスを表すことができる。追加的または代替的に、図６のＧＬＩＴ６００のようなＧＬＩＴは、図６に示されているものよりも少ない、または多いイベントを含むことができる。
有利には、図６のＧＬＩＴ６００に関連する情報は、図３のＧＬＩＴフォーマット３００のようなバイナリフォーマットで符号化され、図１のＣＰＵ１１８のようなプロセッサによる後のアクセスおよび／または引き出しのためにメモリ１１６にバイナリフォーマットで記憶される。例えば、開始点６０２におけるＧＲＦレジスタ値、ＡＲＦレジスタ値などのＧＰＵ状態の初期値は、ＧＬＩＴフォーマット３００を使用して符号化されてもよい。いくつかの例では、イベント６０４、６０６、６０８、６１０のうちの１つ（複数可）は、ＧＬＩＴフォーマット３００を使用して記憶されてもよい。このような例では、イベント６０４、６０６、６０８、６１０のうちの１つ（複数可）の前および／または後のＡＲＦレジスタおよび／またはＧＲＦレジスタの値などのレジスタ値が、ＧＬＩＴフォーマット３００を使用して記憶されてもよい。
図７は、図６のＧＬＩＴ６００を生成および分析するための例示的なシステム７００の図である。図７のシステム７００は、例示的なＧＰＵ７０２および例示的なＣＰＵ７０４を含む。いくつかの例では、ＧＰＵ７０２は、図１のＧＰＵ１１０および／または図２のＧＰＵスライス２００を実装することができる。いくつかの例では、ＣＰＵ７０４は、図１のＣＰＵ１１８を実装することができる。
図７の示された例では、ＧＰＵ７０２は、例示的なカーネル７０６を実行する。この例では、カーネル７０６は、図１の第２のカーネル１０８を実装することができ計装カーネルである。この例では、カーネル７０６は、ＧＰＵ７０２の複数の例示的なハードウェアスレッド７０８によって分配され、および／または他の方法の実行のためにスケジューリングされる。例えば、スレッド７０８の各々は、図２のスレッド２０８のうちの１つによって実装されてもよい。この例では、ハードウェアスレッド７０８のうちの第１のものはＴＩＤ ０のハードウェアスレッド識別子を有してもよく、ハードウェアスレッド７０８のうちの第２のものはＴＩＤ １のハードウェアスレッド識別子を有してもよく、ハードウェアスレッド７０８のうちの第ＮのものはＴＩＤ Ｎのハードウェアスレッド識別子を有してもよい。
図７の示された例では、ハードウェアスレッド７０８はカーネル７０６のインスタンスを実行し、それぞれの例示的なＧＬＩＴデータ７１０を生成してもよい。例えば、ハードウェアスレッド７０８のうちの第１のものはＧＬＩＴ ＤＡＴＡ ０を生成および／または他の方法で出力することができ、ハードウェアスレッド７０８のうちの第２のものはＧＬＩＴ ＤＡＴＡ １を生成および／また他の方法で出力することができ、ハードウェアスレッド７０８のうちの第ＮのものはＧＬＩＴ ＤＡＴＡ ２を生成および／または他の方法で出力することができる。いくつかの例では、ＧＰＵ７０２は、ＧＬＩＴデータ７１０を、図１のメモリ１１６のトレースバッファ１１４におけるレコード１２６として記憶することができる。
いくつかの例では、ＧＬＩＴデータ７１０は、ＧＰＵ状態（例えば、ハードウェアスレッドの１つ以上のＡＲＦレジスタ値、１つ以上のＧＲＦレジスタ値など）またはカーネル７０６に関連付けられたデータのうちの少なくとも１つを含んでもよい。例えば、カーネル７０６に関連付けられたデータは、カーネル７０６に含まれるＧＰＵ命令、命令に対応するオペコード、命令に対応する命令識別子などを含むことができる。いくつかの例では、ＧＬＩＴデータ７１０の一部分は、図１のレコード１２６のうちの１つ（複数可）、図３のレコード３０２のうちの１つ（複数可）などを実装することができる。例えば、ＧＬＩＴ ＤＡＴＡ ０の第１の部分は、カーネル７０６の命令を含むことができ、これは、ＧＰＵ７０２によって、図３のＧＬＩＴフォーマット３００のＩＮＳＴ＿ＤＥＣＯＤＥ ＩＮＳＴ０としてトレースバッファ１１４に記憶されてもよい。
いくつかの例では、ＣＰＵ７０４は、図１のメモリ１１６に格納されたトレースバッファ１１４などのメモリに記憶されたバッファからＧＬＩＴデータ７１０を取得および／または他の方法で引き出し、ＧＬＩＴデータ７１０に基づいて例示のＧＬＩＴ７１２を生成する。いくつかの例では、ＧＬＩＴ７１２は、図１のＧＬＩＴ１１２を実装することができる。いくつかの例では、ＣＰＵ７０４は、ＧＬＩＴ ＤＡＴＡ ０に基づくハードウェアスレッド７０８のうちの第１のものに対応するＧＬＩＴ７１２のうちの第１のもの、ＧＬＩＴ ＤＡＴＡ １に基づくハードウェアスレッド７０８のうちの第２のものに対応するＧＬＩＴ７１２のうちの第２のもの、ＧＬＩＴ ＤＡＴＡ Ｎに基づくハードウェアスレッド７０８のうちの第３のものに対応するＧＬＩＴ７１２の第３のものなどを生成することができる。このような例では、ＧＬＩＴ７１２の第１のもの、ＧＬＩＴ７１２の第２のもの、ＧＬＩＴ７１２の第３のものなどは、図３のＧＬＩＴフォーマット３００に基づいてファイル（例えば、バイナリファイル）に、ＧＬＩＴデータ７１０のそれぞれのものを配置および／または他の方法で組織化することによって生成されてもよい。いくつかの例では、ＣＰＵ７０４は、ＧＬＩＴフォーマット３００に基づいてバイナリファイルに、ＧＬＩＴ ＤＡＴＡ ０、ＧＬＩＴ ＤＡＴＡ １、ＧＬＩＴ ＤＡＴＡ Ｎなどを配置および／または別様に組織化することによって、ＧＬＩＴ ７１２の第１の１つを生成することができる。
この例では、ＣＰＵ ７０４は、カーネル７０６の実行をシミュレートすることによって、ＧＬＩＴ７１２に基づいてＧＰＵ７０２によってカーネル７０６の実行をリプレイする例示的なＧＬＩＴリプレイアプリケーション７１４を実装する。いくつかの例では、ＧＬＩＴリプレイアプリケーション７１４は、図１のアプリケーション１２０を実装することができる。例えば、ＧＬＩＴリプレイアプリケーション７１４は、カーネル７０６を実行するために利用されるＧＰＵルーチン（ＧＰＵ命令、ＧＰＵカーネルルーチンなど）のシミュレーションに対応するエミュレーションルーチン（例えば、エミュレーション命令、エミュレーションソフトウェアルーチンなど）を計装するソフトウェアアプリケーションとすることができる。
いくつかの例では、計装エミュレーションルーチンは、例示的なＡＰＩ７１６を呼び出して、例示的なハードウェアプロファイリング分析ツール７１８と通信および／または他の方法でデータを送信する。例えば、ＧＬＩＴリプレイアプリケーション７１４は、第１のエミュレーション命令に含まれる命令（例えば、カーネル７０６の実行をシミュレートする命令）の実行前の第１のコールバックルーチン、および／または命令の実行後の第２のコールバックルーチンを用いて第１のエミュレーションルーチンを計装することができる。
いくつかの例では、第１のコールバックルーチンを実行することに応答して、ＧＬＩＴリプレイアプリケーション７１４は、ＡＰＩ７１６のうちの１つを呼び出して、第１のエミュレーションルーチンに含まれる命令の実行前のＧＰＵ７０２のＧＲＦレジスタの第１の値に対応する第１のＧＰＵ状態をハードウェアプロファイリング分析ツール７１８に提供することができる。いくつかの例では、第２のコールバックルーチンを実行することに応答して、ＧＬＩＴリプレイアプリケーション７１４は、ＡＰＩ７１６のうちの１つを呼び出して、第１のエミュレーションルーチンに含まれる命令の実行後のＧＲＦレジスタの第２の値に対応する第２のＧＰＵ状態をハードウェアプロファイリング分析ツール７１８に提供することができる。いくつかの例では、第１のＧＰＵ状態は、第２のＧＰＵ状態と同じであってもよい。すなわち、ＧＲＦレジスタは、第１のエミュレーションルーチンを実行することに応答して変更されなかった。いくつかの例では、第１のＧＰＵ状態は、第２のＧＰＵ状態と異なってもよい。すなわち、ＧＲＦレジスタは、カーネル７０６の実行がＧＲＦレジスタを修正したことを示すために、第１のエミュレーションルーチンを実行することに応答して変更された。
いくつかの例では、ハードウェアプロファイリング分析ツール７１８は、図１のアプリケーション１２０によって実装されてもよい。例えば、ハードウェアプロファイリング分析ツール７１８は、カーネル７０６の実行のリプレイおよび／または他の方法でのエミュレーションに基づいてＧＰＵ７０２またはＣＰＵ７０４のうちの少なくとも１つの動作に対する改善を識別するために、カーネル７０６の実行のリプレイおよび／または他の方法のエミュレーションを分析するソフトウェアアプリケーションとすることができる。いくつかの例では、ハードウェアプロファイリング分析ツール７１８は、１つ以上のＤＬＬによって実装されてもよい。追加的または代替的に、ハードウェアプロファイリング分析ツール７１８は、ニューラルネットワークプロセッサ、ＶＰＵなど、任意の他のタイプのハードウェアプロセッサの動作を分析してもよい。
いくつかの例では、ハードウェアプロファイリング分析ツール７１８は、上述のように、ＧＲＦレジスタの変更に基づいて改善を識別することができる。いくつかの例では、ハードウェアプロファイリング分析ツール７１８は、ＧＲＦレジスタの変更が典型的なまたは予想される結果ではないと判定することができ、これは、ＧＰＵ７０２による改善された実行のために、開発者に第２のカーネル１０８を修正するように通知することができる。いくつかの例では、ハードウェアプロファイリング分析ツール７１８は、ＧＲＦレジスタにおける検出された変更がないことが、カーネル７０６のＧＰＵ７０２のハードウェアスレッドへの分配が効率的な分配ではないことを示すと判定することができ、これは、カーネル７０６の分配を改善するために、開発者に第２のカーネル１０８のスケジューリングを修正するように開発者に通知することができる。
図８は、図６のＧＬＩＴ６００をエミュレートおよび分析するための別の例示的なシステム８００の図である。例えば、図８のシステム８００は、図７のシステム７００またはその一部を実装してもよい。この例では、システム８００は、例示的なＧＬＩＴリプレイアプリケーション８０２と、複数の例示的なツール８０４、８０６、８０８とを含む。例えば、ＧＬＩＴリプレイアプリケーション８０２は、図７のＧＬＩＴリプレイアプリケーション７１４を実装してもよい。いくつかの例では、ツール８０４、８０６、８０８は、図７のハードウェアプロファイリング分析ツール７１８を実装してもよい。例えば、ツール８０４、８０６、８０８のうちの１つ以上は、ＧＬＩＴ８１０に記憶および／または他の方法で含まれるデータを使用して実行をリプレイすることによって、ＧＰＵによるカーネルの実行を分析するソフトウェアアプリケーションとして実装されてもよい。いくつかの例では、ツール８０４、８０６、８０８のうちの１つ以上は、カーネルの実行の異なる分析を実施する１つ以上のＤＬＬとして実装されてもよい。例えば、ツール８０４、８０６、８０８のうちの第１のツール８０４は、第１のセットの分析ルーチン、機能などを使用してカーネルの実行をプロファイリングすることができ、ツール８０４、８０６、８０８のうちの第２のツール８０６は、第２のセットの分析ルーチン、機能などを使用してカーネルの実行をプロファイリングすることができ、および／またはツール８０４、８０６、８０８のうちの第３のツール８０８は、第３のセットの分析ルーチン、機能などを使用してカーネルの実行をプロファイリングすることができ、第１のセット、第２のセット、および／または第３のセットのうちの１つ以上は、互いに異なってもよい。
図８の示した例では、ＧＬＩＴリプレイアプリケーション８０２は、例示的なＧＬＩＴ８１０を取得する。例えば、ＧＬＩＴ８１０は、図１のＧＬＩＴ１１２、図４のＧＬＩＴ４７０、図６のＧＬＩＴ６００、および／または図７のＧＬＩＴ７１２を実装してもよい。いくつかの例では、ＧＬＩＴ８１０は、符号化されたバイナリカーネルであってもよく、ＧＬＩＴリプレイアプリケーション８０２は、ＧＬＩＴ８１０を復号してもよい。例えば、ＧＬＩＴリプレイアプリケーション８０２は、図３のＧＬＩＴフォーマット３００などのバイナリフォーマットで記憶されたデータを解凍および／または他の方法で抽出してもよい。いくつかの例では、ＧＬＩＴリプレイアプリケーション８０２は、抽出されたデータの一部分を、図１のＧＰＵ１１０などのＧＰＵ、図２のＧＰＵスライス２００などのＧＰＵのスライスの例示的なハードウェアスレッド識別子（ＴＩＤ０～ＴＩＤＮ）８１２に関連付けることができる。
図８の示されたでは、ＧＬＩＴリプレイアプリケーション８０２は、１つ以上の例示的なＡＰＩ８１４を介してツール８０４、８０６、８０８のうちの１つ（複数可）と通信している。例えば、ＧＬＩＴリプレイアプリケーション８０２は、計装エミュレーションルーチンの実行の前および／または後に、コールバックルーチンを含めることによって、ＧＰＵカーネルの実行をシミュレートするエミュレーションルーチンを計装することができる。いくつかの例では、コールバックルーチンは、「ＣＡＬＬＢＡＣＫＢＥＦＯＲＥ（）」コールバックルーチンを含んでもよく、これは、実行されるときに、計装エミュレーションルーチンに含まれた命令を実行する前に、ＡＰＩ８１４の第１のものを呼び出して、ツール８０４、８０６、８０８の対応するものにＧＰＵ状態などのデータを提供してもよい。例えば、「ＣＡＬＬＢＡＣＫＢＥＦＯＲＥ（）」コールバックルーチンは、ＧＰＵ状態を提供するために「ＧＥＴＳＴＡＴＥ（）」を呼び出してもよい。いくつかの例では、コールバックルーチンは、「ＣＡＬＬＢＡＣＫＡＦＴＥＲ（）」コールバックルーチンを含んでもよく、これは、実行されるときに、計装エミュレーションルーチンに含まれた命令を実行した後に、ＡＰＩ８１４の第２のものを呼び出して、ツール８０４、８０６、８０８の対応するものにＧＰＵ状態などのデータを提供してもよい。例えば、「ＣＡＬＬＢＡＣＫＡＦＴＥＲ（）」コールバックルーチンは、「ＧＥＴＳＴＡＴＥ（）」を呼び出して、ＧＰＵ状態を提供してもよい。追加的または代替的に、図８に示されるＡＰＩ８１４よりも少ない、または多いＡＰＩ８１４が使用されてもよい。追加的または代替的に、図８に示されるＡＰＩ８１４とは異なる１つ以上のＡＰＩ８１４が使用されてもよい。例えば、１つ以上のＡＰＩ８１４は、カーネルの１つ以上の場所に機械可読コード（例えば、Ｃコード、Ｃ＋＋コードなど）を挿入するために使用され得るＰＩＮ ＡＰＩを用いて実装されてもよい。
図９は、図１のＧＰＵ１１０などのＧＰＵ、図２のＧＰＵスライス２００などのＧＰＵのスライス、および／または図７のＧＰＵ７０２によって実行され得る第１の例のカーネル９０２および第２の例のカーネル９０４を示す。この例では、第１のカーネル９０２は、非計装カーネルを実装してもよい。例えば、第１のカーネル９０２は、図１の第１のカーネル１０６を実装してもよい。この例では、第２のカーネル９０４は、図１の第２のカーネル１０８および／または図７のカーネル７０６などの計装カーネルを実装してもよい。この例では、第２のカーネル９０４は、第１のカーネル９０２の計装バージョンに対応してもよい。
図９の示された例では、第１のカーネル９０２は、移動命令（ＭＯＶ）、ｏｒ命令（ＯＲ）、乗算（ＭＵＬ）命令、およびａｎｄ（ＡＮＤ）命令などの例示的な命令を含む。ＭＯＶ、ＯＲ、ＭＵＬ、およびＡＮＤ命令を実行することに応答して、第１のカーネル９０２は、第１のＳＥＮＤ命令（ＳＥＮＤ）および第２のＳＥＮＤ命令（ＳＥＮＤ）の実行を引き起こす。この例では、ＳＥＮＤ命令は、図２のキャッシュメモリ２１０、図５のデバイス５０８などのグローバルメモリからの読み出し命令である。この例では、第１のＳＥＮＤ命令は、２つの３２バイト幅レジスタ（例えば、グローバルメモリのレジスタｒ１２は３２バイト幅、グローバルメモリのｒ１３は３２バイト幅、など）の第１の読み出し動作を実装する。この例では、第２のＳＥＮＤ命令は、２つの３２バイト幅のレジスタ（例えば、グローバルメモリのレジスタｒ９およびｒ１０）の第２の読み取り動作を実装する。
図９の示された例では、第２のカーネル９０４は、第１のカーネル９０２のＭＯＶ、ＯＲ、ＭＵＬ、およびＳＥＮＤ命令を含む。この例では、第２のカーネル９０４は、図１のＧＬＩＴ１１２、図６のＧＬＩＴ６００などの例示的なＧＬＩＴを生成する例示的な計装命令（ＴＲＡＣＥ）９０６、９０８、９１０を含む。この例では、計装命令９０６、９０８、９１０は、第１の例示的なトレース命令（ＴＲＡＣＥ（ＴＩＤ， Ｒ０－Ｒ１５， ＣＥ， ＤＭＡＳＫ．．．））９０６を含み、ＧＲＦレジスタの全入力ペイロードおよび第２のカーネル９０４を実行するＧＰＵのハードウェアスレッドに関連付けられたＡＲＦレジスタの一部またはサブセットをトレースする。例えば、第１のトレース命令９０６は、ハードウェアスレッドのＧＲＦのレジスタｒ０～ｒ１５、および少なくともハードウェアスレッドのＡＲＦのＣＥおよびＤＭＡＳＫレジスタを読み出すことができる。このような例では、ｒ０～ｒ１５で表される入力ペイロードは、１６個の３２バイトレジスタ（例えば、ｒ０、ｒ１、ｒ２、． ． ． ｒ１５）を含むことができる。
示された例では、計装命令９０６、９０８、９１０は、第１のＳＥＮＤ命令の実行後に結果として生じる宛先値をトレースする第２の例示的なトレース命令９０８を含む。例えば、第１のＳＥＮＤ命令を実行することに応答して、第２のトレース命令９０８は、宛先レジスタの結果として得られる値（例えば、グローバルメモリのｒ１２およびｒ１３）を取得することができる。いくつかの例では、第２のトレース命令９０８は、実行されるときに、トレース記録（例えば、図１のレコード１２６のうちの１つ、図３のレコード３０２のうちの１つなど）を生成して、第２のカーネル９０４を実行したハードウェアスレッドのＴＩＤと、第１のカーネル９０２内の元の命令の第１のオフセット（例えば、第１のオフセット値）とを含むことができる。
示された例では、計装命令９０６、９０８、９１０は、第２のＳＥＮＤ命令の実行後に結果として生じる宛先値をトレースする第３の例示的なトレース命令９１０を含む。例えば、第２のＳＥＮＤ命令を実行することに応答して、第３のトレース命令９１０は、宛先レジスタの結果として得られる値（例えば、グローバルメモリのｒ９およびｒ１０）を取得することができる。いくつかの例では、第３のトレース命令９１０は、実行されるときに、トレース記録（例えば、図１のレコード１２６のうちの１つ、図３のレコード３０２のうちの１つなど）を生成して、第２のカーネル９０４を実行したハードウェアスレッドのＴＩＤと、第１のカーネル９０２内の元の命令の第２のオフセット（例えば、第２のオフセット値）とを含むことができる。有利には、トレースレコードの順序は、オフセットゼロに対応し、これは、ソフトウェアスレッドディスパッチの順序を提供することができる。例えば、第２のカーネル９０４のディスパッチ順序は、オフセットゼロに関する第１のオフセット値および第２のオフセット値に基づいて判定されてもよい。
図１０は、図１の第２のカーネル１０８、図７のカーネル７０６、および／または図９の第２のカーネル９０４などの計装ＧＰＵカーネルの実行をエミュレートするための例示的なワークフロー１０００の図である。例えば、ワークフロー１０００は、図１および／または図４のＧＬＩＴエンジン１０２によって実装されてもよい。この例では、ワークフロー１０００は、例示的なカーネル命令スタティックデータ１００２、例示的なオペコードエミュレーションテーブル１００４、例示的なエミュレーションルーチン１００６、および例示的なＧＰＵ状態１００８、１０１０によって実装される。代替的には、計装ＧＰＵカーネルの実行をエミュレートするために、任意の他の例示的なワークフローが利用されてもよい。
図１０の示された例では、カーネル命令スタティックデータ１００２は、バイナリカーネルから復号された命令に対応し得る。例えば、第２のカーネル１０８は、複数の例示的な符号化された命令をバイナリフォーマットで含むことができる。いくつかの例では、図４のトレース抽出器４２０は、カーネル命令スタティックデータ１００２を生成するために、第２のカーネル１０８から符号化命令を抽出および／または他の方法で復号することができる。この例では、カーネル命令スタティックデータ１００２は、インデックスとして第１の命令識別子（ＩＮＳＴ ０）を有する第１の例示的な命令を含み、これは図１の第２のカーネル１０８からの第１の復号された命令に対応することができる。例えば、ＩＮＳＴ ０は、図９の第２のカーネル９０４の第１のＳＥＮＤ命令（例えば、ＳＥＮＤ（１６）Ｒ１２ Ｒ６ ０ＸＣ ０Ｘ４２０５Ｅ００）に対応することができる。
図１０の示された例では、オペコードエミュレーションテーブル１００４は、図１のＧＰＵ１１０のアーキテクチャなどの特定のＧＰＵアーキテクチャによってサポートされるオペコードに対応することができる。この例では、オペコードエミュレーションテーブル１００４は、第１の例示的なオペコード（ＯＰＣＯＤＥ ０）を含み、これは、ＧＰＵ１１０がサポートする、および／または他の方法で呼び出し時に実行するように構成される、第１のタイプの命令に対応することができる。
図１０の示された例では、エミュレーションルーチン１００６は、実行されるときに、ＧＰＵ１１０が実行するように構成される第２の命令の実行をシミュレートすることができる第１の命令（例えば、機械可読命令）に対応することができる。この例では、エミュレーションルーチン１００６は、第１の例示的なエミュレーションルーチン（ＡＤＤ＿ＥＭＵＬ）を含み、これは、ＧＰＵ１１０がサポートする、および／または他の方法で呼び出し時に実行するように構成される追加動作のエミュレーションに対応することができる。この例では、オペコードエミュレーションテーブル１００４におけるオペコードは、エミュレーションルーチン１００６のそれぞれのものに対応する。例えば、ＯＰＣＯＤＥ ０はＡＤＤ＿ＥＭＵＬに対応し、ＯＰＣＯＤＥ １はＳＵＢ＿ＥＭＵＬに対応するなどである。
図１０の示された例では、ＧＰＵ状態１００８、１０１０は、例示的なＧＲＦ状態１００８および例示的なＡＲＦ状態１０１０を含む。この例では、ＧＲＦ状態１００８は、図２のスレッド２０８のうちの１つなど、ＧＰＵのハードウェアスレッドによって実装されたＧＲＦに記憶されたレジスタの値である。この例では、ＧＲＦ状態１００８は、１２８レジスタ（ｒ０～１２７）を用いて実装される。この例では、ＡＲＦ状態１０１０は、図２のスレッド２０８のうちの１つなど、ＧＰＵのハードウェアスレッドによって実装されたＡＲＦに記憶されたレジスタの値である。
この例では、ＡＲＦ状態１０１０はＡＲＦの一部分を含む。例えば、ＡＲＦの部分は、第１の浮動小数点飽和範囲の第１の端部の値を記憶する第１のレジスタ値（Ｆ０．０）、第１の浮動小数点飽和範囲の第２の端部の値を記憶する第２のレジスタ値（Ｆ０．１）、第２の浮動小数点飽和範囲の第１の端部の値を記憶する第３のレジスタ値（Ｆ１．０）、第２の浮動小数点飽和範囲の第２の端部の値を記憶する第４のレジスタ値（Ｆ１．１）、命令ポインタの値を記憶する第５のレジスタ値（ＩＰ）、ＤＭＡＳＫレジスタの値を記憶する第６のレジスタ値、ＣＥレジスタの値を記憶する第７のレジスタ値、累積レジスタの値を記憶する第８のレジスタ値（ＡＣＣ０）、アドレスレジスタを記憶する第９のレジスタ値（Ａ０）、通知レジスタ（Ｎ０）、および実行マスクの値を記憶する第１０のレジスタ値を含む。 一例として、ＩＰレジスタは、ＧＰＵのメモリ内の現在の命令を参照するポインタを実装することができる。いくつかの例では、スレッド２０８の各々は、それら自身のＩＰを有してもよい。追加的または代替的に、ＡＲＦの部分は、図１０の例に示されるよりも少ない、または多いＡＲＦ状態を含むことができる。
例示的な動作において、図４のトレース抽出器４２０は、図６のＧＬＩＴ６００などＧＬＩＴを復号して、復号されたバイナリデータおよびＧＰＵ状態を生成および／または他の方法で出力することができる。いくつかの例では、トレース抽出器４２０は、命令識別子をインデックスとして利用するカーネル命令スタティックデータ１００２として、復号されたバイナリデータの部分を記憶する。いくつかの例では、トレース抽出器４２０は、復号されたバイナリデータの一部分をＧＰＵ状態１００８、１０１０として記憶する。いくつかの例では、トレース抽出器４２０は、カーネル命令スタティックデータ１００２のうちの１つ（複数可）、オペコードエミュレーションテーブル１００４の中のオペコード、エミュレーションルーチン１００６のうちの１つ（複数可）、および／またはＧＰＵ状態１００８、１０１０のうちの１つ（複数可）を関連付ける。例えば、トレース抽出器４２０は、ＩＮＳＴ ０がＯＰＣＯＤＥ ０に対応し、ＯＰＣＯＤＥ ０がＡＤＤ＿ＥＭＵＬに対応すると判定することができる。このような例では、トレース抽出器４２０は、ＩＮＳＴ ０、ＯＰＣＯＤＥ ０、ＡＤＤ＿ＥＭＵＬ、またはＧＰＵ状態１００８、１０１０のうちの対応するもののうちの少なくとも１つの関連付けを記憶することができる。例えば、トレース抽出器４２０は、関連付を図４のストレージ４６０に記憶することができる。
例示的な動作では、図４のトレースエミュレータ４３０は、カーネル命令スタティックデータ１００２および／またはＧＰＵ状態１００８、１０１０が生成されるＧＰＵカーネルの実行をエミュレートすることができる。いくつかの例では、トレースエミュレータ４３０は、実行するＩＮＳＴ ０を選択することによって、ＧＬＩＴ６００などのＧＬＩＴをリプレイすることができる。いくつかの例では、実行するＩＮＳＴ ０を選択することに応答して、トレースエミュレータ４３０は、ＡＤＤ＿ＥＭＵＬの第１のエミュレーションルーチンをコールし、第１のエミュレーションルーチンに引数としてＩＮＳＴ ０、ＯＰＣＯＤＥ ０、またはＧＰＵ状態１００８、１０１０うちの対応もののうちの少なくとも１つを入力する。有利には、トレースエミュレータ４３０は、カーネル命令スタティックデータ１００２に含まれる情報によって表され得る、ＧＰＵカーネルの命令に対応するエミュレーションルーチン１００６におけるエミュレーションルーチンの１つ（複数可）を実行（例えば、反復的に実行）することによって、図１の第２のカーネル１０８などのＧＰＵカーネルの実行をリプレイすることができる。
図１および／または図４の例示的なＧＬＩＴエンジン１０２を実装するための例示的なハードウェア論理、機械可読命令、ハードウェア実装状態マシン、および／またはそれらの任意の組み合わせを表すソースコードおよび／またはフローチャートを図１１～１７に示す。機械可読命令は、コンピュータプロセッサおよび／またはプロセッサ回路、例えば図１８に関連して後述する例示的なプロセッサプラットフォーム１８００に示されるプロセッサ１８１２による実行のための実行可能プログラムの１つ以上の実行可能プログラムまたは一部分であってもよい。プログラムは、ＣＤ－ＲＯＭ、フロッピーディスク、ハードドライブ、ＤＶＤ、ブルーレイディスク、またはプロセッサ１８１２に関連付けられたメモリなどの非一時的コンピュータ可読記憶媒体に記憶されたソフトウェアで実現されてもよいが、代替的に、プログラム全体および／またはその一部分は、プロセッサ１８１２以外のデバイスによって実行され、および／またはファームウェアまたは専用ハードウェアで実現されてもよい。さらに、例示的なプログラムは、図１１～１７に示すソースコードおよび／またはフローチャートを参照して説明されているが、例示的なＧＬＩＴエンジン１０２を実装する多くの他の方法を代替的に使用することもできる。例えば、ブロックの実行順序を変更することができ、および／または説明したブロックのいくつかを変更、削除、または組み合わせることができる。追加的または代替的に、ブロックのいずれかまたは全部は、ソフトウェアまたはファームウェアを実行することなく対応する動作を実行するように構造化された１つ以上のハードウェア回路（例えば、離散および／または集積アナログおよび／またはデジタル回路、ＦＰＧＡ、ＡＳＩＣ、比較器、演算増幅器（ｏｐ－ａｍｐ）、論理回路など）によって実装されてもよい。プロセッサ回路は、異なるネットワーク位置に分配されていてもよく、および／または１つ以上のデバイス（例えば、単一機械のマルチコアプロセッサ、サーバラックに分配された複数のプロセッサなど）にローカルに分配されていてもよい。
本明細書で説明される機械可読命令は、圧縮フォーマット、暗号化フォーマット、フラグメント化フォーマット、コンパイルされたフォーマット、実行可能フォーマット、パッケージされたフォーマットなどのうちの１つ以上で記憶されてもよい。本明細書で説明される機械可読命令は、データ、または機械実行可能な命令を作成、製造、および／または生成するために利用され得るデータ構造（例えば、命令の部分、コード、コードの表現など）として記憶されてもよい。例えば、機械可読命令は、フラグメント化され、ネットワークまたはネットワークの集合（例えば、クラウド、エッジデバイスなど）の同じまたは異なる位置に配置された１つ以上の記憶デバイスおよび／または計算デバイス（例えば、サーバ）に記憶されてもよい。機械可読命令は、計算デバイスおよび／または他の機械によって直接読取可能、解釈可能、および／または実行可能にするために、インストール、修正、適応、更新、組み合わせ、補足、設定、復号化、解凍、アンパッキング、分配、再割り当て、コンパイルなどの１つ以上を必要としてもよい。例えば、機械可読命令は、個別に圧縮され、暗号化され、別々の計算デバイスに記憶される複数の部分に記憶されてもよく、この部分は、復号化され、解凍され、組み合わされたときに、一緒に本明細書に説明されたようなプログラムを形成することができる１つ以上の機能を実装する実行可能命令のセットを形成する。
別の例では、機械可読命令は、それらがプロセッサ回路によって読み出され得る状態で記憶されてもよいが、特定の計算デバイスまたは他のデバイス上で命令を実行するために、ライブラリ（例えば、ＤＬＬ）、ソフトウェア開発キット（ＳＤＫ）、ＡＰＩなどの追加を必要としてもよい。別の例では、機械可読命令（例えば、記憶された設定、データ入力、記録されたネットワークアドレスなど）が、機械可読命令および／または対応するプログラムが、全体的にまたは部分的に実行され得る前に、設定される必要があってもよい。したがって、本明細書で使用される機械可読媒体は、機械可読命令および／またはプログラムを、機械可読命令および／またはプログラムの特定のフォーマットまたは状態にかかわらず、静止時または輸送中に記憶されるか、またはそうでないときに含むことができる。
本明細書で説明される機械可読命令は、過去、現在、または将来の命令言語、スクリプト言語、プログラミング言語などによって表すことができる。例えば、機械可読命令は、Ｃ、Ｃ＋＋、Ｊａｖａ、Ｃ＃、Ｐｅｒｌ、Ｐｙｔｈｏｎ、ＪａｖａＳｃｒｉｐｔ、ＨＴＭＬ（ＨｙｐｅｒＴｅｘｔ Ｍａｒｋｕｐ Ｌａｎｇｕａｇｅ）、ＳＱＬ（Ｓｔｒｕｃｔｕｒｅｄ Ｑｕｅｒｙ Ｌａｎｇｕａｇｅ）、Ｓｗｉｆｔなどの言語のいずれかを使用して表わされてもよい。
上述したように、図１１～１７の例示的なプロセスは、ＨＤＤ、フラッシュメモリ、リードオンリーメモリ、ＣＤ、ＤＶＤ、キャッシュ、ランダムアクセスメモリ、および／または任意の他の記憶デバイスもしくは記憶ディスクのような非一時的コンピュータおよび／または機械可読媒体に記憶された実行可能な命令（例えば、コンピュータおよび／または機械可読命令）を使用して実装されてもよく、これらの記憶デバイスまたは記憶ディスクには、情報が任意の持続時間（例えば、長期間、永久、短時間、短い瞬間、一時的にバッファ、および／または情報のキャッシュ）記憶される。本明細書で使用される場合、用語の非一時的コンピュータ可読媒体は、任意のタイプのコンピュータ可読記憶デバイスおよび／または記憶ディスクを含み、伝搬信号を排除し、伝送媒体を排除するように明確に定義される。
「
含む（ｉｎｃｌｕｄｉｎｇ）」および「含む（ｃｏｍｐｒｉｓｉｎｇ）」（およびそのすべての形式およびテンス）は、本明細書では、オープンエンドの用語として使用される。したがって、請求項「が「含む（ｉｎｃｌｕｄｅ）」または「含む（ｃｏｍｐｒｉｓｅ）」（例えば、ｃｏｍｐｒｉｓｅｓ、ｉｎｃｌｕｄｅｓ、ｃｏｍｐｒｉｓｉｎｇ、ｉｎｃｌｕｄｉｎｇ、ｈａｖｉｎｇなどを含む）のいずれかの形式をプリアンブルとして、または任意の種類の請求項の記載内で使用するときにはいつでも、追加の要素、用語などが、対応する請求項または記載の範囲を超えることなく存在し得ることが理解されるべきである。本明細書で使用される場合、例えば、クレームのプリアンブルにおいて、移行句として「少なくとも」という句が使用されるときに、それは、用語「ｃｏｍｐｒｉｓｉｎｇ」および「ｉｎｃｌｕｄｉｎｇ」がオープンエンドであるのと同じようにオープンエンドである。用語「および／または」は、例えば、Ａ、Ｂ、および／またはＣなどの形式で使用されるときに、（１）Ａのみ、（２）Ｂのみ、（３）Ｃのみ、（４）ＡとＢ、（５）ＡとＣ、（６）ＢとＣ、（７）ＡとＢとＣなど、Ａ、Ｂ、Ｃの任意の組み合わせまたはサブセットを指す。構造、構成要素、品目、物体、および／または物を説明する文脈において本明細書で使用される場合、語句「ＡおよびＢのうちの少なくとも１つ」は、（１）少なくとも１つのＡ、（２）少なくとも１つのＢ、（３）少なくとも１つのＡと少なくとも１つのＢのいずれかを含む実装を指すことを意図している。同様に、構造、構成要素、品目、物体、および／または物を説明する文脈において本明細書で使用される場合、語句「ＡまたはＢのうちの少なくとも１つ」は、（１）少なくとも１つのＡ、（２）少なくとも１つのＢ、（３）少なくとも１つのＡと少なくとも１つのＢのいずれかを含む実装を指すことを意図している。プロセス、命令、アクション、アクティビティおよび／またはステップの実行（ｐｅｒｆｏｒｍａｎｃｅ ｏｒ ｅｘｅｃｕｔｉｏｎ）を説明する文脈において本明細書で使用される場合、語句「ＡおよびＢのうちの少なくとも１つ」は、（１）少なくとも１つのＡ、（２）少なくとも１つのＢ、（３）少なくとも１つのＡと少なくとも１つのＢのいずれかを含む実装を指すことを意図している。同様に、プロセス、命令、アクション、アクティビティおよび／またはステップの実行を説明する文脈において本明細書で使用される場合、語句「ＡまたはＢのうちの少なくとも１つ」は、（１）少なくとも１つのＡ、（２）少なくとも１つのＢ、（３）少なくとも１つのＡと少なくとも１つのＢのいずれかを含む実装を指すことを意図している。
本明細書で使用される場合、単数形の参照（例えば、「ａ」、「ａｎ」、「第１」、「第２」など）は、複数を除外しない。用語「ａ」または「ａｎ」のエンティティは、本明細書で使用される場合、そのエンティティの１つ以上を指す。用語「ａ」（または「ａｎ」）、「１つ以上」、および「少なくとも１つ」は、本明細書で互換的に使用されることがある。さらに、個々に列挙されているが、複数の手段、要素、または方法アクションは、例えば、単一のユニットまたはプロセッサによって実装されてもよい。さらに、個々の特徴は、異なる例または請求項に含まれてもよいが、これらは、組み合わされ得るものであり、異なる例または請求項に含まれることは、特徴の組み合わせが実行不可能および／または有利であることを示唆しない。
図１１は、図１の第２のカーネル１０８、図７のカーネル７０６、および／または図９の第２のカーネル９０４などの例示的な計装カーネルの実行をエミュレートするための例示的なソースコード１１００を示す。代替的には、計装カーネルの実行をエミュレートするために、任意の他のソースコードが実行されてもよい。いくつかの例では、図１１のソースコード１１００は、図４のトレースエミュレータ４３０、および／または、より一般的には、図１および／または図４のＧＬＩＴエンジン１０２によって実行され得る機械可読命令を表してもよい。例えば、トレースエミュレータ４３０は、ソースコード１１００を実行して、図１のＧＰＵ１１０などのＧＰＵによって実行される計装カーネルに含まれる命令をエミュレート（例えば、反復的にエミュレート）してもよい。
いくつかの例では、ソースコード１１００を実行することに応答して、トレースエミュレータ４３０は、図１０のカーネル命令スタティックデータ１００２に含まれる命令のうちの１つを選択することができる。例えば、トレースエミュレータ４３０は、ＩＮＳＴ ０に対応する命令を選択することができる。いくつかの例では、ソースコード１１００を実行することに応答して、トレースエミュレータ４３０は、ＩＮＳＴ ０に対応する命令がグローバルメモリ（例えば、キャッシュメモリ２１０）またはサンプラ（例えば、図２のサンプラ２１６）へのＳＥＮＤ命令であるかどうかを判定することができる。トレースエミュレータ４３０が、命令がグローバルメモリまたはサンプラへのＳＥＮＤ命令であると判定する場合、トレースエミュレータ４３０は、トレースからレジスタ値を更新することができる。例えば、トレースエミュレータ４３０は、命令を実行する前および／または実行した後に、ＧＰＵ状態１００８、１０１０に基づいてレジスタ値を更新することができる。
いくつかの例では、トレースエミュレータ４３０が、命令がグローバルメモリまたはサンプラへのＳＥＮＤ命令でないと判定する場合、トレースエミュレータ４３０は、命令をエミュレートすることができる。例えば、トレースエミュレータ４３０は、命令をエミュレートするためにエミュレーションルーチンテーブル１００６のエミュレーションルーチンのうちの１つを呼び出すことによって命令をエミュレートしてもよい。この例では、トレースエミュレータ４３０は、図１０のカーネル命令スタティックデータ１００２に含まれる命令のうちの１つ以上に対してソースコード１１００を実行（例えば、反復的に実行）してもよい。
図１２は、例示的なソフトウェアスレッドの実行をエミュレートするための例示的なソースコード１２００を示す。代替的には、ソフトウェアスレッドの実行をエミュレートするために、任意の他のソースコードが実行されてもよい。いくつかの例では、図１２のソースコード１２００は、図４のトレースエミュレータ４３０、および／または、より一般的には、図１および／または図４のＧＬＩＴエンジン１０２によって実行され得る機械可読命令を表してもよい。例えば、トレースエミュレータ４３０は、ソースコード１２００を実行して、第２のカーネル１０８などのカーネルを、カーネルに含まれる命令をエミュレートすることによって、スレッド２０８のうちの１つなどのハードウェアスレッドにディスパッチするインスタンスをエミュレートしてもよい。
いくつかの例では、ソースコード１２００を実行することに応答して、トレースエミュレータ４３０は、命令のうちの１つに対応するオフセット識別子（例えば、オフセット値） （ＯｆｆｓｅｔＴｏＩＤ）を判定することによって、カーネルに含まれる命令をエミュレートする。例えば、トレースエミュレータ４３０は、ＡＲＦのＩＰレジスタ値のＧＰＵ状態（Ｓｔａｔｅ．ＩＰ）に基づいてオフセット識別子を判定してもよい。いくつかの例では、ソースコード１２００を実行することに応答して、トレースエミュレータ４３０は、命令識別子に基づいて、図１０のＩＮＳＴ ０などの命令（ｉｎｓ）を返す。いくつかの例では、ソースコード１２００を実行することに応答して、トレースエミュレータ４３０は、命令に基づいてオペコードを識別する。いくつかの例では、ソースコード１２００を実行することに応答して、トレースエミュレータ４３０は、オペコードに基づいてエミュレーションルーチンテーブル１００６のエミュレーションルーチンのうちの１つを識別する。いくつかの例では、ソースコード１２００を実行することに応答して、トレースエミュレータ４３０は、例示的な引数として命令および１つ以上のＧＰＵ状態（Ｓｔａｔｅ）を利用して、識別されたエミュレーションルーチンのうちの１つを実行する。この例では、トレースエミュレータ４３０は、カーネルの最後の命令が実行されることに応答して生成され得るＥＯＴ（ｅｎｄ－ｏｆ－ｔｉｍｅ）命令が生成されるまで、ソースコード１２００を実行（例えば、反復的に実行）してもよい。例えば、ＥＯＴ命令は、ＩＮＳＴ Ｎがエミュレートされることに応答して、生成されてもよい。
図１３は、例示的な計装ソフトウェアスレッドの実行をエミュレートするための例示的なソースコード１３００を示す。代替的には、計装ソフトウェアスレッドの実行をエミュレートするために、任意の他のソースコードが実行されてもよい。いくつかの例では、図１３のソースコード１３００は、図４のトレースエミュレータ４３０、および／または、より一般的には、図１および／または図４のＧＬＩＴエンジン１０２によって実行され得る機械可読命令を表してもよい。例えば、トレースエミュレータ４３０は、ソースコード１３００を実行して、第２のカーネル１０８などのカーネルを、カーネルに含まれる命令をエミュレートすることによって、スレッド２０８のうちの１つなどのハードウェアスレッドにディスパッチするインスタンスをエミュレートしてもよい。
いくつかの例では、ソースコード１３００は、図１２のソースコード１２００を、第１の例示的な計装ルーチン（例えば、計装ルーチン、計装命令など）１３０２と、第２の例示的な計装ルーチン１３０４を用いて計装することによって実施されてもよい。例えば、トレースエミュレータ４３０は、エミュレーションルーチン（ＥｍｕｌＲｏｕｔｉｎｅｓ）を実行する前に第１の計装ルーチン１３０２を実行し、エミュレーションルーチンを実行した後に第２の計装ルーチン１３０４を実行することができる。
いくつかの例では、第１の計装ルーチン１３０２を実行することに応答して、トレースエミュレータ４３０は、コールバックルーチン（例えば、「ＣａｌｌｂａｃｋＢｅｆｏｒｅ（）；」）を呼び出して、ＡＰＩを呼び出して、図１のアプリケーション１２０、図７のハードウェアプロファイリング分析ツール７１８などの、ソフトウェアスレッドを実行したハードウェアスレッドのＧＰＵ状態を上位レベル構成要素に提供することができる。
いくつかの例では、第２の計装ルーチン１３０４を実行することに応答して、トレースエミュレータ４３０は、コールバックルーチン（例えば、「ＣａｌｌｂａｃｋＡｆｔｅｒ（）；」）を呼び出して、ＡＰＩを呼び出して、図１のアプリケーション１２０、図７のハードウェアプロファイリング分析ツール７１８などの、ソフトウェアスレッドを実行したハードウェアスレッドのＧＰＵ状態を上位レベル構成要素に提供することができる。有利には、コールバックルーチンを上位レベル構成要素に登録することによって、トレースエミュレータ４３０は、エミュレーションルーチンを実行する前および／または実行した後に、ハードウェアスレッドのＧＰＵ状態を提供して、エミュレーションルーチンを実行することに応答したＧＰＵ状態の変更を判定することができる。
図１４は、エミュレーションルーチンを実装するための例示的なソースコード１４００を示す。代替的には、エミュレーションルーチンを実装するために、他のソースコードが実行されてもよい。いくつかの例では、ソースコード１４００は、図１０のエミュレーションルーチンテーブル１００６および／または図１３のエミュレーションルーチン（ＥｍｕｌＲｏｕｔｉｎｅｓ）におけるエミュレーションルーチンのうちの１つ（複数可）を実装してもよい。いくつかの例では、図１４のソースコード１４００は、図１の第２のカーネル１０８に含まれる命令などのＧＰＵカーネル命令の実行をシミュレートするために、図４のトレースエミュレータ４３０、および／または、より一般的には、図１および／または図４のＧＬＩＴエンジン１０２によって実行され得る機械可読命令を表してもよい。
いくつかの例では、ソースコード１４００を実行することに応答して、トレースエミュレータ４３０は、第１のソースオペランド（ｓｒｃ０）および第２のソースオペランド（ｓｒｃ１）を判定することによって、命令のエミュレーションのためのデータを準備してもよい。例えば、トレースエミュレータ４３０は、ＧＰＵカーネル命令を実行したハードウェアスレッドに関連付けられたＧＲＦ状態などの第１のＧＰＵ状態に基づいて第１のソースオペランドを判定してもよい。いくつかの例では、ソースコード１４００を実行することに応答して、トレースエミュレータ４３０は、ＧＰＵカーネル命令を実行したハードウェアスレッドに関連付けられたＡＲＦ状態などの第２のＧＰＵ状態に基づいて第２のソースオペランドを判定してもよい。
いくつかの例では、ソースコード１４００を実行することに応答して、トレースエミュレータ４３０は、実行マスク（ｅｘｅｃ＿ｍａｓｋ）、宛先レジスタ（ｄｓｔ）、および次のＩＰレジスタ（ｎｅｘｔ＿ｉｐ）を判定することによって、命令をエミュレートしてもよい。いくつかの例では、ソースコード１４００を実行することに応答して、トレースエミュレータ４３０は、ＧＰＵ状態、宛先レジスタ、および処理する次のＩＰレジスタに基づいて、新しいＧＰＵ状態をコミットしてもよい。例えば、トレースエミュレータ４３０は、後続の処理および／または分析のために新しいＧＰＵ状態を記憶してもよい。
図１５は、ＧＰＵの動作を改善するために、図１および／または図４のＧＬＩＴエンジン１０２を実装するように実行され得る機械可読命令１５００を表すフローチャートである。図１５の機械可読命令１５００は、ブロック１５０２において開始、そこでＧＬＩＴエンジン１０２は、グラフィック処理ユニット（ＧＰＵ）によって実行されるカーネルを計装する。例えば、命令生成器４１０（図４）は、図１のプロファイリング命令１０４Ａ～１０４Ｃを挿入して図１の第２のカーネル１０８を生成することによって、図１の第１のカーネル１０６を計装してもよい。
ブロック１５０４において、ＧＬＩＴエンジン１０２は、実行のために、計装カーネルをＧＰＵに送信する。例えば、命令生成器４１０は、図１のメモリ１１６に記憶するための第２のカーネル１０８を提供することができる。いくつかの例では、図１のＧＰＵ１１０は、命令生成器４１０、図１のＧＰＵドライバ１２２、および／またはメモリ１１６から第２のカーネル１０８を引き出すことができる。
ブロック１５０６において、ＧＬＩＴエンジン１０２は、ＧＰＵが計装カーネルを実行することに応答して、ＧＰＵからＧＰＵロング命令トレース（ＧＬＩＴ）を取得する。例えば、第２のカーネル１０８を取得することに応答して、ＧＰＵ１１０は、第２のカーネル１０８を実行することができる。いくつかの例では、第２のカーネル１０８を実行することに応答して、ＧＰＵ１１０は、図１のＧＬＩＴ１１２、図６のＧＬＩＴ６００などを生成することができる。例えば、ＧＰＵ１１０は、図６のＧＬＩＴ１１２、図６のＧＬＩＴ６００などを、図３のＧＬＩＴフォーマット３００などのバイナリフォーマットで符号化することができる。
ブロック１５０８において、ＧＬＩＴエンジン１０２は、ＧＬＩＴをエミュレートする。例えば、トレース抽出器４２０（図４）は、ＧＬＩＴ１１２、図６のＧＬＩＴ６００などを実装することができる符号化されたバイナリカーネルを復号することができる。いくつかの例では、トレースエミュレータ４３０（図４）は、１つ以上のＡＰＩを介して、図１のアプリケーション１２０に対して、実装エミュレーションルーチンを実行する前および／または実行した後に、ＧＰＵ状態を提供するために、エミュレーションルーチンを計装することができる。ブロック１５０８を実装するために実行され得る例示的なプロセスが、図１６に関連して以下に説明される。
ブロック１５１０において、ＧＬＩＴエンジン１０２は、エミュレートされたＧＬＩＴに基づいてＧＰＵの動作パラメータを判定する。例えば、トレース分析器４４０（図４）は、ＧＬＩＴ１１２、ＧＬＩＴ６００などのエミュレーションに基づいて、ＧＰＵ状態、実行時間パラメータ、ビジー時間パラメータ、アイドル時間パラメータ、占有時間パラメータ、または利用率パラメータを判定することができる。
ブロック１５１２において、ＧＬＩＴエンジン１０２は、動作パラメータに基づいてＧＰＵのワークロードを調整するかどうかを判定する。例えば、ハードウェア設定器４５０（図４）は、図２のスレッド２０８のうちの１つ（複数可）、および／または、より一般的には、図２のＧＰＵスライス２００の利用率が利用率しきい値未満であると判定することに応答して、ＧＰＵ１１０によって実行される命令の数を増加させると判定することができる。いくつかの例では、ハードウェア設定器４５０は、対応するＧＰＵ状態が第２のカーネル１０８のＧＰＵ１１０への分配に応答して値を変更しないことに基づいて、スレッド２０８の１つ以上が利用されないことを判定することができる。いくつかの例では、利用率しきい値が満たされないことに基づいて、スレッド２０８のうちの１つ（複数可）が利用されない、および／または十分に利用されないと判定することに応答して、ハードウェア設定器４５０は、スレッド２０８のうちの１つ（複数可）によって実行される命令の数を増加させてもよい。
ブロック１５１２において、ＧＬＩＴエンジン１０２が動作パラメータに基づいてＧＰＵのワークロードを調整しないと判定した場合、制御は、ブロック１５１６に進み、別の計装カーネルを生成するかどうかを判定する。ブロック１５１２において、ＧＬＩＴエンジン１０２が動作パラメータに基づいてＧＰＵのワークロードを調整すると判定した場合、ブロック１５１４において、ＧＬＩＴエンジン１０２は、ＧＰＵのワークロードを調整するためにＧＰＵドライバを呼び出す。例えば、ハードウェア設定器４５０は、ＧＰＵドライバ１２２に対して、ＧＰＵ１１０によって実行される命令の数を増加させ、ＧＰＵ１１０によって実行される命令の数を減少させ、第２のカーネル１０８のスケジューリングを、図２の実行ユニット２０４のうちの１つ（複数可）のスレッド２０８のうちの１つ（複数可）、および／またはそれらの組み合わせの間で調整するように指示することができる。
ブロック１５１４においてＧＰＵのワークロードを調整するためにＧＰＵドライバを呼び出すことに応答して、ブロック１５１６において、ＧＬＩＴエンジン１０２は、別の計装カーネルを生成するかどうかを判定する。例えば、命令生成器４１０は、図１の第１のカーネル１０６とは異なるカーネルを計装すると判定することができる。いくつかの例では、命令生成器４１０は、プロファイリング命令１０４Ａ～１０４Ｃのうちの１つ（複数可）を追加、差し引く、および／または修正し、カーネル命令（例えば、図１のＩＮＳＴＲ１、ＩＮＳＴＲ２など）のうちの１つ（複数可）を追加、差し引く、および／または修正することによって、および／またはそれらの組み合わせによって、第１のカーネル１０６を再計装すると判定する。
ブロック１５１８において、ＧＬＩＴエンジン１０２は、ＧＰＵの分析を継続するかどうかを判定する。例えば、トレースエミュレータ４３０は、ＧＰＵ１１０に関連付けられた動作パラメータを判定するために、ＧＰＵ１１０の分析を継続すると判定することができる。いくつかの例では、トレースエミュレータ４３０は、図１のＧＬＩＴ１１２、図６のＧＬＩＴ６００などを再び開始および／または再エミュレートすることによって分析を継続すると判定することができる。ブロック１５１８において、ＧＬＩＴエンジン１０２がＧＰＵの分析を継続すると判定した場合、制御は、ブロック１５０６に戻り、ＧＰＵが計装カーネルを実行したことに応答してＧＰＵから別のＧＬＩＴを取得するか、そうでなければ、図１５の例示的な機械可読命令１５００は終了する。
図１６は、１つ以上の例示的なＧＬＩＴをエミュレートするために、図１および／または図４のＧＬＩＴエンジン１０２を実装するように実行され得る機械可読命令１６００を表すフローチャートである。いくつかの例では、機械可読命令１６００は、図１５のブロック１５０８を実装してもよい。図１６の機械可読命令１６００は、ブロック１６０２において開始し、そこでＧＬＩＴエンジン１０２は、エミュレートするグラフィック処理ユニット（ＧＰＵ）ロング命令トレース（ＧＬＩＴ）を選択する。例えば、トレース抽出器４２０（図４）は、エミュレートする図１のＧＬＩＴ１１２の第１のもの、図４のＧＬＩＴ４７０の第１のものなどを選択することができる。いくつかの例では、ＧＬＩＴ１１２の第１のものは、第１のバイナリカーネルを含む１つ以上のバイナリカーネルを含んでもよい。いくつかの例では、第１のバイナリカーネルは、図６のＧＬＩＴ６００に対応する、および／または他の方法でこれに関連付けられたデータを含んでもよい。このような例では、第１のバイナリカーネルは、図３のＧＬＩＴフォーマット３００などのバイナリフォーマットを有してもよい。
ブロック１６０４において、ＧＬＩＴエンジン１０２は、ＧＬＩＴを復号し、ＧＰＵによって実行されるルーチンを含む復号されたＧＬＩＴデータを生成する。例えば、トレース抽出器４２０は、第１のバイナリカーネルを復号して、図１のレコード１２６、図３のレコード３０２などを生成および／または他の方法で出力することができる。いくつかの例では、トレース抽出器４２０は、図１のレコード１２６、図３のレコード３０２などに基づいて、図１０のカーネル命令スタティックデータ１００２を識別することができる。例えば、トレース抽出器４２０は、追加命令、乗算命令、ＳＥＮＤ命令、ＲＥＡＤ ＳＥＮＤ命令など、および／またはそれらの組み合わせなど、ＧＰＵ１１０によって実行されるルーチンを識別することができる。
ブロック１６０６において、ＧＬＩＴエンジン１０２は、命令識別子に基づいて復号されたＧＬＩＴデータを記憶する。例えば、トレース抽出器４２０は、第１のバイナリカーネルから復号された命令識別子をインデックスとして利用して、カーネル命令スタティックデータ１００２を記憶することができる。いくつかの例では、トレース抽出器４２０は、復号されたＧＬＩＴデータをストレージ４６０（図４）に記憶することができる。
ブロック１６０８において、ＧＬＩＴエンジン１０２は、ＧＰＵによって実行されるルーチンの識別子に基づいてエミュレーションルーチンを識別する。例えば、トレース抽出器４２０は、カーネル命令スタティックデータ１００２のルーチンの第１のものに対応するオペコードに基づいて、エミュレーションルーチンテーブル１００６におけるエミュレーションルーチンのうちの第１のルーチンを識別することができる。
ブロック１６１０において、ＧＬＩＴエンジン１０２は、命令識別子またはエミュレーションルーチンのうちの少なくとも１つの関連付けを記憶する。例えば、トレース抽出器４２０は、図１０のカーネル命令スタティックデータ１００２の命令識別子（例えば、図１０のＩＮＳＴ ０、ＩＮＳＴ１、ＩＮＳＴ２など）のうちの１つ（複数可）、図１０のオペコードエミュレーションテーブル１００４のオペコード（例えば、ＯＰＣＯＤＥ ０、ＯＰＣＯＤＥ １、ＯＰＣＯＤＥ ２など）のうちの１つ（複数可）、または図１０のエミュレーションルーチンテーブル１００６のエミュレーションルーチン（例えば、ＡＤＤ＿ＥＭＵＬ、ＳＵＢ＿ＥＭＵＬ、ＭＵＬ＿ＥＭＵＬなど）のうちの１つ（複数可）を関連付けることができる。いくつかの例では、トレース抽出器４２０は、関連付をストレージ４６０に記憶することができる。
ブロック１６１２において、ＧＬＩＴエンジン１０２は、コールバックルーチンを用いてエミュレーションルーチンを計装する。例えば、トレースエミュレータ４３０（図４）は、図１３の第１の計装ルーチン１３０２および／または図１３の第２の計装ルーチン１３０４などの例示的な計装命令を図１３のソースコード１３００に挿入することによって、図１０のエミュレーションルーチンテーブル１００６に含まれるエミュレーションルーチンのうちの１つ（複数可）を計装することができる。
ブロック１６１４において、ＧＬＩＴエンジン１０２は、コールバックルーチンを登録して、アプリケーションプログラミングインターフェース（ＡＰＩ）を呼び出す。例えば、トレースエミュレータ４３０は、エミュレーションルーチンテーブル１００６のエミュレーションルーチンのうちの計装されたものを、図１のアプリケーション１２０、図１のＣＰＵ１１８上で動作するＯＳ、および／またはそれらの組み合わせに登録することができる。
ブロック１６１６において、ＧＬＩＴエンジン１０２は、計装エミュレーションルーチンを実行して、ＡＰＩを呼び出して、ＧＰＵ状態を観察する。例えば、計装エミュレーションルーチンに含まれる登録されたコールバックルーチンを実行することに応答して、トレースエミュレータ４３０は、登録されたコールバックルーチンを実行して、１つ以上のＡＰＩを呼び出して、ＧＰＵ状態を観察することができる。いくつかの例では、ＧＰＵ状態は、図１０のＧＰＵ状態１００８、１０１０に対応してもよい。例えば、１つ以上のＡＰＩを呼び出すことに応答して、トレースエミュレータ４３０は、第２のカーネル１０８を実行する前のスレッド２０８のうちの１つのＧＰＵ状態の第１の値、および／または第２のカーネル１０８を実行した後のスレッド２０８のうちのその１つのＧＰＵ状態の第２の値を観察することができる。
ブロック１６１８において、ＧＬＩＴエンジン１０２は、エミュレートする別のＧＬＩＴを選択するかどうかを判定する。例えば、トレースエミュレータ４３０および／またはトレース分析器４４０は、シミュレートするＧＬＩＴ１１２の別の１つを選択することを判定することができる。ブロック１６１８において、ＧＬＩＴエンジン１０２が処理する別のＧＬＩＴを選択することを判定した場合、制御はブロック１６０２に戻って、エミュレートする別のＧＬＩＴを選択する。ブロック１６１８において、ＧＬＩＴエンジン１０２がエミュレートする別のＧＬＩＴを選択しないと判定した場合、制御は、図１５の例示的な機械可読命令１５００のブロック１５１０に戻って、エミュレートされたＧＬＩＴに基づいてＧＰＵの動作パラメータを判定してもよい。追加的または代替的に、図１６の例示的な機械可読命令１６００は、終了してもよい。
図１７は、ＧＰＵの動作を改善するために、図１および／または図４のＧＬＩＴエンジン１０２を実装するように実行され得る機械可読命令１７００を表すフローチャートである。図１７の機械可読命令１７００は、ブロック１７０２において開始し、ここで、ＧＬＩＴエンジン１０２、および／または、より一般的には、図１のＣＰＵ１１８が、ＧＰＵによって実行されるグラフィック処理ユニット（ＧＰＵ）命令を含むカーネルにプロファイルルーチンを挿入する。例えば、命令生成器４１０（図４）は、プロファイリング命令１０４Ａ～１０４Ｃを第１のカーネル１０６に挿入して、図１のＧＰＵ１１０によって実行される図１の第２のカーネル１０８を生成することができる。いくつかの例では、第１のカーネル１０６および第２のカーネル１０８は、追加命令、乗算命令、ＳＥＮＤ命令、ＲＥＡＤ ＳＥＮＤ命令などのＧＰＵ命令、および／またはそれらの組み合わせを含む。
ブロック１７０４において、ＧＰＵ１１０は、ＧＰＵのハードウェアスレッド（ＨＷＴ）によって実行するためにカーネルを分配する。例えば、命令生成器４１０は、図１のメモリ１１６に記憶するための第２のカーネル１０８を提供することができる。いくつかの例では、図１のＧＰＵ１１０は、命令生成器４１０、図１のＧＰＵドライバ１２２、および／またはメモリ１１６から第２のカーネル１０８を引き出すことができる。例えば、図２のローカルスレッドディスパッチャ２２０は、第２のカーネル１０８を取得し、実行のためにスレッド２０８のうちの１つ（複数可）に第２のカーネルを分配することができる。
ブロック１７０６において、ＧＰＵ１１０は、ＨＷＴの汎用レジスタファイル（ＧＲＦ）のそれぞれの第１のレジスタの第１のレジスタ値を判定する。例えば、スレッド２０８のうちの第１のスレッドは、第１のスレッドによって実装される第１のＧＲＦの１つ以上の第１のレジスタの１つ以上の第１のレジスタ値を判定することができる。いくつかの例では、スレッド２０８の第２のスレッドは、第２のスレッドによって実装される第２のＧＲＦの１つ以上の第２のレジスタの１つ以上の第２のレジスタ値を判定することができる。
ブロック１７０８において、ＧＰＵ１１０は、ＨＷＴのアーキテクチャレジスタファイル（ＡＲＦ）のそれぞれの第２のレジスタの第２のレジスタ値を判定する。例えば、スレッド２０８のうちの第１のスレッドは、第１のスレッドによって実装される第１のＡＲＦの１つ以上の第１のレジスタの１つ以上の第１のレジスタ値を判定することができる。いくつかの例では、スレッド２０８の第２のスレッドは、第２のスレッドによって実装される第２のＡＲＦの１つ以上の第２のレジスタの１つ以上の第２のレジスタ値を判定することができる。
ブロック１７１０において、ＧＰＵ１１０は、ＨＷＴがＧＰＵ命令を実行することに応答して、第３のレジスタ値を判定する。例えば、スレッド２０８のうちの第１のスレッドは、第１のスレッドが図２のサンプラ２１６、図２のキャッシュメモリ２１０などへのＳＥＮＤ命令を実行することに応答して、１つ以上のそれぞれの第１の宛先レジスタの１つ以上の第５のレジスタ値を判定することができる。いくつかの例では、スレッド２０８のうちの第２のスレッドは、第２のスレッドが図２のサンプラ２１６、図２のキャッシュメモリ２１０などへのＳＥＮＤ命令を実行することに応答して、１つ以上のそれぞれの第２の宛先レジスタの１つ以上の第６のレジスタ値を判定することができる。
ブロック１７１２において、ＧＰＵ１１０は、第１のレジスタ値、第２のレジスタ値、第３のレジスタ値、およびＧＰＵ命令をＧＰＵロング命令トレース（ＧＬＩＴ）に記憶する。例えば、スレッド２０８のうちの第１のスレッドは、１つ以上の第１のレジスタ値、１つ以上の第３のレジスタ値、１つ以上の第５のレジスタ値、または１つ以上のＧＰＵ命令のうちの少なくとも１つを、図１のＧＬＩＴ１１２の１つ、図４のＧＬＩＴ４７０の１つ、図６のＧＬＩＴ６００などのＧＬＩＴを実装することができる符号化されたバイナリファイルに記憶することができる。いくつかの例では、スレッド２０８のうちの第２のスレッドは、１つ以上の第２のレジスタ値、１つ以上の第４のレジスタ値、１つ以上の第６のレジスタ値、または１つ以上のＧＰＵ命令のうちの少なくとも１つを、符号化されたバイナリファイルに記憶することができる。
ブロック１７１４において、ＧＬＩＴエンジン１０２、および／または、より一般的には、ＣＰＵ１１８は、コールバックルーチンをルーチンに挿入し、ＡＰＩを呼び出して、ＧＬＩＴからの情報をアプリケーションに提供する。例えば、トレースエミュレータ４３０（図４）は、図１３のソースコード１３００に図１３の第１の計装ルーチン１３０２および／または第２の計装ルーチン１３０４を挿入し、ＧＰＵ状態などのＧＬＩＴ１１２からのデータを１つ以上のＡＰＩを介して図１のアプリケーション１２０に提供することができる。
ブロック１７１６において、ＧＬＩＴエンジン１０２、および／または、より一般的には、ＣＰＵ１１８が、ＧＬＩＴ利用率を含むＧＬＩＴに基づいてＧＰＵの動作パラメータを判定する。例えば、トレース分析器４４０（図４）は、ＧＬＩＴ１１２からのデータに基づいて、ＧＰＵ１１０の利用率を含むＧＰＵ１１０の１つ以上の動作パラメータを判定することができる。
ブロック１７１８において、ＧＬＩＴエンジン１０２、および／または、より一般的には、ＣＰＵ１１８は、動作パラメータをしきい値と比較する。例えば、トレース分析器４４０は、利用率を、利用率しきい値などのしきい値と比較することができる。いくつかの例では、トレース分析器４４０は、ＧＰＵ１１０のビジー時間、占有などをビジー時間しきい値、占有しきい値などと比較することができる。
ブロック１７２０において、ＧＬＩＴエンジン１０２、および／または、より一般的には、ＣＰＵ１１８は、比較に基づいてＧＰＵによって実行される計算タスクの数を調整する。例えば、ハードウェア設定器４５０（図４）は、利用率と利用率しきい値との比較に基づいて、ＧＰＵ１１０または異なるＧＰＵによって実行される計算タスクの数を増加させることを判定することができる。いくつかの例では、ＧＰＵ１１０の７０％の利用率がＧＰＵ１１０の９０％の利用率しきい値を下回り、それによって利用率しきい値を満たさないと判定することに応答して、ハードウェア設定器４５０は、図１のＧＰＵドライバ１１０に対して、ＧＰＵ１１０によって実行される計算タスク、カーネルなどの数を増加させるように指示し、および／または行わせることができる。ブロック１７２０における比較に基づいて、ＧＰＵによって実行される計算タスクの数を調整することに応答して、図１７の例示的な機械可読命令１７００は、終了する。
図１８は、図１および／または図４のＧＬＩＴエンジン１０２を実装するために、図１１～１７の命令を実行するように構成された例示的なプロセッサプラットフォーム１８００のブロック図である。プロセッサプラットフォーム１８００は、例えば、サーバ、パーソナルコンピュータ、ワークステーション、自己学習機械（例えば、ニューラルネットワーク）、または任意の他のタイプの計算デバイスとすることができる。
示された例のプロセッサプラットフォーム１８００は、プロセッサ１８１２を含む。示された例のプロセッサ１８１２は、ハードウェアである。例えば、プロセッサ１８１２は、１つ以上の集積回路、論理回路、マイクロプロセッサ、ＧＰＵ、ＤＳＰ、または任意の所望のファミリーまたは製造業者のコントローラによって実装することができる。ハードウェアプロセッサは、半導体ベース（例えば、シリコンベース）デバイスであってもよい。この例では、プロセッサ１８１２は、図４の例示的な命令生成器４１０、例示的なトレース抽出器４２０、例示的なトレースエミュレータ４３０、例示的なトレース分析器４４０、および例示的なハードウェア設定器４５０を実装する。
示された例のプロセッサ１８１２は、ローカルメモリ１８１３（例えば、キャッシュ）を含む。示された例のプロセッサ１８１２は、バス１８１８を介して、揮発性メモリ１８１４および不揮発性メモリ１８１６を含むメインメモリと通信している。揮発性メモリ１８１４は、ＳＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＲＤＲＡＭ（登録商標）（ＲＡＭＢＵＳ（登録商標）Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、および／または任意の他のタイプのランダムアクセスメモリデバイスによって実装されてもよい。不揮発性メモリ１８１６は、フラッシュメモリおよび／または任意の他の所望のタイプのメモリデバイスによって実装されてもよい。メインメモリ１８１４、１８１６へのアクセスは、メモリコントローラによって制御される。
示された例のプロセッサプラットフォーム１８００は、インターフェース回路１８２０も含む。インターフェース回路１８２０は、Ｅｔｈｅｒｎｅｔ（登録商標）インターフェース、ユニバーサルシリアルバス（ＵＳＢ）、Ｂｌｕｅｔｏｏｔｈ（登録商標）インターフェース、近接場通信（ＮＦＣ）インターフェース、および／またはＰＣＩエクスプレスインターフェースなど、任意のタイプのインターフェース規格によって実装されてもよい。
示された例では、１つ以上の入力デバイス１８２２が、インターフェース回路１８２０に接続される。入力デバイス１８２２は、ユーザがデータおよび／またはコマンドをプロセッサ１８１２に入力することを可能にする。入力デバイスは、例えば、オーディオセンサ、マイクロホン、カメラ（スチルまたはビデオ）、キーボード、ボタン、マウス、タッチスクリーン、トラックパッド、トラックボール、アイソポイントデバイス、および／または音声認識システムによって実装することができる。
また、１つ以上の出力デバイス１８２４はまた、図示の例のインターフェース回路１８２０に接続される。出力デバイス１８２４は、例えば、ディスプレイデバイス（例えば、発光ダイオード（ＬＥＤ）、有機発光ダイオード（ＯＬＥＤ）、液晶ディスプレイ（ＬＣＤ）、陰極線管（ＣＲＴ）ディスプレイ、現場スイッチング（ＩＰＳ）ディスプレイ、タッチスクリーンなど）、触覚出力デバイス、プリンタ、および／またはスピーカによって実施され得る。したがって、示された例のインターフェース回路１８２０は、典型的には、グラフィックドライバカード、グラフィックドライバチップ、および／またはグラフィックドライバプロセッサを含む。
示された例のインターフェース回路１８２０は、ネットワーク１８２６を介して外部マシン（例えば、任意の種類の計算デバイス）とデータの交換を容易にするために、送信機、受信機、トランシーバ、モデム、住宅ゲートウェイ、無線アクセスポイント、および／またはネットワークインターフェースなどの通信デバイスも含む。通信は、例えば、イーサネット接続、デジタル加入者回線（ＤＳＬ）接続、電話回線接続、同軸ケーブルシステム、衛星システム、ラインオブサイト無線システム、セルラー電話システムなどを介することができる。
示された例のプロセッサプラットフォーム１８００は、ソフトウェアおよび／またはデータを記憶するための１つ以上の大容量記憶デバイス１８２８も含む。そのような大容量記憶デバイス１８２８の例は、フロッピーディスクドライブ、ハードドライブディスク、コンパクトディスクドライブ、ブルーレイディスクドライブ、ＲＡＩＤ（ｒｅｄｕｎｄａｎｔ ａｒｒａｙ ｏｆ ｉｎｄｅｐｅｎｄｅｎｔ ｄｉｓｋｓ）、およびデジタル多用途ディスク（ＤＶＤ）ドライブを含む。この例では、１つ以上の大容量記憶デバイス１８２８は、図４の例示的なＧＬＩＴ４７０を記憶する図４のストレージ４６０を実装する。
図１１～１７の機械実行可能命令１８３２は、大容量記憶デバイス１８２８内、揮発性メモリ１８１４内、不揮発性メモリ１８１６内、および／またはＣＤまたはＤＶＤなどのリムーバブル非一時的コンピュータ可読記憶媒体に記憶されてもよい。
図１８の例示的なコンピュータ可読命令１８３２などのソフトウェアを第三者に分配するための例示的なソフトウェア分配プラットフォーム１９０５を示すブロック図が、図１９に示されている。例示的なソフトウェア分配プラットフォーム１９０５は、ソフトウェアを格納し、他の計算デバイスに送信することができる任意のコンピュータサーバ、データ設備、クラウドサービスなどによって実装されてもよい。第三者は、ソフトウェア分配プラットフォームを所有および／または動作させる顧客のエンティティであってもよい。例えば、ソフトウェア分配プラットフォームを所有および／または動作させるエンティティは、図１８の例示的なコンピュータ可読命令１８３２などのソフトウェアの開発者、販売者、および／またはライセンサであり得る。第三者は、使用および／または再販売および／またはサブライセンス許諾のためにソフトウェアを購入および／またはライセンス許諾する消費者、ユーザ、小売業者、ＯＥＭ業者などであり得る。示された例では、ソフトウェア分配プラットフォーム１９０５は、１つ以上のサーバおよび１つ以上の記憶デバイスを含む。記憶デバイスは、上述のように、図１１～１７の例示的なコンピュータ可読命令１１００、１２００、１３００、１４００、１５００、１６００、１７００に対応し得るコンピュータ可読命令１８３２を記憶する。例示的なソフトウェア分配プラットフォーム１９０５の１つ以上のサーバは、ネットワーク１９１０と通信しており、これは、上述のインターネットのうちの任意の１つ以上および／または例示的なネットワーク１８２６のうちのいずれか１つ以上に対応し得る。いくつかの例では、１つ以上のサーバは、商業取引の一部としてソフトウェアを要求者に送信する要求に応答する。ソフトウェアの送達、販売および／またはライセンス許諾に対する支払いは、ソフトウェア分配プラットフォーム１９０５の１つ以上のサーバによって、および／または第三者支払いエンティティを介して処理されてもよい。サーバは、購入者および／またはライセンサが、ソフトウェア分配プラットフォーム１９０５からコンピュータ可読命令１８３２をダウンロードすることを可能にする。例えば、図１８の例示的なコンピュータ可読命令１８３２に対応し得るソフトウェアは、例示的なプロセッサプラットフォーム１８００にダウンロードされてもよく、れは、図１および／または図４の例示的なＧＬＩＴエンジン１０２を実装するためにコンピュータ可読命令１８３２を実行することを行う。いくつかの例では、ソフトウェア分配プラットフォーム１９０５の１つ以上のサーバは、改善、パッチ、更新などが分配され、エンドユーザデバイスにおいてソフトウェアに適用されることを確実にするために、ソフトウェア（例えば、図１８の例示的なコンピュータ可読命令１８３２）への更新を定期的に提供、送信、および／または強制する。
以上から、ＧＰＵなどのハードウェアプロセッサの動作を改善するために使用され得る例示的なシステム、方法、装置、および製造物品が開示されていることが理解されよう。開示されたシステム、方法、装置、および製造物品は、ＧＰＵなどの異なるハードウェアプロセッサのためのＬＩＴを定義し、Ｃ、Ｃ＋＋などのような高レベル言語で開発され得る柔軟な分析ツールの開発を容易にする。有利には、このような分析ツールは、ハードウェアプロセッサの単一のハードウェアスレッドの粒度レベルでプロファイリングデータを生成するために、ハードウェアプロセッサの動作を分析することができる。有利には、開示されたシステム、方法、装置、および製造物品は、同じカーネルがハードウェアプロセッサの複数のスレッドに分配され得るので、マルチスレッドトレースを生成することができる。
開示されたシステム、方法、装置、および製造物品は、ＧＰＵの動作を改善するために利用され得るカーネルデバッグ、メモリ、キャッシュ、サンプラなどのモデルの開発を改善することができる。例えば、開示されたシステム、方法、装置、および製造物品は、ハードウェアプロセッサによって実行される計算タスクの量を増加させることによって、計算デバイスのハードウェアプロセッサの動作を改善することによって、計算デバイスを使用する効率を改善する。したがって、開示された方法、装置、および製造物品は、コンピュータの機能における１つ以上の改善を目的とする。
グラフィック処理ユニットのロング命令トレースを生成するための例示的な方法、装置、システム、および製造物品が本明細書に開示されている。さらなる例およびそれらの組み合わせは、以下を含む。
例１は、少なくとも１つのメモリと、少なくとも１つのプロセッサであって、グラフィック処理ユニット（ＧＰＵ）によって実行される第２のルーチンの識別子に基づいて第１のルーチンを識別することであって、第１のルーチンは、第２のルーチンのエミュレーションに基づく、識別することと、ＧＰＵのＧＰＵ状態の第１の値を判定する第１のルーチンを実行することであって、第１のルーチンは、（ｉ）第２のルーチンに関連付けられた第１の引数、および（ｉｉ）第１のルーチンを実行する前のＧＰＵ状態の第２の値に対応する第２の引数を有する、実行することと、ＧＰＵ状態の第１の値に基づいてＧＰＵのワークロードを制御することと、を少なくとも行う命令を実行する少なくとも１つのプロセッサと、を含む、装置を含む。
例２は、ＧＰＵ状態は、ＧＰＵのハードウェアスレッドに関連付けられたアーキテクチャレジスタファイルにおける第１のレジスタまたはハードウェアスレッドの汎用レジスタファイルの第２のレジスタの状態である、例１に記載の装置を含む。
例３は、識別子は、符号化されたバイナリファイルから抽出された第１の識別子であり、少なくとも１つのプロセッサは、ＧＰＵのハードウェアスレッドによって実行されるカーネルに１つ以上のプロファイルルーチンを挿入することと、ロング命令トレースから１の値、第２の値、およびハードウェアスレッド識別子を判定することであって、ロング命令トレースは、ハードウェアスレッドによる１つ以上のプロファイルルーチンの実行に応答して、ハードウェアスレッドによって生成され、第１の値は、ハードウェアスレッドによるカーネルの実行後のＧＰＵレジスタ値に対応し、第２の値は、ハードウェアスレッドによるカーネルの実行前のＧＰＵレジスタ値に対応し、ハードウェアスレッド識別子は、ハードウェアスレッドを識別する、判定することと、を行う、例１～２のいずれか１つに記載の装置を含む。
例４は、ハードウェアスレッドは、第１のハードウェアスレッドであり、ロング命令トレースは、第１のハードウェアスレッドに関連付けられた第１のロング命令トレースであり、符号化されたバイナリファイルは、第１のロング命令トレースと、１つ以上の第２のハードウェアスレッドに関連付けられた１つ以上の第２のロング命令トレースとを含み、符号化されたバイナリファイルは、マルチスレッドＧＰＵトレースを表す、例１～３のいずれか１つに記載の装置を含む。
例５は、カーネルは、ハードウェアスレッドによって実行されるデバイスアクセス命令を含み、少なくとも１つのプロセッサは、ＧＰＵの汎用レジスタファイルの１つ以上のそれぞれの第１のレジスタの１つ以上の第１のレジスタ値を判定することと、ＧＰＵのアーキテクチャレジスタファイルの１つ以上のそれぞれの第２のレジスタの１つ以上の第２のレジスタ値を判定することと、１つ以上の第１のレジスタ値、１つ以上の第２のレジスタ値、１つ以上の第３のレジスタ値、およびデバイスアクセス命令をロング命令トレースに記憶することであって、１つ以上の第３のレジスタ値は、デバイスアクセス命令に関連付けられた１つ以上のそれぞれの宛先レジスタに対応する、記憶することを行う、例１～４のいずれか１つに記載の装置を含む。
例６は、少なくとも１つのプロセッサは、第１のＧＰＵ状態に基づいてＧＰＵの利用率を判定することと、利用率をしきい値と比較することと、比較に基づいてしきい値が満たされていないと判定することに応答して、第２のルーチンの調整、またはＧＰＵによって実行される計算タスクの数の増加のうちの少なくとも１つを行って、ＧＰＵのワークロードを制御することと、を行う、例１～５のいずれか１つに記載の装置を含む。
例７は、第１のルーチンは、エミュレーションルーチンを含む計装ルーチンであり、少なくとも１つのプロセッサは、エミュレーションルーチンの前に計装ルーチンに第１のコールバックルーチンを挿入することであって、第１のコールバックルーチンは、第１のアプリケーションプログラミングインターフェース（ＡＰＩ）を呼び出して、第２のＧＰＵ状態をアプリケーションに提供する、挿入することと、エミュレーションルーチンの後に計装ルーチンに第２のコールバックルーチンを挿入することであって、第２のコールバックルーチンは、第１のＡＰＩまたは第２のＡＰＩを呼び出して、第１のＧＰＵ状態をアプリケーションに提供する、挿入することと、を行う、例１～６のいずれか１つに記載の装置を含む。
例８は、命令を含む少なくとも１つの記憶デバイスであって、命令は、実行されるときに、少なくとも１つのプロセッサに、グラフィック処理ユニット（ＧＰＵ）によって実行される第２のルーチンの識別子に基づいて第１のルーチンを識別することであって、第１のルーチンは、第２のルーチンのエミュレーションに基づく、識別することと、ＧＰＵのＧＰＵ状態の第１の値を判定する第１のルーチンを実行することであって、第１のルーチンは、（ｉ）第２のルーチンに関連付けられた第１の引数、および（ｉｉ）第１のルーチンを実行する前のＧＰＵ状態の第２の値に対応する第２の引数を有する、実行することと、ＧＰＵ状態の第１の値に基づいてＧＰＵのワークロードを制御することと、を行わせる、少なくとも１つの記憶デバイスを含む。
例９は、ＧＰＵ状態は、ＧＰＵのハードウェアスレッドに関連付けられたアーキテクチャレジスタファイルにおける第１のレジスタ、またはハードウェアスレッドの汎用レジスタファイルの第２のレジスタの状態である、例８に記載の少なくとも１つの記憶デバイスを含む。
例１０は、識別子は、符号化されたバイナリファイルから抽出された第１の識別子であり、命令は、実行されるときに、少なくとも１つのプロセッサに、ＧＰＵのハードウェアスレッドによって実行されるカーネルに１つ以上のプロファイルルーチンを挿入することと、ロング命令トレースから１の値、第２の値、およびハードウェアスレッド識別子を判定することであって、ロング命令トレースは、ハードウェアスレッドによる１つ以上のプロファイルルーチンの実行に応答して、ハードウェアスレッドによって生成され、第１の値は、ハードウェアスレッドによるカーネルの実行後のＧＰＵレジスタ値に対応し、第２の値は、ハードウェアスレッドによるカーネルの実行前のＧＰＵレジスタ値に対応し、ハードウェアスレッド識別子は、ハードウェアスレッドを識別する、判定することと、を行わせる、例８～９のいずれか１つに記載の記憶デバイスを含む。
例１１は、ハードウェアスレッドは、第１のハードウェアスレッドであり、ロング命令トレースは、第１のハードウェアスレッドに関連付けられた第１のロング命令トレースであり、符号化されたバイナリファイルは、第１のロング命令トレースと、１つ以上の第２のハードウェアスレッドに関連付けられた１つ以上の第２のロング命令トレースと、を含み、符号化されたバイナリファイルは、マルチスレッドＧＰＵトレースを表す、例８～１０のいずれか１つに記載の少なくとも１つの記憶デバイスを含む。
例１２は、カーネルは、ハードウェアスレッドによって実行されるデバイスアクセス命令を含み、命令は、実行されると、少なくとも１つのプロセッサに、ＧＰＵの汎用レジスタファイルの１つ以上のそれぞれの第１のレジスタの１つ以上の第１のレジスタ値を判定することと、ＧＰＵのアーキテクチャレジスタファイルの１つ以上のそれぞれの第２のレジスタの１つ以上の第２のレジスタ値を判定することと、１つ以上の第１のレジスタ値、１つ以上の第２のレジスタ値、１つ以上の第３のレジスタ値、およびデバイスアクセス命令をロング命令トレースに記憶することであって、１つ以上の第３のレジスタ値は、デバイスアクセス命令に関連付けられた１つ以上のそれぞれの宛先レジスタに対応する、記憶することと、を行わせる、例８～１０のいずれか１つに記載の少なくとも１つの記憶デバイスを含む。
例１３は、命令は、実行されると、少なくとも１つのプロセッサに、第１のＧＰＵ状態に基づいてＧＰＵの利用率を判定することと、利用率をしきい値と比較することと、比較に基づいてしきい値が満たされていないと判定することに応答して、第２のルーチンの調整、またはＧＰＵによって実行される計算タスクの数の増加のうちの少なくとも１つを行って、ＧＰＵのワークロードを制御することと、を行わせる、例８～１２のいずれか１つに記載の少なくとも１つの記憶デバイスを含む。
例１４は、第１のルーチンは、エミュレーションルーチンを含む計装ルーチンであり、命令は、実行されると、少なくとも１つのプロセッサに、エミュレーションルーチンの前に計装ルーチンに第１のコールバックルーチンを挿入することであって、第１のコールバックルーチンは、第１のアプリケーションプログラミングインターフェース（ＡＰＩ）を呼び出して、第２のＧＰＵ状態をアプリケーションに提供する、挿入することと、エミュレーションルーチンの後に計装ルーチンに第２のコールバックルーチンを挿入することであって、第２のコールバックルーチンは、第１のＡＰＩまたは第２のＡＰＩを呼び出して、第１のＧＰＵ状態をアプリケーションに提供する、挿入することと、を行わせる、例８～１３のいずれか１つに記載の少なくとも１つの記憶デバイスを含む。
例１５は、グラフィック処理ユニット（ＧＰＵ）によって実行される第２のルーチンの識別子に基づいて第１のルーチンを識別するための手段であって、第１のルーチンは、第２のルーチンのエミュレーションに基づく、手段と、ＧＰＵのＧＰＵ状態の第１の値を判定する第１のルーチンを実行するための手段であって、第１のルーチンは、（ｉ）第２のルーチンに関連付けられた第１の引数、および（ｉｉ）第１のルーチンを実行する前のＧＰＵ状態の第２の値に対応する第２の引数を有する、手段と、ＧＰＵ状態の第１の値に基づいてＧＰＵのワークロードを制御するための手段と、を含む、装置を含む。
例１６は、ＧＰＵ状態は、ＧＰＵのハードウェアスレッドに関連付けられたアーキテクチャレジスタファイルにおける第１のレジスタまたはハードウェアスレッドの汎用レジスタファイルの第２のレジスタの状態である、例１５に記載の装置を含む。
例１７は、識別子は、符号化されたバイナリファイルから抽出された第１の識別子であり、ＧＰＵのハードウェアスレッドによって実行されるカーネルに１つ以上のプロファイルルーチンを挿入するための手段と、ハードウェアスレッドによる１つ以上のプロファイルルーチンの実行に応答して、ハードウェアスレッドによって生成されたロング命令トレースから、第１の値、第２の値、およびハードウェアスレッド識別子を判定することを実行するための手段であって、第１の値は、ハードウェアスレッドによるカーネルの実行前のＧＰＵレジスタ値に対応し、第２の値は、ハードウェアスレッドによるカーネルの実行後のＧＰＵレジスタ値に対応し、ハードウェアスレッド識別子は、ハードウェアスレッドを識別する、手段と、をさらに含む、例１５～１６いずれか１つに記載の装置を含む。
例１８は、ハードウェアスレッドは、第１のハードウェアスレッドであり、ロング命令トレースは、第１のハードウェアスレッドに関連付けられた第１のロング命令トレースであり、符号化されたバイナリファイルは、第１のロング命令トレースと、１つ以上の第２のハードウェアスレッドに関連付けられた１つ以上の第２のロング命令トレースとを含み、符号化されたバイナリファイルは、マルチスレッドＧＰＵトレースを表す、例１５～１７のいずれか１つに記載の装置を含む。
例１９は、カーネルは、ハードウェアスレッドによって実行されるデバイスアクセス命令を含み、実行するための手段は、ＧＰＵの汎用レジスタファイルの１つ以上のそれぞれの第１のレジスタの１つ以上の第１のレジスタ値を判定することと、ＧＰＵのアーキテクチャレジスタファイルの１つ以上のそれぞれの第２のレジスタの１つ以上の第２のレジスタ値を判定することと、１つ以上の第１のレジスタ値、１つ以上の第２のレジスタ値、１つ以上の第３のレジスタ値、およびデバイスアクセス命令をロング命令トレースに記憶することであって、１つ以上の第３のレジスタ値は、デバイスアクセス命令に関連付けられた１つ以上のそれぞれの宛先レジスタに対応する、記憶することと、を行う、例１５～１８のいずれか１つに記載の装置を含む。
例２０は、第１のＧＰＵ状態に基づいてＧＰＵの利用率を判定するための手段をさらに含み、制御するための手段は、利用率がしきい値を満たさないという判定に応答して、第２のルーチンの調整、またはＧＰＵによって実行される増加した計算タスクの数の増加のうちの少なくとも１つを行って、ＧＰＵのワークロードを制御することを行う、例１５～１９のいずれか１つに記載の装置を含む。
例２１は、第１のルーチンは、エミュレーションルーチンを含む計装ルーチンであり、実行するための手段は、エミュレーションルーチンの前に計装ルーチンに第１のコールバックルーチンを挿入することであって、第１のコールバックルーチンは、第１のアプリケーションプログラミングインターフェース（ＡＰＩ）を呼び出して、第２のＧＰＵ状態をアプリケーションに提供する、挿入することと、エミュレーションルーチンの後に計装ルーチンに第２のコールバックルーチンを挿入することであって、第２のコールバックルーチンは、第１のＡＰＩまたは第２のＡＰＩを呼び出して、第１のＧＰＵ状態をアプリケーションに提供する、挿入することと、を行う、例１５～２０のいずれか１つに記載の少なくとも１つの記憶デバイスを含む。
例２２は、ハードウェアスレッドを有するグラフィック処理ユニット（ＧＰＵ）であって、ハードウェアスレッドは、ＧＰＵ状態の第１の値を判定することと、カーネルに含まれるＧＰＵルーチンを実行して、ＧＰＵ状態の第２の値を判定することと、ＧＰＵルーチン、第１の値、および第２の値を含むロング命令トレースを生成することと、を行う、ＧＰＵと、中央処理ユニット（ＣＰＵ）であって、カーネルに１つ以上のプロファイルルーチンを挿入することと、ＧＰＵルーチンの識別子に基づいて第１のルーチンを識別することであって、第１のルーチンは、ＧＰＵルーチンのエミュレーションに基づく、識別することと、ＧＰＵ状態の第２の値を判定するＧＰＵルーチンの実行をリプレイする第１のルーチンを実行することであって、第１のルーチンは、（ｉ）ＧＰＵルーチンに関連付けられた第１の引数、および（ｉｉ）ＧＰＵ状態の第１の値に対応する第２の引数を有する、実行することと、第１のルーチンの実行に基づいてＧＰＵのワークロードを制御することと、を行う、ＣＰＵと、を含む、システムを含む。
例２３は、ＧＰＵ状態は、ＧＰＵのハードウェアスレッドに関連付けられたアーキテクチャレジスタファイルにおける第２のレジスタまたはハードウェアスレッドの汎用レジスタファイルの第２のレジスタの状態である、例２２に記載のシステムを含む。
例２４は、識別子は、符号化されたバイナリファイルから抽出された第１の識別子であり、符号化されたバイナリファイルは、ロング命令トレースを含み、ＣＰＵは、第１の値、第２の値、および符号化されたバイナリファイルからのハードウェアスレッド識別子を判定することを行い、ハードウェアスレッド識別子は、ハードウェアスレッドを識別する、例２２～２３のいずれか１つに記載のシステムを含む。
例２５は、ハードウェアスレッドは、第１のハードウェアスレッドであり、ロング命令トレースは、第１のハードウェアスレッドに関連付けられた第１のロング命令トレースであり、符号化されたバイナリファイルは、第１のロング命令トレースと、１つ以上の第２のハードウェアスレッドに関連付けられた１つ以上の第２のロング命令トレースとを含み、１つ以上の第２のハードウェアスレッドは、カーネルの１つ以上の実行に応答して、１つ以上の第２のロング命令トレースを生成し、符号化されたバイナリファイルは、マルチスレッドＧＰＵトレースを表す、例２２～２４のいずれか１つに記載のシステムを含む。
例２６は、カーネルは、ハードウェアスレッドによって実行されるデバイスアクセス命令を含み、ＧＰＵは、ＧＰＵの汎用レジスタファイルの１つ以上のそれぞれの第１のレジスタの１つ以上の第１のレジスタ値を判定することと、ＧＰＵのアーキテクチャレジスタファイルの１つ以上のそれぞれの１つ以上の第２のレジスタの１つ以上の第２のレジスタ値を判定することと、１つ以上の第１のレジスタ値、１つ以上の第２のレジスタ値、１つ以上の第３のレジスタ値、およびデバイスアクセス命令をロング命令トレースに記憶することであって、１つ以上の第３のレジスタ値は、デバイスアクセス命令に関連付けられた１つ以上のそれぞれの宛先レジスタに対応する、記憶することと、を行う、例２２～２５のいずれか１つに記載のシステムを含む。
例２７は、ＣＰＵは、第１のＧＰＵ状態に基づいてＧＰＵの利用率を判定することと、利用率をしきい値と比較することと、比較に基づいてしきい値が満たされていないと判定することに応答して、ＧＰＵルーチンｃ調整、またはＧＰＵによって実行される計算タスクの計算タスクの数の増加のうちの少なくとも１つを行って、ＧＰＵのワークロードを制御することを行う、例２２～２６のいずれか１つに記載のシステムを含む。
例２８は、第１のルーチンは、エミュレーションルーチンを含む計装ルーチンであり、さらに、アプリケーションを含み、ＣＰＵは、エミュレーションルーチンの前に計装ルーチンに第１のコールバックルーチンを挿入することであって、第１のコールバックルーチンは、第１のアプリケーションプログラミングインターフェース（ＡＰＩ）を呼び出して、第２のＧＰＵ状態をアプリケーションに提供する、挿入することと、エミュレーションルーチンの後に計装ルーチンに第２のコールバックルーチンを挿入することであって、第２のコールバックルーチンは、第１のＡＰＩまたは第２のＡＰＩを呼び出して、第１のＧＰＵ状態をアプリケーションに提供する、挿入することと、を行う、例２２～２７のいずれか１つに記載のシステムを含む。
例２９は、グラフィック処理ユニット（ＧＰＵ）によって実行される第２のルーチンの識別子に基づいて第１のルーチンを識別することであって、第１のルーチンは、第２のルーチンのエミュレーションに基づく、識別することと、ＧＰＵのＧＰＵ状態の第１の値を判定する第１のルーチンを実行することであって、第１のルーチンは、（ｉ）第２のルーチンに関連付けられた第１の引数、および（ｉｉ）第１のルーチンを実行する前のＧＰＵ状態の第２の値に対応する第２の引数を有する、実行することと、ＧＰＵ状態の第１の値に基づいてＧＰＵのワークロードを制御することと、を含む、方法を含む。
例３０は、ＧＰＵ状態は、ＧＰＵのハードウェアスレッドに関連付けられたアーキテクチャレジスタファイルにおける第１のレジスタまたはハードウェアスレッドの汎用レジスタファイルの第２のレジスタの状態である、例２９に記載の方法を含む。
例３１は、識別子は、符号化されたバイナリファイルから抽出された第１の識別子であり、ＧＰＵのハードウェアスレッドによって実行されるカーネルに１つ以上のプロファイルルーチンを挿入することと、ハードウェアスレッドがカーネルを実行する前のＧＰＵ状態の第２の値を判定することと、ハードウェアスレッドがカーネルを実行することに応答して、ＧＰＵ状態の第１の値と、ハードウェアスレッドに対応する第２の識別子を含むロング命令トレースを生成することと、をさらに含む、例２９～３０のいずれか１つに記載の方法を含む。
例３２は、ハードウェアスレッドは、第１のハードウェアスレッドであり、ロング命令トレースは、第１のハードウェアスレッドに関連付けられた第１のロング命令トレースであり、符号化されたバイナリファイルは、第１のロング命令トレースと、１つ以上の第２のハードウェアスレッドに関連付けられた１つ以上の第２のロング命令トレースとを含み、符号化されたバイナリファイルは、マルチスレッドＧＰＵトレースを表す、例２９～３１のいずれか１つに記載の方法を含む。
例３３は、カーネルは、ハードウェアスレッドによって実行されるデバイスアクセス命令を含み、ＧＰＵの汎用レジスタファイルの１つ以上のそれぞれの第１のレジスタの１つ以上の第１のレジスタ値を判定することと、ＧＰＵのアーキテクチャレジスタファイルの１つ以上のそれぞれの第２のレジスタの１つ以上の第２のレジスタ値を判定することと、１つ以上の第１のレジスタ値、１つ以上の第２のレジスタ値、１つ以上の第３のレジスタ値、およびデバイスアクセス命令をロング命令トレースに記憶することであって、１つ以上の第３のレジスタ値は、デバイスアクセス命令に関連付けられた１つ以上のそれぞれの宛先レジスタに対応する、記憶することと、をさらに含む、例２９～３２に記載の方法を含む。
例３４は、第１のＧＰＵ状態に基づいてＧＰＵの利用率を判定することと、利用率をしきい値と比較することと、比較に基づいてしきい値が満たされていないと判定することに応答して、ＧＰＵルーチンの調整、またはＧＰＵによって実行される計算タスクの数の増加のうちの少なくとも１つを行って、ＧＰＵのワークロードを制御することと、をさらに含む、例２９～３３のいずれか１つに記載の方法を含む。
例３５は、第１のルーチンは、エミュレーションルーチンを含む計装ルーチンであり、エミュレーションルーチンの前に計装ルーチンに第１のコールバックルーチンを挿入することであって、第１のコールバックルーチンは、第１のアプリケーションプログラミングインターフェース（ＡＰＩ）を呼び出して、第２のＧＰＵ状態をアプリケーションに提供する、挿入することと、エミュレーションルーチンの後に計装ルーチンに第２のコールバックルーチンを挿入することであって、第２のコールバックルーチンは、第１のＡＰＩまたは第２のＡＰＩを呼び出して、第１のＧＰＵ状態をアプリケーションに提供する、挿入することと、をさらに含む、例２９～３４のいずれか１つに記載の方法を含む。
特定の例示的なシステム、方法、装置、および製造物品が本明細書に開示されているが、本特許の範囲はこれらに限定されない。反対に、この特許は、この特許の特許請求の範囲内にあるすべてのシステム、方法、装置、および製造物品をカバーする。
以下の特許請求の範囲は、この参照により、この発明を実施する形態に組み込まれ、各請求項はそれ自体が、本開示の別個の実施形態として位置する。

Claims (25)

  1. ハードウェアをプロファイリングする装置であって、
    少なくとも１つのメモリと、
    少なくとも１つのプロセッサであって、少なくとも、
    グラフィック処理ユニット（ＧＰＵ）によって実行される第２のルーチンの識別子に基づいて第１のルーチンを識別することであって、前記第１のルーチンは、前記第２のルーチンのエミュレーションに基づく、識別することと、
    前記ＧＰＵのＧＰＵ状態の第１の値を判定する前記第１のルーチンを実行することであって、前記第１のルーチンは、（ｉ）前記第２のルーチンに関連付けられた第１の引数、および（ｉｉ）前記第１のルーチンを実行する前の前記ＧＰＵ状態の第２の値に対応する第２の引数を有する、実行することと、
    前記ＧＰＵ状態の前記第１の値に基づいて前記ＧＰＵのワークロードを制御することと、を行う命令を実行する少なくとも１つのプロセッサと、を含む、装置。
  2. 前記ＧＰＵ状態は、前記ＧＰＵのハードウェアスレッドに関連付けられたアーキテクチャレジスタファイルにおける第１のレジスタまたは前記ハードウェアスレッドの汎用レジスタファイルの第２のレジスタの状態である、請求項１に記載の装置。
  3. 前記識別子は、符号化されたバイナリファイルから抽出された第１の識別子であり、前記少なくとも１つのプロセッサは、
    前記ＧＰＵのハードウェアスレッドによって実行されるカーネルに１つ以上のプロファイルルーチンを挿入することと、
    ロング命令トレースから前記１の値、前記第２の値、およびハードウェアスレッド識別子を判定することであって、前記ロング命令トレースは、ハードウェアスレッドによる前記１つ以上のプロファイルルーチンの実行に応答して、前記ハードウェアスレッドによって生成され、前記第１の値は、前記ハードウェアスレッドによる前記カーネルの実行後のＧＰＵレジスタ値に対応し、前記第２の値は、前記ハードウェアスレッドによる前記カーネルの実行前の前記ＧＰＵレジスタ値に対応し、前記ハードウェアスレッド識別子は、前記ハードウェアスレッドを識別する、判定することと、を行う、請求項１～２のいずれか一項に記載の装置。
  4. 前記ハードウェアスレッドは、第１のハードウェアスレッドであり、前記ロング命令トレースは、前記第１のハードウェアスレッドに関連付けられた第１のロング命令トレースであり、前記符号化されたバイナリファイルは、前記第１のロング命令トレースと、１つ以上の第２のハードウェアスレッドに関連付けられた１つ以上の第２のロング命令トレースとを含み、前記符号化されたバイナリファイルは、マルチスレッドＧＰＵトレースを表す、請求項３に記載の装置。
  5. 前記カーネルは、前記ハードウェアスレッドによって実行されるデバイスアクセス命令を含み、前記少なくとも１つのプロセッサは、
    前記ＧＰＵの汎用レジスタファイルの１つ以上のそれぞれの第１のレジスタの１つ以上の第１のレジスタ値を判定することと、
    前記ＧＰＵのアーキテクチャレジスタファイルの１つ以上のそれぞれの第２のレジスタの１つ以上の第２のレジスタ値を判定することと、
    前記１つ以上の第１のレジスタ値、前記１つ以上の第２のレジスタ値、１つ以上の第３のレジスタ値、および前記デバイスアクセス命令を前記ロング命令トレースに記憶することであって、前記１つ以上の第３のレジスタ値は、前記デバイスアクセス命令に関連付けられた１つ以上のそれぞれの宛先レジスタに対応する、記憶することを行う、請求項３に記載の装置。
  6. 前記少なくとも１つのプロセッサは、
    前記第１のＧＰＵ状態に基づいて前記ＧＰＵの利用率を判定することと、
    前記利用率をしきい値と比較することと、
    前記比較に基づいて前記しきい値が満たされていないと判定することに応答して、前記第２のルーチンの調整、または前記ＧＰＵによって実行される計算タスクの数の増加のうちの少なくとも１つを行って、前記ＧＰＵのワークロードを制御することと、を行う、請求項１～２のいずれか一項に記載の装置。
  7. 前記第１のルーチンは、エミュレーションルーチンを含む計装ルーチンであり、前記少なくとも１つのプロセッサは、
    前記エミュレーションルーチンの前に前記計装ルーチンに第１のコールバックルーチンを挿入することであって、前記第１のコールバックルーチンは、第１のアプリケーションプログラミングインターフェース（ＡＰＩ）を呼び出して、前記第２のＧＰＵ状態をアプリケーションに提供する、挿入することと、
    前記エミュレーションルーチンの後に前記計装ルーチンに第２のコールバックルーチンを挿入することであって、前記第２のコールバックルーチンは、前記第１のＡＰＩまたは第２のＡＰＩを呼び出して、前記第１のＧＰＵ状態を前記アプリケーションに提供する、挿入することと、を行う、請求項１～２のいずれか一項に記載の装置。
  8. 命令を含む少なくとも１つの記憶デバイスであって、前記命令は、実行されるときに、少なくとも１つのプロセッサに、
    グラフィック処理ユニット（ＧＰＵ）によって実行される第２のルーチンの識別子に基づいて第１のルーチンを識別することであって、前記第１のルーチンは、前記第２のルーチンのエミュレーションに基づく、識別することと、
    前記ＧＰＵのＧＰＵ状態の第１の値を判定する前記第１のルーチンを実行することであって、前記第１のルーチンは、（ｉ）前記第２のルーチンに関連付けられた第１の引数、および（ｉｉ）前記第１のルーチンを実行する前の前記ＧＰＵ状態の第２の値に対応する第２の引数を有する、実行することと、
    前記ＧＰＵ状態の前記第１の値に基づいて前記ＧＰＵのワークロードを制御することと、を行わせる、少なくとも１つの記憶デバイス。
  9. 前記ＧＰＵ状態は、前記ＧＰＵのハードウェアスレッドに関連付けられたアーキテクチャレジスタファイルにおける第１のレジスタ、または前記ハードウェアスレッドの汎用レジスタファイルの第２のレジスタの状態である、請求項８に記載の少なくとも１つの記憶デバイス。
  10. 前記識別子は、符号化されたバイナリファイルから抽出された第１の識別子であり、前記命令は、実行されるときに、前記少なくとも１つのプロセッサに、
    前記ＧＰＵのハードウェアスレッドによって実行されるカーネルに１つ以上のプロファイルルーチンを挿入することと、
    ロング命令トレースから前記１の値、前記第２の値、およびハードウェアスレッド識別子を判定することであって、前記ロング命令トレースは、ハードウェアスレッドによる前記１つ以上のプロファイルルーチンの実行に応答して、前記ハードウェアスレッドによって生成され、前記第１の値は、前記ハードウェアスレッドによる前記カーネルの実行後のＧＰＵレジスタ値に対応し、前記第２の値は、前記ハードウェアスレッドによる前記カーネルの実行前の前記ＧＰＵレジスタ値に対応し、前記ハードウェアスレッド識別子は、前記ハードウェアスレッドを識別する、判定することと、を行わせる、請求項８～９のいずれか一項に記載の少なくとも１つの記憶デバイス。
  11. 前記ハードウェアスレッドは、第１のハードウェアスレッドであり、前記ロング命令トレースは、前記第１のハードウェアスレッドに関連付けられた第１のロング命令トレースであり、前記符号化されたバイナリファイルは、前記第１のロング命令トレースと、１つ以上の第２のハードウェアスレッドに関連付けられた１つ以上の第２のロング命令トレースと、を含み、前記符号化されたバイナリファイルは、マルチスレッドＧＰＵトレースを表す、請求項１０に記載の少なくとも１つの記憶デバイス。
  12. 前記カーネルは、前記ハードウェアスレッドによって実行されるデバイスアクセス命令を含み、前記命令は、実行されると、前記少なくとも１つのプロセッサに、
    前記ＧＰＵの汎用レジスタファイルの１つ以上のそれぞれの第１のレジスタの１つ以上の第１のレジスタ値を判定することと、
    前記ＧＰＵのアーキテクチャレジスタファイルの１つ以上のそれぞれの第２のレジスタの１つ以上の第２のレジスタ値を判定することと、
    前記１つ以上の第１のレジスタ値、前記１つ以上の第２のレジスタ値、１つ以上の第３のレジスタ値、および前記デバイスアクセス命令を前記ロング命令トレースに記憶することであって、前記１つ以上の第３のレジスタ値は、前記デバイスアクセス命令に関連付けられた１つ以上のそれぞれの宛先レジスタに対応する、記憶することと、を行わせる、請求項１０に記載の少なくとも１つの記憶デバイス。
  13. 前記命令は、実行されると、前記少なくとも１つのプロセッサに、
    前記第１のＧＰＵ状態に基づいて前記ＧＰＵの利用率を判定することと、
    前記利用率をしきい値と比較することと、
    前記比較に基づいて前記しきい値が満たされていないと判定することに応答して、前記第２のルーチンの調整、または前記ＧＰＵによって実行される計算タスクの数の増加のうちの少なくとも１つを行って、前記ＧＰＵのワークロードを制御することと、を行わせる、請求項８～９のいずれか一項に記載の少なくとも１つの記憶デバイス。
  14. 前記第１のルーチンは、エミュレーションルーチンを含む計装ルーチンであり、前記命令は、実行されると、前記少なくとも１つのプロセッサに、
    前記エミュレーションルーチンの前に前記計装ルーチンに第１のコールバックルーチンを挿入することであって、前記第１のコールバックルーチンは、第１のアプリケーションプログラミングインターフェース（ＡＰＩ）を呼び出して、前記第２のＧＰＵ状態をアプリケーションに提供する、挿入することと、
    前記エミュレーションルーチンの後に前記計装ルーチンに第２のコールバックルーチンを挿入することであって、前記第２のコールバックルーチンは、前記第１のＡＰＩまたは第２のＡＰＩを呼び出して、前記第１のＧＰＵ状態を前記アプリケーションに提供する、挿入することと、を行わせる、請求項８～９のいずれか一項に記載の少なくとも１つの記憶デバイス。
  15. ハードウェアをプロファイリングする装置であって、
    グラフィック処理ユニット（ＧＰＵ）によって実行される第２のルーチンの識別子に基づいて第１のルーチンを識別するための手段であって、前記第１のルーチンは、前記第２のルーチンのエミュレーションに基づく、手段と、
    前記ＧＰＵのＧＰＵ状態の第１の値を判定する第１のルーチンを実行するための手段であって、前記第１のルーチンは、（ｉ）前記第２のルーチンに関連付けられた第１の引数、および（ｉｉ）前記第１のルーチンを実行する前の前記ＧＰＵ状態の第２の値に対応する第２の引数を有する、手段と、
    前記ＧＰＵ状態の前記第１の値に基づいて前記ＧＰＵのワークロードを制御するための手段と、を含む、装置。
  16. 前記ＧＰＵ状態は、前記ＧＰＵのハードウェアスレッドに関連付けられたアーキテクチャレジスタファイルにおける第１のレジスタまたは前記ハードウェアスレッドの汎用レジスタファイルの第２のレジスタの状態である、請求項１５に記載の装置。
  17. 前記識別子は、符号化されたバイナリファイルから抽出された第１の識別子であり、前記ＧＰＵのハードウェアスレッドによって実行されるカーネルに１つ以上のプロファイルルーチンを挿入するための手段と、
    前記ハードウェアスレッドによる１つ以上のプロファイルルーチンの実行に応答して、前記ハードウェアスレッドによって生成されたロング命令トレースから、前記第１の値、前記第２の値、およびハードウェアスレッド識別子を判定することを実行するための手段であって、前記第１の値は、前記ハードウェアスレッドによる前記カーネルの実行前のＧＰＵレジスタ値に対応し、前記第２の値は、前記ハードウェアスレッドによる前記カーネルの実行後の前記ＧＰＵレジスタ値に対応し、前記ハードウェアスレッド識別子は、前記ハードウェアスレッドを識別する、手段と、をさらに含む、請求項１５～１６のいずれか一項に記載の装置。
  18. 前記ハードウェアスレッドは、第１のハードウェアスレッドであり、前記ロング命令トレースは、前記第１のハードウェアスレッドに関連付けられた第１のロング命令トレースであり、前記符号化されたバイナリファイルは、前記第１のロング命令トレースと、１つ以上の第２のハードウェアスレッドに関連付けられた１つ以上の第２のロング命令トレースとを含み、前記符号化されたバイナリファイルは、マルチスレッドＧＰＵトレースを表す、請求項１７に記載の装置。
  19. 前記カーネルは、前記ハードウェアスレッドによって実行されるデバイスアクセス命令を含み、前記実行するための手段は、
    前記ＧＰＵの汎用レジスタファイルの１つ以上のそれぞれの第１のレジスタの１つ以上の第１のレジスタ値を判定することと、
    前記ＧＰＵのアーキテクチャレジスタファイルの１つ以上のそれぞれの第２のレジスタの１つ以上の第２のレジスタ値を判定することと、
    前記１つ以上の第１のレジスタ値、前記１つ以上の第２のレジスタ値、１つ以上の第３のレジスタ値、および前記デバイスアクセス命令を前記ロング命令トレースに記憶することであって、前記１つ以上の第３のレジスタ値は、前記デバイスアクセス命令に関連付けられた１つ以上のそれぞれの宛先レジスタに対応する、記憶することと、を行う、請求項１７に記載の装置。
  20. 前記第１のＧＰＵ状態に基づいて前記ＧＰＵの利用率を判定するための手段をさらに含み、前記制御するための手段は、前記利用率がしきい値を満たさないという判定に応答して、前記第２のルーチンの調整、または前記ＧＰＵによって実行される計算タスクの数の増加のうちの少なくとも１つを行って、前記ＧＰＵのワークロードを制御することを行う、請求項１５～１６のいずれか一項に記載の装置。
  21. 前記第１のルーチンは、エミュレーションルーチンを含む計装ルーチンであり、前記実行するための手段は、
    前記エミュレーションルーチンの前に前記計装ルーチンに第１のコールバックルーチンを挿入することであって、前記第１のコールバックルーチンは、第１のアプリケーションプログラミングインターフェース（ＡＰＩ）を呼び出して、前記第２のＧＰＵ状態をアプリケーションに提供する、挿入することと、
    前記エミュレーションルーチンの後に前記計装ルーチンに第２のコールバックルーチンを挿入することであって、前記第２のコールバックルーチンは、前記第１のＡＰＩまたは第２のＡＰＩを呼び出して、前記第１のＧＰＵ状態を前記アプリケーションに提供する、挿入することと、を行う、請求項１５～１６のいずれか一項に記載の装置。
  22. ハードウェアをプロファイリングするシステムであって、
    ハードウェアスレッドを有するグラフィック処理ユニット（ＧＰＵ）であって、前記ハードウェアスレッドは、
    ＧＰＵ状態の第１の値を判定することと、
    カーネルに含まれるＧＰＵルーチンを実行して、前記ＧＰＵ状態の第２の値を判定することと、
    前記ＧＰＵルーチン、前記第１の値、および前記第２の値を含むロング命令トレースを生成することと、を行う、ＧＰＵと、
    中央処理ユニット（ＣＰＵ）であって、
    前記カーネルに１つ以上のプロファイルルーチンを挿入することと、
    前記ＧＰＵルーチンの識別子に基づいて第１のルーチンを識別することであって、前記第１のルーチンは、前記ＧＰＵルーチンのエミュレーションに基づく、識別することと、
    前記ＧＰＵ状態の前記第２の値を判定する前記ＧＰＵルーチンの実行をリプレイする前記第１のルーチンを実行することであって、前記第１のルーチンは、（ｉ）前記ＧＰＵルーチンに関連付けられた第１の引数、および（ｉｉ）前記ＧＰＵ状態の前記第１の値に対応する第２の引数を有する、実行することと、
    前記第１のルーチンの実行に基づいて前記ＧＰＵのワークロードを制御することと、を行う、ＣＰＵと、を含む、システム。
  23. 前記ＧＰＵ状態は、前記ＧＰＵのハードウェアスレッドに関連付けられたアーキテクチャレジスタファイルにおける第２のレジスタまたは前記ハードウェアスレッドの汎用レジスタファイルの第２のレジスタの状態である、請求項２２に記載のシステム。
  24. 前記識別子は、符号化されたバイナリファイルから抽出された第１の識別子であり、前記符号化されたバイナリファイルは、前記ロング命令トレースを含み、前記ＣＰＵは、前記第１の値、前記第２の値、および前記符号化されたバイナリファイルからのハードウェアスレッド識別子を判定することを行い、前記ハードウェアスレッド識別子は、前記ハードウェアスレッドを識別する、請求項２２～２３のいずれか一項に記載のシステム。
  25. 前記ハードウェアスレッドは、第１のハードウェアスレッドであり、前記ロング命令トレースは、前記第１のハードウェアスレッドに関連付けられた第１のロング命令トレースであり、前記符号化されたバイナリファイルは、前記第１のロング命令トレースと、１つ以上の第２のハードウェアスレッドに関連付けられた１つ以上の第２のロング命令トレースとを含み、前記１つ以上の第２のハードウェアスレッドは、前記カーネルの１つ以上の実行に応答して、前記１つ以上の第２のロング命令トレースを生成し、前記符号化されたバイナリファイルは、マルチスレッドＧＰＵトレースを表す、請求項２４に記載のシステム。
JP2021179495A 2020-12-03 2021-11-02 グラフィック処理ユニットロング命令トレースを生成するための方法および装置 Pending JP2022089162A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/111,136 2020-12-03
US17/111,136 US12106112B2 (en) 2020-12-03 2020-12-03 Methods and apparatus to generate graphics processing unit long instruction traces

Publications (1)

Publication Number Publication Date
JP2022089162A true JP2022089162A (ja) 2022-06-15

Family

ID=75492373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021179495A Pending JP2022089162A (ja) 2020-12-03 2021-11-02 グラフィック処理ユニットロング命令トレースを生成するための方法および装置

Country Status (6)

Country Link
US (1) US12106112B2 (ja)
EP (1) EP4009176A1 (ja)
JP (1) JP2022089162A (ja)
CN (1) CN114595054A (ja)
TW (1) TW202223634A (ja)
WO (1) WO2022118079A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220100512A1 (en) * 2021-12-10 2022-03-31 Intel Corporation Deterministic replay of a multi-threaded trace on a multi-threaded processor
US20220240408A1 (en) * 2021-01-22 2022-07-28 Nvidia Corporation Static data center power balancing and configuration

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6769054B1 (en) 2001-02-26 2004-07-27 Emc Corporation System and method for preparation of workload data for replaying in a data storage environment
US20030135609A1 (en) 2002-01-16 2003-07-17 Sun Microsystems, Inc. Method, system, and program for determining a modification of a system resource configuration
US20160344745A1 (en) * 2006-09-25 2016-11-24 Weaved, Inc. Method and protocol for secure device deployment using a partially-encrypted provisioning file
US8935574B2 (en) 2011-12-16 2015-01-13 Advanced Micro Devices, Inc. Correlating traces in a computing system
US10013511B2 (en) * 2012-04-09 2018-07-03 Purdue Research Foundation System and method for energy usage accounting in software applications
US9009541B2 (en) 2012-08-20 2015-04-14 Apple Inc. Efficient trace capture buffer management
US10180850B1 (en) 2015-11-03 2019-01-15 Xilinx, Inc. Emulating applications that use hardware acceleration
US10255088B2 (en) 2016-05-13 2019-04-09 Red Hat Israel, Ltd. Modification of write-protected memory using code patching
US10162676B2 (en) 2016-08-15 2018-12-25 International Business Machines Corporation Social objectives-based workload resolution in a cloud environment
US10817289B2 (en) 2017-10-03 2020-10-27 Nvidia Corp. Optimizing software-directed instruction replication for GPU error detection
US10867362B2 (en) 2018-09-12 2020-12-15 Intel Corporation Methods and apparatus to improve operation of a graphics processing unit
US11436074B2 (en) * 2019-04-17 2022-09-06 Microsoft Technology Licensing, Llc Pruning and prioritizing event data for analysis
US11210757B2 (en) * 2019-12-13 2021-12-28 Advanced Micro Devices, Inc. GPU packet aggregation system

Also Published As

Publication number Publication date
TW202223634A (zh) 2022-06-16
EP4009176A1 (en) 2022-06-08
WO2022118079A1 (en) 2022-06-09
US20210117202A1 (en) 2021-04-22
CN114595054A (zh) 2022-06-07
US12106112B2 (en) 2024-10-01

Similar Documents

Publication Publication Date Title
EP3788490B1 (en) Execution control with cross-level trace mapping
Stephenson et al. Flexible software profiling of gpu architectures
US11694299B2 (en) Methods and apparatus to emulate graphics processing unit instructions
Oaks Java Performance: The Definitive Guide: Getting the Most Out of Your Code
Zhang et al. Panappticon: Event-based tracing to measure mobile application and platform performance
US9703670B2 (en) Performance state machine control with aggregation insertion
US20230109752A1 (en) Deterministic replay of a multi-threaded trace on a multi-threaded processor
Schoeberl et al. The embedded Java benchmark suite JemBench
Saez et al. PMCTrack: Delivering performance monitoring counter support to the OS scheduler
Tabakov et al. Monitoring temporal SystemC properties
US20220100512A1 (en) Deterministic replay of a multi-threaded trace on a multi-threaded processor
JP2022089162A (ja) グラフィック処理ユニットロング命令トレースを生成するための方法および装置
Yang et al. Mobile gaming on personal computers with direct android emulation
Nicolella et al. Rt-bench: An extensible benchmark framework for the analysis and management of real-time applications
Lankamp et al. MGSim-Simulation tools for multi-core processor architectures
Gorshkov et al. GPU instruction hotspots detection based on binary instrumentation approach
CN112445855A (zh) 用于图形处理器芯片的可视化分析方法和可视化分析装置
Peterson et al. Application of full-system simulation in exploratory system design and development
Pikus The Art of Writing Efficient Programs: An advanced programmer's guide to efficient hardware utilization and compiler optimizations using C++ examples
Panwar et al. Online performance projection for clusters with heterogeneous GPUs
Brandner A platform-agnostic model and benchmark suite for serverless workflows
Kim et al. Towards predicting GPGPU performance for concurrent workloads in Multi-GPGPU environment
Dietrich et al. Evaluation of Tool Interface Standards for Performance Analysis of OpenACC and OpenMP Programs
Dautenhahn John Mellor-Crummey
Upton et al. Leveraging Binary Translation for Heterogeneous Profiling