JP2022086932A - 情報処理装置および方法 - Google Patents

情報処理装置および方法 Download PDF

Info

Publication number
JP2022086932A
JP2022086932A JP2020199237A JP2020199237A JP2022086932A JP 2022086932 A JP2022086932 A JP 2022086932A JP 2020199237 A JP2020199237 A JP 2020199237A JP 2020199237 A JP2020199237 A JP 2020199237A JP 2022086932 A JP2022086932 A JP 2022086932A
Authority
JP
Japan
Prior art keywords
failure
cpu
unit
occurrence
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020199237A
Other languages
English (en)
Other versions
JP7577985B2 (ja
Inventor
文幸 吉田
Fumiyuki Yoshida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2020199237A priority Critical patent/JP7577985B2/ja
Publication of JP2022086932A publication Critical patent/JP2022086932A/ja
Application granted granted Critical
Publication of JP7577985B2 publication Critical patent/JP7577985B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

【課題】組込みシステムの処理能力が限られている環境でも障害発生時の情報を収集することを可能にすること目的とする。【解決手段】本発明の情報処理装置は、第1のCPUの動作で通常機能を提供する機能提供部と、第2のCPUの動作で障害情報を収集する障害情報収集部と、機能提供部の障害の発生を検出して障害情報収集部に通知する通知部と、を有し、障害情報収集部は、通知部により障害の発生が通知されると機能提供部に割り当てられているメモリ領域からデータを読み出して保存部に保存することを特徴とする。【選択図】図1

Description

本発明は、情報処理装置および方法に関する。
従来、組み込みシステムの障害解析は手間がかかり時間がかかる。例えば障害の一つにオペレーティングシステムのストール(ハングアップ)がある。この障害が発生すると、デバッグを目的としたコマンドの実行も行えず、またオペレーティングシステムが提供するデバッグ機能も利用することができないため、障害解析が難しくなる。
特許文献1には、機能を提供するメイン処理部と、障害検知と情報収集を行う障害検出部/監視制御部とについて開示されている。メイン処理部が通常の動作時に障害検出部/監視制御部に所定の信号を定期的に送出し、最後の情報送出から一定時間以上経過したとき、障害検出部/監視制御部障害がメイン制御部で障害発生とみなす。
しかしながら、従来技術において障害の原因を正しく判断するには、定期的に機器状態を障害検出部/監視制御部障害に送出しなければならないため、その動作にCPUリソースを割く必要がある。組み込みシステムでは一般的なPCよりもCPUの性能が低い場合が多く、この方式を用いると製品性能を劣化させるリスクが極めて高いという問題がある。
本発明は、上記問題に鑑みてなされたものであって、組込みシステムの処理能力が限られている環境でも障害発生時の情報を収集することが可能な情報処理装置および方法を提供することを目的とする。
上述した課題を解決し、目的を達成するために、本発明の情報処理装置は、第1のCPUの動作で通常機能を提供する機能提供部と、第2のCPUの動作で障害情報を収集する障害情報収集部と、前記機能提供部の障害の発生を検出して前記障害情報収集部に通知する通知部と、を有し、前記障害情報収集部は、前記通知部により前記障害の発生が通知されると前記機能提供部に割り当てられているメモリ領域からデータを読み出して保存部に保存することを特徴とする。
本発明によれば、組込みシステムの処理能力が限られている環境でも障害発生時の情報を収集することができるという効果を奏する。
図1は、実施の形態にかかる情報処理装置の構成の一例を示す図である。 図2は、第1のCPUから第2のCPUへ機能提供部の割り当て領域を通知する処理フローの一例を示す図である。
以下に添付図面を参照して、情報処理装置および方法の実施の形態について詳細に説明する。
(実施の形態)
図1は、実施の形態にかかる情報処理装置の構成の一例を示す図である。図1にはプリンタ等の組込みシステムの情報処理装置の構成を示している。情報処理装置1は、CPU(Central Processing Unit)、揮発性メモリであるRAM(Random Access Memory)13、不揮発性メモリ23、およびネットワークデバイス24などのハードウェア構成を有する。上記CPUは、複数のCPU、一例として第1のCPU11と第2のCPU21である。また、タイマ12やWatch Dog14をハードウェアとして備える。タイマ12は、第1のCPU11が利用する。
情報処理装置1は、図1に示すように機能提供手段10と障害情報収集手段20とを備える。機能提供手段10は、第1のCPU11により動作する例えばOS151や各種アプリケーション等のソフトウェア機能部(「機能提供部」に相当)15により、通常の機能を提供する。また、障害情報収集手段20は、第2のCPU21により動作する情報収取モジュール252等のソフトウェア機能部(「障害情報収集部」に相当)25により、障害情報を収集する機能を提供する。ここで、OS151は、組込みシステムに組み込まれる汎用OS(Operating System)/リアルタイムOSを指す。
機能提供手段10は、例えばプリンタの組込みシステムであれば印刷機能を提供する演算処理回路に相当する。障害情報収集手段20は、機能提供手段10における障害発生時に情報を収集して保存するための各種構成を有する。
この構成において、第1のCPU11は機能提供部15が使用するRAM13の割り当て領域を第2のCPU21に通知する。まず第1のCPU11から第2のCPU21へ機能提供部15の割り当て領域を通知する処理について説明する。
図2は、第1のCPU11から第2のCPU21へ機能提供部15の割り当て領域を通知する処理フローの一例を示す図である。図2に示すように、第1のCPU11は、OSを起動すると(S11)、RAM13上にログ領域を割り当て(S12)、第2のCPU21にログ領域のアドレスd1を通知し(S13)、さらにOS領域のアドレスd2を通知する(S14)。
第2のCPU21は、情報収集モジュール252を起動し(S21)、第1のCPU11から送信されてくるログ領域のアドレスd1を受信して情報収集モジュール252に設定し(S22)、さらに第1のCPU11から送信されてくるOS領域のアドレスd2を受信して情報収集モジュール252に設定する(S23)。情報収集モジュール252は、機能提供手段10で障害が起きた際に上記の設定アドレスからOS等のデータを読み出す。
図1に戻り、障害発生時のデータ収集方法について説明する。機能提供部15は、タイマハンドラ152により、タイマ12から定周期の信号を読み、そのタイミングでWatch Dog14のリフレッシュ(Watch Dog Reflesh)を行う。
ここで、Watch Dog14は、システムの暴走を検知するためのハードウェアであり、一定期間経過したとき、NMI(マスク不能割り込み)をあげる。大抵の場合、この割り込みを検知したときにシステムを再起動する。Watch Dog14は割込みを第2のCPU21に入れるため、第2のCPU21と同じASIC上に実装するか、あるいは、それとは別に実装して、第2のCPU21の割込み端子に信号線を接続する構成でもよい。
機能提供部15は、一定期間経過ごとにWatch Dog14に対して「リフレッシュ」という動作を行う。機能提供部15が致命的な異常状態に陥った場合、「リフレッシュ」が行われずに一定時間が経過することになる。リフレッシュの動作が一定時間行われずに経過すると、Watch Dog14が「通知部」として第2のCPU21に信号(割込み信号)を通知する。
第2のCPU21は割込み信号により障害発生を監視する。第2のCPU21は、割込み信号を検出すると、NMI割込みハンドラ251により情報収集モジュール252の割込み処理を行う。情報収集モジュール252は、割込み処理としてRAM13の設定アドレス(ログ領域やOS領域)からメモリデータを読み出す。例えば、情報収集モジュール252はRAM13のOS領域のアドレスからメモリデータM1を読み出す。さらに、情報収集モジュール252は、読み出したメモリデータをネットワークデバイス24に出力し、ネットワークデバイス24から、接続しているネットワークを経由して、そのメモリデータを外部のサーバやクラウドストレージなどの保存部に送信する。なお、メモリデータは、情報処理装置1の外部の保存先に限らず、情報処理装置1の内部に設けた不揮発性メモリ23等の保存部に保存してもよい。
その後は、例えばシステムが再起動され、解析者は保存部のデータを利用して障害発生原因を解析する。
このように、本実施の形態では、OSやアプリケーション等の通常の機能を提供する機能提供手段と障害情報を収集する障害情報収集手段との個別のCPUを実装した形態を示した。OSが不正なメモリ空間にアクセスしたりストールと呼ばれる状態に陥ると「ハングアップ」と呼ばれる状態になるが、この構成は障害発生時のみデバッグ機能が動作してRAM13上のデータのうちの機能提供部15に対応する領域を読み出す構成のため、製品が提供する通常の機能と直接関係がない動作にCPUリソースを割かなくて済む。よって、製品の性能を劣化させるリスクが極めて低い。
また、障害発生時に読み出しの対象となるデータをOS等の領域に限定すれば障害情報収集にかかる時間を短くすることができる。通常のユーザプロセス(コマンド)が不正なメモリ空間にアクセスした場合、OSはこれを検知して該当プロセスを強制的に終了させる仕組みがある。よって、ユーザプロセス自体がストール系の障害に陥ることは稀である。一方でOSは、ハードウェアのレジスタなど、誤ったアクセスが致命的な結果となる領域へのアクセスが可能である。つまり、ストールのような致命的な障害に陥るソフトウェアはOSであることが多い。よって、障害解析に必要な情報の読み出しをする際、範囲をOS領域等に限定することで、障害情報収集にかかる時間を減らすことが可能になる。
また、読みだしたデータを保存部に保存するため、このデータを設計者は後に原因解析のために用いることができる。また、OSの領域のデータを読み取れば、障害の原因を正しく判断することができる。
また、大規模組込みシステムで障害が発生した場合でも、障害解析期間を短縮化することができる。
以上により、組込みシステムの処理能力が限られている環境でも障害発生時の情報を収集することが可能である。
なお、上記には、実施の形態を説明したが、上記実施の形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施の形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施の形態は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1 情報処理装置
10 機能提供手段
11 第1のCPU
12 タイマ
13 RAM
14 Watch Dog
15 ソフトウェア機能部(「機能提供部」に相当)
20 障害情報収集手段
21 第2のCPU
23 不揮発性メモリ
24 ネットワークデバイス
25 ソフトウェア機能部(「障害情報収集部」に相当)
151 OS
152 タイマハンドラ
251 NMI割込みハンドラ
252 情報収取モジュール
M1 メモリデータ
特開2017-207903号公報

Claims (5)

  1. 第1のCPUの動作で通常機能を提供する機能提供部と、
    第2のCPUの動作で障害情報を収集する障害情報収集部と、
    前記機能提供部の障害の発生を検出して前記障害情報収集部に通知する通知部と、
    を有し、
    前記障害情報収集部は、前記通知部により前記障害の発生が通知されると前記機能提供部に対応するメモリ領域からデータを読み出して保存部に保存する、
    情報処理装置。
  2. 前記障害情報収集部は、ネットワークを経由して外部の保存部へ前記データを保存する、
    請求項1に記載の情報処理装置。
  3. 前記障害情報収集部は、起動後に前記機能提供部から通知された前記メモリ領域であるOS領域のアドレスから前記データを読み出す、
    請求項1または2に記載の情報処理装置。
  4. 第1のCPUは、タイマにより定周期でWatch DogのRefleshを行い、
    前記Watch Dogが、前記Refleshが行われない場合に前記機能提供部の障害の発生を前記第2のCPUに通知し、
    前記障害情報収集部は、前記第2のCPUへの障害の発生の通知に基づき、前記メモリ領域から前記データを読み出す、
    請求項1乃至3のうちの何れか一項に記載の情報処理装置。
  5. 組込みシステムにおいて通常機能の障害情報を取得する方法であって、
    第1のCPUの動作で前記通常機能を提供し、
    第2のCPUの動作で前記通常機能の障害発生を監視し、
    前記第2のCPUは、前記障害発生の検出信号を受信すると前記通常機能に対応するメモリ領域からデータを読み出し、前記データを保存部に保存する、
    方法。
JP2020199237A 2020-11-30 2020-11-30 情報処理装置および方法 Active JP7577985B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020199237A JP7577985B2 (ja) 2020-11-30 2020-11-30 情報処理装置および方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020199237A JP7577985B2 (ja) 2020-11-30 2020-11-30 情報処理装置および方法

Publications (2)

Publication Number Publication Date
JP2022086932A true JP2022086932A (ja) 2022-06-09
JP7577985B2 JP7577985B2 (ja) 2024-11-06

Family

ID=81894575

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020199237A Active JP7577985B2 (ja) 2020-11-30 2020-11-30 情報処理装置および方法

Country Status (1)

Country Link
JP (1) JP7577985B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006313406A (ja) 2005-05-06 2006-11-16 Fujitsu Ltd 障害情報収集システム
JP2011070655A (ja) 2009-08-24 2011-04-07 Toshiba Corp 情報処理装置、メモリダンプシステムおよびメモリダンプ方法
EP3839742A1 (en) 2014-07-09 2021-06-23 Telefonaktiebolaget LM Ericsson (publ) A method for diagnosing power supply failure in a wireless communication device
JP7283108B2 (ja) 2019-02-15 2023-05-30 株式会社リコー 情報処理装置、制御方法、およびプログラム

Also Published As

Publication number Publication date
JP7577985B2 (ja) 2024-11-06

Similar Documents

Publication Publication Date Title
CN100440157C (zh) 用于将可恢复的错误记入日志的系统和方法
CN109783262B (zh) 故障数据处理方法、装置、服务器及计算机可读存储介质
US11526411B2 (en) System and method for improving detection and capture of a host system catastrophic failure
US20140188829A1 (en) Technologies for providing deferred error records to an error handler
TW201346530A (zh) 機器檢查摘要暫存器
US20170147422A1 (en) External software fault detection system for distributed multi-cpu architecture
US7318171B2 (en) Policy-based response to system errors occurring during OS runtime
CN114328102A (zh) 设备状态监控方法、装置、设备及计算机可读存储介质
EP3167371B1 (en) A method for diagnosing power supply failure in a wireless communication device
CN115934389A (zh) 用于错误报告和处理的系统和方法
WO2024082844A1 (zh) 一种内存条故障检测装置及检测方法
CN112395122A (zh) 闪存控制器及闪存控制器的方法
CN106844082A (zh) 处理器预测故障分析方法及装置
CN118503025A (zh) 中断丢失检测方法、设备、主机及检测系统
JP7577985B2 (ja) 情報処理装置および方法
US20200111539A1 (en) Information processing apparatus for repair management of storage medium
US20110271138A1 (en) System and method for handling system failure
JP6133614B2 (ja) 障害ログ採取装置、障害ログ採取方法、及び、障害ログ採取プログラム
JPWO2014112039A1 (ja) 情報処理装置、情報処理装置制御方法及び情報処理装置制御プログラム
JP2012108848A (ja) 動作ログ収集システム及びプログラム
CN113742113A (zh) 一种嵌入式系统健康管理方法、设备及储存介质
CN116483612B (zh) 内存故障处理方法、装置、计算机设备和存储介质
US11797368B2 (en) Attributing errors to input/output peripheral drivers
JPH11120154A (ja) コンピュータシステムにおけるアクセス制御装置および方法
US11392438B2 (en) Responding to unresponsive processing circuitry

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240902

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240924

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20241007