JP2022075506A - Plasma treatment apparatus and plasma treatment method - Google Patents
Plasma treatment apparatus and plasma treatment method Download PDFInfo
- Publication number
- JP2022075506A JP2022075506A JP2021149309A JP2021149309A JP2022075506A JP 2022075506 A JP2022075506 A JP 2022075506A JP 2021149309 A JP2021149309 A JP 2021149309A JP 2021149309 A JP2021149309 A JP 2021149309A JP 2022075506 A JP2022075506 A JP 2022075506A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- plasma processing
- switching element
- power supply
- voltage level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 10
- 238000009832 plasma treatment Methods 0.000 title abstract description 4
- 239000000758 substrate Substances 0.000 claims abstract description 76
- 238000012545 processing Methods 0.000 claims description 73
- 238000003672 processing method Methods 0.000 claims description 11
- 230000007704 transition Effects 0.000 claims description 8
- 230000008569 process Effects 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 description 28
- 238000004088 simulation Methods 0.000 description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 239000000919 ceramic Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 3
- 238000007743 anodising Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 239000013626 chemical specie Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000003507 refrigerant Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Abstract
Description
本開示の例示的実施形態は、プラズマ処理装置及びプラズマ処理方法に関するものである。 An exemplary embodiment of the present disclosure relates to a plasma processing apparatus and a plasma processing method.
プラズマ処理装置が基板に対するプラズマ処理において用いられている。プラズマ処理装置は、チャンバ及び基板保持電極を備える。基板保持電極は、チャンバ内に設けられている。基板保持電極は、その主面上に載置された基板を保持する。このようなプラズマ処理装置の一種は、特開2009-187975号公報(以下、「特許文献1」という)に記載されている。
Plasma processing equipment is used in plasma processing of substrates. The plasma processing device includes a chamber and a substrate holding electrode. The substrate holding electrode is provided in the chamber. The substrate holding electrode holds the substrate mounted on its main surface. A type of such plasma processing apparatus is described in Japanese Patent Application Laid-Open No. 2009-187975 (hereinafter referred to as "
特許文献1に記載されたプラズマ処理装置は、高周波発生装置及びDC負パルス発生装置を更に備えている。高周波発生装置は、基板保持電極に対して高周波電圧を印加する。特許文献1に記載されたプラズマ処理装置では、高周波電圧のオンとオフが交互に切り替えられる。また、特許文献1に記載されたプラズマ処理装置では、高周波電圧のオンとオフのタイミングに応じてDC負パルス発生装置から基板保持電極にDC負パルス電圧が印加される。
The plasma processing apparatus described in
本開示は、バイアス電極に印加される電圧パルスにより基板に衝突するイオンのエネルギーを制御する技術を提供する。 The present disclosure provides a technique for controlling the energy of ions colliding with a substrate by a voltage pulse applied to a bias electrode.
一つの例示的実施形態において、プラズマ処理装置が提供される。プラズマ処理装置は、チャンバ、基板支持器、プラズマ生成部、及びバイアス電源を含む。基板支持器は、バイアス電極を含み、チャンバ内に設けられている。プラズマ生成部は、チャンバ内でガスからプラズマを生成するように構成されている。バイアス電源は、バイアス電極に電気的に接続され、バイアス電極に印加される複数の電圧パルスのシーケンスを生成するように構成されている。複数の電圧パルスの各々は、基準電圧レベルからパルス電圧レベルに遷移する前縁期間と、パルス電圧レベルから基準電圧レベルに遷移する後縁期間とを有する。前縁期間の時間長及び後縁期間の時間長の少なくとも一方が0秒より長く、且つ、0.5μ秒以下である。 In one exemplary embodiment, a plasma processing apparatus is provided. The plasma processing device includes a chamber, a substrate support, a plasma generator, and a bias power supply. The substrate support includes a bias electrode and is provided in the chamber. The plasma generator is configured to generate plasma from the gas in the chamber. The bias power supply is electrically connected to the bias electrode and is configured to generate a sequence of multiple voltage pulses applied to the bias electrode. Each of the plurality of voltage pulses has a leading edge period in which the reference voltage level transitions to the pulse voltage level and a trailing edge period in which the pulse voltage level transitions to the reference voltage level. At least one of the time length of the leading edge period and the time length of the trailing edge period is longer than 0 seconds and 0.5 μsec or less.
一つの例示的実施形態によれば、バイアス電極に印加される電圧パルスにより基板に衝突するイオンのエネルギーを制御することが可能となる。 According to one exemplary embodiment, it is possible to control the energy of the ions colliding with the substrate by the voltage pulse applied to the bias electrode.
以下、種々の例示的実施形態について説明する。 Hereinafter, various exemplary embodiments will be described.
一つの例示的実施形態において、プラズマ処理装置が提供される。プラズマ処理装置は、チャンバ、基板支持器、プラズマ生成部、及びバイアス電源を含む。基板支持器は、バイアス電極を含み、チャンバ内に設けられている。プラズマ生成部は、チャンバ内でガスからプラズマを生成するように構成されている。バイアス電源は、バイアス電極に電気的に接続され、バイアス電極に印加される複数の電圧パルスのシーケンスを生成するように構成されている。複数の電圧パルスの各々は、基準電圧レベルからパルス電圧レベルに遷移する前縁期間と、パルス電圧レベルから基準電圧レベルに遷移する後縁期間とを有する。前縁期間の時間長及び後縁期間の時間長の少なくとも一方が0秒より長く、且つ、0.5μ秒以下である。 In one exemplary embodiment, a plasma processing apparatus is provided. The plasma processing device includes a chamber, a substrate support, a plasma generator, and a bias power supply. The substrate support includes a bias electrode and is provided in the chamber. The plasma generator is configured to generate plasma from the gas in the chamber. The bias power supply is electrically connected to the bias electrode and is configured to generate a sequence of multiple voltage pulses applied to the bias electrode. Each of the plurality of voltage pulses has a leading edge period in which the reference voltage level transitions to the pulse voltage level and a trailing edge period in which the pulse voltage level transitions to the reference voltage level. At least one of the time length of the leading edge period and the time length of the trailing edge period is longer than 0 seconds and 0.5 μsec or less.
バイアス電極に印加される電圧のパルスが完全な矩形パルスである場合には、基板に衝突するイオンのエネルギーを制御することが可能であるが、そのためのコストが高くなる。上述の前縁期間及び後縁期間の少なくとも一方を有する負の電圧のパルスによれば、完全な矩形パルスを用いる場合と同様に、基板に衝突するイオンのエネルギーを制御することが可能である。 When the pulse of the voltage applied to the bias electrode is a perfect rectangular pulse, it is possible to control the energy of the ions colliding with the substrate, but the cost for this is high. According to the negative voltage pulse having at least one of the leading edge period and the trailing edge period described above, it is possible to control the energy of the ions colliding with the substrate as in the case of using a perfect rectangular pulse.
一つの例示的実施形態において、前縁期間の時間長及び後縁期間の時間長の少なくとも一方は、0秒より長く、0.25μ秒以下であってもよい。一つの例示的実施形態において、前縁期間の時間長及び後縁期間の時間長の少なくとも一方は、0.05μ秒以上であってもよい。 In one exemplary embodiment, at least one of the time length of the leading edge period and the time length of the trailing edge period may be longer than 0 seconds and 0.25 μs or less. In one exemplary embodiment, at least one of the time length of the leading edge period and the time length of the trailing edge period may be 0.05 μsec or more.
一つの例示的実施形態において、パルス電圧レベルは、-20kV以上、-0.5kV以下であってもよい。一つの例示的実施形態において、基準電圧レベルは、0Vであってもよい。 In one exemplary embodiment, the pulse voltage level may be greater than or equal to −20 kV and less than or equal to −0.5 kV. In one exemplary embodiment, the reference voltage level may be 0V.
一つの例示的実施形態において、バイアス電源は、複数の電圧のパルスをバイアス電極に周期的に印加するように構成されていてもよい。 In one exemplary embodiment, the bias power supply may be configured to periodically apply a plurality of voltage pulses to the bias electrode.
一つの例示的実施形態において、バイアス電源は、直流電源及びパルスユニットを含んでいてもよい。パルスユニットは、直流電源とバイアス電極との間に設けられている。パルスユニットは、第1のスイッチング素子、第2のスイッチング素子、及びインピーダンス回路を含む。第1のスイッチング素子及び第2のスイッチング素子は、直流電源の正極と負極との間で直列接続されている。インピーダンス回路は、第1のスイッチング素子と第2のスイッチング素子の間のノードとバイアス電極との間で接続されている。 In one exemplary embodiment, the bias power supply may include a DC power supply and a pulse unit. The pulse unit is provided between the DC power supply and the bias electrode. The pulse unit includes a first switching element, a second switching element, and an impedance circuit. The first switching element and the second switching element are connected in series between the positive electrode and the negative electrode of the DC power supply. The impedance circuit is connected between the node and the bias electrode between the first switching element and the second switching element.
一つの例示的実施形態において、プラズマ処理装置は、パルスユニットを制御するように構成されるパルスコントローラを更に備えていてもよい。パルスコントローラは、第1のスイッチング素子を閉じて第2のスイッチング素子を開く第1制御と、第1のスイッチング素子を開いて第2のスイッチング素子を閉じる第2制御と、を交互に行うように構成されている。 In one exemplary embodiment, the plasma processing apparatus may further include a pulse controller configured to control the pulse unit. The pulse controller alternately performs the first control of closing the first switching element and opening the second switching element and the second control of opening the first switching element and closing the second switching element. It is configured.
一つの例示的実施形態において、インピーダンス回路は、上記ノードとバイアス電極との間で直列接続されたインダクタ及び抵抗素子を含んでいてもよい。 In one exemplary embodiment, the impedance circuit may include an inductor and a resistance element connected in series between the node and the bias electrode.
一つの例示的実施形態において、プラズマ生成部は、高周波電源を含んでいてもよい。 In one exemplary embodiment, the plasma generator may include a high frequency power source.
別の例示的実施形態において、プラズマ処理方法が提供される。プラズマ処理方法は、プラズマ処理装置のチャンバ内で基板支持器上に基板を準備する工程を含む。プラズマ処理方法は、チャンバ内でプラズマを生成する工程を更に含む。プラズマ処理方法は、プラズマがチャンバ内で生成されている状態で、基板支持器に複数の電圧パルスのシーケンスを印加する工程を更に含む。複数の電圧パルスの各々は、基準電圧レベルからパルス電圧レベルに遷移する前縁期間と、パルス電圧レベルから基準電圧レベルに遷移する後縁期間とを有する。前縁期間の時間長及び後縁期間の時間長の少なくとも一方が、0秒より長く、且つ、0.5μ秒以下である。 In another exemplary embodiment, plasma treatment methods are provided. The plasma processing method includes a step of preparing a substrate on a substrate support in the chamber of the plasma processing apparatus. The plasma processing method further comprises the step of generating plasma in the chamber. The plasma processing method further comprises applying a sequence of multiple voltage pulses to the substrate support while the plasma is being generated in the chamber. Each of the plurality of voltage pulses has a leading edge period in which the reference voltage level transitions to the pulse voltage level and a trailing edge period in which the pulse voltage level transitions to the reference voltage level. At least one of the time length of the leading edge period and the time length of the trailing edge period is longer than 0 seconds and 0.5 μsec or less.
更に別の例示的実施形態において、プラズマ処理装置が提供される。プラズマ処理装置は、チャンバ、基板支持器、プラズマ生成部、及びバイアス電源を備える。基板支持器は、バイアス電極を含み、チャンバ内に設けられている。プラズマ生成部は、チャンバ内でガスからプラズマを生成するように構成されている。バイアス電源は、バイアス電極に電気的に接続され、複数の電圧パルスのシーケンスを生成するように構成されている。バイアス電源は、直流電源及びパルスユニットを含む。パルスユニットは、直流電源とバイアス電極との間に設けられている。パルスユニットは、第1のスイッチング素子、第2のスイッチング素子、及びインピーダンス回路を含んでいる。第1のスイッチング素子及び第2のスイッチング素子は、直流電源の正極と負極との間で直列接続されている。インピーダンス回路は、第1のスイッチング素子と第2のスイッチング素子の間のノードとバイアス電極との間で接続されている。 In yet another exemplary embodiment, a plasma processing apparatus is provided. The plasma processing apparatus includes a chamber, a substrate support, a plasma generator, and a bias power supply. The substrate support includes a bias electrode and is provided in the chamber. The plasma generator is configured to generate plasma from the gas in the chamber. The bias power supply is electrically connected to the bias electrode and is configured to generate a sequence of multiple voltage pulses. Bias power supplies include DC power supplies and pulse units. The pulse unit is provided between the DC power supply and the bias electrode. The pulse unit includes a first switching element, a second switching element, and an impedance circuit. The first switching element and the second switching element are connected in series between the positive electrode and the negative electrode of the DC power supply. The impedance circuit is connected between the node and the bias electrode between the first switching element and the second switching element.
一つの例示的実施形態において、プラズマ処理装置は、パルスユニットを制御するように構成されるパルスコントローラを更に備えていてもよい。パルスコントローラは、第1のスイッチング素子を閉じて第2のスイッチング素子を開く第1制御と、第1のスイッチング素子を開いて第2のスイッチング素子を閉じる第2制御と、を交互に行うように構成されている。 In one exemplary embodiment, the plasma processing apparatus may further include a pulse controller configured to control the pulse unit. The pulse controller alternately performs the first control of closing the first switching element and opening the second switching element and the second control of opening the first switching element and closing the second switching element. It is configured.
一つの例示的実施形態において、インピーダンス回路は、上記ノードとバイアス電極との間で直列接続されたインダクタ及び抵抗素子を含んでいてもよい。 In one exemplary embodiment, the impedance circuit may include an inductor and a resistance element connected in series between the node and the bias electrode.
以下、図面を参照して種々の例示的実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。 Hereinafter, various exemplary embodiments will be described in detail with reference to the drawings. In addition, the same reference numerals are given to the same or corresponding parts in each drawing.
図1は、一つの例示的実施形態に係るプラズマ処理装置を概略的に示す図である。図1に示すプラズマ処理装置1は、容量結合型のプラズマ処理装置である。プラズマ処理装置1は、チャンバ10を備えている。チャンバ10は、その中に内部空間10sを提供している。チャンバ10の中心軸線は、軸線AXであり、鉛直方向に延びている。
FIG. 1 is a diagram schematically showing a plasma processing apparatus according to one exemplary embodiment. The
一実施形態において、チャンバ10は、チャンバ本体12を含んでいてもよい。チャンバ本体12は、略円筒形状を有している。内部空間10sは、チャンバ本体12の中に提供されている。チャンバ本体12は、例えばアルミニウムから構成されている。チャンバ本体12は電気的に接地されている。チャンバ本体12の内壁面、即ち、内部空間10sを画成する壁面には、耐プラズマ性を有する膜が形成されていてもよい。この膜は、陽極酸化処理によって形成された膜又は酸化イットリウムから形成された膜といったセラミック製の膜であり得る。
In one embodiment, the
チャンバ本体12は、その側壁において通路12pを提供していてもよい。基板Wは、内部空間10sとチャンバ10の外部との間で搬送されるときに、通路12pを通過する。この通路12pの開閉のために、ゲートバルブ12gがチャンバ本体12の側壁に沿って設けられている。
The
プラズマ処理装置1は、基板支持器16を更に備えている。基板支持器16は、チャンバ10の中で、その上に載置される基板Wを支持するように構成されている。基板Wは、略円盤形状を有する。基板支持器16は、支持体15によって支持されていてもよい。支持体15は、チャンバ本体12の底部から上方に延在している。支持体15は、略円筒形状を有している。支持体15は、石英といった絶縁材料から形成されている。
The
基板支持器16は、下部電極18を有する。基板支持器16は、静電チャック20を更に有していてもよい。基板支持器16は、電極プレート19を更に有していてもよい。電極プレート19は、アルミニウムといった導電性材料から形成されており、略円盤形状を有している。下部電極18は、電極プレート19上に設けられている。下部電極18は、アルミニウムといった導電性材料から形成されており、略円盤形状を有している。下部電極18は、電極プレート19に電気的に接続されている。下部電極18及び電極プレート19の中心軸線は、軸線AXに略一致している。
The
下部電極18は、その中に流路18fを提供していてもよい。流路18fは、熱交換媒体用の流路である。熱交換媒体としては、例えば冷媒が用いられる。流路18fは、供給装置(例えば、チラーユニット)から配管23aを介して供給される熱交換媒体を受ける。供給装置は、チャンバ10の外部に設けられている。供給装置からの熱交換媒体は、流路18fを流れて、配管23bを介して供給装置に戻される。
The
静電チャック20は、下部電極18上に設けられている。基板Wは、内部空間10sの中で処理されるときには、その中心が軸線AX上に位置するように静電チャック20上に載置される。静電チャック20は、基板を保持するように構成されている。静電チャック20は、本体及び電極(チャック電極)を有している。静電チャック20の本体は、酸化アルミニウム又は窒化アルミニウムといった誘電体から形成されている。静電チャック20の本体は、略円盤形状を有している。静電チャック20の中心軸線は、軸線AXに略一致している。
The
静電チャック20の電極は、静電チャック20の本体内に設けられている。静電チャック20の電極は、導体から形成された膜である。静電チャック20の電極には、直流電源が電気的に接続されている。直流電源から静電チャック20の電極に直流電圧が印加されると、静電チャック20と基板Wとの間で静電引力が発生する。発生した静電引力により、基板Wは、静電チャック20に引き付けられ、静電チャック20によって保持される。
The electrodes of the
基板支持器16は、その上に搭載されるエッジリングERを更に支持してもよい。エッジリングERは、環形状を有しており、例えばシリコン又は炭化ケイ素から形成されている。エッジリングERは、その中心軸線が軸線AX上に位置するように基板支持器16上に搭載される。一実施形態において、エッジリングERは、部分的に静電チャック20上に搭載されていてもよい。なお、基板Wは、静電チャック20上、且つ、エッジリングERによって囲まれた領域内に配置される。
The
プラズマ処理装置1は、ガス供給ライン25を更に備えていてもよい。ガス供給ライン25は、ガス供給機構からの伝熱ガス、例えばHeガスを、静電チャック20の上面と基板Wの裏面(下面)との間の間隙に供給する。
The
プラズマ処理装置1は、筒状部28及び絶縁部29を更に備えていてもよい。筒状部28は、チャンバ本体12の底部から上方に延在している。筒状部28は、支持体15の外周に沿って延在している。筒状部28は、導電性材料から形成されており、略円筒形状を有している。筒状部28は、電気的に接地されている。絶縁部29は、筒状部28上に設けられている。絶縁部29は、絶縁性材料から形成されている。絶縁部29は、例えば石英といったセラミックから形成されている。絶縁部29は、略円筒形状を有している。絶縁部29は、電極プレート19の外周、下部電極18の外周、及び静電チャック20の外周に沿って延在している。
The
プラズマ処理装置1は、上部電極30を更に備えている。上部電極30は、基板支持器16の上方に設けられている。上部電極30は、部材32と共にチャンバ本体12の上部開口を閉じている。部材32は、絶縁性材料から形成されている。上部電極30は、この部材32を介してチャンバ本体12の上部に支持されている。
The
上部電極30は、天板34及び支持体36を含んでいてもよい。天板34の下面は、内部空間10sを画成している。天板34には、複数のガス孔34aが形成されている。複数のガス孔34aは、天板34を板厚方向(鉛直方向)に貫通している。天板34は、例えばシリコンから形成されている。或いは、天板34は、アルミニウム製の部材の表面に耐プラズマ性の膜を設けた構造を有し得る。この膜は、陽極酸化処理によって形成された膜又は酸化イットリウムから形成された膜といったセラミック製の膜であり得る。
The
支持体36は、天板34を着脱自在に支持している。支持体36は、アルミニウムといった導電性材料から形成されている。支持体36の内部には、ガス拡散室36aが設けられている。ガス拡散室36aからは、複数のガス孔36bが下方に延びている。複数のガス孔36bは、複数のガス孔34aにそれぞれ連通している。支持体36には、ガス導入ポート36cが形成されている。ガス導入ポート36cは、ガス拡散室36aに接続している。ガス導入ポート36cには、ガス供給管38が接続されている。
The
ガス供給管38には、ガスソース群40が、バルブ群41、流量制御器群42、及びバルブ群43を介して接続されている。ガスソース群40、バルブ群41、流量制御器群42、及びバルブ群43は、ガス供給部を構成している。ガスソース群40は、複数のガスソースを含んでいる。バルブ群41及びバルブ群43の各々は、複数のバルブ(例えば開閉バルブ)を含んでいる。流量制御器群42は、複数の流量制御器を含んでいる。流量制御器群42の複数の流量制御器の各々は、マスフローコントローラ又は圧力制御式の流量制御器である。ガスソース群40の複数のガスソースの各々は、バルブ群41の対応のバルブ、流量制御器群42の対応の流量制御器、及びバルブ群43の対応のバルブを介して、ガス供給管38に接続されている。プラズマ処理装置1は、ガスソース群40の複数のガスソースのうち選択された一つ以上のガスソースからのガスを、個別に調整された流量で、内部空間10sに供給することが可能である。
The
プラズマ処理装置1は、バッフル部材48を更に備えていてもよい。バッフル部材48は、筒状部28とチャンバ本体12の側壁との間に設けられている。バッフル部材48は、板状の部材であり得る。バッフル部材48は、例えば、アルミニウム製の板材に酸化イットリウム等のセラミックを被覆することにより構成され得る。バッフル部材48は、複数の貫通孔を提供している。バッフル部材48の下方においては、排気管52がチャンバ本体12の底部に接続されている。排気管52には、排気装置50が接続されている。排気装置50は、自動圧力制御弁といった圧力制御器、及び、ターボ分子ポンプなどの真空ポンプを有しており、内部空間10sの中の圧力を減圧することができる。
The
プラズマ処理装置1は、高周波電源61を更に備えている。高周波電源61は、プラズマ生成用の高周波電力を発生する電源である。高周波電源61は、一実施形態のプラズマ生成部を構成している。高周波電力の周波数は、27MHz~100MHzの範囲内の周波数、例えば40MHz又は60MHzであってもよい。高周波電源61は、整合器61m及び電極プレート19を介して下部電極18に接続されている。整合器61mは、高周波電源61の負荷側(下部電極18側)のインピーダンスを高周波電源61の出力インピーダンスに整合させるための整合回路を有している。なお、高周波電源61は、下部電極18に電気的に接続されていなくてもよく、整合器61mを介して上部電極30に接続されていてもよい。
The
プラズマ処理装置1では、内部空間10sにガス供給部からガスが供給される。そして、高周波電源61からの高周波電力が供給されることにより、内部空間10sの中でガスが励起される。その結果、内部空間10sの中でプラズマが生成される。基板Wは、プラズマからのイオン及び/又はラジカルといった化学種により、処理される。
In the
プラズマ処理装置1は、バイアス電源70を更に備えている。バイアス電源70は、バイアス電極に電気的に接続されている。図1に示す例では、下部電極18がバイアス電極として用いられており、バイアス電源70は下部電極18に電気的に接続されている。以下、図1と共に図2を参照する。図2は、一つの例示的実施形態に係るプラズマ処理装置におけるバイアス電源の出力電圧の波形の一例を示す図である。バイアス電源70は、図2に示すような複数の電圧パルスNPのシーケンスを生成するように構成されている。バイアス電源70は、複数の電圧パルスNPのシーケンスをバイアス電極(一例では、下部電極18)に印加するように構成されている。一実施形態において、バイアス電源70は、電圧パルスNPを周期的にバイアス電極(一例では、下部電極18)に印加するように構成されている。電圧パルスNPがバイアス電極に印加される時間間隔(即ち、周期)は、バイアス周波数の逆数の時間長を有する。電圧パルスNPがバイアス電極に印加される周期を規定するバイアス周波数は、1kHz以上、27MHz以下の周波数であることができ、例えば400kHzである。
The
プラズマ処理装置1では、電圧パルスNPがバイアス電極に印加されることに応じて設定される基板の負の電位の絶対値の大きさに応じて、プラズマから基板Wに衝突するイオンのエネルギーが調整される。一実施形態においては、複数の電圧パルスNPの各々は、負電圧パルスであってもよい。この場合には、電圧パルスNPの電圧レベルの絶対値の大きさに応じて、プラズマから基板Wに衝突するイオンのエネルギーが調整される。
In the
図2に示すように、電圧パルスNPは、前縁LE及び後縁TEを有するパルスである。電圧パルスNPの電圧レベルは、前縁LEにおいて、基準電圧レベルLVからパルス電圧レベルNVに変化する。電圧パルスNPの電圧レベルは、後縁TEにおいて、パルス電圧レベルNVから基準電圧レベルLVに変化する。パルス電圧レベルNVは、電圧パルスNPの定常状態における電圧レベル(例えば、負の電圧レベル)である。電圧パルスNPが三角波のように定常状態を有していない場合には、パルス電圧レベルNVは、電圧パルスNPにおいて最大の絶対値を有する負の電圧レベルであってもよい。パルス電圧レベルNVは、-20kV以上、-0.5kV以下であってもよい。即ち、パルス電圧レベルNVの絶対値は、0.5kV以上、20kV以下であってもよい。基準電圧レベルLVは、電圧パルスNPが出力されていないときのバイアス電源70の出力電圧のレベルである。基準電圧レベルLVは、0Vであってもよい。基準電圧レベルLVは、パルス電圧レベルNVの絶対値よりも小さい絶対値を有する負の電圧レベルであってもよい。或いは、基準電圧レベルLVは、正の電圧レベルであってもよい。
As shown in FIG. 2, the voltage pulse NP is a pulse having a leading edge LE and a trailing edge TE. The voltage level of the voltage pulse NP changes from the reference voltage level LV to the pulse voltage level NV at the leading edge LE. The voltage level of the voltage pulse NP changes from the pulse voltage level NV to the reference voltage level LV at the trailing edge TE. The pulse voltage level NV is the voltage level (eg, negative voltage level) of the voltage pulse NP in the steady state. When the voltage pulse NP does not have a steady state such as a triangular wave, the pulse voltage level NV may be a negative voltage level having the highest absolute value in the voltage pulse NP. The pulse voltage level NV may be −20 kV or higher and −0.5 kV or lower. That is, the absolute value of the pulse voltage level NV may be 0.5 kV or more and 20 kV or less. The reference voltage level LV is the level of the output voltage of the
前縁LEの開始時点は、バイアス電源70による電圧パルスNPの出力開始時点として定義される。前縁LEの終了時点は、バイアス電源70の出力電圧が前縁LEの波形から前縁LEの直後の波形(パルス電圧レベルNVの波形)に変化する変曲点の発生時点として定義される。なお、電圧パルスNPが三角波のように定常状態を有していない場合には、前縁LEの終了時点は、電圧パルスNPにおいて最大の絶対値を有する負の電圧が発生する時点であってもよい。
The starting edge LE start time point is defined as the output start time point of the voltage pulse NP by the
また、後縁TEの開始時点は、バイアス電源70の出力電圧が後縁TEの直前の波形(パルス電圧レベルNVの波形)から後縁TEの波形に変化する変曲点の発生時点として定義される。なお、電圧パルスNPが三角波のように定常状態を有していない場合には、後縁TEの開始時点は、電圧パルスNPにおいて最大の絶対値を有する負の電圧が発生する時点であってもよい。後縁TEの終了時点は、バイアス電源70による電圧パルスNPの出力終了時点として定義される。
Further, the start time of the trailing edge TE is defined as the time of occurrence of an inflection point in which the output voltage of the
バイアス電源70によって出力される電圧パルスNPにおいて、前縁LEの期間(即ち、前縁期間TLE)の時間長及び後縁TEの期間(即ち、後縁期間TTE)の時間長のうち少なくとも一方は、0秒よりも長く、且つ、0.5μ秒以下である。一実施形態において、前縁期間TLEの時間長及び後縁期間TTEの時間長の少なくとも一方は、0秒より長く、0.25μ秒以下であってもよい。一実施形態において、前縁期間TLEの時間長及び後縁期間TTEの時間長の少なくとも一方は、0.05μ秒以上であってもよい。一実施形態では、バイアス電源70によって出力される電圧パルスNPにおいて、前縁期間TLEの時間長及び後縁期間TTEの時間長の各々は、0.05μ秒以上、且つ、0.5μ秒以下であってもよい。また、前縁LEの電圧の時間変化の傾きの絶対値は、1kV/μ秒(=|-0.5kV/0.5μ秒|)以上、400kV/μ秒(=|-20kV/0.05μ秒|)以下であってもよい。また、後縁TEの電圧の時間変化の傾きは、1kV/μ秒以上、400kV/μ秒以下であってもよい。
In the voltage pulse NP output by the
プラズマ処理装置1は、制御部MCを更に備えていてもよい。制御部MCは、プロセッサ、記憶装置、入力装置、表示装置等を備えるコンピュータであり、プラズマ処理装置1の各部を制御する。具体的に、制御部MCは、記憶装置に記憶されている制御プログラムを実行し、当該記憶装置に記憶されているレシピデータに基づいてプラズマ処理装置1の各部を制御する。制御部MCによる制御により、レシピデータによって指定されたプロセスがプラズマ処理装置1において実行される。後述する例示的実施形態に係るプラズマ処理方法は、制御部MCによるプラズマ処理装置1の各部の制御により、プラズマ処理装置1において実行され得る。
The
以下、図3を参照する。図3は、一つの例示的実施形態に係るプラズマ処理装置におけるバイアス電源を示す図である。図1及び図3に示すように、一実施形態において、バイアス電源70は、フィルタ70fを介してバイアス電極(一例では、下部電極18)に接続されていてもよい。フィルタ70fは、バイアス電源70に向かう高周波電力を遮断するか低減させる。一実施形態において、フィルタ70fは、インダクタ70fa及びコンデンサ70fbを含んでいてもよい。インダクタ70faは、バイアス電極(図1の例では、下部電極18)とバイアス電源70(又はその出力端72)との間で接続されている。コンデンサ70fbは、バイアス電源70(又はその出力端72)とインダクタ70faとの間のノードとグランドとの間で接続されている。
Hereinafter, FIG. 3 will be referred to. FIG. 3 is a diagram showing a bias power supply in the plasma processing apparatus according to one exemplary embodiment. As shown in FIGS. 1 and 3, in one embodiment, the
図3に示すように、一実施形態において、バイアス電源70は、直流電源71及びパルスユニット73を含んでいてもよい。バイアス電源70は、出力端72及びパルスコントローラ74を更に含んでいてもよい。直流電源71は、直流電圧を発生する電源である。直流電源71によって発生される直流電圧は、負の直流電圧であってもよい。直流電源71は、可変直流電源であってもよい。直流電源71は、制御部MCによって制御され得る。バイアス電源70において、電圧パルスNPは、出力端72から出力される。
As shown in FIG. 3, in one embodiment, the
パルスユニット73は、直流電源71と出力端72(又はバイアス電極)との間に設けられている。パルスユニット73は、直流電源71が発生する直流電圧から電圧パルスNPを生成するように構成されている。パルスユニット73は、第1のスイッチング素子731、第2のスイッチング素子732、及びインピーダンス回路76を含んでいる。パルスユニット73は、コンデンサ733、ダイオード734、及びダイオード735を更に含んでいてもよい。
The
第1のスイッチング素子731及び第2のスイッチング素子732は、直流電源71の正極と負極との間で直列接続されている。第1のスイッチング素子731及び第2のスイッチング素子732の各々は、第1及び第2の端子、並びに制御端子を含む。第1のスイッチング素子731の第1の端子は、直流電源71の正極に接続されている。第1のスイッチング素子731の第2の端子は、第2のスイッチング素子732の第1の端子に接続されている。第2のスイッチング素子732の第2の端子は、直流電源71の負極に接続されている。第1のスイッチング素子731及び第2のスイッチング素子732の各々は、その制御端子に与えられる電圧によりそれが閉じられると、その第1の端子と第2の端子を互いに導通させる。一方、第1のスイッチング素子731及び第2のスイッチング素子732の各々は、その制御端子に与えられる電圧によりそれが開かれると、その第1の端子と第2の端子との間の導通を遮断する。
The
コンデンサ733は、直流電源71の正極と負極との間で、第1のスイッチング素子731及び第2のスイッチング素子732を含む直列回路と並列に接続されている。ダイオード734のカソードは、直流電源71の正極及び第1のスイッチング素子731の第1の端子に接続されている。ダイオード734のアノードとダイオード735のカソードは、ノード73bに接続されている。ノード73bは、第1のスイッチング素子731と第2のスイッチング素子732との間のノード73aに接続されている。ダイオード735のアノードは、直流電源71の負極及び第2のスイッチング素子732の第2の端子に接続されている。
The
インピーダンス回路75は、ノード73a(又はノード73b)と出力端72(又はバイアス電極)との間で接続されている。インピーダンス回路75は、一実施形態において、インダクタ751及び抵抗素子752を含んでいてもよい。インダクタ751及び抵抗素子752は、ノード73a(又はノード73b)と出力端72(又はバイアス電極)との間で直列接続されている。抵抗素子752は、数Ω程度の小さい抵抗値を有し得る。
The
パルスコントローラ74は、パルスユニット73を制御するように構成されている。パルスコントローラ74は、プログラム可能なプロセッサを含み得る。パルスコントローラ74は、第1制御と第2制御を交互に行うように構成されている。パルスコントローラ74は、第1制御おいて、第1のスイッチング素子731を閉じて第2のスイッチング素子732を開くよう、第1のスイッチング素子731の制御端子及び第2のスイッチング素子732の制御端子に制御信号を与える。第1制御の結果、出力端72は、直流電源71の正極に接続される。パルスコントローラ74は、第2制御おいて、第1のスイッチング素子731を開いて第2のスイッチング素子732を閉じるよう、第1のスイッチング素子731の制御端子及び第2のスイッチング素子732の制御端子に制御信号を与える。第2制御の結果、出力端72は、直流電源71の負極に接続される。
The
電圧パルスNPがバイアス電極(一例では、下部電極18)に印加される周期を規定する周波数、即ちバイアス周波数は、制御部MCからパルスコントローラ74に指定され得る。当該周期において電圧パルスNPの時間長が占める割合、即ち、デューティー比(%)も、制御部MCからパルスコントローラ74に指定され得る。パルスコントローラ74は、指定された周波数の逆数の時間長を有する周期(即ち、時間間隔)で周期的に、電圧パルスNPを発生するよう、第1制御及び第2制御を交互に実行する。また、パルスコントローラ74は、指定されたデューティー比に応じて、第1制御及び第2制御のそれぞれの時間長を調整する。このようなバイアス電源70によれば、図2に示すように、電圧パルスNPを周期的にバイアス電極(一例では、下部電極18)に印加することができる。
The frequency that defines the period in which the voltage pulse NP is applied to the bias electrode (in one example, the lower electrode 18), that is, the bias frequency, may be designated by the control unit MC to the
バイアス電極に印加される電圧パルスNPが完全な矩形パルスである場合には、基板Wに衝突するイオンのエネルギーを制御することが可能であるが、そのためのコストが高くなる。上述の前縁期間TLE及び後縁期間TTEの少なくとも一方を有する電圧パルスNPによれば、完全な矩形パルスを用いる場合と同様に、基板Wに衝突するイオンのエネルギーを制御することが可能である。なお、前縁期間TLEの時間長及び後縁期間TTEの時間長の各々が0.05秒以上である場合には、電圧パルスNPにおけるリンギングを抑制又は低減することができる。 When the voltage pulse NP applied to the bias electrode is a perfect rectangular pulse, it is possible to control the energy of the ions colliding with the substrate W, but the cost for this is high. According to the voltage pulse NP having at least one of the leading edge period TLE and the trailing edge period TTE described above, it is possible to control the energy of the ions colliding with the substrate W as in the case of using a perfect rectangular pulse. .. When each of the time length of the leading edge period TLE and the time length of the trailing edge period TTE is 0.05 seconds or more, ringing in the voltage pulse NP can be suppressed or reduced.
以下、図4を参照し、図1に示すプラズマ処理装置1において適用される場合を例にとって、一つの例示的実施形態に係るプラズマ処理方法について説明する。図4は、一つの例示的実施形態に係るプラズマ処理方法の流れ図である。
Hereinafter, the plasma processing method according to one exemplary embodiment will be described with reference to FIG. 4, taking the case of being applied in the
図4に示すプラズマ処理方法(以下、「方法MT」という)は、工程STaで開始する。工程STaでは、基板Wが準備される。基板Wは、プラズマ処理装置1のチャンバ10内で基板支持器16上に載置される。
The plasma processing method shown in FIG. 4 (hereinafter referred to as “method MT”) is started in step STa. In the process STa, the substrate W is prepared. The substrate W is placed on the
続く工程STbでは、プラズマが、チャンバ10内で生成される。工程STbでは、ガス供給部からチャンバ内にガスが供給される。工程STbでは、排気装置50によって、チャンバ10内のガスの圧力が指定された圧力に調整される。工程STbでは、プラズマ生成部によって、チャンバ10内のガスからプラズマが生成される。プラズマ処理装置1では、プラズマを生成するために、高周波電力が高周波電源61から供給される。工程STbにおいて、制御部MCは、ガス供給部、排気装置50、プラズマ生成部(高周波電源61)を制御する。
In the subsequent step STb, plasma is generated in the
続く工程STcは、工程STbにおいてチャンバ10内でプラズマが生成されている状態で行われる。工程STcでは、バイアス電極(一例では、下部電極18)にバイアス電源70から複数の電圧パルスNPのシーケンスが印加される。電圧パルスNPの前縁期間TLEの時間長及び後縁期間TTEの時間長の少なくとも一方は、上述したように、0秒より長く、且つ、0.5μ秒以下である。一実施形態において、前縁期間TLEの時間長及び後縁期間TTEの時間長の少なくとも一方は、0秒より長く、0.25μ秒以下であってもよい。一実施形態において、前縁期間TLEの時間長及び後縁期間TTEの時間長の少なくとも一方は、0.05μ秒以上であってもよい。一実施形態では、バイアス電源70によって出力される電圧パルスNPにおいて、前縁期間TLEの時間長及び後縁期間TTEの時間長の各々は、0.05μ秒以上、且つ、0.5μ秒以下であってもよい。工程STcにおいて、バイアス電源70は、制御部MCによって制御され得る。
Subsequent step STc is performed in the state where plasma is generated in the
以下、プラズマ処理装置1の評価のために行ったシミュレーションについて説明する。
Hereinafter, the simulation performed for the evaluation of the
(第1のシミュレーション) (First simulation)
第1のシミュレーションでは、下部電極18に印加する電圧パルスNPの前縁期間TLEの時間長を変更しつつ、基板に衝突するイオンのエネルギーの分布(IED)を求めた。電圧パルスNPを下部電極18に印加する周期を規定するバイアス周波数は400kHzであり、電圧パルスNPのデューティー比は、50%であった。また、前縁期間TLEの時間長は、0μs、0.25μs、0.5μs、0.75μs、1μs、1.25μsであった。なお、前縁期間TLEの時間長が0μsであるときに、電圧パルスNPの波形は完全な矩形波である。また、参考のために、下部電極18に電圧パルスNPではなく400kHzの周波数を有する高周波バイアス電力を供給した場合に基板に衝突するイオンのエネルギーの分布(IED)を求めた。
In the first simulation, the energy distribution (IED) of the ions colliding with the substrate was obtained while changing the time length of the leading edge period TLE of the voltage pulse NP applied to the
図5に第1のシミュレーションの結果を示す。図5に示すように、前縁期間TLEの時間長が長くなるにつれて、イオンのエネルギーが低下する傾向が確認された。但し、前縁期間TLEの時間長が0.5μs以下であれば、完全な矩形波が用いられる場合に基板に衝突するイオンのエネルギーと略同等のエネルギーを有するイオンを基板に衝突させることが可能であることが確認された。また、前縁期間TLEの時間長が0.5μs以下である場合に基板に衝突するIEDのピークは、高周波バイアス電力(図5のRF 400kHz)を供給した場合に基板に衝突するIEDのピークよりも相当に高いことが確認された。
FIG. 5 shows the result of the first simulation. As shown in FIG. 5, it was confirmed that the ion energy tends to decrease as the time length of the leading edge period TLE increases. However, if the time length of the front edge period TLE is 0.5 μs or less, it is possible to collide the substrate with ions having almost the same energy as the energy of the ions colliding with the substrate when a perfect square wave is used. It was confirmed that. Further, the peak of the IED that collides with the substrate when the time length of the leading edge period TLE is 0.5 μs or less is larger than the peak of the IED that collides with the substrate when high frequency bias power (
(第2のシミュレーション) (Second simulation)
第2のシミュレーションでは、下部電極18に印加する電圧パルスNPの前縁期間TLEの時間長を変更しつつ、イオンが基板に衝突する際の基板に対するイオンの角度の分布(IAD)を求めた。電圧パルスNPを下部電極18に印加する周期を規定するバイアス周波数は400kHzであり、電圧パルスNPのデューティー比は、50%であった。また、前縁期間TLEの時間長は、0μs、0.25μs、0.5μs、0.75μs、1μs、1.25μsであった。また、参考のために、下部電極18に電圧パルスNPではなく400kHzの周波数を有する高周波バイアス電力を供給した場合にイオンが基板に衝突する際の基板に対するイオンの角度の分布(IAD)を求めた。
In the second simulation, the distribution of the angle of the ions with respect to the substrate (IAD) when the ions collide with the substrate was obtained while changing the time length of the leading edge period TLE of the voltage pulse NP applied to the
図6に第2のシミュレーションの結果を示す。図6は、角度が0°である場合に、イオンが基板に垂直に衝突していることを示している。図6に示すように、前縁期間TLEの時間長が長くなるにつれて、イオンが基板Wに衝突する角度の分布が大きくなる傾向が確認された。但し、前縁期間TLEの時間長が0.5μs以下であれば、完全な矩形波が用いられる場合のIADと同様のIADが得られた。即ち、前縁期間TLEの時間長が0.5μs以下であれば、イオンは略垂直に基板に衝突し、且つ、基板に対するイオンの衝突の角度の分布が狭いことが確認された。 FIG. 6 shows the result of the second simulation. FIG. 6 shows that the ions collide perpendicularly with the substrate when the angle is 0 °. As shown in FIG. 6, it was confirmed that the distribution of the angles at which the ions collide with the substrate W tends to increase as the time length of the leading edge period TLE increases. However, when the time length of the leading edge period TLE was 0.5 μs or less, an IAD similar to the IAD when a perfect square wave was used was obtained. That is, it was confirmed that when the time length of the leading edge period TLE was 0.5 μs or less, the ions collided with the substrate substantially vertically and the distribution of the angles of collision of the ions with respect to the substrate was narrow.
(第3のシミュレーション) (Third simulation)
第3のシミュレーションでは、下部電極18に印加する電圧パルスNPの定常状態での電圧(前縁LEと後縁TEの間の電圧)のレベルを変更しつつ、基板に衝突するイオンのエネルギーの分布(IED)を求めた。下部電極18に印加する電圧パルスNPの定常状態での電圧のレベルは、-450V、-900V、-1350Vであった。また、電圧パルスNPを下部電極18に印加する周期を規定するバイアス周波数は400kHzであり、電圧パルスNPのデューティー比は、20%であった。また、前縁期間TLE及び後縁期間TTEの各々の時間長は、0.3μsであった。
In the third simulation, the distribution of the energy of the ions colliding with the substrate while changing the level of the voltage (voltage between the leading edge LE and the trailing edge TE) in the steady state of the voltage pulse NP applied to the
図7に第3のシミュレーションの結果を示す。図7に示すように、下部電極18、即ちバイアス電極に印加する電圧パルスNPの定常状態での電圧のレベルの絶対値の大きさに応じて、IEDにおけるピークのイオンのエネルギーが増加することが確認された。したがって、下部電極18に印加する電圧パルスNPの定常状態での電圧のレベルを制御することにより、基板に衝突するイオンのエネルギーを制御することが可能であることが確認された。
FIG. 7 shows the result of the third simulation. As shown in FIG. 7, the peak ion energy in the IED may increase depending on the magnitude of the absolute value of the voltage level in the steady state of the voltage pulse NP applied to the
以上、種々の例示的実施形態について説明してきたが、上述した例示的実施形態に限定されることなく、様々な追加、省略、置換、及び変更がなされてもよい。また、異なる実施形態における要素を組み合わせて他の実施形態を形成することが可能である。 Although various exemplary embodiments have been described above, various additions, omissions, substitutions, and changes may be made without being limited to the above-mentioned exemplary embodiments. It is also possible to combine elements in different embodiments to form other embodiments.
別の実施形態において、正の電圧パルスが、バイアス電極に印加されてもよい。正の電圧パルスがバイアス電極に印加される場合であっても、バイアス電極の電位とプラズマ電位との電位差により、基板に衝突するイオンのエネルギーを制御することが可能である。 In another embodiment, a positive voltage pulse may be applied to the bias electrode. Even when a positive voltage pulse is applied to the bias electrode, it is possible to control the energy of ions colliding with the substrate by the potential difference between the potential of the bias electrode and the plasma potential.
図8は、一つの例示的実施形態に係るプラズマ処理装置におけるバイアス電源の出力電圧の波形の別の一例を示す図である。図8に示すように、複数の電圧パルスNPの各々は、前縁期間TLEと後縁期間TTEの少なくとも一方の期間の間に、基準電圧レベルLVとパルス電圧レベルNVの間の少なくとも一つの異なる電圧レベルに遷移してもよい。前縁期間TLEにおいては、パルスユニット73は、複数の電圧パルスNPの各々の電圧が基準電圧レベルLVからパルス電圧レベルNVになる前に、一定期間、バイアス電極の電位をフローティングさせるよう、第1のスイッチング素子731及び第2のスイッチング素子732を開いてもよい。後縁期間TTEにおいては、パルスユニット73は、複数の電圧パルスNPの各々の電圧がパルス電圧レベルNVから基準電圧レベルLVになる前に、一定期間、バイアス電極の電位をフローティングさせるよう、第1のスイッチング素子731及び第2のスイッチング素子732を開いてもよい。
FIG. 8 is a diagram showing another example of the waveform of the output voltage of the bias power supply in the plasma processing apparatus according to one exemplary embodiment. As shown in FIG. 8, each of the plurality of voltage pulse NPs has at least one difference between the reference voltage level LV and the pulse voltage level NV during at least one of the leading edge period TLE and the trailing edge period TTE. It may transition to a voltage level. In the front edge period TLE, the
別の実施形態において、バイアス電源70を備えるプラズマ処理装置は、容量結合型のプラズマ処理装置ではなく、他のタイプのプラズマ処理装置であってもよい。他のタイプのプラズマ処理装置は、誘導結合型のプラズマ処理装置、電子サイクロトロン共鳴(ECR)プラズマ処理装置、又はマイクロ波といった表面波を用いてプラズマを生成するプラズマ処理装置等であってもよい。種々の例示的実施形態に係るプラズマ処理方法においては、そのような他のタイプのプラズマ処理装置が用いられてもよい。
In another embodiment, the plasma processing device provided with the
また、別の実施形態において、下部電極18は、バイアス電極として用いられなくてもよい。この場合に、基板支持器16は、静電チャック20の本体内に設けられた一つ以上のバイアス電極を有していてもよい。
Further, in another embodiment, the
一実施形態では、少なくとも一つのバイアス電極が、その上に基板が載置される静電チャック20の第1領域の中に設けられていてもよい。少なくとも一つのバイアス電極は、第1領域の中で、チャック電極と下部電極18との間に設けられていてもよい。或いは、少なくとも一つのバイアス電極は、静電チャック20のチャック電極であってもよい。バイアス電源70は、少なくとも一つのバイアス電極に電気的に接続され、電圧パルスNPを当該少なくとも一つのバイアス電極に印加するように構成される。
In one embodiment, at least one bias electrode may be provided in the first region of the
少なくとも一つのバイアス電極は、その上にエッジリングERが載置される静電チャック20の第2領域の中においても延在していてもよい。或いは、一つ以上のバイアス電極は、第2領域の中に設けられた少なくとも一つの別のバイアス電極を含んでいてもよい。少なくとも一つの別のバイアス電極は、エッジリングERを保持するための静電引力を発生するために設けられた別のチャック電極であってもよく、或いは、別のチャック電極とは別個に設けられた電極であってもよい。別のチャック電極は、単極タイプの静電チャックを構成するチャック電極であってもよく、双極タイプの静電チャックを構成するチャック電極であってもよい。バイアス電源70は、第1領域の中の少なくとも一つのバイアス電極に加えて、第2の領域の中の少なくとも一つの別のバイアス電極に電気的に接続されてもよい。
The at least one bias electrode may also extend within the second region of the
以上の説明から、本開示の種々の実施形態は、説明の目的で本明細書で説明されており、本開示の範囲及び主旨から逸脱することなく種々の変更をなし得ることが、理解されるであろう。したがって、本明細書に開示した種々の実施形態は限定することを意図しておらず、真の範囲と主旨は、添付の特許請求の範囲によって示される。 From the above description, it is understood that the various embodiments of the present disclosure are described herein for purposes of explanation and that various modifications can be made without departing from the scope and gist of the present disclosure. Will. Accordingly, the various embodiments disclosed herein are not intended to be limiting, and the true scope and gist is set forth by the appended claims.
1…プラズマ処理装置、10…チャンバ、16…基板支持器、18…下部電極、61…高周波電源、70…バイアス電源。 1 ... Plasma processing device, 10 ... Chamber, 16 ... Board support, 18 ... Lower electrode, 61 ... High frequency power supply, 70 ... Bias power supply.
パルスユニット73は、直流電源71と出力端72(又はバイアス電極)との間に設けられている。パルスユニット73は、直流電源71が発生する直流電圧から電圧パルスNPを生成するように構成されている。パルスユニット73は、第1のスイッチング素子731、第2のスイッチング素子732、及びインピーダンス回路75を含んでいる。パルスユニット73は、コンデンサ733、ダイオード734、及びダイオード735を更に含んでいてもよい。
The
バイアス電極に印加される電圧パルスNPが完全な矩形パルスである場合には、基板Wに衝突するイオンのエネルギーを制御することが可能であるが、そのためのコストが高くなる。上述の前縁期間TLE及び後縁期間TTEの少なくとも一方を有する電圧パルスNPによれば、完全な矩形パルスを用いる場合と同様に、基板Wに衝突するイオンのエネルギーを制御することが可能である。なお、前縁期間TLEの時間長及び後縁期間TTEの時間長の各々が0.05μ秒以上である場合には、電圧パルスNPにおけるリンギングを抑制又は低減することができる。 When the voltage pulse NP applied to the bias electrode is a perfect rectangular pulse, it is possible to control the energy of the ions colliding with the substrate W, but the cost for this is high. According to the voltage pulse NP having at least one of the leading edge period TLE and the trailing edge period TTE described above, it is possible to control the energy of the ions colliding with the substrate W as in the case of using a perfect rectangular pulse. .. When each of the time length of the leading edge period TLE and the time length of the trailing edge period TTE is 0.05 μsec or more, ringing in the voltage pulse NP can be suppressed or reduced.
Claims (16)
バイアス電極を含み、前記チャンバ内に設けられた基板支持器と、
前記チャンバ内でガスからプラズマを生成するように構成されたプラズマ生成部と、
前記バイアス電極に電気的に接続され、前記バイアス電極に印加される複数の電圧パルスのシーケンスを生成するように構成されるバイアス電源と、
を備え、
前記複数の電圧パルスの各々は、基準電圧レベルからパルス電圧レベルに遷移する前縁期間と、前記パルス電圧レベルから前記基準電圧レベルに遷移する後縁期間とを有し、前記前縁期間の時間長及び前記後縁期間の時間長の少なくとも一方が0秒より長く、且つ、0.5μ秒以下である、
プラズマ処理装置。 With the chamber
A substrate support including a bias electrode and provided in the chamber,
A plasma generator configured to generate plasma from gas in the chamber,
A bias power supply that is electrically connected to the bias electrode and is configured to generate a sequence of multiple voltage pulses applied to the bias electrode.
Equipped with
Each of the plurality of voltage pulses has a leading edge period for transitioning from the reference voltage level to the pulse voltage level and a trailing edge period for transitioning from the pulse voltage level to the reference voltage level, and the time of the leading edge period. At least one of the length and the time length of the trailing edge period is longer than 0 seconds and 0.5 μs or less.
Plasma processing equipment.
直流電源と、
前記直流電源と前記バイアス電極の間に設けられたパルスユニットと、
を含み、
前記パルスユニットは、
前記直流電源の正極と負極との間で直列接続された第1のスイッチング素子及び第2のスイッチング素子と、
前記第1のスイッチング素子と前記第2のスイッチング素子の間のノードと前記バイアス電極との間で接続されたインピーダンス回路と、
を含む、
請求項1~8の何れか一項に記載のプラズマ処理装置。 The bias power supply is
DC power supply and
A pulse unit provided between the DC power supply and the bias electrode,
Including
The pulse unit is
A first switching element and a second switching element connected in series between the positive electrode and the negative electrode of the DC power supply,
An impedance circuit connected between the node between the first switching element and the second switching element and the bias electrode, and
including,
The plasma processing apparatus according to any one of claims 1 to 8.
前記パルスコントローラは、前記第1のスイッチング素子を閉じて前記第2のスイッチング素子を開く第1制御と、前記第1のスイッチング素子を開いて前記第2のスイッチング素子を閉じる第2制御と、を交互に行うように構成される、
請求項9に記載のプラズマ処理装置。 Further equipped with a pulse controller configured to control the pulse unit,
The pulse controller has a first control that closes the first switching element and opens the second switching element, and a second control that opens the first switching element and closes the second switching element. Configured to alternate,
The plasma processing apparatus according to claim 9.
前記チャンバ内でプラズマを生成する工程と、
前記プラズマが前記チャンバ内で生成されている状態で、前記基板支持器に複数の電圧パルスのシーケンスを印加する工程と、
を含み、
前記複数の電圧パルスの各々は、基準電圧レベルからパルス電圧レベルに遷移する前縁期間と、前記パルス電圧レベルから前記基準電圧レベルに遷移する後縁期間とを有し、前記前縁期間の時間長及び前記後縁期間の時間長の少なくとも一方が、0秒より長く、且つ、0.5μ秒以下である、
プラズマ処理方法。 The process of preparing the board on the board support in the chamber of the plasma processing device,
The process of generating plasma in the chamber and
A step of applying a sequence of a plurality of voltage pulses to the substrate support while the plasma is being generated in the chamber,
Including
Each of the plurality of voltage pulses has a leading edge period for transitioning from the reference voltage level to the pulse voltage level and a trailing edge period for transitioning from the pulse voltage level to the reference voltage level, and the time of the leading edge period. At least one of the length and the time length of the trailing edge period is longer than 0 seconds and 0.5 μs or less.
Plasma processing method.
バイアス電極を含み、前記チャンバ内に設けられた基板支持器と、
前記チャンバ内でガスからプラズマを生成するように構成されたプラズマ生成部と、
前記バイアス電極に電気的に接続され、複数の電圧パルスのシーケンスを生成するように構成されるバイアス電源と、
を備え、
前記バイアス電源は、
直流電源と、
前記直流電源と前記バイアス電極との間に設けられたパルスユニットと、
を含み、
前記パルスユニットは、
前記直流電源の正極と負極との間で直列接続された第1のスイッチング素子及び第2のスイッチング素子と、
前記第1のスイッチング素子と前記第2のスイッチング素子の間のノードと前記バイアス電極との間で接続されたインピーダンス回路と、
を含む、
プラズマ処理装置。 With the chamber
A substrate support including a bias electrode and provided in the chamber,
A plasma generator configured to generate plasma from gas in the chamber,
A bias power supply that is electrically connected to the bias electrode and is configured to generate a sequence of multiple voltage pulses.
Equipped with
The bias power supply is
DC power supply and
A pulse unit provided between the DC power supply and the bias electrode,
Including
The pulse unit is
A first switching element and a second switching element connected in series between the positive electrode and the negative electrode of the DC power supply,
An impedance circuit connected between the node between the first switching element and the second switching element and the bias electrode, and
including,
Plasma processing equipment.
前記パルスコントローラは、前記第1のスイッチング素子を閉じて前記第2のスイッチング素子を開く第1制御と、前記第1のスイッチング素子を開いて前記第2のスイッチング素子を閉じる第2制御と、を交互に行うように構成される、
請求項14に記載のプラズマ処理装置。 Further equipped with a pulse controller configured to control the pulse unit,
The pulse controller has a first control that closes the first switching element and opens the second switching element, and a second control that opens the first switching element and closes the second switching element. Configured to alternate,
The plasma processing apparatus according to claim 14.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110139178A TW202223995A (en) | 2020-11-05 | 2021-10-22 | Plasma processing apparatus and plasma processing method |
CN202111247505.4A CN114446753A (en) | 2020-11-05 | 2021-10-26 | Plasma processing apparatus and plasma processing method |
KR1020210147043A KR20220061013A (en) | 2020-11-05 | 2021-10-29 | Plasma processing apparatus and plasma processing method |
US17/519,596 US20220139672A1 (en) | 2020-11-05 | 2021-11-05 | Plasma processing apparatus and plasma processing method |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020185140 | 2020-11-05 | ||
JP2020185140 | 2020-11-05 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022075506A true JP2022075506A (en) | 2022-05-18 |
Family
ID=81605517
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021149309A Pending JP2022075506A (en) | 2020-11-05 | 2021-09-14 | Plasma treatment apparatus and plasma treatment method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2022075506A (en) |
-
2021
- 2021-09-14 JP JP2021149309A patent/JP2022075506A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109411322B (en) | Plasma processing method and plasma processing apparatus | |
JP7297795B2 (en) | Plasma processing apparatus and plasma processing method | |
US11742184B2 (en) | Plasma processing apparatus and plasma processing method | |
US20220108878A1 (en) | Plasma processing apparatus and plasma processing method | |
JP7366188B2 (en) | power system | |
CN113410114A (en) | Plasma processing apparatus | |
JP7336395B2 (en) | Plasma processing apparatus and plasma processing method | |
CN113410115A (en) | Inspection method, inspection apparatus, and plasma processing apparatus | |
US20220020567A1 (en) | Plasma processing apparatus and plasma processing method | |
US11887817B2 (en) | Plasma processing apparatus and plasma processing method | |
JP2022075506A (en) | Plasma treatment apparatus and plasma treatment method | |
US20220139672A1 (en) | Plasma processing apparatus and plasma processing method | |
JP7486450B2 (en) | Plasma processing apparatus and plasma processing method | |
JP7336608B2 (en) | Plasma processing apparatus and plasma processing method | |
JP2021176191A (en) | Plasma processing apparatus and plasma processing method | |
JP2021015930A (en) | Plasma processing method and plasma processing apparatus | |
JP2020077862A (en) | Etching method and plasma processing apparatus | |
JP2020119982A (en) | Plasma processing apparatus and plasma processing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220118 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240312 |