JP2022071982A - Oscillator - Google Patents

Oscillator Download PDF

Info

Publication number
JP2022071982A
JP2022071982A JP2020181147A JP2020181147A JP2022071982A JP 2022071982 A JP2022071982 A JP 2022071982A JP 2020181147 A JP2020181147 A JP 2020181147A JP 2020181147 A JP2020181147 A JP 2020181147A JP 2022071982 A JP2022071982 A JP 2022071982A
Authority
JP
Japan
Prior art keywords
layer
conductor
resistance element
negative resistance
oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020181147A
Other languages
Japanese (ja)
Other versions
JP2022071982A5 (en
Inventor
利文 吉岡
Toshifumi Yoshioka
泰史 小山
Yasushi Koyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2020181147A priority Critical patent/JP2022071982A/en
Priority to US17/510,152 priority patent/US11496095B2/en
Publication of JP2022071982A publication Critical patent/JP2022071982A/en
Publication of JP2022071982A5 publication Critical patent/JP2022071982A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/88Tunnel-effect diodes
    • H01L29/882Resonant tunneling diodes, i.e. RTD, RTBD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/66High-frequency adaptations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151Compositional structures
    • H01L29/152Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155Comprising only semiconductor materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03BGENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B7/00Generation of oscillations using active element having a negative resistance between two of its electrodes
    • H03B7/02Generation of oscillations using active element having a negative resistance between two of its electrodes with frequency-determining element comprising lumped inductance and capacitance
    • H03B7/06Generation of oscillations using active element having a negative resistance between two of its electrodes with frequency-determining element comprising lumped inductance and capacitance active element being semiconductor device
    • H03B7/08Generation of oscillations using active element having a negative resistance between two of its electrodes with frequency-determining element comprising lumped inductance and capacitance active element being semiconductor device being a tunnel diode
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03BGENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B7/00Generation of oscillations using active element having a negative resistance between two of its electrodes
    • H03B7/12Generation of oscillations using active element having a negative resistance between two of its electrodes with frequency-determining element comprising distributed inductance and capacitance
    • H03B7/14Generation of oscillations using active element having a negative resistance between two of its electrodes with frequency-determining element comprising distributed inductance and capacitance active element being semiconductor device
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03BGENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2200/00Indexing scheme relating to details of oscillators covered by H03B
    • H03B2200/006Functional aspects of oscillators
    • H03B2200/0084Functional aspects of oscillators dedicated to Terahertz frequencies

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

To propose a configuration that suppresses oscillation at a frequency higher than the oscillation frequency fosc in a microstrip resonator such as a patch antenna.SOLUTION: An oscillator that oscillates terahertz waves includes a negative resistance element including a first semiconductor layer, a second semiconductor layer, and an active layer provided between the first semiconductor layer and the second semiconductor layer. A first conductor, a second conductor, and a dielectric provided between the first conductor and the second conductor constitute a resonator. The negative resistance element is provided between the first conductor and the second conductor. A layer having a resistivity higher than that of the first semiconductor layer or the second semiconductor layer, or an amorphous layer is provided between the negative resistance element and the dielectric.SELECTED DRAWING: Figure 1

Description

本発明は、ミリ波帯からテラヘルツ波帯まで(30GHz以上30THz以下)のうちの任意の周波数帯域を有する高周波電磁波(本明細書では、テラヘルツ波と呼ぶ)の発振器に関する。 The present invention relates to an oscillator for a high frequency electromagnetic wave (referred to as a terahertz wave in the present specification) having an arbitrary frequency band from the millimeter wave band to the terahertz wave band (30 GHz or more and 30 THz or less).

テラヘルツ波の帯域には、生体材料・医薬品・電子材料などの多くの有機分子について、構造や状態に由来した吸収ピークが存在する。また、テラヘルツ波は、紙・セラミック・樹脂・布といった材料に対して高い透過性を有する。近年、この様なテラヘルツ波の特徴を活かしたイメージング技術やセンシング技術の研究開発が行われている。例えば、X線装置に代わる透視検査装置や、製造工程におけるインラインの非破壊検査装置などへの応用が期待されている。 In the terahertz wave band, absorption peaks derived from the structure and state exist for many organic molecules such as biomaterials, pharmaceuticals, and electronic materials. In addition, terahertz waves have high permeability to materials such as paper, ceramics, resins, and cloth. In recent years, research and development of imaging technology and sensing technology utilizing such characteristics of terahertz waves have been carried out. For example, it is expected to be applied to a fluoroscopic inspection device instead of an X-ray device, an in-line non-destructive inspection device in a manufacturing process, and the like.

この周波数帯域の電磁波を発生する電流注入型の発振器として、負性抵抗素子に共振器を集積した発振器が良く知られている。 As a current injection type oscillator that generates electromagnetic waves in this frequency band, an oscillator in which a resonator is integrated in a negative resistance element is well known.

特許文献1には共鳴トンネルダイオード(RTD:Resonant Tunneling Diode)である負性抵抗素子と、マイクロストリップ共振器とを同一基板上に集積したテラヘルツ波の発振器が開示されている。 Patent Document 1 discloses a terahertz wave oscillator in which a negative resistance element, which is a resonant tunneling diode (RTD), and a microstrip resonator are integrated on the same substrate.

負性抵抗素子を用いた発振器は、負性抵抗素子のバイアス電圧を調整するための電源と配線とを含むバイアス回路に起因した寄生発振を生じることが知られている。寄生発振は、所望の周波数とは異なる低周波側の周波数帯における寄生的な発振のことを指し、所望の周波数における発振出力を低下させる。 It is known that an oscillator using a negative resistance element causes parasitic oscillation caused by a bias circuit including a power supply and wiring for adjusting the bias voltage of the negative resistance element. Parasitic oscillation refers to parasitic oscillation in a frequency band on the low frequency side different from the desired frequency, and reduces the oscillation output at the desired frequency.

特許文献1は、寄生的発振を抑制する構成を提案する。図9に、特許文献1の構成を示す。 Patent Document 1 proposes a configuration that suppresses parasitic oscillation. FIG. 9 shows the structure of Patent Document 1.

図9(a)は、発振器1100の外観を示す斜視図、図9(b)はその断面図である。発振器1100は、パッチアンテナ1102を有し、2つの導体1108と1109で負性抵抗素子1101と誘電体1107を挟むように構成されたマイクロストリップ共振器である。共振周波数は、foscである。 9 (a) is a perspective view showing the appearance of the oscillator 1100, and FIG. 9 (b) is a cross-sectional view thereof. The oscillator 1100 is a microstrip resonator having a patch antenna 1102 and configured to sandwich a negative resistance element 1101 and a dielectric 1107 between two conductors 1108 and 1109. The resonance frequency is fosc.

負性抵抗素子1101のバイアス電圧を調整するためのバイアス回路は、電源1105と配線1106で構成される。配線1106は寄生的なインダクタンス成分を必ず伴うため、インダクタンスとして表示している。ストリップ導体2031は、バイアス回路から負性抵抗素子101にバイアスを供給する。抵抗1104と、抵抗1104と並列接続された容量2032は、低インピーダンス回路である。これらは、電源1105や配線1106などのバイアス回路に起因した比較的低周波数であるfsp1(fsp1<fosc、典型的にはDCから10GHzの周波数帯)の寄生的な発振を抑制する。 The bias circuit for adjusting the bias voltage of the negative resistance element 1101 is composed of a power supply 1105 and a wiring 1106. Since the wiring 1106 always has a parasitic inductance component, it is displayed as an inductance. The strip conductor 2031 supplies a bias to the negative resistance element 101 from the bias circuit. The resistor 1104 and the capacitance 2032 connected in parallel with the resistor 1104 are low impedance circuits. These suppress the parasitic oscillation of fsp1 (fsp1 <fosc, typically the frequency band from DC to 10 GHz) which is a relatively low frequency caused by a bias circuit such as a power supply 1105 or a wiring 1106.

また、図9には、パッチアンテナ1102の中に、負性抵抗素子1101と並列に配置された抵抗素子1110が設けられている。ストリップ導体2031のインダクタンスとパッチアンテナ1102のキャパシタンスは、周波数fsp2(fsp2<fosc)のLC共振を形成する。周波数fsp2は、ストリップ導体1031の長さやパッチアンテナ1102の面積で決まり、典型的には10~500GHzの範囲である。抵抗素子1110は、発振周波数foscの電界の実質的な節に配置されている。これにより、所望の発振周波数fosc付近は高インピーダンス、寄生発振の周波数fsp2(fsp2<fosc)付近は低インピーダンスとなることで、配線構造による寄生発振を抑制することができる。 Further, in FIG. 9, a resistance element 1110 arranged in parallel with the negative resistance element 1101 is provided in the patch antenna 1102. The inductance of the strip conductor 2031 and the capacitance of the patch antenna 1102 form an LC resonance with a frequency of fsp2 (fsp2 <fosc). The frequency fsp2 is determined by the length of the strip conductor 1031 and the area of the patch antenna 1102, and is typically in the range of 10 to 500 GHz. The resistance element 1110 is arranged in a substantial node of the electric field having an oscillation frequency of fosc. As a result, the impedance near the desired oscillation frequency fosc is high, and the impedance near the frequency fsp2 (fsp2 <fosc) of the parasitic oscillation is low, so that the parasitic oscillation due to the wiring structure can be suppressed.

特開2014-199965号公報Japanese Unexamined Patent Publication No. 2014-199965

ところで、一般に交流電流を用いた系では、基本の周波数に対して、電源や電子機器に起因する基本波の整数倍の周波数である高調波が発生することが知られている。 By the way, it is generally known that in a system using an alternating current, harmonics having a frequency that is an integral multiple of the fundamental wave caused by a power source or an electronic device are generated with respect to the basic frequency.

負性抵抗素子を用いた発振器でも同様に、所望の発振周波数foscの整数倍の周波数成分である高調波が発生する場合が多く、高調波の発生により所望の周波数foscの発振出力を低下させるという問題がある。 Similarly, an oscillator using a negative resistance element often generates harmonics that are integral multiples of the desired oscillation frequency fosc, and the generation of harmonics reduces the oscillation output of the desired frequency fosc. There's a problem.

前述の特許文献1では、所望の周波数foscよりも高い高調波の発振fhr(fhr>fosc)については考慮されてなく、不要な高調波を抑制できないという課題があった。 In the above-mentioned Patent Document 1, the oscillation fhr (fhr> fosc) of harmonics higher than the desired frequency fosc is not considered, and there is a problem that unnecessary harmonics cannot be suppressed.

本発明の目的は、パッチアンテナなどのマイクロストリップ共振器において、所望の発振周波数よりも高い不要な周波数の発振を抑制し、所望のテラヘルツ帯の発振周波数で安定して発振動作可能な発振器を提供することである。 An object of the present invention is to provide an oscillator capable of stably oscillating at a desired terahertz band oscillation frequency by suppressing oscillation of an unnecessary frequency higher than a desired oscillation frequency in a microstrip resonator such as a patch antenna. It is to be.

本発明に係る発振器は、テラヘルツ波を発振する発振器であって、第1の半導体層と、第2の半導体層と、前記第1の半導体層と前記第2の半導体層との間に設けられた活性層と、を有する負性抵抗素子と、第1の導体と、第2の導体と、前記第1の導体と前記第2の導体との間に設けられた誘電体と、を有する共振器とを有し、前記負性抵抗素子は、前記第1の導体と前記第2の導体との間に設けられており、前記負性抵抗素子と前記誘電体との間に、層が設けられており、前記層は、前記第1の半導体層または前記第2の半導体層の抵抗率よりも高い抵抗率を有する層である。 The oscillator according to the present invention is an oscillator that oscillates a terahertz wave, and is provided between the first semiconductor layer, the second semiconductor layer, the first semiconductor layer, and the second semiconductor layer. A resonance having a negative resistance element having an active layer, a first conductor, a second conductor, and a dielectric provided between the first conductor and the second conductor. The negative resistance element is provided between the first conductor and the second conductor, and a layer is provided between the negative resistance element and the dielectric. The layer is a layer having a resistance higher than that of the first semiconductor layer or the second semiconductor layer.

また、本発明に係る発振器は、テラヘルツ波を発振する発振器であって、第1の半導体層と、第2の半導体層と、前記第1の半導体層と前記第2の半導体層との間に設けられた活性層と、を有する負性抵抗素子と、第1の導体と、第2の導体と、前記第1の導体と前記第2の導体との間に設けられた誘電体と、を有する共振器とを有し、前記負性抵抗素子は、前記第1の導体と前記第2の導体との間に設けられており、前記負性抵抗素子と前記誘電体との間に、層が設けられており、前記層は、アモルファス層である。 Further, the conductor according to the present invention is an oscillator that oscillates a terahertz wave, and is between the first semiconductor layer, the second semiconductor layer, the first semiconductor layer, and the second semiconductor layer. A negative resistance element having an active layer provided, a first conductor, a second conductor, and a dielectric provided between the first conductor and the second conductor. The negative resistance element is provided between the first conductor and the second conductor, and a layer is provided between the negative resistance element and the dielectric. Is provided, and the layer is an amorphous layer.

本発明によれば、パッチアンテナなどのマイクロストリップ共振器において、所望の発振周波数よりも高い不要な周波数の発振を抑制し、所望のテラヘルツ帯の発振周波数で安定して発振動作可能な発振器を提供できる。 According to the present invention, in a microstrip resonator such as a patch antenna, an oscillator capable of stably oscillating at a desired terahertz band oscillation frequency by suppressing oscillation of an unnecessary frequency higher than a desired oscillation frequency is provided. can.

本発明に係る発振器の第1の実施形態の構成を説明する図The figure explaining the structure of the 1st Embodiment of the oscillator which concerns on this invention. 本発明に係る発振器の第2の実施形態の構成を説明する図The figure explaining the structure of the 2nd Embodiment of the oscillator which concerns on this invention. 本発明に係る発振器の第3の実施形態の構成を説明する図The figure explaining the structure of the 3rd Embodiment of the oscillator which concerns on this invention. 本発明に係る発振器の第4の実施形態の構成を説明する図The figure explaining the structure of the 4th Embodiment of the oscillator which concerns on this invention. 本発明に係る発振器の第5の実施形態の構成を説明する図The figure explaining the structure of the 5th Embodiment of the oscillator which concerns on this invention. 本発明に係る発振器の第6の実施形態の構成を説明する図The figure explaining the structure of the 6th Embodiment of the oscillator which concerns on this invention. 実施例1の発振器200の構成を説明する図The figure explaining the structure of the oscillator 200 of Example 1. 実施例2の発振器300の構成を説明する図The figure explaining the structure of the oscillator 300 of Example 2. 特許文献1の構成を説明する図The figure explaining the structure of patent document 1.

(第1の実施形態)
本実施形態に係る発振器100について、図1を用いて説明する。図1は本発明に係る第1の実施形態の発振器100を示す概略図であり、(a)は外観を示す斜視図、(b)はそのA-A’断面図である。
(First Embodiment)
The oscillator 100 according to this embodiment will be described with reference to FIG. 1A and 1B are schematic views showing an oscillator 100 according to the first embodiment of the present invention, FIG. 1A is a perspective view showing an appearance, and FIG. 1B is a cross-sectional view taken along the line AA'.

本発明の発振器100は、導体108(第1の導体)、導体109(第2の導体)で負性抵抗素子101と誘電体107を挟むように構成されたマイクロストリップ共振器である。負性抵抗素子101は導体108(第1の導体)と導体109(第2の導体)との間に設けられている。 The oscillator 100 of the present invention is a microstrip resonator configured such that a negative resistance element 101 and a dielectric 107 are sandwiched between a conductor 108 (first conductor) and a conductor 109 (second conductor). The negative resistance element 101 is provided between the conductor 108 (first conductor) and the conductor 109 (second conductor).

負性抵抗素子101の構造は、平面視において台形、長方形、円形などを形成するメサ構造となっている。図1(a)に示すように、ここでは断面形状が円形のメサ構造を示している。負性抵抗素子101は、ドーピング等による低抵抗半導体層102aおよび102bと、利得を有した活性層103により構成されている。すなわち、負性抵抗素子101は、低抵抗半導体層102a(第1の半導体層)と、活性層103と、低抵抗半導体層102b(第2の半導体層)とが、第1の方向で積層されている。 The structure of the negative resistance element 101 is a mesa structure that forms a trapezoid, a rectangle, a circle, or the like in a plan view. As shown in FIG. 1A, here, a mesa structure having a circular cross-sectional shape is shown. The negative resistance element 101 is composed of low resistance semiconductor layers 102a and 102b due to doping or the like, and an active layer 103 having a gain. That is, in the negative resistance element 101, the low resistance semiconductor layer 102a (first semiconductor layer), the active layer 103, and the low resistance semiconductor layer 102b (second semiconductor layer) are laminated in the first direction. ing.

負性抵抗素子101の側壁には、低抵抗半導体層(ドーピング層)102aおよび102bよりも高い抵抗率を有する層110が設けられている。本実施形態では層110は、ドーピング層102aの側壁である110aと、ドーピング層102bの側壁である110bと、活性層103の側壁である110cに分かれている。 A layer 110 having a higher resistivity than the low resistance semiconductor layers (doping layers) 102a and 102b is provided on the side wall of the negative resistance element 101. In the present embodiment, the layer 110 is divided into 110a, which is the side wall of the doping layer 102a, 110b, which is the side wall of the doping layer 102b, and 110c, which is the side wall of the active layer 103.

層110a、110b、110cは、ドーピング層102aおよび102bよりも高い抵抗率を有する。具体的には、層110a、110b、110cの抵抗率は、ドーピング層の抵抗率の10倍以上10000倍以下である。例えば、100倍以上1000倍以下である。 The layers 110a, 110b, 110c have a higher resistivity than the doping layers 102a and 102b. Specifically, the resistivity of the layers 110a, 110b, 110c is 10 times or more and 10000 times or less of the resistivity of the doping layer. For example, it is 100 times or more and 1000 times or less.

層110a、110b、110cは、負性抵抗素子101をメサ形状に形成後、処理プロセスを施すことによってアモルファス状態の層が形成されたアモルファス層110a、110b、110cである。 The layers 110a, 110b, 110c are amorphous layers 110a, 110b, 110c in which a layer in an amorphous state is formed by forming a negative resistance element 101 into a mesa shape and then performing a treatment process.

ここで、アモルファスとは、明確な結晶性を有しない状態をいうが、一部に非常に微細な結晶が存在していてもよい。具体的には、X線回折スペクトル(XRD)やTEM観察による電子線回折測定において、結晶性を示す回折ピークが存在しない場合である。また、存在していてもピークがわずかである場合である。さらに、ハローピークが存在する場合はアモルファスであるとする。 Here, the amorphous means a state having no clear crystallinity, but very fine crystals may be present in a part thereof. Specifically, it is a case where there is no diffraction peak showing crystallinity in the electron diffraction measurement by X-ray diffraction spectrum (XRD) or TEM observation. It is also the case that the peak is slight even if it exists. Further, if a halo peak is present, it is assumed to be amorphous.

活性層103を含む負性抵抗素子101は、電流電圧特性において、電圧の増加に伴って電流が減少する領域、すなわち負の抵抗をもつ領域が現れる素子である。負性抵抗素子101は、典型的には、共鳴トンネルダイオード(RTD)やエサキダイオード、ガンダイオード、一端子を終端したトランジスタなどの高周波素子が好適である。例えば、タンネットダイオード、インパットダイオード、ヘテロ接合バイポーラトランジスタ(HBT)、化合物半導体系電FET、高電子移動度トランジスタ(HEMT)などを用いても良い。また、超伝導体を用いたジョセフソン素子の負性抵抗を用いても良い。 The negative resistance element 101 including the active layer 103 is an element in which a region in which the current decreases as the voltage increases, that is, a region having a negative resistance appears in the current-voltage characteristics. The negative resistance element 101 is typically a high-frequency element such as a resonance tunnel diode (RTD), an esaki diode, a Gunn diode, or a transistor having one terminal terminated. For example, a tannet diode, an impat diode, a heterojunction bipolar transistor (HBT), a compound semiconductor electric FET, a high electron mobility transistor (HEMT), or the like may be used. Further, the negative resistance of the Josephson element using a superconductor may be used.

以下では、テラヘルツ帯で動作する代表的な負性抵抗素子であるRTDを負性抵抗素子101に用いた場合を例にして説明を進める。 In the following, a case where RTD, which is a typical negative resistance element operating in the terahertz band, is used for the negative resistance element 101 will be described as an example.

パッチアンテナ104は、テラヘルツ帯の共振器であり、有限な長さのマイクロストリップラインなどを用いたマイクロストリップ型共振器である。パッチアンテナ104は、導体108と109の二導体で負性抵抗素子101と誘電体107を挟むように構成される。導体108はパッチアンテナ104の上側の導体であり、導体109はパッチアンテナ104の接地導体である。 The patch antenna 104 is a terahertz band resonator, and is a microstrip type resonator using a microstrip line having a finite length or the like. The patch antenna 104 is configured such that the negative resistance element 101 and the dielectric 107 are sandwiched between the two conductors 108 and 109. The conductor 108 is the upper conductor of the patch antenna 104, and the conductor 109 is the ground conductor of the patch antenna 104.

ここで、誘電体とは、導電性よりも誘電性が優位な物質で、直流電圧に対しては電気を通さない絶縁体或いは高抵抗体としてふるまう材料である。典型的には抵抗率が1kΩm以上の材料が好適である。具体例としては、プラスティック、セラミック、酸化シリコン、窒化シリコン、酸窒化シリコンなどがある。 Here, the dielectric is a substance in which dielectric property is superior to conductivity, and is a material that behaves as an insulator or a high resistance body that does not conduct electricity with respect to a direct current voltage. Typically, a material having a resistivity of 1 kmΩm or more is suitable. Specific examples include plastic, ceramic, silicon oxide, silicon nitride, silicon oxynitride, and the like.

パッチアンテナ104は、導体108のA-A’方向の幅がλ/2共振器となるように設定される。パッチアンテナ104は、負性抵抗素子101が集積されたアクティブアンテナである。従って、発振器100のパッチアンテナ104によって規定される発振周波数foscは、パッチアンテナ104と負性抵抗素子101のリアクタンスを組み合わせた全並列共振回路の共振周波数として決定される。具体的には、Jpn.J.Appl.Phys.,Vol.47,No.6(2008)の開示によると、RTDのアドミタンス(YRTD)とアンテナのアドミタンス(YANT)を組み合わせた以下の条件を満たす周波数が、発振周波数foscとなる。式(1)は、振幅条件であり、式(2)は位相条件である。
振幅条件 Re[YRTD]+Re[YANT]<=0 (1)
位相条件 Im[YRTD]+Im[YANT]=0 (2)
The patch antenna 104 is set so that the width of the conductor 108 in the AA'direction is a λ / 2 resonator. The patch antenna 104 is an active antenna in which a negative resistance element 101 is integrated. Therefore, the oscillation frequency fosc defined by the patch antenna 104 of the oscillator 100 is determined as the resonance frequency of the all-parallel resonant circuit in which the reactance of the patch antenna 104 and the negative resistance element 101 are combined. Specifically, Jpn. J. Apple. Phys. , Vol. 47, No. According to the disclosure of 6 (2008), the frequency satisfying the following conditions, which is a combination of the admittance of the RTD (Y RTD ) and the admittance of the antenna (Y ANT ), is the oscillation frequency fosc. Equation (1) is an amplitude condition, and equation (2) is a phase condition.
Amplitude condition Re [Y RTD ] + Re [Y ANT ] <= 0 (1)
Phase condition Im [Y RTD ] + Im [Y ANT ] = 0 (2)

ここで、Re[YRTD]は負性抵抗素子のアドミタンスであり負の値を有す。 Here, Re [Y RTD ] is the admittance of the negative resistance element and has a negative value.

負性抵抗素子101のバイアス電圧を調整するためのバイアス回路は、電源105と配線106から構成される。配線は、寄生的なインダクタンス成分を必ず伴うため、図1上ではインダクタンスとして表示した。電源105は、負性抵抗素子101の駆動に必要な電流を供給し、バイアス電圧を調整する。バイアス電圧は、典型的には、負性抵抗素子101の負性抵抗領域から選択される。ストリップ導体1031は、電源105、配線106から負性抵抗素子101にバイアスを供給する役割を持つ。 The bias circuit for adjusting the bias voltage of the negative resistance element 101 is composed of the power supply 105 and the wiring 106. Since the wiring always has a parasitic inductance component, it is shown as an inductance in FIG. The power supply 105 supplies the current necessary for driving the negative resistance element 101 and adjusts the bias voltage. The bias voltage is typically selected from the negative resistance region of the negative resistance element 101. The strip conductor 1031 has a role of supplying a bias from the power supply 105 and the wiring 106 to the negative resistance element 101.

抵抗112とこれと並列に接続された容量1032は低インピーダンス回路である。これは、電源105や配線106などのバイアス回路に起因した比較的低周波数の寄生的な発振を抑制している。 The resistor 112 and the capacitance 1032 connected in parallel with the resistor 112 are low impedance circuits. This suppresses the parasitic oscillation of a relatively low frequency caused by the bias circuit such as a power source 105 and a wiring 106.

ところで、高周波電流が導体を流れるときは、表皮効果により導体の表面ほど電流が多く流れることが知られており、周波数が高いほど電流が表面に集中する。 By the way, when a high-frequency current flows through a conductor, it is known that a larger current flows toward the surface of the conductor due to the skin effect, and the higher the frequency, the more the current concentrates on the surface.

ここで、導体の表面を流れる電流の1/eになる深さ:dを表皮深さと呼び、電気抵抗率:ρ、透磁率:μ、角周波数:ωとした場合、dは、式(3)で与えられる。
d=√(2ρ/ωμ) (3)
Here, when the depth: d that becomes 1 / e of the current flowing on the surface of the conductor is called the skin depth, and the electrical resistivity: ρ, the magnetic permeability: μ, and the angular frequency: ω, d is given by the equation (3). ).
d = √ (2ρ / ωμ) (3)

表皮深さdは、周波数ωが高いほど小さくなり、周波数ωが高いほど、より表面近傍のみを電流が通過する。 The skin depth d becomes smaller as the frequency ω is higher, and the current passes only in the vicinity of the surface as the frequency ω is higher.

表皮深さdの減少は電流の通過する面積の減少となるため、周波数が高いほど実効的な抵抗値が上昇する。テラヘルツ帯域での表皮深さのおよその値として、例えば、抵抗率3×10-7Ωmの低抵抗半導体層を高周波電流が流れる場合の表皮深さは、1THzでは約260nm程度に対し、2THzでは約160nm程度である。 Since the decrease in the skin depth d is the decrease in the area through which the current passes, the higher the frequency, the higher the effective resistance value. As an approximate value of the skin depth in the terahertz band, for example, the skin depth when a high-frequency current flows through a low resistance semiconductor layer having a resistivity of 3 × 10 -7 Ωm is about 260 nm at 1 THz, whereas it is about 260 nm at 2 THz. It is about 160 nm.

テラヘルツ波を発振するメサ形状の負性抵抗素子101の駆動においても、表皮効果により周波数が高いほどメサの表面近傍をより多くの電流が流れ、実効的な抵抗値が高くなる。 Even in driving the mesa-shaped negative resistance element 101 that oscillates a terahertz wave, the higher the frequency due to the skin effect, the more current flows near the surface of the mesa, and the effective resistance value becomes higher.

本実施形態に係る発振器100は、前述の通り、ドーピング層102aおよび102bの側壁には、アモルファス層110aおよび110bが形成されている。この構成により、負性抵抗素子101の発振回路では、ドーピング層102aおよび102bとアモルファス層110aおよび110bの合成抵抗による損失が発生する。そして、表皮効果により周波数が高いほど電流はメサの表面近傍を通過するため、表面側に形成されたアモルファス層110aおよび110bの影響を大きく受けて実効的な抵抗値が高くなって損失が大きくなる。これによって発振器100の発振周波数foscに対して、高い周波数である2次高調波、3次高調波は、アモルファス層110の影響をより大きく受けて損失が大きくなるため、不要な高調波の発振を抑制することが可能になる。アモルファス層110aおよび110bにより、パッチアンテナ104の内部で、負性抵抗素子101の側壁という非常に近い位置で効果的な損失を与えることができる。 As described above, in the oscillator 100 according to the present embodiment, the amorphous layers 110a and 110b are formed on the side walls of the doping layers 102a and 102b. With this configuration, in the oscillation circuit of the negative resistance element 101, a loss occurs due to the combined resistance of the doping layers 102a and 102b and the amorphous layers 110a and 110b. The higher the frequency due to the skin effect, the more the current passes near the surface of the mesa, so that the effective resistance value becomes higher and the loss becomes larger due to the influence of the amorphous layers 110a and 110b formed on the surface side. .. As a result, the second harmonic and third harmonic, which are higher frequencies than the oscillation frequency fosc of the oscillator 100, are more affected by the amorphous layer 110 and the loss becomes larger, so that unnecessary harmonics are oscillated. It becomes possible to suppress. The amorphous layers 110a and 110b can provide an effective loss inside the patch antenna 104 at a very close position on the side wall of the negative resistance element 101.

アモルファス層110aおよび110bの抵抗率は、発振器100の発振周波数foscの損失が少なく、2次、3次高調波に対して効果的な損失となるように、必要な発振周波数foscの値や負性抵抗素子101の構造などに応じて適宜、設定できる。アモルファス層110aおよび110bを構成する成分は、主としてドーピング層102aおよび102bを構成する元素、およびアモルファス化に要する工程の元素などから構成される。例えば、InGaAs,InAlAs,n-InGaAs,Si,O,N,C,Fなどが挙げられる。 The resistivity of the amorphous layers 110a and 110b has a required oscillation frequency fosc value and negative resistance so that the loss of the oscillation frequency fosc of the oscillator 100 is small and the loss is effective for the second and third harmonics. It can be appropriately set according to the structure of the resistance element 101 and the like. The components constituting the amorphous layers 110a and 110b are mainly composed of elements constituting the doping layers 102a and 102b, elements in the process required for amorphization, and the like. For example, InGaAs, InAlAs, n-InGaAs, Si, O, N, C, F and the like can be mentioned.

アモルファス層110aおよび110bの厚みは、必要な発振周波数foscや負性抵抗素子101の構造などによって適宜、設定されるが、概ね1nm以上500nm以下の範囲が適当である。より適当な数値としては、5nm以上200nm以下の範囲である。ここで、厚さ(膜厚)とは、負性抵抗素子101を構成する層が積層されている方向(第1の方向)と直交する方向(第2の方向)の厚さ(膜厚)である。 The thicknesses of the amorphous layers 110a and 110b are appropriately set depending on the required oscillation frequency fosc, the structure of the negative resistance element 101, and the like, but a range of about 1 nm or more and 500 nm or less is appropriate. A more appropriate numerical value is in the range of 5 nm or more and 200 nm or less. Here, the thickness (film thickness) is the thickness (film thickness) in the direction (second direction) orthogonal to the direction (first direction) in which the layers constituting the negative resistance element 101 are laminated. Is.

また、前述の通り、活性層103の側壁には、アモルファス層110cが形成されている。活性層103の側壁のアモルファス層110cを構成する成分は、主として活性層103を構成する成分、およびアモルファス化に要する工程の成分などから構成される。例えば、キャリアドープを行わないアンドープのAlAs,InGaAs,InAlAs,および、O,N,C,Fなどが挙げられる。アモルファス層110cの厚みは、必要な発振周波数foscや負性抵抗素子101の構造などによって適宜、設定されるが、概ね1nm以上500nm以下の範囲が適当である。より適当な数値としては、X5nm以上200nm以下の範囲である。 Further, as described above, the amorphous layer 110c is formed on the side wall of the active layer 103. The components constituting the amorphous layer 110c on the side wall of the active layer 103 are mainly composed of components constituting the active layer 103, components of the steps required for amorphization, and the like. For example, undoped AlAs, InGaAs, InAlAs, and O, N, C, F, etc., which are not carrier-doped, can be mentioned. The thickness of the amorphous layer 110c is appropriately set depending on the required oscillation frequency fosc, the structure of the negative resistance element 101, and the like, but is generally in the range of 1 nm or more and 500 nm or less. A more appropriate numerical value is in the range of X5 nm or more and 200 nm or less.

活性層103の側壁のアモルファス層110cの抵抗率は、ドーピング層102aおよび102bよりも高く、アンドープの半導体である活性層103に対しては、アモルファス化により低インピーダンス化している。このため、活性層103の容量の漏れ電流が増加し、誘電正接(tanδ)が大きくなる。ここで、誘電体に交流電界を加えると電力の損失(誘電損)が発生し、誘電損は周波数と誘電正接(tanδ)に比例することが知られている。このため、発振器100の発振周波数foscに対して、高い周波数である2次高調波、3次高調波は誘電損がより大きくなり、不要な高調波の発振を抑制する効果がある。 The resistivity of the amorphous layer 110c on the side wall of the active layer 103 is higher than that of the doping layers 102a and 102b, and the impedance of the active layer 103, which is an undoped semiconductor, is lowered by amorphization. Therefore, the leakage current of the capacitance of the active layer 103 increases, and the dielectric loss tangent (tan δ) becomes large. Here, it is known that when an AC electric field is applied to a dielectric, a power loss (dielectric loss) occurs, and the dielectric loss is proportional to the frequency and the dielectric loss tangent (tan δ). Therefore, the second-order harmonics and the third-order harmonics, which have a higher frequency than the oscillation frequency fosc of the oscillator 100, have a larger dielectric loss and have an effect of suppressing the oscillation of unnecessary harmonics.

(第2の実施形態)
図2は本発明の第2の実施形態に係る発振器100を示す概略図であり、(a)は外観を示す斜視図、(b)はそのA-A’断面図である。
(Second embodiment)
2A and 2B are schematic views showing an oscillator 100 according to a second embodiment of the present invention, FIG. 2A is a perspective view showing an appearance, and FIG. 2B is a cross-sectional view taken along the line AA'.

図2において、負性抵抗素子101は、低抵抗半導体層(ドーピング層)102aおよび102bと活性層103を有する。なお、第1の実施形態と同じ構造については説明を省略する。 In FIG. 2, the negative resistance element 101 has a low resistance semiconductor layer (doping layer) 102a and 102b and an active layer 103. The description of the same structure as that of the first embodiment will be omitted.

負性抵抗素子101の側壁には、層110が形成されている。第2の実施形態における層110は、負性抵抗素子101をメサ形状に形成後、所望の抵抗率を有する抵抗膜を成膜したものである。抵抗膜の構成成分と成膜方法としては、Al,Ti,Cなどの低抵抗材料にSi,O,N,F,P,Sなどを反応させて所望の抵抗率になるようにCVD法やスパッタ法、蒸着法などを用いて形成することができる。たとえば、層110としては、酸化アルミニウム、酸化チタン、炭化ケイ素、窒化ケイ素、窒化チタン、窒化アルミなどの窒化物、さらには硫黄系化合物やフッ素系化合物などの化合物が挙げられる。 A layer 110 is formed on the side wall of the negative resistance element 101. The layer 110 in the second embodiment is formed by forming a negative resistance element 101 into a mesa shape and then forming a resistance film having a desired resistivity. As a component of the resistance film and a film forming method, a CVD method or a CVD method is used in which Si, O, N, F, P, S, etc. are reacted with a low resistance material such as Al, Ti, C so as to obtain a desired resistivity. It can be formed by using a sputter method, a vapor deposition method, or the like. For example, examples of the layer 110 include nitrides such as aluminum oxide, titanium oxide, silicon carbide, silicon nitride, titanium nitride, and aluminum nitride, and compounds such as sulfur-based compounds and fluorine-based compounds.

この構成により、ドーピング層102aおよび102bと層110の合成抵抗による損失が発生する。表皮効果により周波数が高いほど電流はメサの表面近傍を流れるため、表面側に形成された層110の影響を大きく受けて、高抵抗化して損失が大きくなる。これによって発振器100の発振周波数foscに対して、高い周波数である2次高調波、3次高調波は、アモルファス層110による損失が大きくなるため、不要な高調波の発振を抑制することが可能になる。 This configuration causes a loss due to the combined resistance of the doping layers 102a and 102b and the layer 110. As the frequency increases due to the skin effect, the current flows near the surface of the mesa, so that it is greatly affected by the layer 110 formed on the surface side, resulting in higher resistance and greater loss. As a result, the second harmonic and the third harmonic, which have a higher frequency than the oscillation frequency fosc of the oscillator 100, have a large loss due to the amorphous layer 110, so that it is possible to suppress the oscillation of unnecessary harmonics. Become.

(第3の実施形態)
図3は本発明の第3の実施形態に係る発振器100を示す概略図であり、負性抵抗素子101の周辺を示す概略断面図(図1(b)に相当する図)である。なお、第1の実施形態と同じ構造については説明を省略する。
(Third embodiment)
FIG. 3 is a schematic view showing the oscillator 100 according to the third embodiment of the present invention, and is a schematic cross-sectional view (a diagram corresponding to FIG. 1B) showing the periphery of the negative resistance element 101. The description of the same structure as that of the first embodiment will be omitted.

図3において、負性抵抗素子101の低抵抗半導体層(ドーピング層)102aおよび102bの側壁に層(アモルファス層)110aおよび110bが形成されている。アモルファス層110aおよび110bはドーピング層102aおよび102bよりも高い抵抗率を有する。この構成においても、前述したように発振器100の発振周波数foscに対して、高い周波数である2次高調波、3次高調波の損失が大きくなるため、不要な高調波の発振を抑制できる。 In FIG. 3, layers (amorphous layers) 110a and 110b are formed on the side walls of the low resistance semiconductor layers (doping layers) 102a and 102b of the negative resistance element 101. The amorphous layers 110a and 110b have higher resistivity than the doping layers 102a and 102b. Even in this configuration, as described above, the loss of the second harmonic and the third harmonic, which are high frequencies, is large with respect to the oscillation frequency fosc of the oscillator 100, so that the oscillation of unnecessary harmonics can be suppressed.

ここで、ドーピング層102aと側壁のアモルファス層110a、およびドーピング層102bと側壁のアモルファス層110bを合わせた形態で活性層103との電流経路が形成される。このため、ドーピング層102aと側壁のアモルファス層110a、およびドーピング層102bと側壁のアモルファス層110bの少なくとも一部が活性層103と電気的に接続されていればよい。したがって、活性層103の側壁の端部と、アモルファス層110aおよび110bの端部の位置は任意の形状に出来る。 Here, a current path between the active layer 103 is formed in the form of the doping layer 102a, the amorphous layer 110a on the side wall, and the doping layer 102b and the amorphous layer 110b on the side wall combined. Therefore, at least a part of the doping layer 102a and the amorphous layer 110a on the side wall, and the doping layer 102b and the amorphous layer 110b on the side wall may be electrically connected to the active layer 103. Therefore, the positions of the ends of the side walls of the active layer 103 and the ends of the amorphous layers 110a and 110b can be arbitrary.

(第4の実施形態)
図4(a)は本発明の第4の実施形態に係る発振器100を示す概略図であり、負性抵抗素子101の周辺を示す概略断面図(図1(b)に相当する図)である。なお、第1の実施形態と同じ構造については説明を省略する。
(Fourth Embodiment)
FIG. 4A is a schematic view showing the oscillator 100 according to the fourth embodiment of the present invention, and is a schematic cross-sectional view (a diagram corresponding to FIG. 1B) showing the periphery of the negative resistance element 101. .. The description of the same structure as that of the first embodiment will be omitted.

図4(a)において、負性抵抗素子101のドーピング層102aおよび102bの側壁にアモルファス層110aおよび110bが形成されている。アモルファス層110aおよび110bの側壁より活性層103の側壁がメサ構造の中心側に近くなっている。図4(b)は、平面図であり、活性層103の外縁が、アモルファス層110aおよび110bの外縁よりも、メサ構造の中心側に配されるように構成されている。 In FIG. 4A, the amorphous layers 110a and 110b are formed on the side walls of the doping layers 102a and 102b of the negative resistance element 101. The side wall of the active layer 103 is closer to the center side of the mesa structure than the side wall of the amorphous layers 110a and 110b. FIG. 4B is a plan view, and is configured such that the outer edge of the active layer 103 is arranged closer to the center of the mesa structure than the outer edges of the amorphous layers 110a and 110b.

この構成のように、アモルファス層110aおよび110bの位置と活性層103の位置は任意に設定可能である。図4とは逆に、アモルファス層110aおよび110bの外縁が、活性層103の外縁よりも、メサ構造の中心側に位置するように構成されていても構わない。 As in this configuration, the positions of the amorphous layers 110a and 110b and the positions of the active layer 103 can be arbitrarily set. Contrary to FIG. 4, the outer edges of the amorphous layers 110a and 110b may be configured to be located closer to the center of the mesa structure than the outer edges of the active layer 103.

(第5の実施形態)
図5は本発明の第5の実施形態に係る発振器100を示す概略図であり、負性抵抗素子101の周辺を示す概略断面図(図1(b)に相当する図)である。なお、第1の実施形態と同じ構造については説明を省略する。
(Fifth Embodiment)
FIG. 5 is a schematic view showing the oscillator 100 according to the fifth embodiment of the present invention, and is a schematic cross-sectional view (a diagram corresponding to FIG. 1B) showing the periphery of the negative resistance element 101. The description of the same structure as that of the first embodiment will be omitted.

図5において、負性抵抗素子101の活性層103の側壁にアモルファス層110cが形成されている。アモルファス層110cの抵抗率はドーピング層102aおよび102bよりも高く、活性層103に対しては、低インピーダンスである。 In FIG. 5, the amorphous layer 110c is formed on the side wall of the active layer 103 of the negative resistance element 101. The resistivity of the amorphous layer 110c is higher than that of the doping layers 102a and 102b, and the impedance is low with respect to the active layer 103.

このため前述の通り、活性層103の容量の漏れ電流が増加し、誘電正接(tanδ)が大きくなる。これによって、発振器100の発振周波数foscに対して、高い周波数である2次高調波、3次高調波の誘電損が大きくなるため、不要な高調波の発振を抑制する効果がある。 Therefore, as described above, the leakage current of the capacitance of the active layer 103 increases, and the dielectric loss tangent (tan δ) becomes large. As a result, the dielectric loss of the second harmonic and the third harmonic, which are high frequencies, increases with respect to the oscillation frequency fosc of the oscillator 100, so that there is an effect of suppressing the oscillation of unnecessary harmonics.

なお、活性層103とアモルファス層110cは繋がっているため、アモルファス層110cの外縁の位置と、活性層103と電気的に接続されているドーピング層102aおよび102bの外縁の位置は任意の形状に出来る。 Since the active layer 103 and the amorphous layer 110c are connected to each other, the position of the outer edge of the amorphous layer 110c and the position of the outer edge of the doping layers 102a and 102b electrically connected to the active layer 103 can be formed into any shape. ..

(第6の実施形態)
図6(a)は本発明の第6の実施形態に係る発振器100を示す概略図であり、負性抵抗素子101の周辺を示す概略断面図(図1(b)に相当する図)である。なお、第1の実施形態と同じ構造については説明を省略する。
(Sixth Embodiment)
FIG. 6A is a schematic view showing the oscillator 100 according to the sixth embodiment of the present invention, and is a schematic cross-sectional view (a diagram corresponding to FIG. 1B) showing the periphery of the negative resistance element 101. .. The description of the same structure as that of the first embodiment will be omitted.

図6(a)において、負性抵抗素子101の活性層103の側壁にアモルファス層110cが形成されている。図6(b)に示す平面図では、ドーピング層102aおよび102bの外縁が、アモルファス層110cの外縁よりも、メサ構造の中心側に配されるように構成されている。 In FIG. 6A, the amorphous layer 110c is formed on the side wall of the active layer 103 of the negative resistance element 101. In the plan view shown in FIG. 6B, the outer edges of the doping layers 102a and 102b are configured to be arranged closer to the center of the mesa structure than the outer edges of the amorphous layer 110c.

このように、アモルファス層110cの外縁とドーピング層102aおよび102bの外縁の位置は任意に設定可能である。そのため、平面視において、アモルファス層110cの外縁が、ドーピング層102aおよび102bの外縁よりも、メサ構造の中心側に配されるように構成されていてもよい。 As described above, the positions of the outer edge of the amorphous layer 110c and the outer edges of the doping layers 102a and 102b can be arbitrarily set. Therefore, in a plan view, the outer edge of the amorphous layer 110c may be configured to be arranged closer to the center of the mesa structure than the outer edges of the doping layers 102a and 102b.

本実施例に係る発振器200について、図7を用いて説明する。 The oscillator 200 according to this embodiment will be described with reference to FIG. 7.

発振器200は、発振周波数fosc=0.95THzを発振させるための発振器である。本実施例では負性抵抗素子201として共鳴トンネルダイオード(RTD)を用いている。本実施例で用いたRTDは、例えば、InP基板230上に、活性層203として、InGaAs/InAlAs、InGaAs/AlAsによる多重量子井戸構造を構成する。また、活性層203は、ドーピング層202aおよび202bとして、n-InGaAsによる電気的接点層を伴って負性抵抗素子101として構成される。多重量子井戸構造としては、例えば三重障壁構造を用いる。より具体的には、AlAs(1.3nm)/InGaAs(7.6nm)/InAlAs(2.6nm)/InGaAs(5.6nm)/AlAs(1.3nm)の半導体多層膜構造で構成する。このうち、InGaAsは井戸層、格子整合するInAlAsや非整合のAlAsは障壁層である。これらの層は意図的にキャリアドープを行わないアンドープとしておく。この様な多重量子井戸構造で構成される活性層203は、電子濃度が2×1018cm-3のn-InGaAsのドーピング層202aおよび202bの電気的接点層に挟まれて、負性抵抗素子101を構成する。 The oscillator 200 is an oscillator for oscillating an oscillation frequency fosc = 0.95 THz. In this embodiment, a resonance tunnel diode (RTD) is used as the negative resistance element 201. The RTD used in this example constitutes, for example, a multiple quantum well structure made of InGaAs / InAlAs and InGaAs / AlAs as the active layer 203 on the InP substrate 230. Further, the active layer 203 is configured as a negative resistance element 101 with an electrical contact layer made of n-InGaAs as the doping layers 202a and 202b. As the multiple quantum well structure, for example, a triple barrier structure is used. More specifically, it is composed of a semiconductor multilayer film structure of AlAs (1.3 nm) / InGaAs (7.6 nm) / InAlAs (2.6 nm) / InGaAs (5.6 nm) / AlAs (1.3 nm). Of these, InGaAs is a well layer, and lattice-matched InAlAs and unmatched AlAs are barrier layers. These layers are intentionally left undoped without carrier doping. The active layer 203 having such a multiple quantum well structure is sandwiched between the electrical contact layers of the n-InGaAs doping layers 202a and 202b having an electron concentration of 2 × 10 18 cm -3 , and is a negative resistance element. It constitutes 101.

こうした電気的接点層間の構造の電流電圧I(V)特性において、ピーク電流密度は280kA/cmであり、約0.7Vから約0.9Vまでが負性抵抗領域となる。RTDが約2μmΦのメサ構造の場合、ピーク電流10mA、負性抵抗-20Ωが得られる。 In the current-voltage I (V) characteristics of the structure between the electrical contacts, the peak current density is 280 kA / cm 2 , and the negative resistance region is from about 0.7 V to about 0.9 V. When the RTD is a mesa structure of about 2 μmΦ, a peak current of 10 mA and a negative resistance of -20 Ω can be obtained.

パッチアンテナ204は、導体208の一辺が60μmの正方形パッチで、導体208と接地側の導体209の間には誘電体207として3μm厚のBCB(ベンゾシクロブテン、ダウケミカル社製、ε=2.4)を配置した。導体208と209の間には直径2μmのRTD201が接続され、RTD201は、導体208の中心から共振方向に24μmシフトした位置に配置される。パッチアンテナ204の単独の共振周波数は、約1.5THzであるが、負性抵抗素子201であるRTDのリアクタンスを考慮すると、発振器200の発振周波数foscは約0.95THzとなる。 The patch antenna 204 is a square patch with one side of the conductor 208 having a side of 60 μm, and a BCB (benzocyclobutene, manufactured by Dow Chemical Co., Ltd., ε r = 2) having a thickness of 3 μm as a dielectric 207 between the conductor 208 and the conductor 209 on the ground side. .4) was placed. An RTD 201 having a diameter of 2 μm is connected between the conductors 208 and 209, and the RTD 201 is arranged at a position shifted by 24 μm in the resonance direction from the center of the conductor 208. The single resonance frequency of the patch antenna 204 is about 1.5 THz, but considering the reactance of the RTD which is the negative resistance element 201, the oscillation frequency fosc of the oscillator 200 is about 0.95 THz.

導体208は幅5μm・長さ15μmの2本のストリップ導体2031を介してMIM容量2032と接続される。MIM容量2032の容量の大きさは本実施例では10pFとした。MIM容量2032には、ワイヤーボンディングを含む配線206が接続され、電源205により負性抵抗素子201のバイアス電圧が調整される。 The conductor 208 is connected to the MIM capacity 2032 via two strip conductors 2031 having a width of 5 μm and a length of 15 μm. The size of the MIM capacity 2032 was set to 10 pF in this embodiment. Wiring 206 including wire bonding is connected to the MIM capacity 2032, and the bias voltage of the negative resistance element 201 is adjusted by the power supply 205.

負性抵抗素子201は、ドーピング層202aおよび202bと活性層203を有し、ドーピング層202aおよび202bの側壁には、アモルファス層210aおよび210b、活性層203の側壁にはアモルファス層210cが形成されている。 The negative resistance element 201 has the doping layers 202a and 202b and the active layer 203, and the amorphous layers 210a and 210b are formed on the side walls of the doping layers 202a and 202b, and the amorphous layer 210c is formed on the side walls of the active layer 203. There is.

本実施例における活性層203(RTD)は2μmφのメサ構造で形成し、その周囲にアモルファス層210a、210b、210cをいずれも140nmの厚さで形成した。また、負性抵抗素子201のメサの高さを200nmとした。 The active layer 203 (RTD) in this example was formed with a mesa structure of 2 μmφ, and amorphous layers 210a, 210b, and 210c were all formed around the active layer 203 (RTD) with a thickness of 140 nm. Further, the height of the mesa of the negative resistance element 201 was set to 200 nm.

ドーピング層202aおよび202bの抵抗率は約3×10-7Ωmに対して、アモルファス層の210aおよび210bの抵抗率は結晶性の劣化とドーパントの減少により導電性が減少し、抵抗率としては2~3桁の増加と見積もられる。 The resistivity of the doping layers 202a and 202b is about 3 × 10 -7 Ωm, while the resistivity of 210a and 210b of the amorphous layer is reduced due to the deterioration of crystallinity and the decrease of dopant, and the resistivity is 2. It is estimated to be an increase of up to 3 digits.

ドーピング層202a、202bとアモルファス層210a、210bによる合成抵抗は、前述の通り、表皮効果により周波数の増加に伴って増加する。このような構成で、発振周波数fosc=0.95THzでは0.1Ω以下なのに対して、2次高調波(1.9THz)で2~4Ω、3次高調波(2.85THz)では、30~50Ωと見積もられる。 As described above, the combined resistance of the doping layers 202a and 202b and the amorphous layers 210a and 210b increases with increasing frequency due to the skin effect. With such a configuration, the oscillation frequency fosc = 0.95 THz is 0.1 Ω or less, whereas the second harmonic (1.9 THz) is 2 to 4 Ω, and the third harmonic (2.85 THz) is 30 to 50 Ω. Is estimated.

さらに、負性抵抗素子201では、活性層203の側壁のアモルファス層210cによって誘電損が増加する。側壁にアモルファス層210を有する場合の誘電正接(tanδ)は、インピーダンスアナライザを用いてのミリ波帯での測定結果から、アモルファス層210cが存在しない時の5倍程度と見積もっている。この構成により、発振周波数fosc=0.95THzに対して、2次高調波(1.9THz)、3次高調波の損失が大きくなり、2次、3次高調波の不要な発振を抑制することができる。 Further, in the negative resistance element 201, the dielectric loss increases due to the amorphous layer 210c on the side wall of the active layer 203. The dielectric loss tangent (tan δ) when the amorphous layer 210 is provided on the side wall is estimated to be about 5 times that when the amorphous layer 210c does not exist from the measurement results in the millimeter wave band using an impedance analyzer. With this configuration, the loss of the second harmonic (1.9 THz) and the third harmonic is large with respect to the oscillation frequency fosc = 0.95 THz, and unnecessary oscillation of the second and third harmonics is suppressed. Can be done.

本実施例による発振器200は、以下のように作製される。 The oscillator 200 according to this embodiment is manufactured as follows.

まず、InP基板230上に、分子ビームエピタキシー(MBE)法や有機金属気相エピタキシー(MOVPE)法などによって、次の層をエピタキシャル成長する。すなわち、順に、n-InP/n-InGaAs、InGaAs/InAlAs、n-InP/n-InGaAsによる共鳴トンネルダイオード(RTD)をエピタキシャル成長する。InP基板230としてn型の導電性基板を選択する場合は、n-InGaAsからエピタキシャル成長すればよい。 First, the next layer is epitaxially grown on the InP substrate 230 by a molecular beam epitaxy (MBE) method, an organometallic vapor phase epitaxy (MOVPE) method, or the like. That is, in order, a resonance tunnel diode (RTD) made of n-InP / n-InGaAs, InGaAs / InAlAs, and n-InP / n-InGaAs is epitaxially grown. When an n-type conductive substrate is selected as the InP substrate 230, it may be epitaxially grown from n-InGaAs.

つぎに、共鳴トンネルダイオード201を直径が2.28μmとなるような円弧形状のメサ状にエッチングを行う。エッチングにはEB(電子線)リソグラフィとICP(誘導性結合プラズマ)によるドライエッチングを用いる。フォトリソグラフィを用いてもよい。 Next, the resonance tunnel diode 201 is etched into an arc-shaped mesa having a diameter of 2.28 μm. EB (electron beam) lithography and dry etching by ICP (inductively coupled plasma) are used for etching. Photolithography may be used.

続いて、メサ状の共鳴トンネルダイオード201の側壁のアモルファス化処理を行う。アモルファス化処理は、Oプラズマを用いて、共鳴トンネルダイオード201の側壁の表面側から140nmの厚さまでアモルファス化を行い、共鳴トンネルダイオード201の直径が2μmとなるように実施した。 Subsequently, the side wall of the mesa-shaped resonance tunnel diode 201 is amorphized. The amorphization treatment was carried out using O 2 plasma to amorphize the resonance tunnel diode 201 from the surface side of the side wall to a thickness of 140 nm so that the diameter of the resonance tunnel diode 201 was 2 μm.

プラズマ以外にも、NプラズマやArプラズマなどのドライプロセスを用いることもできる。 In addition to O 2 plasma, a dry process such as N 2 plasma or Ar plasma can also be used.

また、アモルファス化でなく、抵抗膜となる膜を成膜することもできる。その場合は、共鳴トンネルダイオード201の直径は2μmでメサ状に形成した後に、抵抗膜を成膜する。 Further, it is also possible to form a film to be a resistance film instead of amorphizing. In that case, the resonance tunnel diode 201 has a diameter of 2 μm and is formed in a mesa shape, and then a resistance film is formed.

抵抗膜の構成成分と成膜方法としては、Al,Ti,Cなどの低抵抗材料にSi,O,N,F,P,Sなどを反応させて所望の抵抗率になるようにCVD法やスパッタ法、蒸着法などを用いて形成することができる。 As a component of the resistance film and a film forming method, a CVD method or a CVD method is used in which Si, O, N, F, P, S, etc. are reacted with a low resistance material such as Al, Ti, C so as to obtain a desired resistivity. It can be formed by using a sputter method, a vapor deposition method, or the like.

続いて、エッチングされた面に、リフトオフ法により接地導体209を形成する。 Subsequently, the ground conductor 209 is formed on the etched surface by the lift-off method.

なお、前述のアモルファス化処理の前に接地導体209を形成することもできる。また、共鳴トンネルダイオードおよび側壁のアモルファス層の保護のためのパッシベーションを成膜してもよい。さらに、スピンコート法とドライエッチングを用いて誘電体207であるBCBによる埋め込みを行い、リフトオフ法によりTi/Pd/Auの導体208、ストリップ導体2031、MIM容量2032の上電極を形成する。 It is also possible to form the ground conductor 209 before the above-mentioned amorphization treatment. Further, a passivation for protecting the resonance tunnel diode and the amorphous layer on the side wall may be formed. Further, embedding with BCB which is a dielectric 207 is performed by a spin coating method and dry etching, and an upper electrode of a Ti / Pd / Au conductor 208, a strip conductor 2031 and a MIM capacity 2032 is formed by a lift-off method.

最後に、リフトオフ法により、抵抗体213となる部分にBiパターンを形成し、接地導体とMIMの上電極を接続して本実施例の発振器200は完成する。 Finally, the Bi pattern is formed in the portion to be the resistor 213 by the lift-off method, and the ground conductor and the upper electrode of the MIM are connected to complete the oscillator 200 of this embodiment.

発振器200への電力の供給は、発振器200の中央部に配したストリップ導体2031を介して適宜、電源205、配線206から行えばよく、通常は負性抵抗領域におけるバイアス電圧を印加してバイアス電流を供給すると、発振器として動作する。 The power to be supplied to the oscillator 200 may be appropriately supplied from the power supply 205 and the wiring 206 via the strip conductor 2031 arranged in the center of the oscillator 200, and usually a bias voltage in the negative resistance region is applied to the bias current. When supplied, it operates as an oscillator.

本実施例に係る発振器300について、図8を用いて説明する。 The oscillator 300 according to this embodiment will be described with reference to FIG.

図8(a)は発振器300の斜視図であり、図8(b)は、発振器300のA-A’断面図である。 8 (a) is a perspective view of the oscillator 300, and FIG. 8 (b) is a sectional view taken along the line AA'of the oscillator 300.

実施例2では、パッチアンテナ304内に抵抗素子314を配置した例を示す。抵抗素子314は、パッチアンテナ304内を定在する高周波電界の節の位置に負性抵抗素子301と並列に配置された並列抵抗として配置されている。 In the second embodiment, an example in which the resistance element 314 is arranged in the patch antenna 304 is shown. The resistance element 314 is arranged as a parallel resistance arranged in parallel with the negative resistance element 301 at the position of the node of the high frequency electric field standing in the patch antenna 304.

抵抗素子314は、導体308と接地導体309の間を20Ωとなるように接続している。抵抗素子314により、特許文献1に開示されている通り、配線構造に起因した寄生発振を抑制できる。 The resistance element 314 is connected between the conductor 308 and the ground conductor 309 so as to be 20Ω. As disclosed in Patent Document 1, the resistance element 314 can suppress parasitic oscillation caused by the wiring structure.

また、実施例2は、実施例1に対して発振周波数foscを変更した例でもある。発振器300は、発振周波数fosc=0.60THzを発振させるための発振器であり、負性抵抗素子301として実施例1と同じ共鳴トンネルダイオード(RTD)を、共振器としてパッチアンテナ304を使用した。 Further, Example 2 is also an example in which the oscillation frequency fosc is changed with respect to Example 1. The oscillator 300 is an oscillator for oscillating an oscillation frequency fosc = 0.60 THz, and uses the same resonance tunnel diode (RTD) as in Example 1 as a negative resistance element 301 and a patch antenna 304 as a resonator.

共鳴トンネルダイオード(RTD)の径は3μmφで形成し、その周囲にアモルファス層310を200nmの厚さで形成した。また、負性抵抗素子301のメサの高さを200nmとした。その他、実施例1と同じ構造については説明を省略する。 The diameter of the resonance tunnel diode (RTD) was formed to be 3 μmφ, and the amorphous layer 310 was formed around the resonance tunnel diode (RTD) to a thickness of 200 nm. Further, the height of the mesa of the negative resistance element 301 was set to 200 nm. In addition, the description of the same structure as that of the first embodiment will be omitted.

パッチアンテナ304は一辺(L)が150μmの正方形パッチであり、導体308は幅5μm・長さ38μmの1本のマイクロストリップライン3031を介して電源(不図示)と接続される。導体308と導体309の間には誘電体307として3μm厚のBCBを配置した。導体308と309の間には直径3μmの負性抵抗素子301であるRTDが接続され、負性抵抗素子301は、導体308の中心から共振方向に60μmシフトした位置に配置される。パッチアンテナ304の単独の共振周波数は、約0.8THzであるが、負性抵抗素子301のリアクタンスを考慮すると、発振周波数foscは約0.60THzとなる。 The patch antenna 304 is a square patch having a side (L) of 150 μm, and the conductor 308 is connected to a power source (not shown) via one microstrip line 3031 having a width of 5 μm and a length of 38 μm. A 3 μm-thick BCB was placed between the conductor 308 and the conductor 309 as a dielectric 307. An RTD, which is a negative resistance element 301 having a diameter of 3 μm, is connected between the conductors 308 and 309, and the negative resistance element 301 is arranged at a position shifted by 60 μm in the resonance direction from the center of the conductor 308. The single resonance frequency of the patch antenna 304 is about 0.8 THz, but considering the reactance of the negative resistance element 301, the oscillation frequency fosc is about 0.60 THz.

このような構成で、ドーピング層302a、302bとアモルファス層310a、310bによる合成抵抗は、発振周波数fosc=0.6THzでは0.1Ω以下なのに対して、2次高調波(1.2THz)で3~6Ωと見積もられる。さらに、3次高調波(1.8THz)では、20~30Ωと見積もられる。 With such a configuration, the combined resistance of the doping layers 302a and 302b and the amorphous layers 310a and 310b is 0.1Ω or less at the oscillation frequency fosc = 0.6THz, whereas it is 3 to 3 at the second harmonic (1.2THz). It is estimated to be 6Ω. Further, in the third harmonic (1.8 THz), it is estimated to be 20 to 30 Ω.

また、側壁にアモルファス層310cを有する場合の誘電正接(tanδ)は、実施例1と同様に、アモルファス層310cが存在しない時の5倍程度と見積もっている。この構成により、発振周波数fosc=0.6THzに対して、2次、3次高調波の損失が大きくなり不要な発振を抑制できる。 Further, it is estimated that the dielectric loss tangent (tan δ) when the amorphous layer 310c is provided on the side wall is about five times as large as that when the amorphous layer 310c does not exist, as in the first embodiment. With this configuration, the loss of the second and third harmonics becomes large with respect to the oscillation frequency fosc = 0.6 THz, and unnecessary oscillation can be suppressed.

実施例2の構成により、発振周波数fosc=0.6THzに対して、2次、3次高調波と、配線構造に起因した低周波の寄生発振の両方を抑制でき、所望の発振周波数での安定した発振が可能になる。 With the configuration of Example 2, both the second and third harmonics and the low frequency parasitic oscillation caused by the wiring structure can be suppressed with respect to the oscillation frequency fosc = 0.6 THz, and the oscillation frequency is stable at a desired oscillation frequency. Oscillation is possible.

(変形例)
上記では、RTDとして、InP基板上に成長したInGaAs/InAlAs、InGaAs/AlAsからなる3重障壁共鳴トンネルダイオードについて説明してきた。しかし、これらの構造や材料系に限られることなく、他の構造や材料の組み合わせであっても本発明の半導体素子を提供することができる。
(Modification example)
In the above, the triple barrier resonance tunnel diode made of InGaAs / InAlAs and InGaAs / AlAs grown on the InP substrate has been described as the RTD. However, the semiconductor device of the present invention can be provided not only by these structures and material systems but also by a combination of other structures and materials.

例えば、2重障壁量子井戸構造を有する共鳴トンネルダイオードや、4重以上の多重障壁量子井戸を有する共鳴トンネルダイオードを用いても良い。また材料系としては、GaAs基板上に形成したGaAs/AlGaAs/、GaAs/AlAs、または、InGaAs/GaAs/AlAsであっても良い。また、InP基板上に形成したInGaAs/AlGaAsSbであってもよい。また、InAs基板上に形成したInAs/AlAsSb、InAs/AlSbであってもよい。また、Si基板上に形成したSiGe/SiGeであっても良い。 For example, a resonance tunnel diode having a double barrier quantum well structure or a resonance tunnel diode having four or more multiple barrier quantum wells may be used. The material system may be GaAs / AlGaAs /, GaAs / AlAs, or InGaAs / GaAs / AlAs formed on the GaAs substrate. Further, it may be InGaAs / AlGaAsSb formed on the InP substrate. Further, it may be InAs / AlAsSb or InAs / AlSb formed on the InAs substrate. Further, it may be SiGe / SiGe formed on the Si substrate.

更に、それらの少なくとも一部の組み合わせであっても良い。これら構造と材料は、所望の周波数などに応じて適宜選定すれば良い。 Further, it may be a combination of at least a part thereof. These structures and materials may be appropriately selected according to a desired frequency and the like.

本明細書ではキャリアが電子である場合を想定して説明をしているが、これに限定されるものではなく、正孔(ホール)を用いたものであっても良い。 Although the description is made on the assumption that the carrier is an electron in the present specification, the description is not limited to this, and holes may be used.

また、基板や誘電体の材料は用途に応じて選定すればよく、シリコン、ガリウムヒ素、インジウムヒ素、ガリウムリンなどの半導体や、ガラス、セラミック、テフロン(登録商標)やポリエチレンテレフタラートなどの樹脂を用いても良い。 The material of the substrate and dielectric may be selected according to the application, and semiconductors such as silicon, gallium arsenide, indium arsenic, and gallium arsenide, and resins such as glass, ceramics, Teflon (registered trademark), and polyethylene terephthalate may be used. You may use it.

さらに、上記で説明した実施形態および実施例は相互に置換・組み合わせ等が可能である。 Further, the embodiments and examples described above can be replaced or combined with each other.

100 発振器
101 負性抵抗素子
102 低抵抗半導体層
103 活性層
104 パッチアンテナ
105 電源
106 配線
107 誘電体
108、109 導体
110 アモルファス層
112 抵抗
1031 ストリップ導体
1032 容量

100 Oscillator 101 Negative resistance element 102 Low resistance semiconductor layer 103 Active layer 104 Patch antenna 105 Power supply 106 Wiring 107 Dielectric 108, 109 Conductor 110 Amorphous layer 112 Resistance 1031 Strip conductor 1032 Capacity

Claims (14)

テラヘルツ波を発振する発振器であって、
第1の半導体層と、第2の半導体層と、前記第1の半導体層と前記第2の半導体層との間に設けられた活性層と、を有する負性抵抗素子と、
第1の導体と、第2の導体と、前記第1の導体と前記第2の導体との間に設けられた誘電体と、を有する共振器とを有し、
前記負性抵抗素子は、前記第1の導体と前記第2の導体との間に設けられており、
前記負性抵抗素子と前記誘電体との間に、層が設けられており、
前記層は、前記第1の半導体層または前記第2の半導体層の抵抗率よりも高い抵抗率を有する層であることを特徴とする発振器。
An oscillator that oscillates terahertz waves
A negative resistance element having a first semiconductor layer, a second semiconductor layer, and an active layer provided between the first semiconductor layer and the second semiconductor layer.
It has a resonator having a first conductor, a second conductor, and a dielectric provided between the first conductor and the second conductor.
The negative resistance element is provided between the first conductor and the second conductor.
A layer is provided between the negative resistance element and the dielectric.
The oscillator is characterized in that the layer is a layer having a resistivity higher than the resistivity of the first semiconductor layer or the second semiconductor layer.
前記層は、アモルファス層であることを特徴とする請求項1に記載の発振器。 The oscillator according to claim 1, wherein the layer is an amorphous layer. テラヘルツ波を発振する発振器であって、
第1の半導体層と、第2の半導体層と、前記第1の半導体層と前記第2の半導体層との間に設けられた活性層と、を有する負性抵抗素子と、
第1の導体と、第2の導体と、前記第1の導体と前記第2の導体との間に設けられた誘電体と、を有する共振器とを有し、
前記負性抵抗素子は、前記第1の導体と前記第2の導体との間に設けられており、
前記負性抵抗素子と前記誘電体との間に、層が設けられており、
前記層は、アモルファス層であることを特徴とする発振器。
An oscillator that oscillates terahertz waves
A negative resistance element having a first semiconductor layer, a second semiconductor layer, and an active layer provided between the first semiconductor layer and the second semiconductor layer.
It has a resonator having a first conductor, a second conductor, and a dielectric provided between the first conductor and the second conductor.
The negative resistance element is provided between the first conductor and the second conductor.
A layer is provided between the negative resistance element and the dielectric.
The layer is an oscillator characterized by being an amorphous layer.
前記層は、前記第1の半導体層または前記第2の半導体層の抵抗率よりも高い抵抗率を有することを特徴とする請求項3に記載の発振器。 The oscillator according to claim 3, wherein the layer has a resistivity higher than the resistivity of the first semiconductor layer or the second semiconductor layer. 前記層は、前記負性抵抗素子を構成する元素を有することを特徴とする請求項1から4のいずれか1項に記載の発振器。 The oscillator according to any one of claims 1 to 4, wherein the layer has an element constituting the negative resistance element. 前記負性抵抗素子は、前記誘電体で囲まれていることを特徴とする請求項1から5のいずれか1項に記載の発振器。 The oscillator according to any one of claims 1 to 5, wherein the negative resistance element is surrounded by the dielectric. 前記負性抵抗素子は、メサ構造を有し、前記層は、前記メサ構造の側壁に設けられていることを特徴とする請求項1から6のいずれか1項に記載の発振器。 The oscillator according to any one of claims 1 to 6, wherein the negative resistance element has a mesa structure, and the layer is provided on a side wall of the mesa structure. 前記第1の半導体層と、前記活性層と、前記第2の半導体層は、第1の方向で積層されており、
前記第1の方向と直交する第2の方向において、前記層は、1nm以上500nm以下の膜厚を有することを特徴とする請求項1から7のいずれか1項に記載の発振器。
The first semiconductor layer, the active layer, and the second semiconductor layer are laminated in the first direction.
The oscillator according to any one of claims 1 to 7, wherein the layer has a film thickness of 1 nm or more and 500 nm or less in a second direction orthogonal to the first direction.
前記第2の方向において、前記層は、5nm以上200nm以下の膜厚を有することを特徴とする請求項8に記載の発振器。 The oscillator according to claim 8, wherein in the second direction, the layer has a film thickness of 5 nm or more and 200 nm or less. 前記層は、前記第1の半導体層と前記誘電体との間、または、前記第2の半導体層と前記誘電体との間に設けられている第1の層と、前記活性層と前記誘電体との間に設けられている第2の層と、を有することを特徴とする請求項1から9のいずれか1項に記載の発振器。 The layer includes a first layer provided between the first semiconductor layer and the dielectric, or between the second semiconductor layer and the dielectric, and the active layer and the dielectric. The oscillator according to any one of claims 1 to 9, wherein the oscillator has a second layer provided between the body and the body. 前記発振器の発振周波数において、前記第1の層のインピーダンスは、前記第2の層のインピーダンスよりも低いことを特徴とする請求項10に記載の発振器。 The oscillator according to claim 10, wherein the impedance of the first layer is lower than the impedance of the second layer at the oscillation frequency of the oscillator. 前記層は、前記負性抵抗素子を構成する元素を有することを特徴とする請求項1から11のいずれか1項に記載の発振器。 The oscillator according to any one of claims 1 to 11, wherein the layer has an element constituting the negative resistance element. 前記元素は、In、Ga、As、Pのいずれかであることを特徴とする請求項12に記載の発振器。 The oscillator according to claim 12, wherein the element is any one of In, Ga, As, and P. 前記共振器は、パッチアンテナを有するマイクロストリップ共振器であることを特徴とする請求項1から13のいずれか1項に記載の発振器。

The oscillator according to any one of claims 1 to 13, wherein the resonator is a microstrip resonator having a patch antenna.

JP2020181147A 2020-10-29 2020-10-29 Oscillator Pending JP2022071982A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020181147A JP2022071982A (en) 2020-10-29 2020-10-29 Oscillator
US17/510,152 US11496095B2 (en) 2020-10-29 2021-10-25 Oscillator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020181147A JP2022071982A (en) 2020-10-29 2020-10-29 Oscillator

Publications (2)

Publication Number Publication Date
JP2022071982A true JP2022071982A (en) 2022-05-17
JP2022071982A5 JP2022071982A5 (en) 2023-10-24

Family

ID=81381141

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020181147A Pending JP2022071982A (en) 2020-10-29 2020-10-29 Oscillator

Country Status (2)

Country Link
US (1) US11496095B2 (en)
JP (1) JP2022071982A (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6282041B2 (en) 2013-03-29 2018-02-21 キヤノン株式会社 Oscillator
JP7262959B2 (en) * 2018-10-04 2023-04-24 キヤノン株式会社 Semiconductor device, method for manufacturing semiconductor device

Also Published As

Publication number Publication date
US20220140788A1 (en) 2022-05-05
US11496095B2 (en) 2022-11-08

Similar Documents

Publication Publication Date Title
JP6282041B2 (en) Oscillator
JP6415036B2 (en) Oscillator
US10594260B2 (en) Element that oscillates or detects terahertz waves
US11011663B2 (en) Semiconductor element for oscillating or detecting terahertz wave and manufacturing method of semiconductor element
JP7208306B2 (en) element
JP2011061274A (en) Oscillation circuit and oscillator
JP2021153185A (en) Semiconductor element
JP2023143927A (en) element
WO2021039223A1 (en) Element and method for manufacturing element
JP5441470B2 (en) Resonator
US11258156B2 (en) Element used for an oscillation or detection of a terahertz wave
US11496095B2 (en) Oscillator
JP6870135B2 (en) element
US20230155292A1 (en) Semiconductor element

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20201105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231016

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231016

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20231213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240528