JP2022037455A - Liquid discharge head drive circuit - Google Patents

Liquid discharge head drive circuit Download PDF

Info

Publication number
JP2022037455A
JP2022037455A JP2020141603A JP2020141603A JP2022037455A JP 2022037455 A JP2022037455 A JP 2022037455A JP 2020141603 A JP2020141603 A JP 2020141603A JP 2020141603 A JP2020141603 A JP 2020141603A JP 2022037455 A JP2022037455 A JP 2022037455A
Authority
JP
Japan
Prior art keywords
transistor
circuit
drive
inverting buffer
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020141603A
Other languages
Japanese (ja)
Other versions
JP7499645B2 (en
Inventor
昇 仁田
Noboru Nitta
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba TEC Corp
Original Assignee
Toshiba TEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba TEC Corp filed Critical Toshiba TEC Corp
Priority to JP2020141603A priority Critical patent/JP7499645B2/en
Publication of JP2022037455A publication Critical patent/JP2022037455A/en
Application granted granted Critical
Publication of JP7499645B2 publication Critical patent/JP7499645B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Particle Formation And Scattering Control In Inkjet Printers (AREA)

Abstract

To provide a liquid discharge head drive circuit capable of driving a liquid discharge head in a stable discharge characteristic by suppressing for example, a characteristic variation between semiconductor wafers or an adverse effect on characteristic change due to the temperature at operation in the semiconductor substrate forming a drive circuit.SOLUTION: A liquid discharge head drive circuit in this embodiment comprises a multi-output actuator charge/discharge circuit, an inverting buffer circuit and an adjustment part. The multi-output actuator charge/discharge circuit comprises plural first transistors imparting a drive waveform to each of plural capacitive actuators. The inverting buffer circuits of the same number as that of the first transistors drive those, respectively. The adjustment part adjusts the power source voltage of the inverting buffer circuit independently from the power source voltage of the multi-output drive circuit.SELECTED DRAWING: Figure 6

Description

本発明の実施形態は、液体吐出ヘッド駆動回路に関する。 Embodiments of the present invention relate to a liquid discharge head drive circuit.

所定量の液体を所定の位置に供給する液体吐出装置が知られている。液体吐出装置は、例えばインクジェットプリンタ、3Dプリンタ、分注装置などに搭載する。インクジェットプリンタは、インクの液滴をインクジェットヘッドから吐出して、記録媒体等の表面に画像等を印刷する。3Dプリンタは、造形材の液滴を造形材吐出ヘッドから吐出し、硬化させて、三次元造形物を形成する。分注装置は、試料の液滴を吐出して複数の容器等へ所定量供給する。 A liquid discharge device that supplies a predetermined amount of liquid to a predetermined position is known. The liquid discharge device is mounted on, for example, an inkjet printer, a 3D printer, a dispensing device, or the like. The inkjet printer ejects ink droplets from an inkjet head to print an image or the like on the surface of a recording medium or the like. The 3D printer ejects droplets of the modeling material from the modeling material ejection head and cures them to form a three-dimensional modeled object. The dispensing device ejects droplets of the sample and supplies a predetermined amount to a plurality of containers or the like.

液体吐出ヘッドの一つであるマルチノズルのインクジェットヘッドは、ドットを形成するためのノズルとアクチュエーターを備えるチャネルを複数有している。各チャネルのアクチュエーターは、多出力の液体吐出ヘッド駆動回路によって個々に駆動させる。アクチュエーターに与える駆動波形は、駆動回路のON抵抗とアクチュエーターの静電容量で決まるか、或いはON/OFF制御とは別に駆動波形を決める回路を追加するか、の何れかであった。しかしながら、前者の場合は駆動回路を形成する半導体基板の例えば半導体ウエハ間の特性のばらつきや動作時の温度に依る特性変化の影響を受けて、吐出特性が変化してしまう欠点がある。また、後者の場合は、大出力の駆動電流パスに直列に複数の回路が配置され、駆動回路となる半導体基板の面積が大きくなる欠点がある。 The multi-nozzle inkjet head, which is one of the liquid ejection heads, has a plurality of channels including nozzles and actuators for forming dots. The actuators for each channel are individually driven by a multi-output liquid discharge head drive circuit. The drive waveform given to the actuator was either determined by the ON resistance of the drive circuit and the capacitance of the actuator, or a circuit that determines the drive waveform was added separately from the ON / OFF control. However, in the former case, there is a drawback that the ejection characteristics are changed due to the influence of the variation in the characteristics of the semiconductor substrate forming the drive circuit, for example, between the semiconductor wafers and the characteristic change due to the temperature during operation. Further, in the latter case, there is a drawback that a plurality of circuits are arranged in series in the high output drive current path, and the area of the semiconductor substrate serving as the drive circuit becomes large.

特開2008-188889号公報Japanese Unexamined Patent Publication No. 2008-188889 特開2003-58264号公報Japanese Patent Application Laid-Open No. 2003-58264 特開2001-191531号公報Japanese Unexamined Patent Publication No. 2001-191531 特開平10-138484号公報Japanese Unexamined Patent Publication No. 10-138484

本発明が解決しようとする課題は、駆動回路を形成する半導体基板の例えば半導体ウエハ間の特性のばらつきや動作時の温度に依る特性変化の影響を抑えて、安定した吐出特性で液体吐出ヘッドを駆動させることのできる液体吐出ヘッド駆動回路を提供することにある。 The problem to be solved by the present invention is to suppress the influence of the variation in the characteristics of the semiconductor substrate forming the drive circuit, for example, between the semiconductor wafers and the characteristic change due to the temperature during operation, and to provide a liquid discharge head with stable discharge characteristics. It is an object of the present invention to provide a liquid discharge head drive circuit which can be driven.

本発明の実施形態の液体吐出ヘッド駆動回路は、多出力のアクチュエーター充放電回路、反転バッファ回路、調整部を備える。多出力のアクチュエーター充放電回路は、複数の静電容量性アクチュエーターに夫々駆動波形を与える複数の第1のトランジスタを備える。反転バッファ回路は、複数の第1のトランジスタを夫々駆動する回路である。反転バッファ回路は、第1のトランジスタと同数設ける。調整部は、反転バッファ回路の電源電圧を、多出力駆動回路の電源電圧とは独立して調整する。 The liquid discharge head drive circuit according to the embodiment of the present invention includes a multi-output actuator charge / discharge circuit, an inverting buffer circuit, and an adjusting unit. The multi-output actuator charge / discharge circuit includes a plurality of first transistors that give a drive waveform to each of the plurality of capacitive actuators. The inverting buffer circuit is a circuit that drives a plurality of first transistors, respectively. The number of inverting buffer circuits is the same as that of the first transistor. The adjusting unit adjusts the power supply voltage of the inverting buffer circuit independently of the power supply voltage of the multi-output drive circuit.

第1実施形態に従うインクジェットヘッド駆動回路を備えたインクジェットプリンタの全体構成図である。It is an overall block diagram of the inkjet printer provided with the inkjet head drive circuit according to 1st Embodiment. 上記インクジェットヘッドプリンタが備えるインクジェットヘッドの斜視図である。It is a perspective view of the inkjet head included in the said inkjet head printer. 上記インクジェットヘッドのアクチュエーター基板の部分断面図である。It is a partial cross-sectional view of the actuator board of the above-mentioned inkjet head. 上記インクジェットヘッドのインクを吐出する動作を説明する図である。It is a figure explaining the operation of ejecting ink of the said inkjet head. 上記インクジェットプリンタの制御系のブロック構成図である。It is a block block diagram of the control system of the said inkjet printer. 上記インクジェットヘッド駆動回路の全体構成図である。It is an overall block diagram of the said inkjet head drive circuit. アクチュエーター駆動回路の回路図である。It is a circuit diagram of an actuator drive circuit. 駆動用トランジスタのON/OFFと駆動波形を説明する図である。It is a figure explaining ON / OFF of a drive transistor and a drive waveform. 第2実施形態に従うインクジェットヘッド駆動回路の全体構成図である。It is an overall block diagram of the inkjet head drive circuit according to 2nd Embodiment. 上記インクジェットヘッド駆動回路のサブトランジスタのON/OFFとON抵抗を説明する図である。It is a figure explaining ON / OFF and ON resistance of the sub-transistor of the said inkjet head drive circuit. 第3実施形態に従うインクジェットヘッド駆動回路が備える複数のカレントミラー回路の半導体基板上の配置を説明する図である。It is a figure explaining the arrangement on the semiconductor substrate of a plurality of current mirror circuits included in the inkjet head drive circuit according to 3rd Embodiment. 上記インクジェットヘッド駆動回路の第1のカレントミラー回路の回路図である。It is a circuit diagram of the 1st current mirror circuit of the said inkjet head drive circuit. 上記インクジェットヘッド駆動回路の第2及び第3のカレントミラー回路の回路図であるIt is a circuit diagram of the 2nd and 3rd current mirror circuits of the said inkjet head drive circuit.

以下、実施形態に従う液体吐出ヘッド駆動回路について、添付図面を参照しながら詳述する。なお、各図において、同一構成は同一の符号を付している。 Hereinafter, the liquid discharge head drive circuit according to the embodiment will be described in detail with reference to the accompanying drawings. In each figure, the same configurations are designated by the same reference numerals.

(第1実施形態)
マルチノズルの液体吐出装置1を搭載した画像形成装置として、記録媒体に画像を印刷するインクジェットプリンタ10を説明する。図1は、インクジェットプリンタ10の概略構成を示す。インクジェットプリンタ10の筐体11の内部に、記録媒体の一例であるシートSを収納するカセット12、シートSの上流搬送路13、カセット12内から取り出したシートSを搬送する搬送ベルト14、搬送ベルト14上のシートSに向けてインクの液滴を吐出するインクジェットヘッド100~103、シートSの下流搬送路15、排出トレイ16、及び制御基板17を配置する。ユーザーインターフェイスである操作部18は、筐体11の上部側に配置する。インクジェットヘッド100は、液体吐出ヘッドの一例である。
(First Embodiment)
An inkjet printer 10 that prints an image on a recording medium will be described as an image forming apparatus equipped with a multi-nozzle liquid ejection device 1. FIG. 1 shows a schematic configuration of an inkjet printer 10. Inside the housing 11 of the inkjet printer 10, a cassette 12 for storing a sheet S, which is an example of a recording medium, an upstream transport path 13 for the sheet S, a transport belt 14 for transporting the sheet S taken out from the cassette 12, and a transport belt. Inkjet heads 100 to 103 for ejecting ink droplets toward the sheet S on the sheet S, a downstream transport path 15 for the sheet S, an ejection tray 16, and a control board 17 are arranged. The operation unit 18, which is a user interface, is arranged on the upper side of the housing 11. The inkjet head 100 is an example of a liquid ejection head.

シートSに印刷する画像データは、例えば外部接続機器であるコンピュータ200で生成する。コンピュータ200で生成した画像データは、ケーブル201、コネクタ202,203を通してインクジェットプリンタ10の制御基板17に送る。 The image data to be printed on the sheet S is generated by, for example, a computer 200 which is an externally connected device. The image data generated by the computer 200 is sent to the control board 17 of the inkjet printer 10 through the cables 201 and the connectors 202 and 203.

ピックアップローラ204は、カセット12からシートSを一枚ずつ上流搬送路13へ供給する。上流搬送路13は、送りローラ対131、132と、シート案内板133、134で構成する。シートSは、上流搬送路13を経由して、搬送ベルト14の上面に送る。図中の矢印104は、カセット12から搬送ベルト14へのシートSの搬送経路を示す。 The pickup roller 204 supplies the sheets S one by one from the cassette 12 to the upstream transport path 13. The upstream transport path 13 is composed of feed rollers 131 and 132 and seat guide plates 133 and 134. The sheet S is sent to the upper surface of the transport belt 14 via the upstream transport path 13. The arrow 104 in the figure indicates a transport path of the sheet S from the cassette 12 to the transport belt 14.

搬送ベルト14は、表面に多数の貫通孔を形成した網状の無端ベルトである。駆動ローラ141、従動ローラ142,143の3本のローラは、搬送ベルト14を回転自在に支持する。モータ205は、駆動ローラ141を回転することによって搬送ベルト14を回転させる。モータ205は、駆動装置の一例である。図中105は、搬送ベルト14の回転方向を示す。搬送ベルト14の裏面側に、負圧容器206を配置する。負圧容器206は、減圧用のファン207と連結する。ファン207は、形成する気流によって負圧容器206内を負圧にし、搬送ベルト14の上面にシートSを吸着保持させる。図中106は、気流の流れを示す。 The transport belt 14 is a net-like endless belt having a large number of through holes formed on its surface. The three rollers, the drive roller 141 and the driven rollers 142, 143, rotatably support the transport belt 14. The motor 205 rotates the conveyor belt 14 by rotating the drive roller 141. The motor 205 is an example of a drive device. In the figure, 105 indicates the rotation direction of the transport belt 14. The negative pressure container 206 is arranged on the back surface side of the transport belt 14. The negative pressure container 206 is connected to the depressurizing fan 207. The fan 207 creates a negative pressure in the negative pressure container 206 by the air flow formed, and adsorbs and holds the sheet S on the upper surface of the transport belt 14. In the figure, 106 shows the flow of airflow.

インクジェットヘッド100~103は、搬送ベルト14上に吸着保持したシートSに対して、例えば1mmの僅かな隙間を介して対向するように配置する。インクジェットヘッド100~103は、シートSに向けてインクの液滴を夫々吐出する。インクジェットヘッド100~103は、下方をシートSが通過する際に画像を印刷する。各インクジェットヘッド100~103は、吐出するインクの色が異なることを除けば、同じ構造である。インクの色は、例えば、シアン,マゼンタ,イエロー,ブラックである。 The inkjet heads 100 to 103 are arranged so as to face the sheet S adsorbed and held on the transport belt 14 with a slight gap of, for example, 1 mm. The inkjet heads 100 to 103 eject ink droplets toward the sheet S, respectively. The inkjet heads 100 to 103 print an image when the sheet S passes below. Each inkjet head 100 to 103 has the same structure except that the color of the ink to be ejected is different. The ink colors are, for example, cyan, magenta, yellow, and black.

各インクジェットヘッド100~103は、インク流路311~314を介してインクタンク315~318及びインク供給圧力調整装置321~324と夫々連結する。画像形成時、各インクタンク315~318のインクは、インク供給圧力調整装置321~324によって各インクジェットヘッド100~103に供給する。 Each of the inkjet heads 100 to 103 is connected to the ink tanks 315 to 318 and the ink supply pressure adjusting devices 321 to 324, respectively, via the ink flow paths 311 to 314. At the time of image formation, the inks in the ink tanks 315 to 318 are supplied to the inkjet heads 100 to 103 by the ink supply pressure adjusting devices 321 to 324.

画像形成後、搬送ベルト14から下流搬送路15へシートSを送る。下流搬送路15は、送りローラ対151,152,153,154と、シートSの搬送経路を規定するシート案内板155,156で構成する。シートSは、下流搬送路15を経由し、排出口157から排出トレイ16へ送る。図中矢印107は、シートSの搬送経路を示す。 After forming the image, the sheet S is sent from the transport belt 14 to the downstream transport path 15. The downstream transport path 15 is composed of feed roller pairs 151, 152, 153, 154 and sheet guide plates 155, 156 that define the transport path of the sheet S. The sheet S is sent from the discharge port 157 to the discharge tray 16 via the downstream transport path 15. Arrow 107 in the figure indicates a transport path of the sheet S.

続いて、図2~図4を参照しながら、インクジェットヘッド100の構成について説明する。インクジェットヘッド101~103は、インクジェットヘッド100と同じ構造であるので詳しい説明は省略する。 Subsequently, the configuration of the inkjet head 100 will be described with reference to FIGS. 2 to 4. Since the inkjet heads 101 to 103 have the same structure as the inkjet head 100, detailed description thereof will be omitted.

図2は、インクジェットヘッド100の斜視図である。インクジェットヘッド100は、液体吐出部の一例であるノズルヘッド部2、フレキシブルプリント配線板21、中継基板22を備えている。インクを吐出する各チャネルのノズル23は、ノズルヘッド部2の下面に形成する。ノズル23を形成したノズルプレートをノズルヘッド部2の下面に設けるようにしてもよい。ノズル23は、ノズルヘッド部2の長手方向(X方向)に沿って例えば一列に配列する。さらにY方向にも配列してもよい。ノズル密度は、例えば150~1200dpiの範囲内に設定する。各ノズル23から吐出するインクは、インク供給管24からノズルヘッド部2内に供給する。インク供給管24は、インク流路311を介してインク供給圧力調整装置321に接続している(図1参照)。 FIG. 2 is a perspective view of the inkjet head 100. The inkjet head 100 includes a nozzle head portion 2, a flexible printed wiring board 21, and a relay board 22, which are examples of a liquid ejection portion. The nozzle 23 of each channel for ejecting ink is formed on the lower surface of the nozzle head portion 2. The nozzle plate on which the nozzle 23 is formed may be provided on the lower surface of the nozzle head portion 2. The nozzles 23 are arranged, for example, in a row along the longitudinal direction (X direction) of the nozzle head portion 2. Further, it may be arranged in the Y direction. The nozzle density is set, for example, in the range of 150 to 1200 dpi. The ink discharged from each nozzle 23 is supplied from the ink supply pipe 24 into the nozzle head portion 2. The ink supply pipe 24 is connected to the ink supply pressure adjusting device 321 via the ink flow path 311 (see FIG. 1).

図3は、ノズルヘッド部2内のアクチュエーター基板25の部分断面図である。図3に示すように、アクチュエーター基板25は、ノズル23と連通するインクの圧力室26を備えている。インクの圧力室26は、ノズル23の配列に合わせて、少なくともチャネルの数だけ形成する。圧力室26は、アクチュエーター基板25の一面に例えばZ方向に延びる凹状の溝を形成し、その上面を弾性板27で封止している。アクチュエーター基板25は、例えば絶縁性のセラミックス基板である。弾性板27は、例えば絶縁性のセラミックス材で形成する。圧力室26は、一端側がノズル23に連通し、他端側が共通インク室28に連通する。共通インク室28は、例えばX方向に延びて各チャネルの圧力室26と連通している。さらに、共通インク室28に形成したインク供給口29が、インク供給管24と連通している。これにより、インクは、共通インク室28を介して各チャネルの圧力室26に供給する。 FIG. 3 is a partial cross-sectional view of the actuator substrate 25 in the nozzle head portion 2. As shown in FIG. 3, the actuator substrate 25 includes an ink pressure chamber 26 that communicates with the nozzle 23. The ink pressure chamber 26 is formed by at least the number of channels according to the arrangement of the nozzles 23. The pressure chamber 26 forms, for example, a concave groove extending in the Z direction on one surface of the actuator substrate 25, and the upper surface thereof is sealed with an elastic plate 27. The actuator substrate 25 is, for example, an insulating ceramic substrate. The elastic plate 27 is formed of, for example, an insulating ceramic material. The pressure chamber 26 communicates with the nozzle 23 on one end side and communicates with the common ink chamber 28 on the other end side. The common ink chamber 28 extends in the X direction, for example, and communicates with the pressure chamber 26 of each channel. Further, the ink supply port 29 formed in the common ink chamber 28 communicates with the ink supply pipe 24. As a result, the ink is supplied to the pressure chamber 26 of each channel via the common ink chamber 28.

アクチュエーター3は、弾性板27の外面に配置する。静電容量性のアクチュエーター3は、圧電部材31の両面に個別電極32と共通電極33を積層した構成である。個別電極32は、複数のチャネルのうちインクを吐出させるチャネルに個別に駆動電圧を与える電極である。共通電極33は、圧電部材31を介して個別電極32に対向し複数チャネル分結線して各チャネル共通の基準電位を与える電極である。圧電部材31は、例えばチタン酸ジルコン酸鉛(PZT)により形成し、個別電極32に正の駆動電圧を与えたときに外側に膨らむように分極している。よって、図4に示すように、アクチュエーター3に駆動電圧を与えて充電すると、圧電部材31が弾性板27を外側に膨らませることで圧力室26を拡張し、共通インク室28からインクを引き込む。続いて、アクチュエーター3を放電すると、圧力室26が元の状態に復帰して室内のインク圧が上昇し、ノズル23からインクの液滴を吐出する。すなわち、引き打ちの駆動波形の一例である。但し、インクの吐出動作は、これに限るものではない。また、圧電部材31を挟む個別電極32と共通電極33の位置を逆にしてもよい。その場合、圧電素子31の分極方向や波形を発生させる順番なども変更するようにする。 The actuator 3 is arranged on the outer surface of the elastic plate 27. The capacitive actuator 3 has a configuration in which an individual electrode 32 and a common electrode 33 are laminated on both surfaces of the piezoelectric member 31. The individual electrode 32 is an electrode that individually applies a drive voltage to the channel for ejecting ink among the plurality of channels. The common electrode 33 is an electrode that faces the individual electrode 32 via the piezoelectric member 31 and is connected to a plurality of channels to give a reference potential common to each channel. The piezoelectric member 31 is formed of, for example, lead zirconate titanate (PZT), and is polarized so as to bulge outward when a positive driving voltage is applied to the individual electrodes 32. Therefore, as shown in FIG. 4, when the actuator 3 is charged by applying a driving voltage, the piezoelectric member 31 expands the elastic plate 27 to the outside to expand the pressure chamber 26 and draw ink from the common ink chamber 28. Subsequently, when the actuator 3 is discharged, the pressure chamber 26 returns to the original state, the ink pressure in the chamber rises, and ink droplets are ejected from the nozzle 23. That is, it is an example of a pulling drive waveform. However, the ink ejection operation is not limited to this. Further, the positions of the individual electrodes 32 sandwiching the piezoelectric member 31 and the common electrodes 33 may be reversed. In that case, the polarization direction of the piezoelectric element 31 and the order in which the waveform is generated are also changed.

説明を図2に戻すと、各チャネルの個別電極32及び共通電極33は、フレキシブルプリント配線板21に電気的に接続し、フレキシブルプリント配線板21は中継基板22に電気的に接続する。フレキシブルプリント配線板21には、駆動用のIC(Integrated Circuit)34を搭載している(以下、駆動ICと称す)。駆動IC34は、インクジェットプリンタ10の制御基板17からのプリントデータを一時的に格納し、所定のタイミングでインクを吐出するように駆動電圧をアクチュエーター3に与える。 Returning to FIG. 2, the individual electrodes 32 and the common electrodes 33 of each channel are electrically connected to the flexible printed wiring board 21, and the flexible printed wiring board 21 is electrically connected to the relay board 22. A drive IC (Integrated Circuit) 34 is mounted on the flexible printed wiring board 21 (hereinafter referred to as a drive IC). The drive IC 34 temporarily stores the print data from the control board 17 of the inkjet printer 10, and applies a drive voltage to the actuator 3 so as to eject ink at a predetermined timing.

図5は、インクジェットプリンタ10の制御系のブロック構成図である。制御部としての制御基板17は、CPU170、ROM171、RAM172、入出力ポートであるI/Oポート173、画像メモリ174を搭載している。CPU170は、I/Oポート173を通して、モータ205、インク供給圧力調整装置321~324、操作部18、及び各種センサーを制御する。外部接続機器であるコンピュータ200からの画像データは、I/Oポート173を通じて制御基板17へ送信し、画像メモリ174に格納する。CPU170は、画像メモリ174に格納した画像データを描画順に駆動回路35に送信する。駆動回路35は、駆動IC34の中に含まれる(図2参照)。 FIG. 5 is a block configuration diagram of the control system of the inkjet printer 10. The control board 17 as a control unit includes a CPU 170, a ROM 171 and a RAM 172, an I / O port 173 as an input / output port, and an image memory 174. The CPU 170 controls the motor 205, the ink supply pressure adjusting devices 321 to 324, the operation unit 18, and various sensors through the I / O port 173. The image data from the computer 200, which is an externally connected device, is transmitted to the control board 17 through the I / O port 173 and stored in the image memory 174. The CPU 170 transmits the image data stored in the image memory 174 to the drive circuit 35 in the drawing order. The drive circuit 35 is included in the drive IC 34 (see FIG. 2).

駆動回路35は、プリントデータバッファ36、デコーダ37、駆動ドライバ38を備えている。プリントデータバッファ36は、画像データをチャネル毎に時系列に格納する。デコーダ37は、チャネル毎にプリントデータバッファ36に格納した画像データに基づいて、駆動ドライバ38を制御する。駆動ドライバ38は、デコーダ37の制御に基づき、各チャネルのアクチュエーター3に駆動電圧を与える。 The drive circuit 35 includes a print data buffer 36, a decoder 37, and a drive driver 38. The print data buffer 36 stores image data in time series for each channel. The decoder 37 controls the drive driver 38 based on the image data stored in the print data buffer 36 for each channel. The drive driver 38 applies a drive voltage to the actuator 3 of each channel under the control of the decoder 37.

図6は、液体吐出ヘッド駆動回路の一例であるインクジェットヘッド駆動回路4の全体構成を示している。インクジェットヘッド駆動回路4は、例えば駆動回路35の一部である。インクジェットヘッド駆動回路4は、駆動回路基板41,検出部42,マイクロプロセッサ43、A/Dコンバータ44、D/Aコンバータ45、増幅回路46,47などを備えている。駆動回路基板41に、各チャネルのアクチュエーター3に駆動電圧を与える多出力駆動回路を形成している。すなわち、複数の静電容量性のアクチュエーター3を充放電させる充放電回路である。検出部42は、多出力駆動回路の駆動用トランジスタ51,52と対になる検出用トランジスタ61,62を備える。マイクロプロセッサ43、D/Aコンバータ45及び増幅回路46,47は、後述する調整部を構成する。 FIG. 6 shows the overall configuration of the inkjet head drive circuit 4, which is an example of the liquid discharge head drive circuit. The inkjet head drive circuit 4 is, for example, a part of the drive circuit 35. The inkjet head drive circuit 4 includes a drive circuit board 41, a detection unit 42, a microprocessor 43, an A / D converter 44, a D / A converter 45, an amplifier circuit 46, 47, and the like. A multi-output drive circuit that applies a drive voltage to the actuator 3 of each channel is formed on the drive circuit board 41. That is, it is a charge / discharge circuit that charges / discharges a plurality of capacitive actuators 3. The detection unit 42 includes detection transistors 61 and 62 that are paired with the drive transistors 51 and 52 of the multi-output drive circuit. The microprocessor 43, the D / A converter 45, and the amplifier circuits 46, 47 constitute an adjustment unit described later.

図7は、図6のインクジェットヘッド駆動回路4の中からアクチュエーター駆動回路5の部分を抜き出して示している。インクジェットヘッド駆動回路4は、アクチュエーター駆動回路5を少なくともチャネルの数だけ有している。まず、アクチュエーター駆動回路5の構成と回路の動作について、図7を参照しながら説明しておく。アクチュエーター駆動回路5は、ハイサイドの駆動用トランジスタ51、ローサイドの駆動用トランジスタ52を備える。ハイサイドの駆動用トランジスタ51は、例えばPチャンネルのMOSトランジスタである。ローサイドの駆動用トランジスタ52は、例えばNチャンネルのMOSトランジスタである。駆動用トランジスタ51と駆動用トランジスタ52は、NチャンネルとPチャンネルで互いに極性は異なっているが、どちらもアクチュエーター3を駆動する「第1のトランジスタ」に該当する。 FIG. 7 shows an actuator drive circuit 5 extracted from the inkjet head drive circuit 4 of FIG. The inkjet head drive circuit 4 has at least as many actuator drive circuits 5 as there are channels. First, the configuration of the actuator drive circuit 5 and the operation of the circuit will be described with reference to FIG. 7. The actuator drive circuit 5 includes a high-side drive transistor 51 and a low-side drive transistor 52. The high-side drive transistor 51 is, for example, a P-channel MOS transistor. The low-side drive transistor 52 is, for example, an N-channel MOS transistor. The drive transistor 51 and the drive transistor 52 have different polarities in the N channel and the P channel, but both correspond to the "first transistor" that drives the actuator 3.

ハイサイド及びローサイドの駆動用トランジスタ51,52は、互いのドレインを接続し、さらにアクチュエーター3の一方の端子と接続している。アクチュエーター3の一方の端子は、例えば個別電極32である。アクチュエーター3の他方の端子は、例えば共通電極33である。共通電極33は、例えば電圧V0(例えば、0V)に接続する。ハイサイドの駆動用トランジスタ51のソースは、第1の電位に接続する。第1の電位は、電圧V1(例えば、15Vの正電圧)である。ローサイドの駆動用トランジスタ52のソースは、第1の電位よりも低い第2の電位に接続する。第2の電位は、電圧V0(例えば、0V)である。 The high-side and low-side drive transistors 51 and 52 are connected to each other's drains and further connected to one terminal of the actuator 3. One terminal of the actuator 3 is, for example, an individual electrode 32. The other terminal of the actuator 3 is, for example, a common electrode 33. The common electrode 33 is connected to, for example, a voltage V0 (for example, 0V). The source of the high-side drive transistor 51 is connected to the first potential. The first potential is a voltage V1 (eg, a positive voltage of 15V). The source of the low-side drive transistor 52 is connected to a second potential that is lower than the first potential. The second potential is a voltage V0 (eg, 0V).

アクチュエーター駆動回路5は、ハイサイドの駆動用トランジスタ51のゲートを駆動する反転バッファ回路53と、ローサイドの駆動用トランジスタ52のゲートを駆動する反転バッファ回路54を備える。ハイサイドの反転バッファ回路53は、ハイサイドの駆動用トランジスタ51をOFFにする「第2のトランジスタ55」とONにする「第3のトランジスタ56」を備える。第2のトランジスタ55は、例えばPチャンネルのMOSトランジスタである。第3のトランジスタ56は、例えばNチャンネルのMOSトランジスタである。すなわち、反転バッファ回路53は、極性が逆の2つのトランジスタ55,56を対にしている。そして、第1のトランジスタである駆動用トランジスタ51をONにするトランジスタに、駆動用トランジスタ51とは逆の極性を有する第3のトランジスタ56を割り当てる。 The actuator drive circuit 5 includes an inverting buffer circuit 53 that drives the gate of the high-side drive transistor 51 and an inverting buffer circuit 54 that drives the gate of the low-side drive transistor 52. The high-side inverting buffer circuit 53 includes a "second transistor 55" that turns off the high-side drive transistor 51 and a "third transistor 56" that turns it on. The second transistor 55 is, for example, a P-channel MOS transistor. The third transistor 56 is, for example, an N-channel MOS transistor. That is, the inverting buffer circuit 53 pairs two transistors 55 and 56 having opposite polarities. Then, a third transistor 56 having a polarity opposite to that of the driving transistor 51 is assigned to the transistor that turns on the driving transistor 51, which is the first transistor.

第2のトランジスタ55と第3のトランジスタ56は、互いのドレインを接続し、さらに駆動用トランジスタ51のゲートに接続している。第2のトランジスタ55のソースは、第1の電位に接続する。第1の電位は、電圧V1(この例では15Vの正電圧)である。第3のトランジスタ56のソースは、調整部に接続する。調整部は、詳しくは後述する検出部42の検出結果に基づいて反転バッファ回路53の電源電圧VdH、すなわち第3のトランジスタ56のソース電圧を調整する回路である。図6の回路では、マイクロプロセッサ43,D/Aコンバータ45及び増幅回路46によって調整部を構成するが、図7の回路では、作図の便宜上、直流の「可変電圧源531」で表している。可変電圧源531により、反転バッファ回路53の電源電圧VdHを例えば0~15Vの範囲内で調整する。 The second transistor 55 and the third transistor 56 are connected to each other's drains and further connected to the gate of the driving transistor 51. The source of the second transistor 55 is connected to the first potential. The first potential is the voltage V1 (15V positive voltage in this example). The source of the third transistor 56 is connected to the adjusting unit. The adjusting unit is a circuit that adjusts the power supply voltage VdH of the inverting buffer circuit 53, that is, the source voltage of the third transistor 56, based on the detection result of the detection unit 42, which will be described in detail later. In the circuit of FIG. 6, the adjusting unit is composed of the microprocessor 43, the D / A converter 45, and the amplifier circuit 46, but in the circuit of FIG. 7, it is represented by a DC “variable voltage source 531” for convenience of drawing. The variable voltage source 531 adjusts the power supply voltage VdH of the inverting buffer circuit 53, for example, in the range of 0 to 15V.

反転バッファ回路53の入力、すなわち第2のトランジスタ55と第3のトランジスタ56のゲートの駆動は、レベルシフタ59を介して駆動波形データ入力を与えることによって行う。レベルシフタ59を介して反転バッファ回路53に例えば電圧V1を与えると、第2のトランジスタ55はOFF、第3のトランジスタ56がONとなり、駆動用トランジスタ51のゲート電圧VGHに反転バッファ回路53の電源電圧VdH(すなわち、電圧V1に対してローレベル)が与えられて、駆動用トランジスタ51がONとなる。また、レベルシフタ59を介して反転バッファ回路53に例えば電圧V0を与えると、第3のトランジスタ56はOFF、第2のトランジスタ55がONとなり、駆動用トランジスタ51はOFFとなる。なお、第3のトランジスタ56のバックゲートは、第3のトランジスタ56のソースと接続しなくてもよく、個別に配線して制御対象から外してもよい。 The input of the inverting buffer circuit 53, that is, the drive of the gates of the second transistor 55 and the third transistor 56 is performed by giving the drive waveform data input via the level shifter 59. When a voltage V1 is applied to the inverting buffer circuit 53 via the level shifter 59, for example, the second transistor 55 is turned off and the third transistor 56 is turned on. VdH (that is, a low level with respect to the voltage V1) is given, and the driving transistor 51 is turned ON. Further, when a voltage V0 is applied to the inverting buffer circuit 53 via the level shifter 59, for example, the third transistor 56 is turned off, the second transistor 55 is turned on, and the driving transistor 51 is turned off. The back gate of the third transistor 56 may not be connected to the source of the third transistor 56, or may be individually wired and excluded from the control target.

ローサイドの反転バッファ回路54は、ローサイドの駆動用トランジスタ52をOFFにする「第2のトランジスタ57」とONにする「第3のトランジスタ58」を備える。第2のトランジスタ57は、例えばNチャンネルのMOSトランジスタである。第3のトランジスタ58は、例えばPチャンネルのMOSトランジスタである。すなわち、反転バッファ回路54は、極性が逆の2つのトランジスタを対にしている。そして、第1のトランジスタである駆動用トランジスタ52をONにするトランジスタに、駆動用トランジスタ52とは逆の極性を有する第3のトランジスタ58を割り当てる。 The low-side inverting buffer circuit 54 includes a "second transistor 57" that turns off the low-side drive transistor 52 and a "third transistor 58" that turns it on. The second transistor 57 is, for example, an N-channel MOS transistor. The third transistor 58 is, for example, a P-channel MOS transistor. That is, the inverting buffer circuit 54 pairs two transistors having opposite polarities. Then, a third transistor 58 having a polarity opposite to that of the driving transistor 52 is assigned to the transistor that turns on the driving transistor 52, which is the first transistor.

第2のトランジスタ57と第3のトランジスタ58は、互いのドレインを接続し、さらに駆動用トランジスタ52のゲートに接続している。第2のトランジスタ57のソースは、第2の電位に接続する。第2の電位は、電圧V0(この例では0V)である。第3のトランジスタ58のソースは、調整部に接続する。既述のとおり、調整部は、図6の回路ではマイクロプロセッサ43,D/Aコンバータ45及び増幅回路47によって構成しているが、図7の回路では、作図の便宜上、直流の「可変電圧源541」で表している。可変電圧源541により、反転バッファ回路54の電源電圧VdLを例えば0~15Vの範囲内で調整する。 The second transistor 57 and the third transistor 58 are connected to each other's drains and further connected to the gate of the driving transistor 52. The source of the second transistor 57 is connected to the second potential. The second potential is the voltage V0 (0V in this example). The source of the third transistor 58 is connected to the adjusting unit. As described above, the adjustment unit is composed of the microprocessor 43, the D / A converter 45, and the amplifier circuit 47 in the circuit of FIG. 6, but in the circuit of FIG. 7, a DC “variable voltage source” is used for convenience of drawing. It is represented by "541". The variable voltage source 541 adjusts the power supply voltage VdL of the inverting buffer circuit 54, for example, in the range of 0 to 15V.

反転バッファ回路54の入力、すなわち第2のトランジスタ57と第3のトランジスタ58のゲートの駆動は、レベルシフタ59を介して駆動波形データ入力を与えることによって行う。レベルシフタ59を介して反転バッファ回路54に例えば電圧V0を与えると、第2のトランジスタ57はOFF、第3のトランジスタ58がONとなり、駆動用トランジスタ52のゲート電圧VGLに反転バッファ回路54の電源電圧VdL(すなわち、電圧V0に対してハイレベル)が与えられて、駆動用トランジスタ52がONとなる。また、レベルシフタ59を介して反転バッファ回路54に例えば電圧V1を与えると、第3のトランジスタ58はOFF、第2のトランジスタ57がONとなり、駆動用トランジスタ52はOFFとなる。第3のトランジスタ58のバックゲートは、第3のトランジスタ58のソースと接続しなくてもよく、個別に配線して制御対象から外してもよい。 The input of the inverting buffer circuit 54, that is, the drive of the gates of the second transistor 57 and the third transistor 58 is performed by giving the drive waveform data input via the level shifter 59. When a voltage V0 is applied to the inverting buffer circuit 54 via the level shifter 59, for example, the second transistor 57 is turned off and the third transistor 58 is turned on. VdL (that is, a high level with respect to the voltage V0) is given, and the driving transistor 52 is turned ON. Further, when a voltage V1 is applied to the inverting buffer circuit 54 via the level shifter 59, for example, the third transistor 58 is turned off, the second transistor 57 is turned on, and the driving transistor 52 is turned off. The back gate of the third transistor 58 may not be connected to the source of the third transistor 58, or may be individually wired and excluded from the control target.

続いて、図8を参照しながら、回路の動作とアクチュエーター3に与える駆動波形について説明する。上述のように、ハイサイドの駆動用トランジスタ51は、ゲート電圧VGHにローレベルを与えるとON動作する。ローサイドの駆動用トランジスタ52は、ゲート電圧VGLにハイレベルを与えるとON動作する。よって、ゲート電圧VGLとゲート電圧VGHの両方にローレベルを与えると、出力電圧はハイレベルとなり、アクチュエーター3を充電する。アクチュエーター3を充電すると、圧力室26が拡張してインクを室内に引き込む(図4の充電参照)。続いて、ゲート電圧VGLとゲート電圧VGHの両方にハイレベルを与えると、出力電圧はローレベルとなり、アクチュエーター3を放電する。アクチュエーター3を放電すると、圧力室26が元の状態に復帰して室内のインク圧が高くなり、ノズル23からインクを吐出する(図4の放電参照)。 Subsequently, the operation of the circuit and the drive waveform given to the actuator 3 will be described with reference to FIG. As described above, the high-side drive transistor 51 operates ON when a low level is applied to the gate voltage VGH. The low-side drive transistor 52 operates ON when a high level is applied to the gate voltage VGL. Therefore, when a low level is applied to both the gate voltage VGL and the gate voltage VGH, the output voltage becomes a high level and the actuator 3 is charged. When the actuator 3 is charged, the pressure chamber 26 expands to draw ink into the room (see charging in FIG. 4). Subsequently, when a high level is applied to both the gate voltage VGL and the gate voltage VGH, the output voltage becomes a low level and the actuator 3 is discharged. When the actuator 3 is discharged, the pressure chamber 26 returns to the original state, the ink pressure in the chamber increases, and the ink is discharged from the nozzle 23 (see the discharge in FIG. 4).

ここで、ハイサイドの可変電圧源(すなわち調整部)531を制御して電源電圧VdHを絞ると、ハイサイドの駆動用トランジスタ51のゲート電圧VGHの振幅が小さくなり、駆動用トランジスタ51の出力電流を制限できる。同様に、ローサイドの可変電圧源(すなわち調整部)541を制御して電源電圧VdLを絞ると、ローサイドの駆動用トランジスタ52のゲート電圧VGLの振幅が小さくなり、駆動用トランジスタ52の出力電流を制限できる。その結果、アクチュエーター3を電圧V1まで充電するための要する時間、またはアクチュエーター3を電圧V0まで放電するための要する時間が長くなり、同図に示すように、例えば電源電圧VdH,VdLを絞らない場合(破線で示す)と比較して、駆動波形OUTの立ち上がり・立下りを緩くすることができる。すなわち、駆動波形の立ち上がり・立下りを可変に調整することができる。駆動波形の立ち上がり・立下り時間を絞ると、アクチュエーター3の収縮動作、復帰動作はその分ゆっくりになるので、電源電圧VdH,VdLを調節することによってインクの吐出速度が変化する。 Here, when the high-side variable voltage source (that is, the adjusting unit) 531 is controlled to throttle the power supply voltage VdH, the amplitude of the gate voltage VGH of the high-side driving transistor 51 becomes smaller, and the output current of the driving transistor 51 becomes smaller. Can be restricted. Similarly, when the low-side variable voltage source (that is, the adjusting unit) 541 is controlled to throttle the power supply voltage VdL, the amplitude of the gate voltage VGL of the low-side driving transistor 52 becomes small, and the output current of the driving transistor 52 is limited. can. As a result, the time required to charge the actuator 3 to the voltage V1 or the time required to discharge the actuator 3 to the voltage V0 becomes long, and as shown in the figure, for example, when the power supply voltages VdH and VdL are not throttled. Compared with (indicated by the broken line), the rising and falling edges of the drive waveform OUT can be relaxed. That is, the rising and falling edges of the drive waveform can be variably adjusted. When the rise / fall time of the drive waveform is narrowed, the contraction operation and the return operation of the actuator 3 become slower by that amount, so that the ink ejection speed changes by adjusting the power supply voltages VdH and VdL.

可変電圧源531,541による電源VdH,VdLの電圧を、例えば3段階で調整出来るようにすれば、駆動波形の立ち上がり・立下りの勾配を3段階に制御することができる。勿論、可変電圧源531,541による電源VdH,VdLの電圧の調整は、3段階でなくともよい。さらに、ハイサイドとローサイドの両方に反転バッファ回路53,54と可変電圧源531,541を設けているので、駆動波形の立ち上がり・立下りを各々独立して調整することが可能である。 If the voltages of the power supplies VdH and VdL by the variable voltage sources 531,541 can be adjusted in, for example, three steps, the gradient of the rising and falling edges of the drive waveform can be controlled in three steps. Of course, the adjustment of the voltages of the power supplies VdH and VdL by the variable voltage sources 531,541 does not have to be in three steps. Further, since the inverting buffer circuits 53, 54 and the variable voltage sources 531, 541 are provided on both the high side and the low side, it is possible to independently adjust the rising and falling edges of the drive waveform.

仮に反転バッファ回路53,54と可変電圧源531,541を有しない場合、圧力室26の拡張・復帰時間は、駆動用トランジスタ51,52の特性とアクチュエーター3の圧電部材31の静電容量によって固定的に定まり、可変に調整することはできない。これに対し、反転バッファ回路53,54と可変電圧源531,541を設けて駆動波形の立ち上がり・立下りを調節可能な構成とすれば、駆動用トランジスタ51,52の出力電流に電流制限を与えることができる。その結果、圧力室26の拡張・復帰の際の電圧波形の傾き(遷移時間)を調整することが可能となり、インクジェットヘッド100のインクの吐出特性を良好にすることができる。 If the inverting buffer circuits 53, 54 and the variable voltage sources 531, 541 are not provided, the expansion / recovery time of the pressure chamber 26 is fixed by the characteristics of the driving transistors 51, 52 and the capacitance of the piezoelectric member 31 of the actuator 3. It is fixed and cannot be adjusted variably. On the other hand, if the inverting buffer circuits 53, 54 and the variable voltage sources 531, 541 are provided so that the rising and falling edges of the drive waveform can be adjusted, the output current of the drive transistors 51, 52 is limited. be able to. As a result, the slope (transition time) of the voltage waveform at the time of expansion / recovery of the pressure chamber 26 can be adjusted, and the ink ejection characteristics of the inkjet head 100 can be improved.

説明を図6のインクジェットヘッド駆動回路4に戻すと、検出部42は、極性が異なる2つの検出用トランジスタ61,62を備える。一方の検出用トランジスタ61は、ダイオード接続したPチャンネルのトランジスタである。このPチャンネルの検出用トランジスタ61は、Pチャンネルのトランジスタの順電圧測定用である。すなわち、検出対象は、同じくPチャンネルのトランジスタであるハイサイドの駆動用トランジスタ51である。検出用トランジスタ61と駆動用トランジスタ51の一群は、共通の半導体基板上に形成する。このとき、トランジスタ同士の距離を近づけて半導体基板上に集合配置することが望ましい。さらに、検出用トランジスタ61は、検出対象の駆動用トランジスタ51との特性比を予め把握しておくのが好ましい。特性比は、例えばトランジスタのサイズ比である。トランジスタのサイズ比は、例えばチャネル幅とチャネル長の比の比によって特定する。 Returning the description to the inkjet head drive circuit 4 of FIG. 6, the detection unit 42 includes two detection transistors 61 and 62 having different polarities. One detection transistor 61 is a diode-connected P-channel transistor. The P channel detection transistor 61 is for measuring the forward voltage of the P channel transistor. That is, the detection target is the high-side drive transistor 51, which is also a P-channel transistor. The group of the detection transistor 61 and the drive transistor 51 is formed on a common semiconductor substrate. At this time, it is desirable to make the transistors close to each other and arrange them collectively on the semiconductor substrate. Further, it is preferable to grasp the characteristic ratio of the detection transistor 61 with the drive transistor 51 to be detected in advance. The characteristic ratio is, for example, the size ratio of a transistor. The size ratio of the transistor is specified by, for example, the ratio of the ratio of the channel width to the channel length.

もう一方の検出用トランジスタ62は、ダイオード接続したNチャンネルのトランジスタである。このNチャンネルの検出用トランジスタ62は、Nチャンネルのトランジスタの順電圧測定用である。すなわち、検出対象は、同じくNチャンネルのトランジスタであるローサイドの駆動用トランジスタ52である。検出用トランジスタ62と駆動用トランジスタ52の一群は、共通の半導体基板上に形成する。このとき、トランジスタ同士の距離を近づけて半導体基板上に集合配置することが望ましい。さらに、検出用トランジスタ62は、検出対象の駆動用トランジスタ62との特性比を予め把握しておくのが好ましい。特性比は、例えばトランジスタのサイズ比である。トランジスタのサイズ比は、例えばチャネル幅とチャネル長の比の比によって特定する。 The other detection transistor 62 is an N-channel transistor connected by a diode. The N-channel detection transistor 62 is for measuring the forward voltage of the N-channel transistor. That is, the detection target is the low-side drive transistor 52, which is also an N-channel transistor. The group of the detection transistor 62 and the drive transistor 52 is formed on a common semiconductor substrate. At this time, it is desirable to make the transistors close to each other and arrange them collectively on the semiconductor substrate. Further, it is preferable that the detection transistor 62 has a characteristic ratio with that of the drive transistor 62 to be detected in advance. The characteristic ratio is, for example, the size ratio of a transistor. The size ratio of the transistor is specified by, for example, the ratio of the ratio of the channel width to the channel length.

並列に接続した3つの抵抗63,64,65、及び2つのトランジスタ66,67は、直列に接続した検出用トランジスタ61,62に流す順電流を調節する電流切替回路である。具体的には、2つのトランジスタ66,67のONとOFFの組み合わせによって、抵抗63を通じてのみ電流を流す、抵抗63と抵抗64を通じて電流を流す、抵抗63と抵抗65を通じて電流を流す、抵抗63~65の全部を通じて電流を流す、の4つのパターンで検出用トランジスタ61,62に順電流を流すことができる。マイクロプロセッサ43は、電流切替回路を制御して所定の順電流を流したときの検出用トランジスタ61の順電圧を、差動増幅回路71を介して測定する。同様に、マイクロプロセッサ43は、電流切替回路を制御して所定の順電流を流したときの検出用トランジスタ62の順電圧を、差動増幅器回路72を介して測定する。 The three resistors 63, 64, 65 and the two transistors 66, 67 connected in parallel are current switching circuits that adjust the forward current flowing through the detection transistors 61, 62 connected in series. Specifically, by combining ON and OFF of the two transistors 66 and 67, a current flows only through the resistance 63, a current flows through the resistance 63 and the resistance 64, a current flows through the resistance 63 and the resistance 65, and the resistance 63 to Forward current can be passed through the detection transistors 61 and 62 in four patterns of passing current through all of 65. The microprocessor 43 controls the current switching circuit to measure the forward voltage of the detection transistor 61 when a predetermined forward current is passed through the differential amplifier circuit 71. Similarly, the microprocessor 43 controls the current switching circuit to measure the forward voltage of the detection transistor 62 when a predetermined forward current is passed through the differential amplifier circuit 72.

マイクロプロセッサ43は、出力ポートDO1,DO2からの出力値を制御する(DO;digital output)。マイクロプロセッサ43は、出力ポートDO1,DO2からの出力値を決め、インバータ74,75を介してトランジスタ66,67をON/OFF制御し、検出用トランジスタ61,62に流す所定の電流を決める。さらにマイクロプロセッサ43は、差動増幅回路73を介して抵抗63~65に生じる電圧降下を計測し、検出用トランジスタ61,62に流れる電流値を算出する。なお、電圧V1及び電圧V0が安定している場合は、差動増幅回路73を省略してもよい。 The microprocessor 43 controls the output values from the output ports DO1 and DO2 (DO; digital output). The microprocessor 43 determines the output value from the output ports DO1 and DO2, controls ON / OFF of the transistors 66 and 67 via the inverters 74 and 75, and determines a predetermined current to be passed through the detection transistors 61 and 62. Further, the microprocessor 43 measures the voltage drop generated in the resistors 63 to 65 via the differential amplifier circuit 73, and calculates the current value flowing through the detection transistors 61 and 62. If the voltage V1 and the voltage V0 are stable, the differential amplifier circuit 73 may be omitted.

マイクロプロセッサ43は、例えばメモリ等に格納したプログラムを実行して、ハイサイドの反転バッファ回路53の電源電圧VdHを決める。そして、マイクロプロセッサ43は、D/Aコンバータ45及び増幅回路46を介して、ハイサイドの反転バッファ回路53に電源電圧VdHを与える。さらにマイクロプロセッサ43は、ハイサイドの反転バッファ回路53の電源電圧VdHを、差動増幅回路77でモニタする。また、マイクロプロセッサ43は、同様にプログラムを実行して、ローサイドの反転バッファ回路54の電源電圧VdLを決める。そして、マイクロプロセッサ43は、D/Aコンバータ45及び増幅回路47を介して、ローサイドの反転バッファ回路54に電源電圧VdLを与える。さらにマイクロプロセッサ43は、ローサイドの反転バッファ回路54の電源電圧VdLを、差動増幅回路76でモニタする。なお、増幅回路46,47は、駆動回路基板41に内蔵してもよい。 The microprocessor 43 executes, for example, a program stored in a memory or the like to determine the power supply voltage VdH of the high-side inverting buffer circuit 53. Then, the microprocessor 43 applies the power supply voltage VdH to the high-side inverting buffer circuit 53 via the D / A converter 45 and the amplifier circuit 46. Further, the microprocessor 43 monitors the power supply voltage VdH of the high-side inverting buffer circuit 53 with the differential amplifier circuit 77. Further, the microprocessor 43 executes the program in the same manner to determine the power supply voltage VdL of the low-side inverting buffer circuit 54. Then, the microprocessor 43 applies the power supply voltage VdL to the low-side inverting buffer circuit 54 via the D / A converter 45 and the amplifier circuit 47. Further, the microprocessor 43 monitors the power supply voltage VdL of the low-side inverting buffer circuit 54 by the differential amplifier circuit 76. The amplifier circuits 46 and 47 may be built in the drive circuit board 41.

このように、反転バッファ回路53,54を介して駆動用トランジスタ51,52と検出用トランジスタ61,62とで構成したインクジェットヘッド駆動回路4は、次のように動作する。マイクロプロセッサ43は、まずトランジスタ66,67のON/OFF制御のために出力ポートDO1,DO2からの出力値を所定の値に決めて、ダイオード接続した検出用トランジスタ61,62に流す設定電流を決める。検出用トランジスタ61,62は、検出対象の駆動用トランジスタ51,52と夫々同じプロセスで同じ半導体基板上に形成しているので、その設定電流は、検出用トランジスタ61,62と駆動用トランジスタ51,52の夫々のサイズ比に従って動作が相似となるような電流とする。検出用トランジスタ61,62と駆動用トランジスタ51,52は、同じプロセスで同じ半導体基板上に形成しているので、半導体ウエハ間のばらつきがあっても、温度が変化しても、相似の関係は維持されるからである。なお、本実施形態のインクジェットヘッド駆動回路4は、検出部42と調整部とが独立しており、その間にA/Dコンバータ44、D/Aコンバータ45及びマイクロプロセッサ43が介在しているが、回路の動作はカレントミラー回路と同様であり、カレントミラー回路の変形と見ることができる。この回路の構成は、マイクロプロセッサ43を介在するのでハードウエアだけで構成する通常のカレントミラー回路と比べて微調整が可能という利点がある。 In this way, the inkjet head drive circuit 4 composed of the drive transistors 51 and 52 and the detection transistors 61 and 62 via the inverting buffer circuits 53 and 54 operates as follows. The microprocessor 43 first determines the output values from the output ports DO1 and DO2 to predetermined values for ON / OFF control of the transistors 66 and 67, and determines the set current to be passed through the detection transistors 61 and 62 connected to the diode. .. Since the detection transistors 61 and 62 are formed on the same semiconductor substrate by the same process as the drive transistors 51 and 52 to be detected, the set currents are the detection transistors 61 and 62 and the drive transistors 51, respectively. The current is set so that the operations are similar according to the size ratio of each of 52. Since the detection transistors 61 and 62 and the drive transistors 51 and 52 are formed on the same semiconductor substrate by the same process, there is a similar relationship even if there are variations between the semiconductor wafers or the temperature changes. Because it is maintained. In the inkjet head drive circuit 4 of the present embodiment, the detection unit 42 and the adjustment unit are independent, and the A / D converter 44, the D / A converter 45, and the microprocessor 43 are interposed between them. The operation of the circuit is similar to that of the current mirror circuit, and can be seen as a modification of the current mirror circuit. Since the configuration of this circuit intervenes the microprocessor 43, there is an advantage that fine adjustment is possible as compared with a normal current mirror circuit configured only by hardware.

一例として、駆動用トランジスタ51のトランジスタサイズに対し、検出用トランジスタ61のチャネル幅が1/5倍でチャネル長が2倍であれば、検出用トランジスタ61には駆動用トランジスタ51の動作電流の1/10倍の大きさの電流を設定電流とする。 As an example, if the channel width of the detection transistor 61 is 1/5 times and the channel length is twice the transistor size of the drive transistor 51, the detection transistor 61 has 1 of the operating current of the drive transistor 51. The set current is a current that is / 10 times larger.

そのときの検出用トランジスタ61の電圧降下、すなわち順方向電圧を、差動増幅器71とA/Dコンバータ44を介してマイクロプロセッサ43に取り込む。取り込んだ電圧は、駆動用トランジスタ51のゲートに与えるべき電圧のはずであるから、マイクロプロセッサ43は、D/Aコンバータ45と増幅器46を介して、その電圧を反転バッファ回路53の電源電圧VdHに与える。既述のように、レベルシフタ59を介して反転バッファ回路53の入力にハイレベルを与えると駆動用トランジスタ51はONとなり、与えた電源電圧VdHはそのまま駆動用トランジスタ51のゲートに与えられる。よって、駆動用トランジスタ51がONしてアクチュエーター3を充電するとき、駆動用トランジスタ51の出力電流が設定電流に対応する電流となるように制限がかかる。その結果、圧力室26の拡張に要する時間を、所望の時間に調整することができる。 The voltage drop of the detection transistor 61 at that time, that is, the forward voltage is taken into the microprocessor 43 via the differential amplifier 71 and the A / D converter 44. Since the captured voltage should be the voltage to be applied to the gate of the drive transistor 51, the microprocessor 43 transfers the voltage to the power supply voltage VdH of the inverting buffer circuit 53 via the D / A converter 45 and the amplifier 46. give. As described above, when a high level is applied to the input of the inverting buffer circuit 53 via the level shifter 59, the drive transistor 51 is turned on, and the applied power supply voltage VdH is directly applied to the gate of the drive transistor 51. Therefore, when the drive transistor 51 is turned on to charge the actuator 3, the output current of the drive transistor 51 is limited to be a current corresponding to the set current. As a result, the time required for expansion of the pressure chamber 26 can be adjusted to a desired time.

ローサイドについてもハイサイドと同様の一連の動作にて、駆動用トランジスタ52がONしてアクチュエーター3を放電するとき、駆動用トランジスタ52の出力電流が設定電流に対応する電流となるように制限がかかる。その結果、圧力室26が元の状態に復帰に要する時間を、所望の時間に調整することができる。なお、図6の回路では、マイクロプロセッサ43を介して反転バッファ回路53,54の電源電圧VdH,VdLを制御したが、これに限らない。例えば、マイクロプロセッサ43を介さずに直接に或いはボルテージフォロワを介してハードウエアで、検出用トランジスタ61,62の順方向電圧を、夫々反転バッファ回路53,54の電源電圧VdH,VdLとしてもよい。 For the low side as well, in the same series of operations as for the high side, when the drive transistor 52 is turned on and the actuator 3 is discharged, the output current of the drive transistor 52 is limited to be the current corresponding to the set current. .. As a result, the time required for the pressure chamber 26 to return to the original state can be adjusted to a desired time. In the circuit of FIG. 6, the power supply voltages VdH and VdL of the inverting buffer circuits 53 and 54 are controlled via the microprocessor 43, but the present invention is not limited to this. For example, the forward voltage of the detection transistors 61 and 62 may be the power supply voltages VdH and VdL of the inverting buffer circuits 53 and 54, respectively, by hardware without going through the microprocessor 43 or via the voltage follower.

(第2実施形態)
続いて、図9を参照しながら、第2実施形態のインクジェットヘッド駆動回路8について説明する。上述の第1実施形態のインクジェットヘッド駆動回路4は、反転バッファ回路53,54の電源電圧VdH,VdLを調整して駆動用トランジスタの出力電流に制限をかける構成としたが、第2実施形態のインクジェットヘッド駆動回路8は、駆動用トランジスタを複数のサブトランジスタに分割して出力電流に制限をかける構成である。なお、第1実施形態と同じ構成については、同じ符号を付すことで詳しい説明を省略する。
(Second Embodiment)
Subsequently, the inkjet head drive circuit 8 of the second embodiment will be described with reference to FIG. 9. The inkjet head drive circuit 4 of the first embodiment described above has a configuration in which the power supply voltages VdH and VdL of the inverting buffer circuits 53 and 54 are adjusted to limit the output current of the drive transistor. The inkjet head drive circuit 8 has a configuration in which the drive transistor is divided into a plurality of sub-transistors to limit the output current. The same configuration as that of the first embodiment is designated by the same reference numerals, and detailed description thereof will be omitted.

図9に示すように、インクジェットヘッド駆動回路8は、ハイサイドの駆動用トランジスタを、極性は同じでサイズが互いに異なる第1のサブトランジスタ81と第2のサブトランジスタ82とに分割している。第1のサブトランジスタ81と第2のサブトランジスタ82は、例えばPチャンネルのMOSトランジスタである。第1のサブトランジスタ81は、第2のサブトランジスタ82との比較において例えばチャネル幅が短いトランジスタを用いる。第1のサブトランジスタ81と第2のサブトランジスタ82のゲートの駆動は、NAND回路83を介して制御する。すなわち、インクを吐出するチャネルに与える駆動波形データ入力の値と、マイクロプロセッサ43が制御する出力ポートDO5,DO6からの出力値の組み合わせによって、ハイサイドの第1のサブトランジスタ81と第2のサブトランジスタ82のONとOFFを制御する As shown in FIG. 9, the inkjet head drive circuit 8 divides the high-side drive transistor into a first subtransistor 81 and a second subtransistor 82 having the same polarity but different sizes. The first subtransistor 81 and the second subtransistor 82 are, for example, P-channel MOS transistors. As the first subtransistor 81, for example, a transistor having a shorter channel width is used in comparison with the second subtransistor 82. The drive of the gates of the first subtransistor 81 and the second subtransistor 82 is controlled via the NAND circuit 83. That is, the first subtransistor 81 and the second sub of the high side are determined by the combination of the value of the drive waveform data input given to the channel for ejecting ink and the output value from the output ports DO5 and DO6 controlled by the microprocessor 43. Controls ON and OFF of transistor 82

同様に、ローサイドの駆動用トランジスタを、極性は同じでサイズが互いに異なる第1のサブトランジスタ84と第2のサブトランジスタ85とに分割している。第1のサブトランジスタ84と第2のサブトランジスタ85は、例えばNチャンネルのMOSトランジスタである。第1のサブトランジスタ84は、第2のサブトランジスタ85との比較において例えばチャネル幅の短いトランジスタを用いる。第1のサブトランジスタ84と第2のサブトランジスタ85のゲートの駆動は、AND回路86とNOT回路87を介して制御する。すなわち、インクを吐出するチャネルに与える駆動波形データ入力の値と、マイクロプロセッサ43が制御する出力ポートDO3,DO4からの出力値の組み合わせによって、ローサイドの第1のサブトランジスタ84と第2のサブトランジスタ85のONとOFFを制御する。 Similarly, the low-side drive transistor is divided into a first subtransistor 84 and a second subtransistor 85 having the same polarity but different sizes. The first subtransistor 84 and the second subtransistor 85 are, for example, N-channel MOS transistors. As the first subtransistor 84, for example, a transistor having a shorter channel width is used in comparison with the second subtransistor 85. The drive of the gates of the first subtransistor 84 and the second subtransistor 85 is controlled via the AND circuit 86 and the NOT circuit 87. That is, depending on the combination of the value of the drive waveform data input given to the channel for ejecting ink and the output value from the output ports DO3 and DO4 controlled by the microprocessor 43, the low-side first subtransistor 84 and the second subtransistor It controls ON and OFF of 85.

一例として、ハイサイド及びローサイド共に、第1のサブトランジスタ81,84と第2のサブトランジスタ82,85のチャネル幅の比を例えば1:2にする。この場合、図10に示すように、第1のサブトランジスタ81,84と第2のサブトランジスタ82,85のどれとどれを駆動するかによって、ハイサイド及びローサイド共に、r,r/2,r/3の3種類でON抵抗の切り替えを実現できる。チャネル幅の比は、ハイサイドとローサイドで必ずしも同じでなくともよい。 As an example, the ratio of the channel widths of the first subtransistors 81,84 and the second subtransistors 82,85 is set to, for example, 1: 2 on both the high side and the low side. In this case, as shown in FIG. 10, depending on which of the first subtransistors 81, 84 and the second subtransistors 82, 85 is driven, both the high side and the low side are r, r / 2, r. Switching of ON resistance can be realized with 3 types of / 3. The channel width ratio does not necessarily have to be the same on the high side and low side.

第1及び第2のサブトランジスタ81,82,84,85と検出部42とで構成したインクジェットヘッド駆動回路8は、次のように動作する。マイクロプロセッサ43は、第1実施形態と同様に、まず出力ポートDO1,DO2からの出力を所定の値に決めて、ダイオード接続した検出用トランジスタ61,62に流す設定電流を決める。マイクロプロセッサ43は、そのときの検出用トランジスタ61の電圧降下、すなわち順方向電圧を、差動増幅器71とA/Dコンバータ44を介して取り込み、検出用トランジスタ62の電圧降下、すなわち順方向電圧を、差動増幅器72とA/Dコンバータ44を介して取り込む。 The inkjet head drive circuit 8 composed of the first and second subtransistors 81, 82, 84, 85 and the detection unit 42 operates as follows. Similar to the first embodiment, the microprocessor 43 first determines the output from the output ports DO1 and DO2 to a predetermined value, and determines the set current to be passed through the detection transistors 61 and 62 connected to the diode. The microprocessor 43 takes in the voltage drop of the detection transistor 61 at that time, that is, the forward voltage, via the differential amplifier 71 and the A / D converter 44, and takes in the voltage drop of the detection transistor 62, that is, the forward voltage. , Taken in via the differential amplifier 72 and the A / D converter 44.

マイクロプロセッサ43は、取り込んだ検出用トランジスタ61の順方向電圧に応じて、並列接続した第1のサブトランジスタ81と第2のトランジスタ82のいずれを駆動するかを決める。また、マイクロプロセッサ43は、取り込んだ検出用トランジスタ62の順方向電圧に応じて、並列接続した第1のサブトランジスタ84と第2のトランジスタ85のいずれを駆動するかを決める。そしてマイクロプロセッサは、出力ポートDO3~DO6からの出力を所定の値に決めて、NAND回路83とNOT回路87に与える。一方、インクを吐出するチャネルのNAND回路83とAND回路86には、所定の値の駆動波形データ入力を与え、出力ポートDO3~DO6からの出力との組み合わせにより、第1のサブトランジスタ81(84)のみ、第2のトランジスタ82(85)のみ、第1のサブトランジスタ81(84)と第2のトランジスタ82(85)の両方、のいずれかで駆動させることができる。これにより、サブトランジスタの出力電流を調節して、駆動波形の立ち上がり、立下り時間を調節する。その結果、圧力室26の拡張・復帰に掛かる時間を調整し、良好な吐出特性を得ることができる。 The microprocessor 43 determines whether to drive the first sub-transistor 81 or the second transistor 82 connected in parallel according to the forward voltage of the captured detection transistor 61. Further, the microprocessor 43 determines whether to drive the first sub-transistor 84 or the second transistor 85 connected in parallel according to the forward voltage of the captured detection transistor 62. Then, the microprocessor determines the output from the output ports DO3 to DO6 to a predetermined value and gives the output to the NAND circuit 83 and the NOT circuit 87. On the other hand, a drive waveform data input of a predetermined value is given to the NAND circuit 83 and the AND circuit 86 of the channel for ejecting ink, and the first subtransistor 81 (84) is combined with the output from the output ports DO3 to DO6. ) Only, only the second transistor 82 (85) can be driven by either the first subtransistor 81 (84) and the second transistor 82 (85). As a result, the output current of the subtransistor is adjusted to adjust the rising and falling times of the drive waveform. As a result, the time required for expansion / restoration of the pressure chamber 26 can be adjusted, and good discharge characteristics can be obtained.

(第3実施形態)
続いて、図11~図13を参照しながら、第3実施形態のインクジェットヘッド駆動回路9について説明する。一方、第3実施形態のインクジェットヘッド駆動回路9は、多出力駆動回路内にある複数の駆動用トランジスタ51,52をグループ分けし、複数段のカレントミラー回路を構成する。以下、回路の構成を詳しく説明するが、第1実施形態と同じ構成については、同じ符号を付すことで詳しい説明を省略する。また、図11~図13は、検出部42を図示していないが、第1実施形態と同様に検出部42と組み合わせた構成としてもよい。
(Third Embodiment)
Subsequently, the inkjet head drive circuit 9 of the third embodiment will be described with reference to FIGS. 11 to 13. On the other hand, in the inkjet head drive circuit 9 of the third embodiment, a plurality of drive transistors 51 and 52 in the multi-output drive circuit are grouped to form a plurality of stages of current mirror circuits. Hereinafter, the configuration of the circuit will be described in detail, but the same configuration as that of the first embodiment will be described in detail by adding the same reference numerals. Further, although FIGS. 11 to 13 do not show the detection unit 42, the detection unit 42 may be combined with the detection unit 42 as in the first embodiment.

マルチノズルのインクジェットヘッド100を駆動する多出力駆動回路は、共通の半導体基板上に製作すると、ノズル23の配列方向に沿って細長い半導体集積回路となりがちである。細長い形状の半導体基板は、その長手方向の不純物の分布などの影響を受け易い。また、長手方向の温度の差異に起因するトランジスタ特性の変化の影響も受け易い。よって、カレントミラー回路を構成するにあたり、制御対象となるトランジスタとその対となるダイオード接続したトランジスタの特性が互いに揃っていなければ、精度よく電流を設定することができない。 When the multi-output drive circuit for driving the multi-nozzle inkjet head 100 is manufactured on a common semiconductor substrate, it tends to be an elongated semiconductor integrated circuit along the arrangement direction of the nozzles 23. A semiconductor substrate having an elongated shape is easily affected by the distribution of impurities in the longitudinal direction thereof. It is also susceptible to changes in transistor characteristics due to differences in temperature in the longitudinal direction. Therefore, when constructing the current mirror circuit, the current cannot be set accurately unless the characteristics of the transistor to be controlled and the transistor connected to the diode of the control target are the same.

そこで本実施形態では、多出力駆動回路を複数のグループに分けて、第1~第3の複数段のカレントミラー回路を構成する。複数のグループに分けた多出力駆動回路と第1~第3のカレントミラー回路は、例えば図11に模式的に示すように、半導体基板90上に配置する。 Therefore, in the present embodiment, the multi-output drive circuit is divided into a plurality of groups to form a first to third multi-stage current mirror circuit. The multi-output drive circuit and the first to third current mirror circuits divided into a plurality of groups are arranged on the semiconductor substrate 90, for example, as schematically shown in FIG.

インクジェットヘッド駆動回路9における多出力駆動回路の部分は、図12に示すように、複数のチャネルを、複数のグループにグループ分けしている。例えばチャネルの数が1000個の場合、長手方向に沿って250個毎の4つのグループに分ける。勿論、グループ数は増減してよい。そして、第1のダイオードの一例である検出用トランジスタ91,92として、ダイオード接続したトランジスタをグループ内に夫々設ける。駆動用トランジスタ51,52と対になる検出用トランジスタ91,92は、反転バッファ回路53,54を介して第1のカレントミラー回路を夫々形成する。図示は省略しているが、他のグループも同様にする。 As shown in FIG. 12, the portion of the multi-output drive circuit in the inkjet head drive circuit 9 groups a plurality of channels into a plurality of groups. For example, if the number of channels is 1000, divide them into 4 groups of 250 along the longitudinal direction. Of course, the number of groups may increase or decrease. Then, as the detection transistors 91 and 92, which are an example of the first diode, diode-connected transistors are provided in the group, respectively. The detection transistors 91 and 92 paired with the drive transistors 51 and 52 form a first current mirror circuit, respectively, via the inverting buffer circuits 53 and 54. Although not shown, the same applies to other groups.

ハイサイドの検出用トランジスタ91は、反転バッファ回路53を介してハイサイドの駆動用トランジスタ51と第1のカレントミラー回路を構成する。検出用トランジスタ91は、対になる駆動用トランジスタ51と同じPチャンネルのトランジスタである。検出用トランジスタ91と駆動用トランジスタ51は、サイズが同じトランジスタであることが好ましい。但し、サイズが異なっていても、サイズ比を把握した相似の関係であればよい。ローサイドの検出用トランジスタ92は、反転バッファ回路54を介してローサイドの駆動用トランジスタ52と第1のカレントミラー回路を構成する。検出用トランジスタ92は、対になる駆動用トランジスタ52と同じNチャンネルのトランジスタである。検出用トランジスタ92と駆動用トランジスタ52は、サイズが同じトランジスタであることが好ましい。但し、サイズが異なっていても、サイズ比を把握した相似の関係であればよい。
ひとつのハイサイドの検出用トランジスタ91に接続する反転バッファ回路53とその先の駆動用トランジスタ51の数が多い場合、ハイサイドの検出用トランジスタ91の出力電圧を安定化させるためにハイサイドの検出用トランジスタ91と複数の反転バッファ回路53の間にボルテージフォロア回路などによるバッファを設けてもよい。同様に、ひとつのローサイドの検出用トランジスタ92に接続する反転バッファ回路54とその先の駆動用トランジスタ52の数が多い場合、ローサイドの検出用トランジスタ92の出力電圧を安定化させるためにローサイドの検出用トランジスタ92と反転バッファ回路54の間にボルテージフォロア回路などによるバッファを設けてもよい。
The high-side detection transistor 91 constitutes a high-side drive transistor 51 and a first current mirror circuit via an inverting buffer circuit 53. The detection transistor 91 is a transistor having the same P channel as the paired drive transistor 51. The detection transistor 91 and the drive transistor 51 are preferably transistors having the same size. However, even if the sizes are different, the relationship may be similar as long as the size ratio is grasped. The low-side detection transistor 92 constitutes a low-side drive transistor 52 and a first current mirror circuit via an inverting buffer circuit 54. The detection transistor 92 is a transistor having the same N channel as the paired drive transistor 52. The detection transistor 92 and the drive transistor 52 are preferably transistors having the same size. However, even if the sizes are different, the relationship may be similar as long as the size ratio is grasped.
When the number of inverting buffer circuits 53 connected to one high-side detection transistor 91 and the drive transistor 51 beyond it is large, high-side detection is performed to stabilize the output voltage of the high-side detection transistor 91. A buffer by a voltage follower circuit or the like may be provided between the transistor 91 and the plurality of inverting buffer circuits 53. Similarly, when the number of the inverting buffer circuit 54 connected to one low-side detection transistor 92 and the drive transistor 52 beyond it is large, the low-side detection is performed to stabilize the output voltage of the low-side detection transistor 92. A buffer by a voltage follower circuit or the like may be provided between the transistor 92 and the inverting buffer circuit 54.

検出用トランジスタ91,92は、対になる駆動用トランジスタ51,52の一群と距離を近づけて夫々配置する。すなわち、検出用トランジスタ91,92による第1のカレントミラー回路を、各グループの駆動用トランジスタ51,52の近傍に夫々配置する。これにより、各グループ内において、検出用トランジスタ91,92と駆動用トランジスタ51,52のトランジスタ特性を夫々揃えることができる。 The detection transistors 91 and 92 are arranged close to a group of paired drive transistors 51 and 52, respectively. That is, the first current mirror circuit by the detection transistors 91 and 92 is arranged in the vicinity of the drive transistors 51 and 52 of each group, respectively. As a result, the transistor characteristics of the detection transistors 91 and 92 and the drive transistors 51 and 52 can be made uniform in each group.

各グループの第1のカレントミラー回路に夫々流す第1のリファレンス電流は、図13に示す第2のカレントミラー回路によって生成する。第2のカレントミラー回路が制御対象とするハイサイド出力回路制御用のトランジスタ93は、第1のカレントミラー回路のハイサイドの検出用トランジスタ91と電気的に接続する。並列に接続した複数のトランジスタ93は、極性及びサイズが同じトランジスタで揃える。同じく制御対象とするローサイド出力回路制御用のトランジスタ94は、第1のカレントミラー回路のローサイドの検出用トランジスタ92と電気的に接続する。並列に接続した複数のトランジスタ94は、極性及びサイズが同じトランジスタで揃える。 The first reference current to be passed through the first current mirror circuit of each group is generated by the second current mirror circuit shown in FIG. The high-side output circuit control transistor 93 controlled by the second current mirror circuit is electrically connected to the high-side detection transistor 91 of the first current mirror circuit. A plurality of transistors 93 connected in parallel are aligned with transistors having the same polarity and size. The low-side output circuit control transistor 94, which is also controlled, is electrically connected to the low-side detection transistor 92 of the first current mirror circuit. A plurality of transistors 94 connected in parallel are aligned with transistors having the same polarity and size.

第2のカレントミラー回路は、第2のダイオードの一例である出力回路制御用のトランジスタ95,96として、ダイオード接続したトランジスタを設ける。すなわち、制御対象のトランジスタ93,94のゲート電圧を、対になるトランジスタ95,96によって夫々制御する。ハイサイド出力回路制御用のトランジスタ95は、対になるハイサイド出力回路制御用のトランジスタ93と第2のカレントミラー回路を形成する。トランジスタ95は、トランジスタ93と同じNチャンネルのトランジスタである。トランジスタ95とトランジスタ93は、サイズが同じトランジスタであることが好ましい。但し、サイズが異なっていても、サイズ比を把握した相似の関係であればよい。ローサイド出力回路制御用のトランジスタ96は、対になるローサイド出力回路制御用のトランジスタ94と第2のカレントミラー回路を形成する。トランジスタ96は、トランジスタ94と同じPチャンネルのトランジスタである。トランジスタ96とトランジスタ94は、サイズが同じトランジスタであることが好ましい。但し、サイズが異なっていても、サイズ比を把握した相似の関係であればよい。 In the second current mirror circuit, a diode-connected transistor is provided as the output circuit control transistors 95 and 96, which is an example of the second diode. That is, the gate voltage of the transistors 93 and 94 to be controlled is controlled by the paired transistors 95 and 96, respectively. The transistor 95 for controlling the high-side output circuit forms a second current mirror circuit with the transistor 93 for controlling the high-side output circuit to be paired with the transistor 95. The transistor 95 is the same N-channel transistor as the transistor 93. The transistor 95 and the transistor 93 are preferably transistors having the same size. However, even if the sizes are different, the relationship may be similar as long as the size ratio is grasped. The transistor 96 for controlling the low-side output circuit forms a second current mirror circuit with the transistor 94 for controlling the low-side output circuit to be paired with the transistor 96. The transistor 96 is a transistor having the same P channel as the transistor 94. The transistor 96 and the transistor 94 are preferably transistors having the same size. However, even if the sizes are different, the relationship may be similar as long as the size ratio is grasped.

出力回路制御用のトランジスタ95,96は、対になる出力回路制御用のトランジスタ93,94の一群と距離を近づけて半導体基板90上の一部に集中して配置する(図11参照)。すなわち、トランジスタ93,94を各グループの近傍に配置するのではなく、第2のカレントミラー回路に集合配置する。これにより、複数のトランジスタ93(94)同士のトランジスタ特性を揃えることができる。さらに、トランジスタ95と制御対象のトランジスタ93の間およびトランジスタ96と制御対象のトランジスタ94の間でトランジスタ特性を揃えることができる。その結果、第2のカレントミラー回路が制御する電流の精度を維持することができる。 The output circuit control transistors 95 and 96 are arranged in a concentrated manner on a part of the semiconductor substrate 90 at a distance close to a group of paired output circuit control transistors 93 and 94 (see FIG. 11). That is, the transistors 93 and 94 are not arranged in the vicinity of each group, but are collectively arranged in the second current mirror circuit. As a result, the transistor characteristics of the plurality of transistors 93 (94) can be made uniform. Further, the transistor characteristics can be made uniform between the transistor 95 and the transistor 93 to be controlled and between the transistor 96 and the transistor 94 to be controlled. As a result, the accuracy of the current controlled by the second current mirror circuit can be maintained.

第3のカレントミラー回路は、第2のカレントミラー回路のローサイド出力回路制御用のトランジスタ96を流れる電流の向きを反転して、D/Aコンバータ45の出力電流IsLの向きを、ハイサイド出力回路制御用のトランジスタ95に流す電流IsHの向きと同じにするための回路である。第3のカレントミラー回路は、トランジスタ97とその対となる制御対象のトランジスタ98によって形成している。第3のダイオードの一例である出力回路制御用のトランジスタ97は、ダイオード接続したトランジスタである。第2のカレントミラー回路のローサイド出力回路制御用のトランジスタ96を流れる電流は、電流出力のD/Aコンバータ45によって制御する。但し、第3のカレントミラー回路は、トランジスタ97を流れる電流IsLとトランジスタ95を流れる電流IsHを共通の方法で制御可能とするために設けているのであり、別々の方法で制御するのであれば必須の回路ではない。 The third current mirror circuit reverses the direction of the current flowing through the transistor 96 for controlling the low-side output circuit of the second current mirror circuit, and sets the direction of the output current IsL of the D / A converter 45 to the high-side output circuit. This is a circuit for making the direction of the current IsH flowing through the control transistor 95 the same. The third current mirror circuit is formed by a transistor 97 and a transistor 98 to be controlled, which is a pair thereof. The transistor 97 for controlling the output circuit, which is an example of the third diode, is a diode-connected transistor. The current flowing through the transistor 96 for controlling the low-side output circuit of the second current mirror circuit is controlled by the current output D / A converter 45. However, the third current mirror circuit is provided so that the current IsL flowing through the transistor 97 and the current IsH flowing through the transistor 95 can be controlled by a common method, and is essential if they are controlled by different methods. It is not a circuit of.

上述のインクジェットヘッド駆動回路9は、次のように動作する。すなわち、まずD/Aコンバータ45から出力する電流IsH,IsLの電流値を決める。D/Aコンバータ45は、例えばマイクロプロセッサ43が制御する。電流IsH,IsLの設定電流は、駆動用トランジスタ51,52に出力させようとする電流にトランジスタのサイズ比に従った比例定数を加味した値である。すなわち、圧力室26の拡張・復帰に掛かる時間を、所望の時間に調整するための設定電流値であり、各段のトランジスタサイズがスケーリングされている場合はその比に応じてスケーリングした電流値に設定する。ハイサイドについて見ると、D/Aコンバータ45から出力した電流IsHは、第2のリファレンス電流として第2のカレントミラー回路のトランジスタ95に与える。そして、トランジスタ95と同じゲート電圧を第2のカレントミラー回路の各トランジスタ93に夫々与える。従って、各トランジスタ93には電流IsHに対応する電流が流れる。さらに、各トランジスタ93と電気的に接続している第1カレントミラー回路の検出用トランジスタ91に、第1のリファレンス電流として電流IsHに対応する電流を与える。 The inkjet head drive circuit 9 described above operates as follows. That is, first, the current values of the currents IsH and IsL output from the D / A converter 45 are determined. The D / A converter 45 is controlled by, for example, the microprocessor 43. The set currents of the currents IsH and IsL are values obtained by adding a proportionality constant according to the size ratio of the transistors to the currents to be output to the driving transistors 51 and 52. That is, it is a set current value for adjusting the time required for expansion / recovery of the pressure chamber 26 to a desired time, and if the transistor size of each stage is scaled, the current value is scaled according to the ratio. Set. Looking at the high side, the current IsH output from the D / A converter 45 is given to the transistor 95 of the second current mirror circuit as the second reference current. Then, the same gate voltage as that of the transistor 95 is applied to each transistor 93 of the second current mirror circuit. Therefore, a current corresponding to the current IsH flows through each transistor 93. Further, a current corresponding to the current IsH is applied as the first reference current to the detection transistor 91 of the first current mirror circuit electrically connected to each transistor 93.

第1カレントミラー回路では、検出用トランジスタ91に電流IsHに対応する電流が流れることで、検出用トランジスタ91のゲート電圧にあたる電圧を、反転バッファ回路53の電源電圧(VdH)として与える。電源電圧(VdH)は、第3のトランジスタ56がONであればそのまま駆動用トランジスタ51のゲート電圧として与えられるので、駆動用トランジスタ51に電流IsHに対応する電流が流れる。ローサイドの電流IsLについても、第3のカレントミラー回路を介して電流の向きを変えることを除けば、ハイサイドと同様である。その結果、圧力室26の拡張・復帰に掛かる時間を調整することができ、良好な吐出特性を得ることができる。なお、電流の制御は必ずしもD/Aコンバータ45でなくても良く、定電流回路や所定の電流を出力する固定抵抗であってもよい。 In the first current mirror circuit, a current corresponding to the current IsH flows through the detection transistor 91, so that a voltage corresponding to the gate voltage of the detection transistor 91 is given as a power supply voltage (VdH) of the inverting buffer circuit 53. If the third transistor 56 is ON, the power supply voltage (VdH) is given as the gate voltage of the drive transistor 51 as it is, so that a current corresponding to the current IsH flows through the drive transistor 51. The low-side current IsL is the same as that of the high-side, except that the direction of the current is changed via the third current mirror circuit. As a result, the time required for expansion / restoration of the pressure chamber 26 can be adjusted, and good discharge characteristics can be obtained. The current control does not necessarily have to be the D / A converter 45, but may be a constant current circuit or a fixed resistance that outputs a predetermined current.

上述のいずれかの実施形態のインクジェットヘッド駆動回路4,8,9によれば、多出力駆動回路を形成する半導体基板の例えば半導体ウエハ間の特性のばらつきや動作時の温度に依る特性変化の影響を抑えて、安定した吐出特性でインクジェットヘッド100を駆動させることができる。なお、上述のインクジェットヘッド駆動回路4,8,9は、各トランジスタの一例としてMOSトランジスタを用いているが、バイポーラートランジスタを用いてもよい。 According to the inkjet head drive circuits 4, 8 and 9 of any of the above-described embodiments, there are variations in the characteristics of the semiconductor substrate forming the multi-output drive circuit, for example, between semiconductor wafers, and the influence of the characteristic changes due to the operating temperature. The inkjet head 100 can be driven with stable ejection characteristics. Although the inkjet head drive circuits 4, 8 and 9 described above use a MOS transistor as an example of each transistor, a bipolar transistor may be used.

すなわち、実施形態に従う液体吐出ヘッド駆動回路は、次のとおりである。
(1)複数の静電容量性アクチュエーターに夫々駆動波形を与える複数の第1のトランジスタを備える多出力のアクチュエーター充放電回路と、前記複数の第1のトランジスタを夫々駆動する前記第1のトランジスタと同数の反転バッファ回路と、前記反転バッファ回路の電源電圧を、前記多出力駆動回路の電源電圧とは独立して調整する調整部と、を備える。
(2)前記反転バッファ回路は、前記第1のトランジスタと同極性の第2のトランジスタと、前記第1のトランジスタと逆極性の第3のトランジスタの直列回路を備え、前記第2のトランジスタのドレインと前記第3のトラジスタのドレインとを接続し、さらに前記第1のトランジスタのゲートと接続し、前記第2のトランジスタのソースと前記第1のトランジスタのソースを共通に接続し、前記第3のトランジスタのソースに与える電圧が前記反転バッファ回路の電源電圧であり、前記第2のトランジスタのゲートと前記第3のトランジスタのゲートが反転バッファ回路の入力である。
(3)前記反転バッファ回路の入力は、前記第1のトランジスタをON/OFF制御する。
(4)前記反転バッファ回路の電源電圧は、D/Aコンバータを介してマイクロプロセッサで制御する。
(5)前記反転バッファ回路の電源と前記第1のトランジスタのソースの間に接続され、前記反転バッファ回路の電源電圧を制御するダイオードを備え、前記ダイオードと対になる前記第1のトランジスタはカレントミラー回路を構成し、前記ダイオードに流す電流によって前記第1のトランジスタを流れる電流の最大値を決定する。
(6)前記反転バッファ回路は、前記第1のトランジスタと同極性の第2のトランジスタと、前記第1のトランジスタと逆極性の第3のトランジスタの直列回路を備え、前記第2のトランジスタのコレクタと前記第3のトラジスタのコレクタとを接続し、さらに前記第1のトランジスタのベースと接続し、前記第2のトランジスタのエミッタと前記第1のトランジスタのエミッタを共通に接続し、前記第3のトランジスタのエミッタに与える電圧が前記反転バッファ回路の電源電圧であり、前記第2のトランジスタのベースと前記第3のトランジスタのベースが反転バッファ回路の入力である。
(7)前記反転バッファ回路の電源と前記第1のトランジスタのエミッタの間に接続され、前記反転バッファ回路の電源電圧を制御するダイオードを備え、前記ダイオードと対になる前記第1のトランジスタはカレントミラー回路を構成し、前記ダイオードに流す電流によって前記第1のトランジスタを流れる電流の最大値を決定する。
(8)前記トランジスタは、MOSトランジスタである。
(9)前記第1~第3のトランジスタは、MOSトランジスタであり、前記ダイオードは、前記第1のトランジスタと同極性のMOSトランジスタをダイオード接続したものである。
(10)前記複数の第一のトランジスタは、マルチノズルのインクジェットヘッドの各ノズルを駆動する。
That is, the liquid discharge head drive circuit according to the embodiment is as follows.
(1) A multi-output actuator charge / discharge circuit including a plurality of first transistors that give drive waveforms to a plurality of capacitive actuators, and the first transistor that drives the plurality of first transistors, respectively. It includes the same number of inverting buffer circuits and an adjusting unit that adjusts the power supply voltage of the inverting buffer circuit independently of the power supply voltage of the multi-output drive circuit.
(2) The inverting buffer circuit includes a series circuit of a second transistor having the same polarity as the first transistor and a third transistor having the same polarity as the first transistor, and drains the second transistor. And the drain of the third transistor are connected, further connected to the gate of the first transistor, the source of the second transistor and the source of the first transistor are connected in common, and the third The voltage applied to the source of the transistor is the power supply voltage of the inverting buffer circuit, and the gate of the second transistor and the gate of the third transistor are the inputs of the inverting buffer circuit.
(3) The input of the inverting buffer circuit controls ON / OFF of the first transistor.
(4) The power supply voltage of the inverting buffer circuit is controlled by a microprocessor via a D / A converter.
(5) A diode connected between the power supply of the inverting buffer circuit and the source of the first transistor and controlling the power supply voltage of the inverting buffer circuit is provided, and the first transistor paired with the diode is current. A mirror circuit is configured, and the maximum value of the current flowing through the first transistor is determined by the current flowing through the diode.
(6) The inverting buffer circuit includes a series circuit of a second transistor having the same polarity as the first transistor and a third transistor having the same polarity as the first transistor, and is a collector of the second transistor. And the collector of the third transistor are connected, further connected to the base of the first transistor, the emitter of the second transistor and the emitter of the first transistor are connected in common, and the third transistor is connected in common. The voltage applied to the emitter of the transistor is the power supply voltage of the inverting buffer circuit, and the base of the second transistor and the base of the third transistor are the inputs of the inverting buffer circuit.
(7) A diode connected between the power supply of the inverting buffer circuit and the emitter of the first transistor and controlling the power supply voltage of the inverting buffer circuit is provided, and the first transistor paired with the diode is current. A mirror circuit is configured, and the maximum value of the current flowing through the first transistor is determined by the current flowing through the diode.
(8) The transistor is a MOS transistor.
(9) The first to third transistors are MOS transistors, and the diode is a diode-connected MOS transistor having the same polarity as the first transistor.
(10) The plurality of first transistors drive each nozzle of a multi-nozzle inkjet head.

なお、インクジェットヘッド100は、図3に例示したアクチュエーター3の構成に限らない。例えば、シアモード型のアクチュエーターであってもよい。また、例えばノズル23とアクチュエーター3の両方をノズルプレートの面上に複数配置した構成としてもよい。その他のドロップオンデマンド・ピエゾ方式のアクチュエーター3であってもよい。 The inkjet head 100 is not limited to the configuration of the actuator 3 illustrated in FIG. For example, it may be a shear mode type actuator. Further, for example, a plurality of both the nozzle 23 and the actuator 3 may be arranged on the surface of the nozzle plate. Another drop-on-demand piezo type actuator 3 may be used.

上述の実施形態では、インクジェットプリンタ10のインクジェットヘッド100を液体吐出装置の一例として説明したが、液体吐出装置は、3Dプリンタの造形材吐出ヘッド、分注装置の試料吐出ヘッドであってもよい。 In the above-described embodiment, the inkjet head 100 of the inkjet printer 10 has been described as an example of the liquid ejection device, but the liquid ejection device may be a modeling material ejection head of a 3D printer or a sample ejection head of a dispensing device.

本発明の実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 The embodiments of the present invention are presented as examples and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other embodiments, and various omissions, replacements, and changes can be made without departing from the gist of the invention. These embodiments and variations thereof are included in the scope and gist of the invention, and are also included in the scope of the invention described in the claims and the equivalent scope thereof.

10 インクジェットプリンタ
100~103 インクジェットヘッド
2 ノズルヘッド部
23 ノズル
3 アクチュエーター
4 インクジェットヘッド駆動回路
41 駆動回路基板
42 検出部
43 マイクロプロッセッサ
45 D/Aコンバータ
46,47 増幅回路
51,52 駆動用トランジスタ
53,54 反転バッファ回路
61,62 検出用トランジスタ
81,84 第1のサブトランジスタ
82,85 第2のサブトランジスタ
10 Inkjet printer 100-103 Inkjet head 2 Nozzle head part 23 Nozzle 3 Actuator 4 Inkjet head drive circuit 41 Drive circuit board 42 Detection part 43 Micro processor 45 D / A converter 46, 47 Amplifier circuit 51, 52 Drive transistor 53, 54 Inverted buffer circuit 61,62 Detection transistor 81,84 First subtransistor 82,85 Second subtransistor

Claims (5)

複数の静電容量性アクチュエーターに夫々駆動波形を与える複数の第1のトランジスタを備える多出力のアクチュエーター充放電回路と、
前記複数の第1のトランジスタを夫々駆動する前記第1のトランジスタと同数の反転バッファ回路と、
前記反転バッファ回路の電源電圧を、前記多出力駆動回路の電源電圧とは独立して調整する調整部と、を備えたことを特徴とする液体吐出ヘッド駆動回路。
A multi-output actuator charge / discharge circuit with multiple first transistors each giving a drive waveform to multiple capacitive actuators.
An inverting buffer circuit having the same number as the first transistor for driving the plurality of first transistors, respectively.
A liquid discharge head drive circuit comprising: an adjusting unit for adjusting the power supply voltage of the inverting buffer circuit independently of the power supply voltage of the multi-output drive circuit.
前記反転バッファ回路は、前記第1のトランジスタと同極性の第2のトランジスタと、前記第1のトランジスタと逆極性の第3のトランジスタの直列回路を備え、
前記第2のトランジスタのドレインと前記第3のトラジスタのドレインとを接続し、さらに前記第1のトランジスタのゲートと接続し、
前記第2のトランジスタのソースと前記第1のトランジスタのソースを共通に接続し、
前記第3のトランジスタのソースに与える電圧が前記反転バッファ回路の電源電圧であり、
前記第2のトランジスタのゲートと前記第3のトランジスタのゲートが前記反転バッファ回路の入力であることを特徴とする請求項1に記載の液体吐出ヘッド駆動回路。
The inverting buffer circuit includes a series circuit of a second transistor having the same polarity as the first transistor and a third transistor having the same polarity as the first transistor.
The drain of the second transistor and the drain of the third transistor are connected, and further connected to the gate of the first transistor.
The source of the second transistor and the source of the first transistor are connected in common,
The voltage applied to the source of the third transistor is the power supply voltage of the inverting buffer circuit.
The liquid discharge head drive circuit according to claim 1, wherein the gate of the second transistor and the gate of the third transistor are inputs of the inverting buffer circuit.
前記反転バッファ回路の電源電圧は、D/Aコンバータを介してマイクロプロセッサで制御することを特徴とする請求項1又は2に記載の液体吐出ヘッド駆動回路。 The liquid discharge head drive circuit according to claim 1 or 2, wherein the power supply voltage of the inverting buffer circuit is controlled by a microprocessor via a D / A converter. 前記反転バッファ回路の電源と前記第1のトランジスタのソースの間に接続され、前記反転バッファ回路の電源電圧を制御するダイオードを備え、
前記ダイオードと対になる前記第1のトランジスタはカレントミラー回路を構成し、前記ダイオードに流す電流によって前記第1のトランジスタを流れる電流の最大値を決定することを特徴とする請求項1~3のいずれかに記載の液体吐出ヘッド駆動回路。
A diode connected between the power supply of the inverting buffer circuit and the source of the first transistor and controlling the power supply voltage of the inverting buffer circuit is provided.
The first transistor paired with the diode constitutes a current mirror circuit, and the maximum value of the current flowing through the first transistor is determined by the current flowing through the diode. The liquid discharge head drive circuit according to any one.
前記第1のトランジスタは、MOSトランジスタであり、
前記ダイオードは、前記第1のトランジスタと同極性のMOSトランジスタをダイオード接続したものであることを特徴とする請求項4に記載の液体吐出ヘッド駆動回路。
The first transistor is a MOS transistor and is
The liquid discharge head drive circuit according to claim 4, wherein the diode is a diode-connected MOS transistor having the same polarity as the first transistor.
JP2020141603A 2020-08-25 2020-08-25 Liquid ejection head drive circuit Active JP7499645B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020141603A JP7499645B2 (en) 2020-08-25 2020-08-25 Liquid ejection head drive circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020141603A JP7499645B2 (en) 2020-08-25 2020-08-25 Liquid ejection head drive circuit

Publications (2)

Publication Number Publication Date
JP2022037455A true JP2022037455A (en) 2022-03-09
JP7499645B2 JP7499645B2 (en) 2024-06-14

Family

ID=80494639

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020141603A Active JP7499645B2 (en) 2020-08-25 2020-08-25 Liquid ejection head drive circuit

Country Status (1)

Country Link
JP (1) JP7499645B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4992447B2 (en) 2007-02-05 2012-08-08 富士ゼロックス株式会社 Capacitive load drive circuit and image forming apparatus
US7812647B2 (en) 2007-05-21 2010-10-12 Advanced Analogic Technologies, Inc. MOSFET gate drive with reduced power loss

Also Published As

Publication number Publication date
JP7499645B2 (en) 2024-06-14

Similar Documents

Publication Publication Date Title
US7984956B2 (en) Liquid jet apparatus and printing apparatus
US8336979B2 (en) Liquid jetting device
JP4289401B2 (en) Inkjet recording device
JP2014058095A (en) Liquid discharge head, and image formation device
US8465112B2 (en) Droplet ejecting apparatus and current control method
JP7499645B2 (en) Liquid ejection head drive circuit
JP7499643B2 (en) Liquid ejection head drive circuit
US20070076022A1 (en) Driving circuit of a piezoelectric element, and liquid droplet ejecting device
JP7499644B2 (en) Multi-output driver circuit
JP5071147B2 (en) Image forming apparatus
US10040279B2 (en) Ink jet head and ink jet printer
JP7460481B2 (en) Multi-value output driver circuit
US11648768B2 (en) Liquid ejection apparatus
JP7275924B2 (en) LIQUID EJECTOR, DRIVE CIRCUIT, AND INTEGRATED CIRCUIT
JP7500921B2 (en) Printing device
US11685156B2 (en) Liquid discharge head and printing apparatus provided with liquid discharge head
US20210276325A1 (en) Liquid ejection apparatus
US11987062B2 (en) Method for correcting image and printing apparatus
JP7063041B2 (en) Printhead, liquid discharge device and piezoelectric element control circuit
JP5991069B2 (en) Droplet discharge device and characteristic change inspection method
JP2004050492A (en) Inkjet head driving circuit
CN117774510A (en) Liquid ejection head
JP2011152727A (en) Driving device of piezoelectric actuator and ink jet printer
JP2002210956A (en) Ink jet head and ink jet recorder

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20220125

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240604

R150 Certificate of patent or registration of utility model

Ref document number: 7499645

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350