JP2022011433A - Wiring board, and manufacturing method and designing method for wiring board - Google Patents
Wiring board, and manufacturing method and designing method for wiring board Download PDFInfo
- Publication number
- JP2022011433A JP2022011433A JP2020112571A JP2020112571A JP2022011433A JP 2022011433 A JP2022011433 A JP 2022011433A JP 2020112571 A JP2020112571 A JP 2020112571A JP 2020112571 A JP2020112571 A JP 2020112571A JP 2022011433 A JP2022011433 A JP 2022011433A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wiring board
- cross
- insulating portion
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 63
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 97
- 238000007639 printing Methods 0.000 claims abstract description 17
- 230000015572 biosynthetic process Effects 0.000 claims description 14
- 238000009413 insulation Methods 0.000 claims description 6
- 239000010408 film Substances 0.000 description 55
- 239000010410 layer Substances 0.000 description 25
- 239000004020 conductor Substances 0.000 description 17
- 239000000463 material Substances 0.000 description 17
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 229920001940 conductive polymer Polymers 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 239000011888 foil Substances 0.000 description 6
- 239000007769 metal material Substances 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- 229920001721 polyimide Polymers 0.000 description 5
- 238000007650 screen-printing Methods 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052755 nonmetal Inorganic materials 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 238000001878 scanning electron micrograph Methods 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 229910026551 ZrC Inorganic materials 0.000 description 2
- OTCHGXYCWNXDOA-UHFFFAOYSA-N [C].[Zr] Chemical compound [C].[Zr] OTCHGXYCWNXDOA-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910003481 amorphous carbon Inorganic materials 0.000 description 2
- 239000006229 carbon black Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910002804 graphite Inorganic materials 0.000 description 2
- 239000010439 graphite Substances 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 150000002843 nonmetals Chemical class 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- MTPVUVINMAGMJL-UHFFFAOYSA-N trimethyl(1,1,2,2,2-pentafluoroethyl)silane Chemical compound C[Si](C)(C)C(F)(F)C(F)(F)F MTPVUVINMAGMJL-UHFFFAOYSA-N 0.000 description 2
- UONOETXJSWQNOL-UHFFFAOYSA-N tungsten carbide Chemical compound [W+]#[C-] UONOETXJSWQNOL-UHFFFAOYSA-N 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229920000089 Cyclic olefin copolymer Polymers 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000010485 coping Effects 0.000 description 1
- 238000007607 die coating method Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 1
- 229920005668 polycarbonate resin Polymers 0.000 description 1
- 239000004431 polycarbonate resin Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001225 polyester resin Polymers 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 239000004926 polymethyl methacrylate Substances 0.000 description 1
- 229920005749 polyurethane resin Polymers 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
Description
本開示は、配線基板、配線基板の製造方法及び配線基板の設計方法に関する。 The present disclosure relates to a wiring board, a method for manufacturing a wiring board, and a method for designing a wiring board.
近年、電子機器の高機能化、小型化等に伴い、電子機器等に用いられる各種の素子を実装するための配線基板の小型化が進行している。これにより、配線基板における配線の高密度化、配線の微細化等が進行し、基板の一方面にすべての配線を形成するのが困難となってきている。このような状況下において、複数の配線を交差させて配置することで、配線の高密度化、配線の微細化等に対応し、より多数の配線を基板の一方面に形成することができる。 In recent years, along with the sophistication and miniaturization of electronic devices, the miniaturization of wiring boards for mounting various elements used in electronic devices and the like has been progressing. As a result, the density of wiring on the wiring board is increasing, the wiring is miniaturized, and the like, and it is becoming difficult to form all the wiring on one surface of the substrate. Under such circumstances, by arranging a plurality of wirings in a crossed manner, it is possible to cope with high density wiring, miniaturization of wirings, and the like, and to form a larger number of wirings on one surface of the substrate.
複数の配線を交差させて配置する方法として、例えば、配線層と絶縁層とを交互に積層し、絶縁層の厚さ方向に設けられるビア(層間接続体)を介して、絶縁層の積層方向上下に設けられる配線層同士を電気的に接続する多層配線基板が知られている(特許文献1参照)。また、有機エレクトロルミネッセンス表示装置等に用いられる薄膜トランジスタ(TFT)基板において、基板の一方面上に形成した走査線や信号線の上に絶縁層を介して交差する電源線を形成する方法が知られている(特許文献2参照)。 As a method of arranging a plurality of wirings in a crossed manner, for example, the wiring layers and the insulating layers are alternately laminated, and the insulating layer is laminated via vias (interlayer connectors) provided in the thickness direction of the insulating layer. A multi-layer wiring board that electrically connects the wiring layers provided above and below is known (see Patent Document 1). Further, in a thin film transistor (TFT) substrate used for an organic electroluminescence display device or the like, a method of forming a power supply line intersecting with a scanning line or a signal line formed on one surface of the substrate via an insulating layer is known. (See Patent Document 2).
上記特許文献1に記載の多層配線基板を用いることで、配線基板の小型化、それに伴う配線の高密度化や微細化に対応することができる。しかしながら、上記多層配線基板を製造するためには、配線層と絶縁層とを順に積層形成し、かつ絶縁層の積層方向上下に設けられている配線層同士を電気的に接続するためのビアを絶縁層に形成しなければならない。そのため、多層配線基板の製造にかかる工程数が多くなり、多層配線基板の製造に多大な時間とコストがかかるという問題がある。
By using the multilayer wiring board described in
上記特許文献2に記載のTFT基板は、例えば、以下の工程により製造される。まず、走査線(又は信号線)と当該走査線(又は信号線)を両側から挟む電源線パターンとを基板上に形成する。次に、当該電源線パターンに挟まれる走査線(又は信号線)上に絶縁層を形成する。そして、当該絶縁層上に電源線パターンを無電解めっきにより電気的に接続するめっき金属を形成する。これにより、走査線(又は信号線)及びそれに交差する電源線を形成する。電源線パターンを電気的に接続するめっき金属は、走査線(又は信号線)を挟む2つの電源線パターンからともに成長し、走査線(又は信号線)を被覆する絶縁層上で互いに接合して形成される。そのため、2つの電源線パターンを電気的に接続するめっき金属の膜厚が不均一になってしまうという問題がある。
The TFT substrate described in
また、TFT基板には複数の走査線(又は信号線)とそれに交差する複数の電源線とが形成されるため、TFT基板の面内における複数箇所において電源線パターンを電気的に接続するめっき金属が形成される。しかしながら、複数箇所のめっき金属のすべての膜厚が実質的に同一となるように、TFT基板の面内におけるめっきの成長速度を均一に制御することは極めて困難である。特に、TFT基板の面内において走査線(又は信号線)上に交差するめっき金属の面内方向における長さ(交差距離)にばらつきがある場合には、TFT基板の面内におけるめっき金属の膜厚にばらつきを生じさせてしまうという問題がある。 Further, since a plurality of scanning lines (or signal lines) and a plurality of power supply lines intersecting the scanning lines are formed on the TFT substrate, a plated metal that electrically connects the power supply line patterns at a plurality of locations in the plane of the TFT substrate. Is formed. However, it is extremely difficult to uniformly control the growth rate of plating in the plane of the TFT substrate so that the film thicknesses of all the plated metals at the plurality of locations are substantially the same. In particular, when the length (intersection distance) of the plated metal intersecting the scanning line (or signal line) in the plane of the TFT substrate varies in the in-plane direction, the film of the plated metal in the plane of the TFT substrate is formed. There is a problem that the thickness varies.
上記課題に鑑みて、本開示は、基板の一方面上で一の配線に交差する配線を有し、当該交差する配線の膜厚が実質的に均一である配線基板、並びに当該配線基板の製造方法及び設計方法を提供することを一目的とする。 In view of the above problems, the present disclosure discloses a wiring board having wirings intersecting one wiring on one surface of the substrate and having a substantially uniform film thickness of the intersecting wirings, and manufacturing of the wiring board. One purpose is to provide a method and a design method.
上記課題を解決するために、本開示の一実施形態として、第1面及び前記第1面の反対側に位置する第2面を有する基板と、前記基板の前記第1面に設けられ、前記第1面上における第1方向に延びる第1部分を含む第1配線と、前記基板の前記第1面に設けられ、前記第1面上における前記第1方向に交差する第2方向に延びる第2部分を含む第2配線と、少なくとも前記第1部分を被覆する絶縁部とを備え、前記第2配線の前記第2部分は、前記絶縁部上に印刷により形成されている印刷配線である配線基板が提供される。 In order to solve the above-mentioned problems, as one embodiment of the present disclosure, a substrate having a first surface and a second surface located on the opposite side of the first surface, and a substrate provided on the first surface of the substrate are provided. A first wiring including a first portion extending in the first direction on the first surface, and a second wiring provided on the first surface of the substrate and extending in a second direction intersecting the first direction on the first surface. A wiring including a second wiring including two portions and an insulating portion covering at least the first portion, and the second portion of the second wiring is a printed wiring formed on the insulating portion by printing. A substrate is provided.
また、本開示の一実施形態として、第1面及び前記第1面の反対側に位置する第2面を有する基板と、前記基板の前記第1面に設けられ、前記第1面上における第1方向に延びる複数の第1部分を含む第1配線と、前記基板の前記第1面に設けられ、前記第1面上における前記第1方向に交差する第2方向に延びる第2部分を含む第2配線と、少なくとも前記複数の第1部分を一体的に被覆する絶縁部とを備え、前記複数の第1部分は、前記第1方向に対する直交方向に沿って並列しており、前記第2配線の前記第2部分は、前記絶縁部上に設けられている配線基板が提供される。 Further, as an embodiment of the present disclosure, a substrate having a first surface and a second surface located on the opposite side of the first surface, and a first surface provided on the first surface of the substrate and on the first surface. A first wiring including a plurality of first portions extending in one direction, and a second portion provided on the first surface of the substrate and extending in a second direction intersecting the first direction on the first surface. A second wiring and an insulating portion that integrally covers at least the plurality of first portions are provided, and the plurality of first portions are arranged in parallel along a direction orthogonal to the first direction, and the second portion is described. The second portion of the wiring is provided with a wiring board provided on the insulating portion.
前記第1配線は、前記第1方向に直交する方向に沿って並列する複数の前記第1部分を含み、前記絶縁部は、前記複数の第1部分を一体に被覆していてもよく、隣接する前記第1部分の間隔が、40μm~10000μmの範囲内であればよい。 The first wiring includes a plurality of the first portions arranged in parallel along a direction orthogonal to the first direction, and the insulating portion may integrally cover the plurality of first portions and is adjacent to each other. The distance between the first portions may be in the range of 40 μm to 10000 μm.
前記第2方向に沿った断面視において、前記絶縁部の前記第2方向における中央部の厚さが、前記第2方向における両端部の厚さよりも厚ければよく、前記絶縁部の厚さは、前記絶縁部の前記両端部から前記中央部に向かって徐々に厚くなっていればよく、前記第1面を上方に位置させた状態での前記第2方向に沿った断面視において、前記絶縁部は上方に向かって凸状に湾曲していてもよく、前記第2配線は、前記第2方向に直交する方向に沿って並列する複数の前記第2部分を含み、隣接する前記第2部分の間隔が、60μm~10000μmの範囲内であればよい。 In a cross-sectional view along the second direction, the thickness of the central portion of the insulating portion in the second direction may be thicker than the thickness of both ends in the second direction, and the thickness of the insulating portion is It suffices to gradually increase the thickness from both ends of the insulating portion toward the central portion, and in a cross-sectional view along the second direction with the first surface positioned upward, the insulating portion is used. The portion may be curved upwardly, and the second wiring includes a plurality of the second portions arranged in parallel along a direction orthogonal to the second direction, and the second portion adjacent to the second portion. The interval may be in the range of 60 μm to 10000 μm.
一の前記第2配線は、複数の前記第2部分を含んでいてもよく、前記複数の第2部分は、一の前記絶縁部上に形成されていてもよく、前記第2方向における前記第2部分の長さが、前記第2方向における前記絶縁部の長さよりも長くてもよく、前記第2方向に直交する方向における前記第2部分の長さが、前記第2方向に直交する方向における前記絶縁部の長さよりも短くてもよい。 The second wiring may include a plurality of the second portions, and the plurality of second portions may be formed on the insulating portion of the one, and the second portion in the second direction may be formed. The length of the two portions may be longer than the length of the insulating portion in the second direction, and the length of the second portion in the direction orthogonal to the second direction is orthogonal to the second direction. It may be shorter than the length of the insulating portion in the above.
本開示の一実施形態として、第1面及び前記第1面の反対側に位置する第2面を有する基板と、前記基板の前記第1面上に設けられている第1配線及び第2配線を有する配線基板を製造する方法であって、前記第1配線は、前記第1面上における第1方向に延びる第1部分を含み、前記第2配線は、前記第1面上における前記第1方向に交差する第2方向に延びる第2部分を含み、前記配線基板の製造方法は、前記基板の前記第1面上に、前記第1配線と、前記第1配線の前記第1部分を前記第2方向に沿って両側から挟む少なくとも一組の第2配線パターンとを形成する工程と、少なくとも前記第1部分を被覆する絶縁部を形成する工程と、前記絶縁部上に前記第2配線パターン同士を電気的に接続する前記第2部分としての交差配線を形成する工程とを含み、前記交差配線は、前記絶縁部上に導電性ペースト又は導電性インクを用いた印刷により形成される配線基板の製造方法が提供される。 As one embodiment of the present disclosure, a substrate having a first surface and a second surface located on the opposite side of the first surface, and first wiring and second wiring provided on the first surface of the substrate. The first wiring includes a first portion extending in a first direction on the first surface, and the second wiring is the first portion on the first surface. The method for manufacturing the wiring board includes the first wiring and the first portion of the first wiring on the first surface of the board, including a second portion extending in a second direction intersecting the directions. A step of forming at least a set of second wiring patterns sandwiched from both sides along a second direction, a step of forming an insulating portion covering at least the first portion, and the second wiring pattern on the insulating portion. The cross wiring includes a step of forming the cross wiring as the second part for electrically connecting the two to each other, and the cross wiring is a wiring substrate formed by printing with a conductive paste or a conductive ink on the insulating portion. Manufacturing method is provided.
本開示の一実施形態として、第1面及び前記第1面の反対側に位置する第2面を有する基板と、前記基板の前記第1面上に設けられている第1配線及び第2配線を有する配線基板を製造する方法であって、前記第1配線は、前記第1面上における第1方向に延びる複数の第1部分を含み、前記第2配線は、前記第1面上における前記第1方向に交差する第2方向に延びる第2部分を含み、前記配線基板の製造方法は、前記基板の前記第1面上に、前記複数の第1部分が前記第1方向に直交する方向に沿って並列するように前記第1配線を形成する工程と、前記基板の前記第1面上に、前記第1配線の前記複数の第1部分を前記第2方向に沿って両側から挟む少なくとも一組の第2配線パターンを形成する工程と、少なくとも前記第1部分を一体に被覆する絶縁部を形成する工程と、前記絶縁部上に前記第2配線パターン同士を電気的に接続する前記第2部分としての交差配線を形成する工程とを含む配線基板の製造方法が提供される。 As one embodiment of the present disclosure, a substrate having a first surface and a second surface located on the opposite side of the first surface, and first wiring and second wiring provided on the first surface of the substrate. The first wiring includes a plurality of first portions extending in a first direction on the first surface, and the second wiring is the same on the first surface. The method for manufacturing the wiring board includes a second portion extending in a second direction intersecting the first direction, and the method of manufacturing the wiring board is a direction in which the plurality of first portions are orthogonal to the first direction on the first surface of the board. At least in the step of forming the first wiring so as to be parallel to each other and sandwiching the plurality of first portions of the first wiring on the first surface of the substrate from both sides along the second direction. The step of forming a set of second wiring patterns, the step of forming an insulating portion that integrally covers at least the first portion, and the first step of electrically connecting the second wiring patterns to each other on the insulating portion. A method for manufacturing a wiring board including a step of forming cross wiring as two parts is provided.
複数の前記第1部分が前記第1方向に直交する方向に沿って並列するように前記第1配線を形成し、前記複数の第1部分を一体として被覆する前記絶縁部を形成してもよく、隣接する前記第1部分の間隔が40μm~10000μmの範囲内となるように前記第1配線を形成してもよい。 The first wiring may be formed so that the plurality of the first portions are parallel to each other along a direction orthogonal to the first direction, and the insulating portion that integrally covers the plurality of first portions may be formed. The first wiring may be formed so that the distance between the adjacent first portions is within the range of 40 μm to 10,000 μm.
前記第2方向に沿った断面を見たときに、前記第2方向における前記絶縁部の中央部の厚さが両端部の厚さよりも厚くなるように、前記絶縁部を形成してもよく、前記絶縁部の厚さが前記絶縁部の前記両端部から前記中央部に向かって徐々に厚くなるように、前記絶縁部を形成してもよく、前記第2方向に直交する方向に沿って並列する複数組の前記第2配線パターンを、隣接する前記第2配線パターンの間隔が60μm~10000mの範囲内となるように形成してもよい。 The insulating portion may be formed so that the thickness of the central portion of the insulating portion in the second direction is thicker than the thickness of both ends when the cross section along the second direction is viewed. The insulating portion may be formed so that the thickness of the insulating portion gradually increases from both ends of the insulating portion toward the central portion, and the insulating portions may be formed in parallel along a direction orthogonal to the second direction. A plurality of sets of the second wiring patterns may be formed so that the distance between the adjacent second wiring patterns is within the range of 60 μm to 10000 m.
前記複数組の第2配線パターンのそれぞれを電気的に接続する複数の前記交差配線を、一の前記絶縁部上に形成してもよく、前記第2方向における前記交差配線の長さが前記第2方向における前記絶縁部の長さよりも長くなるように、前記交差配線を形成してもよく、前記交差配線の線幅方向における前記交差配線の長さが前記交差配線の線幅方向における前記絶縁部の長さよりも短くなるように、前記交差配線を形成してもよい。 A plurality of the cross wirings that electrically connect each of the plurality of sets of the second wiring patterns may be formed on one of the insulating portions, and the length of the cross wirings in the second direction is the first. The cross wiring may be formed so as to be longer than the length of the insulating portion in two directions, and the length of the cross wiring in the line width direction of the cross wiring may be longer than the length of the insulation portion in the line width direction of the cross wiring. The cross wiring may be formed so as to be shorter than the length of the portion.
本開示の一実施形態として、上記製造方法により製造される配線基板を設計する方法であって、前記第2配線パターンと前記交差配線との接触長さLを決定する工程と、前記交差配線の幅WM、前記絶縁部の幅WI、前記第1部分の側面から前記交差配線の端部までの長さLM及び前記第1部分の側面から前記絶縁部の端部までの長さLIを算出する工程とを含み、前記絶縁部の形成尤度αI、前記交差配線の形成尤度αM及び前記第2配線パターンと前記交差配線との接触長さLに基づき、下記式に示す関係を満足するように前記交差配線の幅WM、前記絶縁部の幅WI、前記第1部分の側面から前記交差配線の端部までの長さLM及び前記第1部分の側面から前記絶縁部の端部までの長さLIを算出する配線基板の設計方法が提供される。
WM≧W2+2αM ・・・(1)
WI≧WM+2(αM+αI) ・・・(2)
LI≧D+αI ・・・(3)
LM≧LI+L+αM+αI ・・・(4)
上記式(1)において、W2は「第2配線パターンの線幅の設計値」を表す。
As one embodiment of the present disclosure, there is a method of designing a wiring board manufactured by the above manufacturing method, wherein the step of determining the contact length L between the second wiring pattern and the cross wiring, and the cross wiring. Width WM , width WI of the insulating portion, length LM from the side surface of the first portion to the end of the cross wiring, and length L from the side surface of the first portion to the end of the insulating portion. Including the step of calculating I , based on the formation probability α I of the insulating portion, the formation probability α M of the cross wiring, and the contact length L between the second wiring pattern and the cross wiring, the following equation is used. From the width WM of the cross wiring, the width WI of the insulation portion, the length LM from the side surface of the first portion to the end portion of the cross wiring, and the side surface of the first portion so as to satisfy the relationship shown. A method for designing a wiring board for calculating the length LI to the end of the insulating portion is provided.
WM ≧ W 2 + 2α M ... (1)
WI ≧ WM +2 (α M + α I ) ・ ・・ (2)
L I ≧ D + α I・ ・ ・ (3)
LM ≧ LI + L + α M + α I ・ ・・ (4)
In the above equation (1), W 2 represents "the design value of the line width of the second wiring pattern".
本開示によれば、基板の一方面上で一の配線に交差する配線を有し、当該交差する配線の膜厚が実質的に均一である配線基板、並びに当該配線基板の製造方法及び設計方法を提供することができる。 According to the present disclosure, a wiring board having wiring intersecting one wiring on one surface of the substrate and having a substantially uniform film thickness of the intersecting wiring, and a method for manufacturing and designing the wiring board. Can be provided.
本開示の実施の形態について、図面を参照しながら説明する。
当該図面においては、理解を容易にするために、各部の形状、縮尺、縦横の寸法比等を、実物から変更したり、誇張したりして示している場合がある。本明細書等において「~」を用いて表される数値範囲は、「~」の前後に記載される数値のそれぞれを下限値及び上限値として含む範囲であることを意味する。本明細書等において、「フィルム」、「シート」、「板」等の用語は、呼称の相違に基づいて相互に区別されない。例えば、「板」は、「シート」、「フィルム」と一般に呼ばれ得るような部材をも含む概念である。
Embodiments of the present disclosure will be described with reference to the drawings.
In the drawings, in order to facilitate understanding, the shape, scale, aspect ratio, etc. of each part may be changed or exaggerated from the actual product. The numerical range represented by using "-" in the present specification and the like means a range including each of the numerical values described before and after "-" as a lower limit value and an upper limit value. In the present specification and the like, terms such as "film", "sheet", and "board" are not distinguished from each other based on the difference in designation. For example, "board" is a concept that also includes members that may be commonly referred to as "sheets" or "films".
図1は、本実施形態に係る配線基板の要部の概略構成を示す斜視図であり、図2は、本実施形態に係る配線基板の要部の概略構成を示す平面図であり、図3は、図2におけるA-A線切断端面図である FIG. 1 is a perspective view showing a schematic configuration of a main part of a wiring board according to the present embodiment, and FIG. 2 is a plan view showing a schematic configuration of a main part of the wiring board according to the present embodiment. Is a cut end view of the line AA in FIG.
本実施形態に係る配線基板1は、第1面21及び当該第1面21の反対側に位置する第2面22を有する基板2と、基板2の第1面21に設けられた第1配線3及び第2配線4とを有する。本実施形態に係る配線基板1は、配線基板1が用いられる電子機器の種類に応じた一又は複数の電子部品が搭載されるものである。本実施形態に係る配線基板1において、第1配線3及び第2配線4は、それらの間に絶縁部5を介在させて互いに交差する部分を含む配線である。以下、第1配線3における交差部分を「第1部分」と称する場合があり、第2配線4における交差部分を「第2部分」と称する場合がある。なお、本実施形態に係る配線基板1においては、他の配線と交差することのない配線が基板2の第1面21に設けられていてもよい。
The
基板2は、配線基板として一般的に用いられるものであればよく、例えば、ポリエチレンテレフタレート(PET)基板等のポリエステル系樹脂基板、ポリイミド基板等のポリイミド系樹脂基板、ポリメチルメタクリレート基板等のアクリル系樹脂基板、ポリカーボネート系樹脂基板、シクロオレフィンポリマー基板等のポリオレフィン系樹脂基板等のフレキシブル基板であってもよいし、シリコン基板、ガラス基板、ガラスコンポジッド基板、ガラスエポキシ基板、テフロン(登録商標)基板、アルミナ基板、セラミックス基板等のリジッド基板であってもよい。また、基板2は、上記フレキシブル基板を構成するフレキシブル材料(例えば、ポリイミド等の上記樹脂材料等)からなるフレキシブル部と、上記リジッド基板を構成するリジッド材料からなるリジッド部とを有するリジッドフレキシブル基板であってもよい。
The
基板2の形状は、特に限定されるものではなく、例えば、平面視略矩形状等であればよい。また、基板2の大きさ及び厚さは、特に限定されるものではなく、例えば、配線基板1が用いられる電子機器において要求される大きさ及び厚さであればよい。
The shape of the
第1配線3は、基板2の第1面21上に設けられている。第1配線3は、少なくとも第1方向D1に延びる第1部分を含んでいればよく、第1方向D1と異なる方向に延びる部分を含んでいてもよい。第1配線3は、例えば、第2方向D2に延びる部分及び/又は第1方向D1と第2方向D2とのいずれとも異なる方向に延びる部分を含んでいてもよい。本実施形態においては、複数(5つ)の第1部分が基板2の第1面21上において第1方向D1に延びているが(図1及び図2参照)、この態様に限定されるものではない。少なくとも1つの第1部分が基板2の第1面21上において第1方向D1に延びていればよい。なお、図1及び図2に示す態様において、複数の第1部分は、1つの第1配線3に含まれるものであってもよいし、複数の第1配線3のそれぞれに含まれるものであってもよい。
The
第1配線3の第1部分の幅W3は、特に限定されるものではないが、例えば、20μm~5000μmの範囲内であればよく、100μm~3000μmの範囲内であるのが好ましい。また、複数の第1配線3が設けられている場合において、第1配線3の第1部分のピッチP3(隣接する第1配線3の第1部分の間隔)は、特に限定されるものではないが、例えば、40μm~10000μmの範囲内であればよく、200μm~6000μmの範囲内であるのが好ましい。第1配線3の第1部分の幅W3及びピッチP3が上記範囲内であることで、配線基板の小型化、配線の高密度化等に対応しつつ、第1部分を交差する交差配線42によって、基板2の第1面21にすべての第1配線3及び第2配線4を設けることができる。なお、第1配線3の第1部分のピッチP3は、基板2の第1面21の面内において均一でなくてもよい。また、第1配線3の幅や、第1配線3の第1部分の幅W3は、基板2の第1面21の面内において均一でなくてもよいし、一定でなくてもよい。例えば、一の第1配線3は、その幅の異なる部分を含んでいてもよく、一の第1部分は、その幅W3の異なる部分を含んでいてもよい。複数の第1配線3が設けられている場合において、一の第1配線3の幅と他の第1配線3の幅とは互いに異なっていてもよく、一の第1部分の幅W3と他の第1部分の幅W3とは互いに異なっていてもよい。
The width W 3 of the first portion of the
第2配線4は、基板2の第1面21上に設けられている。第2配線4は、少なくとも第2方向D2に延びる第2部分を含んでいればよく、第2方向D2と異なる方向に延びる部分を含んでいてもよいし、第2方向D2にのみ延びていてもよい。第1方向D1及び第2方向D2は、互いに交差する方向である。それらの交差角度は特に限定されるものではなく、例えば、図1に示す態様において、第1方向D1及び第2方向D2の交差角度は90°である。すなわち、第1配線3と第2配線4とは、基板2の第1面21上において互いに直角に交差する第1部分及び第2部分を含む。
The
図1及び図2に示す態様において、第2配線4は、第2方向D2において第1配線3の第1部分の両側から挟むようにして基板2の第1面21上に設けられている少なくとも一組の第2配線パターン41,41と、第1配線3に交差するようにして第2配線パターン41,41同士を電気的に接続する第2部分としての交差配線42とを含む。なお、第2配線4のうち、少なくとも交差配線42が第2方向D2に延びていればよく、第2配線パターン41の全体が第2方向D2に延びていなくてもよい。すなわち、本実施形態において、第2方向D2は、交差配線42が延びる方向として定義され得る。例えば、図4に示すように、一方の第2配線パターン41は第2方向D2に延び、他方の第2配線パターン41は第2方向D2と異なる方向(例えば、第1方向D1又は第1方向D1と異なる第3方向)に延びていてもよい。また、図5に示すように、双方の第2配線パターン41,41は第2方向D2と異なる方向に延び、交差配線42が第2方向D2に延びていてもよい。図4及び図5に示す態様において、第2方向D2と異なる方向に延びる第2配線パターン41において、その端部の近傍は、第2方向D2に向かうようにして湾曲又は屈曲していてもよい。
In the embodiment shown in FIGS. 1 and 2, the
本実施形態において、第2配線パターン41の端部と当該端部に最近位の第1部分との間隔Dは、特に限定されるものではない。配線基板1の製造の観点から、当該間隔Dは、例えば、絶縁部5がそれらの間に充填され得る長さであればよく、かつ導電性材料膜をエッチングして第1配線3及び第2配線パターン41を形成可能な長さであればよい。また、当該間隔Dは、配線基板1の用途に応じて第2配線4(第2配線パターン41)と第1配線3との間に位置する絶縁部5によってそれらを電気的に絶縁可能な長さ(絶縁耐力を満たす程度の長さ)であればよい。
In the present embodiment, the distance D between the end portion of the
交差配線42は、第1配線3の第1方向D1に延びる第1部分を少なくとも被覆する絶縁部5上に、第1配線3の第1部分を両側から挟む一組の第2配線パターン41,41を電気的に接続するように設けられている。交差配線42は、導電性ペースト、導電性インク等を用いた印刷法、例えばスクリーン印刷により形成される印刷配線である。本実施形態における第2配線4は、複数組の第2配線パターン41,41と各組の第2配線パターン41,41を電気的に接続する複数の交差配線42を含んでいてもよい。この場合において、複数組の第2配線パターン41,41と複数の交差配線42とは、1本の第2配線4に含まれるものであってもよいし、複数本の第2配線4のそれぞれに含まれるものであってもよい。すなわち、1本の第2配線4は、一組の第2配線パターン41,41と1本の交差配線42とを含んでいてもよいし、複数組の第2配線パターン41,41と複数の交差配線42とを含んでいてもよい。
The
交差配線42は、一方の第2配線パターン41から他方の第2配線パターン41に向けて実質的に一定の膜厚T42を有する。本実施形態において特に言及しない限り、交差配線42の膜厚T42とは、交差配線42が絶縁部5に接している部分における、交差配線42の表面の法線方向に沿った膜厚を意味するものとする。交差配線42が実質的に一定の膜厚T42を有するとは、一の交差配線42の膜厚T42の最小値が最大値の80%以上であることを意味し、当該最小値が最大値の85%以上であるのが好ましい。なお、交差配線42の膜厚T42は、例えば、極低加速電圧走査電子顕微鏡(ULV-SEM,ZEISS社製,製品名:ULTRA55)等を用いて計測される値であればよい。また、本実施形態に係る配線基板1が複数の交差配線42を含む場合において、当該複数の交差配線42間の膜厚T42のばらつきは、複数の交差配線42のそれぞれの膜厚T42の平均値(膜厚平均値A42)を求め、各膜厚平均値A42の算術平均値Avgと当該膜厚平均値A42との差分(Avg-A42)が算術平均値Avgに対して15%以内であればよい。なお、交差配線42の膜厚T42の平均値(膜厚平均値A42)は、例えば以下のようにして求められ得る。例えば、上記極低加速電圧走査電子顕微鏡を用いて、交差配線42の任意に選択された複数箇所(例えば5箇所)のそれぞれの断面SEM像を取得し、各断面SEM像から各選択箇所の膜厚T42を計測し、当該膜厚T42の算術平均値を交差配線42の膜厚平均値A42としてもよい。また、交差配線42の第2方向D2に沿った断面SEM像を取得し、当該断面SEM像から絶縁部5及び交差配線42の境界線と、交差配線42の上面を示す線分とを、それぞれ最小二乗法等を利用してスムージング(平滑化)し、スムージング(平滑化)した2つの線分間の距離の平均値を交差配線42の膜厚平均値A42としてもよい。
The
交差配線42の膜厚T42は、交差配線42に含まれる導電性材料の種類、第2配線パターン41の抵抗値、第2配線4の長さ等に応じて適宜設定されればよい。交差配線42が印刷法により形成される印刷配線であることで、当該交差配線42の膜厚T42を実質的に均一にすることができる。
The film thickness T 42 of the
交差配線42の幅W42(第2方向D2に直交する第1方向D1における長さ)は、第2配線パターン41の幅W41(第2方向D2に直交する第1方向D1における長さ)よりも大きい。例えば、第2配線パターン41の幅W41は20μm~5000μmの範囲内であればよく、交差配線42の幅W42は30μm~5500μmの範囲内であればよい。なお、第2配線パターン41の幅W41や交差配線42の幅W42は、基板2の第1面21の面内において均一でなくてもよいし、一定でなくてもよい。例えば、一の第2配線パターン41は、その幅W41の異なる部分を含んでいてもよく、一の交差配線42は、その幅W42の異なる部分を含んでいてもよい。複数の第2配線パターン41や複数の交差配線42が設けられている場合において、一の第2配線パターン41の幅W41と他の第2配線パターン41の幅W41とは互いに異なっていてもよく、一の交差配線42の幅W42と他の交差配線42の幅W42とは互いに異なっていてもよい。
The width W 42 of the cross wiring 42 (the length in the first direction D1 orthogonal to the second direction D2) is the width W 41 of the second wiring pattern 41 (the length in the first direction D1 orthogonal to the second direction D2). Greater than. For example, the width W 41 of the
なお、基板2の第1面21を上方に位置させ、第2面22を下方に位置させた状態において、交差配線42の凸状に湾曲している上面と側面(第1方向D1に実質的に平行な側面及び第2方向D2に実質的に平行な側面)との連続部が角部となるように図示されているが(図1参照)、当該上面と側面との連続部は、丸められた角部となっていてもよい。
In a state where the
第1配線3及び第2配線パターン41は、互いに同一の導電性材料を含む配線用導電膜60(図12A参照)を加工して形成された配線であってもよいし、互いに同一の導電性材料を含む印刷配線であってもよい。配線用導電膜60としては、例えば、導電性材料の蒸着薄膜、導電性材料としての金属材料の金属箔、導電性高分子膜等が挙げられ、配線用導電膜60を加工して形成された配線としては、蒸着薄膜を加工して形成された配線(蒸着配線)、金属箔を加工して形成された配線(金属箔配線)、導電性高分子膜を加工して形成された配線等が挙げられる。導電性材料としては、例えば、金(Au)、銀(Ag)、銅(Cu)、アルミニウム(Al)等の金属材料;無定形カーボン(カーボンブラック)、グラファイト、炭化ケイ素、炭化チタン、窒化チタン、炭化タングステン、炭化ジルコニウム等の非金属導電性材料;導電性高分子等が挙げられる。印刷配線とは、上記金属材料や非金属導電性材料等の導電性材料からなる粒子(導電性粒子)を少なくとも含む導電性ペースト又は導電性インクや、導電性高分子等を用いた印刷により形成された配線を意味する。なお、第1配線3及び第2配線パターン41が、例えば銅箔を加工して形成された金属箔配線である場合、第1配線3及び第2配線パターン41の表面が酸化により劣化することがある。そのため、第1配線3及び第2配線パターン41は、表面にニッケルめっきや金めっきが施された銅箔を加工して形成された金属箔配線であってもよい。
The
交差配線42は、導電性材料を含む印刷配線であってもよい。交差配線42に含まれる導電性材料としては、例えば、金(Au)、銀(Ag)、銅(Cu)、アルミニウム(Al)等の金属材料;無定形カーボン(カーボンブラック)、グラファイト、炭化ケイ素、炭化チタン、窒化チタン、炭化タングステン、炭化ジルコニウム等の非金属導電性材料;導電性高分子等が挙げられる。
The
絶縁部5は、第1配線3の第1部分と第2配線4の交差配線42(第2部分)との間に介在し、第1配線3と第2配線4とを電気的に絶縁している。絶縁部5を構成する材料としては、特に限定されるものではなく、例えば、ポリウレタン樹脂、エポキシ樹脂、ポリイミド樹脂等の絶縁性樹脂材料等であればよい。
The insulating
第2方向D2に沿った断面を見たときに、第2方向D2における絶縁部5の中央部の厚さT5Cは、第2配線パターン41の端部側に位置する絶縁部5の厚さT5Eよりも厚ければよく、第2配線パターン41,41の両端部から絶縁部5の中央部に向かって徐々に厚くなっていてもよい(図6参照)。厚さT5Cと厚さT5Eとが同一であると、厚さT5Eの絶縁部5上の交差配線42の膜厚が厚さT5Cの絶縁部5上の交差配線42の膜厚よりも薄くなってしまい、交差配線42の膜厚T42が不均一になるおそれがあるが、厚さT5Cが厚さT5Eよりも厚いことで、交差配線42の膜厚T42を実質的に均一にすることができる。絶縁部5の厚さは、第1配線3と第2配線4とを電気的に絶縁可能な厚さである必要がある。そのため、絶縁部5の厚さT5E及び厚さT5Cは、配線基板1の用途やその用途に基づく電圧設計値等に応じ、絶縁部5が絶縁耐力を維持可能な厚さ以上に設定されていればよい。なお、絶縁部5の厚さは、絶縁部5の上面の法線方向に沿った長さとして定義され、例えば、極低加速電圧走査電子顕微鏡(ULV-SEM,ZEISS社製,製品名:ULTRA55)等を用いて計測され得る。
When the cross section along the second direction D2 is viewed, the thickness T 5C of the central portion of the insulating
基板2の第1面21を上方に位置させ、第2面22を下方に位置させた状態において、絶縁部5は、上方に向かって凸状に湾曲していてもよい。絶縁部5の表面に角部が存在すると、絶縁部5上に形成される交差配線42において角部上の膜厚が他の部分の膜厚よりも薄くなる可能性があるが、絶縁部5が上方に向かって凸状に湾曲していることによって、交差配線42の膜厚T42を実質的に均一にすることができる。好ましくは、基板2の第1面21を上方に位置させ、第2面22を下方に位置させた状態において、絶縁部5は、当該絶縁部5の上面(特に交差配線42に接する上面)に角部を存在させることなく上方に向かって凸状に湾曲していればよい。これにより、絶縁部5上に設けられる交差配線42の厚みを実質的に均一にすることがより容易となる。なお、本実施形態において、絶縁部5は、交差配線42の膜厚が相対的に薄くなってしまうような角部を絶縁部5の表面に存在させない程度に、全体として上方に向かって凸状に湾曲していればよい。そのため、絶縁部5の表面の一部が下方に向かって僅かに凹んでいてもよいし、絶縁部5の表面が山部と谷部とを含む滑らかな波形状であってもよい。例えば、絶縁部5が複数の第1配線3の第1部分を一体に被覆する場合において、絶縁部5のうち、隣接する第1部分の間の上方に位置する部分が谷部となり、第1部分の上方に位置する部分が山部となって、谷部が山部よりも下方に向かって凹み、絶縁部5の表面が滑らかな波形状となっていてもよい。
In a state where the
絶縁部5は、一組の第2配線パターン41,41により挟まれる第1配線3の第1部分を一体に被覆していればよいが、第2配線パターン41,41の端部も一体に被覆していてもよい。
The insulating
なお、基板2の第1面21を上方に位置させ、第2面22を下方に位置させた状態において、絶縁部5の上面(凸状に湾曲している上面)と側面(第1方向D1に実質的に平行な側面及び第2方向D2に実質的に平行な側面)との連続部が角部となるように図示されているが(図1参照)、当該上面と側面との連続部は、丸められた角部となっていてもよい。
In a state where the
第2方向D2における交差配線42の長さL42は、第2方向D2における絶縁部5の長さL5よりも長く、第2方向D2に直交する方向(第1方向D1)における交差配線42の長さW42は、第2方向D2に直交する方向(第1方向D1)における絶縁部5の長さW5よりも短い。これにより、第2配線パターン41と交差配線42とを確実に電気的に接続可能であるとともに、交差配線42と第1配線3との短絡を確実に防止することができる。
The length L 42 of the
本実施形態に係る配線基板1において、第1配線3の複数の第1部分を第2部分としての交差配線42が交差する場合、図7に示すように、各交差配線42と、その交差配線42が交差する各第1部分との間に絶縁部5が介在していてもよいし、図8に示すように、隣接する複数の交差配線42と、それらの交差配線42が交差する複数箇所の第1部分との間に1つの絶縁部5が介在していてもよい。図8に示す態様においては、隣接する第2配線パターン41のピッチP41(隣接する第2配線パターン41の間隔)が相対的に小さい場合、例えば1000μm以下程度である場合に、絶縁部5の形成工程を簡略化することができる等の効果が奏され得る。なお、隣接する第2配線パターン41のピッチP41や隣接する交差配線42のピッチは、基板2の第1面21の面内において均一でなくてもよい。
In the
また、本実施形態に係る配線基板1において、第2方向D2に沿って並列する複数の第1配線3を含む第1配線群3A,3Bが、所定の間隔を開けて配置されている場合、第2配線4は、第1配線群3A,3B間に設けられた第2配線パターン41Aと、第1配線群3Aを挟むようにして第2配線パターン41Aに対向する第2配線パターン41Bと、第1配線群3Bを挟むようにして第2配線パターン41Aに対向する第2配線パターン41Cとを含んでいてもよい。この場合において、第2配線2は、第1配線群3Aを両側から挟む第2配線パターン41A,41Bを電気的に接続する交差配線42Aと、第1配線群3Bを両側から挟む第2配線パターン41A,41Cを電気的に接続する交差配線42Bとを含むものであってもよいし(図9参照)、第2配線パターン41A~41Cを一体的に電気的に接続する交差配線42を含むものであってもよい(図10参照)。図10に示す態様においては、交差配線42に第2配線パターン41Aが完全に埋め込まれていることで、第2配線パターン41Aの一部が交差配線42に被覆されている図9に示す態様に比べ、第2配線4の断面積を大きくすることができるため、第2配線4の抵抗値を相対的に下げることができるという効果が奏される。
Further, in the
本実施形態に係る配線基板1によれば、第2配線パターン41,41を電気的に接続する交差配線42が、印刷により形成される印刷配線であることで、当該交差配線42の膜厚T42を実質的に均一にすることができる。交差配線42の膜厚T42が実質的に均一であることで、特に、第2配線4が複数の交差配線42を含む場合において、配線基板1内における交差配線42の膜厚T42のばらつきが相対的に小さいことで、配線基板1を用いた電子機器を、ほぼ設計通りに動作させることができる。
According to the
上述した本実施形態に係る配線基板1の製造方法について説明する。
図11A~11Eは、本実施形態に係る配線基板1の製造方法の各工程を示す平面図であり、図12A~12Eは、本実施形態に係る配線基板1の製造方法の各工程を示す切断端面図である。
The method for manufacturing the
11A to 11E are plan views showing each step of the manufacturing method of the
本実施形態に係る配線基板1の製造方法は、第1面21及び第1面21の反対側に位置する第2面22を有する基板2を準備し、基板2の第1面21上に第1配線3及び第2配線パターン41を形成する。
In the method for manufacturing a
基板2の第1面21上に第1配線3及び第2配線パターン41を形成するには、まず、基板2の第1面21上に第1配線3及び第2配線パターン41を構成する導電性材料を含む配線用導電膜60を形成し、当該配線用導電膜60を被覆するレジスト層70を形成する(図11A、図12A参照)。
In order to form the
配線用導電膜60を形成する方法としては、例えば、配線用導電膜60に含まれる導電性材料としての金属材料や非金属導電性材料等を基板2の第1面21上に真空蒸着等により形成する方法、当該導電性材料としての金属材料の金属箔を高温高圧下で基板2の第1面21に積層接着する方法、当該導電性材料としての導電性高分子を基板2の第1面21に塗布する方法等が挙げられる。
As a method for forming the
配線用導電膜60の膜厚は、第1配線3及び第2配線パターン41において要求される膜厚に応じて適宜設定され得るものであり、例えば、5μm~100μm程度であればよい。
The film thickness of the wiring
レジスト層70を構成するレジスト材料は、特に限定されるものではなく、例えば、ネガ型又はポジ型の感光性材料等を用いることができるが、ネガ型の感光性材料を用いるのが好ましい。第1配線3及び第2配線パターン41は、レジスト層70のパターニングによって形成されるマスクパターン71を介した配線用導電膜60のエッチングにより形成される。そのため、レジスト層70の膜厚は、配線用導電膜60の構成材料に応じたエッチング選択比等に応じて適宜設定され得る。
The resist material constituting the resist
レジスト層70を形成する方法としては、特に限定されるものではなく、従来公知の塗膜形成方法を採用すればよい。例えば、レジスト層70を構成するレジスト材料を、ダイコート法、スピンコート法等により配線用導電膜60上に塗布する方法等が挙げられる。また、上記レジスト材料からなるドライフィルムレジストを、ラミネーター等を用いて配線用導電膜60上に積層形成する方法等であってもよい。
The method for forming the resist
次に、レジスト層70のパターニングにより、第1配線3及び第2配線パターン41に対応するエッチングマスク71を形成する(図11B、図12B参照)。レジスト層70のパターニング方法としては、例えば、エッチングマスク71に対応するフォトマスクを介した露光・現像による方法等であればよい。なお、レジスト層70の形成及びそのパターニングに代えて、配線用導電膜60上に第1配線3及び第2配線パターン41に対応するエッチングマスク71を、上記レジスト材料の印刷により形成してもよい。
Next, the
そして、エッチングマスク71を介して配線用導電膜60をドライエッチング又はウェットエッチングすることにより、基板2の第1面21上に第1配線3及び第2配線パターン41を形成する(図11C、図12C参照)。
Then, the
続いて、第2配線パターン41に挟まれる第1配線3の第1部分を少なくとも被覆する絶縁部5を形成し(図11D、図12D参照)、第2配線パターン41,41を電気的に接続する交差配線42を当該絶縁部5上に形成する(図11E、図12E参照)。このようにして、本実施形態に係る配線基板1が製造される。
Subsequently, an insulating
絶縁部5及び交差配線42の形成にあたり、配線基板1の設計方法、特に絶縁部5及び交差配線42の設計方法について説明する。
後述するように、絶縁部5は、インクジェット法や、スクリーン印刷等の印刷法等により形成され、交差配線42は、スクリーン印刷等の印刷法により形成され得る。絶縁部5や交差配線42の形成方法、絶縁部5や交差配線42の形成に使用される装置の精度等によって、絶縁部5や交差配線42が形成される際に所定の位置ずれが生じ得る。そのため、絶縁部5及び交差配線42の大きさ(図13参照)等は、上記位置ずれ量(絶縁部5の形成尤度αI及び交差配線42の形成尤度αM)を考慮して設計される必要がある。なお、絶縁部5の形成尤度αI及び交差配線42の形成尤度αMには、第1方向D1に沿った位置ずれ量及び第2方向D2に沿った位置ずれ量が少なくとも含まれる。
In forming the insulating
As will be described later, the insulating
まずは、第2配線パターン41と交差配線42との接触長さLを決定する。接触長さLは、第2方向D2(交差配線42の配線方向)において第2配線パターン41と交差配線42とが接触する長さである(図13参照)。
First, the contact length L between the
次に、交差配線42の幅WMと、絶縁部5の幅WIと、交差配線42の端部(第2方向D2における端部)から当該端部に最近位の第1配線3の第1部分の側面までの長さLMと、絶縁部5の端部(第2方向D2における端部)から当該端部に最近位の第1配線3の第1部分の側面までの長さLIとを、絶縁部5の形成尤度αI、交差配線42の形成尤度αM及び接触長さLに基づき、下記式(1)~(4)示す関係を満足するように算出する。
WM≧W2+2αM ・・・(1)
WI≧WM+2(αM+αI) ・・・(2)
LI≧D+αI ・・・(3)
LM≧LI+L+αM+αI ・・・(4)
上記式(1)において、W2は「第2配線パターン41の線幅の設計値」を表す。
Next, the width WM of the crossed
WM ≧ W 2 + 2α M ... (1)
WI ≧ WM +2 (α M + α I ) ・ ・・ (2)
L I ≧ D + α I・ ・ ・ (3)
LM ≧ LI + L + α M + α I ・ ・・ (4)
In the above equation (1), W 2 represents "the design value of the line width of the
絶縁部5の形成尤度αI及び交差配線42の形成尤度αMを考慮せずに配線基板1の設計を行うと、絶縁部5や交差配線42を形成する際の位置ずれにより、交差配線42と第2配線パターン41とが電気的に接続されなくなってしまったり、交差配線42と第1配線3とが電気的に接続されてしまったりするという問題が生じ得る。しかしながら、上述のようにして絶縁部5及び交差配線42の設計をすることで、後述する絶縁部5の形成工程及び交差配線42の形成工程によって、上記のような問題を生じさせることなく絶縁部5及び交差配線42を形成することができる。
If the
上記設計に基づいて、第1配線3の第1部分を被覆する絶縁部5を形成する(図11D、図12D参照)。絶縁部5の形成方法としては、絶縁部5を構成する絶縁材料(樹脂材料)を用いた印刷法、インクジェット法等が挙げられる。本実施形態において、交差配線42の配線方向である第2方向D2に沿った断面を見たときに、第2方向D2における絶縁部5の中央部の厚さT5Cが第2配線パターン41の端部側に位置する絶縁部5の厚さT5Eよりも厚くなるように、好ましくは第2配線パターン41,41の両端部から絶縁部5の中央部に向かって徐々に厚くなるように(図6参照)、絶縁部5を形成する。
Based on the above design, the insulating
本実施形態において、絶縁部5を構成する樹脂材料の粘度を適宜調整することで、上記のような厚さの分布を有する絶縁部5を形成することができる。絶縁部5を構成する絶縁材料の粘度(25℃)は、例えば、1Pa・s~300Pa・s程度であればよい。
In the present embodiment, the insulating
上記のようにして絶縁部5を形成した後、第2配線パターン41,41同士を電気的に接続する交差配線42を絶縁部5上に形成する(図11E、図12E)。交差配線42は、交差配線42を構成する導電性粒子を含む導電性ペースト又は導電性インクや、導電性高分子を用いたスクリーン印刷等の印刷法により形成される。交差配線42を印刷法により形成することで、実質的に均一な膜厚の交差配線42を形成することができる。
After forming the insulating
以上説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。 The embodiments described above are described for facilitating the understanding of the present invention, and are not described for limiting the present invention. Therefore, each element disclosed in the above embodiment is intended to include all design changes and equivalents belonging to the technical scope of the present invention.
上記実施形態において、交差配線42が導電性ペースト、導電性インク等を用いた印刷法、例えばスクリーン印刷により形成される印刷配線である態様を例に挙げて説明したが、この態様に限定されるものではない。例えば、交差配線42が第1方向D1に直交する方向に沿って並列する複数の第1部分を一体的に被覆する場合において(例えば図1等を参照)、当該交差配線42は、交差配線42を構成する材料(導電性材料)のスパッタリング、蒸着、めっき等により形成されたスパッタ配線、蒸着配線、めっき配線等であってもよい。
In the above embodiment, an embodiment in which the crossed
上記実施形態において、交差配線42の幅W42が第2方向D2に沿って実質的に同一である態様を例に挙げて説明したが、この態様に限定されるものではない。例えば、図14に示すように、交差配線42は、相対的に小さい幅W421を有する幅狭部421と、幅狭部421の第2方向D2に沿った両端に位置し、幅狭部421よりも大きい幅W422を有する幅広部422とを含んでいてもよい。幅狭部421の幅W421は、第2配線パターン41の幅W41と同一でもよいし、当該幅W41より大きくてもよいし、幅W41より小さくてもよい。このような態様の交差配線42を有する配線基板1を製造する場合において、幅広部422の幅WM’の設計値及び絶縁部5の幅WIの設計値は、下記式(5)及び(6)により算出されればよい。
WM’≧W2+2αM ・・・(5)
WI≧WM’+2(αM+αI) ・・・(6)
上記式(5)において、W2は「第2配線パターン41の線幅の設計値」を、αMは「交差配線42の形成尤度」を、αIは「絶縁部5の形成尤度」を表す。
In the above embodiment, the embodiment in which the width W 42 of the crossed
WM '≧ W 2 + 2α M ... (5)
WI ≧ WM '+2 (α M + α I ) ・・・ (6)
In the above equation (5), W 2 is the “design value of the line width of the
1…配線基板
2…基板
21…第1面
22…第2面
3…第1配線
4…第2配線
41,41A,41B,41C…第2配線パターン
42…交差配線
5…絶縁部
1 ...
Claims (23)
前記基板の前記第1面に設けられ、前記第1面上における第1方向に延びる第1部分を含む第1配線と、
前記基板の前記第1面に設けられ、前記第1面上における前記第1方向に交差する第2方向に延びる第2部分を含む第2配線と、
少なくとも前記第1部分を被覆する絶縁部と
を備え、
前記第2配線の前記第2部分は、前記絶縁部上に印刷により形成されている印刷配線である配線基板。 A substrate having a first surface and a second surface located on the opposite side of the first surface,
A first wiring provided on the first surface of the substrate and including a first portion extending in a first direction on the first surface.
A second wiring provided on the first surface of the substrate and including a second portion of the first surface that intersects the first direction and extends in a second direction.
It is provided with at least an insulating portion that covers the first portion.
The second portion of the second wiring is a wiring board which is a printed wiring formed on the insulating portion by printing.
前記基板の前記第1面に設けられ、前記第1面上における第1方向に延びる複数の第1部分を含む第1配線と、
前記基板の前記第1面に設けられ、前記第1面上における前記第1方向に交差する第2方向に延びる第2部分を含む第2配線と、
少なくとも前記複数の第1部分を一体的に被覆する絶縁部と
を備え、
前記複数の第1部分は、前記第1方向に対する直交方向に沿って並列しており、
前記第2配線の前記第2部分は、前記絶縁部上に設けられている配線基板。 A substrate having a first surface and a second surface located on the opposite side of the first surface,
A first wiring provided on the first surface of the substrate and including a plurality of first portions extending in a first direction on the first surface.
A second wiring provided on the first surface of the substrate and including a second portion of the first surface that intersects the first direction and extends in a second direction.
It is provided with an insulating portion that integrally covers at least the plurality of first portions.
The plurality of first portions are arranged in parallel along the direction orthogonal to the first direction.
The second portion of the second wiring is a wiring board provided on the insulating portion.
前記絶縁部は、前記複数の第1部分を一体に被覆する請求項1に記載の配線基板。 The first wiring includes a plurality of the first portions arranged in parallel along a direction orthogonal to the first direction.
The wiring board according to claim 1, wherein the insulating portion integrally covers the plurality of first portions.
隣接する前記第2部分の間隔が、60μm~10000μmの範囲内である請求項1~7のいずれかに記載の配線基板。 The second wiring includes a plurality of the second portions parallel along a direction orthogonal to the second direction.
The wiring board according to any one of claims 1 to 7, wherein the distance between the adjacent second portions is in the range of 60 μm to 10000 μm.
前記第1配線は、前記第1面上における第1方向に延びる第1部分を含み、
前記第2配線は、前記第1面上における前記第1方向に交差する第2方向に延びる第2部分を含み、
前記配線基板の製造方法は、
前記基板の前記第1面上に、前記第1配線と、前記第1配線の前記第1部分を前記第2方向に沿って両側から挟む少なくとも一組の第2配線パターンとを形成する工程と、
少なくとも前記第1部分を被覆する絶縁部を形成する工程と、
前記絶縁部上に前記第2配線パターン同士を電気的に接続する前記第2部分としての交差配線を形成する工程と
を含み、
前記交差配線は、前記絶縁部上に導電性ペースト又は導電性インクを用いた印刷により形成される配線基板の製造方法。 A method for manufacturing a substrate having a first surface and a second surface located on the opposite side of the first surface, and a wiring board having a first wiring and a second wiring provided on the first surface of the substrate. And,
The first wiring includes a first portion extending in a first direction on the first surface.
The second wiring includes a second portion of the first surface extending in a second direction intersecting the first direction.
The method for manufacturing the wiring board is as follows.
A step of forming the first wiring and at least a set of second wiring patterns sandwiching the first portion of the first wiring from both sides along the second direction on the first surface of the substrate. ,
A step of forming an insulating portion that covers at least the first portion, and
A step of forming cross wiring as the second portion for electrically connecting the second wiring patterns to each other on the insulating portion is included.
The cross wiring is a method for manufacturing a wiring board formed by printing on the insulating portion using a conductive paste or a conductive ink.
前記第1配線は、前記第1面上における第1方向に延びる複数の第1部分を含み、
前記第2配線は、前記第1面上における前記第1方向に交差する第2方向に延びる第2部分を含み、
前記配線基板の製造方法は、
前記基板の前記第1面上に、前記複数の第1部分が前記第1方向に直交する方向に沿って並列するように前記第1配線を形成する工程と、
前記基板の前記第1面上に、前記第1配線の前記複数の第1部分を前記第2方向に沿って両側から挟む少なくとも一組の第2配線パターンを形成する工程と、
少なくとも前記第1部分を一体に被覆する絶縁部を形成する工程と、
前記絶縁部上に前記第2配線パターン同士を電気的に接続する前記第2部分としての交差配線を形成する工程と
を含む配線基板の製造方法。 A method for manufacturing a substrate having a first surface and a second surface located on the opposite side of the first surface, and a wiring board having a first wiring and a second wiring provided on the first surface of the substrate. And,
The first wiring includes a plurality of first portions extending in a first direction on the first surface.
The second wiring includes a second portion of the first surface extending in a second direction intersecting the first direction.
The method for manufacturing the wiring board is as follows.
A step of forming the first wiring on the first surface of the substrate so that the plurality of first portions are arranged in parallel along a direction orthogonal to the first direction.
A step of forming at least one set of second wiring patterns on the first surface of the substrate, sandwiching the plurality of first portions of the first wiring from both sides along the second direction.
A step of forming an insulating portion that integrally covers at least the first portion, and
A method for manufacturing a wiring board, comprising a step of forming cross wiring as the second portion for electrically connecting the second wiring patterns to each other on the insulating portion.
前記複数の第1部分を一体として被覆する前記絶縁部を形成する請求項13に記載の配線基板の製造方法。 The first wiring is formed so that the plurality of the first portions are arranged in parallel along the direction orthogonal to the first direction.
The method for manufacturing a wiring board according to claim 13, wherein the insulating portion that integrally covers the plurality of first portions is formed.
前記第2配線パターンと前記交差配線との接触長さLを決定する工程と、
前記交差配線の幅WM、前記絶縁部の幅WI、前記第1部分の側面から前記交差配線の端部までの長さLM及び前記第1部分の側面から前記絶縁部の端部までの長さLIを算出する工程と
を含み、
前記絶縁部の形成尤度αI、前記交差配線の形成尤度αM及び前記第2配線パターンと前記交差配線との接触長さLに基づき、下記式(1)~(4)に示す関係を満足するように前記交差配線の幅WM、前記絶縁部の幅WI、前記第1部分の側面から前記交差配線の端部までの長さLM及び前記第1部分の側面から前記絶縁部の端部までの長さLIを算出する配線基板の設計方法。
WM≧W2+2αM ・・・(1)
WI≧WM+2(αM+αI) ・・・(2)
LI≧D+αI ・・・(3)
LM≧LI+L+αM+αI ・・・(4)
上記式(1)において、W2は「第2配線パターンの線幅の設計値」を表す。 A method for designing a wiring board manufactured by the manufacturing method according to any one of claims 13 to 22.
A step of determining the contact length L between the second wiring pattern and the cross wiring, and
The width WM of the cross wiring, the width WI of the insulation portion, the length LM from the side surface of the first portion to the end portion of the cross wiring, and the side surface of the first portion to the end portion of the insulation portion. Including the step of calculating the length LI of
Relationships shown in the following equations (1) to (4) based on the formation likelihood α I of the insulating portion, the formation likelihood α M of the cross wiring, and the contact length L between the second wiring pattern and the cross wiring. The width WM of the crossed wiring, the width WI of the insulating portion, the length LM from the side surface of the first portion to the end portion of the crossed wiring, and the insulation from the side surface of the first portion so as to satisfy the above. A method for designing a wiring board for calculating the length LI to the end of a portion.
WM ≧ W 2 + 2α M ... (1)
WI ≧ WM +2 (α M + α I ) ・ ・・ (2)
L I ≧ D + α I・ ・ ・ (3)
LM ≧ LI + L + α M + α I ・ ・・ (4)
In the above equation (1), W 2 represents "the design value of the line width of the second wiring pattern".
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020112571A JP2022011433A (en) | 2020-06-30 | 2020-06-30 | Wiring board, and manufacturing method and designing method for wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020112571A JP2022011433A (en) | 2020-06-30 | 2020-06-30 | Wiring board, and manufacturing method and designing method for wiring board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022011433A true JP2022011433A (en) | 2022-01-17 |
Family
ID=80148232
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020112571A Pending JP2022011433A (en) | 2020-06-30 | 2020-06-30 | Wiring board, and manufacturing method and designing method for wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2022011433A (en) |
-
2020
- 2020-06-30 JP JP2020112571A patent/JP2022011433A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6668723B2 (en) | Inductor components | |
EP1720384B1 (en) | Printed circuit board | |
US20200035405A1 (en) | Electronic component | |
US8629354B2 (en) | PCB having embedded IC and method for manufacturing the same | |
US20080179079A1 (en) | Printed-Wiring Board, Bending Processing Method for Printed-Wiring Board, and Electronic Equipment | |
US8287992B2 (en) | Flexible board | |
US9934905B2 (en) | Method of manufacturing multilayer board, multilayer board, and electromagnet | |
JP4757079B2 (en) | Wiring circuit board and manufacturing method thereof | |
US5366794A (en) | Tape carrier for semiconductor apparatus | |
US11735346B2 (en) | Multilayer substrate and method for manufacturing the same | |
US9241402B2 (en) | Flexible multilayer substrate | |
JP2011171473A (en) | Printed wiring board | |
JP2009182228A (en) | Wiring circuit board and its manufacturing method | |
JP2004266144A (en) | Flexible wiring circuit board | |
JP2006121046A (en) | Circuit board | |
JP2022011433A (en) | Wiring board, and manufacturing method and designing method for wiring board | |
JP2022036499A (en) | Wiring board, manufacturing method of wiring board, and designing method for wiring board | |
JP7187821B2 (en) | Printed wiring board and manufacturing method thereof | |
TW201132246A (en) | Side packaged type printed circuit board | |
WO2023157502A1 (en) | Wiring circuit board and method for manufacturing same | |
JP7435528B2 (en) | inductor parts | |
JP7472856B2 (en) | Inductor Components | |
WO2021100471A1 (en) | Wiring circuit board | |
US20220141965A1 (en) | Multilayer substrate and method of manufacturing multilayer substrate | |
US20220046793A1 (en) | Multilayer resin substrate and electronic component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230427 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240312 |