JP2021535492A - 形式モデルによってデータフローシステムを設計および確認するためのツールおよび方法 - Google Patents
形式モデルによってデータフローシステムを設計および確認するためのツールおよび方法 Download PDFInfo
- Publication number
- JP2021535492A JP2021535492A JP2021510638A JP2021510638A JP2021535492A JP 2021535492 A JP2021535492 A JP 2021535492A JP 2021510638 A JP2021510638 A JP 2021510638A JP 2021510638 A JP2021510638 A JP 2021510638A JP 2021535492 A JP2021535492 A JP 2021535492A
- Authority
- JP
- Japan
- Prior art keywords
- actor
- instance
- data
- actors
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 64
- 238000004891 communication Methods 0.000 claims abstract description 37
- 238000012360 testing method Methods 0.000 claims abstract description 24
- 238000004458 analytical method Methods 0.000 claims abstract description 16
- 230000003068 static effect Effects 0.000 claims abstract description 12
- 230000001902 propagating effect Effects 0.000 claims abstract description 8
- 230000006399 behavior Effects 0.000 claims description 58
- 230000004913 activation Effects 0.000 claims description 50
- 238000001994 activation Methods 0.000 claims description 50
- 230000008569 process Effects 0.000 claims description 23
- 239000011159 matrix material Substances 0.000 claims description 18
- 230000000737 periodic effect Effects 0.000 claims description 8
- 238000010276 construction Methods 0.000 claims description 7
- 238000013461 design Methods 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 238000005259 measurement Methods 0.000 claims description 5
- 230000000903 blocking effect Effects 0.000 claims description 4
- 238000013500 data storage Methods 0.000 claims description 4
- 230000010354 integration Effects 0.000 claims description 3
- 238000012545 processing Methods 0.000 description 17
- 238000012795 verification Methods 0.000 description 12
- 230000008859 change Effects 0.000 description 7
- 238000007781 pre-processing Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000004513 sizing Methods 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009776 industrial production Methods 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 3
- 238000005094 computer simulation Methods 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 230000002085 persistent effect Effects 0.000 description 2
- 238000013468 resource allocation Methods 0.000 description 2
- 238000010200 validation analysis Methods 0.000 description 2
- 238000004590 computer program Methods 0.000 description 1
- 238000013524 data verification Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012804 iterative process Methods 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 230000002688 persistence Effects 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/10—Geometric CAD
- G06F30/15—Vehicle, aircraft or watercraft design
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
- G06F30/347—Physical level, e.g. placement or routing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/16—Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/04—Constraint-based CAD
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/10—Numerical modelling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2113/00—Details relating to the application field
- G06F2113/02—Data centres
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q10/00—Administration; Management
- G06Q10/06—Resources, workflows, human or project management; Enterprise or organisation planning; Enterprise or organisation modelling
- G06Q10/063—Operations research, analysis or management
- G06Q10/0631—Resource planning, allocation, distributing or scheduling for enterprises or organisations
- G06Q10/06313—Resource planning in a project environment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- Evolutionary Computation (AREA)
- Mathematical Physics (AREA)
- Pure & Applied Mathematics (AREA)
- Computational Mathematics (AREA)
- Mathematical Optimization (AREA)
- Mathematical Analysis (AREA)
- Data Mining & Analysis (AREA)
- Computing Systems (AREA)
- Algebra (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- Automation & Control Theory (AREA)
- Aviation & Aerospace Engineering (AREA)
- Debugging And Monitoring (AREA)
- Stored Programmes (AREA)
- Devices For Executing Special Programs (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
Description
- リアルタイムかつ再構成可能なデータフローを、形式的に指定することによって上記システムのインスタンスを生成するように構成され、データフローの再構成が、通信チャネルを通じて1つのアクタから別の1つに再構成データを伝搬することによって動的に実施される、モデリングインタフェース(11)と、
- アクタの起動状態および通信チャネルの状態を定義した行列の構築ならびに行列との積がゼロである自然整数ベクトルの決定を含む上記インスタンスの静的解析を用いて上記システムの挙動性の所定の集合を証明するように構成され、上記ベクトルの決定が、割当リソースと独立してデータフローシステムの実現可能性を確証する、解析モデル(13)と、
- 挙動性の上記所定の集合に準拠して上記インスタンスにリソースを割り当て、したがっていわゆる構成済みインスタンスを確立するように設計される改良インタフェース(15)と、
- 単体試験(171)および統合試験(173)ツールを備え、単体試験ツール(171)が、アクタの実装の入力チャネル上でデータの作成をシミュレートし、この実装によって消費および作成される量が実装されたアクタに対して指定されたものに相当することを検証し、統合試験ツール(173)が、構成済みインスタンスの期待される挙動に対応するプロットの集合を構築し、提供されたプロットがこの有効な集合に帰属することを保証し、したがって上記構成済みインスタンスに関して上記システムの実装の挙動の適合性を検証する、適合性試験モジュール(17)と
を備える、ツールに関する。
- 或るアクタに対する最高周波数制約と、
- 或るアクタに対する最低周波数制約と
を含む。
- データを処理するように構成される汎用アクタおよびデータを処理しかつ/または構成モードを選択するように構成されるモードアクタを含むアクタの全てと、
- アクタの集合を互いに接続し、各アクタが少なくとも1つの入力または出力チャネルと関連付けられている、一方向通信チャネルの集合と、
- その入力および出力チャネルの各々に対してアクタによって作成または消費される整数または有理数のデータと、
- 各モードアクタと関連したモードの集合であり、各モードアクタが、その起動の各々に対してモードの上記集合の中からモードを1つだけ動的に選ぶように構成されている、モードの集合と
を含む。
- 第1の性質は、データ損失のないアクタ間の通信の実装のために必要とされるリソースが指定されたシステムの周期実行に対して制限されていることを検証し、
- 第2の性質は、第1の性質を疑問視することなく周波数および/または周期制約に準拠できることを検証し、
- 第3の性質は、任意の数のアクタ起動に対する相互遮断の非存在を検証し、
- 第4の性質は、全ての指定された再構成に対するシステムの未知の状態の非存在およびその他の性質のいずれも構成の動的変化によって疑問視されていないことを検証する、
を含む。
- リアルタイムかつ再構成可能なデータフローを、形式的に指定することによって上記システムのインスタンスを生成するステップであり、データフローの再構成が、通信チャネルを通じて1つのアクタから別の1つに再構成データを伝搬することによって動的に実施される、ステップと、
- アクタの起動状態および通信チャネルの状態を定義した行列の構築ならびに行列との積がゼロである自然整数ベクトルの決定を含む上記インスタンスの静的解析を用いて上記システムの挙動性の所定の集合を証明するステップであり、上記ベクトルの決定が、割当リソースと独立してデータフローシステムの実現可能性を確証する、ステップと、
- 挙動性の上記所定の集合に準拠して上記インスタンスにリソースを割り当て、したがっていわゆる構成済みインスタンスを確立するステップと、
- アクタの実装の入力チャネル上でデータの作成をシミュレートするステップと、
- 上記実装によって消費および作成される量が実装されたアクタに対して指定されたものに相当することを検証するステップと、
- 構成済みインスタンスの期待される挙動に対応するプロットの集合を構築するステップと、
- 提供されたプロットがこの有効な集合に帰属することを保証し、したがって上記構成済みインスタンスに関して上記システムの実装の挙動の適合性を検証するステップと
を実装する、方法にも関する。
- リアルタイムかつ再構成可能なデータフローを、形式的に指定することによって上記システムのインスタンスを生成するステップであり、データフローの再構成が、通信チャネルを通じて1つのアクタから別の1つに再構成データを伝搬することによって動的に実施される、ステップと、
- アクタの起動状態および通信チャネルの状態を定義した行列の構築ならびに行列との積がゼロである自然整数ベクトルの決定を含む上記インスタンスの静的解析を用いて上記システムの挙動性の所定の集合を証明するステップであり、上記ベクトルの決定が、割当リソースと独立してデータフローシステムの実現可能性を確証する、ステップと、
- 挙動性の上記所定の集合に準拠して上記インスタンスにリソースを割り当て、したがっていわゆる構成済みインスタンスを確立するステップと、
- アクタの実装の入力チャネル上でデータの作成をシミュレートするステップと、
- 上記実装によって消費および作成される量が実装されたアクタに対して指定されたものに相当することを検証するステップと、
- 構成済みインスタンスの期待される挙動に対応するプロットの集合を構築するステップと、
- 提供されたプロットがこの有効な集合に帰属することを保証し、したがって上記構成済みインスタンスに関して上記システムの実装の挙動の適合性を検証するステップと
を実装するためにプロセッサによって実行できることを特徴とする、非一時的コンピュータデータ記憶媒体にも関する。
(a):集合Lが空である(すなわちアクタが先行要素を有しない)場合、現在モードは系統的に公称である;
(b):集合が単集合である場合、現在モードはLのこの唯一の要素である;
(c):集合が2つ以上の要素を有し、かつそれが未決定モード(以下を参照のこと)を含む場合、モードは未決定である;
(d):集合が2つ以上の要素を有し、かつアクタが公称モードでのみ実行される場合、現在モードは公称モードである;
(e):集合が2つ以上の要素を有し、かつアクタがモードアクタによって選択される1つまたは複数のモードΛにおいて実行される場合、L∩Λが空であれば、現在モードは変化せず、L∩Λが単集合であれば、現在モードはL∩Λの唯一の要素であり、全てのその他のケースではモードは未決定である。
e1:アクタが当該チャネルに接続されない場合、値0、
e2:アクタが当該チャネル上で作成側である場合、その各起動に対してチャネルの状態に加えられる数(潜在的に有理数)、
e3:アクタが当該チャネル上で消費側である場合、その各起動に対してチャネルの状態から引かれる数(潜在的に有理数)の反数、ならびに
e4:アクタが当該チャネル上で作成側でも消費側でもある場合、その各起動に対してチャネルの状態に関して加えられるおよび引かれる数(一方が潜在的に有理数)間の差
である。
(a)チャネルの初期状態が与えられると、diと示される初期遅延を、その現在モードが既知であるアクタiの最初のdiの起動に対してなど、計算する。
(b)Γの列jのモードアクタによって選ばれるモードにおいて実行されるか、Γの列jのモードアクタである、Γの列kのアクタを作成側として伴う各入力チャネル(フィードバックチャネルを除く)に対して、pikと示される局所モード変化周期を、
(c)piと示されるモード変化周期を、上で計算した局所周期の最大値であるとして計算する。
1. X. K. Do、S. LouiseおよびA. Cohen、Transaction Parameterized Dataflow: A model for context-dependent streaming applications、2016 Design, Automation & Test in Europe Conference & Exhibition (DATE)、Dresden、2016、960〜965頁
2. O. N. Timo、H. MarchandおよびA. Rollet、Automatic test generation for data-flow reactive systems modeled by variable driven timed automata、Research report HAL-00503000、2010
3. R. HeniaおよびR. Ernst、Scenario Aware Analysis for Complex Event Models and Distributed Systems、28th IEEE International Real-Time Systems Symposium (RTSS 2007)、Tucson、AZ、2007、171〜180頁
4. Boutheina Bannour、Jose Escobedo、Christophe Gaston、Pascale Gall、Off-Line Test Case Generation for Timed Symbolic Model-Based Conformance Testing、Brian Nielsen、Carsten Weise、24th International Conference on Testing Software and Systems (ICTSS)、2012年11月、Aalborg、Denmark、Springer、Lecture Notes in Computer Science、LNCS-7641、119〜135頁、2012、Testing Software and Systems
3 データフローシステム
5 コンピュータ
7 マイクロプロセッサ
9 メモリ
11 モデリングインタフェース
13 解析モデル
15 改良インタフェース
17 適合性試験モジュール
19 変換ツール
131 検証ツール
171 単体試験ツール
173 統合試験ツール
ai、aj アクタ
ci、cj 一方向通信チャネル
Claims (14)
- リアルタイムかつ再構成可能なデータフローを、形式的に指定することによって前記システムのインスタンスを生成するように構成され、前記データフローの再構成が、前記通信チャネルを通じて1つのアクタから別の1つに再構成データを伝搬することによって動的に実施される、モデリングインタフェース(11)と、
- 前記アクタの起動状態および前記通信チャネルの状態を定義した行列の構築ならびに前記行列との積がゼロである自然整数ベクトルの決定を含む前記インスタンスの静的解析を用いて前記システムの挙動性の所定の集合を証明するように構成され、前記ベクトルの決定が、割当リソースと独立して前記データフローシステムの実現可能性を確証する、解析モデル(13)と、
- 挙動性の前記所定の集合に準拠して前記インスタンスにリソースを割り当て、したがっていわゆる構成済みインスタンスを確立するように設計される改良インタフェース(15)と、
- 単体試験(171)および統合試験(173)ツールを備え、前記単体試験ツール(171)が、アクタの実装の入力チャネル上でデータの作成をシミュレートし、この実装によって消費および作成される量が実装された前記アクタに対して指定されたものに相当することを検証し、前記統合試験ツール(173)が、前記構成済みインスタンスの期待される挙動に対応するプロットの集合を構築し、提供されたプロットがこの有効な集合に帰属することを保証し、したがって前記構成済みインスタンスに関して前記システムの実装の挙動の適合性を検証する、適合性試験モジュール(17)と
を備えることを特徴とする、ツール。
- 或るアクタに対する最高周波数制約と、
- 或る他のアクタに対する最低周波数制約と
を含むことを特徴とする、請求項1または2に記載のツール。
- データを処理するように構成される汎用アクタおよびデータを処理しかつ/または構成モードを選択するように構成されるモードアクタを含むアクタの前記集合と、
- アクタの前記集合を互いに接続し、各アクタが少なくとも1つの入力または出力チャネルと関連付けられている、一方向通信チャネルの前記集合と、
- その前記入力および出力チャネルの各々に対してアクタによって作成または消費される整数または有理数のデータと、
- 各モードアクタと関連したモードの集合であり、各モードアクタが、その起動の各々に対してモードの前記集合の中からモードを1つだけ動的に選ぶように構成されている、モードの集合と
を含むことを特徴とする、請求項1から3のいずれか一項に記載のツール。
- 前記第1の性質が、データ損失のないアクタ間の通信の実装のために必要とされる前記リソースが前記指定されたシステムの周期実行に対して制限されていることを検証し、
- 前記第2の性質が、前記第1の性質を疑問視することなく周波数および/または周期制約に準拠できることを検証し、
- 前記第3の性質が、任意の数のアクタ起動に対する相互遮断の非存在を検証し、
- 前記第4の性質が、全ての指定された再構成に対する前記システムの未知の状態の非存在およびその他の性質のいずれも構成の動的変化によって疑問視されていないことを検証する、
を含むことを特徴とする、請求項1から7のいずれか一項に記載のツール。
- リアルタイムかつ再構成可能なデータフローを、形式的に指定することによって前記システムのインスタンスを生成するステップであり、前記データフローの再構成が、前記通信チャネルを通じて1つのアクタから別の1つに再構成データを伝搬することによって動的に実施される、ステップと、
- 前記アクタの起動状態および前記通信チャネルの状態を定義した行列の構築ならびに前記行列との積がゼロである自然整数ベクトルの決定を含む前記インスタンスの静的解析を用いて前記システムの挙動性の所定の集合を証明するステップであり、前記ベクトルの決定が、割当リソースと独立して前記データフローシステムの実現可能性を確証する、ステップと、
- 挙動性の前記所定の集合に準拠して前記インスタンスにリソースを割り当て、したがっていわゆる構成済みインスタンスを確立するステップと、
- アクタの実装の入力チャネル上でデータの作成をシミュレートするステップと、
- 前記実装によって消費および作成される量が実装された前記アクタに対して指定されたものに相当することを検証するステップと、
- 前記構成済みインスタンスの期待される挙動に対応するプロットの集合を構築するステップと、
- 提供されたプロットがこの有効な集合に帰属することを保証し、したがって前記構成済みインスタンスに関して前記システムの実装の挙動の適合性を検証するステップと
を実装することを特徴とする、方法。
- リアルタイムかつ再構成可能なデータフローを、形式的に指定することによって前記システムのインスタンスを生成するステップであり、前記データフローの再構成が、前記通信チャネルを通じて1つのアクタから別の1つに再構成データを伝搬することによって動的に実施される、ステップと、
- 前記アクタの起動状態および前記通信チャネルの状態を定義した行列の構築ならびに前記行列との積がゼロである自然整数ベクトルの決定を含む前記インスタンスの静的解析を用いて前記システムの挙動性の所定の集合を証明するステップであり、前記ベクトルの決定が、割当リソースと独立して前記データフローシステムの実現可能性を確証する、ステップと、
- 挙動性の前記所定の集合に準拠して前記インスタンスにリソースを割り当て、したがっていわゆる構成済みインスタンスを確立するステップと、
- アクタの実装の入力チャネル上でデータの作成をシミュレートするステップと、
- 前記実装によって消費および作成される量が実装された前記アクタに対して指定されたものに相当することを検証するステップと、
- 前記構成済みインスタンスの期待される挙動に対応するプロットの集合を構築するステップと、
- 提供されたプロットがこの有効な集合に帰属することを保証し、したがって前記構成済みインスタンスに関して前記システムの実装の挙動の適合性を検証するステップと
を実装するためにプロセッサによって実行できることを特徴とする、非一時的コンピュータデータ記憶媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR1857849A FR3085513B1 (fr) | 2018-08-31 | 2018-08-31 | Outil et procede de conception et de validation d'un systeme flots de donnees par un modele formel |
FR1857849 | 2018-08-31 | ||
PCT/FR2019/052008 WO2020043999A1 (fr) | 2018-08-31 | 2019-08-30 | Outil et procédé de conception et de validation d'un système flots de données par un modèle formel |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021535492A true JP2021535492A (ja) | 2021-12-16 |
JP7463346B2 JP7463346B2 (ja) | 2024-04-08 |
Family
ID=65685468
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021510638A Active JP7463346B2 (ja) | 2018-08-31 | 2019-08-30 | 形式モデルによってデータフローシステムを設計および確認するためのツールおよび方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US11610041B2 (ja) |
EP (1) | EP3827368A1 (ja) |
JP (1) | JP7463346B2 (ja) |
FR (1) | FR3085513B1 (ja) |
WO (1) | WO2020043999A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112158235B (zh) * | 2020-08-25 | 2022-10-18 | 通号城市轨道交通技术有限公司 | 用于城市轨道交通的室外信号设备控制方法及系统 |
US12041181B2 (en) * | 2022-03-09 | 2024-07-16 | Dell Products L.P. | Management of a computing device supply chain utilizing a distributed ledger |
CN118153516B (zh) * | 2024-05-09 | 2024-07-26 | 中诚华隆计算机技术有限公司 | 一种处理器功能仿真验证方法及系统 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140040855A1 (en) * | 2011-07-28 | 2014-02-06 | National Instruments Corporation | Optimization of a Data Flow Program Based on Access Pattern Information |
-
2018
- 2018-08-31 FR FR1857849A patent/FR3085513B1/fr active Active
-
2019
- 2019-08-30 EP EP19774160.6A patent/EP3827368A1/fr active Pending
- 2019-08-30 JP JP2021510638A patent/JP7463346B2/ja active Active
- 2019-08-30 WO PCT/FR2019/052008 patent/WO2020043999A1/fr unknown
- 2019-08-30 US US17/271,964 patent/US11610041B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140040855A1 (en) * | 2011-07-28 | 2014-02-06 | National Instruments Corporation | Optimization of a Data Flow Program Based on Access Pattern Information |
Also Published As
Publication number | Publication date |
---|---|
US11610041B2 (en) | 2023-03-21 |
US20210279393A1 (en) | 2021-09-09 |
FR3085513A1 (fr) | 2020-03-06 |
WO2020043999A1 (fr) | 2020-03-05 |
FR3085513B1 (fr) | 2024-06-28 |
EP3827368A1 (fr) | 2021-06-02 |
JP7463346B2 (ja) | 2024-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Kuhr et al. | FERAL—Framework for simulator coupling on requirements and architecture level | |
JP2021535492A (ja) | 形式モデルによってデータフローシステムを設計および確認するためのツールおよび方法 | |
US10509683B2 (en) | Modeling resource usage for a job | |
Di Cosmo et al. | Towards a formal component model for the cloud | |
US20160188752A1 (en) | Defining reusable metrics for architectural optimization | |
Senderovich et al. | Data-driven performance analysis of scheduled processes | |
Petriu et al. | Software performance modeling | |
Pagliari et al. | Engineering cyber‐physical systems through performance‐based modelling and analysis: A case study experience report | |
Cuomo et al. | Performance prediction of cloud applications through benchmarking and simulation | |
Jafari et al. | Performance analysis of distributed and asynchronous systems using probabilistic timed actors | |
Balasubramanian et al. | Drems ml: A wide spectrum architecture design language for distributed computing platforms | |
Habiby et al. | Power-aware test scheduling framework for IEEE 1687 multi-power domain networks using formal techniques | |
Skelin et al. | Worst-case throughput analysis for parametric rate and parametric actor execution time scenario-aware dataflow graphs | |
Panthi et al. | Generating prioritized test sequences using firefly optimization technique | |
Loper | The modeling and simulation life cycle process | |
Merino et al. | A specification language for performance and economical analysis of short term data intensive energy management services | |
Štefanič et al. | Support for full life cycle cloud-native application management: Dynamic TOSCA and SWITCH IDE | |
Anssi et al. | AUTOSAR vs. MARTE for enabling timing analysis of automotive applications | |
US20220083888A1 (en) | Mapping conditional execution logic to quantum computing resources | |
Malakonakis et al. | HLS algorithmic explorations for HPC execution on reconfigurable hardware-ECOSCALE | |
Czappa et al. | Design-time performance modeling of compositional parallel programs | |
Lerm et al. | A model-based design space exploration for embedded image processing in industrial applications | |
Beji et al. | Model-driven approach to the optimal configuration of time-triggered flows in a TTEthernet network | |
Kadera et al. | Automatic compilation of performance models for industrial Multi-Agent Systems | |
Althaus et al. | Scheduling of real-time networks with a column generation approach |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220624 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230703 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20231003 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20231204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240104 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240311 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240327 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7463346 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |