JP2021192654A

JP2021192654A - 遊技機

Info

Publication number: JP2021192654A
Application number: JP2020099023A
Authority: JP
Inventors: 昇平北田; Shohei Kitada
Original assignee: Sanyo Bussan Co Ltd
Current assignee: Sanyo Bussan Co Ltd
Priority date: 2020-06-08
Filing date: 2020-06-08
Publication date: 2021-12-23
Also published as: JP2023129485A

Abstract

【課題】各種処理が好適に実行されるようにすることが可能な遊技機を提供すること。【解決手段】第１ＬＤＹ実行回路１５６は、利用すべき記憶エリアのアドレスを特定し、当該特定したアドレスに対応する記憶エリアを利用して所定処理を実行する。第１ＬＤＹ実行回路１５６において特定されるアドレスに含まれる複数のビットのうち一部のビットの情報である特定制御用基準アドレスを記憶することが可能なＩＹレジスタ１０９を備えている。第１ＬＤＹ実行回路１５６は、当該アドレスに含まれる複数のビットのうち当該特定制御用基準アドレスとは異なるビットの情報をプログラムから特定し、当該特定した情報及びＩＹレジスタ１０９に記憶された特定制御用基準アドレスから利用すべき記憶エリアのアドレスを特定する。【選択図】図９

Description

本発明は、遊技機に関するものである。

遊技機としてパチンコ機やスロットマシンなどが知られている。例えば、パチンコ機は、遊技者に付与された遊技球を貯留する皿貯留部を遊技機前面部に備えており、当該皿貯留部に貯留された遊技球が遊技球発射装置に案内されて、遊技者の発射操作に応じて遊技領域に向けて発射される。そして、例えば遊技領域に設けられた入球部に遊技球が入球した場合に、例えば払出装置から皿貯留部に遊技球が払い出される。また、パチンコ機においては、皿貯留部として上側皿貯留部と下側皿貯留部とを備えた構成も知られており、この場合、上側皿貯留部に貯留された遊技球が遊技球発射装置に案内され、当該上側皿貯留部にて余剰となった遊技球が下側皿貯留部に排出される（例えば特許文献１参照）。

また、スロットマシンでは、メダルがベットされている状況でスタートレバーが操作されて新たなゲームが開始される場合に制御手段にて抽選処理が実行される。また、抽選処理が実行された場合には制御手段にて回転開始制御が実行されることによりリールの回転が開始され、当該リールの回転中にストップボタンが操作された場合には制御手段にて回転停止制御が実行されることによりリールの回転が停止される。そして、リールの回転停止後の停止結果が抽選処理の当選役に対応したものである場合には、当該当選役に対応した特典が遊技者に付与される。

特開２０１８−２００１２号公報

ここで、上記例示等のような遊技機においては、各種処理が好適に実行される必要があり、この点について未だ改良の余地がある。

本発明は、上記例示した事情等に鑑みてなされたものであり、各種処理が好適に実行されるようにすることが可能な遊技機を提供することを目的とするものである。

上記課題を解決すべく請求項１記載の発明は、利用すべき記憶エリアの所定アドレスを特定する特定手段と、
当該特定手段により特定された前記所定アドレスに対応する記憶エリアを利用して所定処理を実行する所定処理実行手段と、
を備えた遊技機において、
前記所定アドレスに含まれる複数ビットのうち一部のビットの情報である第１所定アドレス情報を記憶することが可能な所定記憶手段を備え、
前記特定手段は、前記所定アドレスに含まれる前記複数ビットのうち前記一部のビットとは異なるビットの情報である第２所定アドレス情報をプログラムから特定し、その特定した第２所定アドレス情報及び前記所定記憶手段に記憶された前記第１所定アドレス情報から前記所定アドレスを特定することを特徴とする。

本発明によれば、各種処理が好適に実行されるようにすることが可能となる。

第１の実施形態におけるパチンコ機を示す斜視図である。パチンコ機の主要な構成を分解して示す斜視図である。遊技盤の構成を示す正面図である。（ａ）〜（ｊ）図柄表示装置の表示面における表示内容を説明するための説明図である。（ａ），（ｂ）図柄表示装置の表示面における表示内容を説明するための説明図である。遊技領域を流下した遊技球の排出に関する構成を説明するための説明図である。主制御装置の正面図である。パチンコ機の電気的構成を示すブロック図である。主側ＭＰＵの構成を説明するための説明図である。（ａ）主側ＲＡＭにおける各種エリアの設定態様を説明するための説明図であり、（ｂ）主側ＲＯＭにおけるデータ及びプログラムの設定態様を説明するための説明図である。当否抽選などに用いられる各種カウンタの内容を説明するための説明図である。（ａ）特定制御用のワークエリアにおける各種カウンタの設定態様を説明するための説明図であり、（ｂ）特定制御用のワークエリアにおける各種最大値カウンタの設定態様を説明するための説明図である。主側ＲＯＭに記憶されている各種テーブルを説明するための説明図である。（ａ）第１特図用振分テーブルを説明するための説明図であり、（ｂ）第２特図用振分テーブルを説明するための説明図である。主側ＣＰＵにおけるメイン処理を示すフローチャートである。（ａ）電源投入設定処理において「０」クリア及び初期設定が行われる記憶エリアを説明するための説明図であり、（ｂ）停電エリアのデータ構成を説明するための説明図である。（ａ）ＬＤＴ命令の機械語のデータ構成を説明するための説明図であり、（ｂ）ＬＤ命令の機械語のデータ構成を説明するための説明図であり、（ｃ）主側ＣＰＵにて実行される電源投入設定処理のプログラム内容を説明するための説明図である。（ａ）第１初期化テーブルのデータ構成を説明するための説明図であり、（ｂ）第２初期化テーブルのデータ構成を説明するための説明図である。（ａ），（ｂ）ＬＤＨ更新命令を説明するための説明図であり、（ｃ）データ設定実行処理のプログラム内容について説明するための説明図である。（ａ）〜（ｇ）電源投入設定処理においてデータ設定実行処理が実行される場合におけるＤレジスタ、Ｅレジスタ、Ｗレジスタ、Ａレジスタ及びＨＬレジスタの状態を説明するための説明図である。（ａ）主側ＣＰＵにて実行されるクリア対応処理を示すフローチャートであり、（ｂ）クリア時設定処理においてデータ設定が行われる記憶エリアを説明するための説明図であり、（ｃ）セキュリティ信号エリアのデータ構成を説明するための説明図である。（ａ）クリア時設定テーブルを説明するための説明図であり、（ｂ）主側ＣＰＵにて実行されるクリア時設定処理のプログラム内容を説明するための説明図である。（ａ）乱数最大値テーブルを説明するための説明図であり、（ｂ）主側ＣＰＵにて実行される乱数最大値設定処理を示すフローチャートである。（ａ）第１ＬＤＹ命令の機械語のデータ構成を説明するための説明図であり、（ｂ）主側ＣＰＵにて実行される最大値設定開始処理のプログラム内容を説明するための説明図である。主側ＣＰＵにて実行される設定値更新処理を示すフローチャートである。主側ＣＰＵにて実行されるタイマ割込み処理を示すフローチャートである。（ａ）主側ＣＰＵにて実行される第１乱数更新処理を示すフローチャートであり、（ｂ）主側ＣＰＵにて実行される更新開始設定処理のプログラム内容を説明するための説明図である。主側ＣＰＵにて実行される第２乱数更新処理を示すフローチャートである。（ａ）主側ＣＰＵにて実行される不正検知処理を示すフローチャートであり、（ｂ）主側ＣＰＵにて実行される不正検知用初期化処理のプログラム内容を説明するための説明図である。主側ＣＰＵにて実行される特図特電制御処理を示すフローチャートである。特図特電アドレステーブルのデータ構成を説明するための説明図である。（ａ）〜（ｄ）取得データ指定データから取得開始アドレス及び取得開始ビット目が算出される過程を説明するための説明図であり、（ｅ），（ｆ）特図特電アドレステーブルからＨＬレジスタに開始アドレスが取得される様子を説明するための説明図である。（ａ）主側ＣＰＵにて実行される特図特電アドレス取得処理のプログラム内容を説明するための説明図であり、（ｂ）〜（ｄ）「ＴＢＬ＿ＴＺＴＤ＿Ｂ」を算出する過程を説明するための説明図であり、（ｅ）主側ＣＰＵにて実行されるアドレス取得実行処理のプログラム内容を説明するための説明図である。特図特電カウンタの値とＨＬレジスタに取得される開始アドレスとの対応関係を説明するための説明図である。主側ＣＰＵにて実行される特図変動開始処理を示すフローチャートである。（ａ）当否データエリアの構成を説明するための説明図であり、（ｂ）高確当否テーブルの内容を説明するための説明図であり、（ｃ）高確当否テーブルのデータ構成を説明するための説明図である。（ａ）主側ＣＰＵにて実行される高確率当否判定処理を示すフローチャートであり、（ｂ）主側ＣＰＵにて実行される当否判定用データ取得処理のプログラム内容を説明するための説明図であり、（ｃ）ＷＡレジスタに判定値データが設定される様子を説明するための説明図であり、（ｄ）Ｂレジスタにフラグデータが設定される様子を説明するための説明図である。（ａ）〜（ｅ）高確当否テーブルの開始アドレス、ＬＤＢ命令（「ＬＤＢＷＡ，（ＨＬ＋）．５」）における取得データ指定データ、取得開始アドレス、取得開始ビット目、及び更新後の取得データ指定データを説明するための説明図である。（ａ）〜（ｃ）ＬＤＢ命令（「ＬＤＢＢ，（ＨＬ＋）．１」）における取得データ指定データ、取得開始アドレス、取得開始ビット目、及び更新後の取得データ指定データを説明するための説明図である。「ＬＤＢＷＡ，（ＨＬ＋）．５」というＬＤＢ更新命令及び「ＬＤＢＢ，（ＨＬ＋）．１」というＬＤＢ更新命令の実行回数と、当該ＬＤＢ更新命令によりＷＡレジスタ及びＢレジスタに取得されるデータとを説明するための説明図である。（ａ）振分データエリアの構成を説明するための説明図であり、（ｂ）第１特図用振分テーブルのデータ構成を説明するための説明図であり、（ｃ）第２特図用振分テーブルのデータ構成を説明するための説明図である。主側ＣＰＵにて実行される第１結果対応処理を示すフローチャートである。（ａ）主側ＣＰＵにて実行される振分用データ取得処理のプログラム内容を説明するための説明図であり、（ｂ）Ｗレジスタに第１加算前振分値が設定される様子を説明するための説明図であり、（ｃ）Ｂレジスタに第１フラグデータが設定される様子を説明するための説明図である。（ａ）〜（ｅ）第１特図用振分テーブルの開始アドレス、ＬＤＢ命令（「ＬＤＢＷ，（ＨＬ＋）．４」）における取得データ指定データ、取得開始アドレス、取得開始ビット目、及び更新後の取得データ指定データを説明するための説明図である。（ａ）〜（ｃ）ＬＤＢ命令（「ＬＤＢＢ，（ＨＬ＋）．２」）における取得データ指定データ、取得開始アドレス、取得開始ビット目、及び更新後の取得データ指定データを説明するための説明図である。「ＬＤＢＷ，（ＨＬ＋）．４」というＬＤＢ更新命令及び「ＬＤＢＢ，（ＨＬ＋）．２」というＬＤＢ更新命令の実行回数と、これらのＬＤＢ更新命令によりＷレジスタ及びＢレジスタに取得されるデータとを説明するための説明図である。変動種別番号と当否判定の結果、振分判定の結果、リーチ発生抽選の結果及び第１特図保留エリアの保留数との対応関係を説明するための説明図である。主側ＣＰＵにて実行される第２結果対応処理を示すフローチャートである。変動開始用テーブルのデータ構成を説明するための説明図である。（ａ）変動パターンテーブルの開始アドレスの取得態様を説明するための説明図であり、（ｂ）主側ＣＰＵにて実行される変動用開始アドレス取得処理のプログラム内容を説明するための説明図である。（ａ）「０」の変動種別番号に対応する変動パターンテーブルのデータ構成を説明するための説明図であり、（ｂ）特定制御用のワークエリアにおける停止結果データ及び表示継続時間データを格納するためのエリアの構成を説明するための説明図である。主側ＣＰＵにて実行される変動情報設定処理を示すフローチャートである。（ａ）保留表示データテーブルのデータ構成を説明するための説明図であり、（ｂ）保留表示データの取得態様を説明するための説明図であり、（ｃ）比較例の保留表示データテーブルのデータ構成を説明するための説明図である。主側ＣＰＵにて実行される表示制御処理を示すフローチャートである。（ａ）主側ＣＰＵにて実行される第１特図保留表示データ取得処理のプログラム内容を説明するための説明図であり、（ｂ）主側ＣＰＵにて実行される保留表示データ取得実行処理のプログラム内容を説明するための説明図であり、（ｃ）主側ＣＰＵにて実行される第２特図保留表示データ取得処理のプログラム内容を説明するための説明図であり、（ｄ）主側ＣＰＵにて実行される普図保留表示データ取得処理のプログラム内容を説明するための説明図である。（ａ）主側ＣＰＵにて実行される管理用処理を示すフローチャートであり、（ｂ）非特定制御用のワークエリアにおける各種バッファの設定態様を説明するための説明図である。主側ＣＰＵにて実行される管理実行処理を示すフローチャートである。非特定制御用のワークエリアの構成を説明するための説明図である。主側ＣＰＵにて実行されるチェック処理を示すフローチャートである。主側ＣＰＵにて実行される通常の入球管理処理を示すフローチャートである。主側ＣＰＵから音光側ＣＰＵに対してコマンドを送信するための主制御基板及び音声発光制御基板の電気的構成を説明するための説明図である。（ａ）ヘッダのデータ構成を説明するための説明図であり、（ｂ）フッタのデータ構成を説明するための説明図であり、（ｃ）通信用の変動用コマンドのデータ構成を説明するための説明図であり、（ｄ）変換後変動用コマンドのデータ構成を説明するための説明図である。通信用の変動用コマンドの生成態様を説明するための説明図である。通信用の通常復帰コマンドのデータ構成を説明するための説明図である。変換後通常復帰コマンドのデータ構成を説明するための説明図である。通信用の通常復帰コマンドの生成態様を説明するための説明図である。（ａ）通信用の変動用コマンドの変換態様を説明するための説明図であり、（ｂ）通信用の通常復帰コマンドの変換態様を説明するための説明図である。（ａ）主側ＣＰＵにて実行される変動用コマンド送信処理を示すフローチャートであり、（ｂ）変動用コマンド生成テーブルのデータ構成を説明するための説明図である。主側ＣＰＵにて実行される変動用コマンド設定処理を示すフローチャートである。主側ＣＰＵにて実行される復帰コマンド送信処理を示すフローチャートである。通常復帰コマンド生成テーブルのデータ構成を説明するための説明図である。主側ＣＰＵにて実行される通常復帰コマンド設定処理を示すフローチャートである。音光側ＣＰＵにて実行されるコマンド受信対応処理を示すフローチャートである。音光側ＣＰＵにて実行される第１コマンド変換処理を示すフローチャートである。音光側ＣＰＵにて実行される第２コマンド変換処理を示すフローチャートである。第２の実施形態における主制御基板の構成を説明するための説明図である。（ａ）更新回路の最大値を説明するための説明図であり、（ｂ）ハード乱数最大値テーブルのデータ構成を説明するための説明図である。（ａ）主側ＣＰＵにて実行される乱数最大値設定処理を示すフローチャートであり、（ｂ）主側ＣＰＵにて実行される更新回路設定処理のプログラム内容を説明するための説明図であり、（ｂ）主側ＣＰＵにて実行される最大値設定実行処理のプログラム内容を説明するための説明図である。第３の実施形態における主側ＣＰＵにて実行される表示制御処理を示すフローチャートである。（ａ）保留表示データテーブルのデータ構成を説明するための説明図であり、（ｂ）保留表示データの取得態様を説明するための説明図であり、（ｃ）主側ＣＰＵにて実行される保留表示取得用処理を示すフローチャートであり、（ｄ）主側ＣＰＵにて実行される保留表示取得実行処理のプログラム内容を説明するための説明図である。（ａ）第４の実施形態における第１初期化テーブルのデータ構成を説明するための説明図であり、（ｂ）第２初期化テーブルのデータ構成を説明するための説明図であり、（ｃ）乱数最大値テーブルのデータ構成を説明するための説明図である。主側ＣＰＵにて実行される電源投入設定処理のプログラム内容を説明するための説明図であり、主側ＣＰＵにて実行されるデータ設定実行処理のプログラム内容を説明するための説明図である。主側ＣＰＵにて実行される乱数最大値設定処理を示すフローチャートである。（ａ）第５の実施形態における第２初期化テーブルのデータ構成を説明するための説明図であり、（ｂ）主側ＣＰＵにて実行される乱数最大値設定処理を示すフローチャートである。（ａ）第６の実施形態における主側ＭＰＵの構成を説明するための説明図であり、（ｂ）〜（ｅ）取得データ指定データから取得開始アドレス及び取得開始ビット目が算出される過程を説明するための説明図である。（ａ），（ｂ）特図特電アドレステーブルからＨＬレジスタに開始アドレスが取得される様子を説明するための説明図であり、（ｃ）主側ＣＰＵにて実行される特図特電アドレス取得処理のプログラム内容の説明図であり、（ｄ）〜（ｆ）「ＴＢＬ＿ＴＺＴＤ２＿Ｂ」を算出する過程を説明するための説明図である。特図特電カウンタの値とＨＬレジスタに取得される開始アドレスとの対応関係を説明するための説明図である。主側ＣＰＵにて実行されるアドレス取得実行処理を示すフローチャートである。

＜第１の実施形態＞
以下、遊技機の一種であるパチンコ遊技機（以下、「パチンコ機」という）の第１の実施形態を、図面に基づいて詳細に説明する。図１はパチンコ機１０の斜視図、図２はパチンコ機１０の主要な構成を分解して示す斜視図である。なお、図２では便宜上パチンコ機１０の遊技領域内の構成を省略している。

パチンコ機１０は、図１に示すように、当該パチンコ機１０の外殻を形成する外枠１１と、この外枠１１に対して前方に回動可能に取り付けられた遊技機本体１２とを有する。外枠１１は木製の板材を四辺に連結し構成されるものであって矩形枠状をなしている。パチンコ機１０は、外枠１１を島設備に取り付け固定することにより、遊技ホールに設置される。なお、パチンコ機１０において外枠１１は必須の構成ではなく、遊技ホールの島設備に外枠１１が備え付けられた構成としてもよい。

遊技機本体１２は、図２に示すように、内枠１３と、その内枠１３の前方に配置される前扉枠１４と、内枠１３の後方に配置される裏パックユニット１５とを備えている。遊技機本体１２のうち内枠１３が外枠１１に対して回動可能に支持されている。詳細には、正面視で左側を回動基端側とし右側を回動先端側として内枠１３が前方へ回動可能とされている。

内枠１３には、前扉枠１４が回動可能に支持されており、正面視で左側を回動基端側とし右側を回動先端側として前方へ回動可能とされている。また、内枠１３には、裏パックユニット１５が回動可能に支持されており、正面視で左側を回動基端側とし右側を回動先端側として後方へ回動可能とされている。

なお、遊技機本体１２には、その回動先端部に施錠装置が設けられており、遊技機本体１２を外枠１１に対して開放不能に施錠状態とする機能を有しているとともに、前扉枠１４を内枠１３に対して開放不能に施錠状態とする機能を有している。これらの各施錠状態は、パチンコ機１０前面にて露出させて設けられたシリンダ錠１７に対して解錠キーを用いて解錠操作を行うことにより、それぞれ解除される。

次に、遊技機本体１２の前面側の構成について説明する。

内枠１３は、外形が外枠１１とほぼ同一形状をなす樹脂ベース２１を主体に構成されている。樹脂ベース２１の中央部には略楕円形状の窓孔２３が形成されている。樹脂ベース２１には遊技盤２４が着脱可能に取り付けられている。遊技盤２４は合板よりなり、遊技盤２４の前面に形成された遊技領域ＰＡが樹脂ベース２１の窓孔２３を通じて内枠１３の前面側に露出した状態となっている。

ここで、遊技盤２４の構成を図３に基づいて説明する。図３は遊技盤２４の正面図である。

遊技盤２４には、遊技領域ＰＡの外縁の一部を区画するようにして内レール部２５と外レール部２６とが取り付けられており、これら内レール部２５と外レール部２６とにより誘導手段としての誘導レールが構成されている。樹脂ベース２１において窓孔２３の下方に取り付けられた遊技球発射機構２７（図２参照）から発射された遊技球は誘導レールにより遊技領域ＰＡの上部に案内されるようになっている。

ちなみに、遊技球発射機構２７は、誘導レールに向けて延びる発射レール２７ａと、後述する上皿５５ａに貯留されている遊技球を発射レール２７ａ上に供給する球送り装置２７ｂと、発射レール２７ａ上に供給された遊技球を誘導レールに向けて発射させる電動アクチュエータであるソレノイド２７ｃと、を備えている。前扉枠１４に設けられた発射操作装置（又は操作ハンドル）２８が回動操作されることによりソレノイド２７ｃが駆動制御され、遊技球が発射される。

遊技盤２４には、前後方向に貫通する大小複数の開口部が形成されている。各開口部には一般入賞口３１、特電入賞装置３２、第１作動口３３、第２作動口３４、スルーゲート３５、可変表示ユニット３６、特図ユニット３７、普図ユニット３８及びラウンド表示部３９等がそれぞれ設けられている。

スルーゲート３５への入球が発生したとしても遊技球の払い出しは実行されない。一方、一般入賞口３１、特電入賞装置３２、第１作動口３３及び第２作動口３４については、入球が発生すると所定数の遊技球の払い出しが実行される。当該賞球個数について具体的には、第１作動口３３への入球が発生した場合には、３個の賞球の払い出しが実行され、第２作動口３４への入球が発生した場合には、１個の賞球の払い出しが実行され、一般入賞口３１への入球が発生した場合には、１０個の賞球の払い出しが実行され、特電入賞装置３２への入球が発生した場合には、１５個の賞球の払い出しが実行される。

なお、上記賞球個数は任意であり、例えば、第２作動口３４の方が第１作動口３３よりも賞球個数が少ないものの具体的な賞球個数が上記のものとは異なる構成としてもよく、第１作動口３３と第２作動口３４とで賞球個数を同一としてもよく、第２作動口３４の方が第１作動口３３よりも賞球個数が多い構成としてもよい。

その他に、遊技盤２４の最下部にはアウト口２４ａが設けられており、各種入賞口等に入らなかった遊技球はアウト口２４ａを通って遊技領域ＰＡから排出される。また、遊技盤２４には、遊技球の落下方向を適宜分散、調整等するために多数の釘２４ｂが植設されているとともに、風車等の各種部材が配設されている。

ここで、入球とは所定の開口部を遊技球が通過することを意味し、開口部を通過した後に遊技領域ＰＡから排出される態様だけでなく、開口部を通過した後に遊技領域ＰＡから排出されることなく遊技領域ＰＡの流下を継続する態様も含まれる。但し、以下の説明では、アウト口２４ａへの遊技球の入球と明確に区別するために、一般入賞口３１、特電入賞装置３２、第１作動口３３、第２作動口３４及びスルーゲート３５への遊技球の入球を、入賞とも表現する。

第１作動口３３及び第２作動口３４は、作動口装置としてユニット化されて遊技盤２４に設置されている。第１作動口３３及び第２作動口３４は共に上向きに開放されている。また、第１作動口３３が上方となるようにして両作動口３３，３４は鉛直方向に並んでいる。第２作動口３４には、左右一対の可動片よりなるガイド片としての普電役物３４ａが設けられている。普電役物３４ａの閉鎖状態では遊技球が第２作動口３４に入賞できず、普電役物３４ａが開放状態となることで第２作動口３４への入賞が可能となる。

第２作動口３４よりも遊技球の流下方向の上流側に、スルーゲート３５が設けられている。スルーゲート３５は縦方向に貫通した図示しない貫通孔を有しており、スルーゲート３５に入賞した遊技球は入賞後に遊技領域ＰＡを流下する。これにより、スルーゲート３５に入賞した遊技球が第２作動口３４へ入賞することが可能となっている。

スルーゲート３５への入賞に基づき第２作動口３４の普電役物３４ａが閉鎖状態から開放状態に切り換えられる。具体的には、スルーゲート３５への入賞をトリガとして内部抽選が行われるとともに、遊技領域ＰＡにおいて遊技球が通過しない領域である右下の隅部に設けられた普図ユニット３８の普図表示部３８ａにて絵柄の変動表示が行われる。そして、内部抽選の結果が電役開放当選であり当該結果に対応した停止結果が表示されて普図表示部３８ａの変動表示が終了された場合に普電開放状態へ移行する。普電開放状態では、普電役物３４ａが所定の態様で開放状態となる。

なお、普図表示部３８ａは、複数のセグメント発光部が所定の態様で配列されてなるセグメント表示器により構成されているが、これに限定されることはなく、液晶表示装置、有機ＥＬ表示装置、ＣＲＴ又はドットマトリックス表示器等その他のタイプの表示装置によって構成されていてもよい。また、普図表示部３８ａにて変動表示される絵柄としては、複数種の文字が変動表示される構成、複数種の記号が変動表示される構成、複数種のキャラクタが変動表示される構成又は複数種の色が切り換え表示される構成などが考えられる。

普図ユニット３８において、普図表示部３８ａに隣接した位置には、普図保留表示部３８ｂが設けられている。遊技球がスルーゲート３５に入賞した個数は最大４個まで保留され、普図保留表示部３８ｂの点灯によってその保留個数が表示されるようになっている。

第１作動口３３又は第２作動口３４への入賞をトリガとして当たり抽選が行われる。そして、当該抽選結果は特図ユニット３７及び可変表示ユニット３６の図柄表示装置４１における表示演出を通じて明示される。

特図ユニット３７について詳細には、特図ユニット３７には、第１特図表示部３７ａと、第２特図表示部３７ｂとが設けられている。第１特図表示部３７ａの表示領域は図柄表示装置４１の表示面４１ａよりも狭く、同様に、第２特図表示部３７ｂの表示領域は図柄表示装置４１の表示面４１ａよりも狭い。さらに、第１特図表示部３７ａと第２特図表示部３７ｂとを合わせた表示領域の面積も、表示面４１ａよりも狭い。

第１特図表示部３７ａでは、第１作動口３３への入賞をトリガとして当たり抽選が行われることで絵柄の変動表示又は所定の表示が行われる。そして、抽選結果に対応した結果が表示される。また、第２特図表示部３７ｂでは、第２作動口３４への入賞をトリガとして当たり抽選が行われることで絵柄の変動表示又は所定の表示が行われる。そして、抽選結果に対応した結果が表示される。

なお、第１特図表示部３７ａ及び第２特図表示部３７ｂは、複数のセグメント発光部が所定の態様で配列されてなるセグメント表示器により構成されているが、これに限定されることはなく、液晶表示装置、有機ＥＬ表示装置、ＣＲＴ又はドットマトリックス表示器等その他のタイプの表示装置によって構成されていてもよい。また、第１特図表示部３７ａ及び第２特図表示部３７ｂにて表示される絵柄としては、複数種の文字が表示される構成、複数種の記号が表示される構成、複数種のキャラクタが表示される構成又は複数種の色が表示される構成などが考えられる。

特図ユニット３７において、第１特図表示部３７ａ及び第２特図表示部３７ｂに隣接した位置には、第１特図保留表示部３７ｃ及び第２特図保留表示部３７ｄが設けられている。遊技球が第１作動口３３に入賞した個数は最大４個まで保留され、第１特図保留表示部３７ｃの点灯によってその保留個数が表示されるようになっている。また、遊技球が第２作動口３４に入賞した個数は最大４個まで保留され、第２特図保留表示部３７ｄの点灯によってその保留個数が表示されるようになっている。

図柄表示装置４１について詳細には、図柄表示装置４１は、液晶ディスプレイを備えた液晶表示装置として構成されており、後述する表示制御装置により表示内容が制御される。なお、図柄表示装置４１は、液晶表示装置に限定されることはなく、プラズマディスプレイ装置、有機ＥＬ表示装置又はＣＲＴといった表示面を有する他の表示装置であってもよく、ドットマトリクス表示器であってもよい。

図柄表示装置４１では、第１作動口３３への入賞に基づき第１特図表示部３７ａにて絵柄の変動表示又は所定の表示が行われる場合にそれに合わせて図柄の変動表示又は所定の表示が行われるとともに、第２作動口３４への入賞に基づき第２特図表示部３７ｂにて絵柄の変動表示又は所定の表示が行われる場合にそれに合わせて図柄の変動表示又は所定の表示が行われる。なお、図柄表示装置４１では、第１作動口３３又は第２作動口３４への入賞をトリガとした表示演出だけでなく、当たり当選となった後に移行する後述の開閉実行モード中の表示演出などが行われる。

図柄表示装置４１にて図柄の変動表示が行われる場合の表示内容について、図４及び図５を参照して詳細に説明する。図４（ａ）〜（ｊ）は図柄表示装置４１にて変動表示される図柄を個々に示す図であり、図５（ａ），（ｂ）は図柄表示装置４１の表示面４１ａにおける表示内容を説明するための説明図である。

図４（ａ）〜（ｊ）に示すように、絵柄の一種である図柄は、「１」〜「９」の数字が各々付された９種類の主図柄と、貝形状の絵図柄からなる副図柄とにより構成されている。より詳しくは、タコ等の９種類のキャラクタ図柄に「１」〜「９」の数字がそれぞれ付されて主図柄が構成されている。

図５（ａ）に示すように、図柄表示装置４１の表示面４１ａには、複数の表示領域として、上段・中段・下段の３つの図柄列Ｚ１，Ｚ２，Ｚ３が設定されている。各図柄列Ｚ１〜Ｚ３は、主図柄と副図柄が所定の順序で配列されて構成されている。詳細には、上図柄列Ｚ１には、「１」〜「９」の９種類の主図柄が数字の降順に配列されるとともに、各主図柄の間に副図柄が１つずつ配されている。下図柄列Ｚ３には、「１」〜「９」の９種類の主図柄が数字の昇順に配列されるとともに各主図柄の間に副図柄が１つずつ配されている。

つまり、上図柄列Ｚ１と下図柄列Ｚ３は１８個の図柄により構成されている。これに対し、中図柄列Ｚ２には、数字の昇順に「１」〜「９」の９種類の主図柄が配列された上で「９」の主図柄と「１」の主図柄との間に「４」の主図柄が付加的に配列され、これら各主図柄の間に副図柄が１つずつ配されている。つまり、中図柄列Ｚ２に限っては、１０個の主図柄が配されて２０個の図柄により構成されている。そして、表示面４１ａでは、これら各図柄列Ｚ１〜Ｚ３の図柄が周期性をもって所定の向きにスクロールするように変動表示される。

図５（ｂ）に示すように、表示面４１ａは、図柄列毎に３個の図柄が停止表示されるようになっており、結果として３×３の計９個の図柄が停止表示されるようになっている。また、表示面４１ａには、図５（ａ）に示すように、５つの有効ライン、すなわち左ラインＬ１、中ラインＬ２、右ラインＬ３、右下がりラインＬ４、右上がりラインＬ５が設定されている。

第１作動口３３又は第２作動口３４への入賞に基づいて表示面４１ａにおいて図柄の変動表示が行われる場合には、各図柄列Ｚ１〜Ｚ３の図柄が周期性をもって所定の向きにスクロールするように変動表示が開始される。そして、上図柄列Ｚ１→下図柄列Ｚ３→中図柄列Ｚ２の順に変動表示から待機表示に切り換えられ、最終的に各図柄列Ｚ１〜Ｚ３にて所定の図柄を静止表示した状態で終了される。また、図柄の変動表示が終了する場合、内部抽選の結果が後述する４Ｒ高確大当たり結果である場合にはいずれかの有効ラインに同一の偶数図柄の組合せが形成され、８Ｒ高確大当たり結果である場合には「７」図柄以外の同一の奇数図柄の組合せが形成され、１６Ｒ高確大当たり結果である場合には「７」図柄の組合せが形成される。また、内部抽選の結果が後述する小当たり結果であった場合には、いずれかの有効ライン上に所定の図柄の組み合わせ（例えば「３・４・１」）が形成される。

なお、いずれかの作動口３３，３４への入賞に基づいて、いずれかの特図表示部３７ａ，３７ｂ及び図柄表示装置４１にて表示が開始され、所定の結果を表示して終了されるまでが遊技回の１回に相当する。また、図柄表示装置４１における図柄の変動表示の態様は上記のものに限定されることはなく任意であり、図柄列の数、図柄列における図柄の変動表示の方向、各図柄列の図柄数などは適宜変更可能である。また、図柄表示装置４１にて変動表示される絵柄は上記のような図柄に限定されることはなく、例えば絵柄として数字のみが変動表示される構成としてもよい。

第１作動口３３への入賞に基づく当たり抽選にて大当たり当選又は小当たり当選となった場合には、特電入賞装置３２への入賞が可能となる開閉実行モードへ移行する。同様に、第２作動口３４への入賞に基づく当たり抽選にて大当たり当選又は小当たり当選となった場合にも、特電入賞装置３２への入賞が可能となる開閉実行モードへ移行する。

図３の説明に戻り、特電入賞装置３２は、遊技盤２４の背面側へと通じる図示しない大入賞口を備えているとともに、当該大入賞口を開閉する開閉扉３２ａを備えている。開閉扉３２ａは、閉鎖状態及び開放状態のいずれかに配置される。具体的には、開閉扉３２ａは、通常は遊技球が入賞できない閉鎖状態になっており、内部抽選において開閉実行モードへの移行に当選した場合に遊技球が入賞可能な開放状態に切り換えられるようになっている。ちなみに、開閉実行モードとは、当たり結果となった場合に移行することとなるモードである。なお、閉鎖状態では入賞が不可ではないが開放状態よりも入賞が発生しづらい状態となる構成としてもよい。

ラウンド表示部３９には、開閉実行モードにおいて発生するラウンド遊技の回数が表示される。ここで、開閉実行モードには大当たり当選となった場合に発生するラウンド数規定モードと、小当たり当選となった場合に発生する開閉数規定モードとが存在している。ラウンド数規定モードは、予め定められた回数のラウンド遊技を上限として実行される開閉実行モードである。ラウンド遊技とは、予め定められた上限継続時間が経過すること、及び予め定められた上限個数の遊技球が特電入賞装置３２に入賞することのいずれか一方の条件が満たされるまで継続する遊技のことである。ラウンド数規定モードにて実行されるラウンド遊技の回数は、その移行の契機となった大当たり結果の種類に応じて異なる。ラウンド表示部３９では、そのラウンド遊技の回数の表示又はそれに対応した表示がなされる。また、このラウンド表示部３９における表示は、開閉実行モードが開始される場合に開始され、開閉実行モードが終了されて新たな遊技回が開始される場合に終了される。一方、開閉数規定モードは、ラウンド遊技が設定されておらず、特電入賞装置３２の開閉回数が上限回数となること、及び予め定められた上限個数の遊技球が特電入賞装置３２に入賞することのいずれか一方の条件が満たされることに基づき終了される。開閉数規定モードにおいては、ラウンド表示部３９は非表示状態が維持される。

図６は、遊技領域ＰＡを流下した遊技球の排出に関する構成を説明するための説明図である。

既に説明したとおり、一般入賞口３１、特電入賞装置３２、第１作動口３３、第２作動口３４及びアウト口２４ａのいずれかに入球した遊技球は遊技領域ＰＡから排出される。換言すれば、遊技球発射機構２７から発射されて遊技領域ＰＡに流入した遊技球は一般入賞口３１、特電入賞装置３２、第１作動口３３、第２作動口３４及びアウト口２４ａのいずれかに入球することにより遊技領域ＰＡから排出されることとなる。一般入賞口３１、特電入賞装置３２、第１作動口３３、第２作動口３４及びアウト口２４ａのいずれかに入球した遊技球は遊技盤２４の背面側に導かれる。

遊技盤２４の背面には、一般入賞口３１、特電入賞装置３２、第１作動口３３、第２作動口３４及びアウト口２４ａのそれぞれに対応させて排出通路部４２〜４８が形成されている。排出通路部４２〜４８に流入した遊技球はその流入した排出通路部４２〜４８を流下することにより、遊技盤２４の背面側において遊技盤２４の下端部に導かれ図示しない排出球回収部にて回収される。そして、排出球回収部にて回収された遊技球は、遊技ホールにおいてパチンコ機１０が設置された島設備の球循環装置に排出される。

各排出通路部４２〜４８には遊技球を検知するための各種検知センサ４２ａ〜４８ａが設けられている。これら排出通路部４２〜４８及び検知センサ４２ａ〜４８ａについて以下に説明する。一般入賞口３１は既に説明したとおり４個設けられているため、それら４個のそれぞれに対応させて排出通路部４２〜４４が存在している。この場合、最も左の一般入賞口３１に対応する第１排出通路部４２及びその右隣りの一般入賞口３１に対応する第２排出通路部４３のそれぞれに対しては１個ずつ検知センサ４２ａ，４３ａが設けられている。具体的には、第１排出通路部４２の途中位置に検知範囲が存在するようにして第１入賞口検知センサ４２ａが設けられているとともに、第２排出通路部４３の途中位置に検知範囲が存在するように第２入賞口検知センサ４３ａが設けられている。最も左の一般入賞口３１に入球した遊技球は第１排出通路部４２を通過する途中で第１入賞口検知センサ４２ａにて検知され、その右隣りの一般入賞口３１に入球した遊技球は第２排出通路部４３を通過する途中で第２入賞口検知センサ４３ａにて検知される。また、右側２個の一般入賞口３１に対しては途中位置で合流するように形成された第３排出通路部４４が設けられている。当該第３排出通路部４４は、２個の一般入賞口３１のそれぞれに対応する入口側領域を有しているとともに、それら入口側領域が途中で合流することで１個の出口側領域を有している。第３排出通路部４４における出口側領域の途中位置に検知範囲が存在するように第３入賞口検知センサ４４ａが設けられている。右側２個のいずれかの一般入賞口３１に入球した遊技球は第３排出通路部４４を通過する途中で第３入賞口検知センサ４４ａにて検知される。

特電入賞装置３２に対応させて第４排出通路部４５が存在している。第４排出通路部４５の途中位置に検知範囲が存在するようにして特電検知センサ４５ａが設けられており、特電入賞装置３２に入球した遊技球は第４排出通路部４５を通過する途中で特電検知センサ４５ａにて検知される。第１作動口３３に対応させて第５排出通路部４６が存在している。第５排出通路部４６の途中位置に検知範囲が存在するようにして第１作動口検知センサ４６ａが設けられており、第１作動口３３に入球した遊技球は第５排出通路部４６を通過する途中で第１作動口検知センサ４６ａにて検知される。第２作動口３４に対応させて第６排出通路部４７が存在している。第６排出通路部４７の途中位置に検知範囲が存在するようにして第２作動口検知センサ４７ａが設けられており、第２作動口３４に入球した遊技球は第６排出通路部４７を通過する途中で第２作動口検知センサ４７ａにて検知される。アウト口２４ａに対応させて第７排出通路部４８が存在している。第７排出通路部４８の途中位置に検知範囲が存在するようにしてアウト口検知センサ４８ａが設けられており、アウト口２４ａに入球した遊技球は第７排出通路部４８を通過する途中でアウト口検知センサ４８ａにて検知される。

なお、各種検知センサ４２ａ〜４８ａのうちいずれか１個の検知センサ４２ａ〜４８ａにて検知対象となった遊技球は他の検知センサ４２ａ〜４８ａの検知対象となることはない。また、スルーゲート３５に対してもゲート検知センサ４９ａが設けられており、遊技領域ＰＡを流下する途中でスルーゲート３５を通過する遊技球はゲート検知センサ４９ａにて検知される。

各種検知センサ４２ａ〜４９ａとしては、いずれも電磁誘導型の近接センサが用いられているが、遊技球を個別に検知できるのであれば使用するセンサは任意である。また、各種検知センサ４２ａ〜４９ａは後述する主制御装置６０と電気的に接続されており、各種検知センサ４２ａ〜４９ａの検知結果は主制御装置６０に出力される。具体的には、各種検知センサ４２ａ〜４９ａは、遊技球を検知していない状況ではＨＩ状態信号を出力し、遊技球を検知している状況ではＬＯＷ状態信号を出力する。なお、各種検知センサ４２ａ〜４９ａが、遊技球を検知していない状況ではＬＯＷ状態信号を出力し、遊技球を検知している状況ではＨＩ状態信号を出力する構成としてもよい。

図２に示すように、上記構成の遊技盤２４が樹脂ベース２１に取り付けられてなる内枠１３の前面側全体を覆うようにして前扉枠１４が設けられている。前扉枠１４には、図１に示すように、遊技領域ＰＡのほぼ全域を前方から視認することができるようにした窓部５１が形成されている。窓部５１は、略楕円形状をなし、窓パネル５２が嵌め込まれている。窓パネル５２は、ガラスによって無色透明に形成されているが、これに限定されることはなく合成樹脂によって無色透明に形成されていてもよく、パチンコ機１０前方から窓パネル５２を通じて遊技領域ＰＡを視認可能であれば有色透明に形成されていてもよい。

窓部５１の上方には表示発光部５３が設けられている。また、遊技状態に応じた効果音などが出力される左右一対のスピーカ部５４が設けられている。また、窓部５１の下方には、手前側へ膨出した上側膨出部５５と下側膨出部５６とが上下に並設されている。上側膨出部５５内側には上方に開口した上皿５５ａが設けられており、下側膨出部５６内側には同じく上方に開口した下皿５６ａが設けられている。上皿５５ａは、後述する払出装置より払い出された遊技球を一旦貯留し、一列に整列させながら遊技球発射機構２７側へ導くための機能を有する。また、下皿５６ａは、上皿５５ａ内にて余剰となった遊技球を貯留する機能を有する。

次に、遊技機本体１２の背面側の構成について説明する。

図２に示すように、内枠１３（具体的には、遊技盤２４）の背面には、遊技の主たる制御を司る主制御装置６０が搭載されている。図７は主制御装置６０の正面図である。図７に示すように、主制御装置６０は、主制御基板６１が基板ボックス６０ａに収容されてなる。

主制御基板６１の一方の板面である素子搭載面には、主側ＭＰＵ６２が搭載されている。基板ボックス６０ａは当該基板ボックス６０ａの外部から当該基板ボックス６０ａ内に収容された主側ＭＰＵ６２を目視することが可能となるように透明に形成されている。なお、基板ボックス６０ａは無色透明に形成されているが、基板ボックス６０ａの外部から当該基板ボックス６０ａ内に収容された主側ＭＰＵ６２を目視することが可能であれば有色透明に形成されていてもよい。主制御装置６０は基板ボックス６０ａにおいて主制御基板６１の素子搭載面と対向する対向壁部６０ｂがパチンコ機１０後方を向くようにして樹脂ベース２１の背面に搭載されている。したがって、遊技機本体１２を外枠１１に対してパチンコ機１０前方に開放させて樹脂ベース２１の背面を露出させることにより、基板ボックス６０ａの対向壁部６０ｂを目視することが可能となるとともに当該対向壁部６０ｂを通じて主側ＭＰＵ６２を目視することが可能となる。

基板ボックス６０ａは複数のケース体６０ｃを前後に組合せることにより形成されているが、これら複数のケース体６０ｃには、これらケース体６０ｃの分離を阻止するとともにこれらケース体６０ｃの分離に際してその痕跡を残すための結合部６０ｅが設けられている。結合部６０ｅは、略直方体形状の基板ボックス６０ａにおける一辺に複数並設されている。これにより、一部の結合部６０ｅを利用してケース体６０ｃの分離を阻止している状態において当該一部の結合部６０ｅを破壊してケース体６０ｃを分離したとしても、その後に別の結合部６０ｅを結合状態とすることでケース体６０ｃの分離を再度阻止することが可能となる。また、ケース体６０ｃの分離に際して結合部６０ｅが破壊されてその痕跡が残ることにより、結合部６０ｅを目視確認することでケース体６０ｃの分離が不正に行われているか否かを把握することが可能となる。また、基板ボックス６０ａにおいて結合部６０ｅが並設された一辺とは逆の一辺にはケース体６０ｃ間の境界を跨ぐようにして封印シール６０ｆが貼り付けられている。封印シール６０ｆはその引き剥がしに際して粘着層がケース体６０ｃに残る。これにより、ケース体６０ｃの分離に際して封印シール６０ｆが剥がされた場合にはその痕跡を残すことが可能となる。

上記構成の主制御装置６０において主制御基板６１には、パチンコ機１０の設定状態を「設定１」から「設定６」の範囲で変更する契機を生じさせるために遊技ホールの管理者が所有する設定キーが挿入されてＯＮ操作される設定キー挿入部６８ａと、設定キー挿入部６８ａに対するＯＮ操作後においてパチンコ機１０の設定状態を順次変更させるために操作される更新ボタン６８ｂと、主制御装置６０の主側ＭＰＵ６２に設けられた後述する主側ＲＡＭ６５のデータをクリアするために操作されるリセットボタン６８ｃと、遊技履歴の管理結果を報知するための第１〜第３報知用表示装置６９ａ〜６９ｃと、が設けられている。なお、パチンコ機１０の設定状態は「設定１」〜「設定６」の６段階に限定されることはなく複数段階であれば任意である。

これら設定キー挿入部６８ａ、更新ボタン６８ｂ、リセットボタン６８ｃ及び第１〜第３報知用表示装置６９ａ〜６９ｃはいずれも主制御基板６１の素子搭載面に設けられている。また、主制御基板６１の素子搭載面は既に説明したとおり基板ボックス６０ａの対向壁部６０ｂと対向しているが、設定キー挿入部６８ａ、更新ボタン６８ｂ及びリセットボタン６８ｃは対向壁部６０ｂにより覆われていない。つまり、対向壁部６０ｂには設定キー挿入部６８ａ、更新ボタン６８ｂ及びリセットボタン６８ｃのそれぞれと対向する領域が個別の開口部とされている。これにより、基板ボックス６０ａの開放を要することなく、設定キー挿入部６８ａに設定キーを挿入することが可能であり、更新ボタン６８ｂを押圧操作することが可能であり、リセットボタン６８ｃを押圧操作することが可能である。

設定キー挿入部６８ａに設定キーを挿入して所定方向に回転操作することにより設定キー挿入部６８ａがＯＮ操作された状態となる。その状態でパチンコ機１０への動作電力の供給を開始させることで（すなわち主制御装置６０の主側ＭＰＵ６２への動作電力の供給を開始させることで）、パチンコ機１０の設定状態を変更することが可能な変更可能状態となる。そして、この状態において更新ボタン６８ｂを１回押圧操作する度にパチンコ機１０の設定状態が「設定１」〜「設定６」の範囲において昇順で１段階ずつ変更される。なお、「設定６」の状態で更新ボタン６８ｂが操作された場合には「設定１」に更新される。また、設定キー挿入部６８ａに挿入している設定キーをＯＮ操作の位置から所定方向とは反対方向に回転操作して初期位置に復帰させることにより設定キー挿入部６８ａがＯＦＦ操作された状態となる。設定キー挿入部６８ａがＯＦＦ操作された状態となることで上記変更可能状態が終了し、その時点における設定値の状態で遊技を行うことが可能な状態となる。つまり、変更可能状態が終了した後に更新ボタン６８ｂを操作しても設定値を変更することはできない。

設定キー挿入部６８ａに対するＯＮ操作はパチンコ機１０への動作電力の供給開始時（すなわち主制御装置６０の主側ＭＰＵ６２への動作電力の供給開始時）のみ有効とされる。したがって、主制御装置６０の主側ＭＰＵ６２において動作電力の供給開始時の処理が終了した後に設定キー挿入部６８ａに対するＯＮ操作を行ったとしても設定値を変更することはできない。

パチンコ機１０の設定状態は当該パチンコ機１０における単位時間当たりの有利度を定めるものであり、「設定ａ」（ａは「１」〜「６」の整数）のａが大きい値ほど（すなわち設定値が高いほど）有利度が高くなる。詳細は後述するが大当たり結果の当選確率を決定する当否抽選モードとして相対的に当選確率が低くなる低確率モードと相対的に当選確率が高くなる高確率モードとが存在しており、設定値が高いほど低確率モードにおける大当たり結果の当選確率が高くなるように設定されている。一方、いずれの設定値であっても高確率モードにおける大当たり結果の当選確率は一定となっている。

リセットボタン６８ｃは上記のとおり主側ＲＡＭ６５のデータをクリアするために操作されるが、当該データのクリアを発生させるためにはリセットボタン６８ｃを押圧操作した状態でパチンコ機１０への動作電力の供給を開始させる必要がある（すなわち主制御装置６０の主側ＭＰＵ６２への動作電力の供給を開始させる必要がある）。リセットボタン６８ｃに対するＯＮ操作はパチンコ機１０への動作電力の供給開始時（すなわち主制御装置６０の主側ＭＰＵ６２への動作電力の供給開始時）のみ有効とされる。したがって、主制御装置６０の主側ＭＰＵ６２において動作電力の供給開始時の処理が終了した後にリセットボタン６８ｃを押圧操作したとしても主側ＲＡＭ６５のデータのクリアを行うことはできない。

第１〜第３報知用表示装置６９ａ〜６９ｃはいずれも、ＬＥＤによる表示用セグメントが７個配列されたセグメント表示器であるが、これに限定されることはなく多色発光タイプの単一の発光体であってもよく、液晶表示装置であってもよく、有機ＥＬディスプレイであってもよい。第１〜第３報知用表示装置６９ａ〜６９ｃはいずれもその表示面が主制御基板６１の素子搭載面が向く方向を向くようにして設置されているとともに、基板ボックス６０ａの対向壁部６０ｂにより覆われている。この場合に、基板ボックス６０ａが透明に形成されていることにより、基板ボックス６０ａの外部から当該基板ボックス６０ａ内に収容された第１〜第３報知用表示装置６９ａ〜６９ｃの表示面を目視することが可能となる。また、既に説明したとおり主制御装置６０は基板ボックス６０ａにおいて主制御基板６１の素子搭載面と対向する対向壁部６０ｂがパチンコ機１０後方を向くようにして樹脂ベース２１の背面に搭載されているため、遊技機本体１２を外枠１１に対してパチンコ機１０前方に開放させて樹脂ベース２１の背面をパチンコ機１０前方に露出させた場合には、対向壁部６０ｂを通じて第１〜第３報知用表示装置６９ａ〜６９ｃの表示面を目視することが可能となる。

第１〜第３報知用表示装置６９ａ〜６９ｃの表示面においては「０」〜「９」の数字だけではなく、アルファベット文字を含めた各種文字が表示される。第１〜第３報知用表示装置６９ａ〜６９ｃを利用して遊技履歴の管理結果が報知される。パチンコ機１０の設定状態を変更することが可能な変更可能状態においては現状の設定値に対応する値が第３報知用表示装置６９ｃにて表示される。なお、当該設定値に対応する値が第１報知用表示装置６９ａにて表示される構成としてもよく、第２報知用表示装置６９ｂにて表示される構成としてもよい。また、変更可能状態となる前における設定値が第１〜第３報知用表示装置６９ａ〜６９ｃのうちの一の報知用表示装置にて表示されるとともに現状の設定値が第１〜第３報知用表示装置６９ａ〜６９ｃのうちの他の一の報知用表示装置にて表示される構成としてもよい。

図２に示すように、主制御装置６０を含めて内枠１３の背面側を覆うようにして裏パックユニット１５が設置されている。裏パックユニット１５は、透明性を有する合成樹脂により形成された裏パック７２を備えており、当該裏パック７２に払出機構部７３及び制御装置集合ユニット７４が取り付けられている。

払出機構部７３は、遊技ホールの島設備から供給される遊技球が逐次補給されるタンク７５と、当該タンク７５に貯留された遊技球を払い出すための払出装置７６と、を備えている。払出装置７６より払い出された遊技球は、当該払出装置７６の下流側に設けられた払出通路を通じて、上皿５５ａ又は下皿５６ａに排出される。なお、払出機構部７３には、例えば交流２４ボルトの主電源が供給されるとともに、電源のＯＮ操作及びＯＦＦ操作を行うための電源スイッチを有する裏パック基板が搭載されている。

制御装置集合ユニット７４は、払出装置７６を制御する機能を有する払出制御装置７７と、各種制御装置等で要する所定の電力が生成されて出力されるとともに遊技者による発射操作装置２８の操作に伴う遊技球の打ち出しの制御が行われる電源・発射制御装置７８と、を備えている。これら払出制御装置７７と電源・発射制御装置７８とは、払出制御装置７７がパチンコ機１０後方となるように前後に重ねて配置されている。

裏パック７２には、払出機構部７３及び制御装置集合ユニット７４以外にも、外部端子板７９が設けられている。外部端子板７９は、パチンコ機１０の背面において裏パックユニット１５の回動基端側であって上側の隅角部分に設置されている。外部端子板７９は、パチンコ機１０の状態を遊技ホールの管理コンピュータに認識させるために、所定の信号出力を行うとともに、遊技ホールの管理コンピュータからパチンコ機１０に所定の信号を入力するための基板である。管理コンピュータは、外部端子板７９を通じて主制御装置６０及び払出制御装置７７から各種情報を受信する。

＜パチンコ機１０の電気的構成＞
図８は、パチンコ機１０の電気的構成を示すブロック図である。

主制御装置６０は、遊技の主たる制御を司る主制御基板６１と、電源を監視する停電監視基板６７と、を具備している。主制御基板６１には、主側ＭＰＵ６２が搭載されている。主側ＭＰＵ６２には、制御部及び演算部を含む演算処理装置である主側ＣＰＵ６３の他に、主側ＲＯＭ６４及び主側ＲＡＭ６５が内蔵されている。また、主側ＭＰＵ６２には、後述する音声発光制御装置９０に対してコマンドを送信するための第１送信回路１０１、払出制御装置７７に対してコマンドを送信するための第２送信回路１０２及び払出制御装置７７からコマンドを受信するための受信回路１０３が内蔵されている。なお、主側ＭＰＵ６２には、上記素子以外に、割込回路、タイマ回路、データ入出力回路、乱数発生器としての各種カウンタ回路などが内蔵されている。

主側ＲＯＭ６４は、ＮＯＲ型フラッシュメモリ及びＮＡＮＤ型フラッシュメモリなどの記憶保持に外部からの電力供給が不要なメモリ（すなわち、不揮発性記憶手段）であり、読み出し専用として利用される。主側ＲＯＭ６４は、主側ＣＰＵ６３により実行される各種の制御プログラムや固定値データを記憶している。

主側ＲＡＭ６５は、ＳＲＡＭ及びＤＲＡＭなどの記憶保持に外部からの電力供給が必要なメモリ（すなわち、揮発性記憶手段）であり、読み書き両用として利用される。主側ＲＡＭ６５は、ランダムアクセスが可能であるとともに、同一のデータ容量で比較した場合に主側ＲＯＭ６４よりも読み出しに要する時間が早いものとなっている。主側ＲＡＭ６５は、主側ＲＯＭ６４内に記憶されている制御プログラムの実行に対して各種のデータなどを一時的に記憶する。

主側ＭＰＵ６２の入力側には主制御装置６０に設けられた停電監視基板６７及び払出制御装置７７が接続されている。停電監視基板６７には動作電力を供給する機能を有する電源・発射制御装置７８が接続されており、主側ＭＰＵ６２には停電監視基板６７を介して動作電力が供給される。払出制御装置７７から主側ＣＰＵ６３に対して送信されたコマンドは受信回路１０３にて受信される。

主側ＭＰＵ６２の入力側には、各入球検知センサ４２ａ〜４９ａといった各種センサが接続されている。各入球検知センサ４２ａ〜４９ａには、既に説明したとおり、第１入賞口検知センサ４２ａ、第２入賞口検知センサ４３ａ、第３入賞口検知センサ４４ａ、特電検知センサ４５ａ、第１作動口検知センサ４６ａ、第２作動口検知センサ４７ａ、アウト口検知センサ４８ａ及びゲート検知センサ４９ａが含まれる。これら入球検知センサ４２ａ〜４９ａの検知結果に基づいて、主側ＣＰＵ６３にて各入球部への入球判定が行われる。また、主側ＣＰＵ６３では第１作動口３３への入賞に基づいて各種抽選が実行されるとともに第２作動口３４への入賞に基づいて各種抽選が実行される。

主側ＭＰＵ６２の入力側には、主制御基板６１に設けられた設定キー挿入部６８ａ、更新ボタン６８ｂ及びリセットボタン６８ｃが設けられている。設定キー挿入部６８ａには図示しないセンサが設けられており、当該センサにより当該設定キー挿入部６８ａがＯＮ操作の位置及びＯＦＦ操作の位置のいずれに配置されているのかが検知される。そして、主側ＣＰＵ６３はそのセンサからの検知結果に基づいて設定キー挿入部６８ａがＯＮ操作の位置及びＯＦＦ操作の位置のいずれに配置されているのかを特定する。更新ボタン６８ｂには図示しないセンサが設けられており、当該センサにより更新ボタン６８ｂが押圧操作されているか否かが検知される。そして、主側ＣＰＵ６３はそのセンサからの検知結果に基づいて更新ボタン６８ｂが押圧操作されているか否かを特定する。リセットボタン６８ｃには図示しないセンサが設けられており、当該センサによりリセットボタン６８ｃが押圧操作されているか否かが検知される。そして、主側ＣＰＵ６３はそのセンサからの検知結果に基づいてリセットボタン６８ｃが押圧操作されているか否かを特定する。

主側ＭＰＵ６２の出力側には、停電監視基板６７、払出制御装置７７及び音声発光制御装置９０が接続されている。払出制御装置７７には、例えば、上記入球部のうち入球の発生が遊技球の払い出しに対応する賞球対応入球部に遊技球が入球したことに基づいて賞球コマンドが送信される。主側ＣＰＵ６３は、払出制御装置７７に送信するコマンドを第２送信回路１０２に設定し、第２送信回路１０２は当該設定されたコマンドを払出制御装置７７に送信する。音声発光制御装置９０には、後述する通常復帰コマンド、一部クリア時の復帰コマンド、変動用コマンド、種別コマンド及びオープニングコマンドなどの各種コマンドが送信される。主側ＣＰＵ６３は、音声発光制御装置９０に送信するコマンドを第１送信回路１０１に設定し、第１送信回路１０１は当該設定されたコマンドを音声発光制御装置９０に対して送信する。

主側ＭＰＵ６２の出力側には、特電入賞装置３２の開閉扉３２ａを開閉動作させる特電用の駆動部３２ｂ、第２作動口３４の普電役物３４ａを開閉動作させる普電用の駆動部３４ｂ、特図ユニット３７及び普図ユニット３８が接続されている。ちなみに、特図ユニット３７には、第１特図表示部３７ａ、第２特図表示部３７ｂ、第１特図保留表示部３７ｃ及び第２特図保留表示部３７ｄが設けられているが、これらの全てが主側ＭＰＵ６２の出力側に接続されている。同様に、普図ユニット３８には、普図表示部３８ａ及び普図保留表示部３８ｂが設けられているが、これらの全てが主側ＭＰＵ６２の出力側に接続されている。主制御基板６１には各種ドライバ回路が設けられており、当該ドライバ回路を通じて主側ＭＰＵ６２は各種駆動部及び各種表示部の駆動制御を実行する。

つまり、開閉実行モードにおいては特電入賞装置３２が開閉されるように、主側ＣＰＵ６３において特電用の駆動部３２ｂの駆動制御が実行される。また、普電役物３４ａの開放状態当選となった場合には、普電役物３４ａが開閉されるように、主側ＣＰＵ６３において普電用の駆動部３４ｂの駆動制御が実行される。また、各遊技回に際しては、主側ＣＰＵ６３において第１特図表示部３７ａ又は第２特図表示部３７ｂの表示制御が実行される。また、普電役物３４ａを開放状態とするか否かの抽選結果を明示する場合に、主側ＣＰＵ６３において普図表示部３８ａの表示制御が実行される。また、第１作動口３３への入賞が発生した場合、又は第１特図表示部３７ａにおいて変動表示が開始される場合に、主側ＣＰＵ６３において第１特図保留表示部３７ｃの表示制御が実行され、第２作動口３４への入賞が発生した場合、又は第２特図表示部３７ｂにおいて変動表示が開始される場合に、主側ＣＰＵ６３において第２特図保留表示部３７ｄの表示制御が実行され、スルーゲート３５への入賞が発生した場合、又は普図表示部３８ａにおいて変動表示が開始される場合に、主側ＣＰＵ６３において普図保留表示部３８ｂの表示制御が実行される。

主側ＭＰＵ６２の出力側には第１〜第３報知用表示装置６９ａ〜６９ｃが接続されている。遊技履歴の管理結果は、第１〜第３報知用表示装置６９ａ〜６９ｃにおける表示を通じて報知される。また、パチンコ機１０の設定状態の変更に際しては第３報知用表示装置６９ｃにて現状の設定値が表示される。これら第１〜第３報知用表示装置６９ａ〜６９ｃは主側ＣＰＵ６３により表示制御される。

停電監視基板６７は、主制御基板６１と電源・発射制御装置７８とを中継し、電源・発射制御装置７８から出力される最大電圧である直流安定２４ボルトの電圧を監視する。払出制御装置７７は、主制御装置６０から受信した賞球コマンドに基づいて、払出装置７６により賞球や貸し球の払出制御を行うものである。

電源・発射制御装置７８は、例えば、遊技ホール等における商用電源（外部電源）に接続されている。そして、その商用電源から供給される外部電力に基づいて主制御基板６１や払出制御装置７７等に対して各々に必要な動作電力を生成するとともに、その生成した動作電力を供給する。ちなみに、電源・発射制御装置７８にはバックアップ用コンデンサなどの電断時用電源部が設けられており、パチンコ機１０の電源がＯＦＦ状態の場合であっても当該電断時用電源部から主制御装置６０の主側ＲＡＭ６５及び払出制御装置７７に記憶保持用の電力が供給される。また、電源・発射制御装置７８は遊技球発射機構２７の発射制御を担うものであり、遊技球発射機構２７は所定の発射条件が整っている場合に駆動される。また、払出機構部７３には既に説明したとおり電源スイッチが設けられており、電源スイッチがＯＮ操作されることによりパチンコ機１０への動作電力の供給が開始され、電源スイッチがＯＦＦ操作されることによりパチンコ機１０への動作電力の供給が停止される。

次に、払出制御装置７７について説明する。

払出制御装置７７は、遊技球の払い出しの制御を司る払出制御基板８１を具備している。払出制御基板８１には、払出側ＭＰＵ８２が搭載されている。払出側ＭＰＵ８２には、制御部及び演算部を含む演算処理装置である払出側ＣＰＵ８３の他に、払出側ＲＯＭ８４及び払出側ＲＡＭ８５が内蔵されている。また、払出側ＭＰＵ８２には、主側ＣＰＵ６３に対してコマンドを送信するための払出側送信回路８６及び主側ＣＰＵ６３から送信されるコマンドを受信するための払出側受信回路８７が内蔵されている。なお、払出側ＭＰＵ８２には、上記素子以外に、割込回路、タイマ回路、データ入出力回路、乱数発生器としての各種カウンタ回路などが内蔵されている。

払出側ＲＯＭ８４は、ＮＯＲ型フラッシュメモリ及びＮＡＮＤ型フラッシュメモリなどの記憶保持に外部からの電力供給が不要なメモリ（すなわち、不揮発性記憶手段）であり、読み出し専用として利用される。払出側ＲＯＭ８４は、払出側ＣＰＵ８３により実行される各種の制御プログラムや固定値データを記憶している。

払出側ＲＡＭ８５は、ＳＲＡＭ及びＤＲＡＭなどの記憶保持に外部からの電力供給が必要なメモリ（すなわち、揮発性記憶手段）であり、読み書き両用として利用される。払出側ＲＡＭ８５は、ランダムアクセスが可能であるとともに、同一のデータ容量で比較した場合に払出側ＲＯＭ８４よりも読み出しに要する時間が早いものとなっている。払出側ＲＡＭ８５は、払出側ＲＯＭ８４内に記憶されている制御プログラムの実行に対して各種のデータなどを一時的に記憶する。

次に、音声発光制御装置９０について説明する。

音声発光制御装置９０は、主制御装置６０から受信した各種コマンドに基づいて、前扉枠１４に設けられた表示発光部５３及びスピーカ部５４を駆動制御するとともに、表示制御装置８９を制御するものである。表示制御装置８９は、音声発光制御装置９０から受信したコマンドに基づいて、図柄表示装置４１の表示制御を実行する。

音声発光制御装置９０は、演出の制御を司る音声発光制御基板９１を具備している。音声発光制御基板９１には、音光側ＭＰＵ９２が搭載されている。音光側ＭＰＵ９２には、制御部及び演算部を含む演算処理装置である音光側ＣＰＵ９３の他に、音光側ＲＯＭ９４及び音光側ＲＡＭ９５が内蔵されている。また、音光側ＭＰＵ９２には、主側ＣＰＵ６３から送信されるコマンドを受信するための音光側受信回路９６が内蔵されている。なお、音光側ＭＰＵ９２には、上記素子以外に、割込回路、タイマ回路、データ入出力回路、乱数発生器としての各種カウンタ回路などが内蔵されている。

音光側ＲＯＭ９４は、ＮＯＲ型フラッシュメモリ及びＮＡＮＤ型フラッシュメモリなどの記憶保持に外部からの電力供給が不要なメモリ（すなわち、不揮発性記憶手段）であり、読み出し専用として利用される。音光側ＲＯＭ９４は、音光側ＣＰＵ９３により実行される各種の制御プログラムや固定値データを記憶している。

音光側ＲＡＭ９５は、ＳＲＡＭ及びＤＲＡＭなどの記憶保持に外部からの電力供給が必要なメモリ（すなわち、揮発性記憶手段）であり、読み書き両用として利用される。音光側ＲＡＭ９５は、ランダムアクセスが可能であるとともに、同一のデータ容量で比較した場合に音光側ＲＯＭ９４よりも読み出しに要する時間が早いものとなっている。音光側ＲＡＭ９５は、音光側ＲＯＭ９４内に記憶されている制御プログラムの実行に対して各種のデータなどを一時的に記憶する。

次に、主側ＭＰＵ６２の構成について説明する。

図９は主側ＭＰＵ６２の構成を説明するための説明図である。図９に示すように、主側ＭＰＵ６２は、汎用レジスタとして、Ｗレジスタ１０４ａ、Ａレジスタ１０４ｂ、Ｂレジスタ１０５ａ、Ｃレジスタ１０５ｂ、Ｄレジスタ１０６ａ、Ｅレジスタ１０６ｂ、Ｈレジスタ１０７ａ及びＬレジスタ１０７ｂを備えている。これら８個の汎用レジスタは、１バイトのレジスタである。これらの汎用レジスタは、対応する２つの汎用レジスタを組み合わせることによりペアレジスタとして使用することもできる。具体的には、Ｗレジスタ１０４ａとＡレジスタ１０４ｂとを組み合わせて２バイトのＷＡレジスタ１０４として使用することができるとともに、Ｂレジスタ１０５ａとＣレジスタ１０５ｂとを組み合わせて２バイトのＢＣレジスタ１０５として使用することができる。また、Ｄレジスタ１０６ａとＥレジスタ１０６ｂとを組み合わせて２バイトのＤＥレジスタ１０６として使用することができるとともに、Ｈレジスタ１０７ａとＬレジスタ１０７ｂとを組み合わせて２バイトのＨＬレジスタ１０７として使用することができる。

主側ＭＰＵ６２は、インデックスレジスタとして、ＩＸレジスタ１０８及びＩＹレジスタ１０９を備えている。これら２つのインデックスレジスタは、２バイトのレジスタである。また、主側ＭＰＵ６２は、２バイトのＴＰレジスタ１１１を備えている。ＴＰレジスタ１１１には、データテーブルのアドレスを指定する場合に基準となるデータテーブルの基準アドレスとして「９０００Ｈ」が格納される。詳細は後述するが、当該データテーブルの基準アドレスは、主側ＲＯＭ６４において各種データテーブルが記憶されている領域の先頭アドレスである。ＴＰレジスタ１１１に格納されたデータテーブルの基準アドレスは、データテーブルのアドレスを指定するためのデータのデータ容量を低減するために利用される。なお、ＴＰレジスタ１１１に格納された基準アドレスを利用して行われるデータテーブルのアドレス指定の詳細については後述する。

主側ＭＰＵ６２は、１バイトからなるフラグレジスタを備えており、当該フラグレジスタにおける１つのビットにゼロフラグＺＦが設定されている。ゼロフラグＺＦは、演算結果が「０」であった場合に「１」がセットされるフラグである。また、フラグレジスタには、キャリフラグ、Ｐ／Ｖフラグ、サインフラグ及びハーフキャリフラグなども設定されている。フラグレジスタに設定されているこれらのフラグの情報は、演算命令、ローテート命令及び入出力命令などの実行結果によって変化することとなる。

＜特定制御及び非特定制御＞
主側ＣＰＵ６３は特定制御と非特定制御とに区別して各種制御を実行する。具体的には、遊技履歴の管理に関する制御が非特定制御とされ、遊技者による遊技操作に基づき遊技を進行させるための制御を含めて非特定制御以外の制御が特定制御とされている。

特定制御について詳細には、主側ＣＰＵ６３への動作電力の供給が開始された場合に実行されるメイン処理（図１５）による制御は全て特定制御に含まれている。タイマ割込み処理による割込みが許可されている状態においては、メイン処理（図１５）に割り込むようにしてタイマ割込み処理が定期的に実行されることとなるが、当該タイマ割込み処理の各種処理のうち後述する管理用処理（ステップＳ５１８）以外の処理はいずれも特定制御に含まれる。また、管理用処理についても一部は特定制御に含まれる。

図１０（ａ）は主側ＲＡＭ６５における各種エリアの設定態様を説明するための説明図である。図１０（ａ）に示すように、主側ＲＡＭ６５には、「００００Ｈ」〜「０４Ｂ２Ｈ」のアドレスが割り当てられている。主側ＲＡＭ６５において各アドレスには１バイトのエリア（以下、１バイトエリアともいう。）が設定されている。なお、本明細書において、数値の後に付された「Ｈ」は当該数値が１６進数で表記されていることを示す記号である。

主側ＣＰＵ６３にて実行される制御が特定制御と非特定制御とで区別されていることに対応させて、主側ＲＡＭ６５においても特定制御用のワークエリア１２１のアドレス範囲と、非特定制御用のワークエリア１２２のアドレス範囲と、特定制御用のスタックエリア１２３のアドレス範囲と、非特定制御用のスタックエリア１２４のアドレス範囲とが明確に区別されている。

具体的には、「００００Ｈ」〜「０２ＦＦＨ」のアドレス範囲における連続する各アドレスのエリアが特定制御用のワークエリア１２１として設定されている。また、「００００Ｈ」〜「０２ＦＦＨ」のアドレス範囲に連続する「０３００Ｈ」〜「０３０２Ｈ」は未使用のエリアのアドレスとなっており、その後に続けて「０３０３Ｈ」〜「０３ＦＦＨ」のアドレス範囲における連続する各アドレスのエリアが非特定制御用のワークエリア１２２として設定されている。また、「０３０３Ｈ」〜「０３ＦＦＨ」のアドレス範囲に連続する「０４００Ｈ」〜「０４０２Ｈ」のアドレス範囲は未使用のエリアのアドレスとなっており、その後に続けて「０４０３Ｈ」〜「０４４ＦＨ」のアドレス範囲における連続する各アドレスのエリアが特定制御用のスタックエリア１２３として設定されている。また、「０４０３Ｈ」〜「０４４ＦＨ」のアドレス範囲に連続する「０４５０Ｈ」〜「０４５２Ｈ」のアドレス範囲は未使用のエリアのアドレスとなっており、その後に続けて「０４５３Ｈ」〜「０４ＡＦＨ」のアドレス範囲における連続する各アドレスのエリアが非特定制御用のスタックエリア１２４として設定されている。なお、上記のような各エリアとアドレスとの関係は、主側ＲＡＭ６５における物理アドレス及び主側ＣＰＵ６３において認識されるメモリマップ上の論理アドレスの両方において設定されている。

上記のように特定制御用のワークエリア１２１と、非特定制御用のワークエリア１２２とが区別して設定されていることにより、主側ＣＰＵ６３において特定制御を実行する場合と非特定制御を実行する場合とで、各種演算などを実行する場合において主側ＲＡＭ６５の異なるエリアが使用されることとなる。これにより、特定制御及び非特定制御のうち一方を実行する場合に他方において必要な主側ＲＡＭ６５の情報が消去されてしまうといった事象を発生しづらくさせることが可能となる。

特定制御用のスタックエリア１２３と、非特定制御用のスタックエリア１２４とが区別して設定されていることにより、主側ＣＰＵ６３において特定制御を実行する場合と非特定制御を実行する場合とで、主側ＣＰＵ６３のレジスタに記憶された情報を退避する場合及びプログラム上の戻り番地の情報を記憶する場合において主側ＲＡＭ６５の異なるエリアが使用されることとなる。これにより、特定制御及び非特定制御のうち一方を実行している状況において主側ＣＰＵ６３のレジスタに記憶された情報を退避する場合及びプログラム上の戻り番地の情報を記憶する場合に、他方において使用される情報が消去されてしまうといった事象を発生しづらくさせることが可能となる。ちなみに、各スタックエリア１２３，１２４への情報の書き込みに際しては主側ＣＰＵ６３にてプッシュ命令が行われ、各スタックエリア１２３，１２４からの情報の読み出しに際しては主側ＣＰＵ６３にてポップ命令が行われる。また、各スタックエリア１２３，１２４からの情報の読み出しに際しては当該スタックエリア１２３，１２４への書き込み順序が後の情報から先に読み出し対象となる。

ここで、主側ＣＰＵ６３において特定制御に対応する処理を実行する場合には、主側ＣＰＵ６３は特定制御用のワークエリア１２１及び特定制御用のスタックエリア１２３への情報の書き込みが可能であるとともに、特定制御用のワークエリア１２１及び特定制御用のスタックエリア１２３からの情報の読み出しが可能である。一方、主側ＣＰＵ６３において特定制御に対応する処理を実行する場合には、主側ＣＰＵ６３は非特定制御用のワークエリア１２２及び非特定制御用のスタックエリア１２４からの情報の読み出しは可能であるものの、非特定制御用のワークエリア１２２及び非特定制御用のスタックエリア１２４への情報の書き込みは不可である。これにより、特定制御に対応する処理が実行されている状況において、非特定制御に対応する処理にて利用される情報を誤って消去してしまわないようにすることが可能となる。

また、主側ＣＰＵ６３において非特定制御に対応する処理を実行する場合には、主側ＣＰＵ６３は非特定制御用のワークエリア１２２及び非特定制御用のスタックエリア１２４への情報の書き込みが可能であるとともに、非特定制御用のワークエリア１２２及び非特定制御用のスタックエリア１２４からの情報の読み出しが可能である。一方、主側ＣＰＵ６３において非特定制御に対応する処理を実行する場合には、主側ＣＰＵ６３は特定制御用のワークエリア１２１及び特定制御用のスタックエリア１２３からの情報の読み出しは可能であるものの、特定制御用のワークエリア１２１及び特定制御用のスタックエリア１２３への情報の書き込みは不可である。これにより、非特定制御に対応する処理が実行されている状況において、特定制御に対応する処理にて利用される情報を誤って消去してしまわないようにすることが可能となる。

なお、主側ＲＡＭ６５にはパチンコ機１０の電源遮断後においてもバックアップ電力が供給されることとなるが、当該バックアップ電力は特定制御用のワークエリア１２１、非特定制御用のワークエリア１２２、特定制御用のスタックエリア１２３及び非特定制御用のスタックエリア１２４の全てに供給される。これにより、これら特定制御用のワークエリア１２１、非特定制御用のワークエリア１２２、特定制御用のスタックエリア１２３及び非特定制御用のスタックエリア１２４に記憶された情報は、パチンコ機１０の電源遮断後においてもバックアップ電力が供給されている間は記憶保持される。

図１０（ｂ）は主側ＲＯＭ６４におけるデータ及びプログラムの設定態様を説明するための説明図である。図１０（ｂ）に示すように、主側ＲＯＭ６４には、「９０００Ｈ」〜「９ＥＦＦＨ」のアドレスが割り当てられている。主側ＲＯＭ６４において各アドレスには１バイトのエリア（１バイトエリア）が設定されている。

主側ＣＰＵ６３にて実行される制御が特定制御と非特定制御とで区別されていることに対応させて、主側ＲＯＭ６４においても特定制御用のデータ及び特定制御用のプログラムと、非特定制御用のデータ及び非特定制御用のプログラムとが記憶されているエリアのアドレスが明確に区別されている。

具体的には、「９０００Ｈ」〜「９４ＦＦＨ」のアドレス範囲における連続する各アドレスのエリアに特定制御用のデータが集約して記憶されている。また、「９０００Ｈ」〜「９４ＦＦＨ」のアドレス範囲に連続する「９５００Ｈ」〜「９５０２Ｈ」のアドレス範囲はデータが記憶されていない未使用のエリアのアドレスとなっており、その後に続けて「９５０３Ｈ」〜「９８ＦＦＨ」のアドレス範囲における連続する各アドレスのエリアに特定制御用のプログラムが集約して記憶されている。また、「９５０３Ｈ」〜「９８ＦＦＨ」のアドレス範囲に連続する「９９００Ｈ」〜「９９０２Ｈ」のアドレス範囲はデータが記憶されていない未使用のエリアのアドレスとなっており、その後に続けて「９９０３Ｈ」〜「９ＢＦＦＨ」のアドレス範囲における連続する各アドレスのエリアに非特定制御用のデータが集約して記憶されている。また、「９９０３Ｈ」〜「９ＢＦＦＨ」のアドレス範囲に連続する「９Ｃ００Ｈ」〜「９Ｃ０２Ｈ」のアドレス範囲はデータが記憶されていない未使用のエリアのアドレスとなっており、その後に続けて「９Ｃ０３」〜「９ＥＦＦＨ」のアドレス範囲における連続する各アドレスのエリアに非特定制御用のプログラムが集約して記憶されている。なお、上記のようなデータ及びプログラムとアドレスとの関係は、主側ＲＯＭ６４における物理アドレス及び主側ＣＰＵ６３において認識されるメモリマップ上の論理アドレスの両方において設定されている。

上記のように特定制御用のデータ及び特定制御用のプログラムと、非特定制御用のデータ及び非特定制御用のプログラムとが、対応する制御を実行するための処理の実行順序とは関係なく、異なる範囲のアドレスのエリアに記憶されていることにより、例えば特定制御用のデータ及び特定制御用のプログラムのみをチェックする場合にはこれら特定制御用のデータ及び特定制御用のプログラムが記憶されたアドレス範囲のエリアのみをチェックすればよく、例えば非特定制御用のデータ及び非特定制御用のプログラムのみをチェックする場合にはこれら非特定制御用のデータ及び非特定制御用のプログラムが記憶されたアドレス範囲のエリアのみをチェックすればよい。よって、データ及びプログラムを特定制御と非特定制御とで区別してチェックする場合の作業を効率的に行うことが可能となる。また、それに伴ってデータ及びプログラムを特定制御と非特定制御とで区別して修正する場合の作業を効率的に行うことが可能となる。

特定制御用のデータ及び特定制御用のプログラムが記憶されたエリアのアドレス範囲と、非特定制御用のデータ及び非特定制御用のプログラムが記憶されたエリアのアドレス範囲との間に何らデータが記憶されていない未使用のエリアのアドレス範囲が設定されていることにより、特定制御用のアドレス範囲と非特定制御用のアドレス範囲との境界をチェック作業に際して把握し易くなる。

特定制御用のアドレス範囲及び非特定制御用のアドレス範囲のそれぞれにおいて、データとプログラムとが、対応する制御を実行するための処理の実行順序とは関係なく、異なる範囲のアドレスのエリアに記憶されていることにより、データとプログラムとで区別してチェックする場合の作業を効率的に行うことが可能となる。また、データが記憶されたエリアのアドレス範囲と、プログラムが記憶されたエリアのアドレス範囲との間に何らデータが記憶されていない未使用のエリアのアドレス範囲が設定されていることにより、データのアドレス範囲とプログラムのアドレス範囲との境界をチェック作業に際して把握し易くなる。

＜主側ＣＰＵ６３にて各種抽選を行うための電気的構成＞
次に、主側ＣＰＵ６３にて各種抽選を行うための電気的な構成について図１１を用いて説明する。

主側ＣＰＵ６３は遊技に際し各種カウンタ情報を用いて、当たり発生抽選、第１特図表示部３７ａの表示の設定、第２特図表示部３７ｂの表示の設定、図柄表示装置４１の図柄表示の設定、普図表示部３８ａの表示の設定などを行うこととしており、具体的には、図１１に示すように、当たり発生の抽選に使用する当たり乱数カウンタＣ１と、大当たり種別を判定する際に使用する大当たり種別カウンタＣ２と、図柄表示装置４１が外れ変動する際のリーチ発生抽選に使用するリーチ乱数カウンタＣ３と、当たり乱数カウンタＣ１の初期値設定に使用する乱数初期値カウンタＣ４と、各特図表示部３７ａ，３７ｂ及び図柄表示装置４１における表示継続時間を決定する変動種別カウンタＣ５と、を用いることとしている。さらに、第２作動口３４の普電役物３４ａを電役開放状態とするか否かの抽選に使用する普電乱数カウンタＣ６を用いることとしている。なお、上記各カウンタＣ１〜Ｃ６は、特定制御用のワークエリア１２１における抽選用カウンタエリア１１２に設けられている。

各カウンタＣ１〜Ｃ６は、その更新の都度前回値に１が加算され、最大値に達した後に０に戻るループカウンタとなっている。各カウンタは短時間間隔で更新される。当たり乱数カウンタＣ１、大当たり種別カウンタＣ２及びリーチ乱数カウンタＣ３の各数値情報は、第１作動口３３又は第２作動口３４への入賞が発生した場合に、特図保留エリア１１３に格納される。特図保留エリア１１３は、第１特図保留エリア１１５と、第２特図保留エリア１１６と、特図用の実行エリア１１７と、を備えている。

第１特図保留エリア１１５は第１エリア１１５ａ、第２エリア１１５ｂ、第３エリア１１５ｃ及び第４エリア１１５ｄを備えており、第１作動口３３への入賞履歴に合わせて、当たり乱数カウンタＣ１、大当たり種別カウンタＣ２及びリーチ乱数カウンタＣ３の各数値情報が特図側の保留情報として、いずれかのエリア１１５ａ〜１１５ｄに格納される。

この場合、第１エリア１１５ａ〜第４エリア１１５ｄには、第１作動口３３への入賞が複数回連続して発生した場合に、第１エリア１１５ａ→第２エリア１１５ｂ→第３エリア１１５ｃ→第４エリア１１５ｄの順に各数値情報が時系列的に格納されていく。このように４つのエリア１１５ａ〜１１５ｄが設けられていることにより、第１作動口３３への遊技球の入賞履歴が最大４個まで保留記憶されるようになっている。

なお、第１特図保留エリア１１５において保留記憶可能な数は、４個に限定されることはなく任意であり、２個、３個又は５個以上といったように他の複数であってもよく、単数であってもよい。

第２特図保留エリア１１６は第１エリア１１６ａ、第２エリア１１６ｂ、第３エリア１１６ｃ及び第４エリア１１６ｄを備えており、第２作動口３４への入賞履歴に合わせて、当たり乱数カウンタＣ１、大当たり種別カウンタＣ２及びリーチ乱数カウンタＣ３の各数値情報が特図側の保留情報として、いずれかのエリア１１６ａ〜１１６ｄに格納される。

この場合、第１エリア１１６ａ〜第４エリア１１６ｄには、第２作動口３４への入賞が複数回連続して発生した場合に、第１エリア１１６ａ→第２エリア１１６ｂ→第３エリア１１６ｃ→第４エリア１１６ｄの順に各数値情報が時系列的に格納されていく。このように４つのエリア１１６ａ〜１１６ｄが設けられていることにより、第２作動口３４への遊技球の入賞履歴が最大４個まで保留記憶されるようになっている。

なお、第２特図保留エリア１１６において保留記憶可能な数は、４個に限定されることはなく任意であり、２個、３個又は５個以上といったように他の複数であってもよく、単数であってもよい。

特図用の実行エリア１１７は、いずれかの特図表示部３７ａ，３７ｂにて変動表示を開始する際に、特図用の当否判定や振分判定などを行う対象の保留情報が格納されるエリアである。具体的には、第１特図表示部３７ａの変動表示を開始する際には、第１特図保留エリア１１５の第１エリア１１５ａに格納された保留情報が特図用の実行エリア１１７に移動される。一方、第２特図表示部３７ｂの変動表示を開始する際には、第２特図保留エリア１１６の第１エリア１１６ａに格納された保留情報が特図用の実行エリア１１７に移動される。

特図保留エリア１１３には、第１特図保留数カウンタ１１８及び第２特図保留数カウンタ１１９が設けられている。第１特図保留数カウンタ１１８は、第１特図保留エリア１１５に格納されている保留情報の数を主側ＣＰＵ６３にて把握可能とするカウンタであるとともに、第２特図保留数カウンタ１１９は、第２特図保留エリア１１６に格納されている保留情報の数を主側ＣＰＵ６３にて把握可能とするカウンタである。これらの特図保留数カウンタ１１８，１１９は１バイトからなり、これらの特図保留数カウンタ１１８，１１９には「０」〜「４」のいずれかの数値情報が格納される。

第１特図保留数カウンタ１１８の値は、第１特図保留エリア１１５に保留情報が格納される度に１加算されるとともに、当該第１特図保留エリア１１５に格納されていた保留情報が特図用の実行エリア１１７に移動された場合に１減算される。第２特図保留数カウンタ１１９の値は、第２特図保留エリア１１６に保留情報が格納される度に１加算されるとともに、当該第２特図保留エリア１１６に格納されていた保留情報が特図用の実行エリア１１７に移動された場合に１減算される。

普電乱数カウンタＣ６に対応した情報は、スルーゲート３５への入賞が発生した場合に、普図保留エリア１１４に格納される。普図保留エリア１１４は、第１エリア１２５ａ、第２エリア１２５ｂ、第３エリア１２５ｃ及び第４エリア１２５ｄを備えており、スルーゲート３５への入賞履歴に合わせて、普電乱数カウンタＣ６の数値情報が普図側の保留情報として、いずれかのエリア１２５ａ〜１２５ｄに格納される。

この場合、第１エリア１２５ａ〜第４エリア１２５ｄには、スルーゲート３５への入賞が複数回連続して発生した場合に、第１エリア１２５ａ→第２エリア１２５ｂ→第３エリア１２５ｃ→第４エリア１２５ｄの順に数値情報が時系列的に格納されていく。このように４つのエリア１２５ａ〜１２５ｄが設けられていることにより、スルーゲート３５への遊技球の入賞履歴が最大４個まで保留記憶されるようになっている。

なお、普図保留エリア１１４において保留記憶可能な数は、４個に限定されることはなく任意であり、２個、３個又は５個以上といったように他の複数であってもよく、単数であってもよい。

普図保留エリア１１４には、普図用の実行エリア１２６が設けられている。普図用の実行エリア１２６は、普図表示部３８ａにて変動表示を開始する際に、サポート用の当否判定を行う対象の保留情報が格納されるエリアである。具体的には、普図表示部３８ａの変動表示を開始する際には、普図保留エリア１１４の第１エリア１２５ａに格納された保留情報が普図用の実行エリア１２６に移動される。

普図保留エリア１１４には、普図保留数カウンタ１２７が設けられている。普図保留数カウンタ１２７は、普図保留エリア１１４に格納されている保留情報の数を主側ＣＰＵ６３にて把握可能とするカウンタである。普図保留数カウンタ１２７は１バイトからなり、普図保留数カウンタ１２７には「０」〜「４」のいずれかの数値情報が格納される。普図保留数カウンタ１２７の値は、普図保留エリア１１４に保留情報が格納される度に１加算されるとともに、当該普図保留エリア１１４に格納されていた保留情報が普図用の実行エリア１２６に移動された場合に１減算される。

上記各カウンタＣ１〜Ｃ６について詳細に説明する。図１２（ａ）は特定制御用のワークエリア１２１における各種カウンタＣ１〜Ｃ６の設定態様を説明するための説明図であり、図１２（ｂ）は特定制御用のワークエリア１２１における各種最大値カウンタＣＮ１〜ＣＮ６の設定態様を説明するための説明図である。

図１２（ａ）に示すように、特定制御用のワークエリア１２１において、「００１１Ｈ」のアドレスに対応する１バイトエリアに大当たり種別カウンタＣ２が設けられており、「００１２Ｈ」のアドレスに対応する１バイトエリアにリーチ乱数カウンタＣ３が設けられており、「００１３Ｈ」のアドレスに対応する１バイトエリアに変動種別カウンタＣ５が設けられており、「００１４Ｈ」のアドレスに対応する１バイトエリアに普電乱数カウンタＣ６が設けられている。また、「００１５Ｈ」〜「００１６Ｈ」のアドレスに対応する２バイトのエリア（以下、２バイトエリアともいう。）に当たり乱数カウンタＣ１が設けられているとともに、「００１７Ｈ」〜「００１８Ｈ」のアドレスに対応する２バイトエリアに乱数初期値カウンタＣ４が設けられている。

具体的には、「００１５Ｈ」のアドレスに対応する１バイトエリアに当たり乱数カウンタＣ１の下位１バイトのエリアである下位エリアが設定されているとともに、「００１６Ｈ」のアドレスに対応する１バイトエリアに当該当たり乱数カウンタＣ１の上位１バイトのエリアである上位エリアが設定されている。また、「００１７Ｈ」のアドレスに対応する１バイトエリアに乱数初期値カウンタＣ４の下位エリア（下位１バイトのエリア）が設定されているとともに、「００１８Ｈ」のアドレスに対応する１バイトエリアに当該乱数初期値カウンタＣ４の上位エリア（上位１バイトのエリア）が設定されている。このように、特定制御用のワークエリア１２１において、これらのカウンタＣ１〜Ｃ６は連続する「００１１Ｈ」〜「００１８Ｈ」のアドレス範囲に設けられている。

大当たり種別カウンタＣ２の最大値は「９９」であり、リーチ乱数カウンタＣ３の最大値は「２３８」であり、変動種別カウンタＣ５の最大値は「１９８」であり、普電乱数カウンタＣ６の最大値は「２５０」である。また、当たり乱数カウンタＣ１及び乱数初期値カウンタＣ４の最大値は「７９９９」である。

図１２（ｂ）に示すように、特定制御用のワークエリア１２１において、「００１９Ｈ」のアドレスに対応する１バイトエリアには大当たり種別カウンタＣ２の最大値（「９９」）が設定される大当たり種別用最大値カウンタＣＮ２が設けられており、００１ＡＨのアドレスに対応する１バイトエリアにはリーチ乱数カウンタＣ３の最大値（「２３８」）が設定されるリーチ用最大値カウンタＣＮ３が設けられており、００１ＢＨのアドレスに対応する１バイトエリアには変動種別カウンタＣ５の最大値（「１９８」）が設定される変動種別用最大値カウンタＣＮ５が設けられており、００１ＣＨのアドレスに対応する１バイトエリアには普電乱数カウンタＣ６の最大値（「２５０」）が設定される普電用最大値カウンタＣＮ６が設けられている。また、「００１ＤＨ」〜「００１ＥＨ」のアドレスに対応する２バイトエリアには当たり乱数カウンタＣ１の最大値（「７９９９」）が設定される当たり用最大値カウンタＣＮ１が設けられているとともに、「００１ＦＨ」〜「００２０Ｈ」のアドレスに対応する２バイトエリアには乱数初期値カウンタＣ４の最大値（「７９９９」）が設定される初期値用最大値カウンタＣＮ４が設けられている。

具体的には、００１ＤＨのアドレスに対応する１バイトエリアに当たり用最大値カウンタＣＮ１の下位エリア（下位１バイトのエリア）が設定されているとともに、００１ＥＨのアドレスに対応する１バイトエリアに当該当たり用最大値カウンタＣＮ１の上位エリア（上位１バイトのエリア）が設定されている。また、００１ＦＨのアドレスに対応する１バイトエリアに初期値用最大値カウンタＣＮ４の下位エリア（下位１バイトのエリア）が設定されているとともに、００２０Ｈのアドレスに対応する１バイトエリアに当該初期値用最大値カウンタＣＮ４の上位エリア（上位１バイトのエリア）が設定されている。

まず、普電乱数カウンタＣ６について説明する。普電乱数カウンタＣ６は、０〜２５０の範囲内で順に１ずつ加算され、最大値に達した後に「０」に戻る構成となっている。普電乱数カウンタＣ６は定期的に更新され、スルーゲート３５に遊技球が入賞したタイミングで特定制御用のワークエリア１２１における普図保留エリア１１４に格納される。そして、所定のタイミングにおいて、その格納された普電乱数カウンタＣ６の値によって普電役物３４ａを開放状態に制御するか否かの抽選が行われる。

本パチンコ機１０では、普電役物３４ａによるサポートの態様が相互に異なるように複数種類のサポートモードが設定されている。詳細には、サポートモードには、遊技領域ＰＡに対して同様の態様で遊技球の発射が継続されている状況で比較した場合に、第２作動口３４の普電役物３４ａが単位時間当たりに開放状態となる頻度が相対的に高低となるように、高頻度サポートモードと低頻度サポートモードとが設定されている。

高頻度サポートモードと低頻度サポートモードとでは、普電乱数カウンタＣ６を用いた普電開放抽選における普電開放状態当選となる確率は同一（例えば、共に４／５）となっているが、高頻度サポートモードでは低頻度サポートモードよりも、普電開放状態当選となった際に普電役物３４ａが開放状態となる回数が多く設定されており、さらに１回の開放時間が長く設定されている。この場合、高頻度サポートモードにおいて普電開放状態当選となり普電役物３４ａの開放状態が複数回発生する場合において、１回の開放状態が終了してから次の開放状態が開始されるまでの閉鎖時間は、１回の開放時間よりも短く設定されている。さらにまた、高頻度サポートモードでは低頻度サポートモードよりも、１回の普電開放抽選が行われてから次の普電開放抽選が行われる上で最低限確保される確保時間（すなわち、普図表示部３８ａにおける１回の表示継続時間）が短く設定されている。

上記のとおり、高頻度サポートモードでは、低頻度サポートモードよりも第２作動口３４への入賞が発生する確率が高くなる。換言すれば、低頻度サポートモードでは、第２作動口３４よりも第１作動口３３への入賞が発生する確率が高くなるが、高頻度サポートモードでは、第１作動口３３よりも第２作動口３４への入賞が発生する確率が高くなる。

なお、高頻度サポートモードを低頻度サポートモードよりも単位時間当たりに普電開放状態となる頻度を高くする上での構成は、上記のものに限定されることはなく、例えば普電開放抽選における普電開放状態当選となる確率を高くする構成としてもよい。また、１回の普電開放抽選が行われてから次の普電開放抽選が行われる上で確保される確保時間（例えば、スルーゲート３５への入賞に基づき普図表示部３８ａにて実行される変動表示の時間）が複数種類用意されている構成においては、高頻度サポートモードでは低頻度サポートモードよりも、短い確保時間が選択され易い又は平均の確保時間が短くなるように設定されていてもよい。さらには、開放回数を多くする、開放時間を長くする、１回の普電開放抽選が行われてから次の普電開放抽選が行われる上で確保される確保時間を短くする、係る確保時間の平均時間を短くする及び当選確率を高くすることのうち、いずれか１条件又は任意の組合せの条件を適用することで、低頻度サポートモードに対する高頻度サポートモードの有利性を高めてもよい。

普電乱数カウンタＣ６を用いた普電開放抽選において普電開放状態当選となった場合、普電開放状態となる。当該普電開放状態は、予め定められた回数の普電役物３４ａの開閉が行われた場合、又は予め定められた上限個数の遊技球が第２作動口３４に入賞にした場合に、終了する。これらの内容について具体的には、低頻度サポートモード及び高頻度サポートモードのいずれであっても上記上限個数は１０個で共通している。一方、普電役物３４ａの開閉回数は低頻度サポートモードであれば１回であるのに対して、高頻度サポートモードであれば当該低頻度サポートモードの場合よりも多い複数回であり具体的には３回となっている。また、普電役物３４ａの１回の開放継続時間は、低頻度サポートモードであれば１秒であるのに対して、高頻度サポートモードであれば２秒となっている。

次に、当たり乱数カウンタＣ１について説明する。当たり乱数カウンタＣ１は、０〜７９９９の範囲内で順に１ずつ加算され、最大値に達した後に「０」に戻る構成となっている。特に当たり乱数カウンタＣ１が１周した場合、その時点の乱数初期値カウンタＣ４の値が当該当たり乱数カウンタＣ１の初期値として読み込まれる。なお、乱数初期値カウンタＣ４は、当たり乱数カウンタＣ１と同様のループカウンタである（値＝０〜７９９９）。

当たり乱数カウンタＣ１は後述するタイマ割込み処理（図２６）にて定期的に更新されるとともに後述するメイン処理（図１５）にて非定期的に更新される。当たり乱数カウンタＣ１の値は、遊技球が第１作動口３３に入賞したタイミングで特定制御用のワークエリア１２１における第１特図保留エリア１１５に格納されるとともに、遊技球が第２作動口３４に入賞したタイミングで特定制御用のワークエリア１２１における第２特図保留エリア１１６に格納される。

大当たり当選となる乱数の値は、主側ＲＯＭ６４に当否テーブルとして記憶されている。図１３は主側ＲＯＭ６４に記憶されている各種テーブルを説明するための説明図である。当否テーブルとして、低確率モード用の低確当否テーブル６４ａ〜６４ｆと、高確率モード用の高確当否テーブル６４ｇとが記憶されている。

低確当否テーブル６４ａ〜６４ｆは、「設定１」〜「設定６」の設定状態に１対１で対応させて設けられている。つまり、パチンコ機１０の設定状態が「設定１」である場合に参照される設定１用の低確当否テーブル６４ａと、パチンコ機１０の設定状態が「設定２」である場合に参照される設定２用の低確当否テーブル６４ｂと、パチンコ機１０の設定状態が「設定３」である場合に参照される設定３用の低確当否テーブル６４ｃと、パチンコ機１０の設定状態が「設定４」である場合に参照される設定４用の低確当否テーブル６４ｄと、パチンコ機１０の設定状態が「設定５」である場合に参照される設定５用の低確当否テーブル６４ｅと、パチンコ機１０の設定状態が「設定６」である場合に参照される設定６用の低確当否テーブル６４ｆと、が存在している。

これら低確当否テーブル６４ａ〜６４ｆは高い設定値ほど大当たり結果の当選確率が高くなるように設定されている。具体的には、設定１用の低確当否テーブル６４ａには大当たり結果となる値が２５個設定されている。設定１用の低確当否テーブル６４ａが参照された場合には１／３２０で大当たり結果となる。設定２用の低確当否テーブル６４ｂには大当たり結果となる値が２６個設定されている。設定２用の低確当否テーブル６４ｂが参照された場合には約１／３０８で大当たり結果となる。設定３用の低確当否テーブル６４ｃには大当たり結果となる値が２７個設定されている。設定３用の低確当否テーブル６４ｃが参照された場合には約１／２９６で大当たり結果となる。設定４用の低確当否テーブル６４ｄには大当たり結果となる値が２８個設定されている。設定４用の低確当否テーブル６４ｄが参照された場合には約１／２８６で大当たり結果となる。設定５用の低確当否テーブル６４ｅには大当たり結果となる値が２９個設定されている。設定５用の低確当否テーブル６４ｅが参照された場合には約１／２７６で大当たり結果となる。設定６用の低確当否テーブル６４ｆには大当たり結果となる値が３０個設定されている。設定６用の低確当否テーブル６４ｆが参照された場合には約１／２６７で大当たり結果となる。これにより、パチンコ機１０の設定状態が高い設定値である方が低確率モードにおいて大当たり結果が発生し易くなり、遊技者にとって有利となる。

一方、高確当否テーブル６４ｇは、「設定１」〜「設定６」のいずれの設定状態であっても共通となるように１種類のみ設けられている。高確当否テーブル６４ｇは「設定１」〜「設定６」のいずれの設定状態であっても低確当否テーブル６４ａ〜６４ｆよりも大当たり結果の当選確率が高くなるように設定されている。具体的には、高確当否テーブル６４ｇには大当たり結果となる値が２６６個設定されており、それ以外の値が外れ結果となる値となっている。高確当否テーブル６４ｇが参照された場合には約１／３０で大当たり結果となる。これにより、パチンコ機１０の設定状態に関係なく高確率モードを低確率モードよりも有利な状態とすることが可能となる。また、最も低い設定状態である「設定１」であっても高確率モードとなることで最も高い設定状態である「設定６」の低確率モードよりも大当たり結果となる確率を高くすることが可能となる。また、高確率モードについてはパチンコ機１０の設定状態による有利又は不利が生じないようにすることが可能となるとともに、高確当否テーブル６４ｇを主側ＲＯＭ６４にて予め記憶するための記憶容量を抑えることが可能となる。

低確当否テーブル６４ａ〜６４ｆ及び高確当否テーブル６４ｇには小当たり結果となる値が４０個設定されている。当否判定では１／２００の確率で小当たり結果となる。当否判定において小当たり結果となる確率は、「設定１」〜「設定６」において同一であるとともに、低確率モード及び高確率モードにおいて同一である。

次に、大当たり種別カウンタＣ２について説明する。大当たり種別カウンタＣ２は、０〜９９の範囲内で順に「１」ずつ加算され、最大値に達した後に「０」に戻る構成となっている。大当たり種別カウンタＣ２は定期的に更新される。大当たり種別カウンタＣ２の値は、遊技球が第１作動口３３に入賞したタイミングで第１特図保留エリア１１５に格納されるとともに、遊技球が第２作動口３４に入賞したタイミングで第２特図保留エリア１１６に格納される。そして、この格納された大当たり種別カウンタＣ２の値を利用して大当たり結果の種類を振り分ける振分判定が行われる。

大当たり種別カウンタＣ２に対する大当たり結果の種類の振分先は、主側ＲＯＭ６４に振分テーブルとして記憶されている。振分テーブルとしては、第１特図側保留情報の振分判定に際して使用される第１特図用振分テーブル６４ｈと、第２特図側保留情報の振分判定に際して使用される第２特図用振分テーブル６４ｊと、が設定されている。図１４（ａ）は第１特図用振分テーブル６４ｈの内容を説明するための説明図であり、図１４（ｂ）は第２特図用振分テーブル６４ｊの内容を説明するための説明図である。図１４（ａ）及び図１４（ｂ）に示すように、振分テーブル６４ｈ，６４ｊには、大当たり結果の種類として、４Ｒ高確大当たり結果と、８Ｒ高確大当たり結果と、１６Ｒ高確大当たり結果とが設定されている。

４Ｒ高確大当たり結果では、ラウンド遊技が４回発生する開閉実行モードとなる。また、開閉実行モードの終了後には、開閉実行モード移行前の当否抽選モードがいずれであっても高確率モードとなるとともに開閉実行モード移行前のサポートモードがいずれであっても高頻度サポートモードとなる。これら高確率モード及び高頻度サポートモードは８回の遊技回が消化されるまで継続する。４Ｒ高確大当たり結果を契機とした開閉実行モードが終了した後に開閉実行モードが新たに発生することなく８回の遊技回が消化された場合には、当否抽選モードが低確率モードとなり、サポートモードが低頻度サポートモードとなる。

８Ｒ高確大当たり結果では、ラウンド遊技が８回発生する開閉実行モードとなる。また、開閉実行モードの終了後には、開閉実行モード移行前の当否抽選モードがいずれであっても高確率モードとなるとともに開閉実行モード移行前のサポートモードがいずれであっても高頻度サポートモードとなる。これら高確率モード及び高頻度サポートモードは８回の遊技回が消化されるまで継続する。８Ｒ高確大当たり結果を契機とした開閉実行モードが終了した後に開閉実行モードが新たに発生することなく８回の遊技回が消化された場合には、当否抽選モードが低確率モードとなり、サポートモードが低頻度サポートモードとなる。

１６Ｒ高確大当たり結果では、ラウンド遊技が１６回発生する開閉実行モードとなる。また、開閉実行モードの終了後には、開閉実行モード移行前の当否抽選モードがいずれであっても高確率モードとなるとともに開閉実行モード移行前のサポートモードがいずれであっても高頻度サポートモードとなる。これら高確率モード及び高頻度サポートモードは８回の遊技回が消化されるまで継続する。１６Ｒ高確大当たり結果を契機とした開閉実行モードが終了した後に開閉実行モードが新たに発生することなく８回の遊技回が消化された場合には、当否抽選モードが低確率モードとなり、サポートモードが低頻度サポートモードとなる。

第１特図用振分テーブル６４ｈ及び第２特図用振分テーブル６４ｊのいずれであっても振分対象となる大当たり結果の種類は４Ｒ高確大当たり結果、８Ｒ高確大当たり結果及び１６Ｒ高確大当たり結果のいずれかとなっている。この場合に、第１特図用振分テーブル６４ｈでは、図１４（ａ）に示すように、「０〜９９」の大当たり種別カウンタＣ２の値のうち、「０〜３９」が４Ｒ高確大当たり結果に対応しており、「４０〜７９」が８Ｒ高確大当たり結果に対応しており、「８０〜９９」が１６Ｒ高確大当たり結果に対応している。一方、第２特図用振分テーブル６４ｊでは、図１４（ｂ）に示すように、「０〜９９」の大当たり種別カウンタＣ２の値のうち、「０〜２９」が４Ｒ高確大当たり結果に対応しており、「３０〜７９」が８Ｒ高確大当たり結果に対応しており、「８０〜９９」が１６Ｒ高確大当たり結果に対応している。第１特図用振分テーブル６４ｈと第２特図用振分テーブル６４ｊとで１６Ｒ高確大当たり結果が選択される確率は同一であるものの、第２特図用振分テーブル６４ｊの場合、第１特図用振分テーブル６４ｈよりも４Ｒ高確大当たり結果が選択される確率が低く８Ｒ高確大当たり結果が選択される確率が高く設定されている。したがって、大当たり当選となった場合に選択され得る大当たり結果の種類としては、第１特図側保留情報を契機とする場合よりも、第２特図側保留情報を契機とする場合の方が遊技者にとって有利である。

第１特図用振分テーブル６４ｈは、「設定１」〜「設定６」のいずれの設定状態であっても共通となるように１種類のみ設けられているとともに、第２特図用振分テーブル６４ｊは、「設定１」〜「設定６」のいずれの設定状態であっても共通となるように１種類のみ設けられている。これにより、振分判定の態様についてパチンコ機１０の設定状態による有利又は不利が生じないようにすることが可能となるとともに、第１特図用振分テーブル６４ｈ及び第２特図用振分テーブル６４ｊを主側ＲＯＭ６４にて予め記憶するための記憶容量を抑えることが可能となる。

なお、パチンコ機１０の設定状態に応じて振分判定の態様が相違する構成としてもよい。例えば、高い設定値ほど１６Ｒ高確大当たり結果に振り分けられる確率を高くする構成としてもよく、高い設定値ほど１６Ｒ高確大当たり結果又は８Ｒ高確大当たり結果に振り分けられる確率を高くする構成としてもよい。また、高い設定値ほど４Ｒ高確大当たり結果に振り分けられる確率を低くする構成としてもよく、高い設定値では４Ｒ高確大当たり結果に振り分けられないのに対して低い設定値では４Ｒ高確大当たり結果に振り分けられ得る構成としてもよい。これにより、高い設定値ほどラウンド遊技の発生回数が多くなり遊技者にとって有利になる構成とすることができる。

次に、リーチ乱数カウンタＣ３について説明する。リーチ乱数カウンタＣ３は、０〜２３８の範囲内で順に１ずつ加算され、最大値に達した後に「０」に戻る構成となっている。ここで、本パチンコ機１０には、図柄表示装置４１における表示演出の一種として期待演出が設定されている。期待演出とは、図柄の変動表示を行うことが可能な図柄表示装置４１を備え、所定の大当たり結果となる遊技回では最終的な停止結果が付与対応結果となる遊技機において、図柄表示装置４１における図柄の変動表示が開始されてから停止結果が導出表示される前段階で、前記付与対応結果となり易い変動表示状態であると遊技者に思わせるための表示状態をいう。なお、付与対応結果について具体的には、いずれかの有効ライン上に同一の数字が付された図柄の組合せが停止表示される。

期待演出には、リーチ表示と、リーチ表示が発生する前段階などにおいてリーチ表示の発生や付与対応結果の発生を期待させるための予告表示との２種類が設定されている。

リーチ表示には、図柄表示装置４１の表示面４１ａに表示される複数の図柄列のうち一部の図柄列について図柄を停止表示させることで、リーチ図柄の組合せを表示し、その状態で残りの図柄列において図柄の変動表示を行う表示状態が含まれる。また、上記のようにリーチ図柄の組合せを表示した状態で、残りの図柄列において図柄の変動表示を行うとともに、その背景画面において所定のキャラクタなどを動画として表示することによりリーチ演出を行うものや、リーチ図柄の組合せを縮小表示させる又は非表示とした上で、表示面４１ａの略全体において所定のキャラクタなどを動画として表示することによりリーチ演出を行うものが含まれる。

予告表示には、図柄表示装置４１の表示面４１ａにおいて図柄の変動表示が開始されてから、全ての図柄列Ｚ１〜Ｚ３にて図柄が変動表示されている状況において、又は一部の図柄列であって複数の図柄列にて図柄が変動表示されている状況において、図柄列Ｚ１〜Ｚ３上の図柄とは別にキャラクタを表示させる態様が含まれる。また、背景画面をそれまでの態様とは異なる所定の態様とするものや、図柄列Ｚ１〜Ｚ３上の図柄をそれまでの態様とは異なる所定の態様とするものも含まれる。かかる予告表示は、リーチ表示が行われる場合及びリーチ表示が行われない場合のいずれの遊技回においても発生し得るが、リーチ表示の行われる場合の方がリーチ表示の行われない場合よりも高確率で発生するように設定されている。

リーチ表示は、最終的に同一の図柄の組合せが停止表示される遊技回では、リーチ乱数カウンタＣ３の値に関係なく実行される。一方、小当たり結果に対応した遊技回では、リーチ乱数カウンタＣ３の値に関係なく実行されない。また、外れ結果に対応した遊技回では、主側ＲＯＭ６４のリーチ用テーブル記憶エリアに記憶されたリーチ用テーブルを参照して所定のタイミングで取得したリーチ乱数カウンタＣ３の値がリーチ表示の発生に対応していると判定した場合に実行される。

一方、予告表示を行うか否かの決定は、主側ＣＰＵ６３において行うのではなく、音光側ＣＰＵ９３において行われる。この場合、音光側ＣＰＵ９３では、いずれかの大当たり結果又は小当たり結果に対応した遊技回の方が、外れ結果に対応した遊技回に比べ、予告表示が発生し易いこと、及び出現率の低い予告表示が発生し易いことの少なくとも一方の条件を満たすように、予告表示用の抽選処理を実行する。ちなみに、この抽選結果は、図柄表示装置４１にて遊技回用の演出が実行される場合に反映される。

次に、変動種別カウンタＣ５について説明する。変動種別カウンタＣ５は、例えば０〜１９８の範囲内で順に１ずつ加算され、最大値に達した後に「０」に戻る構成となっている。変動種別カウンタＣ５は、第１特図表示部３７ａ又は第２特図表示部３７ｂにおける表示継続時間と、図柄表示装置４１における図柄の表示継続時間とを主側ＣＰＵ６３において決定する上で用いられる。具体的には、変動種別カウンタＣ５の値は、第１特図表示部３７ａ又は第２特図表示部３７ｂにおける変動表示の開始時及び図柄表示装置４１による図柄の変動開始時における変動パターン決定に際して取得される。

＜主側ＣＰＵ６３の処理構成について＞
次に、主側ＣＰＵ６３にて遊技を進行させるために実行される各処理を説明する。かかる主側ＣＰＵ６３の処理としては大別して、電源投入に伴い起動されるメイン処理と、定期的に（本実施の形態では４ミリ秒周期で）起動されるタイマ割込み処理とがある。

＜メイン処理＞
まず、図１５のフローチャートを参照しながらメイン処理を説明する。

メイン処理では、まず電源投入ウエイト処理を実行する（ステップＳ１０１）。当該電源投入ウエイト処理では、例えばメイン処理が起動されてからウエイト用の所定時間（具体的には１秒）が経過するまで次の処理に進行することなく待機する。かかる電源投入ウエイト処理の実行期間において図柄表示装置４１の動作開始及び初期設定が完了することとなる。その後、主側ＲＡＭ６５のアクセスを許可する（ステップＳ１０２）。

その後、「ＬＤＩＹ，００００Ｈ」という命令を実行する（ステップＳ１０３）。ステップＳ１０３では、ＬＤ命令により、主側ＭＰＵ６２のＩＹレジスタ１０９に特定制御用基準アドレスである「００００Ｈ」をロードする。特定制御用基準アドレスは、特定制御用の処理が実行されている状況において特定制御用のワークエリア１２１における「００００Ｈ」〜「００ＦＦＨ」のアドレスに対応するエリアを指定するアドレス指定を行うためのデータのデータ容量を低減するために利用される。図１０（ａ）に示すように、「００００Ｈ」は、特定制御用のワークエリア１２１における先頭アドレスである。

このように、ＩＹレジスタ１０９には、特定制御用の処理であるメイン処理の開始時に特定制御用基準アドレス（「００００Ｈ」）が格納される。これにより、後述する第１ＬＤＹ命令及び第２ＬＤＹ命令において、「００００Ｈ」〜「００ＦＦＨ」のいずれかのアドレス指定を行う場合に当該アドレス指定のデータを２バイトのアドレス情報における下位１バイトのみとすることが可能となる。

その後、「ＬＤＴＰ，９０００Ｈ」という命令を実行する（ステップＳ１０４）。ステップＳ１０４では、ＬＤ命令により、主側ＭＰＵ６２のＴＰレジスタ１１１にデータテーブルの基準アドレスである「９０００Ｈ」をロードする（ステップＳ１０４）。図１０（ｂ）を参照しながら既に説明したとおり、主側ＲＯＭ６４において特定制御用のデータは「９０００Ｈ」〜「９４ＦＦＨ」のアドレス範囲に設定されているとともに、非特定制御用のデータは「９９０３Ｈ」〜「９ＢＦＦＨ」のアドレス範囲に設定されている。主側ＲＯＭ６４においてデータテーブルが記憶されているエリアに対応するアドレスの上位４ビットは「９Ｈ」で共通している。ＴＰレジスタ１１１には、メイン処理の開始時にデータテーブルの基準アドレス（「９０００Ｈ」）が格納される。これにより、後述するＬＤＴ命令において、「９０００Ｈ」〜「９４ＦＦＨ」，「９９０３Ｈ」〜「９ＢＦＦＨ」のいずれかのアドレス指定を行う場合に当該アドレス指定のデータを２バイトのアドレス情報における下位１２ビットのみとすることが可能となる。また、後述するＬＤＢ命令及びＬＤＢ更新命令においてＴＰレジスタ１１１に格納されているデータテーブルの基準アドレスを利用可能とすることができる。

その後、設定キー挿入部６８ａがＯＮ操作されているか否かを判定する（ステップＳ１０５）。設定キー挿入部６８ａがＯＮ操作されていない場合（ステップＳ１０５：ＮＯ）、リセットボタン６８ｃが押圧操作されているか否かを判定する（ステップＳ１０６）。リセットボタン６８ｃが押圧操作されている場合（ステップＳ１０６：ＹＥＳ）には、一部クリア処理を実行する（ステップＳ１０７）。

一部クリア処理（ステップＳ１０７）では、特定制御用のワークエリア１２１に設けられた設定値カウンタの情報を維持しながら、主側ＲＡＭ６５の各エリアを「０」クリアするとともにその「０」クリアしたエリアに対して初期設定を行う。設定値カウンタは、パチンコ機１０の設定値を主側ＣＰＵ６３にて把握可能とするカウンタである。設定値カウンタは１バイトからなり、設定値カウンタには「設定１」〜「設定６」に対応する「１」〜「６」の数値情報が格納される。設定キー挿入部６８ａのＯＮ操作を伴わずにリセットボタン６８ｃを押圧操作しながらパチンコ機１０への動作電力の供給が開始された場合には設定値の情報（設定値カウンタに格納されている情報）についてはパチンコ機１０への動作電力の供給が停止される前の状態に維持したまま主側ＲＡＭ６５のクリア処理が実行されるとともにそのクリア処理が実行された記憶エリアに対して初期設定が行われる。これにより、設定値の変更を要することなく主側ＲＡＭ６５の他のエリアを初期化させることが可能となる。

一部クリア処理（ステップＳ１０７）では、まず設定値カウンタの情報をＷレジスタ１０４ａに退避させる。その後、主側ＲＡＭ６５における「００００Ｈ」〜「０２ＦＦＨ」のアドレスに設定されている特定制御用のワークエリア１２１を「０」クリアする第１クリア処理を実行するとともに、当該「０」クリア後の特定制御用のワークエリア１２１について初期設定を行う。その後、Ｗレジスタ１０４ａに退避させた情報を設定値カウンタに書き込む。その後、主側ＲＡＭ６５における「０４０３Ｈ」〜「０４４ＦＨ」のアドレスに設定されている特定制御用のスタックエリア１２３を「０」クリアする第２クリア処理を実行するとともに、当該「０」クリア後の特定制御用のスタックエリア１２３について初期設定を行う。その後、主側ＲＡＭ６５における「０３０３Ｈ」〜「０３ＦＦＨ」のアドレスに設定されている非特定制御用のワークエリア１２２を「０」クリアする第３クリア処理を実行するとともに、当該「０」クリア後の非特定制御用のワークエリア１２２について初期設定を行う。その後、主側ＲＡＭ６５における「０４５３Ｈ」〜「０４ＡＦＨ」のアドレスに設定されている非特定制御用のスタックエリア１２４を「０」クリアする第４クリア処理を実行するとともに、当該「０」クリア後の非特定制御用のスタックエリア１２４について初期設定を行う。一部クリア処理（ステップＳ１０４）における第１クリア処理では、ＩＹレジスタ１０９に格納されている特定制御用基準アドレス（「００００Ｈ」）を利用して、「０」クリアの対象となるエリアの開始アドレス（「００００Ｈ」）を指定する。なお、当該第１クリア処理の詳細については後述する。

一部クリア処理（ステップＳ１０７）では、主側ＭＰＵ６２の各種レジスタのうちＩＹレジスタ１０９及びＴＰレジスタ１１１以外のレジスタについて、「０」クリアを行った後に初期設定を行う。一方、ＩＹレジスタ１０９に特定制御用基準アドレス（「００００Ｈ」）が設定されている状態及びＴＰレジスタ１１１にデータテーブルの基準アドレス（「９０００Ｈ」）が設定されている状態は維持する。

ステップＳ１０７にて一部クリア処理を実行した後は、特定制御用のワークエリア１２１に設けられた一部クリアフラグに「１」をセットする（ステップＳ１０８）。一部クリアフラグは、一部クリア処理（ステップＳ１０７）が実行されたことを主側ＣＰＵ６３にて把握可能とするフラグである。ステップＳ１０８にて一部クリアフラグに「１」がセットされることにより、後述する復帰コマンド送信処理（ステップＳ１１３）において、一部クリア処理（ステップＳ１０７）が実行されたことに対応する復帰コマンド（一部クリア時の復帰コマンド）を音光側ＣＰＵ９３に対して送信することが可能となる。また、一部クリアフラグに「１」がセットされることにより、後述するクリア対応処理（ステップＳ１２０）において後述するクリア時設定処理（図２２（ｂ））を実行することが可能となる。

リセットボタン６８ｃが押圧操作されていない場合（ステップＳ１０６：ＮＯ）には、停電フラグ１３１ａ（図１６（ｂ））に「１」がセットされているか否かを判定する（ステップＳ１０９）。停電フラグ１３１ａは特定制御用のワークエリア１２１に設けられており、主側ＣＰＵ６３への動作電力の供給が停止される場合において予め定められた停電時処理が正常に実行された場合には当該停電フラグ１３１ａに「１」がセットされることとなる。なお、停電フラグ１３１ａの詳細については後述する。

停電フラグ１３１ａに「１」がセットされている場合（ステップＳ１０９：ＹＥＳ）には、チェックサムの算出結果が電源遮断時に保存したチェックサムと一致するか否かすなわち記憶保持されたデータの有効性を判定する（ステップＳ１１０）。

ステップＳ１０８の処理を実行した場合、又はステップＳ１１０にて肯定判定をした場合には、パチンコ機１０の設定値が正常か否かを判定する（ステップＳ１１１）。ステップＳ１１１では、特定制御用のワークエリア１２１に設けられた設定値カウンタの値に基づいてパチンコ機１０の設定値を把握する。既に説明したとおり、設定値カウンタには「設定１」〜「設定６」に対応する「１」〜「６」の数値情報が格納される。ステップＳ１１１では、設定値カウンタの値が「１」〜「６」のいずれかである場合に正常であると判定し、「０」又は「７」以上である場合に異常であると判定する。

ステップＳ１０９〜ステップＳ１１１のいずれかで否定判定をした場合には動作禁止処理を実行する。動作禁止処理では、ホール管理者等にエラーの発生を報知するためのエラー報知処理を実行した後に（ステップＳ１１２）、無限ループとなる。当該動作禁止処理は、一部クリア処理（ステップＳ１０７）又は後述する全部クリア処理（ステップＳ１１４）が実行されることにより解除される。

ステップＳ１０９〜ステップＳ１１１の全てにおいて肯定判定をした場合には、復帰コマンド送信処理を実行する（ステップＳ１１３）。復帰コマンド送信処理では、特定制御用のワークエリア１２１における一部クリアフラグに「１」がセットされている場合には音光側ＣＰＵ９３に対して一部クリア時の復帰コマンドを送信する。一部クリア時の復帰コマンドは一部クリア処理（ステップＳ１０７）が実行されたことを音光側ＣＰＵ９３に認識させるためのコマンドである。音光側ＣＰＵ９３は、一部クリア時の復帰コマンドを受信した場合、一部クリア処理（ステップＳ１０７）が実行されたことを報知する表示が行われるように図柄表示装置４１の表示制御を行う。これにより、一部クリア処理（ステップＳ１０７）が実行されたことを遊技ホールの管理者に報知することができる。また、ステップＳ１１３における復帰コマンド送信処理では、一部クリアフラグに「１」がセットされていない場合、音光側ＣＰＵ９３に対して通常復帰コマンドを送信する。通常復帰コマンドは電源復帰に際して一部クリア処理（ステップＳ１０７）及び後述する全部クリア処理（ステップＳ１１４）が実行されなかったことを音光側ＣＰＵ９３に認識させるためのコマンドである。音光側ＣＰＵ９３は、通常復帰コマンドを受信した場合、電源復帰に際して一部クリア処理（ステップＳ１０７）及び全部クリア処理（ステップＳ１１４）が実行されなかったことを報知する表示が行われるように図柄表示装置４１の表示制御を行う。これにより、電源復帰に際して一部クリア処理（ステップＳ１０７）及び全部クリア処理（ステップＳ１１４）が実行されなかったことを遊技ホールの管理者に報知することができる。なお、復帰コマンド送信処理の詳細については後述する。

一方、設定キー挿入部６８ａがＯＮ操作されている場合（ステップＳ１０５：ＹＥＳ）には全部クリア処理を実行する（ステップＳ１１４）。全部クリア処理では、主側ＲＡＭ６５においてパチンコ機１０の設定状態を示す設定値の情報が設定されたエリアも含めて、主側ＲＡＭ６５の全てのエリアを「０」クリアするとともにその「０」クリアしたエリアに対して初期設定を行う。つまり、パチンコ機１０の設定状態を変更するための操作が行われている場合にはリセットボタン６８ｃが押圧操作されていなくても主側ＲＡＭ６５の全てのエリアが「０」クリアされるとともにそのクリア処理が実行された記憶エリアに対して初期設定が行われる。なお、パチンコ機１０の設定状態を変更するための操作が行われている場合であってもリセットボタン６８ｃが押圧操作されていない場合には主側ＲＡＭ６５の全部クリア処理が実行されずに、パチンコ機１０の設定状態を変更するための操作が行われているとともにリセットボタン６８ｃが押圧操作されている場合に全部クリア処理が実行される構成としてもよい。

全部クリア処理（ステップＳ１１４）では、まず主側ＲＡＭ６５における「００００Ｈ」〜「０２ＦＦＨ」のアドレスに設定されている特定制御用のワークエリア１２１を「０」クリアする第１クリア処理を実行するとともに、当該「０」クリア後の特定制御用のワークエリア１２１について初期設定を行う。その後、主側ＲＡＭ６５における「０４０３Ｈ」〜「０４４ＦＨ」のアドレスに設定されている特定制御用のスタックエリア１２３を「０」クリアする第２クリア処理を実行するとともに、当該「０」クリア後の特定制御用のスタックエリア１２３について初期設定を行う。その後、主側ＲＡＭ６５における「０３０３Ｈ」〜「０３ＦＦＨ」のアドレスに設定されている非特定制御用のワークエリア１２２を「０」クリアする第３クリア処理を実行するとともに、当該「０」クリア後の非特定制御用のワークエリア１２２について初期設定を行う。その後、主側ＲＡＭ６５における「０４５３Ｈ」〜「０４ＡＦＨ」のアドレスに設定されている非特定制御用のスタックエリア１２４を「０」クリアする第４クリア処理を実行するとともに、当該「０」クリア後の非特定制御用のスタックエリア１２４について初期設定を行う。全部クリア処理（ステップＳ１１４）における第１クリア処理では、ＩＹレジスタ１０９に格納されている特定制御用基準アドレス（「００００Ｈ」）を利用して、「０」クリアの対象となるエリアの開始アドレス（「００００Ｈ」）を指定する。なお、当該第１クリア処理の詳細については後述する。

全部クリア処理（ステップＳ１１４）では、既に説明した一部クリア処理（ステップＳ１０７）と同様に、主側ＭＰＵ６２の各種レジスタのうちＩＹレジスタ１０９及びＴＰレジスタ１１１以外のレジスタについて、「０」クリアを行った後に初期設定を行う。一方、ＩＹレジスタ１０９に特定制御用基準アドレス（「００００Ｈ」）が設定されている状態及びＴＰレジスタ１１１にデータテーブルの基準アドレス（「９０００Ｈ」）が設定されている状態は維持する。

ステップＳ１１４にて全部クリア処理を実行した後は、特定制御用のワークエリア１２１に設けられた全部クリアフラグに「１」をセットする（ステップＳ１１５）。全部クリアフラグは、全部クリア処理（ステップＳ１１４）が実行されたことを主側ＣＰＵ６３にて把握可能とするフラグである。ステップＳ１１５にて全部クリアフラグに「１」がセットされることにより、後述するクリア対応処理（ステップＳ１２０）において後述するクリア時設定処理（図２２（ｂ））を実行することが可能となる。

その後、音光側ＣＰＵ９３に対して全部クリア時の復帰コマンドを送信する（ステップＳ１１６）。全部クリア時の復帰コマンドは、電源復帰に際して全部クリア処理（ステップＳ１１４）が実行されたことを音光側ＣＰＵ９３に対して認識させるためのコマンドである。音光側ＣＰＵ９３は、全部クリア時の復帰コマンドを受信した場合、全部クリア処理（ステップＳ１１４）が実行されたことを報知する表示が行われるように図柄表示装置４１の表示制御を行う。これにより、全部クリア処理（ステップＳ１１４）が実行されたことを遊技ホールの管理者に報知することができる。その後、後述する設定値更新処理を実行する（ステップＳ１１７）。

ステップＳ１１３の処理を行った場合、又はステップＳ１１７の処理を行った場合には、電源投入設定処理を実行する（ステップＳ１１８）。電源投入設定処理では、停電フラグ１３１ａの初期化といった特定制御用のワークエリア１２１における所定のエリアについて初期設定を行う。なお、電源投入設定処理の詳細については後述する。

その後、乱数最大値設定処理を実行する（ステップＳ１１９）。乱数最大値設定処理では、最大値カウンタＣＮ１〜ＣＮ６に、当たり乱数カウンタＣ１、大当たり種別カウンタＣ２、リーチ乱数カウンタＣ３、乱数初期値カウンタＣ４、変動種別カウンタＣ５及び普電乱数カウンタＣ６の最大値を設定する。その後、クリア対応処理を実行する（ステップＳ１２０）。なお、乱数最大値設定処理（ステップＳ１１９）及びクリア対応処理（ステップＳ１２０）の詳細については後述する。

その後、ステップＳ１２１〜ステップＳ１２４の残余処理に進む。主側ＣＰＵ６３はタイマ割込み処理を定期的に実行する構成であるが、メイン処理が開始された段階においてはタイマ割込み処理の発生が禁止されている。このタイマ割込み処理の発生が禁止された状態はステップＳ１２０の処理が完了した後にステップＳ１２１の処理が実行されることにより解除され、タイマ割込み処理の実行が許可される。主側ＣＰＵ６３はタイマ割込み処理を定期的に実行する構成であるが、１のタイマ割込み処理と次のタイマ割込み処理との間に残余時間が生じることとなる。この残余時間は各タイマ割込み処理の処理完了時間に応じて変動することとなるが、かかる不規則な時間を利用してステップＳ１２１〜ステップＳ１２４の残余処理を繰り返し実行する。この点、当該ステップＳ１２１〜ステップＳ１２４の残余処理は非定期的に実行される非定期処理であると言える。

残余処理では、まずタイマ割込み処理の発生を禁止している状態から許可する状態へ切り換える割込み許可の設定を行う（ステップＳ１２１）。その後、タイマ割込み処理の発生を禁止するために割込み禁止の設定を行う（ステップＳ１２２）。その後、乱数初期値カウンタＣ４の更新を行う乱数初期値更新処理を実行する（ステップＳ１２３）。乱数初期値更新処理では、乱数初期値カウンタＣ４の値を１加算するとともに、当該１加算後の値が最大値である「７９９９」を超えた場合に乱数初期値カウンタＣ４の値を「０」クリアする。

その後、変動種別カウンタＣ５の更新を行う変動用カウンタ更新処理を実行する（ステップＳ１２４）。変動用カウンタ更新処理では、変動種別カウンタＣ５の値を１加算するとともに、当該１加算後の値が最大値である「２５０」を超えた場合に変動種別カウンタＣ５の値を「０」クリアする。その後、ステップＳ１２１に戻り、ステップＳ１２１〜ステップＳ１２４の残余処理を繰り返す。

次に、メイン処理（図１５）のステップＳ１１８における電源投入設定処理について説明する。

図１６（ａ）は電源投入設定処理において「０」クリア及び初期設定が行われる記憶エリアを説明するための説明図である。図１６（ａ）に示すように、特定制御用のワークエリア１２１における「０００１Ｈ」のアドレスには停電エリア１３１が設けられており、「０００８Ｈ」〜「０００９Ｈ」のアドレスには不正監視タイマカウンタ１３２が設けられており、「００２１Ｈ」のアドレスには不正電波検知カウンタ１３３が設けられており、「００２２Ｈ」のアドレスには不正磁気検知カウンタ１３４が設けられており、「００２３Ｈ」のアドレスには異常振動検知カウンタ１３５が設けられている。

電源投入設定処理において「０」クリア及び初期設定が行われる記憶エリアを特定するためのアドレスの上位１バイトは「００Ｈ」で共通している。電源投入設定処理では、Ｄレジスタ１０６ａに当該「００Ｈ」を設定するとともに、当該アドレスの下位１バイトをデータテーブルから読み出してＥレジスタ１０６ｂに設定することによりＤＥレジスタ１０６に当該アドレスの全体（２バイト）が格納されている状態とする。そして、ＤＥレジスタ１０６に格納されているアドレス情報を用いて「０」クリア及び初期設定を行うエリアを指定する。これにより、アドレス指定のために主側ＲＯＭ６４に記憶しておくデータのデータ容量を低減することができる。

停電エリア１３１は、停電フラグ１３１ａを含む１バイトのエリアである。図１６（ｂ）は停電エリア１３１のデータ構成を説明するための説明図である。図１６（ｂ）に示すように、停電エリア１３１における最下位ビット（第０ビット）には停電フラグ１３１ａが設定されているとともに、停電エリア１３１における第１〜第７ビットは未使用のビットとなっている。

図示は省略するが、本パチンコ機１０には、不正な電波を検知するための不正電波検知センサ、不正な磁気を検知するための不正磁気検知センサ、及び異常な振動を検知するための異常振動検知センサが設けられている。これらの検知センサの検知信号は、主側ＭＰＵ６２の入力側に入力される。主側ＣＰＵ６３は、不正電波検知センサから受信する検知信号がＨＩ状態である場合に不正な電波が検知されている状態であることを把握し、不正磁気検知センサから受信する検知信号がＨＩ状態である場合に不正な磁気が検知されている状態であることを把握し、異常振動検知センサから受信する検知信号がＨＩ状態である場合に異常な振動が検知されている状態であることを把握する。不正電波検知カウンタ１３３は、不正な電波が検知されている状態が１回の不正監視基準期間（具体的には約２６２秒）中に５回特定されたか否かを主側ＣＰＵ６３にて把握可能とするカウンタであり、不正磁気検知カウンタ１３４は、不正な磁気が検知されている状態が１回の不正監視基準期間中に１０回特定されたか否かを主側ＣＰＵ６３にて把握可能とするカウンタであり、異常振動検知カウンタ１３５は、異常な振動が検知されている状態が１回の不正監視基準期間中に１５回特定されたか否かを主側ＣＰＵ６３にて把握可能とするカウンタである。これらの検知カウンタ１３３〜１３５は１バイトからなる。不正電波検知カウンタ１３３には初期値として「５」（「０１０１Ｂ」）が設定され、不正磁気検知カウンタ１３４には初期値として「１０」（「１０１０Ｂ」）が設定され、異常振動検知カウンタ１３５には初期値として「１５」（「１１１１Ｂ」）が設定される。１回の不正監視基準期間は約２６２秒間であり、不正監視基準期間が終了した場合には次の不正監視基準期間が開始される。つまり、不正監視基準期間は、約２６２秒の周期で繰り返し設定される。なお、本明細書において数値の後に付された「Ｂ」は当該数値が２進数で表記されていることを示す記号である。

不正磁気検知カウンタ１３４の初期値は、遊技者の持ち物に含まれていた磁性体が遊技盤２４に偶然に接近した場合に誤って不正と認識されないように、不正電波検知カウンタ１３３の初期値よりも大きく設定されている。また、異常振動検知カウンタ１３５の初期値は、遊技者が偶然にパチンコ機１０に接触して軽く振動した場合に誤って不正と認識されないように、不正電波検知カウンタ１３３の初期値及び不正磁気検知カウンタ１３４の初期値よりも大きく設定されている。なお、これらの検知カウンタ１３３〜１３５の初期値は、上記の値に限定されることはなく、任意である。

主側ＣＰＵ６３は、不正な電波が検知されている状態で後述するタイマ割込み処理（図２６）が実行される度に不正電波検知カウンタ１３３の値を１減算し、不正な磁気が検知されている状態で後述するタイマ割込み処理（図２６）が実行される度に不正磁気検知カウンタ１３４の値を１減算し、異常な振動が検知されている状態で後述するタイマ割込み処理（図２６）が実行される度に異常振動検知カウンタ１３５の値を１減算する。そして、これらの検知カウンタ１３３〜１３５のうちいずれかの値が「０」となった場合に不正検知対応処理を実行する。不正検知対応処理では特定制御用のワークエリア１２１に設けられた遊技停止フラグに「１」をセットする。遊技停止フラグは、遊技の進行を停止している状態であるか否かを主側ＣＰＵ６３にて把握可能とするフラグである。遊技停止フラグに「１」がセットされることにより、遊技の進行を停止している状態となる。なお、不正検知対応処理の詳細については後述する。

不正検知対応処理は、不正な電波が検知されている状態が１回の不正監視基準期間中に５回に亘って特定された場合、不正な磁気が検知されている状態が１回の不正監視基準期間中に１０回に亘って特定された場合、又は異常な振動が検知されている状態が１回の不正監視基準期間中に１５回に亘って特定された場合に実行される。このため、不正電波検知センサ、不正磁気検知センサ又は異常振動検知センサから受信している検知信号のＬＯＷ状態からＨＩ状態への立ち上がりが１回検出された場合に直ちに不正検知対応処理を実行する構成と比較して、ノイズの影響により誤って不正検知対応処理が実行されてしまう可能性を低減することができる。

不正監視タイマカウンタ１３２は、不正検知対応処理が実行されることなく不正監視基準期間が経過したことを主側ＣＰＵ６３にて把握可能とする２バイトのカウンタである。不正監視タイマカウンタ１３２の初期値は「０」である。不正監視タイマカウンタ１３２は、後述するタイマ割込み処理（図２６）が実行される度に１加算され、最大値である「６５５３５」を超えた場合に１周して「０」となる。主側ＣＰＵ６３は、不正監視タイマカウンタ１３２の値が１周する度に不正監視基準期間が経過したことを特定するとともに、不正電波検知カウンタ１３３、不正磁気検知カウンタ１３４及び異常振動検知カウンタ１３５に初期値をセットする。不正監視基準期間が経過する度にこれらの検知カウンタ１３３〜１３５の初期設定を行う構成であることにより、不正監視基準期間を超える長い期間（例えば１０時間）において発生したノイズの影響が蓄積することによりこれらの検知カウンタ１３３〜１３５の値が「０」となってしまうことを防止することができる。

＜ＬＤＴ命令＞
次に、電源投入設定処理（図１７（ｃ））のプログラム内容の説明に先立ち、電源投入設定処理のプログラムに含まれているＬＤＴ命令について説明する。図１７（ａ）はＬＤＴ命令の機械語のデータ構成を説明するための説明図であり、図１７（ｂ）はＬＤ命令の機械語のデータ構成を説明するための説明図であり、図１７（ｃ）は電源投入設定処理のプログラム内容を説明するための説明図である。

図１７（ｃ）に示すように、電源投入設定処理のプログラムには「ＬＤＴＨＬ，４００Ｈ」というＬＤＴ命令が含まれている。主側ＣＰＵ６３は、データを転送する転送命令として、ＬＤ命令に加えて、ＬＤＴ命令を実行することができる。図９に示すように、主側ＭＰＵ６２はＬＤＴ実行回路１４９を備えている。ＬＤＴ実行回路１４９は、ＬＤＴ命令を実行するための専用回路である。

ＬＤ命令の命令コードは、「ＬＤ転送先，転送元」という構成を有している。ＬＤ命令では、「転送先」としてＷレジスタ１０４ａなどの汎用レジスタ、ＷＡレジスタ１０４などのペアレジスタ又は主側ＲＡＭ６５の記憶エリアが設定されるとともに、「転送元」としてＷレジスタ１０４ａなどの汎用レジスタ、ＷＡレジスタ１０４などのペアレジスタ、主側ＲＡＭ６５の記憶エリアに格納されているデータ、又は数値が設定される。

ＬＤ命令では、「転送元」に設定されている２バイトの数値情報が「転送先」にロードされる。例えば、「ＬＤＨＬ，９４００Ｈ」という命令が実行された場合には、「転送元」に設定されている「９４００Ｈ」が「転送先」に設定されているＨＬレジスタ１０７にロードされる。

ＬＤＴ命令の命令コードは、「ＬＤＴ転送先，転送元」という構成を有している。ＬＤＴ命令では、「転送先」としてＨＬレジスタ１０７が設定される。ＬＤＴ命令では、「転送元」として１２ビットの数値（例えば、「４００Ｈ」）が設定される。なお、ＬＤＴ命令の「転送先」としてＷＡレジスタ１０４、ＢＣレジスタ１０５又はＤＥレジスタ１０６が設定される構成としてもよい。

ＬＤＴ命令では、「転送元」に設定されている１２ビットの数値情報に対してＴＰレジスタ１１１に設定されている２バイトの数値情報を加算して得られる２バイトの数値情報が「転送先」に設定されているペアレジスタにロードされる。既に説明したとおり、本実施形態においてＴＰレジスタ１１１にはデータテーブルの基準アドレスである「９０００Ｈ」が設定される。事前にＴＰレジスタ１１１に「９０００Ｈ」が設定されている状態において「ＬＤＴＨＬ，４００Ｈ」が実行されることにより、上述した「ＬＤＨＬ，９４００Ｈ」が実行される場合と同様に、ＨＬレジスタ１０７に「９４００Ｈ」がロードされる。

先ずＬＤ命令の具体的な命令コードとして「ＬＤＨＬ，９４００Ｈ」を例示しながら、ＬＤ命令の機械語のデータ構成について説明する。「ＬＤＨＬ，９４００Ｈ」は、「９４００Ｈ」という２バイトの数値情報をＨＬレジスタ１０７にロードするための命令コードである。図１７（ｂ）に示すように、ＬＤ命令の機械語には、「転送元」のデータを「転送先」にロードするように指示する指示データと、「転送先」としてＨＬレジスタ１０７を指定する転送先指定データと、「転送元」を指定する転送元指定データとが含まれている。ＬＤ命令の機械語において、指示データ及び転送先指定データの合計のデータ容量は２バイトであるとともに、転送元指定データのデータ容量は２バイトである。このように、ＬＤ命令の機械語のデータ容量は全体で４バイトである。

次に、ＬＤＴ命令の具体的な命令コードとして「ＬＤＴＨＬ，４００Ｈ」を例示しながら、ＬＤＴ命令の機械語のデータ構成について説明する。図１７（ａ）に示すように、ＬＤＴ命令の機械語には、上述したＬＤ命令の機械語と同様に、「転送元」のデータを「転送先」にロードするように指示する指示データと、「転送先」としてＨＬレジスタ１０７を指定する転送先指定データと、「転送元」を指定する転送元指定データとが含まれている。ＬＤＴ命令の機械語において、指示データ及び転送先指定データのデータ容量の合計は４ビットであるとともに、転送元指定データのデータ容量は１２ビットである。「ＬＤＴＨＬ，４００Ｈ」の場合、「転送元」として１２ビットの数値情報である「４００Ｈ」が設定されており、ＬＤＴ命令の機械語には当該１２ビットの数値情報である「４００Ｈ」がそのまま転送元指定データとして含まれる。このように、ＬＤＴ命令の機械語のデータ容量は全体で２バイトである。

このため、ＴＰレジスタ１１１に「９０００Ｈ」が格納されている状態において、主側ＲＯＭ６４に記憶されているデータテーブルのアドレスをＨＬレジスタ１０７にロードする場合には、ＬＤ命令に代えてＬＤＴ命令を使用することにより、「転送元」のデータを「転送先」にロードする命令の機械語を２バイト低減することができる。これにより、主側ＲＯＭ６４におけるプログラムのデータ容量を低減することができる。

次に、主側ＣＰＵ６３にて実行される電源投入設定処理のプログラム内容について図１７（ｃ）の説明図を参照しながら説明する。電源投入設定処理はメイン処理（図１５）のステップＳ１１８にて実行される。図１７（ｃ）に示すように本プログラムには、行番号として「１００１」〜「１００５」が設定されている。プログラムの命令は、コール命令又はジャンプ命令が実行される場合を除いて、行番号の小さい方から大きい方に向かう順番で実行される。

「１００１」の行番号には「ＬＤＴＨＬ，４００Ｈ」という命令が設定されている。「ＬＤＴ」はＬＤＴ実行回路１４９によるＬＤＴ命令であり、「ＨＬ」は転送先としてＨＬレジスタ１０７を指定する内容であり、「４００Ｈ」は転送元として「４００Ｈ」という１２ビットの数値情報を設定する内容である。既に説明したとおり、ＴＰレジスタ１１１には、メイン処理（図１５）のステップＳ１０４にてデータテーブルの基準アドレス（「９０００Ｈ」）が設定されている。このため、「ＬＤＴＨＬ，４００Ｈ」が実行されることにより、転送元として設定されている「４００Ｈ」に対してＴＰレジスタ１１１に設定されている「９０００Ｈ」を加算して得られる「９４００Ｈ」がＨＬレジスタ１０７にロードされる。主側ＲＯＭ６４には、不正電波検知カウンタ１３３、不正磁気検知カウンタ１３４及び異常振動検知カウンタ１３５に初期値を設定するためのデータテーブルとして第１初期化テーブル６４ｋ（図１８（ａ））が記憶されており、「９４００Ｈ」は当該第１初期化テーブル６４ｋの開始アドレスである。なお、第１初期化テーブル６４ｋの詳細については後述する。

このように、ＬＤＴ命令を利用してＨＬレジスタ１０７に第１初期化テーブル６４ｋの開始アドレスを設定する構成であることにより、ＬＤ命令を利用してＨＬレジスタ１０７に第１初期化テーブル６４ｋの開始アドレスを設定する構成と比較して、電源投入設定処理を実行するためのプログラムのデータ容量を低減することができる。

「１００２」の行番号には「ＸＯＲＤ，Ｄ」という命令が設定されている。「ＸＯＲ」はＸＯＲ命令という排他的論理和命令であり、コンマの前後の「Ｄ」はＤレジスタ１０６ａを指定する内容である。「ＸＯＲＤ，Ｄ」が実行されることにより、Ｄレジスタ１０６ａの値とＤレジスタ１０６ａの値との排他的論理和の演算結果がコンマの前の「Ｄ」で指定されたＤレジスタ１０６ａに設定される。具体的には、Ｄレジスタ１０６ａの値に関わらず、Ｄレジスタ１０６ａに「００Ｈ」が設定される。つまり、Ｄレジスタ１０６ａが「０」クリアされる。図１６（ａ）を参照しながら既に説明したとおり、電源投入設定処理の対象となるエリア及びカウンタのアドレスにおける上位１バイトは「００Ｈ」で共通している。行番号「１００２」の命令は、Ｄレジスタ１０６ａに当該共通の上位１バイト（「００Ｈ」）を設定するための命令である。

「１００３」の行番号には「ＣＡＬＬ４ＢＴＳ１０」という命令が設定されている。「４ＢＴＳ１０」は後述するデータ設定実行処理（図１９（ｃ））である。「ＣＡＬＬ４ＢＴＳ１０」という命令は、データ設定実行処理というサブルーチンを呼び出すための命令である。行番号「１００３」では、ＨＬレジスタ１０７に第１初期化テーブル６４ｋの開始アドレスが設定されているとともにＤレジスタ１０６ａに「００Ｈ」が格納されている状態でデータ設定実行処理が実行される。既に説明したとおり、第１初期化テーブル６４ｋは、不正電波検知カウンタ１３３、不正磁気検知カウンタ１３４及び異常振動検知カウンタ１３５に初期値を設定するためのデータテーブルである。行番号「１００３」にてデータ設定実行処理が実行されることにより、不正電波検知カウンタ１３３には初期値として「５」が設定され、不正磁気検知カウンタ１３４には初期値として「１０」が設定され、異常振動検知カウンタ１３５には初期として「１５」が設定される。行番号「１００３」の命令に基づいて呼び出したデータ設定実行処理のサブルーチンが終了した場合には、「１００４」の行番号に進む。詳細は後述するが、行番号「１００３」にてデータ設定実行処理が実行されることにより、ＨＬレジスタ１０７には主側ＲＯＭ６４における第２初期化テーブル６４ｍ（図１８（ｂ））の開始アドレスが設定されている状態となる。第２初期化テーブル６４ｍは、停電エリア１３１及び不正監視タイマカウンタ１３２を「０」クリアするためのデータテーブルである。なお、第２初期化テーブル６４ｍの詳細については後述する。

「１００４」の行番号にも「ＣＡＬＬ４ＢＴＳ１０」という命令が設定されている。行番号「１００４」では、ＨＬレジスタ１０７に第２初期化テーブル６４ｍの開始アドレスが設定されているとともにＤレジスタ１０６ａに「００Ｈ」が格納されている状態でデータ設定実行処理が実行される。行番号「１００４」にてデータ設定実行処理が実行されることにより、停電エリア１３１及び不正監視タイマカウンタ１３２が「０」クリアされる。行番号「１００４」の命令に基づいて呼び出したデータ設定実行処理のサブルーチンが終了した場合には、「１００５」の行番号に進む。

「１００５」の行番号には「ＲＥＴ」という命令が設定されている。既に説明したとおり、電源投入設定処理はメイン処理（図１５）のステップＳ１１８にて実行されるサブルーチンである。したがって、「ＲＥＴ」という命令が実行されることで、メイン処理（図１５）のステップＳ１１９に進むことになる。

第１初期化テーブル６４ｋを用いて不正電波検知カウンタ１３３、不正磁気検知カウンタ１３４及び異常振動検知カウンタ１３５の初期設定を行う処理は、電源投入設定処理（図１７（ｃ））以外にも、後述する不正検知処理（図２９（ａ））のステップＳ８１２における不正検知用初期化処理（図２９（ｂ））にて実行される。主側ＲＯＭ６４において初期化テーブルが第１初期化テーブル６４ｋ及び第２初期化テーブル６４ｍに分けて記憶されていることにより、電源投入設定処理以外の処理において、第１初期化テーブル６４ｋのみを利用して不正電波検知カウンタ１３３、不正磁気検知カウンタ１３４及び異常振動検知カウンタ１３５の初期設定を行う処理を実行することが可能となっている。

＜初期化テーブル６４ｋ，６４ｍのデータ構成＞
次に、主側ＲＯＭ６４に記憶されている第１初期化テーブル６４ｋ及び第２初期化テーブル６４ｍについて説明する。

図１８（ａ）は第１初期化テーブル６４ｋのデータ構成を説明するための説明図であり、図１８（ｂ）は第２初期化テーブル６４ｍのデータ構成を説明するための説明図である。既に説明したとおり、第１初期化テーブル６４ｋは、不正電波検知カウンタ１３３、不正磁気検知カウンタ１３４及び異常振動検知カウンタ１３５に初期値を設定するためのデータテーブルであるとともに、第２初期化テーブル６４ｍは、停電エリア１３１及び不正監視タイマカウンタ１３２を「０」クリアするためのデータテーブルである。

主側ＲＯＭ６４において、第１初期化テーブル６４ｋは、図１８（ａ）に示すように「９４００Ｈ」〜「９４０５Ｈ」のアドレス範囲に記憶されているとともに、第２初期化テーブル６４ｍは、図１８（ｂ）に示すように当該第１初期化テーブル６４ｋのアドレス範囲に続く「９４０６Ｈ」〜「９４０ＢＨ」のアドレス範囲に記憶されている。

図１８（ａ），（ｂ）に示すように、各初期化テーブル６４ｋ，６４ｍは、第１エリア→第２エリア→第３エリアの順番で、第１〜第３エリアが繰り返されるデータ構成となっている。第１〜第３エリアは１バイトのエリアである。第１エリアは、上位４ビット及び下位４ビットに「０」クリア用のデータ又は初期設定用のデータが設定されているエリアである。例えば、図１８（ａ）に示すように、第１初期化テーブル６４ｋにおける「９４００Ｈ」のアドレスに対応する第１エリアの上位４ビットには不正電波検知カウンタ１３３に初期値である「５」をセットするための初期設定データ（「０１０１Ｂ」）が設定されているとともに、当該第１エリアの下位４ビットには不正磁気検知カウンタ１３４に初期値である「１０」をセットするための初期設定データ（「１０１０Ｂ」）が設定されている。また、図１８（ｂ）に示すように、第２初期化テーブル６４ｍにおける「９４０６Ｈ」のアドレスに対応する第１エリアの上位４ビットには停電エリア１３１を「０」クリアするための「０」クリアデータ（「００００Ｂ」）が設定されているとともに、当該第１エリアの下位４ビットには不正監視タイマカウンタ１３２の下位１バイトを「０」クリアするための「０」クリアデータ（「００００Ｂ」）が設定されている。

第２エリアは、直前の第１エリアの上位４ビットに設定されている「０」クリアデータ又は初期設定データが転送される転送先を指定するアドレスの下位１バイトが設定されているエリアである。例えば、図１８（ａ）に示すように、第１初期化テーブル６４ｋにおける「９４０１Ｈ」のアドレスに対応する第２エリアには不正電波検知カウンタ１３３のアドレス（「００２１Ｈ」）における下位１バイト（「２１Ｈ」）が設定されている。また、図１８（ｂ）に示すように、第２初期化テーブル６４ｍにおける「９４０７Ｈ」のアドレスに対応する第２エリアには停電エリア１３１のアドレス（「０００１Ｈ」）における下位１バイト（「０１Ｈ」）が設定されている。

第３エリアは、直前の第１エリアの下位４ビットに設定されている「０」クリアデータ又は初期設定データが転送される転送先を指定するアドレスの下位１バイトが設定されているエリアである。例えば、図１８（ａ）に示すように、第１初期化テーブル６４ｋにおける「９４０２Ｈ」のアドレスに対応する第３エリアには不正磁気検知カウンタ１３４のアドレス（「００２２Ｈ」）における下位１バイト（「２２Ｈ」）が設定されている。また、図１８（ｂ）に示すように、第２初期化テーブル６４ｍにおける「９４０８Ｈ」のアドレスに対応する第３エリアには不正監視タイマカウンタ１３２の下位エリアのアドレス（「０００８Ｈ」）における下位１バイト（「０８Ｈ」）が設定されている。

各初期化テーブルの最終アドレスは第２エリア又は第３エリアとなっており、当該最終アドレスに対応する第２エリア又は第３エリアには、後述するデータ設定実行処理（図１９（ｃ））の終了用データとして「００Ｈ」が設定されている。具体的には、図１８（ａ）及び図１８（ｂ）に示すように、第１初期化テーブル６４ｋの最終アドレスである「９４０５Ｈ」及び第２初期化テーブル６４ｍの最終アドレスである「９４０ＢＨ」には、終了用データである「００Ｈ」が設定されている。

＜ＬＤ更新命令及びＬＤＨ更新命令＞
ここで、データ設定実行処理（図１９（ｃ））の詳細な説明に先立ち、データ設定実行処理に含まれているＬＤ更新命令及びＬＤＨ更新命令について説明する。

先ずＬＤ更新命令について説明する。データ設定実行処理（図１９（ｃ））には、「ＬＤＥ，（ＨＬ＋）」というＬＤ更新命令が含まれている。図９に示すように、主側ＭＰＵ６２はＬＤ更新命令を実行するための専用回路であるＬＤ更新実行回路１５１を備えており、主側ＣＰＵ６３はＬＤ更新命令を実行することができる。

ＬＤ更新命令の命令コードは、「ＬＤ転送先，（転送元＋）」という構成を有している。ＬＤ更新命令では、「転送先」としてＷレジスタ１０４ａなどの汎用レジスタ、又は主側ＲＡＭ６５における記憶エリアが設定される。ＬＤ更新命令では、「転送元」としてＨＬレジスタ１０７が設定される。ＬＤ更新命令では、「転送先」の汎用レジスタ又は記憶エリアに１バイトのデータがロードされる。なお、ＬＤ更新命令の「転送先」として、ＷＡレジスタ１０４などのペアレジスタが設定されるとともに、ＬＤ更新命令では「転送先」のデータ容量が２バイトである場合に当該「転送先」に２バイトのデータがロードされる構成としてもよい。また、ＬＤ更新命令の「転送元」としてＷＡレジスタ１０４、ＢＣレジスタ１０５又はＤＥレジスタ１０６が設定される構成としてもよい。

ＬＤ更新命令は、「転送元」のレジスタに格納されているアドレスに対応するエリアに格納されているデータを「転送先」にロードする処理と、当該処理の実行後に「転送元」のレジスタに格納されているアドレスに「１」を加算して当該アドレスを更新する処理と、を一命令で実行可能とする命令である。例えば、「ＬＤＥ，（ＨＬ＋）」が実行された場合には、「転送元」として設定されているＨＬレジスタ１０７に格納されているアドレスに対応するエリアに格納されているデータが「転送先」であるＥレジスタ１０６ｂにロードされるとともに、当該ロード後にＨＬレジスタ１０７に格納されているアドレスに「１」が加算されてＨＬレジスタ１０７に格納されているアドレスが更新される。

ＬＤ更新命令を使用する構成とすることにより、ＬＤ命令を実行した後に当該ＬＤ命令における「転送元」のレジスタに格納されているアドレスに「１」を加算する演算命令を実行する構成と比較して、データのロード後にアドレスを更新するためのプログラムのデータ容量を低減することができる。

次に、ＬＤＨ更新命令について説明する。データ設定実行処理（図１９（ｃ））には、「ＬＤＨＷＡ，（ＨＬ＋）」というＬＤＨ更新命令が含まれている。図９に示すように、主側ＭＰＵ６２はＬＤＨ更新命令を実行するための専用回路であるＬＤＨ更新実行回路１５２を備えており、主側ＣＰＵ６３はＬＤＨ更新命令を実行することができる。

ＬＤＨ更新命令の命令コードは、「ＬＤＨ転送先，（転送元＋）」という構成を有している。ＬＤＨ更新命令では「転送先」としてＷＡレジスタ１０４が設定されるとともに、「転送元」としてＨＬレジスタ１０７が設定される。

ＬＤＨ更新命令は、「転送元」のＨＬレジスタ１０７に格納されているアドレスに対応するエリアに格納されている１バイトデータにおける上位４ビットのデータを「転送先」に設定されているＷＡレジスタ１０４のうち一方の汎用レジスタ（Ｗレジスタ１０４ａ）の下位４ビットにロードするとともに当該汎用レジスタの上位４ビットを「０」でマスクする処理と、当該１バイトデータにおける下位４ビットのデータを「転送先」に設定されているＷＡレジスタ１０４のうち他方の汎用レジスタ（Ａレジスタ１０４ｂ）の下位４ビットにロードするとともに当該汎用レジスタの上位４ビットを「０」でマスクする処理と、これらの処理の実行後に「転送元」のＨＬレジスタ１０７に格納されているアドレスに「１」を加算して当該ＨＬレジスタ１０７に格納されているアドレスを更新する処理と、を一命令で実行可能とする命令である。

図１９（ａ）及び図１９（ｂ）は、「ＬＤＨＷＡ，（ＨＬ＋）」を例として、ＬＤＨ更新命令を説明するための説明図である。図１９（ａ）に示すように、ＨＬレジスタ１０７には「１００１０１００００００００００Ｂ」（「９４００Ｈ」）が格納されている。また、主側ＲＯＭ６４において「９４００Ｈ」のアドレスに対応するエリアの上位４ビットには「０１０１Ｂ」が格納されているとともに、下位４ビットには「１０１０Ｂ」が格納されている。「ＬＤＨＷＡ，（ＨＬ＋）」が実行されることにより、図１９（ｂ）に示すように、ＷＡレジスタ１０４のうち一方の汎用レジスタであるＷレジスタ１０４ａの下位４ビットには、「９４００Ｈ」のアドレスに対応するエリアに格納されているデータの上位４ビットである「０１０１Ｂ」が設定されるとともに、当該Ｗレジスタ１０４ａの上位４ビットは「０」でマスクされる。また、ＷＡレジスタ１０４のうち他方の汎用レジスタであるＡレジスタ１０４ｂの下位４ビットには、「９４００Ｈ」のアドレスに対応するエリアに格納されていたデータの下位４ビットである「１０１０Ｂ」が設定されるとともに、当該Ａレジスタ１０４ｂの上位４ビットは「０」でマスクされる。そして、ＨＬレジスタ１０７に格納されていたアドレスに「１」が加算されて、ＨＬレジスタ１０７に格納されているアドレスが「１００１０１０００００００００１Ｂ」（「９４０１Ｈ」）に更新される。

このように、ＬＤＨ更新命令を使用する構成とすることにより、主側ＲＯＭ６４の１バイトのエリアにおける上位４ビットのデータと下位４ビットのデータとを異なる汎用レジスタに読み出すことができるとともに、各汎用レジスタにおいて上位４ビットを「０」でマスクすることができる。また、ＬＤＨ更新命令を使用する構成とすることにより、「転送元」のＨＬレジスタ１０７に格納されているアドレスに対応するエリアにおける上位４ビットのデータを「転送先」に設定されているＷＡレジスタ１０４のうち一方の汎用レジスタ（Ｗレジスタ１０４ａ）の下位４ビットにロードするとともに当該汎用レジスタの上位４ビットを「０」でマスクする処理と、当該エリアにおける上位４ビットのデータを「転送先」に設定されているＷＡレジスタ１０４のうち他方の汎用レジスタ（Ａレジスタ１０４ｂ）の下位４ビットにロードするとともに当該汎用レジスタの上位４ビットを「０」でマスクする処理と、これらの処理の実行後に「転送元」のＨＬレジスタ１０７に格納されているアドレスに「１」を加算して当該アドレスを更新する処理と、を実行するためのプログラムのデータ容量を低減することができる。

次に、主側ＣＰＵ６３にて実行されるデータ設定実行処理のプログラム内容について図１９（ｃ）の説明図を参照しながら説明する。既に説明したとおり、データ設定実行処理は電源投入設定処理（図１７（ｃ））の行番号「１００３」及び行番号「１００４」にて「ＣＡＬＬ４ＢＴＳ１０」が実行されることにより呼び出される。また、データ設定実行処理は後述するクリア時設定処理（図２２（ｂ））の行番号「１２０３」にて「ＣＡＬＬ４ＢＴＳ１０」が実行される場合、及び後述する不正検知用初期化処理（図２９（ｂ））の行番号「１５０３」にて「ＣＡＬＬ４ＢＴＳ１０」が実行される場合にも呼び出される。図１９（ｃ）に示すように、本プログラムには、行番号として「１１０１」〜「１１０９」が設定されている。プログラムの命令は、コール命令又はジャンプ命令が実行される場合を除いて、行番号の小さい方から大きい方に向かう順番で実行される。

先ず電源投入設定処理（図１７（ｃ））の行番号「１００３」にてデータ設定実行処理が実行される場合について説明する。図２０（ａ）〜図２０（ｇ）は、電源投入設定処理（図１７（ｃ））の行番号「１００３」にてデータ設定実行処理が実行される場合におけるＤレジスタ１０６ａ、Ｅレジスタ１０６ｂ、Ｗレジスタ１０４ａ、Ａレジスタ１０４ｂ及びＨＬレジスタ１０７の状態を説明するための説明図である。

既に説明したとおり、行番号「１００３」では、第１初期化テーブル６４ｋの開始アドレスである「９４００Ｈ」がＨＬレジスタ１０７に格納されているとともに、不正電波検知カウンタ１３３、不正磁気検知カウンタ１３４及び異常振動検知カウンタ１３５のアドレスデータに共通する上位１バイト（「００Ｈ」）がＤレジスタ１０６ａに格納されている状態においてデータ設定実行処理が実行される（図２０（ａ）参照）。

行番号「１００３」にて実行されるデータ設定実行処理では、先ず第１初期化テーブル６４ｋ（図１８（ａ））における「９４００Ｈ」〜「９４０２Ｈ」のアドレス範囲に設定されているデータを利用して行番号「１１０２」〜「１１０９」の命令が実行される。図１８（ａ）を参照しながら既に説明したとおり、第１初期化テーブル６４ｋの開始アドレスである９４００Ｈに対応する第１エリアの上位４ビットには不正電波検知カウンタ１３３に初期値である「５」を設定するための初期設定データとして「０１０１Ｂ」が設定されているとともに、当該第１エリアの下位４ビットには不正磁気検知カウンタ１３４に初期値である「１０」を設定するための初期設定データとして「１０１０Ｂ」が設定されている。「９４００Ｈ」に続く「９４０１Ｈ」に対応する第２エリアには不正電波検知カウンタ１３３のアドレスの下位１バイトである「２１Ｈ」が設定されている。また、「９４０１Ｈ」に続く「９４０２Ｈ」に対応する第３エリアには不正磁気検知カウンタ１３４のアドレスの下位１バイトである「２２Ｈ」が設定されている。

図１９（ｃ）に示すように、「１１０１」の行番号には「４ＢＴＳ１０」が設定されている。これは命令ではなくパチンコ機１０の開発者によるプログラムの確認に際して参照されるデータである。したがって、行番号「１１０１」では何ら命令が実行されることなく行番号「１１０２」に進む。

「１１０２」の行番号には「ＬＤＨＷＡ，（ＨＬ＋）」という命令が設定されている。「ＬＤＨ」はＬＤＨ更新実行回路１５２によるＬＤＨ更新命令であり、「ＷＡ」は転送先としてＷＡレジスタ１０４を指定する内容である。また、「（ＨＬ＋）」は転送元としてＨＬレジスタ１０７に格納されているアドレスに対応するエリアに格納されているデータを指定する内容であるとともに、当該データのロード後にＨＬレジスタ１０７の値を１加算して当該ＨＬレジスタ１０７に格納されているアドレスを更新することを指示する内容である。上述したとおり、第１初期化テーブル６４ｋにおいて「９４００Ｈ」に対応する第１エリアの上位４ビットには初期設定データとして「０１０１Ｂ」がセットされているとともに、当該第１エリアの下位４ビットには初期設定データとして「１０１０Ｂ」がセットされている。このため、行番号「１１０２」にて「ＬＤＨＷＡ，（ＨＬ＋）」が実行されることにより、図２０（ｂ）に示すように、Ｗレジスタ１０４ａの下位４ビットに当該第１エリアの上位４ビットである「０１０１Ｂ」が設定されるとともに、当該Ｗレジスタ１０４ａの上位４ビットが「０」でマスクされる。また、Ａレジスタ１０４ｂの下位４ビットに当該第１エリアの下位４ビットである「１０１０Ｂ」が設定されるとともに、当該Ａレジスタ１０４ｂの上位４ビットが「０」でマスクされる。これにより、Ｗレジスタ１０４ａに不正電波検知カウンタ１３３の初期設定用の「０００００１０１Ｂ」というデータが格納されている状態とすることができるとともに、Ａレジスタ１０４ｂに不正磁気検知カウンタ１３４の初期設定用の「００００１０１０Ｂ」というデータが格納されている状態とすることができる。また、ＨＬレジスタ１０７の値に「１」が加算されて当該ＨＬレジスタ１０７に格納されているアドレスが「９４０１Ｈ」に更新される。

このように、ＬＤＨ更新命令を利用することにより、第１エリアの上位４ビットに設定されているデータをＷレジスタ１０４ａの下位４ビットに設定するとともに当該Ｗレジスタ１０４ａの上位４ビットを「０」でマスクする処理と、第１エリアの下位４ビットに設定されているデータをＡレジスタ１０４ｂの下位４ビットに設定するとともに当該Ａレジスタ１０４ｂの上位４ビットを「０」でマスクする処理と、ＨＬレジスタ１０７の値を１加算して当該ＨＬレジスタ１０７に格納されているアドレスを更新する処理と、を一命令で実行することができる。このため、これら３つの処理を実行するために複数の命令をプログラムに設定する構成と比較して、データ設定実行処理を実行するためのプログラムのデータ容量を低減することができる。

図１９（ｃ）に示すように、「１１０３」の行番号には「ＬＤＥ，（ＨＬ＋）」という命令が設定されている。「ＬＤ」はＬＤ更新実行回路１５１によるＬＤ更新命令であり、「Ｅ」は転送先としてＥレジスタ１０６ｂを指定する内容である。また、「（ＨＬ＋）」は転送元としてＨＬレジスタ１０７に格納されているアドレスに対応するエリアに格納されているデータを指定する内容であるとともに、当該データのロード後にＨＬレジスタ１０７の値を１加算して当該ＨＬレジスタ１０７に格納されているアドレスを更新することを指示する内容である。上述したとおり、第１初期化テーブル６４ｋにおいて「９４０１Ｈ」に対応する第２エリアには、不正電波検知カウンタ１３３のアドレスにおける下位１バイトである「２１Ｈ」が設定されている。行番号「１１０３」にて「ＬＤＥ，（ＨＬ＋）」が実行されることにより、図２０（ｃ）に示すようにＥレジスタ１０６ｂに「２１Ｈ」が格納される。これにより、不正電波検知カウンタ１３３のアドレスである「００２１Ｈ」がＤＥレジスタ１０６に格納されている状態とすることができる。また、ＨＬレジスタ１０７の値に「１」が加算されて当該ＨＬレジスタ１０７に格納されているアドレスが「９４０２Ｈ」に更新される。

このように、ＬＤ更新命令（「ＬＤＥ，（ＨＬ＋）」）を利用することにより、第１初期化テーブル６４ｋの第２エリアに設定されているデータをＥレジスタ１０６ｂにロードする処理と、ＨＬレジスタ１０７の値を１加算して当該ＨＬレジスタ１０７に格納されているアドレスを更新する処理と、を一命令で実行することができる。このため、これら２つの処理を実行するために複数の命令をプログラムに設定する構成と比較して、データ設定実行処理を実行するためのプログラムのデータ容量を低減することができる。

図１９（ｃ）に示すように、「１１０４」の行番号には「ＲＥＴＺ」という命令が設定されている。行番号「１１０４」における「ＲＥＴＺ」は、Ｅレジスタ１０６ｂに本データ設定実行処理（図１９（ｃ））の終了用データが設定されている場合には本データ設定実行処理を終了するとともに、Ｅレジスタ１０６ｂに当該終了用データが設定されていない場合には次の行番号に進むことを指示する命令である。既に説明したとおり、本実施形態ではデータ設定実行処理の終了用データとして「００Ｈ」が設定されている。図２０（ｃ）に示すように、Ｅレジスタ１０６ｂには「２１Ｈ」が設定されており、終了用データは設定されていないため、行番号「１１０５」に進む。

図１９（ｃ）に示すように、「１１０５」の行番号には「ＬＤ（ＤＥ），Ｗ」という命令が設定されている。「ＬＤ」はＬＤ命令であり、「（ＤＥ）」は転送先としてＤＥレジスタ１０６に格納されているアドレスに対応するエリアを指定する内容であり、「Ｗ」は転送元としてＷレジスタ１０４ａを指定する内容である。既に説明したとおり、ＤＥレジスタ１０６には不正電波検知カウンタ１３３のアドレスである「００２１Ｈ」が格納されているとともに、Ｗレジスタ１０４ａには初期設定用のデータである「０００００１０１Ｂ」が格納されている。このため、行番号「１１０５」にて「ＬＤ（ＤＥ），Ｗ」が実行されることにより、不正電波検知カウンタ１３３に当該初期設定用のデータがロードされる。これにより、不正電波検知カウンタ１３３に初期値である「５」をセットすることができる。

このように、事前にＤレジスタ１０６ａに格納されている共通の上位１バイトのデータ（「００Ｈ」）を利用して不正電波検知カウンタ１３３のアドレス指定を行う構成とすることにより、第１初期化テーブル６４ｋに記憶するアドレスデータを不正電波検知カウンタ１３３のアドレスデータ（２バイト）における下位１バイトのみとすることができる。このため、第１初期化テーブル６４ｋに不正電波検知カウンタ１３３におけるアドレスデータの全体（２バイト）を記憶する構成と比較して、第１初期化テーブル６４ｋのデータ容量を低減することができる。

図１９（ｃ）に示すように、「１１０６」の行番号には、「１１０３」の行番号と同様に、「ＬＤＥ，（ＨＬ＋）」という命令が設定されている。図２０（ｃ）に示すように、ＨＬレジスタ１０７には「９４０２Ｈ」が格納されている。図１８（ａ）を参照しながら既に説明したとおり、「９４０２Ｈ」に対応する第３エリアには、不正磁気検知カウンタ１３４のアドレスにおける下位１バイトである「２２Ｈ」が設定されている。行番号「１１０６」にて「ＬＤＥ，（ＨＬ＋）」が実行されることによりＥレジスタ１０６ｂに「２２Ｈ」がロードされる。これにより、ＤＥレジスタ１０６に不正磁気検知カウンタ１３４のアドレスである「００２２Ｈ」が格納されている状態とすることができる。また、図２０（ｄ）に示すように、ＨＬレジスタ１０７の値が１加算されて当該ＨＬレジスタ１０７に格納されているアドレスが「９４０３Ｈ」に更新される。

このように、ＬＤ更新命令（「ＬＤＥ，（ＨＬ＋）」）を利用することにより、第１初期化テーブル６４ｋの第３エリアに設定されているデータをＥレジスタ１０６ｂにロードする処理と、ＨＬレジスタ１０７の値を１加算して当該ＨＬレジスタ１０７に格納されているアドレスを更新する処理と、を一命令で実行することができる。このため、これら２つの処理を実行するために複数の命令をプログラムに設定する構成と比較して、データ設定実行処理を実行するためのプログラムのデータ容量を低減することができる。

図１９（ｃ）に示すように、「１１０７」の行番号には、「１１０４」の行番号と同様に、「ＲＥＴＺ」という命令が設定されている。行番号「１１０７」における「ＲＥＴＺ」は、行番号「１１０４」における「ＲＥＴＺ」と同様に、Ｅレジスタ１０６ｂに本データ設定実行処理（図１９（ｃ））の終了用データ（「００Ｈ」）が設定されている場合には本データ設定実行処理を終了するとともに、Ｅレジスタ１０６ｂに当該終了用データが設定されていない場合には次の行番号に進むことを指示する命令である。図２０（ｄ）に示すように、Ｅレジスタ１０６ｂには「２２Ｈ」が設定されており、終了用データは設定されていないため、行番号「１１０８」に進む。

図１９（ｃ）に示すように、「１１０８」の行番号には、「ＬＤ（ＤＥ），Ａ」という命令が設定されている。「ＬＤ」はＬＤ命令であり、「（ＤＥ）」は転送先としてＤＥレジスタ１０６に格納されているアドレスに対応するエリアを指定する内容であり、「Ａ」は転送元としてＡレジスタ１０４ｂを指定する内容である。既に説明したとおり、ＤＥレジスタ１０６には不正磁気検知カウンタ１３４のアドレスである「００２２Ｈ」が格納されているとともに、Ａレジスタ１０４ｂには初期設定用のデータである「００００１０１０Ｂ」が格納されている。このため、行番号「１１０８」にて「ＬＤ（ＤＥ），Ａ」が実行されることにより、不正磁気検知カウンタ１３４に当該初期設定用のデータがロードされる。これにより、不正磁気検知カウンタ１３４に初期値として「１０」をセットすることができる。

このように、事前にＤレジスタ１０６ａに格納されている共通の上位１バイトのデータ（「００Ｈ」）を利用して不正磁気検知カウンタ１３４のアドレス指定を行う構成とすることにより、第１初期化テーブル６４ｋに記憶するアドレスデータを不正磁気検知カウンタ１３４のアドレスデータ（２バイト）における下位１バイトのみとすることができる。このため、第１初期化テーブル６４ｋに不正磁気検知カウンタ１３４のアドレスデータの全体（２バイト）を記憶する構成と比較して、第１初期化テーブル６４ｋのデータ容量を低減することができる。

図１９（ｃ）に示すように、「１１０９」の行番号には、「ＪＲ４ＢＴＳ１０」という命令が設定されている。「ＪＲ」は無条件ジャンプ命令としてのＪＲ命令であり、「４ＢＴＳ１０」はジャンプ先としてデータ設定実行処理の開始アドレスを指定する内容である。「ＪＲ４ＢＴＳ１０」が実行されることにより、本データ設定実行処理の行番号「１１０１」に進む。

その後、第１初期化テーブル６４ｋ（図１８（ａ））の「９４０３Ｈ」〜「９４０５Ｈ」のアドレス範囲に設定されているデータを利用して行番号「１１０２」〜「１１０９」の命令が実行される。図１８（ａ）に示すように、「９４０２Ｈ」に続く「９４０３Ｈ」に対応する第１エリアの上位４ビットには異常振動検知カウンタ１３５に初期値として「１５」を設定するための初期設定データとして「１１１１Ｂ」が設定されている。また、当該第１エリアの下位４ビットには使用されない調整用データとして「００００Ｂ」が設定されている。「９４０３Ｈ」に続く「９４０４Ｈ」に対応する第２エリアには異常振動検知カウンタ１３５のアドレスの下位１バイトである「２３Ｈ」が設定されている。また、「９４０４Ｈ」に続く「９４０５Ｈ」に対応する第３エリアには終了用データとして「００Ｈ」が設定されている。

データ設定実行処理（図１９（ｃ））の説明に戻り、行番号「１１０１」では何ら命令を実行することなく行番号「１１０２」に進む。上述したとおり、第１初期化テーブル６４ｋにおいて９４０３Ｈのアドレスに対応する第１エリアの上位４ビットには初期設定用データ（「１１１１Ｂ」）が設定されているとともに、下位４ビットには調整用データ（「００００Ｂ」）が設定されている。行番号「１１０２」にて「ＬＤＨＷＡ，（ＨＬ＋）」が実行されることにより、図２０（ｅ）に示すように、Ｗレジスタ１０４ａの下位４ビットに当該第１エリアの上位４ビットである「１１１１Ｂ」が設定されるとともに、当該Ｗレジスタ１０４ａの上位４ビットが「０」でマスクされる。また、Ａレジスタ１０４ｂの下位４ビットに当該第１エリアの下位４ビットである「００００Ｂ」が設定されるとともに、当該Ａレジスタ１０４ｂの上位４ビットが「０」でマスクされる。これにより、Ｗレジスタ１０４ａに初期設定用の「００００１１１１Ｂ」というデータが格納されている状態とすることができる。Ａレジスタ１０４ｂには調整用の「００００００００Ｂ」が格納されている状態となる。また、ＨＬレジスタ１０７の値に１が加算されて当該ＨＬレジスタ１０７に格納されているアドレスが「９４０４Ｈ」に更新される。

上述したとおり、第１初期化テーブル６４ｋにおいて「９４０４Ｈ」に対応する第２エリアには、異常振動検知カウンタ１３５に対応するアドレスの下位１バイトである「２３Ｈ」が設定されている。行番号「１１０３」にて「ＬＤＥ，（ＨＬ＋）」が実行されることにより、図２０（ｆ）に示すようにＥレジスタ１０６ｂに「２３Ｈ」が格納される。これにより、異常振動検知カウンタ１３５のアドレスである「００２３Ｈ」がＤＥレジスタ１０６に格納されている状態とすることができる。また、ＨＬレジスタ１０７の値に「１」が加算されて当該ＨＬレジスタ１０７に格納されているアドレスが「９４０５Ｈ」に更新される。

続く行番号「１１０４」には「ＲＥＴＺ」が設定されているが、図２０（ｆ）に示すようにＥレジスタ１０６ｂには「２３Ｈ」が設定されており、終了用データ（「００Ｈ」）は設定されていない。このため、行番号「１１０５」に進む。

既に説明したとおり、ＤＥレジスタ１０６には異常振動検知カウンタ１３５のアドレスである「００２３Ｈ」が格納されているとともに、Ｗレジスタ１０４ａには初期設定用のデータである「００００１１１１Ｂ」が格納されている。このため、行番号「１１０５」にて「ＬＤ（ＤＥ），Ｗ」が実行されることにより、異常振動検知カウンタ１３５に当該初期設定用のデータがロードされる。これにより、異常振動検知カウンタ１３５に初期値として「１５」をセットすることができる。

このように、事前にＤレジスタ１０６ａに格納されている共通の上位１バイトのデータ（「００Ｈ」）を利用して異常振動検知カウンタ１３５のアドレス指定を行う構成とすることにより、第１初期化テーブル６４ｋに記憶するアドレスデータを異常振動検知カウンタ１３５のアドレスデータ（２バイト）における下位１バイトのみとすることができる。このため、第１初期化テーブル６４ｋに異常振動検知カウンタ１３５のアドレスデータの全体（２バイト）を記憶する構成と比較して、第１初期化テーブル６４ｋのデータ容量を低減することができる。

上述したとおり、「９４０５Ｈ」に対応する第３エリアには終了用データである「００Ｈ」が設定されている。行番号「１１０６」にて「ＬＤＥ，（ＨＬ＋）」が実行されることにより、図２０（ｇ）に示すように、Ｅレジスタ１０６ｂに「００Ｈ」がロードされる。また、ＨＬレジスタ１０７の値に「１」が加算されて当該ＨＬレジスタ１０７に格納されているアドレスが「９４０６Ｈ」に更新される。これにより、ＨＬレジスタ１０７に第２初期化テーブル６４ｍの開始アドレスが格納されている状態とすることができる。

その後、Ｅレジスタ１０６ｂに終了用データ（「００Ｈ」）が設定されている状態において、行番号「１１０７」にて「ＲＥＴＺ」が実行されることにより、本データ設定処理が終了する。既に説明したとおり、電源投入設定処理（図１７（ｃ））の行番号「１００３」にてデータ設定実行処理が終了した場合には、行番号「１００４」に進む。

次に、電源投入設定処理（図１７（ｃ））の行番号「１００４」にてデータ設定実行処理（図１９（ｃ））が実行される場合について詳細に説明する。行番号「１００４」では、第２初期化テーブル６４ｍの開始アドレスである「９４０６Ｈ」がＨＬレジスタ１０７に格納されているとともに、停電エリア１３１、不正監視タイマカウンタ１３２の下位エリア及び不正監視タイマカウンタ１３２の上位エリアのアドレスに共通する上位１バイトのデータ（「００Ｈ」）がＤレジスタ１０６ａに格納されている状態においてデータ設定実行処理が実行される。

行番号「１００４」にて実行されるデータ設定処理では、先ず第２初期化テーブル６４ｍにおける「９４０６Ｈ」〜「９４０８Ｈ」のアドレス範囲に設定されているデータを利用して行番号「１１０２」〜「１１０９」の命令が実行される。図１８（ｂ）を参照しながら既に説明したとおり、第２初期化テーブル６４ｍの開始アドレスである「９４０６Ｈ」に対応する第１エリアの上位４ビットには停電エリア１３１を「０」クリアするためのデータとして「００００Ｂ」が設定されているとともに、当該第１エリアの下位４ビットには不正監視タイマカウンタ１３２の下位エリアを「０」クリアするための「０」クリアデータとして「００００Ｂ」が設定されている。「９４０６Ｈ」に続く「９４０７Ｈ」に対応する第２エリアには停電エリア１３１のアドレスの下位１バイトである「０１Ｈ」が設定されている。また、「９４０７Ｈ」に続く「９４０８Ｈ」に対応する第３エリアには不正監視タイマカウンタ１３２の下位エリアに対応するアドレスの下位１バイトである「０８Ｈ」が設定されている。

データ設定実行処理（図１９（ｃ））の行番号「１１０１」では、既に説明したとおり、何ら命令が実行されることなく行番号「１１０２」に進む。上述したとおり、第２初期化テーブル６４ｍにおいて「９４０６Ｈ」に対応する第１エリアの上位４ビット及び下位４ビットには「０」クリアデータ（「００００Ｂ」）がセットされている。このため、「ＬＤＨＷＡ，（ＨＬ＋）」が実行されることにより、Ｗレジスタ１０４ａの下位４ビットに当該第１エリアの上位４ビットである「００００Ｂ」が設定されるとともに、当該Ｗレジスタ１０４ａの上位４ビットが「０」でマスクされる。また、Ａレジスタ１０４ｂの下位４ビットに当該第１エリアの下位４ビットである「００００Ｂ」が設定されるとともに、当該Ａレジスタ１０４ｂの上位４ビットが「０」でマスクされる。これにより、Ｗレジスタ１０４ａ及びＡレジスタ１０４ｂに「０」クリア用の「００００００００Ｂ」というデータが格納されている状態とすることができる。また、ＨＬレジスタ１０７の値が「１」加算されて、当該ＨＬレジスタ１０７に格納されているアドレスが「９４０７Ｈ」に更新される。

既に説明したとおり、Ｄレジスタ１０６ａには「００Ｈ」が格納されている。また、上述したとおり、第２初期化テーブル６４ｍにおいて「９４０７Ｈ」に対応する第２エリアには、停電エリア１３１のアドレスにおける下位１バイトである「０１Ｈ」がセットされている。行番号「１１０３」にて「ＬＤＥ，（ＨＬ＋）」が実行されることにより、Ｅレジスタ１０６ｂに「０１Ｈ」が格納される。これにより、停電エリア１３１のアドレスである「０００１Ｈ」がＤＥレジスタ１０６に格納されている状態とすることができる。また、ＨＬレジスタ１０７の値が１加算されて当該ＨＬレジスタ１０７に格納されているアドレスが「９４０８Ｈ」に更新される。

続く行番号「１１０４」には「ＲＥＴＺ」が設定されているが、直前の行番号「１１０３」にてＥレジスタ１０６ｂには「０１Ｈ」が設定されており、終了用データ（「００Ｈ」）は設定されていないため、行番号「１１０５」に進む。

既に説明したとおり、ＤＥレジスタ１０６には停電エリア１３１のアドレスである「０００１Ｈ」が格納されているとともに、Ｗレジスタ１０４ａには「０」クリア用のデータである「００００００００Ｂ」が格納されている。このため、行番号「１１０５」にて「ＬＤ（ＤＥ），Ｗ」が実行されることにより、停電エリア１３１に当該「０」クリア用のデータがロードされて、停電エリア１３１が「０」クリアされる。既に説明したとおり、停電エリア１３１の最下位ビットには停電フラグ１３１ａが設けられている。このため、停電エリア１３１を「０」クリアすることにより停電フラグ１３１ａを「０」クリアすることができる。

このように、事前にＤレジスタ１０６ａに格納されている共通の上位１バイト（「００Ｈ」）を利用して停電エリア１３１のアドレス指定を行う構成とすることにより、第２初期化テーブル６４ｍ（図１８（ｂ））に記憶するアドレスデータを停電エリア１３１のアドレスデータ（２バイト）における下位１バイトのみとすることができる。このため、第２初期化テーブル６４ｍに停電エリア１３１のアドレスデータの全体（２バイト）を記憶する構成と比較して、第２初期化テーブル６４ｍのデータ容量を低減することができる。

既に説明したとおり、Ｄレジスタ１０６ａには「００Ｈ」が設定されている。また、上述したとおり、「９４０８Ｈ」に対応する第３エリアには、不正監視タイマカウンタ１３２の下位エリアのアドレスにおける下位１バイトである「０８Ｈ」が設定されている。行番号「１１０６」にて「ＬＤＥ，（ＨＬ＋）」が実行されることによりＥレジスタ１０６ｂに「０８Ｈ」がロードされる。これにより、ＤＥレジスタ１０６に不正監視タイマカウンタ１３２の下位エリアのアドレスである「０００８Ｈ」が格納されている状態とすることができる。また、ＨＬレジスタ１０７の値が１加算されて当該ＨＬレジスタ１０７に格納されているアドレスが「９４０９Ｈ」に更新される。

続く行番号「１１０７」には「ＲＥＴＺ」が設定されているが、直前の行番号「１１０６」にてＥレジスタ１０６ｂには「０８Ｈ」が設定されており、終了用データ（「００Ｈ」）は設定されていないため、行番号「１１０８」に進む。

既に説明したとおり、ＤＥレジスタ１０６には不正監視タイマカウンタ１３２の下位エリアのアドレスである「０００８Ｈ」が格納されているとともに、Ａレジスタ１０４ｂには「０」クリア用のデータである「００００００００Ｂ」が格納されている。このため、行番号「１１０８」にて「ＬＤ（ＤＥ），Ａ」が実行されることにより、不正監視タイマカウンタ１３２の下位エリアに当該「０」クリア用のデータがロードされて、不正監視タイマカウンタ１３２の下位エリアが「０」クリアされる。

このように、事前にＤレジスタ１０６ａに格納されている共通の上位１バイトのデータ（「００Ｈ」）を利用して不正監視タイマカウンタ１３２の下位エリアのアドレス指定を行う構成とすることにより、第２初期化テーブル６４ｍに記憶するアドレスデータを不正監視タイマカウンタ１３２の下位エリアのアドレスデータ（２バイト）における下位１バイトのみとすることができる。このため、第２初期化テーブル６４ｍに不正監視タイマカウンタ１３２の下位エリアにおけるアドレスデータの全体（２バイト）を記憶する構成と比較して、第２初期化テーブル６４ｍのデータ容量を低減することができる。

その後、行番号「１１０９」にて「ＪＲ４ＢＴＳ１０」が実行されることにより、本データ設定実行処理の行番号「１１０１」に進む。そして今度は、第２初期化テーブル６４ｍの「９４０９Ｈ」〜「９４０ＢＨ」のアドレス範囲に設定されているデータを利用して行番号「１１０２」〜「１１０９」の命令が実行される。

図１８（ｂ）に示すように、「９４０８Ｈ」に続く「９４０９Ｈ」に対応する第１エリアの上位４ビットには不正監視タイマカウンタ１３２の上位エリアを「０」クリアするためのデータとして「００００Ｂ」が設定されている。また、当該第１エリアの下位４ビットには使用されない調整用データとして「００００Ｂ」が設定されている。「９４０９Ｈ」に続く「９４０ＡＨ」に対応する第２エリアには不正監視タイマカウンタ１３２の上位エリアに対応するアドレス（「０００９Ｈ」）の下位１バイトである「０９Ｈ」が設定されている。また、「９４０ＡＨ」に続く「９４０ＢＨ」に対応する第３エリアにはデータ設定実行処理の終了用データとして「００Ｈ」が設定されている。

データ設定実行処理（図１９（ｃ））の説明に戻り、行番号「１１０１」では何ら命令を実行することなく行番号「１１０２」に進む。上述したとおり、第２初期化テーブル６４ｍにおいて「９４０９Ｈ」のアドレスに対応する第１エリアの上位４ビットには「０」クリア用のデータ（「００００Ｂ」）が設定されているとともに、下位４ビットには調整用データ（「００００Ｂ」）が設定されている。行番号「１１０２」にて「ＬＤＨＷＡ，（ＨＬ＋）」が実行されることにより、Ｗレジスタ１０４ａの下位４ビットに当該第１エリアの上位４ビットである「００００Ｂ」が設定されるとともに、当該Ｗレジスタ１０４ａの上位４ビットが「０」でマスクされる。また、Ａレジスタ１０４ｂの下位４ビットに当該第１エリアの下位４ビットである「００００Ｂ」が設定されるとともに、当該Ａレジスタ１０４ｂの上位４ビットが「０」でマスクされる。これにより、Ｗレジスタ１０４ａ及びＡレジスタ１０４ｂに「００００００００Ｂ」というデータが格納されている状態とすることができる。また、ＨＬレジスタ１０７の値が１加算されて当該ＨＬレジスタ１０７に格納されているアドレスが「９４０ＡＨ」に更新される。

既に説明したとおり、Ｄレジスタ１０６ａには「００Ｈ」が設定されている。また、上述したとおり、第２初期化テーブル６４ｍ（図１８（ｂ））において９４０ＡＨに対応する第２エリアには、不正監視タイマカウンタ１３２の上位エリアに対応するアドレスの下位１バイトである「０９Ｈ」が設定されている。行番号「１１０３」にて「ＬＤＥ，（ＨＬ＋）」が実行されることにより、Ｅレジスタ１０６ｂに「０９Ｈ」が格納される。これにより、不正監視タイマカウンタ１３２の上位エリアのアドレスである「０００９Ｈ」がＤＥレジスタ１０６に格納されている状態とすることができる。また、ＨＬレジスタ１０７の値に「１」が加算されて当該ＨＬレジスタ１０７に格納されているアドレスが「９４０ＢＨ」に更新される。

続く行番号「１１０４」には「ＲＥＴＺ」が設定されているが、直前の行番号「１１０３」にてＥレジスタ１０６ｂには「０９Ｈ」が設定されており、終了用データ（「００Ｈ」）は設定されていないため、行番号「１１０５」に進む。

既に説明したとおり、ＤＥレジスタ１０６には不正監視タイマカウンタ１３２の上位エリアのアドレスである「０００９Ｈ」が格納されているとともに、Ｗレジスタ１０４ａには「０」クリア用のデータである「００００００００Ｂ」が格納されている。このため、行番号「１１０５」にて「ＬＤ（ＤＥ），Ｗ」が実行されることにより、不正監視タイマカウンタ１３２の上位エリアに当該「０」クリア用のデータがロードされる。これにより、不正監視タイマカウンタ１３２の上位エリアを「０」クリアすることができる。

このように、事前にＤレジスタ１０６ａに格納されている共通の上位１バイトのデータ（「００Ｈ」）を利用して不正監視タイマカウンタ１３２の上位エリアのアドレス指定を行う構成とすることにより、第２初期化テーブル６４ｍ（図１８（ｂ））に記憶するアドレスデータを不正監視タイマカウンタ１３２の上位エリアのアドレスデータ（２バイト）における下位１バイトのみとすることができる。このため、第２初期化テーブル６４ｍに不正監視タイマカウンタ１３２の上位エリアにおけるアドレスデータの全体（２バイト）を記憶する構成と比較して、第２初期化テーブル６４ｍのデータ容量を低減することができる。

上述したとおり、「９４０５Ｈ」に対応する第３エリアには終了用データである「００Ｈ」が設定されている。行番号「１１０６」にて「ＬＤＥ，（ＨＬ＋）」が実行されることにより、Ｅレジスタ１０６ｂに「００Ｈ」がロードされる。また、ＨＬレジスタ１０７の値が１加算されて当該ＨＬレジスタ１０７に格納されていたアドレスが「９４０ＣＨ」に更新される。

その後、Ｅレジスタ１０６ｂに終了用データ（「００Ｈ」）が設定されている状態において、行番号「１１０７」にて「ＲＥＴＺ」が実行されることにより、本データ設定実行処理が終了する。既に説明したとおり、電源投入設定処理（図１７（ｃ））の行番号「１００４」にて呼び出されたデータ設定実行処理が終了した場合には、行番号「１００５」に進む。

次に、主側ＣＰＵ６３にて実行されるクリア対応処理について図２１（ａ）のフローチャートを参照しながら説明する。クリア対応処理はメイン処理（図１５）のステップＳ１２０にて実行される。なお、クリア対応処理は特定制御用のプログラム及び特定制御用のデータを利用して実行される。

クリア対応処理では、まず特定制御用のワークエリア１２１における一部クリアフラグに「１」がセットされているか否かを判定する（ステップＳ２０１）。既に説明したとおり、一部クリアフラグは、一部クリア処理（ステップＳ１０７）が実行されたことを主側ＣＰＵ６３にて把握可能とするフラグであるとともに、復帰コマンド送信処理（ステップＳ１１３）において一部クリア時の復帰コマンドを音光側ＣＰＵ９３に対して送信可能とするフラグである。ステップＳ２０１にて肯定判定を行った場合には、一部クリアフラグを「０」クリアする（ステップＳ２０２）。

ステップＳ２０１にて否定判定を行った場合には、特定制御用のワークエリア１２１における全部クリアフラグに「１」がセットされているか否かを判定する（ステップＳ２０３）。既に説明したとおり、全部クリアフラグは、全部クリア処理（ステップＳ１１４）が実行されたことを主側ＣＰＵ６３にて把握可能とするフラグである。ステップＳ２０３にて否定判定を行った場合には、そのまま本クリア対応処理を終了する。一方、ステップＳ２０３にて肯定判定を行った場合には、全部クリアフラグを「０」クリアする（ステップＳ２０４）。

ステップＳ２０２の処理を行った場合、又はステップＳ２０４の処理を行った場合には、クリア時設定処理を実行して（ステップＳ２０５）、本クリア対応処理を終了する。ステップＳ２０５におけるクリア時設定処理では、遊技ホールの管理コンピュータに対して出力されているセキュリティ信号をＬＯＷ状態からＨＩ状態に立ち上げるための処理を実行する。セキュリティ信号は、本パチンコ機１０において一部クリア処理（ステップＳ１０７）又は全部クリア処理（ステップＳ１１４）が実行されたことを遊技ホールの管理コンピュータにて把握可能とする信号である。また、ステップＳ２０５におけるクリア時設定処理では、第１特図表示部３７ａ及び第２特図表示部３７ｂにおいて外れ結果に対応する表示が行われるようにするための処理を実行するとともに、普図表示部３８ａにおいて初期表示が行われるようにするための処理を実行する。なお、クリア時設定処理のプログラム内容については後述する。

図２１（ｂ）はクリア時設定処理（ステップＳ２０５）においてデータ設定が行われる記憶エリアを説明するための説明図である。図２１（ｂ）に示すように、特定制御用のワークエリア１２１において、「０００２Ｈ」のアドレスに対応する１バイトエリアにはセキュリティ信号エリア１５３が設けられており、「０００５Ｈ」のアドレスに対応する１バイトエリアには第１特図表示カウンタ１５４が設けられており、「０００６Ｈ」のアドレスに対応する１バイトエリアには第２特図表示カウンタ１５５が設けられており、「０００７Ｈ」のアドレスに対応する１バイトエリアには普図表示カウンタ１５９が設けられている。このように、クリア時設定処理においてデータ設定の対象となるエリア及びカウンタのアドレスデータにおける上位１バイトのデータは「００Ｈ」で共通している。

セキュリティ信号エリア１５３は、セキュリティ信号フラグ１５３ａを含む１バイトのエリアである。図２１（ｃ）はセキュリティ信号エリア１５３のデータ構成を説明するための説明図である。図２１（ｃ）に示すように、セキュリティ信号エリア１５３における最下位ビット（第０ビット）にはセキュリティ信号フラグ１５３ａが設定されているとともに、セキュリティ信号エリア１５３における第１〜第７ビットは未使用のビットとなっている。

セキュリティ信号フラグ１５３ａは、上述したセキュリティ信号のＬＯＷ状態からＨＩ状態への立ち上げを実行すべきことを主側ＣＰＵ６３にて把握可能とするフラグである。セキュリティ信号フラグ１５３ａに「１」がセットされた場合には、後述するタイマ割込み処理（図２６）において外部情報設定処理（ステップＳ５１７）が実行されることにより、遊技ホールの管理コンピュータに出力されているセキュリティ信号の立ち上げが行われる。

第１特図表示カウンタ１５４は、第１特図表示部３７ａに各種絵柄を表示するための表示データが設定されるカウンタであるとともに、第２特図表示カウンタ１５５は、第２特図表示部３７ｂに各種絵柄を表示するための表示データが設定されるカウンタである。また、普図表示カウンタ１５９は、普図表示部３８ａに各種絵柄を表示するための表示データが設定されるカウンタである。これらの表示カウンタ１５４，１５５，１５９は１バイトからなり、これらの表示カウンタ１５４，１５５，１５９に設定される表示データは１バイトデータである。

次に、主側ＲＯＭ６４に記憶されているクリア時設定テーブル６４ｎについて説明する。クリア時設定テーブル６４ｎには、一部クリア処理（ステップＳ１０７）又は全部クリア処理（ステップＳ１１４）が実行された場合にセキュリティ信号の立ち上げを行うためのデータ、第１特図表示部３７ａ及び第２特図表示部３７ｂにおいて外れ結果に対応する表示を行うためのデータ及び普図表示部３８ａにおいて初期表示を行うためのデータが設定されている。クリア時設定テーブル６４ｎはクリア時設定処理（ステップＳ２０５）において利用される。

図２２（ａ）はクリア時設定テーブル６４ｎを説明するための説明図である。図２２（ａ）に示すように、主側ＲＯＭ６４において、クリア時設定テーブル６４ｎは「９３００Ｈ」〜「９３０７Ｈ」のアドレス範囲に設定されている。クリア時設定テーブル６４ｎは、図１８（ａ）及び図１８（ｂ）を参照しながら既に説明した第１初期化テーブル６４ｋ及び第２初期化テーブル６４ｍと同様に、第１エリア→第２エリア→第３エリアの順番で、第１〜第３エリアが繰り返されるデータ構成である。

図２２（ｂ）は主側ＣＰＵ６３にて実行されるクリア時設定処理のプログラム内容を説明するための説明図である。クリア時設定処理はクリア対応処理（図２１（ａ））のステップＳ２０５にて実行される。図２２（ｂ）に示すように本プログラムには、行番号として「１２０１」〜「１２０４」が設定されている。プログラムの命令は、コール命令又はジャンプ命令が実行される場合を除いて、行番号の小さい方から大きい方に向かう順番で実行される。

「１２０１」の行番号には「ＬＤＴＨＬ，３００Ｈ」という命令が設定されている。「ＬＤＴ」はＬＤＴ実行回路１４９によるＬＤＴ命令であり、「ＨＬ」は転送先としてＨＬレジスタ１０７を指定する内容であり、「３００Ｈ」は転送元として「３００Ｈ」という１２ビットの数値情報を設定する内容である。既に説明したとおり、ＴＰレジスタ１１１には、メイン処理（図１５）のステップＳ１０４にてデータテーブルの基準アドレスである「９０００Ｈ」が設定されている。このため、「ＬＤＴＨＬ，３００Ｈ」が実行されることにより、転送元として設定されている「３００Ｈ」に対してＴＰレジスタ１１１に設定されている「９０００Ｈ」を加算して得られる「９３００Ｈ」がＨＬレジスタ１０７にロードされる。これにより、ＨＬレジスタ１０７にクリア時設定テーブル６４ｎ（図２２（ａ））の開始アドレスを設定することができる。

このように、ＬＤＴ命令を利用してＨＬレジスタ１０７にクリア時設定テーブル６４ｎの開始アドレスを設定する構成であることにより、ＬＤ命令を利用してＨＬレジスタ１０７にクリア時設定テーブル６４ｎの開始アドレスを設定する構成と比較して、クリア時設定処理を実行するためのプログラムのデータ容量を低減することができる。

行番号「１２０２」〜「１２０３」には、既に説明した電源投入設定処理（図１７（ｃ））の行番号「１００２」〜「１００３」と同様の命令が設定されている。具体的には、「１２０２」の行番号には「ＸＯＲＤ，Ｄ」という命令が設定されている。「ＸＯＲ」はＸＯＲ命令という排他的論理和命令であり、コンマの前後の「Ｄ」はＤレジスタ１０６ａを指定する内容である。「ＸＯＲＤ，Ｄ」が実行されることにより、Ｄレジスタ１０６ａの値とＤレジスタ１０６ａの値との排他的論理和の演算結果がコンマの前の「Ｄ」で指定されたＤレジスタ１０６ａに設定される。具体的には、Ｄレジスタ１０６ａの値に関わらず、Ｄレジスタ１０６ａに「００Ｈ」が設定される。つまり、Ｄレジスタ１０６ａが「０」クリアされる。これにより、Ｄレジスタ１０６ａにセキュリティ信号エリア１５３、第１特図表示カウンタ１５４及び第２特図表示カウンタ１５５のアドレスデータにおける上位１バイトのデータ（「００Ｈ」）を設定することができる。

「１２０３」の行番号には「ＣＡＬＬ４ＢＴＳ１０」という命令が設定されている。「４ＢＴＳ１０」は既に説明したデータ設定実行処理（図１９（ｃ））である。「ＣＡＬＬ４ＢＴＳ１０」という命令は、データ設定実行処理というサブルーチンを呼び出すための命令である。行番号「１２０３」では、ＨＬレジスタ１０７にクリア時設定テーブル６４ｎの開始アドレスが設定されているとともにＤレジスタ１０６ａに「００Ｈ」が格納されている状態でデータ設定実行処理が実行される。

「１２０４」の行番号には「ＲＥＴ」という命令が設定されている。「ＲＥＴ」という命令が実行されることで、クリア時設定処理が終了する。既に説明したとおり、クリア時設定処理はクリア対応処理（図２１（ａ））のステップＳ２０５にて実行されるサブルーチンであり、クリア時設定処理が終了した場合には、クリア対応処理も終了することとなる。

次に、クリア時設定処理（図２２（ｂ））の行番号「１２０３」にてデータ設定実行処理（図１９（ｃ））が実行される場合について説明する。行番号「１２０３」では、クリア時設定テーブル６４ｎの開始アドレスである「９３００Ｈ」がＨＬレジスタ１０７に格納されているとともに、セキュリティ信号エリア１５３、第１特図表示カウンタ１５４及び第２特図表示カウンタ１５５のアドレスデータにおける上位１バイトのデータ（「００Ｈ」）がＤレジスタ１０６ａに格納されている状態においてデータ設定実行処理が実行される。

行番号「１２０３」にて実行されるデータ設定実行処理では、先ずクリア時設定テーブル６４ｎにおける「９３００Ｈ」〜「９３０２Ｈ」のアドレス範囲に設定されているデータを利用して行番号「１１０２」〜「１１０９」の命令が実行される。図２２（ａ）に示すように、クリア時設定テーブル６４ｎの開始アドレスである９３００Ｈに対応する第１エリアの上位４ビットにはセキュリティ信号エリア１５３におけるセキュリティ信号フラグ１５３ａに「１」をセットするためのデータとして「０００１Ｂ」が設定されているとともに、当該１エリアの下位４ビットには第１特図表示カウンタ１５４に外れ結果に対応する絵柄の表示データを設定するためのデータとして「００１１Ｂ」が設定されている。「９３００Ｈ」に続く「９３０１Ｈ」に対応する第２エリアにはセキュリティ信号エリア１５３のアドレスの下位１バイトである「０２Ｈ」が設定されている。また、「９３０１Ｈ」に続く「９３０２Ｈ」に対応する第３エリアには第１特図表示カウンタ１５４のアドレスの下位１バイトである「０５Ｈ」が設定されている。

データ設定実行処理（図１９（ｃ））の行番号「１１０１」では、既に説明したとおり、何ら命令が実行されることなく行番号「１１０２」に進む。上述したとおり、クリア時設定テーブル６４ｎにおいて「９３００Ｈ」に対応する第１エリアの上位４ビットには「０００１Ｂ」が設定されているとともに、下位４ビットには「００１１Ｂ」が設定されている。行番号「１１０２」にて「ＬＤＨＷＡ，（ＨＬ＋）」が実行されることにより、Ｗレジスタ１０４ａの下位４ビットに当該第１エリアの上位４ビットである「０００１Ｂ」が設定されるとともに、当該Ｗレジスタ１０４ａの上位４ビットが「０」でマスクされる。また、Ａレジスタ１０４ｂの下位４ビットに当該第１エリアの下位４ビットである「００１１Ｂ」が設定されるとともに、当該Ａレジスタ１０４ｂの上位４ビットが「０」でマスクされる。これにより、Ｗレジスタ１０４ａに「０００００００１Ｂ」というデータを設定することができるとともに、Ａレジスタ１０４ｂに「００００００１１Ｂ」というデータを設定することができる。また、ＨＬレジスタ１０７の値に「１」が加算されて当該ＨＬレジスタ１０７に格納されているアドレスが「９３０１Ｈ」に更新される。

既に説明したとおり、Ｄレジスタ１０６ａには「００Ｈ」が格納されている。また、上述したとおり、クリア時設定テーブル６４ｎにおいて「９３０１Ｈ」に対応する第２エリアには、セキュリティ信号エリア１５３のアドレスにおける下位１バイトである「０２Ｈ」が設定されている。行番号「１１０３」にて「ＬＤＥ，（ＨＬ＋）」が実行されることにより、Ｅレジスタ１０６ｂに「０２Ｈ」が格納される。これにより、セキュリティ信号エリア１５３のアドレスである「０００２Ｈ」がＤＥレジスタ１０６に格納されている状態とすることができる。また、ＨＬレジスタ１０７の値に「１」が加算されて当該ＨＬレジスタ１０７に格納されているアドレスが「９３０２Ｈ」に更新される。

続く行番号「１１０４」には「ＲＥＴＺ」が設定されているが、直前の行番号「１１０３」にてＥレジスタ１０６ｂには「０２Ｈ」が設定されており、終了用データ（「００Ｈ」）は設定されていないため、本データ設定実行処理を終了することはなく、行番号「１１０５」に進む。

既に説明したとおり、ＤＥレジスタ１０６にはセキュリティ信号エリア１５３のアドレスである「０００２Ｈ」が格納されているとともに、Ｗレジスタ１０４ａには「０００００００１Ｂ」が格納されている。このため、行番号「１１０５」にて「ＬＤ（ＤＥ），Ｗ」が実行されることにより、セキュリティ信号エリア１５３に「０００００００１Ｂ」がセットされる。これにより、セキュリティ信号フラグ１５３ａに「１」をセットすることができる。

このように、事前にＤレジスタ１０６ａに格納されている共通の上位１バイトのデータ（「００Ｈ」）を利用してセキュリティ信号エリア１５３のアドレス指定を行う構成とすることにより、クリア時設定テーブル６４ｎに記憶するアドレスデータをセキュリティ信号エリア１５３のアドレスデータ（２バイト）における下位１バイトのみとすることができる。このため、クリア時設定テーブル６４ｎにセキュリティ信号エリア１５３のアドレスデータの全体（２バイト）を記憶する構成と比較して、クリア時設定テーブル６４ｎのデータ容量を低減することができる。

既に説明したとおり、Ｄレジスタ１０６ａには「００Ｈ」が格納されている。また、上述したとおり、「９３０２Ｈ」に対応する第３エリアには、第１特図表示カウンタ１５４のアドレスにおける下位１バイトである「０５Ｈ」が設定されている。行番号「１１０６」にて「ＬＤＥ，（ＨＬ＋）」が実行されることによりＥレジスタ１０６ｂに「０５Ｈ」がロードされる。これにより、ＤＥレジスタ１０６に第１特図表示カウンタ１５４のアドレスである「０００５Ｈ」が格納されている状態とすることができる。また、ＨＬレジスタ１０７の値に「１」が加算されて当該ＨＬレジスタ１０７に格納されているアドレスが「９３０３Ｈ」に更新される。

続く行番号「１１０７」には「ＲＥＴＺ」が設定されているが、直前の行番号「１１０６」にてＥレジスタ１０６ｂには「０５Ｈ」が設定されており、終了用データ（「００Ｈ」）は設定されていないため、本データ設定実行処理を終了することはなく、行番号「１１０８」に進む。

既に説明したとおり、ＤＥレジスタ１０６には第１特図表示カウンタ１５４のアドレスである「０００５Ｈ」が格納されているとともに、Ａレジスタ１０４ｂには外れ結果を表示するための表示データである「００００００１１Ｂ」が格納されている。このため、行番号「１１０８」にて「ＬＤ（ＤＥ），Ａ」が実行されることにより、第１特図表示カウンタ１５４に「００００００１１Ｂ」がロードされる。これにより、第１特図表示カウンタ１５４に外れ結果に対応する絵柄の表示データを設定することができる。

このように、事前にＤレジスタ１０６ａに格納されている共通の上位１バイトのデータ（「００Ｈ」）を利用して第１特図表示カウンタ１５４のアドレス指定を行う構成とすることにより、クリア時設定テーブル６４ｎに記憶するアドレスデータを第１特図表示カウンタ１５４のアドレスデータ（２バイト）における下位１バイトのみとすることができる。このため、クリア時設定テーブル６４ｎに第１特図表示カウンタ１５４のアドレスデータの全体（２バイト）を記憶する構成と比較して、クリア時設定テーブル６４ｎのデータ容量を低減することができる。

その後、行番号「１１０９」にて「ＪＲ４ＢＴＳ１０」が実行されることにより、本データ設定実行処理の行番号「１１０１」に進む。そして今度は、クリア時設定テーブル６４ｎの「９３０３Ｈ」〜「９３０５Ｈ」のアドレス範囲に設定されているデータを利用して行番号「１１０２」〜「１１０９」の命令が実行される。

図２２（ａ）に示すように、「９３０２Ｈ」に続く「９３０３Ｈ」に対応する第１エリアの上位４ビットには第２特図表示カウンタ１５５に外れ結果に対応する絵柄の表示データを設定するためのデータとして「００１１Ｂ」が設定されている。また、当該１エリアの下位４ビットには普図表示部３８ａにて初期表示を行うためのデータとして「１０１０Ｂ」が設定されている。「９３０３Ｈ」に続く「９３０４Ｈ」に対応する第２エリアには第２特図表示カウンタ１５５のアドレスの下位１バイトである「０６Ｈ」が設定されている。また、「９３０４Ｈ」に続く「９３０５Ｈ」に対応する第３エリアには普図表示カウンタ１５９のアドレスの下位１バイトである「０７Ｈ」が設定されている。

データ設定実行処理（図１９（ｃ））の説明に戻り、行番号「１１０１」では何ら命令を実行することなく行番号「１１０２」に進む。上述したとおり、クリア時設定テーブル６４ｎにおいて「９３０３Ｈ」のアドレスに対応する第１エリアの上位４ビットには「００１１Ｂ」が設定されているとともに、下位４ビットには「１０１０Ｂ」が設定されている。行番号「１１０２」にて「ＬＤＨＷＡ，（ＨＬ＋）」が実行されることにより、Ｗレジスタ１０４ａの下位４ビットに当該第１エリアの上位４ビットである「００１１Ｂ」が設定されるとともに、当該Ｗレジスタ１０４ａの上位４ビットが「０」でマスクされる。また、Ａレジスタ１０４ｂの下位４ビットに当該第１エリアの下位４ビットである「１００１Ｂ」が設定されるとともに、当該Ａレジスタ１０４ｂの上位４ビットが「０」でマスクされる。これにより、Ｗレジスタ１０４ａに外れ結果に対応する絵柄の表示データである「００００００１１Ｂ」を設定することができるととに、Ａレジスタ１０４ｂに初期表示用の表示データである「００００１０１０Ｂ」を設定することができる。また、ＨＬレジスタ１０７に格納されていたアドレスに「１」が加算されて「９３０４Ｈ」に更新される。

上述したとおり、クリア時設定テーブル６４ｎにおいて「９３０４Ｈ」に対応する第２エリアには、第２特図表示カウンタ１５５に対応するアドレスの下位１バイトである「１６Ｈ」が設定されている。行番号「１１０３」にて「ＬＤＥ，（ＨＬ＋）」が実行されることによりＥレジスタ１０６ｂに「０６Ｈ」が格納される。これにより、第２特図表示カウンタ１５５のアドレスである「０００６Ｈ」がＤＥレジスタ１０６に格納されている状態とすることができる。また、ＨＬレジスタ１０７の値に「１」が加算されて当該ＨＬレジスタ１０７に格納されているアドレスが「９３０５Ｈ」に更新される。

続く行番号「１１０４」には「ＲＥＴＺ」が設定されているが、直前の行番号「１１０３」にてＥレジスタ１０６ｂには「０６Ｈ」が設定されており、終了用データ（「００Ｈ」）は設定されていないため、本データ設定実行処理を終了することはなく、行番号「１１０５」に進む。

既に説明したとおり、ＤＥレジスタ１０６には第２特図表示カウンタ１５５のアドレスである「０００６Ｈ」が格納されているとともに、Ｗレジスタ１０４ａには外れ結果に対応する絵柄の表示データである「００００００１１Ｂ」が格納されている。このため、行番号「１１０５」にて「ＬＤ（ＤＥ），Ｗ」が実行されることにより、第２特図表示カウンタ１５５に「００００００１１Ｂ」がロードされる。これにより、第２特図表示カウンタ１５５に外れ結果に対応する絵柄の表示データをセットすることができる。

このように、事前にＤレジスタ１０６ａに格納されている共通の上位１バイトのデータ（「００Ｈ」）を利用して第２特図表示カウンタ１５５のアドレス指定を行う構成とすることにより、クリア時設定テーブル６４ｎに記憶しておくアドレスデータを第２特図表示カウンタ１５５のアドレスデータ（２バイト）における下位１バイトのみとすることができる。このため、クリア時設定テーブル６４ｎに第２特図表示カウンタ１５５のアドレスデータの全体（２バイト）を記憶しておく構成と比較して、クリア時設定テーブル６４ｎのデータ容量を低減することができる。

既に説明したとおり、Ｄレジスタ１０６ａには「００Ｈ」が格納されている。また、上述したとおり、「９３０５Ｈ」に対応する第３エリアには、普図表示カウンタ１５９のアドレスにおける下位１バイトである「０７Ｈ」が設定されている。行番号「１１０６」にて「ＬＤＥ，（ＨＬ＋）」が実行されることによりＥレジスタ１０６ｂに「０７Ｈ」がロードされる。これにより、ＤＥレジスタ１０６に普図表示カウンタ１５９のアドレスである「０００７Ｈ」が格納されている状態とすることができる。また、ＨＬレジスタ１０７の値に「１」が加算されて当該ＨＬレジスタ１０７に格納されているアドレスが「９３０６Ｈ」に更新される。

続く行番号「１１０７」には「ＲＥＴＺ」が設定されているが、直前の行番号「１１０６」にてＥレジスタ１０６ｂには「０７Ｈ」が設定されており、終了用データ（「００Ｈ」）は設定されていないため、本データ設定実行処理を終了することはなく、行番号「１１０８」に進む。

既に説明したとおり、ＤＥレジスタ１０６には普図表示カウンタ１５９のアドレスである「０００７Ｈ」が格納されているとともに、Ａレジスタ１０４ｂには初期表示用の表示データである「００００１０１０Ｂ」が格納されている。このため、行番号「１１０８」にて「ＬＤ（ＤＥ），Ａ」が実行されることにより、普図表示カウンタ１５９に「００００１０１０Ｂ」がロードされる。これにより、普図表示カウンタ１５９に初期表示用の表示データを設定することができる。

このように、事前にＤレジスタ１０６ａに格納されている共通の上位１バイトのデータ（「００Ｈ」）を利用して普図表示カウンタ１５９のアドレス指定を行う構成とすることにより、クリア時設定テーブル６４ｎに記憶するアドレスデータを普図表示カウンタ１５９のアドレスデータ（２バイト）における下位１バイトのみとすることができる。このため、クリア時設定テーブル６４ｎに普図表示カウンタ１５９のアドレスデータの全体（２バイト）を記憶する構成と比較して、クリア時設定テーブル６４ｎのデータ容量を低減することができる。

その後、行番号「１１０９」にて「ＪＲ４ＢＴＳ１０」が実行されることにより、本データ設定実行処理の行番号「１１０１」に進む。そして今度は、クリア時設定テーブル６４ｎの「９３０６Ｈ」〜「９３０７Ｈ」のアドレス範囲に設定されているデータを利用して行番号「１１０２」〜「１１０４」の命令が実行される。

図２２（ａ）に示すように、「９３０５Ｈ」に続く「９３０６Ｈ」に対応する第１エリアには使用されない調整用データ（「００００００００Ｂ」）が設定されている。「９３０６Ｈ」に続く「９３０７Ｈ」に対応する第２エリアにはデータ設定実行処理の終了用データとして「００Ｈ」が設定されている。

データ設定実行処理（図１９（ｃ））の説明に戻り、行番号「１１０１」では何ら命令を実行することなく行番号「１１０２」に進む。上述したとおり、クリア時設定テーブル６４ｎにおいて「９３０６Ｈ」のアドレスに対応する第１エリアには「００００００００Ｂ」が設定されている。行番号「１１０２」にて「ＬＤＨＷＡ，（ＨＬ＋）」が実行されることにより、Ｗレジスタ１０４ａの下位４ビットに当該第１エリアの上位４ビットである「００００Ｂ」が設定されるとともに、当該Ｗレジスタ１０４ａの上位４ビットが「０」でマスクされる。また、Ａレジスタ１０４ｂの下位４ビットに当該第１エリアの下位４ビットである「００００Ｂ」が設定されるとともに、当該Ａレジスタ１０４ｂの上位４ビットが「０」でマスクされる。また、ＨＬレジスタ１０７に格納されていたアドレスに「１」が加算されて「９３０７Ｈ」に更新される。

上述したとおり、クリア時設定テーブル６４ｎにおいて「９３０７Ｈ」に対応する第２エリアには、終了用データ（「００Ｈ」）が設定されている。行番号「１１０３」にて「ＬＤＥ，（ＨＬ＋）」が実行されることによりＥレジスタ１０６ｂに「００Ｈ」がロードされる。また、ＨＬレジスタ１０７の値に「１」が加算されて当該ＨＬレジスタ１０７に格納されているアドレスが「９３０８Ｈ」に更新される。

その後、Ｅレジスタ１０６ｂに終了用データが設定されている状態において、行番号「１１０４」にて「ＲＥＴＺ」が実行されることにより、本データ設定実行処理が終了する。既に説明したとおり、クリア時設定処理（図２２（ｂ））の行番号「１２０３」にてデータ設定実行処理が終了した場合には、行番号「１２０４」に進む。

次に、メイン処理（図１５）のステップＳ１１９にて実行される乱数最大値設定処理の説明に先立ち、主側ＲＯＭ６４に記憶されている乱数最大値テーブル６４ｐについて説明する。既に説明したとおり、乱数最大値設定処理では、当たり乱数カウンタＣ１、大当たり種別カウンタＣ２、リーチ乱数カウンタＣ３、乱数初期値カウンタＣ４、変動種別カウンタＣ５及び普電乱数カウンタＣ６の最大値を設定する。乱数最大値テーブル６４ｐは、これらのカウンタＣ１〜Ｃ６に対応する最大値カウンタＣＮ１〜ＣＮ６に最大値データを設定するために利用されるデータテーブルである。

図２３（ａ）は乱数最大値テーブル６４ｐのデータ構成を説明するための説明図である。図２３（ａ）に示すように、乱数最大値テーブル６４ｐは、主側ＲＯＭ６４において「９２００Ｈ」〜「９２０８Ｈ」のアドレス範囲に記憶されている。乱数最大値テーブル６４ｐにおいて「９２００Ｈ」に対応するエリアには、大当たり種別カウンタＣ２の最大値データである「６３Ｈ」（「９９」）が設定されている。既に説明したとおり、大当たり種別カウンタＣ２の最大値は大当たり種別用最大値カウンタＣＮ２に設定される。

「９２００Ｈ」に続く「９２０１Ｈ」に対応するエリアには、リーチ乱数カウンタＣ３の最大値データである「ＥＥＨ」（「２３８」）が設定されている。既に説明したとおり、リーチ乱数カウンタＣ３の最大値はリーチ用最大値カウンタＣＮ３に設定される。「９２０１Ｈ」に続く「９２０２Ｈ」に対応するエリアには、変動種別カウンタＣ５の最大値データである「Ｃ６Ｈ」（「１９８」）が設定されている。既に説明したとおり、変動種別カウンタＣ５の最大値は変動種別用最大値カウンタＣＮ５に設定される。「９２０２Ｈ」に続く「９２０３Ｈ」に対応するエリアには、普電乱数カウンタＣ６の最大値データである「ＦＡＨ」（「２５０」）が設定されている。既に説明したとおり、普電乱数カウンタＣ６の最大値は普電用最大値カウンタＣＮ６に設定される。

「９２０３Ｈ」に続く「９２０４Ｈ」に対応するエリアには、当たり乱数カウンタＣ１の最大値データである「１Ｆ３ＦＨ」（「７９９９」）の下位１バイトである「３ＦＨ」が設定されているとともに、「９２０５Ｈ」に対応するエリアには、当該最大値データの上位１バイトである「１ＦＨ」が設定されている。既に説明したとおり、当たり乱数カウンタＣ１の最大値は当たり用最大値カウンタＣＮ１に設定される。具体的には、当たり用最大値カウンタＣＮ１の下位エリアに当該最大値データの下位１バイトである「３ＦＨ」が設定されるとともに、当たり用最大値カウンタＣＮ１の上位エリアに当該最大値データの上位１バイトである「１ＦＨ」が設定される。「９２０５Ｈ」に続く「９２０６Ｈ」に対応するエリアには、乱数初期値カウンタＣ４の最大値データである「１Ｆ３ＦＨ」（「７９９９」）の下位１バイトである「３ＦＨ」が設定されているとともに、「９２０７Ｈ」には当該最大値データの上位１バイトである「１ＦＨ」が設定されている。既に説明したとおり、乱数初期値カウンタＣ４の最大値は初期値用最大値カウンタＣＮ４に設定される。具体的には、初期値用最大値カウンタＣＮ４の下位エリアに当該最大値データの下位１バイトである「３ＦＨ」が設定されるとともに、初期値用最大値カウンタＣＮ４の上位エリアに当該最大値データの上位１バイトである「１ＦＨ」が設定される。「９２０７Ｈ」に続く「９２０８Ｈ」に対応するエリアには、終了用データとして「００Ｈ」が設定されている。

乱数最大値設定処理（ステップＳ１１９）では、ＨＬレジスタ１０７に乱数最大値テーブル６４ｐの開始アドレスである「９２００Ｈ」が設定される。これにより、設定対象の最大値データとして大当たり種別カウンタＣ２の最大値データが選択されている状態となる。乱数最大値テーブル６４ｐは、ＨＬレジスタ１０７の値を１加算してＨＬレジスタ１０７に格納されているアドレスデータを順番に更新することにより、大当たり種別カウンタＣ２の最大値データ→リーチ乱数カウンタＣ３の最大値データ→変動種別カウンタＣ５の最大値データ→普電乱数カウンタＣ６の最大値データ→当たり乱数カウンタＣ１の最大値データの下位１バイト→当たり乱数カウンタＣ１の最大値データの上位１バイト→乱数初期値カウンタＣ４の最大値データの下位１バイト→乱数初期値カウンタＣ４の最大値データの上位１バイトの順番で、設定対象の最大値データを更新することが可能なデータ構成となっている。

図１２（ｂ）を参照しながら既に説明したとおり、特定制御用のワークエリア１２１において最大値カウンタＣＮ１〜ＣＮ６は、「００１９Ｈ」〜「００２０Ｈ」のアドレス範囲に設定されている。乱数最大値設定処理（ステップＳ１１９）では、ＢＣレジスタ１０５に当該アドレス範囲の先頭アドレスである「００１９Ｈ」が設定される。これにより、設定対象カウンタとして大当たり種別用最大値カウンタＣＮ２が選択されている状態となる。特定制御用のワークエリア１２１において最大値カウンタＣＮ１〜ＣＮ６は、ＢＣレジスタ１０５の値を１加算して当該ＢＣレジスタ１０５に格納されているアドレスデータを順番に更新することにより、大当たり種別用最大値カウンタＣＮ２→リーチ用最大値カウンタＣＮ３→変動種別用最大値カウンタＣＮ５→普電用最大値カウンタＣＮ６→当たり用最大値カウンタＣＮ１の下位エリア→当たり用最大値カウンタＣＮ１の上位エリア→初期値用最大値カウンタＣＮ４の下位エリア→初期値用最大値カウンタＣＮ４の上位エリアの順番で、設定対象カウンタを更新することが可能な態様で設定されている。

次に、主側ＣＰＵ６３にて実行される乱数最大値設定処理について図２３（ｂ）のフローチャートを参照しながら説明する。乱数最大値設定処理はメイン処理（図１５）のステップＳ１１９にて実行される。なお、乱数最大値設定処理は特定制御用のプログラム及び特定制御用のデータを利用して実行される。

乱数最大値設定処理では、まず最大値設定開始処理を実行する（ステップＳ３０１）。最大値設定開始処理では、ＨＬレジスタ１０７に乱数最大値テーブル６４ｐの開始アドレスである「９２００Ｈ」をセットするとともに、特定制御用のワークエリア１２１における大当たり種別用最大値カウンタＣＮ２のアドレスである「００１９Ｈ」をＢＣレジスタ１０５にセットする。乱数最大値設定処理において、ＨＬレジスタ１０７には、乱数最大値テーブル６４ｐにおける設定対象の最大値データに対応するアドレスが設定されるとともに、ＢＣレジスタ１０５には、当該設定対象の最大値データが設定される設定対象カウンタに対応するアドレスが設定される。ＨＬレジスタ１０７に「９２００Ｈ」がセットされることにより、設定対象の最大値データとして大当たり種別カウンタＣ２の最大値データが選択されている状態となる。設定対象の最大値データの更新は後述するステップＳ３０２にて実行される。また、ＢＣレジスタ１０５に「００１９Ｈ」が設定されることにより、設定対象カウンタとして大当たり種別用最大値カウンタＣＮ２が選択されている状態となる。設定対象カウンタの更新は後述する設定対象更新処理（ステップＳ３０５）にて実行される。なお、最大値設定開始処理の詳細については後述する。

ステップＳ３０１にて最大値設定開始処理を実行した後は、「ＬＤＡ，（ＨＬ＋）」という命令を実行する（ステップＳ３０２）。「ＬＤ」はＬＤ更新実行回路１５１によるＬＤ更新命令であり、「Ａ」は転送先としてＡレジスタ１０４ｂを指定する内容であり、「（ＨＬ＋）」は転送元としてＨＬレジスタ１０７に格納されているアドレスに対応するエリアに格納されている最大値データを指定する内容であるとともに、当該最大値データのロード後にＨＬレジスタ１０７の値を１加算して当該ＨＬレジスタ１０７に格納されているアドレスを更新することを指示する内容である。「ＬＤＡ，（ＨＬ＋）」が実行されることにより、ＨＬレジスタ１０７に格納されているアドレスデータ（「９２００Ｈ」）に対応する最大値データ（「６３Ｈ」）がＡレジスタ１０４ｂにロードされる。これにより、Ａレジスタ１０４ｂに設定対象の最大値データをセットすることができる。また、当該最大値データのロード後にＨＬレジスタ１０７の値に「１」が加算されて当該ＨＬレジスタ１０７に格納されているアドレスが「９２０１Ｈ」に更新される。これにより、設定対象の最大値データを更新することができる。

このように、ＬＤ更新命令を利用することにより、乱数最大値テーブル６４ｐにおいて設定対象として選択されている最大値データをＡレジスタ１０４ｂにロードする処理と、当該最大値データのロード後にＨＬレジスタ１０７の値を１加算して当該ＨＬレジスタ１０７に格納されているアドレスを更新する処理と、を一命令で実行することができる。このため、これら２つの処理を実行するために複数の命令をプログラムに設定する構成と比較して、乱数最大値設定処理を実行するためのプログラムのデータ容量を低減することができる。

ステップＳ３０２〜ステップＳ３０５の処理は、後述するステップＳ３０３にて肯定判定が行われるまで繰り返し実行される。ステップＳ３０２の処理が実行される度に、大当たり種別カウンタＣ２の最大値データ→リーチ乱数カウンタＣ３の最大値データ→変動種別カウンタＣ５の最大値データ→普電乱数カウンタＣ６の最大値データ→当たり乱数カウンタＣ１の最大値データの下位１バイト→当たり乱数カウンタＣ１の最大値データの上位１バイト→乱数初期値カウンタＣ４の最大値データの下位１バイト→乱数初期値カウンタＣ４の最大値データの上位１バイトの順番で、設定対象の最大値データが更新される。また、ＨＬレジスタ１０７に格納されているアドレスが「９２０８Ｈ」に更新された状態でステップＳ３０２の処理が実行された場合には、Ａレジスタ１０４ｂに終了用データ（「００Ｈ」）が設定される。

ステップＳ３０２の処理を実行した後は、Ａレジスタ１０４ｂに終了用データ（「００Ｈ」）が設定されているか否かを判定し（ステップＳ３０３）、Ａレジスタ１０４ｂに終了用データが設定されている場合（ステップＳ３０３：ＹＥＳ）には、本乱数最大値設定処理を終了する。

ステップＳ３０３にて否定判定を行った場合には、最大値データの設定処理を実行する（ステップＳ３０４）。最大値データの設定処理では、「ＬＤ（ＢＣ），Ａ」という命令を実行する。「ＬＤ」はロード命令であり、「（ＢＣ）」は転送先としてＢＣレジスタ１０５に格納されているアドレスに対応する設定対象カウンタを指定する内容であり、「Ａ」は転送元としてＡレジスタ１０４ｂを指定する内容である。「ＬＤ（ＢＣ），Ａ」が実行されることにより、Ａレジスタ１０４ｂに格納されている最大値データが最大値カウンタＣＮ１〜ＣＮ６のうち設定対象カウンタとして選択されているカウンタにロードされる。これにより、設定対象カウンタに最大値データを設定することができる。

その後、設定対象更新処理を実行する（ステップＳ３０５）。設定対象更新処理では、「ＩＮＣＢＣ」という命令を実行する。「ＩＮＣ」は加算対象に対して「１」を加算する命令であり、「ＢＣ」は当該加算対象としてＢＣレジスタ１０５の値を指定する内容である。「ＩＮＣＢＣ」が実行されることにより、ＢＣレジスタ１０５の値に「１」が加算される。これにより、設定対象カウンタとして選択されている最大値カウンタＣＮ１〜ＣＮ６が更新される。ステップＳ３０５にて設定対象更新処理が実行される度に、大当たり種別用最大値カウンタＣＮ２→リーチ用最大値カウンタＣＮ３→変動種別用最大値カウンタＣＮ５→普電用最大値カウンタＣＮ６→当たり用最大値カウンタＣＮ１の下位エリア→当たり用最大値カウンタＣＮ１の上位エリア→初期値用最大値カウンタＣＮ４の下位エリア→初期値用最大値カウンタＣＮ４の上位エリアの順番で、設定対象カウンタが更新される。

ステップＳ３０５にて設定対象更新処理を実行した後は、ステップＳ３０２に戻り、Ａレジスタ１０４ｂに終了用データが格納されてステップＳ３０３にて肯定判定が行われるまで、ステップＳ３０２〜ステップＳ３０５の処理を繰り返し実行する。これにより、最大値カウンタＣＮ１〜ＣＮ６に最大値データを設定することができる。

＜第１ＬＤＹ命令＞
次に、最大値設定開始処理（図２４（ｂ））のプログラム内容の説明に先立ち、最大値設定開始処理のプログラムに含まれている第１ＬＤＹ命令について説明する。図２４（ａ）は第１ＬＤＹ命令の機械語のデータ構成を説明するための説明図であり、図２４（ｂ）は最大値設定開始処理のプログラム内容を説明するための説明図である。

図２４（ｂ）に示すように、最大値設定開始処理のプログラムには「ＬＤＹＢＣ，１９Ｈ」という第１ＬＤＹ命令が含まれている。主側ＣＰＵ６３は、データを転送する転送命令として、第１ＬＤＹ命令を実行することができる。図９に示すように、主側ＭＰＵ６２は第１ＬＤＹ実行回路１５６を備えている。第１ＬＤＹ実行回路１５６は、第１ＬＤＹ命令を実行するための専用回路である。

第１ＬＤＹ命令の命令コードは、「ＬＤＹ転送先，転送元」という構成を有している。第１ＬＤＹ命令では、「転送先」としてペアレジスタが設定される。第１ＬＤＹ命令において「転送先」に設定されるペアレジスタは、ＷＡレジスタ１０４、ＢＣレジスタ１０５、ＤＥレジスタ１０６又はＨＬレジスタ１０７である。第１ＬＤＹ命令では、「転送元」として１バイトの数値（例えば、「１９Ｈ」）が設定される。

第１ＬＤＹ命令では、「転送元」に設定されている１バイトの数値情報に対してＩＹレジスタ１０９に設定されている２バイトの数値情報を加算して得られる２バイトの数値情報が「転送先」に設定されているペアレジスタにロードされる。既に説明したとおり、本実施形態においてＩＹレジスタ１０９には、特定制御用の処理の開始時に特定制御用基準アドレスとして「００００Ｈ」が設定されるとともに、非特定制御用の処理の開始時に非特定制御用基準アドレスとして「０３００Ｈ」が設定される。

事前にＩＹレジスタ１０９に「００００Ｈ」が設定されている状態において「ＬＤＹＢＣ，１９Ｈ」が実行されることにより、「ＬＤＢＣ，００１９Ｈ」が実行される場合と同様に、ＢＣレジスタ１０５に「００１９Ｈ」がロードされる。また、事前にＩＹレジスタ１０９に「０３００Ｈ」が設定されている状態において「ＬＤＹＢＣ，１９Ｈ」が実行されることにより、「ＬＤＢＣ，０３１９Ｈ」が実行される場合と同様に、ＢＣレジスタ１０５に「０３１９Ｈ」がロードされる。

第１ＬＤＹ命令の具体的な命令コードとして「ＬＤＹＢＣ，１９Ｈ」を例示しながら、第１ＬＤＹ命令の機械語のデータ構成について説明する。図２４（ａ）に示すように、第１ＬＤＹ命令の機械語には、図１７（ｂ）を参照しながら既に説明したＬＤ命令の機械語と同様に、「転送元」のデータを「転送先」にロードするように指示する指示データと、「転送先」としてＢＣレジスタ１０５を指定する転送先指定データと、「転送元」を指定する転送元指定データとが含まれている。第１ＬＤＹ命令の機械語において、指示データ及び転送先指定データのデータ容量の合計は２バイトであるとともに、転送元指定データのデータ容量は１バイトである。「ＬＤＹＨＬ，１９Ｈ」の場合、「転送元」として１バイトの数値情報である「１９Ｈ」が設定されており、第１ＬＤＹ命令の機械語には当該１バイトの数値情報である「１９Ｈ」がそのまま転送元指定データとして含まれる。このように、第１ＬＤＹ命令の機械語のデータ容量は全体で３バイトである。

一方、図１７（ｂ）を参照しながら既に説明したとおり、ＬＤ命令の機械語において、指示データ及び転送先指定データのデータ容量の合計は２バイトであるとともに、転送元指定データのデータ容量は２バイトである。ＬＤ命令の機械語のデータ容量は全体で４バイトである。このように、ＩＹレジスタ１０９に「００００Ｈ」が格納されている状態において、主側ＲＯＭ６４に記憶されているデータテーブルのアドレスをＢＣレジスタ１０５などのペアレジスタにロードする場合には、ＬＤ命令に代えて第１ＬＤＹ命令を使用することにより、「転送元」のデータを「転送先」にロードする命令の機械語を１バイト低減することができる。これにより、主側ＲＯＭ６４におけるプログラムのデータ容量を低減することができる。

次に、主側ＣＰＵ６３にて実行される最大値設定開始処理のプログラム内容について図２４（ｂ）を参照しながら説明する。最大値設定開始処理は乱数最大値設定処理（図２３（ｂ））のステップＳ３０１にて実行される。図２４（ｂ）に示すように本プログラムには、行番号として「１３０１」〜「１３０３」が設定されている。プログラムの命令は、コール命令又はジャンプ命令が実行される場合を除いて、行番号の小さい方から大きい方に向かう順番で実行される。

「１３０１」の行番号には「ＬＤＴＨＬ，２００Ｈ」という命令が設定されている。「ＬＤＴ」はＬＤＴ実行回路１４９によるＬＤＴ命令であり、「ＨＬ」は転送先としてＨＬレジスタ１０７を指定する内容であり、「２００Ｈ」は転送元として「２００Ｈ」という１２ビットの数値情報を設定する内容である。既に説明したとおり、ＴＰレジスタ１１１には、メイン処理（図１５）のステップＳ１０４にてデータテーブルの基準アドレスである「９０００Ｈ」が設定されている。このため、「ＬＤＴＨＬ，２００Ｈ」が実行されることにより、「転送元」として設定されている「２００Ｈ」に対してＴＰレジスタ１１１に設定されている「９０００Ｈ」を加算して得られる「９２００Ｈ」がＨＬレジスタ１０７にロードされる。これにより、ＨＬレジスタ１０７に乱数最大値テーブル６４ｐ（図２３（ａ））の開始アドレスをセットすることができる。

このように、ＬＤＴ命令を利用してＨＬレジスタ１０７に乱数最大値テーブル６４ｐの開始アドレスを設定する構成であることにより、ＬＤ命令を利用してＨＬレジスタ１０７に乱数最大値テーブル６４ｐの開始アドレスを設定する構成と比較して、最大値設定開始処理を実行するためのプログラムのデータ容量を低減することができる。

「１３０２」の行番号には「ＬＤＹＢＣ，１９Ｈ」という命令が設定されている。「ＬＤＹ」は第１ＬＤＹ実行回路１５６による第１ＬＤＹ命令であり、「ＢＣ」は転送先としてＢＣレジスタ１０５を指定する内容であり、「１９Ｈ」は「転送元」として「１９Ｈ」という１バイトの数値情報を設定する内容である。既に説明したとおり、ＩＹレジスタ１０９には、メイン処理（図１５）のステップＳ１０３にて特定制御用基準アドレスとして「００００Ｈ」が設定されている。このため、「ＬＤＹＢＣ，１９Ｈ」が実行されることにより、「転送元」として設定されている「１９Ｈ」に対してＩＹレジスタ１０９に設定されている「００００Ｈ」を加算して得られる「００１９Ｈ」がＢＣレジスタ１０５にロードされる。これにより、ＢＣレジスタ１０５に特定制御用のワークエリア１２１における大当たり種別用最大値カウンタＣＮ２のアドレスをセットすることができる。

このように、１バイトのアドレスデータを設定してアドレス指定を行う第１ＬＤＹ命令を利用してＢＣレジスタ１０５に大当たり種別用最大値カウンタＣＮ２のアドレスデータ（２バイト）を設定する構成であることにより、２バイトのアドレスデータを設定してアドレス指定を行うＬＤ命令を利用してＢＣレジスタ１０５に当該アドレスデータを設定する構成と比較して、最大値設定開始処理を実行するためのプログラムのデータ容量を低減することができる。

「１３０３」の行番号には「ＲＥＴ」という命令が設定されている。既に説明したとおり、最大値設定開始処理は乱数最大値設定処理（図２３（ｂ））のステップＳ３０１にて実行されるサブルーチンである。したがって、「ＲＥＴ」という命令が実行されることで、乱数最大値設定処理のステップＳ３０２に進むことになる。

次に、一部クリア処理（ステップＳ１０７）及び全部クリア処理（ステップＳ１１４）において行われる第１クリア処理について説明する。既に説明したとおり、第１クリア処理は、主側ＲＡＭ６５における「００００Ｈ」〜「０２ＦＦＨ」のアドレスに設定されている特定制御用のワークエリア１２１を「０」クリアする処理である。既に説明したとおり、メイン処理（図１５）のステップＳ１０３にてＩＹレジスタ１０９に特定制御用基準アドレスである「００００Ｈ」が設定される。当該第１クリア処理は、ＩＹレジスタ１０９に当該特定制御用基準アドレスが設定されている状態で実行される。第１クリア処理では、まず「ＬＤＹＨＬ，００Ｈ」という命令を実行することにより、ＨＬレジスタ１０７に特定制御用のワークエリア１２１の開始アドレスである「００００Ｈ」をロードする。その後、「ＬＤＢＣ，０３００Ｈ」という命令を実行することにより、ＢＣレジスタ１０５に第１クリア処理の終了アドレスである「０３００Ｈ」をロードする。その後、ＨＬレジスタ１０７に終了アドレスが格納されている状態となるまで、ＨＬレジスタ１０７に格納されているアドレスにより特定される記憶エリアを「０」クリアする処理及びＨＬレジスタ１０７に格納されているアドレスを１加算する処理を繰り返し実行する。そして、ＨＬレジスタ１０７に終了アドレスが格納されている状態となった場合に、第１クリア処理を終了する。

メイン処理（図１５）において、ＩＹレジスタ１０９に特定制御用基準アドレスが設定されている状態で一部クリア処理（ステップＳ１０７）又は全部クリア処理（ステップＳ１１４）が実行される構成であることにより、第１クリア処理において、ＩＹレジスタ１０９に格納されている当該特定制御用基準アドレスを利用して特定制御用のワークエリア１２１の先頭アドレスである「００００Ｈ」を指定することができる。

ＬＤ命令を利用する場合には当該ＬＤ命令の命令コードに含まれる開始アドレスのアドレスデータを２バイトのアドレスデータ（「００００Ｈ」）の全体とする必要がある一方、第１ＬＤＹ命令を利用する場合には当該第１ＬＤＹ命令の命令コードに含まれるアドレスデータを２バイトのアドレスデータにおける下位１バイト（「００Ｈ」）のみとすることができる。第１ＬＤＹ命令（「ＬＤＹＨＬ，００Ｈ」）を利用してＨＬレジスタ１０７に特定制御用のワークエリア１２１の開始アドレス（「００００Ｈ」）を設定する構成とすることにより、ＬＤ命令を利用して当該開始アドレスをＨＬレジスタ１０７に設定する構成と比較して、プログラムのデータ容量を低減することができる。

次に、主側ＣＰＵ６３にて実行される設定値更新処理について図２５のフローチャートを参照しながら説明する。設定値更新処理はメイン処理（図１５）のステップＳ１１７にて実行される。なお、設定値更新処理は特定制御用のプログラム及び特定制御用のデータを利用して実行される。

設定値更新処理では、まず特定制御用のワークエリア１２１に設けられた設定値更新中フラグに「１」をセットする（ステップＳ４０１）。設定値更新中フラグは、設定値更新処理の実行中であることを主側ＣＰＵ６３にて把握可能とするフラグである。設定値更新中フラグは、後述するステップＳ４１１にて「０」クリアされる。ステップＳ４０１の処理を行った後は、タイマ割込み処理の発生を禁止している状態から許可する状態へ切り換える割込み許可の設定を行う（ステップＳ４０２）。詳細は後述するが、第１〜第３報知用表示装置６９ａ〜６９ｃの表示制御は、タイマ割込み処理（図２６）のステップＳ５１８における管理用処理にて実行される。タイマ割込み処理の発生を許可することにより、当該管理用処理（ステップＳ５１８）が実行されている状態とすることができる。管理用処理では、設定値更新中フラグに「１」がセットされていることを条件として、特定制御用のワークエリア１２１における設定値カウンタの値に対応する数字が第３報知用表示装置６９ｃに表示されるように第３報知用表示装置６９ｃの表示制御が行われる。設定値カウンタは、既に説明したとおり、パチンコ機１０の設定状態がいずれの設定値であるのかを主側ＣＰＵ６３にて特定するためのカウンタである。設定値更新中フラグに「１」がセットされている状態で設定値カウンタの値が更新された場合には、第３報知用表示装置６９ｃにおける設定値の表示も更新される。遊技ホールの管理者は設定値の変更に際して第３報知用表示装置６９ｃを確認することでパチンコ機１０の現状の設定状態を把握することができる。

その後、特定制御用のワークエリア１２１における設定値カウンタに「１」をセットする（ステップＳ４０３）。これにより、設定値更新処理が実行される場合にはそれまでの設定値に関係なく設定値が「設定１」となる。

その後、設定キー挿入部６８ａがＯＦＦ操作されていないことを条件として（ステップＳ４０４：ＮＯ）、更新ボタン６８ｂが１回押圧操作されたか否かを判定する（ステップＳ４０５）。具体的には更新ボタン６８ｂの押圧操作を検知するセンサからの信号がＬＯＷ状態からＨＩ状態に切り換わったか否かを判定する。ステップＳ４０５にて否定判定をした場合には、ステップＳ４０４の処理に戻り、設定キー挿入部６８ａがＯＦＦ操作されているか否かを判定する。

更新ボタン６８ｂが１回押圧操作されている場合（ステップＳ４０５：ＹＥＳ）には、特定制御用のワークエリア１２１の設定値カウンタの値を１加算する（ステップＳ４０６）。また、１加算後における設定値カウンタの値が「６」を超えた場合（ステップＳ４０７：ＹＥＳ）には、設定値カウンタに「１」をセットする（ステップＳ４０８）。これにより、更新ボタン６８ｂが１回押圧操作される度に１段階上の設定値に更新され、「設定６」の状況で更新ボタン６８ｂが１回押圧操作された場合には「設定１」に戻ることになる。

ステップＳ４０７にて否定判定をした場合、又はステップＳ４０８の処理を実行した場合には、ステップＳ４０４に戻り、設定キー挿入部６８ａがＯＦＦ操作されているか否かを判定する。ＯＦＦ操作されていない場合（ステップＳ４０４：ＮＯ）には、ステップＳ４０５以降の処理を再度実行する。一方、ＯＦＦ操作されている場合（ステップＳ４０４：ＹＥＳ）には、タイマ割込み処理の発生を禁止する割込み禁止の設定を行う（ステップＳ４０９）。これにより、第３報知用表示装置６９ｃにおける設定値の表示が終了する。

その後、設定値更新コマンド送信処理を実行する（ステップＳ４１０）。設定値更新コマンド送信処理では、音光側ＣＰＵ９３に対して設定値更新コマンドを送信する。設定値更新コマンドは、設定値更新処理が終了したことを音光側ＣＰＵ９３に認識させるとともに、パチンコ機１０の更新後の設定値を音光側ＣＰＵ９３にて把握可能とするためのコマンドである。設定値更新コマンドには、特定制御用のワークエリア１２１における設定値カウンタに格納されているデータが含まれている。その後、特定制御用のワークエリア１２１における設定値更新中フラグを「０」クリアして（ステップＳ４１１）、本設定値更新処理を終了する。

＜タイマ割込み処理＞
次に、主側ＣＰＵ６３にて実行される本実施形態におけるタイマ割込み処理について、図２６のフローチャートを参照しながら説明する。タイマ割込み処理は、メイン処理（図１５）において設定値更新処理（ステップＳ１１７）又は残余処理（ステップＳ１２１〜ステップＳ１２４）が実行されている状況で定期的（例えば４ミリ秒周期）に実行される。なお、タイマ割込み処理におけるステップＳ５０１〜ステップＳ５１７の処理は特定制御用のプログラム及び特定制御用のデータを利用して実行される。また、ステップＳ５１８における管理用処理（図５６（ａ））のうち後述する管理実行処理（ステップＳ１６０３）以外の処理は特定制御用のプログラム及び特定制御用のデータを利用して実行される一方、管理実行処理（ステップＳ１６０３）は非特定制御用のプログラム及び非特定制御用のデータを利用して実行される。

タイマ割込み処理では、まず停電情報記憶処理を実行する（ステップＳ５０１）。停電情報記憶処理では、停電監視基板６７から電源遮断の発生に対応した停電信号を受信しているか否かを監視し、停電の発生を特定した場合には停電時処理を実行した後に無限ループとなる。停電時処理では、図１６（ｂ）を参照しながら既に説明した停電エリア１３１における停電フラグ１３１ａに「１」をセットするとともに、チェックサムを算出しその算出したチェックサムを保存する。

その後、不正用の監視対象として設定されている所定の事象が発生しているか否かを監視する不正検知処理を実行する（ステップＳ５０２）。当該不正検知処理では、不正な電波が検知される事象、不正な磁気が検知される事象及び異常な振動が検知される事象の発生を監視し、不正監視基準期間（具体的には約２６２秒）中に、不正な電波が検知される事象が５回特定された場合、不正な磁気が検知される事象が１０回特定された場合、又は異常な振動が検知される事象が１５回特定された場合に不正検知対応処理を実行する。詳細については後述するが、不正検知対応処理では特定制御用のワークエリア１２１に設けられた遊技停止フラグに「１」をセットする。遊技停止フラグは、遊技の進行を停止している状態であるか否かを主側ＣＰＵ６３にて把握可能とするフラグである。遊技停止フラグに「１」がセットされることにより、タイマ割込み処理におけるステップＳ５０６〜ステップＳ５１８の処理が実行されない状態、すなわち遊技の進行を停止している状態となる。なお、不正検知処理の詳細については後述する。

続くステップＳ５０３では、特定制御用のワークエリア１２１における設定値更新中フラグに「１」がセットされているか否かを判定する。既に説明したとおり、設定値更新中フラグは、設定値更新処理（図２５）の実行中であることを主側ＣＰＵ６３にて把握可能とするフラグである。設定値更新中フラグに「１」がセットされている場合（ステップＳ５０３：ＹＥＳ）、すなわち設定値更新処理（図２５）の実行中である場合には、ステップＳ５０４〜ステップＳ５１７の処理を実行することなく、ステップＳ５１８に進む。

ステップＳ５０３にて否定判定を行った場合には、第１乱数更新処理を実行する（ステップＳ５０４）。第１乱数更新処理では、当たり乱数カウンタＣ１、大当たり種別カウンタＣ２、リーチ乱数カウンタＣ３、乱数初期値カウンタＣ４、変動種別カウンタＣ５及び普電乱数カウンタＣ６を更新するための処理を実行する。第１乱数更新処理（ステップＳ５０４）は、設定値更新中フラグに「１」がセットされていないことを条件として実行される。このため、設定値更新処理（図２５）の実行中には、当たり乱数カウンタＣ１、大当たり種別カウンタＣ２、リーチ乱数カウンタＣ３、乱数初期値カウンタＣ４、変動種別カウンタＣ５及び普電乱数カウンタＣ６の更新は行われない。既に説明したとおり、メイン処理（図１５）において設定値更新処理（ステップＳ１１７）は乱数最大値設定処理（ステップＳ１１９）が実行される前に実行される。設定値更新処理（図２５）のステップＳ４０２にてタイマ割込み処理（図２６）の発生が許可されるため、タイマ割込み処理（図２６）は設定値更新処理の実行中にも実行される。設定値更新処理の実行中にはこれらのカウンタＣ１〜Ｃ６の更新が行われないようにすることにより、乱数最大値設定処理（ステップＳ１１９）が実行される前にこれらのカウンタＣ１〜Ｃ６の更新が開始されてしまうことが防止されている。なお、第１乱数更新処理の詳細については後述する。

続くステップＳ５０５では、上記遊技停止フラグに「１」がセットされているか否かを判定することで、遊技の進行を停止している状態であるか否かを判定する。遊技停止フラグに「１」がセットされている場合（ステップＳ５０５：ＹＥＳ）には、ステップＳ５０６〜ステップＳ５１８の処理を実行することなく、本タイマ割込み処理を終了する。一方、ステップＳ５０５にて否定判定をした場合には、ステップＳ５０６以降の処理を実行する。

ステップＳ５０６では、ポート出力処理を実行する。ポート出力処理では、前回のタイマ割込み処理において出力情報の設定が行われている場合に、その出力情報に対応した出力を各種駆動部３２ｂ，３４ｂに行うための処理を実行する。例えば、特電入賞装置３２を開放状態に切り換えるべき情報が設定されている場合には特電用の駆動部３２ｂへの駆動信号の出力を開始させ、閉鎖状態に切り換えるべき情報が設定されている場合には当該駆動信号の出力を停止させる。また、第２作動口３４の普電役物３４ａを開放状態に切り換えるべき情報が設定されている場合には普電用の駆動部３４ｂへの駆動信号の出力を開始させ、閉鎖状態に切り換えるべき情報が設定されている場合には当該駆動信号の出力を停止させる。

その後、読み込み処理を実行する（ステップＳ５０７）。読み込み処理では、停電信号及び入賞信号以外の信号の読み込みを実行し、その読み込んだ情報を今後の処理にて利用するために記憶する。

その後、入球検知処理を実行する（ステップＳ５０８）。当該入球検知処理では、各入球検知センサ４２ａ〜４９ａから受信している信号を読み込み、その読み込み結果に基づいて、アウト口２４ａ、一般入賞口３１、特電入賞装置３２、第１作動口３３、第２作動口３４及びスルーゲート３５への入球の有無を特定する。ステップＳ５０８における入球検知処理では、第１作動口検知センサ４６ａの検知信号のＨＩ状態からＬＯＷ状態への立ち下がりを検出した場合に特定制御用のワークエリア１２１における第１作動入賞フラグに「１」をセットする。第１作動入賞フラグは、第１作動口３３への遊技球の入賞が発生したことを主側ＣＰＵ６３にて把握可能とするフラグである。また、ステップＳ５０８における入球検知処理では、第２作動口検知センサ４７ａの検知信号のＨＩ状態からＬＯＷ状態への立ち下がりを検出した場合に特定制御用のワークエリア１２１における第２作動入賞フラグに「１」をセットする。第２作動入賞フラグは、第２作動口３４への遊技球の入賞が発生したことを主側ＣＰＵ６３にて把握可能とするフラグである。主側ＣＰＵ６３は、後述する特図特電制御処理（図３０）のステップＳ９０１における保留情報の取得処理において、これら第１作動入賞フラグ及び第２作動入賞フラグの状態に基づいて、第１作動口３３及び第２作動口３４への遊技球の入賞の有無を把握する。

その後、特定制御用のワークエリア１２１に設けられている複数種類のタイマカウンタの数値情報をまとめて更新するためのタイマ更新処理を実行する（ステップＳ５０９）。この場合、記憶されている数値情報が減算されて更新されるタイマカウンタを集約して扱う構成であるが、減算式のタイマカウンタの更新及び加算式のタイマカウンタの更新の両方を集約して行う構成としてもよい。

その後、遊技球の発射制御を行うための発射制御処理を実行する（ステップＳ５１０）。発射操作装置２８への発射操作が継続されている状況では、所定の発射周期である０．６秒に１個の遊技球が発射される。続くステップＳ５１１では、入力状態監視処理として、ステップＳ５０７の読み込み処理にて読み込んだ情報に基づいて、各入球検知センサ４２ａ〜４９ａの断線確認や、遊技機本体１２や前扉枠１４の開放確認を行う。

その後、遊技回の実行制御及び開閉実行モードの実行制御を行うための特図特電制御処理を実行する（ステップＳ５１２）。なお、特図特電制御処理の詳細については後述する。その後、普図普電制御処理を実行する（ステップＳ５１３）。普図普電制御処理では、スルーゲート３５への入賞が発生している場合に普図側の保留情報を取得するための処理を実行するとともに、普図側の保留情報が記憶されている場合にその保留情報について開放判定を行い、さらにその開放判定を契機として普図用の演出を行うための処理を実行する。また、開放判定の結果に基づいて、第２作動口３４の普電役物３４ａを開閉させる処理を実行する。この場合、サポートモードが低頻度サポートモードであればそれに対応する処理が実行され、サポートモードが高頻度サポートモードであればそれに対応する処理が実行される。また、開閉実行モードである場合にはその直前のサポートモードが高頻度サポートモードであったとしても低頻度サポートモードとなる。

特定制御用のワークエリア１２１には、高頻度サポートモードフラグ及び開閉実行モードフラグを含むモードデータエリアが設けられている。モードデータエリアは１バイトからなる。高頻度サポートモードフラグは、高頻度サポートモードであるか否かを主側ＣＰＵ６３にて把握可能とするフラグであるとともに、開閉実行モードフラグは開閉実行モード中であるか否かを主側ＣＰＵ６３にて把握可能とするフラグである。高頻度サポートモードフラグはモードデータエリアの第０ビットに設定されているとともに、開閉実行モードフラグはモードデータエリアの第１ビットに設定されている。高頻度サポートモードフラグには実行契機となった大当たり結果の種類に関係なく開閉実行モードが終了する場合に「１」がセットされる。普図普電制御処理（ステップＳ５１３）において、主側ＣＰＵ６３は、高頻度サポートモードフラグの状態に基づいて高頻度サポートモードであるか否かを特定するとともに、開閉実行モードフラグの状態に基づいて開閉実行モードであるか否かを特定する。

ステップＳ５１３にて普図普電制御処理を実行した後は、表示制御処理を実行する（ステップＳ５１４）。表示制御処理では、直前のステップＳ５１２及びステップＳ５１３の処理結果に基づいて、第１特図表示部３７ａに係る第１特図側保留情報の増減個数を第１特図保留表示部３７ｃに反映させるための出力情報の設定、第２特図表示部３７ｂに係る第２特図側保留情報の増減個数を第２特図保留表示部３７ｄに反映させるための出力情報の設定、及び普図表示部３８ａに係る普図側保留情報の増減個数を普図保留表示部３８ｂに反映させるための出力情報の設定を行う。また、ステップＳ５１４における表示制御処理では、直前のステップＳ５１２及びステップＳ５１３の処理結果に基づいて、第１特図表示部３７ａ及び第２特図表示部３７ｂの表示内容を更新させるための出力情報の設定を行うとともに、普図表示部３８ａの表示内容を更新させるための出力情報の設定を行う。さらにまた、ステップＳ５１４における表示制御処理では、直前のステップＳ５１３の処理結果に基づいて、ラウンド表示部３９の表示内容を更新させるための出力情報の設定を行う。なお、表示制御処理の詳細については後述する。

その後、払出側ＣＰＵ８３から受信したコマンド及び信号の内容を確認し、その確認結果に対応した処理を行うための払出状態受信処理を実行する（ステップＳ５１５）。また、賞球コマンドを出力対象として設定するための払出出力処理を実行する（ステップＳ５１６）。

その後、外部情報設定処理を実行する（ステップＳ５１７）。外部情報設定処理では、既に説明したとおり、セキュリティ信号エリア１５３（図２１（ｃ））におけるセキュリティ信号フラグ１５３ａに「１」がセットされている場合、遊技ホールの管理コンピュータに対して出力しているセキュリティ信号をＬＯＷ状態からＨＩ状態に立ち上げる処理を実行するとともに、当該セキュリティ信号フラグ１５３ａを「０」クリアする。セキュリティ信号の立ち上げを行うことにより、一部クリア処理（ステップＳ１０７）又は全部クリア処理（ステップＳ１１４）が実行されたことを遊技ホールの管理コンピュータにて把握可能とすることができる。また、ステップＳ５１７における外部情報設定処理では、今回のタイマ割込み処理にて実行された各種処理の処理結果に応じた外部信号の出力の開始及び終了を制御する。

ステップＳ５０３にて肯定判定を行った場合、又はステップＳ５１７の処理を行った場合には、コール命令により管理用処理に対応するサブルーチンのプログラムを実行する（ステップＳ５１８）。管理用処理（ステップＳ５１８）の実行に際しては、特定制御用のプログラムに設定されている管理用処理に対応するサブルーチンのプログラムが実行されることとなるが、当該サブルーチンのプログラムの実行に際しては管理用処理の実行後におけるタイマ割込み処理の戻り番地を特定するための情報がプッシュ命令により特定制御用のスタックエリア１２３に書き込まれる。そして、管理用処理が終了した場合にはポップ命令によりその戻り番地を特定するための情報が読み出され、当該戻り番地が示すタイマ割込み処理のプログラムに復帰する。なお、管理用処理の詳細については後に説明する。

既に説明したとおり、特定制御用のワークエリア１２１における設定値更新中フラグに「１」がセットされている場合（ステップＳ５０３：ＹＥＳ）、すなわち設定値更新処理（図２５）の実行中である場合には、ステップＳ５０４〜ステップＳ５１７の処理は実行されない一方、管理用処理（ステップＳ５１８）は実行される。これにより、設定値更新処理（図２５）の実行中に、特定制御用のワークエリア１２１における設定値カウンタの値に対応する数字が第３報知用表示装置６９ｃに表示されるように第３報知用表示装置６９ｃの表示制御を行うことができる。

次に、主側ＣＰＵ６３にて実行される第１乱数更新処理について図２７（ａ）のフローチャートを参照しながら説明する。第１乱数更新処理はタイマ割込み処理（図２６）のステップＳ５０４にて実行される。既に説明したとおり、第１乱数更新処理では、１バイトからなる大当たり種別カウンタＣ２、リーチ乱数カウンタＣ３、変動種別カウンタＣ５及び普電乱数カウンタＣ６の更新が行われる。なお、第１乱数更新処理は特定制御用のプログラム及び特定制御用のデータを利用して実行される。

第１乱数更新処理では、まず特定制御用のワークエリア１２１における設定値更新中フラグに「１」がセットされているか否かを判定し（ステップＳ６０１）、設定値更新中フラグに「１」がセットされている場合（ステップＳ６０１：ＹＥＳ）には、ステップＳ６０２以降の処理を実行することなく本第１乱数更新処理を終了する。このように、設定値更新処理の実行中には、大当たり種別カウンタＣ２、リーチ乱数カウンタＣ３、変動種別カウンタＣ５及び普電乱数カウンタＣ６の更新は行われない。

ステップＳ６０１にて否定判定を行った場合には、更新開始設定処理を実行する（ステップＳ６０２）。更新開始設定処理では、大当たり種別カウンタＣ２のアドレスである「００１１Ｈ」をＨＬレジスタ１０７に設定する。第１乱数更新処理においてＨＬレジスタ１０７には、更新対象カウンタのアドレスが設定される。大当たり種別カウンタＣ２のアドレスをＨＬレジスタ１０７に設定することにより、更新対象カウンタとして大当たり種別カウンタＣ２が選択されている状態となる。また、ステップＳ６０２における更新開始設定処理では、大当たり種別用最大値カウンタＣＮ２のアドレスをＢＣレジスタ１０５に設定する。第１乱数更新処理においてＢＣレジスタ１０５には、更新対象カウンタの最大値が設定されているカウンタのアドレスが設定される。主側ＣＰＵ６３は、ＨＬレジスタ１０７に格納されているアドレスデータに基づいて現状の更新対象カウンタを特定するとともに、ＢＣレジスタ１０５に格納されているアドレスデータに基づいて当該更新対象カウンタの最大値が設定されているカウンタを特定する。

図１２（ａ）を参照しながら既に説明したとおり、特定制御用のワークエリア１２１において大当たり種別カウンタＣ２、リーチ乱数カウンタＣ３、変動種別カウンタＣ５及び普電乱数カウンタＣ６は、「００１１Ｈ」〜「００１４Ｈ」のアドレス範囲にアドレスが連番となるように設けられている。このため、ＨＬレジスタ１０７に格納されているアドレスを１加算して更新する処理（後述するステップＳ６０７の処理）を実行する度に、大当たり種別カウンタＣ２→リーチ乱数カウンタＣ３→変動種別カウンタＣ５→普電乱数カウンタＣ６の順番で、更新対象カウンタを更新することができる。また、図１２（ｂ）を参照しながら既に説明したとおり、特定制御用のワークエリア１２１において大当たり種別用最大値カウンタＣＮ２、リーチ用最大値カウンタＣＮ３、変動種別用最大値カウンタＣＮ５及び普電用最大値カウンタＣＮ６は、「００１９Ｈ」〜「００１ＣＨ」のアドレス範囲にアドレスが連番となるように設けられている。このため、ＢＣレジスタ１０５に格納されているアドレスを１加算して更新する処理（後述するステップＳ６０８の処理）を実行する度に、大当たり種別用最大値カウンタＣＮ２→リーチ用最大値カウンタＣＮ３→変動種別用最大値カウンタＣＮ５→普電用最大値カウンタＣＮ６の順番で、更新対象カウンタの最大値が設定されているカウンタを更新することができる。

図２７（ｂ）は更新開始設定処理（ステップＳ６０２）のプログラム内容を説明するための説明図である。図２７（ｂ）に示すように本プログラムには、行番号として「１４０１」〜「１４０３」が設定されている。プログラムの命令は、コール命令又はジャンプ命令が実行される場合を除いて、行番号の小さい方から大きい方に向かう順番で実行される。

「１４０１」の行番号には「ＬＤＹＨＬ，１１Ｈ」という命令が設定されている。「ＬＤＹ」は第１ＬＤＹ実行回路１５６による第１ＬＤＹ命令であり、「ＨＬ」は転送先としてＨＬレジスタ１０７を指定する内容であり、「１１Ｈ」は「転送元」として「１１Ｈ」という１バイトの数値情報を設定する内容である。既に説明したとおり、ＩＹレジスタ１０９には、メイン処理（図１５）のステップＳ１０３にて特定制御用基準アドレスとして「００００Ｈ」が設定されている。このため、「ＬＤＹＨＬ，１１Ｈ」が実行されることにより、「転送元」として設定されている「１１Ｈ」に対してＩＹレジスタ１０９に設定されている「００００Ｈ」を加算して得られる「００１１Ｈ」がＨＬレジスタ１０７にロードされる。これにより、ＨＬレジスタ１０７に大当たり種別カウンタＣ２のアドレスをセットすることができる。

このように、１バイトのアドレスデータを設定してアドレス指定を行う第１ＬＤＹ命令を利用してＨＬレジスタ１０７に大当たり種別カウンタＣ２のアドレスデータ（２バイト）をロードする構成であることにより、２バイトのアドレスデータを設定してアドレス指定を行うＬＤ命令を利用してＨＬレジスタ１０７に大当たり種別カウンタＣ２のアドレスデータをロードする構成と比較して、更新開始設定処理を実行するためのプログラムのデータ容量を低減することができる。

「１４０２」の行番号には「ＬＤＹＢＣ，１９Ｈ」という命令が設定されている。「ＬＤＹ」は第１ＬＤＹ実行回路１５６による第１ＬＤＹ命令であり、「ＢＣ」は転送先としてＢＣレジスタ１０５を指定する内容であり、「１９Ｈ」は「転送元」として「１９Ｈ」という１バイトの数値情報を設定する内容である。「ＬＤＹＢＣ，１９Ｈ」が実行されることにより、「転送元」として設定されている「１９Ｈ」に対してＩＹレジスタ１０９に設定されている「００００Ｈ」を加算して得られる「００１９Ｈ」がＢＣレジスタ１０５にロードされる。これにより、ＢＣレジスタ１０５に大当たり種別用最大値カウンタＣＮ２のアドレスをセットすることができる。

このように、１バイトのアドレスデータを設定してアドレス指定を行う第１ＬＤＹ命令を利用してＢＣレジスタ１０５に大当たり種別用最大値カウンタＣＮ２のアドレスデータ（２バイト）をロードする構成であることにより、２バイトのアドレスデータを設定してアドレス指定を行うＬＤ命令を利用してＢＣレジスタ１０５に大当たり種別用最大値カウンタＣＮ２のアドレスデータをロードする構成と比較して、更新開始設定処理を実行するためのプログラムのデータ容量を低減することができる。

「１４０３」の行番号には「ＲＥＴ」という命令が設定されている。既に説明したとおり、更新開始設定処理は第１乱数更新処理（図２７（ａ））のステップＳ６０２にて実行されるサブルーチンである。したがって、「ＲＥＴ」という命令が実行されることで、第１乱数更新処理（図２７（ａ））のステップＳ６０３に進むことになる。

第１乱数更新処理（図２７（ａ））の説明に戻り、ステップＳ６０２にて更新開始設定処理を実行した後は、更新対象カウンタの第１加算処理を実行する（ステップＳ６０３）。更新対象カウンタの第１加算処理では、４つのカウンタＣ２，Ｃ３，Ｃ５，Ｃ６のうち更新対象カウンタとして選択されているカウンタの値を１加算する。具体的には、特定制御用のワークエリア１２１においてＨＬレジスタ１０７に格納されているアドレスにより特定される更新対象カウンタの値を１加算する。

その後、ステップＳ６０３にて１加算された後の更新対象カウンタの値が最大値を超えたか否かを判定する（ステップＳ６０４）。上述したとおり、主側ＣＰＵ６３はＨＬレジスタ１０７に格納されているアドレスに基づいて更新対象カウンタを特定することができるとともに、ＢＣレジスタ１０５に格納されているアドレスに基づいて当該更新対象カウンタの最大値を特定することができる。ステップＳ６０４にて肯定判定を行った場合には、更新対象カウンタの値を「０」クリアする（ステップＳ６０５）。

ステップＳ６０４にて否定判定を行った場合、又はステップＳ６０５の処理を行った場合には、ＨＬレジスタ１０７に格納されているアドレスデータが第１乱数更新処理の終了アドレス（具体的には「００１４Ｈ」）であるか否かを判定する（ステップＳ６０６）。ステップＳ６０６にて否定判定を行った場合には、ＨＬレジスタ１０７の値を１加算することにより更新対象カウンタを更新し（ステップＳ６０７）、ＢＣレジスタ１０５の値を１加算する（ステップＳ６０８）。これにより、ＢＣレジスタ１０５に格納されているアドレスに基づいて、ステップＳ６０７にて更新された後の更新対象カウンタの最大値が設定されているカウンタ（４つの最大値カウンタＣＮ２，ＣＮ３，ＣＮ５，ＣＮ６のいずれか）を特定可能とすることができる。

ステップＳ６０８の処理を行った場合には、ステップＳ６０３に戻り、ステップＳ６０６にて肯定判定が行われるまでステップＳ６０３〜ステップＳ６０８の処理を繰り返し実行する。これにより、大当たり種別カウンタＣ２、リーチ乱数カウンタＣ３、変動種別カウンタＣ５及び普電乱数カウンタＣ６の更新を行うことができる。ステップＳ６０６にて肯定判定を行った場合には、第２乱数更新処理を実行して（ステップＳ６０９）、本第１乱数更新処理を終了する。図２８は第２乱数更新処理を示すフローチャートである。

第２乱数更新処理では、まずＨＬレジスタ１０７の値を１加算する（ステップＳ７０１）。これにより、ＨＬレジスタ１０７に、当たり乱数カウンタＣ１の下位エリアのアドレスである「００１５Ｈ」が格納されている状態となる。その後、ＢＣレジスタ１０５の値を１加算する（ステップＳ７０２）。これにより、ＢＣレジスタ１０５に、当たり用最大値カウンタＣＮ１の下位エリアのアドレスである「００１ＤＨ」が格納されている状態となる。

その後、更新対象カウンタの第２加算処理を実行する（ステップＳ７０３）。当該第２加算処理では、当たり乱数カウンタＣ１及び乱数初期値カウンタＣ４のうち更新対象カウンタとして選択されているカウンタの値を１加算する。これらのカウンタＣ１，Ｃ４は２バイトからなるカウンタである。更新対象カウンタの第２加算処理（ステップＳ７０３）では、特定制御用のワークエリア１２１においてＨＬレジスタ１０７に格納されているアドレスにより特定される２バイトのカウンタの値を１加算する。

その後、ステップＳ７０３にて１加算された後の更新対象カウンタの値が最大値を超えたか否かを判定する（ステップＳ７０４）。上述したとおり、主側ＣＰＵ６３はＨＬレジスタ１０７に格納されているアドレスに基づいて更新対象カウンタを特定することができるとともに、ＢＣレジスタ１０５に格納されているアドレスに基づいて当該更新対象カウンタの最大値を特定することができる。ステップＳ７０４にて肯定判定を行った場合には、更新対象カウンタの値を「０」クリアする（ステップＳ７０５）。

ステップＳ７０４にて否定判定を行った場合、又はステップＳ７０５の処理を行った場合には、ＨＬレジスタ１０７に格納されているアドレスデータが第２乱数更新処理の終了アドレス（具体的には「００１７Ｈ」）であるか否かを判定する（ステップＳ７０６）。ステップＳ７０６にて否定判定を行った場合には、ＨＬレジスタ１０７の値を２加算する（ステップＳ７０７）。これにより、ＨＬレジスタ１０７に乱数初期値カウンタＣ４の下位エリアのアドレスである「００１７Ｈ」が格納されている状態として、更新対象カウンタを当たり乱数カウンタＣ１から乱数初期値カウンタＣ４に更新することができる。その後、ＢＣレジスタ１０５の値を２加算する（ステップＳ７０８）。これにより、ＢＣレジスタ１０５に初期値用最大値カウンタＣＮ４の下位エリアのアドレスである「００１ＦＨ」が格納されている状態とすることができる。

ステップＳ７０８の処理を行った場合には、ステップＳ７０３に戻り、ステップＳ７０３〜ステップＳ７０６の処理を実行する。これにより、乱数初期値カウンタＣ４の値を更新することができる。その後、ステップＳ７０６にて肯定判定を行って、本第２乱数更新処理を終了する。

次に、主側ＣＰＵ６３にて実行される不正検知処理について図２９（ａ）のフローチャートを参照しながら説明する。不正検知処理はタイマ割込み処理（図２６）のステップＳ５０２にて実行される。なお、不正検知処理は特定制御用のプログラム及び特定制御用のデータを利用して実行される。

不正検知処理では、まず不正な電波を検知しているか否かを判定する（ステップＳ８０１）。ステップＳ８０１では、既に説明した不正電波検知センサ（図示略）から受信している検知信号がＨＩ状態である場合に肯定判定を行う。ステップＳ８０１にて肯定判定を行った場合には、特定制御用のワークエリア１２１における不正電波検知カウンタ１３３の値を１減算し（ステップＳ８０２）、当該１減算後の不正電波検知カウンタ１３３の値が「０」となったか否かを判定する（ステップＳ８０３）。既に説明したとおり、不正電波検知カウンタ１３３には、不正監視基準期間（具体的には約２６２秒）が経過する度に初期値である「５」が設定される。

ステップＳ８０１にて否定判定を行った場合、又はステップＳ８０３にて否定判定を行った場合には、不正な磁気を検知しているか否かを判定する（ステップＳ８０４）。ステップＳ８０４では、既に説明した不正磁気検知センサ（図示略）から受信している検知信号がＨＩ状態である場合に肯定判定を行う。ステップＳ８０４にて肯定判定を行った場合には、特定制御用のワークエリア１２１における不正磁気検知カウンタ１３４の値を１減算し（ステップＳ８０５）、当該１減算後の不正磁気検知カウンタ１３４の値が「０」となったか否かを判定する（ステップＳ８０６）。既に説明したとおり、不正磁気検知カウンタ１３４には、不正監視基準期間（具体的には約２６２秒）が経過する度に初期値である「１０」が設定される。

ステップＳ８０４にて否定判定を行った場合、又はステップＳ８０６にて否定判定を行った場合には、異常な振動を検知しているか否かを判定する（ステップＳ８０７）。ステップＳ８０７では、既に説明した異常振動検知センサ（図示略）から受信している検知信号がＨＩ状態である場合に肯定判定を行う。ステップＳ８０７にて肯定判定を行った場合には、特定制御用のワークエリア１２１における異常振動検知カウンタ１３５の値を１減算し（ステップＳ８０８）、当該１減算後の異常振動検知カウンタ１３５の値が「０」となったか否かを判定する（ステップＳ８０９）。既に説明したとおり、異常振動検知カウンタ１３５には、不正監視基準期間（具体的には約２６２秒）が経過する度に初期値である「１５」が設定される。

ステップＳ８０７にて否定判定を行った場合、又はステップＳ８０９にて否定判定を行った場合には、不正監視タイマカウンタ１３２の更新処理を実行する（ステップＳ８１０）。当該更新処理では、特定制御用のワークエリア１２１における不正監視タイマカウンタ１３２に格納されている数値情報をＩＸレジスタ１０８に読み出し、当該ＩＸレジスタ１０８の値を１加算する。当該１加算後の値が最大値である「６５５３５」を超えた場合、ＩＸレジスタ１０８の値は「０」となるとともに、キャリーフラグに「１」がセットされる。その後、ＬＤ命令により、ＩＸレジスタ１０８に格納されている数値情報を不正監視タイマカウンタ１３２にロードする。これにより、不正監視タイマカウンタ１３２の値が更新される。キャリーフラグの状態は、ＬＤ命令が実行されても変化しない。このため、更新後の不正監視タイマカウンタ１３２の値が「０」となった場合、すなわち不正監視タイマカウンタ１３２の値が１周した場合には、ステップＳ８１０の処理の終了時にキャリーフラグに「１」がセットされている状態となる。不正監視タイマカウンタ１３２の値は約２６２秒で１周する。主側ＣＰＵ６３は、不正監視タイマカウンタ１３２の値が１周したことに基づいて今回の不正監視基準期間が終了して次の不正監視基準期間が開始されるタイミングであることを把握する。

その後、ステップＳ８１０にて不正監視タイマカウンタ１３２の値が１周したか否かを判定する（ステップＳ８１１）。ステップＳ８１１では、キャリーフラグに「１」がセットされているか否かを判定し、キャリーフラグに「１」がセットされている場合に不正監視タイマカウンタ１３２の値が１周したと判定する。不正監視タイマカウンタ１３２の値が１周した場合（ステップＳ８１１：ＹＥＳ）には、不正検知用初期化処理を実行して（ステップＳ８１２）、本不正検知処理を終了する。ステップＳ８１２における不正検知用初期化処理では、不正電波検知カウンタ１３３、不正磁気検知カウンタ１３４及び異常振動検知カウンタ１３５に初期値である「５」を設定する。このように、これらの検知カウンタ１３３〜１３５には、不正監視基準期間が経過する度に初期値が設定される。

図２９（ｂ）は不正検知用初期化処理（ステップＳ８１２）のプログラム内容を説明するための説明図である。図２９（ｂ）に示すように本プログラムには、行番号として「１５０１」〜「１５０４」が設定されている。プログラムの命令は、コール命令又はジャンプ命令が実行される場合を除いて、行番号の小さい方から大きい方に向かう順番で実行される。

「１５０１」の行番号には「ＬＤＴＨＬ，４００Ｈ」という命令が設定されている。「ＬＤＴ」はＬＤＴ実行回路１４９によるＬＤＴ命令であり、「ＨＬ」は転送先としてＨＬレジスタ１０７を指定する内容であり、「４００Ｈ」は転送元として「４００Ｈ」という１２ビットの数値情報を設定する内容である。既に説明したとおり、ＴＰレジスタ１１１には、メイン処理（図１５）のステップＳ１０４にてデータテーブルの基準アドレスである「９０００Ｈ」が設定されている。このため、「ＬＤＴＨＬ，４００Ｈ」が実行されることにより、転送元として設定されている「４００Ｈ」に対してＴＰレジスタ１１１に設定されている「９０００Ｈ」を加算して得られる「９４００Ｈ」がＨＬレジスタ１０７にロードされる。これにより、ＨＬレジスタ１０７に第１初期化テーブル６４ｋ（図１８（ａ））の開始アドレスをセットすることができる。

このように、１２ビットの数値情報を設定してアドレス指定を行うＬＤＴ命令を利用してＨＬレジスタ１０７に第１初期化テーブル６４ｋの開始アドレスをロードする構成であることにより、２バイトの数値情報を設定してアドレス指定を行うＬＤ命令を利用してＨＬレジスタ１０７に第１初期化テーブル６４ｋの開始アドレスをロードする構成と比較して、不正検知用初期化処理を実行するためのプログラムのデータ容量を低減することができる。

行番号「１５０２」〜「１５０３」には、電源投入設定処理（図１７（ｃ））の行番号「１００２」〜「１００３」と同様の命令が設定されている。具体的には、「１５０２」の行番号には「ＸＯＲＤ，Ｄ」という命令が設定されている。「ＸＯＲ」はＸＯＲ命令という排他的論理和命令であり、コンマの前後の「Ｄ」はＤレジスタ１０６ａを指定する内容である。「ＸＯＲＤ，Ｄ」が実行されることにより、Ｄレジスタ１０６ａの値とＤレジスタ１０６ａの値との排他的論理和の演算結果がコンマの前の「Ｄ」で指定されたＤレジスタ１０６ａに設定される。具体的には、Ｄレジスタ１０６ａの値に関わらず、Ｄレジスタ１０６ａに「００Ｈ」が設定される。つまり、Ｄレジスタ１０６ａが「０」クリアされる。これにより、Ｄレジスタ１０６ａに不正電波検知カウンタ１３３、不正磁気検知カウンタ１３４及び異常振動検知カウンタ１３５のアドレスデータにおいて共通している上位１バイトのデータ（「００Ｈ」）を設定することができる。

「１５０３」の行番号には「ＣＡＬＬ４ＢＴＳ１０」という命令が設定されている。「４ＢＴＳ１０」は既に説明したデータ設定実行処理（図１９（ｃ））である。「ＣＡＬＬ４ＢＴＳ１０」という命令は、データ設定実行処理というサブルーチンを呼び出すための命令である。行番号「１５０３」では、既に説明した電源投入設定処理（図１７（ｃ））の行番号「１００３」と同様に、ＨＬレジスタ１０７に第１初期化テーブル６４ｋの開始アドレスが設定されているとともにＤレジスタ１０６ａに「００Ｈ」が格納されている状態でデータ設定実行処理が実行される。行番号「１５０４」にてデータ設定実行処理が実行されることにより、特定制御用のワークエリア１２１における不正電波検知カウンタ１３３、不正磁気検知カウンタ１３４及び異常振動検知カウンタ１３５に初期値である「５」が設定される。

このように、電源投入設定処理（図１７（ｃ））においても利用されるデータ設定実行処理のプログラム及び第１初期化テーブル６４ｋのデータを利用して不正電波検知カウンタ１３３、不正磁気検知カウンタ１３４及び異常振動検知カウンタ１３５を初期化する構成であることにより、不正検知用初期化処理においてこれらの検知カウンタ１３３〜１３５を初期化するための専用のプログラム及びデータを記憶しておく構成と比較して、主側ＲＯＭ６４におけるプログラム及びデータのデータ容量を低減することができる。

「１５０４」の行番号には「ＲＥＴ」という命令が設定されている。「ＲＥＴ」という命令が実行されることで、不正検知用初期化処理が終了する。既に説明したとおり、不正検知用初期化処理は不正検知処理（図２９（ａ））のステップＳ８１２にて実行されるサブルーチンであり、不正検知用初期化処理が終了した場合には、不正検知処理も終了することとなる。

不正検知処理（図２９（ａ））の説明に戻り、ステップＳ８０３にて肯定判定を行った場合、ステップＳ８０６にて肯定判定を行った場合、又はステップＳ８０９にて肯定判定を行った場合には、不正検知対応処理（ステップＳ８１３〜ステップＳ８１４の処理）を実行する。具体的には、まず不正報知コマンドを音光側ＣＰＵ９３に送信する（ステップＳ８１３）。不正報知コマンドは、不正な電波、不正な磁気又は異常な振動が検出されて異常状態となったことを音光側ＣＰＵ９３に認識させるためのコマンドである。音光側ＣＰＵ９３は、不正報知コマンドを受信した場合、当該異常状態であることを報知するための不正報知が行われるように、表示発光部５３の発光制御、スピーカ部５４の音出力制御及び図柄表示装置４１の表示制御を行う。これにより、不正な電波、不正な磁気又は異常な振動が検出されて異常状態となったことを遊技ホールの管理者に報知することができる。

その後、特定制御用のワークエリア１２１における遊技停止フラグに「１」をセットして（ステップＳ８１４）、本不正検知処理を終了する。遊技停止フラグに「１」がセットされることにより、タイマ割込み処理（図２６）におけるステップＳ５０６〜ステップＳ５１８の処理が実行されない状態となり、遊技の進行を停止している状態となる。遊技停止フラグに「１」がセットされている状態は、メイン処理（図１５）において一部クリア処理（ステップＳ１０７）又は全部クリア処理（ステップＳ１１４）が実行されることにより解消される。

＜特図特電制御処理＞
次に、主側ＣＰＵ６３にて実行される特図特電制御処理について図３０のフローチャートを参照しながら説明する。なお、特図特電制御処理はタイマ割込み処理（図２６）におけるステップＳ５１２にて実行される。

特図特電制御処理では、第１作動口３３又は第２作動口３４への入賞が発生している場合に保留情報を取得するための処理を実行するとともに、保留情報が記憶されている場合にその保留情報について当否判定を行い、さらにその当否判定を契機として遊技回用の演出を行うための処理を実行する。当否判定の結果に基づいて、遊技回用の演出後に開閉実行モードに移行させる処理を実行するとともに、開閉実行モード中及び開閉実行モード終了時の処理を実行する。

特図特電制御処理では、まず保留情報の取得処理を実行する（ステップＳ９０１）。保留情報の取得処理では、特図側の保留情報を取得する。具体的には、特定制御用のワークエリア１２１における第１作動入賞フラグの状態に基づいて第１作動口３３への遊技球の入賞が発生しているか否かを判定する。第１作動口３３への遊技球の入賞が発生している場合には、特図保留エリア１１３における第１特図保留数カウンタ１１８を参照して第１特図保留エリア１１５に記憶されている保留情報の数を把握し、その保留情報の数が上限値（具体的には「４」）未満である場合に、当たり乱数カウンタＣ１、大当たり種別カウンタＣ２及びリーチ乱数カウンタＣ３の各値を、第１特図保留エリア１１５のうち保留情報が記憶されていない最上位側のエリアに記憶する。そして、第１作動入賞フラグを「０」クリアする。また、当該取得処理では、特定制御用のワークエリア１２１における第２作動入賞フラグの状態に基づいて第２作動口３４への遊技球の入賞が発生しているか否かを判定する。第２作動口３４への遊技球の入賞が発生している場合には、特図保留エリア１１３における第２特図保留数カウンタ１１９を参照して第２特図保留エリア１１６に記憶されている保留情報の数を把握し、その保留情報の数が上限値（具体的には「４」）未満である場合に、当たり乱数カウンタＣ１、大当たり種別カウンタＣ２及びリーチ乱数カウンタＣ３の各値を、第２特図保留エリア１１６のうち保留情報が記憶されていない最上位側のエリアに記憶する。そして、第２作動入賞フラグを「０」クリアする。

ステップＳ９０１における保留情報の取得処理では、第１特図保留エリア１１５についての保留情報又は第２特図保留エリア１１６についての保留情報を取得した場合には、保留コマンドを音光側ＣＰＵ９３に送信する。音光側ＣＰＵ９３では、受信した保留コマンドに対応したコマンドを表示制御装置８９に送信する。表示制御装置８９では、保留コマンドを受信することで、図柄表示装置４１における保留情報の数の表示を保留個数の増加に対応させて変更させる。この場合、当該保留コマンドには、第１特図保留エリア１１５及び第２特図保留エリア１１６のうちいずれの保留情報が増加したのかを示す情報が含まれているため、図柄表示装置４１では、増加した側に対応した保留個数の表示が変更される。

また、上記のように保留情報の数が増加した場合には、タイマ割込み処理（図２６）のステップＳ５１４における表示制御処理にて、第１特図保留表示部３７ｃ及び第２特図保留表示部３７ｄのうち保留個数の増加に対応した側に対して、保留個数の増加に対応した表示内容に変更されるように表示制御が行われる。なお、表示制御処理（ステップＳ５１４）の詳細については後述する。

ステップＳ９０１にて保留情報の取得処理を実行した後は、特図特電アドレス取得処理を実行する（ステップＳ９０２）。当該特図特電アドレス取得処理では、特定制御用のワークエリア１２１に設けられた特図特電カウンタの情報を読み出すとともに、主側ＲＯＭ６４に記憶されている特図特電アドレステーブル６４ｑ（図３１）を読み出す。そして、特図特電アドレステーブル６４ｑから特図特電カウンタの情報に対応した開始アドレスを取得する。なお、特図特電アドレス取得処理の詳細については後述する。

既に説明したとおり特図特電制御処理には、遊技回用の演出を制御するための処理と、開閉実行モードを制御するための処理と、が含まれている。この場合に、遊技回用の演出を制御するための処理として、遊技回用の演出を開始させるための処理である特図変動開始処理（ステップＳ９０４）と、遊技回用の演出を進行させるための処理である特図変動中処理（ステップＳ９０５）と、遊技回用の演出を終了させるための処理である特図確定中処理（ステップＳ９０６）と、が設定されている。

また、開閉実行モードを制御するための処理として、開閉実行モードのオープニングを制御するための処理である特電開始処理（ステップＳ９０７）と、特電入賞装置３２の開放中の状態を制御するための処理である特電開放中処理（ステップＳ９０８）と、特電入賞装置３２の閉鎖中の状態を制御するための処理である特電閉鎖中処理（ステップＳ９０９）と、開閉実行モードのエンディング及び開閉実行モード終了時の遊技状態の移行を制御するための処理である特電終了処理（ステップＳ９１０）と、が設定されている。

このような処理構成において、特図特電カウンタは、上記複数種類の処理のうちいずれを実行すべきであるかを主側ＣＰＵ６３にて把握するためのカウンタであり、特図特電アドレステーブル６４ｑ（図３１）には、特図特電カウンタの数値情報に対応させて、上記複数種類の処理を実行するためのプログラムの開始アドレスが設定されている。

図３１は特図特電アドレステーブル６４ｑのデータ構成を説明するための説明図である。図３１に示すように、特図特電アドレステーブル６４ｑは、主側ＲＯＭ６４において「９１８０Ｈ」〜「９１８ＡＨ」のアドレス範囲に記憶されている。

開始アドレスＳＡ０は、特図変動開始処理（ステップＳ９０４）を実行するためのプログラムの開始アドレスであり、開始アドレスＳＡ１は、特図変動中処理（ステップＳ９０５）を実行するためのプログラムの開始アドレスであり、開始アドレスＳＡ２は、特図確定中処理（ステップＳ９０６）を実行するためのプログラムの開始アドレスであり、開始アドレスＳＡ３は、特電開始処理（ステップＳ９０７）を実行するためのプログラムの開始アドレスであり、開始アドレスＳＡ４は、特電開放中処理（ステップＳ９０８）を実行するためのプログラムの開始アドレスであり、開始アドレスＳＡ５は、特電閉鎖中処理（ステップＳ９０９）を実行するためのプログラムの開始アドレスであり、開始アドレスＳＡ６は、特電終了処理（ステップＳ９１０）を実行するためのプログラムの開始アドレスである。

これらの開始アドレスＳＡ０〜ＳＡ６のアドレスデータは２バイトのデータであり、これらの開始アドレスＳＡ０〜ＳＡ６の上位４ビットはいずれも「９Ｈ」である。特図特電アドレステーブル６４ｑには、これらの開始アドレスＳＡ０〜ＳＡ６から共通の上位４ビット（「９Ｈ」）を除いた下位１２ビットのみが設定されている。具体的には、主側ＲＯＭ６４において「９１８０Ｈ」のアドレスに対応するエリア及び「９１８１Ｈ」のアドレスに対応するエリアのうち下位４ビットのエリア（以下、下位４ビットエリアともいう。）には開始アドレスＳＡ０（「９７００Ｈ」）の下位１２ビット（「７００Ｈ」）が設定されているとともに、「９１８１Ｈ」のアドレスに対応するエリアのうち上位４ビットのエリア（以下、上位４ビットエリアともいう。）及び「９１８２Ｈ」のアドレスに対応するエリアには開始アドレスＳＡ１（「９７１２Ｈ」）の下位１２ビット（「７１２Ｈ」）が設定されている。「９１８３Ｈ」のアドレスに対応するエリア及び「９１８４Ｈ」のアドレスに対応する下位４ビットエリアには開始アドレスＳＡ２（「９７１ＦＨ」）の下位１２ビット（「７１ＦＨ」）が設定されているとともに、「９１８４Ｈ」のアドレスに対応する上位４ビットエリア及び「９１８５Ｈ」のアドレスに対応するエリアには開始アドレスＳＡ３（「９７３１Ｈ」）の下位１２ビット（「７３１Ｈ」）が設定されている。「９１８６Ｈ」のアドレスに対応するエリア及び「９１８７Ｈ」のアドレスに対応する下位４ビットエリアには開始アドレスＳＡ４（「９７４０Ｈ」）の下位１２ビット（「７４０Ｈ」）が設定されているとともに、「９１８７Ｈ」のアドレスに対応する上位４ビットエリア及び「９１８８Ｈ」のアドレスに対応するエリアには開始アドレスＳＡ５（「９７４ＣＨ」）の下位１２ビット（「７４ＣＨ」）が設定されている。「９１８９Ｈ」のアドレスに対応するエリア及び「９１８ＡＨ」のアドレスに対応する下位４ビットエリアには開始アドレスＳＡ６（「９７５３Ｈ」）の下位１２ビット（「７５３Ｈ」）が設定されているとともに、「９１８ＡＨ」のアドレスに対応する上位４ビットエリアには使用されない調整用データとして「００００Ｂ」が設定されている。

特図特電カウンタは、現状格納されている数値情報に対応した処理を終了した場合に当該数値情報を更新すべき条件が成立していることを契機として、その次の処理回における特図特電制御処理にて実行される処理に対応させて、１加算、１減算又は「０」クリアされる。したがって、各処理回における特図特電制御処理では、特図特電カウンタにセットされている数値情報に応じた処理を実行すればよいこととなる。なお、特図特電カウンタは、初期値として０が設定されている。

特図特電制御処理（図３０）の説明に戻り、ステップＳ９０２の処理を実行した後は、ステップＳ９０３にて、ステップＳ９０２にて取得した開始アドレスの示す処理にジャンプする処理を実行する。具体的には、取得した開始アドレスがＳＡ０である場合にはステップＳ９０４の特図変動開始処理にジャンプし、取得した開始アドレスがＳＡ１である場合にはステップＳ９０５の特図変動中処理にジャンプし、取得した開始アドレスがＳＡ２である場合にはステップＳ９０６の特図確定中処理にジャンプし、取得した開始アドレスがＳＡ３である場合にはステップＳ９０７の特電開始処理にジャンプし、取得した開始アドレスがＳＡ４である場合にはステップＳ９０８の特電開放中処理にジャンプし、取得した開始アドレスがＳＡ５である場合にはステップＳ９０９の特電閉鎖中処理にジャンプし、取得した開始アドレスがＳＡ６である場合にはステップＳ９１０の特電終了処理にジャンプする。ステップＳ９０４〜ステップＳ９１０のいずれかの処理を実行した場合には、本特図特電制御処理を終了する。なお、ステップＳ９０４〜ステップＳ９１０の処理の内容については後述する。

＜ＬＤＢ命令＞
特図特電カウンタの値に対応する開始アドレスＳＡ０〜ＳＡ６は、後述するアドレス取得実行処理（図３３（ｅ））においてＨＬレジスタ１０７に取得される。アドレス取得実行処理では、開始アドレスＳＡ０〜ＳＡ６を取得するために「ＬＤＢＨＬ，（ＨＬ）．Ａ」というＬＤＢ命令が実行される。図９に示すように、主側ＭＰＵ６２はＬＤＢ命令を実行するための専用回路であるＬＤＢ実行回路１５７を備えており、主側ＣＰＵ６３はＬＤＢ命令を実行することができる。

ＬＤＢ命令の命令コードは、「ＬＤＢ転送先，取得データ指定．取得ビット数指定」という構成を有している。ＬＤＢ命令では、「転送先」として汎用レジスタ又はペアレジスタが設定される。ＬＤＢ命令において「転送先」として設定される汎用レジスタはＷレジスタ１０４ａであるとともに、ＬＤＢ命令において「転送先」として設定されるペアレジスタはＨＬレジスタ１０７である。なお、ＬＤＢ命令において「転送先」の汎用レジスタとして、Ａレジスタ１０４ｂ、Ｂレジスタ１０５ａ、Ｃレジスタ１０５ｂ、Ｄレジスタ１０６ａ、Ｅレジスタ１０６ｂ、Ｈレジスタ１０７ａ又はＬレジスタ１０７ｂが設定される構成としてもよい。また、ＬＤＢ命令において「転送先」のペアレジスタとして、ＷＡレジスタ１０４、ＢＣレジスタ１０５、又はＤＥレジスタ１０６が設定される構成としてもよい。

「転送先」として１バイトのＷレジスタ１０４ａが設定されている場合には、ＬＤＢ命令により当該「転送先」のＷレジスタ１０４ａに１〜８のいずれかのビット数のデータが設定される。「転送先」のＷレジスタ１０４ａに１〜７のいずれかのビット数のデータが設定される場合には、Ｗレジスタ１０４ａにおける下位側のビットに当該データがロードされるとともに、Ｗレジスタ１０４ａにおける上位側のビットが「０」でマスクされる。例えば、「転送先」のＷレジスタ１０４ａに２ビットのデータがロードされる場合には、Ｗレジスタ１０４ａの下位側に存在する第０〜第１ビットに当該データがロードされるとともに、上位側に存在する第２〜第７ビットが「０」でマスクされる。

「転送先」として２バイトのＨＬレジスタ１０７が設定されている場合には、ＬＤＢ命令により当該「転送先」のＨＬレジスタ１０７に１〜１６のいずれかのビット数のデータがロードされる。「転送先」のＨＬレジスタ１０７に１〜１５のいずれかのビット数のデータがロードされる場合には、ＨＬレジスタ１０７における下位側のビットに当該データがロードされるとともに、ＨＬレジスタ１０７における上位側のビットが「０」でマスクされる。例えば、「転送先」のＨＬレジスタ１０７に１２ビットのデータがロードされる場合には、ＨＬレジスタ１０７の下位側に存在する第０〜第１１ビットに当該データがロードされるとともに、上位側に存在する第１２〜第１５ビットが「０」でマスクされる。

ＬＤＢ命令では、「取得データ指定」として「（ＨＬ）」が設定される。ＬＤＢ命令では、「取得データ指定」として設定されたＨＬレジスタ１０７に格納されている２バイトのデータ（以下、取得データ指定データという。）に基づいて、「転送先」のレジスタに転送されるデータの取得開始アドレス及び取得開始ビット目が特定される。

「転送先」として１バイトのＷレジスタ１０４ａが設定されている場合、ＬＤＢ命令では「取得ビット数指定」として、「０」〜「７」のいずれかの数値が格納されている汎用レジスタが設定される。また、「転送先」として２バイトのＨＬレジスタ１０７が設定されている場合、ＬＤＢ命令では「取得ビット数指定」として、「０」〜「１５」のいずれかの数値が格納されている汎用レジスタが設定される。ＬＤＢ命令において「取得ビット数指定」として設定される汎用レジスタはＡレジスタ１０４ｂである。なお、ＬＤＢ命令において「取得ビット数指定」の汎用レジスタとして、Ｂレジスタ１０５ａ、Ｃレジスタ１０５ｂ、Ｄレジスタ１０６ａ、Ｅレジスタ１０６ｂ、Ｈレジスタ１０７ａ又はＬレジスタ１０７ｂが設定される構成としてもよい。

「取得ビット数指定」は、「転送先」のレジスタにロードされるデータのビット数を指定するためのデータ（以下、取得ビット数指定データともいう。）である。ＬＤＢ命令では、ＬＤＢ実行回路１５７にて「取得ビット数指定」に設定されているＡレジスタ１０４ｂの値に「１」を加算して得られる値を演算する処理が行われて、当該演算結果に対応するビット数のデータが「転送先」にロードされる。つまり、「転送先」には、「取得ビット数指定」に「１」を加算して得られる値に対応するビット数のデータがロードされる。このため、「取得ビット数指定」には、「転送先」にロードするデータのビット数から「１」を減算した値が設定される。例えば、「取得ビット数指定」として「１」という数値が格納されているＡレジスタ１０４ｂが設定されている場合、「転送先」のレジスタには当該「１」に「１」を加算して得られる２ビットのデータがロードされる。また、例えば、「取得ビット数指定」として「１１」という数値が格納されているＡレジスタ１０４ｂが設定されている場合、「転送先」のレジスタには当該「１１」に「１」を加算して得られる１２ビットのデータがロードされる。

ＬＤＢ命令が実行されることにより、主側ＲＯＭ６４において取得開始アドレスに対応するエリアの取得開始ビット目から「取得ビット数指定」に対応するビット数のデータが「転送先」のレジスタにロードされる。

図３２（ａ）〜図３２（ｄ）は取得データ指定データから取得開始アドレス及び取得開始ビット目が算出される過程を説明するための説明図である。２バイトの取得データ指定データのうち上位１３ビット（第３〜第１５ビット）は取得開始アドレスを指定するためのデータであるとともに、下位３ビット（第０〜第２ビット）は取得開始ビット目を指定するためのデータである。取得開始アドレスは、取得データ指定データを「８」（「１０００Ｂ」）で除算した場合の商に対してＴＰレジスタ１１１に格納されているデータテーブルの基準アドレス（本実施形態では「９０００Ｈ」）を加算する演算の演算結果として算出されるアドレスである。取得データ指定データの除算に用いられる「８」（「１０００Ｂ」）は、取得データ指定データのうち取得開始ビット目を指定するためのデータのビット数（「３」）で表される数値範囲（「０」〜「７」）の最大値である「７」に「１」を加算した値であり、「２」の３乗である。ビット数「ｎ」（ｎは１〜１５のいずれかの整数）で表される数値範囲の最大値に「１」を加算した値は「２」のｎ乗となる。２バイトの２進数を当該「２」のｎ乗で除算すると、当該２バイトの２進数において第ｎビット〜第１５ビットに設定されている「０」又は「１」の情報がｎビット下位側にシフトして除算後の商データにおける下位（１６−ｎ）ビットに設定されるとともに、当該除算後の商データにおける上位ｎビット（第（１６−ｎ）ビット〜第１５ビット）に「０」が設定される。本実施形態におけるＬＤＢ命令では、２バイトの２進数である取得データ指定データを「２」の３乗である「８」（「１０００Ｂ」）で除算する。取得データ指定データを「８」で除算すると、当該取得データ指定データの第３〜第１５ビットに設定されている「０」又は「１」の情報が３ビット下位側にシフトして除算後の商データにおける下位１３ビット（第０〜第１２ビット）に設定されるとともに、当該除算後の商データにおける上位３ビット（第１３〜第１５ビット）に「０」が設定される。

具体的には、図３２（ａ）に示すように、取得データ指定データとして「０Ｃ２４Ｈ」が設定されている。図３２（ｂ）に示すように、３ビットで表される数値範囲の最大値である「７」に「１」を加算した値である「８」で取得データ指定データ（「０Ｃ２４Ｈ」）を除算すると、当該取得データ指定データの第３〜第１５ビットに設定されている「００００１１００００１００」が３ビット下位側にシフトして除算後の商データにおける下位１３ビット（第０〜第１２ビット）に設定されるとともに、当該除算後の商データにおける上位３ビット（第１３〜第１５ビット）に「０」が設定される。これにより、除算後の商データは「０００００００１１００００１００」となる。その後、当該除算後の商データに対してＴＰレジスタ１１１に格納されているデータテーブルの基準アドレス（「９０００Ｈ」）を加算する演算の演算結果として、図３２（ｃ）に示すように「１００１０００１１００００１００」（「９１８４Ｈ」）という取得開始アドレスが算出される。除算後の商データ（図３２（ｂ））における第１２ビットは「０」であるとともに、データテーブルの基準アドレスである「９０００Ｈ」の第１２ビットは「１」である。また、除算後の商データにデータテーブルの基準アドレスを加算する演算では当該第１２ビットへの繰り上がりは発生しない。このため、図３２（ｃ）に示すように、取得開始アドレスにおける第０〜第１１ビットには取得データ指定データ（図３２（ａ））における第３〜第１４ビットのデータが設定されるとともに、当該取得開始アドレスにおける第１２〜第１５ビットにはデータテーブルの基準アドレスにおける第１２〜第１５ビットのデータである「１００１Ｂ」（「９Ｈ」）が設定される。

このように、取得開始アドレスの第０〜第１１ビットには取得データ指定データにおける第３〜第１４ビットのデータが設定されるとともに、取得開始アドレスの第１２〜第１５ビットにはＴＰレジスタ１１１に格納されているデータテーブルの基準アドレスにおける第１２〜第１５ビットのデータが設定される。

取得開始ビット目は、取得データ指定データの下位１バイトと「０００００１１１Ｂ」（「０７Ｈ」）との論理積の演算により算出される。取得開始ビット目を算出するための演算に用いられる当該「０００００１１１Ｂ」は、２バイトの取得データ指定データから当該取得データ指定データにおける下位３ビット（第０〜第２ビット）のデータのみを分離して、当該下位３ビットのデータを単独で利用可能とするためのデータである。取得データ指定データの下位１バイトと「０００００１１１Ｂ」との論理積の演算では、取得データ指定データにおける下位３ビット（第０〜第２ビット）のデータが演算結果の下位３ビット（第０〜第２ビット）に設定されるとともに、当該演算結果の上位５ビット（第３〜第７ビット）に「０」が設定される。具体的には、図３２（ａ）に示すように取得データ指定データとして「０Ｃ２４Ｈ」が設定されている場合の取得開始ビット目は、取得データ指定データの下位１バイトである「００１００１００Ｂ」（「２４Ｈ」）と「０００００１１１Ｂ」との論理積の演算により「０００００１００Ｂ」（「４」）となる。図３２（ｄ）に示すように、取得開始ビット目の第０〜第２ビットには取得データ指定データ（図３２（ａ））における第０〜第２ビットのデータが設定されるとともに、取得開始ビット目の第３〜第７ビットには「０」が設定される。

ＬＤＢ命令の命令コードには、取得開始ビット目を算出するための演算に「０００００１１１Ｂ」を用いることを指定するためのデータは設定されない。取得データ指定データの下位１バイトと「０００００１１１Ｂ」との論理積の演算は、プログラムに設定されているＬＤＢ命令が実行される場合にＬＤＢ実行回路１５７にて自動的に実行される。このため、ＬＤＢ命令の命令コードに取得開始ビット目を算出するための演算に「０００００１１１Ｂ」を用いることを指定するためのデータを設定する必要がある構成と比較して、ＬＤＢ命令の命令コードのデータ容量を低減することができるとともに、主側ＲＯＭ６４におけるプログラムのデータ容量を低減することができる。

取得開始ビット目が「ｎ」（ｎは０〜７の整数）である場合、主側ＲＯＭ６４において取得開始アドレスに対応するエリアの第０〜第７ビットのうち第ｎビット目以降（第ｎビット〜第７ビット）に設定されている取得ビット数分の「０」又は「１」のデータが「転送先」のレジスタに転送される。取得開始アドレスに対応するエリアにおいて取得開始ビット目以降（第ｎビット〜第７ビット）に存在している「０」又は「１」のデータの数が今回の取得ビット数未満である場合には、取得開始アドレスにおける取得開始ビット目以降のデータ（取得開始アドレスにおける第ｎビット〜第７ビットのデータ）と、取得開始アドレスの次のアドレスにおける第０ビット目以降のデータとが「転送先」にロードされる。ここで、取得開始アドレスの次のアドレスとは、取得開始アドレスに「１」を加算することにより得られるアドレスである。

例えば、ＴＰレジスタ１１１に基準アドレスとして「９０００Ｈ」が格納されており、ＨＬレジスタ１０７に取得データ指定データとして「０Ｃ２４Ｈ」（「３１０８」）が格納されており、Ａレジスタ１０４ｂに取得ビット数指定データとして「ＢＨ」（１１）が格納されている状態において、「ＬＤＢＨＬ，（ＨＬ）．Ａ」が実行される場合、「転送先」はＨＬレジスタ１０７となる。既に説明したとおり、取得開始アドレスを指定するためのデータは取得データ指定データの上位１３ビットに設定されているとともに、取得開始ビット目を指定するためのデータは取得データ指定データの下位３ビットに設定されている。取得開始アドレスは、取得データ指定データを「８」で除算した「０１８４Ｈ」（「３８８」）に基準アドレス（「９０００Ｈ」）を加算して得られる「９１８４Ｈ」となる。取得開始ビット目は、取得データ指定データの下位３ビットが抽出されて「０００００１００Ｂ」（「４」）となる。既に説明したとおり、取得開始ビット目は、取得データ指定データの下位１バイト（「００１００１００Ｂ」）と「０００００１１１Ｈ」との論理積の演算により算出される。取得ビット数は、「０ＢＨ」に「１」を加算して得られる「０ＣＨ」（「１２」）となる。このため、当該状態において「ＬＤＢＨＬ，（ＨＬ）．Ａ」が実行された場合には、主側ＲＯＭ６４において取得開始アドレスである「９１８４Ｈ」（図３１参照）に対応するエリアにおける取得開始ビット目（第４ビット目）以降に設定されている４ビットのデータと、当該取得開始アドレスの次のアドレスである「９１８５Ｈ」に対応するエリアにおける第０ビット目以降に設定されている８ビットのデータと、が転送先であるＨＬレジスタ１０７の第０〜第１１ビットに設定されるとともに、当該ＨＬレジスタ１０７の第１２〜第１５ビットが「０」でマスクされる。具体的には、「９１８４Ｈ」に対応するエリアの第４〜第７ビットのデータ及び「９１８５Ｈ」に対応するエリアの第０〜第７ビットのデータがＨＬレジスタ１０７の第０〜第１１ビットに設定される。

図３２（ｅ）及び図３２（ｆ）は特図特電アドレステーブル６４ｑからＨＬレジスタ１０７に開始アドレスＳＡ３が取得される様子を説明するための説明図である。既に説明したとおり、特図特電アドレステーブル６４ｑ（図３１）において、「９１８４Ｈ」の第４〜第７ビット及び「９１８５Ｈ」の第０〜第７ビットには開始アドレスＳＡ３の下位１２ビットが設定されている。「ＬＤＢＨＬ，（ＨＬ）．Ａ」が実行されることにより、図３２（ｅ）に示すように、ＨＬレジスタ１０７の下位１２ビットに開始アドレスＳＡ３の下位１２ビットがロードされる。後述するアドレス取得実行処理（図３３（ｅ））では、ＬＤＢ命令を実行した後、ＨＬレジスタ１０７の値にデータテーブルの基準アドレスである「９０００Ｈ」を加算する。これにより、図３２（ｆ）に示すように、ＨＬレジスタ１０７に開始アドレスＳＡ３の全体を取得することができる。

ＬＤＢ命令を利用することにより、２バイトの取得データ指定データにおける第３〜第１５ビットのデータ及びＴＰレジスタ１１１に設定されているデータテーブルの基準アドレスに対応する取得開始アドレスを特定する処理と、当該取得指定データの下位３ビット（第０〜第２ビット）に対応する取得開始ビット目を特定する処理と、取得開始アドレスの取得開始ビット目から取得ビット数分のデータを「転送先」のレジスタにロードする処理と、「転送先」のレジスタのうちロードされたデータよりも上位側に存在するビットを「０」でマスクする処理と、を一命令で実行することができる。これらの処理はＬＤＢ実行回路１５７にて実行される。これにより、これらの処理を実行するために複数の命令が設定されている構成と比較して、プログラムの構成を簡素化することができるとともに、主側ＲＯＭ６４におけるプログラムのデータ容量を低減することができる。

次に、特図特電制御処理（図３０）のステップＳ９０２にて実行される特図特電アドレス取得処理のプログラム内容について図３３（ａ）の説明図を参照しながら説明する。図３３（ａ）に示すように本プログラムには、行番号として「１６０１」〜「１６０５」が設定されている。プログラムの命令は、コール命令又はジャンプ命令が実行される場合を除いて、行番号の小さい方から大きい方に向かう順番で実行される。

「１６０１」の行番号には「ＬＤＷ，（ＴＺＴＤＣＮＴ）」という命令が設定されている。「ＬＤ」はＬＤ命令であり、「Ｗ」は転送先としてＷレジスタ１０４ａを指定する内容である。「ＴＺＴＤＣＮＴ」は特定制御用のワークエリア１２１における特図特電カウンタのアドレスであり、「（ＴＺＴＤＣＮＴ）」は特図特電カウンタに格納されているデータを「転送先」に転送する内容である。既に説明したとおり、特図特電カウンタには０〜６のいずれかの数値データが格納されている。「ＬＤＷ，（ＴＺＴＤＣＮＴ）」が実行されることにより、「転送先」のＷレジスタ１０４ａに特図特電カウンタのデータ（１バイト）がロードされる。

「１６０２」の行番号には「ＬＤＢ，０ＣＨ」という命令が設定されている。「ＬＤ」はＬＤ命令であり、「Ｂ」は転送先としてＢレジスタ１０５ａを指定する内容であり、「０ＣＨ」は「転送元」として「０ＣＨ」（「１２」）という数値データを指定する内容である。「０ＣＨ」は後述するアドレス取得実行処理（図３３（ｅ））において特図特電アドレステーブル６４ｑから取得するアドレスデータのビット数である。「ＬＤＢ，０ＣＨ」が実行されることにより、「転送先」のＢレジスタ１０５ａに特図特電アドレステーブル６４ｑから取得するアドレスデータのビット数（「１２」）が設定される。

「１６０３」の行番号には「ＬＤＨＬ，ＴＢＬ＿ＴＺＴＤ＿Ｂ」という命令が設定されている。「ＬＤ」はＬＤ命令であり、「ＨＬ」は転送先としてＨＬレジスタ１０７を指定する内容である。「ＴＢＬ＿ＴＺＴＤ＿Ｂ」は、取得開始アドレスを特図特電アドレステーブル６４ｑの開始アドレスとするための２バイトの数値データであり、具体的には「０Ｃ００Ｈ」である。「ＬＤＨＬ，ＴＢＬ＿ＴＺＴＤ＿Ｂ」が実行されることにより、「転送先」のＨＬレジスタ１０７に「０Ｃ００Ｈ」がロードされる。

「ＴＢＬ＿ＴＺＴＤ＿Ｂ」は、「｛（特図特電アドレステーブル６４ｑの開始アドレス）−９０００Ｈ｝×８」の式で算出される。図３３（ｂ）〜図３３（ｄ）は「ＴＢＬ＿ＴＺＴＤ＿Ｂ」を算出する過程を説明するための説明図である。特図特電アドレステーブル６４ｑの開始アドレスである「９１８０Ｈ」（図３３（ｂ））からデータテーブルの基準アドレスである「９０００Ｈ」を減算すると、図３３（ｃ）に示すように、減算後のデータにおける第０〜第１１ビットに開始アドレス「９１８０Ｈ」（図３３（ｂ））における第０〜第１１ビットのデータが設定されている状態となる。その後、当該減算後のデータに「８」（「１０００Ｂ」）を乗算する演算を行うと、図３３（ｄ）に示すように「ＴＢＬ＿ＴＺＴＤ＿Ｂ」が算出される。「ＴＢＬ＿ＴＺＴＤ＿Ｂ」を算出するための当該演算に用いられる「８」は、取得データ指定データのうち取得開始ビット目を指定するためのデータのビット数（「３」）で表される数値範囲（「０」〜「７」）の最大値である「７」に「１」を加算した値であり、「２」の３乗である。２バイトの２進数を「２」のｎ乗（ｎは１〜１５のいずれかの整数）で乗算すると、当該２バイトの２進数において第０ビット〜第（１５−ｎ）ビットに設定されている「０」又は「１」の情報がｎビット上位側にシフトして乗算後のデータにおける上位（１６−ｎ）ビットに設定されるとともに、当該乗算後のデータにおける下位ｎビット（第０ビット〜第（ｎ−１）ビット）に「０」が設定される。

「ＴＢＬ＿ＴＺＴＤ＿Ｂ」の演算では、特図特電アドレステーブル６４ｑの開始アドレスからデータテーブルの基準アドレスである「９０００Ｈ」を減算した値（減算後のデータ）に対して「２」の３乗である「８」が乗算される。これにより、減算後のデータにおける第０〜第１２ビットのデータが３ビット上位側にシフトして乗算後のデータにおける上位１３ビット（第３〜第１５ビット）に設定されるとともに、当該乗算後のデータにおける下位３ビット（第０ビット〜第２ビット）に「０」が設定される。図３３（ｄ）に示すように、「８」で乗算した後のデータ（乗算後のデータ）である「ＴＢＬ＿ＴＺＴＤ＿Ｂ」における第３〜第１４ビットには、開始アドレス「９１８０Ｈ」（図３３（ｂ））における第０〜第１１ビットのデータが設定されている。

既に説明したとおり、ＬＤＢ命令において取得開始アドレスは、取得データ指定データを「８」（「１０００Ｂ」）で除算した値に対してデータテーブルの基準アドレスである「９０００Ｈ」を加算することにより算出される。また、既に説明したとおり、ＬＤＢ命令において取得開始アドレスを算出する過程で取得データ指定データが「８」で除算されることにより、取得データ指定データにおける上位１３ビット（第３〜第１５ビット）に設定されているデータが３ビット下位側にシフトする。減算後のデータ（図３３（ｃ））における第０〜第１２ビットのデータを３ビット上位側にシフトさせて導出された「ＴＢＬ＿ＴＺＴＤ＿Ｂ」を取得データ指定データとしてＬＤＢ命令が実行されると、取得開始アドレスを算出する過程で「ＴＢＬ＿ＴＺＴＤ＿Ｂ」が「８」で除算される。除算後の商データでは、３ビット上位側にシフトしていた減算後のデータ（図３３（ｃ））における第０〜第１２ビットのデータが３ビット下位側にシフトする。そして、当該除算後の商データに対してデータテーブルの基準アドレスである「９０００Ｈ」を加算する演算により、取得開始アドレスとして特図特電アドレステーブル６４ｑの開始アドレス（「９１８０Ｈ」）が算出される。

このように、「｛（特図特電アドレステーブル６４ｑの開始アドレス）−９０００Ｈ｝×８」の式で算出される「ＴＢＬ＿ＴＺＴＤ＿Ｂ」は、ＬＤＢ命令において特図特電アドレステーブル６４ｑの開始アドレスを取得開始アドレスとするための取得データ指定データである。「ＴＢＬ＿ＴＺＴＤ＿Ｂ」を取得データ指定データとして設定することにより、特図特電アドレステーブル６４ｑの開始アドレスをＬＤＢ命令の取得開始アドレスとすることができる。

行番号「１６０４」にて呼び出すアドレス取得実行処理（図３３（ｅ））では、特図特電カウンタの値が「０」である場合、ＨＬレジスタ１０７に格納されている「０Ｃ００Ｈ」が取得データ指定データとして使用される。一方、特図特電カウンタの値が「１」以上である場合、ＨＬレジスタ１０７に格納されている数値情報は、ＬＤＢ命令が実行される前に当該特図特電カウンタの値に対応する数値情報に変更される。

「１６０４」の行番号には「ＣＡＬＬＳＬＤＢＡＤＧＥＴ」という命令が設定されている。「ＬＤＢＡＤＧＥＴ」は後述するアドレス取得実行処理（図３３（ｅ））である。「ＣＡＬＬＳＬＤＢＡＤＧＥＴ」という命令は、アドレス取得実行処理というサブルーチンを呼び出すための命令である。詳細は後述するが、行番号「１６０４」にてアドレス取得実行処理が実行されることにより、特図特電カウンタの値に対応する開始アドレス（ＳＡ０〜ＳＡ６のいずれか）がＨＬレジスタ１０７に設定される。アドレス取得実行処理のサブルーチンが終了した場合には、「１６０５」の行番号に進む。

「１６０５」の行番号には「ＲＥＴ」という命令が設定されている。既に説明したとおり、特図特電アドレス取得処理は特図特電制御処理（図３０）のステップＳ９０２にて実行されるサブルーチンである。したがって、「ＲＥＴ」という命令が実行されることで、特図特電制御処理（図３０）のステップＳ９０３に進むことになる。

次に、主側ＣＰＵ６３にて実行されるアドレス取得実行処理のプログラム内容について説明する。アドレス取得実行処理は、特図特電アドレス取得処理（図３３（ａ））の行番号「１６０４」にて実行される。図３３（ｅ）は主側ＣＰＵ６３にて実行されるアドレス取得実行処理のプログラム内容を説明するための説明図である。また、図３４は特図特電カウンタの値とＨＬレジスタ１０７に取得される開始アドレスＳＡ０〜ＳＡ６との対応関係を説明するための説明図である。

図３３（ｅ）に示すように、本プログラムには、行番号として「１７０１」〜「１７０９」が設定されている。プログラムの命令は、コール命令又はジャンプ命令が実行される場合を除いて、行番号の小さい方から大きい方に向かう順番で実行される。

図３３（ｅ）に示すように、「１７０１」の行番号には「ＬＤＢＡＤＧＥＴ」が設定されている。これは命令ではなくパチンコ機１０の開発者によるプログラムの確認に際して参照されるデータである。したがって、行番号「１７０１」では何ら命令が実行されることなく行番号「１７０２」に進む。

「１７０２」の行番号には「ＬＤＡ，Ｂ」という命令が設定されている。「ＬＤ」はＬＤ命令であり、「Ａ」は転送先としてＡレジスタ１０４ｂを指定する内容であり、「Ｂ」は転送元としてＢレジスタ１０５ａを指定する内容である。既に説明したとおり、特図特電アドレス取得処理（図３３（ａ））においてＢレジスタ１０５ａには特図特電アドレステーブル６４ｑから取得するビット数（取得ビット数）を指定する「０ＣＨ」（「１２」）が設定されている。このため、「ＬＤＡ，Ｂ」が実行されることにより、「転送先」のＡレジスタ１０４ｂに「０ＣＨ」が設定される。

「１７０３」の行番号には「ＭＵＬＷ，Ａ」という命令が設定されている。「ＭＵＬ」はＭＵＬ命令という演算命令であり、「Ｗ」はＷレジスタ１０４ａを指定する内容であり、「Ａ」はＡレジスタ１０４ｂを指定する内容である。「ＭＵＬＷ，Ａ」が実行されることにより、Ｗレジスタ１０４ａの値とＡレジスタ１０４ｂの値とを乗算する演算が行われるとともに当該演算の結果がＷＡレジスタ１０４に格納される。既に説明したとおり、特図特電アドレス取得処理（図３３（ａ））において、Ｗレジスタ１０４ａには特図特電カウンタの値（０〜６のいずれかの整数）が設定されている。また、上述したとおり、Ａレジスタ１０４ｂには取得ビット数である「０ＣＨ」が格納されている。このため、行番号「１７０３」にて「ＭＵＬＷ，Ａ」が実行された場合、ＷＡレジスタ１０４には、「（特図特電カウンタの値）×（取得ビット数）」の演算結果が格納される。既に説明したとおり、特図特電アドレス取得処理（図３３（ａ））の行番号「１６０３」において、ＨＬレジスタ１０７には特図特電カウンタにおける「０」の値に対応する取得データ指定データ（「０Ｃ００Ｈ」）が格納されている。「（特図特電カウンタの値）×（取得ビット数）」の演算結果のデータは、ＨＬレジスタ１０７に格納されている当該取得データ指定データを特図特電カウンタの値に対応するデータに変更するために用いられる。

「１７０４」の行番号には「ＡＤＤＨＬ，ＷＡ」という命令が設定されている。「ＡＤＤ」はＡＤＤ命令という演算命令であり、「ＨＬ」はＨＬレジスタ１０７を指定する内容であり、「ＷＡ」はＷＡレジスタ１０４を指定する内容である。「ＡＤＤＨＬ，ＷＡ」が実行されることにより、ＨＬレジスタ１０７の値とＷＡレジスタ１０４の値との和がＨＬレジスタ１０７に格納される。上述したとおり、特図特電アドレス取得処理（図３３（ａ））の行番号「１６０３」において、ＨＬレジスタ１０７には特図特電カウンタにおける「０」の値に対応する取得データ指定データ（「０Ｃ００Ｈ」）が格納されている。また、上述したとおり、ＷＡレジスタ１０４には、「（特図特電カウンタの値）×（取得ビット数）」の演算結果のデータが格納されている。

図３４に示すように、特図特電カウンタの値が「０」である場合、行番号「１７０４」にてＨＬレジスタ１０７の値に加算されるデータは「００００００００００００００００Ｂ」である。この場合、ＨＬレジスタ１０７に格納されている取得データ指定データは変化しない。特図特電カウンタの値が「１」である場合、行番号「１７０４」にてＨＬレジスタ１０７の値に加算されるデータの上位１３ビットは「００００００００００００１Ｂ」であるとともに、当該データの下位３ビットは「１００Ｂ」である。この場合、ＨＬレジスタ１０７に格納されている取得データ指定データは、取得開始アドレスが「１」増加するとともに取得開始ビット目が「４」となるように変化する。特図特電カウンタの値が「２」である場合、行番号「１７０４」にてＨＬレジスタ１０７の値に加算されるデータの上位１３ビットは「０００００００００００１１Ｂ」であるとともに、当該データの下位３ビットは「０００Ｂ」である。この場合、ＨＬレジスタ１０７に格納されている取得データ指定データは、取得開始アドレスが「３」増加するとともに取得開始ビット目が「０」となるように変化する。特図特電カウンタの値が「３」である場合、行番号「１７０４」にてＨＬレジスタ１０７の値に加算されるデータの上位１３ビットは「００００００００００１００Ｂ」であるとともに、当該データの下位３ビットは「１００Ｂ」である。この場合、ＨＬレジスタ１０７に格納されている取得データ指定データは、取得開始アドレスが「４」増加するとともに取得開始ビット目が「４」となるように変化する。特図特電カウンタの値が「４」である場合、行番号「１７０４」にてＨＬレジスタ１０７の値に加算されるデータの上位１３ビットは「００００００００００１１０Ｂ」であるとともに、当該データの下位３ビットは「０００Ｂ」である。この場合、ＨＬレジスタ１０７に格納されている取得データ指定データは、取得開始アドレスが「６」増加するとともに取得開始ビット目が「０」となるように変化する。特図特電カウンタの値が「５」である場合、行番号「１７０４」にてＨＬレジスタ１０７の値に加算されるデータの上位１３ビットは「００００００００００１１１Ｂ」であるとともに、当該データの下位３ビットは「１００Ｂ」である。この場合、ＨＬレジスタ１０７に格納されている取得データ指定データは、取得開始アドレスが「７」増加するとともに取得開始ビット目が「４」となるように変化する。特図特電カウンタの値が「６」である場合、行番号「１７０４」にてＨＬレジスタ１０７の値に加算されるデータの上位１３ビットは「０００００００００１００１Ｂ」であるとともに、当該データの下位３ビットは「０００Ｂ」である。この場合、ＨＬレジスタ１０７に格納されている取得データ指定データは、取得開始アドレスが「９」増加するとともに取得開始ビット目が「０」となるように変化する。

このように、ＨＬレジスタ１０７に格納されている取得データ指定データに対してＷＡレジスタ１０４に格納されている「（特図特電カウンタの値）×（取得ビット数）」の演算結果のデータを加算することにより、特図特電カウンタの値に対応する取得データ指定データがＨＬレジスタ１０７に格納されている状態とすることができる。

「１７０５」の行番号には、行番号「１７０２」と同様に、「ＬＤＡ，Ｂ」という命令が設定されている。既に説明したとおり、特図特電アドレス取得処理（図３３（ａ））においてＢレジスタ１０５ａには取得ビット数を指定する「０ＣＨ」（「１２」）が設定されている。このため、「ＬＤＡ，Ｂ」が実行されることにより、「転送先」のＡレジスタ１０４ｂに「０ＣＨ」が設定される。既に説明したとおり、Ｂレジスタ１０５ａに格納された「０ＣＨ」は、「（特図特電カウンタの値）×（取得ビット数）」の演算にも用いられた。このように、事前にＢレジスタ１０５ａに格納された「０ＣＨ」は、「（特図特電カウンタの値）×（取得ビット数）」の演算に用いられるとともに、ＬＤＢ命令における取得ビット数を指定するためのデータをＡレジスタ１０４ｂに設定するために用いられる。

「１７０６」の行番号には「ＤＥＣＡ」という命令が設定されている。「ＤＥＣ」はＤＥＣ命令という演算命令であり、「Ａ」はＡレジスタ１０４ｂを指定する内容である。「ＤＥＣＡ」が実行されることにより、Ａレジスタ１０４ｂの値が１減算される。上述したとおり、Ａレジスタ１０４ｂには取得ビット数である「０ＣＨ」が格納されている。このため、行番号「１７０６」にて「ＤＥＣＡ」が実行されることにより、Ａレジスタ１０４ｂには「０ＢＨ」が格納されている状態となる。「０ＢＨ」は、特図特電アドレステーブル６４ｑから取得するビット数である「１２」から「１」を減算した値である。

既に説明したとおり、「ＬＤＢＨＬ，（ＨＬ）．Ａ」というＬＤＢ命令が実行される場合、ＬＤＢ実行回路１５７においてＡレジスタ１０４ｂの値を１加算する演算が行われるとともに、当該１加算後の値が取得ビット数のデータとして利用される。このため、行番号「１７０６」にてＡレジスタ１０４ｂの値を１減算しておくことにより、ＬＤＢ命令において特図特電アドレステーブル６４ｑから取得されるデータのビット数を「１２」とすることができる。

「１７０７」の行番号には「ＬＤＢＨＬ，（ＨＬ）．Ａ」という命令が設定されている。「ＬＤＢ」はＬＤＢ実行回路１５７によるＬＤＢ命令であり、コンマの前の「ＨＬ」は「転送先」としてＨＬレジスタ１０７を指定する内容であり、ピリオドの前の「（ＨＬ）」はＨＬレジスタ１０７に格納されている２バイトのデータを取得データ指定データに指定する内容であり、「Ａ」はＡレジスタ１０４ｂに格納されている１バイトのデータを取得ビット数指定データとする内容である。既に説明したとおり、ＨＬレジスタ１０７には特図特電カウンタの値に対応する取得データ指定データが格納されている状態であるとともに、Ａレジスタ１０４ｂには取得ビット数（「０ＣＨ」）から「１」を減算した「０ＢＨ」が格納されている状態である。また、ＴＰレジスタ１１１には基準アドレスである「９０００Ｈ」が格納されている状態である。当該状態において、行番号「１７０７」にて「ＬＤＢＨＬ，（ＨＬ）．Ａ」という命令が実行されることにより、転送先であるＨＬレジスタ１０７の第０〜第１１ビットには特図特電カウンタの値に対応する開始アドレスＳＡ０〜ＳＡ６における下位１２ビットのデータがロードされるとともに、当該ＨＬレジスタ１０７の第１２〜第１５ビットが「０」でマスクされる。

具体的には、図３４に示すように、特図特電カウンタの値が「０」である場合、取得開始アドレスが「９１８０Ｈ」となるとともに取得開始ビット目が「０」となり、ＨＬレジスタ１０７の第０〜第１１ビットに開始アドレスＳＡ０の下位１２ビットである「７００Ｈ」がロードされる。特図特電カウンタの値が「１」である場合、取得開始アドレスが「９１８１Ｈ」となるとともに取得開始ビット目が「４」となり、ＨＬレジスタ１０７の第０〜第１１ビットに開始アドレスＳＡ１の下位１２ビットである「７１２Ｈ」がロードされる。特図特電カウンタの値が「２」である場合、取得開始アドレスが「９１８３Ｈ」となるとともに取得開始ビット目が「０」となり、ＨＬレジスタ１０７の第０〜第１１ビットに開始アドレスＳＡ２の下位１２ビットである「７１ＦＨ」がロードされる。特図特電カウンタの値が「３」である場合、取得開始アドレスが「９１８４Ｈ」となるとともに取得開始ビット目が「４」となり、ＨＬレジスタ１０７の第０〜第１１ビットに開始アドレスＳＡ３の下位１２ビットである「７３１Ｈ」がロードされる。特図特電カウンタの値が「４」である場合、取得開始アドレスが「９１８６Ｈ」となるとともに取得開始ビット目が「０」となり、ＨＬレジスタ１０７の第０〜第１１ビットに開始アドレスＳＡ４の下位１２ビットである「７４０Ｈ」がロードされる。特図特電カウンタの値が「５」である場合、取得開始アドレスが「９１８７Ｈ」となるとともに取得開始ビット目が「４」となり、ＨＬレジスタ１０７の第０〜第１１ビットに開始アドレスＳＡ５の下位１２ビットである「７４ＣＨ」がロードされる。特図特電カウンタの値が「６」である場合、取得開始アドレスが「９１８９Ｈ」となるとともに取得開始ビット目が「０」となり、ＨＬレジスタ１０７の第０〜第１１ビットに開始アドレスＳＡ６の下位１２ビットである「７５３Ｈ」がロードされる。このように、特図特電カウンタの値が１増加する度に特図特電アドレステーブル６４ｑにおけるデータの取得開始位置が１２ビットずれる。

ＬＤＢ命令を利用して特図特電アドレステーブル６４ｑから取得した開始アドレスＳＡ０〜ＳＡ６の下位１２ビットをＨＬレジスタ１０７の第０〜第１１ビットにロードする構成であることにより、２バイトの取得データ指定データにおける第３〜第１５ビットのデータ及びＴＰレジスタ１１１に設定されているデータテーブルの基準アドレスに対応する取得開始アドレスを特定する処理と、当該取得指定データの下位３ビット（第０〜第２ビット）に対応する取得開始ビット目を特定する処理と、特図特電アドレステーブル６４ｑから取得した開始アドレスＳＡ０〜ＳＡ６の下位１２ビットをＨＬレジスタ１０７の下位１２ビットにロードする処理と、ＨＬレジスタ１０７の上位４ビットを「０」でマスクする処理と、を一命令で実行することができる。これにより、これらの処理を実行するために複数の命令が設定されている構成と比較して、プログラムの構成を簡素化することができるとともに、主側ＲＯＭ６４におけるプログラムのデータ容量を低減することができる。

「１７０８」の行番号には「ＡＤＤＨＬ，９０００Ｈ」という命令が設定されている。「ＡＤＤ」はＡＤＤ命令という演算命令であり、「ＨＬ」はＨＬレジスタ１０７を指定する内容であり、「９０００Ｈ」は２バイトの数値データである。「ＡＤＤＨＬ，９０００Ｈ」が実行されることにより、ＨＬレジスタ１０７の値に対してデータテーブルの基準アドレスである「９０００Ｈ」が加算される。これにより、図３４に示すように、特電特図カウンタにおける「０」〜「６」の値に対応する開始アドレスＳＡ０〜ＳＡ６の全体（２バイト）が設定されている状態とすることができる。具体的には、特図特電カウンタの値が「０」である場合にはＨＬレジスタ１０７に開始アドレスＳＡ０である「９７００Ｈ」が設定され、特図特電カウンタの値が「１」である場合にはＨＬレジスタ１０７に開始アドレスＳＡ１である「９７１２Ｈ」が設定され、特図特電カウンタの値が「２」である場合にはＨＬレジスタ１０７に開始アドレスＳＡ２である「９７１ＦＨ」が設定され、特図特電カウンタの値が「３」である場合にはＨＬレジスタ１０７に開始アドレスＳＡ３である「９７３１Ｈ」が設定され、特図特電カウンタの値が「４」である場合にはＨＬレジスタ１０７に開始アドレスＳＡ４である「９７４０Ｈ」が設定され、特図特電カウンタの値が「５」である場合にはＨＬレジスタ１０７に開始アドレスＳＡ５である「９７４ＣＨ」が設定され、特図特電カウンタの値が「６」である場合にはＨＬレジスタ１０７に開始アドレスＳＡ６である「９７５３Ｈ」が設定される。

「１７０９」の行番号には「ＲＥＴ」という命令が設定されている。既に説明したとおり、アドレス取得実行処理は特図特電アドレス取得処理（図３３（ａ））の行番号「１６０４」にて実行されるサブルーチンである。したがって、「ＲＥＴ」という命令が実行されることで、特図特電アドレス取得処理の行番号「１６０５」に進むことになる。

このように、ＬＤＢ命令を利用することにより、特図特電アドレステーブル６４ｑから開始アドレスＳＡ０〜ＳＡ６の下位１２ビットをＨＬレジスタ１０７にロードすることができる。また、当該ＬＤＢ命令の実行後にＨＬレジスタ１０７の値に対して開始アドレスＳＡ０〜ＳＡ６に共通する上位４ビットに対応する「９０００Ｈ」を加算することにより、ＨＬレジスタ１０７に開始アドレスＳＡ０〜ＳＡ６の全体を取得することができる。このため、特図特電アドレステーブル６４ｑに設定するアドレスデータを開始アドレスＳＡ０〜ＳＡ６の下位１２ビットのみとすることができる。これにより、特図特電アドレステーブル６４ｑに２バイトの開始アドレスＳＡ０〜ＳＡ６の全体を設定する構成と比較して、主側ＲＯＭ６４における特図特電アドレステーブル６４ｑのデータ容量を低減することができる。

＜特図変動開始処理＞
次に、特図特電制御処理（図３０）のステップＳ９０４〜ステップＳ９１０の処理の内容について説明する。まずステップＳ９０４の特図変動開始処理について、図３５のフローチャートを参照しながら説明する。

特図変動開始処理では、まず第１特図保留エリア１１５及び第２特図保留エリア１１６のいずれかに保留情報が記憶されているか否かを判定する（ステップＳ１００１）。ステップＳ１００１では、第１特図保留数カウンタ１１８の値が「０」であるとともに第２特図保留数カウンタ１１９の値が「０」である場合に否定判定を行う。ステップＳ１００１にて否定判定を行った場合にはそのまま本特図変動開始処理を終了する。

ステップＳ１００１にて肯定判定を行った場合には、第２特図保留数カウンタ１１９の値が１以上であるか否かを判定し（ステップＳ１００２）、第２特図保留数カウンタ１１９の値が１以上ではない場合（ステップＳ１００２：ＮＯ）には第１特図用データ設定処理を実行する（ステップＳ１００３）。一方、第２特図保留数カウンタ１１９の値が１以上である場合（ステップＳ１００２：ＹＥＳ）には第２特図用データ設定処理を実行する（ステップＳ１００４）。このように、第２特図保留エリア１１６の保留個数が「０」ではない場合、すなわち第２特図表示部３７ｂについて変動表示用の保留情報が記憶されている場合には、第１特図保留エリア１１５の保留個数が１以上であるか否かに関係なく、第２特図保留エリア１１６に記憶されているデータが変動表示用として設定される。これにより、第１特図保留エリア１１５及び第２特図保留エリア１１６の両方に保留情報が記憶されている場合には、第２作動口３４に対応した第２特図保留エリア１１６に記憶されている保留情報が遊技回の開始対象として優先されることとなる。

ステップＳ１００３における第１特図用のデータ設定処理では、まず第１特図保留エリア１１５の第１エリア１１５ａに格納されたデータを特図用の実行エリア１１７に移動するとともに、第１特図保留数カウンタ１１８の値を１減算する。その後、第１特図保留エリア１１５の記憶エリアに格納されたデータをシフトさせる処理を実行する。このデータシフト処理は、第１〜第４エリア１１５ａ〜１１５ｄに格納されているデータを下位エリア側に順にシフトさせる処理であって、第１エリア１１５ａのデータをクリアするとともに、第２エリア１１５ｂ→第１エリア１１５ａ、第３エリア１１５ｃ→第２エリア１１５ｂ、第４エリア１１５ｄ→第３エリア１１５ｃといった具合に各エリア内のデータがシフトされる。その後、特定制御用のワークエリア１２１に設けられた第２特図フラグを「０」クリアする。第２特図フラグは、今回の変動表示の開始が第１特図表示部３７ａ又は第２特図表示部３７ｂのいずれであるかを特定するためのフラグである。その後、第１特図保留エリア１１５のデータのシフトが行われたことを音光側ＣＰＵ９３に認識させるための情報であるシフト時コマンドを出力して、本第１特図用データ設定処理を終了する。音光側ＣＰＵ９３では、受信したシフト時コマンドに対応したコマンドを表示制御装置８９に送信することで、図柄表示装置４１における第１特図保留エリア１１５に対応した保留情報の数の表示を保留個数の減少に対応させて変更させる。また、上記のように第１特図保留エリア１１５における保留情報の数が減少した場合には、タイマ割込み処理（図２６）におけるステップＳ５１４の表示制御処理にて、第１特図保留表示部３７ｃに対して、保留個数の減少に対応した表示内容に変更されるように表示制御が行われる。

ステップＳ１００４における第２特図用データ設定処理では、まず第２特図保留エリア１１６の第１エリア１１６ａに格納されたデータを特図用の実行エリア１１７に移動する。その後、第２特図保留エリア１１６の記憶エリアに格納されたデータをシフトさせる処理を実行する。このデータシフト処理は、第１〜第４エリア１１６ａ〜１１６ｄに格納されているデータを下位エリア側に順にシフトさせる処理であって、第１エリア１１６ａのデータをクリアするとともに、第２エリア１１６ｂ→第１エリア１１６ａ、第３エリア１１６ｃ→第２エリア１１６ｂ、第４エリア１１６ｄ→第３エリア１１６ｃといった具合に各エリア内のデータがシフトされる。その後、特定制御用のワークエリア１２１における第２特図フラグに「１」をセットする。その後、第２特図保留エリア１１６のデータのシフトが行われたことを音光側ＣＰＵ９３に認識させるための情報であるシフト時コマンドを出力して、本データ設定処理を終了する。音光側ＣＰＵ９３では、受信したシフト時コマンドに対応したコマンドを表示制御装置８９に送信することで、図柄表示装置４１における第２特図保留エリア１１６に対応した保留情報の数の表示を保留個数の減少に対応させて変更させる。また、上記のように第２特図保留エリア１１６における保留情報の数が減少した場合には、タイマ割込み処理（図２６）におけるステップＳ５１４の表示制御処理にて、第２特図保留表示部３７ｄに対して、保留個数の減少に対応した表示内容に変更されるように表示制御が行われる。

ステップＳ１００３の処理を実行した場合、又はステップＳ１００４の処理を実行した場合には、特定制御用のワークエリア１２１におけるモードデータエリアに設けられている高確率モードフラグに「１」がセットされているか否かを判定することにより高確率モードであるか否かを判定する（ステップＳ１００５）。高確率モードフラグは、当否抽選モードが高確率モードであることを主側ＣＰＵ６３にて特定するためのフラグである。高確率モードフラグには実行契機となった大当たり結果の種類に関係なく開閉実行モードが終了する場合に「１」がセットされる。高確率モードフラグは、モードデータエリアにおける第２ビットに設定されている。ステップＳ１００５では、高確率モードフラグに「１」がセットされている場合に肯定判定を行う。

ステップＳ１００５にて肯定判定を行った場合には、高確率当否判定処理を実行する（ステップＳ１００６）。図１３を参照しながら既に説明したとおり、主側ＲＯＭ６４には、現状におけるパチンコ機１０の設定値が「設定１」〜「設定６」のいずれであっても参照される高確当否テーブル６４ｇが記憶されている。ステップＳ１００６における高確率当否判定処理では、高確当否テーブル６４ｇを参照して、特図用の実行エリア１１７に格納された情報のうち当否判定用の情報、すなわち当たり乱数カウンタＣ１から取得した数値情報が高確当否テーブル６４ｇに設定されている大当たり数値情報又は小当たり数値情報と一致しているか否かを判定する。

特定制御用のワークエリア１２１には、当否判定処理の結果に対応するデータが設定される当否データエリア１５８が設けられている。図３６（ａ）は当否データエリア１５８の構成を説明するための説明図である。当否データエリア１５８は１バイトからなるエリアである。図３６（ａ）に示すように、当否データエリア１５８の第０ビットには小当たりフラグ１５８ｂが設定されているとともに、第１ビットには大当たりフラグ１５８ａが設定されている。また、当否データエリア１５８の第２〜第７ビットは使用されない未使用ビットとなっている。大当たりフラグ１５８ａは、当否判定処理において大当たり結果となったことを主側ＣＰＵ６３にて把握可能とするフラグであるとともに、小当たりフラグ１５８ｂは、当否判定処理において小当たり結果となったことを主側ＣＰＵ６３にて把握可能とするフラグである。

ステップＳ１００６における高確率当否判定処理では、当たり乱数カウンタＣ１から取得した数値情報が大当たり数値情報と一致している場合、当否データエリア１５８に「００００００１０Ｂ」というデータを設定する。これにより、大当たりフラグ１５８ａに「１」をセットすることができる。また、当たり乱数カウンタＣ１から取得した数値情報が小当たり数値情報と一致している場合、当否データエリア１５８に「０００００００１Ｂ」というデータを設定する。これにより、小当たりフラグ１５８ｂに「１」をセットすることができる。

図３６（ｂ）は高確当否テーブル６４ｇの内容を説明するための説明図であり、図３６（ｃ）は高確当否テーブル６４ｇのデータ構成を説明するための説明図である。図３６（ｃ）に示すように、高確当否テーブル６４ｇは主側ＲＯＭ６４における「９２２０Ｈ」〜「９４５ＢＨ」のアドレス範囲に記憶されている。

既に説明したとおり、当たり乱数カウンタＣ１から取得される数値情報は、０〜７９９９のいずれかの整数である。図３６（ｂ）に示すように、高確当否テーブル６４ｇには「３０」、「６０」、「９０」及び「７９９９」を含む２６６個の大当たり数値情報が設定されているとともに、「７５」を含む４０個の小当たり数値情報が設定されている。また、高確当否テーブル６４ｇには当否判定を行うための判定値ＨＶｎ（ｎは１〜５７２の整数）と、当該判定値に対応するフラグデータＦＤｎ（ｎは１〜５７２の整数）とが設定されている。判定値ＨＶｎは、１〜３１のいずれかの整数に対応する６ビットの数値データである。

フラグデータＦＤｎは、当否データエリア１５８の下位２ビット（第０〜第１ビット）に設定される２ビットのデータである。フラグデータＦＤ２，ＦＤ４，ＦＤ８，ＦＤ５７２のように大当たり結果に対応するフラグデータは「１０Ｂ」である。大当たり結果に対応するフラグデータが当否データエリア１５８の下位２ビットに設定されることにより大当たりフラグ１５８ａに「１」がセットされるとともに小当たりフラグ１５８ｂの値が「０」となる。フラグデータＦＤ６のように小当たり結果に対応するフラグデータは「０１Ｂ」である。小当たり結果に対応するフラグデータが当否データエリア１５８の下位２ビットに設定されることにより小当たりフラグ１５８ｂに「１」がセットされるとともに大当たりフラグ１５８ａの値が「０」となる。フラグデータＦＤ１，ＦＤ３，ＦＤ５，ＦＤ７，ＦＤ５７１のように外れ結果に対応するフラグデータは「００Ｂ」である。外れ結果に対応するフラグデータが当否データエリア１５８の下位２ビットに設定されることにより大当たりフラグ１５８ａ及び小当たりフラグ１５８ｂの値が「０」となる。

次に、主側ＣＰＵ６３にて実行される高確率当否判定処理について図３７（ａ）のフローチャートを参照しながら説明する。高確率当否判定処理は特図変動開始処理（図３５）のステップＳ１００６にて実行される。なお、高確率当否判定処理は特定制御用のプログラム及び特定制御用のデータを利用して実行される。

高確率当否判定処理では、まず「ＬＤＨＬ，１１５０Ｈ」という命令を実行する（ステップＳ１１０１）。「ＬＤ」はＬＤ命令であり、「ＨＬ」は転送先としてＨＬレジスタ１０７を指定する内容であり、「１１００Ｈ」は２バイトの数値情報である。後述する当否判定用データ取得処理（ステップＳ１１０３）では、高確当否テーブル６４ｇ（図３６（ｂ），（ｃ））に設定されている５７２個の判定値ＨＶ１〜ＨＶ５７２のうち１つの判定値ＨＶｎ（ｎは１〜５７２のいずれか）をＷＡレジスタ１０４に取得するために「ＬＤＢＷＡ，（ＨＬ＋）．５」というＬＤＢ更新命令が実行されるとともに、当該ＷＡレジスタ１０４に取得された判定値ＨＶｎに対応するフラグデータＦＤｎをＢレジスタ１０５ａに取得するために「ＬＤＢＢ，（ＨＬ＋）．１」というＬＤＢ更新命令が実行される。高確率当否判定処理（図３７（ａ））では、ステップＳ１１０５にて肯定判定が行われるまで、ステップＳ１１０３〜ステップＳ１１０５の処理が繰り返し実行される。ステップＳ１１０３における当否判定用データ取得処理にてＷＡレジスタ１０４及びＢレジスタ１０５ａに取得される判定値ＨＶｎ及びフラグデータＦＤｎの組合せは、ＨＶ１及びＦＤ１の組合せ→ＨＶ２及びＦＤ２の組合せ→ＨＶ３及びＦＤ３の組合せ→…→ＨＶ５７２及びＦＤ５７２の組合せという順番で更新される。「１１００Ｈ」という数値は、今回の処理回（遊技回）において当否判定用データ取得処理（ステップＳ１１０３）が１回目に実行される場合に、ＷＡレジスタ１０４及びＢレジスタ１０５ａに判定値ＨＶ１及びフラグデータＦＤ１の組合せを取得するための数値である。ステップＳ１１０１にて「ＬＤＨＬ，１１５０Ｈ」という命令が実行されることにより、ＨＬレジスタ１０７に「１１００Ｈ」がロードされる。なお、「１１００Ｈ」という数値及びＬＤＢ更新命令の詳細については後述する。

ステップＳ１１０１にてＨＬレジスタ１０７に「１１００Ｈ」をロードした後は、特図用の実行エリア１１７に格納された情報のうち当否判定用の情報、すなわち当たり乱数カウンタＣ１から取得した０〜７９９９のいずれかの数値情報（２バイト）をＤＥレジスタ１０６にセットする（ステップＳ１１０２）。

その後、当否判定用データ取得処理を実行する（ステップＳ１１０３）。上述したとおり、当否判定用データ取得処理が実行されることにより、高確当否テーブル６４ｇ（図３６（ｂ），（ｃ））に設定されている５７２個の判定値ＨＶ１〜ＨＶ５７２のうち１つの判定値ＨＶｎがＷＡレジスタ１０４に設定されるとともに、当該ＷＡレジスタ１０４に設定された判定値ＨＶｎに対応するフラグデータＦＤｎがＢレジスタ１０５ａに設定される。なお、当否判定用データ取得処理の詳細については後述する。

その後、ＤＥレジスタ１０６の値からＷＡレジスタ１０４の値を減算する（ステップＳ１１０４）。既に説明したとおり、ステップＳ１１０２にてＤＥレジスタ１０６には当たり乱数カウンタＣ１から取得した２バイトの数値情報（０〜７９９９のいずれか）が設定されるとともに、ステップＳ１１０３にてＷＡレジスタ１０４には判定値ＨＶｎが設定される。このため、今回の処理回（遊技回）においてステップＳ１１０４の処理が１回目に実行される場合、当該ステップＳ１１０４では当たり乱数カウンタＣ１から取得した数値情報から判定値ＨＶ１を減算する処理が実行される。また、今回の処理回（遊技回）においてステップＳ１１０４の処理が（ｍ＋１）回目（ｍは１〜５７１のいずれかの整数）に実行される場合、当該ステップＳ１１０４では当たり乱数カウンタＣ１から取得した数値情報からｍ個の判定値ＨＶ１〜ＨＶｍが減算された後の数値情報から判定値ＨＶ（ｍ＋１）を減算する処理が実行される。

その後、ＤＥレジスタ１０６の値が「０」未満であるか否かを判定する（ステップＳ１１０５）。ステップＳ１１０４の演算結果が「０」以上となった場合にはキャリーフラグの値が「０」となるとともに、当該演算結果が「０」未満となった場合にはキャリーフラグに「１」がセットされる。ステップＳ１１０５では、キャリーフラグに「１」がセットされている場合に肯定判定を行う。ＤＥレジスタ１０６の値が「０」未満ではない場合（ステップＳ１１０５：ＮＯ）にはステップＳ１１０３に戻る。そして、ステップＳ１１０５にて肯定判定が行われるまでステップＳ１１０３〜ステップＳ１１０５の処理を繰り返し実行する。これにより、ステップＳ１１０２にて当たり乱数カウンタＣ１からＤＥレジスタ１０６に取得された数値情報からＨＶ１→ＨＶ２→ＨＶ３→…→ＨＶ５７２という順番で、判定値ＨＶｎが減算され、演算結果が「０」未満となった判定値ＨＶｎに対応するフラグデータＦＤｎを当選したフラグデータとして特定することができる。

ステップＳ１１０５にて肯定判定を行った場合には、Ｂレジスタ１０５ａに格納されているフラグデータＦＤｎ、すなわち当選となったフラグデータＦＤｎを特定制御用のワークエリア１２１における当否データエリア１５８に設定して（ステップＳ１１０６）、本高確率当否判定処理を終了する。ステップＳ１１０６では、大当たり結果に対応するフラグデータＦＤｎが当否データエリア１５８に設定された場合に大当たりフラグ１５８ａに「１」がセットされるとともに、小当たり結果に対応するフラグデータＦＤｎが当否データエリア１５８に設定された場合に小当たりフラグ１５８ｂに「１」がセットされる。また、外れ結果に対応するフラグデータＦＤｎが当否データエリア１５８に設定された場合に大当たりフラグ１５８ａ及び小当たりフラグ１５８ｂの値が「０」となる。

＜ＬＤＢ更新命令＞
次に、当否判定用データ取得処理（ステップＳ１１０３）の説明に先立ち、当否判定用データ取得処理に含まれているＬＤＢ更新命令について説明する。既に説明したとおり、当否判定用データ取得処理には、「ＬＤＢＷＡ，（ＨＬ＋）．５」及び「ＬＤＢＢ，（ＨＬ＋）．１」というＬＤＢ更新命令が含まれている。図９に示すように、主側ＭＰＵ６２はＬＤＢ更新命令を実行するための専用回路であるＬＤＢ更新実行回路１６１を備えており、主側ＣＰＵ６３はＬＤＢ更新命令を実行することができる。

ＬＤＢ更新命令の命令コードは、「ＬＤＢ転送先，（取得データ指定＋）．取得ビット数指定」という構成を有している。ＬＤＢ更新命令は、ＬＤＢ命令により実行される処理に加えて、当該処理が実行された後に、「取得データ指定」のレジスタに格納されている取得データ指定データに取得ビット数を加算して更新する処理を一命令で実行可能とする命令である。

ＬＤＢ更新命令では、ＬＤＢ命令と同様に、「転送先」として汎用レジスタ又はペアレジスタが設定される。ＬＤＢ更新命令において「転送先」として設定される汎用レジスタは、Ｗレジスタ１０４ａ又はＢレジスタ１０５ａである。また、ＬＤＢ更新命令において「転送先」として設定されるペアレジスタはＷＡレジスタ１０４である。なお、ＬＤＢ更新命令において「転送先」の汎用レジスタとしてＡレジスタ１０４ｂ、Ｃレジスタ１０５ｂ、Ｄレジスタ１０６ａ、Ｅレジスタ１０６ｂ、Ｈレジスタ１０７ａ又はＬレジスタ１０７ｂが設定される構成としてもよい。また、ＬＤＢ更新命令において「転送先」のペアレジスタとしてＢＣレジスタ１０５又はＤＥレジスタ１０６が設定される構成としてもよい。

ＬＤＢ更新命令では、「取得データ指定」として「（ＨＬ＋）」が設定される。ＬＤＢ更新命令では、ＬＤＢ命令と同様に、「取得データ指定」として設定されたＨＬレジスタ１０７に格納されている取得データ指定データに基づいて、「転送先」のレジスタにロードされるデータの取得開始アドレス及び取得開始ビット目が特定される。

「転送先」として１バイトの汎用レジスタ（Ｗレジスタ１０４ａ又はＢレジスタ１０５ａ）が設定されている場合、ＬＤＢ更新命令では、「取得ビット数指定」として「０」〜「７」のいずれかの数値が設定される。また、「転送先」として２バイトのＷＡレジスタ１０４が設定されている場合、ＬＤＢ更新命令では、「取得ビット数指定」として「０」〜「１５」のいずれかの数値が設定される。

ＬＤＢ更新命令では、主側ＲＯＭ６４において、取得開始アドレスにおける取得ビット目以降に設定されている取得ビット数分のデータが「転送先」であるＷＡレジスタ１０４の下位側のエリアにロードされるとともに、当該ＷＡレジスタ１０４の上位側のエリアが「０」でマスクされる。その後、取得データ指定データが格納されているＨＬレジスタ１０７の値に今回の取得ビット数が加算されて当該ＨＬレジスタ１０７に格納されている取得データ指定データが更新される。

ＬＤＢ更新命令を利用することにより、２バイトの取得データ指定データにおける第３〜第１５ビットのデータ及びＴＰレジスタ１１１に設定されているデータテーブルの基準アドレスに対応する取得開始アドレスを特定する処理と、当該取得指定データの第０〜第２ビット（下位３ビット）に対応する取得開始ビット目を特定する処理と、主側ＲＯＭ６４において取得開始アドレスにおける取得開始ビット目以降に設定されている取得ビット数分のデータを「転送先」のレジスタにおける下位ビットにロードする処理と、「転送先」のレジスタにおける上位ビットを「０」でマスクする処理と、データ転送後にＨＬレジスタ１０７の値に今回の取得ビット数を加算して取得データ指定データを更新する処理と、を一命令で実行することができる。これらの処理はＬＤＢ更新実行回路１６１にて実行される。これにより、これらの処理を実行するために複数の命令が設定されている構成と比較して、プログラムの構成を簡素化することができるとともに、主側ＲＯＭ６４におけるプログラムのデータ容量を低減することができる。

次に、高確率当否判定処理（図３７（ａ））のステップＳ１１０３にて実行される当否判定用データ取得処理について説明する。

図３７（ｂ）は当否判定用データ取得処理のプログラム内容を説明するための説明図である。また、図３７（ｃ）はＷＡレジスタ１０４に判定値ＨＶｎが設定される様子を説明するための説明図であり、図３７（ｄ）はＢレジスタ１０５ａにフラグデータＦＤｎが設定される様子を説明するための説明図である。

図３７（ｂ）に示すように、本プログラムには、行番号として「１８０１」〜「１８０３」が設定されている。プログラムの命令は、コール命令又はジャンプ命令が実行される場合を除いて、行番号の小さい方から大きい方に向かう順番で実行される。

図３７（ｂ）に示すように、「１８０１」の行番号には「ＬＤＢＷＡ，（ＨＬ＋）．５」という命令が設定されている。「ＬＤＢ」はＬＤＢ更新実行回路１６１によるＬＤＢ更新命令であり、「ＷＡ」は「転送先」としてＷＡレジスタ１０４を指定する内容であり、「（ＨＬ＋）」はＨＬレジスタ１０７に格納されている２バイトのデータを取得データ指定データに指定するとともにデータのロード後にＨＬレジスタ１０７に格納されている取得データ指定データを更新することを指示する内容であり、「５」は取得ビット数指定データとして「５」を設定する内容である。

図３８（ａ）〜図３８（ｅ）は高確当否テーブル６４ｇの開始アドレス、ＬＤＢ命令（「ＬＤＢＷＡ，（ＨＬ＋）．５」）における取得データ指定データ、取得開始アドレス、取得開始ビット目、及び更新後の取得データ指定データを説明するための説明図である。既に説明したとおり、高確当否判定処理（図３７（ａ））のステップＳ１１０１にてＨＬレジスタ１０７に「１１００Ｈ」という数値情報が設定される。当該「１１００Ｈ」は、図３８（ｂ）に示すように、「ＬＤＢＷＡ，（ＨＬ＋）．５」というＬＤＢ命令が１回目に実行される場合における取得データ指定データである。既に説明したとおり、高確当否テーブル６４ｇの開始アドレスは「９２２０Ｈ」である（図３８（ａ）参照）。「１１００Ｈ」は、「｛（高確当否テーブル６４ｇの開始アドレス）−９０００Ｈ｝×８」の式で算出される数値情報である。図３８（ｂ）に示すように、取得データ指定データ（「１１００Ｈ」）における第３〜第１４ビットには、高確当否テーブル６４ｇの開始アドレスである「９２２０Ｈ」（図３８（ａ））における第０〜第１１ビットのデータが設定されている。

既に説明したとおり、取得開始アドレスは、取得データ指定データを「８」（「１０００Ｂ」）で除算する演算の商データに対してＴＰレジスタ１１１に格納されているデータテーブルの基準アドレスである「９０００Ｈ」を加算する演算により算出される。ＨＬレジスタ１０７に格納されている「１１００Ｈ」を取得データ指定データとしてＬＤＢ更新命令が実行される場合、取得開始アドレスは、「１１００Ｈ」を「８」で除算する演算の商データに対して「９０００Ｈ」を加算する演算により算出される「９２２０Ｈ」となる。図３８（ｃ）に示すように、当該取得開始アドレスにおける第０〜第１１ビットのデータは、取得データ指定データの第３〜第１４ビットのデータ（高確当否テーブル６４ｇの開始アドレスにおける第０〜第１１ビットのデータ）であるとともに、当該取得開始アドレスにおける第１２〜第１５ビットのデータは、データテーブルの基準アドレスにおける第１２〜第１５ビットのデータである。「９２２０Ｈ」という取得開始アドレスは、高確当否テーブル６４ｇの開始アドレスである。

既に説明したとおり、取得開始ビット目は、取得データ指定データの下位１バイトと「０００００１１１Ｈ」との論理積の演算により算出される。ＨＬレジスタ１０７に格納されている「１１００Ｈ」を取得データ指定データとしてＬＤＢ更新命令が実行される場合、取得開始ビット目は、当該取得データ指定データの下位１バイト（「００００００００Ｂ」）と「０００００１１１Ｈ」との論理積である「００００００００Ｂ」（「０」）となる。図３８（ｄ）に示すように、取得開始ビット目における下位３ビット（第０〜第２ビット）のデータは取得データ指定データ（図３８（ｂ））における下位３ビット（第０〜第２ビット）のデータであるとともに、取得開始ビット目における上位５ビット（第３〜第７ビット）のデータは「０」である。

「ＬＤＢＷＡ，（ＨＬ＋）．５」というＬＤＢ更新命令には、取得ビット指定データとして「５」という数値が設定されているため、取得ビット数は当該「５」に「１」を加算して得られる「６」となる。ＨＬレジスタ１０７に「１１００Ｈ」が格納されている状態で「ＬＤＢＷＡ，（ＨＬ＋）．５」というＬＤＢ更新命令が実行されると、図３７（ｃ）に示すように、高確当否テーブル６４ｇにおいて、取得開始アドレスである「９２２０Ｈ」に対応するエリアの取得開始ビット目（第０ビット目）以降に設定されている取得ビット数分（６ビット分）のデータ（ＨＶ１）が転送先であるＷＡレジスタ１０４の第０〜第５ビット（下位６ビット）にロードされるとともに、当該ＷＡレジスタ１０４の第６〜第１５ビット（上位１０ビット）が「０」でマスクされる。これにより、ＷＡレジスタ１０４に判定値ＨＶ１をセットすることができる。

上述したとおり、「ＬＤＢＷＡ，（ＨＬ＋）．５」というＬＤＢ更新命令における取得ビット数は「６」である。このため、当該ＬＤＢ更新命令では、ＷＡレジスタ１０４の第０〜第５ビットに６ビットのデータがロードされた後、ＨＬレジスタ１０７の値（「１１００Ｈ」）に取得ビット数（「６」）が加算されて、図３８（ｅ）に示すように、当該ＨＬレジスタ１０７の値が「１１０６Ｈ」に更新される。

「１１０６Ｈ」は、当該「１１０６Ｈ」を取得データ指定データとして次のＬＤＢ更新命令を実行する場合に、取得開始アドレスを「９２２０Ｈ」とするとともに取得ビット目を第６ビット目とする数値情報である。このように、ＬＤＢ更新命令が実行されてＨＬレジスタ１０７に格納されている取得データ指定データが更新されると、当該ＬＤＢ更新命令における取得ビット数分だけ、当該ＬＤＢ更新命令の次に実行されるＬＤＢ更新命令におけるデータの取得開始位置がずれる。

このように、ＬＤＢ更新命令を利用して高確当否テーブル６４ｇから取得した判定値データＤＶ１をＷＡレジスタ１０４に設定して取得データ指定データを更新する構成であることにより、２バイトの取得データ指定データにおける第３〜第１５ビットのデータ及びＴＰレジスタ１１１に設定されているデータテーブルの基準アドレスに対応する取得開始アドレスを特定する処理と、当該取得指定データの第０〜第２ビット（下位３ビット）に対応する取得開始ビット目を特定する処理と、高確当否テーブル６４ｇから取得した判定値データＤＶ１をＷＡレジスタ１０４の第０〜第５ビット（下位６ビット）にロードする処理と、当該ＷＡレジスタ１０４の第６〜第１５ビット（上位１０ビット）を「０」でマスクする処理と、ＨＬレジスタ１０７の値に今回の取得ビット数を加算して取得データ指定データを更新する処理と、を一命令で実行することができる。これにより、これらの処理を実行するために複数の命令が設定されている構成と比較して、プログラムの構成を簡素化することができるとともに、主側ＲＯＭ６４におけるプログラムのデータ容量を低減することができる。

「１８０２」の行番号には「ＬＤＢＢ，（ＨＬ＋）．１」という命令が設定されている。「ＬＤＢ」はＬＤＢ更新実行回路１６１によるＬＤＢ更新命令であり、「Ｂ」は「転送先」としてＢレジスタ１０５ａを指定する内容であり、「（ＨＬ＋）」はＨＬレジスタ１０７に格納されている２バイトのデータを取得データ指定データに指定するとともにデータ転送後にＨＬレジスタ１０７に格納されている取得データ指定データを更新することを指示する内容であり、「１」は取得ビット数指定データとして「１」を設定する内容である。

図３９（ａ）〜図３９（ｃ）はＬＤＢ命令（「ＬＤＢＢ，（ＨＬ＋）．１」）における取得データ指定データ、取得開始アドレス、取得開始ビット目、及び更新後の取得データ指定データを説明するための説明図である。既に説明したとおり、取得開始アドレスは、取得データ指定データを「８」（「１０００Ｂ」）で除算する演算の商データに対してＴＰレジスタ１１１に格納されているデータテーブルの基準アドレス（「９０００Ｈ」）を加算する演算により算出される。ＨＬレジスタ１０７に格納されている「１１０６Ｈ」を取得データ指定データとしてＬＤＢ更新命令が実行される場合、取得開始アドレスは、「１１０６Ｈ」を「８」で除算する演算の商データに対して「９０００Ｈ」を加算する演算により算出される「９２２０Ｈ」となる。図３９（ａ）に示すように、当該取得開始アドレスにおける第０〜第１１ビットのデータは、取得データ指定データの第３〜第１４ビットのデータであるとともに、当該取得開始アドレスにおける第１２〜第１５ビットのデータは、データテーブルの基準アドレスにおける第１２〜第１５ビットのデータである。「９２２０Ｈ」という取得開始アドレスは、高確当否テーブル６４ｇの開始アドレスである。

既に説明したとおり、取得開始ビット目は、取得データ指定データの下位１バイトと「０００００１１１Ｈ」との論理積の演算により算出される。ＨＬレジスタ１０７に格納されている「１１０６Ｈ」を取得データ指定データとしてＬＤＢ更新命令が実行される場合、取得開始ビット目は、当該取得データ指定データの下位１バイト（「０００００１１０Ｂ」）と「０００００１１１Ｈ」との論理積である「０００００１１０Ｂ」（「６」）となる。図３９（ｂ）に示すように、取得開始ビット目における下位３ビット（第０〜第２ビット）のデータは取得データ指定データにおける下位３ビット（第０〜第２ビット）のデータであるとともに、取得開始ビット目における上位５ビット（第３〜第７ビット）のデータは「０」である。

「ＬＤＢＢ，（ＨＬ＋）．１」というＬＤＢ更新命令には、取得ビット指定データとして「１」という数値が設定されているため、取得ビット数は当該「１」に「１」を加算して得られる「２」となる。ＨＬレジスタ１０７に「１１０６Ｈ」が格納されている状態で「ＬＤＢＢ，（ＨＬ＋）．１」というＬＤＢ更新命令が実行されると、図３７（ｄ）に示すように、高確当否テーブル６４ｇにおいて、取得開始アドレスである「９２２０Ｈ」に対応するエリアの取得開始ビット目（第６ビット目）以降に設定されている取得ビット数分（２ビット分）のデータ（フラグデータＦＤ１）が転送先であるＤレジスタ１０６ａの第０〜第１ビット（下位２ビット）にロードされるとともに、当該Ｄレジスタ１０６ａの第２〜第７ビット（上位６ビット）が「０」でマスクされる。これにより、ＷＡレジスタ１０４に格納されている判定値ＨＶ１に対応するフラグデータＦＤ１をＤレジスタ１０６ａにセットすることができる。

上述したとおり、「ＬＤＢＢ，（ＨＬ＋）．１」というＬＤＢ更新命令における取得ビット数は「２」である。このため、当該ＬＤＢ更新命令では、Ｂレジスタ１０５ａの第０〜第１ビットに２ビットのデータがロードされた後、ＨＬレジスタ１０７の値（「１１０６Ｈ」）に取得ビット数（「２」）が加算されて、図３９（ｃ）に示すように、当該ＨＬレジスタ１０７の値が「１１０８Ｈ」に更新される。

「１１０８Ｈ」は、当該「１１０８Ｈ」を取得データ指定データとして次のＬＤＢ更新命令を実行する場合に、取得開始アドレスを「９２２１Ｈ」とするとともに取得ビット目を第０ビット目とする数値情報である。このように、ＬＤＢ更新命令が実行されてＨＬレジスタ１０７に格納されている取得データ指定データが更新されると、当該ＬＤＢ更新命令における取得ビット数分だけ、当該ＬＤＢ更新命令の次に実行されるＬＤＢ更新命令におけるデータの取得開始位置がずれる。

「ＬＤＢＷＡ，（ＨＬ＋）．５」というＬＤＢ更新命令及び「ＬＤＢＢ，（ＨＬ＋）．１」というＬＤＢ更新命令が実行されることにより、ＷＡレジスタ１０４及びＤレジスタ１０６ａに判定値ＨＶ１及びフラグデータＦＤ１が設定される。また、ＨＬレジスタ１０７の値が「８」（「６」と「２」の合計）増加することにより、「ＬＤＢＷＡ，（ＨＬ＋）．５」というＬＤＢ更新命令及び「ＬＤＢＢ，（ＨＬ＋）．１」というＬＤＢ更新命令における取得開始アドレスが「１」増加する。

このように、ＬＤＢ更新命令を利用して高確当否テーブル６４ｇから取得したフラグデータＦＤ１をＢレジスタ１０５ａに設定して取得データ指定データを更新する構成であることにより、２バイトの取得データ指定データにおける第３〜第１５ビットのデータ及びＴＰレジスタ１１１に設定されているデータテーブルの基準アドレスに対応する取得開始アドレスを特定する処理と、当該取得指定データの第０ビット〜第２ビット（下位３ビット）に対応する取得開始ビット目を特定する処理と、高確当否テーブル６４ｇから取得したフラグデータＦＤ１をＢレジスタ１０５ａの第０〜第１ビット（下位２ビット）にロードする処理と、当該Ｂレジスタ１０５ａの第２〜第７ビット（上位６ビット）を「０」でマスクする処理と、ＨＬレジスタ１０７の値に取得ビット数を加算して取得データ指定データを更新する処理と、を一命令で実行することができる。これらの処理はＬＤＢ更新実行回路１６１にて実行される。これにより、これらの処理を実行するために複数の命令が設定されている構成と比較して、プログラムの構成を簡素化することができるとともに、主側ＲＯＭ６４におけるプログラムのデータ容量を低減することができる。

「１８０３」の行番号には「ＲＥＴ」という命令が設定されている。既に説明したとおり、当否判定用データ取得処理は高確率当否判定処理（図３７（ａ））のステップＳ１１０３にて実行されるサブルーチンである。したがって、「ＲＥＴ」という命令が実行されることで、高確率当否判定処理のステップＳ１１０４に進むことになる。

既に説明したとおり、高確率当否判定処理（図３７（ａ））において、ステップＳ１１０３〜ステップＳ１１０５の処理は、ステップＳ１１０５にて肯定判定が行われるまで繰り返し実行される。図４０は「ＬＤＢＷＡ，（ＨＬ＋）．５」というＬＤＢ更新命令及び「ＬＤＢＢ，（ＨＬ＋）．１」というＬＤＢ更新命令の実行回数と、これらのＬＤＢ更新命令によりＷＡレジスタ１０４及びＢレジスタ１０５ａに取得されるデータとを説明するための説明図である。図４０に示すように、２回目の行番号「１８０１」では、「１１０８Ｈ」を取得データ指定データとして「ＬＤＢＷＡ，（ＨＬ＋）．５」が実行され、ＷＡレジスタ１０４に判定値ＨＶ２が設定される。そして、ＨＬレジスタ１０７の値が「１１０ＥＨ」に更新される。また、２回目の行番号「１８０２」では、「１１０ＥＨ」を取得データ指定データとして「ＬＤＢＢ，（ＨＬ＋）．１」が実行され、判定値ＨＶ２に対応するフラグデータＦＤ２がＢレジスタ１０５ａに設定される。そして、ＨＬレジスタ１０７の値が「１１１０Ｈ」に更新される。

このように、高確当否テーブル６４ｇを利用して当否判定用データ取得処理を繰り返し実行する構成とすることにより、高確当否テーブル６４ｇに設定されている判定値ＨＶｎ及びフラグデータＦＤｎの組合せを１組ずつ順番にＷＡレジスタ１０４及びＢレジスタ１０５ａにロードすることができる。

特図変動開始処理（図３５）の説明に戻り、ステップＳ１００５にて否定判定を行った場合、すなわち低確率モードである場合には、低確当否判定処理を実行する（ステップＳ１００７）。図１３を参照しながら既に説明したとおり、主側ＲＯＭ６４には、設定１用〜設定６用の低確当否テーブル６４ａ〜６４ｆが記憶されている。ステップＳ１００７における低確当否判定処理では、現状におけるパチンコ機１０の設定値に対応する低確当否テーブル６４ａ〜６４ｆを参照して、特図用の実行エリア１１７に格納された情報のうち当否判定用の情報、すなわち当たり乱数カウンタＣ１から取得した数値情報が低確当否テーブル６４ａ〜６４ｆに設定されている大当たり数値情報又は小当たり数値情報と一致しているか否かを判定する。当たり乱数カウンタＣ１から取得した数値情報が設定値に対応する低確率用の大当たり数値情報と一致している場合には、当否データエリア１５８に「００００００１０Ｂ」というデータを設定することにより、大当たりフラグ１５８ａに「１」をセットする。また、当たり乱数カウンタＣ１から取得した数値情報が小当たり数値情報と一致している場合には、当否データエリア１５８に「０００００００１Ｂ」というデータを設定することにより、特定制御用のワークエリア１２１における小当たりフラグ１５８ｂに「１」をセットする。

ステップＳ１００６の処理を行った場合、又はステップＳ１００７の処理を行った場合には、大当たりフラグ１５８ａに「１」がセットされているか否かを判定し（ステップＳ１００８）、大当たりフラグ１５８ａに「１」がセットされている場合（ステップＳ１００８：ＹＥＳ）には、第１結果対応処理を実行する（ステップＳ１００９）。第１結果対応処理では、大当たり種別を振り分けるための処理を実行し、当該大当たり種別に対応する変動種別番号を特定制御用のワークエリア１２１に設けられた変動種別番号カウンタに設定する。変動種別番号は、後述する変動パターンテーブルから当否判定の結果、振分判定の結果、リーチ発生抽選の結果及び特図保留エリア１１５，１１６の保留数に対応する停止結果データ及び表示継続時間データを取得するためのデータである。変動種別番号は０〜２３のいずれかの数値情報である。変動種別番号カウンタは、変動種別番号を主側ＣＰＵ６３にて把握可能とするカウンタである。変動種別番号カウンタは１バイトからなる。なお、第１結果対応処理の詳細については後述する。

ステップＳ１００８にて否定判定を行った場合には、小当たり結果又は外れ結果に対応する第２結果対応処理を実行する（ステップＳ１０１０）。第２結果対応処理では、小当たりフラグ１５８ｂに「１」がセットされている場合、小当たり結果に対応する変動種別番号を変動種別番号カウンタに設定する。また、小当たりフラグ１５８ｂに「１」がセットされていない場合、すなわち外れ結果である場合、リーチ発生抽選を行い、当該リーチ発生抽選の結果に対応する変動種別番号を変動種別番号カウンタに設定する。なお、第２結果対応処理の詳細については後述する。

ここで、第１結果対応処理（ステップＳ１００９）において行われる第１特図用振分処理及び第２特図用振分処理について説明する。

第１特図用振分処理及び第２特図用振分処理では、４Ｒ高確大当たり結果、８Ｒ高確大当たり結果及び１６Ｒ高確大当たり結果のいずれかに振り分けられる。特定制御用のワークエリア１２１には、振分判定の結果が設定される振分データエリア１６２が設けられている。図４１（ａ）は振分データエリア１６２の構成を説明するための説明図である。振分データエリア１６２は１バイトからなるエリアである。

図４１（ａ）に示すように、振分データエリア１６２の第０ビットには４Ｒ高確フラグ１６２ａが設定されており、第１ビットには８Ｒ高確フラグ１６２ｂが設定されており、第２ビットには１６Ｒ高確フラグ１６２ｃが設定されている。また、振分データエリア１６２の第３〜第７ビットは使用されない未使用ビットとなっている。４Ｒ高確フラグ１６２ａは４Ｒ高確大当たり結果が発生したことを主側ＣＰＵ６３にて把握可能とするフラグであり、８Ｒ高確フラグ１６２ｂは８Ｒ高確大当たり結果が発生したことを主側ＣＰＵ６３にて把握可能とするフラグであり、１６Ｒ高確フラグ１６２ｃは１６Ｒ高確大当たり結果が発生したことを主側ＣＰＵ６３にて把握可能とするフラグである。

第１特図用振分処理又は第２特図用振分処理において４Ｒ高確大当たり結果に振り分けられた場合には振分データエリア１６２に「０００００００１Ｂ」というデータが設定される。これにより、４Ｒ高確フラグ１６２ａに「１」がセットされる。また、これらの振分処理において８Ｒ高確大当たり結果に振り分けられた場合には振分データエリア１６２に「００００００１０Ｂ」というデータが設定される。これにより、８Ｒ高確フラグ１６２ｂに「１」がセットされる。さらにまた、これらの振分処理において１６Ｒ高確大当たり結果に振り分けられた場合には振分データエリア１６２に「０００００１００Ｂ」というデータが設定される。これにより、１６Ｒ高確フラグ１６２ｃに「１」がセットされる。

第１特図用振分処理では、主側ＲＯＭ６４における第１特図用振分テーブル６４ｈが利用される。図１４（ａ）に示すように、第１特図用振分テーブル６４ｈでは、大当たり種別カウンタＣ２から取得した値が０〜３９のいずれかの場合に４Ｒ高確大当たり結果に振り分けられるとともに、大当たり種別カウンタＣ２から取得した値が４０〜７９のいずれかの場合に８Ｒ高確大当たり結果に振り分けられる。また、大当たり種別カウンタＣ２から取得した値が８０〜９９のいずれかの場合に１６Ｒ高確大当たり結果に振り分けられる。

第１特図用振分テーブル６４ｈには、４Ｒ高確大当たり結果に対応する第１加算前振分値ＦＶＡ１として「２０」が設定されており、８Ｒ高確大当たり結果に対応する第２加算前振分値ＦＶＡ２として「２０」が設定されており、１６Ｒ高確大当たり結果に対応する第３加算前振分値ＦＶＡ３として「０」が設定されている。これらの加算前振分値ＦＶＡｎ（ｎは１〜３のいずれかの整数）は５ビットのデータである。第１特図用振分処理では、これらの加算前振分値ＦＶＡｎに対して一律に「２０」を加算することで、第１振分値である「４０」、第２振分値である「４０」及び第３振分値である「２０」を算出する。そして、第１振分値→第２振分値→第３振分値の順番で、大当たり種別カウンタＣ２から取得した値からこれらの振分値を減算し、当該減算結果が「０」未満となった場合に振分値に対応するフラグデータＦＤＡｎを振分データエリア１６２に設定する。これにより、主側ＣＰＵ６３にて振分判定の結果を把握可能とすることができる。

図１４（ａ）に示すように、第１特図用振分テーブル６４ｈには、４Ｒ高確大当たり結果に対応する第１フラグデータＦＤＡ１として３ビットの「００１Ｂ」が設定されており、８Ｒ高確大当たり結果に対応する第２フラグデータＦＤＡ２として３ビットの「０１０Ｂ」が設定されており、１６Ｒ高確大当たり結果に対応する第３フラグデータＦＤＡ３として３ビットの「１００Ｂ」が設定されている。これらのフラグデータＦＤＡ１〜ＦＤＡ３は振分データエリア１６２の下位３ビット（第０〜第２ビット）に設定され、当該振分データエリア１６２の上位５ビット（第３〜第７ビット）は「０」でマスクされる。

図４１（ｂ）は第１特図用振分テーブル６４ｈのデータ構成を説明するための説明図である。図４１（ｂ）に示すように、第１特図用振分テーブル６４ｈは主側ＲＯＭ６４において「９２５０Ｈ」〜「９２５２Ｈ」のアドレス範囲に記憶されている。第１特図用振分テーブル６４ｈの開始アドレスである「９２５０Ｈ」の第０〜第４ビットには４Ｒ高確大当たり結果に対応する第１加算前振分値ＦＶＡ１が設定されているとともに、第５〜第７ビットには第１フラグデータＦＤＡ１が設定されている。「９２５０Ｈ」に続く「９２５１Ｈ」の第０〜第４ビットには８Ｒ高確大当たり結果に対応する第２加算前振分値ＦＶＡ２が設定されているとともに、第５〜第７ビットには第２フラグデータＦＤＡ２が設定されている。「９２５１Ｈ」に続く「９２５２Ｈ」の第０〜第４ビットには１６Ｒ高確大当たり結果に対応する第３加算前振分値ＦＶＡ３が設定されているとともに、第５〜第７ビットには第３フラグデータＦＤＡ３が設定されている。

図４１（ｂ）に示すように、フラグデータＦＤＡｎは３ビットのデータであるとともに、加算前振分値ＦＶＡｎは５ビットのデータである。対応するフラグデータＦＤＡｎと、加算前振分値ＦＶＡｎとの組合せが１バイトのデータであるため、３つのフラグデータＦＤＡｎと加算前振分値ＦＶＡｎとの組合せを３バイトの記憶エリアに記憶しておくことができる。第２振分値である「４０」（「１０１０００Ｂ」）は、２進数表記で６ビットの数値情報である。第２フラグデータＦＤＡ２と第２振分値との組合せを記憶するためには９ビット以上の記憶エリアが必要となる。このため、第１特図用振分テーブル６４ｈに、３つのフラグデータＦＤＡｎと振分値との組合せが記憶されている構成とすると、主側ＲＯＭ６４における第１特図用振分テーブル６４ｈのデータ容量が増大してしまう。これに対して、第１特図用振分テーブル６４ｈにフラグデータＦＤＡｎと振分値を２０減算した加算前振分値ＦＶＡｎとの組合せが記憶されている構成であることにより、主側ＲＯＭ６４における第１特図用振分テーブル６４ｈのデータ容量を低減することができる。

第２特図用振分処理では、主側ＲＯＭ６４における第２特図用振分テーブル６４ｊが利用される。図１４（ｂ）に示すように、第２特図用振分テーブル６４ｊでは、大当たり種別カウンタＣ２から取得した値が０〜２９のいずれかの場合に４Ｒ高確大当たり結果に振り分けられるとともに、大当たり種別カウンタＣ２から取得した値が３０〜７９のいずれかの場合に８Ｒ高確大当たり結果に振り分けられる。また、大当たり種別カウンタＣ２から取得した値が８０〜９９のいずれかの場合に１６Ｒ高確大当たり結果に振り分けられる。

第２特図用振分テーブル６４ｊには、４Ｒ高確大当たり結果に対応する第１加算前振分値ＦＶＢ１として「１０」が設定されており、８Ｒ高確大当たり結果に対応する第２加算前振分値ＦＶＢ２として「３０」が設定されており、１６Ｒ高確大当たり結果に対応する第３加算前振分値ＦＶＢ３として「０」が設定されている。これらの加算前振分値ＦＶＢｎ（ｎは１〜３のいずれかの整数）は５ビットのデータである。第２特図用振分処理では、これらの加算前振分値ＦＶＢｎに対して一律に「２０」を加算することで、第１振分値である「３０」、第２振分値である「５０」及び第３振分値である「２０」を算出する。そして、第１振分値→第２振分値→第３振分値の順番で、大当たり種別カウンタＣ２から取得した値からこれらの振分値を減算し、当該減算結果が「０」未満となった場合に対応するフラグデータＦＤＢｎを振分データエリア１６２に設定する。

図１４（ｂ）に示すように、第２特図用振分テーブル６４ｊには、４Ｒ高確大当たり結果に対応する第１フラグデータＦＤＢ１として３ビットの「００１Ｂ」が設定されており、８Ｒ高確大当たり結果に対応する第２フラグデータＦＤＢ２として３ビットの「０１０Ｂ」が設定されており、１６Ｒ高確大当たり結果に対応する第３フラグデータＦＤＢ３として３ビットの「１００Ｂ」が設定されている。これらのフラグデータＦＤＢ１〜ＦＤＢ３は、振分データエリア１６２の下位３ビットに設定され、振分データエリア１６２の上位５ビットは「０」でマスクされる。

図４１（ｃ）は第２特図用振分テーブル６４ｊのデータ構成を説明するための説明図である。図４１（ｃ）に示すように、第２特図用振分テーブル６４ｊは主側ＲＯＭ６４において「９２５３Ｈ」〜「９２５５Ｈ」のアドレス範囲に記憶されている。第２特図用振分テーブル６４ｊの開始アドレスである「９２５３Ｈ」の第０〜第４ビットには４Ｒ高確大当たり結果に対応する第１加算前振分値ＦＶＢ１が設定されているとともに、第５〜第７ビットには第１フラグデータＦＤＢ１が設定されている。「９２５３Ｈ」に続く「９２５４Ｈ」の第０〜第４ビットには８Ｒ高確大当たり結果に対応する第２加算前振分値ＦＶＢ２が設定されているとともに、第５〜第７ビットには第２フラグデータＦＤＢ２が設定されている。「９２５４Ｈ」に続く「９２５５Ｈ」の第０〜第４ビットには１６Ｒ高確大当たり結果に対応する第３加算前振分値ＦＶＢ３が設定されているとともに、第５〜第７ビットには第３フラグデータＦＤＢ３が設定されている。

次に、主側ＣＰＵ６３にて実行される第１結果対応処理について図４２のフローチャートを参照しながら説明する。第１結果対応処理は特図変動開始処理（図３５）のステップＳ１００９にて実行される。なお、第１結果対応処理は特定制御用のプログラム及び特定制御用のデータを利用して実行される。

第１結果対応処理では、まず特図用の実行エリア１１７に格納された保留情報のうち振分判定用の情報、すなわち大当たり種別カウンタＣ２から取得した数値情報（大当たり種別乱数）をＡレジスタ１０４ｂにセットする（ステップＳ１２０１）。その後、特定制御用のワークエリア１２１における第２特図フラグに「１」がセットされているか否かを判定する（ステップＳ１２０２）。既に説明したとおり、第２特図フラグには、特図変動開始処理（図３５）において第２特図用データ設定処理（ステップＳ１００４）が実行された場合に「１」がセットされる。第２特図フラグに「１」がセットされている場合には、今回の変動表示の開始が第２特図表示部３７ｂであることを意味する。

第２特図フラグに「１」がセットされていない場合（ステップＳ１２０２：ＮＯ）には、「ＬＤＨＬ，１２８０Ｈ」という命令を実行する（ステップＳ１２０３）。「ＬＤ」はＬＤ命令であり、「ＨＬ」は転送先としてＨＬレジスタ１０７を指定する内容であり、「１２８０Ｈ」は２バイトの数値情報である。後述する振分用データ取得処理（ステップＳ１２０５）では、第２特図フラグに「１」がセットされていない場合、第１特図用振分テーブル６４ｈ（図４１（ｂ））に設定されている３個の加算前振分値ＦＶＡ１〜ＦＶＡ３のうち１つの加算前振分値ＦＶＡｎ（ｎは１〜３のいずれか）をＷレジスタ１０４ａに取得するために「ＬＤＢＷ，（ＨＬ＋）．４」というＬＤＢ更新命令が実行されるとともに、当該Ｗレジスタ１０４ａに取得された加算前振分値ＦＶＡｎに対応するフラグデータＦＤＡｎをＢレジスタ１０５ａに取得するために「ＬＤＢＢ，（ＨＬ＋）．２」というＬＤＢ更新命令が実行される。本第１結果対応処理（図４２）では、ステップＳ１２０８にて肯定判定が行われるまで、ステップＳ１２０５〜ステップＳ１２０８の処理が繰り返し実行される。ステップＳ１２０５における振分用データ取得処理にてＷレジスタ１０４ａ及びＢレジスタ１０５ａに取得される加算前振分値ＦＶＡｎ及びフラグデータＦＤＡｎの組合せは、ＦＶＡ１及びＦＤＡ１の組合せ→ＦＶＡ２及びＦＤＡ２の組合せ→ＦＶＡ３及びＦＤＡ３の組合せという順番で更新される。「１２８０Ｈ」という数値は、今回の処理回（遊技回）において振分用データ取得処理（ステップＳ１２０５）が１回目に実行される場合に、Ｗレジスタ１０４ａ及びＢレジスタ１０５ａに加算前振分値ＦＶＡ１及びフラグデータＦＤＡ１の組合せを取得するための数値である。ステップＳ１２０３にて「ＬＤＨＬ，１２８０Ｈ」という命令が実行されることにより、ＨＬレジスタ１０７に「１２８０Ｈ」がロードされる。既に説明したとおり、第１特図用振分テーブル６４ｈの開始アドレスは「９２５０Ｈ」である。「１２８０Ｈ」は、「｛（第１特図用振分テーブル６４ｈの開始アドレス）−９０００Ｈ｝×８」で算出されるデータである。ＨＬレジスタ１０７にセットされた取得データ指定データは、振分用データ取得処理（ステップＳ１２０５）においてＬＤＢ更新命令が実行される場合に使用される。

一方、第２特図フラグに「１」がセットされている場合（ステップＳ１２０２：ＹＥＳ）には、「ＬＤＨＬ，１２９８Ｈ」という命令を実行する（ステップＳ１２０４）。「ＬＤ」はＬＤ命令であり、「ＨＬ」は転送先としてＨＬレジスタ１０７を指定する内容であり、「１２９８Ｈ」は２バイトの数値情報である。後述する振分用データ取得処理（ステップＳ１２０５）では、第２特図フラグに「１」がセットされている場合、第２特図用振分テーブル６４ｊ（図４１（ｃ））に設定されている３個の加算前振分値ＦＶＢ１〜ＦＶＢ３のうち１つの加算前振分値ＦＶＢｎ（ｎは１〜３のいずれか）をＷレジスタ１０４ａに取得するために「ＬＤＢＷ，（ＨＬ＋）．４」というＬＤＢ更新命令が実行されるとともに、当該Ｗレジスタ１０４ａに取得された加算前振分値ＦＶＢｎに対応するフラグデータＦＤＢｎをＢレジスタ１０５ａに取得するために「ＬＤＢＢ，（ＨＬ＋）．２」というＬＤＢ更新命令が実行される。上述したとおり、本第１結果対応処理（図４２）では、ステップＳ１２０８にて肯定判定が行われるまで、ステップＳ１２０５〜ステップＳ１２０８の処理が繰り返し実行される。ステップＳ１２０５における振分用データ取得処理にてＷレジスタ１０４ａ及びＢレジスタ１０５ａに取得される加算前振分値ＦＶＢｎ及びフラグデータＦＤＢｎの組合せは、ＦＶＢ１及びＦＤＢ１の組合せ→ＦＶＢ２及びＦＤＢ２の組合せ→ＦＶＢ３及びＦＤＢ３の組合せという順番で更新される。「１２９８Ｈ」という数値は、今回の処理回（遊技回）において振分用データ取得処理（ステップＳ１２０５）が１回目に実行される場合に、Ｗレジスタ１０４ａ及びＢレジスタ１０５ａに加算前振分値ＦＶＢ１及びフラグデータＦＤＢ１の組合せを取得するための数値である。ステップＳ１２０４にて「ＬＤＨＬ，１２９８Ｈ」という命令が実行されることにより、ＨＬレジスタ１０７に「１２９８Ｈ」がロードされる。既に説明したとおり、第２特図用振分テーブル６４ｊの開始アドレスは「９２５３Ｈ」である。「１２９８Ｈ」は、「｛（第２特図用振分テーブル６４ｊの開始アドレス）−９０００Ｈ｝×８」で算出されるデータである。ＨＬレジスタ１０７にセットされた取得データ指定データは、振分用データ取得処理（ステップＳ１２０５）においてＬＤＢ更新命令が実行される場合に使用される。

ステップＳ１２０３の処理を行った場合、又はステップＳ１２０４の処理を行った場合には、振分用データ取得処理を実行する（ステップＳ１２０５）。上述したとおり、振分用データ取得処理では、第２特図フラグに「１」がセットされていない場合、第１特図用振分テーブル６４ｈ（図４１（ｂ））に設定されている３個の加算前振分値ＦＶＡ１〜ＦＶＡ３のうち１つの加算前振分値ＦＶＡｎがＷレジスタ１０４ａに設定されるとともに、当該Ｗレジスタ１０４ａに設定された加算前振分値ＦＶＡｎに対応するフラグデータＦＤＡｎがＢレジスタ１０５ａに設定される。また、上述したとおり、振分用データ取得処理（ステップＳ１２０５）では、第２特図フラグに「１」がセットされている場合、第２特図用振分テーブル６４ｊ（図４１（ｃ））に設定されている３個の加算前振分値ＦＶＢ１〜ＦＶＢ３のうち１つの加算前振分値ＦＶＢｎがＷレジスタ１０４ａに設定されるとともに、当該Ｗレジスタ１０４ａに設定された加算前振分値ＦＶＢｎに対応するフラグデータＦＤＢｎがＢレジスタ１０５ａに設定される。なお、振分用データ取得処理の詳細については後述する。

その後、Ｗレジスタ１０４ａに加算前振分値ＦＶＡｎ又は加算前振分値ＦＶＢｎが格納されている状態において、当該Ｗレジスタ１０４ａの値に「２０」を加算する（ステップＳ１２０６）。これにより、加算前のＷレジスタ１０４ａにいずれかの第１加算前振分値ＦＶＡ１，ＦＶＢ１が格納されていた場合には当該Ｗレジスタ１０４ａの値が対応する第１振分値に更新される。また、加算前のＷレジスタ１０４ａにいずれかの第２加算前振分値ＦＶＡ２，ＦＶＢ２が格納されていた場合には当該Ｗレジスタ１０４ａの値が対応する第２振分値に更新されるとともに、加算前のＷレジスタ１０４ａにいずれかの第３加算前振分値ＦＶＡ３，ＦＶＢ３が格納されていた場合には当該Ｗレジスタ１０４ａの値が対応する第３振分値に更新される。

その後、Ａレジスタ１０４ｂの値からＷレジスタ１０４ａの値を減算する（ステップＳ１２０７）。既に説明したとおり、ステップＳ１２０１にてＡレジスタ１０４ｂには大当たり種別カウンタＣ２から取得した数値情報（大当たり種別乱数）が設定されるとともに、ステップＳ１２０６にてＷレジスタ１０４ａにはいずれかの振分値が設定されている状態となる。このため、今回の処理回（遊技回）においてステップＳ１２０７の処理が１回目に実行される場合、当該ステップＳ１２０７では大当たり種別カウンタＣ２から取得した数値情報から振分値を減算する処理が実行される。また、今回の処理回（遊技回）においてステップＳ１２０７の処理が（ｍ＋１）回目（ｍは１又は２）に実行される場合、当該ステップＳ１２０７では大当たり種別カウンタＣ２から取得した数値情報からｍ個の振分値が減算された後の数値情報から（ｍ＋１）個目の振分値を減算する処理が実行される。

その後、Ａレジスタ１０４ｂの値が「０」未満であるか否かを判定する（ステップＳ１２０８）。ステップＳ１２０７の演算結果が「０」以上となった場合にはキャリーフラグの値が「０」となるとともに、当該演算結果が「０」未満となった場合にはキャリーフラグに「１」がセットされる。ステップＳ１２０８では、キャリーフラグに「１」がセットされている場合に肯定判定を行う。Ａレジスタ１０４ｂの値が「０」未満ではない場合（ステップＳ１２０８：ＮＯ）にはステップＳ１２０５に戻る。そして、ステップＳ１２０８にて肯定判定が行われるまでステップＳ１２０５〜ステップＳ１２０８の処理を繰り返し実行する。これにより、ステップＳ１２０１にて大当たり種別カウンタＣ２からＡレジスタ１０４ｂに取得された数値情報から第１振分値→第２振分値→第３振分値という順番で、振分値が減算され、演算結果が「０」未満となった振分値に対応するフラグデータＦＤＡｎ，ＦＤＢｎを当選したフラグデータとして特定することができる。ステップＳ１２０８では、４Ｒ高確大当たり結果→８Ｒ高確大当たり結果→１６Ｒ高確大当たり結果という順番で、各大当たり結果が振分判定の対象となり、大当たり種別カウンタＣ２から取得した大当たり種別乱数に対応する振分判定の結果が特定される。

ステップＳ１２０８にて肯定判定を行った場合には、Ｂレジスタ１０５ａに格納されているフラグデータＦＤＡｎ，ＦＤＢｎを特定制御用のワークエリア１２１における振分データエリア１６２に設定する（ステップＳ１２０９）。ステップＳ１２０９では、４Ｒ高確大当たり結果に対応する第１フラグデータＦＤＡ１，ＦＤＢ１が振分データエリア１６２に設定された場合に４Ｒ高確フラグ１６２ａに「１」がセットされるとともに、８Ｒ高確大当たり結果に対応する第２フラグデータＦＤＡ２，ＦＤＢ２が振分データエリア１６２に設定された場合に８Ｒ高確フラグ１６２ｂに「１」がセットされる。また、１６Ｒ高確大当たり結果に対応する第３フラグデータＦＤＡ３，ＦＤＢ３が振分データエリア１６２に設定された場合に１６Ｒ高確フラグ１６２ｃに「１」がセットされる。これにより、主側ＣＰＵ６３にて振分判定の結果を把握可能とすることができる。

次に、第１結果対応処理（図４２）のステップＳ１２０５にて実行される振分用データ取得処理について説明する。以下では、第１特図用振分テーブル６４ｈを利用して振分用データ取得処理を実行する場合を例に挙げて、振分用データ取得処理が実行される場合について説明する。

図４３（ａ）は振分用データ取得処理のプログラム内容を説明するための説明図である。また、図４３（ｂ）はＷレジスタ１０４ａに第１加算前振分値ＦＶＡ１が設定される様子を説明するための説明図であり、図４３（ｃ）はＢレジスタ１０５ａに第１フラグデータＦＤＡ１が設定される様子を説明するための説明図である。

図４３（ａ）に示すように、本プログラムには、行番号として「１９０１」〜「１９０３」が設定されている。プログラムの命令は、コール命令又はジャンプ命令が実行される場合を除いて、行番号の小さい方から大きい方に向かう順番で実行される。

図４３（ａ）に示すように、「１９０１」の行番号には「ＬＤＢＷ，（ＨＬ＋）．４」という命令が設定されている。「ＬＤＢ」はＬＤＢ更新実行回路１６１によるＬＤＢ更新命令であり、「Ｗ」は「転送先」としてＷレジスタ１０４ａを指定する内容であり、「（ＨＬ＋）」はＨＬレジスタ１０７に格納されている２バイトのデータを取得データ指定データに指定するとともにデータのロード後にＨＬレジスタ１０７に格納されている取得データ指定データを更新することを指示する内容であり、「４」は取得ビット数指定データとして「４」を設定する内容である。

図４４（ａ）〜図４４（ｅ）は第１特図用振分テーブル６４ｈの開始アドレス、ＬＤＢ更新命令（「ＬＤＢＷ，（ＨＬ＋）．４」）における取得データ指定データ、取得開始アドレス、取得開始ビット目、及び更新後の取得データ指定データを説明するための説明図である。既に説明したとおり、第１結果対応処理（図４２）のステップＳ１２０３にてＨＬレジスタ１０７に「１２８０Ｈ」という数値情報が設定される。当該「１２８０Ｈ」は、図４４（ｂ）に示すように、「ＬＤＢＷ，（ＨＬ＋）．４」というＬＤＢ命令が１回目に実行される場合における取得データ指定データである。既に説明したとおり、第１特図用振分テーブル６４ｈの開始アドレスは「９２５０Ｈ」である（図４４（ａ）参照）。「１２８０Ｈ」は、「｛（第１特図用振分テーブル６４ｈの開始アドレス）−９０００Ｈ｝×８」の式で算出される数値情報である。図４４（ｂ）に示すように、取得データ指定データ（「１２８０Ｈ」）における第３〜第１４ビットには、第１特図用振分テーブル６４ｈの開始アドレスである「９２５０Ｈ」（図４４（ａ））における第０〜第１１ビットのデータが設定されている。

既に説明したとおり、取得開始アドレスは、取得データ指定データを「８」（「１０００Ｂ」）で除算する演算の商データに対してＴＰレジスタ１１１に格納されているデータテーブルの基準アドレス（「９０００Ｈ」）を加算する演算により算出される。ＨＬレジスタ１０７に格納されている「１２８０Ｈ」を取得データ指定データとしてＬＤＢ更新命令が実行される場合、取得開始アドレスは、「１２８０Ｈ」を「８」で除算する演算の商データに対して「９０００Ｈ」を加算する演算により算出される「９２５０Ｈ」となる。図４４（ｃ）に示すように、当該取得開始アドレスにおける第０〜第１１ビットのデータは、取得データ指定データの第３〜第１４ビットのデータ（第１特図用振分テーブル６４ｈの開始アドレスにおける第０〜第１１ビットのデータ）であるとともに、当該取得開始アドレスにおける第１２〜第１５ビットのデータは、データテーブルの基準アドレスにおける第１２〜第１５ビットのデータである。「９２５０Ｈ」という取得開始アドレスは、第１特図用振分テーブル６４ｈの開始アドレスである。

既に説明したとおり、取得開始ビット目は、取得データ指定データの下位１バイトと「０００００１１１Ｈ」との論理積の演算により算出される。ＨＬレジスタ１０７に格納されている「１２８０Ｈ」を取得データ指定データとしてＬＤＢ更新命令が実行される場合、取得開始ビット目は、当該取得データ指定データの下位１バイト（「１０００００００Ｂ」）と「０００００１１１Ｈ」との論理積である「００００００００Ｂ」（「０」）となる。図４４（ｄ）に示すように、取得開始ビット目における下位３ビット（第０〜第２ビット）のデータは取得データ指定データにおける下位３ビット（第０〜第２ビット）のデータであるとともに、取得開始ビット目における上位５ビット（第３〜第７ビット）のデータは「０」である。

「ＬＤＢＷ，（ＨＬ＋）．４」というＬＤＢ更新命令には、取得ビット指定データとして「４」という数値が設定されているため、取得ビット数は当該「４」に「１」を加算して得られる「５」となる。ＨＬレジスタ１０７に「１２８０Ｈ」が格納されている状態で「ＬＤＢＷ，（ＨＬ＋）．４」というＬＤＢ更新命令が実行されると、図４３（ｂ）に示すように、第１特図用振分テーブル６４ｈにおいて、取得開始アドレスである「９２５０Ｈ」に対応するエリアの取得開始ビット目（第０ビット目）以降に設定されている取得ビット数分（５ビット分）のデータ（加算前振分値ＦＶＡ１）が転送先であるＷレジスタ１０４ａの第０〜第４ビット（下位５ビット）にロードされるとともに、当該Ｗレジスタ１０４ａの第５〜第７ビット（上位３ビット）が「０」でマスクされる。これにより、Ｗレジスタ１０４ａに判定値ＨＶ１をセットすることができる。

上述したとおり、「ＬＤＢＷ，（ＨＬ＋）．４」というＬＤＢ更新命令における取得ビット数は「５」である。このため、当該ＬＤＢ更新命令では、Ｗレジスタ１０４ａの第０〜第４ビットに５ビットのデータがロードされた後、ＨＬレジスタ１０７の値（「１２８０Ｈ」）に取得ビット数（「５」）が加算されて、図４４（ｅ）に示すように、当該ＨＬレジスタ１０７の値が「１２８５Ｈ」に更新される。

「１２８５Ｈ」は、当該「１２８５Ｈ」を取得データ指定データとして次のＬＤＢ更新命令を実行する場合に、取得開始アドレスを「９２５０Ｈ」とするとともに取得ビット目を第５ビット目とする数値情報である。このように、ＬＤＢ更新命令が実行されてＨＬレジスタ１０７に格納されている取得データ指定データが更新されると、当該ＬＤＢ更新命令における取得ビット数分だけ、当該ＬＤＢ更新命令の次に実行されるＬＤＢ更新命令におけるデータの取得開始位置がずれる。

このように、ＬＤＢ更新命令を利用して第１特図用振分テーブル６４ｈから取得した加算前振分値ＦＶＡ１をＷレジスタ１０４ａに設定して取得データ指定データを更新する構成であることにより、２バイトの取得データ指定データにおける第３〜第１５ビットのデータ及びＴＰレジスタ１１１に設定されているデータテーブルの基準アドレスに対応する取得開始アドレスを特定する処理と、当該取得指定データの第０〜第２ビット（下位３ビット）に対応する取得開始ビット目を特定する処理と、第１特図用振分テーブル６４ｈから取得した加算前振分値ＦＶＡ１をＷレジスタ１０４ａの第０〜第４ビット（下位５ビット）にロードする処理と、当該Ｗレジスタ１０４ａの第５〜第７ビット（上位３ビット）を「０」でマスクする処理と、ＨＬレジスタ１０７の値に今回の取得ビット数を加算して取得データ指定データを更新する処理と、を一命令で実行することができる。これらの処理はＬＤＢ更新実行回路１６１にて実行される。これにより、これらの処理を実行するために複数の命令が設定されている構成と比較して、プログラムの構成を簡素化することができるとともに、主側ＲＯＭ６４におけるプログラムのデータ容量を低減することができる。

「１９０２」の行番号には「ＬＤＢＢ，（ＨＬ＋）．２」という命令が設定されている。「ＬＤＢ」はＬＤＢ更新実行回路１６１によるＬＤＢ更新命令であり、「Ｂ」は「転送先」としてＢレジスタ１０５ａを指定する内容であり、「（ＨＬ＋）」はＨＬレジスタ１０７に格納されている２バイトのデータを取得データ指定データに指定するとともにデータ転送後にＨＬレジスタ１０７に格納されている取得データ指定データを更新することを指示する内容であり、「２」は取得ビット数指定データとして「２」を設定する内容である。

図４５（ａ）〜図４５（ｃ）はＬＤＢ命令（「ＬＤＢＢ，（ＨＬ＋）．２」）における取得データ指定データ、取得開始アドレス、取得開始ビット目、及び更新後の取得データ指定データを説明するための説明図である。既に説明したとおり、取得開始アドレスは、取得データ指定データを「８」（「１０００Ｂ」）で除算する演算の商データに対してＴＰレジスタ１１１に格納されているデータテーブルの基準アドレス（「９０００Ｈ」）を加算する演算により算出される。ＨＬレジスタ１０７に格納されている「１２８５Ｈ」を取得データ指定データとしてＬＤＢ更新命令が実行される場合、取得開始アドレスは、「１２８５Ｈ」を「８」で除算する演算の商データに対して「９０００Ｈ」を加算する演算により算出される「９２５０Ｈ」となる。図４５（ａ）に示すように、当該取得開始アドレスにおける第０〜第１１ビットのデータは、取得データ指定データの第３〜第１４ビットのデータであるとともに、当該取得開始アドレスにおける第１２〜第１５ビットのデータは、データテーブルの基準アドレスにおける第１２〜第１５ビットのデータである。上述したとおり、「９２５０Ｈ」という取得開始アドレスは、第１特図用振分テーブル６４ｈの開始アドレスである。

既に説明したとおり、取得開始ビット目は、取得データ指定データの下位１バイトと「０００００１１１Ｈ」との論理積の演算により算出される。ＨＬレジスタ１０７に格納されている「１２８５Ｈ」を取得データ指定データとしてＬＤＢ更新命令が実行される場合、取得開始ビット目は、当該取得データ指定データの下位１バイト（「１００００１０１Ｂ」）と「０００００１１１Ｈ」との論理積である「０００００１０１Ｂ」（「５」）となる。図４５（ｂ）に示すように、取得開始ビット目における下位３ビット（第０〜第２ビット）のデータは取得データ指定データにおける下位３ビット（第０〜第２ビット）のデータであるとともに、取得開始ビット目における上位５ビット（第３〜第７ビット）のデータは「０」である。

「ＬＤＢＢ，（ＨＬ＋）．２」というＬＤＢ更新命令には、取得ビット指定データとして「２」という数値が設定されているため、取得ビット数は当該「２」に「１」を加算して得られる「３」となる。ＨＬレジスタ１０７に「１２８５Ｈ」が格納されている状態で「ＬＤＢＢ，（ＨＬ＋）．２」というＬＤＢ更新命令が実行されると、図４３（ｃ）に示すように、第１特図用振分テーブル６４ｈにおいて、取得開始アドレスである「９２５０Ｈ」に対応するエリアの取得開始ビット目（第５ビット目）以降に設定されている取得ビット数分（３ビット分）のデータ（フラグデータＦＤＡ１）が転送先であるＤレジスタ１０６ａの第０〜第２ビット（下位３ビット）にロードされるとともに、当該Ｄレジスタ１０６ａの第３〜第７ビット（上位５ビット）が「０」でマスクされる。これにより、ＷＡレジスタ１０４に格納されている加算前振分値ＦＶＡ１に対応するフラグデータＦＤＡ１をＤレジスタ１０６ａにセットすることができる。

上述したとおり、「ＬＤＢＢ，（ＨＬ＋）．２」というＬＤＢ更新命令における取得ビット数は「３」である。このため、当該ＬＤＢ更新命令では、Ｂレジスタ１０５ａの第０〜第２ビットに３ビットのデータがロードされた後、ＨＬレジスタ１０７の値（「１２８５Ｈ」）に取得ビット数（「３」）が加算されて、図４５（ｃ）に示すように、当該ＨＬレジスタ１０７の値が「１２８８Ｈ」に更新される。

「１２８８Ｈ」は、当該「１２８８Ｈ」を取得データ指定データとして次のＬＤＢ更新命令を実行する場合に、取得開始アドレスを「９２５１Ｈ」とするとともに取得ビット目を第０ビット目とする数値情報である。このように、ＬＤＢ更新命令が実行されてＨＬレジスタ１０７に格納されている取得データ指定データが更新されると、当該ＬＤＢ更新命令における取得ビット数分だけ、当該ＬＤＢ更新命令の次に実行されるＬＤＢ更新命令におけるデータの取得開始位置がずれる。

「ＬＤＢＷ，（ＨＬ＋）．４」というＬＤＢ更新命令及び「ＬＤＢＢ，（ＨＬ＋）．２」というＬＤＢ更新命令が実行されることにより、Ｗレジスタ１０４ａ及びＤレジスタ１０６ａに加算前振分値ＦＶＡ１及びフラグデータＦＤＡ１が設定される。また、ＨＬレジスタ１０７の値が「８」（「５」と「３」の合計）増加することにより、「ＬＤＢＷ，（ＨＬ＋）．４」というＬＤＢ更新命令及び「ＬＤＢＢ，（ＨＬ＋）．２」というＬＤＢ更新命令における取得開始アドレスが「１」増加する。

このように、ＬＤＢ更新命令を利用して第１特図用振分テーブル６４ｈから取得したフラグデータＦＤＡ１をＢレジスタ１０５ａに設定して取得データ指定データを更新する構成であることにより、２バイトの取得データ指定データにおける第３〜第１５ビットのデータ及びＴＰレジスタ１１１に設定されているデータテーブルの基準アドレスに対応する取得開始アドレスを特定する処理と、当該取得指定データの第０ビット〜第２ビット（下位３ビット）に対応する取得開始ビット目を特定する処理と、第１特図用振分テーブル６４ｈから取得したフラグデータＦＤＡ１をＢレジスタ１０５ａの第０〜第２ビット（下位３ビット）にロードする処理と、当該Ｂレジスタ１０５ａの第３〜第７ビット（上位５ビット）を「０」でマスクする処理と、ＨＬレジスタ１０７の値に取得ビット数を加算して取得データ指定データを更新する処理と、を一命令で実行することができる。これらの処理はＬＤＢ更新実行回路１６１にて実行される。これにより、これらの処理を実行するために複数の命令が設定されている構成と比較して、プログラムの構成を簡素化することができるとともに、主側ＲＯＭ６４におけるプログラムのデータ容量を低減することができる。

「１９０３」の行番号には「ＲＥＴ」という命令が設定されている。既に説明したとおり、振分用データ取得処理は第１結果対応処理（図４２）のステップＳ１２０５にて実行されるサブルーチンである。したがって、「ＲＥＴ」という命令が実行されることで、第１結果対応処理のステップＳ１２０６に進むことになる。

既に説明したとおり、第１結果対応処理（図４２）において、ステップＳ１２０５〜ステップＳ１２０８の処理は、ステップＳ１２０８にて肯定判定が行われるまで繰り返し実行される。図４６は「ＬＤＢＷ，（ＨＬ＋）．４」というＬＤＢ更新命令及び「ＬＤＢＢ，（ＨＬ＋）．２」というＬＤＢ更新命令の実行回数と、これらのＬＤＢ更新命令によりＷレジスタ１０４ａ及びＢレジスタ１０５ａに取得されるデータとを説明するための説明図である。図４６に示すように、２回目の行番号「１９０１」では、「１２８８Ｈ」を取得データ指定データとして「ＬＤＢＷ，（ＨＬ＋）．４」が実行され、Ｗレジスタ１０４ａに加算前振分値ＦＶＡ２が設定される。そして、ＨＬレジスタ１０７の値が「１２８ＤＨ」に更新される。また、２回目の行番号「１９０２」では、「１２８ＤＨ」を取得データ指定データとして「ＬＤＢＢ，（ＨＬ＋）．２」が実行され、加算前振分値ＦＶＡ２に対応するフラグデータＦＤ２がＢレジスタ１０５ａに設定される。そして、ＨＬレジスタ１０７の値が「１２９０Ｈ」に更新される。

このように、第１特図用振分テーブル６４ｈを利用して振分用データ取得処理を繰り返し実行する構成とすることにより、第１特図用振分テーブル６４ｈに設定されている加算前振分値ＦＶＡｎ及びフラグデータＦＤＡｎの組合せを１組ずつ順番にＷレジスタ１０４ａ及びＢレジスタ１０５ａにロードすることができる。また、第２特図用振分テーブル６４ｊを利用して振分用データ取得処理（図４３（ａ））を繰り返し実行する構成とすることにより、第１特図用振分テーブル６４ｈを利用して振分用データ取得処理（図４３（ａ））を繰り返し実行する場合と同様に、第２特図用振分テーブル６４ｊに設定されている加算前振分値ＦＶＢｎ及びフラグデータＦＤＢｎの組合せを１組ずつ順番にＷレジスタ１０４ａ及びＢレジスタ１０５ａにロードすることができる。

次に、第１結果対応処理（図４２）のステップＳ１２１０〜ステップＳ１２１６の処理についての説明に先立ち、変動種別番号の設定態様について説明する。既に説明したとおり、変動種別番号は、後述する変動パターンテーブルから当否判定の結果、振分判定の結果、リーチ発生抽選の結果及び特図保留エリア１１５，１１６の保留数に対応する停止結果データ及び表示継続時間データを取得するためのデータである。

図４７は変動種別番号と当否判定の結果、振分判定の結果、リーチ発生抽選の結果及び第１特図保留エリア１１５の保留数との対応関係を説明するための説明図である。まず第１特図保留エリア１１５の保留情報を契機として変動表示が開始される場合について説明する。図４７に示すように、４Ｒ高確大当たり結果の発生に対応して特定制御用のワークエリア１２１における種別番号カウンタに「０」が設定され、８Ｒ高確大当たり結果の発生に対応して種別番号カウンタに「１」が設定され、１６Ｒ高確大当たり結果の発生に対応して種別番号カウンタに「２」が設定され、小当たり結果の発生に対応して種別番号カウンタに「３」が設定される。また、当否判定において外れ結果が発生するとともに後述するリーチ発生抽選においてリーチ演出に当選しなかった場合、第１特図保留エリア１１５の保留数が「０」であれば種別番号カウンタに「４」が設定され、当該保留数が「１」であれば種別番号カウンタに「５」が設定され、当該保留数が「２」であれば種別番号カウンタに「６」が設定され、当該保留数が「３」であれば種別番号カウンタに「７」が設定される。さらにまた、当否判定において外れ結果が発生するとともにリーチ発生抽選においてリーチ演出に当選した場合、第１特図保留エリア１１５の保留数が「０」であれば種別番号カウンタに「８」が設定され、当該保留数が「１」であれば種別番号カウンタに「９」が設定され、当該保留数が「２」であれば種別番号カウンタに「１０」が設定され、当該保留数が「３」であれば種別番号カウンタに「１１」が設定される。

次に、第２特図保留エリア１１６の保留情報を契機として変動表示が開始される場合について説明する。図４７に示すように、４Ｒ高確大当たり結果の発生に対応して特定制御用のワークエリア１２１における種別番号カウンタに「１２」が設定され、８Ｒ高確大当たり結果の発生に対応して種別番号カウンタに「１３」が設定され、１６Ｒ高確大当たり結果の発生に対応して種別番号カウンタに「１４」が設定され、小当たり結果の発生に対応して種別番号カウンタに「１５」が設定される。また、当否判定において外れ結果が発生するとともに後述するリーチ発生抽選においてリーチ演出に当選しなかった場合、第１特図保留エリア１１５の保留数が「０」であれば種別番号カウンタに「１６」が設定され、当該保留数が「１」であれば種別番号カウンタに「１７」が設定され、当該保留数が「２」であれば種別番号カウンタに「１８」が設定され、当該保留数が「３」であれば種別番号カウンタに「１９」が設定される。さらにまた、当否判定において外れ結果が発生するとともにリーチ発生抽選においてリーチ演出に当選した場合、第１特図保留エリア１１５の保留数が「０」であれば種別番号カウンタに「２０」が設定され、当該保留数が「１」であれば種別番号カウンタに「２１」が設定され、当該保留数が「２」であれば種別番号カウンタに「２２」が設定され、当該保留数が「３」であれば種別番号カウンタに「２３」が設定される。

第１結果対応処理（図４２）の説明に戻り、ステップＳ１２０９の処理を行った後は、特定制御用のワークエリア１２１における第２特図フラグに「１」がセットされているか否かを判定し（ステップＳ１２１０）、第２特図フラグに「１」がセットされていない場合（ステップＳ１２１０：ＮＯ）には、変動種別番号カウンタに「０」をセットする（ステップＳ１２１１）。このように、第１特図保留エリア１１５の保留情報を契機として実行された当否判定において大当たり結果が発生した場合には、まず変動種別番号カウンタに「０」が設定される。

一方、第２特図フラグに「１」がセットされている場合（ステップＳ１２１０：ＹＥＳ）には、変動種別番号カウンタに「１２」をセットする（ステップＳ１２１２）。このように、第２特図保留エリア１１６の保留情報を契機として実行された当否判定において大当たり結果が発生した場合には、まず変動種別番号カウンタに「１２」が設定される。

ステップＳ１２１１の処理を行った場合、又はステップＳ１２１２の処理を行った場合には、８Ｒ高確フラグ１６２ｂに「１」がセットされているか否かを判定し（ステップＳ１２１３）、８Ｒ高確フラグ１６２ｂに「１」がセットされている場合（ステップＳ１２１３：ＹＥＳ）には、変動種別番号カウンタの値を１加算する（ステップＳ１２１４）。これにより、第２特図フラグに「１」がセットされていない場合には変動種別番号カウンタに８Ｒ高確大当たり結果に対応する「１」が設定されている状態とすることができるとともに、第２特図フラグに「１」がセットされている場合には変動種別番号カウンタに８Ｒ高確大当たり結果に対応する「１３」が設定されている状態とすることができる。

ステップＳ１２１３にて否定判定を行った場合には、１６Ｒ高確フラグ１６２ｃに「１」がセットされているか否かを判定し（ステップＳ１２１５）、１６Ｒ高確フラグ１６２ｃに「１」がセットされている場合（ステップＳ１２１５：ＹＥＳ）には、変動種別番号カウンタの値を２加算して（ステップＳ１２１６）、本第１結果対応処理を終了する。変動種別番号カウンタの値を２加算することにより、第２特図フラグに「１」がセットされていない場合には変動種別番号カウンタに１６Ｒ高確大当たり結果に対応する「２」が設定されている状態とすることができるとともに、第２特図フラグに「１」がセットされている場合には変動種別番号カウンタに１６Ｒ高確大当たり結果に対応する「１４」が設定されている状態とすることができる。

８Ｒ高確フラグ１６２ｂ及び１６Ｒ高確フラグ１６２ｃのいずれにも「１」がセットされていない場合（ステップＳ１２１３：ＮＯ、ステップＳ１２１５：ＮＯ）には、そのまま本第１結果対応処理を終了する。これにより、第２特図フラグに「１」がセットされていない場合には変動種別番号カウンタに４Ｒ高確大当たり結果に対応する「０」が設定されている状態を維持することができるとともに、第２特図フラグに「１」がセットされている場合には変動種別番号カウンタに４Ｒ高確大当たり結果に対応する「１２」が設定されている状態を維持することができる。

次に、主側ＣＰＵ６３にて実行される第２結果対応処理について図４８のフローチャートを参照しながら説明する。第２結果対応処理は特図変動開始処理（図３５）のステップＳ１０１０にて実行される。なお、第２結果対応処理は特定制御用のプログラム及び特定制御用のデータを利用して実行される。

第２結果対応処理では、まず当否データエリア１５８における小当たりフラグ１５８ｂに「１」がセットされているか否かを判定し（ステップＳ１３０１）、小当たりフラグ１５８ｂに「１」がセットされている場合（ステップＳ１３０１：ＹＥＳ）には、特定制御用のワークエリア１２１における第２特図フラグに「１」がセットされているか否かを判定する（ステップＳ１３０２）。ステップＳ１３０２にて否定判定を行った場合には、変動種別番号カウンタに「３」をセットして（ステップＳ１３０３）、本第２結果対応処理を終了する。このように、第１特図保留エリア１１５の保留情報を契機として実行された当否判定において小当たり結果が発生した場合には、変動種別番号カウンタに「３」が設定される。

ステップＳ１３０２にて肯定判定を行った場合には、変動種別番号カウンタに「１５」をセットして（ステップＳ１３０４）、本第２結果対応処理を終了する。このように、第２特図保留エリア１１６の保留情報を契機として実行された当否判定において小当たり結果が発生した場合には、変動種別番号カウンタに「１５」が設定される。

ステップＳ１３０１にて否定判定を行った場合、すなわち当否判定において外れ結果となった場合には、特図用の実行エリア１１７に格納された情報のうちリーチ発生抽選用の情報、すなわちリーチ乱数カウンタＣ３から取得した０〜２３８のいずれかの数値情報を把握し（ステップＳ１３０５）、主側ＲＯＭ６４からリーチ発生抽選テーブルを読み出す（ステップＳ１３０６）。リーチ発生抽選テーブルには、リーチ演出に当選する確率が約１／１０となるようにリーチ演出に当選する結果に対応する当選値と、リーチ演出に当選しない結果に対応する当選値とが設定されている。

その後、ステップＳ１３０５にて把握した数値情報をステップＳ１３０６にて読み出したリーチ発生抽選テーブルに照合することによりリーチ演出に当選したか否かを判定し（ステップＳ１３０７）、リーチ演出に当選した場合（ステップＳ１３０７：ＹＥＳ）には特定制御用のワークエリア１２１に設けられたリーチ発生フラグに「１」をセットする（ステップＳ１３０８）。リーチ発生フラグは、リーチ発生抽選においてリーチ演出に当選したことを主側ＣＰＵ６３にて把握可能とするフラグである。

ステップＳ１３０７にて否定判定を行った場合、又はステップＳ１３０８の処理を行った場合には、特定制御用のワークエリア１２１における第２特図フラグに「１」がセットされているか否かを判定し（ステップＳ１３０９）、第２特図フラグに「１」がセットされていない場合（ステップＳ１３０９：ＮＯ）には、リーチ発生フラグに「１」がセットされているか否かを判定する（ステップＳ１３１０）。ステップＳ１３１０にて否定判定を行った場合には、変動種別番号カウンタに「４」をセットする（ステップＳ１３１１）。このように、第１特図保留エリア１１５の保留情報を契機として実行された当否判定において外れ結果が発生するとともにリーチ発生抽選においてリーチ演出に当選しなかった場合には、まず変動種別番号カウンタに「４」がセットされる。

ステップＳ１３１０にて肯定判定を行った場合には、変動種別番号カウンタに「８」をセットする（ステップＳ１３１２）。このように、第１特図保留エリア１１５の保留情報を契機として実行された当否判定において外れ結果が発生するとともにリーチ発生抽選においてリーチ演出に当選した場合には、まず変動種別番号カウンタに「８」がセットされる。

ステップＳ１３１１の処理を行った場合、又はステップＳ１３１２の処理を行った場合には、変動種別番号カウンタの値に第１特図保留エリア１１５の保留数を加算して（ステップＳ１３１３）、本第２結果対応処理を終了する。変動種別番号カウンタの値に第１特図保留エリア１１５の保留数を加算することにより、第１特図保留エリア１１５の保留情報を契機として実行された当否判定において外れ結果が発生するとともにリーチ発生抽選においてリーチ演出に当選しなかった場合、第１特図保留エリア１１５の保留数が「０」であれば種別番号カウンタに「４」が設定されている状態となり、当該保留数が「１」であれば種別番号カウンタに「５」が設定されている状態となり、当該保留数が「２」であれば種別番号カウンタに「６」が設定されている状態となり、当該保留数が「３」であれば種別番号カウンタに「７」が設定されている状態となる。また、当否判定において外れ結果が発生するとともにリーチ発生抽選においてリーチ演出に当選した場合、第１特図保留エリア１１５の保留数が「０」であれば種別番号カウンタに「８」が設定されている状態となり、当該保留数が「１」であれば種別番号カウンタに「９」が設定されている状態となり、当該保留数が「２」であれば種別番号カウンタに「１０」が設定されている状態となり、当該保留数が「３」であれば種別番号カウンタに「１１」が設定されている状態となる。

ステップＳ１３０９にて肯定判定を行った場合にはリーチ発生フラグに「１」がセットされているか否かを判定する（ステップＳ１３１４）。ステップＳ１３１４にて否定判定を行った場合には、変動種別番号カウンタに「１６」をセットする（ステップＳ１３１５）。このように、第２特図保留エリア１１６の保留情報を契機として実行された当否判定において外れ結果が発生するとともにリーチ発生抽選においてリーチ演出に当選しなかった場合には、まず変動種別番号カウンタに「１６」がセットされる。

ステップＳ１３１４にて肯定判定を行った場合には、変動種別番号カウンタに「２０」をセットする（ステップＳ１３１６）。このように、第２特図保留エリア１１６の保留情報を契機として実行された当否判定において外れ結果が発生するとともにリーチ発生抽選においてリーチ演出に当選した場合には、まず変動種別番号カウンタに「２０」がセットされる。

ステップＳ１３１５の処理を行った場合、又はステップＳ１３１６の処理を行った場合には、変動種別番号カウンタの値に第２特図保留エリア１１６の保留数を加算して（ステップＳ１３１７）、本第２結果対応処理を終了する。変動種別番号カウンタの値に第２特図保留エリア１１６の保留数を加算することにより、第２特図保留エリア１１６の保留情報を契機として実行された当否判定において外れ結果が発生するとともにリーチ発生抽選においてリーチ演出に当選しなかった場合、第２特図保留エリア１１６の保留数が「０」であれば種別番号カウンタに「１６」が設定されている状態となり、当該保留数が「１」であれば種別番号カウンタに「１７」が設定されている状態となり、当該保留数が「２」であれば種別番号カウンタに「１８」が設定されている状態となり、当該保留数が「３」であれば種別番号カウンタに「１９」が設定されている状態となる。また、当否判定において外れ結果が発生するとともにリーチ発生抽選においてリーチ演出に当選した場合、第２特図保留エリア１１６の保留数が「０」であれば種別番号カウンタに「２０」が設定されている状態となり、当該保留数が「１」であれば種別番号カウンタに「２１」が設定されている状態となり、当該保留数が「２」であれば種別番号カウンタに「２２」が設定されている状態となり、当該保留数が「３」であれば種別番号カウンタに「２３」が設定されている状態となる。

特図変動開始処理（図３５）の説明に戻り、ステップＳ１００９の処理を行った場合、又はステップＳ１０１０の処理を行った場合には、変動用開始アドレス取得処理を実行する（ステップＳ１０１１）。変動用開始アドレス取得処理では、主側ＲＯＭ６４に記憶されている変動開始用テーブル６４ｒから変動種別番号カウンタに格納されている変動種別番号に対応する変動パターンテーブルの開始アドレスをＨＬレジスタ１０７に取得する。主側ＲＯＭ６４には、当否判定の結果、振分判定の結果、リーチ発生抽選の結果及び第１特図保留エリア１１５の保留数に対応させて２４個の変動パターンテーブルが記憶されている。変動パターンテーブルには、当該当否判定の結果、振分判定の結果、リーチ発生抽選の結果及び特図保留エリア１１５，１１６の保留数に対応する変動表示の停止結果データ及び表示継続時間データが設定されている。変動パターンテーブルの開始アドレスは２バイトからなり、当該開始アドレスの上位４ビットはいずれも「９Ｈ」である。変動開始用テーブル６４ｒには、変動種別番号に基づいて当否判定の結果、振分判定の結果、リーチ発生抽選の結果及び特図保留エリア１１５，１１６の保留数に対応する変動パターンテーブルの開始アドレスを取得するためのデータとして、当該開始アドレスの下位１２ビットが設定されている。

図４９は変動開始用テーブル６４ｒのデータ構成を説明するための説明図であり、図５０（ａ）は変動パターンテーブルの開始アドレスの取得態様を説明するための説明図である。

図４９に示すように、変動開始用テーブル６４ｒは主側ＲＯＭ６４において「９１３５Ｈ」〜「９１５８Ｈ」のアドレス範囲に記憶されている。変動開始用テーブル６４ｒには、０〜２３の変動種別番号に対応する変動パターンテーブルの開始アドレスＳＢ０〜ＳＢ２３における下位１２ビットが設定されている。変動開始用テーブル６４ｒは、２つの開始アドレスＳＢｎの下位１２ビットが３つの連続するアドレスに対応するエリアに設定されているデータ構成である。例えば、開始アドレスＳＢ０の下位１２ビット及び開始アドレスＳＢ１の下位１２ビットが「９１３５Ｈ」〜「９１３７Ｈ」に対応する合計３バイトのエリアに設定されているとともに、開始アドレスＳＢ２の下位１２ビット及び開始アドレスＳＢ３の下位１２ビットが「９１３８Ｈ」〜「９１３ＡＨ」に対応する合計３バイトのエリアに設定されている。

変動開始用テーブル６４ｒにおいて、２４個の開始アドレスＳＢ０〜ＳＢ２３の下位１２ビットは合計３６バイトの記憶エリアに設定されている。これに対して、１つの開始アドレスＳＢｎ（ｎは０〜２３の整数）の全体（２バイト）が２つの連続するアドレスに対応するエリアに記憶されているデータ構成とすると、２４個の開始アドレスＳＢ０〜ＳＢ２３が設定されている変動開始用テーブル６４ｒを記憶するために主側ＲＯＭ６４において４８バイトの記憶エリアが必要となる。このように、２つの開始アドレスＳＢｎの下位１２ビットが３つの連続するアドレスに対応するエリアに設定されているデータ構成とすることにより、主側ＲＯＭ６４における変動開始用テーブル６４ｒのデータ容量を低減することができる。

特図変動開始処理（図３５）のステップＳ１０１１における変動用開始アドレス取得処理では、図５０（ａ）に示すように、変動種別番号「ｎ」（ｎは０〜２３のいずれかの整数）に対応する変動パターンテーブルの開始アドレスＳＢｎの下位１２ビットが取得される。例えば、変動種別番号が「０」である場合には開始アドレスＳＢ０の下位１２ビットである「５ＣＦＨ」が取得されるとともに、変動種別番号が「１」である場合には開始アドレスＳＢ１の下位１２ビットである「５Ｄ９Ｈ」が取得される。

次に、特図変動開始処理（図３５）のステップＳ１０１１にて実行される変動用開始アドレス取得処理のプログラム内容について図５０（ｂ）の説明図を参照しながら説明する。図５０（ｂ）に示すように本プログラムには、行番号として「２００１」〜「２００５」が設定されている。プログラムの命令は、コール命令又はジャンプ命令が実行される場合を除いて、行番号の小さい方から大きい方に向かう順番で実行される。

「２００１」の行番号には「ＬＤＷ，（ＨＳＢＣＮＴ）」という命令が設定されている。「ＬＤ」はＬＤ命令であり、「Ｗ」は転送先としてＷレジスタ１０４ａを指定する内容である。「ＨＳＢＣＮＴ」は特定制御用のワークエリア１２１における変動種別番号カウンタのアドレスであり、「（ＨＳＢＣＮＴ）」は変動種別番号カウンタに格納されているデータを「転送先」にロードする内容である。既に説明したとおり、変動種別番号カウンタには、０〜２３のいずれかの数値データが格納されている。「ＬＤＷ，（ＨＳＢＣＮＴ）」が実行されることにより、「転送先」のＷレジスタ１０４ａに変動種別番号カウンタのデータがロードされる。

「２００２」の行番号には「ＬＤＢ，０ＣＨ」という命令が設定されている。「ＬＤ」はＬＤ命令であり、「Ｂ」は転送先としてＢレジスタ１０５ａを指定する内容であり、「０ＣＨ」は「転送元」として「０ＣＨ」（「１２」）という数値データを指定する内容である。「０ＣＨ」は後述する行番号「２００４」にて呼び出されるアドレス取得実行処理（図３３（ｅ））において変動開始用テーブル６４ｒ（図４９）から取得するアドレスデータのビット数（取得ビット数）である。「ＬＤＢ，０ＣＨ」が実行されることにより、「転送先」のＢレジスタ１０５ａに変動開始用テーブル６４ｒから取得するアドレスデータのビット数（「１２」）が設定される。

「２００３」の行番号には「ＬＤＨＬ，ＴＢＬ＿ＨＤＫ＿Ｂ」という命令が設定されている。「ＬＤ」はＬＤ命令であり、「ＨＬ」は転送先としてＨＬレジスタ１０７を指定する内容である。「ＴＢＬ＿ＨＤＫ＿Ｂ」は、取得開始アドレスを変動開始用テーブル６４ｒの開始アドレスとするための２バイトの数値データであり、具体的には「０９Ａ８Ｈ」である。「ＬＤＨＬ，ＴＢＬ＿ＨＤＫ＿Ｂ」が実行されることにより、「転送先」のＨＬレジスタ１０７に「０９Ａ８Ｈ」がロードされる。

「ＴＢＬ＿ＨＤＫ＿Ｂ」は、「｛（変動開始用テーブル６４ｒの開始アドレス）−９０００Ｈ｝×８」の式で算出される。「ＴＢＬ＿ＨＤＫ＿Ｂ」における第３〜第１４ビットには、開始アドレス「９１３５Ｈ」における第０〜第１１ビットのデータが設定されている。既に説明したとおり、ＬＤＢ命令では、取得データ指定データにおける第３〜第１４ビットのデータが取得開始アドレスの第０〜第１１ビットに設定されるとともに、取得開始アドレスの第１２〜第１５ビットにデータテーブルの基準アドレス（「９０００Ｈ」）における第１２〜第１５ビットのデータが設定される。「｛（変動開始用テーブル６４ｒの開始アドレス）−９０００Ｈ｝×８」の式で算出される「ＴＢＬ＿ＨＤＫ＿Ｂ」を取得データ指定データとして設定することにより、変動開始用テーブル６４ｒの開始アドレスを取得開始アドレスとすることができる。

行番号「２００４」にて呼び出すアドレス取得実行処理（図３３（ｅ））では、変動種別番号カウンタの値が「０」である場合、ＨＬレジスタ１０７に格納されている「０９Ａ８Ｈ」が取得データ指定データとして使用される。一方、変動種別番号カウンタの値が「１」以上である場合、ＨＬレジスタ１０７に格納されている数値情報は、ＬＤＢ命令が実行される前に当該変動種別番号カウンタの値に対応する数値情報に変更される。

「２００４」の行番号には「ＣＡＬＬＳＬＤＢＡＤＧＥＴ」という命令が設定されている。「ＬＤＢＡＤＧＥＴ」は図３３（ｅ）を参照しながら既に説明したアドレス取得実行処理である。「ＣＡＬＬＳＬＤＢＡＤＧＥＴ」という命令は、アドレス取得実行処理というサブルーチンを呼び出すための命令である。詳細は後述するが、行番号「２００４」にてアドレス取得実行処理が実行されることにより、変動種別番号カウンタの値に対応する開始アドレス（ＳＢ０〜ＳＢ２３のいずれか）がＨＬレジスタ１０７に設定される。アドレス取得実行処理のサブルーチンが終了した場合には、「２００５」の行番号に進む。

「２００５」の行番号には「ＲＥＴ」という命令が設定されている。既に説明したとおり、変動用開始アドレス取得処理は特図変動開始処理（図３５）のステップＳ１０１１にて実行されるサブルーチンである。したがって、「ＲＥＴ」という命令が実行されることで、特図変動開始処理（図３５）のステップＳ１０１２に進むことになる。

次に、変動用開始アドレス取得処理（図５０（ｂ））の行番号「２００４」にてアドレス取得実行処理（図３３（ｅ））が実行される場合について図３３（ｅ）を再度参照しながら説明する。

既に説明したとおり、行番号「１７０１」には「ＬＤＢＡＤＧＥＴ」が設定されているが、これは命令ではないため、行番号「１７０１」では何ら命令が実行されることなく行番号「１７０２」に進む。

既に説明したとおり、変動用開始アドレス取得処理（図５０（ｂ））においてＢレジスタ１０５ａには変動開始用テーブル６４ｒから取得するビット数（取得ビット数）を指定する「０ＣＨ」（「１２」）が設定されている。このため、行番号「１７０２」にて「ＬＤＡ，Ｂ」が実行されることにより、「転送先」のＡレジスタ１０４ｂに「０ＣＨ」が設定される。

既に説明したとおり、変動用開始アドレス取得処理（図５０（ｂ））において、Ｗレジスタ１０４ａには変動種別番号カウンタの値（０〜２３のいずれかの整数）が設定されている。また、上述したとおり、Ａレジスタ１０４ｂには取得ビット数である「０ＣＨ」が格納されている。このため、行番号「１７０３」にて「ＭＵＬＷ，Ａ」が実行された場合、ＷＡレジスタ１０４には、「（変動種別番号カウンタの値）×０ＣＨ」の演算結果が格納される。既に説明したとおり、変動用開始アドレス取得処理（図５０（ｂ））の行番号「２００３」において、ＨＬレジスタ１０７には変動種別番号カウンタにおける「０」の値に対応する取得データ指定データ（「０９Ａ８Ｈ」）が格納されている。「（変動種別番号カウンタの値）×（取得ビット数）」の演算結果のデータは、ＨＬレジスタ１０７に格納されている当該取得データ指定データを変動種別番号カウンタの値に対応するデータに変更するために用いられる。

上述したとおり、変動用開始アドレス取得処理（図５０（ｂ））の行番号「１６０３」において、ＨＬレジスタ１０７には変動種別番号カウンタにおける「０」の値に対応する取得データ指定データ（「０９Ａ８Ｈ」）が格納されている。また、上述したとおり、ＷＡレジスタ１０４には、「（変動種別番号カウンタの値）×（取得ビット数）」の演算結果のデータが格納されている。ＨＬレジスタ１０７に格納されている取得データ指定データに対してＷＡレジスタ１０４に格納されている「（変動種別番号カウンタの値）×（取得ビット数）」の演算結果のデータを加算することにより、変動種別番号カウンタの値に対応する取得データ指定データがＨＬレジスタ１０７に格納されている状態とすることができる。

既に説明したとおり、変動用開始アドレス取得処理（図５０（ｂ））においてＢレジスタ１０５ａには取得ビット数を指定する「０ＣＨ」（「１２」）が設定されている。このため、行番号「１７０５」にて「ＬＤＡ，Ｂ」が実行されることにより、「転送先」のＡレジスタ１０４ｂに「０ＣＨ」が設定される。既に説明したとおり、Ｂレジスタ１０５ａに格納された「０ＣＨ」は、「（変動種別番号カウンタの値）×（取得ビット数）」の演算にも用いられた。このように、事前にＢレジスタ１０５ａに格納された「０ＣＨ」は、「（変動種別番号カウンタの値）×（取得ビット数）」の演算に用いられるとともに、ＬＤＢ命令における取得ビット数を指定するためのデータをＡレジスタ１０４ｂに設定するために用いられる。

上述したとおり、Ａレジスタ１０４ｂには取得ビット数である「０ＣＨ」が格納されている。このため、行番号「１７０６」にて「ＤＥＣＡ」が実行されることにより、Ａレジスタ１０４ｂには「０ＢＨ」が格納されている状態となる。「０ＢＨ」は、変動開始用テーブル６４ｒから取得するデータのビット数である「１２」から「１」を減算した値である。

既に説明したとおり、「１７０７」の行番号には「ＬＤＢＨＬ，（ＨＬ）．Ａ」という命令が設定されている。「ＬＤＢ」は既に説明したＬＤＢ命令という転送命令であり、「ＨＬ」は「転送先」としてＨＬレジスタ１０７を指定する内容であり、「（ＨＬ）」はＨＬレジスタ１０７に格納されている２バイトのデータを取得データ指定データに指定する内容であり、「Ａ」はＡレジスタ１０４ｂに格納されている１バイトのデータを取得ビット数指定データに指定する内容である。既に説明したとおり、ＨＬレジスタ１０７には変動種別番号カウンタの値に対応する取得データ指定データが格納されている状態であるとともに、Ａレジスタ１０４ｂには取得ビット数（「０ＣＨ」）から「１」を減算した「０ＢＨ」が格納されている状態である。また、ＴＰレジスタ１１１にはデータテーブルの基準アドレスである「９０００Ｈ」が格納されている状態である。当該状態において、行番号「１７０７」にて「ＬＤＢＨＬ，（ＨＬ）．Ａ」という命令が実行されることにより、転送先であるＨＬレジスタ１０７の第０〜第１１ビットには変動種別番号カウンタの値に対応する開始アドレスＳＢ０〜ＳＢ２３における下位１２ビットのデータがロードされるとともに、当該ＨＬレジスタ１０７の第１２〜第１５ビットが「０」でマスクされる。具体的には、図５０（ａ）に示すように、変動種別番号カウンタの値が「０」である場合には取得開始アドレスが「９１３５Ｈ」となるとともに取得開始ビット目が「０」となり、ＨＬレジスタ１０７の第０〜第１１ビットに開始アドレスＳＢ０の下位１２ビットである「０５ＣＦＨ」がロードされる。また、変動種別番号カウンタの値が「１」である場合には取得開始アドレスが「９１３６Ｈ」となるとともに取得開始ビット目が「４」となり、ＨＬレジスタ１０７の第０〜第１１ビットに開始アドレスＳＢ１の下位１２ビットである「０５Ｄ９Ｈ」がロードされる。さらにまた、変動種別番号カウンタの値が「２」である場合には取得開始アドレスが「９１３８Ｈ」となるとともに取得開始ビット目が「０」となり、ＨＬレジスタ１０７の第０〜第１１ビットに開始アドレスＳＢ２の下位１２ビットである「０５Ｅ１Ｈ」がロードされる。このように、変動種別カウンタの値が１増加する度に変動開始用テーブル６４ｒ（図４９）においてデータの取得が開始される位置が１２ビットずれる。

ＬＤＢ命令を利用して変動開始用テーブル６４ｒから取得した開始アドレスＳＢ０〜ＳＢ２３の下位１２ビットをＨＬレジスタ１０７の第０〜第１１ビットにロードする構成であることにより、２バイトの取得データ指定データにおける第３〜第１５ビットのデータ及びＴＰレジスタ１１１に設定されているデータテーブルの基準アドレスに対応する取得開始アドレスを特定する処理と、当該取得指定データの第０〜第２ビット（下位３ビット）に対応する取得開始ビット目を特定する処理と、変動開始用テーブル６４ｒから取得した開始アドレスＳＢｎの下位１２ビットをＨＬレジスタ１０７の下位１２ビットにロードする処理と、当該ＨＬレジスタ１０７の上位４ビットを「０」でマスクする処理と、を一命令で実行することができる。これにより、これらの処理を実行するために複数の命令が設定されている構成と比較して、プログラムの構成を簡素化することができるとともに、主側ＲＯＭ６４におけるプログラムのデータ容量を低減することができる。

既に説明したとおり、「１７０８」の行番号には「ＡＤＤＨＬ，９０００Ｈ」という命令が設定されている。「ＡＤＤＨＬ，９０００Ｈ」が実行されることにより、ＨＬレジスタ１０７の値に対してデータテーブルの基準アドレスである「９０００Ｈ」が加算される。行番号「１７０８」にて「ＡＤＤＨＬ，９０００Ｈ」が実行されることにより、変動種別番号カウンタの値に対応する開始アドレス（開始アドレスＳＢ０〜ＳＢ２３のいずれか）の全体がＨＬレジスタ１０７に設定されている状態とすることができる。具体的には、変動種別番号カウンタの値が「ｎ」（ｎは０〜２３のいずれかの整数）である場合にＨＬレジスタ１０７に開始アドレスＳＢｎの全体が設定される。

既に説明したとおり、「１７０９」の行番号には「ＲＥＴ」という命令が設定されている。アドレス取得実行処理は変動用開始アドレス取得処理（図５０（ｂ））の行番号「２００４」にて実行されるサブルーチンである。したがって、「ＲＥＴ」という命令が実行されることで、変動用開始アドレス取得処理の行番号「２００５」に進むことになる。

このように、ＬＤＢ命令を利用することにより、変動開始用テーブル６４ｒから開始アドレスＳＢ０〜ＳＢ２３の下位１２ビットを取得することができる。また、当該ＬＤＢ命令の実行後に当該下位１２ビットに対して開始アドレスＳＢ０〜ＳＢ２３に共通の上位４ビットに対応する「９０００Ｈ」を加算することにより、開始アドレスＳＢ０〜ＳＢ２３の全体を取得することができる。このため、変動開始用テーブル６４ｒに設定するアドレスデータを開始アドレスＳＢ０〜ＳＢ２３の下位１２ビットのみとすることができる。これにより、変動開始用テーブル６４ｒに２バイトの開始アドレスＳＢ０〜ＳＢ２３の全体を設定する構成と比較して、主側ＲＯＭ６４における変動開始用テーブル６４ｒのデータ容量を低減することができる。

特図変動開始処理（図３５）の説明に戻り、ステップＳ１０１１にて変動用開始アドレス取得処理を実行した後は、変動情報設定処理を実行する（ステップＳ１０１２）。変動情報設定処理では、ステップＳ１０１１にてＨＬレジスタ１０７に取得した開始アドレスＳＢｎ（ｎは０〜２３のいずれか）に基づいて変動パターンテーブルを特定し、当該特定した変動パターンテーブルを利用して、今回の遊技回における停止結果データ及び表示継続時間データの設定を行う。

ここで、変動パターンテーブルのデータ構成について、「０」の変動種別番号に対応する変動パターンテーブルを例に挙げて説明する。図５１（ａ）は「０」の変動種別番号に対応する変動パターンテーブル６４ｔのデータ構成を説明するための説明図である。

図５１（ａ）に示すように、変動パターンテーブル６４ｔは、主側ＲＯＭ６４における「９５ＣＦＨ」〜「９５Ｄ８Ｈ」のアドレスに設定されている。変動パターンテーブル６４ｔの先頭アドレスである「９５ＣＦＨ」には、第１特図表示部３７ａに停止表示される絵柄の態様に対応する停止結果データが設定されている。また、図示は省略するが、「１」〜「２３」の変動種別番号に対応する変動パターンテーブルの先頭アドレスにも第１特図表示部３７ａ又は第２特図表示部３７ｂに停止表示される絵柄の態様に対応する停止結果データが設定されている。停止結果データは１バイトのデータである。第１特図表示部３７ａ又は第２特図表示部３７ｂに停止表示される絵柄の態様の種類は、当否判定の結果及び振分判定の結果の種類毎に相違させて設定されている。

図５１（ａ）に示すように、「９５Ｄ０Ｈ」〜「９５Ｄ８Ｈ」のアドレスには、３つの表示継続時間データＨＫ１〜ＨＫ３と、当該表示継続時間データＨＫ１〜ＨＫ３に対応する３つの判定値ＨＶＢ１〜ＨＶＢ３とが設定されている。具体的には、「９５Ｄ０Ｈ」のアドレスには表示継続時間データＨＫ１に対応する判定値ＨＶＢ１が設定されているとともに、「９５Ｄ０Ｈ」に続く「９５Ｄ１Ｈ」〜「９５Ｄ２Ｈ」のアドレスには表示継続時間データＨＫ１が設定されている。また、「９５Ｄ３Ｈ」のアドレスには表示継続時間データＨＫ２に対応する判定値ＨＶＢ２が設定されているとともに、「９５Ｄ３Ｈ」に続く「９５Ｄ４Ｈ」〜「９５Ｄ５Ｈ」のアドレスには表示継続時間データＨＫ２が設定されている。さらにまた、「９５Ｄ６Ｈ」のアドレスには表示継続時間データＨＫ３に対応する判定値ＨＶＢ３が設定されているとともに、「９５Ｄ６Ｈ」に続く「９５Ｄ７Ｈ」〜「９５Ｄ８Ｈ」のアドレスには表示継続時間データＨＫ３が設定されている。

判定値ＨＶＢ１〜ＨＶＢ３は１バイトのデータであるとともに、表示継続時間データＨＫ１〜ＨＫ３は２バイトのデータである。判定値ＨＶＢ１〜ＨＶＢ３は、３つの表示継続時間データＨＫ１〜ＨＫ３から１つの表示継続時間データを選択する表示継続時間抽選に利用される。表示継続時間データＨＫ１は「１０００」であり、表示継続時間データＨＫ１に当選した場合には表示継続時間が４秒となる。表示継続時間データＨＫ２は「１５００」であり、表示継続時間データＨＫ２に当選した場合には表示継続時間が６秒となる。表示継続時間データＨＫ３は「２０００」であり、表示継続時間データＨＫ３に当選した場合には表示継続時間が８秒となる。

表示継続時間抽選では、主側ＭＰＵ６２に設けられている乱数発生器（カウンタ回路）から取得される１バイトの数値情報（「０」〜「２５５」のいずれか）が利用される。判定値ＨＶＢ１及び判定値ＨＶＢ２は「１０２」であるとともに、判定値ＨＶＢ３は「５１」である。変動パターンテーブル６４ｔにおいて、表示継続時間データＨＫ１に当選する確率及び表示継続時間データＨＫ２に当選する確率は２／５であるとともに、表示継続時間データＨＫ３に当選する確率は１／５である。

図５１（ｂ）は特定制御用のワークエリア１２１における停止結果データ及び表示継続時間データＨＫ１〜ＨＫ３を格納するためのエリアの構成を説明するための説明図である。図５１（ｂ）に示すように、特定制御用のワークエリア１２１において、「００３１Ｈ」のアドレスには停止結果カウンタ１４１が設けられているとともに、「００３２Ｈ」〜「００３３Ｈ」のアドレスには表示継続時間カウンタ１４２が設けられている。停止結果カウンタ１４１は、今回の遊技回における停止結果データを主側ＣＰＵ６３にて把握可能とするカウンタである。停止結果カウンタ１４１は１バイトからなる。表示継続時間カウンタ１４２は、今回の遊技回における表示継続時間を主側ＣＰＵ６３にて把握可能とするカウンタである。表示継続時間カウンタ１４２は２バイトからなる。

既に説明したとおり、主側ＲＯＭ６４には、「０」の変動種別番号に対応する変動パターンテーブル６４ｔ以外に、「１」〜「２３」の変動種別番号に対応する２３個の変動パターンテーブルが記憶されている。「１」〜「２３」の変動種別番号に対応する変動パターンテーブルには、２つ〜４つの表示継続時間及び判定値の組合せが設定されている。主側ＲＯＭ６４に記憶されている２４個の変動パターンテーブルにおける開始アドレスの間隔は不規則である。このため、変動種別番号のみに基づいて当該変動種別番号に対応する変動パターンテーブルの開始アドレスを算出することはできない。変動開始用テーブル６４ｒを利用して変動種別番号に対応する変動パターンテーブルの開始アドレスを取得する構成において、その変動開始用テーブル６４ｒに２バイトの開始アドレスの全体ではなく下位１２ビットのみが設定されていることにより、変動開始用テーブル６４ｒのデータ容量が低減されている。

次に、主側ＣＰＵ６３にて実行される変動情報設定処理について図５２のフローチャートを参照しながら説明する。変動情報設定処理は特図変動開始処理（図３５）のステップＳ１０１２にて実行される。なお、変動情報設定処理は特定制御用のプログラム及び特定制御用のデータを利用して実行される。

変動情報設定処理では、まず「ＬＤ（００３１Ｈ），（ＨＬ＋）」という命令を実行する（ステップＳ１４０１）。「ＬＤ」はＬＤ更新実行回路１５１によるＬＤ更新命令であり、「００３１Ｈ」は転送先として特定制御用のワークエリア１２１における停止結果カウンタ１４１を指定する内容であり、「（ＨＬ＋）」は転送元としてＨＬレジスタ１０７に格納されているアドレスに対応するエリアに格納されている停止結果データを指定する内容であるとともに、当該停止結果データのロード後にＨＬレジスタ１０７の値を１加算して当該ＨＬレジスタ１０７に格納されているアドレスを更新することを指示する内容である。「ＬＤ（００３１Ｈ），（ＨＬ＋）」が実行されることにより、ＨＬレジスタ１０７に格納されているアドレスデータ（「９５ＣＦＨ」）に対応する停止結果データ（「３」）が停止結果カウンタ１４１にロードされる。これにより、今回の遊技回における停止結果データを主側ＣＰＵ６３にて把握可能とすることができる。また、当該停止結果データのロード後にＨＬレジスタ１０７の値に「１」が加算されて当該ＨＬレジスタ１０７に格納されているアドレスが「９５Ｄ０Ｈ」に更新される。これにより、ＨＬレジスタ１０７に格納されているアドレスに基づいて判定値ＨＶＢ１を把握可能な状態とすることができる。

このように、ＬＤ更新命令を利用することにより、変動パターンテーブル６４ｔの先頭アドレスに設定されている停止結果データを停止結果カウンタ１４１にロードする処理と、当該停止結果データのロード後にＨＬレジスタ１０７の値を１加算して当該ＨＬレジスタ１０７に格納されているアドレスを更新する処理と、を一命令で実行することができる。このため、これら２つの処理を実行するために複数の命令をプログラムに設定する構成と比較して、乱数最大値設定処理を実行するためのプログラムのデータ容量を低減することができる。

変動用開始アドレス取得処理（特図変動開始処理（図３５）のステップＳ１０１１）にてＨＬレジスタ１０７に取得した開始アドレスＳＢｎに基づいて変動パターンテーブルを特定し、当該特定した変動パターンテーブルに基づいて停止結果データを取得する構成であることにより、当否判定の結果及び振分判定の結果に対応する停止結果データを停止結果カウンタ１４１にセットすることができる。

変動パターンテーブルとは別に今回の当否判定結果及び振分判定結果に対応する停止結果データを取得するための停止結果テーブルが主側ＲＯＭ６４に記憶されている構成とすると、当該停止結果テーブルの開始アドレスを指定する必要が生じてしまうとともに、当該停止結果テーブルにおいて今回の当否判定結果及び振分判定結果に対応するエリアを特定する必要が生じてしまう。これに対して、変動用開始アドレス取得処理（ステップＳ１０１１、図５０（ｂ））においてＨＬレジスタ１０７に取得した開始アドレスＳＢｎに基づいて変動パターンテーブルを特定するとともに、当該特定した変動パターンテーブルを利用して停止結果データ及び表示継続時間データを取得する構成であることにより、停止結果データ及び表示継続時間データを取得するための構成を簡素化することができる。

ステップＳ１４０１にて「ＬＤ（００３１Ｈ），（ＨＬ＋）」という命令を実行した後は、主側ＭＰＵ６２に設けられている乱数発生器（カウンタ回路）から１バイトの抽選用の数値情報を取得し、当該取得した数値情報を特定制御用のワークエリア１２１に設けられた変動用乱数カウンタに格納する（ステップＳ１４０２）。変動用乱数カウンタは、表示継続時間データの抽選に用いられる抽選用の数値情報が設定されるカウンタである。変動用乱数カウンタは、「０１０５Ｈ」のアドレスに対応する記憶エリアに設けられた１バイトのカウンタである。変動用乱数カウンタには「０」〜「２５５」のいずれかの数値情報が格納される。

既に説明したとおり、大当たり種別カウンタＣ２及び大当たり種別用最大値カウンタＣＮ２のように特定制御用の処理を実行するためにプログラムに出現する回数が多いカウンタ等の記憶エリアは特性制御用のワークエリア１２１においてＬＤＹ命令（第１ＬＤＹ命令及び後述する第２ＬＤＹ命令）の対象であるアドレス範囲（「００００Ｈ」〜「００ＦＦＨ」）に設定されている一方、変動用乱数カウンタのように特定制御用の処理を実行するためにプログラムに出現する回数が少ないカウンタ等の記憶エリアは特性制御用のワークエリア１２１においてＬＤＹ命令（第１ＬＤＹ命令及び後述する第２ＬＤＹ命令）の対象ではないアドレス範囲（「０１００Ｈ」〜「０２ＦＦＨ」）に設定されている。これにより、特定制御用の処理を実行するためのプログラムのデータ容量が低減されている。

ステップＳ１４０２にて変動用乱数カウンタに抽選用の数値情報を取得した後は、「ＬＤＤ，（ＨＬ＋）」という命令を実行する（ステップＳ１４０３）。「ＬＤ」はＬＤ更新実行回路１５１によるＬＤ更新命令であり、「Ｄ」は転送先としてＤレジスタ１０６ａを指定する内容であり、「（ＨＬ＋）」は転送元としてＨＬレジスタ１０７に格納されているアドレスに対応するエリアに格納されている判定値ＨＶＢ１を指定する内容であるとともに、当該停止結果データのロード後にＨＬレジスタ１０７の値を１加算して当該ＨＬレジスタ１０７に格納されているアドレスを更新することを指示する内容である。「ＬＤＤ，（ＨＬ＋）」が実行されることにより、ＨＬレジスタ１０７に格納されているアドレスデータ（「９５Ｄ０Ｈ」）に対応する判定値ＨＶＢ１（「１０２」）がＤレジスタ１０６ａにロードされる。また、当該判定値ＨＶＢ１のロード後にＨＬレジスタ１０７の値に「１」が加算されて当該ＨＬレジスタ１０７に格納されているアドレスが「９５Ｄ１Ｈ」に更新される。これにより、ＨＬレジスタ１０７に格納されているアドレスに基づいて判定値ＨＶＢ１に対応する表示継続時間データＨＫ１（「１０００」）を把握可能な状態とすることができる。

このように、ＬＤ更新命令を利用することにより、変動パターンテーブル６４ｔに設定されている判定値ＨＶＢ１をＤレジスタ１０６ａにロードする処理と、当該判定値ＨＶＢ１のロード後にＨＬレジスタ１０７の値を１加算して当該ＨＬレジスタ１０７に格納されているアドレスを更新する処理と、を一命令で実行することができる。このため、これら２つの処理を実行するために複数の命令をプログラムに設定する構成と比較して、乱数最大値設定処理を実行するためのプログラムのデータ容量を低減することができる。

その後、特定制御用のワークエリア１２１における変動用乱数カウンタの値からＤレジスタ１０６ａの値を減算する減算処理を実行する（ステップＳ１４０４）。変動用乱数カウンタにＤレジスタ１０６ａの値と同一の値又はＤレジスタ１０６ａの値よりも大きい値が格納されている状態で当該減算処理が実行された場合にはキャリーフラグに「０」が設定されている状態となる。一方、変動用乱数カウンタにＤレジスタ１０６ａの値よりも小さい値が格納されている状態で当該減算処理が実行された場合にはキャリーフラグに「１」が設定されている状態となる。

その後、キャリーフラグに「１」がセットされているか否かを判定し（ステップＳ１４０５）、キャリーフラグに「１」がセットされていない場合（ステップＳ１４０５：ＮＯ）には、ＨＬレジスタ１０７の値を２加算する（ステップＳ１４０６）。これにより、ＨＬレジスタ１０７の値は「９５Ｄ３Ｈ」となり、ＨＬレジスタ１０７に格納されているアドレスに基づいて判定値ＨＶＢ２を把握可能な状態となる。ステップＳ１４０６の処理を行った場合には、ステップＳ１４０３に進み、ステップＳ１４０５にて肯定判定が行われるまで、ステップＳ１４０３〜ステップＳ１４０６の処理を繰り返し実行する。

ステップＳ１４０５にて肯定判定を行った場合には、「ＬＤ（００３２Ｈ），ＨＬ」という命令を実行して（ステップＳ１４０７）、本変動情報設定処理を終了する。ステップＳ１４０７において、「ＬＤ」はＬＤ命令であり、「（００３２Ｈ）」は転送先として特定制御用のワークエリア１２１における表示継続時間カウンタ１４２を指定する内容であり、「ＨＬ」は転送元としてＨＬレジスタ１０７を指定する内容である。特定制御用のワークエリア１２１における変動用乱数カウンタの値からＤレジスタ１０６ａに格納された判定値ＨＶＢ１を減算する減算処理によってキャリーフラグに「１」がセットされた場合にはステップＳ１４０７にて表示継続時間カウンタ１４２に表示継続時間データＨＫ１がセットされる。また、変動用乱数カウンタの値からＤレジスタ１０６ａに格納された判定値ＨＶＢ２を減算する減算処理によってキャリーフラグに「１」がセットされた場合にはステップＳ１４０７にて表示継続時間カウンタ１４２に表示継続時間データＨＫ２がセットされるとともに、変動用乱数カウンタの値からＤレジスタ１０６ａに格納された判定値ＨＶＢ３を減算する減算処理によってキャリーフラグに「１」がセットされた場合にはステップＳ１４０７にて表示継続時間カウンタ１４２に表示継続時間データＨＫ３がセットされる。

変動用開始アドレス取得処理（特図変動開始処理（図３５）のステップＳ１０１１）にてＨＬレジスタ１０７に取得した開始アドレスＳＢｎに基づいて変動パターンテーブルを特定し、当該特定した変動パターンテーブルに基づいて表示継続時間抽選を行う構成であることにより、当否判定の結果、振分判定の結果、リーチ発生抽選の結果及び第１特図保留エリア１１５の保留数に対応する表示継続時間データを表示継続時間カウンタ１４２にセットすることができる。

このように、変動情報設定処理（図５２）が実行されることにより、停止結果カウンタ１４１に今回の遊技回における停止結果データがセットされるとともに、表示継続時間カウンタ１４２に表示継続時間抽選において当選となった表示継続時間データＨＫ１〜ＨＫ３がセットされる。

特図変動開始処理（図３５）の説明に戻り、ステップＳ１０１２にて変動情報設定処理を実行した後は、特定制御用のワークエリア１２１に設けられている特図特電タイマカウンタの設定処理を実行する（ステップＳ１０１３）。特図特電タイマカウンタは、タイマ割込み処理（図２６）のステップＳ５０９におけるタイマ更新処理にて１減算されて更新されるタイマカウンタである。遊技回用の演出として第１特図表示部３７ａ又は第２特図表示部３７ｂにおける絵柄の変動表示と図柄表示装置４１における図柄の変動表示とが行われるが、これらの各変動表示が終了される場合にはその遊技回の停止結果が表示された状態（図柄表示装置４１では有効ライン上に所定の図柄の組合せが待機された状態）で最終停止時間に亘って最終停止表示される。この場合に、ステップＳ１０１２にて取得される表示継続時間は１遊技回分のトータル時間となっており、ステップＳ１０１３における特図特電タイマカウンタの設定処理ではステップＳ１０１２にて取得された表示継続時間から最終停止時間分を差し引いた時間の情報を特図特電タイマカウンタにセットする。

その後、変動用コマンド送信処理を実行する（ステップＳ１０１４）。当該送信処理では、変動用コマンドを音光側ＣＰＵ９３に送信する。変動用コマンドには、変動用コマンドであることを示す識別データと、ステップＳ１０１２にて表示継続時間カウンタ１４２に設定した表示継続時間データとが含まれている。音光側ＣＰＵ９３は、変動用コマンドに基づいて図柄表示装置４１における図柄の変動表示の開始タイミングであることを把握するとともに、当該図柄の変動表示における表示継続時間を把握する。なお、変動用コマンド送信処理の詳細については後述する。

その後、種別コマンド送信処理を実行する（ステップＳ１０１５）。当該送信処理では、種別コマンドを音光側ＣＰＵ９３に送信する。種別コマンドには、種別コマンドであることを示す識別データと、当否判定処理の結果に対応したデータと、振分判定の結果に対応したデータと、高確率モードであるか否かのデータと、高頻度サポートモードであるか否かのデータとが含まれている。音光側ＣＰＵ９３は、変動用コマンド及び種別コマンドを受信した場合、当否判定処理の結果、振分判定の結果及び表示継続時間に対応する図柄の変動表示を行うために表示発光部５３の発光制御、スピーカ部５４の音出力制御及び図柄表示装置４１の表示制御を行う。また、音光側ＣＰＵ９３は、種別コマンドを受信した場合、高確率モードであるか否かのデータ設定及び高頻度サポートモードであるか否かのデータ設定を行う。

その後、第１特図表示部３７ａ及び第２特図表示部３７ｂのうち今回の遊技回の実行対象側の表示部において、絵柄の変動表示を開始させる（ステップＳ１０１６）。その後、特図特電カウンタを１加算して（ステップＳ１０１７）、本特図変動開始処理を終了する。特図変動開始処理が実行される場合における特図特電カウンタの数値情報は「０」であるため、ステップＳ１０１７の処理が実行された場合には特図特電カウンタの数値情報は「１」となる。

＜特図変動中処理＞
次に、特図特電制御処理（図３０）のステップＳ９０５における特図変動中処理について説明する。

特図変動中処理では、遊技回の継続時間中であって、最終停止表示前のタイミングであるか否かを判定し、最終停止表示前であれば第１特図表示部３７ａ及び第２特図表示部３７ｂのうち今回の遊技回の実行対象側における絵柄の表示態様を規則的に変化させるための処理を実行する。この規則的な変化は、最終停止表示を開始させるタイミングとなるまで継続される。また、この規則的な変化は、当たり結果となるか否か及びリーチ表示が発生するか否かに関係なく、一定の態様で行われる。

また、最終停止表示させるタイミングとなるまで特図変動中処理にて待機するのではなく、最終停止表示させるタイミングではない場合には上記規則的に変化させるための処理を実行した後に、本特図変動中処理を終了する。したがって、遊技回用の演出が開始された後は、最終停止表示させるタイミングとなるまで、特図特電制御処理が起動される度に特図変動中処理が起動される。また、最終停止表示させるタイミングとなった場合には、図柄表示装置４１にて今回の遊技回の停止結果を最終停止表示させるために、最終停止コマンドを音光側ＣＰＵ９３に送信するとともに、第１特図表示部３７ａ及び第２特図表示部３７ｂのうち今回の遊技回の実行対象側における絵柄の表示態様を今回の遊技回の抽選結果に対応した表示態様とする。また、遊技回の最終停止時間（０．５秒）の情報を主側ＲＯＭ６４から読み出し、特図特電タイマカウンタにセットする。そして、特図特電カウンタの値を１加算することで、当該カウンタの値を特図変動中処理に対応したものから特図確定中処理に対応したものに更新する。

＜特図確定中処理＞
次に、特図特電制御処理（図３０）のステップＳ９０６における特図確定中処理について説明する。

特図確定中処理では、今回の遊技回の最終停止時間が経過したか否かを判定し、当該最終停止時間が経過している場合には今回の遊技回の契機となった当否判定の結果が大当たり結果又は小当たり結果であるか否かを判定する。今回の遊技回の契機となった当否判定結果が大当たり結果及び小当たり結果のいずれでもない場合には、特定制御用のワークエリア１２１におけるデータモードエリアの高確率モードフラグに「１」がセットされているか否かを判定する。主側ＣＰＵ６３は遊技回を開始させる場合における当否判定処理において高確率モードフラグに「１」がセットされているか否かを判定することで、当否テーブルとして高確当否テーブル６４ｇ及び低確当否テーブル６４ａ〜６４ｆのうちいずれを参照すべきかを特定する。既に説明したとおり、高確率モードフラグには実行契機となった大当たり結果の種類に関係なく開閉実行モードが終了する場合に「１」がセットされる。高確率モードフラグに「１」がセットされている場合、特定制御用のワークエリア１２１に設けられた高確率継続カウンタの値を１減算する。高確率継続カウンタは開閉実行モードが終了した後における遊技回の消化回数（具体的には「８」）が高確率モードを終了させる契機となる回数となったか否かを主側ＣＰＵ６３にて特定するためのカウンタである。１減算後における高確率継続カウンタの値が「０」である場合、高確率モードフラグを「０」クリアするとともに、高頻度サポートモードフラグを「０」クリアする。

一方、特図確定中処理（ステップＳ９０６）において、今回の遊技回の契機となった当否判定の結果が大当たり結果又は小当たり結果であると判定した場合には、主側ＲＯＭ６４に予め記憶されているオープニング時間（例えば４秒）の情報を読み出し、そのオープニング時間の情報を特図特電タイマカウンタにセットする。その後、オープニングコマンドを音光側ＣＰＵ９３に送信する。オープニングコマンドは、音光側ＣＰＵ９３に対して開閉実行モード用の演出を開始させるタイミングであることを認識させるためのコマンドである。オープニングコマンドには、開閉実行モードの契機となった遊技結果が各種大当たり結果及び小当たり結果のうちいずれであるかを示す情報も含まれる。したがって、音光側ＣＰＵ９３は、開閉実行モードの契機となった遊技結果に対応した態様で、開閉実行モードの演出を実行させることが可能となる。その後、特図特電カウンタの値を１加算することにより「２」が格納されていた当該特図特電カウンタの値を「３」に変更して、本特図確定中処理を終了する。

＜特電開始処理＞
次に、特図特電制御処理（図３０）のステップＳ９０７における特電開始処理について説明する。

特電開始処理では、今回の開閉実行モードにおけるオープニング時間が経過したか否かを判定し、当該オープニング時間が経過したと判定した場合には、今回の開閉実行モードの実行契機がいずれかの大当たり結果であるか否かを判定する。今回の開閉実行モードの実行契機がいずれかの大当たり結果であると判定した場合には、特定制御用のワークエリア１２１に設けられたラウンドカウンタに、今回の大当たり結果に対応したラウンド遊技の回数の値（「４」、「８」又は「１６」）をセットし、特定制御用のワークエリア１２１に設けられた入賞カウンタに「１０」をセットする。ラウンドカウンタは、開閉実行モードにおいて残りのラウンド遊技の回数を主側ＣＰＵ６３にて特定するためのカウンタであり、入賞カウンタは、一のラウンド遊技又は一の開閉数規定モードにおいて、上限個数の遊技球の入賞が発生したか否かを主側ＣＰＵ６３にて特定するためのカウンタである。その後、大当たり結果に対応した開放継続時間の読み出し処理を実行する。

一方、今回の開閉実行モードの実行契機がいずれの大当たり結果でもないと判定した場合、すなわち今回の開閉実行モードの実行契機が小当たり結果である場合には、特定制御用のワークエリア１２１に設けられた開閉カウンタに「５」をセットするとともに、特定制御用のワークエリア１２１に設けられた入賞カウンタに「１０」をセットする。開閉カウンタは、開閉数規定モードの開閉実行モードにおいて、特電入賞装置３２を開閉する回数を主側ＣＰＵ６３にて特定するためのカウンタである。その後、小当たり結果に対応した開放継続時間の読み出し処理を実行する。当該開放継続時間は、主側ＲＯＭ６４に予め記憶されており、具体的には、遊技球の発射周期（０．６秒）よりも短い、０．０５秒となっている。

今回の開閉実行モードの実行契機がいずれかの大当たり結果であると判定した場合において上述した開放継続時間の読み出し処理を実行した場合、又は今回の開閉実行モードの実行契機がいずれの大当たり結果でもないと判定した場合において上述した開放継続時間の情報の読み出しを行った場合には、読み出した開放継続時間の情報を特図特電タイマカウンタにセットし、特電入賞装置３２を開放状態とするための開放設定処理を実行する。その後、開放コマンドを出力する。開放コマンドは、音光側ＣＰＵ９３に対して特電入賞装置３２が開放されたタイミングであることを認識させるためのコマンドである。音光側ＣＰＵ９３は、当該開放コマンドを受信することにより、開閉実行モード中の演出をそれに合わせて切り換えるための制御を実行する。その後、特図特電カウンタを１加算することにより「３」が格納されていた当該特図特電カウンタの値を「４」に変更して、本特電開始処理を終了する。

＜特電開放中処理＞
次に、特図特電制御処理（図３０）のステップＳ９０８における特電開放中処理について説明する。

特電開放中処理では、今回の開閉実行モードがラウンド数規定モードである場合には１のラウンド遊技の終了条件が成立しているか否かを判定し、当該終了条件が成立している場合には特電入賞装置３２を閉鎖状態とするとともに、閉鎖コマンドを音光側ＣＰＵ９３に送信する。閉鎖コマンドは、特電入賞装置３２が閉鎖されたタイミングであることを音光側ＣＰＵ９３に認識させるためのコマンドである。また、１減算後のラウンドカウンタの値が「０」となっているか否かを判定し、「０」となっていない場合には、特図特電タイマカウンタに閉鎖時間をセットする。当該閉鎖時間は、開閉実行モードへの移行契機となった遊技結果の種類に関係なく一定となっており、具体的には遊技球の発射周期よりも長い２秒となっている。また、特電入賞装置３２を閉鎖状態とした場合には、ラウンドカウンタの値が「０」であるか否かに関係なく、特図特電カウンタを１加算する。この場合、特電開放中処理が実行される場合における特図特電カウンタの値は「４」であるため、１加算後は「５」となる。

今回の開閉実行モードが開閉数規定モードである場合には、特電入賞装置３２の開放継続時間が経過している場合には特電入賞装置３２を閉鎖状態とするとともに、閉鎖コマンドを音光側ＣＰＵ９３に送信する。そして、１減算後の開閉カウンタの値が「０」となっているか否かを判定し、「０」となっていない場合には、特図特電タイマカウンタに閉鎖時間をセットする。当該閉鎖時間は、既に説明したとおり、開閉実行モードへの移行契機となった遊技結果の種類に関係なく一定となっている。また、開放継続時間が経過していない場合には特電入賞装置３２への入賞が発生しているか否かを判定し、入賞が発生している場合には入賞カウンタを１減算する。そして、１減算後の入賞カウンタの値が「０」となっている場合には、開閉カウンタを「０」クリアするとともに、特電入賞装置３２を閉鎖状態とする。また、特電入賞装置３２を閉鎖状態とした場合には、開閉カウンタの値が「０」であるか否かに関係なく、特図特電カウンタを１加算する。この場合、特電開放中処理が実行される場合における特図特電カウンタの値は「４」であるため、１加算後は「５」となる。

＜特電閉鎖中処理＞
次に、特図特電制御処理（図３０）のステップＳ９０９における特電閉鎖中処理について説明する。

特電閉鎖中処理では、ラウンドカウンタ及び開閉カウンタの両方が「０」であるか否かを判定する。いずれか一方が「０」ではない場合には、閉鎖時間が経過したか否かを判定する。閉鎖時間が経過していない場合にはそのまま本特電閉鎖中処理を終了し、閉鎖時間が経過している場合には、特電入賞装置３２を開放状態とするとともに、今回の開閉実行モードの実行契機となった当たり結果に対応した開放継続時間を特図特電タイマカウンタにセットする。また、特電入賞装置３２を開放状態とした場合には、開放コマンドを音光側ＣＰＵ９３に送信する。その後、特図特電カウンタを１減算した後に、本特電閉鎖中処理を終了する。この場合、特電閉鎖中処理が実行される場合における特図特電カウンタの値は「５」であるため、１減算後は「４」となる。

一方、ラウンドカウンタ及び開閉カウンタの両方が「０」である場合には、エンディングコマンドを音光側ＣＰＵ９３に送信する。エンディングコマンドは、音光側ＣＰＵ９３にエンディング用の演出を開始させるタイミングであることを認識させるためのコマンドである。エンディングコマンドには、開閉実行モードの契機となった遊技結果が各種大当たり結果及び小当たり結果のうちいずれであるかを示す情報も含まれる。したがって、音光側ＣＰＵ９３は、開閉実行モードの契機となった遊技結果に対応させた態様で、エンディング演出を実行させることが可能となる。また、主側ＲＯＭ６４に予め記憶されているエンディング時間（例えば６秒）の情報を読み出し、そのエンディング時間の情報を、特図特電タイマカウンタにセットする。ちなみに、当該エンディング時間は、開閉実行モードへの移行契機となった遊技結果の種類に関係なく一定となっている。その後、特図特電カウンタを１加算した後に、本特電閉鎖中処理を終了する。この場合、特電閉鎖中処理が実行される場合における特図特電カウンタの値は「５」であるため、１加算後は「６」となる。

＜特電終了処理＞
次に、特図特電制御処理（図３０）のステップＳ９１０における特電終了処理について説明する。

特電終了処理では、エンディング時間が経過したか否かを判定する。エンディング時間が経過したと判定した場合には、遊技状態移行処理を実行し、特図特電カウンタを「０」クリアして、本特電終了処理を終了する。ここで、遊技状態移行処理について説明する。

遊技状態移行処理では、今回終了した開閉実行モードの移行の契機となった当否判定の結果が大当たり結果である場合、特定制御用のワークエリア１２１におけるデータエリアの高確率モードフラグ及び高頻度サポートモードフラグに「１」をセットとともに、特定制御用のワークエリア１２１における高確率継続カウンタに「８」をセットする。これにより、開閉実行モード後の遊技状態が高確率モードであって高頻度サポートモードとなるとともに、当該遊技状態は遊技回が８回消化されるまで継続されることとなる。

遊技状態移行処理では、今回終了した開閉実行モードの移行の契機となった当たり結果が小当たり結果である場合、特定制御用のワークエリア１２１に設けられた小当たり後カウンタに「３０」をセットして、本遊技状態移行処理を終了する。小当たり後カウンタは、小当たり結果となってから小当たり後用基準回数の遊技回が既に消化されたか否かを主側ＣＰＵ６３にて特定するためのカウンタである。小当たり後カウンタの値は遊技回が終了される度に１減算される。また、開閉実行モードの移行に際して、小当たり後カウンタの値は「０」クリアされる。小当たり後カウンタの値が１以上の場合には、遊技回における表示継続時間の選択が、小当たり結果後に対応した態様で行われる。

次に、タイマ割込み処理（図２６）のステップＳ５１４にて実行される表示制御処理の説明に先立ち、主側ＲＯＭ６４に記憶されている保留表示データテーブル６４ｓについて説明する。保留表示データテーブル６４ｓは、第１特図保留表示部３７ｃ、第２特図保留表示部３７ｄ及び普図保留表示部３８ｂの表示制御を行うためのデータテーブルである。

図５３（ａ）は保留表示データテーブル６４ｓのデータ構成を説明するための説明図であり、図５３（ｂ）は保留数に対応する保留表示データの取得態様を説明するための説明図であり、図５３（ｃ）は比較のために示す従来の保留表示データテーブルのデータ構成を説明するための説明図である。図５３（ａ）に示すように、保留表示データテーブル６４ｓは主側ＲＯＭ６４において「９１９０Ｈ」〜「９１９２Ｈ」のアドレス範囲に記憶されている。図５３（ｂ）に示すように、保留表示データＨＲ０〜ＨＲ４は１バイトのデータであり、保留表示データＨＲ０〜ＨＲ４の上位４ビットは「００００Ｂ」で共通している。

図５３（ａ）に示すように、保留表示データテーブル６４ｓには、「０」〜「４」の保留数に対応する５個の保留表示データＨＲ０〜ＨＲ４の下位４ビットが設定されている。具体的には、保留表示データテーブル６４ｓの開始アドレスである「９１９０Ｈ」に対応する１バイトのエリアの下位４ビット（第０〜第３ビット）には第０保留表示データＨＲ０の下位４ビット（「００００Ｂ」）が設定されているとともに、当該エリアの上位４ビット（第４〜第７ビット）には第１保留表示データＨＲ１の下位４ビット（「０００１Ｂ」）が設定されている。「９１９０Ｈ」に続く「９１９１Ｈ」に対応する１バイトのエリアの下位４ビットには第２保留表示データＨＲ２の下位４ビット（「００１１Ｂ」）が設定されているとともに、当該エリアの上位４ビットには第３保留表示データＨＲ３の下位４ビット（「０１１１Ｂ」）が設定されている。「９１９１Ｈ」に続く「９１９２Ｈ」に対応する１バイトのエリアの下位４ビットには第４保留表示データＨＲ４の下位４ビット（「１１１１Ｂ」）が設定されているとともに、当該エリアの上位４ビットには使用されない調整データとして「００００Ｂ」が設定されている。

後述する表示制御処理（図５４）のステップＳ１５０１における第１特図保留表示データ取得処理、ステップＳ１５０３における第２特図保留表示データ取得処理及びステップＳ１５０５における普図保留表示データ取得処理では、保留数に対応する保留表示データＨＲｎ（ｎは０〜４のいずれかの整数）の下位４ビットがＷレジスタ１０４ａの下位４ビット（第０〜第３ビット）にロードされるとともに、当該Ｗレジスタ１０４ａの上位４ビット（第４〜第７ビット）が「０」でマスクされる。これにより、保留数に対応する保留表示データＨＲ０〜ＨＲ４の全体をＷレジスタ１０４ａにセットすることができる。

図５３（ａ）に示すように、保留表示データテーブル６４ｓにおいて５つの保留表示データＨＲ０〜ＨＲ４の下位４ビットは、主側ＲＯＭ６４において合計３バイトのエリアに設定されている。これに対して、１バイトの保留表示データＨＲ０〜ＨＲ４の全体を保留表示データテーブル６４ｓに記憶しておく構成とすると、図５３（ｃ）に示すように、５つの保留表示データＨＲ０〜ＨＲ４を設定するために合計５バイトのエリアが必要となる。このように、５つの保留表示データＨＲ０〜ＨＲ４の下位４ビットのみが保留表示データテーブル６４ｓに設定されているデータ構成であることにより、主側ＲＯＭ６４において保留表示データテーブル６４ｓを記憶しておくためのデータ容量が低減されている。

次に、主側ＣＰＵ６３にて実行される表示制御処理について図５４のフローチャートを参照しながら説明する。表示制御処理はタイマ割込み処理（図２６）のステップＳ５１４にて実行される。なお、表示制御処理は特定制御用のプログラム及び特定制御用のデータを利用して実行される。

表示制御処理では、まず第１特図保留表示データ取得処理を実行する（ステップＳ１５０１）。第１特図保留表示データ取得処理では、特定制御用のワークエリア１２１における第１特図保留数カウンタ１１８を参照して第１特図保留エリア１１５の保留数を把握する。その後、主側ＲＯＭ６４における保留表示データテーブル６４ｓに基づいて当該把握した保留数に対応する保留表示データＨＲｎ（ｎは０〜４のいずれかの整数）の下位４ビットをＷレジスタ１０４ａの下位４ビット（第０〜第３ビット）にロードするとともに、Ｗレジスタ１０４ａの上位４ビット（第４〜第７ビット）を「０」でマスクする。これにより、第１特図保留数カウンタ１１８の値に対応する保留表示データＨＲｎの全体をＷレジスタ１０４ａにセットすることができる。なお、第１特図保留表示データ取得処理の詳細については後述する。

その後、ステップＳ１５０１にてＷレジスタ１０４ａにセットした保留表示データＨＲｎを特定制御用のワークエリア１２１に設けられた第１特図保留表示エリアにセットする（ステップＳ１５０２）。第１特図保留表示エリアは、第１特図保留表示部３７ｃの表示制御を行うための表示データがセットされる記憶エリアである。第１特図保留表示エリアは１バイトからなる。第１特図保留表示エリアに設定された保留表示データＨＲｎは、ステップＳ１５０７にて第１特図保留表示部３７ｃの表示制御を行うために主制御基板６１に設けられた第１特図用ドライバ回路に出力される。

その後、第２特図保留表示データ取得処理を実行する（ステップＳ１５０３）。第２特図保留表示データ取得処理では、特定制御用のワークエリア１２１における第２特図保留数カウンタ１１９を参照して第２特図保留エリア１１６の保留数を把握する。その後、主側ＲＯＭ６４における保留表示データテーブル６４ｓに基づいて当該把握した保留数に対応する保留表示データＨＲｎの下位４ビットをＷレジスタ１０４ａの下位４ビット（第０〜第３ビット）に設定するとともに、Ｗレジスタ１０４ａの上位４ビット（第４〜第７ビット）を「０」でマスクする。これにより、第２特図保留数カウンタ１１９の値に対応する保留表示データＨＲｎの全体をＷレジスタ１０４ａにセットすることができる。なお、第２特図保留表示データ取得処理の詳細については後述する。

その後、ステップＳ１５０３にてＷレジスタ１０４ａにセットした保留表示データＨＲｎを特定制御用のワークエリア１２１に設けられた第２特図保留表示エリアにセットする（ステップＳ１５０４）。第２特図保留表示エリアは、第２特図保留表示部３７ｄの表示制御を行うための表示データがセットされる記憶エリアである。第２特図保留表示エリアは１バイトからなる。第２特図保留表示エリアにセットされた保留表示データＨＲｎは、ステップＳ１５０７にて第２特図保留表示部３７ｄを表示制御するために主制御基板６１に設けられた第２特図用ドライバ回路に出力される。

その後、普図保留表示データ取得処理を実行する（ステップＳ１５０５）。普図保留表示データ取得処理では、特定制御用のワークエリア１２１における普図保留数カウンタ１２７を参照して普図保留エリア１１４の保留数を把握する。その後、主側ＲＯＭ６４における保留表示データテーブル６４ｓに基づいて当該把握した保留数に対応する保留表示データＨＲｎの下位４ビットをＷレジスタ１０４ａの下位４ビット（第０〜第３ビット）にセットするとともに、Ｗレジスタ１０４ａの上位４ビット（第４〜第７ビット）を「０」でマスクする。これにより、普図保留数カウンタ１２７の値に対応する保留表示データＨＲｎの全体をＷレジスタ１０４ａにセットすることができる。なお、普図保留表示データ取得処理の詳細については後述する。

その後、ステップＳ１５０５にてＷレジスタ１０４ａにセットした保留表示データＨＲｎを特定制御用のワークエリア１２１に設けられた普図保留表示エリアにセットする（ステップＳ１５０６）。普図保留表示エリアは、普図保留表示部３８ｂの表示制御を行うための表示データがセットされる記憶エリアである。普図保留表示エリアは１バイトからなる。普図保留表示エリアに設定された保留表示データＨＲｎは、ステップＳ１５０７にて普図保留表示部３８ｂの表示制御を行うために主制御基板６１に設けられた普図用ドライバ回路に出力される。

その後、各種表示データの出力処理を実行して（ステップＳ１５０７）、本表示制御処理を終了する。ステップＳ１５０７における各種表示データの出力処理では、特定制御用のワークエリア１２１における第１特図保留表示エリアにセットされている保留表示データＨＲｎを第１特図用ドライバ回路に出力し、第２特図保留表示エリアに格納されている保留表示データＨＲｎを第２特図用ドライバ回路に出力し、普図保留表示エリアに格納されている保留表示データＨＲｎを普図用ドライバ回路に出力する。

次に、表示制御処理（図５４）のステップＳ１５０１にて実行される第１特図表示データ取得処理のプログラム内容について図５５（ａ）の説明図を参照しながら説明する。図５５（ａ）に示すように本プログラムには、行番号として「２１０１」〜「２１０５」が設定されている。プログラムの命令は、コール命令又はジャンプ命令が実行される場合を除いて、行番号の小さい方から大きい方に向かう順番で実行される。

「２１０１」の行番号には「ＬＤＷ，（ＴＨＲＹＵＨ１）」という命令が設定されている。「ＬＤ」はＬＤ命令であり、「Ｗ」は転送先としてＷレジスタ１０４ａを指定する内容である。「ＴＨＲＹＵＨ１」は特定制御用のワークエリア１２１における第１特図保留数カウンタ１１８のアドレスであり、「（ＴＨＲＹＵＨ１）」は第１特図保留数カウンタ１１８に格納されているデータを「転送先」にロードする内容である。既に説明したとおり、第１特図保留数カウンタ１１８には、０〜４のいずれかの数値データが格納されている。「ＬＤＷ，（ＴＨＲＹＵＨ１）」が実行されることにより、「転送先」のＷレジスタ１０４ａに第１特図保留数カウンタ１１８のデータがロードされる。

「２１０２」の行番号には「ＬＤＢ，０４Ｈ」という命令が設定されている。「ＬＤ」はＬＤ命令であり、「Ｂ」は転送先としてＢレジスタ１０５ａを指定する内容であり、「０４Ｈ」は「転送元」として「０４Ｈ」という数値データを指定する内容である。「０４Ｈ」は後述する行番号「２１０４」にて呼び出される保留表示データ取得実行処理（図５５（ｂ））において保留表示データテーブル６４ｓから取得するアドレスデータのビット数（取得ビット数）である。「ＬＤＢ，０４Ｈ」が実行されることにより、「転送先」のＢレジスタ１０５ａに保留表示データテーブル６４ｓから取得するアドレスデータのビット数（「４」）が設定される。

「２１０３」の行番号には「ＬＤＨＬ，ＴＢＬ＿ＬＥＤＨＹＵ＿Ｂ」という命令が設定されている。「ＬＤ」はＬＤ命令であり、「ＨＬ」は転送先としてＨＬレジスタ１０７を指定する内容である。「ＴＢＬ＿ＬＥＤＨＹＵ＿Ｂ」は、取得開始アドレスを保留表示データテーブル６４ｓの開始アドレス（「９１９０Ｈ」）とするための２バイトの数値データであり、具体的には「０Ｃ８０Ｈ」である。「ＬＤＨＬ，ＴＢＬ＿ＬＥＤＨＹＵ＿Ｂ」が実行されることにより、「転送先」のＨＬレジスタ１０７に「０Ｃ８０Ｈ」がロードされる。

「ＴＢＬ＿ＬＥＤＨＹＵ＿Ｂ」は、「｛（保留表示データテーブル６４ｓの開始アドレス）−９０００Ｈ｝×８」という式で算出される。「ＴＢＬ＿ＬＥＤＨＹＵ＿Ｂ」における第３〜第１４ビットには、開始アドレス「９１９０Ｈ」における第０〜第１１ビットのデータが設定されている。既に説明したとおり、ＬＤＢ命令では、取得データ指定データにおける第３〜第１４ビットのデータが取得開始アドレスの第０〜第１１ビットに設定されるとともに、取得開始アドレスの第１２〜第１５ビットにデータテーブルの基準アドレス（「９０００Ｈ」）における第１２〜第１５ビットのデータが設定される。「｛（保留表示データテーブル６４ｓの開始アドレス）−９０００Ｈ｝×８」の式で算出される「ＴＢＬ＿ＬＥＤＨＹＵ＿Ｂ」を取得データ指定データとして設定することにより、保留表示データテーブル６４ｓの開始アドレスを取得開始アドレスとすることができる。

行番号「２１０４」にて呼び出す保留表示データ取得実行処理（図５５（ｂ））では、第１特図保留数カウンタ１１８の値が「０」である場合、ＨＬレジスタ１０７に格納されている「０Ｃ８０Ｈ」が取得データ指定データとして使用される。一方、第１特図保留数カウンタ１１８の値が「１」以上である場合、ＨＬレジスタ１０７に格納されている数値情報は、ＬＤＢ命令が実行される前に当該第１特図保留数カウンタ１１８の値に対応する数値情報に変更される。

「２１０４」の行番号には「ＣＡＬＬＳＬＤＢＧＥＴ」という命令が設定されている。「ＬＤＢＧＥＴ」は後述する保留表示データ取得実行処理（図５５（ｂ））である。「ＣＡＬＬＳＬＤＢＧＥＴ」という命令は、保留表示データ取得実行処理というサブルーチンを呼び出すための命令である。詳細は後述するが、行番号「２１０４」にて保留表示データ取得実行処理が実行されることにより、第１特図保留数カウンタ１１８の値に対応する保留表示データＨＲｎがＷレジスタ１０４ａに設定される。保留表示データ取得実行処理のサブルーチンが終了した場合には、「２１０５」の行番号に進む。

「２１０５」の行番号には「ＲＥＴ」という命令が設定されている。既に説明したとおり、第１特図表示データ取得処理は表示制御処理（図５４）のステップＳ１５０１にて実行されるサブルーチンである。したがって、「ＲＥＴ」という命令が実行されることで、表示制御処理（図５４）のステップＳ１５０２に進むことになる。

次に、主側ＣＰＵ６３にて実行される保留表示データ取得実行処理について図５５（ｂ）の説明図を参照しながら説明する。図５５（ｂ）は保留表示データ取得実行処理のプログラム内容を説明するための説明図である。保留表示データ取得実行処理は、第１特図保留表示データ取得処理（図５５（ａ））の行番号「２１０４」にて実行される。また、保留表示データ取得実行処理は、後述する第２特図保留表示データ取得処理（図５５（ｃ））の行番号「２３０４」、及び後述する普図保留表示データ取得処理（図５５（ｄ））の行番号「２４０４」においても実行される。まず保留表示データ取得実行処理が第１特図保留表示データ取得処理（図５５（ａ））の行番号「２１０４」にて実行される場合について説明する。

図５５（ｂ）に示すように、本プログラムには、行番号として「２２０１」〜「２２０８」が設定されている。プログラムの命令は、コール命令又はジャンプ命令が実行される場合を除いて、行番号の小さい方から大きい方に向かう順番で実行される。

図５５（ｂ）に示すように、「２２０１」の行番号には「ＬＤＢＧＥＴ」が設定されている。これは命令ではなくパチンコ機１０の開発者によるプログラムの確認に際して参照されるデータである。したがって、行番号「２２０１」では何ら命令が実行されることなく行番号「２２０２」に進む。

「２２０２」の行番号には「ＬＤＡ，Ｂ」という命令が設定されている。「ＬＤ」はＬＤ命令であり、「Ａ」は転送先としてＡレジスタ１０４ｂを指定する内容であり、「Ｂ」は転送元としてＢレジスタ１０５ａを指定する内容である。既に説明したとおり、第１特図保留表示データ取得処理（図５５（ａ））においてＢレジスタ１０５ａには取得ビット数である「０４Ｈ」が設定されている。このため、「ＬＤＡ，Ｂ」が実行されることにより、「転送先」のＡレジスタ１０４ｂに「０４Ｈ」が設定される。

「２２０３」の行番号には「ＭＵＬＷ，Ａ」という命令が設定されている。「ＭＵＬ」はＭＵＬ命令という演算命令であり、「Ｗ」はＷレジスタ１０４ａを指定する内容であり、「Ａ」はＡレジスタ１０４ｂを指定する内容である。「ＭＵＬＷ，Ａ」が実行されることにより、Ｗレジスタ１０４ａの値とＡレジスタ１０４ｂの値とを乗算する演算が行われるとともに当該演算の結果がＷＡレジスタ１０４に格納される。既に説明したとおり、第１特図保留表示データ取得処理（図５５（ａ））の行番号「２１０３」において、ＨＬレジスタ１０７には第１特図保留数カウンタ１１８における「０」の値に対応する取得データ指定データ（「０Ｃ８０Ｈ」）が格納されている。「（第１特図保留数カウンタ１１８の値）×（取得ビット数）」の演算結果のデータは、ＨＬレジスタ１０７に格納されている当該取得データ指定データを第１特図保留数カウンタ１１８の値に対応するデータに変更するために用いられる。

「２２０４」の行番号には「ＡＤＤＨＬ，ＷＡ」という命令が設定されている。「ＡＤＤ」はＡＤＤ命令という演算命令であり、「ＨＬ」はＨＬレジスタ１０７を指定する内容であり、「ＷＡ」はＷＡレジスタ１０４を指定する内容である。「ＡＤＤＨＬ，ＷＡ」が実行されることにより、ＨＬレジスタ１０７の値とＷＡレジスタ１０４の値との和がＨＬレジスタ１０７に格納される。上述したとおり、第１特図保留表示データ取得処理（図５５（ａ））の行番号「２１０３」において、ＨＬレジスタ１０７には第１特図保留数カウンタ１１８における「０」の値に対応する取得データ指定データ（「０Ｃ８０Ｈ」）が格納されている。また、上述したとおり、ＷＡレジスタ１０４には、「（第１特図保留数カウンタ１１８の値）×（取得ビット数）」の演算結果のデータが格納されている。ＨＬレジスタ１０７に格納されている取得データ指定データに対してＷＡレジスタ１０４に格納されている「（第１特図保留数カウンタ１１８の値）×（取得ビット数）」の演算結果のデータを加算することにより、第１特図保留数カウンタ１１８の値に対応する取得データ指定データがＨＬレジスタ１０７に格納されている状態とすることができる。

「２２０５」の行番号には、行番号「２２０２」と同様に、「ＬＤＡ，Ｂ」という命令が設定されている。既に説明したとおり、第１特図保留表示データ取得処理（図５５（ａ））においてＢレジスタ１０５ａには取得ビット数として「０４Ｈ」が設定されている。このため、「ＬＤＡ，Ｂ」が実行されることにより、「転送先」のＡレジスタ１０４ｂに「０４Ｈ」がロードされる。既に説明したとおり、Ｂレジスタ１０５ａに格納された「０４Ｈ」は、「（第１特図保留数カウンタ１１８の値）×（取得ビット数）」の演算にも用いられた。このように、事前にＢレジスタ１０５ａに格納された「０４Ｈ」は、「（第１特図保留数カウンタ１１８の値）×（取得ビット数）」の演算に用いられるとともに、ＬＤＢ命令における取得ビット数を指定するためのデータをＡレジスタ１０４ｂに設定するために用いられる。

「２２０６」の行番号には「ＤＥＣＡ」という命令が設定されている。「ＤＥＣ」はＤＥＣ命令という演算命令であり、「Ａ」はＡレジスタ１０４ｂを指定する内容である。「ＤＥＣＡ」が実行されることにより、Ａレジスタ１０４ｂの値が１減算される。上述したとおり、Ａレジスタ１０４ｂには「０４Ｈ」が格納されている。このため、行番号「２２０６」にて「ＤＥＣＡ」が実行されることにより、Ａレジスタ１０４ｂには「０３Ｈ」が格納されている状態となる。「０３Ｈ」は、保留表示データテーブル６４ｓから取得するビット数である「４」から「１」を減算した値である。

行番号「２２０７」にて「ＬＤＢＷ，（ＨＬ）．Ａ」というＬＤＢ命令が実行される場合、ＬＤＢ実行回路１５７においてＡレジスタ１０４ｂの値を１加算する演算が行われるとともに、当該１加算後の値が取得ビット数のデータとして利用される。このため、行番号「２２０６」にてＡレジスタ１０４ｂの値を１減算しておくことにより、ＬＤＢ命令において保留表示データテーブル６４ｓから取得されるデータのビット数を「４」とすることができる。

「２２０７」の行番号には「ＬＤＢＷ，（ＨＬ）．Ａ」という命令が設定されている。「ＬＤＢ」はＬＤＢ実行回路１５７によるＬＤＢ命令であり、「ＨＬ」は「転送先」としてＨＬレジスタ１０７を指定する内容であり、「（ＨＬ）」はＨＬレジスタ１０７に格納されている２バイトのデータを取得データ指定データに指定する内容であり、「Ａ」はＡレジスタ１０４ｂに格納されている１バイトのデータを取得ビット数指定データに指定する内容である。既に説明したとおり、ＨＬレジスタ１０７には第１特図保留数カウンタ１１８の値に対応する取得データ指定データが格納されている状態であるとともに、Ａレジスタ１０４ｂには取得ビット数（「０４Ｈ」）から「１」を減算した「０３Ｈ」が格納されている状態である。また、ＴＰレジスタ１１１にはデータテーブルの基準アドレスである「９０００Ｈ」が格納されている状態である。当該状態において、行番号「２２０７」にて「ＬＤＢＷ，（ＨＬ）．Ａ」という命令が実行されることにより、転送先であるＷレジスタ１０４ａの第０〜第３ビットには第１特図保留数カウンタ１１８の値に対応する保留表示データＨＲｎにおける下位４ビットのデータがロードされるとともに、当該Ｗレジスタ１０４ａの第４〜第７ビットが「０」でマスクされる。

具体的には、図５３（ｂ）に示すように、第１特図保留数カウンタ１１８の値が「０」である場合、取得開始アドレスが「９１９０Ｈ」となるとともに取得開始ビット目が「０」となり、Ｗレジスタ１０４ａの第０〜第３ビットに保留表示データＨＲ０の下位４ビットがロードされる。第１特図保留数カウンタ１１８の値が「１」である場合、取得開始アドレスが「９１９０Ｈ」となるとともに取得開始ビット目が「４」となり、Ｗレジスタ１０４ａの第０〜第３ビットに保留表示データＨＲ１の下位４ビットがロードされる。第１特図保留数カウンタ１１８の値が「２」である場合、取得開始アドレスが「９１９１Ｈ」となるとともに取得開始ビット目が「０」となり、Ｗレジスタ１０４ａの第０〜第３ビットに保留表示データＨＲ２の下位４ビットがロードされる。第１特図保留数カウンタ１１８の値が「３」である場合、取得開始アドレスが「９１９１Ｈ」となるとともに取得開始ビット目が「４」となり、Ｗレジスタ１０４ａの第０〜第３ビットに保留表示データＨＲ３の下位４ビットがロードされる。第１特図保留数カウンタ１１８の値が「４」である場合、取得開始アドレスが「９１９２Ｈ」となるとともに取得開始ビット目が「０」となり、Ｗレジスタ１０４ａの第０〜第３ビットに保留表示データＨＲ４の下位４ビットがロードされる。このように、第１特図保留数カウンタ１１８の値が１増加する度に保留表示データテーブル６４ｓにおけるデータの取得開始位置が４ビットずれる。

ＬＤＢ命令を利用して保留表示データテーブル６４ｓから取得した保留表示データＨＲｎの下位４ビットをＷレジスタ１０４ａの第０〜第３ビット（下位４ビット）にロードする構成であることにより、２バイトの取得データ指定データにおける第３〜第１５ビットのデータ及びＴＰレジスタ１１１に設定されているデータテーブルの基準アドレスに対応する取得開始アドレスを特定する処理と、当該取得指定データの第０〜第２ビット（下位３ビット）に対応する取得開始ビット目を特定する処理と、保留表示データテーブル６４ｓから取得した保留表示データＨＲｎの下位４ビットをＷレジスタ１０４ａの下位４ビットにロードする処理と、当該Ｗレジスタ１０４ａの上位４ビットを「０」でマスクする処理と、を一命令で実行することができる。これにより、これらの処理を実行するために複数の命令が設定されている構成と比較して、プログラムの構成を簡素化することができるとともに、主側ＲＯＭ６４におけるプログラムのデータ容量を低減することができる。

「２２０８」の行番号には「ＲＥＴ」という命令が設定されている。保留表示データ取得実行処理が第１特図保留表示データ取得処理（図５５（ａ））の行番号「２１０４」にて実行された場合には、「ＲＥＴ」という命令が実行されることで、第１特図保留表示データ取得処理の行番号「２１０５」に進むことになる。

このように、ＬＤＢ命令を利用することにより、保留表示データテーブル６４ｓから保留表示データＨＲｎの下位４ビットをＷレジスタ１０４ａの下位４ビットに取得するとともに、当該Ｗレジスタ１０４ａの上位４ビットを「０」でマスクして保留表示データＨＲｎの全体を取得することができる。このため、保留表示データテーブル６４ｓに設定する保留表示データＨＲｎを保留表示データＨＲｎの下位４ビットのみとすることができる。これにより、保留表示データテーブル６４ｓに１バイトの保留表示データＨＲｎの全体を設定する構成と比較して、主側ＲＯＭ６４における保留表示データテーブル６４ｓのデータ容量を低減することができる。また、保留表示データＨＲｎの下位４ビットをＷレジスタ１０４ａの下位４ビットにロードする処理と、当該Ｗレジスタ１０４ａの上位４ビットを「０」でマスクする処理と、を一命令で実行することができるため、これらの処理を実行するために複数の命令が設定されている構成と比較して、保留表示データ取得実行処理を実行するためのプログラムの構成を簡素化することができるとともに、当該プログラムの主側ＲＯＭ６４におけるデータ容量を低減することができる。

次に、表示制御処理（図５４）のステップＳ１５０３にて実行される第２特図表示データ取得処理のプログラム内容について図５５（ｃ）の説明図を参照しながら説明する。図５５（ｃ）に示すように本プログラムには、行番号として「２３０１」〜「２３０５」が設定されている。プログラムの命令は、コール命令又はジャンプ命令が実行される場合を除いて、行番号の小さい方から大きい方に向かう順番で実行される。

「２３０１」の行番号には「ＬＤＷ，（ＴＨＲＹＵＨ２）」という命令が設定されている。「ＬＤ」はＬＤ命令であり、「Ｗ」は転送先としてＷレジスタ１０４ａを指定する内容である。「ＴＨＲＹＵＨ２」は特定制御用のワークエリア１２１における第２特図保留数カウンタ１１９のアドレスであり、「（ＴＨＲＹＵＨ２）」は第２特図保留数カウンタ１１９に格納されているデータを「転送先」にロードする内容である。既に説明したとおり、第２特図保留数カウンタ１１９には、０〜４のいずれかの数値データが格納されている。「ＬＤＷ，（ＴＨＲＹＵＨ２）」が実行されることにより、「転送先」のＷレジスタ１０４ａに第２特図保留数カウンタ１１９のデータがロードされる。

「２３０２」の行番号には、第１特図保留表示データ取得処理（図５５（ａ））の行番号「２１０２」と同様に、「ＬＤＢ，０４Ｈ」という命令が設定されている。「０４Ｈ」は後述する行番号「２３０４」にて呼び出される保留表示データ取得実行処理（図５５（ｂ））において保留表示データテーブル６４ｓから取得するアドレスデータのビット数（取得ビット数）である。「ＬＤＢ，０４Ｈ」が実行されることにより、「転送先」のＢレジスタ１０５ａに保留表示データテーブル６４ｓから取得するアドレスデータのビット数（「４」）が設定される。

「２３０３」の行番号には、第１特図保留表示データ取得処理（図５５（ａ））の行番号「２１０３」と同様に、「ＬＤＨＬ，ＴＢＬ＿ＬＥＤＨＹＵ＿Ｂ」という命令が設定されている。「ＬＤＨＬ，ＴＢＬ＿ＬＥＤＨＹＵ＿Ｂ」が実行されることにより、「転送先」のＨＬレジスタ１０７に「０Ｃ８０Ｈ」が設定される。「０Ｃ８０Ｈ」は、行番号「２３０４」にて呼び出す保留表示データ取得実行処理（図５５（ｂ））において保留表示データテーブル６４ｓから第２特図保留数カウンタ１１９の値に対応する保留表示データＨＲｎ（ｎは０〜４のいずれかの整数）の下位４ビットを取得するためにＨＬレジスタ１０７に格納される。

「２３０４」の行番号には、第１特図保留表示データ取得処理（図５５（ａ））の行番号「２１０４」と同様に、「ＣＡＬＬＳＬＤＢＧＥＴ」という命令が設定されている。既に説明したとおり、「ＣＡＬＬＳＬＤＢＧＥＴ」という命令は、保留表示データ取得実行処理というサブルーチンを呼び出すための命令である。行番号「２３０４」にて保留表示データ取得実行処理が実行されることにより、第２特図保留数カウンタ１１９の値に対応する保留表示データＨＲｎがＷレジスタ１０４ａにロードされる。このように、第１特図保留表示データ取得処理（図５５（ａ））と共通のサブルーチンのプログラム及び保留表示データテーブル６４ｓを利用して第２特図保留数カウンタ１１９の値に対応する保留表示データＨＲｎを取得する構成であることにより、保留表示データＨＲｎを取得するためのプログラム及びデータのデータ容量を低減することができる。取得用処理のサブルーチンが終了した場合には、「２３０５」の行番号に進む。

「２３０５」の行番号には「ＲＥＴ」という命令が設定されている。既に説明したとおり、第２特図表示データ取得処理は表示制御処理（図５４）のステップＳ１５０３にて実行されるサブルーチンである。したがって、「ＲＥＴ」という命令が実行されることで、表示制御処理（図５４）のステップＳ１５０４に進むことになる。

次に、表示制御処理（図５４）のステップＳ１５０５にて実行される普図表示データ取得処理のプログラム内容について図５５（ｄ）の説明図を参照しながら説明する。図５５（ｄ）に示すように本プログラムには、行番号として「２４０１」〜「２４０５」が設定されている。プログラムの命令は、コール命令又はジャンプ命令が実行される場合を除いて、行番号の小さい方から大きい方に向かう順番で実行される。

「２４０１」の行番号には「ＬＤＷ，（ＨＨＲＹＵＨ）」という命令が設定されている。「ＬＤ」はＬＤ命令であり、「Ｗ」は転送先としてＷレジスタ１０４ａを指定する内容である。「ＨＨＲＹＵＨ」は特定制御用のワークエリア１２１における普図保留数カウンタ１２７のアドレスであり、「（ＨＨＲＹＵＨ）」は普図保留数カウンタ１２７に格納されているデータを「転送先」にロードする内容である。既に説明したとおり、普図保留数カウンタ１２７には、０〜４のいずれかの数値データが格納されている。「ＬＤＷ，（ＴＨＲＹＵＨ２）」が実行されることにより、「転送先」のＷレジスタ１０４ａに普図保留数カウンタ１２７のデータがロードされる。

「２４０２」の行番号には、第１特図保留表示データ取得処理（図５５（ａ））の行番号「２１０２」及び第２特図保留表示データ取得処理（図５５（ｃ））の行番号「２３０２」と同様に、「ＬＤＢ，０４Ｈ」という命令が設定されている。「０４Ｈ」は後述する行番号「２４０４」にて呼び出される保留表示データ取得実行処理（図５５（ｂ））において保留表示データテーブル６４ｓから取得するアドレスデータのビット数（取得ビット数）である。「ＬＤＢ，０４Ｈ」が実行されることにより、「転送先」のＢレジスタ１０５ａに保留表示データテーブル６４ｓから取得するアドレスデータのビット数（「４」）が設定される。

「２４０３」の行番号には、第１特図保留表示データ取得処理（図５５（ａ））の行番号「２１０３」及び第２特図保留表示データ取得処理（図５５（ｃ））の行番号「２３０３」と同様に、「ＬＤＨＬ，ＴＢＬ＿ＬＥＤＨＹＵ＿Ｂ」という命令が設定されている。「ＬＤＨＬ，ＴＢＬ＿ＬＥＤＨＹＵ＿Ｂ」が実行されることにより、「転送先」のＨＬレジスタ１０７に「０Ｃ８０Ｈ」がロードされる。「０Ｃ８０Ｈ」は、行番号「２４０４」にて呼び出す保留表示データ取得実行処理（図５５（ｂ））において保留表示データテーブル６４ｓから普図保留数カウンタ１２７の値に対応する保留表示データＨＲｎ（ｎは０〜４のいずれかの整数）の下位４ビットを取得するためにＨＬレジスタ１０７に格納される。

「２４０４」の行番号には、第１特図保留表示データ取得処理（図５５（ａ））の行番号「２１０４」及び第２特図保留表示データ取得処理（図５５（ｃ））の行番号「２３０４」と同様に、「ＣＡＬＬＳＬＤＢＧＥＴ」という命令が設定されている。既に説明したとおり、「ＣＡＬＬＳＬＤＢＧＥＴ」という命令は、保留表示データ取得実行処理というサブルーチンを呼び出すための命令である。行番号「２４０４」にて保留表示データ取得実行処理が実行されることにより、普図保留数カウンタ１２７の値に対応する保留表示データＨＲｎがＷレジスタ１０４ａに設定される。このように、第１特図保留表示データ取得処理（図５５（ａ））及び第２特図保留表示データ取得処理（図５５（ｃ））と共通のサブルーチンのプログラム及び保留表示データテーブル６４ｓを利用して普図保留数カウンタ１２７の値に対応する保留表示データＨＲｎを取得する構成であることにより、保留表示データＨＲｎを取得するためのプログラム及びデータのデータ容量を低減することができる。取得用処理のサブルーチンが終了した場合には、「２４０５」の行番号に進む。

「２４０５」の行番号には「ＲＥＴ」という命令が設定されている。既に説明したとおり、普図表示データ取得処理は表示制御処理（図５４）のステップＳ１５０５にて実行されるサブルーチンである。したがって、「ＲＥＴ」という命令が実行されることで、表示制御処理（図５４）のステップＳ１５０６に進むことになる。

＜管理用処理＞
次に、主側ＣＰＵ６３にて実行される管理用処理について図５６（ａ）のフローチャートを参照しながら説明する。管理用処理はタイマ割込み処理（図２６）のステップＳ５１８にて実行される。なお、管理用処理は特定制御用のプログラム及び特定制御用のデータを利用して実行される。

管理用処理では、まずタイマ割込み処理（図２６）の発生を禁止するために割込み禁止の設定を行う（ステップＳ１６０１）。これにより、非特定制御に対応する処理である後述する管理実行処理（図５７）の途中の状況において、特定制御に対応する処理であるタイマ割込み処理（図２６）が割り込んで起動されてしまわないようにすることが可能となる。

その後、「ＰＵＳＨＰＳＷ」として、プッシュ命令により、主側ＣＰＵ６３のフラグレジスタの情報を特定制御用のスタックエリア１２３に退避させる（ステップＳ１６０２）。既に説明したとおり、フラグレジスタにはゼロフラグＺＦ、キャリフラグ、Ｐ／Ｖフラグ、サインフラグ及びハーフキャリフラグなどを含み、演算命令、ローテート命令及び入出力命令などの実行結果によってフラグレジスタの情報は変化することとなる。このようなフラグレジスタの情報を管理実行処理に対応するサブルーチンのプログラムが開始される前に退避させることにより、当該サブルーチンのコールや当該サブルーチンの開始後において変化する前の状態のフラグレジスタの情報を特定制御用のスタックエリア１２３に退避させておくことが可能となる。

その後、非特定制御用のプログラムに設定されている管理実行処理に対応するサブルーチンのプログラムを読み出すことにより、当該管理実行処理を開始する（ステップＳ１６０３）。この場合、当該管理実行処理の実行後における管理用処理の戻り番地を特定するための情報がプッシュ命令により特定制御用のスタックエリア１２３に書き込まれる。そして、管理実行処理が終了した場合にはポップ命令によりその戻り番地を特定するための情報が読み出され、当該戻り番地が示す管理用処理のプログラムに復帰する。

管理実行処理の実行後において管理用処理のプログラムに復帰した場合、「ＰＯＰＰＳＷ」として、ポップ命令により、ステップＳ１６０２にて特定制御用のスタックエリア１２３に退避させたフラグレジスタの情報を主側ＣＰＵ６３のフラグレジスタに復帰させる（ステップＳ１６０４）。これにより、主側ＣＰＵ６３のフラグレジスタの情報が、ステップＳ１６０２が実行された時点の情報に復帰することとなる。つまり、主側ＣＰＵ６３のフラグレジスタの情報が特定制御を実行するための情報に復帰することとなる。

その後、「ＬＤＩＹ，００００Ｈ」として、ＬＤ命令により、ＩＹレジスタ１０９に特定制御用のワークエリア１２１のアドレスを指定する際に利用される特定制御用基準アドレスとして「００００Ｈ」をセットする（ステップＳ１６０５）。これにより、特定制御用の処理において第１ＬＤＹ命令を実行する場合に当該特定制御用基準アドレスを利用可能となる。

その後、タイマ割込み処理（図２６）の発生を禁止している状態から許可する状態へ切り換えるために割込み許可の設定を行って（ステップＳ１６０６）、本管理用処理を終了する。割込み許可の設定を行うことにより、タイマ割込み処理の新たな実行が可能となる。

次に、主側ＣＰＵ６３にて実行される管理実行処理（図５７）の説明に先立ち、非特定制御用のワークエリア１２２における各種バッファ１６３ａ〜１６３ｅの設定態様について説明する。図５６（ｂ）は非特定制御用のワークエリア１２２における各種バッファ１６３ａ〜１６３ｅの設定態様を説明するための説明図である。

図５６（ｂ）に示すように、非特定制御用のワークエリア１２２において、「０３４０Ｈ」〜「０３４１Ｈ」のアドレスに対応する記憶エリアには非特定制御用の処理の開始時にＷＡレジスタ１０４の情報を退避させるためのＷＡバッファ１６３ａが設けられており、「０３４２Ｈ」〜「０３４３Ｈ」のアドレスに対応する記憶エリアには非特定制御用の処理の開始時にＢＣレジスタ１０５の情報を退避させるためのＢＣバッファ１６３ｂが設けられており、「０３４４Ｈ」〜「０３４５Ｈ」のアドレスに対応する記憶エリアには非特定制御用の処理の開始時にＤＥレジスタ１０６の情報を退避させるためのＤＥバッファ１６３ｃが設けられており、「０３４６Ｈ」〜「０３４７Ｈ」のアドレスに対応する記憶エリアには非特定制御用の処理の開始時にＨＬレジスタ１０７の情報を退避させるためのＨＬバッファ１６３ｄが設けられており、「０３４８Ｈ」〜「０３４９Ｈ」のアドレスに対応する記憶エリアには非特定制御用の処理の開始時にＩＸレジスタ１０８の情報を退避させるためのＩＸバッファ１６３ｅが設けられている。これらのバッファ１６３ａ〜１６３ｅは２バイトからなる。非特定制御用の処理が開始される場合、これらのバッファには、対応するレジスタの情報が退避される。また、非特定制御用の処理が終了する場合、これらのバッファに退避されている情報が対応するバッファに戻される。

＜第２ＬＤＹ命令＞
次に、主側ＣＰＵ６３にて実行される管理実行処理（図５７）の説明に先立ち、管理実行処理のプログラムに含まれている第２ＬＤＹ命令について説明する。

後述する管理実行処理（図５７）には、「ＬＤＹＷＡ，（４０Ｈ）」、「ＬＤＹＢＣ，（４２Ｈ）」、「ＬＤＹＤＥ，（４４Ｈ）」及び「ＬＤＹＨＬ，（４６Ｈ）」という第２ＬＤＹ命令が含まれている。図９に示すように、主側ＭＰＵ６２は第２ＬＤＹ実行回路１６４を備えている。第２ＬＤＹ実行回路１６４は、第２ＬＤＹ命令を実行するための専用回路である。主側ＣＰＵ６３は、データを転送する転送命令として、第２ＬＤＹ命令を実行することができる。

第２ＬＤＹ命令の命令コードは、「ＬＤＹ転送先，（転送元）」という構成を有している。第２ＬＤＹ命令では、「転送先」としてペアレジスタが設定される。第２ＬＤＹ命令において「転送先」に設定されるペアレジスタは、ＷＡレジスタ１０４、ＢＣレジスタ１０５、ＤＥレジスタ１０６又はＨＬレジスタ１０７である。第２ＬＤＹ命令では、「（転送元）」として１バイトの数値（例えば、「（４０Ｈ）」）が設定される。

第２ＬＤＹ命令では、「（転送元）」に設定されている１バイトの数値情報に対してＩＹレジスタ１０９に設定されている２バイトの数値情報を加算して２バイトのアドレスが算出され、主側ＲＡＭ６５において当該アドレスに対応するエリア及び当該アドレスを１加算して得られるアドレスに対応するエリアに格納されている２バイトのデータが「転送先」に設定されているペアレジスタにロードされる。既に説明したとおり、本実施形態においてＩＹレジスタ１０９には、特定制御用の処理の開始時に特定制御用基準アドレスとして「００００Ｈ」が設定されるとともに、非特定制御用の処理の開始時に非特定制御用基準アドレスとして「０３００Ｈ」が設定される。

事前にＩＹレジスタ１０９に「０３００Ｈ」が設定されている状態において「ＬＤＹＷＡ，４０Ｈ」が実行されることにより、「ＬＤＷＡ，（０３４０Ｈ）」が実行される場合と同様に、主側ＲＡＭ６５において「０３４０Ｈ」及び「０３４１Ｈ」に対応するエリア、すなわち非特定制御用のワークエリア１２２におけるＷＡバッファ１６３ａに格納されている２バイトのデータがＷＡレジスタ１０４にロードされる。

第２ＬＤＹ命令（例えば「ＬＤＹＷＡ，（４０Ｈ）」）の機械語には、「（転送元）」を指定するためのデータとして１バイトのデータ（４０Ｈ）が設定される。一方、ＬＤ命令（例えば「ＬＤＷＡ，（０３４０Ｈ）」）の機械語には、「（転送元）」を指定するためのデータとして２バイトのデータ（０３４０Ｈ）が設定される。第２ＬＤＹ命令の機械語のデータ容量は、ＬＤ命令の機械語のデータ容量よりも小さい。このため、ＩＹレジスタ１０９に「０３００Ｈ」が格納されている状態において、非特定制御用のワークエリア１２２に記憶されている２バイトのデータをＷＡレジスタ１０４、ＢＣレジスタ１０５、ＤＥレジスタ１０６又はＨＬレジスタ１０７にロードする場合には、ＬＤ命令に代えて第２ＬＤＹ命令を使用することにより、主側ＲＯＭ６４におけるプログラムのデータ容量を低減することができる。

次に、主側ＣＰＵ６３にて実行される管理実行処理について図５７のフローチャートを参照しながら説明する。管理実行処理は管理用処理（図５６（ａ））のステップＳ１６０３にて実行される。なお、管理実行処理は、主側ＣＰＵ６３において非特定制御用のプログラム及び非特定制御用のデータを利用して実行される。

まず「ＬＤＳＰ，０４ＡＦＨ」として、ＬＤ命令により、主側ＣＰＵ６３が備えているスタックポインタに非特定制御の開始時における固定アドレスとして非特定制御用のスタックエリア１２４の最終アドレスである「０４ＡＦＨ」を設定する（ステップＳ１７０１）。スタックポインタは、各スタックエリア１２３，１２４への情報の書き込み先が設定されるレジスタである。スタックポインタに格納されているアドレス情報は、プッシュ命令によりスタックエリア１２３，１２４への情報の書き込みが行われた場合に更新される。

その後、「ＬＤ（０３４０Ｈ），ＷＡ」として、ＬＤ命令により、主側ＣＰＵ６３のＷＡレジスタ１０４の情報をＷＡバッファ１６３ａに退避させる（ステップＳ１７０２）。その後、「ＬＤ（０３４２Ｈ），ＢＣ」として、ＬＤ命令により、主側ＣＰＵ６３のＢＣレジスタ１０５の情報をＢＣバッファ１６３ｂに退避させる（ステップＳ１７０３）。その後、「ＬＤ（０３４４Ｈ），ＤＥ」として、ＬＤ命令により、主側ＣＰＵ６３のＤＥレジスタ１０６の情報をＤＥバッファ１６３ｃに退避させる（ステップＳ１７０４）。その後、「ＬＤ（０３４６Ｈ），ＨＬ」として、ＬＤ命令により、主側ＣＰＵ６３のＨＬレジスタ１０７の情報をＨＬバッファ１６３ｄに退避させる（ステップＳ１７０５）。その後、「ＬＤ（０３４８Ｈ），ＩＸ」として、ＬＤ命令により、主側ＣＰＵ６３のＩＸレジスタ１０８の情報をＩＸバッファ１６３ｅに退避させる（ステップＳ１７０６）。

その後、「ＬＤＩＹ，０３００Ｈ」として、ＬＤ命令により、ＩＹレジスタ１０９に非特定制御用のワークエリア１２２のアドレスを指定する際に利用される非特定制御用基準アドレスとして「０３００Ｈ」をセットする（ステップＳ１７０７）。これにより、非特定制御用の処理において第１ＬＤＹ命令及び第２ＬＤＹ命令を実行する場合に当該非特定制御用基準アドレスを利用可能となる。

既に説明したとおり、非特定制御用の処理が終了する場合に、管理用処理（図５６（ａ））のステップＳ１６０５にてＩＹレジスタ１０９に特定制御用基準アドレス（「００００Ｈ」）がセットされる。非特定制御用の処理である管理実行処理（図５７）の開始時にＩＹレジスタ１０９に非特定制御用基準アドレス（「０３００Ｈ」）をセットするとともに、当該管理実行処理（図５７）の終了時にＩＹレジスタ１０９の情報を特定制御用基準アドレス（「００００Ｈ」）に戻すことにより、特定制御用の処理の実行中には第１ＬＤＹ命令及び第２ＬＤＹ命令により特定制御用基準アドレスを利用可能としながら、非特定制御用の処理である管理実行処理の実行中には第１ＬＤＹ命令及び第２ＬＤＹ命令により非特定制御用基準アドレスを利用可能とすることができる。１つのレジスタに格納するデータを切り換えることにより特定制御用基準アドレス及び非特定制御用基準アドレスを利用可能とする構成であるため、特定制御用基準アドレスが格納されるレジスタとは別に非特定制御用基準アドレスが設定されるレジスタを確保する構成と比較して、これらの基準アドレスを利用可能とするために確保されるレジスタの数を低減することができる。

既に説明したとおり、主側ＣＰＵ６３には、各種の汎用レジスタ、補助レジスタ及びインデックスレジスタが存在している。ステップＳ１７０２〜ステップＳ１７０６では、これら各種の汎用レジスタ、補助レジスタ及びインデックスレジスタのうち一部のレジスタであるＷＡレジスタ１０４、ＢＣレジスタ１０５、ＤＥレジスタ１０６、ＨＬレジスタ１０７及びＩＸレジスタ１０８の各情報を、非特定制御用のワークエリア１２２における対応するバッファに退避させている。

これらＷＡレジスタ１０４、ＢＣレジスタ１０５、ＤＥレジスタ１０６、ＨＬレジスタ１０７及びＩＸレジスタ１０８は非特定制御に対応する処理であるチェック処理（ステップＳ１７０８）にて利用されるレジスタである。そのようなレジスタに設定されている情報をチェック処理（ステップＳ１７０８）の実行に先立ち非特定制御用のワークエリア１２２に退避させることにより、特定制御に際して利用されていたこれらレジスタの情報を非特定制御が開始される前に退避させることが可能となる。よって、非特定制御に際してこれらレジスタが上書きされたとしても、非特定制御を終了する場合には非特定制御用のワークエリア１２２に退避させた情報をこれらレジスタに復帰させることで、これらレジスタの状態を非特定制御が実行される前における特定制御に対応する状態に復帰させることが可能となる。

また、各種の汎用レジスタ、補助レジスタ及びインデックスレジスタの全ての情報を非特定制御用のワークエリア１２２に退避させるのではなく、非特定制御に対応する処理であるチェック処理にて利用対象となるＷＡレジスタ１０４、ＢＣレジスタ１０５、ＤＥレジスタ１０６、ＨＬレジスタ１０７及びＩＸレジスタ１０８の情報を選択的に非特定制御用のワークエリア１２２に退避させることにより、非特定制御用のワークエリア１２２においてレジスタの情報を退避させるために確保する容量を抑えることが可能となる。よって、チェック処理に際して利用可能となる非特定制御用のワークエリア１２２の容量を大きく確保しながら、上記のようなレジスタの情報の退避を行うことが可能となる。なお、当然のことながら主側ＣＰＵ６３における各種の汎用レジスタ、補助レジスタ及びインデックスレジスタのうちＷＡレジスタ１０４、ＢＣレジスタ１０５、ＤＥレジスタ１０６、ＨＬレジスタ１０７、ＩＸレジスタ１０８及びＩＹレジスタ１０９以外のレジスタについては、非特定制御に対応する処理が開始される前に設定された情報が当該非特定制御に対応する処理が終了して特定制御に対応する処理が再開されるまで記憶保持される。

また、レジスタの情報を非特定制御用のスタックエリア１２４に退避させるのではなく非特定制御用のワークエリア１２２に退避させることにより、それだけ非特定制御用のスタックエリア１２４の容量を小さく抑えることが可能となる。また、非特定制御用のスタックエリア１２４を利用する場合、既に説明したとおり情報の書き込み順序が後の情報から先に読み出されることとなるため、仮に何らかのノイズなどの原因で情報の読み出し順序がずれてしまうとそれ以降の読み出し順序の情報が全て異なるレジスタに復帰されることとなってしまう。このような事象の発生確率は非特定制御用のスタックエリア１２４に退避させる情報量が多くなるほど高くなってしまう。これに対して、レジスタの情報を非特定制御用のワークエリア１２２に退避させることにより退避対象となる情報が多い場合であっても上記のような事象が発生しないようにすることが可能となる。

その後、チェック処理を実行する（ステップＳ１７０８）。チェック処理の実行に際しては、非特定制御用のプログラムに設定されているチェック処理に対応するサブルーチンのプログラムが実行されることとなるが、当該サブルーチンのプログラムの実行に際してはチェック処理の実行後における管理実行処理の戻り番地を特定するための情報がプッシュ命令により非特定制御用のスタックエリア１２４に書き込まれる。そして、チェック処理が終了した場合にはポップ命令によりその戻り番地を特定するための情報が読み出され、当該戻り番地が示す管理実行処理のプログラムに復帰する。チェック処理の詳細については後に説明する。

チェック処理を実行した後は、「ＬＤＳＰ，Ｙ（ｒ＋α）」として、ロード命令により、主側ＣＰＵ６３のスタックポインタに特定制御への復帰時における固定アドレスとしてＹ（ｒ＋α）を設定する（ステップＳ１７０９）。Ｙ（ｒ＋α）のアドレスは、特定制御用のスタックエリア１２３における「０４０３Ｈ」と「０４４ＦＨ」との間のアドレスとして設定されている。

管理用処理（図５６（ａ））のステップＳ１６０３にて管理実行処理のサブルーチンが実行される直前において特定制御用のスタックエリア１２３に記憶されている情報量は常に一定であり、それに伴って当該タイミングにおける主側ＣＰＵ６３のスタックポインタの情報（すなわちスタックポインタの値）は一定である。この場合に特定制御用のスタックエリア１２３に記憶されている情報としては、例えば管理実行処理（図５７）が終了した後における管理用処理（図５６（ａ））の戻り番地の情報、及び管理用処理（図５６（ａ））が終了した後におけるタイマ割込み処理（図２６）の戻り番地の情報が挙げられる。スタックポインタの上記一定の情報がＹ（ｒ＋α）となっている。したがって、非特定制御に対応する処理であるチェック処理が終了して特定制御に対応する処理に復帰する場合には、その一定の情報であるＹ（ｒ＋α）を主側ＣＰＵ６３のスタックポインタに設定することで、当該スタックポインタの情報を非特定制御に対応する処理が開始される直前の情報に復帰させることが可能となる。このように固定の情報をスタックポインタに設定することによって当該スタックポインタの情報を非特定制御に対応する処理が開始される直前の情報に復帰させる構成とすることで、非特定制御に対応する処理を開始する前に特定制御に対応する主側ＣＰＵ６３のスタックポインタの情報を主側ＲＡＭ６５に退避させる必要がなくなる。よって、処理負荷を軽減させることが可能となるとともに当該退避させるための領域を主側ＲＡＭ６５において確保する必要がなくなる。

その後、「ＬＤＹＷＡ，（４０Ｈ）」として、第２ＬＤＹ命令により、非特定制御用のワークエリア１２２のＷＡバッファ１６３ａに退避された情報を主側ＣＰＵ６３のＷＡレジスタ１０４に上書きする（ステップＳ１７１０）。「ＬＤＹ」は第２ＬＤＹ実行回路１６４による第２ＬＤＹ命令であり、「ＷＡ」はＷＡレジスタ１０４であり、「（４０Ｈ）」は非特定制御用のワークエリア１２２におけるＷＡバッファ１６３ａの下位エリア（下位１バイトのエリア）のアドレス（「０３４０Ｈ」）における下位１バイトである。上述したとおり、ステップＳ１７０７にてＩＹレジスタ１０９に非特定制御用基準アドレス（「０３００Ｈ」）が格納されている。このため、「ＬＤＹＷＡ，（４０Ｈ）」を実行することにより、「４０Ｈ」に対して当該非特定制御用基準アドレスを加算して得られる「０３４０Ｈ」のアドレスにより特定されるＷＡバッファ１６３ａの情報をＷＡレジスタ１０４に復帰させることができる。ＬＤ命令を利用する場合には当該ＬＤ命令の命令コードに含まれるＷＡバッファ１６３ａのアドレスデータを２バイトのアドレスデータ（「０３４０Ｈ」）の全体とする必要がある一方、第２ＬＤＹ命令を利用する場合には当該第２ＬＤＹ命令の命令コードに含まれるアドレスデータを２バイトのアドレスデータにおける下位１バイト（「４０Ｈ」）のみとすることができる。第２ＬＤＹ命令を利用してＷＡバッファ１６３ａに退避された情報をＷＡバッファ１６３ａに復帰させる構成とすることにより、ＬＤ命令を利用して当該情報をＷＡバッファ１６３ａに復帰させる構成と比較して、プログラムのデータ容量を低減することができる。

その後、「ＬＤＹＢＣ，（４２Ｈ）」として、第２ＬＤＹ命令により、非特定制御用のワークエリア１２２のＢＣバッファ１６３ｂに退避された情報を主側ＣＰＵ６３のＢＣレジスタ１０５に上書きする（ステップＳ１７１１）。「ＬＤＹ」は第２ＬＤＹ実行回路１６４による第２ＬＤＹ命令であり、「ＢＣ」はＢＣレジスタ１０５であり、「（４２Ｈ）」は非特定制御用のワークエリア１２２におけるＢＣバッファ１６３ｂの下位エリア（下位１バイトのエリア）のアドレス（「０３４２Ｈ」）における下位１バイトである。上述したとおり、ステップＳ１７０７にてＩＹレジスタ１０９に非特定制御用基準アドレス（「０３００Ｈ」）が格納されている。このため、「ＬＤＹＢＣ，（４２Ｈ）」を実行することにより、「４２Ｈ」に対して当該非特定制御用基準アドレスを加算して得られる「０３４２Ｈ」のアドレスにより特定されるＢＣバッファ１６３ｂの情報をＢＣレジスタ１０５に復帰させることができる。ＢＣレジスタ１０５のアドレスにおける下位１バイトのみを設定することによりＢＣレジスタ１０５のアドレス指定を行うことが可能な第２ＬＤＹ命令を利用することにより、当該アドレスの全体（２バイト）を設定しなければならないＬＤ命令を利用する場合と比較して、ＢＣバッファ１６３ｂに退避された情報をＢＣレジスタ１０５に上書きするための命令のデータ容量を低減することができる。

その後、「ＬＤＹＤＥ，（４４Ｈ）」として、第２ＬＤＹ命令により、非特定制御用のワークエリア１２２のＤＥバッファ１６３ｃに退避された情報を主側ＣＰＵ６３のＤＥレジスタ１０６に上書きする（ステップＳ１７１２）。「ＬＤＹ」は第２ＬＤＹ実行回路１６４による第２ＬＤＹ命令であり、「ＤＥ」はＤＥレジスタ１０６であり、「（４４Ｈ）」は非特定制御用のワークエリア１２２におけるＤＥバッファ１６３ｃの下位エリア（下位１バイトのエリア）のアドレス（「０３４４Ｈ」）における下位１バイトである。上述したとおり、ステップＳ１７０７にてＩＹレジスタ１０９に非特定制御用基準アドレス（「０３００Ｈ」）が格納されている。このため、「ＬＤＹＤＥ，（４４Ｈ）」を実行することにより、「４４Ｈ」に対して当該非特定制御用基準アドレスを加算して得られる「０３４４Ｈ」のアドレスにより特定されるＤＥバッファ１６３ｃの情報をＤＥレジスタ１０６に復帰させることができる。ＤＥレジスタ１０６のアドレスにおける下位１バイトのみを設定することによりＤＥレジスタ１０６のアドレス指定を行うことが可能な第２ＬＤＹ命令を利用することにより、当該アドレスの全体（２バイト）を設定しなければならないＬＤ命令を利用する場合と比較して、ＤＥバッファ１６３ｃに退避された情報をＤＥレジスタ１０６に上書きするための命令のデータ容量を低減することができる。

その後、「ＬＤＹＨＬ，（４６Ｈ）」として、第２ＬＤＹ命令により、非特定制御用のワークエリア１２２のＨＬバッファ１６３ｄに退避された情報を主側ＣＰＵ６３のＨＬレジスタ１０７に上書きする（ステップＳ１７１３）。「ＬＤＹ」は第２ＬＤＹ実行回路１６４による第２ＬＤＹ命令であり、「ＨＬ」はＨＬレジスタ１０７であり、「（４６Ｈ）」は非特定制御用のワークエリア１２２におけるＨＬバッファ１６３ｄの下位エリア（下位１バイトのエリア）のアドレス（「０３４６Ｈ」）における下位１バイトである。上述したとおり、ステップＳ１７０７にてＩＹレジスタ１０９に非特定制御用基準アドレス（「０３００Ｈ」）が格納されている。このため、「ＬＤＹＨＬ，（４６Ｈ）」を実行することにより、「４６Ｈ」に対して当該非特定制御用基準アドレスを加算して得られる「０３４６Ｈ」のアドレスにより特定されるＨＬバッファ１６３ｄの情報をＨＬレジスタ１０７に復帰させることができる。ＨＬレジスタ１０７のアドレスにおける下位１バイトのみを設定することによりＨＬレジスタ１０７のアドレス指定を行うことが可能な第２ＬＤＹ命令を利用することにより、当該アドレスの全体（２バイト）を設定しなければならないＬＤ命令を利用する場合と比較して、ＨＬバッファ１６３ｄに退避された情報をＨＬレジスタ１０７に上書きするための命令のデータ容量を低減することができる。

このように、主側ＣＰＵ６３のＷＡレジスタ１０４、ＢＣレジスタ１０５、ＤＥレジスタ１０６及びＨＬレジスタ１０７の各情報を、非特定制御に対応する処理が開始される直前における特定制御に対応する情報に復帰させるための処理（ステップＳ１７１０〜ステップＳ１７１３）において、第２ＬＤＹ命令を利用する構成であることにより、当該処理においてＬＤ命令を利用する構成と比較して、当該処理を実行するためのプログラムのデータ容量を低減することができる。

ステップＳ１７１３の処理を実行した後は、「ＬＤＩＸ，（０３４８Ｈ）」として、ＬＤ命令により、非特定制御用のワークエリア１２２のＩＸバッファ１６３ｅに退避された情報を主側ＣＰＵ６３のＩＸレジスタ１０８に上書きして（ステップＳ１７１４）、本管理実行処理を終了する。ステップＳ１７１０〜ステップＳ１７１４の処理が実行されることにより、主側ＣＰＵ６３のＷＡレジスタ１０４、ＢＣレジスタ１０５、ＤＥレジスタ１０６、ＨＬレジスタ１０７及びＩＸレジスタ１０８の各情報を、非特定制御に対応する処理が開始される直前における特定制御に対応する情報に復帰させることが可能となる。

ここで、非特定制御に対応する処理が実行された場合に主側ＣＰＵ６３のフラグレジスタ及び各種レジスタに記憶された情報は、特定制御に対応する処理が再開される場合に主側ＲＡＭ６５に退避されない。これにより、特定制御用のワークエリア１２１及び特定制御用のスタックエリア１２３において上記情報を退避させるための記憶エリアを確保する必要が生じない。

また、非特定制御に対応する処理が実行された場合に主側ＣＰＵ６３のフラグレジスタ及び各種レジスタに記憶された情報は、特定制御に対応する処理への復帰後において非特定制御に対応する処理が再度開始された場合に利用されない情報である。つまり、特定制御に対応する処理を間に挟んで実行される非特定制御に対応する処理の複数回の処理回において必要な情報は非特定制御用のワークエリア１２２又は非特定制御用のスタックエリア１２４に記憶されており、主側ＣＰＵ６３のフラグレジスタ及び各種レジスタには記憶されていない。したがって、非特定制御に対応する処理が実行された場合に主側ＣＰＵ６３のフラグレジスタ及び各種レジスタに記憶された情報が主側ＲＡＭ６５に退避されないとしても、非特定制御に対応する処理を実行する上で問題が生じない。

次に、ステップＳ１７０８にてサブルーチンのプログラムが呼び出されることにより実行されるチェック処理について説明する。当該チェック処理では遊技履歴の情報を収集するための処理、遊技履歴の管理結果を導出するための処理及びその管理結果を報知するための処理を実行する。つまり、遊技履歴の情報を収集するための処理、遊技履歴の管理結果を導出するための処理及びその管理結果を報知するための処理は、非特定制御に対応する処理として実行される。

チェック処理の説明に先立ち、遊技履歴を管理するために使用される非特定制御用のワークエリア１２２の各種カウンタ１７１ａ〜１７１ｇ，１７２ａ〜１７２ｇ，１７３ａ〜１７３ｇの内容について説明する。図５８は非特定制御用のワークエリア１２２の構成を説明するための説明図である。

図５８に示すように、非特定制御用のワークエリア１２２において、「０３０３Ｈ」〜「０３０４Ｈ」のアドレスには通常用の第１一般入賞カウンタ１７１ａが設けられており、「０３０５Ｈ」〜「０３０６Ｈ」のアドレスには通常用の第２一般入賞カウンタ１７１ｂが設けられており、「０３０７Ｈ」〜「０３０８Ｈ」のアドレスには通常用の第３一般入賞カウンタ１７１ｃが設けられており、「０３０９Ｈ」〜「０３０ＡＨ」のアドレスには通常用の特電入賞カウンタ１７１ｄが設けられており、「０３０ＢＨ」〜「０３０ＣＨ」のアドレスには通常用の第１作動カウンタ１７１ｅが設けられており、「０３０ＤＨ」〜「０３０ＥＨ」のアドレスには通常用の第２作動カウンタ１７１ｆが設けられており、「０３０ＦＨ」〜「０３１０Ｈ」のアドレスには通常用のアウトカウンタ１７１ｇが設けられている。

後述する通常の入球管理処理（図６０）においてＨＬレジスタ１０７には、対象カウンタの下位エリア（下位１バイトのエリア）のアドレスが設定される。非特定制御用のワークエリア１２２は、通常用の第１一般入賞カウンタ１７１ａの下位エリアに対応する「０３０３Ｈ」のアドレスをＨＬレジスタ１０７に設定した後、当該ＨＬレジスタ１０７の値を２加算する処理を繰り返し実行することにより、通常の入球管理処理（図６０）において通常用の第１一般入賞カウンタ１７１ａ→通常用の第２一般入賞カウンタ１７１ｂ→通常用の第３一般入賞カウンタ１７１ｃ→通常用の特電入賞カウンタ１７１ｄ→通常用の第１作動カウンタ１７１ｅ→通常用の第２作動カウンタ１７１ｆ→通常用のアウトカウンタ１７１ｇの順番で、対象カウンタを更新することが可能なデータ構成となっている。

図５８に示すように、非特定制御用のワークエリア１２２において、「０３１１Ｈ」〜「０３１２Ｈ」のアドレスには開閉実行モード用の第１一般入賞カウンタ１７２ａが設けられており、「０３１３Ｈ」〜「０３１４Ｈ」のアドレスには開閉実行モード用の第２一般入賞カウンタ１７２ｂが設けられており、「０３１５Ｈ」〜「０３１６Ｈ」のアドレスには開閉実行モード用の第３一般入賞カウンタ１７２ｃが設けられており、「０３１７Ｈ」〜「０３１８Ｈ」のアドレスには開閉実行モード用の特電入賞カウンタ１７２ｄが設けられており、「０３１９Ｈ」〜「０３１ＡＨ」のアドレスには開閉実行モード用の第１作動カウンタ１７２ｅが設けられており、「０３１ＢＨ」〜「０３１ＣＨ」のアドレスには開閉実行モード用の第２作動カウンタ１７２ｆが設けられており、「０３１ＤＨ」〜「０３１ＥＨ」のアドレスには開閉実行モード用のアウトカウンタ１７２ｇが設けられている。

後述する開閉実行モード中の入球管理処理（チェック処理（図５９）のステップＳ１８０５）においてＨＬレジスタ１０７には、対象カウンタの下位エリア（下位１バイトのエリア）のアドレスが設定される。非特定制御用のワークエリア１２２は、開閉実行モード用の第１一般入賞カウンタ１７２ａの下位エリアに対応する「０３１１Ｈ」のアドレスをＨＬレジスタ１０７に設定した後、当該ＨＬレジスタ１０７の値を２加算する処理を繰り返し実行することにより、開閉実行モード中の入球管理処理において開閉実行モード用の第１一般入賞カウンタ１７２ａ→開閉実行モード用の第２一般入賞カウンタ１７２ｂ→開閉実行モード用の第３一般入賞カウンタ１７２ｃ→開閉実行モード用の特電入賞カウンタ１７２ｄ→開閉実行モード用の第１作動カウンタ１７２ｅ→開閉実行モード用の第２作動カウンタ１７２ｆ→開閉実行モード用のアウトカウンタ１７２ｇの順番で、対象カウンタを更新することが可能なデータ構成となっている。

図５８に示すように、非特定制御用のワークエリア１２２において、「０３１ＦＨ」〜「０３２０Ｈ」のアドレスには高頻度サポートモード用の第１一般入賞カウンタ１７３ａが設けられており、「０３２１Ｈ」〜「０３２２Ｈ」のアドレスには高頻度サポートモード用の第２一般入賞カウンタ１７３ｂが設けられており、「０３２３Ｈ」〜「０３２４Ｈ」のアドレスには高頻度サポートモード用の第３一般入賞カウンタ１７３ｃが設けられており、「０３２５Ｈ」〜「０３２６Ｈ」のアドレスには高頻度サポートモード用の特電入賞カウンタ１７３ｄが設けられており、「０３２７Ｈ」〜「０３２８Ｈ」のアドレスには高頻度サポートモード用の第１作動カウンタ１７３ｅが設けられており、「０３２９Ｈ」〜「０３２ＡＨ」のアドレスには高頻度サポートモード用の第２作動カウンタ１７３ｆが設けられており、「０３２ＢＨ」〜「０３２ＣＨ」のアドレスには高頻度サポートモード用のアウトカウンタ１７３ｇが設けられている。

後述する高頻度サポートモード中の入球管理処理（チェック処理（図５９）のステップＳ１８０６）においてＨＬレジスタ１０７には、対象カウンタの下位エリア（下位１バイトのエリア）のアドレスが設定される。非特定制御用のワークエリア１２２は、高頻度サポートモード用の第１一般入賞カウンタ１７３ａの下位エリアに対応する「０３１ＦＨ」のアドレスをＨＬレジスタ１０７に設定した後、当該ＨＬレジスタ１０７の値を２加算する処理を繰り返し実行することにより、高頻度サポートモード中の入球管理処理において高頻度サポートモード用の第１一般入賞カウンタ１７３ａ→高頻度サポートモード用の第２一般入賞カウンタ１７３ｂ→高頻度サポートモード用の第３一般入賞カウンタ１７３ｃ→高頻度サポートモード用の特電入賞カウンタ１７３ｄ→高頻度サポートモード用の第１作動カウンタ１７３ｅ→高頻度サポートモード用の第２作動カウンタ１７３ｆ→高頻度サポートモード用のアウトカウンタ１７３ｇの順番で、対象カウンタを更新することが可能なデータ構成となっている。

一般入賞カウンタ１７１ａ〜１７１ｃ，１７２ａ〜１７２ｃ，１７３ａ〜１７３ｃは所定の計測開始契機からの一般入賞口３１への遊技球の入球個数を計測するためのカウンタである。特電入賞カウンタ１７１ｄ，１７２ｄ，１７３ｄは所定の計測開始契機からの特電入賞装置３２への遊技球の入球個数を計測するためのカウンタである。第１作動カウンタ１７１ｅ，１７２ｅ，１７３ｅは所定の計測開始契機からの第１作動口３３への遊技球の入球個数を計測するためのカウンタである。第２作動カウンタ１７１ｆ，１７２ｆ，１７３ｆは所定の計測開始契機からの第２作動口３４への遊技球の入球個数を計測するためのカウンタである。アウトカウンタ１７１ｇ，１７２ｇ，１７３ｇは所定の計測開始契機からのアウト口２４ａへの遊技球の入球個数を計測するためのカウンタである。

通常用の各カウンタ１７１ａ〜１７１ｇは、前扉枠１４が閉鎖状態となっている状況であって開閉実行モード及び高頻度サポートモードのいずれでもない状況において対象となる入球部２４ａ，３１〜３４に入球した遊技球の個数を計測するために利用される。開閉実行モード用の各カウンタ１７２ａ〜１７２ｇは、前扉枠１４が閉鎖状態となっている状況であって開閉実行モードである状況において対象となる入球部２４ａ，３１〜３４に入球した遊技球の個数を計測するために利用される。高頻度サポートモード用の各カウンタ１７３ａ〜１７３ｇは、前扉枠１４が閉鎖状態となっている状況であって高頻度サポートモードである状況において対象となる入球部２４ａ，３１〜３４に入球した遊技球の個数を計測するために利用される。

なお、前扉枠１４が開放状態となっている状況が計測対象外となっているのは、前扉枠１４を開放した状態で入球部２４ａ，３１〜３４に手入れで遊技球が入球された場合の入球個数を計測対象から除外するためである。但し、これに限定されることはなく前扉枠１４が開放状態となっている状況も前扉枠１４が閉鎖状態となっている状況と同様に計測対象とする構成としてもよい。

図５８に示すように、非特定制御用のワークエリア１２２には、演算結果記憶エリア１７４が設けられている。演算結果記憶エリア１７４は、通常用の各カウンタ１７１ａ〜１７１ｇ、開閉実行モード用の各カウンタ１７２ａ〜１７２ｇ及び高頻度サポートモード用の各カウンタ１７３ａ〜１７３ｇを利用して算出した遊技履歴の管理結果の情報を記憶するためのエリアである。演算結果記憶エリア１７４に記憶された遊技履歴の管理結果の情報は、遊技履歴の管理結果の情報が新たに算出されることで当該新たに算出された情報が上書きされるまで記憶保持される。

図５９はステップＳ１７０８にてサブルーチンのプログラムが呼び出されることにより実行されるチェック処理を示すフローチャートである。なお、チェック処理におけるステップＳ１８０１〜ステップＳ１８０８の処理はサブルーチンの処理も含めて、主側ＣＰＵ６３において非特定制御用のプログラム及び非特定制御用のデータを利用して実行される。また、サブルーチンの処理を実行する場合には当該サブルーチンの処理の実行後における戻り番地の情報を非特定制御用のスタックエリア１２４において主側ＣＰＵ６３の現状のスタックポインタの値に対応する記憶エリアに書き込むとともに、当該スタックポインタの値を次の順番の記憶対象となる記憶エリアのアドレスの情報に更新する。また、サブルーチンの処理が完了した場合には主側ＣＰＵ６３の現状のスタックポインタの値に対して手前の順番の値に対応する記憶エリアから戻り番地の情報を読み出してその戻り番地の情報に対応するプログラムに復帰するとともに、当該スタックポインタの値をその戻り番地の情報の読み出し元となった記憶エリアのアドレスの情報に更新する。

チェック処理では、前扉枠１４が開放状態である場合には（ステップＳ１８０１：ＹＥＳ）、通常の入球管理処理（ステップＳ１８０４）、開閉実行モード中の入球管理処理（ステップＳ１８０５）及び高頻度サポートモード中の入球管理処理（ステップＳ１８０６）のいずれも実行することなく、後述する結果演算処理（ステップＳ１８０７）及び表示用処理（ステップＳ１８０８）を実行する。前扉枠１４に設けられた窓パネル５２の裏面と遊技盤２４の前面によって前後に区画された空間によって遊技領域ＰＡが形成されているため、前扉枠１４が開放状態となった場合には遊技領域ＰＡが前方に向けて開放された状態となりその状況で遊技領域ＰＡに向けて遊技球が発射されたとしてもその遊技球は遊技領域ＰＡを正常に流下することはできない。また、前扉枠１４が開放状態である状況で入球部２４ａ，３１〜３４への遊技球の入球が発生する場合というのは、メンテナンスや不具合の解消のために遊技ホールの管理者により前扉枠１４が開放状態とされて手入れなどにより遊技球の入球が発生する場合である。このような遊技球の入球は正規の遊技の実行状況における遊技球の入球ではないため、そのような遊技球の入球を管理対象とする必要がない。したがって、チェック処理では上記のとおり前扉枠１４が開放状態である場合にはステップＳ１８０４〜ステップＳ１８０６のいずれの処理も実行しない。

前扉枠１４が閉鎖状態であって開閉実行モード及び高頻度サポートモードのいずれでもない場合（ステップＳ１８０１〜ステップＳ１８０３：ＮＯ）、通常の入球管理処理を実行する（ステップＳ１８０４）。また、前扉枠１４が閉鎖状態であって開閉実行モードである場合（ステップＳ１８０１：ＮＯ、ステップＳ１８０２：ＹＥＳ）、開閉実行モード中の入球管理処理を実行する（ステップＳ１８０５）。また、前扉枠１４が閉鎖状態であって高頻度サポートモードである場合（ステップＳ１８０１：ＮＯ、ステップＳ１８０３：ＹＥＳ）、高頻度サポートモード中の入球管理処理を実行する（ステップＳ１８０６）。

図６０は、ステップＳ１８０４における通常の入球管理処理を示すフローチャートである。

通常の入球管理処理では、まず「ＬＤＹＨＬ，０３Ｈ」という命令を実行する（ステップＳ１９０１）。「ＬＤＹ」は第１ＬＤＹ実行回路１５６による第１ＬＤＹ命令であり、「ＨＬ」は「転送先」としてＨＬレジスタ１０７を設定する内容であり、「０３Ｈ」は通常用の第１一般入賞カウンタ１７１ａの下位エリアが設定されているアドレスである「０３０３Ｈ」の下位１バイトである。既に説明したとおり、ＩＹレジスタ１０９には非特定制御用基準アドレスとして「０３００Ｈ」が格納されている。「ＬＤＹＨＬ，０３Ｈ」が実行されることにより、当該「０３Ｈ」に対してＩＹレジスタ１０９に格納されている非特定制御用基準アドレスを加算することにより得られる「０３０３Ｈ」が「転送先」のＨＬレジスタ１０７にロードされる。これにより、通常用の第１一般入賞カウンタ１７１ａにおける下位エリアのアドレスをＨＬレジスタ１０７にセットすることができる。なお、チェック処理（図５９）のステップＳ１８０５における開閉実行モード中の入球管理処理では「ＬＤＹＨＬ，１１Ｈ」を実行することにより開閉実行モード用の第１一般入賞カウンタ１７２ａの下位エリアに対応するアドレスである「０３１１Ｈ」をＨＬレジスタ１０７にセットするとともに、ステップＳ１８０６における高頻度サポートモード中の入球管理処理では「ＬＤＹＨＬ，１ＦＨ」を実行することにより高頻度サポートモード用の第１一般入賞カウンタ１７３ａの下位エリアに対応するアドレスである「０３１ＦＨ」をＨＬレジスタ１０７にセットする。

既に説明したとおり、ＬＤ命令を利用する場合には当該ＬＤ命令の命令コードに含まれるアドレスデータを２バイトのアドレスデータの全体とする必要がある一方、第１ＬＤＹ命令を利用する場合には当該第１ＬＤＹ命令の命令コードに含まれるアドレスデータを２バイトのアドレスデータにおける下位１バイトのみとすることができる。第１ＬＤＹ命令を利用してＨＬレジスタ１０７に第１一般入賞カウンタ１７１ａ〜１７３ａの下位エリアに対応するアドレスをセットする構成とすることにより、ＬＤ命令を利用してＨＬレジスタ１０７に当該アドレスをセットする構成と比較して、プログラムのデータ容量を低減することができる。

既に説明したとおり、通常の入球管理処理においてＨＬレジスタ１０７には、対象カウンタの下位エリアのアドレスが設定される。ステップＳ１９０１にてＨＬレジスタ１０７に通常用の第１一般入賞カウンタ１７１ａの下位エリアに対応するアドレスをセットすることにより、対象カウンタとして通常用の第１一般入賞カウンタ１７１ａが選択されている状態とすることができる。対象カウンタは、後述するステップＳ１９０５においてＨＬレジスタ１０７の値に「２」が加算されることにより更新される。

ステップＳ１９０１の処理を実行した後は、対象検知センサの情報として、通常用の第１一般入賞カウンタ１７１ａに対応する第１入賞口検知センサ４２ａの情報を設定する（ステップＳ１９０２）。対象検知センサの情報は、後述するステップＳ１９０７において更新される。

その後、対象検知センサから受信している検知信号のＨＩ状態からＬＯＷ状態への立ち下がりを検出したか否かを判定し（ステップＳ１９０３）、当該立ち下がりが検出された場合（ステップＳ１９０３：ＹＥＳ）には、対象カウンタの値を１加算する（ステップＳ１９０４）。既に説明したとおり、対象カウンタはＨＬレジスタ１０７に格納されているアドレスデータに基づいて把握される。

ステップＳ１９０３にて否定判定を行った場合、又はステップＳ１９０４の処理を行った場合には、ＨＬレジスタ１０７の値を２加算することにより、対象カウンタを更新する（ステップＳ１９０５）。ステップＳ１９０５では、通常用の第１一般入賞カウンタ１７１ａ→通常用の第２一般入賞カウンタ１７１ｂ→通常用の第３一般入賞カウンタ１７１ｃ→通常用の特電入賞カウンタ１７１ｄ→通常用の第１作動カウンタ１７１ｅ→通常用の第２作動カウンタ１７１ｆ→通常用のアウトカウンタ１７１ｇの順番で、対象カウンタが更新される。なお、開閉実行モード中の入球管理処理（ステップＳ１８０５）では、開閉実行モード用の第１一般入賞カウンタ１７２ａ→開閉実行モード用の第２一般入賞カウンタ１７２ｂ→開閉実行モード用の第３一般入賞カウンタ１７２ｃ→開閉実行モード用の特電入賞カウンタ１７２ｄ→開閉実行モード用の第１作動カウンタ１７２ｅ→開閉実行モード用の第２作動カウンタ１７２ｆ→開閉実行モード用のアウトカウンタ１７２ｇの順番で、対象カウンタが更新されるとともに、高頻度サポートモード中の入球管理処理（ステップＳ１８０６）では、高頻度サポートモード用の第１一般入賞カウンタ１７３ａ→高頻度サポートモード用の第２一般入賞カウンタ１７３ｂ→高頻度サポートモード用の第３一般入賞カウンタ１７３ｃ→高頻度サポートモード用の特電入賞カウンタ１７３ｄ→高頻度サポートモード用の第１作動カウンタ１７３ｅ→高頻度サポートモード用の第２作動カウンタ１７３ｆ→高頻度サポートモード用のアウトカウンタ１７３ｇの順番で、対象カウンタが更新される。

その後、ＨＬレジスタ１０７に通常の入球管理処理の終了アドレスである「０３１１Ｈ」が格納されているか否かを判定する（ステップＳ１９０６）。ステップＳ１９０６にて否定判定を行った場合には、対象検知センサをステップＳ１９０５にて更新された後の対象カウンタに対応する検知センサに更新する。ステップＳ１９０７では、第１入賞口検知センサ４２ａ→第２入賞口検知センサ４３ａ→第３入賞口検知センサ４４ａ→特電検知センサ４５ａ→第１作動口検知センサ４６ａ→第２作動口検知センサ４７ａ→アウト口検知センサ４８ａの順番で、対象検知センサが更新される。

その後、ステップＳ１９０３に戻り、ステップＳ１９０５及びステップＳ１９０７にて更新された対象カウンタ及び対象検知センサの組合せについて、ステップＳ１９０３〜ステップＳ１９０７の処理を実行する。ステップＳ１９０３〜ステップＳ１９０７の処理は、ステップＳ１９０６にて肯定判定を行われるまで繰り返し実行される。これにより、通常用の各カウンタ１７１ａ〜１７１ｇの全てを対象カウンタとしてステップＳ１９０３〜ステップＳ１９０７の処理が実行されるようにすることができる。ステップＳ１９０７にて肯定判定を行った場合には、本通常の入球管理処理を終了する。

このように、通常の入球管理処理では、検知センサ４２ａ〜４８ａにて１個の遊技球が検知された場合に対応する通常用の各カウンタ１７１ａ〜１７１ｇの値が１加算される。これにより、開閉実行モード及び高頻度サポートモードのいずれでもない状況における入球部２４ａ，３１〜３４への遊技球の入球個数を主側ＣＰＵ６３にて把握可能とすることができる。また、開閉実行モード中の入球管理処理では、検知センサ４２ａ〜４９ａにて１個の遊技球が検知された場合に対応する開閉実行モード用の各カウンタ１７２ａ〜１７２ｇの値が１加算される。これにより、開閉実行モードである状況における入球部２４ａ，３１〜３４への遊技球の入球個数を主側ＣＰＵ６３にて把握可能とすることができる。さらにまた、高頻度サポートモード中の入球管理処理では、検知センサ４２ａ〜４９ａにて１個の遊技球が検知された場合に対応する高頻度サポートモード用の各カウンタ１７３ａ〜１７３ｇの値が１加算される。これにより、高頻度サポートモードである状況における入球部２４ａ，３１〜３４への遊技球の入球個数を主側ＣＰＵ６３にて把握可能とすることができる。

チェック処理（図５９）においてステップＳ１８０４〜ステップＳ１８０６の処理が実行されることにより、一般入賞口３１への遊技球の入球個数が一般入賞カウンタ１７１ａ〜１７１ｃ，１７２ａ〜１７２ｃ，１７３ａ〜１７３ｃを利用して計測され、特電入賞装置３２への遊技球の入球個数が特電入賞カウンタ１７１ｄ，１７２ｄ，１７３ｄを利用して計測され、第１作動口３３への遊技球の入球個数が第１作動カウンタ１７１ｅ，１７２ｅ，１７３ｅを利用して計測され、第２作動口３４への遊技球の入球個数が第２作動カウンタ１７１ｆ，１７２ｆ，１７３ｆを利用して計測され、アウト口２４ａへの遊技球の入球個数がアウトカウンタ１７１ｇ，１７２ｇ，１７３ｇを利用して計測される。これにより、各入球部２４ａ，３１〜３４への入球履歴を主側ＣＰＵ６３にて把握することが可能となる。また、通常用の各カウンタ１７１ａ〜１７１ｇ、開閉実行モード用の各カウンタ１７２ａ〜１７２ｇ及び高頻度サポートモード用の各カウンタ１７３ａ〜１７３ｇのそれぞれが区別して設けられていることにより、開閉実行モード及び高頻度サポートモードのいずれでもない状況と、開閉実行モードである状況と、高頻度サポートモードである状況とのそれぞれを区別して各入球部２４ａ，３１〜３４への入球履歴を主側ＣＰＵ６３にて把握することが可能となる。

チェック処理（図５９）の説明に戻り、ステップＳ１８０１にて肯定判定をした場合、ステップＳ１８０４の処理を実行した場合、ステップＳ１８０５の処理を実行した場合、又はステップＳ１８０６の処理を実行した場合には、結果演算処理を実行する（ステップＳ１８０７）。結果演算処理では、通常用の各カウンタ１７１ａ〜１７１ｇの値、開閉実行モード用の各カウンタ１７２ａ〜１７２ｇの値、及び高頻度サポートモード用の各カウンタ１７３ａ〜１７３ｇの値を全て合計することで合計個数を算出し、その算出した合計個数が演算基準個数である「６０００」以上の個数となっているか否かを判定する。そして、当該合計個数が演算基準個数以上となっている場合には、遊技履歴を把握可能とするための各種パラメータの演算を行い、その演算結果を非特定制御用のワークエリア１２２における演算結果記憶エリア１７４に格納する。その後、通常用の各カウンタ１７１ａ〜１７１ｇの値、開閉実行モード用の各カウンタ１７２ａ〜１７２ｇの値、及び高頻度サポートモード用の各カウンタ１７３ａ〜１７３ｇの値を「０」クリアする。

ステップＳ１８０７にて結果演算処理を行った後は、表示用処理を実行して（ステップＳ１８０８）、本チェック処理を終了する。ステップＳ１８０８における表示用処理では、演算結果記憶エリア１７４に格納されている演算結果に基づいて、遊技履歴の管理結果に対応する表示が行われるように、第１〜第３報知用表示装置６９ａ〜６９ｃの表示制御を行う。遊技ホールの管理者は、第１〜第３報知用表示装置６９ａ〜６９ｃの表示を確認することにより、遊技履歴の管理結果を確認することができる。

上記のとおり、非特定制御用の処理が終了する場合に、管理用処理（図５６（ａ））のステップＳ１６０５にてＩＹレジスタ１０９に特定制御用基準アドレス（「００００Ｈ」）がセットされる。非特定制御用の処理である管理実行処理（図５７）の開始時にＩＹレジスタ１０９に非特定制御用基準アドレス（「０３００Ｈ」）をセットするとともに、当該管理実行処理（図５７）の終了時にＩＹレジスタ１０９の情報を特定制御用基準アドレス（「００００Ｈ」）に戻すことにより、特定制御用の処理の実行中には第１ＬＤＹ命令及び第２ＬＤＹ命令により特定制御用基準アドレスを利用可能としながら、非特定制御用の処理である管理実行処理の実行中には第１ＬＤＹ命令及び第２ＬＤＹ命令により非特定制御用基準アドレスを利用可能とすることができる。１つのレジスタに格納するデータを切り換えることにより特定制御用基準アドレス及び非特定制御用基準アドレスを利用可能とする構成であるため、特定制御用基準アドレスが格納されるレジスタとは別に非特定制御用基準アドレスが設定されるレジスタを確保する構成と比較して、これらの基準アドレスを利用可能とするために確保されるレジスタの数を低減することができる。

管理実行処理（図５７）のステップＳ１７１０〜ステップＳ１７１３において、第２ＬＤＹ命令を利用してＷＡバッファ１６３ａ、ＢＣバッファ１６３ｂ、ＤＥバッファ１６３ｃ及びＨＬバッファ１６３ｄに退避された情報を対応するＷＡレジスタ１０４、ＢＣレジスタ１０５、ＤＥレジスタ１０６及びＨＬレジスタ１０７に復帰させる構成であることにより、ＬＤ命令を利用してこれらのバッファ１６３ａ〜１６３ｅに退避された情報をこれらのレジスタ１０４〜１０７に復帰させる構成と比較して、当該情報を復帰させるためのプログラムのデータ容量を低減することができる。

通常の入球管理処理（図６０）のステップＳ１９０１において、第１ＬＤＹ命令（「ＬＤＹＨＬ，０３Ｈ」）を利用して通常用の第１一般入賞カウンタ１７１ａにおける下位エリアのアドレス（「０３０３Ｈ」）をＨＬレジスタ１０７にセットする構成であることにより、ＬＤ命令を利用して当該アドレスをＨＬレジスタ１０７にセットする構成と比較して、当該アドレスをＨＬレジスタ１０７にセットするためのプログラムのデータ容量を低減することができる。また、チェック処理（図５９）のステップＳ１８０５における開閉実行モード中の入球管理処理において、第１ＬＤＹ命令（「ＬＤＹＨＬ，１１Ｈ」）を利用して開閉実行モード用の第１一般入賞カウンタ１７２ａの下位エリアに対応するアドレス（「０３１１Ｈ」）をＨＬレジスタ１０７にセットする構成であることにより、ＬＤ命令を利用して当該アドレスをＨＬレジスタ１０７にセットする構成と比較して、当該アドレスをＨＬレジスタ１０７にセットするためのプログラムのデータ容量を低減することができる。さらにまた、チェック処理（図５９）のステップＳ１８０６における高頻度サポートモード中の入球管理処理において、第１ＬＤＹ命令（「ＬＤＹＨＬ，１ＦＨ」）を利用して高頻度サポートモード用の第１一般入賞カウンタ１７３ａの下位エリアに対応するアドレス（「０３１ＦＨ」）をＨＬレジスタ１０７にセットする構成であることにより、ＬＤ命令を利用して当該アドレスをＨＬレジスタ１０７にセットする構成と比較して、当該アドレスをＨＬレジスタ１０７にセットするためのプログラムのデータ容量を低減することができる。

次に、主側ＣＰＵ６３と音光側ＣＰＵ９３又は払出側ＣＰＵ８３との通信について説明する。

図８を参照しながら既に説明したとおり、主制御基板６１には第１送信回路１０１、第２送信回路１０２及び受信回路１０３が設けられている。第１送信回路１０１は、主側ＣＰＵ６３から音光側ＣＰＵ９３に対して各種コマンドを送信するための回路である。第１送信回路１０１には、送信されるコマンドが一時的に記憶される送信待機バッファ１７５（図６１）が設けられており、主側ＣＰＵ６３は当該送信待機バッファ１７５に送信対象のコマンド（後述する通信用のコマンド）を設定する。第１送信回路１０１は、音声発光制御基板９１に設けられた音光側受信回路９６と通信を行うことにより当該送信待機バッファ１７５に設定されたコマンドを音光側受信回路９６に送信する。音光側受信回路９６には受信したコマンドが一時的に記憶される受信後待機バッファ１７８（図６１）が設けられており、主側ＣＰＵ６３から受信したコマンドは当該受信後待機バッファ１７８に記憶されて、音光側ＣＰＵ９３にて利用可能となる。なお、主側ＣＰＵ６３と音光側ＣＰＵ９３との通信の詳細については後述する。

第２送信回路１０２は、主側ＣＰＵ６３から払出側ＣＰＵ８３に対して各種コマンドを送信するための回路である。第２送信回路１０２には、送信されるコマンドが一時的に記憶される送信待機バッファ（図示略）が設けられており、主側ＣＰＵ６３は当該送信待機バッファに送信対象のコマンドを設定する。第２送信回路１０２は、払出制御基板８１に設けられた払出側受信回路８７と通信を行うことにより当該送信待機バッファに設定されたコマンドを払出側受信回路８７に送信する。払出側受信回路８７には受信したコマンドが一時的に記憶される受信後待機バッファ（図示略）が設けられており、主側ＣＰＵ６３から受信したコマンドは当該受信後待機バッファに記憶されて、払出側ＣＰＵ８３にて利用可能となる。

受信回路１０３は、払出側ＣＰＵ８３から送信される各種コマンドを受信するための回路である。払出制御基板８１には払出側ＣＰＵ８３から主側ＣＰＵ６３に対して各種コマンドを送信するための払出側送信回路（図示略）が設けられている。払出側送信回路には、送信されるコマンドが一時的に記憶される送信待機バッファ（図示略）が設けられており、払出側ＣＰＵ８３は当該送信待機バッファに送信対象のコマンドを設定する。払出側送信回路は、主制御基板６１に設けられた受信回路１０３と通信を行うことにより当該送信待機バッファに設定されたコマンドを受信回路１０３に送信する。受信回路１０３には受信したコマンドが一時的に記憶される受信後待機バッファ（図示略）が設けられており、払出側ＣＰＵ８３から受信したコマンドは当該受信後待機バッファに記憶されて、主側ＣＰＵ６３にて利用可能となる。

＜主側ＣＰＵ６３から送信されるコマンドのデータ構成＞
次に、主側ＣＰＵ６３から払出側ＣＰＵ８３又は音光側ＣＰＵ９３に送信されるコマンドのデータ構成について、主側ＣＰＵ６３から音光側ＣＰＵ９３に対して送信されるコマンドのデータ構成を例に挙げて説明する。

図６１は主側ＣＰＵ６３から音光側ＣＰＵ９３に対してコマンドを送信するための主制御基板６１及び音声発光制御基板９１の電気的構成を説明するための説明図である。既に説明したとおり、主制御基板６１には第１送信回路１０１が設けられているとともに、音声発光制御基板９１には音光側受信回路９６が設けられている。図６１に示すように、第１送信回路１０１には、音光側ＣＰＵ９３に対して送信されるコマンド（後述する通信用のコマンド）が設定される送信待機バッファ１７５が設けられている。送信待機バッファ１７５は３０バイトからなるリングバッファである。主側ＣＰＵ６３から音光側ＣＰＵ９３に対して送信されるコマンドのうち最もデータ量の多いコマンドは通常復帰コマンドであり、送信待機バッファ１７５に設定される通常復帰コマンド（後述する通信用の通常復帰コマンド）のデータ量は１４バイトである。

送信待機バッファ１７５に送信中のコマンドが残っている状態において新たなコマンドを設定するタイミングとなった場合、当該新たなコマンドは送信待機バッファ１７５において、送信中のコマンドが設定されているエリアの次以降のエリアに設定されて送信待機状態となる。また、送信待機バッファ１７５に送信中のコマンド及び送信待機中のコマンドが存在している状態において新たなコマンドを設定するタイミングとなった場合、当該新たなコマンドは送信待機バッファ１７５において、送信待機中のコマンドが設定されているエリアの次以降のエリアに設定されて送信待機状態となる。第１送信回路１０１は、送信待機バッファ１７５に設定されたコマンドを当該送信待機バッファ１７５に設定された順番で、音光側受信回路９６に対して送信する。送信待機バッファ１７５のデータ容量は、同時期に当該送信待機バッファ１７５に存在し得る複数のコマンドにおける合計のデータ容量よりも大きく設定されている。このため、各コマンドが送信待機バッファ１７５に設定されるタイミングにおいて、当該コマンドを設定するための空きエリアは確保されている。

第１送信回路１０１には、音光側ＣＰＵ９３に送信されるデータが設定される送信バッファ１７６が設けられている。送信バッファ１７６は１バイトからなる。送信待機バッファ１７５に設定されたコマンドは、１バイトずつ送信バッファ１７６にセットされて音光側ＣＰＵ９３に送信される。具体的には、送信待機バッファ１７５にコマンドが設定された場合、第１送信回路１０１は、まず当該コマンドに含まれている複数バイトのデータのうち先頭に存在している１バイトのデータを送信バッファ１７６にセットし、当該１バイトのデータを音光側ＣＰＵ９３に送信する。その後、第１送信回路１０１は、当該コマンドに含まれている複数バイトのデータのうち先頭の１バイトのデータの次に設定されている１バイトのデータを送信バッファ１７６にセットし、当該１バイトのデータを音光側ＣＰＵ９３に送信する。このように、第１送信回路１０１は、送信待機バッファ１７５に格納されたコマンドの全体の送信が終了するまで、当該コマンドに含まれている複数バイトのデータのうち送信バッファ１７６にセットする１バイトのデータを順次更新しながら、送信バッファ１７６にセットされた１バイトのデータを音光側ＣＰＵ９３に送信する処理を繰り返し実行する。

図６１に示すように、音光側受信回路９６には、第１送信回路１０１から受信した１バイトのデータが格納される受信バッファ１７７と、主側ＣＰＵ６３から受信したコマンドが格納される受信後待機バッファ１７８とが設けられている。受信後待機バッファ１７８は、上述した第１送信回路１０１における送信待機バッファ１７５と同様に、３０バイトからなるリングバッファである。受信後待機バッファ１７８の記憶容量は、当該受信後待機バッファ１７８に同時期に存在し得る複数のコマンドにおける合計のデータ量よりも多く設定されている。

音光側ＲＡＭ９５には、主側ＣＰＵ６３から受信したコマンドが音光側ＣＰＵ９３にて利用可能な状態で格納されるコマンド格納バッファ１７９が設けられている。コマンド格納バッファ１７９は、３０バイトからなるリングバッファである。受信後待機バッファ１７８に格納されたコマンドはコマンド格納バッファ１７９に移され、音光側ＣＰＵ９３にて利用されるまでコマンド格納バッファ１７９にて保存される。コマンド格納バッファ１７９の記憶容量は、当該コマンド格納バッファ１７９に同時期に存在し得る複数のコマンドにおける合計のデータ量よりも多く設定されている。

音光側受信回路９６は、受信バッファ１７７に格納された１バイトのデータを受信後待機バッファ１７８にセットし、受信バッファ１７７を「０」クリアすることにより次の１バイトのデータを受信可能な状態とする。そして、第１送信回路１０１に対して受信可能信号を出力する。第１送信回路１０１は、当該受信可能信号を受信しているとともに送信バッファ１７６にデータが設定されている状態となった場合、当該送信バッファ１７６にセットされている１バイトのデータを音光側受信回路９６に送信する。

次に、主側ＣＰＵ６３から音光側ＣＰＵ９３に対して送信時のデータ量が３バイト以上のコマンドが送信される場合について説明する。主側ＣＰＵ６３から音光側ＣＰＵ９３に対して送信されるコマンドは、ヘッダＨＤ及びフッタＦＴを含んでいる。図６２（ａ）はヘッダＨＤのデータ構成を説明するための説明図であり、図６２（ｂ）はフッタＦＴのデータ構成を説明するための説明図である。

図６２（ａ）に示すように、ヘッダＨＤは、第０〜第７ビットからなる１バイトのデータである。ヘッダＨＤの第０〜第７ビットには、コマンドの種類を把握可能とするコマンド識別データが設定されている。音光側ＣＰＵ９３は、当該コマンド識別データに基づいて、受信したコマンドの種類を把握する。

コマンド識別データの最上位ビット（第７ビット）は、ヘッダＨＤであることを識別可能とするヘッダ識別ビットである。ヘッダ識別ビットには「１」が設定される。コマンドに含まれる１バイトのデータのうち最上位ビットに「１」が設定されているデータはヘッダＨＤのみである。音光側受信回路９６は、受信バッファ１７７に格納された１バイトのデータにおける最上位ビットに「１」が設定されているか否かを判定することにより、当該１バイトのデータがヘッダＨＤであるか否かを把握する。音光側受信回路９６は、第１送信回路１０１から複数のコマンドを受信した場合、ヘッダＨＤの位置に基づいてこれらのコマンドの区切り位置を把握することができる。なお、ヘッダ識別ビットに「０」が設定されているとともに、ヘッダＨＤ以外のデータにおける最上位ビット（第７ビット）に「１」が設定されている構成としてもよい。当該構成において、音光側受信回路９６は、受信バッファ１７７に格納された１バイトのデータにおける最上位ビットに「０」が設定されているか否かを判定することにより、当該１バイトのデータがヘッダＨＤであるか否かを把握することができる。

図６２（ｂ）に示すように、フッタＦＴは、第０〜第７ビットからなる１バイトのデータである。フッタＦＴには、フッタＦＴであることを示すフッタ識別データと、ノイズの影響を受けてコマンドデータの内容が変化していないことを音光側受信回路９６にて確認可能とする誤り検出ビットとが設定されている。フッタＦＴの上位７ビット（第１〜第７ビット）には、フッタ識別データとして、「０１０１０１０」というデータが設定されている。主側ＣＰＵ６３から音光側ＣＰＵ９３に対して送信されるコマンドに含まれている１バイトのデータのうち上位７ビットに当該「０１０１０１０」が設定されているデータはフッタＦＴのみである。音光側受信回路９６は、受信バッファ１７７に格納された１バイトのデータにおける上位７ビットにフッタ識別データが設定されているか否かを判定することにより、当該１バイトデータがフッタＦＴであるか否かを把握する。音光側受信回路９６は、ヘッダＨＤを認識することによりコマンドの開始位置を把握するとともに、フッタＦＴを認識することにより当該コマンドの終了位置を把握する。そして、ヘッダＨＤから始まってフッタＦＴで終わる一連のデータを１つのコマンドとして認識する。

フッタＦＴの第０ビットには誤り検出ビットが設定されている。誤り検出ビットには、コマンドに含まれている「０」及び「１」の情報のうち「１」の総数が偶数になるように、「０」又は「１」が設定される。音光側受信回路９６は、受信後待機バッファ１７８にコマンドが格納された場合、当該コマンドに含まれている「１」の総数が偶数であるか否かを判定し、当該「１」の総数が偶数ではない場合には通信エラーが発生したことを把握する。これにより、ノイズによって書き換えられたコマンドがそのまま音光側ＣＰＵ９３にて利用されてしまうことを防止することができる。

音光側受信回路９６は、第１送信回路１０１からフッタＦＴの次に受信した１バイトのデータがヘッダＨＤ以外のデータであった場合、及びヘッダＨＤを受信してからフッタＦＴを受信することなく次のヘッダＨＤを受信した場合にも通信エラーが発生したことを把握する。これにより、主側ＣＰＵ６３が送信待機バッファ１７５に設定したコマンドに含まれていたデータとは異なるデータが音光側ＣＰＵ９３にて利用されてしまうことを防止することができる。

音光側受信回路９６は通信エラーの発生を特定した場合、第１送信回路１０１に対して再送要求信号を出力する。第１送信回路１０１は、コマンドの送信が終了した後、再送要求信号を受信しなかった場合には、今回送信が終了したコマンドのデータを送信待機バッファ１７５から削除する。そして、送信待機バッファ１７５に次のコマンドが設定されている場合には、当該次のコマンドの送信を開始する。一方、コマンドの送信が終了した後に再送要求信号を受信した場合には、送信待機バッファ１７５に格納されているコマンドを再び送信する。

図６１に示すように、音光側受信回路９６には連続して発生した通信エラーの回数をカウントする通信エラーカウンタ１８１が設けられている。通信エラーカウンタ１８１には「０」〜「３」の数値情報が格納される。音光側受信回路９６は、再送要求信号を出力した場合に通信エラーカウンタ１８１の値を１加算し、当該再送要求信号の出力後に受信したコマンドについて通信エラーの発生が確認されなかった場合に通信エラーカウンタ１８１を「０」クリアする。音光側ＣＰＵ９３は、通信エラーカウンタ１８１の値が「３」に達した場合、通信エラー報知が行われるように表示発光部５３の発光制御、スピーカ部５４の音出力制御及び図柄表示装置４１の表示制御を行う。これにより、主側ＣＰＵ６３から音光側ＣＰＵ９３へのコマンドの送信が正常に行われない状態であることを遊技ホールの管理者に報知することができる。

送信待機バッファ１７５に格納されているコマンド及び送信バッファ１７６に格納されている１バイトのデータは、メイン処理（図１５）において一部クリア処理（ステップＳ１０７）又は全部クリア処理（ステップＳ１１４）が実行された場合にクリアされる。

主側ＣＰＵ６３から音光側ＣＰＵ９３に送信されるコマンドにヘッダＨＤ及びフッタＦＴ以外の１バイトのデータが１つ以上設定される場合、主側ＣＰＵ６３はデータ量が４バイト以上である通信用のコマンドを生成し、当該通信用のコマンドを送信待機バッファ１７５にセットする。通信用のコマンドは、第１送信回路１０１から音光側受信回路９６に送信され、受信後待機バッファ１７８に格納される。音光側ＣＰＵ９３は、受信後待機バッファ１７８に格納されているコマンドのデータ量が４バイト以上である場合、すなわち受信後待機バッファ１７８に通信用のコマンドが格納されている場合には、当該通信用のコマンドを変換後コマンドに変換してコマンド格納バッファ１７９に格納する。そして、コマンド格納バッファ１７９に格納されている変換後コマンドに基づいて演出を行う。

特図変動開始処理（図３５）のステップＳ１０１４における変動用コマンド送信処理（図６８）にて音光側ＣＰＵ９３に送信される変動用コマンドには、ヘッダＨＤ及びフッタＦＴ以外に、特定制御用のワークエリア１２１における表示継続時間カウンタ１４２（図５１（ｂ））に格納されている表示継続時間データが設定される。既に説明したとおり、表示継続時間データは２バイトの数値データである。表示継続時間カウンタ１４２に格納されているデータをヘッダＨＤ及びフッタＦＴの間に設定して変動用コマンドを生成する構成とすると、変動用コマンドに含まれているヘッダＨＤ以外のフレーム（１バイトのデータ）における最上位ビット（第７ビット）に「１」が設定されてしまうおそれがある。当該構成において、当該変動用コマンドがそのまま送信待機バッファ１７５に設定されてしまうと、音光側受信回路９６においてヘッダＨＤ以外のフレーム（表示継続時間データが設定されているフレーム）がヘッダＨＤであると誤って認識されてしまう。本実施形態において主側ＣＰＵ６３は、ヘッダＨＤ以外のフレームにおける最上位ビット（第７ビット）を「０」に変更した通信用の変動用コマンドを生成し、当該通信用の変動用コマンドを送信待機バッファ１７５にセットする。これにより、ヘッダＨＤ以外のフレームにおける最上位ビット（第７ビット）には必ず「０」が設定されている状態として、ヘッダＨＤとヘッダＨＤ以外のフレームとを音光側受信回路９６にて識別可能とすることができる。以下、本明細書ではコマンドに含まれている１バイトのデータを「フレーム」とも記載する。

一方、例えば、メイン処理（図１５）のステップＳ１１６にて音光側ＣＰＵ９３に送信される全部クリア時の復帰コマンドは、ヘッダＨＤ及びフッタＦＴのみからなる２バイトのコマンドである。既に説明したとおり、フッタＦＴの最上位ビット（第７ビット）は「０」である。このため、ヘッダＨＤ及びフッタＦＴのみからなる２バイトのコマンドは、各フレームの最上位ビット（第７ビット）が「０」であるか否かを判定することにより当該フレームがヘッダＨＤであるか否かを識別可能なコマンドである。本実施形態において、主側ＣＰＵ６３から音光側ＣＰＵ９３に送信されるコマンドにヘッダＨＤ及びフッタＦＴ以外のデータが設定されない場合、主側ＣＰＵ６３はヘッダＨＤ及びフッタＦＴのみからなる２バイトのコマンドをそのまま送信待機バッファ１７５にセットする。当該コマンドは、第１送信回路１０１から音光側受信回路９６に送信され、受信後待機バッファ１７８に格納される。音光側ＣＰＵ９３は、受信後待機バッファ１７８に格納されているコマンドのデータ量が２バイトである場合には、当該コマンドをそのままコマンド格納バッファ１７９に格納する。

以下では、ヘッダＨＤ及びフッタＦＴ以外のフレームを含むコマンドのデータ構成について、変動用コマンド及び通常復帰コマンドを例に挙げて説明する。

まず変動用コマンドのデータ構成について説明する。図６２（ｃ）は通信用の変動用コマンドのデータ構成を説明するための説明図であり、図６２（ｄ）は変換後変動用コマンドのデータ構成を説明するための説明図である。

図６２（ｃ）に示すように、通信用の変動用コマンドには、ヘッダＨＤ→第１データフレームＦＲ１→第２データフレームＦＲ２→第１最上位フレームＳＦ１→フッタＦＴという順番で、５つのフレームが設定されている。既に説明したとおり、各フレームには１バイトのデータが設定されている。第１データフレームＦＲ１には表示継続時間カウンタ１４２の下位エリアに格納されているデータがセットされるとともに、第２データフレームＦＲ２には当該表示継続時間カウンタ１４２の上位エリアに格納されているデータがセットされる。但し、これらのデータフレームＦＲ１、ＦＲ２の最上位ビット（第７ビット）に設定されたデータは、ヘッダＨＤとこれらのデータフレームＦＲ１，ＦＲ２とを識別可能とするために、「０」に変更される。

通信用のコマンドに含まれるデータフレームＦＲｍ（ｍは１〜１０のいずれかの整数）の数はコマンドの種類によって異なる。通信用のコマンドには最大で１０個のデータフレームＦＲｍが設定される。第１最上位フレームＳＦ１は、第１〜第７データフレームＦＲ１〜ＦＲ７に設定されたデータのうち「０」に変更された最上位ビットのデータを把握可能とするフレームである。第１最上位フレームＳＦ１は、通信用のコマンドに含まれるデータフレームＦＲｍの数が７個以下である場合、最後のデータフレームＦＲｍとフッタＦＴとの間に設定される。第１最上位フレームＳＦ１の第（ｍ−１）ビット（ｍは１〜７のいずれかの整数）は、第ｍデータフレームＦＲｍの最上位ビットに対応している。例えば、第１最上位フレームＳＦ１の第０ビットは第１データフレームＦＲ１の最上位ビットに対応しているとともに、第１最上位フレームＳＦ１の第１ビットは第２データフレームＦＲ２の最上位ビットに対応している。表示継続時間カウンタ１４２の下位エリアにおける最上位ビットのデータは第１最上位フレームＳＦ１の第０ビットに設定されるとともに、表示継続時間カウンタ１４２の上位エリアにおける最上位ビットのデータは第１最上位フレームＳＦ１の第１ビットに設定される。

上述したとおり、通信用の変動用コマンドに含まれているデータフレームＦＲｍの数は２個であり第１最上位フレームＳＦ１における第２〜第６ビットには対応するデータフレームが存在しない。図６２（ｃ）に示すように、通信用の変動用コマンドにおける第１最上位フレームＳＦ１の第２〜第６ビットには「０」が設定されている。このように、通信用のコマンドに含まれるデータフレームＦＲｍの数が６個以下であり第１最上位フレームＳＦ１における第０〜第６ビットのうち対応するデータフレームＦＲｍが存在しないビットには「０」が設定される。第１最上位フレームＳＦ１における最上位ビット（第７ビット）には必ず「０」が設定される。これにより、音光側受信回路９６においてヘッダＨＤと第１最上位フレームＳＦ１とを識別可能とすることができる。

図６２（ｄ）に示すように、変換後変動用コマンドには、ヘッダＨＤ、第１データフレームＦＲ１、第２データフレームＦＲ２及びフッタＦＴが設定されている。変換後変動用コマンドのヘッダＨＤ、第１データフレームＦＲ１の第０〜第６ビット、第２データフレームＦＲ２の第０〜第６ビット及びフッタＦＴには、通信用の変動用コマンドのヘッダＨＤ、第１データフレームＦＲ１の第０〜第６ビット、第２データフレームＦＲ２の第０〜第６ビット及びフッタＦＴのデータが設定されている。また、変換後変動用コマンドのデータフレームＦＲ１，ＦＲ２の最上位ビットには、通信用の変動用コマンドの第１最上位フレームＳＦ１において対応するビットのデータが設定されている。具体的には、変換後変動用コマンドの第１データフレームＦＲ１の最上位ビットには、通信用の変動用コマンドの第１最上位フレームＳＦ１において当該最上位ビットに対応する第０ビットのデータが設定されている。また、変換後変動用コマンドの第２データフレームＦＲ２の最上位ビットには、通信用の変動用コマンドの第１最上位フレームＳＦ１において当該最上位ビットに対応する第１ビットのデータが設定されている。

このように、通信用の変動用コマンドには、第１〜第２データフレームＦＲ１〜ＦＲ２の最上位ビットの情報を集めた第１最上位フレームＳＦ１が設定される。これにより、通信用の変動用コマンドにおいてヘッダＨＤとヘッダＨＤ以外のフレームとを識別可能としながら、通信用の変動用コマンドにデータが設定された各種カウンタにおける最上位ビットのデータを音光側ＣＰＵ９３において把握可能とすることができる。

図６１に示すように、特定制御用のワークエリア１２１には、第１退避エリア１８２及び第２退避エリア１８３が設けられている。第１退避エリア１８２は、第１最上位フレームＳＦ１のデータが設定されるエリアであるとともに、第２退避エリア１８３は、後述する第２最上位フレームＳＦ２のデータが設定されるエリアである。これらの退避エリア１８２，１８３は１バイトからなる。主側ＣＰＵ６３から音光側ＣＰＵ９３に送信される通信用のコマンドに１〜７個のデータフレームＦＲｍが含まれている場合、第１退避エリア１８２には第１〜第ｍデータフレームＦＲ１〜ＦＲｍ（ｍは１〜７のいずれかの整数）の最上位ビットのデータが設定される。主側ＣＰＵ６３から音光側ＣＰＵ９３に送信される通信用のコマンドに８〜１０個のデータフレームＦＲｍが含まれている場合、第１退避エリア１８２には第１〜第７データフレームＦＲ１〜ＦＲ７の最上位ビットのデータが設定されるとともに、第２退避エリア１８３には第８〜第ｍデータフレーム（ｍは８〜１０のいずれかの整数）の最上位ビットのデータが設定される。

図６３は通信用の変動用コマンドの生成態様を説明するための説明図である。表示継続時間カウンタ１４２の下位エリアにおける最上位ビットのデータは第１退避エリア１８２の第０ビットに設定されるとともに、表示継続時間カウンタ１４２の上位エリアにおける最上位ビットのデータは第１退避エリア１８２の第１ビットに設定される。また、第１退避エリア１８２において対応するカウンタの存在しない第２〜第６ビットには「０」が設定される。さらにまた、第１退避エリア１８２の最上位ビット（第７ビット）には必ず「０」が設定される。既に説明したとおり、第１退避エリア１８２に格納される第１最上位フレームＳＦ１のデータにおける最上位ビット（第７ビット）に必ず「０」が設定される構成であることにより、音光側受信回路９６においてヘッダＨＤと第１最上位フレームＳＦ１とを識別可能とすることができる。

図６１に示すように、第１送信回路１０１には書き込みポインタ１８６が設けられている。書き込みポインタ１８６は、送信待機バッファ１７５においてコマンドの書き込み開始位置を主側ＣＰＵ６３にて把握可能とするポインタである。主側ＣＰＵ６３は、書き込みポインタ１８６の値に基づいて送信待機バッファ１７５の空きエリアを把握する。そして、当該把握した空きエリアにヘッダＨＤのデータ、表示継続時間カウンタ１４２の下位エリアに格納されているデータ、表示継続時間カウンタ１４２の上位エリアに格納されているデータ、第１退避エリア１８２に格納されているデータ及びフッタＦＴのデータを設定する。送信待機バッファ１７５において、ヘッダＨＤ及びフッタＦＴ以外のデータが設定されたエリアにおける最上位ビット（第７ビット）は「０」クリアされる。これにより、送信待機バッファ１７５に通信用の変動用コマンドが設定される。

次に、通常復帰コマンドのデータ構成について説明する。図６４は通信用の通常復帰コマンドのデータ構成を説明するための説明図であり、図６５は変換後通常復帰コマンドのデータ構成を説明するための説明図である。

図６４に示すように、通信用の通常復帰コマンドには、ヘッダＨＤ→第１データフレームＦＲ１〜第７データフレームＦＲ７→第１最上位フレームＳＦ１→第８データフレームＦＲ８〜第１０データフレームＦＲ１０→第２最上位フレームＳＦ２→フッタＦＴという順番で、１４個のフレームが設定されている。既に説明したとおり、各フレームには１バイトのデータが設定されている。

通信用の通常復帰コマンドにおける第１データフレームＦＲ１には特定制御用のワークエリア１２１における設定値カウンタに格納されているデータが設定される。これにより、音光側ＣＰＵ９３にて現状におけるパチンコ機１０の設定値を把握可能とすることができる。第２データフレームＦＲ２には特定制御用のワークエリア１２１における第１特図保留数カウンタ１１８に格納されているデータが設定されるとともに、第３データフレームＦＲ３には特定制御用のワークエリア１２１における第２特図保留数カウンタ１１９に格納されているデータが設定される。これにより、第１特図保留エリア１１５における保留数及び第２特図保留エリア１１６における保留数を音光側ＣＰＵ９３にて把握可能とすることができる。第４データフレームＦＲ４には特定制御用のワークエリア１２１におけるモードデータエリアに格納されているデータが設定される。既に説明したとおり、モードデータエリアには高頻度サポートモードフラグ及び開閉実行モードフラグが設定されている。通常復帰コマンドにモードデータエリアのデータが含まれていることにより、高頻度サポートモードであるか否か及び開閉実行モードであるか否かを音光側ＣＰＵ９３にて把握可能とすることができる。第５データフレームＦＲ５には特定制御用のワークエリア１２１におけるラウンドカウンタに格納されているデータが設定される。これにより、開閉実行モードにおける残りのラウンド遊技の回数を音光側ＣＰＵ９３にて把握可能とすることができる。第６データフレームＦＲ６には特定制御用のワークエリア１２１における当否データエリア１５８に格納されているデータが設定される。既に説明したとおり、当否データエリア１５８の第０ビットには小当たりフラグ１５８ｂが設定されているとともに、第１ビットには大当たりフラグ１５８ａが設定されている。通常復帰コマンドに当否データエリア１５８のデータが含まれていることにより、大当たり結果が発生したこと及び小当たり結果が発生したことを音光側ＣＰＵ９３にて把握可能とすることができる。第７データフレームＦＲ７には振分データエリア１６２に格納されているデータが設定される。既に説明したとおり、振分データエリア１６２の第０ビットには４Ｒ高確フラグ１６２ａが設定されており、第１ビットには８Ｒ高確フラグ１６２ｂが設定されており、第２ビットには１６Ｒ高確フラグ１６２ｃが設定されている。通常復帰コマンドに振分データエリア１６２のデータが含まれていることにより、４Ｒ高確大当たり結果が発生したこと、８Ｒ高確大当たり結果が発生したこと及び１２Ｒ高確大当たり結果が発生したことを音光側ＣＰＵ９３にて把握可能とすることができる。第８データフレームＦＲ８には遊技回エリアに格納されているデータが設定される。既に説明したとおり、遊技回エリアの第０ビットには遊技回フラグが設定されている。通常復帰コマンドに遊技回エリアのデータが含まれていることにより、遊技回の実行中であるか否かを音光側ＣＰＵ９３にて把握可能とすることができる。既に説明したとおり、いずれかの作動口３３，３４への入賞に基づいて、いずれかの特図表示部３７ａ，３７ｂ及び図柄表示装置４１にて表示が開始され、所定の結果を表示して終了されるまでが遊技回の１回に相当する。第９データフレームＦＲ９には特定制御用のワークエリア１２１における特図特電タイマカウンタの下位エリアに格納されているデータが設定されるとともに、第１０データフレームＦＲ１０には当該特図特電タイマカウンタの上位エリアに格納されているデータが設定される。これにより、遊技回の実行中である場合に当該遊技回における残りの表示継続時間を音光側ＣＰＵ９３にて把握可能とすることができる。但し、これらのデータフレームＦＲ１〜ＦＲ１０の最上位ビット（第７ビット）に設定されたデータは、ヘッダＨＤとこれらのデータフレームＦＲ１〜ＦＲ１０とを識別可能とするために、「０」に変更される。

表示継続時間カウンタ１４２に格納されているデータを第９〜第１０データフレームＦＲ９〜ＦＲ１０に設定して通常復帰コマンドを生成する構成とすると、これらのフレームＦＲ９，ＦＲ１０の最上位ビット（第７ビット）に「１」が設定されてしまうおそれがある。当該構成において、当該通常復帰コマンドがそのまま送信待機バッファ１７５に設定されてしまうと、音光側受信回路９６においてヘッダＨＤ以外のフレーム（第９データフレームＦＲ９及び第１０データフレームＦＲ１０）がヘッダＨＤであると誤って認識されてしまう。本実施形態において主側ＣＰＵ６３は、ヘッダＨＤ以外のフレームにおける最上位ビット（第７ビット）を「０」に変更した通信用の通常復帰コマンドを生成し、当該通信用の通常復帰コマンドを送信待機バッファ１７５にセットする。これにより、ヘッダＨＤ以外のフレームにおける最上位ビット（第７ビット）には必ず「０」が設定されている状態として、ヘッダＨＤとヘッダＨＤ以外のフレームとを音光側受信回路９６にて識別可能とすることができる。

既に説明したとおり、第１最上位フレームＳＦ１は、第１〜第７データフレームＦＲ１〜ＦＲ７に設定されたデータのうち「０」に変更された最上位ビットのデータを把握可能とするフレームである。第１最上位フレームＳＦ１は、コマンドに含まれるデータフレームＦＲｍの数が８個以上である場合、第７データフレームＦＲ７と第８データフレームＦＲ８との間に設定される。第１最上位フレームＳＦ１の第ｍビット（ｍは０〜６の整数）は、第（ｍ＋１）データフレームＦＲ（ｍ＋１）の最上位ビットに対応している。設定値カウンタにおける最上位ビットのデータは第１最上位フレームＳＦ１の第０ビットに設定され、第１特図保留数カウンタ１１８における最上位ビットのデータは第１最上位フレームＳＦ１の第１ビットに設定され、第２特図保留数カウンタ１１９における最上位ビットのデータは第１最上位フレームＳＦ１の第２ビットに設定され、モードデータエリアにおける最上位ビットのデータは第１最上位フレームＳＦ１の第３ビットに設定される。また、ラウンドカウンタにおける最上位ビットのデータは第１最上位フレームＳＦ１の第４ビットに設定され、当否データエリア１５８における最上位ビットのデータは第１最上位フレームＳＦ１の第５ビットに設定され、振分データエリア１６２における最上位ビットのデータは第１最上位フレームＳＦ１の第６ビットに設定される。

第２最上位フレームＳＦ２は、第８データフレームＦＲ８〜第１０データフレームＦＲ１０に設定されたデータのうち「０」に変更された最上位ビットのデータを把握可能とするフレームである。第２最上位フレームＳＦ２は、コマンドに含まれるデータフレームＦＲｍの数が８個以上である場合、最後のデータフレーム（第１０データフレームＦＲ１０）とフッタＦＴとの間に設定される。第２最上位フレームＳＦ２の第（ｍ−８）ビット（ｍは８〜１０の整数）は、第ｍデータフレームＦＲｍの最上位ビットに対応している。遊技回エリアにおける最上位ビットのデータは第２最上位フレームＳＦ２の第０ビットに設定され、特図特電タイマカウンタの下位エリアにおける最上位ビットのデータは第２最上位フレームＳＦ２の第１ビットに設定され、特図特電タイマカウンタの上位エリアにおける最上位ビットのデータは第２最上位フレームＳＦ２の第２ビットに設定される。

図６５に示すように、変換後通常復帰コマンドには、ヘッダＨＤ、第１データフレームＦＲ１〜第１０データフレームＦＲ１０及びフッタＦＴが設定されている。変換後通常復帰コマンドのヘッダＨＤ、第１〜第１０データフレームＦＲ１〜ＦＲ１０の第０〜第６ビット及びフッタＦＴには、通信用の通常復帰コマンドのヘッダＨＤ、第１〜第１０データフレームＦＲ１〜ＦＲ１０の第０〜第６ビット及びフッタＦＴのデータが設定されている。また、変換後通常復帰コマンドの第１〜第７データフレームＦＲ１〜ＦＲ７の最上位ビットには、通信用の通常復帰コマンドの第１最上位フレームＳＦ１において対応するビットのデータが設定されている。さらにまた、変換後通常復帰コマンドの第８〜第１０データフレームＦＲ８〜ＦＲ１０の最上位ビットには、通信用の通常復帰コマンドの第２最上位フレームＳＦ２において対応するビットのデータが設定されている。

通信用の通常復帰コマンドには、第１〜第７データフレームＦＲ１〜ＦＲ７の最上位ビットの情報を集めた第１最上位フレームＳＦ１及び第８〜第１０データフレームＦＲ８〜ＦＲ１０の最上位ビットの情報を集めた第２最上位フレームＳＦ２が設定される。これにより、通信用の通常復帰コマンドにおいてヘッダＨＤとヘッダＨＤ以外のフレームとを識別可能としながら、通信用の通常復帰コマンドにデータが設定された各種カウンタにおける最上位ビットのデータを音光側ＣＰＵ９３において把握可能とすることができる。

図６６は通信用の通常復帰コマンドの生成態様を説明するための説明図である。図６６に示すように、設定値カウンタの最上位ビットのデータは第１退避エリア１８２の第０ビットに設定され、第１特図保留数カウンタ１１８の最上位ビットのデータは第１退避エリア１８２の第１ビットに設定され、第２特図保留数カウンタ１１９の最上位ビットのデータは第１退避エリア１８２の第２ビットに設定され、モードデータエリアの最上位ビットのデータは第１退避エリア１８２の第３ビットに設定される。また、ラウンドカウンタの最上位ビットのデータは第１退避エリア１８２の第４ビットに設定され、当否データエリア１５８の最上位ビットのデータは第１退避エリア１８２の第５ビットに設定され、振分データエリア１６２の最上位ビットのデータは第１退避エリア１８２の第６ビットに設定される。

遊技回エリアの最上位ビットのデータは第２退避エリア１８３の第０ビットに設定され、特図特電タイマカウンタの下位エリアにおける最上位ビットのデータは第２退避エリア１８３の第１ビットに設定され、特図特電タイマカウンタの上位エリアにおける最上位ビットのデータは第１退避エリア１８２の第２ビットに設定される。第２退避エリア１８３において対応するカウンタが存在しない第３〜第６ビットには「０」が設定される。

既に説明したとおり、第１退避エリア１８２の最上位ビット（第７ビット）には必ず「０」が設定される。また、第２退避エリア１８３の最上位ビット（第７ビット）には必ず「０」が設定される。第１退避エリア１８２に格納されるデータは第１最上位フレームＳＦ１のデータであるとともに、第２退避エリア１８３に格納されるデータは第２最上位フレームＳＦ２のデータである。これらの最上位フレームＳＦ１，ＳＦ２の最上位ビット（第７ビット）に必ず「０」が設定される構成であることにより、音光側受信回路９６においてヘッダＨＤとこれらの最上位フレームＳＦ１，ＳＦ２とを識別可能とすることができる。

主側ＣＰＵ６３は、書き込みポインタ１８６の値に基づいて送信待機バッファ１７５の空きエリアを把握する。そして、当該把握した空きエリアにヘッダＨＤのデータ、設定値カウンタ、第１特図保留数カウンタ１１８、第２特図保留数カウンタ１１９、モードデータエリア、ラウンドカウンタ、当否データエリア１５８、振分データエリア１６２、遊技回エリア、特図特電タイマカウンタの下位エリア及び特図特電タイマカウンタの上位エリアに格納されているデータ、並びにフッタＦＴのデータを設定する。送信待機バッファ１７５において、ヘッダＨＤ及びフッタＦＴ以外のデータが設定されたエリアにおける最上位ビット（第７ビット）は「０」クリアされる。これにより、送信待機バッファ１７５に通信用の通常復帰コマンドが設定される。

既に説明したとおり、主側ＣＰＵ６３は音光側ＣＰＵ９３に通信用の変動用コマンド及び通信用の通常復帰コマンド以外の通信用のコマンドも送信する。通信用のコマンドに含まれているデータフレームＦＲｍの数は「１」〜「１２」のいずれかである。通信用のコマンドに含まれているデータフレームＦＲｍの数が「７」の倍数である場合には、当該通信用のコマンドに含まれているデータフレームＦＲｍの数を「７」で除算した場合における商の数の最上位フレームＳＦｐが当該通信用のコマンドに設定されている。また、通信用のコマンドに含まれているデータフレームＦＲｍの数が「７」の倍数ではない場合には、当該通信用のコマンドに含まれているデータフレームＦＲｍの数を「７」で除算した場合における商の数よりも「１」大きい数の最上位フレームＳＦｐが当該通信用のコマンドに設定されている。これにより、通信用のコマンドの受信後に当該通信用のコマンドに含まれている全てのデータフレームＦＲｍにおける最上位のビットに設定される情報を最上位フレームＳＦｐに設定することができる。

次に、音光側受信回路９６が通信用のコマンド（通信用の変動用コマンド及び通信用の通常復帰コマンド）を受信した場合について説明する。

音光側受信回路９６が主側ＣＰＵ６３から受信した通信用のコマンドは受信後待機バッファ１７８に格納される。図６１に示すように、音光側ＲＡＭ９５には、通信用のコマンドが格納される変換前エリア１８４と、当該変換前エリア１８４に格納された通信用のコマンドを変換後コマンドに変換する変換後エリア１８５とが設けられている。変換前エリア１８４は１４バイトからなる記憶エリアであるとともに、変換後エリア１８５は１２バイトからなる記憶エリアである。既に説明したとおり、音光側受信回路９６が第１送信回路１０１から受信する通信用のコマンドのデータ容量は最大で１４バイトである。また、変換後コマンドのデータ容量は最大で１２バイトである。音光側ＣＰＵ９３は、受信後待機バッファ１７８に格納されている通信用のコマンドを変換前エリア１８４にセットし、当該通信用のコマンドを変換後エリア１８５にて変換後コマンドに変換する。そして、当該変換後コマンドをコマンド格納バッファ１７９に格納する。これにより、音光側ＣＰＵ９３にて変換後コマンドを利用可能となる。

図６７（ａ）は通信用の変動用コマンドの変換態様を説明するための説明図であり、図６７（ｂ）は通信用の通常復帰コマンドの変換態様を説明するための説明図である。図６７（ａ），（ｂ）に示すように、変換前エリア１８４には第１〜第１４エリアＲＡ１〜ＲＡ１４が設けられているとともに、変換後エリア１８５には第１〜１２エリアＲＢ１〜ＲＢ１２が設けられている。これらのエリアＲＡ１〜ＲＡ１４，ＲＢ１〜ＲＢ１２は１バイトからなる記憶エリアである。

音光側ＣＰＵ９３は、受信後待機バッファ１７８に格納されているコマンドのデータ量が２バイトである場合、すなわち受信後待機バッファ１７８に格納されているコマンドがヘッダＨＤ及びフッタＦＴのみで構成されている場合には、当該コマンドを変換することなくコマンド格納バッファ１７９に格納する。一方、音光側ＣＰＵ９３は、受信後待機バッファ１７８に格納されているコマンドのデータ量が３バイト以上である場合、すなわち受信後待機バッファ１７８に格納されているコマンドに１つ以上のデータフレームＦＲｍが含まれている場合には、当該コマンドを変換後エリア１８５にて変換後コマンドに変換する。

図６７（ａ）に示すように、通信用の変動用コマンドの変換では、変換前エリア１８４にセットされた通信用の変動用コマンドに含まれているヘッダＨＤ、第１〜第２データフレームＦＲ１〜ＦＲ２、第１最上位フレームＳＦ１及びフッタＦＴのうち第１最上位フレームＳＦ１を除くヘッダＨＤ、第１〜第２データフレームＦＲ１〜ＦＲ２及びフッタＦＴのデータが変換後エリア１８５にロードされる。変換前エリア１８４の第１エリアＲＡ１に格納されているヘッダＨＤは変換後エリア１８５の第１エリアＲＢ１にロードされ、変換前エリア１８４の第２〜第３エリアＲＡ２〜ＲＡ３に格納されている第１〜第２データフレームＦＲ１〜ＦＲ２は変換後エリア１８５の第２〜第３エリアＲＢ２〜ＲＢ３にロードされ、変換前エリア１８４の第５エリアＲＡ５に格納されているフッタＦＴは変換後エリア１８５の第４エリアＲＢ４にロードされる。

その後、通信用の変動用コマンドに含まれている第１最上位フレームＳＦ１の第ｓビット（ｓは０〜１の整数）に格納されている「０」又は「１」の情報が第（ｓ＋１）データフレームＦＲ（ｓ＋１）の最上位ビット（第７ビット）にセットされる。これにより、変換後エリア１８５に変換後変動用コマンドが格納されている状態となる。音光側ＣＰＵ９３は、変換後エリア１８５に格納されている当該変換後変動用コマンドをコマンド格納バッファ１７９に格納する。これにより、変換後変動用コマンドを音光側ＣＰＵ９３にて利用可能とすることができる。

図６７（ｂ）に示すように、通信用の通常復帰コマンドの変換では、変換前エリア１８４にセットされた通信用の通常復帰コマンドに含まれているヘッダＨＤ、第１〜第１０データフレームＦＲ１〜ＦＲ１０、第１最上位フレームＳＦ１、第２最上位フレームＳＦ２及びフッタＦＴのうち第１最上位フレームＳＦ１及び第２最上位フレームＳＦ２を除くヘッダＨＤ、第１〜第１０データフレームＦＲ１〜ＦＲ１０及びフッタＦＴのデータが変換後エリア１８５にロードされる。変換前エリア１８４の第１エリアＲＡ１に格納されているヘッダＨＤは変換後エリア１８５の第１エリアＲＢ１にロードされ、変換前エリア１８４の第２〜第８エリアＲＡ２〜ＲＡ８に格納されている第１〜第７データフレームＦＲ１〜ＦＲ７は変換後エリア１８５の第２〜第８エリアＲＢ２〜ＲＢ８にロードされ、変換前エリア１８４の第１０〜第１２エリアＲＡ１０〜ＲＡ１２に格納されている第８〜第１０データフレームＦＲ８〜ＦＲ１０は変換後エリア１８５の第９〜第１１エリアＲＢ９〜ＲＢ１１にロードされ、変換前エリア１８４の第１４エリアＲＡ１４に格納されているフッタＦＴは変換後エリア１８５の第１２エリアＲＢ１２にロードされる。

その後、通信用の通常復帰コマンドに含まれている第１最上位フレームＳＦ１の第ｓビット（ｓは０〜６の整数）に格納されている「０」又は「１」の情報が第（ｓ＋１）データフレームＦＲ（ｓ＋１）の最上位ビット（第７ビット）にセットされるとともに、通信用の通常復帰コマンドに含まれている第２最上位フレームＳＦ２の第ｔビット（ｔは０〜２の整数）に格納されている「０」又は「１」の情報が第（ｔ＋８）データフレームＦＲ（ｔ＋８）の最上位ビット（第７ビット）にセットされる。これにより、変換後エリア１８５に変換後通常復帰コマンドが格納されている状態となる。音光側ＣＰＵ９３は、変換後エリア１８５に格納されている当該変換後通常復帰コマンドをコマンド格納バッファ１７９に格納する。これにより、変換後通常復帰コマンドを音光側ＣＰＵ９３にて利用可能とすることができる。

図６１に示すように、音光側ＲＡＭ９５には第１最上位カウンタ１８８及び第２最上位カウンタ１８９が設けられている。第１最上位カウンタ１８８は、変換前エリア１８４において第１最上位フレームＳＦ１が格納されているエリアＲＡｎ（ｎは３〜９のいずれかの整数）を音光側ＣＰＵ９３にて把握可能とするカウンタであるとともに、第２最上位カウンタ１８９は、変換前エリア１８４において第２最上位フレームＳＦ２が格納されているエリアＲＡｍ（ｍは１１〜１３のいずれかの整数）を音光側ＣＰＵ９３にて把握可能とするカウンタである。第１最上位カウンタ１８８及び第２最上位カウンタ１８９は１バイトからなる。変換前エリア１８４において第１最上位フレームＳＦ１は第３エリアＲＡ３〜第９エリアＲＡ９のいずれかに格納される。第１最上位カウンタ１８８には、変換前エリア１８４において第１最上位フレームＳＦ１が格納されているエリアＲＡｎに対応する「３」〜「９」のいずれかの数値情報が設定される。変換前エリア１８４において第２最上位フレームＳＦ２は第１１エリアＲＡ１１〜第１３エリアＲＡ１３のいずれかに格納される。第２最上位カウンタ１８９には、変換前エリア１８４において第２最上位フレームＳＦ２が格納されているエリアＲＡｍに対応する「１１」〜「１３」のいずれかの数値情報が設定される。変換前エリア１８４に格納されている通信用のコマンドが１０バイト以下である場合、すなわち当該通信用のコマンドに第２最上位フレームＳＦ２が含まれていない場合、第２最上位フレームＳＦ２には「０」が設定されている状態となる。音光側ＣＰＵ９３は、第１最上位カウンタ１８８の値に基づいて変換前エリア１８４における第１最上位フレームＳＦ１の位置を把握することができる。また、音光側ＣＰＵ９３は、第２最上位カウンタ１８９の値に基づいて、変換前エリア１８４に格納されている通信用のコマンドに第２最上位フレームＳＦ２が含まれているか否かを把握することができるとともに、当該変換前エリア１８４における第２最上位フレームＳＦ２の位置を把握することができる。

次に、主側ＣＰＵ６３にて実行される変動用コマンド送信処理について図６８（ａ）のフローチャートを参照しながら説明する。変動用コマンド送信処理は特図変動開始処理（図３５）のステップＳ１０１４にて実行される。なお、変動用コマンド送信処理は特定制御用のプログラム及び特定制御用のデータを利用して実行される。

変動用コマンド送信処理では、まず特定制御用のワークエリア１２１における第１退避エリア１８２を「０」クリアする（ステップＳ２００１）。その後、後述するステップＳ２００４にてデータの移動先となる移動先ビットとして第０ビットを設定する（ステップＳ２００２）。本変動用コマンド送信処理（図６８（ａ））において、移動先ビットの情報はＷレジスタ１０４ａに設定される。ステップＳ２００２では、Ｗレジスタ１０４ａを「０」クリアする。

その後、主側ＲＯＭ６４に記憶されている変動用コマンド生成テーブル６４ｕ（図６８（ｂ））の開始アドレスである「９４３０Ｈ」をＨＬレジスタ１０７にセットする（ステップＳ２００３）。変動用コマンド生成テーブル６４ｕは、通信用の変動用コマンドに設定するデータを主側ＣＰＵ６３にて把握可能とするデータテーブルである。

図６８（ｂ）は変動用コマンド生成テーブル６４ｕのデータ構成を説明するための説明図である。図６８（ｂ）に示すように、変動用コマンド生成テーブル６４ｕは、主側ＲＯＭ６４における「９４３０Ｈ」〜「９４３５Ｈ」のアドレスに設定されている。変動用コマンド生成テーブル６４ｕの開始アドレスである「９４３０Ｈ」及び「９４３１Ｈ」のアドレスには特定制御用のワークエリア１２１における表示継続時間カウンタ１４２の下位エリアのアドレスが設定されているとともに、「９４３２Ｈ」及び「９４３３Ｈ」のアドレスには当該表示継続時間カウンタ１４２の上位エリアのアドレスが設定されている。また、「９４３４Ｈ」のアドレスには終了用データとして「００Ｈ」が設定されているとともに、「９４３５Ｈ」のアドレスには変動用コマンドのコマンド識別データが設定されている。既に説明したとおり、変動用コマンドのコマンド識別データの最上位ビット（第７ビット）には「１」が設定されている。

変動用コマンド送信処理（図６８（ａ））においてＨＬレジスタ１０７には、移動元エリアのアドレスが設定される。移動元エリアは、後述するステップＳ２００４にてデータの移動元となるエリアである。ステップＳ２００３にてＨＬレジスタ１０７に「９４３０Ｈ」がセットされることにより、移動元エリアとして表示継続時間カウンタ１４２の下位エリアが設定されている状態となる。

ステップＳ２００３の処理を行った後は、Ｗレジスタ１０４ａの値が「０」である状態、すなわち移動先ビットとして第０ビットが設定されている状態で、ステップＳ２００４〜ステップＳ２００７の処理を行う。具体的には、まず移動元エリアである表示継続時間カウンタ１４２の下位エリアにおける最上位ビット（第７ビット）に格納されている「０」又は「１」のデータを、第１退避エリア１８２の移動先ビットにロードする（ステップＳ２００４）。既に説明したとおり、ステップＳ２００２にて移動先ビットとして第０ビットが設定されている。このため、ステップＳ２００４では、表示継続時間カウンタ１４２の下位エリアにおける最上位ビットに格納されているデータを第１退避エリア１８２の第０ビットにロードする。

その後、ＨＬレジスタ１０７の値を２加算して「９４３２Ｈ」とする（ステップＳ２００５）。既に説明したとおり、変動用コマンド生成テーブル６４ｕ（図６８（ｂ））の「９４３２Ｈ」及び「９４３３Ｈ」には表示継続時間カウンタ１４２の上位エリアのアドレスが設定されている。ＨＬレジスタ１０７の値が「９４３２Ｈ」に更新されることにより、移動元エリアが表示継続時間カウンタ１４２の上位エリアに更新される。

その後、ＨＬレジスタ１０７に格納されているアドレスに対応するエリアに終了用データ（「００Ｈ」）が設定されているか否かを判定する（ステップＳ２００６）。上述したとおり、ＨＬレジスタ１０７の値は「９４３２Ｈ」であり、当該「９４３２Ｈ」に対応するエリアに終了用データは設定されていないため、ステップＳ２００６では否定判定を行い、移動先ビットを第１ビットに更新する（ステップＳ２００７）。ステップＳ２００７では、Ｗレジスタ１０４ａの値を１加算して「１」とする。

その後、Ｗレジスタ１０４ａの値が「１」である状態、すなわち移動先ビットとして第１ビットが設定されている状態で、ステップＳ２００４〜ステップＳ２００６の処理を行う。具体的には、まず移動元エリアである表示継続時間カウンタ１４２の上位エリアにおける最上位ビット（第７ビット）に格納されている「０」又は「１」のデータを、第１退避エリア１８２の移動先ビットにロードする（ステップＳ２００４）。既に説明したとおり、ステップＳ２００７にて移動先ビットは第１ビットに更新されている。このため、表示継続時間カウンタ１４２の上位エリアにおける最上位ビットに格納されているデータを第１退避エリア１８２の第１ビットにロードする。

その後、ＨＬレジスタ１０７の値を２加算して「９４３４Ｈ」とし（ステップＳ２００５）、ＨＬレジスタ１０７に格納されているアドレスに対応するエリアに終了用データ（「００Ｈ」）が設定されているか否かを判定する（ステップＳ２００６）。既に説明したとおり、変動用コマンド生成テーブル６４ｕ（図６８（ｂ））の「９４３４Ｈ」には終了用データが設定されているため、ステップＳ２００６にて肯定判定を行い、変動用コマンド設定処理を実行して（ステップＳ２００８）、本変動用コマンド送信処理を終了する。

次に、主側ＣＰＵ６３にて実行される変動用コマンド設定処理について図６９のフローチャートを参照しながら説明する。変動用コマンド設定処理は変動用コマンド送信処理（図６８（ａ））のステップＳ２００８にて実行される。なお、変動用コマンド設定処理は特定制御用のプログラム及び特定制御用のデータを利用して実行される。

変動用コマンド設定処理では、送信待機バッファ１７５に対応する書き込みポインタ１８６の値を特定制御用のワークエリア１２１に設けられた先頭記憶エリアに記憶する（ステップＳ２１０１）。先頭記憶エリアは、送信待機バッファ１７５において今回のコマンドを設定した領域の先頭エリアを主側ＣＰＵ６３にて把握可能とする記憶エリアである。先頭記憶エリアは２バイトからなる。ステップＳ２１０１にて書き込みポインタ１８６の値を記憶することにより、後述するステップＳ２１１３にて送信待機バッファ１７５において今回のコマンドが設定されているエリアを把握可能とすることができるとともに、当該コマンドに含まれている「１」の総数を把握可能とすることができる。

その後、ＨＬレジスタ１０７の値を１加算してＨＬレジスタ１０７に格納されているアドレスを「９４３４Ｈ」から「９４３５Ｈ」に更新する（ステップＳ２１０２）。既に説明したとおり、変動用コマンド生成テーブル６４ｕ（図６８（ｂ））において「９４３５Ｈ」に対応するエリアには変動用コマンドのコマンド識別データが設定されている。その後、送信待機バッファ１７５において書き込みポインタ１８６の値に対応するエリアにコマンド識別データをセットする（ステップＳ２１０３）。既に説明したとおり、コマンド識別データの最上位ビット（第７ビット）には、ヘッダ識別ビットとして「１」が設定されている。これにより、音光側受信回路９６にてヘッダＨＤとヘッダＨＤ以外のフレームとを識別可能とすることができる。

その後、書き込みポインタ１８６の値を２加算することにより送信待機バッファ１７５における設定先エリアを更新する（ステップＳ２１０４）。その後、変動用コマンド生成テーブル６４ｕ（図６８（ｂ））の開始アドレスである「９４３０Ｈ」をＨＬレジスタ１０７にセットして（ステップＳ２１０５）、ステップＳ２１０６に進む。既に説明したとおり、変動用コマンド生成テーブル６４ｕの「９４３０Ｈ」及び「９４３１Ｈ」には表示継続時間カウンタ１４２の下位エリアのアドレスが格納されている。

ステップＳ２１０６〜ステップＳ２１１０の処理は、ステップＳ２１１０にて肯定判定が行われるまで２回繰り返される。ＨＬレジスタ１０７に表示継続時間カウンタ１４２の下位エリアのアドレスが格納されている状態で実行される１回目のステップＳ２１０６では、当該表示継続時間カウンタ１４２の下位エリアに格納されているデータを送信待機バッファ１７５において書き込みポインタ１８６の値に対応する設定先エリアにセットし（ステップＳ２１０６）、当該設定先エリアの最上位ビット（第７ビット）を「０」クリアする（ステップＳ２１０７）。

その後、書き込みポインタ１８６の値を２加算することにより送信待機バッファ１７５における設定先エリアを更新する（ステップＳ２１０８）。その後、ＨＬレジスタ１０７の値を２加算してＨＬレジスタ１０７に格納されているアドレスを「９４３２Ｈ」に更新する（ステップＳ２１０９）。既に説明したとおり、変動用コマンド生成テーブル６４ｕ（図６８（ｂ））において「９４３２Ｈ」及び「９４３３Ｈ」のアドレスには表示継続時間カウンタ１４２の上位エリアのアドレスが格納されている。

その後、変動用コマンド生成テーブル６４ｕにおいてＨＬレジスタ１０７に格納されているアドレスに対応するエリアに終了用データ（「００Ｈ」）が設定されているか否かを判定する（ステップＳ２１１０）。当該エリアには表示継続時間データの上位１バイトが設定されており、終了用データは設定されていないため、ステップＳ２１１０では否定判定を行い、ステップＳ２１０６に進む。

ＨＬレジスタ１０７の値に対応するエリアに表示継続時間カウンタ１４２の上位エリアのアドレスが格納されている状態で実行される２回目のステップＳ２１０６では、当該表示継続時間カウンタ１４２の上位エリアに格納されているデータを送信待機バッファ１７５において書き込みポインタ１８６の値に対応する設定先エリアにセットし（ステップＳ２１０６）、当該設定先エリアの最上位ビット（第７ビット）を「０」クリアする（ステップＳ２１０７）。

その後、書き込みポインタ１８６の値を２加算することにより送信待機バッファ１７５における設定先エリアを更新する（ステップＳ２１０８）。その後、ＨＬレジスタ１０７の値を２加算してＨＬレジスタ１０７に格納されているアドレスを「９４３４Ｈ」に更新する（ステップＳ２１０９）。既に説明したとおり、変動用コマンド生成テーブル６４ｕ（図６８（ｂ））において「９４３４Ｈ」のアドレスには終了用データ（「００Ｈ」）が格納されている。その後、ＨＬレジスタ１０７の値に対応するエリアに終了用データが設定されているか否かを判定するステップＳ２１１０にて肯定判定を行い、ステップＳ２１１１に進む。

ステップＳ２１１１では、特定制御用のワークエリア１２１における第１退避エリア１８２に格納されているデータを送信待機バッファ１７５において書き込みポインタ１８６の値に対応する設定先エリアにセットする（ステップＳ２１１１）。その後、書き込みポインタ１８６の値を２加算して設定先エリアを更新し（ステップＳ２１１２）、主側ＲＯＭ６４に記憶されているフッタ識別データを当該更新後の設定先エリアにセットして（ステップＳ２１１３）、本変動用コマンド設定処理を終了する。ステップＳ２１１３では、第１最上位フレームＳＦ１の次にフッタＦＴを設定する。また、ステップＳ２１１３では、送信待機バッファ１７５に格納されている通信用の変動用コマンドに含まれている「０」及び「１」のデータのうち「１」の総数が偶数であるか否かを判定し、通信用の変動用コマンドに含まれている「１」の総数が偶数ではない場合には、フッタＦＴの誤り検出ビットに「１」をセットする。主側ＣＰＵ６３は、ステップＳ２１０１にて先頭記憶エリアに記憶した最初の書き込みポインタ１８６の値と、現状の書き込みポインタ１８６の値とに基づいて、送信待機バッファ１７５において通信用の変動用コマンドが設定されているエリアを把握する。一方、通信用の変動用コマンドに含まれている「１」の総数が偶数である場合には、フッタＦＴの誤り検出ビットに「０」がセットされている状態を維持する。通信用の変動用コマンドに含まれている「１」の総数を偶数とすることにより、音光側受信回路９６において通信エラーの発生を把握可能とすることができる。

次に、主側ＣＰＵ６３にて実行される復帰コマンド送信処理について図７０のフローチャートを参照しながら説明する。復帰コマンド送信処理はメイン処理（図１５）のステップＳ１１３にて実行される。なお、復帰コマンド送信処理は特定制御用のプログラム及び特定制御用のデータを利用して実行される。

復帰コマンド送信処理では、まず特定制御用のワークエリア１２１における第１退避エリア１８２及び第２退避エリア１８３を「０」クリアする（ステップＳ２２０１）。その後、後述するステップＳ２２０７にてデータの移動先となる移動先ビットとして第０ビットを設定する（ステップＳ２２０２）。本変動用コマンド送信処理（図７０）において移動先ビットの情報は、Ｗレジスタ１０４ａに設定される。ステップＳ２２０２では、Ｗレジスタ１０４ａを「０」クリアする。

その後、特定制御用のワークエリア１２１における一部クリアフラグに「１」がセットされているか否かを判定する（ステップＳ２２０３）。既に説明したとおり、一部クリアフラグには、メイン処理（図１５）において一部クリア処理（ステップＳ１０７）が実行された場合にステップＳ１０８にて「１」がセットされる。一部クリアフラグに「１」がセットされている場合（ステップＳ２２０３：ＹＥＳ）には、一部クリア時の復帰コマンド送信処理を実行して（ステップＳ２２０４）、本復帰コマンド送信処理を終了する。一部クリア時の復帰コマンド送信処理（ステップＳ２２０４）では、ヘッダＨＤのデータと、特定制御用のワークエリア１２１における設定値カウンタに格納されているデータと、フッタＦＴのデータを含む一部クリア時の復帰コマンドを音光側ＣＰＵ９３に送信する。通信用の一部クリア時の復帰コマンドにはヘッダＨＤ、第１データフレームＦＲ１、第１最上位フレームＳＦ１及びフッタＦＴが設定されている。ヘッダＨＤには一部クリア時の復帰コマンドのコマンド識別データが含まれている。第１データフレームＦＲ１には特定制御用のワークエリア１２１における設定値カウンタの第０〜第６ビットのデータが設定されている。第１最上位フレームＳＦ１の第０ビットには、設定値カウンタの最上位ビット（第７ビット）のデータである「０」が設定されている。音光側ＣＰＵ９３は、一部クリア時の復帰コマンドを受信することにより、メイン処理（図１５）において一部クリア処理（ステップＳ１０７）が実行されたことを把握するとともに、現状におけるパチンコ機１０の設定値を把握する。

ステップＳ２２０３にて否定判定を行った場合には、主側ＲＯＭ６４に記憶されている通常復帰コマンド生成テーブル６４ｖ（図７１）の開始アドレスである「９４５０Ｈ」をＨＬレジスタ１０７にセットする（ステップＳ２２０５）。通常復帰コマンド生成テーブル６４ｖは、通信用の通常復帰コマンドに設定するデータを主側ＣＰＵ６３にて把握可能とするデータテーブルである。

図７１は通常復帰コマンド生成テーブル６４ｖのデータ構成を説明するための説明図である。図７１に示すように、通常復帰コマンド生成テーブル６４ｖは、主側ＲＯＭ６４における「９４５０Ｈ」〜「９４６６Ｈ」のアドレスに設定されている。通常復帰コマンド生成テーブル６４ｖの開始アドレスである「９４５０Ｈ」及び「９４５１Ｈ」のアドレスには特定制御用のワークエリア１２１における設定値カウンタのアドレスが設定されており、「９４５２Ｈ」及び「９４５３Ｈ」のアドレスには特定制御用のワークエリア１２１における第１特図保留数カウンタ１１８のアドレスが設定されており、「９４５４Ｈ」及び「９４５５Ｈ」のアドレスには特定制御用のワークエリア１２１における第２特図保留数カウンタ１１９のアドレスが設定されており、「９４５６Ｈ」及び「９４５７Ｈ」のアドレスには特定制御用のワークエリア１２１におけるモードデータエリアのアドレスが設定されており、「９４５８Ｈ」及び「９４５９Ｈ」のアドレスには特定制御用のワークエリア１２１におけるラウンドカウンタのアドレスが設定されており、「９４５ＡＨ」及び「９４５ＢＨ」のアドレスには特定制御用のワークエリア１２１における当否データエリア１５８のアドレスが設定されており、「９４５ＣＨ」及び「９４５ＤＨ」のアドレスには特定制御用のワークエリア１２１における振分データエリア１６２のアドレスが設定されている。「９４５ＥＨ」のアドレスには、第１終了用データとして「０００１Ｈ」が格納されている。「９４５ＦＨ」及び「９４６０Ｈ」のアドレスには特定制御用のワークエリア１２１における遊技回エリアのアドレスが設定されており、「９４６１Ｈ」及び「９４６２Ｈ」のアドレスには特定制御用のワークエリア１２１における特図特電タイマカウンタの下位エリアのアドレスが設定されており、「９４６３Ｈ」及び「９４６４Ｈ」のアドレスには特定制御用のワークエリア１２１における特図特電タイマカウンタの上位エリアのアドレスが設定されている。「９４６５Ｈ」のアドレスには第２終了用データとして「０００２Ｈ」が格納されているとともに、「９４６６Ｈ」のアドレスには通常復帰コマンドのコマンド識別データが格納されている。

通常復帰コマンド送信処理（図７０）においてＨＬレジスタ１０７には、後述するステップＳ２２０７にてデータの移動元となる移動元エリアのアドレスが設定される。ステップＳ２２０５にてＨＬレジスタ１０７に「９４５０Ｈ」がセットされることにより、移動元エリアとして設定値カウンタが設定されている状態となる。

その後、後述するステップＳ２２０７にてデータの移動先のエリアとなる移動先エリアとして第１退避エリア１８２を設定する（ステップＳ２２０６）。本復帰コマンド送信処理（図７０）において移動先エリアのアドレスは、ＤＥレジスタ１０６に格納される。ステップＳ２２０６では、第１退避エリア１８２のアドレスをＤＥレジスタ１０６に格納する。

その後、ＤＥレジスタ１０６に第１退避エリア１８２のアドレスが格納されている状態、すなわち移動先エリアとして第１退避エリア１８２が設定されている状態であるとともに、Ｗレジスタ１０４ａの値が「０」である状態、すなわち移動先ビットとして第０ビットが設定されている状態において、ステップＳ２２０７〜ステップＳ２２１１の処理を行う。具体的には、まずＨＬレジスタ１０７に格納されているアドレスに基づいて把握される移動元エリアとして現状設定されている設定値カウンタに格納されているデータを、移動先エリアである第１退避エリア１８２の移動先ビットである第０ビットにロードする（ステップＳ２２０７）。

その後、ＨＬレジスタ１０７の値を２加算して「９４５２Ｈ」に更新する（ステップＳ２２０８）。既に説明したとおり、通常復帰コマンド生成テーブル６４ｖ（図７１）の「９４５２Ｈ」及び「９４５３Ｈ」には第１特図保留数カウンタ１１８のアドレスが設定されている。ＨＬレジスタ１０７の値が「９４５２Ｈ」に更新されることにより、移動元エリアとして第１特図保留数カウンタ１１８が設定されている状態となる。

その後、ＨＬレジスタ１０７に格納されているアドレスに基づいて把握される移動元エリアに第２終了用データ（「０００２Ｈ」）が設定されているか否かを判定する（ステップＳ２２０９）。上述したとおり、ＨＬレジスタ１０７の値は「９４５２Ｈ」であり、当該「９４５２Ｈ」に対応するエリアに第２終了用データは設定されていないため、ステップＳ２２０９では否定判定を行い、ステップＳ２２１０に進む。

ステップＳ２２１０では、移動元エリアに第１終了用データ（「０００１Ｈ」）が設定されているか否かを判定する（ステップＳ２２１１）。上述したとおり、ＨＬレジスタ１０７の値は「９４５２Ｈ」であり、当該「９４５２Ｈ」に対応するエリアに第１終了用データは設定されていないため、ステップＳ２２１０では否定判定を行い、ステップＳ２２１１に進む。

ステップＳ２２１１では、Ｗレジスタ１０４ａの値を１加算して「１」に更新する。これにより、移動先ビットが第１ビットに更新される。その後、ステップＳ２２０７に進む。そして、ＤＥレジスタ１０６に第１退避エリア１８２のアドレスが格納されている状態、すなわちデータの移動先エリアとして第１退避エリア１８２が設定されている状態であるとともに、Ｗレジスタ１０４ａの値が「１」である状態、すなわち移動先ビットとして第１ビットが設定されている状態で、ステップＳ２２０７〜ステップＳ２２１１の処理を行う。

上述したとおり、データの移動先として第１退避エリア１８２の第０ビットが設定されている状態であるとともに移動元エリアとして設定値カウンタが設定されている状態でステップＳ２２０７〜ステップＳ２２１１の処理が実行されることにより、設定値カウンタにおける最上位ビット（第７ビット）のデータが第１退避エリア１８２の第０ビットにロードされる。また、データの移動先が第１退避エリア１８２の第１ビットに更新されるとともに、移動元エリアが第１特図保留数カウンタ１１８に更新される。ステップＳ２２０７〜ステップＳ２２１１の処理は、ステップＳ２２１０にて肯定判定が行われるまで、７回繰り返される。ステップＳ２２０７〜ステップＳ２２１１の処理が実行される度に、移動元エリアが設定値カウンタ→第１特図保留数カウンタ１１８→第２特図保留数カウンタ１１９→モードデータエリア→ラウンドカウンタ→当否データエリア１５８→振分データエリア１６２という順番で更新されるとともに、データの移動先が第１退避エリア１８２における第０ビット→第１ビット→第２ビット→第３ビット→第４ビット→第５ビット→第６ビットという順番で更新される。これにより、これらのカウンタ及びエリアにおける最上位ビット（第７ビット）のデータを第１退避エリア１８２において対応するビットに設定することができる。具体的には、設定値カウンタの最上位ビットが第０ビットに設定され、第１特図保留数カウンタ１１８の最上位ビットが第１ビットに設定され、第２特図保留数カウンタ１１９の最上位ビットが第２ビットに設定され、モードデータエリアの最上位ビットが第３ビットに設定され、ラウンドカウンタの最上位ビットが第４ビットに設定され、当否データエリア１５８の最上位ビットが第５ビットに設定され、振分データエリア１６２の最上位ビットが第６ビットに設定される。

ＨＬレジスタ１０７に「９４５ＣＨ」が格納されている状態でステップＳ２２０８の処理が行われる場合、ＨＬレジスタ１０７の値が２加算されて「９４５ＥＨ」に更新される。既に説明したとおり、通常復帰コマンド生成テーブル６４ｖ（図７１）の「９４５ＥＨ」に対応するエリアには第１終了用データ（「０００１Ｈ」）が設定されている。このため、ステップＳ２２０９にて否定判定が行われるとともにステップＳ２２１０にて肯定判定が行われて、ステップＳ２２１２に進む。

ステップＳ２２１２では、ＤＥレジスタ１０６に特定制御用のワークエリア１２１における第２退避エリア１８３のアドレスを設定することにより移動先エリアを第２退避エリア１８３に更新する。その後、Ｗレジスタ１０４ａの値を「０」クリアすることにより移動先ビットとして第０ビットが設定されている状態とする（ステップＳ２２１３）。これにより、データの移動先として第２退避エリア１８３の第０ビットが設定されている状態となる。

その後、ＨＬレジスタ１０７の値を１加算して「９４５ＦＨ」に更新する（ステップＳ２２１４）。既に説明したとおり、通常復帰コマンド生成テーブル６４ｖ（図７１）の「９４５ＦＨ」に対応するエリアには遊技回エリアのアドレスが設定されており、移動元エリアとして遊技回エリアが設定されている状態となる。その後、移動元エリアとして遊技回エリアが設定されている状態であるとともに、データの移動先として第２退避エリア１８３の第０ビットが設定されている状態で、ステップＳ２２０７に進む。

ステップＳ２２０７〜ステップＳ２２１１の処理は、ステップＳ２２０９にて肯定判定が行われるまで、３回繰り返される。ステップＳ２２０７〜ステップＳ２２１１の処理が実行される度に、通常復帰コマンド生成テーブル６４ｖ（図７１）に基づいて、移動元エリアが遊技回エリア→特図特電タイマカウンタの下位エリア→特図特電タイマカウンタの上位エリアという順番で更新されるとともに、データの移動先が第２退避エリア１８３における第０ビット→第１ビット→第２ビットという順番で更新される。これにより、これらのカウンタ及びエリアにおける最上位ビット（第７ビット）のデータを第２退避エリア１８３において対応するビットに設定することができる。具体的には、遊技回エリアの最上位ビットが第０ビットに設定され、特図特電タイマカウンタの下位エリアの最上位ビットが第１ビットに設定され、特図特電タイマカウンタの上位エリアの最上位ビットが第２ビットに設定される。

ＨＬレジスタ１０７に「９４６３Ｈ」が格納されている状態でステップＳ２２０８の処理が行われる場合、ＨＬレジスタ１０７の値が２加算されて「９４６５Ｈ」に更新される。既に説明したとおり、通常復帰コマンド生成テーブル６４ｖ（図７１）の「９４６５Ｈ」に対応するエリアには第２終了用データ（「０００２Ｈ」）が設定されている。このため、ステップＳ２２０９にて肯定判定が行われて、ステップＳ２２１５に進む。ステップＳ２２１５では、通信用の通常復帰コマンドを送信待機バッファ１７５に設定する通常復帰コマンド設定処理を実行して、本復帰コマンド送信処理を終了する。

次に、主側ＣＰＵ６３にて実行される通常復帰コマンド設定処理について図７２のフローチャートを参照しながら説明する。通常復帰コマンド設定処理は通常復帰コマンド送信処理（図７０）のステップＳ２２１５にて実行される。なお、通常復帰コマンド設定処理は特定制御用のプログラム及び特定制御用のデータを利用して実行される。

通常復帰コマンド設定処理では、まず送信待機バッファ１７５に対応する書き込みポインタ１８６の値を特定制御用のワークエリア１２１における先頭記憶エリアに記憶する（ステップＳ２３０１）。これにより、後述するステップＳ２３１７において、送信待機バッファ１７５にて通信用の通常復帰コマンドが設定されているエリアを主側ＣＰＵ６３にて把握可能とすることができる。

その後、ＨＬレジスタ１０７の値を１加算する（ステップＳ２３０２）。既に説明したとおり、復帰コマンド送信処理（図７０）のステップＳ２２０８にてＨＬレジスタ１０７に「９４６５Ｈ」が格納されている状態となる。ステップＳ２３０２では、ＨＬレジスタ１０７に格納されているアドレスを「９４６６Ｈ」に更新する。既に説明したとおり、通常復帰コマンド生成テーブル６４ｖ（図７１）において「９４６６Ｈ」に対応するエリアには通常復帰コマンドのコマンド識別データが設定されている。その後、送信待機バッファ１７５において書き込みポインタ１８６の値に対応する設定先エリアに当該コマンド識別データをセットする（ステップＳ２３０３）。既に説明したとおり、コマンド識別データの最上位ビット（第７ビット）には、ヘッダ識別ビットとして「１」が設定されている。これにより、音光側受信回路９６にてヘッダＨＤとヘッダＨＤ以外のフレームとを識別可能とすることができる。

その後、書き込みポインタ１８６の値を２加算することにより送信待機バッファ１７５における設定先エリアを次のエリアに更新する（ステップＳ２３０４）。その後、通常復帰コマンド生成テーブル６４ｖ（図７１）の開始アドレスである「９４５０Ｈ」をＨＬレジスタ１０７にセットして（ステップＳ２３０５）、ステップＳ２３０６に進む。既に説明したとおり、通常復帰コマンド生成テーブル６４ｖの「９４５０Ｈ」及び「９４５１Ｈ」には特定制御用のワークエリア１２１における設定値カウンタのアドレスが格納されている。ＨＬレジスタ１０７に「９４５０Ｈ」をセットすることにより、移動元エリアとして設定値カウンタが設定されている状態となる。

ステップＳ２３０６〜ステップＳ２３１１の処理は、ステップＳ２３１１にて肯定判定が行われるまで７回繰り返される。移動元エリアとして設定値カウンタが設定されている状態で実行される１回目のステップＳ２３０６では、移動元エリアである設定値カウンタに格納されているデータを送信待機バッファ１７５において書き込みポインタ１８６の値に対応する設定先エリアにセットし（ステップＳ２３０６）、当該設定先エリアの最上位ビット（第７ビット）を「０」クリアする（ステップＳ２３０７）。

その後、書き込みポインタ１８６の値を２加算することにより送信待機バッファ１７５における設定先エリアを次のエリアに更新する（ステップＳ２３０８）。その後、ＨＬレジスタ１０７の値を２加算してＨＬレジスタ１０７に格納されているアドレスを「９４５２Ｈ」に更新する（ステップＳ２３０９）。既に説明したとおり、通常復帰コマンド生成テーブル６４ｖ（図７１）において「９４５２Ｈ」及び「９４５３Ｈ」のアドレスには第１特図保留数カウンタ１１８のアドレスが格納されている。これにより、移動元エリアとして第１特図保留数カウンタ１１８が設定されている状態となる。

その後、通常復帰コマンド生成テーブル６４ｖにおいてＨＬレジスタ１０７に格納されているアドレスに対応するエリアに第２終了用データ（具体的には「０００２Ｈ」）が設定されているか否かを判定する（ステップＳ２３１０）。上述したとおり、「９４５２Ｈ」には第２終了用データは設定されていないため、ステップＳ２３１０では否定判定を行い、ステップＳ２３１１に進む。ステップＳ２３１１では、通常復帰コマンド生成テーブル６４ｖにおいてＨＬレジスタ１０７に格納されているアドレスに対応するエリアに第１終了用データ（具体的には「０００１Ｈ」）が設定されているか否かを判定する。上述したとおり、「９４５２Ｈ」には第１終了用データは設定されていないため、ステップＳ２３１１では否定判定を行い、ステップＳ２３０６に進む。

上述したとおり、移動元エリアとして設定値カウンタが設定されている状態でステップＳ２３０６〜ステップＳ２３１１の処理が実行されることにより、設定値カウンタに格納されているデータが送信待機バッファ１７５の設定先エリアにセットされるとともに、当該設定先エリアにおける最上位ビットが「０」クリアされる。また、移動元エリアが第１特図保留数カウンタ１１８に更新されるとともに、送信待機バッファ１７５における設定先エリアが次のエリアに更新される。上述したとおり、ステップＳ２３０６〜ステップＳ２３１１の処理は、ステップＳ２３１１にて肯定判定が行われるまで、７回繰り返される。ステップＳ２３０６〜ステップＳ２３１１の処理が実行される度に、通常復帰コマンド生成テーブル６４ｖ（図７１）に基づいて、移動元エリアが設定値カウンタ→第１特図保留数カウンタ１１８→第２特図保留数カウンタ１１９→モードデータエリア→ラウンドカウンタ→当否データエリア１５８→振分データエリア１６２という順番で更新されるとともに、送信待機バッファ１７５における設定先エリアが順番に更新される。これにより、これらのカウンタ及びエリアの第０〜第６ビットに格納されているデータを送信待機バッファ１７５に設定することができる。

ＨＬレジスタ１０７に「９４５ＣＨ」が格納されている状態でステップＳ２３０９の処理が行われる場合、ＨＬレジスタ１０７の値が２加算されて「９４５ＥＨ」に更新される。既に説明したとおり、通常復帰コマンド生成テーブル６４ｖ（図７１）の「９４５ＥＨ」に対応するエリアには第１終了用データ（「０００１Ｈ」）が設定されている。このため、ステップＳ２３１１にて肯定判定が行われて、ステップＳ２３１２に進む。

ステップＳ２３１２では、特定制御用のワークエリア１２１における第１退避エリア１８２に格納されているデータを送信待機バッファ１７５において書き込みポインタ１８６の値に対応するエリアにセットする（ステップＳ２３１２）。これにより、第７データフレームＦＲ７の次に第１最上位フレームＳＦ１を設定することができる。

その後、書き込みポインタ１８６の値を１加算して送信待機バッファ１７５における設定先エリアを次のエリアに更新する（ステップＳ２３１３）。その後、ＨＬレジスタ１０７の値を１加算して「９４５ＦＨ」に更新する（ステップＳ２３１４）。既に説明したとおり、通常復帰コマンド生成テーブル６４ｖ（図７１））において「９４５ＦＨ」のアドレスには特定制御用のワークエリア１２１における遊技回エリアのアドレスが格納されている。ＨＬレジスタ１０７に格納されているアドレスを「９４５ＦＨ」に更新することにより、移動元エリアとして遊技回エリアが設定されている状態となる。その後、ステップＳ２３０６に進み、ステップＳ２３１０にて肯定判定が行われるまで、ステップＳ２３０６〜ステップＳ２３１１の処理を繰り返し実行する。ステップＳ２３０６〜ステップＳ２３１１の処理は３回実行される。

移動元エリアとして遊技回エリアが設定されている状態でステップＳ２３０６〜ステップＳ２３１１の処理が実行されることにより、遊技回エリアに格納されているデータが送信待機バッファ１７５の設定先エリアにセットされるとともに、当該設定先エリアにおける最上位ビットが「０」クリアされる。また、移動元エリアが特図特電タイマカウンタの下位エリアに更新されるとともに、送信待機バッファ１７５における設定先エリアが次のエリアに更新される。ステップＳ２３０６〜ステップＳ２３１１の処理が実行される度に、通常復帰コマンド生成テーブル６４ｖ（図７１）に基づいて、移動元エリアが遊技回エリア→特図特電タイマカウンタの下位エリア→特電タイマカウンタの上位エリアという順番で更新されるとともに、送信待機バッファ１７５における設定先エリアが順番に更新される。これにより、これらのカウンタ及びエリアの第０〜第６ビットに格納されているデータを送信待機バッファ１７５に設定することができる。

ＨＬレジスタ１０７に「９４６３Ｈ」が格納されている状態でステップＳ２３０９の処理が行われる場合、ＨＬレジスタ１０７の値が２加算されて「９４６５Ｈ」に更新される。既に説明したとおり、通常復帰コマンド生成テーブル６４ｖ（図７１）の「９４６５Ｈ」に対応するエリアには第２終了用データ（「０００２Ｈ」）が設定されている。このため、ステップＳ２３１０にて肯定判定が行われて、ステップＳ２３１５に進む。

ステップＳ２３１５では、特定制御用のワークエリア１２１における第２退避エリア１８３に格納されているデータを送信待機バッファ１７５において書き込みポインタ１８６の値に対応するエリアにセットする（ステップＳ２３１５）。これにより、第１０データフレームＦＲ１０の次に第２最上位フレームＳＦ２を設定することができる。

その後、書き込みポインタ１８６の値を１加算して送信待機バッファ１７５における設定先エリアを次のエリアに更新する（ステップＳ２３１６）。その後、主側ＲＯＭ６４に記憶されているフッタ識別データを送信待機バッファ１７５における設定先エリアにセットして（ステップＳ２３１７）、本通常復帰コマンド設定処理を終了する。ステップＳ２３１７では、第２最上位フレームＳＦ２の次にフッタＦＴを設定する。また、ステップＳ２３１７では、送信待機バッファ１７５に格納されている通信用の通常復帰コマンドに含まれている「０」及び「１」のデータのうち「１」の総数が偶数であるか否かを判定し、通信用の通常復帰コマンドに含まれている「１」の総数が偶数ではない場合には、フッタＦＴの誤り検出ビットに「１」をセットする。主側ＣＰＵ６３は、ステップＳ２３０１にて先頭記憶エリアに記憶した最初の書き込みポインタ１８６の値と、現状の書き込みポインタ１８６の値とに基づいて、送信待機バッファ１７５において通信用の通常復帰コマンドが設定されているエリアを把握する。一方、通信用の通常復帰コマンドに含まれている「１」の総数が偶数である場合には、フッタＦＴの誤り検出ビットに「０」がセットされている状態を維持する。通信用の通常復帰コマンドに含まれている「１」の総数を偶数とすることにより、音光側受信回路９６において通信エラーの発生を把握可能とすることができる。

次に、音光側ＣＰＵ９３にて実行されるコマンド受信対応処理について図７３のフローチャートを参照しながら説明する。コマンド受信対応処理は音光側ＣＰＵ９３において４ミリ秒周期で定期的に実行される。

コマンド受信対応処理では、まず音光側受信回路９６における受信後待機バッファ１７８にヘッダＨＤが格納されているか否かを判定する（ステップＳ２４０１）。ステップＳ２４０１では、受信後待機バッファ１７８において最上位ビット（第７ビット）に「１」がセットされているエリアが存在しているか否かを判定し、最上位ビットに「１」がセットされているエリアが存在している場合に肯定判定を行う。ステップＳ２４０１にて否定判定を行った場合には、そのまま本コマンド受信対応処理を終了する。

ステップＳ２４０１にて肯定判定を行った場合には、受信後待機バッファ１７８にフッタＦＴが格納されているか否かを判定する（ステップＳ２４０２）。ステップＳ２４０２では、受信後待機バッファ１７８においてフッタ識別データが設定されているエリアが存在しているか否かを判定し、フッタ識別データが設定されているエリアが存在している場合に肯定判定を行う。ステップＳ２４０２にて否定判定を行った場合には、そのまま本コマンド受信対応処理を終了する。受信後待機バッファ１７８にヘッダＨＤのみが格納されておりフッタＦＴが格納されていない場合（ステップＳ２４０１：ＹＥＳ、ステップＳ２４０２：ＮＯ）、すなわちコマンドの受信が完了していない場合には、ステップＳ２４０３以降の処理は実行されない。

ステップＳ２４０２にて肯定判定を行った場合、すなわち受信後待機バッファ１７８にコマンドが格納されている場合には、音光側ＲＡＭ９５におけるコマンド格納バッファ１７９に当該コマンドを格納可能な空きエリアが存在しているか否かを判定する（ステップＳ２４０３）。コマンド格納バッファ１７９に当該コマンドを格納可能な空きエリアが存在している場合（ステップＳ２４０３：ＹＥＳ）には、受信後待機バッファ１７８に格納されているコマンドのデータ量が３バイト以上であるか否かを判定する（ステップＳ２４０４）。

受信後待機バッファ１７８に格納されているコマンドのデータ量が３バイト以上である場合（ステップＳ２４０４：ＹＥＳ）、すなわち受信後待機バッファ１７８に格納されているコマンドが１つ以上のデータフレームＦＲｍを含む通信用のコマンドである場合には、音光側ＲＡＭ９５における変換前エリア１８４及び変換後エリア１８５を「０」クリアし（ステップＳ２４０５）、音光側ＲＡＭ９５における第１最上位カウンタ１８８及び第２最上位カウンタ１８９を「０」クリアする（ステップＳ２４０６）。既に説明したとおり、第１最上位カウンタ１８８は、変換前エリア１８４において第１最上位フレームＳＦ１が格納されているエリアＲＡｎ（ｎは３〜９のいずれかの整数）を音光側ＣＰＵ９３にて把握可能とするカウンタであるとともに、第２最上位カウンタ１８９は、変換前エリア１８４において第２最上位フレームＳＦ２が格納されているエリアＲＡｍ（ｍは１１〜１３のいずれかの整数）を音光側ＣＰＵ９３にて把握可能とするカウンタである。

その後、受信後待機バッファ１７８に格納されている通信用のコマンドを変換前エリア１８４に読み出す（ステップＳ２４０７）。ステップＳ２４０７では、受信後待機バッファ１７８に格納されている通信用のコマンドのバイト数が「ｎ＋３」（ｎは１〜７のいずれかの整数）である場合、変換前エリア１８４の第１エリアＲＡ１〜第（ｎ＋３）エリアＲＡ（ｎ＋３）に、ヘッダＨＤ→第１データフレームＦＲ１〜第ｎデータフレームＦＲｎ→第１最上位フレームＳＦ１→フッタＦＴの順番でフレームが設定される。また、ステップＳ２４０７では、受信後待機バッファ１７８に格納されている通信用のコマンドのバイト数が「ｍ＋４」（ｍは８〜１０のいずれかの整数）である場合、変換前エリア１８４の第１エリアＲＡ１〜第（ｍ＋４）エリアＲＡ（ｍ＋４）に、ヘッダＨＤ→第１〜第７データフレームＦＲ１〜ＦＲ７→第１最上位フレームＳＦ１→第８データフレームＦＲ８〜第ｍデータフレームＦＲｍ→第２最上位フレームＳＦ２→フッタＦＴの順番でフレームが設定される。その後、第１コマンド変換処理を実行する（ステップＳ２４０８）。第１コマンド変換処理では、変換前エリア１８４に格納されている通信用のコマンドを変換後エリア１８５において変換後コマンドに変換する。なお、第１コマンド変換処理の詳細については後述する。

ステップＳ２４０４にて否定判定を行った場合、又はステップＳ２４０８の処理を実行した場合には、音光側ＲＡＭ９５に設けられたコマンド格納バッファ１７９の書き込みポインタ１８７の値に基づいて書き込み先を把握し（ステップＳ２４０９）、コマンドの書き込み処理を実行する（ステップＳ２４１０）。書き込みポインタ１８７は、コマンド格納バッファ１７９においてコマンドの書き込み先を音光側ＣＰＵ９３にて把握可能とするポインタである。変換後エリア１８５にコマンドが格納されていない場合、すなわち受信後待機バッファ１７８に格納されていたコマンドが２バイトのコマンドであった場合、ステップＳ２４１０では受信後待機バッファ１７８に格納されていた２バイトのコマンドをコマンド格納バッファ１７９に格納する。また、変換後エリア１８５にコマンドが格納されている場合、すなわち受信後待機バッファ１７８に格納されていたコマンドが通信用のコマンドであった場合、ステップＳ２４１０では変換後エリア１８５に格納されている変換後コマンドをコマンド格納バッファ１７９に格納する。

その後、コマンド格納バッファ１７９の書き込みポインタ１８７を更新する（ステップＳ２４１１）。ステップＳ２４１１では、書き込みポインタ１８７の値に対してステップＳ２４１０にてコマンド格納バッファ１７９に書き込んだコマンドのバイト数に対応する値を加算し、当該加算後における書き込みポインタ１８７の値が当該書き込みポインタ１８７の最大値を超えた場合には、当該最大値から「１」を減算して得られる値を当該書き込みポインタ１８７の値から減算する。これにより、コマンド格納バッファ１７９における次の書き込み先を音光側ＣＰＵ９３にて把握可能とすることができる。

その後、受信後待機バッファ１７８のクリア処理を実行する（ステップＳ２４１２）。当該クリア処理では、受信後待機バッファ１７８においてコマンドが格納されていたエリアを「０」クリアする。その後、ステップＳ２４１２にて受信後待機バッファ１７８のクリア処理を行った後の受信後待機バッファ１７８にヘッダＨＤが格納されているか否かを判定し（ステップＳ２４１３）、ヘッダＨＤが格納されていない場合（ステップＳ２４１３：ＮＯ）には、そのまま本コマンド受信対応処理を終了する。

ステップＳ２４１３にて肯定判定を行った場合には、受信後待機バッファ１７８にフッタＦＴが格納されているか否かを判定し（ステップＳ２４１４）、フッタＦＴが格納されていない場合（ステップＳ２４１４：ＮＯ）には、そのまま本コマンド受信対応処理を終了する。一方、受信後待機バッファ１７８にヘッダＨＤ及びフッタＦＴが格納されている場合（ステップＳ２４１３：ＹＥＳ、ステップＳ２４１４：ＹＥＳ）、すなわち受信後待機バッファ１７８に他のコマンドが格納されている場合には、ステップＳ２４０３に戻り、当該コマンドについてステップＳ２４０３〜ステップＳ２４１４の処理を実行する。

次に、音光側ＣＰＵ９３にて実行される第１コマンド変換処理について図７４のフローチャートを参照しながら説明する。第１コマンド変換処理はコマンド受信対応処理（図７３）のステップＳ２４０８にて実行される。

第１コマンド変換処理では、まず変換前エリア１８４においてフッタ識別データが格納されているエリアＲＡｎ（ｎは４〜１４のいずれかの整数）を把握することにより、フッタＦＴが格納されているエリアＲＡｎを把握する（ステップＳ２５０１）。その後、ステップＳ２５０１にて把握したフッタＦＴが格納されているエリアＲＡｎに基づいて、変換前エリア１８４に格納されている通信用のコマンドのバイト数が１１バイト以上であるか否かを判定する（ステップＳ２５０２）。ステップＳ２５０２では、第４〜第１０エリアＲＡ４〜ＲＡ１０のいずれかにフッタＦＴが格納されている場合に否定判定を行うとともに、第１１〜第１４エリアＲＡ１１〜ＲＡ１４のいずれかにフッタＦＴが格納されている場合に肯定判定を行う。

ステップＳ２５０２にて否定判定を行った場合、すなわち通信用のコマンドに第１最上位フレームＳＦ１のみが設定されている場合には、変換前エリア１８４においてフッタＦＴが格納されているエリアＲＡｎ（ｎは４〜１０のいずれかの整数）の１つ前のエリアＲＡ（ｎ−１）に対応する値を音光側ＲＡＭ９５における第１最上位カウンタ１８８にセットする（ステップＳ２５０３）。ステップＳ２５０３では、フッタＦＴが第ｎエリアＲＡｎに設定されている場合、第１最上位カウンタ１８８に「ｎ−１」をセットする。これにより、変換前エリア１８４における第１最上位フレームＳＦ１の位置を音光側ＣＰＵ９３にて把握可能とすることができる。また、ステップＳ２５０３では、第２最上位カウンタ１８９の値が「０」である状態が維持される。これにより、変換前エリア１８４に格納されている通信用のコマンドに第２最上位フレームＳＦ２が含まれていないことを音光側ＣＰＵ９３にて把握可能とすることができる。

一方、ステップＳ２５０２にて肯定判定を行った場合、すなわち通信用のコマンドに第１最上位フレームＳＦ１及び第２最上位フレームＳＦ２が設定されている場合には、音光側ＲＡＭ９５における第１最上位カウンタ１８８に「９」をセットする（ステップＳ２５０４）。これにより、第１最上位フレームＳＦ１が変換前エリア１８４の第９エリアＲＡ９に格納されていることを音光側ＣＰＵ９３にて把握可能とすることができる。その後、変換前エリア１８４においてフッタＦＴが格納されているエリアＲＡｍ（ｍは１１〜１４のいずれかの整数）の１つ前のエリアＲＡ（ｍ−１）に対応する値を音光側ＲＡＭ９５における第２最上位カウンタ１８９にセットする（ステップＳ２５０５）。ステップＳ２５０５では、フッタＦＴが第ｍエリアＲＡｍに設定されている場合、第２最上位カウンタ１８９に「ｍ−１」をセットする。これにより、変換前エリア１８４における第２最上位フレームＳＦ２の位置を音光側ＣＰＵ９３にて把握可能とすることができる。

ステップＳ２５０３の処理を行った場合、又はステップＳ２５０５の処理を行った場合には、変換前エリア１８４に格納されているコマンドのバイト数に対応する値を音光側ＲＡＭ９５に設けられた移動回数カウンタにセットする（ステップＳ２５０６）。移動回数カウンタは、変換前エリア１８４に格納されている通信用のコマンドを変換後コマンドに変換するために、変換前エリア１８４に格納されている情報を変換後エリア１８５にロードする回数を音光側ＣＰＵ９３にて把握可能とするカウンタである。ステップＳ２５０６では、ステップＳ２５０１にて把握した変換前エリア１８４におけるフッタＦＴの位置に基づいて、変換前エリア１８４に格納されている通信用のコマンドのバイト数を把握する。その後、後述するステップＳ２５０９における情報の移動元エリアとして変換前エリア１８４の第１エリアＲＡ１をセットし（ステップＳ２５０７）、後述するステップＳ２５０９における情報の移動先エリアとして変換後エリア１８５の第１エリアＲＢ１をセットする（ステップＳ２５０８）。

その後、移動元エリア（第１エリアＲＡ１）に格納されているデータを移動先エリア（第１エリアＲＢ１）にロードする（ステップＳ２５０９）。その後、移動回数カウンタの値を１減算し（ステップＳ２５１０）、当該１減算後の値が「０」であるか否かを判定する（ステップＳ２５１１）。ステップＳ２５１１にて否定判定を行った場合には、移動元エリアを更新する（ステップＳ２５１２）。ステップＳ２５１２では、変換前エリア１８４における第１エリアＲＡ１→第２エリアＲＡ２→…→第８エリアＲＡ８→第９エリアＲＡ９の順番で、移動元エリアを更新する。その後、移動先エリアを更新する（ステップＳ２５１３）。ステップＳ２５１３では、変換後エリア１８５における第１エリアＲＢ１→第２エリアＲＢ２→…→第８エリアＲＢ８→第９エリアＲＢ９の順番で、移動先エリアを更新する。

その後、ステップＳ２５１３にて更新した後の移動元エリアが変換前エリア１８４において第１最上位フレームＳＦ１又は第２最上位フレームＳＦ２であるか否かを判定する（ステップＳ２５１４）。ステップＳ２５１４では、音光側ＲＡＭ９５における第１最上位カウンタ１８８の値に基づいて変換前エリア１８４における第１最上位フレームＳＦ１の位置を把握する。また、音光側ＲＡＭ９５における第２最上位カウンタ１８９の値に基づいて変換前エリア１８４における第２最上位フレームＳＦ２の有無及び当該第２最上位フレームＳＦ２の位置を把握する。そして、ステップＳ２５１３にて更新した後の移動元エリアが第１最上位フレームＳＦ１である場合、又は当該移動元エリアが第２最上位フレームＳＦ２である場合に肯定判定を行う。

ステップＳ２５１４にて肯定判定を行った場合には、移動元エリアを変換前エリア１８４における第１最上位フレームＳＦ１又は第２最上位フレームＳＦ２の次のエリアに更新する（ステップＳ２５１５）。ステップＳ２５１５では、移動元エリアが変換前エリア１８４の第１最上位フレームＳＦ１である場合には移動先エリアを当該第１最上位フレームＳＦ１の次のエリアに更新するとともに、移動先エリアが変換前エリア１８４の第２最上位フレームＳＦ２である場合には移動元エリアを当該第２最上位フレームＳＦ２の次のエリアに更新する。その後、移動回数カウンタの値を１減算する（ステップＳ２５１６）。

ステップＳ２５１４にて否定判定を行った場合、又はステップＳ２５１６の処理を行った場合には、ステップＳ２５０９に戻り、ステップＳ２５１１にて肯定判定を行うまでステップＳ２５０９〜ステップＳ２５１６の処理を実行する。これにより、変換前エリア１８４に格納されているヘッダＨＤ、データフレームＦＲｍ、最上位フレームＳＦ１，ＳＦ２及びフッタＦＴのうち最上位フレームＳＦ１，ＳＦ２以外の各データを変換後エリア１８５の対応するエリアにロードすることができる。

ステップＳ２５１１にて肯定判定を行った場合には、第２コマンド変換処理を実行して（ステップＳ２５１７）、本第１コマンド変換処理を終了する。ステップＳ２５１７における第２コマンド変換処理では、変換前エリア１８４の最上位フレームＳＦ１，ＳＦ２に格納されている情報を変換後エリア１８５の対応するデータフレームＦＲｍにおける最上位ビット（第７ビット）にロードする。図７５は第２コマンド変換処理を示すフローチャートである。

第２コマンド変換処理では、まず音光側ＲＡＭ９５における変換前エリア１８４に格納されているコマンドのバイト数に対応する値を音光側ＲＡＭ９５における移動回数カウンタにセットする（ステップＳ２６０１）。ステップＳ２６０１では、変換前エリア１８４においてフッタＦＴが格納されているエリアＲＡｎ（ｎは４〜１４のいずれかの整数）を把握し、当該エリアＲＡｎに対応する値を移動回数カウンタにセットする。

その後、移動回数カウンタから「２」を減算する（ステップＳ２６０２）。これにより、移動回数カウンタには、変換前エリア１８４に格納されている通信用のコマンドに含まれているフレームのうちヘッダＨＤ及びフッタＦＴを除くフレームの数が設定されている状態となる。

その後、音光側ＲＡＭ９５における第２最上位カウンタ１８９の値が「０」であるか否かを判定する（ステップＳ２６０３）。既に説明したとおり、変換前エリア１８４に格納されている通信用のコマンドに第１最上位フレームＳＦ１のみが含まれている場合、音光側ＲＡＭ９５における第２最上位カウンタ１８９の値は「０」である。一方、当該通信用のコマンドに第１最上位フレームＳＦ１及び第２最上位フレームＳＦ２が含まれている場合、第２最上位カウンタ１８９の値は「１１」〜「１３」のいずれかである。ステップＳ２６０３にて肯定判定を行った場合、すなわち変換前エリア１８４に格納されている通信用のコマンドに第１最上位フレームＳＦ１のみが含まれている場合には、音光側ＲＡＭ９５における移動回数カウンタの値を１減算する（ステップＳ２６０４）。一方、ステップＳ２６０４にて否定判定を行った場合、すなわち変換前エリア１８４に格納されている通信用のコマンドに第１最上位フレームＳＦ１及び第２最上位フレームＳＦ２が含まれている場合には、音光側ＲＡＭ９５における移動回数カウンタの値を２減算する（ステップＳ２６０５）。ステップＳ２６０４又はステップＳ２６０５の処理を実行することにより、変換前エリア１８４に格納されている通信用のコマンドにおいてヘッダＨＤ、フッタＦＴ及び最上位フレームＳＦｐ（ｐは１又は２）を除くデータフレームＦＲｍの数に対応する値が移動回数カウンタにセットされている状態とすることができる。

ステップＳ２６０４の処理を行った場合、又はステップＳ２６０５の処理を行った場合には、音光側ＲＡＭ９５における第１最上位カウンタ１８８の値に基づいて変換前エリア１８４において第１最上位フレームＳＦ１が格納されているエリアＲＡｎ（ｎは４〜９のいずれかの整数）を把握し、後述するステップＳ２６０９における情報の移動元エリアとして当該エリアＲＡｎを設定する（ステップＳ２６０６）。その後、後述するステップＳ２６０９における情報の移動元ビットとして当該第１最上位フレームＳＦ１の第０ビットを設定する（ステップＳ２６０７）。その後、後述するステップＳ２６０９における情報の移動先エリアとして変換後エリア１８５の第２エリアＲＢ２を設定する（ステップＳ２６０８）。図６７を参照しながら既に説明したとおり、第２エリアＲＢ２は変換後コマンドの第１データフレームＦＲ１が設定されるエリアである。

その後、移動元エリアにおける移動元ビットに格納されている「０」又は「１」の情報を移動先エリアの最上位ビット（第７ビット）にロードし（ステップＳ２６０９）、移動回数カウンタを１減算する（ステップＳ２６１０）。その後、当該１減算後の値が「０」であるか否かを判定し（ステップＳ２６１１）、移動回数カウンタの値が「０」ではない場合（ステップＳ２６１１：ＮＯ）には、移動元ビットを更新する（ステップＳ２６１２）。ステップＳ２６１２では、第０ビット→第１ビット→…→第７ビット→第８ビットの順番で、移動元ビットを更新する。その後、移動先エリアを更新する（ステップＳ２６１３）。ステップＳ２６１３では、移動先エリアを変換後エリア１８５における現状の移動先エリアの次のエリアに更新する。

その後、ステップＳ２６１２にて更新した後の移動元ビットが第８ビットであるか否かを判定する（ステップＳ２６１４）。変換前エリア１８４に格納されている通信用のコマンドに含まれている最上位フレームＳＦｐ（ｐは１又は２）が第１最上位フレームＳＦ１のみである場合には、ステップＳ２６１４にて肯定判定が行われることはなく、ステップＳ２６０９〜ステップＳ２６１４の処理が繰り返された後にステップＳ２６１１にて肯定判定が行われる。一方、変換前エリア１８４に格納されている通信用のコマンドに第１最上位フレームＳＦ１及び第２最上位フレームＳＦ２が含まれている場合には、ステップＳ２６０９〜ステップＳ２６１４の処理が繰り返された後、ステップＳ２６１２にて更新した後の移動元ビットが第８ビットとなることによりステップＳ２６１４にて肯定判定が行われる。

ステップＳ２６１４にて肯定判定を行った場合には、音光側ＲＡＭ９５における第２最上位カウンタ１８９の値に基づいて変換前エリア１８４において第２最上位フレームＳＦ２が格納されているエリアＲＡｍ（ｍは１１〜１３のいずれかの整数）を把握し、情報の移動元エリアとして当該エリアＲＡｍを設定する（ステップＳ２６１５）。その後、ステップＳ２６０９に戻り、移動回数カウンタの値が「０」となるまでステップＳ２６０９〜ステップＳ２６１５の処理を繰り返し実行する。これにより、変換前エリア１８４における最上位フレームＳＦｐ（ｐは１又は２）の各ビットに格納されている情報を変換後エリア１８５の対応するエリアにおける最上位ビット（第７ビット）にロードすることができるとともに、変換後エリア１８５に変換前のコマンドが格納されている状態とすることができる。移動回数カウンタの値が「０」となった場合（ステップＳ２６１１：ＹＥＳ）には、本第２コマンド変換処理を終了する。

以上詳述した本実施形態によれば、以下の優れた効果を奏する。

ＩＹレジスタ１０９には、特定制御用の処理であるメイン処理（図１５）の開始時に特定制御用基準アドレスである「００００Ｈ」が格納される。これにより、第１ＬＤＹ実行回路１５６による第１ＬＤＹ命令において、「００００Ｈ」〜「００ＦＦＨ」のいずれかのアドレス指定を行う場合に当該アドレス指定のデータを２バイトのアドレス情報における下位１バイトのみとすることが可能となる。よって、プログラムのデータ容量を低減することができる。

ＩＹレジスタ１０９には、非特定制御用の処理である管理実行処理（図５７）において非特定制御用のワークエリア１２２のアドレスを指定する際に利用される非特定制御用基準アドレスとして「０３００Ｈ」がセットされる。これにより、非特定制御用の処理において第１ＬＤＹ命令及び第２ＬＤＹ命令を実行する場合に当該非特定制御用基準アドレスを利用可能となる。

ＩＹレジスタ１０９には、非特定制御用の処理である管理実行処理（図５７）が終了した場合、特定制御用基準アドレスとして「００００Ｈ」をセットされる。これにより、特定制御用の処理において第１ＬＤＹ命令及び第２ＬＤＹ命令を実行する場合に当該特定制御用基準アドレスを利用可能となる。

第１ＬＤＹ命令の機械語のデータ容量は全体で３バイトである。一方、ＬＤ命令の機械語のデータ容量は全体で４バイトである。このため、ＩＹレジスタ１０９に「００００Ｈ」が格納されている状態において、主側ＲＯＭ６４に記憶されているデータテーブルのアドレスをＢＣレジスタ１０５などのペアレジスタにロードする場合には、ＬＤ命令に代えて第１ＬＤＹ命令を使用することにより、「転送元」のデータを「転送先」にロードする命令の機械語を１バイト低減することができる。これにより、主側ＲＯＭ６４におけるプログラムのデータ容量を低減することができる。

大当たり種別カウンタＣ２及び大当たり種別用最大値カウンタＣＮ２のように特定制御用の処理を実行するためにプログラムに出現する回数が多いカウンタ等の記憶エリアは特性制御用のワークエリア１２１においてＬＤＹ命令（第１ＬＤＹ命令及び第２ＬＤＹ命令）の対象であるアドレス範囲（「００００Ｈ」〜「００ＦＦＨ」）に設定されている一方、変動用乱数カウンタのように特定制御用の処理を実行するためにプログラムに出現する回数が少ないカウンタ等の記憶エリアは特性制御用のワークエリア１２１においてＬＤＹ命令（第１ＬＤＹ命令及び第２ＬＤＹ命令）の対象ではないアドレス範囲（「０１００Ｈ」〜「０２ＦＦＨ」）に設定されている。これにより、特定制御用の処理を実行するためのプログラムのデータ容量が低減されている。

１バイトのアドレスデータを設定してアドレス指定を行う第１ＬＤＹ命令を利用してＢＣレジスタ１０５に大当たり種別用最大値カウンタＣＮ２のアドレスデータ（２バイト）を設定する構成であることにより、２バイトのアドレスデータを設定してアドレス指定を行うＬＤ命令を利用してＢＣレジスタ１０５に当該アドレスデータを設定する構成と比較して、最大値設定開始処理（図２４（ｂ））を実行するためのプログラムのデータ容量を低減することができる。

１バイトのアドレスデータを設定してアドレス指定を行う第１ＬＤＹ命令を利用してＨＬレジスタ１０７に大当たり種別カウンタＣ２のアドレスデータ（２バイト）をロードする構成であることにより、２バイトのアドレスデータを設定してアドレス指定を行うＬＤ命令を利用してＨＬレジスタ１０７に大当たり種別カウンタＣ２のアドレスデータをロードする構成と比較して、更新開始設定処理（図２７（ｂ））を実行するためのプログラムのデータ容量を低減することができる。

１バイトのアドレスデータを設定してアドレス指定を行う第１ＬＤＹ命令を利用してＢＣレジスタ１０５に大当たり種別用最大値カウンタＣＮ２のアドレスデータ（２バイト）をロードする構成であることにより、２バイトのアドレスデータを設定してアドレス指定を行うＬＤ命令を利用してＢＣレジスタ１０５に大当たり種別用最大値カウンタＣＮ２のアドレスデータをロードする構成と比較して、更新開始設定処理（図２７（ｂ））を実行するためのプログラムのデータ容量を低減することができる。

第１ＬＤＹ命令を利用する場合には当該第１ＬＤＹ命令の命令コードに含まれるアドレスデータを２バイトのアドレスデータにおける下位１バイトのみとすることができる。一方、ＬＤ命令を利用する場合には当該ＬＤ命令の命令コードに含まれるアドレスデータを２バイトのアドレスデータの全体とする必要がある。第１ＬＤＹ命令を利用してＨＬレジスタ１０７に第１一般入賞カウンタ１７１ａ〜１７３ａの下位エリアに対応するアドレスをセットする構成とすることにより、ＬＤ命令を利用してＨＬレジスタ１０７に当該アドレスをセットする構成と比較して、プログラムのデータ容量を低減することができる。

主側ＲＯＭ６４においてデータテーブルが記憶されているエリアに対応するアドレスの上位４ビットは「９Ｈ」で共通している。主側ＣＰＵ６３への動作電力の供給開始時に実行されるメイン処理（図１５）において、ＴＰレジスタ１１１にデータテーブルの基準アドレスである「９０００Ｈ」が格納される。これにより、ＬＤＴ実行回路１４９によるＬＤＴ命令において、「９０００Ｈ」〜「９４ＦＦＨ」，「９９０３Ｈ」〜「９ＢＦＦＨ」のいずれかのアドレス指定を行う場合に当該アドレス指定のデータを２バイトのアドレス情報における下位１２ビットのみとすることが可能となる。よって、プログラムのデータ容量を低減することができる。また、ＬＤＢ実行回路１５７によるＬＤＢ命令及びＬＤＢ更新実行回路１６１におけるＬＤＢ更新命令において、ＴＰレジスタ１１１に格納されているデータテーブルの基準アドレスを利用可能とすることができる。

ＬＤＴ命令の機械語のデータ容量は全体で２バイトである。一方、ＬＤ命令の機械語のデータ容量は全体で４バイトである。このため、ＴＰレジスタ１１１に「９０００Ｈ」が格納されている状態において、主側ＲＯＭ６４に記憶されているデータテーブルのアドレスをＨＬレジスタ１０７などのペアレジスタにロードする場合には、ＬＤ命令に代えてＬＤＴ命令を使用することにより、「転送元」のデータを「転送先」にロードする命令の機械語を２バイト低減することができる。これにより、主側ＲＯＭ６４におけるプログラムのデータ容量を低減することができる。

ＬＤＴ命令を利用してＨＬレジスタ１０７に第１初期化テーブル６４ｋの開始アドレスを設定する構成であることにより、ＬＤ命令を利用してＨＬレジスタ１０７に当該開始アドレスを設定する構成と比較して、電源投入設定処理（図１７（ｃ））を実行するためのプログラムのデータ容量を低減することができる。

ＬＤＴ命令を利用してＨＬレジスタ１０７に乱数最大値テーブル６４ｐの開始アドレスを設定する構成であることにより、ＬＤ命令を利用してＨＬレジスタ１０７に当該開始アドレスを設定する構成と比較して、最大値設定開始処理（図２４（ｂ））を実行するためのプログラムのデータ容量を低減することができる。

１２ビットの数値情報を設定してアドレス指定を行うＬＤＴ命令を利用してＨＬレジスタ１０７に第２初期化テーブル６４ｍの開始アドレスをロードする構成であることにより、２バイトの数値情報を設定してアドレス指定を行うＬＤ命令を利用してＨＬレジスタ１０７に当該開始アドレスをロードする構成と比較して、不正検知用初期化処理（図２９（ｂ））を実行するためのプログラムのデータ容量を低減することができる。

電源投入設定処理（図１７（ｃ））において「０」クリア及び初期設定が行われる記憶エリアを特定するためのアドレスの上位１バイトは「００Ｈ」で共通している。電源投入設定処理では、Ｄレジスタ１０６ａに当該「００Ｈ」を設定するとともに、当該アドレスの下位１バイトをデータテーブルから読み出してＥレジスタ１０６ｂに設定することによりＤＥレジスタ１０６に当該アドレスの全体（２バイト）が格納されている状態とする。そして、ＤＥレジスタ１０６に格納されているアドレス情報を用いて「０」クリア及び初期設定を行うエリアを指定する。これにより、アドレス指定のために主側ＲＯＭ６４に記憶しておくデータのデータ容量を低減することができる。

事前にＤレジスタ１０６ａに格納されている共通の上位１バイトのデータ（「００Ｈ」）を利用して不正電波検知カウンタ１３３のアドレス指定を行う構成とすることにより、第１初期化テーブル６４ｋに記憶するアドレスデータを不正電波検知カウンタ１３３のアドレスデータ（２バイト）における下位１バイトのみとすることができる。このため、第１初期化テーブル６４ｋに不正電波検知カウンタ１３３におけるアドレスデータの全体（２バイト）を記憶する構成と比較して、第１初期化テーブル６４ｋのデータ容量を低減することができる。また、事前にＤレジスタ１０６ａに格納されている共通の上位１バイトのデータ（「００Ｈ」）を利用して不正磁気検知カウンタ１３４のアドレス指定を行う構成とすることにより、第１初期化テーブル６４ｋに記憶するアドレスデータを不正磁気検知カウンタ１３４のアドレスデータ（２バイト）における下位１バイトのみとすることができる。このため、第１初期化テーブル６４ｋに不正磁気検知カウンタ１３４のアドレスデータの全体（２バイト）を記憶する構成と比較して、第１初期化テーブル６４ｋのデータ容量を低減することができる。さらにまた、事前にＤレジスタ１０６ａに格納されている共通の上位１バイトのデータ（「００Ｈ」）を利用して異常振動検知カウンタ１３５のアドレス指定を行う構成とすることにより、第１初期化テーブル６４ｋに記憶するアドレスデータを異常振動検知カウンタ１３５のアドレスデータ（２バイト）における下位１バイトのみとすることができる。このため、第１初期化テーブル６４ｋに異常振動検知カウンタ１３５のアドレスデータの全体（２バイト）を記憶する構成と比較して、第１初期化テーブル６４ｋのデータ容量を低減することができる。

事前にＤレジスタ１０６ａに格納されている共通の上位１バイト（「００Ｈ」）を利用して停電エリア１３１のアドレス指定を行う構成とすることにより、第２初期化テーブル６４ｍに記憶するアドレスデータを停電エリア１３１のアドレスデータ（２バイト）における下位１バイトのみとすることができる。このため、第２初期化テーブル６４ｍに停電エリア１３１のアドレスデータの全体（２バイト）を記憶する構成と比較して、第２初期化テーブル６４ｍのデータ容量を低減することができる。また、事前にＤレジスタ１０６ａに格納されている共通の上位１バイトのデータ（「００Ｈ」）を利用して不正監視タイマカウンタ１３２の下位エリアのアドレス指定を行う構成とすることにより、第２初期化テーブル６４ｍに記憶するアドレスデータを不正監視タイマカウンタ１３２の下位エリアのアドレスデータ（２バイト）における下位１バイトのみとすることができる。このため、第２初期化テーブル６４ｍに不正監視タイマカウンタ１３２の下位エリアにおけるアドレスデータの全体（２バイト）を記憶する構成と比較して、第２初期化テーブル６４ｍのデータ容量を低減することができる。さらにまた、事前にＤレジスタ１０６ａに格納されている共通の上位１バイトのデータ（「００Ｈ」）を利用して不正監視タイマカウンタ１３２の上位エリアのアドレス指定を行う構成とすることにより、第２初期化テーブル６４ｍに記憶するアドレスデータを不正監視タイマカウンタ１３２の上位エリアのアドレスデータ（２バイト）における下位１バイトのみとすることができる。このため、第２初期化テーブル６４ｍに不正監視タイマカウンタ１３２の上位エリアにおけるアドレスデータの全体（２バイト）を記憶する構成と比較して、第２初期化テーブル６４ｍのデータ容量を低減することができる。

ＬＤＴ命令を利用してＨＬレジスタ１０７にクリア時設定テーブル６４ｎの開始アドレスを設定する構成であることにより、ＬＤ命令を利用してＨＬレジスタ１０７に当該開始アドレスを設定する構成と比較して、クリア時設定処理（図２２（ｂ））を実行するためのプログラムのデータ容量を低減することができる。

事前にＤレジスタ１０６ａに格納されている共通の上位１バイトのデータ（「００Ｈ」）を利用してセキュリティ信号エリア１５３のアドレス指定を行う構成とすることにより、クリア時設定テーブル６４ｎに記憶するアドレスデータをセキュリティ信号エリア１５３のアドレスデータ（２バイト）における下位１バイトのみとすることができる。このため、クリア時設定テーブル６４ｎにセキュリティ信号エリア１５３のアドレスデータの全体（２バイト）を記憶する構成と比較して、クリア時設定テーブル６４ｎのデータ容量を低減することができる。また、事前にＤレジスタ１０６ａに格納されている共通の上位１バイトのデータ（「００Ｈ」）を利用して第１特図表示カウンタ１５４のアドレス指定を行う構成とすることにより、クリア時設定テーブル６４ｎに記憶するアドレスデータを第１特図表示カウンタ１５４のアドレスデータ（２バイト）における下位１バイトのみとすることができる。このため、クリア時設定テーブル６４ｎに第１特図表示カウンタ１５４のアドレスデータの全体（２バイト）を記憶する構成と比較して、クリア時設定テーブル６４ｎのデータ容量を低減することができる。さらにまた、事前にＤレジスタ１０６ａに格納されている共通の上位１バイトのデータ（「００Ｈ」）を利用して第２特図表示カウンタ１５５のアドレス指定を行う構成とすることにより、クリア時設定テーブル６４ｎに記憶しておくアドレスデータを第２特図表示カウンタ１５５のアドレスデータ（２バイト）における下位１バイトのみとすることができる。このため、クリア時設定テーブル６４ｎに第２特図表示カウンタ１５５のアドレスデータの全体（２バイト）を記憶しておく構成と比較して、クリア時設定テーブル６４ｎのデータ容量を低減することができる。

ＬＤＢ命令を利用することにより、２バイトの取得データ指定データにおける第３〜第１５ビットのデータ及びＴＰレジスタ１１１に設定されているデータテーブルの基準アドレスに対応する取得開始アドレスを特定する処理と、当該取得指定データの下位３ビットに対応する取得開始ビット目を特定する処理と、取得開始アドレスの取得開始ビット目から取得ビット数のデータを「転送先」のレジスタにロードする処理と、「転送先」のレジスタのうちロードされたデータよりも上位側に存在するビットを「０」でマスクする処理と、を一命令で実行することができる。これにより、これらの処理を実行するために複数の命令が設定されている構成と比較して、プログラムの構成を簡素化することができるとともに、主側ＲＯＭ６４におけるプログラムのデータ容量を低減することができる。

ＬＤＢ命令を利用して特図特電アドレステーブル６４ｑから取得した開始アドレスの下位１２ビットをＨＬレジスタ１０７にロードする構成であることにより、２バイトの取得データ指定データにおける第３〜第１５ビットのデータ及びＴＰレジスタ１１１に設定されているデータテーブルの基準アドレスに対応する取得開始アドレスを特定する処理と、当該取得指定データの下位３ビットに対応する取得開始ビット目を特定する処理と、特図特電アドレステーブル６４ｑから取得した開始アドレスの下位１２ビットをＨＬレジスタ１０７の下位１２ビットにロードする処理と、ＨＬレジスタ１０７の上位４ビットを「０」でマスクする処理と、を一命令で実行することができる。これにより、これらの処理を実行するために複数の命令が設定されている構成と比較して、プログラムの構成を簡素化することができるとともに、主側ＲＯＭ６４におけるプログラムのデータ容量を低減することができる。

ＬＤＢ命令を利用することにより、特図特電アドレステーブル６４ｑから開始アドレスＳＡ０〜ＳＡ６の下位１２ビットをＨＬレジスタ１０７にロードすることができる。また、当該ＬＤＢ命令の実行後にＨＬレジスタ１０７の値に対して開始アドレスＳＡ０〜ＳＡ６に共通する上位４ビットに対応する「９０００Ｈ」を加算することにより、ＨＬレジスタ１０７に開始アドレスＳＡ０〜ＳＡ６の全体を取得することができる。このため、特図特電アドレステーブル６４ｑに設定するアドレスデータを開始アドレスＳＡ０〜ＳＡ６の下位１２ビットのみとすることができる。これにより、特図特電アドレステーブル６４ｑに２バイトの開始アドレスＳＡ０〜ＳＡ６の全体を設定する構成と比較して、主側ＲＯＭ６４における特図特電アドレステーブル６４ｑのデータ容量を低減することができる。

ＬＤＢ命令を利用して変動開始用テーブル６４ｒから取得した開始アドレスの下位１２ビットをＨＬレジスタ１０７にロードする構成であることにより、２バイトの取得データ指定データにおける第３〜第１５ビットのデータ及びＴＰレジスタ１１１に設定されているデータテーブルの基準アドレスに対応する取得開始アドレスを特定する処理と、当該取得指定データの下位３ビットに対応する取得開始ビット目を特定する処理と、変動開始用テーブル６４ｒから取得した開始アドレスＳＢｎの下位１２ビットをＨＬレジスタ１０７の下位１２ビットにロードする処理と、当該ＨＬレジスタ１０７の上位４ビットを「０」でマスクする処理と、を一命令で実行することができる。これにより、これらの処理を実行するために複数の命令が設定されている構成と比較して、プログラムの構成を簡素化することができるとともに、主側ＲＯＭ６４におけるプログラムのデータ容量を低減することができる。

ＬＤＢ命令を利用して保留表示データテーブル６４ｓから取得した保留表示データＨＲｎの下位４ビットをＷレジスタ１０４ａの下位４ビットにロードする構成であることにより、２バイトの取得データ指定データにおける第３〜第１５ビットのデータ及びＴＰレジスタ１１１に設定されているデータテーブルの基準アドレスに対応する取得開始アドレスを特定する処理と、当該取得指定データの下位３ビットに対応する取得開始ビット目を特定する処理と、保留表示データテーブル６４ｓから取得した保留表示データＨＲｎの下位４ビットをＷレジスタ１０４ａの下位４ビットにロードする処理と、当該Ｗレジスタ１０４ａの上位４ビットを「０」でマスクする処理と、を一命令で実行することができる。これにより、これらの処理を実行するために複数の命令が設定されている構成と比較して、プログラムの構成を簡素化することができるとともに、主側ＲＯＭ６４におけるプログラムのデータ容量を低減することができる。

ＬＤＢ命令を利用することにより、保留表示データＨＲｎの下位４ビットをＷレジスタ１０４ａの下位４ビットにロードする処理と、当該Ｗレジスタ１０４ａの上位４ビットを「０」でマスクする処理と、を一命令で実行することができるため、これらの処理を実行するために複数の命令が設定されている構成と比較して、保留表示データ取得実行処理を実行するためのプログラムの構成を簡素化することができるとともに、当該プログラムの主側ＲＯＭ６４におけるデータ容量を低減することができる。

変動開始用テーブル６４ｒには、０〜２３の変動種別番号に対応する変動パターンテーブルの開始アドレスＳＢ０〜ＳＢ２３における下位１２ビットが設定されている。変動開始用テーブル６４ｒは、２つの開始アドレスＳＢｎの下位１２ビットが３つの連続するアドレスに対応するエリアに設定されているデータ構成である。変動開始用テーブル６４ｒにおいて、２４個の開始アドレスＳＢ０〜ＳＢ２３の下位１２ビットは合計３６バイトの記憶エリアに設定されている。これに対して、１つの開始アドレスＳＢｎ（ｎは０〜２３の整数）の全体（２バイト）が２つの連続するアドレスに対応するエリアに記憶されているデータ構成とすると、２４個の開始アドレスＳＢ０〜ＳＢ２３が設定されている変動開始用テーブル６４ｒを記憶するために主側ＲＯＭ６４において４８バイトの記憶エリアが必要となる。このように、２つの開始アドレスＳＢｎの下位１２ビットが３つの連続するアドレスに対応するエリアに設定されているデータ構成とすることにより、主側ＲＯＭ６４における変動開始用テーブル６４ｒのデータ容量を低減することができる。

ＬＤＢ命令を利用することにより、変動開始用テーブル６４ｒから開始アドレスＳＢ０〜ＳＢ２３の下位１２ビットを取得することができる。また、当該ＬＤＢ命令の実行後に当該下位１２ビットに対して開始アドレスＳＢ０〜ＳＢ２３に共通の上位４ビットに対応する「９０００Ｈ」を加算することにより、開始アドレスＳＢ０〜ＳＢ２３の全体を取得することができる。このため、変動開始用テーブル６４ｒに設定するアドレスデータを開始アドレスＳＢ０〜ＳＢ２３の下位１２ビットのみとすることができる。これにより、変動開始用テーブル６４ｒに２バイトの開始アドレスＳＢ０〜ＳＢ２３の全体を設定する構成と比較して、主側ＲＯＭ６４における変動開始用テーブル６４ｒのデータ容量を低減することができる。

保留表示データテーブル６４ｓにおいて５つの保留表示データＨＲ０〜ＨＲ４の下位４ビットは、主側ＲＯＭ６４において合計３バイトのエリアに設定されている。これに対して、１バイトの保留表示データＨＲ０〜ＨＲ４の全体を保留表示データテーブル６４ｓに記憶しておく構成とすると、５つの保留表示データＨＲ０〜ＨＲ４を設定するために合計５バイトのエリアが必要となる。このように、５つの保留表示データＨＲ０〜ＨＲ４の下位４ビットのみが保留表示データテーブル６４ｓに設定されているデータ構成であることにより、主側ＲＯＭ６４において保留表示データテーブル６４ｓを記憶しておくためのデータ容量が低減されている。

ＬＤＢ命令を利用することにより、保留表示データテーブル６４ｓから保留表示データＨＲｎの下位４ビットをＷレジスタ１０４ａの下位４ビットに取得するとともに、当該Ｗレジスタ１０４ａの上位４ビットを「０」でマスクして保留表示データＨＲｎの全体を取得することができる。このため、保留表示データテーブル６４ｓに設定する保留表示データＨＲｎを保留表示データＨＲｎの下位４ビットのみとすることができる。これにより、保留表示データテーブル６４ｓに１バイトの保留表示データＨＲｎの全体を設定する構成と比較して、主側ＲＯＭ６４における保留表示データテーブル６４ｓのデータ容量を低減することができる。

ＬＤ更新命令を利用することにより、データをロードする処理と、当該データのロード後にＨＬレジスタ１０７の値を１加算して当該ＨＬレジスタ１０７に格納されているアドレスを更新する処理と、を一命令で実行することができる。このため、データをロードするためのＬＤ命令及び当該データのロード後にＨＬレジスタ１０７の値を１加算する命令が設定されている構成と比較して、データをロードするとともに当該データのロード後にアドレスを更新するためのプログラムのデータ容量を低減することができる。

ＬＤ更新命令を利用することにより、第１初期化テーブル６４ｋの第２エリアに設定されているデータをＥレジスタ１０６ｂにロードする処理と、ＨＬレジスタ１０７の値を１加算して当該ＨＬレジスタ１０７に格納されているアドレスを更新する処理と、を一命令で実行することができる。このため、これら２つの処理を実行するために複数の命令をプログラムに設定する構成と比較して、データ設定実行処理を実行するためのプログラムのデータ容量を低減することができる。

ＬＤ更新命令を利用することにより、乱数最大値テーブル６４ｐにおいて設定対象として選択されている最大値データをＡレジスタ１０４ｂにロードする処理と、当該最大値データのロード後にＨＬレジスタ１０７の値を１加算して当該ＨＬレジスタ１０７に格納されているアドレスを更新する処理と、を一命令で実行することができる。このため、これら２つの処理を実行するために複数の命令をプログラムに設定する構成と比較して、乱数最大値設定処理を実行するためのプログラムのデータ容量を低減することができる。

ＬＤＨ更新命令を使用する構成とすることにより、主側ＲＯＭ６４の１バイトのエリアにおける上位４ビットのデータと下位４ビットのデータとを異なる汎用レジスタに読み出すことができるとともに、データが読み出された各汎用レジスタにおける上位４ビットを「０」でマスクすることができる。

ＬＤＨ更新命令を使用する構成とすることにより、「転送元」のＨＬレジスタ１０７に格納されているアドレスに対応するエリアにおける上位４ビットのデータを「転送先」に設定されているＷＡレジスタ１０４のうち一方の汎用レジスタ（Ｗレジスタ１０４ａ）の下位４ビットにロードするとともに当該汎用レジスタの上位４ビットを「０」でマスクする処理と、当該エリアにおける上位４ビットのデータを「転送先」に設定されているＷＡレジスタ１０４のうち他方の汎用レジスタ（Ａレジスタ１０４ｂ）の下位４ビットにロードするとともに当該汎用レジスタの上位４ビットを「０」でマスクする処理と、これらの処理の実行後に「転送元」のＨＬレジスタ１０７に格納されているアドレスに「１」を加算して当該アドレスを更新する処理と、を一命令で実行することができる。このため、これら３つの処理を実行するために複数の命令をプログラムに設定する構成と比較して、プログラムの構成を簡素化することができるとともに、プログラムのデータ容量を低減することができる。

ＬＤＨ更新命令を利用することにより、第１初期化テーブル６４ｋにおける第１エリアの上位４ビットに設定されているデータをＷレジスタ１０４ａの下位４ビットに設定するとともに当該Ｗレジスタ１０４ａの上位４ビットを「０」でマスクする処理と、第１エリアの下位４ビットに設定されているデータをＡレジスタ１０４ｂの下位４ビットに設定するとともに当該Ａレジスタ１０４ｂの上位４ビットを「０」でマスクする処理と、ＨＬレジスタ１０７の値を１加算して当該ＨＬレジスタ１０７に格納されているアドレスを更新する処理と、を一命令で実行することができる。このため、これら３つの処理を実行するために複数の命令をプログラムに設定する構成と比較して、データ設定実行処理を実行するためのプログラムのデータ容量を低減することができる。

ＬＤＢ更新命令を利用することにより、２バイトの取得データ指定データにおける第３〜第１５ビットのデータ及びＴＰレジスタ１１１に設定されているデータテーブルの基準アドレスに対応する取得開始アドレスを特定する処理と、当該取得指定データの下位３ビットに対応する取得開始ビット目を特定する処理と、取得開始アドレスの取得開始ビット目から取得ビット数のデータを「転送先」のレジスタにおける下位ビットにロードする処理と、「転送先」のレジスタにおける上位ビットを「０」でマスクする処理と、データ転送後に取得データ指定データに取得ビット数を加算して更新する処理と、を一命令で実行することができる。これにより、これらの処理を実行するために複数の命令が設定されている構成と比較して、プログラムの構成を簡素化することができるとともに、主側ＲＯＭ６４におけるプログラムのデータ容量を低減することができる。

ＬＤＢ更新命令を利用して高確当否テーブル６４ｇから取得した判定値データＤＶ１をＷＡレジスタ１０４に設定して取得データ指定データを更新する構成であることにより、２バイトの取得データ指定データにおける第３〜第１５ビットのデータ及びＴＰレジスタ１１１に設定されているデータテーブルの基準アドレスに対応する取得開始アドレスを特定する処理と、当該取得指定データの下位３ビットに対応する取得開始ビット目を特定する処理と、高確当否テーブル６４ｇから取得した判定値データＤＶ１をＷＡレジスタ１０４の下位６ビットにロードする処理と、当該ＷＡレジスタ１０４の上位１０ビットを「０」でマスクする処理と、取得データ指定データに取得ビット数を加算して更新する処理と、を一命令で実行することができる。これにより、これらの処理を実行するために複数の命令が設定されている構成と比較して、プログラムの構成を簡素化することができるとともに、主側ＲＯＭ６４におけるプログラムのデータ容量を低減することができる。

ＬＤＢ更新命令を利用して高確当否テーブル６４ｇから取得したフラグデータＦＤ１をＢレジスタ１０５ａに設定して取得データ指定データを更新する構成であることにより、２バイトの取得データ指定データにおける第３〜第１５ビットのデータ及びＴＰレジスタ１１１に設定されているデータテーブルの基準アドレスに対応する取得開始アドレスを特定する処理と、当該取得指定データの下位３ビットに対応する取得開始ビット目を特定する処理と、高確当否テーブル６４ｇから取得したフラグデータＦＤ１をＢレジスタ１０５ａの下位２ビットにロードする処理と、当該Ｂレジスタ１０５ａの上位６ビットを「０」でマスクする処理と、取得データ指定データに取得ビット数を加算して更新する処理と、を一命令で実行することができる。これにより、これらの処理を実行するために複数の命令が設定されている構成と比較して、プログラムの構成を簡素化することができるとともに、主側ＲＯＭ６４におけるプログラムのデータ容量を低減することができる。

ＬＤＢ更新命令を利用して第１特図用振分テーブル６４ｈから取得した第１加算前振分値ＦＶＡ１をＷレジスタ１０４ａにロードするとともに取得データ指定データを更新する構成であることにより、２バイトの取得データ指定データにおける第３〜第１５ビットのデータ及びＴＰレジスタ１１１に設定されているデータテーブルの基準アドレスに対応する取得開始アドレスを特定する処理と、当該取得指定データの下位３ビットに対応する取得開始ビット目を特定する処理と、第１特図用振分テーブル６４ｈから取得した第１加算前振分値ＦＶＡ１をＷレジスタ１０４ａの下位５ビットにロードする処理と、当該Ｗレジスタ１０４ａの上位３ビットを「０」でマスクする処理と、取得データ指定データに取得ビット数を加算して更新する処理と、を一命令で実行することができる。これにより、これらの処理を実行するために複数の命令が設定されている構成と比較して、プログラムの構成を簡素化することができるとともに、主側ＲＯＭ６４におけるプログラムのデータ容量を低減することができる。

ＬＤＢ更新命令を利用して第１特図用振分テーブル６４ｈから取得した第１フラグデータＦＤＡ１をＢレジスタ１０５ａにロードするとともに取得データ指定データを更新する構成であることにより、２バイトの取得データ指定データにおける第３〜第１５ビットのデータ及びＴＰレジスタ１１１に設定されているデータテーブルの基準アドレスに対応する取得開始アドレスを特定する処理と、当該取得指定データの下位３ビットに対応する取得開始ビット目を特定する処理と、第１特図用振分テーブル６４ｈから取得した第１フラグデータＦＤ１をＢレジスタ１０５ａの下位３ビットにロードする処理と、当該Ｂレジスタ１０５ａの上位５ビットを「０」でマスクする処理と、取得データ指定データに取得ビット数を加算して更新する処理と、を一命令で実行することができる。これにより、これらの処理を実行するために複数の命令が設定されている構成と比較して、プログラムの構成を簡素化することができるとともに、主側ＲＯＭ６４におけるプログラムのデータ容量を低減することができる。

電源投入設定処理（図１７（ｃ））においても利用されるデータ設定実行処理（図１９（ｃ））のプログラム及び第２初期化テーブル６４ｍのデータを利用して不正電波検知カウンタ１３３、不正磁気検知カウンタ１３４及び異常振動検知カウンタ１３５を初期化する構成であることにより、不正検知用初期化処理（図２９（ｂ））においてこれらの検知カウンタ１３３〜１３５を初期化するための専用のプログラム及びデータを記憶しておく構成と比較して、主側ＲＯＭ６４におけるプログラム及びデータのデータ容量を低減することができる。

第２特図保留表示データ取得処理（図５５（ｃ））では、第１特図保留表示データ取得処理（図５５（ａ））と共通のサブルーチンのプログラム及び保留表示データテーブル６４ｓを利用して第２特図保留数カウンタ１１９の値に対応する保留表示データＨＲｎを取得する。このため、保留表示データＨＲｎを取得するためのプログラム及びデータのデータ容量を低減することができる。

普図保留表示データ取得処理（図５５（ｄ））では、第１特図保留表示データ取得処理（図５５（ａ））及び第２特図保留表示データ取得処理（図５５（ｃ））と共通のサブルーチンのプログラム及び保留表示データテーブル６４ｓを利用して普図保留数カウンタ１２７の値に対応する保留表示データＨＲｎを取得する。このため、保留表示データＨＲｎを取得するためのプログラム及びデータのデータ容量を低減することができる。

第１特図用振分処理では、第１特図用振分テーブル６４ｈに設定されている加算前振分値ＦＶＡｎに対して一律に「２０」を加算することで、第１振分値である「４０」、第２振分値である「４０」及び第３振分値である「２０」を算出する。第１〜第３振分値から「２０」を減算した第１〜第３加算前振分値ＦＶＡ１〜ＦＶＡ３が第１特図用振分テーブル６４ｈに設定されているデータ構成であることにより、第１〜第３振分値が設定されているデータ構成と比較して、主側ＲＯＭ６４における第１特図用振分テーブル６４ｈのデータ容量を低減することができる。

第２特図用振分処理では、第２特図用振分テーブル６４ｊに設定されている加算前振分値ＦＶＢｎに対して一律に「２０」を加算することで、第１振分値である「３０」、第２振分値である「５０」及び第３振分値である「２０」を算出する。第１〜第３振分値から「２０」を減算した第１〜第３加算前振分値ＦＶＢ１〜ＦＶＢ３が第２特図用振分テーブル６４ｊに設定されているデータ構成であることにより、第１〜第３振分値が設定されているデータ構成と比較して、主側ＲＯＭ６４における第２特図用振分テーブル６４ｊのデータ容量を低減することができる。

ＬＤＢ命令及びＬＤＢ更新命令では、１６ビットの取得データ指定データを「８」（「１０００Ｂ」）で除算して得られるデータに対してＴＰレジスタ１１１に格納されているデータテーブルの基準アドレス（「９０００Ｈ」）を加算する演算が行われることにより取得開始アドレスが算出される。取得開始アドレスの算出に用いられる「８」は、取得データ指定データのうち取得開始ビット目を指定するためのデータのビット数である「３」ビットで表される数値範囲（「０」〜「７」）の最大値である「７」に「１」を加算した値であり、「２」の３乗である。取得データ指定データを当該「８」（「１０００Ｂ」）で除算することにより、当該取得データ指定データの第３〜第１５ビットに設定されている「０」又は「１」の情報を３ビット下位側にシフトさせて除算後の商データにおける下位１３ビット（第０〜第１２ビット）に設定することができるとともに、当該除算後の商データにおける上位３ビット（第１３〜第１５ビット）に「０」を設定することができる。これにより、取得開始アドレスを特定するためのデータ及び取得開始ビット目を特定するためのデータが集約されて設定されている１６ビットの取得データ指定データから取得開始アドレスを特定するためのデータのみを取り出して利用可能とすることができる。

ＬＤＢ命令及びＬＤＢ更新命令では、取得データ指定データの下位１バイトと「０００００１１１Ｂ」との論理積を演算することにより、取得データ指定データにおける下位３ビットのデータが抽出される。当該下位３ビットのデータは、取得開始ビット目を特定するためのデータである。取得データ指定データの下位１バイトと「０００００１１１Ｂ」との論理積を演算することにより、取得開始アドレスを特定するためのデータ及び取得開始ビット目を特定するためのデータが集約されて設定されている１６ビットの取得データ指定データから取得開始ビット目を特定するためのデータのみを取り出して利用可能とすることができる。

取得開始アドレスを特定するためのデータ及び取得開始ビット目を特定するためのデータは、２バイトからなる取得データ指定データに集約させて設定されている。これにより、取得データ指定データのデータ容量が低減されているとともに、ＬＤＢ命令及びＬＤＢ更新命令の機械語のデータ容量が低減されている。

ヘッダＨＤには、ヘッダＨＤであることを識別可能とするヘッダ識別ビットが設定されている。ヘッダ識別ビットは、ヘッダＨＤの最上位ビット（第７ビット）である。ヘッダ識別ビットには「１」が設定される。コマンドに含まれる１バイトのデータのうち最上位ビットに「１」が設定されているデータはヘッダＨＤのみである。このため、音光側受信回路９６は、受信バッファ１７７に格納された１バイトのデータにおける最上位ビットに「１」が設定されているか否かを判定することにより、当該１バイトのデータがヘッダＨＤであるか否かを把握することができる。これにより、音光側受信回路９６において第１送信回路１０１から受信する複数のコマンド同士の区切り位置を把握可能とすることができる。

通信用のコマンド（通信用の変動用コマンド及び通信用の通常復帰コマンド）には、ヘッダＨＤ及びフッタＦＴが含まれている。音光側ＣＰＵ９３は、ヘッダＨＤを利用して通信用のコマンドの開始位置を把握することができるとともに、フッタＦＴを利用して当該通信用のコマンドの終了位置を把握することができる。

音光側受信回路９６は、第１送信回路１０１からフッタＦＴの次に受信した１バイトデータがヘッダＨＤ以外のデータであった場合、及びヘッダＨＤを受信してからフッタＦＴを受信することなく次のヘッダＨＤを受信した場合にも通信エラーが発生したことを把握する。これにより、主側ＣＰＵ６３が送信待機バッファ１７５に設定したコマンドとは異なるデータが音光側ＣＰＵ９３にて利用されてしまうことを防止することができる。

主側ＣＰＵ６３は、１以上のデータフレームＦＲｍ（ｍは１以上の整数）を含むコマンドを送信する場合、各データフレームＦＲｍの最上位ビットを「０」に変更した変換後コマンドを生成する。変換後コマンドには、各データフレームＦＲｍの最上位ビットの情報を集めた最上位フレームＳＦｐ（ｐは１又は２）が設定される。これにより、各データフレームＦＲｍの最上位ビットの情報を把握可能としながら、ヘッダＨＤとヘッダＨＤ以外のデータとを音光側受信回路９６にて識別可能とすることができる。

音光側ＣＰＵ９３は、受信後待機バッファ１７８に格納されている通信用のコマンド（通信用の変動用コマンド及び通信用の通常復帰コマンド）を変換前エリア１８４にセットし、当該通信用のコマンドを変換後エリア１８５にて変換後コマンドに変換する。そして、当該変換後コマンドをコマンド格納バッファ１７９に格納する。これにより、音光側ＣＰＵ９３にて変換後コマンドを利用可能とすることができる。

音光側ＣＰＵ９３は、受信した通信用のコマンドのバイト数に基づいて、当該通信用のコマンドにおける最上位フレームＳＦｐ（ｐは１又は２）の数及び位置を把握する。このため、通信用のコマンドに最上位フレームＳＦｐの位置を示す情報を設定する処理を不要とすることができる。これにより、通信用のコマンドのデータ容量が増加してしまうことを防止できるとともに、通信用のコマンドを生成するための処理負荷を軽減することができる。また、通信用のコマンドを生成するためのプログラムのデータ容量を低減することができる。

音光側ＣＰＵ９３は、最上位フレームＳＦｐにおけるビットの位置に基づいて、当該ビットに対応するデータフレームＦＲｍを特定する。このため、通信用のコマンドに最上位フレームＳＦｐの各ビットとデータフレームＦＲｍとの対応関係を示す情報を設定する処理を不要とすることができる。これにより、通信用のコマンドのデータ容量が増加してしまうことを防止できるとともに、通信用のコマンドを生成するための処理負荷を軽減することができる。また、通信用のコマンドを生成するためのプログラムのデータ容量を低減することができる。

主側ＣＰＵ６３から音光側ＣＰＵ９３に送信される通信用のコマンドに含まれているデータフレームＦＲｍの数は「１」〜「１２」のいずれかである。通信用のコマンドに含まれているデータフレームＦＲｍの数が「７」の倍数である場合には、当該通信用のコマンドに含まれているデータフレームＦＲｍの数を「７」で除算した場合における商の数の最上位フレームＳＦｐが当該通信用のコマンドに設定されている。また、通信用のコマンドに含まれているデータフレームＦＲｍの数が「７」の倍数ではない場合には、当該通信用のコマンドに含まれているデータフレームＦＲｍの数を「７」で除算した場合における商の数よりも「１」大きい数の最上位フレームＳＦｐが当該通信用のコマンドに設定されている。これにより、通信用のコマンドの受信後に当該通信用のコマンドに含まれている全てのデータフレームＦＲｍにおける最上位のビットに設定される情報を最上位フレームＳＦｐに設定することができる。

＜第２の実施形態＞
本実施形態では、主制御基板６１に設けられたハード乱数回路において更新される数値情報の最大値を設定する処理が実行される点において上記第１の実施形態と相違している。以下、上記第１の実施形態と相違する構成について説明する。なお、上記第１の実施形態と同一の構成については基本的にその説明を省略する。

図７６は本実施形態における主制御基板６１の構成を説明するための説明図である。図７６に示すように、主制御基板６１には、大当たり種別を判定する際に使用する数値情報の更新が行われる大当たり種別更新回路１９１と、図柄表示装置４１が外れ変動する際のリーチ発生抽選に使用する数値情報の更新が行われるリーチ乱数更新回路１９２と、第２作動口３４の普電役物３４ａを電役開放状態とするか否かの抽選に使用する数値情報の更新が行われる普電乱数更新回路１９３とが設けられている。これらの更新回路１９１〜１９３はハード乱数回路である。

特定制御用のワークエリア１２１における抽選用カウンタエリア１１２（図１１）には、上記第１の実施形態において既に説明した当たり乱数カウンタＣ１、乱数初期値カウンタＣ４及び変動種別カウンタＣ５が設けられている。上記第１の実施形態と同様に、当たり乱数カウンタＣ１にて更新される数値情報は当たり発生の抽選に使用されるとともに、乱数初期値カウンタＣ４にて更新される数値情報は当たり乱数カウンタＣ１の初期値設定に使用される。また、変動種別カウンタＣ５にて更新される数値情報は各特図表示部３７ａ，３７ｂ及び図柄表示装置４１における表示継続時間を決定するために使用される。

大当たり種別更新回路１９１にて更新される数値情報、リーチ乱数更新回路１９２にて更新される数値情報及び普電乱数更新回路１９３にて更新される数値情報は、これらの更新回路１９１〜１９３においてその更新の都度前回値に１が加算され、最大値に達した後に０に戻る。各更新回路１９１〜１９３において数値情報は短時間間隔で更新される。大当たり種別更新回路１９１及びリーチ乱数更新回路１９２の各数値情報は、第１作動口３３又は第２作動口３４への入賞が発生した場合に、特図保留エリア１１３に格納される。また、上記第１の実施形態と同様に、第１作動口３３又は第２作動口３４への入賞が発生した場合には、当たり乱数カウンタＣ１の数値情報も特図保留エリア１１３に格納される。普電乱数更新回路１９３にて更新される数値情報は、スルーゲート３５への入賞が発生した場合に、普図保留エリア１１４に格納される。

図７６に示すように、大当たり種別更新回路１９１には、当該大当たり種別更新回路１９１にて更新される数値情報の最大値が設定される大当たり種別最大値カウンタ１９１ａが設けられており、リーチ乱数更新回路１９２には、当該リーチ乱数更新回路１９２にて更新される数値情報の最大値が設定されるリーチ乱数最大値カウンタ１９２ａが設けられており、普電乱数更新回路１９３には、普電乱数更新回路１９３にて更新される数値情報の最大値が設定される普電乱数最大値カウンタ１９３ａが設けられている。

図７７（ａ）は更新回路１９１〜１９３の最大値を説明するための説明図である。大当たり種別最大値カウンタ１９１ａ、リーチ乱数最大値カウンタ１９２ａ及び普電乱数最大値カウンタ１９３ａへの最大値の設定は電源投入時に行われる。図７７（ａ）に示すように、大当たり種別最大値カウンタ１９１ａには「９９」が設定され、リーチ乱数最大値カウンタ１９２ａには「２３８」が設定され、普電乱数最大値カウンタ１９３ａには「２５０」が設定される。

大当たり種別最大値カウンタ１９１ａには「１１１１Ｈ」のアドレスが設定されており、リーチ乱数最大値カウンタ１９２ａには「１１１２Ｈ」のアドレスが設定されており、普電乱数最大値カウンタ１９３ａには「１１１３Ｈ」のアドレスが設定されている。主側ＣＰＵ６３は、これらのアドレスを指定することにより、大当たり種別最大値カウンタ１９１ａ、リーチ乱数最大値カウンタ１９２ａ及び普電乱数最大値カウンタ１９３ａに最大値を設定することができる。

主側ＲＯＭ６４には、大当たり種別更新回路１９１、リーチ乱数更新回路１９２及び普電乱数更新回路１９３の最大値を設定するために利用されるハード乱数最大値テーブル６４ｗが記憶されている。図７７（ｂ）はハード乱数最大値テーブル６４ｗのデータ構成を説明するための説明図である。

図７７（ｂ）に示すように、ハード乱数最大値テーブル６４ｗは、主側ＲＯＭ６４において「９４２０Ｈ」〜「９４２６Ｈ」のアドレス範囲に設定されている。ハード乱数最大値テーブル６４ｗは、第１エリア及び第２エリアが交互に繰り返されるデータ構成となっている。第１エリアは更新回路１９１〜１９３のアドレスにおける下位１バイト又は終了用データが設定されている１バイトのエリアであり、第２エリアは直前の第１エリアのアドレスに対応する更新回路１９１〜１９３の最大値データが設定されている１バイトのエリアである。

図７７（ａ）に示すように、大当たり種別最大値カウンタ１９１ａ、リーチ乱数最大値カウンタ１９２ａ及び普電乱数最大値カウンタ１９３ａの各アドレスにおける上位１バイトは「１１Ｈ」で共通している。本実施形態において主側ＣＰＵ６３は、これらの最大値カウンタ１９１ａ〜１９３ａの上位１バイト用データとして「１１００Ｈ」を事前にＩＹレジスタ１０９に格納して更新回路１９１〜１９３の最大値の設定を行う。主側ＣＰＵ６３は、主側ＲＯＭ６４から各最大値カウンタ１９１ａ〜１９３ａのアドレスにおける下位１バイトを読み出し、上位１バイト用データと下位１バイトのデータとを加算することにより各最大値カウンタ１９１ａ〜１９３ａのアドレスを特定する。

図７７（ｂ）に示すように、ハード乱数最大値テーブル６４ｗにおいて、９４２０Ｈに対応する第１エリアには大当たり種別最大値カウンタ１９１ａのアドレスの下位１バイトである「１１Ｈ」が設定されているとともに、当該「９４２０Ｈ」に続く「９４２１Ｈ」に対応する第２エリアには当該大当たり種別最大値カウンタ１９１ａに設定される最大値データである「６３Ｈ」（「９９」）が設定されている。「９４２１Ｈ」に続く「９４２２Ｈ」に対応する第１エリアにはリーチ乱数最大値カウンタ１９２ａのアドレスの下位１バイトである「１２Ｈ」が設定されているとともに、当該「９４２２Ｈ」に続く「９４２３Ｈ」に対応する第２エリアには当該リーチ乱数最大値カウンタ１９２ａに設定される最大値データである「ＥＥＨ」（「２３８」）が設定されている。「９４２３Ｈ」に続く「９４２４Ｈ」に対応する第１エリアには普電乱数最大値カウンタ１９３ａのアドレスの下位１バイトである「１３Ｈ」が設定されているとともに、当該「９４２４Ｈ」に続く「９４２５Ｈ」に対応する第２エリアには当該普電乱数最大値カウンタ１９３ａに設定される最大値データである「ＦＡＨ」（「２５０」）が設定されている。「９４２５Ｈ」に続く「９４２６Ｈ」に対応する第１エリアには終了用データである「００Ｈ」が設定されている。

最大値カウンタ１９１ａ〜１９３ａのアドレスを特定するためにハード乱数最大値テーブル６４ｗに設定されるデータは当該アドレスの下位１バイトのみである。このため、ハード乱数最大値テーブル６４ｗにおいて、最大値カウンタ１９１ａ〜１９３ａのアドレスを特定するためのデータのデータ容量（１バイト）と、当該最大値カウンタ１９１ａ〜１９３ａに設定される最大値データのデータ容量（１バイト）とを同一のデータ容量とすることができる。これにより、主側ＲＯＭ６４におけるハード乱数最大値テーブル６４ｗのデータ容量を低減することができる。

次に、主側ＣＰＵ６３にて実行される乱数最大値設定処理について図７８（ａ）のフローチャートを参照しながら説明する。乱数最大値設定処理はメイン処理（図１５）のステップＳ１１９にて実行される。なお、乱数最大値設定処理は特定制御用のプログラム及び特定制御用のデータを利用して実行される。

乱数最大値設定処理では、まず更新回路設定処理を実行する（ステップＳ２７０１）。更新回路設定処理では、大当たり種別更新回路１９１の最大値である「９９」を大当たり種別最大値カウンタ１９１ａにセットし、リーチ乱数更新回路１９２の最大値である「２３８」をリーチ乱数最大値カウンタ１９２ａにセットし、普電乱数更新回路１９３の最大値である「２５０」を普電乱数最大値カウンタ１９３ａにセットする。なお、更新回路設定処理の詳細については後述する。

ステップＳ２７０１にて更新回路設定処理を実行した後は、当たり乱数カウンタＣ１の最大値設定処理を実行する（ステップＳ２７０２）。当該最大値設定処理では、当たり乱数カウンタＣ１の最大値である「７９９９」を当たり用最大値カウンタＣＮ１にセットする。その後、乱数初期値カウンタＣ４の最大値設定処理を実行する（ステップＳ２７０３）。当該最大値設定処理では、乱数初期値カウンタＣ４の最大値である「７９９９」を初期値用最大値カウンタＣＮ４にセットする。その後、変動種別カウンタＣ５の最大値設定処理を実行して（ステップＳ２７０４）、本乱数最大値設定処理を終了する。変動種別カウンタＣ５の最大値設定処理では、変動種別カウンタＣ５の最大値である「２５０」を変動種別用最大値カウンタＣＮ５にセットする。

次に、主側ＣＰＵ６３にて実行される更新回路設定処理のプログラム内容について図７８（ｂ）の説明図を参照しながら説明する。更新回路設定処理は乱数最大値設定処理（図７８（ａ））のステップＳ２７０１にて実行される。図７８（ｂ）に示すように本プログラムには、行番号として「２５０１」〜「２５０４」が設定されている。プログラムの命令は、コール命令又はジャンプ命令が実行される場合を除いて、行番号の小さい方から大きい方に向かう順番で実行される。

「２５０１」の行番号には「ＬＤＴＨＬ，４２０Ｈ」という命令が設定されている。「ＬＤＴ」はＬＤＴ実行回路１４９によるＬＤＴ命令であり、「ＨＬ」は転送先としてＨＬレジスタ１０７を指定する内容であり、「４２０Ｈ」は転送元として「４２０Ｈ」という１２ビットの数値情報を設定する内容である。上記第１の実施形態において既に説明したとおり、ＴＰレジスタ１１１には、メイン処理（図１５）のステップＳ１０４にてデータテーブルの基準アドレスとして「９０００Ｈ」が設定されている。このため、「ＬＤＴＨＬ，４２０Ｈ」が実行されることにより、「転送元」として設定されている「４２０Ｈ」に対してＴＰレジスタ１１１に設定されている「９０００Ｈ」を加算して得られる「９４２０Ｈ」がＨＬレジスタ１０７に設定される。「９４２０Ｈ」は、主側ＲＯＭ６４におけるハード乱数最大値テーブル６４ｗ（図７７（ｂ））の開始アドレスである。

このように、１２ビットの数値情報を設定してアドレス指定を行うＬＤＴ命令を利用してＨＬレジスタ１０７にハード乱数最大値テーブル６４ｗの開始アドレスをロードする構成であることにより、２バイトの数値情報を設定してアドレス指定を行うＬＤ命令を利用してＨＬレジスタ１０７にハード乱数最大値テーブル６４ｗの開始アドレスをロードする構成と比較して、乱数更新回路設定処理を実行するためのプログラムのデータ容量を低減することができる。

「２５０２」の行番号には「ＬＤＩＹ，１１００Ｈ」という命令が設定されている。「ＬＤ」はＬＤ命令であり、「ＩＹ」は転送先としてＩＹレジスタ１０９を指定する内容であり、「１１００Ｈ」は「転送元」として乱数の更新回路１９１〜１９３のアドレスに共通している上位１バイト用データを設定する内容である。「ＬＤＩＹ，１１００Ｈ」が実行されることにより、「転送元」として設定されている「１１００Ｈ」がＩＹレジスタ１０９にロードされる。これにより、ＩＹレジスタ１０９に上位１バイト用データを格納することができる。

「２５０３」の行番号には「ＣＡＬＬＳＨＲＳＤＳＥＴ」という命令が設定されている。「ＨＲＳＤＳＥＴ」は後述する最大値設定実行処理（図７８（ｃ））である。「ＣＡＬＬＳＨＲＳＤＳＥＴ」という命令は、最大値設定実行処理というサブルーチンを呼び出すための命令である。詳細は後述するが、行番号「２５０３」にて最大値設定実行処理が実行されることにより、大当たり種別最大値カウンタ１９１ａ、リーチ乱数最大値カウンタ１９２ａ及び普電乱数最大値カウンタ１９３ａに最大値データがセットされる。なお、最大値設定実行処理の内容については後述する。

最大値設定実行処理のサブルーチンが終了した場合には、「２５０４」の行番号に進む。「２５０４」の行番号には「ＲＥＴ」という命令が設定されている。既に説明したとおり、更新回路設定処理は乱数最大値設定処理（図７８（ａ））のステップＳ２７０１にて実行されるサブルーチンである。したがって、「ＲＥＴ」という命令が実行されることで、乱数最大値設定処理（図７８（ａ））のステップＳ２７０２に進むことになる。

図７８（ｃ）は主側ＣＰＵ６３にて実行される最大値設定実行処理のプログラム内容を説明するための説明図である。最大値設定実行処理は更新回路設定処理（図７８（ｂ））の行番号「２５０３」にて実行される。図７８（ｃ）に示すように、最大値設定実行処理の行番号「２６０５」には「ＬＤ（ＩＹ＋Ａ），Ｗ」という特殊ＬＤ命令が設定されている。

最大値設定実行処理（図７８（ｃ））の説明に先立ち、当該最大値設定実行処理に含まれている特殊ＬＤ命令について説明する。図７６に示すように、主制御基板６１には特殊ＬＤ命令を実行するための専用の回路として特殊ＬＤ実行回路１９４が設けられている。

特殊ＬＤ命令の命令コードは、「ＬＤ（ＩＹ＋Ａ）,Ｗ」のように、「ＬＤ（インデックスレジスタ＋汎用レジスタ），転送元」という構成を有している。特殊ＬＤ命令では、「インデックスレジスタ」としてＩＹレジスタ１０９が設定されるとともに、「汎用レジスタ」としてＡレジスタ１０４ｂが設定される。また、特殊ＬＤ命令では、「転送元」として１バイトのデータが格納されているＷレジスタ１０４ａが設定される。なお、特殊ＬＤ命令において「インデックスレジスタ」としてＩＸレジスタ１０８又はＴＰレジスタ１１１が設定される構成としてもよく、「汎用レジスタ」としてＷレジスタ１０４ａ、Ｂレジスタ１０５ａ、Ｃレジスタ１０５ｂ、Ｄレジスタ１０６ａ、Ｅレジスタ１０６ｂ、Ｈレジスタ１０７ａ又はＬレジスタ１０７ｂが設定される構成としてもよく、「転送元」として１バイトのデータ又は当該１バイトのデータが格納されているＡレジスタ１０４ｂ、Ｂレジスタ１０５ａ、Ｃレジスタ１０５ｂ、Ｄレジスタ１０６ａ、Ｅレジスタ１０６ｂ、Ｈレジスタ１０７ａ又はＬレジスタ１０７ｂが設定される構成としてもよい。

特殊ＬＤ命令において、「インデックスレジスタ＋汎用レジスタ」はインデックスレジスタ（ＩＹレジスタ１０９）に格納されている２バイトのデータと汎用レジスタ（Ａレジスタ１０４ｂ）に格納されている１バイトのデータとの和（加算の演算結果）を意味するとともに、「（インデックスレジスタ＋汎用レジスタ）」は当該和のアドレスに対応するエリアに記憶されている１バイトのデータを意味する。特殊ＬＤ命令が実行されることにより、「転送元」として設定されているＷレジスタ１０４ａに格納されている１バイトのデータが「インデックスレジスタ＋汎用レジスタ」の演算結果のアドレスに対応するエリアにロードされる。

このように、特殊ＬＤ命令を利用することにより、ＩＹレジスタ１０９に格納されているデータとＡレジスタ１０４ｂに格納されているデータとの和を演算して転送先のアドレスを算出する処理と、「転送元」のＷレジスタ１０４ａに格納されている１バイトのデータを転送先にロードする処理と、を一命令により実行することができる。これにより、これらの処理を実行するために複数の命令が設定されている構成と比較して、プログラムの構成を簡素化することができるとともに、主側ＲＯＭ６４におけるプログラムのデータ容量を低減することができる。

次に、主側ＣＰＵ６３にて実行される最大値設定実行処理のプログラム内容について図７８（ｃ）を参照しながら説明する。既に説明したとおり、最大値設定実行処理は更新回路設定処理（図７８（ｂ））の行番号「２５０３」にて実行される。図７８（ｃ）に示すように本プログラムには、行番号として「２６０１」〜「２６０６」が設定されている。プログラムの命令は、コール命令又はジャンプ命令が実行される場合を除いて、行番号の小さい方から大きい方に向かう順番で実行される。

図７８（ｃ）に示すように、「２６０１」の行番号には「ＨＲＳＤＳＥＴ」が設定されている。これは命令ではなくパチンコ機１０の開発者によるプログラムの確認に際して参照されるデータである。したがって、行番号「２６０１」では何ら命令が実行されることなく行番号「２６０２」に進む。

「２６０２」の行番号には「ＬＤＡ，（ＨＬ＋）」という命令が設定されている。「ＬＤ」はＬＤ更新実行回路１５１によるＬＤ更新命令であり、「Ａ」は転送先としてＡレジスタ１０４ｂを指定する内容であり、「（ＨＬ＋）」は転送元としてＨＬレジスタ１０７に格納されている２バイトのアドレスデータに対応する記憶エリアを指定するとともにデータのロード後にＨＬレジスタ１０７の値を１加算して更新することを指示にする内容である。既に説明したとおり、ＨＬレジスタ１０７にはハード乱数最大値テーブル６４ｗ（図７７（ｂ））の開始アドレスである「９４２０Ｈ」が格納されているとともに、当該ハード乱数最大値テーブル６４ｗにおいて当該開始アドレスに対応する第１エリアには大当たり種別最大値カウンタ１９１ａのアドレスにおける下位１バイト（「１１Ｈ」）が設定されている。このため、「ＬＤＡ，（ＨＬ＋）」が実行されることにより、Ａレジスタ１０４ｂに「１１Ｈ」がロードされる。また、ＨＬレジスタ１０７に「９４２１Ｈ」が格納されている状態となる。

「２６０３」の行番号には「ＲＥＴＺ」という命令が設定されている。「ＲＥＴＺ」は、Ａレジスタ１０４ｂに本最大値設定実行処理（図７８（ｃ））の終了用データが設定されている場合には本最大値設定実行処理を終了するとともに、Ａレジスタ１０４ｂに当該終了用データが設定されていない場合には次の行番号に進むことを指示する命令である。行番号「２６０２」にてＡレジスタ１０４ｂに終了用データ（「００Ｈ」）が設定された場合には、行番号「２６０３」にて「ＲＥＴＺ」が実行されることにより本最大値設定実行処理（図７８（ｃ））を終了する。一方、行番号「２６０２」にてＡレジスタ１０４ｂに設定されたデータが終了用データ以外のデータである場合には、行番号「２６０３」にて「ＲＥＴＺ」が実行されても本最大値設定実行処理（図７８（ｃ））が終了することはなく、行番号「２６０４」に進む。

「２６０４」の行番号には「ＬＤＷ，（ＨＬ＋）」という命令が設定されている。「ＬＤ」はＬＤ更新実行回路１５１によるＬＤ更新命令であり、「Ｗ」は転送先としてＷレジスタ１０４ａを指定する内容であり、「（ＨＬ＋）」は転送元としてＨＬレジスタ１０７に格納されている２バイトのアドレスデータに対応する記憶エリアを指定するとともにデータのロード後にＨＬレジスタ１０７の値を１加算して更新することを指示にする内容である。既に説明したとおり、ＨＬレジスタ１０７には「９４２１Ｈ」が格納されているとともに、ハード乱数最大値テーブル６４ｗ（図７７（ｂ））において当該「９４２１Ｈ」に対応する第２エリアには大当たり種別最大値カウンタ１９１ａに設定される最大値データである「６３Ｈ」（「９９」）が設定されている。このため、「ＬＤＷ，（ＨＬ＋）」が実行されることにより、Ｗレジスタ１０４ａに「６３Ｈ」がロードされるとともに、ＨＬレジスタ１０７に格納されているアドレスデータが「９４２２Ｈ」に更新される。

「２６０５」の行番号には「ＬＤ（ＩＹ＋Ａ），Ｗ」という命令が設定されている。「ＬＤ」は特殊ＬＤ実行回路１９４による特殊ＬＤ命令であり、「（ＩＹ＋Ａ）」は転送先としてＩＹレジスタ１０９のデータにＡレジスタ１０４ｂのデータを加算して得られるアドレスデータに対応する記憶エリアを指定する内容であり、「Ｗ」は転送元としてＷレジスタ１０４ａを指定する内容である。既に説明したとおり、ＩＹレジスタ１０９には事前に更新回路１９１〜１９３の上位１バイト用データ（「１１００Ｈ」）が格納されているとともに、Ａレジスタ１０４ｂには大当たり種別最大値カウンタ１９１ａのアドレスデータにおける下位１バイト（「１１Ｈ」）が格納されている。また、Ｗレジスタ１０４ａには大当たり種別最大値カウンタ１９１ａに対応する最大値データ（「６３Ｈ」）が格納されている。このため、「ＬＤ（ＩＹ＋Ａ），Ｗ」が実行されることにより、大当たり種別最大値カウンタ１９１ａに最大値データである「６３Ｈ」がロードされる。

このように、特殊ＬＤ命令を利用することにより、ＩＹレジスタ１０９に格納されているデータに対してＡレジスタ１０４ｂに格納されているデータを加算することにより転送先のアドレスを算出する処理と、Ｗレジスタ１０４ａに格納されている最大値データを転送先にロードする処理と、を一命令により実行することができる。これにより、これらの処理を実行するために複数の命令が設定されている構成と比較して、プログラムの構成を簡素化することができるとともに、主側ＲＯＭ６４におけるプログラムのデータ容量を低減することができる。

「２６０６」の行番号には「ＪＲＨＲＳＤＳＥＴ」という命令が設定されている。「ＪＲ」はジャンプ命令としてのＪＲ命令であり、「ＨＲＳＤＳＥＴ」はジャンプ先として最大値設定実行処理における最初の行番号「２６０１」を指定する内容である。「ＪＲＨＲＳＤＳＥＴ」が実行されることにより、最大値設定実行処理の行番号「２６０１」に進む。

その後、ＨＬレジスタ１０７に「９４２２Ｈ」が格納されている状態で行番号「２６０２」〜「２６０６」の処理が実行される。これにより、リーチ乱数最大値カウンタ１９２ａに最大値データである「ＥＥＨ」（「２３８」）がロードされるとともに、ＨＬレジスタ１０７に格納されているアドレスデータが「９４２４Ｈ」に更新される。

その後、ＨＬレジスタ１０７に「９４２４Ｈ」が格納されている状態で行番号「２６０２」〜「２６０６」の処理が実行される。これにより、普電乱数最大値カウンタ１９３ａに最大値データである「ＦＡＨ」がロードされるとともに、ＨＬレジスタ１０７に格納されているアドレスデータが「９４２６Ｈ」に更新される。

その後、ＨＬレジスタ１０７に「９４２６Ｈ」が格納されている状態で行番号「２６０２」〜「２６０６」の処理が実行される。行番号「２６０２」にて「ＬＤＡ，（ＨＬ＋）」が実行されることにより、Ａレジスタ１０４ｂに終了用データである「００Ｈ」がロードされる。その後、Ａレジスタ１０４ｂに終了用データが設定されている状態において行番号「２６０３」にて「ＲＥＴＺ」が実行されることにより、本最大値設定実行処理を終了する。既に説明したとおり、最大値設定実行処理は更新回路設定処理（図７８（ｂ））の行番号「２５０３」にて実行されるサブルーチンである。したがって、「ＲＥＴＺ」を実行することにより、本最大値設定実行処理を終了して、更新回路設定処理（図７８（ｂ））の行番号「２５０４」に進む。

このように、ハード乱数最大値テーブル６４ｗ（図７７（ｂ））を利用して更新回路設定処理（図７８（ｂ））を実行することにより、大当たり種別最大値カウンタ１９１ａ、リーチ乱数最大値カウンタ１９２ａ及び普電乱数最大値カウンタ１９３ａに最大値データを設定することができる。

ＩＹレジスタ１０９に上位１バイト用データ（「１１００Ｈ」）を設定する処理を行った後、ＩＹレジスタ１０９に格納されている当該上位１バイト用データを利用する特殊ＬＤ命令が複数回（具体的には３回）実行される。このため、ＩＹレジスタ１０９に上位１バイト用データを設定することなく各最大値カウンタ１９１ａ〜１９３ａのアドレスデータ（２バイト）の全体をハード乱数最大値テーブル６４ｗ（図７７（ｂ））に記憶しておく構成と比較して、主側ＲＯＭ６４におけるハード乱数最大値テーブル６４ｗのデータ容量を低減することができる。

特殊ＬＤ命令を利用することにより、ＩＹレジスタ１０９に格納されているデータに対してＡレジスタ１０４ｂに格納されているデータを加算することにより転送先のアドレスを算出する処理と、Ｗレジスタ１０４ａに格納されている最大値データを転送先にロードする処理と、を一命令により実行することができる。これにより、これらの処理を実行するために複数の命令が設定されている構成と比較して、プログラムの構成を簡素化することができるとともに、主側ＲＯＭ６４におけるプログラムのデータ容量を低減することができる。

大当たり種別最大値カウンタ１９１ａ、リーチ乱数最大値カウンタ１９２ａ及び普電乱数最大値カウンタ１９３ａの各アドレスにおける上位１バイトは「１１Ｈ」で共通している。これらの最大値カウンタ１９１ａ〜１９３ａの上位１バイト用データとして「１１００Ｈ」を事前にＩＹレジスタ１０９に格納する。主側ＣＰＵ６３は、主側ＲＯＭ６４から各最大値カウンタ１９１ａ〜１９３ａのアドレスにおける下位１バイトを読み出し、ＩＹレジスタ１０９に格納されている上位１バイト用データと下位１バイトのデータとを加算することにより各最大値カウンタ１９１ａ〜１９３ａのアドレスを特定する。これにより、各最大値カウンタ１９１ａ〜１９３ａのアドレスの特定を容易化することができる。

ＩＹレジスタ１０９に上位１バイト用データとして「１１００Ｈ」を設定する処理を行った後、ＩＹレジスタ１０９に格納されている当該上位１バイト用データを利用する特殊ＬＤ命令を複数回（具体的には３回）実行する。このため、ＩＹレジスタ１０９に上位１バイト用データを設定することなく各最大値カウンタ１９１ａ〜１９３ａのアドレスデータ（２バイト）の全体をハード乱数最大値テーブル６４ｗに記憶しておく構成と比較して、主側ＲＯＭ６４におけるハード乱数最大値テーブル６４ｗのデータ容量を低減することができる。

１２ビットの数値情報を設定してアドレス指定を行うＬＤＴ命令を利用してＨＬレジスタ１０７にハード乱数最大値テーブル６４ｗの開始アドレスをロードする構成であることにより、２バイトの数値情報を設定してアドレス指定を行うＬＤ命令を利用してＨＬレジスタ１０７にハード乱数最大値テーブル６４ｗの開始アドレスをロードする構成と比較して、乱数更新回路設定処理を実行するためのプログラムのデータ容量を低減することができる。

＜第３の実施形態＞
本実施形態では、表示制御処理の処理内容が上記第１の実施形態と相違している。以下、上記第１の実施形態と相違する構成について説明する。なお、上記第１の実施形態と同一の構成については基本的にその説明を省略する。

図７９は、本実施形態における主側ＣＰＵ６３にて実行される表示制御処理を示すフローチャートである。上記第１の実施形態において既に説明したとおり、表示制御処理はタイマ割込み処理（図２６）のステップＳ５１４にて実行される。なお、表示制御処理は特定制御用のプログラム及び特定制御用のデータを利用して実行される。

表示制御処理では、まずＤレジスタ１０６ａを「０」クリアする（ステップＳ２８０１）。その後、特定制御用のワークエリア１２１における第１特図保留数カウンタ１１８の値をＥレジスタ１０６ｂに設定する（ステップＳ２８０２）。その後、保留表示取得用処理を実行する（ステップＳ２８０３）。保留表示取得用処理では、主側ＲＯＭ６４に記憶されている保留表示データテーブル６４ｘ（図８０（ａ））からＥレジスタ１０６ｂに格納されている保留数に対応する４ビットのデータをＷレジスタ１０４ａの下位４ビット（第０〜第３ビット）にロードするとともに、当該Ｗレジスタ１０４ａの上位４ビット（第４〜第７ビット）を「０」でマスクする。これにより、Ｅレジスタ１０６ｂに格納されている保留数に対応する保留表示データＨＲｎ（ｎは０〜４のいずれかの整数）をＷレジスタ１０４ａにセットすることができる。

図８０（ａ）は保留表示データテーブル６４ｘのデータ構成を説明するための説明図である。図８０（ａ）に示すように、保留表示データテーブル６４ｘは「９１９５Ｈ」のアドレスに対応する１バイトのエリアに記憶されている。当該１バイトのエリアの下位４ビット（第０〜第３ビット）には「１」が設定されているとともに、上位４ビット（第４〜第７ビット）には「０」が設定されている。

図８０（ｂ）は保留数と保留表示データＨＲｎの取得態様との対応関係を説明するための説明図である。後述する保留表示取得実行処理（図８０（ｄ））では、保留数（「０」〜「４」のいずれか）に対応する保留表示データをＷレジスタ１０４ａに設定するために、ＨＬレジスタ１０７にいずれかの保留数「０」〜「４」に対応する取得データ指定データが格納されているとともにＡレジスタ１０４ｂに取得ビット数指定データとして「０３Ｈ」が格納されている状態において、「ＬＤＢＷ，（ＨＬ）．Ａ」というＬＤＢ命令が実行される。当該ＬＤＢ命令では、保留表示データテーブル６４ｘ（図８０（ａ））から４ビットのデータがＷレジスタ１０４ａの第０〜第３ビット（下位４ビット）にロードされるとともに、当該Ｗレジスタ１０４ａの第４〜第７ビットが「０」でマスクされる。

図８０（ｂ）に示すように、保留数「４」に対応する取得データ指定データは「０ＣＡ８Ｈ」である。また、保留数「３」に対応する取得データ指定データは「０ＣＡ９Ｈ」であり、保留数「２」に対応する取得データ指定データは「０ＣＡＡＨ」であり、保留数「１」に対応する取得データ指定データは「０ＣＡＢＨ」であり、保留数「０」に対応する取得データ指定データは「０ＣＡＣＨ」である。保留数「４」に対応する取得データ指定データである「０ＣＡ８Ｈ」は、「｛（保留表示データテーブル６４ｘの開始アドレス）−９０００Ｈ｝×８」の式により算出される数値情報である。「０」〜「４」の保留数に対応する取得データ指定データは、保留数「０」に対応する取得データ指定データである「０ＣＡＣＨ」から当該保留数を減算することにより算出される数値情報である。

ＨＬレジスタ１０７に保留数「０」に対応する取得データ指定データ（「０ＣＡＣＨ」）が格納されている状態で「ＬＤＢＷ，（ＨＬ）．Ａ」というＬＤＢ命令が実行される場合には、取得開始アドレスが「９１９５Ｈ」となるとともに取得開始ビット目が「４」となる。そして、「９１９５Ｈ」に対応するエリアの第４ビット目以降に設定されている４ビットのデータ（「００００Ｂ」）がＷレジスタ１０４ａの第０〜第３ビット（下位４ビット）にロードされるとともに、当該Ｗレジスタ１０４ａの第４〜第７ビット（上位４ビット）が「０」でマスクされる。これにより、保留数「０」に対応する保留表示データＨＲ０（「００００００００Ｂ」）をＷレジスタ１０４ａに設定することができる。ＨＬレジスタ１０７に保留数「１」に対応する取得データ指定データ（「０ＣＡＢＨ」）が格納されている状態で「ＬＤＢＷ，（ＨＬ）．Ａ」というＬＤＢ命令が実行される場合には、取得開始アドレスが「９１９５Ｈ」となるとともに取得開始ビット目が「３」となる。そして、「９１９５Ｈ」に対応するエリアの第３ビット目以降に設定されている４ビットのデータ（「０００１Ｂ」）がＷレジスタ１０４ａの第０〜第３ビット（下位４ビット）にロードされるとともに、当該Ｗレジスタ１０４ａの第４〜第７ビット（上位４ビット）が「０」でマスクされる。これにより、保留数「１」に対応する保留表示データＨＲ０（「０００００００１Ｂ」）をＷレジスタ１０４ａに設定することができる。ＨＬレジスタ１０７に保留数「２」に対応する取得データ指定データ（「０ＣＡＡＨ」）が格納されている状態で「ＬＤＢＷ，（ＨＬ）．Ａ」というＬＤＢ命令が実行される場合には、取得開始アドレスが「９１９５Ｈ」となるとともに取得開始ビット目が「２」となる。そして、「９１９５Ｈ」に対応するエリアの第２ビット目以降に設定されている４ビットのデータ（「００１１Ｂ」）がＷレジスタ１０４ａの第０〜第３ビット（下位４ビット）にロードされるとともに、当該Ｗレジスタ１０４ａの第４〜第７ビット（上位４ビット）が「０」でマスクされる。これにより、保留数「２」に対応する保留表示データＨＲ０（「００００００１１Ｂ」）をＷレジスタ１０４ａに設定することができる。ＨＬレジスタ１０７に保留数「３」に対応する取得データ指定データ（「０ＣＡ９Ｈ」）が格納されている状態で「ＬＤＢＷ，（ＨＬ）．Ａ」というＬＤＢ命令が実行される場合には、取得開始アドレスが「９１９５Ｈ」となるとともに取得開始ビット目が「１」となる。そして、「９１９５Ｈ」に対応するエリアの第１ビット目以降に設定されている４ビットのデータ（「０１１１Ｂ」）がＷレジスタ１０４ａの第０〜第３ビット（下位４ビット）にロードされるとともに、当該Ｗレジスタ１０４ａの第４〜第７ビット（上位４ビット）が「０」でマスクされる。これにより、保留数「３」に対応する保留表示データＨＲ０（「０００００１１１Ｂ」）をＷレジスタ１０４ａに設定することができる。ＨＬレジスタ１０７に保留数「４」に対応する取得データ指定データ（「０ＣＡ８Ｈ」）が格納されている状態で「ＬＤＢＷ，（ＨＬ）．Ａ」というＬＤＢ命令が実行される場合には、取得開始アドレスが「９１９５Ｈ」となるとともに取得開始ビット目が「０」となる。そして、「９１９５Ｈ」に対応するエリアの第０ビット目以降に設定されている４ビットのデータ（「１１１１Ｂ」）がＷレジスタ１０４ａの第０〜第３ビット（下位４ビット）にロードされるとともに、当該Ｗレジスタ１０４ａの第４〜第７ビット（上位４ビット）が「０」でマスクされる。これにより、保留数「４」に対応する保留表示データＨＲ０（「００００１１１１Ｂ」）をＷレジスタ１０４ａに設定することができる。

次に、主側ＣＰＵ６３にて実行される保留表示取得用処理について図８０（ｃ）のフローチャートを参照しながら説明する。保留表示取得用処理は表示制御処理（図７９）のステップＳ２８０３にて実行される。また、保留表示取得用処理は表示制御処理（図７９）のステップＳ２８０６及びステップＳ２８０９においても実行される。

保留表示取得用処理では、まずＨＬレジスタ１０７に上述した「０ＣＡＣＨ」を設定する（ステップＳ２９０１）。その後、ＨＬレジスタ１０７の値からＤＥレジスタ１０６の値を減算する（ステップＳ２９０２）。既に説明したとおり、表示制御処理（図７９）のステップＳ２８０１にてＤレジスタ１０６ａの値は「０」クリアされているとともに、ステップＳ２８０２にてＥレジスタ１０６ｂには第１特図保留数カウンタ１１８の値が設定されている。このため、ＨＬレジスタ１０７の値からＤＥレジスタ１０６の値を減算することにより、ＨＬレジスタ１０７には「０ＣＡＣＨ」から第１特図保留エリア１１５の保留数を減算した値、すなわち第１特図保留数カウンタ１１８の値に対応する取得データ指定データが格納されている状態となる。なお、表示制御処理（図７９）のステップＳ２８０６にて保留表示取得用処理（図８０（ｃ））が実行される場合には、ステップＳ２９０２の処理が実行されることによりＨＬレジスタ１０７に第２特図保留数カウンタ１１９の値に対応する取得データ指定データが格納されている状態となるとともに、表示制御処理（図７９）のステップＳ２８０９にて保留表示取得用処理（図８０（ｃ））が実行される場合には、ステップＳ２９０２の処理が実行されることによりＨＬレジスタ１０７に普図保留数カウンタ１２７の値に対応する取得データ指定データが格納されている状態となる。

その後、保留表示取得実行処理を実行して（ステップＳ２９０３）、本保留表示取得用処理を終了する。図８０（ｄ）は保留表示取得実行処理のプログラム内容を説明するための説明図である。図８０（ｄ）に示すように、本プログラムには、行番号として「２７０１」〜「２７０３」が設定されている。プログラムの命令は、コール命令又はジャンプ命令が実行される場合を除いて、行番号の小さい方から大きい方に向かう順番で実行される。

図８０（ｄ）に示すように、「２７０２」の行番号には「ＬＤＡ，０３Ｈ」という命令が設定されている。「ＬＤ」はＬＤ命令であり、「Ａ」は転送先としてＡレジスタ１０４ｂを指定する内容であり、「０３Ｈ」は転送元として「０３Ｈ」という１バイトの数値情報を指定する内容である。「０３Ｈ」は、行番号「２７０２」に設定されているＬＤＢ命令により保留表示データテーブル６４ｘから取得するビット数（「４」）から「１」を減算した値である。「ＬＤＡ，０３Ｈ」が実行されることにより、「転送先」のＡレジスタ１０４ｂに「０３Ｈ」がロードされる。後述する保留表示取得実行処理（図８０（ｄ））において「ＬＤＢＷ，（ＨＬ）．Ａ」というＬＤＢ命令が実行される場合、ＬＤＢ実行回路１５７においてＡレジスタ１０４ｂの値を１加算する演算が行われるとともに、当該１加算後の値が取得ビット数のデータとして利用される。このため、行番号「２７０１」にてＡレジスタ１０４ｂに「０３Ｈ」を格納することにより、当該ＬＤＢ命令において保留表示データテーブル６４ｘから取得されるデータのビット数を「４」とすることができる。

「２７０２」の行番号には「ＬＤＢＷ，（ＨＬ）．Ａ」という命令が設定されている。「ＬＤＢ」はＬＤＢ実行回路１５７によるＬＤＢ命令であり、「Ｗ」は「転送先」としてＷレジスタ１０４ａを指定する内容であり、「（ＨＬ）」はＨＬレジスタ１０７に格納されている２バイトのデータを取得データ指定データに指定する内容であり、「Ａ」はＡレジスタ１０４ｂに格納されている１バイトのデータを取得ビット数指定データに指定する内容である。既に説明したとおり、ＨＬレジスタ１０７には保留数に対応する取得データ指定データが格納されているとともに、Ａレジスタ１０４ｂには「０３Ｈ」が格納されている。また、ＴＰレジスタ１１１にはデータテーブルの基準アドレスである「９０００Ｈ」が格納されている。図８０（ｂ）に示すように、保留数が「０」〜「４」のいずれであっても取得開始アドレスは、保留表示データテーブル６４ｘが記憶されている「９１９５Ｈ」となる。既に説明したとおり、「ＬＤＢＷ，（ＨＬ）．Ａ」が実行されることにより、保留数「ｎ」に対応する保留表示データＨＲｎ（ｎは０〜４のいずれかの整数）をＷレジスタ１０４ａに設定することができる。

このように、ＬＤＢ命令を利用して保留表示データテーブル６４ｘから取得した保留表示データＨＲｎの下位４ビットをＷレジスタ１０４ａの第０〜第３ビット（下位４ビット）にロードするとともに当該Ｗレジスタ１０４ａの上位４ビットを「０」でマスクする構成であることにより、２バイトの取得データ指定データにおける第３〜第１５ビットのデータ及びＴＰレジスタ１１１に設定されているデータテーブルの基準アドレスに対応する取得開始アドレスを特定する処理と、当該取得指定データの第０〜第２ビット（下位３ビット）に対応する取得開始ビット目を特定する処理と、保留表示データテーブル６４ｘから取得した保留表示データＨＲｎの下位４ビットをＷレジスタ１０４ａの第０〜第３ビット（下位４ビット）にロードする処理と、当該Ｗレジスタ１０４ａの上位４ビットを「０」でマスクする処理と、を一命令で実行することができる。これらの処理はＬＤＢ実行回路１５７にて実行される。これにより、これらの処理を実行するために複数の命令が設定されている構成と比較して、プログラムの構成を簡素化することができるとともに、主側ＲＯＭ６４におけるプログラムのデータ容量を低減することができる。

「２７０３」の行番号には「ＲＥＴ」という命令が設定されている。既に説明したとおり、保留表示取得実行処理は保留表示取得用処理（図８０（ｃ））のステップＳ２９０３にて実行されるサブルーチンである。したがって、「ＲＥＴ」という命令が実行されることで、保留表示取得実行処理が終了するとともに、保留表示取得用処理も終了する。

このように、ＬＤＢ命令を利用することにより、保留表示データテーブル６４ｘにおいて保留数に対応する態様で取得開始ビット目をずらして保留表示データＨＲｎの下位４ビットを取得することができる。このため、保留表示データテーブル６４ｘのデータ容量を１バイトに低減することができる。

表示制御処理（図７９）の説明に戻り、ステップＳ２８０３にて保留表示取得用処理を実行した後は、Ｗレジスタ１０４ａに格納されている保留表示データＨＲｎを特定制御用のワークエリア１２１における第１特図保留表示エリアに設定する（ステップＳ２８０４）。これにより、第１特図保留表示部３７ｃにおいて第１特図保留エリア１１５の保留数に対応する表示を行うことが可能となる。

その後、特定制御用のワークエリア１２１における第２特図保留数カウンタ１１９の値をＥレジスタ１０６ｂに設定し（ステップＳ２８０５）、上述した保留表示取得用処理（図８０（ｃ））を実行する（ステップＳ２８０６）。これにより、第２特図保留数カウンタ１１９の値に対応する保留表示データＨＲｎをＷレジスタ１０４ａに取得することができる。

その後、Ｗレジスタ１０４ａに格納されている保留表示データＨＲｎを特定制御用のワークエリア１２１における第２特図保留表示エリアに設定する（ステップＳ２８０７）。これにより、第２特図保留表示部３７ｄにおいて第２特図保留エリア１１６の保留数に対応する表示を行うことが可能となる。

その後、特定制御用のワークエリア１２１における普図保留数カウンタ１２７の値をＥレジスタ１０６ｂに設定し（ステップＳ２８０８）、上述した保留表示取得用処理（図８０（ｃ））を実行する（ステップＳ２８０９）。これにより、普図保留数カウンタ１２７の値に対応する保留表示データＨＲｎをＷレジスタ１０４ａに取得することができる。

その後、Ｗレジスタ１０４ａに格納されている保留表示データＨＲｎを特定制御用のワークエリア１２１における普図保留表示エリアに設定する（ステップＳ２８１０）。これにより、普図保留表示部３８ｂにおいて普図保留エリア１２５の保留数に対応する表示を行うことが可能となる。その後、各種表示データ出力処理を実行して（ステップＳ２８１１）、本表示制御処理を終了する。

ＬＤＢ命令を利用して保留表示データテーブル６４ｘから取得した保留表示データＨＲｎの下位４ビットをＷレジスタ１０４ａの第０〜第３ビット（下位４ビット）にロードするとともに当該Ｗレジスタ１０４ａの第４〜第７ビット（上位４ビット）を「０」でマスクする構成であることにより、２バイトの取得データ指定データにおける第３〜第１５ビットのデータ及びＴＰレジスタ１１１に設定されているデータテーブルの基準アドレスに対応する取得開始アドレスを特定する処理と、当該取得指定データの第０〜第２ビット（下位３ビット）に対応する取得開始ビット目を特定する処理と、保留表示データテーブル６４ｘから取得した保留表示データＨＲｎの下位４ビットをＷレジスタ１０４ａの第０〜第３ビット（下位４ビット）にロードする処理と、当該Ｗレジスタ１０４ａの第４〜第７ビット（上位４ビット）を「０」でマスクする処理と、を一命令で実行することができる。これらの処理はＬＤＢ実行回路１５７にて実行される。これにより、これらの処理を実行するために複数の命令が設定されている構成と比較して、プログラムの構成を簡素化することができるとともに、主側ＲＯＭ６４におけるプログラムのデータ容量を低減することができる。

ＬＤＢ命令を利用することにより、保留表示データテーブル６４ｘにおいて保留数に対応する態様で取得開始ビット目をずらして保留表示データＨＲｎの下位４ビットを取得することができる。このため、保留表示データテーブル６４ｘのデータ容量を１バイトとすることができる。保留表示データテーブルに５種類の保留数に対応する５種類の保留表示データＨＲｎの全体が設定されている構成、及び保留表示データテーブルに５種類の保留数に対応する５種類の保留表示データＨＲｎの下位４ビットが設定されている構成と比較して、保留表示データテーブル６４ｘのデータ容量を低減することができる。

＜第４の実施形態＞
本実施形態では、第２初期化テーブルの最終アドレスと乱数最大値テーブルの開始アドレスとが共通のアドレスである点において上記第１の実施形態と相違している。以下、上記第１の実施形態と相違する構成について説明する。なお、上記第１の実施形態と同一の構成については基本的にその説明を省略する。

図８１（ａ）は本実施形態における第１初期化テーブル６４ｙのデータ構成を説明するための説明図であり、図８１（ｂ）は第２初期化テーブル６４ｚのデータ構成を説明するための説明図であり、図８１（ｃ）は乱数最大値テーブル６４αのデータ構成を説明するための説明図である。

第１初期化テーブル６４ｙは、上記第１の実施形態における第１初期化テーブル６４ｋ（図１８（ａ））と同様に、不正電波検知カウンタ１３３、不正磁気検知カウンタ１３４及び異常振動検知カウンタ１３５に初期値を設定するためのデータテーブルであるとともに、第２初期化テーブル６４ｚは、上記第１の実施形態における第２初期化テーブル６４ｍ（図１８（ｂ））と同様に、停電エリア１３１及び不正監視タイマカウンタ１３２を「０」クリアするためのデータテーブルである。また、乱数最大値テーブル６４αは、上記第１の実施形態における乱数最大値テーブル６４ｐ（図２３（ａ））と同様に、当たり乱数カウンタＣ１、大当たり種別カウンタＣ２、リーチ乱数カウンタＣ３、乱数初期値カウンタＣ４、変動種別カウンタＣ５及び普電乱数カウンタＣ６に対応する最大値カウンタＣＮ１〜ＣＮ６に最大値データを設定するために利用されるデータテーブルである。

図８１（ａ）に示すように、第１初期化テーブル６４ｙは、上記第１の実施形態における第１初期化テーブル６４ｋ（図１８（ａ））と同様に、主側ＲＯＭ６４における「９４００Ｈ」〜「９４０５Ｈ」のアドレスに設定されている。図８１（ｂ）に示すように、第２初期化テーブル６４ｚは、上記第１の実施形態における第２初期化テーブル６４ｍ（図１８（ｂ））と同様に、主側ＲＯＭ６４における「９４０６Ｈ」〜「９４０ＢＨ」のアドレスに設定されている。図８１（ｃ）に示すように、乱数最大値テーブル６４αは、主側ＲＯＭ６４における「９４０ＢＨ」〜「９４１３Ｈ」のアドレスに設定されている。

図８１（ｂ）に示すように第２初期化テーブル６４ｚの最終アドレスは「９４０ＢＨ」であり、図８１（ｃ）に示すように当該「９４０ＢＨ」は乱数最大値テーブル６４αの開始アドレスでもある。当該「９４０ＢＨ」には「６３Ｈ」という１バイトのデータが設定されている。「６３Ｈ」は、図８１（ｃ）に示すように大当たり種別用最大値カウンタＣＮ２の最大値データであるとともに、図８１（ｂ）に示すように後述するデータ設定実行処理（図８２（ｂ））の終了用データである。

このように、主側ＲＯＭ６４において１つのアドレスに対応するエリアに大当たり種別用最大値カウンタＣＮ２の最大値データであるとともにデータ設定実行処理（図８２（ｂ））の終了用データである「６３Ｈ」が設定されている構成であることにより、主側ＲＯＭ６４において大当たり種別用最大値カウンタＣＮ２の最大値データが設定されているエリアとは別に、データ設定実行処理（図８２（ｂ））の終了用データが設定されているエリアが設けられている構成と比較して、主側ＲＯＭ６４において第２初期化テーブル６４ｚ及び乱数最大値テーブル６４αの合計のデータ容量が低減されている。

図８２（ａ）は主側ＣＰＵ６３にて実行される電源投入設定処理のプログラム内容を説明するための説明図である。上記第１の実施形態において既に説明したとおり、電源投入設定処理はメイン処理（図１５）のステップＳ１１８にて実行される。図８２（ａ）に示すように本プログラムには、行番号として「２８０１」〜「２８０６」が設定されている。プログラムの命令は、コール命令又はジャンプ命令が実行される場合を除いて、行番号の小さい方から大きい方に向かう順番で実行される。

「２８０１」〜「２８０２」の行番号には、上記第１の実施形態における電源投入設定処理（図８２（ａ））の「１００１」〜「１００２」の行番号と同様の命令が設定されている。具体的には、「２８０１」の行番号には「ＬＤＴＨＬ，４００Ｈ」という命令が設定されている。「ＬＤＴ」はＬＤＴ実行回路１４９によるＬＤＴ命令であり、「ＨＬ」は転送先としてＨＬレジスタ１０７を指定する内容であり、「４００Ｈ」は転送元として「４００Ｈ」という１２ビットの数値情報を設定する内容である。上記第１の実施形態において既に説明したとおり、ＴＰレジスタ１１１には、メイン処理（図１５）のステップＳ１０４にてデータテーブルの基準アドレス（「９０００Ｈ」）が設定されている。このため、「ＬＤＴＨＬ，４００Ｈ」が実行されることにより、転送元として設定されている「４００Ｈ」に対してＴＰレジスタ１１１に設定されている「９０００Ｈ」を加算して得られる「９４００Ｈ」がＨＬレジスタ１０７にロードされる。これにより、ＨＬレジスタ１０７に第１初期化テーブル６４ｙ（図８１（ａ））の開始アドレスが設定されている状態とすることができる。

「２８０２」の行番号には「ＸＯＲＤ，Ｄ」という命令が設定されている。「ＸＯＲ」はＸＯＲ命令という排他的論理和命令であり、コンマの前後の「Ｄ」はＤレジスタ１０６ａを指定する内容である。「ＸＯＲＤ，Ｄ」が実行されることにより、Ｄレジスタ１０６ａの値とＤレジスタ１０６ａの値との排他的論理和の演算結果がコンマの前の「Ｄ」で指定されたＤレジスタ１０６ａに設定される。具体的には、Ｄレジスタ１０６ａの値に関わらず、Ｄレジスタ１０６ａに「００Ｈ」が設定される。つまり、Ｄレジスタ１０６ａが「０」クリアされる。上記第１の実施形態において図１６（ａ）を参照しながら既に説明したとおり、電源投入設定処理の対象となるエリア及びカウンタのアドレスにおける上位１バイトは「００Ｈ」で共通している。行番号「２８０２」の命令は、Ｄレジスタ１０６ａに当該共通の上位１バイト（「００Ｈ」）を設定するための命令である。

「２８０３」の行番号には「ＣＡＬＬ４ＢＴＳ２０」という命令が設定されている。「４ＢＴＳ２０」は後述するデータ設定実行処理（図８２（ｂ））である。「ＣＡＬＬ４ＢＴＳ２０」という命令は、データ設定実行処理というサブルーチンを呼び出すための命令である。行番号「２８０３」では、ＨＬレジスタ１０７に第１初期化テーブル６４ｙの開始アドレスが設定されているとともにＤレジスタ１０６ａに「００Ｈ」が格納されている状態でデータ設定実行処理が実行される。既に説明したとおり、第１初期化テーブル６４ｙは、不正電波検知カウンタ１３３、不正磁気検知カウンタ１３４及び異常振動検知カウンタ１３５に初期値を設定するためのデータテーブルである。行番号「２８０３」にてデータ設定実行処理が実行されることにより、不正電波検知カウンタ１３３には初期値として「５」が設定され、不正磁気検知カウンタ１３４には初期値として「１０」が設定され、異常振動検知カウンタ１３５には初期として「１５」が設定される。行番号「２８０３」の命令に基づいて呼び出したデータ設定実行処理のサブルーチンが終了した場合には、「２８０４」の行番号に進む。詳細は後述するが、行番号「２８０３」にてデータ設定実行処理が実行されることにより、ＨＬレジスタ１０７には「９４０５Ｈ」が設定されている状態となる。

「２８０４」の行番号には、「ＩＮＣＨＬ」という命令が設定されている。「ＩＮＣＨＬ」は、ＨＬレジスタ１０７の値を１加算する演算命令である。行番号「２８０４」にて「ＩＮＣＨＬ」が実行されることにより、ＨＬレジスタ１０７の値が１加算されて「９４０６Ｈ」に更新される。これにより、ＨＬレジスタ１０７に主側ＲＯＭ６４における第２初期化テーブル６４ｚ（図８１（ｃ））の開始アドレスが設定されている状態とすることができる。

「２８０５」の行番号には、上述した「２８０３」の行番号と同様に、「ＣＡＬＬ４ＢＴＳ２０」という命令が設定されている。行番号「２８０５」では、ＨＬレジスタ１０７に第２初期化テーブル６４ｚの開始アドレスが設定されているとともにＤレジスタ１０６ａに「００Ｈ」が格納されている状態でデータ設定実行処理が実行される。行番号「２８０５」にてデータ設定実行処理が実行されることにより、停電エリア１３１及び不正監視タイマカウンタ１３２が「０」クリアされる。行番号「２８０５」の命令に基づいて呼び出したデータ設定実行処理のサブルーチンが終了した場合には、「２８０６」の行番号に進む。

「２８０６」の行番号には「ＲＥＴ」という命令が設定されている。既に説明したとおり、電源投入設定処理はメイン処理（図１５）のステップＳ１１８にて実行されるサブルーチンである。したがって、「ＲＥＴ」という命令が実行されることで、メイン処理（図１５）のステップＳ１１９に進むことになる。

次に、主側ＣＰＵ６３にて実行されるデータ設定実行処理のプログラム内容について図８２（ｂ）の説明図を参照しながら説明する。既に説明したとおり、データ設定実行処理は電源投入設定処理（図８２（ａ））の行番号「２８０３」及び行番号「２８０５」にて「ＣＡＬＬ４ＢＴＳ２０」が実行されることにより呼び出される。図８２（ｂ）に示すように、本プログラムには、行番号として「２９０１」〜「２９１１」が設定されている。プログラムの命令は、コール命令又はジャンプ命令が実行される場合を除いて、行番号の小さい方から大きい方に向かう順番で実行される。

先ず電源投入設定処理（図８２（ａ））の行番号「２８０３」にてデータ設定実行処理が実行される場合について説明する。既に説明したとおり、行番号「２８０３」では、第１初期化テーブル６４ｙ（図８１（ａ））の開始アドレスである「９４００Ｈ」がＨＬレジスタ１０７に格納されているとともに、不正電波検知カウンタ１３３、不正磁気検知カウンタ１３４及び異常振動検知カウンタ１３５のアドレスデータに共通する上位１バイト（「００Ｈ」）がＤレジスタ１０６ａに格納されている状態においてデータ設定実行処理が実行される。

行番号「２８０３」にて実行されるデータ設定実行処理では、先ず第１初期化テーブル６４ｙ（図８１（ａ））における「９４００Ｈ」〜「９４０２Ｈ」のアドレス範囲に設定されているデータを利用して行番号「２９０２」〜「２９１１」の命令が実行される。図８１（ａ）に示すように、第１初期化テーブル６４ｙの開始アドレスである「９４００Ｈ」に対応する第１エリアの上位４ビットには不正電波検知カウンタ１３３に初期値である「５」を設定するための初期設定データとして「０１０１Ｂ」が設定されているとともに、当該第１エリアの下位４ビットには不正磁気検知カウンタ１３４に初期値である「１０」を設定するための初期設定データとして「１０１０Ｂ」が設定されている。「９４００Ｈ」に続く「９４０１Ｈ」に対応する第２エリアには不正電波検知カウンタ１３３のアドレスの下位１バイトである「２１Ｈ」が設定されている。また、「９４０１Ｈ」に続く「９４０２Ｈ」に対応する第３エリアには不正磁気検知カウンタ１３４のアドレスの下位１バイトである「２２Ｈ」が設定されている。

図８２（ｂ）に示すように、「２９０１」の行番号には「４ＢＴＳ２０」が設定されている。これは命令ではなくパチンコ機１０の開発者によるプログラムの確認に際して参照されるデータである。したがって、行番号「２９０１」では何ら命令が実行されることなく行番号「２９０２」に進む。

「２９０２」の行番号には「ＬＤＨＷＡ，（ＨＬ＋）」という命令が設定されている。「ＬＤＨ」はＬＤＨ更新実行回路１５２によるＬＤＨ更新命令であり、「ＷＡ」は転送先としてＷＡレジスタ１０４を指定する内容である。また、「（ＨＬ＋）」は転送元としてＨＬレジスタ１０７に格納されているアドレスに対応するエリアに格納されているデータを指定する内容であるとともに、当該データのロード後にＨＬレジスタ１０７の値を１加算して当該ＨＬレジスタ１０７に格納されているアドレスを更新することを指示する内容である。上述したとおり、第１初期化テーブル６４ｙにおいて「９４００Ｈ」に対応する第１エリアの上位４ビットには初期設定データとして「０１０１Ｂ」がセットされているとともに、当該第１エリアの下位４ビットには初期設定データとして「１０１０Ｂ」がセットされている。このため、行番号「２９０２」にて「ＬＤＨＷＡ，（ＨＬ＋）」が実行されることにより、Ｗレジスタ１０４ａの下位４ビットに当該第１エリアの上位４ビットである「０１０１Ｂ」が設定されるとともに、当該Ｗレジスタ１０４ａの上位４ビットが「０」でマスクされる。また、Ａレジスタ１０４ｂの下位４ビットに当該第１エリアの下位４ビットである「１０１０Ｂ」が設定されるとともに、当該Ａレジスタ１０４ｂの上位４ビットが「０」でマスクされる。これにより、Ｗレジスタ１０４ａに初期設定用の「０００００１０１Ｂ」というデータが格納されている状態とすることができるとともに、Ａレジスタ１０４ｂに初期設定用の「００００１０１０Ｂ」というデータが格納されている状態とすることができる。また、ＨＬレジスタ１０７の値に「１」が加算されて当該ＨＬレジスタ１０７に格納されているアドレスが「９４０１Ｈ」に更新される。

「２９０３」の行番号には「ＬＤＥ，（ＨＬ）」という命令が設定されている。「ＬＤ」はＬＤ命令であり、「Ｅ」は転送先としてＥレジスタ１０６ｂを指定する内容である。また、「（ＨＬ）」は転送元としてＨＬレジスタ１０７に格納されているアドレスに対応するエリアに格納されているデータを指定する内容である。上述したとおり、第１初期化テーブル６４ｙにおいて「９４０１Ｈ」に対応する第２エリアには、不正電波検知カウンタ１３３のアドレスにおける下位１バイトである「２１Ｈ」が設定されている。行番号「２９０３」にて「ＬＤＥ，（ＨＬ）」が実行されることにより、Ｅレジスタ１０６ｂに「２１Ｈ」が格納される。これにより、不正電波検知カウンタ１３３のアドレスである「００２１Ｈ」がＤＥレジスタ１０６に格納されている状態とすることができる。

「２９０４」の行番号には「ＲＥＴＺ」という命令が設定されている。行番号「２９０４」における「ＲＥＴＺ」は、Ｅレジスタ１０６ｂに終了用データが設定されている場合には本データ設定実行処理を終了するとともに、Ｅレジスタ１０６ｂに終了用データが設定されていない場合には次の行番号に進むことを指示する命令である。本実施形態では、終了用データとして「６３Ｈ」が設定されている。上述したとおり、直前の行番号「２９０３」にてＥレジスタ１０６ｂには「２１Ｈ」が格納されているため、行番号「２９０５」に進む。

「２９０５」の行番号には「ＩＮＣＨＬ」という命令が設定されている。行番号「２９０５」にて「ＩＮＣＨＬ」が実行されることにより、ＨＬレジスタ１０７の値に「１」が加算されて当該ＨＬレジスタ１０７に格納されているアドレスが「９４０２Ｈ」に更新される。本実施形態において主側ＭＰＵ６２は、ＬＤ更新実行回路１５１を不具備である。ＨＬレジスタ１０７に格納されているアドレスの更新は「ＩＮＣ」という演算命令を利用して行われる。

「２９０６」の行番号には「ＬＤ（ＤＥ），Ｗ」という命令が設定されている。「ＬＤ」はＬＤ命令であり、「（ＤＥ）」は転送先としてＤＥレジスタ１０６に格納されているアドレスに対応するエリアを指定する内容であり、「Ｗ」は転送元としてＷレジスタ１０４ａを指定する内容である。既に説明したとおり、ＤＥレジスタ１０６には不正電波検知カウンタ１３３のアドレスである「００２１Ｈ」が格納されているとともに、Ｗレジスタ１０４ａには初期設定用のデータである「０００００１０１Ｂ」が格納されている。このため、行番号「２９０５」にて「ＬＤ（ＤＥ），Ｗ」が実行されることにより、不正電波検知カウンタ１３３に当該初期設定用のデータがロードされる。これにより、不正電波検知カウンタ１３３に初期値である「５」をセットすることができる。

「２９０７」の行番号には、「２９０３」の行番号と同様に、「ＬＤＥ，（ＨＬ）」という命令が設定されている。上述したとおり、ＨＬレジスタ１０７には「９４０２Ｈ」が格納されている。既に説明したとおり、第１初期化テーブル６４ｙ（図８１（ａ））において「９４０２Ｈ」に対応する第３エリアには、不正磁気検知カウンタ１３４のアドレスにおける下位１バイトである「２２Ｈ」が設定されている。行番号「２９０７」にて「ＬＤＥ，（ＨＬ）」が実行されることによりＥレジスタ１０６ｂに「２２Ｈ」がロードされる。これにより、ＤＥレジスタ１０６に不正磁気検知カウンタ１３４のアドレスである「００２２Ｈ」が格納されている状態とすることができる。

「２９０８」の行番号には、「２９０４」の行番号と同様に、「ＲＥＴＺ」という命令が設定されている。行番号「２９０８」における「ＲＥＴＺ」では、行番号「２９０４」における「ＲＥＴＺ」と同様に、Ｅレジスタ１０６ｂに終了用データである「６３Ｈ」が設定されている場合に本データ設定実行処理を終了するとともに、Ｅレジスタ１０６ｂに当該終了用データが設定されていない場合に次の行番号に進む。上述したとおり、直前の行番号「２９０７」にてＥレジスタ１０６ｂには「２２Ｈ」が格納されているため、行番号「２９０９」に進む。

「２９０９」の行番号には、「２９０５」の行番号と同様に、「ＩＮＣＨＬ」という命令が設定されている。行番号「２９０９」にて「ＩＮＣＨＬ」が実行されることにより、ＨＬレジスタ１０７の値に「１」が加算されて当該ＨＬレジスタ１０７に格納されているアドレスが「９４０３Ｈ」に更新される。

「２９１０」の行番号には、「ＬＤ（ＤＥ），Ａ」という命令が設定されている。「ＬＤ」はＬＤ命令であり、「（ＤＥ）」は転送先としてＤＥレジスタ１０６に格納されているアドレスに対応するエリアを指定する内容であり、「Ａ」は転送元としてＡレジスタ１０４ｂを指定する内容である。既に説明したとおり、ＤＥレジスタ１０６には不正磁気検知カウンタ１３４のアドレスである「００２２Ｈ」が格納されているとともに、Ａレジスタ１０４ｂには初期設定用のデータである「００００１０１０Ｂ」が格納されている。このため、行番号「２９１０」にて「ＬＤ（ＤＥ），Ａ」が実行されることにより、不正磁気検知カウンタ１３４に当該初期設定用のデータがロードされる。これにより、不正磁気検知カウンタ１３４に初期値として「１０」をセットすることができる。

「２９１１」の行番号には、「ＪＲ４ＢＴＳ２０」という命令が設定されている。「ＪＲ」は無条件ジャンプ命令としてのＪＲ命令であり、「４ＢＴＳ２０」はジャンプ先としてデータ設定実行処理の開始アドレスを指定する内容である。「ＪＲ４ＢＴＳ２０」が実行されることにより、本データ設定実行処理の行番号「２９０１」に進む。

その後、第１初期化テーブル６４ｙ（図８１（ａ））の「９４０３Ｈ」〜「９４０５Ｈ」のアドレス範囲に設定されているデータを利用して行番号「２９０２」〜「２９１１」の命令が実行される。図８１（ａ）に示すように、「９４０２Ｈ」に続く「９４０３Ｈ」に対応する第１エリアの上位４ビットには異常振動検知カウンタ１３５に初期値として「５」を設定するための初期設定データとして「１１１１Ｂ」が設定されている。また、当該第１エリアの下位４ビットには使用されない調整用データとして「００００Ｂ」が設定されている。「９４０３Ｈ」に続く「９４０４Ｈ」に対応する第２エリアには異常振動検知カウンタ１３５のアドレスの下位１バイトである「２３Ｈ」が設定されている。また、「９４０４Ｈ」に続く「９４０５Ｈ」に対応する第３エリアには終了用データとして「００Ｈ」が設定されている。

データ設定実行処理（図８２（ｂ））の説明に戻り、行番号「２９０１」では何ら命令を実行することなく行番号「２９０２」に進む。上述したとおり、第１初期化テーブル６４ｙにおいて「９４０３Ｈ」のアドレスに対応する第１エリアの上位４ビットには初期設定用データ（「１１１１Ｂ」）が設定されているとともに、下位４ビットには調整用データ（「００００Ｂ」）が設定されている。行番号「２９０２」にて「ＬＤＨＷＡ，（ＨＬ）」が実行されることにより、Ｗレジスタ１０４ａの下位４ビットに当該第１エリアの上位４ビットである「１１１１Ｂ」が設定されるとともに、当該Ｗレジスタ１０４ａの上位４ビットが「０」でマスクされる。また、Ａレジスタ１０４ｂの下位４ビットに当該第１エリアの下位４ビットである「００００Ｂ」が設定されるとともに、当該Ａレジスタ１０４ｂの上位４ビットが「０」でマスクされる。これにより、Ｗレジスタ１０４ａに初期設定用の「００００１１１１Ｂ」というデータが格納されている状態とすることができる。Ａレジスタ１０４ｂには調整用の「００００００００Ｂ」が格納されている状態となる。また、ＨＬレジスタ１０７の値に１が加算されて当該ＨＬレジスタ１０７に格納されているアドレスが「９４０４Ｈ」に更新される。

上述したとおり、第１初期化テーブル６４ｙにおいて「９４０４Ｈ」に対応する第２エリアには、異常振動検知カウンタ１３５に対応するアドレスの下位１バイトである「２３Ｈ」が設定されている。行番号「２９０３」にて「ＬＤＥ，（ＨＬ）」が実行されることにより、Ｅレジスタ１０６ｂに「２３Ｈ」が格納される。これにより、異常振動検知カウンタ１３５のアドレスである「００２３Ｈ」がＤＥレジスタ１０６に格納されている状態とすることができる。その後、行番号「２９０４」では、Ｅレジスタ１０６ｂに格納されているデータは「２３Ｈ」であり、終了用データ（「６３Ｈ」）ではないため、行番号「２９０５」に進む。行番号「２９０５」では、「ＩＮＣＨＬ」が実行されることにより、ＨＬレジスタ１０７の値が１加算されて「９４０５Ｈ」に更新される。

既に説明したとおり、ＤＥレジスタ１０６には異常振動検知カウンタ１３５のアドレスである「００２３Ｈ」が格納されているとともに、Ｗレジスタ１０４ａには初期設定用のデータである「００００１１１１Ｂ」が格納されている。このため、行番号「２９０６」にて「ＬＤ（ＤＥ），Ｗ」が実行されることにより、異常振動検知カウンタ１３５に当該初期設定用のデータがロードされる。これにより、異常振動検知カウンタ１３５に初期値として「１５」をセットすることができる。

上述したとおり、「９４０５Ｈ」に対応する第３エリアには終了用データである「６３Ｈ」が設定されている。行番号「２９０７」にて「ＬＤＥ，（ＨＬ）」が実行されることにより、Ｅレジスタ１０６ｂに「６３Ｈ」がロードされる。その後、Ｅレジスタ１０６ｂに終了用データ（「６３Ｈ」）が格納されている状態において、行番号「２９０８」にて「ＲＥＴＺ」が実行されることにより、本データ設定処理が終了する。既に説明したとおり、電源投入設定処理（図８２（ａ））の行番号「２８０３」にてデータ設定実行処理が終了した場合には、行番号「２８０４」に進む。

次に、電源投入設定処理（図８２（ａ））の行番号「２８０５」にてデータ設定実行処理（図８２（ｂ））が実行される場合について詳細に説明する。行番号「２８０５」では、第２初期化テーブル６４ｚの開始アドレスである「９４０６Ｈ」がＨＬレジスタ１０７に格納されているとともに、停電エリア１３１、不正監視タイマカウンタ１３２の下位エリア及び不正監視タイマカウンタ１３２の上位エリアのアドレスに共通する上位１バイトのデータ（「００Ｈ」）がＤレジスタ１０６ａに格納されている状態においてデータ設定実行処理が実行される。

行番号「２８０５」にて実行されるデータ設定処理では、先ず第２初期化テーブル６４ｚにおける「９４０６Ｈ」〜「９４０８Ｈ」のアドレス範囲に設定されているデータを利用して行番号「２９０２」〜「２９１１」の命令が実行される。図８１（ｂ）に示すように、第２初期化テーブル６４ｚの開始アドレスである「９４０６Ｈ」に対応する第１エリアの上位４ビットには停電エリア１３１を「０」クリアするためのデータとして「００００Ｂ」が設定されているとともに、当該第１エリアの下位４ビットには不正監視タイマカウンタ１３２の下位エリアを「０」クリアするための「０」クリアデータとして「００００Ｂ」が設定されている。「９４０６Ｈ」に続く「９４０７Ｈ」に対応する第２エリアには停電エリア１３１のアドレスの下位１バイトである「０１Ｈ」が設定されている。また、「９４０７Ｈ」に続く「９４０８Ｈ」に対応する第３エリアには不正監視タイマカウンタ１３２の下位エリアに対応するアドレスの下位１バイトである「０８Ｈ」が設定されている。

データ設定実行処理（図８２（ｂ））の行番号「２９０１」では、既に説明したとおり、何ら命令が実行されることなく行番号「２９０２」に進む。上述したとおり、第２初期化テーブル６４ｚにおいて「９４０６Ｈ」に対応する第１エリアの上位４ビット及び下位４ビットには「０」クリアデータ（「００００Ｂ」）がセットされている。このため、行番号「２９０２」にて「ＬＤＨＷＡ，（ＨＬ＋）」が実行されることにより、Ｗレジスタ１０４ａの下位４ビットに当該第１エリアの上位４ビットである「００００Ｂ」が設定されるとともに、当該Ｗレジスタ１０４ａの上位４ビットが「０」でマスクされる。また、Ａレジスタ１０４ｂの下位４ビットに当該第１エリアの下位４ビットである「００００Ｂ」が設定されるとともに、当該Ａレジスタ１０４ｂの上位４ビットが「０」でマスクされる。これにより、Ｗレジスタ１０４ａ及びＡレジスタ１０４ｂに「０」クリア用の「００００００００Ｂ」というデータが格納されている状態とすることができる。また、ＨＬレジスタ１０７の値が「１」加算されて、当該ＨＬレジスタ１０７に格納されているアドレスが「９４０７Ｈ」に更新される。

上述したとおり、第２初期化テーブル６４ｚにおいて「９４０７Ｈ」に対応する第２エリアには、停電エリア１３１のアドレスにおける下位１バイトである「０１Ｈ」がセットされている。行番号「２９０３」にて「ＬＤＥ，（ＨＬ）」が実行されることにより、Ｅレジスタ１０６ｂに「０１Ｈ」が格納される。これにより、停電エリア１３１のアドレスである「０００１Ｈ」がＤＥレジスタ１０６に格納されている状態とすることができる。続く行番号「２９０４」には「ＲＥＴＺ」が設定されているが、Ｅレジスタ１０６ｂに格納されているデータは「０１Ｈ」であり、終了用データ（「６３Ｈ」）ではないため、行番号「２９０５」に進む。行番号「２９０５」では、「ＩＮＣＨＬ」を実行することにより、ＨＬレジスタ１０７の値を１加算して「９４０８Ｈ」に更新する。

既に説明したとおり、ＤＥレジスタ１０６には停電エリア１３１のアドレスである「０００１Ｈ」が格納されているとともに、Ｗレジスタ１０４ａには「０」クリア用のデータである「００００００００Ｂ」が格納されている。このため、行番号「２９０６」にて「ＬＤ（ＤＥ），Ｗ」が実行されることにより、停電エリア１３１に当該「０」クリア用のデータがロードされて、停電エリア１３１が「０」クリアされる。既に説明したとおり、停電エリア１３１の最下位ビットには停電フラグ１３１ａが設けられている。このため、停電エリア１３１を「０」クリアすることにより停電フラグ１３１ａを「０」クリアすることができる。

図８１（ｂ）に示すように、第２初期化テーブル６４ｚ（図８１（ｂ））において「９４０８Ｈ」に対応する第３エリアには、不正監視タイマカウンタ１３２の下位エリアのアドレスにおける下位１バイトである「０８Ｈ」が設定されている。行番号「２９０７」にて「ＬＤＥ，（ＨＬ）」が実行されることによりＥレジスタ１０６ｂに「０８Ｈ」がロードされる。これにより、ＤＥレジスタ１０６に不正監視タイマカウンタ１３２の下位エリアのアドレスである「０００８Ｈ」が格納されている状態とすることができる。続く行番号「２９０８」には「ＲＥＴＺ」が設定されているが、Ｅレジスタ１０６ｂに格納されているデータは「０８Ｈ」であり、終了用データ（「６３Ｈ」）ではないため、行番号「２９０９」に進む。行番号「２９０９」では、「ＩＮＣＨＬ」を実行することにより、ＨＬレジスタ１０７の値を１加算して「９４０９Ｈ」に更新する。

既に説明したとおり、ＤＥレジスタ１０６には不正監視タイマカウンタ１３２の下位エリアのアドレスである「０００８Ｈ」が格納されているとともに、Ａレジスタ１０４ｂには「０」クリア用のデータである「００００００００Ｂ」が格納されている。このため、行番号「２９１０」にて「ＬＤ（ＤＥ），Ａ」が実行されることにより、不正監視タイマカウンタ１３２の下位エリアに当該「０」クリア用のデータがロードされて、不正監視タイマカウンタ１３２の下位エリアが「０」クリアされる。

その後、行番号「２９１１」にて「ＪＲ４ＢＴＳ２０」が実行されることにより、本データ設定実行処理の行番号「２９０１」に進む。そして今度は、第２初期化テーブル６４ｚの「９４０９Ｈ」〜「９４０ＢＨ」のアドレス範囲に設定されているデータを利用して行番号「２９０２」〜「２９１１」の命令が実行される。

図８１（ｂ）に示すように、「９４０８Ｈ」に続く「９４０９Ｈ」に対応する第１エリアの上位４ビットには不正監視タイマカウンタ１３２の上位エリアを「０」クリアするためのデータとして「００００Ｂ」が設定されている。また、当該第１エリアの下位４ビットには使用されない調整用データとして「００００Ｂ」が設定されている。「９４０９Ｈ」に続く「９４０ＡＨ」に対応する第２エリアには不正監視タイマカウンタ１３２の上位エリアに対応するアドレス（「０００９Ｈ」）の下位１バイトである「０９Ｈ」が設定されている。また、「９４０ＡＨ」に続く「９４０ＢＨ」に対応する第３エリアには終了用データとして「６３Ｈ」が設定されている。

データ設定実行処理（図８２（ｂ））の説明に戻り、行番号「２９０１」では何ら命令を実行することなく行番号「２９０２」に進む。上述したとおり、第２初期化テーブル６４ｚにおいて「９４０９Ｈ」のアドレスに対応する第１エリアの上位４ビットには「０」クリア用のデータ（「００００Ｂ」）が設定されているとともに、下位４ビットには調整用データ（「００００Ｂ」）が設定されている。行番号「２９０２」にて「ＬＤＨＷＡ，（ＨＬ＋）」が実行されることにより、Ｗレジスタ１０４ａの下位４ビットに当該第１エリアの上位４ビットである「００００Ｂ」が設定されるとともに、当該Ｗレジスタ１０４ａの上位４ビットが「０」でマスクされる。また、Ａレジスタ１０４ｂの下位４ビットに当該第１エリアの下位４ビットである「００００Ｂ」が設定されるとともに、当該Ａレジスタ１０４ｂの上位４ビットが「０」でマスクされる。これにより、Ｗレジスタ１０４ａ及びＡレジスタ１０４ｂに「０」クリア用の「００００００００Ｂ」というデータが格納されている状態とすることができる。また、ＨＬレジスタ１０７の値が１加算されて当該ＨＬレジスタ１０７に格納されているアドレスが「９４０ＡＨ」に更新される。

上述したとおり、第２初期化テーブル６４ｚ（図８１（ｂ））において９４０ＡＨに対応する第２エリアには、不正監視タイマカウンタ１３２の上位エリアに対応するアドレスの下位１バイトである「０９Ｈ」が設定されている。行番号「２９０３」にて「ＬＤＥ，（ＨＬ）」が実行されることにより、Ｅレジスタ１０６ｂに「０９Ｈ」が格納される。これにより、不正監視タイマカウンタ１３２の上位エリアのアドレスである「０００９Ｈ」がＤＥレジスタ１０６に格納されている状態とすることができる。続く行番号「２９０４」には「ＲＥＴＺ」が設定されているが、Ｅレジスタ１０６ｂに格納されているデータは「０９Ｈ」であり、終了用データ（「６３Ｈ」）ではないため、行番号「２９０５」に進む。

行番号「２９０５」では、「ＩＮＣＨＬ」を実行することにより、ＨＬレジスタ１０７の値を１加算して「９４０ＢＨ」に更新する。これにより、ＨＬレジスタ１０７に、第２初期化テーブル６４ｚの最終アドレスであるとともに乱数最大値テーブル６４αの開始アドレスである「９４０ＢＨ」が格納されている状態となる。

既に説明したとおり、ＤＥレジスタ１０６には不正監視タイマカウンタ１３２の上位エリアのアドレスである「０００９Ｈ」が格納されているとともに、Ｗレジスタ１０４ａには「０」クリア用のデータである「００００００００Ｂ」が格納されている。このため、行番号「２９０６」にて「ＬＤ（ＤＥ），Ｗ」が実行されることにより、不正監視タイマカウンタ１３２の上位エリアに当該「０」クリア用のデータがロードされる。これにより、不正監視タイマカウンタ１３２の上位エリアを「０」クリアすることができる。

上述したとおり、９４０ＢＨに対応する第３エリアには終了用データである「６３Ｈ」が設定されている。行番号「２９０７」にて「ＬＤＥ，（ＨＬ）」が実行されることにより、Ｅレジスタ１０６ｂに「６３Ｈ」がロードされる。その後、Ｅレジスタ１０６ｂに終了用データ（「６３Ｈ」）が格納されている状態において、行番号「２９０８」にて「ＲＥＴＺ」が実行されることにより、本データ設定実行処理が終了する。

既に説明したとおり、電源投入設定処理（図８２（ａ））の行番号「２８０５」にて呼び出されたデータ設定実行処理が終了した場合には、行番号「２８０６」に進む。図８２（ａ）を参照しながら既に説明したとおり、「２８０６」の行番号には「ＲＥＴ」という命令が設定されており、当該「ＲＥＴ」が実行されることで、電源投入設定処理が終了する。

このように、第２初期化テーブル６４ｚの最終アドレスであるとともに乱数最大値テーブル６４αの開始アドレスである「９４０ＢＨ」がＨＬレジスタ１０７に格納されている状態で、メイン処理（図１５）のステップＳ１１８における電源投入設定処理が終了し、ステップＳ１１９における乱数最大値設定処理が実行される。このため、乱数最大値設定処理の開始時に、ＨＬレジスタ１０７に乱数最大値テーブル６４αの開始アドレスを設定するための処理を省略することができる。これにより、乱数最大値設定処理を実行するためのプログラムのデータ容量を低減することができる。

乱数最大値設定処理（図８３）は、乱数最大値テーブル６４αを利用して実行される。図８１（ｃ）に示すように、乱数最大値テーブル６４αにおける「９４０ＢＨ」〜「９４１３Ｈ」のアドレスには、上記第１の実施形態における乱数最大値テーブル６４ｐ（図２３（ａ））の「９２００Ｈ」〜「９２０８Ｈ」のアドレスに設定されているデータと同一のデータが設定されている。具体的には、「９４０ＢＨ」には大当たり種別カウンタＣ２の最大値データである「６３Ｈ」が設定されており、「９４０ＣＨ」にはリーチ乱数カウンタＣ３の最大値データである「ＥＥＨ」が設定されており、「９４０ＤＨ」には変動種別カウンタＣ５の最大値データである「ＦＡＨ」が設定されており、「９４０ＥＨ」には普電乱数カウンタＣ６の最大値データである「Ｃ６Ｈ」が設定されている。また、「９４０ＦＨ」〜「９４１０Ｈ」には当たり乱数カウンタＣ１の最大値データである「１Ｆ３ＦＨ」（「７９９９」）が設定されており、「９４１１Ｈ」〜「９４１２Ｈ」には乱数初期値カウンタＣ４の最大値データである「１Ｆ３ＦＨ」が設定されている。さらにまた、「９４１３Ｈ」には乱数最大値設定処理の終了用データとして「００Ｈ」が設定されている。

次に、主側ＣＰＵ６３にて実行される乱数最大値設定処理について図８３のフローチャートを参照しながら説明する。上記第１の実施形態において既に説明したとおり、乱数最大値設定処理はメイン処理（図１５）のステップＳ１１９にて実行される。なお、乱数最大値設定処理は特定制御用のプログラム及び特定制御用のデータを利用して実行される。

乱数最大値設定処理では、まず上記第１の実施形態における最大値設定開始処理（図２４（ｂ））の行番号「１３０２」と同様に、「ＬＤＹＢＣ，１９Ｈ」という命令を実行する（ステップＳ３００１）。「ＬＤＹ」は第１ＬＤＹ実行回路１５６による第１ＬＤＹ命令であり、「ＢＣ」は転送先としてＢＣレジスタ１０５を指定する内容であり、「１９Ｈ」は「転送元」として「１９Ｈ」という１バイトの数値情報を設定する内容である。上記第１の実施形態において既に説明したとおり、ＩＹレジスタ１０９には、メイン処理（図１５）のステップＳ１０３にて特定制御用基準アドレスとして「００００Ｈ」が設定されている。このため、「ＬＤＹＢＣ，１９Ｈ」が実行されることにより、「転送元」として設定されている「１９Ｈ」に対してＩＹレジスタ１０９に設定されている「００００Ｈ」を加算して得られる「００１９Ｈ」がＢＣレジスタ１０５にロードされる。これにより、ＢＣレジスタ１０５に特定制御用のワークエリア１２１における大当たり種別用最大値カウンタＣＮ２のアドレスをセットすることができる。

既に説明したとおり、本乱数最大値設定処理（図８３）は、ＨＬレジスタ１０７に乱数最大値テーブル６４αの開始アドレスである「９４０ＢＨ」が格納されている状態で実行される。これにより、ＨＬレジスタ１０７に当該開始アドレスを設定するための処理を省略することができる。

ステップＳ３００１の処理を行った後、「ＬＤＡ，（ＨＬ）」という命令を実行する（ステップＳ３００２）。「ＬＤ」はＬＤ命令であり、「Ａ」は転送先としてＡレジスタ１０４ｂを指定する内容であり、「（ＨＬ）」は転送元としてＨＬレジスタ１０７に格納されているアドレスに対応するエリアに格納されている最大値データを指定する内容である。「ＬＤＡ，（ＨＬ）」が実行されることにより、ＨＬレジスタ１０７に格納されているアドレスデータ（「９４０ＢＨ」）に対応する最大値データ（「６３Ｈ」）がＡレジスタ１０４ｂにロードされる。これにより、Ａレジスタ１０４ｂに設定対象の最大値データをセットすることができる。

その後、「ＩＮＣＨＬ」という命令を実行する（ステップＳ３００３）。「ＩＮＣＨＬ」が実行されることにより、ＨＬレジスタ１０７の値に「１」が加算されて当該ＨＬレジスタ１０７に格納されているアドレスが「９４０ＣＨ」に更新される。これにより、設定対象の最大値データを更新することができる。

ステップＳ３００２〜ステップＳ３００６の処理は、後述するステップＳ３００４にて肯定判定が行われるまで繰り返し実行される。ステップＳ３００３の処理が実行される度に、大当たり種別カウンタＣ２の最大値データ→リーチ乱数カウンタＣ３の最大値データ→変動種別カウンタＣ５の最大値データ→普電乱数カウンタＣ６の最大値データ→当たり乱数カウンタＣ１の最大値データの下位１バイト→当たり乱数カウンタＣ１の最大値データの上位１バイト→乱数初期値カウンタＣ４の最大値データの下位１バイト→乱数初期値カウンタＣ４の最大値データの上位１バイトの順番で、設定対象の最大値データが更新される。また、ＨＬレジスタ１０７に格納されているアドレスが「９４１３Ｈ」に更新された状態でステップＳ３００２の処理が実行された場合には、Ａレジスタ１０４ｂに終了用データ（「００Ｈ」）が設定される。

ステップＳ３００３の処理を行った後、ステップＳ３００４〜ステップＳ３００６では、上記第１の実施形態における乱数最大値設定処理（図２３（ｂ））のステップＳ３０３〜ステップＳ３０５と同様の処理を実行する。具体的には、まずＡレジスタ１０４ｂに終了用データである「００Ｈ」が設定されているか否かを判定し（ステップＳ３００４）、Ａレジスタ１０４ｂに終了用データが設定されている場合（ステップＳ３００４：ＹＥＳ）には、本乱数最大値設定処理を終了する。

一方、Ａレジスタ１０４ｂに終了用データが設定されていない場合（ステップＳ３００４：ＮＯ）には、最大値データの設定処理を実行する（ステップＳ３００５）。最大値データの設定処理では、「ＬＤ（ＢＣ），Ａ」という命令を実行する。「ＬＤ」はロード命令であり、「（ＢＣ）」は転送先としてＢＣレジスタ１０５に格納されているアドレスに対応する設定対象カウンタを指定する内容であり、「Ａ」は転送元としてＡレジスタ１０４ｂを指定する内容である。「ＬＤ（ＢＣ），Ａ」が実行されることにより、Ａレジスタ１０４ｂに格納されている最大値データが最大値カウンタＣＮ１〜ＣＮ６のうち設定対象カウンタとして選択されているカウンタにロードされる。これにより、設定対象カウンタに最大値データを設定することができる。

その後、設定対象更新処理を実行する（ステップＳ３００６）。設定対象更新処理では、「ＩＮＣＢＣ」という命令を実行する。「ＩＮＣ」は加算対象に対して「１」を加算する命令であり、「ＢＣ」は当該加算対象としてＢＣレジスタ１０５の値を指定する内容である。「ＩＮＣＢＣ」が実行されることにより、ＢＣレジスタ１０５の値に「１」が加算される。これにより、設定対象カウンタとして選択されている最大値カウンタＣＮ１〜ＣＮ６が更新される。ステップＳ３００６にて設定対象更新処理が実行される度に、大当たり種別用最大値カウンタＣＮ２→リーチ用最大値カウンタＣＮ３→変動種別用最大値カウンタＣＮ５→普電用最大値カウンタＣＮ６→当たり用最大値カウンタＣＮ１の下位エリア→当たり用最大値カウンタＣＮ１の上位エリア→初期値用最大値カウンタＣＮ４の下位エリア→初期値用最大値カウンタＣＮ４の上位エリアの順番で、設定対象カウンタが更新される。

ステップＳ３００６にて設定対象更新処理を実行した後は、ステップＳ３００２に戻り、Ａレジスタ１０４ｂに終了用データが格納されてステップＳ３００４にて肯定判定が行われるまで、ステップＳ３００２〜ステップＳ３００６の処理を繰り返し実行する。これにより、最大値カウンタＣＮ１〜ＣＮ６に最大値データを設定することができる。

第２初期化テーブル６４ｚの最終アドレスと乱数最大値テーブル６４αの開始アドレスとが共通のアドレスとなっている。「９４０ＢＨ」は、第２初期化テーブル６４ｚの最終アドレスであるとともに乱数最大値テーブル６４αの開始アドレスである。主側ＲＯＭ６４において「９４０ＢＨ」のアドレスに対応するエリアには、大当たり種別用最大値カウンタＣＮ２の最大値データである「６３Ｈ」が設定されている。当該「６３Ｈ」は、電源投入設定処理（図８２（ａ））において実行されるデータ設定実行処理（図８２（ｂ））の終了用データに設定されている。第２初期化テーブル６４ｚの最終アドレスであるとともに乱数最大値テーブル６４αの開始アドレスである「９４０ＢＨ」がＨＬレジスタ１０７に格納されている状態で、メイン処理（図１５）のステップＳ１１８における電源投入設定処理が終了し、ステップＳ１１９における乱数最大値設定処理が実行される。このため、乱数最大値設定処理の開始時に、ＨＬレジスタ１０７に乱数最大値テーブル６４αの開始アドレスを設定するための処理を省略することができる。これにより、乱数最大値設定処理を実行するためのプログラムのデータ容量を低減することができる。

主側ＲＯＭ６４において１つのアドレスに対応するエリアに大当たり種別用最大値カウンタＣＮ２の最大値データであるとともにデータ設定実行処理（図８２（ｂ））の終了用データである「６３Ｈ」が設定されている構成であることにより、主側ＲＯＭ６４において大当たり種別用最大値カウンタＣＮ２の最大値データが設定されているエリアとは別に、データ設定実行処理（図８２（ｂ））の終了用データが設定されているエリアが設けられている構成と比較して、主側ＲＯＭ６４において第２初期化テーブル６４ｚ及び乱数最大値テーブル６４αの合計のデータ容量が低減されている。

＜第５の実施形態＞
本実施形態では、大当たり種別用最大値カウンタＣＮ２のアドレスの下位１バイトである「１９Ｈ」がＥレジスタ１０６ｂに格納されている状態で電源投入設定処理が終了し、当該「１９Ｈ」を利用して乱数最大値設定処理が実行される点において上記第１の実施形態と相違している。以下、上記第１の実施形態と相違する構成について説明する。なお、上記第１の実施形態と同一の構成については基本的にその説明を省略する。

図８４（ａ）は本実施形態における第２初期化テーブル６４βのデータ構成を説明するための説明図である。第２初期化テーブル６４β（図８４（ａ））は、上記第１の実施形態における第２初期化テーブル６４ｍ（図１８（ｂ））と同様に、主側ＲＯＭ６４における「９４０６Ｈ」〜「９４０ＢＨ」のアドレスに設定されている。

図８４（ａ）に示すように、「９４０ＢＨ」のアドレスに対応する第３エリアには、終了用データとして、大当たり種別用最大値カウンタＣＮ２のアドレスにおける下位１バイトである「１９Ｈ」が設定されている。上記第１の実施形態において既に説明したとおり、メイン処理（図１５）のステップＳ１１８にて電源投入設定処理（図１７（ｃ））が実行される。当該電源投入設定処理の行番号「１００４」にて実行されるデータ設定実行処理（図２０（ｃ））では、行番号「１１０７」にて「ＲＥＴＺ」という命令が実行される。当該行番号「１１０７」では、Ｅレジスタ１０６ｂに終了用データが設定されている場合にデータ設定実行処理が終了するとともに電源投入設定処理が終了する。その後、メイン処理（図１５）のステップＳ１１９にて乱数最大値設定処理が実行される。

本実施形態では、データ設定実行処理（図２０（ｃ））の終了用データとして「１９Ｈ」が設定されている。このため、行番号「１１０７」では、Ｅレジスタ１０６ｂに終了用データとして「１９Ｈ」が設定されている場合にデータ設定実行処理が終了するとともに電源投入設定処理が終了する。また、上記第１の実施形態において既に説明したとおり、電源投入設定処理（図１７）の行番号「１００２」にてＤレジスタ１０６ａには「００Ｈ」が設定されている。このため、大当たり種別用最大値カウンタＣＮ２のアドレスである「００１９Ｈ」がＤＥレジスタ１０６に格納されている状態で乱数最大値設定処理（ステップＳ１１９）を開始することができる。

本実施形態における乱数最大値設定処理（図８４（ｂ））では、特定制御用のワークエリア１２１において「００１９Ｈ」のアドレスに設定されている大当たり種別用最大値カウンタＣＮ２、「００１ＡＨ」のアドレスに設定されているリーチ用最大値カウンタＣＮ３、「００１ＢＨ」のアドレスに設定されている変動種別用最大値カウンタＣＮ５、「００１ＣＨ」のアドレスに設定されている普電用最大値カウンタＣＮ６、「００１ＤＨ」〜「００１ＥＨ」のアドレスに設定されている当たり用最大値カウンタＣＮ１及び「００１ＦＨ」〜「００２０Ｈ」のアドレスに設定されている初期値用最大値カウンタＣＮ４（図１２（ｂ）参照）のうち設定対象カウンタとして選択されている最大値カウンタのアドレスがＤＥレジスタ１０６に設定される。上述したとおり、乱数最大値設定処理（図８４（ｂ））は、ＤＥレジスタ１０６に大当たり種別用最大値カウンタＣＮ２のアドレスである「００１９Ｈ」が格納されている状態、すなわち設定対象カウンタとして大当たり種別用最大値カウンタＣＮ２が設定されている状態で開始される。このため、乱数最大値設定処理の開始時に、設定対象カウンタとして大当たり種別用最大値カウンタＣＮ２を設定するためにＤＥレジスタ１０６に「００１９Ｈ」を設定する処理を省略することができる。これにより、乱数最大値設定処理を実行するためのプログラムのデータ容量を低減することができる。

次に、主側ＣＰＵ６３にて実行される乱数最大値設定処理について図８４（ｂ）のフローチャートを参照しながら説明する。上記第１の実施形態において既に説明したとおり、乱数最大値設定処理はメイン処理（図１５）のステップＳ１１９にて実行される。なお、乱数最大値設定処理は特定制御用のプログラム及び特定制御用のデータを利用して実行される。

乱数最大値設定処理では、まず上記第１の実施形態における最大値設定開始処理（図２４（ｂ））の行番号「１３０１」と同様に、「ＬＤＴＨＬ，２００Ｈ」という命令を実行する（ステップＳ３１０１）。「ＬＤＴ」はＬＤＴ実行回路１４９によるＬＤＴ命令であり、「ＨＬ」は転送先としてＨＬレジスタ１０７を指定する内容であり、「２００Ｈ」は転送元として「２００Ｈ」という１２ビットの数値情報を設定する内容である。上記第１の実施形態において既に説明したとおり、ＴＰレジスタ１１１には、メイン処理（図１５）のステップＳ１０４にてデータテーブルの基準アドレスである「９０００Ｈ」が設定されている。このため、「ＬＤＴＨＬ，２００Ｈ」が実行されることにより、「転送元」として設定されている「２００Ｈ」に対してＴＰレジスタ１１１に設定されている「９０００Ｈ」を加算して得られる「９２００Ｈ」がＨＬレジスタ１０７にロードされる。これにより、ＨＬレジスタ１０７に乱数最大値テーブル６４ｐ（図２３（ａ））の開始アドレスをセットすることができる。

その後、ステップＳ３１０２〜ステップＳ３１０３では、上記第１の実施形態における乱数最大値設定処理（図２３（ｂ））のステップＳ３０２〜ステップＳ３０３と同様の処理を実行する。具体的には、まず「ＬＤＡ，（ＨＬ＋）」という命令を実行する（ステップＳ３１０２）。「ＬＤ」はＬＤ更新実行回路１５１によるＬＤ更新命令であり、「Ａ」は転送先としてＡレジスタ１０４ｂを指定する内容であり、「（ＨＬ＋）」は転送元としてＨＬレジスタ１０７に格納されているアドレスに対応するエリアに格納されている最大値データを指定する内容であるとともに、当該最大値データのロード後にＨＬレジスタ１０７の値を１加算して当該ＨＬレジスタ１０７に格納されているアドレスを更新することを指示する内容である。「ＬＤＡ，（ＨＬ＋）」が実行されることにより、ＨＬレジスタ１０７に格納されているアドレスデータ（「９２００Ｈ」）に対応する最大値データ（「６３Ｈ」）がＡレジスタ１０４ｂにロードされる。これにより、Ａレジスタ１０４ｂに設定対象の最大値データをセットすることができる。また、当該最大値データのロード後にＨＬレジスタ１０７の値に「１」が加算されて当該ＨＬレジスタ１０７に格納されているアドレスが「９２０１Ｈ」に更新される。これにより、設定対象の最大値データを更新することができる。

ステップＳ３１０２〜ステップＳ３１０５の処理は、後述するステップＳ３１０３にて肯定判定が行われるまで繰り返し実行される。ステップＳ３１０２の処理が実行される度に、大当たり種別カウンタＣ２の最大値データ→リーチ乱数カウンタＣ３の最大値データ→変動種別カウンタＣ５の最大値データ→普電乱数カウンタＣ６の最大値データ→当たり乱数カウンタＣ１の最大値データの下位１バイト→当たり乱数カウンタＣ１の最大値データの上位１バイト→乱数初期値カウンタＣ４の最大値データの下位１バイト→乱数初期値カウンタＣ４の最大値データの上位１バイトの順番で、設定対象の最大値データが更新される。また、ＨＬレジスタ１０７に格納されているアドレスが「９２０８Ｈ」に更新された状態でステップＳ３１０２の処理が実行された場合には、Ａレジスタ１０４ｂに終了用データ（「００Ｈ」）が設定される。

ステップＳ３１０２の処理を実行した後は、Ａレジスタ１０４ｂに終了用データ（「００Ｈ」）が設定されているか否かを判定し（ステップＳ３１０３）、Ａレジスタ１０４ｂに終了用データが設定されている場合（ステップＳ３１０３：ＹＥＳ）には、本乱数最大値設定処理（図８４（ｂ））を終了する。

ステップＳ３１０３にて否定判定を行った場合には、「ＬＤ（ＤＥ），Ａ」という命令を実行する（ステップＳ３１０４）。「ＬＤ」はロード命令であり、「（ＤＥ）」は転送先としてＤＥレジスタ１０６に格納されているアドレスに対応する設定対象カウンタを指定する内容であり、「Ａ」は転送元としてＡレジスタ１０４ｂを指定する内容である。「ＬＤ（ＤＥ），Ａ」が実行されることにより、Ａレジスタ１０４ｂに格納されている最大値データが最大値カウンタＣＮ１〜ＣＮ６のうち設定対象カウンタとして選択されている最大値カウンタにロードされる。これにより、設定対象カウンタに最大値データを設定することができる。

その後、設定対象更新処理を実行する（ステップＳ３１０５）。設定対象更新処理では、「ＩＮＣＤＥ」という命令を実行する。「ＩＮＣ」は加算対象に対して「１」を加算する命令であり、「ＤＥ」は当該加算対象としてＤＥレジスタ１０６の値を指定する内容である。「ＩＮＣＤＥ」が実行されることにより、ＤＥレジスタ１０６の値に「１」が加算される。これにより、設定対象カウンタとして選択されている最大値カウンタＣＮ１〜ＣＮ６が更新される。ステップＳ３１０５にて設定対象更新処理が実行される度に、大当たり種別用最大値カウンタＣＮ２→リーチ用最大値カウンタＣＮ３→変動種別用最大値カウンタＣＮ５→普電用最大値カウンタＣＮ６→当たり用最大値カウンタＣＮ１の下位エリア→当たり用最大値カウンタＣＮ１の上位エリア→初期値用最大値カウンタＣＮ４の下位エリア→初期値用最大値カウンタＣＮ４の上位エリアの順番で、設定対象カウンタが更新される。

ステップＳ３１０５にて設定対象更新処理を実行した後は、ステップＳ３１０２に戻り、Ａレジスタ１０４ｂに終了用データが格納されてステップＳ３１０３にて肯定判定が行われるまで、ステップＳ３１０２〜ステップＳ３１０５の処理を繰り返し実行する。これにより、最大値カウンタＣＮ１〜ＣＮ６に最大値データを設定することができる。

乱数最大値設定処理（図８４（ｂ））では、特定制御用のワークエリア１２１に設定されている６つの最大値カウンタＣＮ１〜ＣＮ６のうち設定対象カウンタとして選択されている最大値カウンタのアドレスがＤＥレジスタ１０６に設定される。第２初期化テーブル６４βには、データ設定実行処理（図２０（ｃ））の終了用データとして、大当たり種別用最大値カウンタＣＮ２のアドレスにおける下位１バイトである「１９Ｈ」が設定されている。ＤＥレジスタ１０６に大当たり種別用最大値カウンタＣＮ２のアドレスである「００１９Ｈ」が格納されている状態、すなわち設定対象カウンタとして大当たり種別用最大値カウンタＣＮ２が設定されている状態で、電源投入設定処理が終了するとともに乱数最大値設定処理が開始される。このため、乱数最大値設定処理の開始時に、設定対象カウンタとして大当たり種別用最大値カウンタＣＮ２を設定するためにＤＥレジスタ１０６に「００１９Ｈ」を設定する処理を省略することができる。これにより、乱数最大値設定処理を実行するためのプログラムのデータ容量を低減することができる。

＜第６の実施形態＞
本実施形態では、主側ＭＰＵ６２にて特殊ＬＤＢ命令が実行される点において上記第１の実施形態と相違している。以下、上記第１の実施形態と相違する構成について説明する。なお、上記第１の実施形態と同一の構成については基本的にその説明を省略する。

本実施形態では、特定制御用のワークエリア１２１における特図特電カウンタの値に対応する開始アドレスＳＡ０〜ＳＡ６をＨＬレジスタ１０７に取得するために、後述するアドレス取得実行処理（図８８）のステップＳ３２０８にて「ＬＤＢＨＬ，（ＨＬ）．Ａ」という特殊ＬＤＢ命令が実行される。図８５（ａ）は本実施形態における主側ＭＰＵ６２の構成を説明するための説明図である。図８５（ａ）に示すように、主側ＭＰＵ６２は特殊ＬＤＢ命令を実行するための専用回路である特殊ＬＤＢ実行回路２０１を備えており、主側ＣＰＵ６３は特殊ＬＤＢ命令を実行することができる。

特殊ＬＤＢ命令は、２バイトの取得データ指定データのうち上位１２ビット（第４〜第１５ビット）のデータを利用して取得開始アドレスが算出されるとともに、当該取得データ指定データのうち下位４ビット（第０〜第３ビット）のデータを利用して取得開始ビット目が算出される。

特殊ＬＤＢ命令の命令コードは、上記第１の実施形態におけるＬＤＢ命令の命令コードと同様に、「ＬＤＢ転送先，取得データ指定．取得ビット数指定」という構成を有している。特殊ＬＤＢ命令では、「転送先」としてペアレジスタが設定される。特殊ＬＤＢ命令において「転送先」として設定されるペアレジスタはＨＬレジスタ１０７である。なお、ＬＤＢ命令において「転送先」のペアレジスタとして、ＷＡレジスタ１０４、ＢＣレジスタ１０５、又はＤＥレジスタ１０６が設定される構成としてもよい。

特殊ＬＤＢ命令では、「転送先」のＨＬレジスタ１０７に１〜１６のいずれかのビット数のデータがロードされる。「転送先」のＨＬレジスタ１０７に１〜１５のいずれかのビット数のデータがロードされる場合には、ＨＬレジスタ１０７における下位側のビットに当該データがロードされるとともに、ＨＬレジスタ１０７における上位側のビットが「０」でマスクされる。例えば、「転送先」のＨＬレジスタ１０７に１２ビットのデータがロードされる場合には、ＨＬレジスタ１０７の下位側に存在する第０〜第１１ビットに当該データがロードされるとともに、上位側に存在する第１２〜第１５ビットが「０」でマスクされる。

特殊ＬＤＢ命令では、「取得データ指定」として「（ＨＬ）」が設定される。特殊ＬＤＢ命令では、「取得データ指定」として設定されたＨＬレジスタ１０７に格納されている２バイトのデータ（以下、取得データ指定データという。）に基づいて、「転送先」のレジスタに転送されるデータの取得開始アドレス及び取得開始ビット目が特定される。

特殊ＬＤＢ命令では「取得ビット数指定」として、「０」〜「１５」のいずれかの数値が格納されている汎用レジスタが設定される。特殊ＬＤＢ命令において「取得ビット数指定」として設定される汎用レジスタはＡレジスタ１０４ｂである。なお、特殊ＬＤＢ命令において「取得ビット数指定」の汎用レジスタとして、Ｂレジスタ１０５ａ、Ｃレジスタ１０５ｂ、Ｄレジスタ１０６ａ又はＥレジスタ１０６ｂが設定される構成としてもよい。

「取得ビット数指定」は、「転送先」のＨＬレジスタ１０７にロードされるデータのビット数を指定するためのデータ（取得ビット数指定データ）である。特殊ＬＤＢ命令では、特殊ＬＤＢ実行回路２０１にて「取得ビット数指定」に設定されているＡレジスタ１０４ｂの値に「１」を加算する演算が行われて、当該演算結果に対応するビット数のデータが「転送先」にロードされる。つまり、「転送先」には、「取得ビット数指定」に「１」を加算して得られる値に対応するビット数のデータがロードされる。このため、「取得ビット数指定」には、「転送先」にロードするデータのビット数から「１」を減算した値が設定される。具体的には、「取得ビット数指定」として「１１」という数値が格納されているＡレジスタ１０４ｂが設定されている場合、「転送先」のレジスタには当該「１１」に「１」を加算して得られる１２ビットのデータがロードされる。

特殊ＬＤＢ命令が実行されることにより、主側ＲＯＭ６４において取得開始アドレスに対応するエリアの取得開始ビット目から「取得ビット数指定」に対応するビット数のデータが「転送先」のレジスタにロードされる。

図８５（ｂ）〜図８５（ｅ）は取得データ指定データから取得開始アドレス及び取得開始ビット目が算出される過程を説明するための説明図である。上述したとおり、２バイトの取得データ指定データのうち上位１２ビット（第４〜第１５ビット）は取得開始アドレスを指定するためのデータであるとともに、下位４ビット（第０〜第３ビット）は取得開始ビット目を指定するためのデータである。取得開始アドレスは、取得データ指定データを「１６」（１００００Ｈ）で除算して得られるデータ（除算後の商データ）に対してＴＰレジスタ１１１に格納されているデータテーブルの基準アドレス（９０００Ｈ）を加算することにより得られるアドレスである。上記第１の実施形態において既に説明したとおり、ＴＰレジスタ１１１にはデータテーブルの基準アドレスとして「９０００Ｈ」が設定される。取得データ指定データの除算に用いられる「１６」（１００００Ｈ）は、取得データ指定データのうち取得開始ビット目を指定するためのデータのビット数（「４」）で表される数値範囲（「０」〜「１５」）の最大値である「１５」に「１」を加算した値であり、「２」の４乗である。上記第１の実施形態において既に説明したとおり、２バイトの２進数を「２」のｎ乗（ｎは１〜１５のいずれかの整数）で除算すると、当該２バイトの２進数において第ｎビット〜第１５ビットに設定されている「０」又は「１」の情報がｎビット下位側にシフトして除算後の商データにおける下位（１６−ｎ）ビットに設定されるとともに、当該除算後の商データにおける上位ｎビット（第（１６−ｎ）ビット〜第１５ビット）に「０」が設定される。本実施形態におけるＬＤＢ命令では、２バイトの２進数である取得データ指定データを「２」の４乗である「１６」（１００００Ｈ）で除算する。取得データ指定データを「１６」で除算すると、当該取得データ指定データの第４〜第１５ビットに設定されている「０」又は「１」の情報が４ビット下位側にシフトして除算後の商データにおける下位１２ビット（第０〜第１１ビット）に設定されるとともに、当該除算後の商データにおける上位４ビット（第１２〜第１５ビット）に「０」が設定される。

具体的には、図８５（ｂ）に示すように、取得データ指定データとして「１８０ＣＨ」が設定されている場合について説明する。図８５（ｃ）に示すように、４ビットで表される数値範囲（「０」〜「１５」）の最大値である「１５」に「１」を加算した値である「１６」（１００００Ｈ）で取得データ指定データ（「１８０ＣＨ」）を除算すると、当該取得データ指定データの第４〜第１５ビットに設定されている「０００１１０００００００」が４ビット下位側にシフトして除算後の商データにおける下位１２ビット（第０〜第１１ビット）に設定されるとともに、当該除算後の商データにおける上位４ビット（第１２〜第１５ビット）に「０」が設定される。これにより、図８５（ｃ）に示すように、除算後の商データは「０００００００１１０００００００」となる。その後、当該除算後の商データに対してＴＰレジスタ１１１に格納されているデータテーブルの基準アドレス（「９０００Ｈ」）を加算することにより、図８５（ｄ）に示すように取得開始アドレス（「９１８０Ｈ」）が算出される。取得開始アドレスにおける第０〜第１１ビットには取得データ指定データ（図８５（ｂ））における第４〜第１５ビットのデータが設定されるとともに、当該取得開始アドレスにおける第１２〜第１５ビットにはデータテーブルの基準アドレスにおける第１２〜第１５ビットのデータである「１００１Ｂ」（「９Ｈ」）が設定される。

このように、特殊ＬＤＢ命令では、取得開始アドレスの第０〜第１１ビットに取得データ指定データにおける第４〜第１５ビットのデータが設定されるとともに、取得開始アドレスの第１２〜第１５ビットにＴＰレジスタ１１１に格納されているデータテーブルの基準アドレスにおける第１２〜第１５ビットのデータが設定される。

取得開始ビット目は、取得データ指定データの下位１バイトと「００００１１１１Ｂ」（「０ＦＨ」）との論理積の演算により算出される。取得開始ビット目を算出するための演算に用いられる「００００１１１１Ｂ」は、２バイトの取得データ指定データから当該取得データ指定データにおける下位４ビット（第０〜第３ビット）のデータのみを分離して利用可能とするためのデータである。取得データ指定データの下位１バイトと「００００１１１１Ｂ」との論理積の演算では、取得データ指定データにおける下位４ビット（第０〜第３ビット）のデータが演算結果の下位４ビット（第０〜第３ビット）に設定されるとともに、当該演算結果の上位４ビット（第４〜第７ビット）に「０」が設定される。具体的には、図８５（ｂ）に示すように、取得データ指定データとして「１８０ＣＨ」が設定されている場合、取得データ指定データの下位１バイトは「００００１１００Ｂ」（「０ＣＨ」）である。この場合、取得データ指定データの下位１バイトと「００００１１１１Ｂ」との論理積の演算により算出される取得開始ビット目は、図８５（ｅ）に示すように「００００１１００Ｂ」（「１２」）となる。取得開始ビット目の第０〜第３ビットには取得データ指定データ（図８５（ｂ））における第０〜第３ビットのデータが設定されるとともに、取得開始ビット目の第４〜第７ビットには「０」が設定される。

特殊ＬＤＢ命令の命令コードには、取得開始ビット目を算出するための演算に「００００１１１１Ｂ」を用いることを指定するためのデータは設定されない。取得データ指定データの下位１バイトと「００００１１１１Ｂ」との論理積の演算は、プログラムに設定されている特殊ＬＤＢ命令が実行される場合に特殊ＬＤＢ実行回路２０１にて自動的に実行される。このため、特殊ＬＤＢ命令の命令コードに取得開始ビット目を算出するための演算に「００００１１１１Ｂ」を用いることを指定するためのデータを設定する必要がある構成と比較して、特殊ＬＤＢ命令の命令コードのデータ容量を低減することができるとともに、主側ＲＯＭ６４におけるプログラムのデータ容量を低減することができる。

特殊ＬＤＢ命令における取得開始ビット目は、「０」〜「１５」のいずれかの整数である。まず取得開始ビット目が「０」〜「７」のいずれかの整数である場合について説明する。取得開始ビット目が「ｎ」（ｎは０〜７の整数）である場合、主側ＲＯＭ６４において取得開始アドレスに対応するエリアの第０〜第７ビットのうち第ｎビット目以降（第ｎビット〜第７ビット）に設定されている取得ビット数分の「０」又は「１」のデータが「転送先」のＨＬレジスタ１０７に転送される。取得開始アドレスに対応するエリアにおいて取得開始ビット目以降（第ｎビット〜第７ビット）に存在している「０」又は「１」のデータの数が今回の取得ビット数未満である場合には、取得開始アドレスにおける取得開始ビット目以降のデータ（取得開始アドレスにおける第ｎビット〜第７ビットのデータ）と、取得開始アドレスの次のアドレスにおける第０ビット目以降のデータとが「転送先」にロードされる。ここで、取得開始アドレスの次のアドレスとは、取得開始アドレスに「１」を加算することにより得られるアドレスである。

例えば、ＴＰレジスタ１１１に基準アドレスとして「９０００Ｈ」が格納されており、ＨＬレジスタ１０７に取得データ指定データとして「１８００Ｈ」（「６１４４」）が格納されており、Ａレジスタ１０４ｂに取得ビット数指定データとして「ＢＨ」（１１）が格納されている状態において、「ＬＤＢＨＬ，（ＨＬ）．Ａ」という特殊ＬＤＢ命令が実行される場合、「転送先」はＨＬレジスタ１０７となる。既に説明したとおり、取得開始アドレスを指定するためのデータは取得データ指定データの上位１２ビットに設定されているとともに、取得開始ビット目を指定するためのデータは取得データ指定データの下位４ビットに設定されている。取得開始アドレスは、取得データ指定データを「１６」で除算した「０１８０Ｈ」（「３８４」）に基準アドレス（「９０００Ｈ」）を加算して得られる「９１８０Ｈ」となる。取得開始ビット目は、取得データ指定データの下位４ビットが抽出されて「００００００００Ｂ」（「０」）となる。既に説明したとおり、取得開始ビット目は、取得データ指定データの下位１バイト（「００００００００Ｂ」）と「００００１１１１Ｈ」との論理積の演算により算出される。取得ビット数は、「０ＢＨ」に「１」を加算して得られる「０ＣＨ」（「１２」）となる。このため、当該状態において「ＬＤＢＨＬ，（ＨＬ）．Ａ」という特殊ＬＤＢ命令が実行された場合には、主側ＲＯＭ６４において取得開始アドレスである「９１８０Ｈ」（図３１参照）に対応するエリアにおける取得開始ビット目（第０ビット目）以降に設定されている８ビットのデータと、当該取得開始アドレスの次のアドレスである「９１８１Ｈ」に対応するエリアにおける第０ビット目以降に設定されている４ビットのデータと、が転送先であるＨＬレジスタ１０７の第０〜第１１ビットに設定されるとともに、当該ＨＬレジスタ１０７の第１２〜第１５ビットが「０」でマスクされる。具体的には、「９１８０Ｈ」に対応するエリアの第０〜第７ビットのデータ及び「９１８１Ｈ」に対応するエリアの第０〜第３ビットのデータがＨＬレジスタ１０７の第０〜第１１ビットに設定される。

次に、取得開始ビット目が「８」〜「１５」のいずれかの整数である場合について説明する。取得開始ビット目が「ｍ」（ｍは８〜１５の整数）である場合、主側ＲＯＭ６４において取得開始アドレスの次のアドレスに対応するエリアの第０〜第７ビットのうち第（ｍ−８）ビット目以降（第（ｍ−８）ビット〜第７ビット）に設定されている取得ビット数分の「０」又は「１」のデータが「転送先」のＨＬレジスタ１０７に転送される。上述したとおり、取得開始アドレスの次のアドレスとは、取得開始アドレスに「１」を加算することにより得られるアドレスである。取得開始アドレスの次のアドレスに対応するエリアにおいて第（ｍ−８）ビット目以降（第（ｍ−８）ビット〜第７ビット）に存在している「０」又は「１」のデータの数が今回の取得ビット数未満である場合には、取得開始アドレスの次のアドレスにおける第（ｍ−８）ビット目以降のデータ（取得開始アドレスの次のアドレスにおける第（ｍ−８）ビット〜第７ビットのデータ）と、取得開始アドレスの次の次のアドレスにおける第０ビット目以降のデータとが「転送先」にロードされる。ここで、取得開始アドレスの次の次のアドレスとは、取得開始アドレスに「２」を加算することにより得られるアドレスである。

例えば、ＴＰレジスタ１１１に基準アドレスとして「９０００Ｈ」が格納されており、ＨＬレジスタ１０７に取得データ指定データとして「１８０ＣＨ」（「６１５６」）が格納されており、Ａレジスタ１０４ｂに取得ビット数指定データとして「ＢＨ」（１１）が格納されている状態において、「ＬＤＢＨＬ，（ＨＬ）．Ａ」という特殊ＬＤＢ命令が実行される場合、「転送先」はＨＬレジスタ１０７となる。既に説明したとおり、取得開始アドレスを指定するためのデータは取得データ指定データの上位１２ビットに設定されているとともに、取得開始ビット目を指定するためのデータは取得データ指定データの下位４ビットに設定されている。取得開始アドレスは、取得データ指定データを「１６」で除算した「０１８０Ｈ」（「３８４」）に基準アドレス（「９０００Ｈ」）を加算して得られる「９１８０Ｈ」となる。取得開始ビット目は、取得データ指定データの下位４ビットが抽出されて「００００１１００Ｂ」（「１２」）となる。既に説明したとおり、取得開始ビット目は、取得データ指定データの下位１バイト（「００００１１００Ｂ」）と「００００１１１１Ｈ」との論理積の演算により算出される。取得ビット数は、「０ＢＨ」に「１」を加算して得られる「０ＣＨ」（「１２」）となる。取得開始ビット目は「１２」であり、「７」を超えている。このため、当該状態において「ＬＤＢＨＬ，（ＨＬ）．Ａ」という特殊ＬＤＢ命令が実行された場合には、主側ＲＯＭ６４において取得開始アドレスである「９１８０Ｈ」の次のアドレスである「９１８１Ｈ」（図３１参照）に対応するエリアにおける第（１２−８）ビット目（第４ビット目）以降に設定されている４ビットのデータと、当該取得開始アドレスの次の次のアドレスである「９１８２Ｈ」に対応するエリアにおける第０ビット目以降に設定されている８ビットのデータと、が転送先であるＨＬレジスタ１０７の第０〜第１１ビットに設定されるとともに、当該ＨＬレジスタ１０７の第１２〜第１５ビットが「０」でマスクされる。具体的には、「９１８１Ｈ」に対応するエリアの第４〜第７ビットのデータ及び「９１８２Ｈ」に対応するエリアの第０〜第７ビットのデータがＨＬレジスタ１０７の第０〜第１１ビットに設定される。

図８６（ａ）及び図８６（ｂ）は特図特電アドレステーブル６４ｑからＨＬレジスタ１０７に開始アドレスＳＡ１が取得される様子を説明するための説明図である。上記第１の実施形態において既に説明したとおり、特図特電アドレステーブル６４ｑ（図３１）において、「９１８１Ｈ」の第４〜第７ビット及び「９１８２Ｈ」の第０〜第７ビットには開始アドレスＳＡ１の下位１２ビットが設定されている。「ＬＤＢＨＬ，（ＨＬ）．Ａ」が実行されることにより、図８６（ａ）に示すように、ＨＬレジスタ１０７の下位１２ビットに開始アドレスＳＡ１の下位１２ビットがロードされる。後述するアドレス取得実行処理（図８８）では、ＬＤＢ命令を実行した後、ＨＬレジスタ１０７の値にデータテーブルの基準アドレスである「９０００Ｈ」を加算する。これにより、図８６（ｂ）に示すように、ＨＬレジスタ１０７に開始アドレスＳＡ１の全体を取得することができる。

特殊ＬＤＢ命令を利用することにより、２バイトの取得データ指定データの第４〜第１５ビットに対応する取得開始アドレスを特定する処理と、当該取得指定データの下位４ビット（第０〜第３ビット）に対応する取得開始ビット目を特定する処理と、取得開始アドレスの取得開始ビット目から取得ビット数分のデータを「転送先」のレジスタにロードする処理と、「転送先」のレジスタのうちロードされたデータよりも上位側に存在するビットを「０」でマスクする処理と、を一命令で実行することができる。これらの処理は特殊ＬＤＢ実行回路２０１にて実行される。これにより、これらの処理を実行するために複数の命令が設定されている構成と比較して、プログラムの構成を簡素化することができるとともに、主側ＲＯＭ６４におけるプログラムのデータ容量を低減することができる。

次に、主側ＣＰＵ６３にて実行される特図特電アドレス取得処理のプログラム内容について図８６（ｃ）の説明図を参照しながら説明する。上記第１の実施形態において既に説明したとおり、特図特電アドレス取得処理は特図特電制御処理（図３０）のステップＳ９０２にて実行される。図８６（ｃ）に示すように本プログラムには、行番号として「３００１」〜「３００５」が設定されている。プログラムの命令は、コール命令又はジャンプ命令が実行される場合を除いて、行番号の小さい方から大きい方に向かう順番で実行される。

「３００１」〜「３００２」の行番号には、上記第１の実施形態における特図特電アドレス取得処理（図３３（ａ））の「１６０１」〜「１６０２」と同様の命令が設定されている。具体的には、「３００１」の行番号には「ＬＤＷ，（ＴＺＴＤＣＮＴ）」という命令が設定されている。「ＬＤ」はＬＤ命令であり、「Ｗ」は転送先としてＷレジスタ１０４ａを指定する内容である。上記第１の実施形態において既に説明したとおり、「ＴＺＴＤＣＮＴ」は特定制御用のワークエリア１２１における特図特電カウンタのアドレスであり、「（ＴＺＴＤＣＮＴ）」は特図特電カウンタに格納されているデータを「転送先」に転送する内容である。上記第１の実施形態と同様に、特図特電カウンタには０〜６のいずれかの数値データが格納されている。「ＬＤＷ，（ＴＺＴＤＣＮＴ）」が実行されることにより、「転送先」のＷレジスタ１０４ａに特図特電カウンタのデータ（１バイト）がロードされる。

「３００２」の行番号には「ＬＤＢ，０ＣＨ」という命令が設定されている。「ＬＤ」はＬＤ命令であり、「Ｂ」は転送先としてＢレジスタ１０５ａを指定する内容であり、「０ＣＨ」は「転送元」として「０ＣＨ」（「１２」）という数値データを指定する内容である。「０ＣＨ」は後述するアドレス取得実行処理（図８８）において特図特電アドレステーブル６４ｑから取得するアドレスデータのビット数である。「ＬＤＢ，０ＣＨ」が実行されることにより、「転送先」のＢレジスタ１０５ａに特図特電アドレステーブル６４ｑから取得するアドレスデータのビット数（「１２」）が設定される。

「３００３」の行番号には「ＬＤＨＬ，ＴＢＬ＿ＴＺＴＤ２＿Ｂ」という命令が設定されている。「ＬＤ」はＬＤ命令であり、「ＨＬ」は転送先としてＨＬレジスタ１０７を指定する内容である。「ＴＢＬ＿ＴＺＴＤ２＿Ｂ」は、取得開始アドレスを特図特電アドレステーブル６４ｑの開始アドレスとするための２バイトの数値データであり、具体的には「１８００Ｈ」である。「ＬＤＨＬ，ＴＢＬ＿ＴＺＴＤ２＿Ｂ」が実行されることにより、「転送先」のＨＬレジスタ１０７に「１８００Ｈ」がロードされる。

「ＴＢＬ＿ＴＺＴＤ２＿Ｂ」は、「｛（特図特電アドレステーブル６４ｑの開始アドレス）−９０００Ｈ｝×１６」の式で算出される。図８６（ｄ）〜図８６（ｆ）は「ＴＢＬ＿ＴＺＴＤ２＿Ｂ」を算出する過程を説明するための説明図である。特図特電アドレステーブル６４ｑの開始アドレスである「９１８０Ｈ」（図８６（ｄ））からデータテーブルの基準アドレスである「９０００Ｈ」を減算すると、図８６（ｅ）に示すように、減算後のデータにおける第０〜第１１ビットに開始アドレス「９１８０Ｈ」（図８６（ｄ））における第０〜第１１ビットのデータが設定されている状態となる。その後、当該減算後のデータに「１６」（１００００Ｈ）を乗算すると、図８６（ｆ）に示すように「ＴＢＬ＿ＴＺＴＤ２＿Ｂ」が算出される。「ＴＢＬ＿ＴＺＴＤ２＿Ｂ」を算出するための当該乗算に用いられる「１６」は、取得データ指定データのうち取得開始ビット目を指定するためのデータのビット数（「４」）で表される数値範囲（「０」〜「１５」）の最大値である「１５」に「１」を加算した値である。上記第１の実施形態において既に説明したとおり、２バイトの２進数を「２」のｎ乗（ｎは１〜１５のいずれかの整数）で乗算すると、当該２バイトの２進数において第０ビット〜第（１５−ｎ）ビットに設定されている「０」又は「１」の情報がｎビット上位側にシフトして乗算後のデータにおける上位（１６−ｎ）ビットに設定されるとともに、当該乗算後のデータにおける下位ｎビット（第０ビット〜第（ｎ−１）ビット）に「０」が設定される。

「ＴＢＬ＿ＴＺＴＤ２＿Ｂ」の演算では、特図特電アドレステーブル６４ｑの開始アドレスからデータテーブルの基準アドレスである「９０００Ｈ」を減算した値（減算後のデータ）に対して「２」の４乗である「１６」が乗算される。これにより、減算後のデータ（図８６（ｅ））における第０〜第１２ビットのデータが４ビット上位側にシフトして乗算後のデータ（図８６（ｆ））における上位１２ビット（第４〜第１５ビット）に設定されるとともに、当該乗算後のデータにおける下位４ビット（第０ビット〜第３ビット）に「０」が設定される。図８６（ｆ）に示すように、「１６」で乗算した後のデータ（乗算後のデータ）である「ＴＢＬ＿ＴＺＴＤ２＿Ｂ」における第４〜第１５ビットには、開始アドレス「９１８０Ｈ」（図８６（ｄ））における第０〜第１１ビットのデータが設定されている。既に説明したとおり、特殊ＬＤＢ命令において取得開始アドレスは、取得データ指定データを「１６」（１００００Ｈ）で除算した値に対してデータテーブルの基準アドレスである「９０００Ｈ」を加算することにより算出される。また、既に説明したとおり、特殊ＬＤＢ命令において取得開始アドレスを算出する過程で取得データ指定データが「１６」で除算されることにより、取得データ指定データにおける上位１２ビット（第４〜第１５ビット）に設定されているデータが４ビット下位側にシフトする。減算後のデータ（図８６（ｅ））における第０〜第１２ビットのデータを４ビット上位側にシフトさせて導出された「ＴＢＬ＿ＴＺＴＤ２＿Ｂ」を取得データ指定データとして特殊ＬＤＢ命令が実行されると、取得開始アドレスを算出する過程で「ＴＢＬ＿ＴＺＴＤ２＿Ｂ」が「１６」で除算される。除算後の商データでは、４ビット上位側にシフトしていた減算後のデータにおける第０〜第１２ビットのデータが４ビット下位側にシフトする。そして、当該除算後の商データに対してデータテーブルの基準アドレスである「９０００Ｈ」を加算する演算により、取得開始アドレスとして特図特電アドレステーブル６４ｑの開始アドレスが算出される。

このように、「｛（特図特電アドレステーブル６４ｑの開始アドレス）−９０００Ｈ｝×１６」の式で算出される「ＴＢＬ＿ＴＺＴＤ２＿Ｂ」は、特殊ＬＤＢ命令において特図特電アドレステーブル６４ｑの開始アドレスを取得開始アドレスとするための取得データ指定データである。「ＴＢＬ＿ＴＺＴＤ２＿Ｂ」を取得データ指定データとして設定することにより、特図特電アドレステーブル６４ｑの開始アドレスを特殊ＬＤＢ命令の取得開始アドレスとすることができる。

後述するアドレス取得実行処理（図８８）では、特図特電カウンタの値が「０」である場合、ＨＬレジスタ１０７に格納されている「１８００Ｈ」が取得データ指定データとして使用される。一方、特図特電カウンタの値が「１」以上である場合、ＨＬレジスタ１０７に格納されている数値情報は、特殊ＬＤＢ命令が実行される前に当該特図特電カウンタの値に対応する数値情報に変更される。

特図特電アドレス取得処理（図８６（ｃ））における「３００４」の行番号には「ＣＡＬＬＳＬＤＢＡＤＧＥＴ２０」という命令が設定されている。「ＬＤＢＡＤＧＥＴ２０」は後述するアドレス取得実行処理（図８８）である。「ＣＡＬＬＳＬＤＢＡＤＧＥＴ２０」という命令は、アドレス取得実行処理というサブルーチンを呼び出すための命令である。詳細は後述するが、行番号「３００４」にてアドレス取得実行処理が実行されることにより、特図特電カウンタの値に対応する開始アドレス（ＳＡ０〜ＳＡ６のいずれか）がＨＬレジスタ１０７に設定される。アドレス取得実行処理のサブルーチンが終了した場合には、「３００５」の行番号に進む。

「３００５」の行番号には「ＲＥＴ」という命令が設定されている。上記第１の実施形態において既に説明したとおり、特図特電アドレス取得処理は特図特電制御処理（図３０）のステップＳ９０２にて実行されるサブルーチンである。したがって、「ＲＥＴ」という命令が実行されることで、特図特電制御処理（図３０）のステップＳ９０３に進むことになる。

次に、アドレス取得実行処理（図８８）の説明に先立ち、特図特電アドレステーブル６４ｑから特図特電カウンタの値に対応する開始アドレスＳＡ０〜ＳＡ６における下位１２ビットのデータを取得する態様について説明する。図８７は特図特電カウンタの値とＨＬレジスタ１０７に取得される開始アドレスＳＡ０〜ＳＡ６との対応関係を説明するための説明図である。

上記第１の実施形態において図３１を参照しながら既に説明したとおり、特図特電アドレステーブル６４ｑは、主側ＲＯＭ６４において「９１８０Ｈ」〜「９１８ＡＨ」のアドレス範囲に記憶されており、当該特図特電アドレステーブル６４ｑには、特図特電カウンタの値に対応する開始アドレスＳＡ０〜ＳＡ６における下位１２ビットのデータが設定されている。

既に説明したとおり、特図特電アドレス取得処理（図８６（ｃ））の行番号「３００３」にて、ＨＬレジスタ１０７には「１８００Ｈ」が格納される。図８７に示すように、特図特電カウンタの値が「０」である場合には、当該「１８００Ｈ」を取得データ指定データとして特殊ＬＤＢ命令が実行される。特図特電アドレステーブル６４ｑにおいて、特図特電カウンタの「０」の値に対応する開始アドレスＳＡ０の下位１２ビットのデータは、「９１８０Ｈ」の第０〜第７ビット及び「９１８１Ｈ」の第０〜第３ビットに設定されている。開始アドレスＳＡ０の下位１２ビットのデータは、「９１８０Ｈ」に対応するエリアの第０ビット目を取得開始位置とするとともに取得ビット数を「１２」とすることにより取得可能な位置に設定されている。開始アドレスＳＡ０の下位１２ビットのデータは、後述するアドレス取得実行処理（図８８）のステップＳ３２０８にて実行される特殊ＬＤＢ命令（「ＬＤＢＨＬ，（ＨＬ）．Ａ」）において、取得開始アドレスが「９１８０Ｈ」となるとともに取得開始ビット目が「０」となることにより取得される。

特図特電アドレステーブル６４ｑにおいて、特図特電カウンタの「１」〜「６」の値に対応する開始アドレスＳＡ１〜ＳＡ６の下位１２ビットのデータは、特図特電カウンタの値が「０」である場合の取得開始位置（「９１８０Ｈ」に対応するエリアの第０ビット目）を基準として、当該取得開始位置を「（取得ビット数）×（特図特電カウンタの値）」ビットだけ後側にずらすことで取得可能な位置に設定されている。本実施形態において取得開始位置をずらす方向としての「後側」とは、取得開始ビット目が増加する方向（第０ビットから第７ビットに向かう方向）であるとともに、取得開始アドレスが増加する方向（「９１８０Ｈ」から「９１８ＡＨ」に向かう方向）である。

図３１に示すように、特図特電カウンタの「１」の値に対応する開始アドレスＳＡ１の下位１２ビットのデータは、「９１８１Ｈ」の第４〜第７ビット及び「９１８２Ｈ」の第０〜第７ビットに設定されている。開始アドレスＳＡ１の下位１２ビットのデータは、特図特電カウンタの値が「０」である場合の取得開始位置を基準として、当該取得開始位置を「取得ビット数×１」ビット（１２ビット）だけ後側にずらすことで取得可能な位置に設定されている。開始アドレスＳＡ１の下位１２ビットのデータは、「９１８０Ｈ」の次のアドレス（「９１８１Ｈ」）に対応するエリアの第４ビット目を取得開始位置とするとともに取得ビット数を「１２」とすることにより取得可能な位置に設定されている。図８７に示すように、開始アドレスＳＡ１の下位１２ビットのデータは、後述するアドレス取得実行処理（図８８）のステップＳ３２０８にて実行される特殊ＬＤＢ命令（「ＬＤＢＨＬ，（ＨＬ）．Ａ」）において、取得開始アドレスが「９１８０Ｈ」となるとともに取得開始ビット目が「１２」となることにより取得される。

図３１に示すように、特図特電カウンタの「２」の値に対応する開始アドレスＳＡ２の下位１２ビットのデータは、「９１８３Ｈ」の第０〜第７ビット及び「９１８４Ｈ」の第０〜第３ビットに設定されている。開始アドレスＳＡ２の下位１２ビットのデータは、特図特電カウンタの値が「０」である場合の取得開始位置を基準として、当該取得開始位置を「取得ビット数×２」ビット（２４ビット）だけ後側にずらすことで取得可能な位置に設定されている。開始アドレスＳＡ２の下位１２ビットのデータは、「９１８２Ｈ」の次のアドレス（「９１８３Ｈ」）に対応するエリアの第０ビット目を取得開始位置とするとともに取得ビット数を「１２」とすることにより取得可能な位置に設定されている。図８７に示すように、開始アドレスＳＡ２の下位１２ビットのデータは、後述するアドレス取得実行処理（図８８）のステップＳ３２０８にて実行される特殊ＬＤＢ命令（「ＬＤＢＨＬ，（ＨＬ）．Ａ」）において、取得開始アドレスが「９１８２Ｈ」となるとともに取得開始ビット目が「８」となることにより取得される。

図３１に示すように、特図特電カウンタの「３」の値に対応する開始アドレスＳＡ３の下位１２ビットのデータは、「９１８４Ｈ」の第４〜第７ビット及び「９１８５Ｈ」の第０〜第７ビットに設定されている。開始アドレスＳＡ３の下位１２ビットのデータは、特図特電カウンタの値が「０」である場合の取得開始位置を基準として、当該取得開始位置を「取得ビット数×３」ビット（３６ビット）だけ後側にずらすことで取得可能な位置に設定されている。開始アドレスＳＡ３の下位１２ビットのデータは、「９１８４Ｈ」に対応するエリアの第４ビット目を取得開始位置とするとともに取得ビット数を「１２」とすることにより取得可能な位置に設定されている。図８７に示すように、開始アドレスＳＡ３の下位１２ビットのデータは、後述するアドレス取得実行処理（図８８）のステップＳ３２０８にて実行される特殊ＬＤＢ命令（「ＬＤＢＨＬ，（ＨＬ）．Ａ」）において、取得開始アドレスが「９１８４Ｈ」となるとともに取得開始ビット目が「４」となることにより取得される。

図３１に示すように、特図特電カウンタの「４」の値に対応する開始アドレスＳＡ４の下位１２ビットのデータは、「９１８６Ｈ」の第０〜第７ビット及び「９１８７Ｈ」の第０〜第４ビットに設定されている。開始アドレスＳＡ４の下位１２ビットのデータは、特図特電カウンタの値が「０」である場合の取得開始位置を基準として、当該取得開始位置を「取得ビット数×４」ビット（４８ビット）だけ後側にずらすことで取得可能な位置に設定されている。開始アドレスＳＡ４の下位１２ビットのデータは、「９１８６Ｈ」に対応するエリアの第０ビット目を取得開始位置とするとともに取得ビット数を「１２」とすることにより取得可能な位置に設定されている。図８７に示すように、開始アドレスＳＡ４の下位１２ビットのデータは、後述するアドレス取得実行処理（図８８）のステップＳ３２０８にて実行される特殊ＬＤＢ命令（「ＬＤＢＨＬ，（ＨＬ）．Ａ」）において、取得開始アドレスが「９１８６Ｈ」となるとともに取得開始ビット目が「０」となることにより取得される。

図３１に示すように、特図特電カウンタの「５」の値に対応する開始アドレスＳＡ５の下位１２ビットのデータは、「９１８７Ｈ」の第４〜第７ビット及び「９１８８Ｈ」の第０〜第７ビットに設定されている。開始アドレスＳＡ５の下位１２ビットのデータは、特図特電カウンタの値が「０」である場合の取得開始位置を基準として、当該取得開始位置を「取得ビット数×５」ビット（６０ビット）だけ後側にずらすことで取得可能な位置に設定されている。開始アドレスＳＡ５の下位１２ビットのデータは、「９１８６Ｈ」の次のアドレス（「９１８７Ｈ」）に対応するエリアの第４ビット目を取得開始位置とするとともに取得ビット数を「１２」とすることにより取得可能な位置に設定されている。図８７に示すように、開始アドレスＳＡ５の下位１２ビットのデータは、後述するアドレス取得実行処理（図８８）のステップＳ３２０８にて実行される特殊ＬＤＢ命令（「ＬＤＢＨＬ，（ＨＬ）．Ａ」）において、取得開始アドレスが「９１８６Ｈ」となるとともに取得開始ビット目が「１２」となることにより取得される。

図３１に示すように、特図特電カウンタの「６」の値に対応する開始アドレスＳＡ６の下位１２ビットのデータは、「９１８９Ｈ」の第０〜第７ビット及び「９１８ＡＨ」の第０〜第４ビットに設定されている。開始アドレスＳＡ６の下位１２ビットのデータは、特図特電カウンタの値が「０」である場合の取得開始位置を基準として、当該取得開始位置を「取得ビット数×６」ビット（７２ビット）だけ後側にずらすことで取得可能な位置に設定されている。開始アドレスＳＡ６の下位１２ビットのデータは、「９１８８Ｈ」の次のアドレス（「９１８９Ｈ」）に対応するエリアの第０ビット目を取得開始位置とするとともに取得ビット数を「１２」とすることにより取得可能な位置に設定されている。図８７に示すように、開始アドレスＳＡ６の下位１２ビットのデータは、後述するアドレス取得実行処理（図８８）のステップＳ３２０８にて実行される特殊ＬＤＢ命令（「ＬＤＢＨＬ，（ＨＬ）．Ａ」）において、取得開始アドレスが「９１８８Ｈ」となるとともに取得開始ビット目が「８」となることにより取得される。

次に、主側ＣＰＵ６３にて実行されるアドレス取得実行処理について図８８のフローチャートを参照しながら説明する。アドレス取得実行処理は特図特電アドレス取得処理（図８６（ｃ））の行番号「３００４」にて実行される。なお、アドレス取得実行処理は特定制御用のプログラム及び特定制御用のデータを利用して実行される。

既に説明したとおり、特図特電アドレス取得処理（図８６（ｃ））の行番号「３００３」において、ＨＬレジスタ１０７には特図特電カウンタにおける「０」の値に対応する取得データ指定データ（「１８００Ｈ」）が格納されている。ステップＳ３２０１〜ステップＳ３２０５の処理は、ＨＬレジスタ１０７に格納されている当該取得データ指定データを特図特電カウンタの値に対応するデータに変更するために実行される。

アドレス取得実行処理におけるステップＳ３２０１〜ステップＳ３２０３では、上記第１の実施形態におけるアドレス取得実行処理（図３３（ｅ））の行番号「１７０２」〜「１７０４」と同様の命令を実行する。具体的には、まず「ＬＤＡ，Ｂ」という命令を実行する（ステップＳ３２０１）。「ＬＤ」はＬＤ命令であり、「Ａ」は転送先としてＡレジスタ１０４ｂを指定する内容であり、「Ｂ」は転送元としてＢレジスタ１０５ａを指定する内容である。既に説明したとおり、特図特電アドレス取得処理（図８６（ｃ））においてＢレジスタ１０５ａには特図特電アドレステーブル６４ｑから取得するビット数（取得ビット数）を指定する「０ＣＨ」（「１２」）が設定されている。このため、「ＬＤＡ，Ｂ」が実行されることにより、「転送先」のＡレジスタ１０４ｂに「０ＣＨ」が設定される。

その後、「ＭＵＬＷ，Ａ」という命令を実行する（ステップＳ３２０２）。「ＭＵＬ」はＭＵＬ命令という演算命令であり、「Ｗ」はＷレジスタ１０４ａを指定する内容であり、「Ａ」はＡレジスタ１０４ｂを指定する内容である。「ＭＵＬＷ，Ａ」が実行されることにより、Ｗレジスタ１０４ａの値とＡレジスタ１０４ｂの値とを乗算する演算が行われるとともに当該演算の結果がＷＡレジスタ１０４に格納される。既に説明したとおり、特図特電アドレス取得処理（図８６（ｃ））において、Ｗレジスタ１０４ａには特図特電カウンタの値（０〜６のいずれかの整数）が設定されている。また、上述したとおり、Ａレジスタ１０４ｂには取得ビット数である「０ＣＨ」が格納されている。このため、ステップＳ３２０２にて「ＭＵＬＷ，Ａ」が実行された場合、ＷＡレジスタ１０４には、「（特図特電カウンタの値）×（取得ビット数）」の演算結果が格納される。

その後、「ＡＤＤＨＬ，ＷＡ」という命令を実行する（ステップＳ３２０３）。「ＡＤＤ」はＡＤＤ命令という演算命令であり、「ＨＬ」はＨＬレジスタ１０７を指定する内容であり、「ＷＡ」はＷＡレジスタ１０４を指定する内容である。「ＡＤＤＨＬ，ＷＡ」が実行されることにより、ＨＬレジスタ１０７の値とＷＡレジスタ１０４の値との和がＨＬレジスタ１０７に格納される。上述したとおり、特図特電アドレス取得処理（図８６（ｃ））の行番号「３００３」において、ＨＬレジスタ１０７には特図特電カウンタにおける「０」の値に対応する取得データ指定データ（「１８００Ｈ」）が格納されている。また、上述したとおり、ＷＡレジスタ１０４には、「（特図特電カウンタの値）×（取得ビット数）」の演算結果のデータが格納されている。ステップＳ３２０３にて「ＡＤＤＨＬ，ＷＡ」という命令が実行されることにより、特図特電カウンタにおける「０」の値に対応する取得データ指定データが格納されているＨＬレジスタ１０７に、「（特図特電カウンタの値）×（取得ビット数）」の演算結果が加算される。これにより、特図特電カウンタの値に対応する態様で取得データ指定データの下位４ビットが更新される。既に説明したとおり、特殊ＬＤＢ命令において取得データ指定データの下位４ビットは、取得開始ビット目を特定するために用いられる。

ステップＳ３２０３にて「ＡＤＤＨＬ，ＷＡ」という命令が実行されることにより、ＷＡレジスタ１０４に格納されている「（取得ビット数）×（特図特電カウンタの値）」の演算結果を「１６」で除算した商の分だけ取得開始アドレスが増加する態様で、ＨＬレジスタ１０７に格納されている取得データ指定データが更新される。上記第１の実施形態において既に説明したとおり、特図特電アドレステーブル６４ｑでは、１つのアドレスに対して８ビットのデータが設定されている。これに対して、本実施形態における特殊ＬＤＢ命令では、取得開始ビット目を「０」〜「１５」の数値範囲で指定する。このため、特殊ＬＤＢ命令では、取得開始ビット目が「１６」増加する度に取得開始アドレスを「２」増加させる必要がある。特図特電カウンタの値に対応する態様でＨＬレジスタ１０７に格納されている取得データ指定データの上位１２ビットのデータを更新するためには、「（取得ビット数）×（特図特電カウンタの値）」の演算結果を「１６」で除算した商の２倍分だけ取得開始アドレスを増加させる必要がある。ところが、ステップＳ３２０３の命令を実行しただけでは、当該演算結果を「１６」で除算した商の分だけしか取得開始アドレスが増加しない。このため、ステップＳ３２０４及びステップＳ３２０５の処理を実行することにより、当該演算結果を「１６」で除算した商の分だけ取得開始アドレスをさらに増加させる。

具体的には、まずＷＡレジスタ１０４の値と「１１１１１１１１１１１１００００Ｂ」との論理積を演算し、当該演算結果をＷＡレジスタ１０４に格納することにより、ＷＡレジスタ１０４に格納されている２バイトのデータのうち下位４ビットのデータを「００００Ｂ」に変更する（ステップＳ３２０４）。既に説明したとおり、ＷＡレジスタ１０４には「（取得ビット数）×（特図特電カウンタの値）」の演算結果が格納されている。ステップＳ３２０４では、ＷＡレジスタ１０４に格納されている当該演算結果の下位４ビットを「００００Ｂ」に変更することにより、当該演算結果を「１６」で除算した商に「１６」を乗算した値がＷＡレジスタ１０４に格納されている状態とする。

その後、ステップＳ３２０３と同様に、「ＡＤＤＨＬ，ＷＡ」という命令を実行する（ステップＳ３２０５）。これにより、「（取得ビット数）×（特図特電カウンタの値）」の演算結果を「１６」で除算した商の分だけ取得開始アドレスが増加する態様で、ＨＬレジスタ１０７に格納されている取得データ指定データが更新される。

このように、ステップＳ３２０１〜ステップＳ３２０５の処理を実行することにより、特図特電アドレステーブル６４ｑにおいて、特図特電カウンタの値が「０」である場合におけるデータの取得開始位置（「９１８０Ｈ」に対応するエリアの第０ビット目）を基準として、当該取得開始位置が「（取得ビット数）×（特図特電カウンタの値）」ビットだけ後側にずれる態様で、ＨＬレジスタ１０７に格納されてる取得データ指定データを更新することができる。既に説明したとおり、特図特電アドレステーブル６４ｑにおいて、特図特電カウンタの「１」〜「６」の値に対応する開始アドレスＳＡ１〜ＳＡ６は、特図特電カウンタの値が「０」である場合におけるデータの取得開始位置（「９１８０Ｈ」に対応するエリアの第０ビット目）を基準として、当該取得開始位置が「（取得ビット数）×（特図特電カウンタの値）」ビットだけ後側にずらすことで取得可能な位置に設定されている。

ステップＳ３２０６〜ステップＳ３２０９では、上記第１の実施形態におけるアドレス取得実行処理（図３３（ｅ））における「１７０５」〜「１７０８」の行番号と同様の命令を実行する。具体的には、まずステップＳ３２０１と同様に、「ＬＤＡ，Ｂ」という命令を実行する（ステップＳ３２０６）。既に説明したとおり、特図特電アドレス取得処理（図８６（ｃ））においてＢレジスタ１０５ａには取得ビット数を指定する「０ＣＨ」（「１２」）が設定されている。このため、「ＬＤＡ，Ｂ」が実行されることにより、「転送先」のＡレジスタ１０４ｂに「０ＣＨ」が設定される。既に説明したとおり、Ｂレジスタ１０５ａに格納された「０ＣＨ」は、「（特図特電カウンタの値）×（取得ビット数）」の演算にも用いられた。このように、事前にＢレジスタ１０５ａに格納された「０ＣＨ」は、「（特図特電カウンタの値）×（取得ビット数）」の演算に用いられるとともに、ＬＤＢ命令における取得ビット数を指定するためのデータをＡレジスタ１０４ｂに設定するために用いられる。

その後、「ＤＥＣＡ」という命令を実行する（ステップＳ３２０７）。「ＤＥＣ」はＤＥＣ命令という演算命令であり、「Ａ」はＡレジスタ１０４ｂを指定する内容である。「ＤＥＣＡ」が実行されることにより、Ａレジスタ１０４ｂの値が１減算される。上述したとおり、Ａレジスタ１０４ｂには取得ビット数である「０ＣＨ」が格納されている。このため、ステップＳ３２０７にて「ＤＥＣＡ」が実行されることにより、Ａレジスタ１０４ｂには「０ＢＨ」が格納されている状態となる。「０ＢＨ」は、特図特電アドレステーブル６４ｑから取得するビット数である「１２」から「１」を減算した値である。

既に説明したとおり、「ＬＤＢＨＬ，（ＨＬ）．Ａ」というＬＤＢ命令が実行される場合、ＬＤＢ実行回路１５７においてＡレジスタ１０４ｂの値を１加算する演算が行われるとともに、当該１加算後の値が取得ビット数のデータとして利用される。このため、ステップＳ３２０７にてＡレジスタ１０４ｂの値を１減算しておくことにより、ＬＤＢ命令において特図特電アドレステーブル６４ｑから取得されるデータのビット数を「１２」とすることができる。

その後、「ＬＤＢＨＬ，（ＨＬ）．Ａ」という命令を実行する（ステップＳ３２０８）。「ＬＤＢ」は特殊ＬＤＢ実行回路２０１による特殊ＬＤＢ命令であり、コンマの前の「ＨＬ」は「転送先」としてＨＬレジスタ１０７を指定する内容であり、ピリオドの前の「（ＨＬ）」はＨＬレジスタ１０７に格納されている２バイトのデータを取得データ指定データに指定する内容であり、「Ａ」はＡレジスタ１０４ｂに格納されている１バイトのデータを取得ビット数指定データとする内容である。既に説明したとおり、ＨＬレジスタ１０７には特図特電カウンタの値に対応する取得データ指定データが格納されている状態であるとともに、Ａレジスタ１０４ｂには取得ビット数（「０ＣＨ」）から「１」を減算した「０ＢＨ」が格納されている状態である。また、ＴＰレジスタ１１１には基準アドレスである「９０００Ｈ」が格納されている状態である。当該状態において、ステップＳ３２０８にて「ＬＤＢＨＬ，（ＨＬ）．Ａ」という命令が実行されることにより、転送先であるＨＬレジスタ１０７の第０〜第１１ビットには特図特電カウンタの値に対応する開始アドレスＳＡ０〜ＳＡ６における下位１２ビットのデータがロードされるとともに、当該ＨＬレジスタ１０７の第１２〜第１５ビットが「０」でマスクされる。

具体的には、図８７に示すように、特図特電カウンタの値が「０」である場合、取得開始アドレスが「９１８０Ｈ」となるとともに取得開始ビット目が「０」となり、ＨＬレジスタ１０７の第０〜第１１ビットに開始アドレスＳＡ０の下位１２ビットである「７００Ｈ」がロードされる。特図特電カウンタの値が「１」である場合、取得開始アドレスが「９１８０Ｈ」となるとともに取得開始ビット目が「１２」となり、ＨＬレジスタ１０７の第０〜第１１ビットに開始アドレスＳＡ１の下位１２ビットである「７１２Ｈ」がロードされる。特図特電カウンタの値が「２」である場合、取得開始アドレスが「９１８２Ｈ」となるとともに取得開始ビット目が「８」となり、ＨＬレジスタ１０７の第０〜第１１ビットに開始アドレスＳＡ２の下位１２ビットである「７１ＦＨ」がロードされる。特図特電カウンタの値が「３」である場合、取得開始アドレスが「９１８４Ｈ」となるとともに取得開始ビット目が「４」となり、ＨＬレジスタ１０７の第０〜第１１ビットに開始アドレスＳＡ３の下位１２ビットである「７３１Ｈ」がロードされる。特図特電カウンタの値が「４」である場合、取得開始アドレスが「９１８６Ｈ」となるとともに取得開始ビット目が「０」となり、ＨＬレジスタ１０７の第０〜第１１ビットに開始アドレスＳＡ４の下位１２ビットである「７４０Ｈ」がロードされる。特図特電カウンタの値が「５」である場合、取得開始アドレスが「９１８６Ｈ」となるとともに取得開始ビット目が「１２」となり、ＨＬレジスタ１０７の第０〜第１１ビットに開始アドレスＳＡ５の下位１２ビットである「７４ＣＨ」がロードされる。特図特電カウンタの値が「６」である場合、取得開始アドレスが「９１８８Ｈ」となるとともに取得開始ビット目が「８」となり、ＨＬレジスタ１０７の第０〜第１１ビットに開始アドレスＳＡ６の下位１２ビットである「７５３Ｈ」がロードされる。このように、特図特電カウンタの値が１増加する度に特図特電アドレステーブル６４ｑにおけるデータの取得開始位置が後側に１２ビットずれる。

特殊ＬＤＢ命令を利用して特図特電アドレステーブル６４ｑから取得した開始アドレスＳＡ０〜ＳＡ６の下位１２ビットをＨＬレジスタ１０７の第０〜第１１ビットにロードする構成であることにより、２バイトの取得データ指定データの第４〜第１５ビットに対応する取得開始アドレスを特定する処理と、当該取得指定データの下位４ビット（第０〜第３ビット）に対応する取得開始ビット目を特定する処理と、特図特電アドレステーブル６４ｑから取得した開始アドレスＳＡ０〜ＳＡ６の下位１２ビットをＨＬレジスタ１０７の下位１２ビットにロードする処理と、ＨＬレジスタ１０７の上位４ビットを「０」でマスクする処理と、を一命令で実行することができる。これにより、これらの処理を実行するために複数の命令が設定されている構成と比較して、プログラムの構成を簡素化することができるとともに、主側ＲＯＭ６４におけるプログラムのデータ容量を低減することができる。

その後、「ＡＤＤＨＬ，９０００Ｈ」という命令を実行して（ステップＳ３２０９）、本アドレス取得実行処理を終了する。「ＡＤＤ」はＡＤＤ命令という演算命令であり、「ＨＬ」はＨＬレジスタ１０７を指定する内容であり、「９０００Ｈ」は２バイトの数値データである。「ＡＤＤＨＬ，９０００Ｈ」が実行されることにより、ＨＬレジスタ１０７の値に対してデータテーブルの基準アドレスである「９０００Ｈ」が加算される。これにより、図８７に示すように、特電特図カウンタにおける「０」〜「６」の値に対応する開始アドレスＳＡ０〜ＳＡ６の全体（２バイト）が設定されている状態とすることができる。具体的には、特図特電カウンタの値が「０」である場合にはＨＬレジスタ１０７に開始アドレスＳＡ０である「９７００Ｈ」が設定され、特図特電カウンタの値が「１」である場合にはＨＬレジスタ１０７に開始アドレスＳＡ１である「９７１２Ｈ」が設定され、特図特電カウンタの値が「２」である場合にはＨＬレジスタ１０７に開始アドレスＳＡ２である「９７１ＦＨ」が設定され、特図特電カウンタの値が「３」である場合にはＨＬレジスタ１０７に開始アドレスＳＡ３である「９７３１Ｈ」が設定され、特図特電カウンタの値が「４」である場合にはＨＬレジスタ１０７に開始アドレスＳＡ４である「９７４０Ｈ」が設定され、特図特電カウンタの値が「５」である場合にはＨＬレジスタ１０７に開始アドレスＳＡ５である「９７４ＣＨ」が設定され、特図特電カウンタの値が「６」である場合にはＨＬレジスタ１０７に開始アドレスＳＡ６である「９７５３Ｈ」が設定される。

既に説明したとおり、アドレス取得実行処理（図８８）は特図特電アドレス取得処理（図８６（ｃ））の行番号「３００４」にて実行されるサブルーチンである。したがって、アドレス取得実行処理が終了した場合には、特図特電アドレス取得処理の行番号「１６０５」に進むことになる。

このように、特殊ＬＤＢ命令を利用することにより、特図特電アドレステーブル６４ｑから開始アドレスＳＡ０〜ＳＡ６の下位１２ビットをＨＬレジスタ１０７にロードすることができる。また、当該特殊ＬＤＢ命令の実行後にＨＬレジスタ１０７の値に対して開始アドレスＳＡ０〜ＳＡ６に共通する上位４ビットに対応する「９０００Ｈ」を加算することにより、ＨＬレジスタ１０７に開始アドレスＳＡ０〜ＳＡ６の全体を取得することができる。このため、特図特電アドレステーブル６４ｑに設定するアドレスデータを開始アドレスＳＡ０〜ＳＡ６の下位１２ビットのみとすることができる。これにより、特図特電アドレステーブル６４ｑに２バイトの開始アドレスＳＡ０〜ＳＡ６の全体を設定する構成と比較して、主側ＲＯＭ６４における特図特電アドレステーブル６４ｑのデータ容量を低減することができる。

特殊ＬＤＢ命令では、２バイトの取得データ指定データにおける上位１２ビット（第４〜第１５ビット）のデータに基づいて主側ＲＯＭ６４におけるデータの取得開始アドレスを特定するとともに、当該取得データ指定データにおける下位４ビット（第０〜第３ビット）のデータに基づいて主側ＲＯＭ６４におけるデータの取得開始ビット目を特定する。このため、取得データ指定データに取得開始アドレスを特定するための２バイトのデータ及び取得開始ビット目を特定するための１バイトのデータが設定される構成と比較して、取得データ指定データのデータ容量を１バイト低減することができる。

特殊ＬＤＢ実行回路２０１では、取得開始ビット目を特定するために、取得データ指定データの下位１バイトと「００００１１１１Ｂ」との論理積の演算が行われる。特殊ＬＤＢ命令の命令コードには、取得開始ビット目を算出するための演算に「００００１１１１Ｂ」を用いることを指定するためのデータは設定されない。取得データ指定データの下位１バイトと「００００１１１１Ｂ」との論理積の演算は、プログラムに設定されている特殊ＬＤＢ命令が実行される場合に特殊ＬＤＢ実行回路２０１にて自動的に実行される。このため、特殊ＬＤＢ命令の命令コードに取得開始ビット目を算出するための演算に「００００１１１１Ｂ」を用いることを指定するためのデータを設定する必要がある構成と比較して、特殊ＬＤＢ命令の命令コードのデータ容量を低減することができるとともに、主側ＲＯＭ６４におけるプログラムのデータ容量を低減することができる。

特殊ＬＤＢ実行回路２０１では、取得開始アドレスを特定するために、取得データ指定データを「１６」で除算する演算が行われる。取得開始アドレスを特定するための演算に用いられる「１６」は、取得データ指定データにおいて取得開始ビット目を指定するために設定されるデータのビット数である４ビットで表される数値範囲（「０」〜「１５」）の最大値である「１５」に「１」を加算した値である。これにより、２バイトの取得データ指定データの中に取得開始アドレスを特定するためのデータと取得開始ビット目を特定するためのデータとが設定されている構成において、取得開始ビット目を特定するためのデータとは独立に、取得開始アドレスを特定するためのデータを設定することができる。

特殊ＬＤＢ実行回路２０１では、取得開始アドレスを特定するために、取得データ指定データを「１６」で除算する演算が行われる。特殊ＬＤＢ命令の命令コードには、取得開始アドレスを算出するための演算に「１６」を用いることを指定するためのデータは設定されない。取得データ指定データを「１６」で除算する演算は、プログラムに設定されている特殊ＬＤＢ命令が実行される場合に特殊ＬＤＢ実行回路２０１にて自動的に実行される。このため、特殊ＬＤＢ命令の命令コードに取得開始アドレスを算出するための演算に「１６」を用いることを指定するためのデータを設定する必要がある構成と比較して、特殊ＬＤＢ命令の命令コードのデータ容量を低減することができるとともに、主側ＲＯＭ６４におけるプログラムのデータ容量を低減することができる。

＜他の実施形態＞
なお、上述した実施形態の記載内容に限定されず、本発明の趣旨を逸脱しない範囲内で種々の変形改良が可能である。例えば以下のように変更してもよい。ちなみに、以下の別形態の構成を、上記実施形態の構成に対して、個別に適用してもよく、組合せて適用してもよい。

（１）上記各実施形態において、ＬＤＢ実行回路１５７によるＬＤＢ命令が実行された場合に取得ビット数指定データの値に「１」を加算した値のビット数のデータが取得される構成に代えて、取得ビット数指定データの値に対応するビット数のデータが取得される構成としてもよい。上記第１の実施形態において既に説明したとおり、ＬＤＢ命令の命令コードは、「ＬＤＢ転送先，取得データ指定．取得ビット数指定」という構成を有している。本構成では、主側ＲＯＭ６４に記憶されているデータテーブルから取得するデータのビット数をＬＤＢ命令の命令コードにおける「取得ビット数指定」に設定することができる。また、上記各実施形態において、特殊ＬＤＢ実行回路２０１による特殊ＬＤＢ命令が実行された場合に取得ビット数指定データの値に「１」を加算した値のビット数のデータが取得される構成に代えて、取得ビット数指定データの値に対応するビット数のデータが取得される構成としてもよい。上記第６の実施形態において既に説明したとおり、特殊ＬＤＢ命令の命令コードは、「ＬＤＢ転送先，取得データ指定．取得ビット数指定」という構成を有している。本構成では、主側ＲＯＭ６４に記憶されているデータテーブルから取得するデータのビット数を特殊ＬＤＢ命令の命令コードにおける「取得ビット数指定」に設定することができる。

（２）上記各実施形態において、ＬＤＢ更新実行回路１６１によるＬＤＢ更新命令が実行された場合に取得ビット数指定データの値に「１」を加算した値のビット数のデータが取得される構成に代えて、取得ビット数指定データの値に対応するビット数のデータが取得される構成としてもよい。上記第１の実施形態において既に説明したとおり、ＬＤＢ命令更新の命令コードは、「ＬＤＢ転送先，（取得データ指定＋）．取得ビット数指定」という構成を有している。本構成では、主側ＲＯＭ６４に記憶されているデータテーブルから取得するデータのビット数をＬＤＢ更新命令の命令コードにおける「取得ビット数指定」に設定することができる。

（３）主側ＭＰＵ６２にＬＤＨ命令を実行するための専用回路であるＬＤＨ実行回路が設けられている構成としてもよい。主側ＣＰＵ６３はＬＤＨ命令を実行することができる。ＬＤＨ命令の命令コードは、「ＬＤＨ転送先，転送元」という構成を有している。ＬＤＨ命令では「転送先」としてＷＡレジスタ１０４が設定されるとともに、「転送元」としてＨＬレジスタ１０７が設定される。ＬＤＨ命令は、「転送元」のＨＬレジスタ１０７に格納されているアドレスに対応するエリアに格納されている１バイトデータにおける上位４ビットのデータを「転送先」に設定されているＷＡレジスタ１０４のうち一方の汎用レジスタ（Ｗレジスタ１０４ａ）の下位４ビットにロードするとともに当該汎用レジスタの上位４ビットを「０」でマスクする処理と、当該１バイトデータにおける下位４ビットのデータを「転送先」に設定されているＷＡレジスタ１０４のうち他方の汎用レジスタ（Ａレジスタ１０４ｂ）の下位４ビットにロードするとともに当該汎用レジスタの上位４ビットを「０」でマスクする処理と、を一命令で実行可能とする命令である。ＬＤＨ命令を利用する構成とすることにより、これら２つの処理を実行するために複数の命令が設定されている構成と比較して、プログラムの構成を簡素化することができるとともに、プログラムのデータ容量を低減することができる。なお、ＬＤＨ命令において「転送先」としてＢＣレジスタ１０５、ＤＥレジスタ１０６又はＨＬレジスタ１０７が設定される構成としてもよく、ＬＤＨ命令において「転送元」としてＷＡレジスタ１０４、ＢＣレジスタ１０５又はＤＥレジスタ１０６が設定される構成としてもよい。

（４）上記各実施形態において、特定制御用の処理が実行されている状況から非特定制御用の処理が実行されている状況に移行する場合、及び非特定制御用の処理が実行されている状況から特定制御用の処理が実行されている状況に移行する場合にＴＰレジスタ１１１に格納されているデータテーブルの基準アドレスが変更される構成としてもよい。具体的には、主側ＲＯＭ６４において特定制御用のデータは「９０００Ｈ」〜「９４ＦＦＨ」のアドレス範囲に設定されているとともに、非特定制御用のデータは「８９０３Ｈ」〜「８ＢＦＦＨ」のアドレス範囲に設定されている。主側ＣＰＵ６３は、動作電力の供給が開始された場合及び非特定制御用の処理が実行されている状況から特定制御用の処理が実行されている状況に移行する場合に、特定制御用のデータテーブルの基準アドレスとしてＴＰレジスタ１１１に「９０００Ｈ」を設定する。当該「９０００Ｈ」は、主側ＲＯＭ６４にデータテーブルが記憶されているアドレス範囲のうち特定制御用の処理が実行されている状況において参照されるアドレス範囲に共通する上位４ビット（「９Ｈ」）を特定可能とする情報である。特定制御用の処理においてＬＤＴ命令を実行することにより、プログラムに設定するアドレス指定用のデータを２バイトのアドレスの下位１２ビットとしながら、ＴＰレジスタ１１１に格納されている「９０００Ｈ」を流用することにより当該２バイトのアドレスの全体を特定することができる。主側ＣＰＵ６３は、特定制御用の処理が実行されている状況から非特定制御用の処理が実行されている状況に移行する場合に、非特定制御用のデータテーブルの基準アドレスとして「８０００Ｈ」を設定する。当該「８０００Ｈ」は、主側ＲＯＭ６４にデータテーブルが記憶されているアドレス範囲のうち非特定制御用の処理が実行されている状況において参照されるアドレス範囲に共通する上位４ビット（「８Ｈ」）を特定可能とする情報である。非特定制御用の処理においてＬＤＴ命令を実行することにより、プログラムに設定するアドレス指定用のデータを２バイトのアドレスの下位１２ビットとしながら、ＴＰレジスタ１１１に格納されている「８０００Ｈ」を流用することにより当該２バイトのアドレスの全体を特定することができる。このように、主側ＲＯＭ６４にデータテーブルが記憶されているアドレス範囲のうち非特定制御用の処理が実行されている状況において参照対象となる記憶エリアに対応するアドレスに共通する上位４ビットが、特定制御用の処理が実行されている状況において参照対象となる記憶エリアに対応するアドレスに共通する上位４ビットと異なっている構成においても、特定制御用の処理が実行されている状況から非特定制御用の処理が実行されている状況に移行する場合及び非特定制御用の処理が実行されている状況から特定制御用の処理が実行されている状況に移行する場合にＴＰレジスタ１１１に格納されているデータテーブルの基準アドレスを変更することにより、各状況においてＬＤＴ命令を利用可能とすることができる。

（５）上記第６の実施形態において、特殊ＬＤＢ命令の取得データ指定データにおいて取得開始ビット目を特定するために設定されるデータのビット数が「５」以上である構成としてもよい。具体的には、取得データ指定データは、上記第６の実施形態と同様に、２バイトのデータである。取得データ指定データにおいて取得開始ビット目を特定するために設定されるデータのビット数が「ｎ」（ｎは５〜１５のいずれかの整数）である場合、取得データ指定データにおける上位（１６−ｎ）ビットは取得開始アドレスを特定する演算に用いられるとともに、当該取得データ指定データにおける下位ｎビットは取得開始ビット目を特定するための演算に用いられる。取得開始アドレスは、取得データ指定データを「２のｎ乗」で除算して得られる値に対してＴＰレジスタ１１１に予め格納されているデータテーブルの基準アドレス（「９０００Ｈ」）を加算する演算により算出される。取得開始アドレスを特定する演算に用いられる「２のｎ乗」というデータは、取得データ指定データにおいて取得開始ビット目を特定するために設定されているデータのビット数であるｎビットで表される数値範囲（「０」〜「（２のｎ乗）−１」）の最大値である「（２のｎ乗）−１」に「１」を加算した値である。取得データ指定データを当該「２のｎ乗」で除算すると、当該取得データ指定データの第ｎ〜第１５ビットに設定されている「０」又は「１」の情報がｎビット下位側にシフトして除算後の商データにおける下位（１６−ｎ）ビット（第０〜第（１５−ｎ）ビット）に設定されるとともに、当該除算後の商データにおける上位ｎビット（第（１６−ｎ）〜第１５ビット）に「０」が設定される。取得開始ビット目は、取得データ指定データの下位ｎビットのデータである。取得開始ビット目は「０」〜「（２のｎ乗）−１」のいずれかの整数である。

例えば、取得データ指定データにおいて取得開始ビット目を特定するために設定されるデータのビット数が「５」である場合、取得データ指定データにおける上位１１ビットは取得開始アドレスを特定する演算に用いられるとともに、当該取得データ指定データにおける下位５ビットは取得開始ビット目を特定するための演算に用いられる。取得開始アドレスは、取得データ指定データを「３２」で除算して得られる値に対してＴＰレジスタ１１１に予め格納されているデータテーブルの基準アドレス（「９０００Ｈ」）を加算する演算により算出される。取得開始アドレスを特定する演算に用いられる「３２」というデータは、取得データ指定データにおいて取得開始ビット目を特定するために設定されているデータのビット数である５ビットで表される数値範囲（「０」〜「３１」）の最大値である「３１」に「１」を加算した値であり、「２」の５乗である。取得データ指定データを当該「３２」（１０００００Ｈ）で除算すると、当該取得データ指定データの第５〜第１５ビットに設定されている「０」又は「１」の情報が５ビット下位側にシフトして除算後の商データにおける下位１１ビット（第０〜第１０ビット）に設定されるとともに、当該除算後の商データにおける上位５ビット（第１１〜第１５ビット）に「０」が設定される。本構成において設定可能な取得開始アドレスの最小値は「１００１００００００００００００」（９０００Ｈ）であるとともに、設定可能な取得開始アドレスの最大値は「１００１０１１１１１１１１１１１」（９７ＦＦＨ）である。取得開始ビット目は、取得データ指定データの下位５ビットのデータである。当該取得開始ビット目は、取得データ指定データの下位１バイトと「０００１１１１１Ｂ」（「１ＦＨ」）との論理積を演算することにより算出される。取得開始ビット目を算出するための演算に用いられる当該「０００１１１１１Ｂ」は、１６ビットの取得データ指定データから当該取得データ指定データにおける下位５ビット（第０〜第４ビット）のデータのみを抽出するためのデータである。取得開始ビット目は「０」〜「３１」のいずれかの整数である。

（６）上記第６の実施形態において、主側ＲＯＭ６４のデータ構成は１つのアドレスに対して２バイトの記憶エリアが設定されている構成としてもよい。特殊ＬＤＢ命令の取得データ指定データに所定の数値情報を加算することにより、当該所定の数値情報を「１６」（２の４乗）で除算する演算の演算結果における商の分だけ取得開始アドレスを更新することができるとともに、当該演算結果における余りの分だけ取得開始ビット目を更新することができる。

（７）上記各実施形態において、ＬＤＨ更新実行回路１５２によるＬＤＨ更新命令が実行された場合に主側ＲＯＭ６４のデータテーブルに設定されている１バイトのデータのうち異なる２つのレジスタ（Ｗレジスタ１０４ａ及びＡレジスタ１０４ｂ）に読み出されるデータのビット数の組合せは、上位４ビット及び下位４ビットの組合せに限定されることはない。ＬＤＨ更新命令が実行された場合に１バイトのデータのうち異なる２つのレジスタに読み出されるデータのビット数の組合せは、上位１ビット及び下位７ビットの組合せ、上位２ビット及び下位６ビットの組合せ、上位３ビット及び下位５ビットの組合せ、上位５ビット及び下位３ビットの組合せ、上位６ビット及び下位２ビットの組合せ、又は上位７ビット及び下位１ビットの組合せであってもよい。

（８）ＬＤＨ更新命令において、データテーブルの１バイトのエリアにおける上位４ビットのデータ及び下位４ビットのデータが設定される領域は、Ｗレジスタ１０４ａの下位４ビット及びＡレジスタ１０４ｂにおける下位４ビットに限定されることはない。例えば、ＬＤＨ更新命令において、１バイトのエリアにおける上位４ビットのデータがＷレジスタ１０４ａの第１〜第４ビットに設定されるとともに、当該１バイトのエリアにおける下位４ビットのデータがＡレジスタ１０４ｂの第１〜第４ビットに設定される構成としてもよい。本構成では、Ｗレジスタ１０４ａにおいてデータが設定されなかった第０ビット及び第５〜第７ビットに「０」が設定されるとともに、Ａレジスタ１０４ｂにおいてデータが設定されなかった第０ビット及び第５〜第７ビットに「０」が設定される。第０ビット及び第５〜第７ビットが「０」で共通している複数種類の１バイトデータをデータテーブルに設定する場合に、当該データテーブルに各１バイトデータの第１〜第４ビットのみを集約して設定することにより、当該データテーブルのデータ容量を低減することができる。

（９）ＬＤＢ命令及びＬＤＢ更新命令において、データテーブルから取得されたデータが設定される領域は、「転送先」のレジスタにおける下位側領域に限定されることはない。例えば、ＬＤＢ命令及びＬＤＢ更新命令において、データテーブルから取得された３ビットのデータが「転送先」のＢレジスタ１０５ａにおける第１〜第３ビットに設定される構成としてもよい。当該３ビットのデータがＢレジスタ１０５ａに設定された場合、当該Ｂレジスタ１０５ａにおいてデータが設定されなかった第０ビット及び第４〜第７ビットには「０」が設定される。第０ビット及び第４〜第７ビットが「０」で共通している複数種類の１バイトデータをデータテーブルに設定する場合に、当該データテーブルに各１バイトデータの第１〜第３ビットのみを集約して設定することにより、当該データテーブルのデータ容量を低減することができる。

（１０）ＩＹレジスタ１０９に事前に設定される特定制御用基準アドレス及び非特定制御用基準アドレスがアドレスの上位４ビットを指定するために利用される構成に限定されることはなく、これらの基準アドレスがアドレスの一部又は全体を指定するために利用される構成としてもよい。具体的には、主側ＲＡＭ６５において特定制御用のワークエリアは「１０５０Ｈ」〜「１３４ＤＨ」のアドレス範囲に設定されているとともに、非特定制御用のワークエリアは「１３５０Ｈ」〜「１４ＦＦＨ」のアドレス範囲に設定されている。ＩＹレジスタ１０９には、特定制御用の処理の開始時に特定制御用基準アドレスとして「１０５０Ｈ」が設定されるとともに、非特定制御用の処理の開始時に非特定制御用基準アドレスとして「１３５０Ｈ」が設定される。ＩＹレジスタ１０９に「１０５０Ｈ」が設定されている状態において「ＬＤＹＢＣ，１９Ｈ」という第１ＬＤＹ命令を実行することにより、「１０５０Ｈ」に「１９Ｈ」を加算することにより算出される「１０６９Ｈ」をＢＣレジスタ１０５に格納することができる。また、ＩＹレジスタ１０９に「１３５０Ｈ」が設定されている状態において「ＬＤＹＨＬ，０３Ｈ」という第１ＬＤＹ命令を実行することにより、「１３５０Ｈ」に「０３Ｈ」を加算することにより算出される「１３５３Ｈ」をＨＬレジスタ１０７に格納することができる。

（１１）ＩＹレジスタ１０９に設定されている特定制御用基準アドレス（「００００Ｈ」）又は非特定制御用基準アドレス（「０３００Ｈ」）と１バイトの数値情報（例えば「１９Ｈ」）とを加算する演算処理と、当該演算処理の結果をＢＣレジスタ１０５等のペアレジスタに設定する設定処理と、がプログラム上のサブルーチンで行われる構成としてもよい。これにより、これら２つの処理を実行するための専用の回路を設けることを不要としながら、事前にＩＹレジスタ１０９に格納した特定制御用基準アドレス又は非特定制御用基準アドレスを流用するアドレス指定を可能とすることができる。また、これら２つの処理を実行するためのサブルーチンが複数の処理において共通して利用される構成とすることにより、これら２つの処理を実行するために主側ＲＯＭ６４に設定されるプログラムのデータ容量を低減することができる。

（１２）ＴＰレジスタ１１１に設定されているデータテーブルの基準アドレス（「９０００Ｈ」）と１２ビットの数値情報（例えば「４００Ｈ」）とを加算する演算処理と、当該演算処理の結果（「９４００Ｈ」）をＨＬレジスタ１０７等のペアレジスタに設定する設定処理と、がプログラム上のサブルーチンで行われる構成としてもよい。これにより、これら２つの処理を実行するための専用の回路を設けることを不要としながら、事前にＴＰレジスタ１１１に格納したデータテーブルの基準アドレスを流用するアドレス指定を可能とすることができる。また、これら２つの処理を実行するためのサブルーチンが複数の処理において共通して利用される構成とすることにより、これら２つの処理を実行するために主側ＲＯＭ６４に設定されるプログラムのデータ容量を低減することができる。

（１３）取得データ指定データの第３〜第１５ビットに対応する取得開始アドレスを特定する処理と、当該取得指定データの下位３ビットに対応する取得開始ビット目を特定する処理と、取得開始アドレスの取得開始ビット目から取得ビット数分のデータを「転送先」のレジスタにロードする処理と、「転送先」のレジスタのうちロードされたデータよりも上位側に存在するビットを「０」でマスクする処理と、がプログラム上のサブルーチンで行われる構成としてもよい。これにより、これら４つの処理を実行するための専用の回路を設けることを不要としながら、データテーブルに設定されている情報をビット単位で指定してビット配列の順番を維持しながら「転送先」のレジスタ（例えばＨＬレジスタ１０７）にロードすることができるとともに、当該レジスタのうちロードされたデータよりも上位側に存在するビットを「０」でマスクすることができる。また、これら４つの処理を実行するためのサブルーチンが複数の処理において共通して利用される構成とすることにより、これら４つの処理を実行するために主側ＲＯＭ６４に設定されるプログラムのデータ容量を低減することができる。

（１４）ＩＹレジスタ１０９に格納されているデータ（具体的には「１１００Ｈ」）とＡレジスタ１０４ｂに格納されているデータ（例えば「１１Ｈ」）との和を演算して転送先のアドレス（「１１１１Ｈ」）を算出する処理と、「転送元」のＷレジスタ１０４ａに格納されている１バイトのデータを当該転送先にロードする処理と、がプログラム上のサブルーチンで行われる構成としてもよい。これにより、これら２つの処理を実行するための専用の回路を設けることを不要としながら、事前にＩＹレジスタ１０９に格納した情報を流用するアドレス指定を可能とすることができる。また、これら２つの処理を実行するためのサブルーチンが複数の処理において共通して利用される構成とすることにより、これら２つの処理を実行するために主側ＲＯＭ６４に設定されるプログラムのデータ容量を低減することができる。

（１５）データテーブル（例えば変動パターンテーブル６４ｔ）に設定されているデータ（例えば判定値ＨＶＢ１）をＤレジスタ１０６ａ等のレジスタにロードする処理と、当該データのロード後にＨＬレジスタ１０７の値を１加算して当該ＨＬレジスタ１０７に格納されているアドレスを更新する処理と、がプログラム上のサブルーチンで行われる構成としてもよい。これにより、これら２つの処理を実行するための専用の回路を設けることを不要とすることができる。また、各プログラムにおいて、当該サブルーチンの実行後にＨＬレジスタ１０７に格納されているアドレスを更新する処理が設定されている構成と比較して、プログラムのデータ容量を低減することができる。

（１６）取得データ指定データの第３〜第１５ビットに対応する取得開始アドレスを特定する処理と、当該取得指定データの第０〜第２ビットに対応する取得開始ビット目を特定する処理と、主側ＲＯＭ６４において取得開始アドレスにおける取得開始ビット目以降に設定されている取得ビット数分のデータを「転送先」のレジスタにおける下位ビットにロードする処理と、「転送先」のレジスタにおける上位ビットを「０」でマスクする処理と、データ転送後にＨＬレジスタ１０７の値に今回の取得ビット数を加算して取得データ指定データを更新する処理と、がプログラム上のサブルーチンで行われる構成としてもよい。これにより、これら５つの処理を実行するための専用の回路を設けることを不要としながら、データテーブルに設定されている情報をビット単位で指定してビット配列の順番を維持しながら「転送先」のレジスタ（例えばＨＬレジスタ１０７）にロードすることができるとともに、当該レジスタのうちロードされたデータよりも上位側に存在するビットを「０」でマスクすることができる。また、データのロード後にＨＬレジスタ１０７の値に今回の取得ビット数を加算して取得データ指定データを更新することができる。これら５つの処理を実行するためのサブルーチンが複数の処理において共通して利用される構成とすることにより、これら５つの処理を実行するために主側ＲＯＭ６４に設定されるプログラムのデータ容量を低減することができる。

（１７）取得データ指定データの第４〜第１５ビットに対応する取得開始アドレスを特定する処理と、当該取得指定データの第０〜第３ビットに対応する取得開始ビット目を特定する処理と、主側ＲＯＭ６４において取得開始アドレスにおける取得開始ビット目以降に設定されている取得ビット数分のデータを「転送先」のレジスタにおける下位ビットにロードする処理と、「転送先」のレジスタにおける上位ビットを「０」でマスクする処理と、がプログラム上のサブルーチンで行われる構成としてもよい。これにより、これら４つの処理を実行するための専用の回路を設けることを不要としながら、データテーブルに設定されている情報をビット単位で指定してビット配列の順番を維持しながら「転送先」のレジスタ（例えばＨＬレジスタ１０７）にロードすることができるとともに、当該レジスタのうちロードされたデータよりも上位側に存在するビットを「０」でマスクすることができる。これら４つの処理を実行するためのサブルーチンが複数の処理において共通して利用される構成とすることにより、これら４つの処理を実行するために主側ＲＯＭ６４に設定されるプログラムのデータ容量を低減することができる。

（１８）データテーブルにおける１バイトのエリアの上位４ビットに設定されているデータをＷレジスタ１０４ａの下位４ビットに設定するとともに当該Ｗレジスタ１０４ａの上位４ビットを「０」でマスクする処理と、当該１バイトのエリアの下位４ビットに設定されているデータをＡレジスタ１０４ｂの下位４ビットに設定するとともに当該Ａレジスタ１０４ｂの上位４ビットを「０」でマスクする処理と、ＨＬレジスタ１０７の値を１加算して当該ＨＬレジスタ１０７に格納されているアドレスを更新する処理と、がプログラム上のサブルーチンで行われる構成としてもよい。これにより、これら３つの処理を実行するための専用の回路を設けることを不要としながら、１バイトのエリアに設定されている上位４ビットのデータ及び下位４ビットのデータを異なる汎用レジスタに読み出して利用可能とすることができるとともに、ＨＬレジスタ１０７の値を１加算して当該ＨＬレジスタ１０７に格納されているアドレスを更新することができる。また、これら３つの処理を実行するためのサブルーチンが複数の処理において共通して利用される構成とすることにより、これら３つの処理を実行するために主側ＲＯＭ６４に設定されるプログラムのデータ容量を低減することができる。

（１９）上記各実施形態において、通信用のコマンド（通信用の変動用コマンド及び通信用の通常復帰コマンド）における最上位フレームＳＦｐ（ｐは１又は２）がヘッダＨＤと第１データフレームＦＲ１との間に設定される構成としてもよい。２つのデータフレームＦＲ１，ＦＲ２を含む通信用の変動用コマンドでは、ヘッダＨＤ→第１最上位フレームＳＦ１→第１データフレームＦＲ１→第２データフレームＦＲ２→フッタＦＴという順番でフレームが設定される。また、１０個のデータフレームＦＲ１〜ＦＲ１０を含む通信用の通常復帰コマンドでは、ヘッダＨＤ→第１最上位フレームＳＦ１→第２最上位フレームＳＦ２→第１データフレームＦＲ１〜第１０データフレームＦＲ１０→フッタＦＴという順番でフレームが設定される。音光側ＣＰＵ９３は、変換前エリア１８４に格納されている通信用のコマンドのデータ容量が３〜９バイトである場合には、当該変換前エリア１８４における第２エリアＲＡ２に第１最上位フレームＳＦ１が設定されていることを把握することができる。また、音光側ＣＰＵ９３は、変換前エリア１８４に格納されている通信用のコマンドのデータ容量が１０〜１２バイトである場合には、当該変換前エリア１８４における第２エリアＲＡ２に第１最上位フレームＳＦ１が設定されているとともに、当該変換前エリア１８４における第３エリアＲＡ３に第２最上位フレームＳＦ２が設定されていることを把握することができる。

（２０）上記各実施形態において、通信用のコマンド（通信用の変動用コマンド及び通信用の通常復帰コマンド）における最上位フレームＳＦｐ（ｐは１又は２）がフッタＦＴの直前に設定される構成としてもよい。２つのデータフレームＦＲ１，ＦＲ２を含む通信用の変動用コマンドでは、ヘッダＨＤ→第１データフレームＦＲ１→第２データフレームＦＲ２→第１最上位フレームＳＦ１→フッタＦＴという順番でフレームが設定される。また、１０個のデータフレームＦＲ１〜ＦＲ１０を含む通信用の通常復帰コマンドでは、ヘッダＨＤ→第１データフレームＦＲ１〜第１０データフレームＦＲ１０→第１最上位フレームＳＦ１→第２最上位フレームＳＦ２→フッタＦＴという順番でフレームが設定される。音光側ＣＰＵ９３は、変換前エリア１８４に格納されている通信用のコマンドのデータ容量が３〜９バイトである場合には、当該変換前エリア１８４においてフッタＦＴが格納されているエリアの１つ前のエリアに第１最上位フレームＳＦ１が設定されていることを把握することができる。また、音光側ＣＰＵ９３は、変換前エリア１８４に格納されている通信用のコマンドのデータ容量が１０〜１２バイトである場合には、当該変換前エリア１８４においてフッタＦＴが格納されているエリアの２つ前のエリアに第１最上位フレームＳＦ１が設定されているとともに、フッタＦＴが格納されているエリアの１つ前のエリアに第２最上位フレームＳＦ２が設定されていることを把握することができる。

（２１）上記各実施形態において、ヘッダＨＤとヘッダＨＤ以外のデータとの識別に利用されるビットは各フレームにおける最上位ビット（第７ビット）に限られることはない。例えばヘッダＨＤとヘッダＨＤ以外のデータとの識別に利用されるビットが各フレームにおける最下位ビット（第０ビット）である構成としてもよい。通信用のコマンド（通信用の変動用コマンド及び通信用の通常復帰コマンド）において、ヘッダＨＤの最下位ビットには「１」の情報がセットされる一方、ヘッダＨＤ以外のデータにおける最下位ビットには「０」の情報がセットされる。音光側受信回路９６は、各フレームにおける最下位ビットの状態に基づいて当該フレームがヘッダＨＤであるか否かを把握することができる。本構成において、通信用のコマンドには、各データフレームＦＲｍの最下位ビットにおける「０」又は「１」の情報を集めた最下位フレームが設定される。第１最下位フレームの第ｎビット（ｎは１〜７のいずれかの整数）は第ｎデータフレームＦＲｎに対応している。また、第２最下位フレームの第ｐビット（ｐは１〜３のいずれかの整数）は第（ｐ＋７）データフレームＦＲ（ｐ＋７）に対応している。音光側ＣＰＵ９３は、通信用のコマンドに含まれている最下位フレームの各ビットの情報を変換後コマンドにおいて当該ビットに対応するデータフレームＦＲｍの最下位ビットに設定する。これにより、通信時はヘッダＨＤとヘッダＨＤ以外のフレームとを識別可能な通信用のコマンドとしながら、音光側ＣＰＵ９３にて利用される前に当該通信用のコマンドをデータフレームＦＲｍの最下位ビットに「１」が設定され得る変換後コマンドに変換することができる。

（２２）上記各実施形態において、最上位フレームＳＦ１，ＳＦ２に設定するデータを退避エリア１８２，１８３に退避させておく構成に代えて、レジスタ（例えばＤレジスタ１０６ａ及びＥレジスタ１０６ｂ）に退避させておく構成としてもよい。具体的には、２つのデータフレームＦＲ１，ＦＲ２を含む通信用の変動用コマンドを送信待機バッファ１７５に設定する場合、事前に各データフレームＦＲ１，ＦＲ２に設定されるデータにおける最上位ビット（第７ビット）のデータをＤレジスタ１０６ａに退避させておく。また、１０個のデータフレームＦＲ１〜ＦＲ１０を含む通信用の通常復帰コマンドを送信待機バッファ１７５に設定する場合、事前に第１〜第７データフレームＦＲ１〜ＦＲ７に設定されるデータにおける最上位ビット（第７ビット）のデータをＤレジスタ１０６ａに退避させておくとともに、第８〜第１０データフレームＦＲ８〜ＦＲ１０に設定されるデータにおける最上位ビット（第７ビット）のデータをＥレジスタ１０６ｂに退避させておく。このように、最上位ビットのデータをレジスタに退避させる構成とすることにより、特定制御用のワークエリア１２１において当該最上位ビットのデータを退避させるための専用エリアを不要とすることができる。

（２３）主側ＣＰＵ６３から音光側ＣＰＵ９３に送信される通信用のコマンドに３つ以上の最上位フレームが設定されている構成としてもよい。例えば、通信用のコマンドに１５個のデータフレームＦＲ１〜ＦＲ１６が設定されている場合、当該通信用のコマンドには、第１〜第７データフレームＦＲ１〜ＦＲ７における最上位ビットの情報が集約されている第１最上位フレームＳＦ１、第８〜第１４データフレームＦＲ８〜ＦＲ１４における最上位ビットの情報が集約されている第２最上位フレームＳＦ２、及び第１５〜第１６データフレームＦＲ１５〜ＦＲ１６における最上位ビットの情報が集約されている第３最上位フレームＳＦ３が設定されている。上記第１の実施形態において既に説明したとおり、通信用のコマンドに含まれているデータフレームＦＲｍの数が「７」の倍数である場合には、当該通信用のコマンドに含まれているデータフレームＦＲｍの数を「７」で除算した場合における商の数の最上位フレームＳＦｐが当該通信用のコマンドに設定されている。また、通信用のコマンドに含まれているデータフレームＦＲｍの数が「７」の倍数ではない場合には、当該通信用のコマンドに含まれているデータフレームＦＲｍの数を「７」で除算した場合における商の数よりも「１」大きい数の最上位フレームＳＦｐが当該通信用のコマンドに設定されている。これにより、通信用のコマンドの受信後に当該通信用のコマンドに含まれている全てのデータフレームＦＲｍにおける最上位のビットに設定される情報を最上位フレームＳＦｐに設定することができる。

（２４）上記各実施形態において、音光側ＲＡＭ９５に、主側ＣＰＵ６３から受信したコマンドに１対１で対応させて当該コマンドを格納するための専用のエリアが設定されている構成としてもよい。具体的には、音光側ＲＡＭ９５には、変換後変動用コマンドを格納するための変動用コマンド格納エリア、及び変換後通常復帰コマンドを格納するための通常復帰コマンド格納エリアが設けられている。変動用コマンド格納エリアは４バイトからなるエリアであるとともに、通常復帰コマンド格納エリアは１２バイトからなるエリアである。音光側ＣＰＵ９３が主側ＣＰＵ６３から通信用の変動用コマンドを受信した場合、当該通信用の変動用コマンドは変換後変動用コマンドに変換されて変動用コマンド格納エリアに格納される。これにより、音光側ＣＰＵ９３において変換後変動用コマンドが利用されるまで、当該コマンドが他のコマンドによって上書きされてしまうことを防止しながら、当該コマンドを変動用コマンド格納エリアに記憶しておくことができる。音光側ＣＰＵ９３が主側ＣＰＵ６３から通信用の通常復帰コマンドを受信した場合、当該通信用の通常復帰コマンドは変換後通常復帰コマンドに変換されて通常復帰コマンド格納エリアに格納される。これにより、音光側ＣＰＵ９３において変換後通常復帰コマンドが利用されるまで、当該コマンドが他のコマンドによって上書きされてしまうことを防止しながら、当該コマンドを通常復帰コマンド格納エリアに記憶しておくことができる。

（２５）上記各実施形態において、主側ＲＯＭ６４に「設定１」〜「設定６」に共通する１種類のみの高確当否テーブル６４ｇが記憶されている構成に代えて、主側ＲＯＭ６４に「設定１」〜「設定６」の設定状態に１対１で対応させて高確当否テーブルが記憶されている構成としてもよい。これらの高確当否テーブルは、高い設定値ほど大当たり結果の当選確率が高くなるように設定されている。具体的には、設定１用の高確当否テーブルには大当たり結果となる値が２５０個設定されている。設定１用の高確当否テーブルが参照された場合には１／３２で大当たり結果となる。設定２用の高確当否テーブルには大当たり結果となる値が２６０個設定されている。設定２用の高確当否テーブルが参照された場合には約１／３０．８で大当たり結果となる。設定３用の高確当否テーブルには大当たり結果となる値が２７０個設定されている。設定３用の高確当否テーブルが参照された場合には約１／２９．６で大当たり結果となる。設定４用の高確当否テーブルには大当たり結果となる値が２８０個設定されている。設定４用の高確当否テーブルが参照された場合には約１／２８．６で大当たり結果となる。設定５用の高確当否テーブルには大当たり結果となる値が２９０個設定されている。設定５用の高確当否テーブルが参照された場合には約１／２７．６で大当たり結果となる。設定６用の高確当否テーブルには大当たり結果となる値が３００個設定されている。設定６用の高確当否テーブルが参照された場合には約１／２６．７で大当たり結果となる。パチンコ機１０の設定状態が高い設定値である方が高確率モードにおいて大当たり結果が発生し易くなるとともに、遊技者にとって有利となる。これにより、遊技の興趣向上を図ることができる。

（２６）上記各実施形態において、パチンコ機１０への動作電力の供給開始時における設定キー挿入部６８ａ及びリセットボタン６８ｃの操作態様に応じて、設定値更新処理が実行される場合と、設定確認処理が実行される場合と、ＲＡＭクリア処理が実行される場合と、がある構成としてもよい。具体的には、設定キー挿入部６８ａのＯＮ操作が行われている状態であるとともにリセットボタン６８ｃのＯＮ操作が行われている状態でパチンコ機１０への動作電力の供給が開始された場合には、パチンコ機１０の設定値を更新可能とする設定値更新処理が実行されるとともに、当該設定値更新処理の終了後に主側ＲＡＭ６５に記憶されている情報をクリアするＲＡＭクリア処理が実行される。また、設定キー挿入部６８ａのＯＮ操作が行われている状態であるとともにリセットボタン６８ｃのＯＮ操作が行われていない状態でパチンコ機１０への動作電力の供給が開始された場合には、パチンコ機１０における現状の設定値を確認可能とする設定確認処理が実行される。さらにまた、設定キー挿入部６８ａのＯＮ操作が行われていない状態であるとともにリセットボタン６８ｃのＯＮ操作が行われている状態でパチンコ機１０への動作電力の供給が開始された場合には、上述したＲＡＭクリア処理が実行される。このように、パチンコ機１０への動作電力の供給開始時における設定キー挿入部６８ａ及びリセットボタン６８ｃの操作態様に応じて、設定値更新処理が実行される場合と、設定確認処理が実行される場合と、ＲＡＭクリア処理が実行される場合と、がある構成とすることにより、遊技ホールの管理者によるパチンコ機１０の管理を容易化することができる。

（２７）主制御装置６０から送信されるコマンドに基づいて、音声発光制御装置９０により表示制御装置８９が制御される構成に代えて、主制御装置６０から送信されるコマンドに基づいて、表示制御装置８９が音声発光制御装置９０を制御する構成としてもよい。また、音声発光制御装置９０と表示制御装置８９とが別々に設けられた構成に代えて、両制御装置が一の制御装置として設けられた構成としてもよく、それら両制御装置のうち一方の機能が主制御装置６０に集約されていてもよく、それら両制御装置の両機能が主制御装置６０に集約されていてもよい。また、主制御装置６０から音声発光制御装置９０に送信されるコマンドの内容や、音声発光制御装置９０から表示制御装置８９に送信されるコマンドの内容も任意である。

（２８）上記各実施形態とは異なる他のタイプのパチンコ機等、例えば特別装置の特定領域に遊技球が入ると電動役物が所定回数開放するパチンコ機や、特別装置の特定領域に遊技球が入ると権利が発生して大当たりとなるパチンコ機、他の役物を備えたパチンコ機、アレンジボール機、雀球等の遊技機にも、本発明を適用できる。

また、弾球式ではない遊技機、例えば、複数種の図柄が周方向に付された複数のリールを備え、メダルの投入及びスタートレバーの操作によりリールの回転を開始し、ストップスイッチが操作されるか所定時間が経過することでリールが停止した後に、表示窓から視認できる有効ライン上に特定図柄又は特定図柄の組合せが成立していた場合にはメダルの払い出し等といった特典を遊技者に付与するスロットマシンにも本発明を適用できる。

また、外枠に開閉可能に支持された遊技機本体に貯留部及び取込装置を備え、貯留部に貯留されている所定数の遊技球が取込装置により取り込まれた後にスタートレバーが操作されることによりリールの回転を開始する、パチンコ機とスロットマシンとが融合された遊技機にも、本発明を適用できる。

＜上記各実施形態から抽出される発明群について＞
以下、上述した各実施形態から抽出される発明群の特徴について、必要に応じて効果等を示しつつ説明する。なお以下においては、理解の容易のため、上記各実施形態において対応する構成を括弧書き等で適宜示すが、この括弧書き等で示した具体的構成に限定されるものではない。

＜特徴Ａ群＞
特徴Ａ１．利用すべき記憶エリアの所定アドレス（第１ＬＤＹ命令、第２ＬＤＹ命令、ＬＤＴ命令、ＬＤＢ命令、ＬＤＢ更新命令及び特殊ＬＤＢ命令における転送元を指定するアドレス）を特定する特定手段（第１ＬＤＹ実行回路１５６による第１ＬＤＹ命令を実行する機能、ＬＤＴ実行回路１４９によるＬＤＴ命令を実行する機能、ＬＤＢ実行回路１５７によるＬＤＢ命令を実行する機能、ＬＤＢ更新実行回路１６１によるＬＤＢ更新命令を実行する機能、第２ＬＤＹ実行回路１６４による第２ＬＤＹ命令を実行する機能、特殊ＬＤ実行回路１９４における特殊ＬＤ命令を実行する機能、特殊ＬＤＢ実行回路２０１における特殊ＬＤＢ命令を実行する機能）と、
当該特定手段により特定された前記所定アドレスに対応する記憶エリアを利用して所定処理（転送元の情報を転送する処理）を実行する所定処理実行手段（第１ＬＤＹ実行回路１５６による第１ＬＤＹ命令を実行する機能、ＬＤＴ実行回路１４９によるＬＤＴ命令を実行する機能、ＬＤＢ実行回路１５７によるＬＤＢ命令を実行する機能、ＬＤＢ更新実行回路１６１によるＬＤＢ更新命令を実行する機能、第２ＬＤＹ実行回路１６４による第２ＬＤＹ命令を実行する機能、特殊ＬＤ実行回路１９４における特殊ＬＤ命令を実行する機能、特殊ＬＤＢ実行回路２０１における特殊ＬＤＢ命令を実行する機能）と、
を備えた遊技機において、
前記所定アドレスに含まれる複数ビットのうち一部のビットの情報である第１所定アドレス情報（特定制御用基準アドレス、非特定制御用基準アドレス、データテーブルの基準アドレス）を記憶することが可能な所定記憶手段（ＩＹレジスタ１０９、ＴＰレジスタ１１１）を備え、
前記特定手段は、前記所定アドレスに含まれる前記複数ビットのうち前記一部のビットとは異なるビットの情報である第２所定アドレス情報（第１ＬＤＹ命令、第２ＬＤＹ命令及び特殊ＬＤ命令ではアドレス情報の下位１バイト、ＬＤＴ命令、ＬＤＢ命令、ＬＤＢ更新命令及び特殊ＬＤＢ命令ではアドレス情報の下位１２ビット）をプログラムから特定し、その特定した第２所定アドレス情報及び前記所定記憶手段に記憶された前記第１所定アドレス情報から前記所定アドレスを特定することを特徴とする遊技機。

特徴Ａ１によれば、プログラムから特定した第２所定アドレス情報及び所定記憶手段に記憶された第１所定アドレス情報から所定アドレスを特定するため、所定アドレスの全体がプログラムに設定されている構成と比較して、所定アドレスを特定するためにプログラムに設定する情報のデータ容量を低減することができる。

特徴Ａ２．前記所定記憶手段は、制御手段に設けられた所定のレジスタ（ＩＹレジスタ１０９、ＴＰレジスタ１１１）であることを特徴とする特徴Ａ１に記載の遊技機。

特徴Ａ２によれば、制御手段は、所定アドレスを特定するために利用される第１所定アドレス情報が記憶されている所定のレジスタに容易にアクセスすることができる。制御手段に設けられた所定のレジスタ以外に第１所定アドレス情報を記憶するための専用の記憶領域を設けることを不要とすることができる。

特徴Ａ３．前記特定手段が特定する前記所定アドレスの範囲が、前記所定アドレスに含まれる複数ビットのうち一部のビットの情報である前記第１所定アドレス情報が共通する第１アドレス範囲（「００００Ｈ」〜「００ＦＦＨ」）から、当該一部のビットの情報である前記第１所定アドレス情報が前記第１アドレス範囲とは異なるアドレス情報（「０３００Ｈ」）で共通する第２アドレス範囲（「０３０３Ｈ」〜「０３ＦＦＨ」）に変更される場合に、前記所定記憶手段の情報を前記第１所定アドレス情報から前記異なるアドレス情報（「０３００Ｈ」）に変更する変更手段（主側ＣＰＵ６３におけるステップＳ１７０７の処理を実行する機能）を備えていることを特徴とする特徴Ａ１又はＡ２に記載の遊技機。

特徴Ａ３によれば、特定手段が第１アドレス範囲内で所定アドレスを特定する状況においては所定記憶手段に記憶された第１所定アドレス情報を利用することができるとともに、特定手段が第２アドレス範囲内で所定アドレスを特定する状況においては所定記憶手段に記憶された異なるアドレス情報を利用することができる。

特徴Ａ４．第１特定処理（特定制御用の処理）を実行する第１特定処理実行手段（主側ＣＰＵ６３における特定制御用の処理を実行する機能）と、
第２特定処理（非特定制御用の処理）を実行する第２特定処理実行手段（主側ＣＰＵ６３における非特定制御用の処理を実行する機能）と、
を備え、
前記所定処理実行手段は、前記第１特定処理が実行されている状況においては、前記第１アドレス範囲の中から前記特定手段により特定された前記所定アドレスに対応する記憶エリアを利用して前記所定処理を実行し、前記第２特定処理が実行されている状況においては、前記第２アドレス範囲の中から前記特定手段により特定された前記所定アドレスに対応する記憶エリアを利用して前記所定処理を実行し、
前記変更手段は、前記第１特定処理が実行されている状況において前記第２特定処理が開始される場合に、前記所定記憶手段の情報を前記第１所定アドレス情報から前記異なるアドレス情報に変更することを特徴とする特徴Ａ３に記載の遊技機。

特徴Ａ４によれば、第１特定処理を実行している状況では特定アドレスを特定するために所定記憶手段に記憶された第１所定アドレス情報を利用することができるとともに、第２特定処理を実行している状況では特定アドレスを特定するために所定記憶手段に記憶された異なるアドレス情報を利用することができる。

特徴Ａ５．前記所定処理実行手段は、前記第１特定処理が実行されている状況において、前記所定記憶手段に格納されている前記第１所定アドレス情報を利用して前記第１アドレス範囲に含まれている前記所定アドレスを特定し、前記所定記憶手段に格納されている情報を利用せずに前記第１アドレス範囲及び前記第２アドレス範囲と重複しない第３アドレス範囲（「０１００Ｈ」〜「０２ＦＦＨ」）のアドレスを特定することを特徴とする特徴Ａ４に記載の遊技機。

特徴Ａ５によれば、第１特定処理が実行されている状況において、第１アドレス範囲の所定アドレス及び第３アドレス範囲のアドレスを特定することができる。このため、第１特定処理が実行されている状況において第１アドレス範囲の所定アドレスのみが特定される構成と比較して、第１特定処理が実行されている状況において特定可能なアドレスの範囲を広く確保することができる。第１特定処理が実行されている状況において、第１アドレス範囲の所定アドレスが特定される場合には所定記憶手段に格納されている第１所定アドレス情報が利用される一方、第３アドレス範囲のアドレスが特定される場合には所定記憶手段に格納されている情報が利用されない。このため、第１特定処理が実行されている状況において、所定記憶手段に第１所定アドレス情報が設定されている状態を固定することができる。これにより、当該状況において、所定記憶手段に設定されている情報を変更する処理、及び当該所定記憶手段の情報を当該変更の前の情報に戻す処理を不要とすることができる。よって、第１特定処理を実行するためのプログラムのデータ容量を低減することができる。

特徴Ａ６．前記第１特定処理を実行するためのプログラムに前記第１アドレス範囲の前記所定アドレスを特定するための前記第２所定アドレス情報が出現する回数は、当該プログラムに前記第３アドレス範囲のアドレスを特定するための情報が出現する回数よりも多いことを特徴とする特徴Ａ５に記載の遊技機。

特徴Ａ６によれば、第１特定処理を実行するためのプログラムのデータ容量を低減することができる。

特徴Ａ７．動作電力の供給開始時に前記第１所定アドレス情報を前記所定記憶手段に設定する情報設定手段（主側ＣＰＵ６３におけるステップＳ１０３の処理を実行する機能）を備えていることを特徴とする特徴Ａ１乃至Ａ６のいずれか１に記載の遊技機。

特徴Ａ７によれば、動作電力の供給開始時に第１所定アドレス情報を所定記憶手段に設定することにより、動作電力の供給開始直後から特定アドレスを特定するために所定記憶手段に記憶された第１所定アドレス情報を利用可能とすることができる。

特徴Ａ８．記憶エリア毎にアドレスが設定されている情報記憶手段（主側ＲＯＭ６４）を備え、
前記特定手段は、前記所定アドレスとして、プログラムから特定した前記第２所定アドレス情報及び前記所定記憶手段に記憶された前記第１所定アドレス情報から前記情報記憶手段の記憶エリアのアドレスを特定することを特徴とする特徴Ａ１乃至Ａ７のいずれか１に記載の遊技機。

特徴Ａ８によれば、情報記憶手段における記憶エリアのアドレスを特定する場合に所定記憶手段に記憶されている第１所定アドレス情報を利用することができる。このため、情報記憶手段における記憶エリアのアドレスを指定するために当該アドレスの情報の全体をプログラムに設定する構成と比較して、情報記憶手段における記憶エリアのアドレスを指定するためにプログラムに設定される情報のデータ容量を低減することができる。

特徴Ａ９．記憶エリア毎にアドレスが設定されている情報記憶手段（主側ＲＯＭ６４）と、
前記情報記憶手段に記憶されている第１情報群（第４の実施形態における第１初期化テーブル６４ｙ及び第２初期化テーブル６４ｚ）を利用して第１処理（第４の実施形態における電源投入設定処理）を実行する第１処理実行手段（主側ＣＰＵ６３における行番号「２８０１」〜「２８０６」の処理を実行する機能）と、
前記情報記憶手段に記憶されている第２情報群（第４の実施形態における乱数最大値テーブル６４α）を利用して第２処理（第４の実施形態における乱数最大値設定処理）を実行する第２処理実行手段（主側ＣＰＵ６３におけるステップＳ３００１〜ステップＳ３００６の処理を実行する機能）と、
を備え、
前記特定手段は、前記第１処理の開始時に、前記第２所定アドレス情報をプログラムから特定し、その特定した第２所定アドレス情報及び前記所定記憶手段に記憶された前記第１所定アドレス情報から前記所定アドレスとして、前記情報記憶手段において前記第１情報群が設定されている特定アドレス範囲（「９４００Ｈ」〜「９４０ＢＨ」のアドレス範囲）における最初のアドレスを特定する手段（第４の実施形態における主側ＣＰＵ６３の行番号「２８０１」の処理を実行する機能）を備えており、
前記特定アドレス範囲における最後のアドレスは、前記情報記憶手段において前記第２情報群が設定されているアドレス範囲における最初のアドレスと同じ共通アドレス（「９４０ＢＨ」）であることを特徴とする特徴Ａ１乃至Ａ８のいずれか１に記載の遊技機。

特徴Ａ９によれば、第１情報群が設定されているアドレス範囲における最後のアドレスと第２情報群が設定されているアドレス範囲における最初のアドレスとが異なるアドレスである構成と比較して、情報記憶手段における第１情報群及び第２情報群の合計のデータ容量を低減することができる。プログラムから特定した第２所定アドレス情報及び所定記憶手段に記憶された第１所定アドレス情報から特定アドレス範囲における最初のアドレスを特定するため、当該アドレスの全体がプログラムに設定されている構成と比較して、特定アドレス範囲における最初のアドレスを特定するためにプログラムに設定する情報のデータ容量を低減することができる。

特徴Ａ１０．前記情報記憶手段において前記共通アドレスに対応する記憶エリアには、所定共通情報（「６３Ｈ」）が設定されており、
前記第１処理実行手段は、前記所定共通情報を利用して前記第１処理を終了し、
前記第２処理実行手段は、前記第２処理の開始時に前記所定共通情報を情報設定領域に設定することを特徴とする特徴Ａ９に記載の遊技機。

特徴Ａ１０によれば、第２処理において情報設定領域に設定される所定共通情報を利用して第１処理が終了される。このため、情報設定領域に設定される所定共通情報とは別に、情報記憶手段に第１処理を終了させるための情報が設定されている構成と比較して、情報記憶手段における第１情報群及び第２情報群の合計のデータ容量を低減することができる。

特徴Ａ１１．前記第１処理実行手段は、
前記共通アドレスに対応する記憶エリアに設定されている所定共通情報（「６３Ｈ」）を所定共通記憶手段（Ｅレジスタ１０６ｂ）に設定する所定共通設定手段（主側ＣＰＵ６３における行番号「２９０３」の命令を実行する機能）と、
前記所定共通情報が前記所定共通記憶手段に設定されていることに基づいて前記第１処理を終了する所定終了手段（主側ＣＰＵ６３における行番号「２９０４」の命令を実行する機能）と、
を備えており、
前記第２処理実行手段は、前記第１処理の終了時に前記所定共通記憶手段に設定されている前記所定共通情報を利用して前記第２処理を実行することを特徴とする特徴Ａ１０に記載の遊技機。

特徴Ａ１１によれば、第２処理の開始時に所定共通情報を所定共通記憶手段に設定する処理を省略することができる。これにより、第２処理を実行するためのプログラムのデータ容量を低減することができる。

なお、特徴Ａ１〜Ａ１１の構成に対して、特徴Ａ１〜Ａ１１、特徴Ｂ１〜Ｂ６、特徴Ｃ１〜Ｃ６、特徴Ｄ１〜Ｄ２４、特徴Ｅ１〜Ｅ１５、特徴Ｆ１〜Ｆ７、特徴Ｇ１〜Ｇ１０、特徴Ｈ１〜Ｈ１５のうちいずれか１又は複数の構成を適用してもよい。これにより、その組み合わせた構成による相乗的な効果を奏することが可能となる。

上記特徴Ａ群に係る発明によれば、以下の課題を解決することが可能である。

遊技機としてパチンコ機やスロットマシンなどが知られている。例えば、パチンコ機は、遊技者に付与された遊技球を貯留する皿貯留部を遊技機前面部に備えており、当該皿貯留部に貯留された遊技球が遊技球発射装置に案内されて、遊技者の発射操作に応じて遊技領域に向けて発射される。そして、例えば遊技領域に設けられた入球部に遊技球が入球した場合に、例えば払出装置から皿貯留部に遊技球が払い出される。また、パチンコ機においては、皿貯留部として上側皿貯留部と下側皿貯留部とを備えた構成も知られており、この場合、上側皿貯留部に貯留された遊技球が遊技球発射装置に案内され、当該上側皿貯留部にて余剰となった遊技球が下側皿貯留部に排出される。

＜特徴Ｂ群＞
特徴Ｂ１．アドレス情報（第１の実施形態における開始アドレスＳＡ０〜ＳＡ６の下位１２ビット、開始アドレスＳＢ０〜ＳＢ２３の下位１２ビット、第２の実施形態における最大値カウンタ１９１ａ〜１９３ａのアドレスの下位１バイト）が複数設定された特定アドレス情報群（第１の実施形態における特図特電アドレステーブル６４ｑ、変動開始用テーブル６４ｒ、第２の実施形態におけるハード乱数最大値テーブル６４ｗ）を利用して参照対象となる特定アドレスを特定するアドレス特定手段（主側ＣＰＵ６３における行番号「１７０８」の命令を実行する機能、主側ＣＰＵ６３における行番号「２６０５」の命令を実行する機能）と、
当該アドレス特定手段により特定された前記特定アドレスに対応する記憶エリアを利用して特定処理（第１の実施形態における主側ＣＰＵ６３のステップＳ９０３〜ステップＳ９１０の処理、第２の実施形態における主側ＣＰＵ６３における最大値設定実行処理）を実行する特定処理実行手段（第１の実施形態における主側ＣＰＵ６３のステップＳ９０３〜ステップＳ９１０の処理を実行する機能、第２の実施形態における主側ＣＰＵ６３における最大値設定実行処理を実行する機能）と、
を備えた遊技機において、
前記特定アドレス情報群を利用して前記アドレス特定手段により特定される前記特定アドレスは、当該特定アドレスに含まれる複数ビットのうち所定範囲のビットの情報（データテーブルの基準アドレス、最大値カウンタ１９１ａ〜１９３ａのアドレスに共通する上位１バイト）が共通しており、
本遊技機は、前記所定範囲のビットの情報を記憶することが可能な特定記憶手段（ＩＹレジスタ１０９、ＴＰレジスタ１１１）を備え、
前記特定アドレス情報群に含まれる前記アドレス情報には、前記特定アドレスに含まれる前記複数のビットのうち前記所定範囲のビット以外の情報（開始アドレスＳＡ０〜ＳＡ６の下位１２ビット、開始アドレスＳＢ０〜ＳＢ２３の下位１２ビット、最大値カウンタ１９１ａ〜１９３ａのアドレスの下位１バイト）が設定されていることを特徴とする遊技機。

特徴Ｂ１によれば、特定アドレス情報群に設定されているアドレス情報を利用して特定アドレスを特定することができる。特定アドレス情報群に設定されているアドレス情報は、特定アドレスに含まれる複数のビットのうち所定範囲のビット以外の情報であるため、特定アドレスを特定するために特定アドレス情報群に設定されるアドレス情報のデータ容量を低減することができるとともに、当該特定アドレス情報群のデータ容量を低減することができる。

特徴Ｂ２．前記特定記憶手段は、制御手段に設けられた所定のレジスタ（ＩＹレジスタ１０９、ＴＰレジスタ１１１）であることを特徴とする特徴Ｂ１に記載の遊技機。

特徴Ｂ２によれば、制御手段は、特定アドレスを特定するために利用される所定範囲のビットの情報が記憶されている所定のレジスタに容易にアクセスすることができる。制御手段に設けられた所定のレジスタ以外に所定範囲のビットの情報を記憶するための専用の記憶領域を設けることを不要とすることができる。

特徴Ｂ３．前記特定アドレス情報群には、複数の設定対象エリアのアドレス情報（第２の実施形態におけるハード乱数最大値テーブル６４ｗに設定されている最大値カウンタ１９１ａ〜１９３ａのアドレスにおける下位１バイトのデータ）と、当該複数の設定対象エリアに設定される数値情報（第２の実施形態におけるハード乱数最大値テーブル６４ｗの最大値カウンタ１９１ａ〜１９３ａに対応する最大値データ）と、が設定されており、
前記アドレス特定手段は、前記特定アドレス情報群を利用して参照対象となる前記設定対象エリアのアドレスを特定し、
前記特定処理実行手段は、前記特定処理として、前記アドレス特定手段により特定されたアドレスに対応する前記設定対象エリアに前記数値情報を設定する処理を実行し、
前記設定対象エリアのアドレスに含まれる複数ビットのうち前記所定範囲のビットの情報が共通しており、
前記特定アドレス情報群には、前記設定対象エリアのアドレスに含まれている前記複数のビットのうち前記所定範囲のビット以外の情報が設定されており、
前記特定アドレス情報群に設定されている前記設定対象エリアの前記アドレス情報は、前記数値情報と同一のデータ容量であることを特徴とする特徴Ｂ１又はＢ２に記載の遊技機。

特徴Ｂ３によれば、特定アドレス情報群に設定されている設定対象エリアのアドレス情報を所定範囲のビット以外の情報とすることにより、特定アドレス情報群に設定されている設定対象エリアのアドレス情報と数値情報のデータ容量とを同一のデータ容量をとすることができる。このため、特定アドレス情報群に使用されない調整用のデータが設定されている構成と比較して、特定アドレス情報群のデータ容量を低減することができる。

特徴Ｂ４．動作電力の供給開始時に前記特定記憶手段に前記所定範囲のビットの情報を設定する設定手段（主側ＣＰＵ６３におけるステップＳ１０３の処理を実行する機能）を備えていることを特徴とする特徴Ｂ１乃至Ｂ３のいずれか１に記載の遊技機。

特徴Ｂ４によれば、動作電力の供給開始時に所定範囲のビットの情報を特定記憶手段に設定することにより、動作電力の供給開始直後から特定アドレスを特定するために特定記憶手段に記憶された所定範囲のビットの情報を利用可能とすることができる。

特徴Ｂ５．前記特定記憶手段に記憶されている前記所定範囲のビットの情報は、アドレス情報が複数設定された他のアドレス情報群（第１の実施形態における変動開始用テーブル６４ｒ）を利用して参照対象となる他のアドレス（開始アドレスＳＢ０〜ＳＢ２３）を特定する場合においても利用されることを特徴とする特徴Ｂ１乃至Ｂ４のいずれか１に記載の遊技機。

特徴Ｂ５によれば、特定記憶手段に記憶されている所定範囲のビットの情報は、特定アドレスを特定する場合に利用されるとともに、他のアドレスを特定する場合においても利用される。このため、特定記憶手段に記憶されている情報を変更する処理を不要とすることができる。

特徴Ｂ６．前記所定範囲のビット以外の情報は、前記特定アドレスにおいて前記所定範囲のビットの情報よりも下位側に配置されている情報であることを特徴とする特徴Ｂ１乃至Ｂ５のいずれか１に記載の遊技機。

特徴Ｂ６によれば、特定アドレスを特定するためにプログラムに設定される情報を当該特定アドレスにおいて所定範囲のビットよりも下位側の当該所定範囲のビット以外の情報のみとすることができる。

なお、特徴Ｂ１〜Ｂ６の構成に対して、特徴Ａ１〜Ａ１１、特徴Ｂ１〜Ｂ６、特徴Ｃ１〜Ｃ６、特徴Ｄ１〜Ｄ２４、特徴Ｅ１〜Ｅ１５、特徴Ｆ１〜Ｆ７、特徴Ｇ１〜Ｇ１０、特徴Ｈ１〜Ｈ１５のうちいずれか１又は複数の構成を適用してもよい。これにより、その組み合わせた構成による相乗的な効果を奏することが可能となる。

上記特徴Ｂ群に係る発明によれば、以下の課題を解決することが可能である。

ここで、上記例示等のような遊技機においては、情報群のデータ構成を好適なものとする必要があり、この点について未だ改良の余地がある。

＜特徴Ｃ群＞
特徴Ｃ１．指定アドレス（ＬＤ更新命令、ＬＤＨ更新命令及びＬＤＢ更新命令における転送元のアドレス）に対応する記憶エリアを利用して所定対応処理（ＬＤ更新命令により情報を転送する処理、ＬＤＨ更新命令により情報を転送する処理、ＬＤＢ更新命令により情報を転送する処理）を実行する所定対応実行手段（ＬＤ更新実行回路１５１によるＬＤ更新命令を実行する機能、ＬＤＨ更新実行回路１５２によるＬＤＨ更新命令を実行する機能、ＬＤＢ更新実行回路１６１によるＬＤＢ更新命令を実行する機能）と、
前記所定対応処理が実行された場合に前記指定アドレスを更新するアドレス更新手段（ＬＤ更新実行回路１５１によるＬＤ更新命令を実行する機能、ＬＤＨ更新実行回路１５２によるＬＤＨ更新命令を実行する機能、ＬＤＢ更新実行回路１６１によるＬＤＢ更新命令を実行する機能）と、
を備え、
前記所定対応処理を実行すること及び当該所定対応処理の実行後に前記指定アドレスを更新することの命令が所定命令（ＬＤ更新命令、ＬＤＨ更新命令、ＬＤＢ更新命令）に集約されていることを特徴とする遊技機。

特徴Ｃ１によれば、所定対応処理が実行された場合に指定アドレスを更新することにより、当該指定アドレスに対応する記憶エリアを更新することができる。所定対応処理及び当該所定対応処理の実行後に指定アドレスを更新する処理を、一命令で実行することができる。このため、これら２つの処理を実行するために複数の命令がプログラムに設定されている構成と比較して、これら２つの処理を実行するためのプログラムの構成を簡素化することができるとともに、プログラムのデータ容量を低減することができる。

特徴Ｃ２．前記所定対応処理は、前記指定アドレスに対応する前記記憶エリアに格納されている情報を読み出し先エリア（ＬＤ更新命令、ＬＤＨ更新命令及びＬＤＢ更新命令の命令コードにおける転送先）に読み出す処理であることを特徴とする特徴Ｃ１に記載の遊技機。

特徴Ｃ２によれば、指定アドレスに対応する記憶エリアに格納されている情報を読み出し先エリアに読み出す処理及び当該処理の実行後に指定アドレスを更新する処理を、一命令で実行することができる。

特徴Ｃ３．前記所定命令には、前記指定アドレスを指定する情報、及び前記読み出し先エリアを指定する情報が含まれており、前記アドレス更新手段による前記指定アドレスの更新量を指定する情報は含まれていないことを特徴とする特徴Ｃ２に記載の遊技機。

特徴Ｃ３によれば、所定命令には指定アドレスの更新量を指定する情報が含まれていないため、所定命令に指定アドレスの更新量を指定する情報が含まれている構成と比較して、所定命令のデータ容量を低減することができる。

特徴Ｃ４．前記所定命令が実行された場合に前記アドレス更新手段により更新される前記指定アドレスの更新量は、固定されていることを特徴とする特徴Ｃ１乃至Ｃ３のいずれか１に記載の遊技機。

特徴Ｃ４によれば、所定命令を実行することにより所定対応処理の実行後に一定の態様で指定アドレスを更新することができる。

特徴Ｃ５．前記所定命令が実行された場合に前記アドレス更新手段により更新される前記指定アドレスの更新量は、「１」であることを特徴とする特徴Ｃ４に記載の遊技機。

特徴Ｃ５によれば、所定命令を実行することにより所定対応処理の実行後に指定アドレスを「１」だけ更新することができる。

特徴Ｃ６．初期の前記指定アドレスが設定された後に、終了判定となるまで、前記所定命令を繰り返し実行する所定命令実行手段（第１の実施形態における主側ＣＰＵ６３のステップＳ３０１〜ステップＳ３０５の処理を実行する機能、主側ＣＰＵ６３の行番号「１１０１」〜行番号「１１０９」の処理を実行する機能）を備えていることを特徴とする特徴Ｃ１乃至Ｃ５のいずれか１に記載の遊技機。

特徴Ｃ６によれば、指定アドレスを更新しながら、当該指定アドレスに対応する記憶エリアを利用して所定対応処理を実行するとともに当該所定対応処理の実行後に指定アドレスを更新する処理を繰り返し実行することができる。

なお、特徴Ｃ１〜Ｃ６の構成に対して、特徴Ａ１〜Ａ１１、特徴Ｂ１〜Ｂ６、特徴Ｃ１〜Ｃ６、特徴Ｄ１〜Ｄ２４、特徴Ｅ１〜Ｅ１５、特徴Ｆ１〜Ｆ７、特徴Ｇ１〜Ｇ１０、特徴Ｈ１〜Ｈ１５のうちいずれか１又は複数の構成を適用してもよい。これにより、その組み合わせた構成による相乗的な効果を奏することが可能となる。

＜特徴Ｄ群＞
特徴Ｄ１．情報記憶手段（主側ＲＯＭ６４）に設けられた各記憶エリアのうち所定バイト単位（１バイト単位）の記憶エリア毎にアドレスが設定されている遊技機において、
指定アドレス情報（ＬＤＨ更新命令ではＨＬレジスタ１０７に格納されている転送元のアドレス情報、ＬＤＢ命令、ＬＤＢ更新命令及び特殊ＬＤＢ命令ではＨＬレジスタ１０７に格納されている取得データ指定データから算出される取得開始アドレス）に対応する前記所定バイト単位の記憶エリアを特定するエリア特定手段（ＬＤＨ更新実行回路１５２におけるＬＤＨ更新命令を実行する機能、ＬＤＢ実行回路１５７によるＬＤＢ命令を実行する機能、ＬＤＢ更新実行回路１６１によるＬＤＢ更新命令を実行する機能、特殊ＬＤＢ実行回路２０１による特殊ＬＤＢ命令を実行する機能）と、
当該エリア特定手段により特定された前記記憶エリアのうち一部のビットを利用対象として特定するビット特定手段（ＬＤＨ更新実行回路１５２におけるＬＤＨ更新命令を実行する機能、ＬＤＢ実行回路１５７によるＬＤＢ命令を実行する機能、ＬＤＢ更新実行回路１６１によるＬＤＢ更新命令を実行する機能、特殊ＬＤＢ実行回路２０１による特殊ＬＤＢ命令を実行する機能）と、
を備えていることを特徴とする遊技機。

特徴Ｄ１によれば、所定バイト単位の記憶エリアのうち一部のビットを利用対象として特定することができる。情報記憶手段に所定バイトよりも小さい単位で情報を集約することができるため、情報記憶手段に記憶する情報のデータ容量を低減することができる。

特徴Ｄ２．前記エリア特定手段により特定された前記所定バイト単位の記憶エリアのうち他の一部のビット（主側ＲＯＭ６４の１バイトエリアにおける下位４ビット）を利用対象として特定する手段（ＬＤＨ更新実行回路１５２におけるＬＤＨ更新命令を実行する機能）を備えていることを特徴とする特徴Ｄ１に記載の遊技機。

特徴Ｄ２によれば、特徴Ｄ１の構成を備え、エリア特定手段により特定された所定バイト単位の記憶エリアのうち一部のビットが利用対象として特定される構成において、当該記憶エリアの他の一部のビットも利用対象として特定される。１つの所定バイト単位の記憶エリアに記憶されている一部のビット及び他の一部のビットを利用対象として特定することができるため、２つの情報（一部のビット及び他の一部のビット）を１つの所定バイト単位の記憶エリアに集約させて設定することができる。これにより、情報記憶手段に設定する情報のデータ容量を低減することができる。

特徴Ｄ３．前記エリア特定手段により特定された前記所定バイト単位の記憶エリアのうち利用対象として特定される前記一部のビット及び前記他の一部のビットのビット数（４ビット）は同一であることを特徴とする特徴Ｄ２に記載の遊技機。

特徴Ｄ３によれば、１つの所定バイト単位の記憶エリアにおいて同一のビット数である一部のビット及び他の一部のビットを利用対象として特定することができるため、同一のビット数である２つの情報（一部のビット及び他の一部のビット）を１つの所定バイト単位の記憶エリアに集約させて設定することができる。

特徴Ｄ４．前記エリア特定手段により特定された前記所定バイト単位の記憶エリアのうち利用対象として特定された前記一部のビットを第１読み出し対象エリア（Ｗレジスタ１０４ａ）に読み出す第１読み出し手段（ＬＤＨ更新実行回路１５２におけるＬＤＨ更新命令を実行する機能）と、
前記エリア特定手段により特定された前記所定バイト単位の記憶エリアのうち利用対象として特定された前記他の一部のビットを第２読み出し対象エリア（Ａレジスタ１０４ｂ）に読み出す第２読み出し手段（ＬＤＨ更新実行回路１５２におけるＬＤＨ更新命令を実行する機能）と、
を備えていることを特徴とする特徴Ｄ２又はＤ３に記載の遊技機。

特徴Ｄ４によれば、エリア特定手段により特定された所定バイト単位の記憶エリアのうち利用対象として特定された一部のビットを第１読み出し対象エリアに読み出すことにより他の一部のビットから分離して利用することができる。また、当該記憶エリアのうち利用対象として特定された他の一部のビットを第２読み出し対象エリアに読み出すことにより一部のビットから分離して利用することができる。

特徴Ｄ５．前記第１読み出し対象エリア及び前記第２読み出し対象エリアにおいて情報の読み出しが行われなかったビットの情報は２値情報のうちの一方である所定２値情報（「０」の情報）となることを特徴とする特徴Ｄ４に記載の遊技機。

特徴Ｄ５によれば、第１読み出し対象エリアに、エリア特定手段により特定された所定バイト単位の記憶エリアのうち利用対象として特定された一部のビット、及び所定２値情報が設定されている状態とすることができる。また、第２読み出し対象エリアに、当該所定バイト単位の記憶エリアのうち利用対象として特定された他の一部のビット、及び所定２値情報が設定されている状態とすることができる。

特徴Ｄ６．前記指定アドレス情報に対応する前記所定バイト単位の記憶エリアを特定すること、前記エリア特定手段により特定された記憶エリアのうち前記一部のビットを利用対象として特定すること、当該一部のビットを前記第１読み出し対象エリアに読み出すこと、前記エリア特定手段により特定された記憶エリアのうち前記他の一部のビットを利用対象として特定すること、及び当該他の一部のビットを前記第２読み出し対象エリアに読み出すことの命令が特定の命令（ＬＤＨ更新命令）に集約されていることを特徴とする特徴Ｄ４又はＤ５に記載の遊技機。

特徴Ｄ６によれば、指定アドレス情報に対応する所定バイト単位の記憶エリアを特定する処理、エリア特定手段により特定された記憶エリアのうち一部のビットを利用対象として特定する処理、当該一部のビットを第１読み出し対象エリアに読み出す処理、エリア特定手段により特定された記憶エリアのうち他の一部のビットを利用対象として特定する処理、及び当該他の一部のビットを第２読み出し対象エリアに読み出す処理を、一命令で実行することができる。このため、これらの処理を実行するために複数の命令がプログラムに設定されている構成と比較して、これらの処理を実行するためのプログラムの構成を簡素化することができるとともに、プログラムのデータ容量を低減することができる。

特徴Ｄ７．前記特定の命令には、前記指定アドレス情報を指定する情報（例えば「ＬＤＨＷＡ，（ＨＬ＋）」というＬＤＨ更新命令における「（ＨＬ＋）」の情報）、前記第１読み出し対象エリアを指定する情報（「ＬＤＨＷＡ，（ＨＬ＋）」というＬＤＨ更新命令における「ＷＡ」の情報）、及び前記第２読み出し対象エリアを指定する情報（「ＬＤＨＷＡ，（ＨＬ＋）」というＬＤＨ更新命令における「ＷＡ」の情報）が設定されており、前記一部のビット及び前記他の一部のビットのビット数（Ｗレジスタ１０４ａに読み出される情報のビット数及びＡレジスタ１０４ｂに読み出される情報のビット数）を指定する情報は設定されていないことを特徴とする特徴Ｄ６に記載の遊技機。

特徴Ｄ７によれば、指定アドレス情報、第１読み出し対象エリア及び第２読み出し対象エリアを指定して特定の命令を実行することができる。特定の命令に一部のビット及び他の一部のビットのビット配分を指定する情報が設定されている構成と比較して、特定の命令のデータ容量を低減することができる。

特徴Ｄ８．前記エリア特定手段により特定された前記記憶エリアのうち利用対象として特定される前記一部のビットは、当該記憶エリアにおいて配列順序が連続しているビットであり、
前記エリア特定手段により特定された前記記憶エリアのうち利用対象として特定される前記他の一部のビットは、当該記憶エリアにおいて配列順序が連続しているビットであることを特徴とする特徴Ｄ２乃至Ｄ７のいずれか１に記載の遊技機。

特徴Ｄ８によれば、情報記憶手段に設けられた所定バイト単位の記憶エリアから、配列順序を維持しながら一部のビット及び他の一部のビットを利用対象として特定することができる。

特徴Ｄ９．前記ビット特定手段により利用対象として特定される前記一部のビットは、１つの前記所定バイト単位の記憶エリアにおける一部のビットであることを特徴とする特徴Ｄ１乃至Ｄ８のいずれか１に記載の遊技機。

特徴Ｄ９によれば、１つの所定バイト単位の記憶エリアから当該記憶エリアの一部のビットを利用対象として特定することができる。

特徴Ｄ１０．前記エリア特定手段により特定された前記記憶エリアにおける複数のビットのうち一部のビットを含むビット群を、利用対象基準となるビットを特定可能とする基準ビット情報（ＬＤＢ命令、ＬＤＢ更新命令及び特殊ＬＤＢ命令における取得開始ビット目）及び利用対象基準となるビット数を特定可能とする基準数情報（ＬＤＢ命令、ＬＤＢ更新命令及び特殊ＬＤＢ命令における取得ビット数指定データ）に基づき利用対象として特定するビット特定手段（ＬＤＢ実行回路１５７におけるＬＤＢ命令を実行する機能、ＬＤＢ更新実行回路１６１におけるＬＤＢ更新命令を実行する機能、特殊ＬＤＢ実行回路２０１における特殊ＬＤＢ命令を実行する機能）を備えていることを特徴とする特徴Ｄ１に記載の遊技機。

特徴Ｄ１０によれば、情報記憶手段に設けられた各記憶エリアのうち所定バイト単位の記憶エリア毎にアドレスが設定されている構成において、エリア特定手段により特定された記憶エリアにおける複数のビットのうち一部のビットを含むビット群を利用対象として特定することができる。また、情報記憶手段にビット単位で情報を集約することができる。これにより、情報記憶手段に記憶する情報のデータ容量を低減することができる。

特徴Ｄ１１．前記基準ビット情報は、前記エリア特定手段により特定された前記記憶エリアにおいて前記ビット特定手段により利用対象として特定される前記ビット群の開始ビットを指定する情報（取得開始ビット目）であることを特徴とする特徴Ｄ１０に記載の遊技機。

特徴Ｄ１１によれば、基準ビット情報によりエリア特定手段により特定された記憶エリアにおいて利用対象として特定されるビット群の開始ビットを指定することができる。

特徴Ｄ１２．前記ビット群は、前記情報記憶手段において配列順序が連続しているビットであることを特徴とする特徴Ｄ１０又はＤ１１に記載の遊技機。

特徴Ｄ１２によれば、情報記憶手段において配列順序が連続しているビットを利用対象のビット群として特定することができる。

特徴Ｄ１３．前記ビット特定手段が利用対象として特定した前記ビット群を前記所定バイト単位の読み出し対象エリア（ＬＤＢ命令における転送先のＷレジスタ１０４ａ又はＨＬレジスタ１０７、ＬＤＢ更新命令における転送先のＷＡレジスタ１０４、Ｗレジスタ１０４ａ又はＢレジスタ１０５ａ、特殊ＬＤＢ命令における転送先のＨＬレジスタ１０７）に読み出す情報読み出し手段（ＬＤＢ実行回路１５７によるＬＤＢ命令を実行する機能、ＬＤＢ更新実行回路１６１によるＬＤＢ更新命令を実行する機能、特殊ＬＤＢ実行回路２０１による特殊ＬＤＢ命令を実行する機能）を備え、
前記読み出し対象エリアにおいて情報の読み出しが行われなかったビットの情報が２値情報のうち一方である同一の情報（「０」の情報）となっていることを特徴とする特徴Ｄ１０乃至Ｄ１２のいずれか１に記載の遊技機。

特徴Ｄ１３によれば、情報記憶手段においてビット特定手段が利用対象として特定したビット群を読み出し対象エリアに読み出して利用することができる。読み出し対象エリアにおいて当該ビット群が読み出されないエリアの各ビットが２値情報のうち一方である同一の情報となっている態様で当該ビット群を利用することができる。

特徴Ｄ１４．前記情報読み出し手段が前記読み出し対象エリアに読み出す前記ビット群のビット数は、１つの前記所定バイト単位の前記記憶エリアに設定されている情報のビット数よりも多いことを特徴とする特徴Ｄ１３に記載の遊技機。

特徴Ｄ１４によれば、情報記憶手段から所定バイトを超えるデータ容量の情報を読み出し対象エリアに読み出すことができる。また、情報記憶手段に所定バイトを超えるデータ容量の情報を集約することができる。

特徴Ｄ１５．前記指定アドレス情報に対応する前記所定バイト単位の記憶エリアを特定すること、前記エリア特定手段により特定された前記記憶エリアにおける複数のビットのうち一部のビットを含むビット群を前記基準ビット情報及び前記基準数情報に基づき利用対象として特定すること、前記ビット特定手段が利用対象として特定した前記ビット群を前記読み出し対象エリアに読み出すこと、並びに前記読み出し対象エリアにおいて情報の読み出しが行われなかったビットの情報が前記２値情報のうち一方である同一の情報となっているようにすることの命令が特定命令（ＬＤＢ命令、ＬＤＢ更新命令、特殊ＬＤＢ命令）として集約されていることを特徴とする特徴Ｄ１３又はＤ１４に記載の遊技機。

特徴Ｄ１５によれば、指定アドレス情報に対応する所定バイト単位の記憶エリアを特定する処理、エリア特定手段により特定された記憶エリアにおける複数のビットのうち一部のビットを含むビット群を基準ビット情報及び基準数情報に基づき利用対象として特定する処理、ビット特定手段が利用対象として特定したビット群を読み出し対象エリアに読み出す処理、並びに読み出し対象エリアにおいて情報の読み出しが行われなかったビットの情報が２値情報のうち一方である同一の情報となっているようにする処理を、一命令で実行することができる。このため、これらの処理を実行するために複数の命令がプログラムに設定されている構成と比較して、これらの処理を実行するためのプログラムの構成を簡素化することができるとともに、プログラムのデータ容量を低減することができる。

特徴Ｄ１６．前記特定命令には、前記指定アドレス情報及び前記基準ビット情報を算出するために利用される所定情報（取得データ指定データ）を指定する情報（取得データ指定データがＨＬレジスタ１０７に格納されていることを示す情報）が設定されており、前記指定アドレス情報及び前記基準ビット情報は設定されていないことを特徴とする特徴Ｄ１５に記載の遊技機。

特徴Ｄ１６によれば、特定命令に指定アドレス情報及び基準ビット情報を算出するために利用される所定情報が設定されており、指定アドレス情報及び基準ビット情報は設定されていない構成であるため、特定命令に指定アドレス情報及び基準ビット情報が設定されている構成と比較して、特定命令に設定されている情報のデータ容量を低減することができる。

特徴Ｄ１７．前記特定命令には、前記基準数情報が設定されていることを特徴とする特徴Ｄ１６に記載の遊技機。

特徴Ｄ１７によれば、特定命令に基準数情報を設定することにより利用対象基準となるビット数を指定することができる。

特徴Ｄ１８．前記特定命令には、前記所定情報を利用して前記指定アドレス情報及び前記基準ビット情報を算出する方法を指定する情報は設定されていないことを特徴とする特徴Ｄ１６又はＤ１７に記載の遊技機。

特徴Ｄ１８によれば、特定命令に指定アドレス情報及び基準ビット情報を算出する方法を指定する情報が設定されている構成と比較して、特定命令に設定されている情報のデータ容量を低減することができる。

特徴Ｄ１９．第１所定ビット数（第１の実施形態では「１３」、第６の実施形態では「１２」）の第１所定情報（第１の実施形態ではＬＤＢ命令及びＬＤＢ更新命令における取得データ指定データの上位１３ビットのデータ、第６の実施形態では特殊ＬＤＢ命令における取得データ指定データの上位１２ビットのデータ）及び当該第１所定情報よりも下位側に配置されている第２所定ビット数（第１の実施形態では「３」、第６の実施形態では「４」）の第２所定情報（第１の実施形態ではＬＤＢ命令及びＬＤＢ更新命令における取得データ指定データの下位３ビットのデータ、第６の実施形態では特殊ＬＤＢ命令における取得データ指定データの下位４ビットのデータ）を有する所定情報（取得データ指定データ）を読み出す手段（ＬＤＢ実行回路１５７によるＬＤＢ命令を実行する機能、ＬＤＢ更新実行回路１６１によるＬＤＢ更新命令を実行する機能、特殊ＬＤＢ実行回路２０１による特殊ＬＤＢ命令を実行する機能）を備え、
前記エリア特定手段は、
前記所定情報に対して所定の演算処理を実行することにより、前記第２所定ビット数で設定可能な２進数の数値情報の最大値より「１」大きい２進数の値で除算した場合の商に対応する情報を導出する導出手段（ＬＤＢ実行回路１５７によるＬＤＢ命令を実行する機能、ＬＤＢ更新実行回路１６１によるＬＤＢ更新命令を実行する機能、特殊ＬＤＢ実行回路２０１による特殊ＬＤＢ命令を実行する機能）と、
前記導出手段により導出された情報を利用して前記指定アドレス情報を生成するアドレス生成手段（ＬＤＢ実行回路１５７によるＬＤＢ命令を実行する機能、ＬＤＢ更新実行回路１６１によるＬＤＢ更新命令を実行する機能、特殊ＬＤＢ実行回路２０１による特殊ＬＤＢ命令を実行する機能）と、
を備えていることを特徴とする特徴Ｄ１０乃至Ｄ１８のいずれか１に記載の遊技機。

特徴Ｄ１９によれば、所定情報に対して所定の演算処理を実行することにより、第２所定ビット数で設定可能な２進数の数値情報の最大値より「１」大きい２進数の値で除算した場合の商に対応する情報を導出することができる。そして、導出手段により導出された当該情報を利用して指定アドレス情報を生成することができる。

特徴Ｄ２０．前記第１所定情報と前記第２所定情報とはビットの配列順序で連続しており、
前記第２所定情報の最下位のビットが前記所定情報の最下位のビットであり、
前記導出手段により導出された情報は、前記第１所定情報のビット配列における最下位のビットが当該導出された情報の最下位のビットとなるように配列された情報であることを特徴とする特徴Ｄ１９に記載の遊技機。

特徴Ｄ２０によれば、所定情報に対して所定の演算処理を実行することにより、第１所定情報のビット配列における最下位のビットが当該導出された情報の最下位のビットとなるように、所定情報における第１所定情報を第２所定ビット数の分だけ下位側にシフトさせることができる。

特徴Ｄ２１．前記導出手段により導出された情報（ＬＤＢ命令及びＬＤＢ更新命令では取得データ指定データを「８」で除算した場合の商データ、特殊ＬＤＢ命令では取得データ指定データを「１６」で除算した場合の商データ）のうち前記第１所定情報のビット配列よりも上位側に存在する各ビットは２値情報のうち一方である同一の情報（「０」の情報）となることを特徴とする特徴Ｄ１９又はＤ２０に記載の遊技機。

特徴Ｄ２１によれば、所定情報に対して所定の演算処理を実行することにより、第１所定情報のビット配列よりも上位側に存在する各ビットに２値情報のうち一方である同一の情報が設定されている情報を生成することができるとともに、当該情報を利用することができる。

特徴Ｄ２２．前記ビット特定手段は、前記所定情報から前記第２所定情報を抽出して前記基準ビット情報を生成する情報抽出手段（ＬＤＢ実行回路１５７によるＬＤＢ命令を実行する機能、ＬＤＢ更新実行回路１６１によるＬＤＢ更新命令を実行する機能、特殊ＬＤＢ実行回路２０１による特殊ＬＤＢ命令を実行する機能）を備えていることを特徴とする特徴Ｄ１９乃至Ｄ２１のいずれか１に記載の遊技機。

特徴Ｄ２２によれば、第１所定情報及び第２所定情報が所定情報に集約されている構成において、当該所定情報から第２所定情報を抽出して基準ビット数情報を生成することができる。

特徴Ｄ２３．前記情報抽出手段は、前記第２所定情報を含む情報（取得データ指定データの下位１バイト）とマスクデータ（ＬＤＢ命令及びＬＤＢ更新命令では「０００００１１１Ｂ」というデータ、特殊ＬＤＢ命令では「００００１１１１Ｂ」というデータ）との論理積の演算により前記所定情報から前記第２所定情報を抽出することを特徴とする特徴Ｄ２２に記載の遊技機。

特徴Ｄ２３によれば、マスクデータを利用することにより、所定情報に含まれている第１所定情報をマスクして、当該所定情報に含まれている第２所定情報を抽出することができる。

特徴Ｄ２４．前記所定情報は、前記所定バイト単位の情報であることを特徴とする特徴Ｄ１９乃至Ｄ２３のいずれか１に記載の遊技機。

特徴Ｄ２４によれば、第１所定情報及び第２所定情報を所定バイト単位の所定情報に集約することができる。このため、第１所定情報を利用可能とする情報とは別に第２所定情報を利用可能とする情報が存在している構成と比較して、これらの情報の合計のデータ容量を低減することができる。

なお、特徴Ｄ１〜Ｄ２４の構成に対して、特徴Ａ１〜Ａ１１、特徴Ｂ１〜Ｂ６、特徴Ｃ１〜Ｃ６、特徴Ｄ１〜Ｄ２４、特徴Ｅ１〜Ｅ１５、特徴Ｆ１〜Ｆ７、特徴Ｇ１〜Ｇ１０、特徴Ｈ１〜Ｈ１５のうちいずれか１又は複数の構成を適用してもよい。これにより、その組み合わせた構成による相乗的な効果を奏することが可能となる。

＜特徴Ｅ群＞
特徴Ｅ１．情報記憶手段（主側ＲＯＭ６４）に設けられた各記憶エリアのうち所定バイト単位（１バイト単位）の記憶エリア毎にアドレスが設定されている遊技機において、
指定アドレス情報（ＬＤＢ命令、ＬＤＢ更新命令及び特殊ＬＤＢ命令においてＨＬレジスタ１０７に格納されている取得データ指定データから算出される取得開始アドレス）に対応する前記所定バイト単位の記憶エリアを特定するエリア特定手段（ＬＤＢ実行回路１５７によるＬＤＢ命令を実行する機能、ＬＤＢ更新実行回路１６１によるＬＤＢ更新命令を実行する機能、特殊ＬＤＢ実行回路２０１による特殊ＬＤＢ命令を実行する機能）と、
当該エリア特定手段により特定された前記記憶エリアにおける複数のビットのうち一部のビットを含むビット群を、利用対象基準となるビットを特定可能とする基準ビット情報（取得開始ビット目）及び利用対象基準となるビット数を特定可能とする基準数情報（取得ビット数指定データ）に基づき利用対象として特定するビット特定手段（ＬＤＢ実行回路１５７によるＬＤＢ命令を実行する機能、ＬＤＢ更新実行回路１６１によるＬＤＢ更新命令を実行する機能、特殊ＬＤＢ実行回路２０１による特殊ＬＤＢ命令を実行する機能）と、
を備えていることを特徴とする遊技機。

特徴Ｅ１によれば、エリア特定手段により特定された所定バイト単位の記憶エリアにおける複数のビットのうち一部のビットを含むビット群を利用対象として特定することができる。情報記憶手段に当該ビット群の情報を集約して設定することができるため、情報記憶手段に記憶する情報のデータ容量を低減することができる。

特徴Ｅ２．前記基準ビット情報は、前記エリア特定手段により特定された前記記憶エリアにおいて前記ビット特定手段により利用対象として特定される前記ビット群の開始ビットを指定する情報（取得開始ビット目）であることを特徴とする特徴Ｅ１に記載の遊技機。

特徴Ｅ２によれば、基準ビット情報によりエリア特定手段により特定された記憶エリアにおいて利用対象として特定されるビット群の開始ビットを指定することができる。

特徴Ｅ３．前記ビット群は、前記情報記憶手段において配列順序が連続しているビットであることを特徴とする特徴Ｅ１又はＥ２に記載の遊技機。

特徴Ｅ３によれば、情報記憶手段において配列順序が連続しているビットを利用対象のビット群として特定することができる。

特徴Ｅ４．前記ビット特定手段が利用対象として特定した前記ビット群を前記所定バイト単位の読み出し対象エリア（ＬＤＢ命令における転送先のＷレジスタ１０４ａ又はＨＬレジスタ１０７、ＬＤＢ更新命令における転送先のＷＡレジスタ１０４、Ｗレジスタ１０４ａ又はＢレジスタ１０５ａ、特殊ＬＤＢ命令における転送先のＨＬレジスタ１０７）に読み出す情報読み出し手段（ＬＤＢ実行回路１５７によるＬＤＢ命令を実行する機能、ＬＤＢ更新実行回路１６１によるＬＤＢ更新命令を実行する機能、特殊ＬＤＢ実行回路２０１による特殊ＬＤＢ命令を実行する機能）を備え、
前記読み出し対象エリアにおいて情報の読み出しが行われなかったビットの情報が２値情報のうち一方である同一の情報（「０」の情報）となっていることを特徴とする特徴Ｅ１乃至Ｅ３のいずれか１に記載の遊技機。

特徴Ｅ４によれば、情報記憶手段においてビット特定手段が利用対象として特定したビット群を読み出し対象エリアに読み出して利用することができる。読み出し対象エリアにおいて当該ビット群が読み出されないエリアの各ビットが２値情報のうち一方である同一の情報となっている態様で当該ビット群を利用することができる。

特徴Ｅ５．前記情報読み出し手段が前記読み出し対象エリアに読み出す前記ビット群のビット数は、１つの前記所定バイト単位の前記記憶エリアに設定されている情報のビット数よりも多いことを特徴とする特徴Ｅ４に記載の遊技機。

特徴Ｅ５によれば、情報記憶手段から所定バイトを超えるデータ容量の情報を読み出し対象エリアに読み出すことができる。また、情報記憶手段に所定バイトを超えるデータ容量の情報を集約することができる。

特徴Ｅ６．前記指定アドレス情報に対応する前記所定バイト単位の記憶エリアを特定すること、前記エリア特定手段により特定された前記記憶エリアにおける複数のビットのうち一部のビットを含むビット群を前記基準ビット情報及び前記基準数情報に基づき利用対象として特定すること、前記ビット特定手段が利用対象として特定した前記ビット群を前記読み出し対象エリアに読み出すこと、並びに前記読み出し対象エリアにおいて情報の読み出しが行われなかったビットの情報が前記２値情報のうち一方である同一の情報となっているようにすることの命令が特定命令（ＬＤＢ命令、ＬＤＢ更新命令、特殊ＬＤＢ命令）として集約されていることを特徴とする特徴Ｅ４又はＥ５に記載の遊技機。

特徴Ｅ６によれば、指定アドレス情報に対応する所定バイト単位の記憶エリアを特定する処理、エリア特定手段により特定された記憶エリアにおける複数のビットのうち一部のビットを含むビット群を基準ビット情報及び基準数情報に基づき利用対象として特定する処理、ビット特定手段が利用対象として特定したビット群を読み出し対象エリアに読み出す処理、並びに読み出し対象エリアにおいて情報の読み出しが行われなかったビットの情報が２値情報のうち一方である同一の情報となっているようにする処理を、一命令で実行することができる。このため、これらの処理を実行するために複数の命令がプログラムに設定されている構成と比較して、これらの処理を実行するためのプログラムの構成を簡素化することができるとともに、プログラムのデータ容量を低減することができる。

特徴Ｅ７．前記特定命令には、前記指定アドレス情報及び前記基準ビット情報を算出するために利用される所定情報（取得データ指定データ）を指定する情報（取得データ指定データがＨＬレジスタ１０７に格納されていることを示す情報）が設定されており、前記指定アドレス情報及び前記基準ビット情報は設定されていないことを特徴とする特徴Ｅ６に記載の遊技機。

特徴Ｅ７によれば、特定命令に指定アドレス情報及び基準ビット情報を算出するために利用される所定情報が設定されており、指定アドレス情報及び基準ビット情報は設定されていない構成であるため、特定命令に指定アドレス情報及び基準ビット情報が設定されている構成と比較して、特定命令に設定されている情報のデータ容量を低減することができる。

特徴Ｅ８．前記特定命令には、前記基準数情報が設定されていることを特徴とする特徴Ｅ７に記載の遊技機。

特徴Ｅ８によれば、特定命令に基準数情報を設定することにより利用対象基準となるビット数を指定することができる。

特徴Ｅ９．前記特定命令には、前記所定情報を利用して前記指定アドレス情報及び前記基準ビット情報を算出する方法を指定する情報は設定されていないことを特徴とする特徴Ｅ７又はＥ８に記載の遊技機。

特徴Ｅ９によれば、特定命令に指定アドレス情報及び基準ビット情報を算出する方法を指定する情報が設定されている構成と比較して、特定命令に設定されている情報のデータ容量を低減することができる。

特徴Ｅ１０．第１所定ビット数（第１の実施形態では「１３」、第６の実施形態では「１２」）の第１所定情報（第１の実施形態ではＬＤＢ命令及びＬＤＢ更新命令における取得データ指定データの上位１３ビットのデータ、第６の実施形態では特殊ＬＤＢ命令における取得データ指定データの上位１２ビットのデータ）及び当該第１所定情報よりも下位側に配置されている第２所定ビット数（第１の実施形態では「３」、第６の実施形態では「４」）の第２所定情報（第１の実施形態ではＬＤＢ命令及びＬＤＢ更新命令における取得データ指定データの下位３ビットのデータ、第６の実施形態では特殊ＬＤＢ命令における取得データ指定データの下位４ビットのデータ）を有する所定情報（取得データ指定データ）を読み出す手段（ＬＤＢ実行回路１５７によるＬＤＢ命令を実行する機能、ＬＤＢ更新実行回路１６１によるＬＤＢ更新命令を実行する機能、特殊ＬＤＢ実行回路２０１による特殊ＬＤＢ命令を実行する機能）を備え、
前記エリア特定手段は、
前記所定情報に対して所定の演算処理を実行することにより、前記第２所定ビット数で設定可能な２進数の数値情報の最大値より「１」大きい２進数の値で除算した場合の商に対応する情報を導出する導出手段（ＬＤＢ実行回路１５７によるＬＤＢ命令を実行する機能、ＬＤＢ更新実行回路１６１によるＬＤＢ更新命令を実行する機能、特殊ＬＤＢ実行回路２０１による特殊ＬＤＢ命令を実行する機能）と、
前記導出手段により導出された情報を利用して前記指定アドレス情報を生成するアドレス生成手段（ＬＤＢ実行回路１５７によるＬＤＢ命令を実行する機能、ＬＤＢ更新実行回路１６１によるＬＤＢ更新命令を実行する機能、特殊ＬＤＢ実行回路２０１による特殊ＬＤＢ命令を実行する機能）と、
を備えていることを特徴とする特徴Ｅ１乃至Ｅ９のいずれか１に記載の遊技機。

特徴Ｅ１０によれば、所定情報に対して所定の演算処理を実行することにより、第２所定ビット数で設定可能な２進数の数値情報の最大値より「１」大きい２進数の値で除算した場合の商に対応する情報を導出することができる。そして、導出手段により導出された当該情報を利用して指定アドレス情報を生成することができる。

特徴Ｅ１１．前記第１所定情報と前記第２所定情報とはビットの配列順序で連続しており、
前記第２所定情報の最下位のビットが前記所定情報の最下位のビットであり、
前記導出手段により導出された情報は、前記第１所定情報のビット配列における最下位のビットが当該導出された情報の最下位のビットとなるように配列された情報であることを特徴とする特徴Ｅ１０に記載の遊技機。

特徴Ｅ１１によれば、所定情報に対して所定の演算処理を実行することにより、第１所定情報のビット配列における最下位のビットが当該導出された情報の最下位のビットとなるように、所定情報における第１所定情報を第２所定ビット数の分だけ下位側にシフトさせることができる。

特徴Ｅ１２．前記導出手段により導出された情報のうち前記第１所定情報のビット配列よりも上位側に存在する各ビットは２値情報のうち一方である同一の情報（「０」の情報）となることを特徴とする特徴Ｅ１０又はＥ１１に記載の遊技機。

特徴Ｅ１２によれば、所定情報に対して所定の演算処理を実行することにより、第１所定情報のビット配列よりも上位側に存在する各ビットに２値情報のうち一方である同一の情報が設定されている情報を生成することができるとともに、当該情報を利用することができる。

特徴Ｅ１３．前記ビット特定手段は、前記所定情報から前記第２所定情報を抽出して前記基準ビット情報を生成する情報抽出手段（ＬＤＢ実行回路１５７によるＬＤＢ命令を実行する機能、ＬＤＢ更新実行回路１６１によるＬＤＢ更新命令を実行する機能、特殊ＬＤＢ実行回路２０１による特殊ＬＤＢ命令を実行する機能）を備えていることを特徴とする特徴Ｅ１０乃至Ｅ１２のいずれか１に記載の遊技機。

特徴Ｅ１３によれば、第１所定情報及び第２所定情報が所定情報に集約されている構成において、当該所定情報から第２所定情報を抽出して基準ビット数情報を生成することができる。

特徴Ｅ１４．前記情報抽出手段は、前記第２所定情報を含む情報（取得データ指定データの下位１バイト）とマスクデータ（ＬＤＢ命令及びＬＤＢ更新命令では「０００００１１１Ｂ」というデータ、特殊ＬＤＢ命令では「００００１１１１Ｂ」というデータ）との論理積の演算により前記所定情報から前記第２所定情報を抽出することを特徴とする特徴Ｅ１３に記載の遊技機。

特徴Ｅ１４によれば、マスクデータを利用することにより、所定情報に含まれている第１所定情報をマスクして、当該所定情報に含まれている第２所定情報を抽出することができる。

特徴Ｅ１５．前記所定情報は、前記所定バイト単位の情報であることを特徴とする特徴Ｅ１０乃至Ｅ１４のいずれか１に記載の遊技機。

特徴Ｅ１５によれば、第１所定情報及び第２所定情報を所定バイト単位の所定情報に集約することができる。このため、第１所定情報を利用可能とする情報とは別に第２所定情報を利用可能とする情報が存在している構成と比較して、これらの情報の合計のデータ容量を低減することができる。

なお、特徴Ｅ１〜Ｅ１５の構成に対して、特徴Ａ１〜Ａ１１、特徴Ｂ１〜Ｂ６、特徴Ｃ１〜Ｃ６、特徴Ｄ１〜Ｄ２４、特徴Ｅ１〜Ｅ１５、特徴Ｆ１〜Ｆ７、特徴Ｇ１〜Ｇ１０、特徴Ｈ１〜Ｈ１５のうちいずれか１又は複数の構成を適用してもよい。これにより、その組み合わせた構成による相乗的な効果を奏することが可能となる。

＜特徴Ｆ群＞
特徴Ｆ１．情報記憶手段（主側ＲＯＭ６４）に設けられた各記憶エリアのうち所定バイト単位（１バイト単位）の記憶エリア毎にアドレスが設定されている遊技機において、
指定アドレス情報（ＬＤＢ命令、ＬＤＢ更新命令及び特殊ＬＤＢ命令におけるＨＬレジスタ１０７に格納されている取得データ指定データから算出される取得開始アドレス）に対応する前記所定バイト単位の記憶エリアを特定するエリア特定手段（ＬＤＢ実行回路１５７によるＬＤＢ命令を実行する機能、ＬＤＢ更新実行回路１６１によるＬＤＢ更新命令を実行する機能、特殊ＬＤＢ実行回路２０１による特殊ＬＤＢ命令を実行する機能）と、
当該エリア特定手段により特定された前記記憶エリアのうち一部のビットに記憶された情報を、前記所定バイト単位の読み出し対象エリア（ＬＤＢ命令における転送先のＷレジスタ１０４ａ又はＨＬレジスタ１０７、ＬＤＢ更新命令における転送先のＷＡレジスタ１０４、Ｗレジスタ１０４ａ又はＢレジスタ１０５ａ、特殊ＬＤＢ命令における転送先のＨＬレジスタ１０７）に読み出し、当該読み出し対象エリアにおいて情報の読み出しが行われなかったビットの情報が２値情報のうちの一方である所定２値情報（「０」の情報）となるようにする情報読み出し手段（ＬＤＢ実行回路１５７によるＬＤＢ命令を実行する機能、ＬＤＢ更新実行回路１６１によるＬＤＢ更新命令を実行する機能、特殊ＬＤＢ実行回路２０１による特殊ＬＤＢ命令を実行する機能）と、
を備えていることを特徴とする遊技機。

特徴Ｆ１によれば、所定バイト単位の記憶エリアのうち一部のビットに記憶された情報を読み出し対象エリアに読み出して利用することができる。読み出し対象エリアに当該一部のビットに記憶された情報が読み出されている状態であるとともに当該読み出し対象エリアにおいて情報の読み出しが行われなかったビットの情報が所定２値情報となっている状態として、当該読み出し対象エリアの情報を利用することができる。所定バイト単位の記憶エリアのうち一部のビットに記憶された情報を読み出し対象エリアに読み出して利用することができるため、情報記憶手段に情報を集約して設定することができる。これにより、情報記憶手段に記憶する情報のデータ容量を低減することができる。

特徴Ｆ２．前記指定アドレス情報に対応する前記所定バイト単位の記憶エリアを特定すること、及び前記エリア特定手段により特定された前記記憶エリアのうち一部のビットに記憶された情報を前記読み出し対象エリアに読み出し、当該読み出し対象エリアにおいて情報の読み出しが行われなかったビットの情報が前記所定２値情報となるようにすることの命令が所定転送命令（ＬＤＢ命令、ＬＤＢ更新命令、特殊ＬＤＢ命令）に集約されていることを特徴とする特徴Ｆ１に記載の遊技機。

特徴Ｆ２によれば、指定アドレス情報に対応する所定バイト単位の記憶エリアを特定する処理、及びエリア特定手段により特定された記憶エリアのうち一部のビットに記憶された情報を読み出し対象エリアに読み出し、当該読み出し対象エリアにおいて情報の読み出しが行われなかったビットの情報が所定２値情報となるようにする処理を、一命令で実行することができる。このため、これらの処理を実行するために複数の命令が設定されている構成と比較して、プログラムの構成を簡素化することができるとともに、プログラムのデータ容量を低減することができる。

特徴Ｆ３．前記情報読み出し手段は、前記エリア特定手段により特定された前記記憶エリアのうち一部のビットに記憶された情報を、前記読み出し対象エリアにおいて最下位のビットを含む下位側領域（ＷＡレジスタ１０４の下位ビット、Ｗレジスタ１０４ａの下位ビット、Ｂレジスタ１０５ａの下位ビット、ＨＬレジスタ１０７の下位ビット）に設定し、当該読み出し対象エリアにおいて当該下位側領域よりも上位側に配置されている上位側領域（ＷＡレジスタ１０４の上位ビット、Ｗレジスタ１０４ａの上位ビット、Ｂレジスタ１０５ａの上位ビット、ＨＬレジスタ１０７の上位ビット）における各ビットに前記所定２値情報を設定することを特徴とする特徴Ｆ１又はＦ２に記載の遊技機。

特徴Ｆ３によれば、エリア特定手段により特定された記憶エリアのうち一部のビットに記憶された情報を読み出し対象エリアの下位側領域に設定することができる。読み出し対象エリアにおける上位側領域の各ビットには所定２値情報が設定される。このため、予め読み出し対象エリアをクリアしておく処理を不要としながら、読み出し対象エリアにエリア特定手段により特定された記憶エリアのうち一部のビットに記憶された情報及び所定２値情報のみが設定されている状態とすることができる。

特徴Ｆ４．前記情報読み出し手段が前記読み出し対象エリアに読み出す情報は、前記エリア特定手段により特定された前記記憶エリアにおいて配列順序が連続している一部のビットの情報であることを特徴とする特徴Ｆ１乃至Ｆ３のいずれか１に記載の遊技機。

特徴Ｆ４によれば、エリア特定手段により特定された記憶エリアのうち一部のビットに記憶された情報を、当該一部のビットの配列順序が維持されている態様で読み出し対象エリアに読み出して利用することができる。

特徴Ｆ５．前記情報読み出し手段により前記読み出し対象エリアに読み出される情報のビット数は、前記所定バイトよりも多いビット数であることを特徴とする特徴Ｆ１乃至Ｆ４のいずれか１に記載の遊技機。

特徴Ｆ５によれば、情報記憶手段において、１つのアドレスに対応する１つの所定バイトの記憶エリアに設定されている情報のビット数よりもビット数が多い情報を読み出し対象エリアに読み出すことができる。

特徴Ｆ６．前記読み出し対象エリアは、制御手段に設けられた所定のレジスタ（ＬＤＢ命令における転送先のＷレジスタ１０４ａ又はＨＬレジスタ１０７、ＬＤＢ更新命令における転送先のＷＡレジスタ１０４、Ｗレジスタ１０４ａ又はＢレジスタ１０５ａ、特殊ＬＤＢ命令における転送先のＨＬレジスタ１０７）であることを特徴とする特徴Ｆ１乃至Ｆ５のいずれか１に記載の遊技機。

特徴Ｆ６によれば、制御手段は、エリア特定手段により特定された記憶エリアのうち一部のビットに記憶された情報が読み出される所定のレジスタに容易にアクセスすることができる。

特徴Ｆ７．前記情報読み出し手段は、前記エリア特定手段により特定された前記記憶エリアから前記読み出し対象エリアに読み出す情報のビット数を特定するビット数特定手段（ＬＤＢ実行回路１５７におけるＬＤＢ命令を実行する機能、ＬＤＢ更新実行回路１６１におけるＬＤＢ更新命令を実行する機能、特殊ＬＤＢ実行回路２０１における特殊ＬＤＢ命令を実行する機能）を備えていることを特徴とする特徴Ｆ１乃至Ｆ６のいずれか１に記載の遊技機。

特徴Ｆ７によれば、情報記憶手段からビット数を指定して読み出し対象エリアに情報を読み出すことができる。このため、情報記憶手段にビット単位で情報を集約して設定することができる。これにより、情報記憶手段に記憶される情報のデータ容量を低減することができる。

なお、特徴Ｆ１〜Ｆ７の構成に対して、特徴Ａ１〜Ａ１１、特徴Ｂ１〜Ｂ６、特徴Ｃ１〜Ｃ６、特徴Ｄ１〜Ｄ２４、特徴Ｅ１〜Ｅ１５、特徴Ｆ１〜Ｆ７、特徴Ｇ１〜Ｇ１０、特徴Ｈ１〜Ｈ１５のうちいずれか１又は複数の構成を適用してもよい。これにより、その組み合わせた構成による相乗的な効果を奏することが可能となる。

＜特徴Ｇ群＞
特徴Ｇ１．第１所定ビット数（第１の実施形態では「１３」、第６の実施形態では「１２」）の第１所定情報（第１の実施形態ではＬＤＢ命令及びＬＤＢ更新命令における取得データ指定データの上位１３ビットのデータ、第６の実施形態では特殊ＬＤＢ命令における取得データ指定データの上位１２ビットのデータ）及び当該第１所定情報よりも下位側に配置されている第２所定ビット数（第１の実施形態では「３」、第６の実施形態では「４」）の第２所定情報（第１の実施形態ではＬＤＢ命令及びＬＤＢ更新命令における取得データ指定データの下位３ビットのデータ、第６の実施形態では特殊ＬＤＢ命令における取得データ指定データの下位４ビットのデータ）を有する所定情報（取得データ指定データ）を読み出す手段（ＬＤＢ実行回路１５７によるＬＤＢ命令を実行する機能、ＬＤＢ更新実行回路１６１によるＬＤＢ更新命令を実行する機能、特殊ＬＤＢ実行回路２０１による特殊ＬＤＢ命令を実行する機能）と、
その読み出した所定情報に対して所定の演算処理を実行することにより、前記第２所定ビット数で設定可能な２進数の数値情報の最大値より「１」大きい２進数の値で除算した場合の商に対応する情報を導出する導出手段（ＬＤＢ実行回路１５７によるＬＤＢ命令を実行する機能、ＬＤＢ更新実行回路１６１によるＬＤＢ更新命令を実行する機能、特殊ＬＤＢ実行回路２０１による特殊ＬＤＢ命令を実行する機能）と、
を備えていることを特徴とする遊技機。

特徴Ｇ１によれば、所定情報に対して所定の演算処理を実行することにより、第２所定ビット数で設定可能な２進数の数値情報の最大値より「１」大きい２進数の値で除算した場合の商に対応する情報を導出することができる。

特徴Ｇ２．前記第１所定情報と前記第２所定情報とはビットの配列順序で連続しており、
前記第２所定情報の最下位のビットが前記所定情報の最下位のビットであり、
前記導出手段により導出された情報は、前記第１所定情報のビット配列における最下位のビットが当該導出された情報の最下位のビットとなるように配列された情報であることを特徴とする特徴Ｇ１に記載の遊技機。

特徴Ｇ２によれば、所定情報に対して所定の演算処理を実行することにより、第１所定情報のビット配列における最下位のビットが当該導出された情報の最下位のビットとなるように、所定情報における第１所定情報を第２所定ビット数の分だけ下位側にシフトさせることができる。

特徴Ｇ３．前記導出手段により導出された情報のうち前記第１所定情報のビット配列よりも上位側に存在する各ビットは２値情報のうち一方である同一の情報（「０」の情報）となることを特徴とする特徴Ｇ１又はＧ２に記載の遊技機。

特徴Ｇ３によれば、所定情報に対して所定の演算処理を実行することにより、第１所定情報のビット配列よりも上位側に存在する各ビットに２値情報のうち一方である同一の情報が設定されている情報を生成することができるとともに、当該情報を利用することができる。

特徴Ｇ４．前記所定情報から前記第２所定情報を抽出する情報抽出手段（ＬＤＢ実行回路１５７によるＬＤＢ命令を実行する機能、ＬＤＢ更新実行回路１６１によるＬＤＢ更新命令を実行する機能、特殊ＬＤＢ実行回路２０１による特殊ＬＤＢ命令を実行する機能）を備えていることを特徴とする特徴Ｇ１乃至Ｇ３のいずれか１に記載の遊技機。

特徴Ｇ４によれば、第１所定情報及び第２所定情報が所定情報に集約されている構成において、当該所定情報から第２所定情報を抽出して当該第２所定情報を単独で利用することができる。

特徴Ｇ５．前記情報抽出手段は、前記第２所定情報を含む情報（取得データ指定データの下位１バイト）とマスクデータ（ＬＤＢ命令及びＬＤＢ更新命令では「０００００１１１Ｂ」というデータ、特殊ＬＤＢ命令では「００００１１１１Ｂ」というデータ）との論理積の演算により前記所定情報から前記第２所定情報を抽出することを特徴とする特徴Ｇ４に記載の遊技機。

特徴Ｇ５によれば、マスクデータを利用することにより、所定情報に含まれている第１所定情報をマスクして、当該所定情報に含まれている第２所定情報を抽出することができる。

特徴Ｇ６．前記所定情報に対して前記所定の演算処理を実行することにより、前記第２所定ビット数で設定可能な２進数の数値情報の最大値より「１」大きい２進数の値で除算した場合の商に対応する情報を導出すること、及び前記所定情報から前記第２所定情報を抽出することの命令が所定命令（ＬＤＢ命令、ＬＤＢ更新命令、特殊ＬＤＢ命令）に集約されていることを特徴とする特徴Ｇ４又はＧ５に記載の遊技機。

特徴Ｇ６によれば、所定情報に対して所定の演算処理を実行することにより、第２所定ビット数で設定可能な２進数の数値情報の最大値より「１」大きい２進数の値で除算した場合の商に対応する情報を導出する処理、及び所定情報から第２所定情報を抽出する処理を、一命令で実行することができる。このため、これら２つの処理を実行するためにプログラムに複数の命令が設定されている構成と比較して、これら２つの処理を実行するためのプログラムの構成を簡素化することができるとともに、プログラムのデータ容量を低減することができる。

特徴Ｇ７．前記所定情報は、所定バイト単位の情報であることを特徴とする特徴Ｇ１乃至Ｇ６のいずれか１に記載の遊技機。

特徴Ｇ７によれば、第１所定情報及び第２所定情報を所定バイト単位の所定情報に集約することができる。このため、第１所定情報を利用可能とする情報とは別に第２所定情報を利用可能とする情報が存在している構成と比較して、これらの情報の合計のデータ容量を低減することができる。

特徴Ｇ８．前記所定情報のデータ容量は２バイトであることを特徴とする特徴Ｇ１乃至Ｇ７のいずれか１に記載の遊技機。

特徴Ｇ８によれば、第１所定情報及び第２所定情報が集約されている所定情報のデータ容量を２バイトに抑えることができる。

特徴Ｇ９．所定バイト単位（１バイト単位）の記憶エリア毎にアドレスが設定されている情報記憶手段（主側ＲＯＭ６４）と、
前記導出手段により導出された情報を利用して前記所定バイト単位の記憶エリアを特定するエリア特定手段（ＬＤＢ実行回路１５７によるＬＤＢ命令を実行する機能、ＬＤＢ更新実行回路１６１によるＬＤＢ更新命令を実行する機能、特殊ＬＤＢ実行回路２０１による特殊ＬＤＢ命令を実行する機能）と、
当該エリア特定手段により特定された前記記憶エリアにおける複数のビットのうち一部のビットを含むビット群を利用対象として特定するビット特定手段（ＬＤＢ実行回路１５７によるＬＤＢ命令を実行する機能、ＬＤＢ更新実行回路１６１によるＬＤＢ更新命令を実行する機能、特殊ＬＤＢ実行回路２０１による特殊ＬＤＢ命令を実行する機能）と、
を備えていることを特徴とする特徴Ｇ１乃至Ｇ８のいずれか１に記載の遊技機。

特徴Ｇ９によれば、所定情報を用いて導出手段により導出された情報を利用して所定バイト単位の記憶エリアを特定することができる。エリア特定手段により特定された記憶エリアにおける複数のビットのうち一部のビットを含むビット群を利用対象として特定することができる。情報記憶手段にビット単位で情報を集約することができるため、情報記憶手段に記憶する情報のデータ容量を低減することができる。

特徴Ｇ１０．前記所定情報から前記第２所定情報を抽出する情報抽出手段（ＬＤＢ実行回路１５７によるＬＤＢ命令を実行する機能、ＬＤＢ更新実行回路１６１によるＬＤＢ更新命令を実行する機能、特殊ＬＤＢ実行回路２０１による特殊ＬＤＢ命令を実行する機能）を備え、
前記ビット特定手段は、前記情報抽出手段により抽出された前記第２所定情報を利用して、前記エリア特定手段により特定された前記記憶エリアにおける複数のビットのうち一部のビットを含むビット群を利用対象として特定することを特徴とする特徴Ｇ９に記載の遊技機。

特徴Ｇ１０によれば、上記特徴Ｇ９の構成を備え、所定情報を利用して所定バイト単位の記憶エリアを特定することができる構成において、当該所定情報から抽出された第２所定情報を利用して、エリア特定手段により特定された記憶エリアにおける複数のビットのうち一部のビットを含むビット群を利用対象として特定することができる。所定バイト単位の記憶エリアを特定するための情報及び利用対象のビット群を特定するための情報を所定情報に集約することができる。これにより、所定バイト単位の記憶エリアを特定するための情報及び利用対象のビット群を特定するための情報の合計のデータ容量を低減することができる。

なお、特徴Ｇ１〜Ｇ１０の構成に対して、特徴Ａ１〜Ａ１１、特徴Ｂ１〜Ｂ６、特徴Ｃ１〜Ｃ６、特徴Ｄ１〜Ｄ２４、特徴Ｅ１〜Ｅ１５、特徴Ｆ１〜Ｆ７、特徴Ｇ１〜Ｇ１０、特徴Ｈ１〜Ｈ１５のうちいずれか１又は複数の構成を適用してもよい。これにより、その組み合わせた構成による相乗的な効果を奏することが可能となる。

上記特徴Ｃ群、上記特徴Ｄ群、上記特徴Ｅ群、上記特徴Ｆ群及び上記特徴Ｇ群に係る発明によれば、以下の課題を解決することが可能である。

＜特徴Ｈ群＞
特徴Ｈ１．所定情報群（通信用のコマンド）を送信する送信手段（主側ＣＰＵ６３におけるステップＳ２００１〜ステップＳ２００８の処理を実行する機能、主側ＣＰＵ６３におけるステップＳ２１０１〜ステップＳ２１１３の処理を実行する機能、主側ＣＰＵ６３におけるステップＳ２２０１〜ステップＳ２２１５の処理を実行する機能、主側ＣＰＵ６３におけるステップＳ２３０１〜ステップＳ２３１７の処理を実行する機能）を備え、
前記所定情報群は、所定バイト単位（１バイト単位）の単位情報（ヘッダＨＤ、データフレームＦＲ１〜ＦＲ１０、最上位フレームＳＦ１，ＳＦ２、フッタＦＴ）を複数含み、
前記所定情報群における先頭の前記所定バイト単位の単位情報は所定位置のビット（最上位ビット）の情報が特定ビット情報（「１」の情報）であり、
前記所定情報群における先頭以外の前記所定バイト単位の単位情報は前記所定位置のビットの情報が前記特定ビット情報以外の情報（「０」の情報）であることを特徴とする遊技機。

特徴Ｈ１によれば、所定情報群の各所定バイト単位の単位情報における所定位置のビットの状態に基づいて、先頭の所定バイト単位の単位情報と当該先頭以外の所定バイト単位の単位情報との識別を可能とすることができる。先頭の所定バイト単位の単位情報を把握可能とすることにより、複数の所定情報群を受信した場合に、所定情報群同士の区切り位置を把握可能とすることができる。

特徴Ｈ２．前記所定位置のビットは、１ビットであることを特徴とする特徴Ｈ１に記載の遊技機。

特徴Ｈ２によれば、先頭の所定バイト単位の単位情報と先頭以外の所定バイト単位の単位情報とを識別可能とするために各所定バイト単位の単位情報に設定されるビットのビット数を最小限の「１」とすることができる。これにより、各所定バイト単位の単位情報において、先頭の所定バイト単位の単位情報と先頭以外の所定バイト単位の単位情報とを識別可能とするための情報以外の情報が設定されるビット数を多く確保することができる。

特徴Ｈ３．前記所定位置のビットは、前記所定バイト単位の単位情報における最上位のビット（第７ビット）であることを特徴とする特徴Ｈ１又はＨ２に記載の遊技機。

特徴Ｈ３によれば、各所定バイト単位の単位情報における最上位のビットの状態に基づいて、先頭の所定バイト単位の単位情報と先頭以外の所定バイト単位の単位情報とを識別可能とすることができる。

特徴Ｈ４．前記所定情報群には、前記先頭以外の前記所定バイト単位の単位情報として、１つ以上の所定単位情報（データフレームＦＲ１〜ＦＲ１０）と、当該所定情報群の受信後に当該所定単位情報における前記所定位置のビットに設定される情報が集約された集約単位情報（最上位フレームＳＦ１，ＳＦ２）と、が設定されていることを特徴とする特徴Ｈ１乃至Ｈ３のいずれか１に記載の遊技機。

特徴Ｈ４によれば、所定情報群において先頭以外の所定バイト単位の単位情報における所定位置のビットが特定ビット情報以外の情報である構成において、当該所定情報群に設定されている集約単位情報に基づいて当該所定情報群の受信後に所定単位情報における所定位置のビットに設定される情報を把握可能とすることができる。また、所定単位情報における所定位置のビットの情報を別の情報群として送信する構成と比較して、情報群の送受信の回数を低減することができる。

特徴Ｈ５．前記集約単位情報における前記所定位置のビットの情報が前記特定ビット情報以外の情報であることを特徴とする特徴Ｈ４に記載の遊技機。

特徴Ｈ５によれば、所定バイト単位の単位情報における所定位置のビットの情報に基づいて、先頭の所定バイト単位の単位情報と集約単位情報とを識別可能とすることができる。

特徴Ｈ６．前記集約単位情報には、前記集約単位情報であることを示す識別情報は設定されていないことを特徴とする特徴Ｈ５に記載の遊技機。

特徴Ｈ６によれば、集約単位情報に集約単位情報であることを示す識別情報が設定されている構成と比較して、集約単位情報において所定情報群の受信後に所定単位情報における所定位置のビットに設定される情報を設定可能なビットの数が減少してしまうことを防止することができる。

特徴Ｈ７．前記単位情報は、１バイト単位の情報であり、
前記所定情報群に設定されている７個の前記所定単位情報に対して１個の前記集約単位情報が設定されていることを特徴とする特徴Ｈ４乃至Ｈ６のいずれか１に記載の遊技機。

特徴Ｈ７によれば、７個の所定単位情報における所定位置のビットの情報を集約単位情報に設定することにより、当該７個の所定単位情報における所定位置のビットの情報を把握可能とすることができる。集約単位情報において所定単位情報における所定位置のビットの情報が設定されない１つのビットを利用して、先頭の１バイト単位の単位情報と集約単位情報とを識別可能とすることができる。

特徴Ｈ８．前記所定情報群に含まれている前記所定単位情報の数が「７」の倍数である場合には当該所定情報群に含まれている前記所定単位情報の数を「７」で除算した場合における商の数の前記集約単位情報が当該所定情報群に設定されており、前記所定情報群に含まれている前記所定単位情報の数が「７」の倍数ではない場合には当該所定情報群に含まれている前記所定単位情報の数を「７」で除算した場合における商の数よりも「１」大きい数の前記集約単位情報が当該所定情報群に設定されていることを特徴とする特徴Ｈ４乃至Ｈ７のいずれか１に記載の遊技機。

特徴Ｈ８によれば、所定情報群に含まれている全ての所定単位情報について、当該所定情報群の受信後に当該所定単位情報における所定位置のビットに設定される情報を集約単位情報に設定することができる。

特徴Ｈ９．前記所定情報群において、最後の前記所定単位情報を含む連続する６個以下の前記所定単位情報における前記所定位置のビットに設定される情報が集約された前記集約単位情報が当該最後の前記所定単位情報の１つ後の前記所定バイト単位の単位情報として設定されていることを特徴とする特徴Ｈ４乃至Ｈ８のいずれか１に記載の遊技機。

特徴Ｈ９によれば、最後の所定単位情報の１つ後に設定されている集約単位情報に基づいて、当該最後の所定単位情報を含む連続する６個以下の所定単位情報における所定位置のビットに設定される情報を把握可能とすることができる。集約単位情報を最後の所定単位情報の１つ後に設定することにより、当該集約単位情報の位置を把握し易くすることができる。

特徴Ｈ１０．前記所定情報群において、連続する７個の前記所定単位情報の１つ後の前記所定バイト単位の単位情報に当該連続する７個の前記所定単位情報における前記所定位置のビットが集約された前記集約単位情報が設定されていることを特徴とする特徴Ｈ４乃至Ｈ９のいずれか１に記載の遊技機。

特徴Ｈ１０によれば、集約単位情報に基づいて当該集約単位情報よりも前に設定されている連続する７個の所定単位情報における所定位置のビットに設定される情報を把握可能とすることができる。所定情報群に７個以上の所定単位情報が設定されている場合においても、当該所定情報群に含まれている全ての所定単位情報における所定位置のビットに設定される情報を集約単位情報に設定して把握可能とすることができる。

特徴Ｈ１１．前記所定情報群の最後尾には最後尾情報（フッタＦＴ）が設定されており、
前記集約単位情報は、前記最後尾情報の１つ前の前記所定バイト単位の単位情報として設定されていることを特徴とする特徴Ｈ４乃至Ｈ１０のいずれか１に記載の遊技機。

特徴Ｈ１１によれば、最後尾情報を基準として当該最後尾情報の１つ前に設定されている集約単位情報の位置を把握し易くすることができる。また、最後尾情報に基づいて所定情報群の最後尾を把握し易くすることができる。

特徴Ｈ１２．所定情報（表示継続時間データ）が設定される所定情報記憶手段（表示継続時間カウンタ１４２）と、
前記所定情報記憶手段に設定されている前記所定情報を利用して所定処理（遊技回における表示継続時間を把握する処理）を実行する所定処理実行手段（主側ＣＰＵ６３におけるステップＳ９０４〜ステップＳ９０６の処理を実行する機能）と、
を備えており、
前記送信手段は、前記所定情報群に、前記所定単位情報として、前記所定情報記憶手段に格納されている前記所定情報を設定する場合に、当該所定単位情報における前記所定位置のビットを前記集約単位情報において当該所定単位情報に対応するビットに設定し、当該所定位置のビットの情報が２値情報のうち前記特定ビット情報ではない側の情報であるようにすることを特徴とする特徴Ｈ４乃至Ｈ１１のいずれか１に記載の遊技機。

特徴Ｈ１２によれば、所定情報記憶手段に格納されている所定情報が変更されることを防止しながら、所定情報群に含まれている所定単位情報における所定位置のビットの情報が２値情報のうち特定ビット情報ではない側の情報であるようにすることができる。このため、所定情報群の送信後も所定情報記憶手段に格納されている所定情報を利用可能とすることができる。

特徴Ｈ１３．前記所定情報群には、前記先頭以外の前記所定バイト単位の単位情報として、１つ以上の所定単位情報（データフレームＦＲ１〜ＦＲ１０）と、当該所定情報群の受信後に当該所定単位情報における前記所定位置のビットに設定される情報が集約された集約単位情報（最上位フレームＳＦ１，ＳＦ２）と、が設定されており、
受信した前記所定情報群を、前記所定単位情報における前記所定位置のビットにも前記特定ビット情報が設定され得る所定変換後情報群（変換後のコマンド）に変換する所定変換手段（音光側ＣＰＵ９３における第１コマンド変換処理を実行する機能、音光側ＣＰＵ９３における第２コマンド変換処理を実行する機能）を備えていることを特徴とする特徴Ｈ１乃至Ｈ１２のいずれか１に記載の遊技機。

特徴Ｈ１３によれば、上記特徴Ｈ１の構成を備え、所定情報群の各所定バイト単位の単位情報における所定位置のビットの状態に基づいて先頭の所定バイト単位の単位情報と先頭以外の所定バイト単位の単位情報とを識別可能な構成としながら、利用時には当該所定情報群を、所定単位情報における所定位置のビットにも特定ビット情報が設定され得る所定変換後情報群に変換することができる。

特徴Ｈ１４．前記所定情報群には、当該所定情報群の受信後に前記所定単位情報における前記所定位置のビットに設定される情報が集約された集約単位情報（最上位フレームＳＦ１，ＳＦ２）が設定されており、
前記所定変換手段は、前記集約単位情報のビットに設定されている情報を当該ビットに対応する前記所定単位情報における前記所定位置のビット（第７ビット）に設定することにより前記所定情報群を前記所定変換後情報群に変換することを特徴とする特徴Ｈ１３に記載の遊技機。

特徴Ｈ１４によれば、受信した所定情報群を、集約単位情報のビットに設定されている情報が当該ビットに対応する所定単位情報における所定位置のビットに設定された所定変換後情報群に変換することができる。

特徴Ｈ１５．前記所定変換手段は、前記所定情報群に含まれている前記集約単位情報のビットに対応する前記所定単位情報を、当該集約単位情報における当該ビットの位置及び当該所定情報群のデータ容量に基づいて把握することを特徴とする特徴Ｈ１３又はＨ１４に記載の遊技機。

特徴Ｈ１５によれば、所定情報群に含まれている集約単位情報におけるビットの位置及び当該所定情報群のデータ容量に基づいて当該ビットに対応する所定単位情報を把握する構成とすることにより、当該ビットに対応する所定単位情報を把握可能とするための専用の情報を所定情報群に設定することを不要として、所定情報群のデータ容量を低減することができる。

なお、特徴Ｈ１〜Ｈ１５の構成に対して、特徴Ａ１〜Ａ１１、特徴Ｂ１〜Ｂ６、特徴Ｃ１〜Ｃ６、特徴Ｄ１〜Ｄ２４、特徴Ｅ１〜Ｅ１５、特徴Ｆ１〜Ｆ７、特徴Ｇ１〜Ｇ１０、特徴Ｈ１〜Ｈ１５のうちいずれか１又は複数の構成を適用してもよい。これにより、その組み合わせた構成による相乗的な効果を奏することが可能となる。

上記特徴Ｈ群に係る発明によれば、以下の課題を解決することが可能である。

ここで、上記例示等のような遊技機においては、情報群の送信が好適に行われる必要があり、この点について未だ改良の余地がある。

以下に、以上の各特徴を適用し得る又は各特徴に適用される遊技機の基本構成を示す。

パチンコ遊技機：遊技者が操作する操作手段と、その操作手段の操作に基づいて遊技球を発射する遊技球発射手段と、その発射された遊技球を所定の遊技領域に導く球通路と、遊技領域内に配置された各遊技部品とを備え、それら各遊技部品のうち所定の通過部を遊技球が通過した場合に遊技者に特典を付与する遊技機。

スロットマシン等の回胴式遊技機：複数の絵柄を可変表示させる絵柄表示装置を備え、始動操作手段の操作に起因して前記複数の絵柄の可変表示が開始され、停止操作手段の操作に起因して又は所定時間経過することにより前記複数の絵柄の可変表示が停止され、その停止後の絵柄に応じて遊技者に特典を付与する遊技機。

１０…パチンコ機、６３…主側ＣＰＵ、６４…主側ＲＯＭ、６４ｑ…特図特電アドレステーブル、６４ｒ…変動開始用テーブル、６４ｗ…ハード乱数最大値テーブル、６４ｙ…第１初期化テーブル、６４ｚ…第２初期化テーブル、６４α…乱数最大値テーブル、９３…音光側ＣＰＵ、１０４…Ｗレジスタ、１０４ａ…Ｗレジスタ、１０４ｂ…Ａレジスタ、１０５ａ…Ｂレジスタ、１０６ｂ…Ｅレジスタ、１０７…ＨＬレジスタ、１０９…ＩＹレジスタ、１１１…ＴＰレジスタ、１４２…表示継続カウンタ、１４９…ＬＤＴ実行回路、１５１…ＬＤ更新実行回路、１５２…ＬＤＨ更新実行回路、１５６…第１ＬＤＹ実行回路、１５７…ＬＤＢ実行回路、１６１…ＬＤＢ更新実行回路、１６４…第２ＬＤＹ実行回路、１９１ａ…大当たり種別最大値カウンタ、１９２ａ…リーチ乱数最大値カウンタ、１９３ａ…普電乱数最大値カウンタ、２０１…特殊ＬＤＢ実行回路、ＦＲ１〜ＦＲ１０…データフレーム、ＦＴ…フッタ、ＨＤ…ヘッダ、ＳＡ０〜ＳＡ６…開始アドレス、ＳＢ０〜ＳＢ２３…開始アドレス、ＳＦ１…第１最上位フレーム、ＳＦ２…第２最上位フレーム。

Claims

利用すべき記憶エリアの所定アドレスを特定する特定手段と、
当該特定手段により特定された前記所定アドレスに対応する記憶エリアを利用して所定処理を実行する所定処理実行手段と、
を備えた遊技機において、
前記所定アドレスに含まれる複数ビットのうち一部のビットの情報である第１所定アドレス情報を記憶することが可能な所定記憶手段を備え、
前記特定手段は、前記所定アドレスに含まれる前記複数ビットのうち前記一部のビットとは異なるビットの情報である第２所定アドレス情報をプログラムから特定し、その特定した第２所定アドレス情報及び前記所定記憶手段に記憶された前記第１所定アドレス情報から前記所定アドレスを特定することを特徴とする遊技機。
前記所定記憶手段は、制御手段に設けられた所定のレジスタであることを特徴とする請求項１に記載の遊技機。
前記特定手段が特定する前記所定アドレスの範囲が、前記所定アドレスに含まれる複数ビットのうち一部のビットの情報である前記第１所定アドレス情報が共通する第１アドレス範囲から、当該一部のビットの情報である前記第１所定アドレス情報が前記第１アドレス範囲とは異なるアドレス情報で共通する第２アドレス範囲に変更される場合に、前記所定記憶手段の情報を前記第１所定アドレス情報から前記異なるアドレス情報に変更する変更手段を備えていることを特徴とする請求項１又は２に記載の遊技機。
第１特定処理を実行する第１特定処理実行手段と、
第２特定処理を実行する第２特定処理実行手段と、
を備え、
前記所定処理実行手段は、前記第１特定処理が実行されている状況においては、前記第１アドレス範囲の中から前記特定手段により特定された前記所定アドレスに対応する記憶エリアを利用して前記所定処理を実行し、前記第２特定処理が実行されている状況においては、前記第２アドレス範囲の中から前記特定手段により特定された前記所定アドレスに対応する記憶エリアを利用して前記所定処理を実行し、
前記変更手段は、前記第１特定処理が実行されている状況において前記第２特定処理が開始される場合に、前記所定記憶手段の情報を前記第１所定アドレス情報から前記異なるアドレス情報に変更することを特徴とする請求項３に記載の遊技機。
前記所定処理実行手段は、前記第１特定処理が実行されている状況において、前記所定記憶手段に格納されている前記第１所定アドレス情報を利用して前記第１アドレス範囲に含まれている前記所定アドレスを特定し、前記所定記憶手段に格納されている情報を利用せずに前記第１アドレス範囲及び前記第２アドレス範囲と重複しない第３アドレス範囲のアドレスを特定することを特徴とする請求項４に記載の遊技機。
前記第１特定処理を実行するためのプログラムに前記第１アドレス範囲の前記所定アドレスを特定するための前記第２所定アドレス情報が出現する回数は、当該プログラムに前記第３アドレス範囲のアドレスを特定するための情報が出現する回数よりも多いことを特徴とする請求項５に記載の遊技機。
動作電力の供給開始時に前記第１所定アドレス情報を前記所定記憶手段に設定する情報設定手段を備えていることを特徴とする請求項１乃至６のいずれか１に記載の遊技機。
記憶エリア毎にアドレスが設定されている情報記憶手段を備え、
前記特定手段は、前記所定アドレスとして、プログラムから特定した前記第２所定アドレス情報及び前記所定記憶手段に記憶された前記第１所定アドレス情報から前記情報記憶手段の記憶エリアのアドレスを特定することを特徴とする請求項１乃至７のいずれか１に記載の遊技機。
記憶エリア毎にアドレスが設定されている情報記憶手段と、
前記情報記憶手段に記憶されている第１情報群を利用して第１処理を実行する第１処理実行手段と、
前記情報記憶手段に記憶されている第２情報群を利用して第２処理を実行する第２処理実行手段と、
を備え、
前記特定手段は、前記第１処理の開始時に、前記第２所定アドレス情報をプログラムから特定し、その特定した第２所定アドレス情報及び前記所定記憶手段に記憶された前記第１所定アドレス情報から前記所定アドレスとして、前記情報記憶手段において前記第１情報群が設定されている特定アドレス範囲における最初のアドレスを特定する手段を備えており、
前記特定アドレス範囲における最後のアドレスは、前記情報記憶手段において前記第２情報群が設定されているアドレス範囲における最初のアドレスと同じ共通アドレスであることを特徴とする請求項１乃至８のいずれか１に記載の遊技機。
前記情報記憶手段において前記共通アドレスに対応する記憶エリアには、所定共通情報が設定されており、
前記第１処理実行手段は、前記所定共通情報を利用して前記第１処理を終了し、
前記第２処理実行手段は、前記第２処理の開始時に前記所定共通情報を情報設定領域に設定することを特徴とする請求項９に記載の遊技機。