JP2021190590A

JP2021190590A - Film formation method of oxide semiconductor and manufacturing method of thin film transistor

Info

Publication number: JP2021190590A
Application number: JP2020095350A
Authority: JP
Inventors: 大輔松尾; Daisuke Matsuo
Original assignee: Nissin Electric Co Ltd
Current assignee: Nissin Electric Co Ltd
Priority date: 2020-06-01
Filing date: 2020-06-01
Publication date: 2021-12-13

Abstract

To provide a film forming method capable of reducing oxygen deficiency in an oxide semiconductor layer without performing annealing treatment, and a manufacturing method of a thin film transistor using the film forming method.SOLUTION: In a film forming method of supplying high-frequency power to a plurality of antennas 50 arranged in a vacuum container 20 to generate plasma, and sputtering a target T made of an oxide semiconductor material using the plasma to form an oxide semiconductor layer on a substrate 2, the target is sputtered by setting the density of high-frequency power supplied per unit volume of the vacuum container to 20 kW/m3 or more.SELECTED DRAWING: Figure 3

Description

本発明は、プラズマを用いてターゲットをスパッタリングして酸化物半導体層を成膜する成膜方法、及び当該成膜方法を用いた薄膜トランジスタの製造方法に関するものである。 The present invention relates to a film forming method for forming an oxide semiconductor layer by sputtering a target using plasma, and a method for manufacturing a thin film transistor using the film forming method.

近年、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系（ＩＧＺＯ）の酸化物半導体をチャネル層に用いた薄膜トランジスタの開発が活発に行われている。このような酸化物半導体層を有する薄膜トランジスタの製造工程においては、酸化物半導体層中に酸素欠損等の欠陥が多く存在すると、その電気伝導度が変化し、薄膜トランジスタの電気的特性を劣化する恐れがある。そのため酸化物半導体層中の酸素欠損等の欠陥を低減するべく、従来種々の試みが行われている。 In recent years, thin film transistors using In-Ga-Zn-O-based (IGZO) oxide semiconductors for the channel layer have been actively developed. In the manufacturing process of a thin film transistor having such an oxide semiconductor layer, if many defects such as oxygen defects are present in the oxide semiconductor layer, the electrical conductivity thereof may change and the electrical characteristics of the thin film transistor may be deteriorated. be. Therefore, various attempts have been made conventionally in order to reduce defects such as oxygen deficiency in the oxide semiconductor layer.

例えば非特許文献１には、ＩＧＺＯ系の酸化物半導体層を成膜した後、薄膜トランジスタを作製するプロセスにおいて３００℃のアニール処理を実施することで、ＩＧＺＯに含まれる弱結合酸素や雰囲気中の酸素を酸化物半導体層の酸素欠損部位に供給でき、これにより酸化物半導体層中の酸素欠損を低減することが記載されている。 For example, in Non-Patent Document 1, weakly bound oxygen contained in IGZO and oxygen in an atmosphere are described by performing an annealing treatment at 300 ° C. in the process of forming a thin film after forming an IGZO-based oxide semiconductor layer. It is described that can be supplied to the oxygen-deficient portion of the oxide semiconductor layer, thereby reducing the oxygen deficiency in the oxide semiconductor layer.

「Quantitative Analysis and Deconvolution of Subgap States in Amorphous In‐Ga‐Zn‐O」SID 2017 DIGEST PP.1273-1275"Quantitative Analysis and Deconvolution of Subgap States in Amorphous In-Ga-Zn-O" SID 2017 DIGEST PP.1273-1275

しかし、非特許文献１に開示される方法は、高温でのアニール処理が必要となるため、耐熱性が低い樹脂基板を用いた薄膜トランジスタの製造には用いることができないというが問題がある。また、アニール処理を行うために専用のオーブンが必要となり、多くの設備投資のコストを要する。また、アニール処理を行うことによりスループットが低下するという問題もある。 However, the method disclosed in Non-Patent Document 1 requires annealing treatment at a high temperature, and therefore has a problem that it cannot be used for manufacturing a thin film transistor using a resin substrate having low heat resistance. In addition, a dedicated oven is required to perform the annealing process, which requires a lot of capital investment costs. There is also a problem that the throughput is lowered by performing the annealing treatment.

本発明はこのような問題に鑑みてなされたものであり、アニール処理を行うことなく酸化物半導体層中の酸素欠損を低減できる成膜方法、及び当該成膜方法を用いた薄膜トランジスタの製造方法を提供することを主たる課題とするものである。 The present invention has been made in view of such a problem, and a film forming method capable of reducing oxygen deficiency in an oxide semiconductor layer without performing an annealing treatment and a thin film transistor manufacturing method using the film forming method are described. The main issue is to provide.

すなわち本発明の成膜方法は、真空容器内に配置したアンテナに高周波電力を供給してプラズマを発生させ、当該プラズマを用いて酸化物半導体材料からなるターゲットをスパッタリングして基板に酸化物半導体層を成膜する成膜方法であって、前記真空容器の単位容積当たりに供給される前記高周波電力の密度を２０ｋＷ／ｍ^３以上にして、前記ターゲットのスパッタリングを行うことを特徴とする。
このような成膜方法であれば、真空容器（放電空間）内のプラズマ密度を高くすることにより、アニール処理を行うことなく、酸化物半導体層中の酸素欠損を低減し、金属−酸素結合の割合を大きくできる。 That is, in the film forming method of the present invention, high-frequency power is supplied to an antenna arranged in a vacuum vessel to generate plasma, and the target made of an oxide semiconductor material is sputtered using the plasma to form an oxide semiconductor layer on a substrate. The film forming method is characterized in that the density of the high frequency power supplied per unit volume of the vacuum vessel is set to 20 kW / m ³ or more, and the target is sputtered.
With such a film forming method, by increasing the plasma density in the vacuum vessel (discharge space), oxygen deficiency in the oxide semiconductor layer can be reduced without annealing treatment, and the metal-oxygen bond can be formed. The ratio can be increased.

本発明の成膜方法により、酸素欠損の割合が少なく、金属−酸素結合の割合が大きい酸化物半導体層が得られる理由については未だ不明な点もあるが、現在までに得られている知見を基に、本発明者らが考えるメカニズムについて以下に説明する。すなわち、放電空間に発生させた高密度のプラズマ中をスパッタ粒子が通過することによってイオン化が促進され、基板上で酸素との反応性が増すことにより、酸素欠損が低減するとともに、金属−酸素結合の割合が大きくなると考えられる。また、高密度のプラズマのエネルギーが、成膜中の酸化物半導体層のマイグレーションを増大させることによって、酸素欠損が低減するとともに、金属−酸素結合の割合が大きくなるとも考えられる。
なお、このメカニズムについての説明は本発明の技術的範囲を制限することを目的とするものではないことに留意されたい。 The reason why the oxide semiconductor layer having a small oxygen deficiency ratio and a large metal-oxygen bond ratio can be obtained by the film forming method of the present invention is still unclear. Based on this, the mechanism considered by the present inventors will be described below. That is, the passage of sputtered particles through the high-density plasma generated in the discharge space promotes ionization and increases the reactivity with oxygen on the substrate, thereby reducing oxygen deficiency and metal-oxygen bond. It is thought that the ratio of It is also considered that the energy of the high-density plasma increases the migration of the oxide semiconductor layer during film formation, thereby reducing oxygen deficiency and increasing the metal-oxygen bond ratio.
It should be noted that the description of this mechanism is not intended to limit the technical scope of the present invention.

前記成膜方法は、前記ターゲットバイアス電圧を−１．０ｋＶ以上の負電圧にしてスパッタリングを行うことが好ましい。
このようにすれば、ターゲットバイアス電圧の絶対値が１．０ｋＶ以下と小さいので、酸素が脱離したスパッタ粒子の生成を抑制できる。その結果、基板には、ターゲット材料と同じ酸化物状態を維持した膜が形成され、より膜密度が高いより高品質の酸化物半導体層を形成することができる。 In the film forming method, it is preferable to perform sputtering by setting the target bias voltage to a negative voltage of −1.0 kV or more.
By doing so, since the absolute value of the target bias voltage is as small as 1.0 kV or less, it is possible to suppress the generation of sputtered particles from which oxygen has been desorbed. As a result, a film that maintains the same oxide state as the target material is formed on the substrate, and a higher quality oxide semiconductor layer having a higher film density can be formed.

前記成膜方法は、前記ターゲットに印加するターゲットバイアス電圧と、前記アンテナに供給する高周波電力とを独立に制御可能なスパッタリング装置を用いてスパッタリングを行うことが好ましい。
このようなスパッタリング装置を用いれば、プラズマの生成とは独立してターゲットに印加するバイアス電圧の値を設定できるので、バイアス電圧をプラズマ中のイオンをターゲットに引き込んでスパッタさせる程度の低電圧に設定することができる。そのため、スパッタリング時にターゲットに印加する負のバイアス電圧を−１ｋＶ以上の小さな値に設定することが可能になる。 In the film forming method, it is preferable to perform sputtering using a sputtering device capable of independently controlling the target bias voltage applied to the target and the high frequency power supplied to the antenna.
By using such a sputtering device, the value of the bias voltage applied to the target can be set independently of the plasma generation, so the bias voltage is set to a low voltage that attracts the ions in the plasma to the target and sputters them. can do. Therefore, the negative bias voltage applied to the target during sputtering can be set to a small value of -1 kV or more.

前記成膜方法は、スパッタリングガスとしてアルゴンガスと酸素ガスの混合ガスを供給し、前記混合ガスにおける前記酸素ガスの分圧が２．５％以上であることが好ましい。
このようにすれば、酸化物半導体層中の酸素欠損をより低減することができる。 In the film forming method, it is preferable that a mixed gas of argon gas and oxygen gas is supplied as the sputtering gas, and the partial pressure of the oxygen gas in the mixed gas is 2.5% or more.
By doing so, oxygen deficiency in the oxide semiconductor layer can be further reduced.

本発明が奏する効果をより顕著にする態様として、前記基板が樹脂材料からなるものが挙げられる。 As an embodiment in which the effect of the present invention is more remarkable, the substrate is made of a resin material.

また本発明における、酸化物半導体材料の具体的態様としてはＩＧＺＯを挙げることができる。 Further, as a specific embodiment of the oxide semiconductor material in the present invention, IGZO can be mentioned.

また本発明の薄膜トランジスタの製造方法は、ゲート電極と、ゲート絶縁層と、酸化物半導体層と、ソース電極及びドレイン電極とが基板上に積層された薄膜トランジスタの製造方法であって、前記した本発明の成膜方法により前記酸化物半導体層を形成することを特徴とする。
このようなものであれば、アニール処理を行うことなく、酸素欠損の割合が小さく、金属−酸素結合の割合が大きい酸化物半導体層５を成膜することができ、ゲート閾値電圧が高く信頼性に優れた薄膜トランジスタ１を製造することができる The method for manufacturing a thin film transistor of the present invention is a method for manufacturing a thin film transistor in which a gate electrode, a gate insulating layer, an oxide semiconductor layer, and a source electrode and a drain electrode are laminated on a substrate. The oxide semiconductor layer is formed by the film forming method of the above.
In such a case, the oxide semiconductor layer 5 having a small oxygen deficiency ratio and a large metal-oxygen bond ratio can be formed without annealing, and the gate threshold voltage is high and reliability is high. It is possible to manufacture an excellent thin film transistor 1.

このように構成した本発明によれば、アニール処理を行うことなく酸化物半導体層中の酸素欠損を低減できる成膜方法、及び当該成膜方法を用いた薄膜トランジスタの製造方法を提供することができる。 According to the present invention configured as described above, it is possible to provide a film forming method capable of reducing oxygen deficiency in the oxide semiconductor layer without performing an annealing treatment, and a method for manufacturing a thin film transistor using the film forming method. ..

本実施形態の薄膜トランジスタの構成を模式的に示す縦断面図。The vertical sectional view schematically showing the structure of the thin film transistor of this embodiment. 同実施形態の薄膜トランジスタの製造工程を模式的に示す断面図。The cross-sectional view which shows typically the manufacturing process of the thin film transistor of the same embodiment. 同実施形態の薄膜トランジスタの半導体層形成工程で用いられるスパッタリング装置の構成を模式的に示す図。The figure which shows typically the structure of the sputtering apparatus used in the semiconductor layer formation process of the thin film transistor of the same embodiment. 実験例における、高周波電力密度と酸化物半導体層中の金属−酸素結合割合との関係を示すグラフ。The graph which shows the relationship between the high frequency power density and the metal-oxygen bond ratio in an oxide semiconductor layer in an experimental example. 実験例における、ＸＰＳ測定による酸化物半導体層中の酸素原子の化学結合状態を示すグラフ。The graph which shows the chemical bond state of the oxygen atom in the oxide semiconductor layer by XPS measurement in an experimental example. 別の実施形態の薄膜トランジスタの構成を模式的に示す縦断面図。The vertical sectional view schematically showing the structure of the thin film transistor of another embodiment.

以下に、本発明の一実施形態に係る薄膜トランジスタおよびその製造方法について説明する。 Hereinafter, a thin film transistor and a method for manufacturing the thin film transistor according to the embodiment of the present invention will be described.

＜１．薄膜トランジスタ＞
本実施形態の薄膜トランジスタ１は所謂ボトムゲート型のものである。具体的には図１に示すように、基板２と、ゲート電極３と、ゲート絶縁層４と、チャネル層たる酸化物半導体層５と、ソース電極６及びドレイン電極７とを有しており、基板２側からこの順に配置（形成）されている。以下、各部について詳述する。 <1. Thin film transistor>
The thin film transistor 1 of this embodiment is a so-called bottom gate type. Specifically, as shown in FIG. 1, it has a substrate 2, a gate electrode 3, a gate insulating layer 4, an oxide semiconductor layer 5 as a channel layer, a source electrode 6, and a drain electrode 7. They are arranged (formed) in this order from the substrate 2 side. Hereinafter, each part will be described in detail.

基板２は光を透過できるような材料から構成されており、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、アクリル、ポリイミド等の樹脂材料やガラス等によって構成されてよい。 The substrate 2 is made of a material capable of transmitting light, and is made of, for example, a resin material such as polyethylene terephthalate (PET), polyethylene naphthalate (PEN), polyether sulfone (PES), acrylic, or polyimide, or glass. May be configured.

基板２の表面にはゲート電極３が設けられている。ゲート電極３は高い導電性を有する材料から構成されており、例えばＳｉ、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ｐｔ、Ａｕ、Ａｇ等から選択される１種以上の金属から構成されてよい。また、Ａｌ−Ｎｄ、Ａｇ合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）、Ｉｎ−Ｇａ−Ｚｎ−Ｏ（ＩＧＺＯ）等の金属酸化物の導電性膜から構成されてよい。ゲート電極３は、これらの導電性膜の単層構造又は２層以上の積層構造から構成されてもよい。 A gate electrode 3 is provided on the surface of the substrate 2. The gate electrode 3 is made of a material having high conductivity, and may be made of one or more metals selected from, for example, Si, Al, Mo, Cr, Ta, Ti, Pt, Au, Ag and the like. Further, the conductivity of metal oxides such as Al-Nd, Ag alloy, tin oxide, zinc oxide, indium oxide, indium tin oxide (ITO), indium zinc oxide (IZO), and In-Ga-Zn-O (IGZO). It may be composed of a membrane. The gate electrode 3 may be composed of a single-layer structure of these conductive films or a laminated structure of two or more layers.

ゲート電極３の上にはゲート絶縁層４が配置されている。ゲート絶縁層４は高い絶縁性を有する材料から構成されており、例えば、ＳｉＯ_２、ＳｉＮ_ｘ、ＳｉＯＮ、Ａｌ_２Ｏ_３、Ｙ_２Ｏ_３、Ｔａ_２Ｏ_５、Ｈｆ_２等から選択される１つ以上の酸化物を含む絶縁膜であってよい。ゲート絶縁層４は、これらの導電性膜を単層構造又は２層以上の積層構造としたものであってよい。 A gate insulating layer 4 is arranged on the gate electrode 3. The gate insulating layer 4 is made of a material having high insulating properties, and is selected from, for example, SiO ₂ , SiN _x , SiON, Al ₂ O ₃ , Y ₂ O ₃ , Ta ₂ O ₅ , Hf _{2 and the} like 1 It may be an insulating film containing two or more oxides. The gate insulating layer 4 may have a single-layer structure or a laminated structure of two or more layers of these conductive films.

ゲート絶縁層４の上には酸化物半導体層５が配置されている。本実施形態の酸化物半導体層５は、第１半導体層５ａと第２半導体層５ｂが基板２側から順に配置された二層構造を成している。第１半導体層５ａと第２半導体層５ｂはいずれも、Ｉｎを含む酸化物を主成分とする酸化物半導体層からなり、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ、Ｉｎ−Ａｌ−Ｍｇ−Ｏ、Ｉｎ−Ａｌ−Ｚｎ−Ｏ又はＩｎ−Ｈｆ−Ｚｎ−Ｏ等から成ることが好ましい。第１半導体層５ａは非晶質（アモルファス）の酸化物半導体膜からなる層であり、第２半導体層５ｂは結晶質の酸化物半導体膜からなる層である。 The oxide semiconductor layer 5 is arranged on the gate insulating layer 4. The oxide semiconductor layer 5 of the present embodiment has a two-layer structure in which the first semiconductor layer 5a and the second semiconductor layer 5b are arranged in order from the substrate 2 side. Both the first semiconductor layer 5a and the second semiconductor layer 5b are composed of an oxide semiconductor layer containing an oxide containing In as a main component, and are, for example, In-Ga-Zn-O, In-Al-Mg-O, and so on. It is preferably composed of In-Al-Zn-O, In-Hf-Zn-O, or the like. The first semiconductor layer 5a is a layer made of an amorphous oxide semiconductor film, and the second semiconductor layer 5b is a layer made of a crystalline oxide semiconductor film.

第１半導体層５ａが非晶質の酸化物半導体膜であることは、第１半導体層５ａがＩｎ−Ｇａ−Ｚｎ−Ｏ（ＩＧＺＯ）からなる酸化物半導体膜である場合、Ｃｕ光源（Ｃｕ−Ｋα線）を用いたθ‐２θ法によるＸＲＤ（Ｘ線回折）による測定において、２θ＝３１°近傍に急峻なピークが現れないことにより確認できる。 The fact that the first semiconductor layer 5a is an amorphous oxide semiconductor film means that when the first semiconductor layer 5a is an oxide semiconductor film made of In-Ga-Zn-O (IGZO), a Cu light source (Cu-) is used. It can be confirmed by the fact that a steep peak does not appear in the vicinity of 2θ = 31 ° in the measurement by XRD (X-ray diffraction) by the θ-2θ method using (Kα-ray).

第２半導体層５ｂの結晶性が高いほど、界面における酸素欠陥を低減でき、薄膜トランジスタ１のゲート閾値電圧Ｖ_ｔｈ（ドレイン電流Ｉ_ｄ＝１ｎＡにおけるゲート電圧Ｖ_ｇ）を大きくすることができる。そのため第２半導体層５ｂの結晶性は高い方が好ましい。第２半導体層５ｂの結晶性の高さは、第２半導体層５ｂがＩｎ−Ｇａ−Ｚｎ−Ｏ（ＩＧＺＯ）からなる酸化物半導体膜である場合、前記したＸＲＤ（Ｘ線回折）による測定において２θ＝３１°近傍で確認できるピークの半値全幅の大きさにより評価することができる。具体的には、当該ピークの半値全幅が小さいほど、第２半導体層５ｂの結晶性が高いと評価できる。薄膜トランジスタ１のゲート閾値電圧Ｖ_ｔｈを大きくする観点から、第２半導体層５ｂは、ＸＲＤ（Ｘ線回折）による測定において２θ＝３１°近傍（例えば３０°〜３２°）で確認できるピークの半値全幅が４．５°以下であることが好ましく、３．０°以下であることがより好ましく、２．５°以下であることがさらに好ましい。 The higher the crystallinity of the second semiconductor layer 5b, the more oxygen defects can be reduced at the interface, and the gate threshold voltage V _th (gate voltage V _{g at the} drain current I _d = 1 nA) of the thin film transistor 1 can be increased. Therefore, it is preferable that the second semiconductor layer 5b has high crystallinity. The high crystallinity of the second semiconductor layer 5b is measured by the above-mentioned XRD (X-ray diffraction) when the second semiconductor layer 5b is an oxide semiconductor film made of In-Ga-Zn-O (IGZO). It can be evaluated by the size of the half-value full width of the peak that can be confirmed near 2θ = 31 °. Specifically, it can be evaluated that the smaller the full width at half maximum of the peak, the higher the crystallinity of the second semiconductor layer 5b. _{From the viewpoint of increasing the gate threshold voltage Vth} of the thin film transistor 1, the second semiconductor layer 5b has a half-value full width of a peak that can be confirmed in the vicinity of 2θ = 31 ° (for example, 30 ° to 32 °) in the measurement by XRD (X-ray diffraction). Is preferably 4.5 ° or less, more preferably 3.0 ° or less, and even more preferably 2.5 ° or less.

酸化物半導体層５の上には、ソース電極６およびドレイン電極７が配置されている。ソース電極６及びドレイン電極７はそれぞれ、電極として機能するように高い導電性を有する材料から構成されている。例えばゲート電極２と同様の材料により構成されてもよく、異なる材料により構成されてもよい。ソース電極６及びドレイン電極７は、金属や導電性酸化物の単層構造から構成されてもよく、２層以上の積層構造から構成されてもよい。 A source electrode 6 and a drain electrode 7 are arranged on the oxide semiconductor layer 5. The source electrode 6 and the drain electrode 7 are each made of a material having high conductivity so as to function as an electrode. For example, it may be made of the same material as the gate electrode 2, or may be made of a different material. The source electrode 6 and the drain electrode 7 may be composed of a single-layer structure of a metal or a conductive oxide, or may be composed of a laminated structure of two or more layers.

酸化物半導体５、ソース電極６およびドレイン電極７の上には、これらを保護するための保護膜８が配置されていてもよい。保護膜８は、例えばシリコン酸化膜（ＳｉＯ_２）、シリコン窒化膜中にフッ素を含有するフッ素化シリコン窒化膜（ＳｉＮ：Ｆ）等によって構成されてもよい。 A protective film 8 for protecting these may be arranged on the oxide semiconductor 5, the source electrode 6, and the drain electrode 7. The protective film 8 may be composed of, for example, a silicon oxide film (SiO ₂ ), a fluorinated silicon nitride film (SiN: F) containing fluorine in the silicon nitride film, or the like.

＜２．薄膜トランジスタの製造方法＞
次に、上述した構造の薄膜トランジスタ１の製造方法を、図２を参照して説明する。
本実施形態の薄膜トランジスタ１の製造方法は、ゲート電極形成工程、ゲート絶縁層形成工程、半導体層形成工程、ソース・ドレイン電極形成工程を含む。以下、各工程について説明する。 <2. Manufacturing method of thin film transistor>
Next, a method for manufacturing the thin film transistor 1 having the above-mentioned structure will be described with reference to FIG.
The method for manufacturing the thin film transistor 1 of the present embodiment includes a gate electrode forming step, a gate insulating layer forming step, a semiconductor layer forming step, and a source / drain electrode forming step. Hereinafter, each step will be described.

（１）ゲート電極形成工程
まず図２（ａ）に示すように、例えば石英ガラスからなる基板２を準備し、基板２の表面にゲート電極３を形成する。ゲート電極３の形成方法は特に制限されず、例えば真空蒸着法、ＤＣスパッタリング法等の既知の方法により形成してよい。 (1) Gate Electrode Forming Step First, as shown in FIG. 2A, a substrate 2 made of, for example, quartz glass is prepared, and the gate electrode 3 is formed on the surface of the substrate 2. The method for forming the gate electrode 3 is not particularly limited, and the gate electrode 3 may be formed by a known method such as a vacuum vapor deposition method or a DC sputtering method.

（２）ゲート絶縁層形成工程
次に、図２（ｂ）に示すように、基板２及びゲート電極３の表面を覆うようにゲート絶縁層４を形成する。ゲート絶縁層４の形成方法は特に限定されず、既知の方法により形成してよい。 (2) Gate insulating layer forming step Next, as shown in FIG. 2B, the gate insulating layer 4 is formed so as to cover the surfaces of the substrate 2 and the gate electrode 3. The method for forming the gate insulating layer 4 is not particularly limited, and the gate insulating layer 4 may be formed by a known method.

（３）半導体層形成工程
次に、図２（ｃ）に示すように、ゲート絶縁層４上にチャネル層としての酸化物半導体層５を成膜する。この半導体層形成工程は、１半導体層５ａを形成する第１成膜工程と、第２半導体層５ｂを形成する第２成膜工程とを含む。 (3) Semiconductor layer forming step Next, as shown in FIG. 2C, an oxide semiconductor layer 5 as a channel layer is formed on the gate insulating layer 4. This semiconductor layer forming step includes a first film forming step of forming one semiconductor layer 5a and a second film forming step of forming a second semiconductor layer 5b.

（３−１）スパッタリング装置
この半導体層形成工程では、図３に示すような、誘導結合型のプラズマＰを用いてターゲットＴをスパッタリングするスパッタリング装置１００が用いられる。スパッタリング装置１００は、真空容器２０と、真空容器２０内において基板２を保持する基板保持部３０と、真空容器２０内において基板２と対向してターゲットＴを保持するターゲット保持部４０と、基板保持部３０に保持された基板２の表面に沿って配列され、プラズマＰを発生させる複数のアンテナ５０と、真空容器２０内に誘導結合型のプラズマＰを生成するための高周波を複数のアンテナ５０に印加する高周波電源６０（周波数１３．５６ＭＨｚ）と、ターゲットＴにターゲットバイアス電圧を印加するターゲットバイアス電源１１とを備える。このようなスパッタリング装置１００を使用することにより、プラズマＰを発生させるためにアンテナ５０に供給する高周波電圧と、ターゲットＴに印加するターゲットバイアス電圧とを独立して制御することができる。そのため、プラズマＰの生成とは独立して、バイアス電圧をプラズマＰ中のイオンをターゲットＴに引き込んでスパッタさせる程度の低電圧に設定することができ、スパッタリング時にターゲットＴに印加する負のバイアス電圧を−１ｋＶ以上（すなわち絶対値が１ｋＶ以下）の負電圧に設定することが可能になる。さらには、プラズマＰの生成とは独立して、ターゲットＴに印加するバイアス電圧の値をスパッタリング中に任意に変更することができる。スパッタリング装置１００のターゲット保持部４０にターゲットＴ（例えばＩＧＺＯ）を配置し、基板保持部３０に基板２を配置してスパッタリングが行われる。 (3-1) Sputtering device In this semiconductor layer forming step, a sputtering device 100 that sputters a target T using an inductively coupled plasma P as shown in FIG. 3 is used. The sputtering apparatus 100 includes a vacuum vessel 20, a substrate holding portion 30 that holds the substrate 2 in the vacuum vessel 20, a target holding portion 40 that holds the target T facing the substrate 2 in the vacuum vessel 20, and a substrate holding portion. A plurality of antennas 50 arranged along the surface of the substrate 2 held by the portion 30 to generate plasma P, and a high frequency for generating induction-coupled plasma P in the vacuum vessel 20 are transmitted to the plurality of antennas 50. A high frequency power supply 60 (frequency 13.56 MHz) to be applied and a target bias power supply 11 to apply a target bias voltage to the target T are provided. By using such a sputtering apparatus 100, the high frequency voltage supplied to the antenna 50 for generating the plasma P and the target bias voltage applied to the target T can be independently controlled. Therefore, the bias voltage can be set to a low voltage such that the ions in the plasma P are drawn into the target T and sputtered independently of the generation of the plasma P, and the negative bias voltage applied to the target T during sputtering can be set. Can be set to a negative voltage of -1 kV or more (that is, an absolute value of 1 kV or less). Furthermore, the value of the bias voltage applied to the target T can be arbitrarily changed during sputtering independently of the generation of the plasma P. A target T (for example, IGZO) is arranged on the target holding portion 40 of the sputtering apparatus 100, and the substrate 2 is arranged on the substrate holding portion 30 to perform sputtering.

（３−２）第１成膜工程
上記したスパッタリング装置１００を用いて、まずゲート絶縁層４上に第１半導体層５ａを形成する。具体的には、スパッタリング装置１００の真空容器２０を３×１０^−６Ｔｏｒｒ以下に真空排気した後、アルゴンガスをスパッタ用ガスとして用いて５０ｓｃｃｍ以上２００ｓｃｃｍ以下の流量で導入しつつ、真空容器内２０の圧力を０．５Ｐａ以上３．１Ｐａ以下となるように調整する。そして高周波電源６０から複数のアンテナ５０に高周波電力を供給し、誘導結合型のプラズマＰを生成・維持する。ターゲットバイアス電源１１からターゲットＴに直流電圧パルスを印加して、ターゲットＴのスパッタリングを行う。第１半導体層５ａ中の酸素欠損を少なくする観点から、ターゲットＴに印加する電圧を−１ｋＶ以上の負電圧とすることが好ましく、−６００Ｖ以上の負電圧にすることがより好ましい。これにより、図２（ｃ）に示すように、ゲート絶縁層４上に非晶質の第１半導体層５ａを形成する。なお、真空容器２０内の圧力、スパッタ用ガスの流量は適宜変更されてもよい。 (3-2) First film forming step Using the sputtering apparatus 100 described above, the first semiconductor layer 5a is first formed on the gate insulating layer 4. Specifically, after the vacuum vessel 20 of the sputtering apparatus 100 is evacuated to 3 × 10 ^-6 Torr or less, the inside of the vacuum vessel 20 is introduced using argon gas as a sputtering gas at a flow rate of 50 sccm or more and 200 sccm or less. Adjust the pressure to 0.5 Pa or more and 3.1 Pa or less. Then, high-frequency power is supplied from the high-frequency power source 60 to the plurality of antennas 50 to generate and maintain inductively coupled plasma P. A DC voltage pulse is applied from the target bias power supply 11 to the target T to perform sputtering of the target T. From the viewpoint of reducing oxygen deficiency in the first semiconductor layer 5a, the voltage applied to the target T is preferably a negative voltage of -1 kV or more, and more preferably −600 V or more. As a result, as shown in FIG. 2C, an amorphous first semiconductor layer 5a is formed on the gate insulating layer 4. The pressure in the vacuum vessel 20 and the flow rate of the sputtering gas may be changed as appropriate.

（３−３）第２成膜工程
第１成膜工程の後、スパッタリング装置１００を用いてスパッタリングを行うことで、第１半導体層５ａ上に第２半導体層５ｂを形成する。具体的には、スパッタリング装置１００の真空容器２０を３×１０^−６Ｔｏｒｒ以下に真空排気した後、アルゴンガスと酸素の混合ガスをスパッタ用ガスとして用いて５０ｓｃｃｍ以上２００ｓｃｃｍ以下の流量で導入しつつ、真空容器内２０の圧力を０．５Ｐａ以上３．１Ｐａ以下となるように調整する。そして高周波電源６０から複数のアンテナ５０に高周波電力を供給し、誘導結合型のプラズマＰを生成・維持する。ターゲットバイアス電源１１からターゲットＴに直流電圧パルスを印加して、ターゲットＴのスパッタリングを行う。第２半導体層５ｂ中の酸素欠損を少なくする観点から、ターゲットＴに印加する電圧を−１ｋＶ以上の負電圧とすることが好ましく、−６００Ｖ以上の負電圧にすることがより好ましい。これにより、図２（ｄ）に示すように、第１半導体層５ａ上に結晶質の第２半導体層５ｂを形成する。なお、真空容器２０内の圧力、スパッタ用ガスの流量は適宜変更されてもよい。 (3-3) Second film forming step After the first film forming step, the second semiconductor layer 5b is formed on the first semiconductor layer 5a by performing sputtering using the sputtering apparatus 100. Specifically, after the vacuum vessel 20 of the sputtering apparatus 100 is evacuated to 3 × 10 ^-6 Torr or less, a mixed gas of argon gas and oxygen is used as a sputtering gas and introduced at a flow rate of 50 sccm or more and 200 sccm or less. , Adjust the pressure of 20 in the vacuum vessel so that it is 0.5 Pa or more and 3.1 Pa or less. Then, high-frequency power is supplied from the high-frequency power source 60 to the plurality of antennas 50 to generate and maintain inductively coupled plasma P. A DC voltage pulse is applied from the target bias power supply 11 to the target T to perform sputtering of the target T. From the viewpoint of reducing oxygen deficiency in the second semiconductor layer 5b, the voltage applied to the target T is preferably a negative voltage of -1 kV or more, and more preferably −600 V or more. As a result, as shown in FIG. 2D, a crystalline second semiconductor layer 5b is formed on the first semiconductor layer 5a. The pressure in the vacuum vessel 20 and the flow rate of the sputtering gas may be changed as appropriate.

（３−４）高周波電力密度
ここで本実施形態の半導体層形成工程では、第１成膜工程及び第２成膜工程のいずれも、真空容器２０の単位容積当たりに高周波電源６０から供給される高周波電力の密度である高周波電力密度が２０ｋＷ／ｍ^３以上にしてプラズマを生成及び維持し、この状態でターゲットＴのスパッタリングを行う。高周波電力密度をこのような高い値にしてスパッタリングを行うことにより、酸素欠損が少ない酸化物半導体層５を形成することができる。なお、この高周波電力密度は、高周波電源６０から複数のアンテナ５０に供給される高周波電力（ｋＷ）を、真空容器２０内のプラズマ放電空間の容積（ｍ^３）で割ることで求められる。高周波電力密度は４０ｋＷ／ｍ^３以上にすることが好ましく、６０ｋＷ／ｍ^３以上にすることがより好ましい。高周波電力密度が高いほど酸素欠損が少ない酸化物半導体層５を形成することができるので好ましい。 (3-4) High Frequency Power Density In the semiconductor layer forming step of the present embodiment, both the first film forming step and the second film forming step are supplied from the high frequency power source 60 per unit volume of the vacuum vessel 20. The high frequency power density, which is the density of the high frequency power, is set to 20 kW / m ³ or more to generate and maintain the plasma, and the target T is sputtered in this state. By performing sputtering with the high frequency power density set to such a high value, the oxide semiconductor layer 5 with few oxygen deficiencies can be formed. The high frequency power density is obtained by dividing the high frequency power (kW) supplied from the high frequency power supply 60 to the plurality of antennas 50 by the volume (m ^{3) of the plasma discharge space in the vacuum vessel 20.} The high frequency power density is ^{preferably 40 kW / m 3} or more, and more preferably 60 kW / m ³ or more. The higher the high frequency power density, the more preferable it is because the oxide semiconductor layer 5 with less oxygen deficiency can be formed.

（３−５）スパッタリングガス中の酸素分圧
半導体層形成工程において、スパッタリングガスとしてアルゴンガスと酸素ガスの混合ガスを供給する場合、混合ガスにおける酸素ガスの分圧が２．５％以上であることが好ましく、５％以上であることがより好ましい。このようにすることで、金属−酸素結合の割合を増やすことができる。 (3-5) Partial pressure of oxygen in sputtering gas When a mixed gas of argon gas and oxygen gas is supplied as a sputtering gas in the semiconductor layer forming step, the partial pressure of the oxygen gas in the mixed gas is 2.5% or more. It is preferably 5% or more, and more preferably 5% or more. By doing so, the ratio of the metal-oxygen bond can be increased.

（４）ソース・ドレイン電極形成工程
次に、図２（ｅ）に示すように、酸化物半導体層５の上にソース電極６およびドレイン電極７を形成する。ソース電極６およびドレイン電極７の形成は、例えば、ＲＦマグネトロンスパッタリング等を用いた既知の方法により形成することができる。 (4) Source / Drain Electrode Forming Step Next, as shown in FIG. 2 (e), the source electrode 6 and the drain electrode 7 are formed on the oxide semiconductor layer 5. The source electrode 6 and the drain electrode 7 can be formed by a known method using, for example, RF magnetron sputtering or the like.

（５）その他
その後、図２（ｆ）に示すように、形成された酸化物半導体層５、ソース電極６及びドレイン電極７の上面を覆うように、例えばプラズマＣＶＤ法を用いて保護膜８を形成してよい。 (5) Others After that, as shown in FIG. 2 (f), the protective film 8 is formed so as to cover the upper surfaces of the formed oxide semiconductor layer 5, the source electrode 6 and the drain electrode 7, for example, by using a plasma CVD method. May be formed.

以上により、本実施形態の薄膜トランジスタ１を得ることができる。 As described above, the thin film transistor 1 of the present embodiment can be obtained.

＜３．高周波電力密度と金属−酸素結合割合との関係＞
上記した本実施形態のスパッタリング装置１００を用いて、スパッタリング中の高周波電力密度と、成膜される酸化物半導体膜の金属−酸素結合割合との関係性を評価した。 <3. Relationship between high frequency power density and metal-oxygen bond ratio>
Using the sputtering apparatus 100 of the present embodiment described above, the relationship between the high frequency power density during sputtering and the metal-oxygen bond ratio of the oxide semiconductor film to be formed was evaluated.

具体的には、スパッタリング装置１００の真空容器２０を４．０×１０^−４Ｐａ以下に真空排気した後、スパッタリングガスとしてアルゴンと酸素の混合ガス（酸素分圧：２．２５×１０^−３Ｐａ）を５ｓｃｃｍの流量で供給して、真空容器内２０内の圧力を０．９Ｐａに調整した。そして複数のアンテナ５０に高周波電源６０から高周波電力を供給して誘導結合型のプラズマを生成し、これを維持した。ターゲットＴとしてＩＧＺＯ（１１１４）を使用し、ターゲットＴに直流電圧パルス（−４００Ｖ、７５ｋＨｚ、Ｄｕｔｙ９５．７％）を印加してスパッタリングを行い、樹脂基板上に酸化物半導体膜（ＩＧＺＯ膜）を成膜した。ここでは、高周波電力密度を変えて（３３．1ｋＷ／ｍ^３、６６.２ｋＷ／ｍ^３）複数の基板に対して成膜を行い、複数の酸化物半導体膜を成膜した。そして、Ｘ線光電子分光分析装置（株式会社島津製作所ＫＲＡＴＯＳＡＸＩＳ‐ＵＬＴＲＡ）を用いて、各高周波電力密度で成膜した酸化物半導体膜に対してＸＰＳ（Ｘ−ＲａｙＰｈｏｔｏｅｌｅｃｔｒｏｎＳｐｅｃｔｒｏｃｏｐｙ）分析を行い、各酸化物半導体膜に含まれる金属−酸素結合状態を分析した。その結果を、図４及び図５に示す。 Specifically, after the vacuum vessel 20 of the sputtering apparatus 100 is evacuated to 4.0 × 10 ^-4 Pa or less, a mixed gas of argon and oxygen (oxygen partial pressure: 2.25 × 10 ^-3 Pa) is used as the sputtering gas. ) Was supplied at a flow rate of 5 sccm, and the pressure in 20 in the vacuum vessel was adjusted to 0.9 Pa. Then, high-frequency power was supplied from the high-frequency power source 60 to the plurality of antennas 50 to generate inductively coupled plasma, which was maintained. IGZO (1114) is used as the target T, and a DC voltage pulse (-400V, 75 kHz, Duty 95.7%) is applied to the target T for sputtering to form an oxide semiconductor film (IGZO film) on the resin substrate. It was a film. Here, the high-frequency power density was changed (33.1 kW / m ³ , 66.2 kW / m ³ ) to form a film on a plurality of substrates, and a plurality of oxide semiconductor films were formed. Then, using an X-ray photoelectron spectroscopic analyzer (KRATOS AXIS-ULTRA, Shimadzu Corporation), XPS (X-Ray Photoelectron Spectrum) analysis is performed on the oxide semiconductor film formed at each high frequency power density, and each is performed. The metal-oxygen bond state contained in the oxide semiconductor film was analyzed. The results are shown in FIGS. 4 and 5.

図４は、各酸化物半導体膜における成膜時の高周波電力密度と金属−酸素結合割合との関係を示すグラフである。図４から分かるように、高周波電力密度を大きくするほど、生成される酸化物半導体膜中の金属−酸素結合の割合が大きくなることが確認できた。この傾向は、複数のカソード（ターゲットＴ）の間に形成される酸化物半導体膜（図４中にカソード間と表記）よりも、カソードの直下に形成される酸化物半導体膜（図４中にカソード下と表記）の方がより顕著になった。なお図５は、酸化物半導体膜（高周波電力密度：６６.２ｋＷ／ｍ^３、カソード間）に対するＸＰＳ分析により得られた各元素の化学結合状態を示すＸＰＳスペクトルである。 FIG. 4 is a graph showing the relationship between the high frequency power density at the time of film formation and the metal-oxygen bond ratio in each oxide semiconductor film. As can be seen from FIG. 4, it was confirmed that the higher the high frequency power density, the larger the ratio of the metal-oxygen bond in the generated oxide semiconductor film. This tendency tends to be seen in the oxide semiconductor film formed directly under the cathode (in FIG. 4) rather than the oxide semiconductor film formed between the plurality of cathodes (target T) (denoted between the cathodes in FIG. 4). (Notated as under the cathode) became more prominent. FIG. 5 is an XPS spectrum showing the chemical bond state of each element obtained by XPS analysis on an oxide semiconductor film (high frequency power density: 66.2 kW / m ^{3, between cathodes).}

＜４．本実施形態の効果＞
このようにした本実施形態の薄膜トランジスタ１の製造方法によれば、半導体層形成工程において、真空容器２０（放電空間）内のプラズマ密度を高くした状態でスパッタリングすることにより、アニール処理を行うことなく、酸素欠損の割合が小さく、金属−酸素結合の割合が大きい酸化物半導体層５を成膜することができる。これにより、ゲート閾値電圧が高く、信頼性に優れた薄膜トランジスタ１を製造することができる。 <4. Effect of this embodiment>
According to the method for manufacturing the thin film transistor 1 of the present embodiment as described above, in the semiconductor layer forming step, sputtering is performed in a state where the plasma density in the vacuum vessel 20 (discharge space) is high, without performing annealing treatment. , The oxide semiconductor layer 5 having a small ratio of oxygen deficiency and a large ratio of metal-oxygen bond can be formed. As a result, the thin film transistor 1 having a high gate threshold voltage and excellent reliability can be manufactured.

＜５．その他の変形実施形態＞
なお、本発明は前記実施形態に限られるものではない。 <5. Other Modifications>
The present invention is not limited to the above embodiment.

前記実施形態の薄膜トランジスタ１は、ゲート電極３、ゲート絶縁層４及び酸化物半導体層５が基板２側から順に積層されたボトムゲート型のものであったがこれに限らない。他の実施形態では、薄膜トランジスタ１は、図６に示すように、酸化物半導体層５、ゲート絶縁層４、及びゲート電極３が基板２側から順に積層されたトップゲート型のものであってもよい。 The thin film transistor 1 of the above-described embodiment is a bottom gate type in which a gate electrode 3, a gate insulating layer 4, and an oxide semiconductor layer 5 are laminated in order from the substrate 2 side, but the present invention is not limited to this. In another embodiment, as shown in FIG. 6, the thin film transistor 1 may be a top gate type in which the oxide semiconductor layer 5, the gate insulating layer 4, and the gate electrode 3 are laminated in order from the substrate 2 side. good.

前記実施形態の薄膜トランジスタ１は、酸化物半導体層５として、第１酸化物半導体層５ａと、第２酸化物半導体層５ｂとを備えていたが、これに限らず、何れか一方のみを備えていてもよい。 The thin film transistor 1 of the above-described embodiment includes the first oxide semiconductor layer 5a and the second oxide semiconductor layer 5b as the oxide semiconductor layer 5, but is not limited to this, and includes only one of them. You may.

前記実施形態の薄膜トランジスタ１の製造方法は、半導体層形成工程において第１成膜工程と第２成膜工程を含んでいたが、これに限らずいずれか一方のみであってもよい。 The method for manufacturing the thin film transistor 1 of the above embodiment includes the first film forming step and the second film forming step in the semiconductor layer forming step, but the method is not limited to this, and only one of them may be used.

前記実施形態の薄膜トランジスタ１の製造方法は、半導体層形成工程において、ターゲットＴに印加する電圧を−１ｋＶ以上の負電圧としていたが、これに限らない。他の実施形態では、半導体層形成工程において、ターゲットＴに印加する電圧を−１ｋＶ以下にしてもよい。 In the method for manufacturing the thin film transistor 1 of the above embodiment, the voltage applied to the target T is set to a negative voltage of -1 kV or more in the semiconductor layer forming step, but the present invention is not limited to this. In another embodiment, the voltage applied to the target T may be set to -1 kV or less in the semiconductor layer forming step.

前記実施形態では、複数のターゲット保持部４０を有する構成であったが、１つのターゲット保持部４０を有する構成であってもよい。この場合であっても、複数のアンテナ５０を有する構成が望ましいが、１つのアンテナ５０を有する構成であってもよい。 In the above embodiment, the configuration has a plurality of target holding units 40, but a configuration having one target holding unit 40 may be used. Even in this case, a configuration having a plurality of antennas 50 is desirable, but a configuration having one antenna 50 may be used.

その他、本発明は前記実施形態に限られず、その趣旨を逸脱しない範囲で種々の変形が可能であるのは言うまでもない。 In addition, the present invention is not limited to the above-described embodiment, and it goes without saying that various modifications can be made without departing from the spirit of the present invention.

２・・・基板
５・・・酸化物半導体層
１００・・・スパッタリング装置
２０・・・真空容器
５０・・・アンテナ
Ｔ・・・ターゲット
Ｐ・・・プラズマ 2 ・・・ Substrate 5 ・・・ Oxide semiconductor layer 100 ・・・ Sputtering device 20 ・・・ Vacuum container 50 ・・・ Antenna T ・・・ Target P ・・・ Plasma

Claims

This is a film forming method in which high-frequency power is supplied to an antenna arranged in a vacuum vessel to generate plasma, and the plasma is used to sputter a target made of an oxide semiconductor material to form an oxide semiconductor layer on a substrate. hand,
A film forming method in which the density of the high frequency power supplied per unit volume of the vacuum vessel is set to 20 kW / m ³ or more, and the target is sputtered.

The film forming method according to claim 1, wherein the target bias voltage is set to a negative voltage of −1.0 kV or more and sputtering is performed.

The film forming method according to claim 1 or 2, wherein sputtering is performed using a sputtering device capable of independently controlling the target bias voltage applied to the target and the high frequency power supplied to the antenna.

A mixed gas of argon gas and oxygen gas is supplied as a sputtering gas,
The film forming method according to any one of claims 1 to 3, wherein the partial pressure of the oxygen gas in the mixed gas is 2.5% or more.

The film forming method according to any one of claims 1 to 4, wherein the substrate is made of a resin material.

The film forming method according to any one of claims 1 to 5, wherein the oxide semiconductor material is IGZO.

A method for manufacturing a thin film transistor in which a gate electrode, a gate insulating layer, an oxide semiconductor layer, a source electrode, and a drain electrode are laminated on a substrate.
A method for manufacturing a thin film transistor that forms the oxide semiconductor layer by the film forming method according to any one of claims 1 to 6.