JP2021189919A - Information processing apparatus and control program - Google Patents

Information processing apparatus and control program Download PDF

Info

Publication number
JP2021189919A
JP2021189919A JP2020096511A JP2020096511A JP2021189919A JP 2021189919 A JP2021189919 A JP 2021189919A JP 2020096511 A JP2020096511 A JP 2020096511A JP 2020096511 A JP2020096511 A JP 2020096511A JP 2021189919 A JP2021189919 A JP 2021189919A
Authority
JP
Japan
Prior art keywords
cpu
dedicated
dedicated cpu
inter
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020096511A
Other languages
Japanese (ja)
Inventor
靖彦 内田
Yasuhiko Uchida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2020096511A priority Critical patent/JP2021189919A/en
Publication of JP2021189919A publication Critical patent/JP2021189919A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Multi Processors (AREA)
  • Stored Programmes (AREA)

Abstract

To provide an information processing apparatus configured to efficiently use hardware resources, and a control program.SOLUTION: A server system 1 includes a plurality of CPUs 10 including a user CPU which executes various functions and a dedicated CPU which is limited in a predetermined function. An enabling section 112 enables a state of the dedicated CPU in dedicated CPU information 201 indicating the state of the dedicated CPU, on the basis of the type of an OS 101. When the state of the dedicated CPU in the dedicated CPU information 201 is enabled, a start control unit 111 incorporates the dedicated CPU in the system configuration to start.SELECTED DRAWING: Figure 2

Description

本発明は、情報処理装置及び制御プログラムに関する。 The present invention relates to an information processing apparatus and a control program.

近年、サーバシステムには複数のモデルが存在し、モデルによって価格やＣＰＵ（Central Processing Unit）台数が異なる。また、サーバシステムに搭載されるハードウェアでは、部品が共通化されることでコストダウンが図られることが多い。そのため、サーバシステムでは、モデルに関係なく、システムボードに最大数のＣＰＵが搭載されることが一般的である。 In recent years, there are a plurality of models of server systems, and the price and the number of CPUs (Central Processing Units) differ depending on the model. In addition, in the hardware installed in the server system, the cost is often reduced by standardizing the parts. Therefore, in a server system, the maximum number of CPUs is generally mounted on the system board regardless of the model.

そこで、共通部品に対して、複数のモデルに対応するため、サーバシステムにはモデルロック機構が導入される。モデルロック機構とは、モデル毎のシステム構成を差別化するため、そのモデルにおけるシステム構成以外のＣＰＵに対して使用制限を掛ける機構である。サービスプロセッサが、モデルロック機構を管理しており、モデルのシステム構成に応じて使用することが許可されたＣＰＵを初期化する。 Therefore, a model lock mechanism is introduced in the server system in order to support a plurality of models for common parts. The model lock mechanism is a mechanism that restricts the use of CPUs other than the system configuration in the model in order to differentiate the system configuration for each model. The service processor manages the model locking mechanism and initializes the CPU that is allowed to be used according to the system configuration of the model.

ここでは、モデルロック機構によって使用可能なＣＰＵを「ユーザＣＰＵ」と呼ぶ。ユーザＣＰＵは、上述したように搭載されたサーバシステムのシステム構成に含まれ、サービスプロセッサにより初期化されることで動作可能となる。また、システムボード上に搭載されえたＣＰＵのうち、ユーザＣＰＵ以外のＣＰＵを「余剰ＣＰＵ」と呼ぶ。余剰ＣＰＵは、モデルロック機構により使用制限がなされる。余剰ＣＰＵは、システム構成に含まれず、サービスプロセッサによる初期化が行われないため動作しない。 Here, the CPU that can be used by the model lock mechanism is referred to as a "user CPU". The user CPU is included in the system configuration of the server system mounted as described above, and can be operated by being initialized by the service processor. Further, among the CPUs that can be mounted on the system board, CPUs other than the user CPU are referred to as "surplus CPUs". The surplus CPU is restricted in use by the model lock mechanism. The surplus CPU does not operate because it is not included in the system configuration and is not initialized by the service processor.

また、サーバシステムでは、暗号機能をサポートする場合がある。そして、ハードウェアに暗号チップが搭載されていないサーバシステムでは、ＯＳ（Operating System）によりソフトウェア暗号が実現される。このような暗号機能の場合、ソフトウェア暗号の処理が重いため、他のジョブ制御を圧迫して性能低下を招くおそれがある。そこで、余剰ＣＰＵの一部をソフトウェア暗号処理に有効活用することが好ましい。 In addition, the server system may support the cryptographic function. Then, in a server system in which the encryption chip is not mounted on the hardware, software encryption is realized by the OS (Operating System). In the case of such an encryption function, the processing of software encryption is heavy, which may put pressure on other job controls and cause performance deterioration. Therefore, it is preferable to effectively utilize a part of the surplus CPU for software encryption processing.

このように余剰ＣＰＵを活用する場合に、余剰ＣＰＵの使用用途を暗号処理のみに制限する。このように活用する余剰ＣＰＵを、ユーザＣＰＵや余剰ＣＰＵとは異なる専用ＣＰＵとして従来モデルとの差別化が図られる。例えば、ＯＳによるジョブ割り振り制御で、専用ＣＰＵに割り振るジョブを暗号化ジョブに制限することで、専用ＣＰＵに対する機能制限を実現することができる。 When utilizing the surplus CPU in this way, the usage of the surplus CPU is limited to cryptographic processing only. The surplus CPU utilized in this way can be differentiated from the conventional model as a dedicated CPU different from the user CPU and the surplus CPU. For example, by limiting the jobs allocated to the dedicated CPU to encrypted jobs by the job allocation control by the OS, it is possible to realize the function limitation for the dedicated CPU.

このような複数のＣＰＵを管理する技術として、ＢＩＯＳ（Basic Input Output System）が未使用のＣＰＵを利用して、ハードウェア管理装置との通信インタフェースをエミュレートする従来技術がある。また、サービスプロセッサが、ハードウェアリソース情報を用いて、各ハードウェアリソースのオンライン又はオフラインを管理する従来技術がある。 As a technique for managing such a plurality of CPUs, there is a conventional technique in which a BIOS (Basic Input Output System) uses an unused CPU to emulate a communication interface with a hardware management device. Further, there is a conventional technique in which a service processor manages online or offline of each hardware resource by using hardware resource information.

特開２０１１−２１５７５１号公報Japanese Unexamined Patent Publication No. 2011-215751 特開２００４−１３５２２号公報Japanese Unexamined Patent Publication No. 2004-13522

しかしながら、暗号機能に対応してない旧式のＯＳを起動した場合、専用ＣＰＵとして認識されず、通常のユーザＣＰＵと同じ扱いになる場合がある。その場合、暗号ジョブが存在しないにもかかわらず、ＯＳは、ジョブ割り振り制御により、他のジョブを専用ＣＰＵに割り振ってしまい、専用ＣＰＵに対する機能制限が働かなくなるおそれがある。 However, when an old OS that does not support the encryption function is started, it may not be recognized as a dedicated CPU and may be treated in the same way as a normal user CPU. In that case, even though the cryptographic job does not exist, the OS may allocate another job to the dedicated CPU by the job allocation control, and the function restriction for the dedicated CPU may not work.

このような旧式のＯＳがインストールされたサーバシステムで専用ＣＰＵを用いるために、専用ＣＰＵを認識させる修正を旧式のＯＳに対して加える方法が考えられる。しかし、この方法では、旧式のＯＳがインストールされたサーバシステムが出荷済みの場合、修正パッチを適用することになるが、確実な修正パッチの適用が保証されず、旧式のＯＳが専用ＣＰＵとして所定の余剰ＣＰＵを認識できるかは不明である。そのため、専用ＣＰＵを使用して最小限の機能を与えることは難しく、効率的なハードウェアリソースの使用は困難となる。 In order to use a dedicated CPU in a server system in which such an old-fashioned OS is installed, a method of adding a modification for recognizing the dedicated CPU to the old-fashioned OS can be considered. However, with this method, if the server system on which the old OS is installed has already been shipped, the correction patch will be applied, but reliable application of the correction patch is not guaranteed, and the old OS is specified as the dedicated CPU. It is unclear whether the surplus CPU can be recognized. Therefore, it is difficult to provide the minimum functions by using a dedicated CPU, and it is difficult to efficiently use hardware resources.

また、未使用のＣＰＵを利用してハードウェアの管理装置との通信インタフェースをエミュレートする技術やハードウェアリソース情報を用いて各ハードウェアリソースのオンオフを制御する技術でも、旧式のＯＳに専用ＣＰＵを認識させることは困難である。したがって、効率的なハードウェアリソースの使用は困難となる。 In addition, the technology that emulates the communication interface with the hardware management device using an unused CPU and the technology that controls the on / off of each hardware resource by using the hardware resource information are also the technologies dedicated to the old OS. Is difficult to recognize. Therefore, efficient use of hardware resources becomes difficult.

開示の技術は、上記に鑑みてなされたものであって、ハードウェアリソースを効率的に使用させる情報処理装置及び制御プログラムを提供することを目的とする。 The disclosed technique has been made in view of the above, and an object thereof is to provide an information processing apparatus and a control program for efficiently using hardware resources.

本願の開示する情報処理装置及び制御プログラムの一つの態様において、各種機能を実行するユーザＣＰＵ及び所定機能の実行に機能が制限された専用ＣＰＵを含む複数のＣＰＵを備える。有効化部は、オペレーティングシステムの種別を基に、前記専用ＣＰＵの状態を表す専用ＣＰＵ状態情報における前記専用ＣＰＵの状態を有効にする。起動制御部１１は、前記専用ＣＰＵ状態情報における前記専用ＣＰＵの状態が有効の場合に、前記専用ＣＰＵをシステム構成に組み込んで起動させる。 In one aspect of the information processing apparatus and control program disclosed in the present application, a plurality of CPUs including a user CPU for executing various functions and a dedicated CPU whose functions are limited to the execution of predetermined functions are provided. The activation unit validates the state of the dedicated CPU in the dedicated CPU status information indicating the state of the dedicated CPU based on the type of the operating system. When the state of the dedicated CPU in the dedicated CPU status information is valid, the start control unit 11 incorporates the dedicated CPU into the system configuration and starts it.

１つの側面では、本発明は、ハードウェアリソースを効率的に使用させることができる。 In one aspect, the invention allows efficient use of hardware resources.

図１は、サーバシステムのハードウェア構成図である。FIG. 1 is a hardware configuration diagram of a server system. 図２は、サーバシステムのブロック図である。FIG. 2 is a block diagram of the server system. 図３は、実施例１に係る専用ＣＰＵ情報の一例を示す図である。FIG. 3 is a diagram showing an example of dedicated CPU information according to the first embodiment. 図４は、IＰＬコマンドを実行するＣＰＵの選択方法を表す図である。FIG. 4 is a diagram showing a method of selecting a CPU for executing an IPL command. 図５は、実施例１に係る専用ＣＰＵ状態情報の一例を示す図である。FIG. 5 is a diagram showing an example of dedicated CPU state information according to the first embodiment. 図６は、ＣＰＵ間通信命令のフォーマットの一例を示す図である。FIG. 6 is a diagram showing an example of the format of the inter-CPU communication instruction. 図７は、モデル情報取得命令の一例を示す図である。FIG. 7 is a diagram showing an example of a model information acquisition command. 図８は、専用ＣＰＵ有効化命令の一例を示す図である。FIG. 8 is a diagram showing an example of a dedicated CPU activation instruction. 図９は、専用ＣＰＵ対応ＯＳによるジョブの割り当てを表す図である。FIG. 9 is a diagram showing job allocation by a dedicated CPU-compatible OS. 図１０は、専用ＣＰＵ対応ＯＳにおけるＣＰＵの起動時の処理を示した図である。FIG. 10 is a diagram showing processing at the time of starting the CPU in the dedicated CPU compatible OS. 図１１は、専用ＣＰＵ非対応ＯＳにおけるＣＰＵの起動時の処理を示した図である。FIG. 11 is a diagram showing processing at the time of CPU startup in an OS that does not support a dedicated CPU. 図１２は、専用ＣＰＵ対応ＯＳにおけるＣＰＵ起動処理のフローチャートである。FIG. 12 is a flowchart of CPU startup processing in a dedicated CPU-compatible OS. 図１３は、実施例１に係るサーバシステムによるＣＰＵ間通信処理のフローチャートである。FIG. 13 is a flowchart of inter-CPU communication processing by the server system according to the first embodiment. 図１４は、専用ＣＰＵ非対応ＯＳにおけるＣＰＵ起動処理のフローチャートである。FIG. 14 is a flowchart of CPU startup processing in an OS that does not support a dedicated CPU. 図１５は、暗号処理を行う場合の一例のシステム構成図である。FIG. 15 is a system configuration diagram of an example in the case of performing encryption processing. 図１６は、実施例２に係る専用ＣＰＵ情報の一例を示す図である。FIG. 16 is a diagram showing an example of dedicated CPU information according to the second embodiment. 図１７は、実施例２に係る専用ＣＰＵ状態情報の一例を示す図である。FIG. 17 is a diagram showing an example of dedicated CPU state information according to the second embodiment. 図１８は、実施例２に係るサーバシステムによるＣＰＵ間通信処理のフローチャートである。FIG. 18 is a flowchart of inter-CPU communication processing by the server system according to the second embodiment.

以下に、本願の開示する情報処理装置及び制御プログラムの実施例を図面に基づいて詳細に説明する。なお、以下の実施例により本願の開示する情報処理装置及び制御プログラムが限定されるものではない。 Hereinafter, examples of the information processing apparatus and control program disclosed in the present application will be described in detail with reference to the drawings. The information processing apparatus and control program disclosed in the present application are not limited by the following examples.

図１は、サーバシステムのハードウェア構成図である。サーバシステム１は、図１に示すように、複数のＣＰＵ１０、主記憶装置２０、サービスプロセッサ３０、チャネルサブシステム４０、スイッチ５０、制御ユニット６０、ＩＯ装置７０及びディスク８０を有する。 FIG. 1 is a hardware configuration diagram of a server system. As shown in FIG. 1, the server system 1 includes a plurality of CPUs 10, a main storage device 20, a service processor 30, a channel subsystem 40, a switch 50, a control unit 60, an IO device 70, and a disk 80.

ＣＰＵ１０は、主記憶装置２０及びサービスプロセッサ３０とバスで接続される。ＣＰＵ１０は、バスを介して、主記憶装置２０及びサービスプロセッサ３０と信号の送受信を行う。また、ＣＰＵ１０及びサービスプロセッサ３０は、チャネルサブシステム４０とバスを介して接続される。 The CPU 10 is connected to the main storage device 20 and the service processor 30 by a bus. The CPU 10 transmits / receives signals to / from the main storage device 20 and the service processor 30 via the bus. Further, the CPU 10 and the service processor 30 are connected to the channel subsystem 40 via a bus.

また、チャネルサブシステム４０は、スイッチ５０と接続される。スイッチ５０は、制御ユニット６０と接続される。さらに、本実施例では一方の制御ユニット６０は、ディスク８０と接続される。また、他方の制御ユニット６０は、ディスク８０以外のＩＯ（Input Output）装置７０と接続される。ディスク８０は、サーバシステム１の起動時に使用する初期プログラム８１を含む様々なプログラムを格納する。 Also, the channel subsystem 40 is connected to the switch 50. The switch 50 is connected to the control unit 60. Further, in this embodiment, one control unit 60 is connected to the disk 80. Further, the other control unit 60 is connected to an IO (Input Output) device 70 other than the disk 80. The disk 80 stores various programs including the initial program 81 used when the server system 1 is started.

ＣＰＵ１０及びサービスプロセッサ３０は、チャネルサブシステム４０、スイッチ５０及び制御ユニット６０を介して、ＩＯ装置７０及びディスク８０と接続される。ＣＰＵ１０は、例えば、ディスク８０に格納された様々なプログラムを読み出して主記憶装置２０に展開して実行する。また、サービスプロセッサ３０は、例えば、ディスク８０に格納された初期プログラム８１を読み出して主記憶装置２０に展開して実行する。 The CPU 10 and the service processor 30 are connected to the IO device 70 and the disk 80 via the channel subsystem 40, the switch 50 and the control unit 60. For example, the CPU 10 reads various programs stored in the disk 80, expands them in the main storage device 20, and executes them. Further, the service processor 30 reads, for example, the initial program 81 stored in the disk 80, expands it into the main storage device 20, and executes it.

ＣＰＵ１０は、主記憶装置２０を用いて演算を実行する。また、各ＣＰＵ１０は、互いに通信を行う。ＣＰＵ１０は、出荷時に、それぞれユーザＣＰＵ、専用ＣＰＵ又は余剰ＣＰＵのいずれかの役割が割り当てられる。ユーザＣＰＵは、ジョブを実行して演算を行うプロセッサである。専用ＣＰＵは、予め決められた処理の実行に機能が限定されたプロセッサである。余剰ＣＰＵは、使用されないプロセッサである。 The CPU 10 executes an operation using the main storage device 20. Further, each CPU 10 communicates with each other. At the time of shipment, the CPU 10 is assigned the role of either a user CPU, a dedicated CPU, or a surplus CPU, respectively. The user CPU is a processor that executes a job and performs an operation. The dedicated CPU is a processor whose function is limited to the execution of predetermined processing. The surplus CPU is an unused processor.

サービスプロセッサ３０は、ＣＰＵ１０から独立して動作するプロセッサである。サービスプロセッサ３０は、出荷時にＣＰＵ１０の数及び各ＣＰＵ１０へのユーザＣＰＵ、専用ＣＰＵ又は余剰ＣＰＵの割り当て設定を記憶する。サービスプロセッサ３０は、サーバシステム１の起動時に、初期プログラム８１をディスク８０から読み出して、主記憶装置２０上にローディングする。 The service processor 30 is a processor that operates independently of the CPU 10. The service processor 30 stores the number of CPUs 10 and the allocation settings of the user CPU, the dedicated CPU, or the surplus CPU to each CPU 10 at the time of shipment. When the server system 1 starts up, the service processor 30 reads the initial program 81 from the disk 80 and loads it onto the main storage device 20.

チャネルサブシステム４０は、ＣＰＵ１０と各チャネルとの接続を管理する。スイッチ５０は、チャネルサブシステム４０と制御ユニット６０との接続系経路を切り替える。一方の制御ユニット６０は、ＩＯ装置７０に対するデータの読み出し及び書き込みを制御する。他方の制御ユニット６０は、ディスク８０に対するデータの読み出し及び書き込みを制御する。ＩＯ装置７０は、データを保持する機能を有する。ＩＯ装置７０は、制御ユニット６０の指示にしたがい、データの読み出し及び書き込みを行う。ディスク８０は、補助委記憶装置である。ディスク８０は、制御ユニット６０の指示にしたがい、データの読み出し及び書き込みを行う。 The channel subsystem 40 manages the connection between the CPU 10 and each channel. The switch 50 switches the connection route between the channel subsystem 40 and the control unit 60. One control unit 60 controls reading and writing of data to the IO device 70. The other control unit 60 controls reading and writing of data to the disk 80. The IO device 70 has a function of holding data. The IO device 70 reads and writes data according to the instructions of the control unit 60. The disk 80 is an auxiliary storage device. The disk 80 reads and writes data according to the instructions of the control unit 60.

次に、図２を参照して、サーバシステム１の起動時の処理の詳細を説明する。図２は、サーバシステムのブロック図である。サーバシステム１では、ＯＳ１０１及びファームウェア１０２が動作する。ただし、起動時には、ＯＳ１０１は、その一部であるＩＰＬ（Initial Program Loading）が動作する。そして、起動後に、ＯＳ１０１全体が動作する。 Next, with reference to FIG. 2, the details of the processing at the time of starting the server system 1 will be described. FIG. 2 is a block diagram of the server system. In the server system 1, OS 101 and firmware 102 operate. However, at startup, the OS 101 operates IPL (Initial Program Loading), which is a part thereof. Then, after booting, the entire OS 101 operates.

サービスプロセッサ３０は、サーバシステム１の起動時に主記憶装置２０にモデル情報２００を展開する。さらに、サービスプロセッサ３０は、主記憶装置２０が保持するモデル情報２００に専用ＣＰＵ情報２０１を登録する。主記憶装置２０が、「記憶部」の一例にあたる。 The service processor 30 expands the model information 200 in the main storage device 20 when the server system 1 is started. Further, the service processor 30 registers the dedicated CPU information 201 in the model information 200 held by the main storage device 20. The main storage device 20 is an example of a “storage unit”.

図３は、実施例１に係る専用ＣＰＵ情報の一例を示す図である。例えば、モデル情報２００に含まれる専用ＣＰＵ情報２０１は、専用ＣＰＵ台数２１１及び専用ＣＰＵ開始アドレス２１２を含む。 FIG. 3 is a diagram showing an example of dedicated CPU information according to the first embodiment. For example, the dedicated CPU information 201 included in the model information 200 includes the number of dedicated CPUs 211 and the dedicated CPU start address 212.

ここでは、ＣＰＵ＃０〜＃７という８つのＣＰＵ１０が存在する場合で説明する。ＣＰＵ＃０〜＃７における＃０〜＃７を、ここではＣＰＵ番号といい、サーバシステム１に搭載されたＣＰＵ１０に連番で割り当てられた識別番号である。 Here, the case where eight CPUs 10 of CPUs # 0 to # 7 exist will be described. The # 0 to # 7 in the CPUs # 0 to # 7 are referred to as CPU numbers here, and are identification numbers assigned serially to the CPU 10 mounted on the server system 1.

専用ＣＰＵ台数２１１は、専用ＣＰＵとしての役割が割り当てられたＣＰＵ１０の台数を表す情報である。また、専用ＣＰＵ開始アドレス２１２は、専用ＣＰＵとしての役割が割り当てられたＣＰＵ１０の先頭のアドレスを表す。本実施例では、専用ＣＰＵが複数ある場合、ＣＰＵ番号が連続するＣＰＵに専用ＣＰＵとしての役割が割り当てられる。すなわち、専用ＣＰＵ開始アドレス２１２及び専用ＣＰＵ台数２１１から、ＣＰＵ１０のうちいずれが専用ＣＰＵかを識別することが可能となる。 The number of dedicated CPUs 211 is information indicating the number of CPUs 10 to which the role as a dedicated CPU is assigned. Further, the dedicated CPU start address 212 represents the start address of the CPU 10 to which the role as a dedicated CPU is assigned. In this embodiment, when there are a plurality of dedicated CPUs, a role as a dedicated CPU is assigned to CPUs having consecutive CPU numbers. That is, it is possible to identify which of the CPUs 10 is the dedicated CPU from the dedicated CPU start address 212 and the number of dedicated CPUs 211.

例えば、ＣＰＵ＃０〜＃３がユーザＣＰＵであり、ＣＰＵ＃４が専用ＣＰＵであり、ＣＰＵ＃５〜＃７が余剰ＣＰＵであると設定された場合、専用ＣＰＵ台数２１１の値は、１となる。また、専用ＣＰＵ開始アドレス２１２は、＃４である。この場合、専用ＣＰＵ台数２１１及び専用ＣＰＵ開始アドレス２１２から、ＣＰＵ＃４が専用ＣＰＵであると識別可能である。 For example, when CPUs # 0 to # 3 are user CPUs, CPU # 4 is a dedicated CPU, and CPUs # 5 to # 7 are set to be surplus CPUs, the value of the number of dedicated CPUs 211 is 1. Become. Further, the dedicated CPU start address 212 is # 4. In this case, it is possible to identify that CPU # 4 is a dedicated CPU from the number of dedicated CPUs 211 and the dedicated CPU start address 212.

さらに、サービスプロセッサ３０は、モデル情報２００に登録された専用ＣＰＵ情報２０１を参照して、専用ＣＰＵを特定し、ファームウェア１０２が有する専用ＣＰＵ状態情報１２１の内の特定の専用ＣＰＵの情報を初期化して無効に設定する。 Further, the service processor 30 identifies the dedicated CPU by referring to the dedicated CPU information 201 registered in the model information 200, and initializes the information of the specific dedicated CPU in the dedicated CPU status information 121 of the firmware 102. To disable it.

その後、サービスプロセッサ３０は、ディスク８０から初期プログラム８１を読み出して、主記憶装置２０上にローディングする。さらに、サービスプロセッサ３０は、ＣＰＵ１０からＩＰＬコマンドを実行して装置の起動を制御するためのＣＰＵ１０を１つ選択する。 After that, the service processor 30 reads the initial program 81 from the disk 80 and loads it onto the main storage device 20. Further, the service processor 30 executes an IPL command from the CPU 10 to select one CPU 10 for controlling the startup of the device.

ここで、後述するように、本実施例に係る専用ＣＰＵは、専用ＣＰＵを使用しないＯＳ１０１の場合、専用ＣＰＵの役割が割り当てられたＣＰＵ１０を使用不可にする。しかし、もし専用ＣＰＵの役割が割り当てられたＣＰＵ１０が、ＩＰＬコマンドを実行するＣＰＵ１０として選択された場合、専用ＣＰＵの役割が割り当てられたＣＰＵ１０が通常のＣＰＵとして使用可能となってしまう。 Here, as will be described later, in the case of the OS 101 that does not use the dedicated CPU, the dedicated CPU according to the present embodiment disables the CPU 10 to which the role of the dedicated CPU is assigned. However, if the CPU 10 to which the role of the dedicated CPU is assigned is selected as the CPU 10 for executing the IPL command, the CPU 10 to which the role of the dedicated CPU is assigned can be used as a normal CPU.

そこで、図４に示すように、サービスプロセッサ３０は、ＩＰＬコマンドを実行するＣＰＵ１０として選択可能なＣＰＵ１０として、ユーザＣＰＵであるＣＰＵ１０を選択するように出荷時に設定される。図４は、ＩＰＬコマンドを実行するＣＰＵの選択方法を表す図である。例えば、図４の場合、サービスプロセッサ３０は、ＩＰＬコマンドを実行するＣＰＵ１０としてユーザＣＰＵであるＣＰＵ＃０〜＃３を選択可能することはできるが、専用ＣＰＵであるＣＰＵ＃４や余剰ＣＰＵであるＣＰＵ＃５〜＃７の選択は禁止される。 Therefore, as shown in FIG. 4, the service processor 30 is set at the time of shipment to select the CPU 10 which is the user CPU as the CPU 10 which can be selected as the CPU 10 which executes the IPL command. FIG. 4 is a diagram showing a method of selecting a CPU for executing an IPL command. For example, in the case of FIG. 4, the service processor 30 can select CPUs # 0 to # 3, which are user CPUs, as the CPU 10 for executing the IPL command, but is a dedicated CPU, CPU # 4, or a surplus CPU. Selection of CPUs # 5 to # 7 is prohibited.

サービスプロセッサ３０によりＩＰＬコマンドを実行するＣＰＵ１０として選択されたＣＰＵ１０は、初期プログラム８１おけるＩＰＬコマンドを実行する。このＣＰＵ１０による初期プログラム８１の実行により、ファームウェア１０２及びＯＳ１０１の起動処理の機能が動作する。このサービスプロセッサ３０が、「初期化部」の一例にあたる。 The CPU 10 selected as the CPU 10 for executing the IPL command by the service processor 30 executes the IPL command in the initial program 81. By executing the initial program 81 by the CPU 10, the functions of the boot processing of the firmware 102 and the OS 101 are operated. The service processor 30 corresponds to an example of the "initialization unit".

図２に戻って説明を続ける。ファームウェア１０２は、サービスプロセッサ３０により起動される。ファームウェア１０２は、専用ＣＰＵ状態情報１２１及びＣＰＵ間通信部１２２を有する。 The explanation will be continued by returning to FIG. The firmware 102 is started by the service processor 30. The firmware 102 has a dedicated CPU status information 121 and an inter-CPU communication unit 122.

図５は、実施例１に係る専用ＣＰＵ状態情報の一例を示す図である。専用ＣＰＵ状態情報１２１は、専用ＣＰＵが使用可能か否かを表す情報である。専用ＣＰＵ状態情報１２１は、例えば、サーバシステム１に搭載された全てのＣＰＵ１０に対応する情報を保持する領域を有する。本実施例では、専用ＣＰＵ状態情報１２１は、ＣＰＵ＃０〜＃７に対応する情報を保持する領域を有する。専用ＣＰＵ状態情報１２１は、対応する領域に有効を表す情報が格納された場合に、その領域に対応するＣＰＵ１０である専用ＣＰＵが使用可能である。上述したように、専用ＣＰＵであるＣＰＵ１０に対応する領域は、ファームウェア１０２の起動時にサービスプロセッサ３０により初期化されて無効とされる。 FIG. 5 is a diagram showing an example of dedicated CPU state information according to the first embodiment. The dedicated CPU status information 121 is information indicating whether or not the dedicated CPU can be used. The dedicated CPU state information 121 has, for example, an area for holding information corresponding to all the CPUs 10 mounted on the server system 1. In this embodiment, the dedicated CPU state information 121 has an area for holding information corresponding to CPUs # 0 to # 7. When the information indicating validity is stored in the corresponding area, the dedicated CPU state information 121 can be used by the dedicated CPU, which is the CPU 10 corresponding to the area. As described above, the area corresponding to the CPU 10 which is the dedicated CPU is initialized by the service processor 30 when the firmware 102 is started and is invalidated.

また、ファームウェア１０２が有する専用ＣＰＵ状態情報１２１は、専用ＣＰＵを用いて所定機能を実行させる機能をＯＳ１０１が有する場合、ＯＳ１０１により専用ＣＰＵにあたるＣＰＵ１０に対応する情報が有効に設定される。 Further, in the dedicated CPU state information 121 possessed by the firmware 102, when the OS 101 has a function of executing a predetermined function by using the dedicated CPU, the information corresponding to the CPU 10 corresponding to the dedicated CPU is effectively set by the OS 101.

ＣＰＵ間通信部１２２は、センスのためのＣＰＵ間通信命令をＯＳ１０１の起動制御部１１１から受信する。そして、ＣＰＵ間通信部１２２は、ＣＰＵ間通信命令から通信の対象とするＣＰＵ１０のＣＵＰアドレス及び実行する処理であるセンスの情報を取得する。その後、ＣＰＵ間通信部１２２は、対象とするＣＰＵ１０に対して、以下に説明する手順でＣＰＵ間通信を実施する。 The inter-CPU communication unit 122 receives an inter-CPU communication command for sense from the startup control unit 111 of the OS 101. Then, the inter-CPU communication unit 122 acquires the CUP address of the CPU 10 to be communicated and the sense information which is the processing to be executed from the inter-CPU communication instruction. After that, the inter-CPU communication unit 122 carries out inter-CPU communication with the target CPU 10 by the procedure described below.

ＣＰＵ間通信部１２２は、モデル情報２００を用いて通信対象のＣＰＵ１０が余剰ＣＰＵであるか否かを判定する。通信対象のＣＰＵ１０が余剰ＣＰＵである場合、ＣＰＵ間通信部１２２は、通信失敗を起動制御部１１１に通知する。具体的には、ＣＰＵ間通信部１２２は、ＣＰＵ間通信命令に対して条件コード３を応答する。 The inter-CPU communication unit 122 uses the model information 200 to determine whether or not the CPU 10 to be communicated is a surplus CPU. When the CPU 10 to be communicated is a surplus CPU, the inter-CPU communication unit 122 notifies the activation control unit 111 of the communication failure. Specifically, the inter-CPU communication unit 122 responds to the inter-CPU communication instruction with the condition code 3.

これに対して、通信対象のＣＰＵ１０が余剰ＣＰＵでない場合、ＣＰＵ間通信部１２２は、モデル情報２００に含まれる専用ＣＰＵ情報２０１を参照して、通信対象のＣＰＵ１０が専用ＣＰＵか否かを判定する。 On the other hand, when the CPU 10 to be communicated is not a surplus CPU, the inter-CPU communication unit 122 refers to the dedicated CPU information 201 included in the model information 200 and determines whether or not the CPU 10 to be communicated is a dedicated CPU. ..

通信対象のＣＰＵ１０が専用ＣＰＵでなくユーザＣＰＵの場合、ＣＰＵ間通信部１２２は、通信の正常完了を起動制御部１１１に通知する。具体的には、ＣＰＵ間通信部１２２は、ＣＰＵ間通信命令に対して条件コード０を応答する。その後、ＣＰＵ間通信部１２２は、オーダで指定された処理であるセンスを実行する。これにより、ＣＰＵ間通信部１２２は、ユーザＣＰＵである通信対象のＣＰＵ１０を検出する。 When the CPU 10 to be communicated is not a dedicated CPU but a user CPU, the inter-CPU communication unit 122 notifies the start control unit 111 of the normal completion of communication. Specifically, the inter-CPU communication unit 122 responds to the inter-CPU communication instruction with the condition code 0. After that, the inter-CPU communication unit 122 executes a sense, which is a process specified by the order. As a result, the inter-CPU communication unit 122 detects the CPU 10 to be communicated, which is the user CPU.

一方、通信対象のＣＰＵ１０が専用ＣＰＵの場合、ＣＰＵ間通信部１２２は、専用ＣＰＵ状態情報１２１を参照して、専用ＣＰＵである通信対象のＣＰＵ１０が有効か否かを判定する。通信対象のＣＰＵ１０が無効の場合、ＣＰＵ間通信部１２２は、通信失敗を起動制御部１１１に通知する。具体的には、ＣＰＵ間通信部１２２は、ＣＰＵ間通信命令に対して条件コード３を応答する。 On the other hand, when the CPU 10 to be communicated is a dedicated CPU, the inter-CPU communication unit 122 refers to the dedicated CPU status information 121 and determines whether or not the CPU 10 to be communicated, which is a dedicated CPU, is valid. When the CPU 10 to be communicated is invalid, the inter-CPU communication unit 122 notifies the activation control unit 111 of the communication failure. Specifically, the inter-CPU communication unit 122 responds to the inter-CPU communication instruction with the condition code 3.

これに対して、通信対象のＣＰＵ１０が有効の場合、ＣＰＵ間通信部１２２は、通信の正常完了を起動制御部１１１に通知する。具体的には、ＣＰＵ間通信部１２２は、ＣＰＵ間通信命令に対して条件コード０を応答する。その後、ＣＰＵ間通信部１２２は、オーダで指定された処理であるセンスを実行する。これにより、ＣＰＵ間通信部１２２は、専用ＣＰＵである通信対象のＣＰＵ１０を検出する。 On the other hand, when the CPU 10 to be communicated is valid, the inter-CPU communication unit 122 notifies the activation control unit 111 of the normal completion of communication. Specifically, the inter-CPU communication unit 122 responds to the inter-CPU communication instruction with the condition code 0. After that, the inter-CPU communication unit 122 executes a sense, which is a process specified by the order. As a result, the inter-CPU communication unit 122 detects the CPU 10 to be communicated, which is a dedicated CPU.

その後、ＣＰＵ間通信部１２２は、起動のためのＣＰＵ間通信命令を起動制御部１１１から受信する。そして、ＣＰＵ間通信部１２２は、ＣＰＵ間通信命令から通信の対象とするＣＰＵ１０のＣＵＰアドレス及び実行する処理である起動の情報を取得する。この場合、センスで検出されたユーザＣＰＵ及び専用ＣＰＵであるＣＰＵ１０が通信対象となる。 After that, the inter-CPU communication unit 122 receives the inter-CPU communication command for activation from the activation control unit 111. Then, the inter-CPU communication unit 122 acquires the CUP address of the CPU 10 to be communicated and the start-up information which is the process to be executed from the inter-CPU communication command. In this case, the user CPU detected by the sense and the CPU 10 which is a dedicated CPU are the communication targets.

その後、ＣＰＵ間通信部１２２は、センスの場合と同じ手順で、対象とするＣＰＵ１０に対してＣＰＵ間通信を実施して起動する。指定されたＣＰＵ１０とＣＰＵ間通信して起動を行うと、ＣＰＵ間通信部１２２は、ＣＰＵ間通信命令に対して条件コード０を応答して、通信対象のＣＰＵ１０の起動完了を起動制御部１１１に通知する。 After that, the inter-CPU communication unit 122 performs inter-CPU communication with the target CPU 10 and starts up in the same procedure as in the case of sense. When the CPU 10 and the designated CPU 10 communicate with each other to start up, the inter-CPU communication unit 122 responds with the condition code 0 to the inter-CPU communication command and notifies the start control unit 111 of the completion of the start-up of the CPU 10 to be communicated. Notice.

また、ファームウェア１０２は、後述するように、ＯＳ１０１からモデル情報の取得命令を受ける。そして、ファームウェア１０２は、主記憶装置２０からモデル情報２００のコピーを取得してＯＳ１０１へ送信する。 Further, the firmware 102 receives a model information acquisition command from the OS 101, as will be described later. Then, the firmware 102 acquires a copy of the model information 200 from the main storage device 20 and transmits it to the OS 101.

ＯＳ１０１では、ＩＰＬコマンドが実行されると、起動制御部１１１、有効化部１１２、システム組込部１１３及び占有メモリ管理部１１４が動作する。また、起動後には、ＯＳ１０１では、ジョブ割振制御部１１５及びジョブ実行部１１６が動作する。 In the OS 101, when the IPL command is executed, the start control unit 111, the activation unit 112, the system built-in unit 113, and the occupied memory management unit 114 operate. Further, after the startup, the job allocation control unit 115 and the job execution unit 116 operate in the OS 101.

起動制御部１１１は、ＩＰＬコマンドの実行開始を受けて、暗号機能などの予め決められた専用ＣＰＵを用いて所定機能を実行させる機能をＯＳ１０１が有するか否かを判定する。以下では、専用ＣＰＵを用いて所定機能を実行させる機能を有するＯＳ１０１を、専用ＣＰＵ対応ＯＳと呼ぶ。逆に、専用ＣＰＵを用いて所定機能を実行させる機能を有さないＯＳ１０１を、専用ＣＰＵ非対応ＯＳと呼ぶ。 Upon receiving the start of execution of the IPL command, the activation control unit 111 determines whether or not the OS 101 has a function of executing a predetermined function using a predetermined dedicated CPU such as an encryption function. Hereinafter, the OS 101 having a function of executing a predetermined function by using a dedicated CPU is referred to as a dedicated CPU compatible OS. Conversely, an OS 101 that does not have a function of executing a predetermined function using a dedicated CPU is called an OS that does not support the dedicated CPU.

ＯＳ１０１が専用ＣＰＵ対応ＯＳの場合、起動制御部１１１は、専用ＣＰＵの有効化を有効化部１１２に指示する。一方、ＯＳ１０１が専用ＣＰＵ非対応ＯＳの場合、起動制御部１１１は、専用ＣＰＵの有効化の指示を行わない。 When the OS 101 is an OS compatible with a dedicated CPU, the startup control unit 111 instructs the activation unit 112 to activate the dedicated CPU. On the other hand, when the OS 101 is an OS that does not support the dedicated CPU, the start control unit 111 does not give an instruction to enable the dedicated CPU.

また、起動制御部１１１は、ＣＰＵ間通信命令を送信して、使用可能なＣＰＵ１０の検出処理であるセンスを行うためのＣＰＵ間通信の実行をファームウェア１０２のＣＰＵ間通信部１２２に指示する。 Further, the activation control unit 111 transmits an inter-CPU communication command to instruct the inter-CPU communication unit 122 of the firmware 102 to execute inter-CPU communication for performing a sense which is a detection process of the usable CPU 10.

図６は、ＣＰＵ間通信命令のフォーマットの一例を示す図である。ＣＰＵ間送信命令（ＳＩＧＰ：Signal Processor）は、図６に示すフォーマット３０１を有する。ＣＰＵ間送信命令は、レジスタ＃Ｒ３に格納されたＣＰＵアドレスで操作対象のＣＰＵ１０を指定し、第２オペランドが示すメモリアドレスに格納されたオーダコードにより実施する操作を指定する。オーダコードでは、例えば、センスや起動といった操作が指定される。また、ＣＰＵ間送信命令におけるレジスタ＃（Ｒ１＋１）に格納されるパラメータにより、指定した操作で用いる追加情報が指定される。追加情報としては、例えばメモリアドレスなどがある。また、ＣＰＵ間送信命令おけるレジスタ＃Ｒ１には、ＣＰＵ間通信命令の実行結果を表すＳｔａｔｕｓが格納される。 FIG. 6 is a diagram showing an example of the format of the inter-CPU communication instruction. The inter-CPU transmission instruction (SIGP: Signal Processor) has the format 301 shown in FIG. In the inter-CPU transmission instruction, the CPU 10 to be operated is specified by the CPU address stored in the register # R3, and the operation to be performed by the order code stored in the memory address indicated by the second operand is specified. In the order code, for example, operations such as sense and activation are specified. Further, additional information used in the specified operation is specified by the parameter stored in the register # (R1 + 1) in the inter-CPU transmission instruction. Additional information includes, for example, a memory address. Further, the register # R1 in the inter-CPU transmission instruction stores the Status representing the execution result of the inter-CPU communication instruction.

そして、ＣＰＵ間通信命令の実行条件には、以下の０から３の４つの条件コード（Condition Code）が設定される。条件コード０は、指定したオーダコードが正常に実行されたことを表す。条件コード０の場合、レジスタ＃Ｒ１のＳｔａｔｕｓには０値が格納される。条件コード１は、指定したオーダコードの操作に失敗したことを表す。条件コード１の場合、レジスタ＃Ｒ１のＳｔａｔｕｓには、失敗した要因が格納される。条件コード２は、ＣＰＵアドレスがビジーのため操作が完了しなかったことを表す。条件コード３は、ＣＰＵアドレスに対する通信に失敗したことを表す。本実施例では、通信の失敗には、ＣＰＵアドレスに使用可能なＣＰＵ１０が搭載されていない場合、及び、ＣＰＵアドレスが示すＣＰＵ１０が専用ＣＰＵであり且つ無効である場合が含まれる。ＣＰＵアドレスに使用可能なＣＰＵ１０が搭載されていない場合には、ＣＰＵアドレスが示すＣＰＵ１０が余剰ＣＰＵである場合も含まれる。 Then, the following four condition codes (Condition Codes) 0 to 3 are set as the execution conditions of the inter-CPU communication instruction. Condition code 0 indicates that the specified order code was executed normally. When the condition code is 0, the 0 value is stored in the Status of the register # R1. The condition code 1 indicates that the operation of the specified order code has failed. In the case of the condition code 1, the cause of failure is stored in the Status of the register # R1. The condition code 2 indicates that the operation was not completed because the CPU address is busy. The condition code 3 indicates that the communication with respect to the CPU address has failed. In the present embodiment, the communication failure includes the case where the CPU 10 that can be used is not mounted on the CPU address and the case where the CPU 10 indicated by the CPU address is a dedicated CPU and is invalid. When the CPU 10 that can be used is not mounted on the CPU address, the case where the CPU 10 indicated by the CPU address is a surplus CPU is also included.

その後、起動制御部１１１は、ＣＰＵ間通信によるセンスの結果をＣＰＵ間通信部１２２から取得する。ここで、起動制御部１１１は、図４のＣＰＵ間通信命令の応答に含まれる実行結果を取得する。起動制御部１１１は、使用可能なＣＰＵ１０として検出されないＣＰＵ１０については通信失敗の応答をＣＰＵ間通信部１２２から受け取り、使用可能なＣＰＵ１０として検出されたＣＰＵについては通信成功の通知を受け取る。 After that, the start control unit 111 acquires the result of the sense by the inter-CPU communication from the inter-CPU communication unit 122. Here, the activation control unit 111 acquires the execution result included in the response of the inter-CPU communication instruction of FIG. The start control unit 111 receives a communication failure response from the inter-CPU communication unit 122 for the CPU 10 that is not detected as the usable CPU 10, and receives a communication success notification for the CPU detected as the usable CPU 10.

次に、起動制御部１１１は、検出されたＣＰＵ１０の情報をシステム組込部１１３へ通知してシステム構成の実行を指示する。その後、起動制御部１１１は、占有メモリの確保完了の通知を占有メモリ管理部１１４から受ける。 Next, the start control unit 111 notifies the system built-in unit 113 of the detected information of the CPU 10 and instructs the execution of the system configuration. After that, the start control unit 111 receives a notification from the occupied memory management unit 114 of the completion of securing the occupied memory.

そして、起動制御部１１１は、各ＣＰＵ１０の起動のためのＣＰＵ間通信の実行をＣＰＵ間通信部１２２に指示する。この場合も、起動制御部１１１は、図５に示したフォーマットを用いてＣＰＵ間通信命令をＣＰＵ間通信部１２２へ送信して、そのＣＰＵ間通信命令に対する応答を受け取る。その後、起動制御部１１１は、ＣＰＵ間通信部１２２から起動完了の通知を受けると起動処理を終了して、ジョブ割振制御部１１５及びジョブ実行部１１６の動作を開始させる。 Then, the start control unit 111 instructs the CPU-to-CPU communication unit 122 to execute the inter-CPU communication for starting each CPU 10. Also in this case, the activation control unit 111 transmits the inter-CPU communication command to the inter-CPU communication unit 122 using the format shown in FIG. 5, and receives the response to the inter-CPU communication command. After that, when the start control unit 111 receives the notification of the start completion from the inter-CPU communication unit 122, the start processing is terminated and the operations of the job allocation control unit 115 and the job execution unit 116 are started.

有効化部１１２は、専用ＣＰＵの有効化の指示を起動制御部１１１から受ける。そして、有効化部１１２は、主記憶装置２０に格納されたモデル情報２００のコピーを取得する。 The activation unit 112 receives an instruction to activate the dedicated CPU from the start control unit 111. Then, the activation unit 112 acquires a copy of the model information 200 stored in the main storage device 20.

ここで、主記憶装置２０に格納されたモデル情報２００はハードウェア専用領域に格納されるため、ファームウェア１０２であれば直接参照することが可能であるが、ソフトウェアであるＯＳ１０１は参照することが困難である。そこで、有効化部１１２は、図７に示すモデル情報を取得するためのモデル情報取得命令（ＯＢＭＩ：Obtain Model Information）を使用してファームウェア１０２を介してモデル情報２００を取得する。図７は、モデル情報取得命令の一例を示す図である。 Here, since the model information 200 stored in the main storage device 20 is stored in the hardware dedicated area, it is possible to directly refer to the firmware 102, but it is difficult to refer to the software OS 101. Is. Therefore, the activation unit 112 acquires the model information 200 via the firmware 102 by using the model information acquisition command (OBMI: Obtain Model Information) for acquiring the model information shown in FIG. 7. FIG. 7 is a diagram showing an example of a model information acquisition command.

モデル情報取得命令は、図７に示すフォーマット３０２を有する。モデル情報取得命令の第２オペランドは、フォーマット３０３を有する。フォーマット３０３の紙面に向かって左側の数字は、１６進数で表した相対アドレスである。フォーマット３０３における領域３０４にモデル情報２００のコピーが格納される。有効化部１１２は、ファームウェア１０２からのモデル情報取得命令の応答に格納されたモデル情報２００のコピーを取得することで、モデル情報２００に含まれる専用ＣＰＵ情報２０１を確認する。 The model information acquisition instruction has the format 302 shown in FIG. The second operand of the model information acquisition instruction has the format 303. The numbers on the left side of the format 303 on the paper are hexadecimal relative addresses. A copy of the model information 200 is stored in the area 304 in the format 303. The activation unit 112 confirms the dedicated CPU information 201 included in the model information 200 by acquiring a copy of the model information 200 stored in the response of the model information acquisition command from the firmware 102.

そして、有効化部１１２は、専用ＣＰＵ情報２０１から専用ＣＰＵであるＣＰＵ１０を特定する。そして、有効化部１１２は、図８に示すフォーマット３０５を有する専用ＣＰＵ有効化命令（ＥＸＣＰＵ：Enable eXtended ＣＰＵ）を生成する。図８は、専用ＣＰＵ有効化命令の一例を示す図である。 Then, the activation unit 112 identifies the CPU 10 which is a dedicated CPU from the dedicated CPU information 201. Then, the activation unit 112 generates a dedicated CPU activation instruction (EXCPU: Enable eXtended CPU) having the format 305 shown in FIG. FIG. 8 is a diagram showing an example of a dedicated CPU activation instruction.

専用ＣＰＵ有効化命令は、新たに追加された命令であり、専用ＣＰＵを有効にする命令である。専用ＣＰＵは、専用ＣＰＵ情報２０１の専用ＣＰＵ開始アドレス２１２に格納された値以上のＣＰＵアドレスを有する専用ＣＰＵ台数２１１で示される台数のＣＰＵ１０である。専用ＣＰＵ有効化命令は、条件コード０及び３を有する。条件コード０は、専用ＣＰＵが有効化され、そのＣＰＵ１０をターゲットにしたＣＰＵ間通信命令が実行可能となったことを表す。条件コード３は、専用ＣＰＵに未対応であり、指定された処理が実行されなかったことを表す。 The dedicated CPU activation command is a newly added command and is a command to enable the dedicated CPU. The dedicated CPU is the number of CPUs 10 represented by the number of dedicated CPUs 211 having a CPU address equal to or greater than the value stored in the dedicated CPU start address 212 of the dedicated CPU information 201. The dedicated CPU activation instruction has condition codes 0 and 3. The condition code 0 indicates that the dedicated CPU has been activated and the inter-CPU communication instruction targeting the CPU 10 can be executed. The condition code 3 indicates that the dedicated CPU is not supported and the specified process is not executed.

有効化部１１２は、図５に示すように、専用ＣＰＵ有効化命令を実行することで、ファームウェア１０２に、専用ＣＰＵ状態情報１２１の専用ＣＰＵの情報の有効化を依頼する。 As shown in FIG. 5, the activation unit 112 requests the firmware 102 to activate the information of the dedicated CPU of the dedicated CPU status information 121 by executing the dedicated CPU activation command.

システム組込部１１３は、センスにより検出されたＣＰＵ１０の情報を起動制御部１１１から取得し、システム構成の実行の指示を受ける。そして、システム組込部１１３は、センスにより検出されたＣＰＵ１０をシステム構成に組み込む。その後、システム組込部１１３は、システム構成に組み込まれたＣＰＵ１０の情報を占有メモリ管理部１１４に通知する。 The system built-in unit 113 acquires the information of the CPU 10 detected by the sense from the start control unit 111, and receives an instruction to execute the system configuration. Then, the system built-in unit 113 incorporates the CPU 10 detected by the sense into the system configuration. After that, the system built-in unit 113 notifies the occupied memory management unit 114 of the information of the CPU 10 incorporated in the system configuration.

占有メモリ管理部１１４は、システム構成に組み込まれたＣＰＵ１０の情報の入力をシステム組込部１１３から受ける。そして、占有メモリ管理部１１４は、システム構成に組み込まれたＣＰＵ１０のそれぞれに対して主記憶装置２０に占有メモリ領域を確保する。次に、占有メモリ管理部１１４は、各ＣＰＵ１０の占有メモリを初期化する。その後、占有メモリ管理部１１４は、占有メモリの確保完了の通知を起動制御部１１１へ送信する。 The occupied memory management unit 114 receives input of information of the CPU 10 incorporated in the system configuration from the system built-in unit 113. Then, the occupied memory management unit 114 secures an occupied memory area in the main storage device 20 for each of the CPUs 10 incorporated in the system configuration. Next, the occupied memory management unit 114 initializes the occupied memory of each CPU 10. After that, the occupied memory management unit 114 transmits a notification of the completion of securing the occupied memory to the activation control unit 111.

ジョブ割振制御部１１５は、モデル情報取得命令を用いて主記憶装置２０に格納されたモデル情報２００のコピーを、ファームウェア１０２を介して取得する。ここで、本実施例では、ジョブ割振制御部１１５は、ファームウェア１０２を介して新たにモデル情報２００のコピーを取得したが、これに限らず、有効化部１１２が取得したモデル情報２００のコピーを取得しても良い。また、ジョブ割振制御部１１５は、起動完了が完了すると動作を開始する。ジョブ割振制御部１１５は、実行するジョブの入力を受ける。 The job allocation control unit 115 acquires a copy of the model information 200 stored in the main storage device 20 via the firmware 102 by using the model information acquisition command. Here, in this embodiment, the job allocation control unit 115 newly acquires a copy of the model information 200 via the firmware 102, but is not limited to this, and the job allocation control unit 112 obtains a copy of the model information 200 acquired by the activation unit 112. You may get it. Further, the job allocation control unit 115 starts the operation when the start completion is completed. The job allocation control unit 115 receives the input of the job to be executed.

図９は、専用ＣＰＵ対応ＯＳによるジョブの割り当てを表す図である。ＯＳ１０１が専用ＣＰＵ対応ＯＳの場合、ジョブ割振制御部１１５は、主記憶装置２０に格納されたモデル情報２００を取得する。そして、ジョブ割振制御部１１５は、入力されたジョブが所定機能のジョブ３１２か否かを判定する。 FIG. 9 is a diagram showing job allocation by a dedicated CPU-compatible OS. When the OS 101 is an OS compatible with a dedicated CPU, the job allocation control unit 115 acquires the model information 200 stored in the main storage device 20. Then, the job allocation control unit 115 determines whether or not the input job is a job 312 having a predetermined function.

入力されたジョブが所定機能のジョブ３１２の場合、ジョブ割振制御部１１５は、モデル情報２００に含まれる専用ＣＰＵ情報２０１から専用ＣＰＵの位置を特定する。その後、ジョブ割振制御部１１５は、特定した専用ＣＰＵであるＣＰＵ１０のジョブ実行部１１６に対して所定機能のジョブ３１２を割り当てて実行させる。例えば、図９示すように専用ＣＰＵがＣＰＵ＃４の場合、ジョブ割振制御部１１５は、所定機能のジョブ３１２をＣＰＵ＃４に割り当てる。 When the input job is a job 312 having a predetermined function, the job allocation control unit 115 specifies the position of the dedicated CPU from the dedicated CPU information 201 included in the model information 200. After that, the job allocation control unit 115 assigns a job 312 having a predetermined function to the job execution unit 116 of the CPU 10 which is the specified dedicated CPU, and causes the job execution unit 115 to execute the job. For example, when the dedicated CPU is CPU # 4 as shown in FIG. 9, the job allocation control unit 115 allocates the job 312 having a predetermined function to CPU # 4.

これに対して、入力されたジョブが所定機能のジョブ以外の通常のジョブ３１１の場合。ジョブ割振制御部１１５は、通常のジョブ３１１をユーザＣＰＵであるＣＰＵ１０に割り当てる。例えば、図９示すようにユーザＣＰＵがＣＰＵ＃０〜３の場合、ジョブ割振制御部１１５は、通常のジョブ３１１をＣＰＵ＃０〜＃３のいずれかに割り当てる。 On the other hand, when the input job is a normal job 311 other than the job of the predetermined function. The job allocation control unit 115 allocates a normal job 311 to a CPU 10 which is a user CPU. For example, as shown in FIG. 9, when the user CPU is CPU # 0 to 3, the job allocation control unit 115 assigns the normal job 311 to any of CPUs # 0 to # 3.

一方、ＯＳ１０１が専用ＣＰＵ非対応ＯＳの場合、ジョブ割振制御部１１５は、入力されたジョブを所定機能のジョブか否かにかかわらず、動作するＣＰＵ１０に割り振る。この場合は、専用ＣＰＵが動作しないので、所定機能のジョブを含む全てのジョブが、ユーザＣＰＵであるＣＰＵ１０に割り振られる。 On the other hand, when the OS 101 is an OS that does not support a dedicated CPU, the job allocation control unit 115 allocates the input job to the operating CPU 10 regardless of whether the job has a predetermined function or not. In this case, since the dedicated CPU does not operate, all the jobs including the job of the predetermined function are allocated to the CPU 10 which is the user CPU.

ジョブ実行部１１６は、ジョブの割り当てをジョブ割振制御部１１５から受ける。そして、ジョブ実行部１１６は、割り当てられたジョブを実行する。 The job execution unit 116 receives job allocation from the job allocation control unit 115. Then, the job execution unit 116 executes the assigned job.

次に、図１０及び１１を参照して、専用ＣＰＵ対応ＯＳ及び専用ＣＰＵ非対応ＯＳにおけるＣＰＵ１０の起動時のそれぞれの動作を比較する。図１０は、専用ＣＰＵ対応ＯＳにおけるＣＰＵの起動時の処理を示した図である。図１１は、専用ＣＰＵ非対応ＯＳにおけるＣＰＵの起動時の処理を示した図である。 Next, with reference to FIGS. 10 and 11, the operations of the CPU 10 in the dedicated CPU compatible OS and the dedicated CPU non-compatible OS at startup are compared. FIG. 10 is a diagram showing processing at the time of starting the CPU in the dedicated CPU compatible OS. FIG. 11 is a diagram showing processing at the time of CPU startup in an OS that does not support a dedicated CPU.

図１０を参照して、専用ＣＰＵ対応ＯＳにおけるＣＰＵ１０の起動時の処理を説明する。サービスプロセッサ３０により選択されたＣＰＵ＃０で、ＩＰＬコマンドの実行開始される（ステップＳ１）。 With reference to FIG. 10, the processing at the time of starting the CPU 10 in the dedicated CPU compatible OS will be described. CPU # 0 selected by the service processor 30 starts executing the IPL command (step S1).

ＩＰＬコマンド実行開始時に、専用ＣＰＵ状態情報１２１おいて、専用ＣＰＵであるＣＰＵ＃４の情報がサービスプロセッサ３０により無効に設定される（ステップＳ２）。 At the start of IPL command execution, the information of CPU # 4, which is the dedicated CPU, is invalidated by the service processor 30 in the dedicated CPU status information 121 (step S2).

その後、有効化部１１２は、専用ＣＰＵ有効化命令を実行して、専用ＣＰＵ状態情報１２１におけるＣＰＵ＃４の情報を有効に設定するよう依頼する（ステップＳ３）。 After that, the activation unit 112 executes the dedicated CPU activation command to request that the information of CPU # 4 in the dedicated CPU status information 121 be effectively set (step S3).

その後、ＣＰＵ間通信部１２２が、ＣＰＵ間通信でセンスを実行する（ステップＳ４）。この際、ＣＰＵ間通信部１２２は、ユーザＣＰＵ及び専用ＣＰＵであるＣＰＵ＃１〜＃４については条件コード０（ＣＣ＝０）を応答し、余剰ＣＰＵであるＣＰＵ＃５〜＃７については条件コード３（ＣＣ＝３）を応答する。すなわち、実行元のＣＰＵ＃０を含め、ＣＰＵ＃０〜＃４が検出される。 After that, the inter-CPU communication unit 122 executes a sense in the inter-CPU communication (step S4). At this time, the inter-CPU communication unit 122 responds with the condition code 0 (CC = 0) for the user CPU and CPUs # 1 to # 4 which are dedicated CPUs, and conditions for CPUs # 5 and # 7 which are surplus CPUs. It responds with code 3 (CC = 3). That is, CPUs # 0 to # 4 are detected, including CPU # 0 of the execution source.

その後、ＣＰＵ間通信部１２２は、検出されたＣＰＵ＃１〜＃４に対してＣＰＵ間通信を行い起動させる（ステップＳ５）。これにより、実行元のＣＰＵ＃０を含め、ＣＰＵ＃０〜＃４が起動して、ジョブの実行が開始される。 After that, the inter-CPU communication unit 122 performs inter-CPU communication with the detected CPUs # 1 to # 4 and activates them (step S5). As a result, CPUs # 0 to # 4, including the execution source CPU # 0, are started and job execution is started.

次に、図１１を参照して、専用ＣＰＵ非対応ＯＳにおけるＣＰＵ１０の起動時の処理を説明する。サービスプロセッサ３０により選択されたＣＰＵ＃０で、ＩＰＬコマンドの実行開始される（ステップＳ１１）。 Next, with reference to FIG. 11, the processing at the time of starting the CPU 10 in the OS that does not support the dedicated CPU will be described. CPU # 0 selected by the service processor 30 starts executing the IPL command (step S11).

ＩＰＬコマンド実行開始時に、専用ＣＰＵ状態情報１２１おいて、専用ＣＰＵであるＣＰＵ＃４の情報がサービスプロセッサ３０により無効に設定される（ステップＳ１２）。この場合、専用ＣＰＵ状態情報１２１におけるＣＰＵ＃４の情報は無効の状態がその後も維持される。 At the start of IPL command execution, the information of CPU # 4, which is the dedicated CPU, is invalidated by the service processor 30 in the dedicated CPU status information 121 (step S12). In this case, the invalid state of the information of CPU # 4 in the dedicated CPU state information 121 is maintained even after that.

その後、ＣＰＵ間通信部１２２が、ＣＰＵ間通信でセンスを実行する（ステップＳ１３）。この際、ＣＰＵ間通信部１２２は、ユーザＣＰＵであるＣＰＵ＃１〜＃３については条件コード０（ＣＣ＝０）を応答し、無効な専用ＣＰＵ及び余剰ＣＰＵであるＣＰＵ＃４〜＃７については条件コード３（ＣＣ＝３）を応答する。すなわち、実行元のＣＰＵ＃０を含め、ＣＰＵ＃０〜＃３が検出される。 After that, the inter-CPU communication unit 122 executes a sense in the inter-CPU communication (step S13). At this time, the inter-CPU communication unit 122 responds to the condition code 0 (CC = 0) for CPUs # 1 to # 3 which are user CPUs, and for CPUs # 4 to # 7 which are invalid dedicated CPUs and surplus CPUs. Responds with condition code 3 (CC = 3). That is, CPUs # 0 to # 3 are detected, including CPU # 0 of the execution source.

その後、ＣＰＵ間通信部１２２は、検出されたＣＰＵ＃１〜＃３に対してＣＰＵ間通信を行い起動させる（ステップＳ１４）。これにより、実行元のＣＰＵ＃０を含め、ＣＰＵ＃０〜＃３が起動して、ジョブの実行が開始される。 After that, the inter-CPU communication unit 122 performs inter-CPU communication with the detected CPUs # 1 to # 3 and activates them (step S14). As a result, CPUs # 0 to # 3, including the execution source CPU # 0, are started and job execution is started.

このように、専用ＣＰＵ状態情報１２１が専用ＣＰＵ対応ＯＳにおいては有効化され、専用ＣＰＵ非対応ＯＳにおいては無効化されるため、専用ＣＰＵ対応ＯＳでは専用ＣＰＵが動作するのに対して、専用ＣＰＵ非対応ＯＳでは専用ＣＰＵが動作しない。 In this way, the dedicated CPU status information 121 is enabled in the dedicated CPU compatible OS and disabled in the dedicated CPU non-compatible OS, so that the dedicated CPU operates in the dedicated CPU compatible OS, whereas the dedicated CPU operates. The dedicated CPU does not work with non-compatible OS.

次に、図１２を参照して、専用ＣＰＵ対応ＯＳにおけるＣＰＵ起動処理の流れについて説明する。図１２は、専用ＣＰＵ対応ＯＳにおけるＣＰＵ起動処理のフローチャートである。 Next, with reference to FIG. 12, the flow of the CPU startup process in the dedicated CPU-compatible OS will be described. FIG. 12 is a flowchart of CPU startup processing in a dedicated CPU-compatible OS.

サービスプロセッサ３０は、初期プログラム８１を主記憶装置２０上にローディングする（ステップＳ１０１）。 The service processor 30 loads the initial program 81 onto the main storage device 20 (step S101).

次に、サービスプロセッサ３０は、起動させたファームウェア１０２が有する専用ＣＰＵ状態情報１２１の専用ＣＰＵの情報を初期化して無効に設定する（ステップＳ１０２）。 Next, the service processor 30 initializes the information of the dedicated CPU of the dedicated CPU status information 121 of the started firmware 102 and sets it to invalid (step S102).

次に、サービスプロセッサ３０は、ユーザＣＰＵであるＣＰＵ１０の中から起動処理を行わせるＣＰＵ１０を１つ起動させる（ステップＳ１０３）。 Next, the service processor 30 activates one CPU 10 that performs the activation process from the CPU 10 that is the user CPU (step S103).

起動したＣＰＵ１０の起動制御部１１１は、専用ＣＰＵ有効化命令を有効化部１１２に発行する（ステップＳ１０４）。有効化部１１２は、専用ＣＰＵ有効化命令を実行して、ファームウェア１０２が有する専用ＣＰＵ状態情報１２１の専用ＣＰＵの情報を有効に変更するよう依頼する。 The activation control unit 111 of the activated CPU 10 issues a dedicated CPU activation instruction to the activation unit 112 (step S104). The activation unit 112 executes a dedicated CPU activation command to request that the information of the dedicated CPU of the dedicated CPU status information 121 of the firmware 102 be effectively changed.

次に、起動制御部１１１は、センスのＣＰＵ間通信命令をＣＰＵ間通信部１２２へ送信する。ＣＰＵ間通信部１２２は、ＣＰＵ間通信命令を受けて、ＣＰＵ間通信を実施してＣＰＵ１０の検出を実行する（ステップＳ１０５）。その後、ＣＰＵ間通信部１２２は、応答したＣＰＵ１０を起動制御部１１１に通知する。 Next, the activation control unit 111 transmits a sense CPU-to-CPU communication command to the CPU-to-CPU communication unit 122. The CPU-to-CPU communication unit 122 receives the CPU-to-CPU communication command, performs inter-CPU communication, and executes detection of the CPU 10 (step S105). After that, the inter-CPU communication unit 122 notifies the start control unit 111 of the responding CPU 10.

起動制御部１１１は、応答があったＣＰＵ１０の情報とともにシステム構成への組み込みをシステム組込部１１３に指示する。システム組込部１１３は、応答したＣＰＵ１０をシステム構成に組み込む（ステップＳ１０６）。その後、システム組込部１１３は、システム構成に組み込んだＣＰＵ１０の情報を占有メモリ管理部１１４に通知する。 The start control unit 111 instructs the system built-in unit 113 to incorporate into the system configuration together with the information of the CPU 10 that has responded. The system built-in unit 113 incorporates the responding CPU 10 into the system configuration (step S106). After that, the system built-in unit 113 notifies the occupied memory management unit 114 of the information of the CPU 10 incorporated in the system configuration.

占有メモリ管理部１１４は、システム構成に組み込まれたＣＰＵ１０の情報の入力をシステム組込部１１３から受ける。そして、占有メモリ管理部１１４は、システム構成に組み込まれた各ＣＰＵ１０の占有メモリを主記憶装置２０に確保し、さらに、確保した占有メモリの初期化を行う（ステップＳ１０７）。 The occupied memory management unit 114 receives input of information of the CPU 10 incorporated in the system configuration from the system built-in unit 113. Then, the occupied memory management unit 114 secures the occupied memory of each CPU 10 incorporated in the system configuration in the main storage device 20, and further initializes the reserved occupied memory (step S107).

起動制御部１１１は、占有メモリの確保完了の通知を占有メモリ管理部１１４から受ける。そして、起動制御部１１１は、起動のＣＰＵ間通信命令をＣＰＵ間通信部１２２へ送信する。ＣＰＵ間通信部１２２は、ＣＰＵ間通信命令を受けて、起動のためのＣＰＵ間通信を応答したＣＰＵ１０に対して実施する（ステップＳ１０８）。 The start control unit 111 receives a notification from the occupied memory management unit 114 of the completion of securing the occupied memory. Then, the activation control unit 111 transmits the activation inter-CPU communication command to the inter-CPU communication unit 122. The inter-CPU communication unit 122 receives the inter-CPU communication command and executes the inter-CPU communication for activation with respect to the CPU 10 (step S108).

ＣＰＵ間通信部１２２による起動のためのＣＰＵ間通信により、検出されたＣＰＵ１０が起動して、システム構成内の全てのＣＰＵ１０の起動が完了する（ステップＳ１０９）。 The detected CPU 10 is activated by the inter-CPU communication for activation by the inter-CPU communication unit 122, and the activation of all the CPU 10s in the system configuration is completed (step S109).

次に、図１３を参照して、本実施例に係るサーバシステム１によるＣＰＵ間通信処理の流れについて説明する。図１３は、実施例１に係るサーバシステムによるＣＰＵ間通信処理のフローチャートである。この図１３のフローチャートで示した処理は、図１２のステップＳ１０５及びＳ１０８で実施される処理の一例にあたる。 Next, with reference to FIG. 13, the flow of inter-CPU communication processing by the server system 1 according to this embodiment will be described. FIG. 13 is a flowchart of inter-CPU communication processing by the server system according to the first embodiment. The process shown in the flowchart of FIG. 13 corresponds to an example of the process performed in steps S105 and S108 of FIG.

ＣＰＵ間通信部１２２は、モデル情報２００の中の専用ＣＰＵ情報２０１を参照する（ステップＳ２０１）。 The inter-CPU communication unit 122 refers to the dedicated CPU information 201 in the model information 200 (step S201).

次に、ＣＰＵ間通信部１２２は、通信対象のＣＰＵ１０が余剰ＣＰＵか否かを判定する（ステップＳ２０２）。通信対象のＣＰＵ１０が余剰ＣＰＵの場合（ステップＳ２０２：肯定）、ＣＰＵ間通信部１２２は、ステップＳ２０９へ進む。 Next, the inter-CPU communication unit 122 determines whether or not the CPU 10 to be communicated is a surplus CPU (step S202). When the CPU 10 to be communicated is a surplus CPU (step S202: affirmative), the inter-CPU communication unit 122 proceeds to step S209.

これに対して、通信対象のＣＰＵ１０が余剰ＣＰＵでない場合（ステップＳ２０２：否定）、ＣＰＵ間通信部１２２は、通信対象のＣＰＵ１０が専用ＣＰＵか否かを判定する（ステップＳ２０３）。通信対象のＣＰＵ１０が専用ＣＰＵでなくユーザＣＰＵの場合（ステップＳ２０３：否定）、ＣＰＵ間通信部１２２は、ステップＳ２０６へ進む。 On the other hand, when the CPU 10 to be communicated is not a surplus CPU (step S202: negative), the inter-CPU communication unit 122 determines whether or not the CPU 10 to be communicated is a dedicated CPU (step S203). When the CPU 10 to be communicated is not a dedicated CPU but a user CPU (step S203: negation), the inter-CPU communication unit 122 proceeds to step S206.

これに対して、通信対象のＣＰＵ１０が専用ＣＰＵの場合（ステップＳ２０３：肯定）、ＣＰＵ間通信部１２２は、専用ＣＰＵ状態情報１２１を参照する（ステップＳ２０４）。 On the other hand, when the CPU 10 to be communicated is a dedicated CPU (step S203: affirmative), the inter-CPU communication unit 122 refers to the dedicated CPU status information 121 (step S204).

そして、ＣＰＵ間通信部１２２は、通信対象のＣＰＵ１０が無効か否かを判定する（ステップＳ２０５）。通信対象のＣＰＵ１０が無効の場合（ステップＳ２０５：肯定）、ＣＰＵ間通信部１２２は、ステップＳ２０９へ進む。 Then, the inter-CPU communication unit 122 determines whether or not the CPU 10 to be communicated is invalid (step S205). When the CPU 10 to be communicated is invalid (step S205: affirmative), the inter-CPU communication unit 122 proceeds to step S209.

これに対して、通信対象のＣＰＵ１０が有効の場合（ステップＳ２０５：否定）、ＣＰＵ間通信部１２２は、ステップＳ２０６に進む。 On the other hand, when the CPU 10 to be communicated is valid (step S205: negative), the inter-CPU communication unit 122 proceeds to step S206.

その後、ＣＰＵ間通信部１２２は、ＣＰＵ間通信命令で指定された命令が有効な命令か否かを判定する（ステップＳ２０６）。 After that, the inter-CPU communication unit 122 determines whether or not the instruction specified by the inter-CPU communication instruction is a valid instruction (step S206).

命令が有効な命令の場合（ステップＳ２０６：肯定）、ＣＰＵ間通信部１２２は、命令に応じた処理を実行する（ステップＳ２０７）。例えば、ＣＰＵ間通信部１２２は、命センスの命令であれば、センスのＣＰＵ間通信を実行し、起動の命令であれば起動のＣＰＵ間通信を実行する。 When the instruction is a valid instruction (step S206: affirmative), the inter-CPU communication unit 122 executes processing according to the instruction (step S207). For example, the inter-CPU communication unit 122 executes inter-CPU communication of sense if it is a command of life sense, and executes inter-CPU communication of activation if it is a start command.

これに対して、命令が無効な命令の場合（ステップＳ２０６：否定）、ＣＰＵ間通信部１２２は、命令が無効であることを表す無効命令を起動制御部１１１に応答する（ステップＳ２０８）。具体的には、ＣＰＵ間通信部１２２は、ＣＰＵ間通信命令の応答として条件コード１（ｃｃ＝１）を応答する。 On the other hand, when the instruction is an invalid instruction (step S206: negation), the inter-CPU communication unit 122 responds to the activation control unit 111 with an invalid instruction indicating that the instruction is invalid (step S208). Specifically, the inter-CPU communication unit 122 responds with the condition code 1 (cc = 1) as a response to the inter-CPU communication instruction.

また、通信対象のＣＰＵ１０が余剰ＣＰＵの場合（ステップＳ２０２：肯定）、又は、通信対象のＣＰＵ１０が無効の場合（ステップＳ２０５：肯定）、ＣＰＵ間通信部１２２は、通信失敗を応答する（ステップＳ２０９）。具体的には、ＣＰＵ間通信部１２２は、ＣＰＵ間通信命令の応答として条件コード３（ｃｃ＝３）を応答する。 If the CPU 10 to be communicated is a surplus CPU (step S202: affirmative) or the CPU 10 to be communicated is invalid (step S205: affirmative), the inter-CPU communication unit 122 responds with a communication failure (step S209). ). Specifically, the inter-CPU communication unit 122 responds with the condition code 3 (cc = 3) as a response to the inter-CPU communication instruction.

次に、図１４を参照して、専用ＣＰＵ非対応ＯＳにおけるＣＰＵ起動処理の流れについて説明する。図１４は、専用ＣＰＵ非対応ＯＳにおけるＣＰＵ起動処理のフローチャートである。 Next, with reference to FIG. 14, the flow of CPU startup processing in an OS that does not support a dedicated CPU will be described. FIG. 14 is a flowchart of CPU startup processing in an OS that does not support a dedicated CPU.

サービスプロセッサ３０は、初期プログラム８１を主記憶装置２０上にローディングする（ステップＳ３０１）。 The service processor 30 loads the initial program 81 onto the main storage device 20 (step S301).

次に、サービスプロセッサ３０は、起動させたファームウェア１０２が有する専用ＣＰＵ状態情報１２１の専用ＣＰＵの情報を初期化して無効に設定する（ステップＳ３０２）。 Next, the service processor 30 initializes the information of the dedicated CPU of the dedicated CPU status information 121 of the started firmware 102 and sets it to invalid (step S302).

次に、サービスプロセッサ３０は、ユーザＣＰＵであるＣＰＵ１０の中から起動処理を行わせるＣＰＵ１０を１つ起動させる（ステップＳ３０３）。 Next, the service processor 30 activates one CPU 10 that performs the activation process from the CPU 10 that is the user CPU (step S303).

次に、起動制御部１１１は、センスのＣＰＵ間通信命令をＣＰＵ間通信部１２２へ送信する。ＣＰＵ間通信部１２２は、ＣＰＵ間通信命令を受けて、ＣＰＵ間通信を実施してＣＰＵ１０の検出を実行する（ステップＳ３０４）。その後、ＣＰＵ間通信部１２２は、応答したＣＰＵ１０を起動制御部１１１に通知する。 Next, the activation control unit 111 transmits a sense CPU-to-CPU communication command to the CPU-to-CPU communication unit 122. The CPU-to-CPU communication unit 122 receives the CPU-to-CPU communication command, performs inter-CPU communication, and executes detection of the CPU 10 (step S304). After that, the inter-CPU communication unit 122 notifies the start control unit 111 of the responding CPU 10.

起動制御部１１１は、応答があったＣＰＵ１０の情報とともにシステム構成への組み込みをシステム組込部１１３に指示する。システム組込部１１３は、応答したＣＰＵ１０をシステム構成に組み込む（ステップＳ３０５）。その後、システム組込部１１３は、システム構成に組み込んだＣＰＵ１０の情報を占有メモリ管理部１１４に通知する。 The start control unit 111 instructs the system built-in unit 113 to incorporate into the system configuration together with the information of the CPU 10 that has responded. The system built-in unit 113 incorporates the responding CPU 10 into the system configuration (step S305). After that, the system built-in unit 113 notifies the occupied memory management unit 114 of the information of the CPU 10 incorporated in the system configuration.

占有メモリ管理部１１４は、システム構成に組み込まれたＣＰＵ１０の情報の入力をシステム組込部１１３から受ける。そして、占有メモリ管理部１１４は、システム構成に組み込まれた各ＣＰＵ１０の占有メモリを主記憶装置２０に確保し、さらに、確保した占有メモリの初期化を行う（ステップＳ３０６）。 The occupied memory management unit 114 receives input of information of the CPU 10 incorporated in the system configuration from the system built-in unit 113. Then, the occupied memory management unit 114 secures the occupied memory of each CPU 10 incorporated in the system configuration in the main storage device 20, and further initializes the reserved occupied memory (step S306).

起動制御部１１１は、占有メモリの確保完了の通知を占有メモリ管理部１１４から受ける。そして、起動制御部１１１は、起動のＣＰＵ間通信命令をＣＰＵ間通信部１２２へ送信する。ＣＰＵ間通信部１２２は、ＣＰＵ間通信命令を受けて、起動のためのＣＰＵ間通信を応答したＣＰＵ１０に対して実施する（ステップＳ３０７）。 The start control unit 111 receives a notification from the occupied memory management unit 114 of the completion of securing the occupied memory. Then, the activation control unit 111 transmits the activation inter-CPU communication command to the inter-CPU communication unit 122. The inter-CPU communication unit 122 receives the inter-CPU communication command and executes the inter-CPU communication for activation with respect to the CPU 10 (step S307).

ＣＰＵ間通信部１２２による起動のためのＣＰＵ間通信により、検出されたＣＰＵ１０が起動して、システム構成内の全てのＣＰＵ１０の起が完了する（ステップＳ３０８）。 The detected CPU 10 is activated by the inter-CPU communication for activation by the inter-CPU communication unit 122, and the activation of all the CPU 10s in the system configuration is completed (step S308).

図１５は、暗号処理を行う場合の一例のシステム構成図である。所定処理として暗号処理を行う場合、例えば、サーバシステム１は、各種ソフトウェア製品４０１を動作させるともに、ＡＥＳ（Advanced Encryption Standard）暗号機能４０２を動作させる。ユーザＣＰＵであるＣＰＵ１０が、各種ソフトウェア製品４０１を動作される。また、専用ＣＰＵであるＣＰＵ１０が、ＡＥＳ暗号機能４０２を動作させる。 FIG. 15 is a system configuration diagram of an example in the case of performing encryption processing. When performing encryption processing as a predetermined processing, for example, the server system 1 operates various software products 401 and also operates an AES (Advanced Encryption Standard) encryption function 402. The CPU 10, which is the user CPU, operates various software products 401. Further, the CPU 10 which is a dedicated CPU operates the AES encryption function 402.

各種ソフトウェア製品４０１は、ユーザの入力情報やユーザ通知情報などをクライアント装置３から取得する。また、各種ソフトウェア製品４０１は、通信データなどを外部サーバ４から取得する。そして、各種ソフトウェア製品４０１は、ＡＥＳ暗号機能４０２と連動して、取得したデータを暗号化して取り扱う。 The various software products 401 acquire user input information, user notification information, and the like from the client device 3. Further, the various software products 401 acquire communication data and the like from the external server 4. The various software products 401 are linked with the AES encryption function 402 to encrypt and handle the acquired data.

また、サーバシステム１は、ストレージ装置２と接続される。ストレージ装置２は、ＡＥＳ暗号機能４０２により暗号化されたパスワードやシステム情報といった個人情報を格納する。 Further, the server system 1 is connected to the storage device 2. The storage device 2 stores personal information such as a password and system information encrypted by the AES encryption function 402.

また、各種ソフトウェア製品４０１は、ＡＥＳ暗号機能４０２により暗号化されたバックアップデータや保管データなどを外部保管装置５に格納する。さらに、各種ソフトウェア製品４０１は、ＡＥＳ暗号機能４０２により暗号化された性能情報や運用記録を出力データ６として出力する。 Further, the various software products 401 store the backup data, the storage data, and the like encrypted by the AES encryption function 402 in the external storage device 5. Further, the various software products 401 output the performance information and the operation record encrypted by the AES encryption function 402 as the output data 6.

以上に説明したように、本実施例に係るサーバシステムは、専用ＣＰＵ対応ＯＳが動作する場合は、専用ＣＰＵを有効にしてＣＰＵ間通信で応答させ、専用ＣＰＵを起動させる。そして、起動させた専用ＣＰＵを用いて所定機能を行わせる。これに対して、専用ＣＰＵ非対応ＯＳが動作する場合は、本実施例に係るサーバシステムは、専用ＣＰＵを無効にしてＣＰＵ間通信に応答しないようにして起動を抑制する。 As described above, in the server system according to the present embodiment, when the dedicated CPU-compatible OS operates, the dedicated CPU is enabled, a response is made by inter-CPU communication, and the dedicated CPU is started. Then, a predetermined function is performed using the activated dedicated CPU. On the other hand, when an OS that does not support a dedicated CPU operates, the server system according to this embodiment disables the dedicated CPU so that it does not respond to inter-CPU communication and suppresses startup.

より詳しくは、ハードウェア及びＯＳともに専用ＣＰＵに対応しない場合、専用ＣＰＵは存在しなく、専用ＣＰＵは使用されない。 More specifically, when neither the hardware nor the OS corresponds to the dedicated CPU, the dedicated CPU does not exist and the dedicated CPU is not used.

また、ＯＳが専用ＣＰＵに対応するが、ハードウェアが専用ＣＰＵに対応しない場合、専用ＣＰＵは存在しなく、モデル情報に専用ＣＰＵが登録されない。そのため、ＯＳは専用ＣＰＵを使用しない。 Further, when the OS corresponds to the dedicated CPU but the hardware does not correspond to the dedicated CPU, the dedicated CPU does not exist and the dedicated CPU is not registered in the model information. Therefore, the OS does not use a dedicated CPU.

また、ハードウェアが専用ＣＰＵに対応するが、ＯＳが専用ＣＰＵに対応しない場合、専用ＣＰＵ有効化命令が実行されないため、専用ＣＰＵは無効のままとなる。そして、専用ＣＰＵを通信対象としたＣＰＵ間通信は失敗し、専用ＣＰＵはシステム構成に組み込まれない。 Further, if the hardware corresponds to the dedicated CPU but the OS does not correspond to the dedicated CPU, the dedicated CPU activation instruction is not executed, so that the dedicated CPU remains invalid. Then, the inter-CPU communication with the dedicated CPU as the communication target fails, and the dedicated CPU is not incorporated into the system configuration.

また、ハードウェア及びＯＳともに専用ＣＰＵに対応する場合、専用ＣＰＵ有効化命令が実行されるため、専用ＣＰＵは有効になる。そして、専用ＣＰＵを通信対象としたＣＰＵ間通信が成功し、専用ＣＰＵはシステム構成に組み込まれる。 Further, when both the hardware and the OS correspond to the dedicated CPU, the dedicated CPU activation command is executed, so that the dedicated CPU becomes valid. Then, the inter-CPU communication with the dedicated CPU as the communication target is successful, and the dedicated CPU is incorporated into the system configuration.

以上により、共通化されたハードウェアリソースを有する場合に、専用ＣＰＵを使用して最小限の機能を与えることが可能となり、効率的なハードウェアリソースの使用することができる。 As described above, when having a common hardware resource, it is possible to provide a minimum function by using a dedicated CPU, and it is possible to efficiently use the hardware resource.

次に、実施例２について説明する。本実施例に係るサーバシステムは、複数の機能を別個に専用ＣＰＵに実行させることが実施例１と異なる。本実施例に係るサーバシステムも図２のブロック図で表される。以下の説明では、実施例１と同様の各部の機能については説明を省略する場合がある。 Next, Example 2 will be described. The server system according to the present embodiment is different from the first embodiment in that a plurality of functions are separately executed by a dedicated CPU. The server system according to this embodiment is also represented by the block diagram of FIG. In the following description, the description of the functions of the same parts as in the first embodiment may be omitted.

本実施例に係るサーバシステム１は、搭載されたＣＰＵ１０の中で、第１機能を実行する第１専用ＣＰＵ及び第２機能を実行する第２専用ＣＰＵが設定される。すなわち、第１専用ＣＰＵであるＣＰＵ１０は、実行可能な処理が第１機能の処理に制限される。また、第２専用ＣＰＵであるＣＰＵ１０は、実行可能な処理が第２機能の処理に制限される。 In the server system 1 according to the present embodiment, a first dedicated CPU for executing the first function and a second dedicated CPU for executing the second function are set in the mounted CPU 10. That is, in the CPU 10 which is the first dedicated CPU, the processes that can be executed are limited to the processes of the first function. Further, in the CPU 10 which is the second dedicated CPU, the process that can be executed is limited to the process of the second function.

図１６は、実施例２に係る専用ＣＰＵ情報の一例を示す図である。例えば、モデル情報２００は、第１専用ＣＰＵ情報２０１Ａ及び第２専用ＣＰＵ情報２０１Ｂを含む。第１専用ＣＰＵ情報２０１Ａは、第１専用ＣＰＵ台数２１１Ａ及び第１専用ＣＰＵ開始アドレス２１２Ａを含む。第２専用ＣＰＵ情報２０１Ｂは、第２専用ＣＰＵ台数２１１Ｂ及び第２専用ＣＰＵ開始アドレス２１２Ｂを含む。 FIG. 16 is a diagram showing an example of dedicated CPU information according to the second embodiment. For example, the model information 200 includes the first dedicated CPU information 201A and the second dedicated CPU information 201B. The first dedicated CPU information 201A includes the number of first dedicated CPUs 211A and the first dedicated CPU start address 212A. The second dedicated CPU information 201B includes the number of second dedicated CPUs 211B and the second dedicated CPU start address 212B.

サービスプロセッサ３０は、図１６に示す第１専用ＣＰＵ情報２０１Ａ及び第２専用ＣＰＵ情報２０１Ｂをモデル情報２００に登録する。 The service processor 30 registers the first dedicated CPU information 201A and the second dedicated CPU information 201B shown in FIG. 16 in the model information 200.

図１７は、実施例２に係る専用ＣＰＵ状態情報の一例を示す図である。サービスプロセッサ３０は、モデル情報２００の第１専用ＣＰＵ情報２０１Ａ及び第２専用ＣＰＵ情報２０１Ｂを用いて、ファームウェア１０２が有する専用ＣＰＵ状態情報１２１における第１専用ＣＰＵ及び第２専用ＣＰＵのＣＰＵ１０の位置を特定する。そして、サービスプロセッサ３０は、特定した位置を用いて、専用ＣＰＵ状態情報１２１の中の第１専用ＣＰＵ及び第２専用ＣＰＵの情報を無効に設定する。 FIG. 17 is a diagram showing an example of dedicated CPU state information according to the second embodiment. The service processor 30 uses the first dedicated CPU information 201A and the second dedicated CPU information 201B of the model information 200 to determine the positions of the CPU 10 of the first dedicated CPU and the second dedicated CPU in the dedicated CPU status information 121 of the firmware 102. Identify. Then, the service processor 30 invalidates the information of the first dedicated CPU and the second dedicated CPU in the dedicated CPU status information 121 by using the specified position.

ＣＰＵ間通信部１２２は、通信対象のＣＰＵ１０が余剰ＣＰＵでなければ、第１専用ＣＰＵ情報２０１Ａ及び第２専用ＣＰＵ情報２０１Ｂを参照して、通信対象のＣＰＵ１０が第１専用ＣＰＵ又は第２専用ＣＰＵいずれかであるかを判定する。 If the CPU 10 to be communicated is not a surplus CPU, the CPU-to-CPU communication unit 122 refers to the first dedicated CPU information 201A and the second dedicated CPU information 201B, and the CPU 10 to be communicated is the first dedicated CPU or the second dedicated CPU. Determine if it is either.

通信対象のＣＰＵ１０が第１専用ＣＰＵ又は第２専用ＣＰＵいずれかである場合、ＣＰＵ間通信部１２２は、ファームウェア１０２が有する専用ＣＰＵ状態情報１２１を参照して、通信対象のＣＰＵ１０が無効か否かを判定する。 When the CPU 10 to be communicated is either the first dedicated CPU or the second dedicated CPU, the inter-CPU communication unit 122 refers to the dedicated CPU status information 121 possessed by the firmware 102 to determine whether or not the CPU 10 to be communicated is invalid. Is determined.

通信対象のＣＰＵ１０が有効であれば、ＣＰＵ間通信部１２２は、ＣＰＵ間通信命令で指定された命令を実行する。 If the CPU 10 to be communicated is valid, the inter-CPU communication unit 122 executes the instruction specified by the inter-CPU communication instruction.

有効化部１１２は、第１専用ＣＰＵ有効化命令を実行することで、ファームウェア１０２に対して、モデル情報２００の第１専用ＣＰＵ情報２０１Ａを用いた第１専用ＣＰＵであるＣＰＵ１０の位置特定および第１専用ＣＰＵであるＣＰＵ１０の第１機能の有効化を依頼する。 By executing the first dedicated CPU activation command, the activation unit 112 identifies the position of the CPU 10 which is the first dedicated CPU using the first dedicated CPU information 201A of the model information 200 and the first 1 Requests activation of the first function of the CPU 10 which is a dedicated CPU.

また、有効化部１１２は、第２専用ＣＰＵ有効化命令を実行することで、ファームウェア１０２に対して、モデル情報２００の第２専用ＣＰＵ情報２０１Ｂを用いた第２専用ＣＰＵであるＣＰＵ１０の位置特定及び第２専用ＣＰＵであるＣＰＵ１０の第２機能の有効化を依頼する。 Further, the activation unit 112 executes the second dedicated CPU activation command to specify the position of the CPU 10 which is the second dedicated CPU using the second dedicated CPU information 201B of the model information 200 with respect to the firmware 102. And the activation of the second function of the CPU 10 which is the second dedicated CPU is requested.

ジョブ割振制御部１１５は、入力されたジョブが第１機能を行うジョブか、第２機能を行うジョブか、その他の通常のジョブかを判定する。そして、ジョブ割振制御部１１５は、入力されたジョブが第１機能を行うジョブの場合、第１専用ＣＰＵであるＣＰＵ１０にそのジョブを割り振る。また、ジョブ割振制御部１１５は、入力されたジョブが第２機能を行うジョブの場合、第２専用ＣＰＵであるＣＰＵ１０にそのジョブを割り振る。これに対して、入力されたジョブが第１機能又は第２機能以外を行う通常のジョブの場合、ジョブ割振制御部１１５は、ユーザＣＰＵであるＣＰＵ１０にそのジョブを割り振る。 The job allocation control unit 115 determines whether the input job is a job that performs the first function, a job that performs the second function, or another normal job. Then, when the input job is a job that performs the first function, the job allocation control unit 115 allocates the job to the CPU 10 which is the first dedicated CPU. Further, when the input job is a job performing the second function, the job allocation control unit 115 allocates the job to the CPU 10 which is the second dedicated CPU. On the other hand, when the input job is a normal job other than the first function or the second function, the job allocation control unit 115 allocates the job to the CPU 10 which is the user CPU.

次に、図１８を参照して、本実施例に係るサーバシステム１によるＣＰＵ間通信によるセンス処理の流れについて説明する。図１８は、実施例２に係るサーバシステムによるＣＰＵ間通信によるセンス処理のフローチャートである。 Next, with reference to FIG. 18, a flow of sense processing by inter-CPU communication by the server system 1 according to the present embodiment will be described. FIG. 18 is a flowchart of sense processing by inter-CPU communication by the server system according to the second embodiment.

ＣＰＵ間通信部１２２は、モデル情報２００の中の第１専用ＣＰＵ情報２０１Ａ及び第２専用ＣＰＵ情報２０１Ｂを参照する（ステップＳ４０１）。 The inter-CPU communication unit 122 refers to the first dedicated CPU information 201A and the second dedicated CPU information 201B in the model information 200 (step S401).

次に、ＣＰＵ間通信部１２２は、通信対象のＣＰＵ１０が余剰ＣＰＵか否かを判定する（ステップＳ４０２）。通信対象のＣＰＵ１０が余剰ＣＰＵの場合（ステップＳ４０２：肯定）、ＣＰＵ間通信部１２２は、ステップＳ４０９へ進む。 Next, the inter-CPU communication unit 122 determines whether or not the CPU 10 to be communicated is a surplus CPU (step S402). When the CPU 10 to be communicated is a surplus CPU (step S402: affirmative), the inter-CPU communication unit 122 proceeds to step S409.

これに対して、通信対象のＣＰＵ１０が余剰ＣＰＵでない場合（ステップＳ４０２：否定）、ＣＰＵ間通信部１２２は、通信対象のＣＰＵ１０が第１専用ＣＰＵ又は第２専用ＰＣＵであるか否かを判定する（ステップＳ４０３）。通信対象のＣＰＵ１０が第１専用ＣＰＵ又は第２専用ＣＰＵのいずれでもなくユーザＣＰＵの場合（ステップＳ４０３：否定）、ＣＰＵ間通信部１２２は、ステップＳ４０６へ進む。 On the other hand, when the CPU 10 to be communicated is not a surplus CPU (step S402: negation), the inter-CPU communication unit 122 determines whether or not the CPU 10 to be communicated is a first dedicated CPU or a second dedicated PCU. (Step S403). When the CPU 10 to be communicated is not a first dedicated CPU or a second dedicated CPU but a user CPU (step S403: negative), the inter-CPU communication unit 122 proceeds to step S406.

これに対して、通信対象のＣＰＵ１０が第１専用ＣＰＵ又は第２専用ＰＣＵのいずれかの場合（ステップＳ４０３：肯定）、ＣＰＵ間通信部１２２は、ファームウェア１０２が有する専用ＣＰＵ状態情報１２１を参照する（ステップＳ４０４）。 On the other hand, when the CPU 10 to be communicated is either the first dedicated CPU or the second dedicated PCU (step S403: affirmative), the inter-CPU communication unit 122 refers to the dedicated CPU status information 121 possessed by the firmware 102. (Step S404).

そして、ＣＰＵ間通信部１２２は、通信対象のＣＰＵ１０が無効か否かを判定する（ステップＳ４０５）。通信対象のＣＰＵ１０が無効の場合（ステップＳ４０５：肯定）、ＣＰＵ間通信部１２２は、ステップＳ４０９へ進む。 Then, the inter-CPU communication unit 122 determines whether or not the CPU 10 to be communicated is invalid (step S405). When the CPU 10 to be communicated is invalid (step S405: affirmative), the inter-CPU communication unit 122 proceeds to step S409.

これに対して、通信対象のＣＰＵ１０が有効の場合（ステップＳ４０５：否定）、ＣＰＵ間通信部１２２は、ステップＳ４０６に進む。 On the other hand, when the CPU 10 to be communicated is valid (step S405: negative), the inter-CPU communication unit 122 proceeds to step S406.

その後、ＣＰＵ間通信部１２２は、ＣＰＵ間通信命令で指定された命令が有効な命令か否かを判定する（ステップＳ４０６）。 After that, the inter-CPU communication unit 122 determines whether or not the instruction specified by the inter-CPU communication instruction is a valid instruction (step S406).

命令が有効な命令の場合（ステップＳ４０６：肯定）、ＣＰＵ間通信部１２２は、命令に応じた処理を実行する（ステップＳ４０７）。 When the instruction is a valid instruction (step S406: affirmative), the inter-CPU communication unit 122 executes processing according to the instruction (step S407).

これに対して、命令が無効な命令の場合（ステップＳ４０６：否定）、ＣＰＵ間通信部１２２は、命令が無効であることを表す無効命令を起動制御部１１１に応答する（ステップＳ４０８）。具体的には、ＣＰＵ間通信部１２２は、ＣＰＵ間通信命令の応答として条件コード１（ｃｃ＝１）を応答する。 On the other hand, when the instruction is an invalid instruction (step S406: negation), the inter-CPU communication unit 122 responds to the activation control unit 111 with an invalid instruction indicating that the instruction is invalid (step S408). Specifically, the inter-CPU communication unit 122 responds with the condition code 1 (cc = 1) as a response to the inter-CPU communication instruction.

また、通信対象のＣＰＵ１０が余ＣＰＵの場合（ステップＳ４０２：肯定）、又は、通信対象のＣＰＵ１０が無効の場合（ステップＳ４０５：肯定）、ＣＰＵ間通信部１２２は、通信失敗を応答する（ステップＳ４０９）。具体的には、ＣＰＵ間通信部１２２は、ＣＰＵ間通信命令の応答として条件コード３（ｃｃ＝３）を応答する。 Further, when the CPU 10 to be communicated is a surplus CPU (step S402: affirmative) or when the CPU 10 to be communicated is invalid (step S405: affirmative), the inter-CPU communication unit 122 responds with a communication failure (step S409). ). Specifically, the inter-CPU communication unit 122 responds with the condition code 3 (cc = 3) as a response to the inter-CPU communication instruction.

以上に説明したように、本実施例に係るサーバシステムは、予め決められた異なる機能を異なる専用ＣＰＵに割り当てて、その割り当てた機能に制限して処理を実行させる。その場合にも、本実施例に係るサーバシステムは、専用ＣＰＵ対応ＯＳが動作する場合には専用ＣＰＵを起動させ、専用ＣＰＵ非対応ＯＳが動作する場合には専用ＣＰＵの起動を抑制する。これにより、共通化されたハードウェアリソースを有し、複数の機能を各機能に制限して専用ＣＰＵに実行させる場合に、専用ＣＰＵを使用して最小限の機能を与えることが可能となり、効率的なハードウェアリソースの使用することができる。 As described above, in the server system according to the present embodiment, different predetermined functions are assigned to different dedicated CPUs, and the processing is limited to the assigned functions. Even in that case, the server system according to the present embodiment starts the dedicated CPU when the dedicated CPU compatible OS operates, and suppresses the startup of the dedicated CPU when the dedicated CPU non-compatible OS operates. As a result, when having common hardware resources and limiting multiple functions to each function and causing a dedicated CPU to execute, it is possible to provide the minimum functions using the dedicated CPU, which is efficient. Hardware resources can be used.

１ サーバシステム
１０ ＣＰＵ
２０ 主記憶装置
３０ サービスプロセッサ
４０ チャネルサブシステム
５０ スイッチ
６０ 制御ユニット
７０ ＩＯ装置
８０ ディスク
８１ 初期プログラム
１１１ 起動制御部
１１２ 有効化部
１１３ システム組込部
１１４ 占有メモリ管理部
１１５ ジョブ割振制御部
１１６ ジョブ実行部
１２１ 専用ＣＰＵ状態情報
１２２ ＣＰＵ間通信部
２００ モデル情報
２０１ 専用ＣＰＵ情報
２１１ 専用ＣＰＵ台数
２１２ 専用ＣＰＵ開始アドレス
２０１Ａ 第１専用ＣＰＵ情報
２０１Ｂ 第２専用ＣＰＵ情報
２１１Ａ 第１専用ＣＰＵ台数
２１１Ｂ 第２専用ＣＰＵ台数
２１２Ａ 第１専用ＣＰＵ開始アドレス
２１２Ｂ 第２専用ＣＰＵ開始アドレス 1 server system 10 CPU
20 Main storage unit 30 Service processor 40 Channel subsystem 50 Switch 60 Control unit 70 IO device 80 Disk 81 Initial program 111 Startup control unit 112 Activation unit 113 System embedding unit 114 Occupied memory management unit 115 Job allocation control unit 116 Job execution Part 121 Dedicated CPU status information 122 Inter-CPU communication unit 200 Model information 201 Dedicated CPU information 211 Dedicated CPU number 212 Dedicated CPU start address 201A 1st dedicated CPU information 201B 2nd dedicated CPU information 211A 1st dedicated CPU number 211B 2nd dedicated CPU Number of units 212A 1st dedicated CPU start address 212B 2nd dedicated CPU start address

Claims (7)

各種機能を実行するユーザＣＰＵ及び所定機能の実行に機能が制限された専用ＣＰＵを含む複数のＣＰＵと、
オペレーティングシステムの種別を基に、前記専用ＣＰＵの状態を表す専用ＣＰＵ状態情報における前記専用ＣＰＵの状態を有効にする有効化部と、
前記専用ＣＰＵ状態情報における前記専用ＣＰＵの状態が有効の場合に、前記専用ＣＰＵをシステム構成に組み込んで起動させる起動制御部と
を備えたことを特徴とする情報処理装置。 Multiple CPUs, including a user CPU that executes various functions and a dedicated CPU whose functions are limited to the execution of predetermined functions,
Based on the type of operating system, the activation unit that enables the state of the dedicated CPU in the dedicated CPU status information indicating the state of the dedicated CPU, and
An information processing device including a start control unit that incorporates the dedicated CPU into a system configuration and activates the dedicated CPU when the state of the dedicated CPU in the dedicated CPU status information is valid. 前記専用ＣＰＵ状態情報において前記専用ＣＰＵが有効の場合、前記専用ＣＰＵと通信を行い、前記専用ＣＰＵが有効でない場合、前記専用ＣＰＵと通信を行わないＣＰＵ間通信部をさらに備え、
前記起動制御部は、前記ＣＰＵ間通信部に前記専用ＣＰＵとの通信を行わせ、前記ＣＰＵ間通信部が前記専用ＣＰＵと通信を行った場合、前記専用ＣＰＵを前記システム構成に組み込んで起動させ、前記ＣＰＵ間通信部が前記専用ＣＰＵと通信を行わない場合、前記専用ＣＰＵを前記システム構成に組み込まない
ことを特徴とする請求項１に記載の情報処理装置。 Further, an inter-CPU communication unit that communicates with the dedicated CPU when the dedicated CPU is valid in the dedicated CPU status information and does not communicate with the dedicated CPU when the dedicated CPU is not valid is provided.
The start control unit causes the CPU-to-CPU communication unit to communicate with the dedicated CPU, and when the CPU-to-CPU communication unit communicates with the dedicated CPU, the dedicated CPU is incorporated into the system configuration and started. The information processing device according to claim 1, wherein the dedicated CPU is not incorporated into the system configuration when the inter-CPU communication unit does not communicate with the dedicated CPU. 前記有効化部は、前記オペレーティングシステムが前記専用ＣＰＵを使用可能な場合、前記専用ＣＰＵ状態情報における前記専用ＣＰＵの状態を有効にすることを特徴とする請求項１又は２に記載の情報処理装置。 The information processing apparatus according to claim 1 or 2, wherein the activation unit activates the state of the dedicated CPU in the dedicated CPU state information when the operating system can use the dedicated CPU. .. 前記専用ＣＰＵ状態情報における前記専用ＣＰＵの状態を予め無効とする初期化部をさらに備えたことを特徴とする請求項１〜３のいずれか一つに記載の情報処理装置。 The information processing apparatus according to any one of claims 1 to 3, further comprising an initialization unit that invalidates the state of the dedicated CPU in the dedicated CPU state information in advance. 前記ＣＰＵの中から前記専用ＣＰＵを特定するための専用ＣＰＵ情報を格納する記憶部をさらに備え、
前記有効化部は、前記記憶部に格納された前記専用ＣＰＵ情報を基に、前記専用ＣＰＵ状態情報における前記専用ＣＰＵの位置を特定する
ことを特徴とする請求項１〜４のいずれか一つに記載の情報処理装置。 Further, a storage unit for storing dedicated CPU information for identifying the dedicated CPU from the CPU is provided.
One of claims 1 to 4, wherein the activation unit specifies the position of the dedicated CPU in the dedicated CPU status information based on the dedicated CPU information stored in the storage unit. The information processing unit described in. 前記起動制御部は、前記ＣＰＵのうち前記ユーザＣＰＵ及び前記専用ＣＰＵ以外のＣＰＵを前記システム構成に組み込まないことを特徴とする請求項１〜５のいずれか一つに記載の情報処理装置。 The information processing device according to any one of claims 1 to 5, wherein the activation control unit does not incorporate a CPU other than the user CPU and the dedicated CPU among the CPUs into the system configuration. 各種機能を実行するユーザＣＰＵ及び所定機能の実行に機能が制限された専用ＣＰＵを含む複数のＣＰＵを有する情報処理装置の制御プロブラムであって、
オペレーティングシステムの種別を基に、前記専用ＣＰＵの状態を表す専用ＣＰＵ状態情報における前記専用ＣＰＵの状態を有効にし、
前記専用ＣＰＵ状態情報における前記専用ＣＰＵの状態が有効の場合に、前記専用ＣＰＵをシステム構成に組み込んで起動させる
処理をコンピュータに実行させることを特徴とする制御プログラム。 A control program for an information processing unit having a plurality of CPUs including a user CPU that executes various functions and a dedicated CPU whose functions are limited to the execution of predetermined functions.
Based on the type of operating system, enable the state of the dedicated CPU in the dedicated CPU status information indicating the state of the dedicated CPU.
A control program characterized by causing a computer to execute a process of incorporating the dedicated CPU into a system configuration and starting the dedicated CPU when the state of the dedicated CPU in the dedicated CPU status information is valid.
JP2020096511A 2020-06-02 2020-06-02 Information processing apparatus and control program Pending JP2021189919A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020096511A JP2021189919A (en) 2020-06-02 2020-06-02 Information processing apparatus and control program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020096511A JP2021189919A (en) 2020-06-02 2020-06-02 Information processing apparatus and control program

Publications (1)

Publication Number Publication Date
JP2021189919A true JP2021189919A (en) 2021-12-13

Family

ID=78848434

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020096511A Pending JP2021189919A (en) 2020-06-02 2020-06-02 Information processing apparatus and control program

Country Status (1)

Country Link
JP (1) JP2021189919A (en)

Similar Documents

Publication Publication Date Title
JP4487920B2 (en) Boot control method, computer system and processing program therefor
JP4921384B2 (en) Method, apparatus and system for dynamically reallocating memory from one virtual machine to another
US6496893B1 (en) Apparatus and method for swapping devices while a computer is running
JP6458146B2 (en) Computer and memory area management method
EP3495938B1 (en) Raid configuration
JP5149732B2 (en) Virtual computer system
JP2004220218A (en) Information processor
EP2926239A1 (en) Bootability with multiple logical unit numbers
WO2005101205A1 (en) Computer system
US7523229B2 (en) Memory protection during direct memory access
US7886095B2 (en) I/O space request suppressing method for PCI device
TW201106271A (en) Method of switching different operating systems in computer
KR100767905B1 (en) Computer system
JP2010282585A (en) Power management circuit, power management method and power management program
JP4692912B2 (en) Resource allocation system and resource allocation method
JP2021189919A (en) Information processing apparatus and control program
JP3202647B2 (en) Information processing device
US20120284711A1 (en) Method and Arrangement for Configuring a Resource for a Virtual Runtime Environment
JP4841371B2 (en) Computer system and its I / O space resource allocation method
JP7318799B2 (en) Information processing device, operation control method and operation control program
WO2021181537A1 (en) Information processor, information processing method, and information processing program
JP5481508B2 (en) Computer, virtualization mechanism, computer system, and virtual machine activation management method
JP5553851B2 (en) Computer, virtualization mechanism, and virtual machine activation management method
JP6364819B2 (en) Information processing apparatus, information processing system, activation control method, and program
JP2003177929A (en) Master machine, slave machine, and clustering system having them