JP2021175152A - Filter element - Google Patents

Filter element Download PDF

Info

Publication number
JP2021175152A
JP2021175152A JP2020080457A JP2020080457A JP2021175152A JP 2021175152 A JP2021175152 A JP 2021175152A JP 2020080457 A JP2020080457 A JP 2020080457A JP 2020080457 A JP2020080457 A JP 2020080457A JP 2021175152 A JP2021175152 A JP 2021175152A
Authority
JP
Japan
Prior art keywords
conductor
filter element
pair
strip
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020080457A
Other languages
Japanese (ja)
Inventor
佑一郎 山口
Yuichiro Yamaguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2020080457A priority Critical patent/JP2021175152A/en
Publication of JP2021175152A publication Critical patent/JP2021175152A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Control Of Motors That Do Not Use Commutators (AREA)
  • Waveguides (AREA)

Abstract

To reduce the size of a filter element whose passband is in the microwave or millimeter wave band when viewed in a plane view.SOLUTION: A filter element (10) has a laminated substrate (11), conductor films (121,122), strip conductors (131,132) provided in a specific intermediate layer (intermediate layer interposed between the substrate 113 and the substrate 114) and along the outer edge of the inner region (RI), and a group of conductor post (15) disposed in the inner region (RI).SELECTED DRAWING: Figure 2

Description

本発明は、フィルタ素子に関する。 The present invention relates to a filter element.

マイクロ波帯あるいはミリ波帯に含まれる所定の共振周波数を有し、該共振周波数を含む通過帯域に含まれる電磁波を通過させるフィルタ素子が広く利用されている。このようなフィルタ素子の一例として、特許文献１の図１に記載の電磁界バンドパスフィルタが挙げられる。 A filter element having a predetermined resonance frequency included in a microwave band or a millimeter wave band and passing an electromagnetic wave included in a pass band including the resonance frequency is widely used. As an example of such a filter element, the electromagnetic field bandpass filter described in FIG. 1 of Patent Document 1 can be mentioned.

この電磁界バンドパスフィルタは、印刷配線回路基板の一方の主面上、すなわち同一平面上に設けられた４個の共振器を備えている。これらの４個の共振器の各々の一方の端部同士は、短絡されている。また、これらの４個の共振器の各々は、上述した短絡された点を中心として、４回の回転対称性を有するように配置されている。 This electromagnetic field bandpass filter includes four resonators provided on one main surface of the printed wiring circuit board, that is, on the same plane. One end of each of these four resonators is short-circuited. Further, each of these four resonators is arranged so as to have four rotational symmetries around the short-circuited point described above.

特開２０１８−１９１２４７号公報JP-A-2018-191247

しかしながら、上述のような電磁界バンドパスフィルタは、容量結合する一対の帯状導体を含む構造を、同一平面状に複数配置することによって共振周波数を調整している。そのため、上述のような電磁界バンドパスフィルタは、平面視した場合のサイズを小型化することが難しい。 However, in the electromagnetic field bandpass filter as described above, the resonance frequency is adjusted by arranging a plurality of structures including a pair of capacitively coupled band-shaped conductors in the same plane. Therefore, it is difficult to reduce the size of the electromagnetic field bandpass filter as described above when viewed in a plan view.

本発明の一態様に係るフィルタ素子は、上述した課題に鑑みなされたものであり、その目的は、通過帯域がマイクロ波帯あるいはミリ波帯に含まれるフィルタ素子において、平面視した場合のサイズを小型化することである。 The filter element according to one aspect of the present invention has been made in view of the above-mentioned problems, and an object of the present invention is to determine the size of a filter element whose pass band is included in the microwave band or the millimeter wave band when viewed in a plan view. It is to make it smaller.

上記の課題を解決するために、本発明の第１の態様に係るフィルタ素子は、誘電体製の複数の基板を積層してなる積層基板と、前記積層基板を挟み込む一対の導体膜と、前記積層基板の１又は複数の中間層のうち特定の中間層に設けられ、且つ、該特定の中間層の閉じた領域である内側領域の外縁の外側に、該外縁に沿って設けられた一対の帯状導体と、前記一対の帯状導体の各々に１つずつ接続された一対の入出力ポートと、前記内側領域内に配置され、且つ、前記一対の導体膜同士を短絡する複数の導体ポストからなる導体ポスト群と、を備えている。 In order to solve the above problems, the filter element according to the first aspect of the present invention includes a laminated substrate formed by laminating a plurality of substrates made of a dielectric, a pair of conductor films sandwiching the laminated substrate, and the above. A pair of intermediate layers provided on a specific intermediate layer among one or a plurality of intermediate layers of a laminated substrate, and provided along the outer edge outside the outer edge of an inner region which is a closed region of the specific intermediate layer. It consists of a strip-shaped conductor, a pair of input / output ports connected to each of the pair of strip-shaped conductors, and a plurality of conductor posts arranged in the inner region and short-circuiting the pair of conductor films. It is equipped with a group of conductor posts.

上記の構成によれば、容量結合する一対の帯状導体を含む構造を複数用いることなく、通過帯域がマイクロ波帯あるいはミリ波帯に含まれるフィルタ素子を実現することができる。したがって、本フィルタ素子は、通過帯域がマイクロ波帯あるいはミリ波帯に含まれるフィルタ素子において、平面視した場合のサイズを小型化することができる。 According to the above configuration, it is possible to realize a filter element whose pass band is included in the microwave band or the millimeter wave band without using a plurality of structures including a pair of band-shaped conductors that are capacitively coupled. Therefore, the size of the filter element in a plan view can be reduced in the filter element whose pass band is included in the microwave band or the millimeter wave band.

また、本発明の第２の態様に係るフィルタ素子は、第１の態様に係るフィルタ素子の構成に加えて、前記一対の帯状導体は、線対称となる形状を有し、前記一対の入出力ポートの各々は、前記一対の帯状導体が前記線対称となる対称軸上において、前記一対の帯状導体の各々に接続されている、構成を採用している。 Further, in the filter element according to the second aspect of the present invention, in addition to the configuration of the filter element according to the first aspect, the pair of strip conductors have a shape that is axisymmetric, and the pair of input / output conductors. Each of the ports employs a configuration in which the pair of strip conductors are connected to each of the pair of strip conductors on an axis of symmetry in which the pair of strip conductors are axisymmetric.

上記の構成によれば、一対の帯状導体及び一対の入出力ポートの対称性を高めることができる。その結果、一対の帯状導体の各々において、入出力ポートが接続される接続点から、帯状導体の両端の各々までの距離が等しくなる。したがって、本フィルタ素子は、通過特性及び反射特性を高めることができる。 According to the above configuration, the symmetry of the pair of strip conductors and the pair of input / output ports can be enhanced. As a result, in each of the pair of strip conductors, the distance from the connection point to which the input / output ports are connected to each of both ends of the strip conductor becomes equal. Therefore, this filter element can enhance the pass characteristics and the reflection characteristics.

また、本発明の第３の態様に係るフィルタ素子は、第１又は第２の態様に係るフィルタ素子の構成に加えて、前記一対の帯状導体の各々の長軸のパターンは、それぞれ、半円弧状である、構成を採用している。 Further, in the filter element according to the third aspect of the present invention, in addition to the configuration of the filter element according to the first or second aspect, the pattern of each major axis of the pair of strip conductors is a semicircle, respectively. It has an arc-shaped structure.

一対の帯状導体における長軸のパターンは限定されるものではないが、好適な例としては、半円弧状が挙げられる。 The pattern of the long axis in the pair of strip conductors is not limited, but a preferred example is a semicircular arc shape.

また、本発明の第４の態様に係るフィルタ素子は、第１〜第３の態様の何れか一態様に係るフィルタ素子の構成に加えて、前記複数の導体ポストは、前記内側領域の外縁に沿って、一重又は複数重の柵状に設けられている、構成を採用している。 Further, in the filter element according to the fourth aspect of the present invention, in addition to the configuration of the filter element according to any one of the first to third aspects, the plurality of conductor posts are formed on the outer edge of the inner region. Along the way, a single or multiple fence-like structure is adopted.

上記の構成によれば、前記複数の導体ポストのうち隣接する導体ポスト同士の中心間距離と、各導体ポストの直径とを適宜設計することにより、一対の帯状導体同士の間に生じる結合の強さを制御することができる。その、結果として、本フィルタ素子は、接する導体ポスト同士の中心間距離及び各導体ポストの直径を設計パラメータとして、通過特性及び反射特性を最適化することができる。 According to the above configuration, by appropriately designing the distance between the centers of adjacent conductor posts among the plurality of conductor posts and the diameter of each conductor post, the strength of the bond generated between the pair of strip-shaped conductors is strong. Can be controlled. As a result, the present filter element can optimize the pass characteristics and the reflection characteristics by using the distance between the centers of the conductor posts in contact with each other and the diameter of each conductor post as design parameters.

また、本発明の第５の態様に係るフィルタ素子は、第４の態様に係るフィルタ素子の構成に加えて、前記複数の導体ポストは、二重の柵状に設けられている、構成を採用している。 Further, the filter element according to the fifth aspect of the present invention adopts a configuration in which the plurality of conductor posts are provided in a double fence shape in addition to the configuration of the filter element according to the fourth aspect. doing.

上記の構成によれば、遮断帯域のうち通過帯域の近傍におけるＳパラメータＳ（２，１）の減衰を急峻にすることができる。 According to the above configuration, it is possible to steeply attenuate the S parameter S (2, 1) in the vicinity of the pass band in the cutoff band.

また、本発明の第６の態様に係るフィルタ素子は、第１〜第５の態様の何れか一態様に係るフィルタ素子の構成に加えて、前記複数の導体ポストを複数の第１導体ポストとして、前記一対の帯状導体を取り囲むように設けられ、且つ、前記一対の導体膜同士を短絡する複数の第２導体ポストからなるポスト壁を更に備えている、構成を採用している。 Further, in the filter element according to the sixth aspect of the present invention, in addition to the configuration of the filter element according to any one of the first to fifth aspects, the plurality of conductor posts are used as a plurality of first conductor posts. The structure is adopted, which is provided so as to surround the pair of strip-shaped conductors and further includes a post wall composed of a plurality of second conductor posts that short-circuit the pair of conductor films.

上記の構成によれば、ポスト壁を備えていない場合と比較して、通過帯域の帯域幅を狭くすることができる。 According to the above configuration, the bandwidth of the passband can be narrowed as compared with the case where the post wall is not provided.

また、本発明の第７の態様に係るフィルタ素子は、第６の態様に係るフィルタ素子の構成に加えて、前記積層基板の１又は複数の中間層のうち少なくとも１つの中間層に設けられた枠状の導体パターンであって、前記複数の第２導体ポストの各々を短絡する少なくとも１つの導体パターンを更に備えている、構成を採用している。 Further, the filter element according to the seventh aspect of the present invention is provided in at least one intermediate layer among one or a plurality of intermediate layers of the laminated substrate in addition to the configuration of the filter element according to the sixth aspect. A frame-shaped conductor pattern is adopted, which further includes at least one conductor pattern that short-circuits each of the plurality of second conductor posts.

上記の構成によれば、複数の第２導体ポストの各々の電位差をより低減することができる。 According to the above configuration, the potential difference between the plurality of second conductor posts can be further reduced.

本発明の一態様によれば、通過帯域がマイクロ波帯あるいはミリ波帯に含まれるフィルタ素子において、平面視した場合のサイズを小型化することができる。 According to one aspect of the present invention, in a filter element whose pass band is included in the microwave band or the millimeter wave band, the size when viewed in a plan view can be reduced.

本発明の第１の実施形態に係るフィルタ素子の斜視図である。It is a perspective view of the filter element which concerns on 1st Embodiment of this invention. （ａ）は、図１に示したフィルタ素子が備えている一対の帯状導体の平面図である。（ｂ）は、図１に示したフィルタ素子の断面図である。(A) is a plan view of a pair of strip-shaped conductors included in the filter element shown in FIG. (B) is a cross-sectional view of the filter element shown in FIG. 図１に示したフィルタ素子の第１の変形例の平面図である。It is a top view of the 1st modification of the filter element shown in FIG. 図１に示したフィルタ素子の第２の変形例の平面図である。It is a top view of the 2nd modification of the filter element shown in FIG. 図１に示したフィルタ素子の第３の変形例の斜視図である。It is a perspective view of the 3rd modification of the filter element shown in FIG. 本発明の第１の実施例であるフィルタ素子の透過特性及び反射特性を示すグラフである。It is a graph which shows the transmission characteristic and the reflection characteristic of the filter element which is 1st Example of this invention. 本発明の比較例であるフィルタ素子の透過特性及び反射特性を示すグラフである。It is a graph which shows the transmission characteristic and the reflection characteristic of the filter element which is a comparative example of this invention. 本発明の第１の実施例及び第２の実施例であるフィルタ素子の透過特性を示すグラフである。It is a graph which shows the transmission characteristic of the filter element which is 1st Example and 2nd Example of this invention. 本発明の第２の実施例及び第３の実施例であるフィルタ素子の透過特性を示すグラフである。It is a graph which shows the transmission characteristic of the filter element which is 2nd Example and 3rd Example of this invention. 本発明の比較例であるフィルタ素子が備えている一対の帯状導体の平面図である。It is a top view of the pair of strip-shaped conductors provided in the filter element which is a comparative example of this invention.

〔フィルタ素子〕
本発明の一実施形態に係るフィルタ素子１０について、図１及び図２を参照して説明する。図１は、フィルタ素子１０の斜視図である。図２の（ａ）は、フィルタ素子１０が備えている帯状導体１３１及び１３２の平面図である。図２の（ｂ）は、図２の（ａ）に示したＡ−Ａ’線に沿った断面におけるフィルタ素子１０の断面図である。 [Filter element]
The filter element 10 according to the embodiment of the present invention will be described with reference to FIGS. 1 and 2. FIG. 1 is a perspective view of the filter element 10. FIG. 2A is a plan view of the strip conductors 131 and 132 included in the filter element 10. FIG. 2B is a cross-sectional view of the filter element 10 in a cross section taken along the line AA'shown in FIG. 2A.

フィルタ素子１０は、マイクロ波帯あるいはミリ波帯に含まれる所定の共振周波数を有し、該共振周波数を含む通過帯域に含まれる電磁波を通過させるフィルタ素子である。本実施形態において、フィルタ素子１０は、共振周波数が２０ＧＨｚ近傍となるように設計されている。 The filter element 10 is a filter element having a predetermined resonance frequency included in the microwave band or the millimeter wave band and passing an electromagnetic wave included in the pass band including the resonance frequency. In the present embodiment, the filter element 10 is designed so that the resonance frequency is in the vicinity of 20 GHz.

図１及び図２の（ａ）及び（ｂ）に示すように、フィルタ素子１０は、積層基板１１、導体膜１２１，１２２と、帯状導体１３１，１３２と、入出力ポート１４１，１４２と、導体ポスト群１５と、ポスト壁１６と、導体パターン１７１，１７２，１７３と、を備えている。 As shown in FIGS. 1 and 2 (a) and 2 (b), the filter element 10 includes a laminated substrate 11, conductor films 121 and 122, strip-shaped conductors 131 and 132, input / output ports 141 and 142, and conductors. It includes a post group 15, a post wall 16, and conductor patterns 171, 172, and 173.

＜積層基板＞
積層基板１１は、誘電体製の複数の基板である基板１１１，１１２，１１３，１１４，１１５を、この順番で積層することによって構成されている。図１及び図２の（ｂ）においては、基板１１１〜１１５のなかで、基板１１１が最も下側に位置し、基板１１５が最も上側に位置する状態でフィルタ素子１０を図示している。 <Laminated board>
The laminated substrate 11 is configured by laminating substrates 111, 112, 113, 114, 115, which are a plurality of dielectric substrates, in this order. In FIGS. 1 and 2B, the filter element 10 is shown in a state where the substrate 111 is located on the lowermost side and the substrate 115 is located on the uppermost side among the substrates 111 to 115.

基板１１１〜１１５は、誘電体製である。本実施形態では、基板１１１〜１１５を構成する誘電体として、ガラス繊維強化樹脂（ＧＦＲＰ，Glass Fiber Reinforced Plastic）の一例であるガラスエポキシ樹脂であって、比誘電率εが４．６であるガラスエポキシ樹脂を採用している。このようなガラスエポキシ樹脂を用いた基板の規格名称としては、例えば、ＦＲ−４が挙げられる。言い替えれば、本実施形態では、基板１１１〜１１５の各々として、ＦＲ−４に準拠した板材（以下においてＦＲ４材と称する）を採用している。なお、基板１１１〜１１４の各々の厚さは、２００μｍであり、基板１１５の厚さは、８００μｍである。 The substrates 111 to 115 are made of a dielectric material. In the present embodiment, the dielectric constituting the substrates 111 to 115 is a glass epoxy resin which is an example of a glass fiber reinforced resin (GFRP, Glass Fiber Reinforced Plastic) and has a specific dielectric constant ε of 4.6. Epoxy resin is used. Examples of the standard name of the substrate using such a glass epoxy resin include FR-4. In other words, in the present embodiment, a plate material conforming to FR-4 (hereinafter referred to as FR4 material) is adopted as each of the substrates 111 to 115. The thickness of each of the substrates 111 to 114 is 200 μm, and the thickness of the substrate 115 is 800 μm.

ただし、積層基板１１を構成する誘電体製の複数の基板の厚さや、ＦＲ４材の枚数などは、上述した構成に限定されず、適宜選択することができる。 However, the thickness of the plurality of dielectric substrates constituting the laminated substrate 11, the number of FR4 materials, and the like are not limited to the above-mentioned configuration and can be appropriately selected.

本実施形態において、基板１１１〜１１５の各々を平面視した場合の形状は、何れも長方形であり、互いに合同である。 In the present embodiment, the shapes of the substrates 111 to 115 when viewed in a plan view are all rectangular and are congruent with each other.

基板１１１の基板１１２と逆側の主面（図１及び図２の（ｂ）に示した状態において下側の主面）には、この主面を覆う導体膜１２１が形成されている。 A conductor film 121 covering this main surface is formed on the main surface of the substrate 111 opposite to the substrate 112 (the lower main surface in the state shown in FIG. 1 and FIG. 2 (b)).

基板１１１の基板１１２側の主面（図１及び図２の（ｂ）に示した状態において上側の主面）には、導体パターン１７１が形成されている。 A conductor pattern 171 is formed on the main surface of the substrate 111 on the substrate 112 side (the upper main surface in the state shown in FIG. 1 and FIG. 2 (b)).

基板１１２の基板１１３側の主面（図１及び図２の（ｂ）に示した状態において上側の主面）には、導体パターンが形成されていない。 No conductor pattern is formed on the main surface of the substrate 112 on the substrate 113 side (the upper main surface in the state shown in FIG. 1 and FIG. 2 (b)).

基板１１３の基板１１４側の主面（図１及び図２の（ｂ）に示した状態において上側の主面）には、導体パターン１７２と、帯状導体１３１，１３２と、入出力ポート１４１，１４２と、が形成されている。 On the main surface of the substrate 113 on the substrate 114 side (the upper main surface in the state shown in FIG. 1 and FIG. 2 (b)), the conductor pattern 172, the strip-shaped conductors 131 and 132, and the input / output ports 141 and 142 And are formed.

基板１１４の基板１１５側の主面（図１及び図２の（ｂ）に示した状態において上側の主面）には、導体パターン１７３が形成されている。 A conductor pattern 173 is formed on the main surface of the substrate 114 on the substrate 115 side (the upper main surface in the state shown in FIG. 1 and FIG. 2 (b)).

基板１１５の基板１１４と逆側の主面（図１及び図２の（ｂ）に示した状態において上側の主面）には、この主面を覆う導体膜１２２が形成されている。 A conductor film 122 covering this main surface is formed on the main surface of the substrate 115 opposite to the substrate 114 (the upper main surface in the state shown in FIG. 1 and FIG. 2 (b)).

以上のように、導体膜１２１，１２２は、積層基板１１を挟み込んでいる。 As described above, the conductor films 121 and 122 sandwich the laminated substrate 11.

基板１１１〜１１５のうち、互いに隣接する基板の近接する主面同士は、樹脂層により接着されている。なお、これらの樹脂層は、図１及び図２の（ｂ）において図示を省略している。 Of the substrates 111 to 115, adjacent main surfaces of the substrates adjacent to each other are adhered to each other by a resin layer. Note that these resin layers are not shown in FIGS. 1 and 2 (b).

基板１１１と基板１１２との間、基板１１２と基板１１３との間、基板１１３と１基板１１４との間、及び、基板１１４と基板１１５との間には、中間層が介在する。積層基板１１を構成する基板１１１〜１１５の枚数をＮ枚（ここで、Ｎは、２以上の整数）とした場合、Ｎ−１層の中間層が形成される。Ｎが２である場合、中間層は１層のみとなるし、Ｎが３以上である場合、中間層は、複数となる。本発明の一実施形態において、Ｎは、複数であればよい。すなわち、中間層の数は、１であってもよいし、複数であってもよい。 An intermediate layer is interposed between the substrate 111 and the substrate 112, between the substrate 112 and the substrate 113, between the substrate 113 and one substrate 114, and between the substrate 114 and the substrate 115. When the number of substrates 111 to 115 constituting the laminated substrate 11 is N (where N is an integer of 2 or more), an intermediate layer of N-1 layers is formed. When N is 2, there is only one intermediate layer, and when N is 3 or more, there are a plurality of intermediate layers. In one embodiment of the present invention, N may be plural. That is, the number of intermediate layers may be one or a plurality.

本実施形態において、基板１１３と基板１１４との間に介在する中間層は、帯状導体１３１，１３２、入出力ポート１４１，１４２、及び導体パターン１７２が設けられた特定の中間層の一例である。なお、特定の中間層は、基板１１３と基板１１４との間に介在する中間層に限定されるものではない。 In the present embodiment, the intermediate layer interposed between the substrate 113 and the substrate 114 is an example of a specific intermediate layer provided with strip-shaped conductors 131 and 132, input / output ports 141 and 142, and a conductor pattern 172. The specific intermediate layer is not limited to the intermediate layer interposed between the substrate 113 and the substrate 114.

以上のように構成されたフィルタ素子１０の積層基板１１は、プリント基板の一態様であるとも言える。言い替えれば、フィルタ素子１０は、他の電子部品とともに、単一のプリント基板上に実装することができる。 It can be said that the laminated substrate 11 of the filter element 10 configured as described above is one aspect of the printed circuit board. In other words, the filter element 10 can be mounted on a single printed circuit board together with other electronic components.

なお、基板１１１〜１１５を構成する誘電体は、上述したガラスエポキシ樹脂に限定されない。基板１１１〜１１５を構成する誘電体は、比誘電率や誘電正接などの物性値を考慮して適宜選択すればよい。基板１１１〜１１５を構成する誘電体の他の例としては、液晶ポリマー（ＬＣＰ，Liquid Crystal Polymer）樹脂や、アクリル系樹脂や、ガラスなどが挙げられる。ただし、基板１１１〜１１５を構成する誘電体としてガラスエポキシ樹脂を採用することによって、フィルタ素子１０の製造コストを低減することができる。 The dielectrics constituting the substrates 111 to 115 are not limited to the above-mentioned glass epoxy resin. The dielectrics constituting the substrates 111 to 115 may be appropriately selected in consideration of physical property values such as relative permittivity and dielectric loss tangent. Other examples of the dielectric constituting the substrates 111 to 115 include liquid crystal polymer (LCP, Liquid Crystal Polymer) resin, acrylic resin, glass, and the like. However, by adopting a glass epoxy resin as the dielectric constituting the substrates 111 to 115, the manufacturing cost of the filter element 10 can be reduced.

＜導体膜及び導体製のパターン＞
導体膜１２１，１２２は、導体製のベタ膜である。 <Conductor membrane and conductor pattern>
The conductor films 121 and 122 are solid films made of a conductor.

帯状導体１３１，１３２、入出力ポート１４１，１４２、及び、導体パターン１７１，１７２，１７３の各々は、何れも、導体製のベタ膜を成形することによって得られた導体製のパターンである。 Each of the strip-shaped conductors 131 and 132, the input / output ports 141 and 142, and the conductor patterns 171 and 172, 173 is a conductor pattern obtained by forming a solid conductor film.

本実施形態では、導体膜１２１，１２２、帯状導体１３１，１３２、入出力ポート１４１，１４２、及び、導体パターン１７１，１７２，１７３の各々を構成する導体として、銅を採用している。 In this embodiment, copper is used as a conductor constituting each of the conductor films 121 and 122, the strip-shaped conductors 131 and 132, the input / output ports 141 and 142, and the conductor patterns 171, 172 and 173.

ただし、導体膜１２１，１２２、帯状導体１３１，１３２、入出力ポート１４１，１４２、及び、導体パターン１７１，１７２，１７３の各々を構成する導体は、銅に限定されるものではなく、導電率や加工のしやすさなどを考慮して適宜選択することができる。導体膜１２１，１２２、帯状導体１３１，１３２、入出力ポート１４１，１４２、及び、導体パターン１７１，１７２，１７３の各々を構成する導体の他の例としては、抵抗率が小さな金属（例えば、銀、アルミ、及び金）が挙げられる。 However, the conductors constituting the conductor films 121 and 122, the strip-shaped conductors 131 and 132, the input / output ports 141 and 142, and the conductor patterns 171 and 172, 173 are not limited to copper, and the conductivity and conductivity are not limited to copper. It can be appropriately selected in consideration of ease of processing and the like. Other examples of conductors that make up each of the conductor films 121, 122, strip conductors 131, 132, input / output ports 141, 142, and conductor patterns 171, 172, 173 include metals with low resistivity (eg, silver). , Aluminum, and gold).

（帯状導体）
帯状導体１３１，１３２は、上述したように、積層基板１１の複数の中間層のうち特定の中間層である基板１１３と基板１１４との間に介在する中間層に設けられている。図２の（ａ）に示すように、基板１１３を平面視した場合に、特定の中間層における中央を含む閉じた領域を内側領域ＲＩと呼ぶ。本実施形態において、内側領域ＲＩは、長方形の４つ角を滑らかに丸めることによって得られる角丸長方形である。 (Strip conductor)
As described above, the strip-shaped conductors 131 and 132 are provided in the intermediate layer interposed between the substrate 113 and the substrate 114, which are specific intermediate layers among the plurality of intermediate layers of the laminated substrate 11. As shown in FIG. 2A, when the substrate 113 is viewed in a plan view, a closed region including the center in a specific intermediate layer is referred to as an inner region RI. In the present embodiment, the inner region RI is a rounded rectangle obtained by smoothly rounding the four corners of the rectangle.

帯状導体１３１，１３２は、内側領域ＲＩの外縁の外側に、該外縁に沿って設けられた一対の帯状導体の一例である。 The band-shaped conductors 131 and 132 are an example of a pair of band-shaped conductors provided along the outer edge of the inner region RI on the outside of the outer edge.

本実施形態において、平面視した場合における帯状導体１３１，１３２の各々の長軸のパターンは、それぞれ、円形を二分割することによって得られる半円弧状である（図２の（ａ）参照）。ただし、帯状導体１３１，１３２のパターンは、これに限定されるものではない。帯状導体１３１，１３２の各々別のパターンとしては、楕円形を二分割することによって得られる半楕円弧状や、角丸長方形を二分割することによって得られるアルファベットのＵ字形状などが挙げられる。 In the present embodiment, the long-axis patterns of the strip-shaped conductors 131 and 132 when viewed in a plan view are semicircular arcs obtained by dividing the circle into two (see (a) in FIG. 2). However, the patterns of the strip conductors 131 and 132 are not limited to this. Examples of the different patterns of the strip conductors 131 and 132 include a semi-elliptical arc shape obtained by dividing an elliptical shape into two, a U-shape of the alphabet obtained by dividing a rounded rectangle into two, and the like.

また、本実施形態において、帯状導体１３１，１３２は、図２の（ａ）に図示したＡ−Ａ’線を対称軸として、線対称となる形状を有する。 Further, in the present embodiment, the strip-shaped conductors 131 and 132 have a shape that is axisymmetric with the AA'line shown in FIG. 2A as the axis of symmetry.

（入出力ポート）
入出力ポート１４１，１４２は、帯状導体１３１，１３２と同様に、特定の中間層に設けられている。入出力ポート１４１，１４２の各々は、帯状の長さが幅よりも短い形状に形成された帯状導体である。本実施形態において、平面視した場合における入出力ポート１４１，１４２の各々の形状は、合同である。なお、入出力ポート１４１，１４２の各々において、図２の（ａ）に図示したＡ−Ａ’線と直交する方向を幅方向と定め、Ａ−Ａ’線と平行な方向を長さ方向と定めている。 (I / O port)
The input / output ports 141 and 142 are provided in a specific intermediate layer like the strip conductors 131 and 132. Each of the input / output ports 141 and 142 is a strip-shaped conductor formed in a shape in which the strip-shaped length is shorter than the width. In the present embodiment, the shapes of the input / output ports 141 and 142 when viewed in a plan view are congruent. In each of the input / output ports 141 and 142, the direction orthogonal to the AA'line shown in FIG. 2A is defined as the width direction, and the direction parallel to the AA'line is defined as the length direction. It has established.

入出力ポート１４１は、帯状導体１３１の外縁とＡ−Ａ’線との交点である点Ｐ１上において、入出力ポート１４１の外縁を構成する四辺のうち一辺の中央部が帯状導体１３１に接続されている。すなわち、入出力ポート１４１は、Ａ−Ａ’線上において帯状導体１３１に接続されている。また、入出力ポート１４１は、点Ｐ１を起点として帯状導体１３１から遠ざかるように、Ａ−Ａ’線と平行に引き出されている。 The input / output port 141 is connected to the strip conductor 131 at the center of one of the four sides constituting the outer edge of the input / output port 141 on the point P1 which is the intersection of the outer edge of the strip conductor 131 and the AA'line. ing. That is, the input / output port 141 is connected to the strip conductor 131 on the AA'line. Further, the input / output port 141 is drawn out in parallel with the AA'line so as to move away from the band-shaped conductor 131 starting from the point P1.

入出力ポート１４２は、帯状導体１３２の外縁と、Ａ−Ａ’線との交点である点Ｐ２上において、入出力ポート１４２の外縁を構成する四辺のうち一辺の中央部が帯状導体１３２に接続されている。すなわち、入出力ポート１４２は、Ａ−Ａ’線上において帯状導体１３２に接続されている。入出力ポート１４２は、点Ｐ２を起点として帯状導体１３２から遠ざかるように、Ａ−Ａ’線と平行に引き出されている。 The input / output port 142 is connected to the strip conductor 132 at the center of one of the four sides constituting the outer edge of the input / output port 142 on the point P2 which is the intersection of the outer edge of the strip conductor 132 and the AA'line. Has been done. That is, the input / output port 142 is connected to the strip conductor 132 on the AA'line. The input / output port 142 is drawn out in parallel with the AA'line so as to move away from the strip conductor 132 starting from the point P2.

したがって、入出力ポート１４１，１４２は、帯状導体１３１，１３２と同様に、Ａ−Ａ’線を対称軸として、線対称となるように配置されている。 Therefore, the input / output ports 141 and 142 are arranged so as to be line-symmetrical with the AA'line as the axis of symmetry, similarly to the band-shaped conductors 131 and 132.

帯状導体１３１と入出力ポート１４１とは、もともと単一のベタ膜を成形することによって得られた導体製のパターンである。同様に、帯状導体１３２と入出力ポート１４２とは、もともと単一のベタ膜を成形することによって得られた導体製のパターンである。したがって、帯状導体１３１と入出力ポート１４１とは、一体成形されており、帯状導体１３２と入出力ポート１４２とは、一体成形されている。 The strip-shaped conductor 131 and the input / output port 141 are conductor patterns originally obtained by forming a single solid film. Similarly, the strip conductor 132 and the input / output port 142 are conductor patterns originally obtained by forming a single solid film. Therefore, the strip-shaped conductor 131 and the input / output port 141 are integrally molded, and the strip-shaped conductor 132 and the input / output port 142 are integrally molded.

入出力ポート１４１の点Ｐ１と逆側の端部、及び、入出力ポート１４２の点Ｐ２と逆側の端部に電力を供給する態様は、限定されるものではない。例えば、導体膜１２１の一部にコプレナー線路を形成しておき、そのコプレナー線路の信号線の一端と、入出力ポート１４１の点Ｐ１と逆側の端部とを、ブラインドビアを用いて接続することができる。この構成によれば、コプレナー線路から入出力ポート１４１に電力を供給することができる。入出力ポート１４２についても同様である。 The mode of supplying power to the end of the input / output port 141 opposite to the point P1 and the end of the input / output port 142 opposite to the point P2 is not limited. For example, a coplanar line is formed in a part of the conductor film 121, and one end of the signal line of the coplanar line and the end opposite to the point P1 of the input / output port 141 are connected by using a blind via. be able to. According to this configuration, power can be supplied from the coplanar line to the input / output port 141. The same applies to the input / output port 142.

＜導体ポスト群＞
導体ポスト群１５は、内側領域ＲＩの領域内に配置された複数（本実施形態においては２２本）の導体ポスト１５１〜１５２２により構成されている。各導体ポスト１５ｉ（ｉは、１以上２２以下の整数）は、導体膜１２１と導体膜１２２とを短絡するように構成されている。したがって、導体膜１２１、導体膜１２２、及び各導体ポスト１５ｉは、同電位となる。各導体ポスト１５ｉは、第１導体ポストの一例である。 <Conductor post group>
The conductor post group 15 is composed of a plurality of (22 in this embodiment) conductor posts 151 to 1522 arranged in the region of the inner region RI. Each conductor post 15i (i is an integer of 1 or more and 22 or less) is configured to short-circuit the conductor film 121 and the conductor film 122. Therefore, the conductor film 121, the conductor film 122, and each conductor post 15i have the same potential. Each conductor post 15i is an example of a first conductor post.

本実施形態において、導体ポスト群１５は、一重の柵状になるように各導体ポスト１５ｉが配置されている（図２の（ａ）参照）。ただし、本発明の一実施形態において、導体ポスト群１５を構成する各導体ポスト１５ｉは、複数重の柵状になるように配置されていてもよい。 In the present embodiment, in the conductor post group 15, each conductor post 15i is arranged so as to form a single fence (see (a) of FIG. 2). However, in one embodiment of the present invention, each conductor post 15i constituting the conductor post group 15 may be arranged so as to form a plurality of fences.

本実施形態において、各導体ポスト１５ｉは、積層基板１１に貫通孔を形成したうえで、その貫通孔の内壁に導体膜を形成することによって得られる。この製造プロセスによれば、上述した導体膜１２１，１２２と、各導体ポスト１５ｉと、後述するポスト壁１６を構成する導体ポスト１６１〜１６５４とが、まとめて形成される。ただし、各導体ポスト１５ｉを形成する方法は、これに限定されない。例えば、各導体ポスト１５ｉは、積層基板１１に貫通孔を形成したうえで、その貫通孔に導体を充填することによって形成されてもよい。 In the present embodiment, each conductor post 15i is obtained by forming a through hole in the laminated substrate 11 and then forming a conductor film on the inner wall of the through hole. According to this manufacturing process, the conductor films 121 and 122 described above, the conductor posts 15i, and the conductor posts 161 to 1654 constituting the post wall 16 described later are collectively formed. However, the method for forming each conductor post 15i is not limited to this. For example, each conductor post 15i may be formed by forming a through hole in the laminated substrate 11 and then filling the through hole with a conductor.

＜ポスト壁＞
ポスト壁１６は、内側領域ＲＩの領域外に配置された複数（本実施形態においては５４本）の導体ポスト１６１〜１６５４により構成されている。各導体ポスト１６ｊ（ｊは、１以上５４以下の整数）は、導体膜１２１と導体膜１２２とを短絡するように構成されている。したがって、導体膜１２１、導体膜１２２、各導体ポスト１５ｉ、及び各導体ポスト１６ｊは、同電位となる。各導体ポスト１６ｊは、第２導体ポストの一例である。 <Post wall>
The post wall 16 is composed of a plurality of (54 in this embodiment) conductor posts 161 to 1654 arranged outside the region of the inner region RI. Each conductor post 16j (j is an integer of 1 or more and 54 or less) is configured to short-circuit the conductor film 121 and the conductor film 122. Therefore, the conductor film 121, the conductor film 122, each conductor post 15i, and each conductor post 16j have the same potential. Each conductor post 16j is an example of a second conductor post.

ポスト壁１６において、各導体ポスト１６ｊは、帯状導体１３１，１３２及び入出力ポート１４１，１４２を取り囲むように設けられている。 In the post wall 16, each conductor post 16j is provided so as to surround the strip-shaped conductors 131 and 132 and the input / output ports 141 and 142.

ポスト壁１６は、各導体ポスト１６ｊのうち隣接する導体ポスト同士の中心間距離が、フィルタ素子１０の共振周波数に対応する電磁波の実効波長よりも短くなるように定められていることによって、該電磁波を反射する仮想的な導体壁として機能する。 The post wall 16 is defined so that the distance between the centers of adjacent conductor posts of each conductor post 16j is shorter than the effective wavelength of the electromagnetic wave corresponding to the resonance frequency of the filter element 10. Functions as a virtual conductor wall that reflects.

＜導体パターン＞
図２の（ａ）に示した導体パターン１７２は、積層基板１１の複数の中間層のうち特定の中間層である基板１１３と基板１１４との間に介在する中間層に設けられた導体パターンである。 <Conductor pattern>
The conductor pattern 172 shown in FIG. 2A is a conductor pattern provided in the intermediate layer interposed between the substrate 113 and the substrate 114, which are specific intermediate layers among the plurality of intermediate layers of the laminated substrate 11. be.

導体パターン１７２は、帯状導体における長軸のパターンが長方形状になるように配置されている。したがって、導体パターン１７２の形状は、枠状である。 The conductor pattern 172 is arranged so that the long-axis pattern of the strip-shaped conductor has a rectangular shape. Therefore, the shape of the conductor pattern 172 is a frame shape.

導体パターン１７２は、平面視した場合に、各導体ポスト１６ｊを包含する領域に設けられており、導体パターン１７２は、各導体ポスト１６ｊを短絡する。 The conductor pattern 172 is provided in a region including each conductor post 16j when viewed in a plan view, and the conductor pattern 172 short-circuits each conductor post 16j.

図１に示すように、導体パターン１７１及び導体パターン１７３の各々は、導体パターン１７２と同じ形状に成形されている。したがって、本実施形態では、導体パターン１７１及び導体パターン１７３の形状に関する説明を省略する。なお、導体パターン１７１は、基板１１１と基板１１２との間に介在する中間層に設けられており、導体パターン１７３は、基板１１４と基板１１５との間に介在する中間層に設けられている。また、導体パターン１７１及び導体パターン１７３は導体パターン１７２と同様に、各導体ポスト１６ｊを短絡する。したがって、導体パターン１７１、導体パターン１７２、導体パターン１７３、各導体ポスト１５ｉ、及び各導体ポスト１６ｊは、同電位となる。 As shown in FIG. 1, each of the conductor pattern 171 and the conductor pattern 173 is formed into the same shape as the conductor pattern 172. Therefore, in the present embodiment, the description of the shapes of the conductor pattern 171 and the conductor pattern 173 will be omitted. The conductor pattern 171 is provided in an intermediate layer interposed between the substrate 111 and the substrate 112, and the conductor pattern 173 is provided in an intermediate layer interposed between the substrate 114 and the substrate 115. Further, the conductor pattern 171 and the conductor pattern 173 short-circuit each conductor post 16j in the same manner as the conductor pattern 172. Therefore, the conductor pattern 171 and the conductor pattern 172, the conductor pattern 173, each conductor post 15i, and each conductor post 16j have the same potential.

フィルタ素子１０は、３層の導体パターン１７１，１７２，１７３を備えている。しかし、フィルタ素子１０において、導体パターンは、積層基板の１又は複数の中間層のうち少なくとも１つの中間層に設けられていればよい。 The filter element 10 includes a three-layer conductor pattern 171, 172, 173. However, in the filter element 10, the conductor pattern may be provided on at least one intermediate layer among one or a plurality of intermediate layers of the laminated substrate.

〔第１の変形例〕 [First modification]

本発明の第１の変形例であるフィルタ素子１０Ａについて、図３を参照して説明する。図３は、フィルタ素子１０Ａが備えている帯状導体１３１，１３２の平面図である。 The filter element 10A, which is a first modification of the present invention, will be described with reference to FIG. FIG. 3 is a plan view of the strip conductors 131 and 132 included in the filter element 10A.

フィルタ素子１０Ａは、図１に示したフィルタ素子１０の構成をベースにし、ポスト壁１６をポスト壁１６Ａに置き換え、導体パターン１７２を導体パターン１７２Ａ１，１７２Ａ２に置き換え、入出力ポート１４１，１４２を入出力ポート１４１Ａ，１４２Ａに置き換えることによって得られる。したがって、第１の変形例では、これらの構成について説明し、フィルタ素子１０と同様の構成については、その説明を省略する。 The filter element 10A is based on the configuration of the filter element 10 shown in FIG. 1, the post wall 16 is replaced with the post wall 16A, the conductor pattern 172 is replaced with the conductor patterns 172A1, 172A2, and the input / output ports 141 and 142 are input / output. Obtained by replacing ports 141A, 142A. Therefore, in the first modification, these configurations will be described, and the description of the same configuration as that of the filter element 10 will be omitted.

フィルタ素子１０Ａにおいては、平面視した場合に、入出力ポート１４１Ａの点Ｐ１と逆側の端部がポスト壁１６Ａにより取り囲まれている領域の外側に至るように、入出力ポート１４１Ａの長軸は、延伸されている。同様に、入出力ポート１４２Ａの点Ｐ２と逆側の端部がポスト壁１６Ａにより取り囲まれている領域の外側に至るように、入出力ポート１４２Ａの長軸は、延伸されている。 In the filter element 10A, the long axis of the input / output port 141A is set so that the end opposite to the point P1 of the input / output port 141A reaches the outside of the area surrounded by the post wall 16A when viewed in a plan view. , Stretched. Similarly, the long axis of the input / output port 142A is extended so that the end opposite to the point P2 of the input / output port 142A extends to the outside of the region surrounded by the post wall 16A.

ここで、入出力ポート１４１Ａとポスト壁とが短絡することを防ぐため、導体ポスト１６１〜１６５４のうち、２本の導体ポスト１６７，１６３４が省略されている。 Here, in order to prevent the input / output port 141A and the post wall from being short-circuited, two conductor posts 167 and 1634 are omitted from the conductor posts 161 to 1654.

また、フィルタ素子１０Ａでは、入出力ポート１４１Ａと導体パターンとが短絡することを防ぐため、図２の（ａ）に示したフィルタ素子１０の導体パターン１７２を、Ａ−Ａ’線により二分割することによって得られる導体パターン１７２Ａ１，１７２Ａ２を採用している。導体パターン１７２Ａ１の両端部と、導体パターン１７２Ａ２の両端部との間には、入出力ポート１４１Ａ，１４２Ａの幅を上回る隙間が設けられている。 Further, in the filter element 10A, in order to prevent the input / output port 141A and the conductor pattern from being short-circuited, the conductor pattern 172 of the filter element 10 shown in FIG. 2A is divided into two by the AA'line. The conductor patterns 172A1 and 172A2 obtained by the above are adopted. A gap exceeding the width of the input / output ports 141A and 142A is provided between both ends of the conductor pattern 172A1 and both ends of the conductor pattern 172A2.

フィルタ素子１０Ａによれば、入出力ポート１４１Ａ，１４２Ａの各々をポスト壁１６Ａにより取り囲まれている領域の外側に引き出すことができる。したがって、特定の中間層内に設けられた信号線であって、マイクロストリップ線路の信号線又はコプレナー線路の信号線を、直接、入出力ポート１４１Ａ，１４２Ａの各々に接続することができる。 According to the filter element 10A, each of the input / output ports 141A and 142A can be pulled out of the area surrounded by the post wall 16A. Therefore, the signal line provided in the specific intermediate layer, that is, the signal line of the microstrip line or the signal line of the coplanar line can be directly connected to each of the input / output ports 141A and 142A.

〔第２の変形例〕
本発明の第２の変形例であるフィルタ素子１０Ｂについて、図４を参照して説明する。図４は、フィルタ素子１０Ｂが備えている帯状導体１３１，１３２の平面図である。 [Second modification]
The filter element 10B, which is a second modification of the present invention, will be described with reference to FIG. FIG. 4 is a plan view of the strip conductors 131 and 132 included in the filter element 10B.

フィルタ素子１０Ｂは、図１に示したフィルタ素子１０の構成をベースにし、導体ポスト群１５を導体ポスト群１５Ｂに置き換えることによって得られる。したがって、第２の変形例では、導体ポスト群１５Ｂについて説明し、フィルタ素子１０と同様の構成については、その説明を省略する。 The filter element 10B is obtained by replacing the conductor post group 15 with the conductor post group 15B based on the configuration of the filter element 10 shown in FIG. Therefore, in the second modification, the conductor post group 15B will be described, and the description of the same configuration as the filter element 10 will be omitted.

図４に示すように、導体ポスト群１５Ｂは、導体ポスト群１５が備えている導体ポスト１５１〜１５２２（図２の（ａ）参照）に加えて、導体ポスト１５２３〜１５３９を更に備えている。導体ポスト１５２３〜１５３９の各々は、それぞれの配置を除いて導体ポスト１５１〜１５２２の各々と同様に構成された導体ポストである。 As shown in FIG. 4, the conductor post group 15B further includes conductor posts 1523-1039 in addition to the conductor posts 151 to 1522 (see (a) of FIG. 2) included in the conductor post group 15. Each of the conductor posts 1523 to 1539 is a conductor post configured in the same manner as each of the conductor posts 151 to 1522 except for their respective arrangements.

導体ポスト群１５Ｂにおける導体ポスト１５１〜１５３９は、二重の柵状になるように設けられている。導体ポスト群１５の場合と同様に、導体ポスト１５１〜１５２２は、一重の柵状になるように設けられており、且つ、導体ポスト１５２３〜１５３９は、導体ポスト１５１〜１５２２の更に内側にもう一重の柵状になるように設けられている。 The conductor posts 151 to 1539 in the conductor post group 15B are provided so as to form a double fence. As in the case of the conductor post group 15, the conductor posts 151 to 1522 are provided so as to form a single fence, and the conductor posts 1523-1339 are further inwardly stacked inside the conductor posts 151 to 1522. It is provided so as to form a fence.

〔第３の変形例〕
本発明の第３の変形例であるフィルタ素子１０Ｃについて、図５を参照して説明する。図５は、フィルタ素子１０Ｃの斜視図である。 [Third variant]
The filter element 10C, which is a third modification of the present invention, will be described with reference to FIG. FIG. 5 is a perspective view of the filter element 10C.

フィルタ素子１０Ｃは、図１に示したフィルタ素子１０の構成をベースにし、ポスト壁１６と導体パターン１７１〜１７３とを省略することによって得られる。本発明の範疇には、フィルタ素子１０Ｃも含まれる。 The filter element 10C is obtained by omitting the post wall 16 and the conductor patterns 171 to 173 based on the configuration of the filter element 10 shown in FIG. The category of the present invention also includes the filter element 10C.

また、図１に示したフィルタ素子１０の構成をベースにし、導体パターン１７１〜１７３を省略することによって得られるフィルタ素子も本発明の範疇に含まれる。 Further, a filter element obtained by omitting the conductor patterns 171 to 173 based on the configuration of the filter element 10 shown in FIG. 1 is also included in the category of the present invention.

〔実施例及び比較例〕
本発明の第１〜第３の実施例及び比較例について、図６〜図１０を参照して説明する。図６は、第１の実施例であるフィルタ素子１０のＳパラメータＳ（２，１）及びＳパラメータＳ（１，１）の周波数依存性を示すグラフである。なお、以下において、ＳパラメータＳ（２，１）の周波数依存性のことを透過特性と称し、ＳパラメータＳ（１，１）の周波数依存性のことを反射特性と称する。図７は、比較例であるフィルタ素子１１０の透過特性及び反射特性を示すグラフである。図８は、第１の実施例であるフィルタ素子１０及び第２の実施例であるフィルタ素子１０Ｂの透過特性を示すグラフである。図９は、第２の実施例であるフィルタ素子１０Ｂ及び第３の実施例であるフィルタ素子１０Ｃの透過特性を示すグラフである。図１０は、比較例であるフィルタ素子１１０が備えている帯状導体１３１，１３２の平面図である。 [Examples and Comparative Examples]
The first to third examples and comparative examples of the present invention will be described with reference to FIGS. 6 to 10. FIG. 6 is a graph showing the frequency dependence of the S-parameters S (2,1) and S-parameters S (1,1) of the filter element 10 of the first embodiment. In the following, the frequency dependence of the S parameter S (2,1) will be referred to as a transmission characteristic, and the frequency dependence of the S parameter S (1,1) will be referred to as a reflection characteristic. FIG. 7 is a graph showing the transmission characteristics and the reflection characteristics of the filter element 110, which is a comparative example. FIG. 8 is a graph showing the transmission characteristics of the filter element 10 of the first embodiment and the filter element 10B of the second embodiment. FIG. 9 is a graph showing the transmission characteristics of the filter element 10B of the second embodiment and the filter element 10C of the third embodiment. FIG. 10 is a plan view of the band-shaped conductors 131 and 132 included in the filter element 110 as a comparative example.

＜第１の実施例＞
第１の実施例は、図１及び図２に示したフィルタ素子１０において、以下の設計パラメータを採用した。 <First Example>
In the first embodiment, the following design parameters were adopted in the filter element 10 shown in FIGS. 1 and 2.

（１）半円弧状である帯状導体１３１，１３２における半径：１３４５μｍ。 (1) Radius of the semicircular arc-shaped strip conductors 131 and 132: 1345 μm.

（２）帯状導体１３１，１３２における幅：１５０μｍ。 (2) Width of strip conductors 131 and 132: 150 μm.

（３）帯状導体１３１の両端部と帯状導体１３２の両端部との隙間：１５０μｍ。 (3) Gap between both ends of the strip conductor 131 and both ends of the strip conductor 132: 150 μm.

（４）導体ポスト群１５を構成する各導体ポスト１５ｉの直径：１００μｍ。 (4) Diameter of each conductor post 15i constituting the conductor post group 15: 100 μm.

（５）ポスト壁１６を構成する各導体ポスト１６ｊの直径：１００μｍ。 (5) Diameter of each conductor post 16j constituting the post wall 16: 100 μm.

＜第２の実施例＞
第２の実施例は、図４に示したフィルタ素子１０Ｂにおいて、帯状導体１３１，１３２における幅を８０μｍとした。また、導体ポスト群１５Ｂを構成する各導体ポスト１５ｉは、二重の柵状になるように配置されている。 <Second Example>
In the second embodiment, in the filter element 10B shown in FIG. 4, the width of the strip conductors 131 and 132 was set to 80 μm. Further, each conductor post 15i constituting the conductor post group 15B is arranged so as to form a double fence.

＜第３の実施例＞
第３の実施例は、第２の実施例であるフィルタ素子１０Ｂの構成をベースにし、ポスト壁１６及び導体パターン１７１〜１７３を省略することによって得られたものである。第３の実施例は、図５に示したフィルタ素子１０Ｃをベースにし、導体ポスト群１５を図４に示した導体ポスト群１５Ｂに置き換えたものとも表現できる。そこで、以下では、第３の実施例のことをフィルタ素子１０Ｃ’と称する。 <Third Example>
The third embodiment is based on the configuration of the filter element 10B of the second embodiment, and is obtained by omitting the post wall 16 and the conductor patterns 171 to 173. The third embodiment can also be expressed as a method in which the conductor post group 15 is replaced with the conductor post group 15B shown in FIG. 4 based on the filter element 10C shown in FIG. Therefore, in the following, the third embodiment will be referred to as a filter element 10C'.

＜比較例＞
比較例であるフィルタ素子１１０は、第１の実施例であるフィルタ素子１０をベースにし、図１０に示すように導体ポスト群１５を省略したものである。 <Comparison example>
The filter element 110 as a comparative example is based on the filter element 10 of the first embodiment, and the conductor post group 15 is omitted as shown in FIG.

＜シミュレーション結果＞
図７を参照すれば、比較例であるフィルタ素子１１０には、共振周波数がないことが分かった。すなわち、フィルタ素子１１０は、フィルタ素子として機能しないことが分かった。 <Simulation result>
With reference to FIG. 7, it was found that the filter element 110, which is a comparative example, does not have a resonance frequency. That is, it was found that the filter element 110 does not function as a filter element.

それに対して、図６を参照すれば、第１の実施例であるフィルタ素子１０は、２０ＧＨｚ近傍に共振周波数をもち、フィルタ素子として機能することが分かった。 On the other hand, referring to FIG. 6, it was found that the filter element 10 of the first embodiment has a resonance frequency in the vicinity of 20 GHz and functions as a filter element.

次に、図８を参照して、第２の実施例であるフィルタ素子１０Ｂと、第１の実施例であるフィルタ素子１０とを比較する。図８を参照すれば、フィルタ素子１０Ｂは、フィルタ素子１０と同様に２０ＧＨｚ近傍に共振周波数をもつことが分かった。そのうえで、フィルタ素子１０Ｂは、フィルタ素子１０と比較して、（１）帯域幅を狭くすることができ、且つ、（２）遮断領域におけるＳパラメータＳ（２，１）の減衰を急峻にすることができることが分かった。（１）の効果は、帯状導体１３１，１３２における幅を狭くすることによって得られたと考えられる。また、（２）の効果は、導体ポスト群１５Ｂを構成する各導体ポスト１５ｉを二重の柵状に配置することによって得られたと考えられる。 Next, with reference to FIG. 8, the filter element 10B of the second embodiment and the filter element 10 of the first embodiment are compared. With reference to FIG. 8, it was found that the filter element 10B has a resonance frequency in the vicinity of 20 GHz like the filter element 10. In addition, the filter element 10B can (1) narrow the bandwidth and (2) steeply attenuate the S-parameter S (2, 1) in the cutoff region as compared with the filter element 10. I found that I could do it. It is considered that the effect of (1) was obtained by narrowing the width of the strip conductors 131 and 132. Further, it is considered that the effect of (2) was obtained by arranging the conductor posts 15i constituting the conductor post group 15B in a double fence shape.

次に、図９を参照して、第３の実施例であるフィルタ素子１０Ｃ’と、第２の実施例であるフィルタ素子１０Ｂとを比較する。図９を参照すれば、フィルタ素子１０Ｃ’は、フィルタ素子１０及びフィルタ素子１０Ｂと同様に２０ＧＨｚ近傍に共振周波数をもつことが分かった。そのうえで、フィルタ素子１０Ｃ’は、フィルタ素子１０Ｂと比較して、帯域幅が広がり、且つ、遮断領域におけるＳパラメータＳ（２，１）の減衰が緩やかになることが分かった。とはいえ、フィルタ素子１０Ｃ’の透過特性は、フィルタ素子１０の透過特性と同程度であり、ポスト壁１６及び導体パターン１７１〜１７３を省略してもフィルタ素子として機能することが分かった。 Next, with reference to FIG. 9, the filter element 10C'of the third embodiment and the filter element 10B of the second embodiment are compared. With reference to FIG. 9, it was found that the filter element 10C'has a resonance frequency in the vicinity of 20 GHz like the filter element 10 and the filter element 10B. On that basis, it was found that the filter element 10C'has a wider bandwidth and the attenuation of the S parameter S (2, 1) in the cutoff region becomes slower than that of the filter element 10B. However, it was found that the transmission characteristics of the filter element 10C'are similar to the transmission characteristics of the filter element 10, and that the post wall 16 and the conductor patterns 171 to 173 can be omitted to function as the filter element.

〔付記事項〕
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。 [Additional notes]
The present invention is not limited to the above-described embodiment, and various modifications can be made within the scope of the claims, and the embodiment obtained by appropriately combining the technical means disclosed in each embodiment is also available. It is included in the technical scope of the present invention.

１０，１０Ａ，１０Ｂ，１０Ｃ フィルタ素子
１１ 積層基板
１１１〜１１５ 基板
ＲＩ 内側領域
１２１，１２２ 導体膜
１３１，１３２ 帯状導体
１４１，１４２ 入出力ポート
１５ 導体ポスト群
１５１，・・・，１５ｉ，・・・，１５３９ 導体ポスト（第１の導体ポスト）
１６ ポスト壁
１６１，・・・，１６ｊ，・・・，１６５４ 導体ポスト（第２の導体ポスト）
１７１，１７２，１７３ 導体パターン 10, 10A, 10B, 10C Filter element 11 Laminated substrate 111-115 Substrate RI Inner region 121,122 Conductor film 131,132 Band-shaped conductor 141,142 Input / output port 15 Conductor post group 151, ..., 15i, ... , 1539 Conductor post (first conductor post)
16 Post wall 161, ..., 16j, ..., 1654 Conductor post (second conductor post)
1711,172,173 Conductor pattern

Claims (7)

誘電体製の複数の基板を積層してなる積層基板と、
前記積層基板を挟み込む一対の導体膜と、
前記積層基板の１又は複数の中間層のうち特定の中間層に設けられ、且つ、該特定の中間層の閉じた領域である内側領域の外縁の外側に、該外縁に沿って設けられた一対の帯状導体と、
前記一対の帯状導体の各々に１つずつ接続された一対の入出力ポートと、
前記内側領域内に配置され、且つ、前記一対の導体膜同士を短絡する複数の導体ポストからなる導体ポスト群と、を備えている、
ことを特徴とするフィルタ素子。 A laminated substrate made by laminating a plurality of dielectric substrates,
A pair of conductor films sandwiching the laminated substrate,
A pair provided on a specific intermediate layer among one or a plurality of intermediate layers of the laminated substrate and provided along the outer edge on the outside of the outer edge of the inner region which is a closed region of the specific intermediate layer. Band-shaped conductor and
A pair of input / output ports connected to each of the pair of strip conductors,
It is provided with a group of conductor posts arranged in the inner region and composed of a plurality of conductor posts that short-circuit the pair of conductor films.
A filter element characterized by this. 前記一対の帯状導体は、線対称となる形状を有し、
前記一対の入出力ポートの各々は、前記一対の帯状導体が前記線対称となる対称軸上において、前記一対の帯状導体の各々に接続されている、
ことを特徴とする請求項１に記載のフィルタ素子。 The pair of strip-shaped conductors have a shape that is line-symmetrical and has a shape that is line-symmetrical.
Each of the pair of input / output ports is connected to each of the pair of strip conductors on an axis of symmetry in which the pair of strip conductors are axisymmetric.
The filter element according to claim 1. 前記一対の帯状導体の各々の長軸のパターンは、それぞれ、半円弧状である、
ことを特徴とする請求項１又は２に記載のフィルタ素子。 The pattern of each major axis of the pair of strip conductors is semicircular, respectively.
The filter element according to claim 1 or 2. 前記複数の導体ポストは、前記内側領域の外縁に沿って、一重又は複数重の柵状に設けられている、
ことを特徴とする請求項１〜３の何れか１項に記載のフィルタ素子。 The plurality of conductor posts are provided in a single or multiple fence shape along the outer edge of the inner region.
The filter element according to any one of claims 1 to 3. 前記複数の導体ポストは、二重の柵状に設けられている、
ことを特徴とする請求項４に記載のフィルタ素子。 The plurality of conductor posts are provided in a double fence shape.
The filter element according to claim 4. 前記複数の導体ポストを複数の第１導体ポストとして、
前記一対の帯状導体を取り囲むように設けられ、且つ、前記一対の導体膜同士を短絡する複数の第２導体ポストからなるポスト壁を更に備えている、
ことを特徴とする請求項１〜５の何れか１項に記載のフィルタ素子。 Using the plurality of conductor posts as a plurality of first conductor posts,
A post wall is further provided so as to surround the pair of strip-shaped conductors and is composed of a plurality of second conductor posts that short-circuit the pair of conductor films.
The filter element according to any one of claims 1 to 5, wherein the filter element. 前記積層基板の１又は複数の中間層のうち少なくとも１つの中間層に設けられた枠状の導体パターンであって、前記複数の第２導体ポストの各々を短絡する少なくとも１つの導体パターンを更に備えている、
ことを特徴とする請求項６に記載のフィルタ素子。 A frame-shaped conductor pattern provided in at least one of the one or a plurality of intermediate layers of the laminated substrate, further comprising at least one conductor pattern that short-circuits each of the plurality of second conductor posts. ing,
The filter element according to claim 6.
JP2020080457A 2020-04-30 2020-04-30 Filter element Pending JP2021175152A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020080457A JP2021175152A (en) 2020-04-30 2020-04-30 Filter element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020080457A JP2021175152A (en) 2020-04-30 2020-04-30 Filter element

Publications (1)

Publication Number Publication Date
JP2021175152A true JP2021175152A (en) 2021-11-01

Family

ID=78280057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020080457A Pending JP2021175152A (en) 2020-04-30 2020-04-30 Filter element

Country Status (1)

Country Link
JP (1) JP2021175152A (en)

Similar Documents

Publication Publication Date Title
JP4992345B2 (en) Transmission line type resonator, and high frequency filter, high frequency module and wireless device using the same
US9385428B2 (en) Metamaterial structure
WO2009133713A1 (en) High-frequency filter device
US20090027141A1 (en) Filter circuit, filter circuit device, multilayered circuit board, and circuit module each including the filter circuit
US20020163405A1 (en) Low-pass filter
CN110970695B (en) Band-pass filter
JP6204747B2 (en) Electromagnetic band gap device and electronic circuit
EP2862228A1 (en) Balun
JP2021175152A (en) Filter element
WO2019087955A1 (en) Dielectric waveguide
US10003115B2 (en) Terminator and termination method
US8358184B2 (en) Stripline filter
US7151421B2 (en) Coupler
KR20150112891A (en) Filtering circuit with slot line resonators
US7525401B2 (en) Stacked filter
JP5217947B2 (en) High frequency functional element structure and high frequency functional component
JP5218551B2 (en) Functional board
JP6280956B2 (en) Antenna device and manufacturing method thereof
JP4526713B2 (en) High frequency circuit
WO2018025696A1 (en) Multilayer substrate and electronic device
JP2007158920A (en) Laminated dielectric resonator and laminated dielectric filter
WO2022044405A1 (en) Filter device
JP2021136601A (en) Directional coupler and attenuator
KR100517071B1 (en) Resonator, filter, duplexer, and high-frequency circuit apparatus
JP2021141535A (en) Filter element