JP2021166308A - Manufacturing method for nitride semiconductor light-emitting element - Google Patents

Manufacturing method for nitride semiconductor light-emitting element Download PDF

Info

Publication number
JP2021166308A
JP2021166308A JP2021115906A JP2021115906A JP2021166308A JP 2021166308 A JP2021166308 A JP 2021166308A JP 2021115906 A JP2021115906 A JP 2021115906A JP 2021115906 A JP2021115906 A JP 2021115906A JP 2021166308 A JP2021166308 A JP 2021166308A
Authority
JP
Japan
Prior art keywords
layer
light emitting
wafer
nitride semiconductor
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021115906A
Other languages
Japanese (ja)
Inventor
勇介 松倉
Yusuke Matsukura
シリル ペルノ
Silyl Perno
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikkiso Co Ltd
Original Assignee
Nikkiso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikkiso Co Ltd filed Critical Nikkiso Co Ltd
Priority to JP2021115906A priority Critical patent/JP2021166308A/en
Publication of JP2021166308A publication Critical patent/JP2021166308A/en
Pending legal-status Critical Current

Links

Images

Abstract

To provide a manufacturing method for a nitride semiconductor light-emitting element, by which the warpage of a substrate can be suppressed without complicating a manufacturing process.SOLUTION: A manufacturing method for a nitride semiconductor light-emitting element includes the step of forming a wafer by stacking the following layers in this order on a substrate layer with a thickness of 400 μm or more: an n-type clad layer formed of n-type AlGaN, an active layer including a well layer and a barrier layer formed of AlGaN, an electron block layer, a p-type clad layer and a p-type contact layer formed of p-type AlGaN. The wafer has a diameter of 10 mm order. In the step of forming the wafer, the semiconductor layer is formed with a thickness of less than 8 μm on the substrate layer. In the formed wafer, the warpage of the substrate layer is less than or equal to 180 μm.SELECTED DRAWING: Figure 2

Description

本発明は、窒化物半導体発光素子の製造方法に関する。 The present invention relates to a method for manufacturing a nitride semiconductor light emitting device.

近年、青色光を出力する発光ダイオードやレーザダイオード等の窒化物半導体発光素子が実用化されており、発光出力を向上させた窒化物半導体発光素子の開発が進められている(特許文献1参照)。 In recent years, nitride semiconductor light emitting devices such as light emitting diodes and laser diodes that output blue light have been put into practical use, and development of nitride semiconductor light emitting devices with improved light emitting output is underway (see Patent Document 1). ..

特許文献1には、サファイアウェハの第1面上に窒化物半導体層を積層したウェハから個々の紫外線発光素子に分割する紫外線発光素子の製造方法であって、前記ウェハの前記窒化物半導体層側から前記サファイアウェハの厚み方向の途中まで到達する割溝を形成する第1工程と、前記第1工程の後に前記ウェハの厚みを薄くするように前記ウェハを前記サファイアウェハの第2面側から研磨する第2工程と、前記第2工程の後に前記割溝に沿って前記ウェハを分割する第3工程と、を備えることを特徴とする紫外線発光素子の製造方法が記載されている。 Patent Document 1 describes a method for manufacturing an ultraviolet light emitting element, which divides a wafer in which a nitride semiconductor layer is laminated on the first surface of a sapphire wafer into individual ultraviolet light emitting elements, and is a method for manufacturing the nitride semiconductor layer side of the wafer. After the first step of forming a split groove that reaches halfway in the thickness direction of the sapphire wafer, and after the first step, the wafer is polished from the second surface side of the sapphire wafer so as to reduce the thickness of the wafer. A method for manufacturing an ultraviolet light emitting device is described, which comprises a second step of performing the process and a third step of dividing the wafer along the split groove after the second step.

特開2015−29039号公報JP-A-2015-29039

しかしながら、特許文献1に記載の方法によれば、基板に割溝を形成する第1工程を備えることによって、製造工程が煩雑になる虞がある。 However, according to the method described in Patent Document 1, the manufacturing process may be complicated by providing the first step of forming the split groove on the substrate.

そこで、本発明は、製造工程を煩雑にすることなく基板の反りを抑制することができる窒化物半導体発光素子の製造方法を提供することを目的とする。 Therefore, an object of the present invention is to provide a method for manufacturing a nitride semiconductor light emitting device capable of suppressing warpage of a substrate without complicating the manufacturing process.

本発明は、上記課題を解決することを目的として、400μm以上の厚さを有する基板層上に、n型AlGaNにより形成されるn型クラッド層と、AlGaNにより形成される障壁層及び井戸層を含む活性層と、電子ブロック層と、p型AlGaNにより形成されるp型クラッド層及びp型コンタクト層と、をこの順に積層してウエハを形成する工程を備え、前記ウエハは、10mmオーダーの直径を有し、前記ウエハを形成する工程においては、前記基板層上に、厚さが8μm未満となるよう半導体層が形成され、形成された前記ウエハは、前記基板層の反りの量が180μm以下を満たす、窒化物半導体発光素子の製造方法を提供する。 The present invention aims to solve the above problems by providing an n-type clad layer formed of n-type AlGaN, a barrier layer formed of AlGaN, and a well layer on a substrate layer having a thickness of 400 μm or more. A step of laminating an active layer including an electron block layer, a p-type clad layer formed of p-type AlGaN, and a p-type contact layer in this order to form a wafer is provided, and the wafer has a diameter on the order of 10 mm. In the step of forming the wafer, a semiconductor layer is formed on the substrate layer so as to have a thickness of less than 8 μm, and the formed wafer has an amount of warpage of the substrate layer of 180 μm or less. Provided is a method for manufacturing a nitride semiconductor light emitting device that satisfies the above conditions.

本発明によれば、製造工程を煩雑にすることなく基板の反りを抑制することができる窒化物半導体発光素子の製造方法を提供することができる。 According to the present invention, it is possible to provide a method for manufacturing a nitride semiconductor light emitting device capable of suppressing warpage of a substrate without complicating the manufacturing process.

本発明の第1の実施の形態に係る窒化物半導体発光素子の構成の一例を概略的に示す断面図である。It is sectional drawing which shows typically an example of the structure of the nitride semiconductor light emitting device which concerns on 1st Embodiment of this invention. サファイア基板の厚みと反りの量との関係を調べた測定結果の一例を示すグラフ図である。It is a graph which shows an example of the measurement result which investigated the relationship between the thickness of a sapphire substrate and the amount of warpage. 本発明の第2の実施の形態に係る窒化物半導体発光素子の構成の一例を概略的に示す断面図である。It is sectional drawing which shows typically an example of the structure of the nitride semiconductor light emitting device which concerns on 2nd Embodiment of this invention.

本発明の実施の形態について、図面を参照して説明する。なお、以下に説明する実施の形態は、本発明を実施する上での好適な具体例として示すものであり、技術的に好ましい種々の技術的事項を具体的に例示している部分もあるが、本発明の技術的範囲は、この具体的態様に限定されるものではない。また、各図面における各構成要素の寸法比は、必ずしも実際の窒化物半導体発光素子の寸法比と一致するものではない。 Embodiments of the present invention will be described with reference to the drawings. It should be noted that the embodiments described below are shown as suitable specific examples for carrying out the present invention, and there are some parts that specifically exemplify various technically preferable technical matters. , The technical scope of the present invention is not limited to this specific aspect. Further, the dimensional ratio of each component in each drawing does not necessarily match the dimensional ratio of the actual nitride semiconductor light emitting device.

また、以下の説明において、窒化物半導体発光素子がフェイスアップ型であるかフリップチップ型であるかに依らず、「上」とは、一律にp側電極92(図1参照)側を示し、「下」とは、一律に基板層10(図1参照)側を指すものとする。なお、特に記述のない限り、「上」又は「下」とは、一つの対象物と他の対象物との相対的な位置関係を示すものとし、当該一つの対象物が第三対象物を間に挟まずに当該他の対象物の上又は下に配置されている状態のみならず、当該一つの対象物が第三対象物を間に挟んで当該他の対象物の上又は下に配置されている状態も含むものとする。 Further, in the following description, regardless of whether the nitride semiconductor light emitting device is a face-up type or a flip-chip type, the “top” uniformly refers to the p-side electrode 92 (see FIG. 1) side. The “bottom” uniformly refers to the substrate layer 10 (see FIG. 1) side. Unless otherwise specified, "above" or "below" means the relative positional relationship between one object and another object, and the one object refers to the third object. Not only is the one object placed above or below the other object without being sandwiched between them, but the one object is placed above or below the other object with the third object in between. It shall also include the state of being.

[第1の実施の形態]
(窒化物半導体発光素子の構成)
図1は、本発明の第1の実施の形態に係る窒化物半導体発光素子の構成の一例を概略的に示す断面図である。窒化物半導体発光素子1(以下、単に「発光素子1」ともいう)には、例えば、レーザダイオードや発光ダイオード(Light Emitting Diode:LED)が含まれる。本実施の形態では、発光素子1として、中心波長が250nm〜360nm(好ましくは、295nm〜360nm)の紫外光を発する発光ダイオード(LED)を例に挙げて説明する。
[First Embodiment]
(Construction of nitride semiconductor light emitting device)
FIG. 1 is a cross-sectional view schematically showing an example of the configuration of a nitride semiconductor light emitting device according to the first embodiment of the present invention. The nitride semiconductor light emitting device 1 (hereinafter, also simply referred to as “light emitting device 1”) includes, for example, a laser diode and a light emitting diode (LED). In the present embodiment, as the light emitting element 1, a light emitting diode (LED) that emits ultraviolet light having a center wavelength of 250 nm to 360 nm (preferably 295 nm to 360 nm) will be described as an example.

図1に示すように、発光素子1は、基板層10と、半導体層100と、n側電極90と、p側電極92とを含んで構成されている。半導体層100は、n型クラッド層30と、障壁層51と井戸層52とを含む活性層50と、電子ブロック層60と、p型クラッド層70と、p型コンタクト層80と、をこの順に積層させて構成されている。以下、各構成要素について説明する。 As shown in FIG. 1, the light emitting element 1 includes a substrate layer 10, a semiconductor layer 100, an n-side electrode 90, and a p-side electrode 92. The semiconductor layer 100 includes an n-type clad layer 30, an active layer 50 including a barrier layer 51 and a well layer 52, an electron block layer 60, a p-type clad layer 70, and a p-type contact layer 80 in this order. It is configured by stacking. Hereinafter, each component will be described.

〔基板層10〕
(1)基板層10の構成
基板層10は、例えば、サファイア(Al)により形成されたサファイア基板11と、このサファイア基板11上に形成されたバッファ層12とを含んで構成されている。なお、基板層10は、窒化アルミニウム(AlN)により形成されたAlN単結晶基板でもよい。この場合、バッファ層12は、必ずしも含まなくてもよい。
[Substrate layer 10]
(1) Structure of Substrate Layer 10 The substrate layer 10 is composed of, for example, a sapphire substrate 11 formed of sapphire (Al 2 O 3 ) and a buffer layer 12 formed on the sapphire substrate 11. There is. The substrate layer 10 may be an AlN single crystal substrate formed of aluminum nitride (AlN). In this case, the buffer layer 12 does not necessarily have to be included.

(2)サファイア基板11
サファイア基板11には、表面上の点が(0001)面に対応する基準面に対して直交する方向に変位する現象、すなわち「反り」が生じている。図2は、サファイア基板11の厚みとサファイア基板11の反りの量との関係を調べた測定結果の一例を示すグラフ図である。なお、図2に示すデータは、後述する半導体層100の厚みが約4μmの場合のサファイア基板11の厚みとサファイア基板11の反りの量との関係である。ここでは、反りの量(μm)は、サファイア基板11の表面の中心部が上述の基準面に対して基準面に直交する方向に変位した量として求めた。また、発明者らは、2つのサファイア基板11をサンプルとして用意してそれぞれ厚みと反りの量とを測定した。
(2) Sapphire substrate 11
The sapphire substrate 11 has a phenomenon in which points on the surface are displaced in a direction orthogonal to the reference plane corresponding to the (0001) plane, that is, “warp” occurs. FIG. 2 is a graph showing an example of measurement results for investigating the relationship between the thickness of the sapphire substrate 11 and the amount of warpage of the sapphire substrate 11. The data shown in FIG. 2 is the relationship between the thickness of the sapphire substrate 11 and the amount of warpage of the sapphire substrate 11 when the thickness of the semiconductor layer 100 described later is about 4 μm. Here, the amount of warpage (μm) was determined as the amount in which the central portion of the surface of the sapphire substrate 11 was displaced with respect to the above-mentioned reference plane in the direction orthogonal to the reference plane. Further, the inventors prepared two sapphire substrates 11 as samples and measured the thickness and the amount of warpage, respectively.

図2に示すように、サファイア基板11の厚みを増すと、反りの量は小さくなる。例えば、反りの量は、サファイア基板11の厚みの1.5〜1.6乗に反比例する。サファイア基板11を加工してチップ化するためには、反りの量を一定以下にすることが好ましい。例えば、サファイア基板11は、400μm以上1000μm以下の範囲の厚みを有する。サファイア基板の反りの量は、180μm以下に抑えられていることが好ましく、この場合、サファイア基板11の厚みは、400μm以上にする必要がある。 As shown in FIG. 2, as the thickness of the sapphire substrate 11 is increased, the amount of warpage becomes smaller. For example, the amount of warpage is inversely proportional to the thickness of the sapphire substrate 11 to the power of 1.5 to 1.6. In order to process the sapphire substrate 11 into chips, it is preferable to keep the amount of warpage below a certain level. For example, the sapphire substrate 11 has a thickness in the range of 400 μm or more and 1000 μm or less. The amount of warpage of the sapphire substrate is preferably suppressed to 180 μm or less, and in this case, the thickness of the sapphire substrate 11 needs to be 400 μm or more.

(2)バッファ層12
バッファ層12は、AlNにより形成されている。換言すれば、基板層10の半導体層100側の表面、より具体的にはn型クラッド層30側の表面(以下、「最表面」ともいう)は、AlNで形成されている。バッファ層12の最表面の粗さは、2Åよりも大きく、好ましくは、10Å以上50Å以下である。また、バッファ層12は、1.0μmから4.5μmの厚みを有する。バッファ層12は、単層でも多層構造でもよい。
(2) Buffer layer 12
The buffer layer 12 is formed of AlN. In other words, the surface of the substrate layer 10 on the semiconductor layer 100 side, more specifically, the surface on the n-type clad layer 30 side (hereinafter, also referred to as “outermost surface”) is formed of AlN. The roughness of the outermost surface of the buffer layer 12 is larger than 2 Å, preferably 10 Å or more and 50 Å or less. Further, the buffer layer 12 has a thickness of 1.0 μm to 4.5 μm. The buffer layer 12 may have a single layer or a multi-layer structure.

〔半導体層100〕
半導体層100を構成する半導体には、例えば、AlGa1−xN(0≦x≦1)にて表される2元系又は3元系のIII族窒化物半導体を用いることができる。また、窒素(N)の一部をリン(P)、ヒ素(As)、アンチモン(Sb)、ビスマス(Bi)等で置き換えてもよい。
[Semiconductor layer 100]
As the semiconductor constituting the semiconductor layer 100, for example, a binary or ternary group III nitride semiconductor represented by Al x Ga 1-x N (0 ≦ x ≦ 1) can be used. Further, a part of nitrogen (N) may be replaced with phosphorus (P), arsenic (As), antimony (Sb), bismuth (Bi) or the like.

半導体層100は、n型クラッド層30と、障壁層51と井戸層52とを含む活性層50と、電子ブロック層60と、p型クラッド層70と、p型コンタクト層80と、をこの順に含んで構成されている。半導体層100は、8μm未満の厚みを有する。好ましくは、半導体層100は、2μm以上6μm以下の厚みを有する。 The semiconductor layer 100 includes an n-type clad layer 30, an active layer 50 including a barrier layer 51 and a well layer 52, an electron block layer 60, a p-type clad layer 70, and a p-type contact layer 80 in this order. It is configured to include. The semiconductor layer 100 has a thickness of less than 8 μm. Preferably, the semiconductor layer 100 has a thickness of 2 μm or more and 6 μm or less.

(1)n型クラッド層30
n型クラッド層30は、基板層10上に形成されている。n型クラッド層30は、n型のAlGaN(以下、単に「n型AlGaN」又は「n−AlGaN」ともいう)により形成された層であり、例えば、n型の不純物としてシリコン(Si)がドープされたAlGaN層である。なお、n型の不純物としては、ゲルマニウム(Ge)、セレン(Se)、テルル(Te)、炭素(C)等を用いてもよい。
(1) n-type clad layer 30
The n-type clad layer 30 is formed on the substrate layer 10. The n-type clad layer 30 is a layer formed of n-type AlGaN (hereinafter, also simply referred to as “n-type AlGaN” or “n-AlGaN”), and for example, silicon (Si) is doped as an n-type impurity. This is the AlGaN layer. As the n-type impurity, germanium (Ge), selenium (Se), tellurium (Te), carbon (C) and the like may be used.

n型クラッド層30を形成するAl組成比(「AlNモル分率」ともいう)は、20%以上であり、好ましくは、25%以上55%以下である。n型クラッド層30は、1μm〜4μm程度の厚みを有し、例えば、3μm程度の厚みを有している。n型クラッド層30は、単層でもよく、多層構造でもよい。 The Al composition ratio (also referred to as “AlN mole fraction”) forming the n-type clad layer 30 is 20% or more, preferably 25% or more and 55% or less. The n-type clad layer 30 has a thickness of about 1 μm to 4 μm, and has a thickness of, for example, about 3 μm. The n-type clad layer 30 may be a single layer or a multilayer structure.

(2)活性層50
活性層50は、n型クラッド層30上に形成されている。活性層50は、n型クラッド層30側に位置する1つの障壁層51、及び後述する電子ブロック層60側(すなわち、厚み方向におけるn型クラッド層30の反対側)に位置する1つの井戸層52により構成された単一の量子井戸構造50Aを含んで構成されている。また、活性層50は、波長360nm以下の紫外光を出力するためにバンドギャップが3.4eV以上となるように構成されている。障壁層51は、例えば、5nm〜50nmの範囲の厚みを有する。また、井戸層52は、例えば、1nm〜5nmの範囲の厚みを有する。
(2) Active layer 50
The active layer 50 is formed on the n-type clad layer 30. The active layer 50 includes one barrier layer 51 located on the n-type clad layer 30 side and one well layer located on the electron block layer 60 side (that is, the opposite side of the n-type clad layer 30 in the thickness direction), which will be described later. It is configured to include a single quantum well structure 50A composed of 52. Further, the active layer 50 is configured to have a band gap of 3.4 eV or more in order to output ultraviolet light having a wavelength of 360 nm or less. The barrier layer 51 has a thickness in the range of, for example, 5 nm to 50 nm. Further, the well layer 52 has a thickness in the range of 1 nm to 5 nm, for example.

障壁層51及び井戸層52はともに、AlGaNにより形成されている。具体的には、障壁層51は、AlGa1−rNを含んで構成され、井戸層52は、AlGa1−sNを含んで構成される(0≦r≦1、0≦s≦1、r>s)。すなわち、障壁層51を形成するAlGaNのAl組成比は、井戸層52を形成するAlGaNのAl組成比よりも大きい。なお、量子井戸構造50A内における1つの障壁層51及び1つの井戸層52の配置は、上述したものに限定されるものではなく、配置の順序は上述した順序と逆でもよい。 Both the barrier layer 51 and the well layer 52 are formed of AlGaN. Specifically, the barrier layer 51 is configured to include Al r Ga 1-r N, and the well layer 52 is configured to include Al s Ga 1-s N (0 ≦ r ≦ 1, 0 ≦). s ≦ 1, r> s). That is, the Al composition ratio of AlGaN forming the barrier layer 51 is larger than the Al composition ratio of AlGaN forming the well layer 52. The arrangement of one barrier layer 51 and one well layer 52 in the quantum well structure 50A is not limited to the above-mentioned one, and the arrangement order may be the reverse of the above-mentioned order.

(3)電子ブロック層60
電子ブロック層60は、活性層50上に形成されている。電子ブロック層60は、p型のAlGaN(以下、単に「p型AlGaN」又は「p−AlGaN」ともいう)により形成された層である。電子ブロック層60は、1nm〜30nm程度の厚みを有している。なお、電子ブロック層60は、AlNにより形成された層を含んでもよい。また、電子ブロック層60は、必ずしもp型の半導体層に限られず、アンドープの半導体層でもよい。
(3) Electronic block layer 60
The electron block layer 60 is formed on the active layer 50. The electron block layer 60 is a layer formed of p-type AlGaN (hereinafter, also simply referred to as “p-type AlGaN” or “p-AlGaN”). The electron block layer 60 has a thickness of about 1 nm to 30 nm. The electron block layer 60 may include a layer formed of AlN. Further, the electron block layer 60 is not necessarily limited to the p-type semiconductor layer, and may be an undoped semiconductor layer.

(4)p型クラッド層70
p型クラッド層70は、電子ブロック層60上に形成されている。p型クラッド層70は、p型AlGaNにより形成される層であり、例えば、p型の不純物としてマグネシウム(Mg)がドープされたAlGaNクラッド層である。なお、p型の不純物としては、亜鉛(Zn)、ベリリウム(Be)、カルシウム(Ca)、ストロンチウム(Sr)、バリウム(Ba)等を用いてもよい。p型クラッド層70は、10nm〜1000nm程度の厚みを有し、例えば、50nm〜800nm程度の厚みを有する。
(4) p-type clad layer 70
The p-type clad layer 70 is formed on the electron block layer 60. The p-type clad layer 70 is a layer formed of p-type AlGaN, and is, for example, an AlGaN clad layer doped with magnesium (Mg) as a p-type impurity. As the p-type impurity, zinc (Zn), beryllium (Be), calcium (Ca), strontium (Sr), barium (Ba) and the like may be used. The p-type clad layer 70 has a thickness of about 10 nm to 1000 nm, and has a thickness of, for example, about 50 nm to 800 nm.

(5)p型コンタクト層80
p型コンタクト層80は、p型クラッド層70上に形成されている。p型コンタクト層80は、例えば、Mg等の不純物が高濃度にドープされたp型のGaN層である。
(5) p-type contact layer 80
The p-type contact layer 80 is formed on the p-type clad layer 70. The p-type contact layer 80 is, for example, a p-type GaN layer doped with impurities such as Mg at a high concentration.

〔電極〕
(1)n側電極90
n側電極90は、n型クラッド層30の一部の領域上に形成されている。n側電極90は、例えば、n型クラッド層30の上に順にチタン(Ti)/アルミニウム(Al)/Ti/金(Au)が順に積層された多層膜で形成される。
〔electrode〕
(1) n-side electrode 90
The n-side electrode 90 is formed on a part of the n-type clad layer 30. The n-side electrode 90 is formed of, for example, a multilayer film in which titanium (Ti) / aluminum (Al) / Ti / gold (Au) are sequentially laminated on the n-type clad layer 30.

(2)p側電極92
p側電極92は、p型コンタクト層80の上に形成されている。p側電極92は、例えば、p型コンタクト層80の上に順に積層されるニッケル(Ni)/金(Au)の多層膜で形成される。
(2) p-side electrode 92
The p-side electrode 92 is formed on the p-type contact layer 80. The p-side electrode 92 is formed of, for example, a nickel (Ni) / gold (Au) multilayer film that is sequentially laminated on the p-type contact layer 80.

〔その他の構成〕
なお、バッファ層12の上にアンドープのu−AlGaN層がさらに設けてもよい。また、基板層10には、AlN基板の他に、窒化アルミニウムガリウム(AlGaN)基板を用いてもよい。
[Other configurations]
An undoped u-AlGaN layer may be further provided on the buffer layer 12. Further, in addition to the AlN substrate, an aluminum gallium nitride (AlGaN) substrate may be used for the substrate layer 10.

(発光素子1の製造方法)
次に、発光素子1の製造方法について説明する。まず、サファイア基板11上にバッファ層12を高温成長させて最表面がAlNである基板層10を作製する。次に、この基板層10上にn型クラッド層30、活性層50、電子ブロック層60、及びp型クラッド層70を積層して、所定の直径(例えば、50mm)の円盤状の形状を有する窒化物半導体積層体(「ウエハ」又は「ウェハ」ともいう)を形成する。
(Manufacturing method of light emitting element 1)
Next, a method of manufacturing the light emitting element 1 will be described. First, the buffer layer 12 is grown at a high temperature on the sapphire substrate 11 to produce a substrate layer 10 having an AlN outermost surface. Next, the n-type clad layer 30, the active layer 50, the electron block layer 60, and the p-type clad layer 70 are laminated on the substrate layer 10 to have a disk-like shape having a predetermined diameter (for example, 50 mm). A nitride semiconductor laminate (also referred to as a "wafer" or "wafer") is formed.

これらn型クラッド層30、活性層50、電子ブロック層60、及びp型クラッド層70は、有機金属化学気相成長法(Metal Organic Chemical Vapor Deposition:MOCVD)、分子線エピタキシ法(Molecular Beam Epitaxy:MBE)、ハライド気相エピタキシ法(Halide Vapor Phase Epitaxy:NVPE)等の周知のエピタキシャル成長法を用いて形成することができる。 These n-type clad layer 30, active layer 50, electron block layer 60, and p-type clad layer 70 are formed by a metal organic chemical vapor deposition (MOCVD) method or a molecular beam epitaxy method (Molecular Beam Epitaxy). It can be formed by using a well-known epitaxial growth method such as MBE) and Halide Vapor Phase Epitaxy (NVPE).

次に、p型クラッド層70の上にマスクを形成し、活性層50、電子ブロック層60、及びp型クラッド層70においてマスクが形成されていないぞれぞれの露出領域を除去する。活性層50、電子ブロック層60、及びp型クラッド層70の除去は、例えば、プラズマエッチングにより行うことができる。 Next, a mask is formed on the p-type clad layer 70, and the exposed regions of the active layer 50, the electron block layer 60, and the p-type clad layer 70 where the mask is not formed are removed. The active layer 50, the electron block layer 60, and the p-type clad layer 70 can be removed by, for example, plasma etching.

n型クラッド層30の露出面30a(図1参照)上にn側電極90を形成し、マスクを除去したp型コンタクト層80上にp側電極92を形成する。n側電極90及びp側電極92は、例えば、電子ビーム蒸着法やスパッタリング法などの周知の方法により形成することができる。このウエハを所定の寸法に切り分けることにより、図1に示す発光素子1が形成される。 The n-side electrode 90 is formed on the exposed surface 30a (see FIG. 1) of the n-type clad layer 30, and the p-side electrode 92 is formed on the p-type contact layer 80 from which the mask has been removed. The n-side electrode 90 and the p-side electrode 92 can be formed by a well-known method such as an electron beam deposition method or a sputtering method. By cutting the wafer into predetermined dimensions, the light emitting element 1 shown in FIG. 1 is formed.

[第2の実施の形態]
図3は、本発明の第2の実施の形態に係る発光素子1の構成の一例を概略的に示す断面図である。第2の実施の形態に係る発光素子1は、第1の実施の形態に係る発光素子1の単一の量子井戸構造50Aに代えて、多重量子井戸層を有する点で第1の実施の形態の発光素子1と相違する。以下、第1の実施の形態と異なる点を中心に説明する。
[Second Embodiment]
FIG. 3 is a cross-sectional view schematically showing an example of the configuration of the light emitting element 1 according to the second embodiment of the present invention. The first embodiment is characterized in that the light emitting element 1 according to the second embodiment has a multiple quantum well layer instead of the single quantum well structure 50A of the light emitting element 1 according to the first embodiment. It is different from the light emitting element 1 of. Hereinafter, the points different from those of the first embodiment will be mainly described.

図3に示すように、第1の実施の形態に係る単一の量子井戸構造50Aに代えて、AlGa1−rNを含んで構成される多重量子井戸層のn型クラッド層30側の障壁層52aを含む3層の障壁層52a,52b,52cとAlGa1−sNを含んで構成される3層の井戸層54a,54b,54c(0≦r≦1、0≦s≦1、r>s)とを交互に積層した多重量子井戸層を含んでもよい。 As shown in FIG. 3, the n-type clad layer 30 side of the multiple quantum well layer composed of Al r Ga 1-r N instead of the single quantum well structure 50A according to the first embodiment. Three-layer well layers 54a, 54b, 54c (0 ≦ r ≦ 1, 0 ≦ s) including three barrier layers 52a, 52b, 52c including the barrier layer 52a and Al s Ga 1-s N. It may include a multiple quantum well layer in which ≦ 1, r> s) are alternately laminated.

なお、障壁層52a,52b,52c及び井戸層54a,54b,54cの数は、3層に限定されるものではなく、2層でもよく、4層以上でもよい。障壁層52a,52b,52c及び井戸層54a,54b,54cを形成するAlGaNのAl組成比は、適宜調整してよい。 The number of barrier layers 52a, 52b, 52c and well layers 54a, 54b, 54c is not limited to three, and may be two or four or more. The Al composition ratio of AlGaN forming the barrier layers 52a, 52b, 52c and the well layers 54a, 54b, 54c may be appropriately adjusted.

(実施の形態の作用及び効果)
以上説明したように、本発明の第1の実施の形態及び第2の実施の形態に係る発光素子1では、n型クラッド層30からp型コンタクト層80までの半導体層100の厚みを一定未満(例えば、8μm未満)とした構成において、サファイア基板11の厚みを一定以上(例えば、450μm以上)とすることにより、サファイア基板11の反りの量を一定以下(例えば、150μm以下)に抑制することができる。これにより、例えば、上述した特許文献1に記載の割溝を形成する工程を得ずにサファイア基板11の反りの量を一定以下に抑制することができる。すなわち、製造工程を複雑にすることなく、サファイア基板11の反りの量を一定以下に抑制することができる。このようにすることで、ウエハを加工してチップ化する工程を煩雑化せず、発光素子1の生産性を向上させることができる。
(Actions and effects of embodiments)
As described above, in the light emitting device 1 according to the first embodiment and the second embodiment of the present invention, the thickness of the semiconductor layer 100 from the n-type clad layer 30 to the p-type contact layer 80 is less than a certain value. In the configuration (for example, less than 8 μm), the amount of warpage of the sapphire substrate 11 is suppressed to a certain level or less (for example, 150 μm or less) by setting the thickness of the sapphire substrate 11 to a certain level or more (for example, 450 μm or more). Can be done. Thereby, for example, the amount of warpage of the sapphire substrate 11 can be suppressed to a certain level or less without obtaining the step of forming the split groove described in Patent Document 1 described above. That is, the amount of warpage of the sapphire substrate 11 can be suppressed to a certain level or less without complicating the manufacturing process. By doing so, the productivity of the light emitting element 1 can be improved without complicating the process of processing the wafer into chips.

なお、上述した効果は、Al組成比が比較的小さいAlGaNにより形成されたn型クラッド層30(Al組成比が、0.25以上0.55以下。発光素子1の中心波長が295nmから360nmに相当するの紫外光を発光する発光素子1)について特に有効である。 The above-mentioned effect is that the n-type clad layer 30 formed of AlGaN having a relatively small Al composition ratio (Al composition ratio is 0.25 or more and 0.55 or less. The center wavelength of the light emitting element 1 is changed from 295 nm to 360 nm. It is particularly effective for a light emitting element 1) that emits a corresponding amount of ultraviolet light.

(実施形態のまとめ)
次に、以上説明した実施の形態から把握される技術思想について、実施の形態における符号等を援用して記載する。ただし、以下の記載における各符号等は、特許請求の範囲における構成要素を実施の形態に具体的に示した部材等に限定するものではない。
(Summary of Embodiment)
Next, the technical idea grasped from the above-described embodiment will be described with reference to the reference numerals and the like in the embodiment. However, the respective reference numerals and the like in the following description are not limited to the members and the like in which the components in the claims are specifically shown in the embodiment.

[1]400μm以上の厚さを有する基板層(1)上に、n型AlGaNにより形成されるn型クラッド層(30)と、AlGaNにより形成される障壁層(51)及び井戸層(52)を含む活性層(50)と、電子ブロック層(60)と、p型AlGaNにより形成されるp型クラッド層(70)及びp型コンタクト層(80)と、をこの順に積層してウエハを形成する工程を備え、前記ウエハは、10mmオーダーの直径を有し、前記ウエハを形成する工程においては、前記基板層(1)上に、厚さが8μm未満となるよう半導体層(100)が形成され、形成された前記ウエハは、前記基板層(1)の反りの量が180μm以下を満たす、窒化物半導体発光素子(1)の製造方法。
[2]前記ウエハは、2インチの直径を有する、請求項1に記載の窒化物半導体発光素子の製造方法。
[3]形成された前記ウエハは、前記基板層(1)の反りの量が150μm以下をさらに満たす、請求項1又は2に記載の窒化物半導体発光素子(1)の製造方法。
[4]前記基板層(1)の厚さは、450μm以上である、請求項1乃至3のいずれか1項に記載の窒化物半導体発光素子(1)の製造方法。
[5]前記基板層(1)を構成するバッファ層(12)を形成する工程をさらに備え、前記バッファ層(12)は、前記基板層(1)における前記n型クラッド層(30)側に位置しているとともに前記n型クラッド層(30)側の表面がAlNで形成されており、前記バッファ層(12)を形成する工程においては、前記バッファ層(12)における前記n型クラッド層(30)側の表面の表面粗さが10Å以上50Å以下となるよう、前記バッファ層(12)が形成される、請求項1乃至4のいずれか1項に記載の窒化物半導体発光素子(1)の製造方法。
[6]前記ウエハを形成する工程においては、前記基板層(1)上に、厚さが2μm以上6μm以下となるよう前記半導体層(100)が形成される、請求項1乃至5のいずれか1項に記載の窒化物半導体発光素子(1)の製造方法。
[7]前記ウエハを形成する工程においては、Al組成比が25%以上55%以下となるよう前記n型AlGaNが形成され、製造される前記窒化物半導体発光素子(1)は、中心波長が295nm以上365nm以下となる紫外光を発光する、請求項1乃至6のいずれか1項に記載の窒化物半導体発光素子(1)の製造方法。
[1] An n-type clad layer (30) formed of n-type AlGaN, a barrier layer (51) and a well layer (52) formed of AlGaN on a substrate layer (1) having a thickness of 400 μm or more. The active layer (50) containing the above, the electron block layer (60), and the p-type clad layer (70) and the p-type contact layer (80) formed of p-type AlGaN are laminated in this order to form a wafer. The wafer has a diameter on the order of 10 mm, and in the step of forming the wafer, a semiconductor layer (100) is formed on the substrate layer (1) so that the thickness is less than 8 μm. A method for manufacturing a nitride semiconductor light emitting device (1), wherein the formed wafer satisfies the amount of warpage of the substrate layer (1) of 180 μm or less.
[2] The method for manufacturing a nitride semiconductor light emitting device according to claim 1, wherein the wafer has a diameter of 2 inches.
[3] The method for manufacturing a nitride semiconductor light emitting device (1) according to claim 1 or 2, wherein the formed wafer further satisfies the amount of warpage of the substrate layer (1) to 150 μm or less.
[4] The method for manufacturing a nitride semiconductor light emitting device (1) according to any one of claims 1 to 3, wherein the thickness of the substrate layer (1) is 450 μm or more.
[5] Further comprising a step of forming the buffer layer (12) constituting the substrate layer (1), the buffer layer (12) is placed on the n-type clad layer (30) side of the substrate layer (1). The surface of the n-type clad layer (30) is formed of AlN while being positioned, and in the step of forming the buffer layer (12), the n-type clad layer (12) in the buffer layer (12) is formed. 30) The nitride semiconductor light emitting device (1) according to any one of claims 1 to 4, wherein the buffer layer (12) is formed so that the surface roughness of the surface on the side is 10 Å or more and 50 Å or less. Manufacturing method.
[6] Any of claims 1 to 5, wherein in the step of forming the wafer, the semiconductor layer (100) is formed on the substrate layer (1) so that the thickness is 2 μm or more and 6 μm or less. The method for manufacturing a nitride semiconductor light emitting device (1) according to item 1.
[7] In the step of forming the wafer, the n-type AlGaN is formed so that the Al composition ratio is 25% or more and 55% or less, and the nitride semiconductor light emitting device (1) manufactured has a center wavelength. The method for manufacturing a nitride semiconductor light emitting device (1) according to any one of claims 1 to 6, which emits ultraviolet light having a wavelength of 295 nm or more and 365 nm or less.

1…窒化物半導体発光素子(発光素子)
10…基板層
11…サファイア基板
12…バッファ層
100…半導体層
30…n型クラッド層
30a…露出面
50…活性層
50A…量子井戸構造
51,52a,52b,52c…障壁層
52,54a,54b,54c…井戸層
60…電子ブロック層
70…p型クラッド層
80…p型コンタクト層
90…n側電極
92…p側電極
1 ... Nitride semiconductor light emitting element (light emitting element)
10 ... Substrate layer 11 ... Sapphire substrate 12 ... Buffer layer 100 ... Semiconductor layer 30 ... n-type clad layer 30a ... Exposed surface 50 ... Active layer 50A ... Quantum well structure 51, 52a, 52b, 52c ... Barrier layers 52, 54a, 54b , 54c ... well layer 60 ... electron block layer 70 ... p-type clad layer 80 ... p-type contact layer 90 ... n-side electrode 92 ... p-side electrode

Claims (7)

400μm以上の厚さを有する基板層上に、n型AlGaNにより形成されるn型クラッド層と、AlGaNにより形成される障壁層及び井戸層を含む活性層と、電子ブロック層と、p型AlGaNにより形成されるp型クラッド層及びp型コンタクト層と、をこの順に積層してウエハを形成する工程を備え、
前記ウエハは、10mmオーダーの直径を有し、
前記ウエハを形成する工程においては、前記基板層上に、厚さが8μm未満となるよう半導体層が形成され、
形成された前記ウエハは、前記基板層の反りの量が180μm以下を満たす、
窒化物半導体発光素子の製造方法。
An n-type clad layer formed of n-type AlGaN, an active layer including a barrier layer and a well layer formed of AlGaN, an electron block layer, and a p-type AlGaN on a substrate layer having a thickness of 400 μm or more. A step of laminating the p-type clad layer and the p-type contact layer to be formed in this order to form a wafer is provided.
The wafer has a diameter on the order of 10 mm and has a diameter on the order of 10 mm.
In the step of forming the wafer, a semiconductor layer is formed on the substrate layer so as to have a thickness of less than 8 μm.
The formed wafer satisfies the amount of warpage of the substrate layer of 180 μm or less.
A method for manufacturing a nitride semiconductor light emitting device.
前記ウエハは、2インチの直径を有する、
請求項1に記載の窒化物半導体発光素子の製造方法。
The wafer has a diameter of 2 inches.
The method for manufacturing a nitride semiconductor light emitting device according to claim 1.
形成された前記ウエハは、前記基板層の反りの量が150μm以下をさらに満たす、
請求項1又は2に記載の窒化物半導体発光素子の製造方法。
The formed wafer further satisfies the amount of warpage of the substrate layer of 150 μm or less.
The method for manufacturing a nitride semiconductor light emitting device according to claim 1 or 2.
前記基板層の厚さは、450μm以上である、
請求項1乃至3のいずれか1項に記載の窒化物半導体発光素子の製造方法。
The thickness of the substrate layer is 450 μm or more.
The method for manufacturing a nitride semiconductor light emitting device according to any one of claims 1 to 3.
前記基板層を構成するバッファ層を形成する工程をさらに備え、
前記バッファ層は、前記基板層における前記n型クラッド層側に位置しているとともに前記n型クラッド層側の表面がAlNで形成されており、
前記バッファ層を形成する工程においては、前記バッファ層における前記n型クラッド層側の表面の表面粗さが10Å以上50Å以下となるよう、前記バッファ層が形成される、
請求項1乃至4のいずれか1項に記載の窒化物半導体発光素子の製造方法。
A step of forming a buffer layer constituting the substrate layer is further provided.
The buffer layer is located on the n-type clad layer side of the substrate layer, and the surface of the n-type clad layer side is formed of AlN.
In the step of forming the buffer layer, the buffer layer is formed so that the surface roughness of the surface of the buffer layer on the n-type clad layer side is 10 Å or more and 50 Å or less.
The method for manufacturing a nitride semiconductor light emitting device according to any one of claims 1 to 4.
前記ウエハを形成する工程においては、前記基板層上に、厚さが2μm以上6μm以下となるよう前記半導体層が形成される、
請求項1乃至5のいずれか1項に記載の窒化物半導体発光素子の製造方法。
In the step of forming the wafer, the semiconductor layer is formed on the substrate layer so that the thickness is 2 μm or more and 6 μm or less.
The method for manufacturing a nitride semiconductor light emitting device according to any one of claims 1 to 5.
前記ウエハを形成する工程においては、Al組成比が25%以上55%以下となるよう前記n型AlGaNが形成され、
製造される前記窒化物半導体発光素子は、中心波長が295nm以上365nm以下となる紫外光を発光する、
請求項1乃至6のいずれか1項に記載の窒化物半導体発光素子の製造方法。
In the step of forming the wafer, the n-type AlGaN is formed so that the Al composition ratio is 25% or more and 55% or less.
The produced nitride semiconductor light emitting device emits ultraviolet light having a center wavelength of 295 nm or more and 365 nm or less.
The method for manufacturing a nitride semiconductor light emitting device according to any one of claims 1 to 6.
JP2021115906A 2019-04-16 2021-07-13 Manufacturing method for nitride semiconductor light-emitting element Pending JP2021166308A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021115906A JP2021166308A (en) 2019-04-16 2021-07-13 Manufacturing method for nitride semiconductor light-emitting element

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019077570A JP2020177965A (en) 2019-04-16 2019-04-16 Nitride semiconductor light-emitting element
JP2021115906A JP2021166308A (en) 2019-04-16 2021-07-13 Manufacturing method for nitride semiconductor light-emitting element

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019077570A Division JP2020177965A (en) 2019-04-16 2019-04-16 Nitride semiconductor light-emitting element

Publications (1)

Publication Number Publication Date
JP2021166308A true JP2021166308A (en) 2021-10-14

Family

ID=72936776

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019077570A Pending JP2020177965A (en) 2019-04-16 2019-04-16 Nitride semiconductor light-emitting element
JP2021115906A Pending JP2021166308A (en) 2019-04-16 2021-07-13 Manufacturing method for nitride semiconductor light-emitting element

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2019077570A Pending JP2020177965A (en) 2019-04-16 2019-04-16 Nitride semiconductor light-emitting element

Country Status (1)

Country Link
JP (2) JP2020177965A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020177965A (en) * 2019-04-16 2020-10-29 日機装株式会社 Nitride semiconductor light-emitting element

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316528A (en) * 1994-12-02 1996-11-29 Nichia Chem Ind Ltd Nitride semiconductor light emitting device
JP2003063897A (en) * 2001-08-28 2003-03-05 Sony Corp Nitride-based iii-v group compound semiconductor substrate and method for producing the same, method for producing light emitting device of semiconductor and method for producing semiconductor device
JP2003119100A (en) * 2001-07-11 2003-04-23 Matsushita Electric Ind Co Ltd Substrate for epitaxial treatment, epitaxial wafer, semiconductor device, and epitaxial growth method
JP2004228489A (en) * 2003-01-27 2004-08-12 Institute Of Physical & Chemical Research Ultraviolet-emitting device using p-type semiconductor
JP2006156454A (en) * 2004-11-25 2006-06-15 Sony Corp Method of crystal growing and method of manufacturing gallium nitride compound thin film
JP2008166349A (en) * 2006-12-27 2008-07-17 Eudyna Devices Inc Semiconductor substrate and semiconductor device
JP2015035536A (en) * 2013-08-09 2015-02-19 Dowaエレクトロニクス株式会社 Group iii nitride semiconductor epitaxial substrate, group iii nitride semiconductor light-emitting element, and manufacturing methods thereof
US20150118800A1 (en) * 2010-09-28 2015-04-30 Young-jo Tak Semiconductor devices and methods of manufacturing the same
JP2016171127A (en) * 2015-03-11 2016-09-23 Dowaエレクトロニクス株式会社 Group iii nitride semiconductor light-emitting element and method for manufacturing the same
CN108269903A (en) * 2018-02-12 2018-07-10 厦门三安光电有限公司 UV LED and preparation method thereof
WO2018216240A1 (en) * 2017-05-26 2018-11-29 創光科学株式会社 Template, nitride semiconductor ultra-violet light-emitting element and template production method
JP2019029438A (en) * 2017-07-27 2019-02-21 日機装株式会社 Semiconductor light-emitting device
JP2019077570A (en) * 2017-10-20 2019-05-23 タテホ化学工業株式会社 POWDERED Al4SiC4 AND ANTIOXIDANT
JP2020177965A (en) * 2019-04-16 2020-10-29 日機装株式会社 Nitride semiconductor light-emitting element

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102329719B1 (en) * 2015-02-23 2021-11-23 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 Light emitting device and light unit having thereof
JP2017028076A (en) * 2015-07-22 2017-02-02 株式会社トクヤマ Group iii nitride light emitting element manufacturing method
JP6978206B2 (en) * 2017-01-27 2021-12-08 日機装株式会社 Manufacturing method of semiconductor light emitting device and semiconductor light emitting device
WO2018151157A1 (en) * 2017-02-17 2018-08-23 Dowaエレクトロニクス株式会社 Deep ultraviolet light emitting element and method for producing same

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316528A (en) * 1994-12-02 1996-11-29 Nichia Chem Ind Ltd Nitride semiconductor light emitting device
JP2003119100A (en) * 2001-07-11 2003-04-23 Matsushita Electric Ind Co Ltd Substrate for epitaxial treatment, epitaxial wafer, semiconductor device, and epitaxial growth method
JP2003063897A (en) * 2001-08-28 2003-03-05 Sony Corp Nitride-based iii-v group compound semiconductor substrate and method for producing the same, method for producing light emitting device of semiconductor and method for producing semiconductor device
JP2004228489A (en) * 2003-01-27 2004-08-12 Institute Of Physical & Chemical Research Ultraviolet-emitting device using p-type semiconductor
JP2006156454A (en) * 2004-11-25 2006-06-15 Sony Corp Method of crystal growing and method of manufacturing gallium nitride compound thin film
JP2008166349A (en) * 2006-12-27 2008-07-17 Eudyna Devices Inc Semiconductor substrate and semiconductor device
US20150118800A1 (en) * 2010-09-28 2015-04-30 Young-jo Tak Semiconductor devices and methods of manufacturing the same
JP2015035536A (en) * 2013-08-09 2015-02-19 Dowaエレクトロニクス株式会社 Group iii nitride semiconductor epitaxial substrate, group iii nitride semiconductor light-emitting element, and manufacturing methods thereof
JP2016171127A (en) * 2015-03-11 2016-09-23 Dowaエレクトロニクス株式会社 Group iii nitride semiconductor light-emitting element and method for manufacturing the same
WO2018216240A1 (en) * 2017-05-26 2018-11-29 創光科学株式会社 Template, nitride semiconductor ultra-violet light-emitting element and template production method
JP2019029438A (en) * 2017-07-27 2019-02-21 日機装株式会社 Semiconductor light-emitting device
JP2019077570A (en) * 2017-10-20 2019-05-23 タテホ化学工業株式会社 POWDERED Al4SiC4 AND ANTIOXIDANT
CN108269903A (en) * 2018-02-12 2018-07-10 厦门三安光电有限公司 UV LED and preparation method thereof
JP2020177965A (en) * 2019-04-16 2020-10-29 日機装株式会社 Nitride semiconductor light-emitting element

Also Published As

Publication number Publication date
JP2020177965A (en) 2020-10-29

Similar Documents

Publication Publication Date Title
US11444222B2 (en) Nitride semiconductor light-emitting element and production method for nitride semiconductor light-emitting element
US11227974B2 (en) Nitride semiconductor light-emitting element and production method for nitride semiconductor light-emitting element
TWI760809B (en) Nitride semiconductor light-emitting element
TWI778402B (en) Nitride semiconductor light-emitting element
JP2020202214A (en) Nitride semiconductor light-emitting element
JP2021166308A (en) Manufacturing method for nitride semiconductor light-emitting element
JP2021010038A (en) Nitride semiconductor light-emitting element
TWI677999B (en) Nitride semiconductor element and method for manufacturing nitride semiconductor element
JP6917953B2 (en) Nitride semiconductor light emitting device
JP7194793B2 (en) Nitride semiconductor light-emitting device and method for manufacturing nitride semiconductor light-emitting device
JP7141425B2 (en) Nitride semiconductor light emitting device
JP2021185618A (en) Method for manufacturing nitride semiconductor element
TWI704699B (en) Nitride semiconductor light-emitting element and manufacturing method thereof
JP6691090B2 (en) Nitride semiconductor light emitting device and method for manufacturing nitride semiconductor light emitting device
JP7216776B2 (en) Nitride semiconductor light-emitting device and method for manufacturing nitride semiconductor light-emitting device
JP2023170764A (en) Nitride semiconductor light-emitting device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210716

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220607

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220805

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220902

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20221115

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20230131