JP2021163302A - 検出装置 - Google Patents

Abstract

【課題】静電気放電に対する耐性が高く、耐久性に優れた検出装置を提供することを目的とする。
【解決手段】検出装置は、検出部に配置された少なくとも１つの第１電極と、検出部の外側に設けられ検出部を囲む第２電極と、検出部と重なる第３電極と、少なくとも１つの第１電極と第３電極との間の第１絶縁層と、第３電極を覆う第２絶縁層とを含む。少なくとも１つの第１電極は複数の第１電極から成り、複数の第１電極は、相互に離隔して、第１方向及び前記第１方向と交差する際２方向にマトリクス状に配置され、第３電極は、複数の第１電極が離隔する部分と重なる領域に配置される。
【選択図】図４

Description

本発明の一実施形態は検出装置に関する。本明細書で開示される発明の一実施形態は、検出対象物の表面の微細な凹凸を検知する検出装置に関する。

指紋などの微細な表面形状を認識する接触式の検出装置が知られている。例えば、マトリクス状に配置された複数のセンサ電極と、そのセンサ電極を覆うパッシベーション膜と、検出対象物がパシベーション膜の表面に接触したときにセンサ電極と検出対象物の表面との間に生成される静電容量を検出する容量検出回路を有し、パッシベーション膜の表面の静電気を除電するアース電極が設けられた検出装置が開示されている（特許文献１参照）。

特開２００１−３２４３０３号公報

接触式の検出装置は、検出対象物が静電気を帯びているとき、回路素子が静電気により破壊されてしまうという問題がある。例えば、ガラス基板のような絶縁表面の上に回路素子が形成された検出装置では、静電気を効果的に除電する経路が存在しないため静電破壊に弱いという問題がある。一方、特許文献１に開示された検出装置は、検出対象物が接触するセンシング面にアース電極が露出しているために耐久性に劣るという問題がある。

本発明の一実施形態は、このような問題に鑑み、静電気放電に対する耐性が高く、耐久性に優れた検出装置を提供することを目的とする。

本発明の一実施形態に係る検出装置は、検出部に配置された少なくとも１つの第１電極と、検出部の外側に設けられ検出部を囲む第２電極と、検出部と重なる第３電極と、少なくとも１つの第１電極と第３電極との間の第１絶縁層と、第３電極を覆う第２絶縁層とを含む。

本発明の一実施形態に係る検出装置の構成を示すブロック図である。 本発明の一実施形態に係る検出装置の検出部の回路構成の一例を示す図である。 本発明の一実施形態に係る検出装置において、送信用電極から検出対象物を介して第１電極に検出信号が伝わる様子を模式的に示す図である。 本発明の一実施形態に係る検出装置の検出部が設けられる基板の構成、及び基板の外側に設けられる送信用電極の配置を模式的に示す平面図である。 本発明の一実施形態に係る検出装置の検出部を示す平面図であり、図４に示す点線で囲まれた領域Ｄの構造を示す拡大図である。 本発明の一実施形態に係る検出装置の検出部及び周辺領域を示す断面図であり、図５に示すＡ１−Ｂ１線に対応する構造及びガードリングの構造を示す。 本発明の一実施形態に係る検出装置の端子部の構成を示す平面図であり、（Ａ）及び（Ｂ）は第１端子電極と第２端子電極の配置を示す。 本発明の一実施形態に係る検出装置の端子部の構造を示す断面図である。 本発明の一実施形態に係る検出装置の第３電極のパターンを示す平面図であり、（Ａ）及び（Ｂ）は格子状のパターンを示す。 本発明の一実施形態に係る検出装置の第３電極のパターンを示す平面図であり、（Ａ）及び（Ｂ）は格子状のパターンを示す。

以下、本発明の実施の形態を、図面等を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、以下に例示する実施の形態の記載内容に限定して解釈されるものではない。図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号（又は数字の後にａ、ｂなどを付した符号）を付して、詳細な説明を適宜省略することがある。さらに各要素に対する「第１」、「第２」と付記された文字は、各要素を区別するために用いられる便宜的な標識であり、特段の説明がない限りそれ以上の意味を有しない。

本明細書において、ある部材又は領域が他の部材又は領域の「上に（又は下に）」あるとする場合、特段の限定がない限りこれは他の部材又は領域の直上（又は直下）にある場合のみでなく他の部材又は領域の上方（又は下方）にある場合を含み、すなわち、他の部材又は領域の上方（又は下方）において間に別の構成要素が含まれている場合も含む。

本発明の一実施形態に係る検出装置は、検出面に検出対象物が接触又は近接したときの静電容量の変化を検知する機能を有する。検出装置は、この機能を利用することで、例えば、生体認証センサとして機能することができる。具体的には、検出装置は、指紋、掌紋等の人体の特徴を検知する生体認証センサとして用いることができる。以下、本実施形態に係る検出装置の詳細について説明する。

図１は、本発明の一実施形態に係る検出装置１００のブロック図を示す。検出装置１００は、第１電極１０４が配置された検出部１０２、ゲートドライバ１１４、マルチプレクサ１１６、検出部１０２から出力された信号を処理する信号処理回路１１８、検出用信号を出力する第２電極１０６、及び第３電極１０８を含む。第２電極１０６は、検出部１０２を囲むように配置され、第３電極１０８は検出部１０２と重なる位置に配置される。

検出装置１００は、第２電極１０６と第１電極１０４との間に検出信号を送り、検出対象物の状態を検出する。第２電極１０６は検出部１０２に検出信号を送信し、第１電極１０４がその検出信号を受信する。検出部１０２は、第１電極１０４と第２電極１０６との間に形成される静電容量を検出するように形成された信号読み取り回路を含む。ゲートドライバ１１４は検出部１０２に配置された第１電極１０４を選択するスキャン信号を出力する。検出部１０２から出力される検出データ信号はマルチプレクサ１１６を介して信号処理回路１１８に出力される。制御回路１２０は、ゲートドライバ１１４、マルチプレクサ１１６、第２電極１０６、及び信号処理回路１１８の動作を制御する機能を有する。

本実施形態において、検出装置１００は、検出部１０２がガラス基板又は樹脂基板等の絶縁基板、又は表面に絶縁膜が形成された絶縁表面を有する基板（例えば、ＳＯＩ基板）に形成される。また、検出部１０２の外側の周辺領域に配置されるゲートドライバ１１４、マルチプレクサ１１６も同じ基板上に形成されていてもよい。

なお、第２電極１０６は、検出信号を送信する機能を有することから送信電極と呼ぶことができ、第１電極１０４は検出信号を受信してデータとなる信号（検出データ信号）を出力する機能を有することから受信電極又は検出電極と呼ぶことができる。また、第３電極１０８は、後述されるように静電気放電を除電する機能を有することから除電電極と呼ぶことができる。

図２は、検出部１０２の回路構成を示す。検出部１０２は、複数の第１電極１０４を含み、マトリクス状に配置される。検出部１０２は、１つの第１電極１０４により１つのセグメントが形成される。１つのセグメントには、第１電極１０４の他に、スイッチング素子１２８が含まれる。スイッチング素子１２８は、ゲート信号線１２２と接続され、ゲート信号線１２２からの信号によりスイッチング動作が行われる。

スイッチング素子１２８は、第１電極１０４、データ信号線１２４、及びコモン信号線１２６と接続される。スイッチング素子１２８は、相補的なスイッチを形成し、第１電極１０４がデータ信号線１２４と接続された状態、及び第１電極１０４がコモン信号線１２６と接続された状態のいずれか一方の状態を形成する。あるセグメントの第１電極１０４がスイッチング素子１２８を介してデータ信号線１２４と接続されたとき、その状態は信号読み出しであり、コモン信号線１２６と接続されたとき、その状態はリセット状態である。

図２に示すように、複数の第１電極１０４はｎ行ｍ列のマトリクス状に配列されている。複数のゲート信号線１２２＿１〜１２２ｎは、ゲートドライバ１１４（図１参照）に接続され、複数のデータ信号線１２４＿１〜１２４ｍはマルチプレクサ１１６（図１参照）に接続される。複数のコモン信号線１２６は、それぞれの第１電極１０４に一定電圧（例えば、接地電圧）の信号を印加する。図２に示すように、データ信号線１２４＿１〜１２４＿ｍは列ごとに配設され、コモン信号線１２６＿１〜１２６＿ｊは、隣接する列同士が共有するように、１列おきに配設されていてもよい。

スイッチング素子１２８は、例えば、ｎチャネル型トランジスタとｐチャネル型トランジスタとによって形成されていてもよく、導電型が異なる２つのトランジスタの組み合わせによって相補型のスイッチで形成される。このような相補型のスイッチにより、ハイ（High）及びロー（Low）の２値の信号で、第１電極１０４がデータ信号線１２４と接続された状態とコモン信号線１２６に接続された状態の、２つの接続状態を制御することできる。なお、スイッチング素子１２８は、図２に示されるものに限定されず、同様の機能を有するものであれば他の構成に置き換えられてもよい。

図２に示すように、例えば、ｎ行ｍ列にマトリクス状に配列された複数の第１電極１０４に対し、複数のゲート信号線１２２＿１〜１２２＿ｎが行ごとに配設され、複数のデータ信号線１２４＿１〜１２４＿ｍが列ごとに配設される。複数のゲート信号線１２２＿１〜１２２＿ｎには、ゲートドライバ１１４から選択信号が順次出力され、選択された行のデータ信号が各列のデータ信号線１２４＿１〜１２４＿ｍを通してマルチプレクサ１１６に入力される。

図３は、第２電極１０６から検出対象物３００を介して第１電極１０４に検出信号が伝わる様子を模式的に示す。第１電極１０４が基板２００上に配列され、第２電極１０６が基板２００を囲んで配置されている。第２電極１０６と第１電極１０４とが所定の間隔で離隔されており、第２電極１０６から検出信号Ｖｓｅｎが第１電極１０４に向けて送信される。第２電極１０６と第１電極１０４との間には空気、カバーガラス１３０等の誘電体が介在している。第２電極１０６と第１電極１０４とは、一つのキャパシタを形成しているとみなすことができ、検出信号Ｖｓｅｎによって所定の静電容量が形成される。一方、第１電極１０４に導電性を有する検出対象物３００（例えば、人体の指）が接触又は近接すると、電場の状態が変化する。すなわち、検出対象物３００が電極として作用することにより、第２電極１０６と第１電極１０４との距離が実質的に短くなったことにより、静電容量が大きくなる。そして、第1電極１０４から検出データ信号Ｖｄａｔａが出力される。

図３は模式的な構造を示すのみであるが、検出装置１００は、第１電極１０４を微細化することで解像度を高めることができ、例えば、人体の指先の指紋による凹凸を静電容量の変化として読み取ることができる。すなわち、検出装置１００を指紋検出装置として機能させることができる。また、検出部１０２の大きさを、手のひらを当てることができるようにすれば、検出装置１００を掌紋検出装置として機能させることができる。

ところで、基板２００がガラス基板や樹脂基板のように絶縁表面を有する場合、静電気放電（ＥＳＤ：electro-static discharge）が生じると、放電電流が検出部１０２の回路に流れてしまうことが問題となる。すなわち、静電気放電を除電する経路が存在しないことにより、図２に示すような検出部１０２の検出回路が静電破壊され、動作不良になることが問題となる。

このような問題に対し、本実施形態に係る検出装置１００は、第３電極が設けられる。第３電極１０８は、図１に示すように、検出部１０２と重なる領域に設けられる。回路的には、図２に示すように、第３電極１０８は、複数の第１電極１０４が配列されたマトリクスと重なるように配置される。第３電極１０８は、検出回路の行方向及び列方向の一方向又は両方向に対して適宜配置することができる。第３電極１０８は、ゲート信号線１２２、データ信号線１２４、コモン信号線１２６、スイッチング素子１２８、及び第１電極１０４から絶縁された状態で設けられる。別言すれば、ゲート信号線１２２、データ信号線１２４、コモン信号線１２６、スイッチング素子１２８、及び第１電極１０４は検出回路を形成し、第３電極１０８は検出回路から独立した別個の除電回路を形成し、検出回路と除電回路は重畳して配置されるが、電気的には分離された状態に置かれているということができる。第３電極１０８は、静電気放電を除電するために低抵抗化されていることが好ましい。第３電極１０８は、例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属材料で形成されていることが好ましい。

図４は、検出部１０２が設けられる基板２００の構成、及び基板２００の外側に設けられる第２電極１０６の配置を模式的に示す平面図である。基板２００は、ガラス基板、等の絶縁基板、又は表面に絶縁膜が形成された絶縁表面を有する基板（例えば、ＳＯＩ基板）が用いられる。基板２００上には、検出部１０２、第３電極１０８、第１配線１１０、第２配線１１２、及び端子部１３４が設けられる。また、基板２００上には、ゲートドライバ１１４、マルチプレクサ１１６のような回路が設けられていてもよい。第２電極１０６は、基板２００とは別に、導電性部材で形成され、基板２００を囲むように設けられる。

検出部１０２は、複数の第１電極１０４、及び第３電極１０８を含む。複数の第１電極１０４は、例えば、第１方向及び第１方向と交差する際２方向にマトリクス状に配置される。検出部１０２は、複数の第１電極１０４の配列により矩形状の領域を有する。このような検出部１０２において、複数の第１電極１０４は相互に離隔して配置される。第３電極１０８は第１電極１０４とは重ならず、第１電極１０４同士が離隔する領域に配設される。第３電極１０８は、静電気放電に対する除電経路を形成するように検出部１０２の全面に亘って配設される。第３電極１０８は、例えば、検出部１０２において、ストライプ状（線状）、格子状のパターンで形成される。

基板２００上には、検出部１０２の外側（第３電極１０８の外側）の領域にゲートドライバ１１４、マルチプレクサ１１６が設けられてもよい。また、基板２００上には、端子部１３４が設けられる。端子部１３４は、ゲートドライバ１１４、マルチプレクサを駆動する信号が入力される入力端子、マルチプレクサ１１６の出力信号が出力される出力端子を形成する複数の第１端子電極１３６が配列される。

基板２００上には、検出部１０２（及びゲートドライバ１１４、マルチプレクサ１１６）を囲むようにガードリング１３２が設けられていてもよい。ガードリング１３２を設けることで、検出部１０２（及びゲートドライバ１１４、マルチプレクサ１１６）を外来ノイズから保護し、また、検出部１０２（及びゲートドライバ１１４、マルチプレクサ１１６）から放射されるノイズを抑えることができる。

基板２００上には、さらに、検出部１０２の外側（ゲートドライバ１１４、マルチプレクサ１１６の外側）に、第１配線１１０が配設される。第１配線１１０は、検出部１０２を囲んで設けられ、端子部１３４に達している。第１配線１１０と第３電極１０８とは、少なくとも１つの第２配線１１２で接続される。少なくとも１つの第２配線１１２は複数の第２配線１１２から成っていることが好ましく、複数の第２配線１１２により複数箇所で第１配線１１０と第３電極１０８とが接続されていることが好ましい。例えば、図４に示すように、検出部１０２の３辺に沿うように配置された第１配線１１０に対し、第３電極１０８の４箇所で接続されていることが好ましい。このように複数箇所で第１配線１１０と第３電極１０８とが接続されていることで、静電気放電に対する放電経路を複数設けることができ、放電経路を最短化することができる。

図４に示すように、ゲートドライバ１１４は、第３電極１０８と第１配線１１０とが第２配線１１２によって架橋される領域に設けられる。別言すれば、第２配線１１２によって、第３電極１０８と第１配線１１０とを離隔して設けることで、ゲートドライバ１１４及びゲートドライバ１１４から延びるゲート信号線１２２を、第１配線１１０と重ならないように設けることができる。これにより、ゲートドライバ１１４及びゲート信号線１２２と、第１配線１１０との間に寄生容量が形成されることを防ぐことができ、動作速度の低下、消費電力の増加を防ぐことができる。なお、ゲートドライバ１１４を分割して配置することが可能な場合には、第２配線１１２の数をさらに増やすこともできる。

第１配線１１０は、端子部１３４において少なくとも１つの第２端子電極１３８と接続される。少なくとも１つの第２端子電極１３８は、外部の放電回路（接地線、又はアース線）と接続される。第３電極１０８は、第２配線１１２及び第１配線１１０から、第２端子電極１３８を経由して外部の放電回路に接続されることで、静電気放電の影響を効果的に除去することができる。

少なくとも１つの第２端子電極１３８は、複数の第１端子電極１３６から離隔して配置される。少なくとも１つの第２端子電極１３８が複数の第１端子電極１３６から離隔して配置されることで、静電気放電が、第２端子電極１３８から第１端子電極１３６へ放電することを防ぐことができる。

少なくとも１つの第２端子電極１３８は複数の第２端子電極１３８から成っていてもよく、複数の第２端子電極１３８はそれぞれが第１配線１１０と接続されていてもよい。これにより、第１配線１１０を外部の放電回路と接続する際の抵抗（接触抵抗）を低減することができ、より効果的に静電気放電を除電することができる。また、少なくとも１つの第２端子電極１３８、又は複数の第２配線１１２は、複数の第１端子電極１３６を挟むように両側に設けられていることが好ましい。このような配置により、上述のように静電気放電による放電経路を最短化することができる。

図５は、図４に示す点線で囲まれた領域Ｄの拡大図を示す。図５は検出部１０２の平面図であり、４つの第１電極１０４、及びそれを囲むように設けられた第３電極１０８と、点線で表示された検出部１０２に設けられるゲート信号線１２２、データ信号線１２４、コモン信号線１２６、及びスイッチング素子１２８のレイアウトの一例を示すが、検出部１０２の形態はこれに限定されるものではない。

複数の第１電極１０４は、離隔して配置される。第３電極１０８は、第１電極１０４と重ならないように設けられる。別言すれば、第３電極１０８は、複数の第１電極１０４同士が離隔する領域に配設される。複数の第１電極１０４の平面視のおける形状は任意であるが、例えば、図５に示すように矩形であってもよい。第３電極１０８は、第１電極１０４の配列に対し、行方向及び列方向に配設される。第３電極１０８は、図５に示すように、交差部（第１電極１０４の角部）においてラウンド処理されていてもよい。別言すれば、第３電極１０８は、行方向及び列方向に延びるパターンが直交する交差部において、直角に曲がった角部を有するパターンではなく、交差部においてコーナが所定の曲率半径で曲がっている、円弧状を呈していることが好ましい。第３電極１０８が、交差部において曲線状のパターンを有することにより、静電気放電を除電する際の電流集中による発熱を防止することができる。

検出部１０２は、複数の第１電極１０４のそれぞれに対応してスイッチング素子１２８が設けられる（図２参照）。スイッチング素子１２８は、第１電極１０４と接続される。検出部１０２には、また、図５において点線で示すように、ゲート信号線１２２、データ信号線１２４、及びコモン信号線１２６が配設される。第１電極１０４に対し、ゲート信号線１２２、データ信号線１２４、及びコモン信号線１２６は異なる層に設けられるため、これらの配線の一部又は全部が第３電極１０８と重なっていてもよい。

第３電極１０８と第１電極１０４は、絶縁層を挟んで異なる層に設けられる。そのため、第３電極１０８は、第１電極１０４と一部が重なるように設けられていてもよい（例えば、第１電極１０４の周辺領域と重なるように設けられていてもよい）。この場合、検出部１０２は、静電気放電に対する耐性が向上するが、電界遮蔽により検出感度が低下する。検出部１０２の検出感度を低下させないためには、第３電極１０８が第１電極１０４と重ならないように設けられていることが好ましい。また、第３電極１０８と第１電極１０４との間には、平面視で隙間が空いていてもよいが、第３電極１０８のパターンの幅が狭くなると静電気放電に対する耐性が低下する。したがって、第３電極１０８のパターン幅は、検出感度と、静電気耐性の兼ね合いを考慮して設定することが好ましい。

スイッチング素子１２８は、第１電極１０４と重なる領域に設けられる。ゲート信号線１２２に対して、データ信号線１２４及びコモン信号線１２６が交差するように配設される。スイッチング素子１２８、ゲート信号線１２２、データ信号線１２４、及びコモン信号線１２６は、第１電極１０４より下層側に設けられる。また、上述のように、第３電極１０８と第１電極１０４とは異なる層に設けられ、このうち第３電極１０８の方が、静電気放電を除電するためにより上層側に設けられる。なお、図５では図示されないが、第３電極１０８の上面には保護膜として絶縁膜が設けられる。

図６は、図５に示すＡ１−Ｂ１線に対応する断面構造を示す。図６は、また、基板２００の周辺領域（検出部１０２の外側の領域）において、ガードリング１３２及び第１配線１１０が設けられる部位の断面構造を示す。

図６に示すように、検出部１０２では、基板２００上にスイッチング素子１２８が設けられる。スイッチング素子１２８は薄膜トランジスタで実現される。スイッチング素子１２８としての薄膜トランジスタは、ゲート電極２０２、ゲート絶縁層２０４、半導体層２０６、ソース電極２０９及びドレイン電極２１０が積層された構造を有する。絶縁層は、基板２００側から、ゲート絶縁層２０４、層間絶縁層２０８、平坦化層２１２、第１絶縁層２１４、及び第２絶縁層２１６が積層された構造を有する。平坦化層２１２は、検出部１０２及び周辺領域の全体に亘って設けられる。平坦化層２１２は、第１電極１０４を平坦に形成するために、スイッチング素子１２８を埋め込み、平坦な上表面を形成することが好ましい。なお、図６では、スイッチング素子１２８として１つの薄膜トランジスタを例示する。しかし、スイッチング素子１２８は、図２に示すように、スイッチング素子１２８は導電型の異なる２つの薄膜トランジスタを含み、相補型のスイッチが形成され得る。

第１電極１０４は、平坦化層２１２の上面に設けられる。第１電極１０４は、平坦化層２１２に形成されたコンタクトホールを介してスイッチング素子１２８と接続される。第１電極１０４は、アルミニウム（Ａｌ）等の金属膜で形成される。例えば、第１電極１０４は、アルミニウム（Ａｌ）膜の下層側及び上層側にチタン（Ｔｉ）又はモリブデン（Ｍｏ）が積層された構造（Ｔｉ／Ａｌ／Ｔｉ、又はＭｏ／Ａｌ／Ｍｏ）で形成される。なお、第１電極１０４を、例えばＩＴＯ、ＩＺＯ等の導電性酸化物やチタン（Ｔｉ）又はモリブデン（Ｍｏ）等の金属膜で形成する構成も採用可能である。

第１電極１０４の上層側に、第１絶縁層２１４が設けられる。第１絶縁層２１４は、検出部１０２及び周辺領域の全体に亘って設けられる。第１絶縁層２１４は、無機絶縁材料を用いて形成される。第１絶縁層２１４は、例えば、酸化シリコン膜、窒化シリコン膜、酸窒化シリコン膜等の無機絶縁膜あるいはアクリル膜、シロキサン膜等の有機絶縁膜で形成され、これにより第１電極１０４を保護するとともに第３電極１０８との短絡を防止することができる。

第１絶縁層２１４の上面に、第３電極１０８が設けられる。第３電極１０８は、第１電極１０４と同様の材料及び同様の構造で設けられる。また、第３電極１０８は、アルミニウム（Ａｌ）、アルミニウム−シリコン合金（Ａｌ−Ｓｉ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）等を主材とする金属単層膜，金属合金膜，金属積層膜等の材料でも形成可能である。例えば、第３電極１０８に金属積層膜を用いる場合、アルミニウム（Ａｌ）層の下層側及び上層側にチタン（Ｔｉ）又はモリブデン（Ｍｏ）の層を積層したＴｉ／Ａｌ／Ｔｉ、Ｍｏ／Ａｌ／Ｍｏ等の構成が採用可能である。第３電極１０８は、第１電極１０４と重ならない位置に設けられる。

第３電極１０８の上層側には、第２絶縁層２１６が設けられる。第２絶縁層２１６は、第３電極１０８を埋設するように、検出部１０２及び周辺領域の全面に亘って設けられる。第２絶縁層２１６は、無機絶縁材料を用いて形成される。第２絶縁層２１６は、例えば、酸化シリコン膜、窒化シリコン膜、酸窒化シリコン膜等の無機絶縁膜で形成される。第２絶縁層２１６は、第３電極１０８に対する保護膜として設けられる。第２絶縁層２１６は、第３電極１０８の保護膜としての機能を有するため、第１絶縁層２１４よりも厚膜化されていることが好ましい。

なお、第１電極１０４の大きさ（平面視における寸法）は、検出部１０２の解像度を考慮して設定される。検出部１０２の面積が一定である場合、第１電極１０４を小さくすると解像度が高くなり、第１電極１０４を大きくすると解像度が低下するが、Ｓ／Ｎ比が向上する。複数の第１電極は、所定の間隔を開けて配列される。第３電極１０８の幅は、第１電極同士の間隔と同じか、それより小さい幅で形成される。

図６は、また、周辺領域の構造を示す。周辺領域には、ガードリング１３２と第１配線１１０が設けられる。ガードリング１３２は、検出部１０２を形成する導電層と同じ層を用いて形成される。ガードリング１３２は、例えば、スイッチング素子１２８のゲート電極を形成する第１導電層２１８、ソース電極２０７及びドレイン電極２１０を形成する第導電層と同じ第２導電層２２０、及び第１電極を形成する導電層と同じ第３導電層２２２から選ばれた一つの層、又は複数の層によって形成される。これらの導電層は、各層間に絶縁層が設けられているが、コンタクトホールを形成して相互に接続することで、電気的に同電位とすることができ、ガードリング１３２として機能する配線パターンを形成することができる。

第１配線１１０は、第３電極１０８と同じ層で形成される。第３電極１０８は、少なくとも第１絶縁層２１４が介在することで、ガードリング１３２と重ねて設けることができる。しかしながら、第１配線１１０は、ガードリング１３２に静電気放電による電流が流れ込まないように、ガードリング１３２から絶縁された状態で設けられる。

なお、検出部１０２が設けられた基板２００が、検出装置１００に実装されると、第２電極１０６が第１配線１１０に近接して設けられる。仮に、第３電極１０８が絶縁層で覆われず露出している場合、検出部１０２の近傍で静電気放電が発生すると、第２電極１０６に静電気放電が誘導され、第１配線１１０が基板２００に形成された回路及び素子に静電気放電を侵入させる経路となり得る。このような意図しない不具合を防止するため、第３電極１０８は第２絶縁層２１６で覆われていることが好ましい。

図６を参照して説明したように、検出部１０２形成する層の上に、第１絶縁層２１４を設け、その上に第３電極１０８及び第１配線１１０を設けることで、検出部１０２を形成するパターンと、静電気放電を除電するパターンとを、異なる層に設けることができる。別言すれば、第３電極１０８と第１配線１１０とをコンタクトホールを介して接続しない構造とすることで、静電気放電の除電経路を独立させることができ、検出部１０２を形成する回路の中に混在しないようにすることができる。

図７（Ａ）は、第１端子電極１３６と第２端子電極１３８の配置を模式的に示す平面図である。複数の第１端子電極１３６は、基板２００の一辺に沿って配置される。少なくとも１つの第２端子電極１３８は、複数の第１端子電極１３６と同一平面上に配置されるが、複数の第１端子電極１３６の最端の端子電極から離れて配置される複数の第１端子電極１３６がピッチＰで配列されるとき、少なくとも１つの第２端子電極１３８は複数の第１端子電極１３６の最端の端子電極から１ピッチ分離れて配置される。複数の第１端子電極１３６のピッチＰは適宜設定される。

複数の第１端子電極１３６は、検出部１０２を駆動する制御信号が入力され、検出部１０２の検出信号が出力される。少なくとも１つの第２端子電極１３８は、第１配線１１０が接続される。少なくとも１つの第２端子電極１３８は、第１配線１１０を外部の放電回路と接続する端子である。少なくとも１つの第２端子電極１３８は複数の第２端子電極１３８から成っていてもよく、複数の第２端子電極１３８が第３電極１０８と接続されていてもよい。第１配線１１０が複数の第２端子電極１３８と接続されることで、冗長性を高め、除電電流を効果的に外部の放電回路に流すことができる。

第１端子電極１３６と第２端子電極１３８とが同じピッチＰで配列されている場合、第３電極１０８で除電された静電気放電が、第２端子電極１３８から第１端子電極１３６へ二次放電することが問題となる。このような経路で二次放電が発生すると、第１端子電極１３６から駆動回路側に放電電流が逆流して駆動回路が破損することが問題となる。

このような不具合を解消するために、第２端子電極１３８は、複数の第１端子電極１３６の最端の端子電極から、少なくとも１ピッチ分離れて配置されていることが好ましい。第２端子電極１３８を、第１端子電極１３６から離して配置することで前述のような二次放電を防止することができる。

また、図７（Ａ）に点線で示すように、第１端子電極１３６と第２端子電極１３８の間にダミー端子電極１３７が設けられていてもよい。ダミー端子電極１３７は、検出回路とは接続されない端子である。ダミー端子電極１３７は複数個配置されてもよい。このようなダミー端子電極１３７を配置することによっても二次放電を防止することができる。

図７（Ｂ）は、第２端子電極１３８が、第１端子電極からさらに離れて配置された一例を示す。少なくとも１つの第２端子電極１３８は、複数の第１端子電極１３６の最端の電極から数ピッチ以上離れて配置されていてもよい。例えば、少なくとも１つの第２端子電極１３８は、第１端子電極１３６から５ピッチ分以上、さらには１０ピッチ分以上離れて配置されていてもよい。このように、除電用の第２端子電極１３８を、信号入出力用の第１端子電極１３６から離して配置することで、静電気放電に対する耐性を高めることができる。

図８は、図７（Ａ）及び（Ｂ）に示す第２端子電極１３８のＡ２−Ｂ２線に沿った断面構造の一例を示す。第２端子電極１３８は、基板２００上に形成された第１導電層２１８、第２導電層２２０が積層された構造を有する。第１導電層２１８は、スイッチング素子１２８のゲート電極を形成する導電層と同じ導電層で形成され、第２導電層２２０は、ソース電極及びドレイン電極を形成する導電層と同じ導電層で形成される。第２端子電極１３８は、第１導電層２１８及び第２導電層２２０が、図７（Ａ）及び（Ｂ）に示すように平面視で矩形にパターニングされた形状を有する。

第２端子電極１３８が形成される領域には、検出部１０２に形成されるゲート絶縁層２０４、層間絶縁層２０８、平坦化層２１２、第１絶縁層２１４、及び第２絶縁層２１６が広がって設けられる。ゲート絶縁層２０４及び層間絶縁層２０８は、第１導電層２１８の上面を露出させる第１開口部２２４を有する。第２導電層２２０は、第１開口部２２４と重なる領域を含み第１導電層２１８と接触するように設けられる。平坦化層２１２は、第２導電層２２０の上面を露出させる第２開口部２２６を有する。また、第２絶縁層２１６は、第２開口部２２６と重なる第３開口部２２８を有する。第２導電層２２０は、第２開口部２２６及び第３開口部２２８によって上面が露出されている。第１絶縁層２１４の上に設けられる第１配線１１０は、第２導電層２２０の上面の領域に延ばされており、第３開口部２２８において第２導電層２２０と接触するように設けられる。このような構造により、第２端子電極１３８は第１配線１１０と電気的に接続される。なお、図示されないが、第１端子電極１３６も第２端子電極１３８と同様に、第１導電層２１８と第２導電層２２０が積層された構造を有する。

図４は、第３電極１０８が、それぞれの第１電極１０４の周りを囲むように設けられる形態を示す。図４に示す、第３電極１０８の格子状のパターンは最も高密度なパターンであり、静電気放電に対し高い耐性を発揮する。一方、第３電極１０８は、電界を遮蔽するシールド電極とみなすこともできるので、検出部１０２の検出感度を低下させるという特性を有する。第３電極１０８の密度は、静電気放電に対する耐性と検出感度とに対して相反する関係にある。本実施形態に係る検出装置１００は、要求される特性に応じて第３電極１０８の密度を適宜調整することができる。

例えば、図９（Ａ）は、第３電極１０８を中密度に配設した一例を示す。図９（Ａ）に示す第３電極１０８は、格子状のパターンを有するが、図４に示す第３電極１０８のパターンと違い、１つの格子の中に複数の第１電極１０４が配列している。また、図９（Ｂ）は、第３電極１０８が、さらに低密度の格子状パターンを有する例を示す。図９（Ｂ）に示す第３電極１０８は、検出部１０２の外郭を囲む矩形のパターンの他に、略中央部において交差するように縦方向及び横方向に延びる直線状のパターンが設けられているのみである。

第３電極１０８の除電性能を比較すると、図４に示す最密の格子状パターンが、除電性能が高く、図９（Ｂ）に示す最低密の格子状パターンが、相対的に除電性能が低下する。一方、検出感度の観点からは、図９（Ｂ）に示す第３電極１０８の格子状パターンが最も検出感度を高くすることができ、図４に示す最密の格子状パターンが、相対的に検出感度が低下する。いずれにしても、検出装置１００は、検出感度を重視する場合には、第３電極１０８のパターンを低密度に配設すればよく、静電気放電の耐性を重視する場合には、第３電極１０８のパターンを高密度に配設すればよい。

第３電極１０８は、格子状のパターンに限定されず、ストライプ状（線状）のパターンを有していてもよい。例えば、図１０（Ａ）に示すように、端子部１３４を下端としたときに、縦方向のストライプパターンを有していてもよいし、図１０（Ｂ）に示すように、横方向のストライプパターンを有していてもよい。検出装置１００の回路構成により、静電気放電に対する耐性に異方性を有するときは、それに応じて第３電極１０８を配設してもよい。すなわち、第３電極１０８は、静電気放電に対し縦方向の耐性が弱い場合には、図１０（Ａ）に示すような縦方向に延びるパターンを適用し、横方向の耐性が弱い場合には、図１０（Ｂ）に示すような縦方向に延びるパターンを適用し、さらに、前述のようにそのパターン密度を適宜調整すればよい。

また、図示されないが、第３電極１０８は、図１０（Ａ）及び（Ｂ）に示す格子状のパターンを有する場合においても、静電気放電耐性の異方性に応じて、縦方向及び横方向のパターン密度を異ならせてもよい。

以上説明したように、本実施形態に係る検出装置１００は、絶縁表面を有する基板２００状に設けられた検出部１０２に重ねて第３電極１０８が設けられることで、静電気放電に対する耐性を高めることができる。この場合において、第３電極１０８が、同層に形成された第２配線１１２及び第１配線１１０によって直接的に第２端子電極１３８と接続されることで、絶縁層を介して下層側に形成される検出部１０２と電気的に分離することができ、静電気放電の影響が及ばないようにすることができる。また、第３電極１０８と接続される第２端子電極１３８を、信号の入出力が行われる第１端子電極１３６から離して配置することで、端子間での二次放電を防止し、放電電流が逆流しないようにすることができる。また、第３電極１０８及び第１配線１１０が絶縁層で覆われた構造を有することにより、摩擦による損傷を防止することができる。

本発明の一実施形態として上述した検出装置の構造を基にして、当業者が適宜設計変更して実施し得る構造も、本発明の要旨を包含する限り、本発明の技術的範囲に属する。

本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の技術的範囲に属する。例えば、上述の本発明の一実施形態において、当御者が適宜、追加、削除、変更を行ったもの、及び工程の追加、省略、並びに条件の変更を行ったものも、本発明の要旨から逸脱するものでない限り、本発明の技術的範囲に属する。

また、本発明の一実施形態で述べた態様によりもたらされる作用効果について、本明細書の記載から明らかなもの、及び当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと理解される。

１００・・・検出装置、１０２・・・検出部、１０４・・・第１電極、１０６・・・第２電極、１０８・・・第３電極、１１０・・・第１配線、１１２・・・第２配線、１１４・・・ゲートドライバ、１１６・・・マルチプレクサ、１１８・・・信号処理回路、１２０・・・制御回路、１２２・・・ゲート信号線、１２４・・・データ信号線、１２６・・・コモン信号線、１２８・・・スイッチング素子、１３０・・・カバーガラス、１３２・・・ガードリング、１３４・・・端子部、１３６・・・第１端子電極、１３７・・・ダミー端子電極、１３８・・・第２端子電極、２００・・・基板、２０２・・・ゲート電極、２０４・・・ゲート絶縁層、２０６・・・半導体層、２０８・・・層間絶縁層、２０９・・・ソース電極、２１０・・・ドレイン電極、２１２・・・平坦化層、２１４・・・第１絶縁層、２１６・・・第２絶縁層、２１８・・・第１導電層、２２０・・・第２導電層、２２２・・・第３導電層、２２４・・・第１開口部、２２６・・・第２開口部、２２８・・・第３開口部、３００・・・検出対象物

Claims (14)

1. 検出部に配置された少なくとも１つの第１電極と、
   前記検出部の外側に設けられ前記検出部を囲む第２電極と、
   前記検出部と重なる第３電極と、
   前記少なくとも１つの第１電極と前記第３電極との間の第１絶縁層と、
   前記第３電極を覆う第２絶縁層と、を含む検出装置。
2. 前記第１絶縁層の膜厚は前記第２絶縁層の膜厚より薄い、請求項１に記載の検出装置。
3. 前記少なくとも１つの第１電極は複数の第１電極から成り、
   前記複数の第１電極は、相互に離隔して、第１方向及び前記第１方向と交差する第２方向にマトリクス状に配置され、
   前記第３電極は、前記複数の第１電極が離隔する部分と重なる領域に配置される、請求項１に記載の検出装置。
4. 前記第３電極は、前記第１方向又は前記第２方向と平行に配設されている、請求項３に記載の検出装置。
5. 前記第３電極は、格子状のパターンを有する、請求項３に記載の検出装置。
6. 前記第３電極は、交差部を有し、前記交差部がラウンド状に曲がっている、請求項５に記載の検出装置。
7. 前記検出部の外側に、前記第３電極と接続される第１配線を有する、請求項１に記載の検出装置。
8. 前記検出部は矩形状の領域を有し、前記第１配線は前記矩形状の領域の３辺に沿って配設されている、請求項７に記載の検出装置。
9. 前第１配線は前記検出部から離隔して配置され、
   前記第１配線と前記第３電極とを接続する第２配線を有する、請求項７に記載の検出装置。
10. 前記第２電極の端部は、前記第１配線と重なる、請求項７に記載の検出装置。
11. 前記検出部と電気的に接続される複数の第１端子電極と、前記第１配線と電気的に接続される少なくとも１つの第２端子電極とを含む端子部を有し、
    前記少なくとも１つの第２端子電極は前記端子部の両側に配置されている、請求項７に記載の検出装置。
12. 前記複数の第１端子電極は、第１のピッチで配列され、
    前記少なくとも１つの第２第１電極は、前記複数の第１端子のうち、最も外側に配置される第１端子電極から前記第１のピッチ以上の長さで離隔して配置されている、請求項１１に記載の検出装置。
13. 前記端子部と前記少なくとも１つの第２端子電極との間に、ダミー端子電極が配置されている、請求項１１又は１２に記載の検出装置。
14. 前記少なくとも１つの第２端子電極は、複数の第２端子電極から成り、
    前記複数の第２端子電極は、前記第１配線と接続されている、請求項７に記載の検出装置。
    

Images