JP2021148996A - Power supply device and image forming apparatus - Google Patents
Power supply device and image forming apparatus Download PDFInfo
- Publication number
- JP2021148996A JP2021148996A JP2020050044A JP2020050044A JP2021148996A JP 2021148996 A JP2021148996 A JP 2021148996A JP 2020050044 A JP2020050044 A JP 2020050044A JP 2020050044 A JP2020050044 A JP 2020050044A JP 2021148996 A JP2021148996 A JP 2021148996A
- Authority
- JP
- Japan
- Prior art keywords
- current
- load
- current value
- power supply
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012937 correction Methods 0.000 claims description 6
- 238000004804 winding Methods 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 description 15
- 230000000052 comparative effect Effects 0.000 description 11
- 238000012545 processing Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 238000012546 transfer Methods 0.000 description 9
- 238000005259 measurement Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 2
- 238000009429 electrical wiring Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000002618 waking effect Effects 0.000 description 1
Images
Landscapes
- Control Or Security For Electrophotography (AREA)
- Inverter Devices (AREA)
Abstract
Description
本発明は、電源装置及び画像形成装置に関する。 The present invention relates to a power supply device and an image forming device.
従来、誘導電磁界を利用して漏れ電流を測定する技術が知られている。 Conventionally, a technique for measuring a leakage current using an induced electromagnetic field is known.
具体的には、一対の電気配線における対地漏れ電流を計測するため、漏れ電流測定装置は、まず、電気配線における電源側と負荷側の間に、負荷電流に起因する磁界を抑制する磁界抑制導電手段を備える。そして、漏れ電流測定装置は、磁界抑制導電手段の近傍に生じる磁界に基づいて対地漏れ電流を計測する。次に、漏れ電流測定装置は、線間電圧と、計測する対地漏れ電流とに基づいて、絶縁不良に起因する対地漏れ有効電流及び静電容量に起因する対地漏れ無効電流のうち、少なくとも一方を算出する。このようにして、活線状態において、分岐線ごとの漏れ電流を高精度に測定する技術が知られている(例えば、特許文献1参照)。 Specifically, in order to measure the leakage current to the ground in a pair of electrical wirings, the leakage current measuring device first suppresses the magnetic field caused by the load current between the power supply side and the load side in the electrical wiring. Provide means. Then, the leakage current measuring device measures the leakage current to the ground based on the magnetic field generated in the vicinity of the magnetic field suppression conductive means. Next, the leakage current measuring device determines at least one of the ground leakage active current due to poor insulation and the ground leakage reactive current due to capacitance based on the line voltage and the measured ground leakage current. calculate. In this way, there is known a technique for measuring the leakage current of each branch line with high accuracy in the live line state (see, for example, Patent Document 1).
しかしながら、従来の技術では、負荷(以下単に「負荷」という。)に流れる電流(以下「負荷電流」という。)を制御できない場合がある。すなわち、従来の技術では、漏洩する電流の計測に留まり、負荷電流を制御する構成がない場合が多い。 However, in the conventional technique, it may not be possible to control the current (hereinafter, referred to as “load current”) flowing through the load (hereinafter, simply referred to as “load”). That is, in the conventional technique, there is often no configuration for controlling the load current, which is limited to the measurement of the leaked current.
本発明の一態様は、負荷電流を制御することを目的とする。 One aspect of the present invention is to control the load current.
本発明の一実施形態による、電源装置は、
負荷に対して電力を供給するために第1電流を出力する電源部と、
前記負荷とは別に前記第1電流の一部である第2電流が流れる漏洩先の静電容量を記憶する記憶部と、
前記第1電流の電圧値を計測する電圧計測部と、
前記第1電流の周波数を設定する周波数設定部と、
前記静電容量、前記周波数、及び、前記電圧値に基づいて、前記第2電流の電流値である第2電流値を計算する計算部と、
前記第1電流の第1電流値を計測する電流計測部と、
前記第1電流値、及び、前記第2電流値に基づいて、前記負荷に流れる負荷電流値を特定する特定部と、
前記負荷電流値が一定となるように制御する制御部と
を備える。
The power supply unit according to one embodiment of the present invention
A power supply unit that outputs the first current to supply power to the load,
A storage unit that stores the capacitance of the leakage destination through which the second current, which is a part of the first current, flows separately from the load.
A voltage measuring unit that measures the voltage value of the first current,
A frequency setting unit that sets the frequency of the first current, and
A calculation unit that calculates a second current value, which is a current value of the second current, based on the capacitance, the frequency, and the voltage value.
A current measuring unit that measures the first current value of the first current, and
A specific unit that specifies the load current value flowing through the load based on the first current value and the second current value, and
It is provided with a control unit that controls the load current value to be constant.
本発明の実施形態によって、負荷電流を制御できる。 According to the embodiment of the present invention, the load current can be controlled.
以下、発明を実施するための最適かつ最小限な形態について、図面を参照して説明する。なお、図面において、同一の符号を付す場合には、同様の構成であることを示し、重複する説明を省略する。また、図示する具体例は、例示であり、図示する以外の構成が更に含まれる構成であってもよい。 Hereinafter, the optimum and minimum form for carrying out the invention will be described with reference to the drawings. In the drawings, when the same reference numerals are given, it is shown that the same configurations are used, and duplicate description will be omitted. Further, the specific example shown is an example, and a configuration other than that shown may be further included.
<電源装置、及び、画像形成装置の構成例>
図1は、画像形成装置の例を示す図である。以下、画像形成装置1が電源装置10を備える場合の例で説明する。
<Configuration example of power supply device and image forming device>
FIG. 1 is a diagram showing an example of an image forming apparatus. Hereinafter, an example will be described in which the
例えば、画像形成装置1は、電源装置10、1次転写電源11、感光体2、帯電ローラ3、露光器4、現像器5、1次転写ローラ6、中間転写ベルト7、及び、除電器8等を有するハードウェア構成である。
For example, the
電源装置10は、負荷の例である帯電ローラ3に、負荷電流204を印加する装置である。
The
帯電ローラ3は、感光体2を帯電させる帯電部の例である。
The charging roller 3 is an example of a charging portion that charges the
露光器4は、帯電ローラ3が帯電させた感光体2に対して、画像信号に基づいて露光を行う。このように露光が行われると、感光体2には、静電潜像が形成される。
The exposure device 4 exposes the
現像器5は、静電潜像に対してトナーを付着させ、トナー像を感光体2上に形成する。
The developer 5 attaches toner to the electrostatic latent image and forms the toner image on the
1次転写電源11は、1次転写ローラ6を帯電させる。このように1次転写ローラ6が帯電すると、感光体2上のトナー像は、中間転写ベルト7に転写される。
The primary
その後、中間転写ベルト7に転写されたトナー像は、2次転写によって記録媒体に更に転写される。次に、定着が行われると、記録媒体には、画像が形成される。 After that, the toner image transferred to the intermediate transfer belt 7 is further transferred to the recording medium by the secondary transfer. Next, when fixing is performed, an image is formed on the recording medium.
除電器8は、感光体2の表面における電荷を除去する。除去が終わった後、再度、画像形成が行われる。
The static eliminator 8 removes electric charges on the surface of the
また、カラー印刷、すなわち、複数の色を用いる場合には、同様の構成が、色ごとに設けられる。 Further, in color printing, that is, when a plurality of colors are used, a similar configuration is provided for each color.
例えば、画像形成装置1は、画像データに基づいて、記録媒体に対して画像を形成する。
For example, the
<電源装置の回路構成例>
例えば、電源装置10は、以下のような回路構成である。
<Circuit configuration example of power supply device>
For example, the
図2は、電源装置の回路構成例を示す図である。例えば、電源装置10は、CPU(Central Processing Unit、以下「CPU101」という。)、ドライバ102、トランス103、第1抵抗器104、第2抵抗器105、第1整流回路106、第2整流回路107、メモリ108、及び、第3抵抗器109等を有する回路構成である。そして、電源装置10は、負荷111と配線110で接続する構成である。したがって、電源装置10は、配線110を介して負荷111に電力を供給する。
FIG. 2 is a diagram showing an example of a circuit configuration of a power supply device. For example, the
以下、電源装置10において生成される電流(この例では、トランス103から出力される電流であって、電流の漏洩がある前である。)を「第1電流200」という。また、第1電流200の出力電流実行値(以下、第1電流200の出力電流実行値を「第1電流値」という。)を「i1」とする。さらに、第1電流200の出力電圧実行値(以下、出力電流実行値を単に「電圧値」という。)を「v1」とする。また、第1電流200は、周波数が「f」となるように設定される。
Hereinafter, the current generated in the power supply device 10 (in this example, the current output from the
電圧値「v1」は、図示する例では、第1抵抗器104、第2抵抗器105、及び、第1整流回路106等によって計測される。また、第1電流値「i1」、及び、周波数「f」は、CPU101に設定される値である。
In the illustrated example, the voltage value “v 1 ” is measured by the
第1電流200は、配線110を流れると、負荷111とは別の出力先に一部の電流が漏洩する。このような漏洩先を、例えば、図示するように、負荷111に対して並列に接続する第1コンデンサ112及び第2コンデンサ113とすると、漏洩先を考慮した等価回路となる。そして、第1コンデンサ112及び第2コンデンサ113で示す漏洩先には、第1電流200から電流が漏洩する。以下、第1電流200から漏洩先に流れる電流を総じて「第2電流」という。
When the first current 200 flows through the
第1コンデンサ112は、電源装置10内部における漏洩先と電気的に等価な構成である。そして、第1コンデンサ112の静電容量を第1静電容量「C1」とする。さらに、第1電流200のうち、第1コンデンサ112に流れる第2電流を「第21電流201」という。また、第21電流201の電流値を第21電流値「i21」とする。
The
第2コンデンサ113は、配線110における漏洩先と電気的に等価な構成である。そして、第2コンデンサ113の静電容量を第2静電容量「C2」とする。さらに、第1電流200のうち、第2コンデンサ113に流れる第2電流を「第22電流202」という。また、第22電流202の電流値を第22電流値「i22」とする。
The
また、以下の説明では、第1静電容量「C1」及び第2静電容量「C2」の総和を合計静電容量「C0」という。
Further, in the following description, the sum of the first capacitance "
そして、上記のような第2電流の漏洩後、負荷111に流れる最終的な電流を「負荷電流204」という。さらに、負荷電流204の電流値を負荷電流値「i3」とする。
Then, the final current flowing through the
したがって、それぞれの電流値は、下記(1)式のような関係となる。
第1電流値i1=第2電流値+負荷電流値i3
=第21電流値i21+第22電流値i22+負荷電流値i3 (1)
上記(1)式が示すように、負荷電流値「i3」は、第1電流値「i1」から一部が第2電流となって漏洩して、漏洩した分が減った電流値である。このように、負荷111に対して出力される電流値は、途中で漏洩があるため、出力された時点の第1電流値「i1」より、負荷電流値「i3」は、小さい値となる。そこで、負荷電流値「i3」を制御するため、まず、第2電流値を把握する。
Therefore, each current value has the relationship as shown in the following equation (1).
1st current value i 1 = 2nd current value + load current value i 3
= 21st current value i 21 + 22nd current value i 22 + load current value i 3 (1)
As shown in the above equation (1), the load current value "i 3 " is a current value in which a part of the first current value "i 1 " is leaked as a second current and the leaked amount is reduced. be. In this way, the current value output to the
上記(1)式が示すように、第2電流値は、第21電流値「i21」及び第22電流値「i22」の合計である。したがって、第21電流値「i21」及び第22電流値「i22」を合計すると、漏洩する電流の合計である第2電流値が特定できる。 As shown by the above equation (1), the second current value is the sum of the 21st current value “i 21 ” and the 22nd current value “i 22 ”. Therefore, by summing the 21st current value "i 21 " and the 22nd current value "i 22 ", the second current value, which is the total leakage current, can be specified.
電流値は、オーム則に基づいて下記(2)式のように計算できる。
電流値I=電圧値V/抵抗値R
=電圧値V×角速度ω×静電容量C
=電圧値V×(2×π×周波数f)×静電容量C (2)
したがって、上記(2)式に基づいて、第2電流値を計算するために、電源装置10は、上記(2)式における電圧値、周波数、及び、静電容量を計測及び特定する。
The current value can be calculated by the following equation (2) based on Ohm's law.
Current value I = Voltage value V / Resistance value R
= Voltage value V x angular velocity ω x capacitance C
= Voltage value V x (2 x π x frequency f) x capacitance C (2)
Therefore, in order to calculate the second current value based on the above equation (2), the
また、図示する回路構成例において、ドライバ102、トランス103、第1抵抗器104、第2抵抗器105、第1整流回路106、第2整流回路107、及び、第3抵抗器109は、以下のような回路構成と電気的に等価である。
Further, in the illustrated circuit configuration example, the
図3は、等価回路の例を示す図である。以下、図示する等価回路を用いて各構成を説明する。 FIG. 3 is a diagram showing an example of an equivalent circuit. Hereinafter, each configuration will be described with reference to the illustrated equivalent circuit.
ドライバ102は、ブリッジ回路、及び、正弦波を生成するためにLCフィルタとなる。
The
トランス103は、昇圧を行う。例えば、AC±12VをAC±1500V等のように電圧値を昇圧する。
The
第1抵抗器104、及び、第2抵抗器105は、電圧値を計測するための抵抗器である。なお、第1抵抗器104、及び、第2抵抗器105の抵抗値は、第1静電容量「C1」及び第2静電容量「C2」と比較して十分に大きい抵抗値である。例えば、第1抵抗器104、及び、第2抵抗器105の抵抗値は、数百MΩ程度である。
The
第3抵抗器109は、第1電流値「i1」の計測に用いる抵抗器である。
The
第1整流回路106、及び、第2整流回路107は、整流ダイオード及びRCフィルタ等である。
The
CPU101は、制御装置及び演算装置の例である。
The
メモリ108は、記憶装置の例である。
The
例えば、電源装置10は、以下のような処理を行う。
For example, the
<負荷を遮断した状態での処理例>
電源装置10は、以下のように、負荷を遮断した状態で静電容量を計測するのが望ましい。
<Processing example with the load cut off>
It is desirable that the
図4は、負荷を遮断した状態の回路構成例を示す図である。図示する回路構成は、図2と比較すると、負荷111がない点が異なる。以下、図2と同様の構成は説明を省略する。
FIG. 4 is a diagram showing an example of a circuit configuration in a state where the load is cut off. The circuit configuration shown is different from FIG. 2 in that there is no
例えば、負荷を遮断した状態は、画像形成装置1が出荷される前等の負荷111が設置される前、又は、負荷111を外した状態である。一方で、図4に示す状態に対して負荷111を設置すると、図2に示すような状態となる。そして、電源装置10は、図示するような負荷を遮断した状態で以下のような処理を行う。
For example, the state in which the load is cut off is a state before the
図5は、負荷を遮断した状態で行う処理の例を示す図である。 FIG. 5 is a diagram showing an example of processing performed in a state where the load is cut off.
ステップS11では、まず、負荷111が遮断される。すなわち、電源装置10は、図4に示すような回路構成になる。
In step S11, first, the
ステップS12では、CPU101に、周波数「f」が設定される。
In step S12, the frequency "f" is set in the
ステップS13では、CPU101は、出力命令を受信する。
In step S13, the
ステップS14では、CPU101の制御に基づいて、第1電流200の出力が開始される。
In step S14, the output of the first current 200 is started based on the control of the
ステップS15では、第1電流値が計測される。以下、負荷を遮断した状態で計測される第1電流値を負荷遮断電流値「i10」とする。 In step S15, the first current value is measured. Hereinafter, the first current value measured with the load cut off will be referred to as the load cutoff current value “i 10 ”.
ステップS16では、電圧値が計測される。以下、負荷を遮断した状態で計測される電圧値を負荷遮断電圧値「v10」とする。 In step S16, the voltage value is measured. Hereinafter, the voltage value measured with the load cut off will be referred to as the load cutoff voltage value “v 10 ”.
ステップS17では、合計静電容量「C0」が計測される。上記(2)式に基づいて、合計静電容量「C0」は、ステップS15及びステップS16によって計測される負荷遮断電流値「i10」及び負荷遮断電圧値「v10」を用いて、下記(3)式のように計算される。
合計静電容量C0
=負荷遮断電流値i10/(負荷遮断電圧値v10×2×π×周波数f) (3)
ステップS18では、メモリ108は、ステップS17で計測される合計静電容量「C0」を記憶する。
In step S17, the total capacitance "C 0 " is measured. Based on the above equation (2), the total capacitance "C 0 " is calculated as follows by using the load breaking current value "i 10 " and the load breaking voltage value "v 10 " measured in steps S15 and S16. It is calculated as in equation (3).
Total capacitance C 0
= Load cutoff current value i 10 / (Load cutoff voltage value v 10 x 2 x π x frequency f) (3)
In step S18, the
上記のように、合計静電容量「C0」の計測には、負荷を遮断した状態下で計測される負荷遮断電流値「i10」及び負荷遮断電圧値「v10」を用いる。このようにすると、電圧公差及び電圧公差等によるばらつきの影響が少ない条件下で、合計静電容量「C0」を計測して記憶できる。そのため、後述する負荷を接続した状態で合計静電容量「C0」を用いる計算の計算精度を向上できる。 As described above, for the measurement of the total capacitance "C 0 ", the load cutoff current value "i 10 " and the load cutoff voltage value "v 10 " measured in the state where the load is cut off are used. In this way, the total capacitance "C 0 " can be measured and stored under the condition that the influence of the variation due to the voltage tolerance and the voltage tolerance is small. Therefore, it is possible to improve the calculation accuracy of the calculation using the total capacitance "C 0" with the load described later connected.
<負荷を接続した状態の例>
図5は、負荷を接続した状態で行う処理の例を示す図である。
<Example with load connected>
FIG. 5 is a diagram showing an example of processing performed with a load connected.
ステップS21では、まず、負荷111が接続される。すなわち、電源装置10は、図2に示すような回路構成になる。
In step S21, first, the
ステップS22では、CPU101に、周波数「f」が設定される。
In step S22, the frequency "f" is set in the
ステップS23では、CPU101は、出力命令を受信する。
In step S23, the
ステップS24では、CPU101の制御に基づいて、第1電流200の出力が開始される。
In step S24, the output of the first current 200 is started based on the control of the
ステップS25では、第1電流値「i1」が計測される。 In step S25, the first current value “i 1 ” is measured.
ステップS26では、電圧値「v1」が計測される。 In step S26, the voltage value "v 1 " is measured.
ステップS27では、負荷を遮断した状態で記憶される合計静電容量「C0」がメモリ108から読み出される。
In step S27, the total capacitance “C 0 ” stored in the state where the load is cut off is read from the
ステップS28では、CPU101は、第2電流値「i21+i22」を計算する。具体的には、上記(2)式において、電流値「I」を「i21+i22」とし、かつ、静電容量「C」をステップS27で読み出した結果である「C0」とする。さらに、電圧値「V」を「v1」とすると、第2電流値「i21+i22」は、下記(4)式の通り計算できる。
第2電流値i21+i22
=電圧値v1×(2×π×周波数f)×合計静電容量C0 (4)
また、上記(4)式における周波数「f」は、ステップS22で設定する周波数「f」である。
In step S28, the
Second current value i 21 + i 22
= Voltage value v 1 x (2 x π x frequency f) x total capacitance C 0 (4)
Further, the frequency "f" in the above equation (4) is the frequency "f" set in step S22.
ステップS29では、CPU101は、負荷電流値「i3」を特定する。上記(1)式の関係により、負荷電流値「i3」は、第1電流値「i1」、及び、第2電流値「i21+i22」に基づいて、下記(5)式のように計算して特定される。
負荷電流値i3=第1電流値i1−(第21電流値i21+第22電流値i22) (5)
すなわち、ステップS25で計測される第1電流値「i1」から、ステップS28の計算結果である第2電流値「i21+i22」を減算すると、負荷電流値i3が特定できる。
なお、負荷の接続及び遮断は、負荷の設置及び設置される前による切り替えに限られない。例えば、接続及び遮断は、スイッチ等で切り替えられてもよい。
In step S29, the
Load current value i 3 = 1st current value i 1 − (21st current value i 21 + 22nd current value i 22 ) (5)
That is, the load current value i 3 can be specified by subtracting the second current value “i 21 + i 22 ” which is the calculation result of step S28 from the first current value “i 1” measured in step S25.
The connection and disconnection of the load is not limited to the installation of the load and the switching before the installation. For example, connection and disconnection may be switched by a switch or the like.
ステップS30では、CPU101は、負荷電流値「i3」を制御する。例えば、CPU101は、負荷電流値「i3」がほぼ一定の値となるように制御する。なお、一定の値は、完全に一致するようにでなく、許容範囲が設定されて許容範囲内に収まる程度に一定に保つ制御でもよい。
In step S30, the
<第1比較例>
図7は、第1比較例の回路構成を示す図である。第1比較例は、図2に示す回路構成と比較すると、CPU101が制御回路301となり、かつ、第1抵抗器104、第2抵抗器105、第1整流回路106、及び、メモリ108がない構成である点が異なる。
<First comparative example>
FIG. 7 is a diagram showing a circuit configuration of the first comparative example. In the first comparative example, as compared with the circuit configuration shown in FIG. 2, the
上記(1)式が示すような関係があるため、負荷電流値「i3」は、直接制御するのが難しい場合が多い。例えば、負荷111の静電容量が変化した場合には、電圧値も変化する。そのため、第21電流値「i21」及び第22電流値「i22」も変化する。したがって、第1電流値「i1」だけを計測しても、負荷電流値「i3」を制御するのは難しい。
Since there is a relationship as shown in the above equation (1), it is often difficult to directly control the load current value “i 3”. For example, when the capacitance of the
例えば、下記のような条件である場合を例に説明する。
負荷電流値「i3」の目標値:2000μArms
合計静電容量「C0」:15pF
負荷111の最小静電容量「C3min」:130pF
負荷111の最大静電容量「C3max」:330pF
負荷111が最小静電容量「C3min」の場合には、下記のような状態となる。
For example, the following conditions will be described as an example.
Target value of load current value "i 3 ": 2000 μArms
Total capacitance "C 0 ": 15pF
Minimum capacitance of
Maximum capacitance of
When the
負荷電流値「i3」=2000μArms×130pF/(15pF+130pF)
=1793μArms
第2電流値「i21+i22」=2000μArms−1793μArms
=207μArms
一方で、負荷111が最大静電容量「C3max」の場合には、下記のような状態となる。
Load current value "i 3 " = 2000 μArms × 130 pF / (15 pF + 130 pF)
= 1793 μArms
Second current value "i 21 + i 22 " = 2000 μArms-1793 μArms
= 207 μArms
On the other hand, when the
負荷電流値「i3」=2000μArms×330pF/(15pF+330pF)
=1913μArms
第2電流値「i21+i22」=2000μArms−1913μArms
=87μArms
上記の計算結果が示すように、HVP(High Voltage Power supply)によって検出される第1電流値「i1」を目標値(この例では、「2000μArms」である。)になるように制御しても、負荷111の変化によって、負荷電流値「i3」は、変化する。なお、HVPは、帯電ローラ3等による帯電のため、AC最大3000V(peak to peak)、最大2500Hzの交流電圧を印可する高電圧電源装置である。上記に示す最小静電容量「C3min」と最大静電容量「C3max」の場合では、「1913μArms−1793μArms=120μArms(±60μArms)」分の変化が起きてしまい、負荷電流値「i3」が一定とならない。
Load current value "i 3 " = 2000 μArms × 330 pF / (15 pF + 330 pF)
= 1913 μArms
Second current value "i 21 + i 22 " = 2000 μArms-1913 μArms
= 87 μArms
As shown in the above calculation result, the first current value "i 1 " detected by the HVP (High Voltage Power supply) is controlled to be the target value (in this example, "2000 μArms"). However, the load current value "i 3 " changes due to the change in the
<第2比較例>
図8は、第2比較例の回路構成を示す図である。第1比較例と比較すると、第2比較例は、電流検出器302が追加される点が異なる。
<Second comparative example>
FIG. 8 is a diagram showing a circuit configuration of the second comparative example. Compared with the first comparative example, the second comparative example is different in that the
電流検出器302は、負荷電流値「i3」を直接計測する計測器である。
The
このような外付けコアを用いる等の構成であると、電流検出器302が追加される分、部品点数が増加する。そのため、回路の大型化、コストアップ及び実装場所の確保等の課題がある。
With such a configuration using an external core, the number of parts increases as the
電流検出器302は、例えば、検出用のコイルである。
The
また、電流検出器302は、負荷111の近傍に実装される。そのため、電流検出器302からの信号線の線路長は長くなりやすい。ゆえに、ノイズの影響を受けやすく、この信号線によって伝達される信号を用いて制御するのは困難になりやすい。
Further, the
<機能構成例>
図9は、電源装置の機能構成例を示す図である。例えば、電源装置10は、電源部10F1、記憶部10F2、電圧計測部10F3、周波数設定部10F4、計算部10F5、電流計測部10F6、特定部10F7、及び、制御部10F8等を備える機能構成である。このような機能構成は、例えば、図2に示すような回路構成で実現される。また、電源装置10は、補正部10F9を更に備える機能構成であるのが望ましい。
<Functional configuration example>
FIG. 9 is a diagram showing a functional configuration example of the power supply device. For example, the
例えば、図5に示すように、電源装置10は、合計静電容量「C0」を計算して特定する。さらに、周波数「f」及び電圧値「v1」が求まると、上記(4)式により、第1電流200から漏洩する第2電流の第2電流値「i21+i22」が計算できる。このように、第1電流値「i1」、及び、第2電流値「i21+i22」が定まると、上記(5)式のように計算することで負荷電流値「i3」が特定できる。このように特定される負荷電流値「i3」は、負荷111の静電容量「C3」の変化も考慮できる。そのため、このような構成であると、第1比較例の場合と異なり、電源装置10は、負荷電流「i3」を制御できる。
For example, as shown in FIG. 5, the
また、このような構成であると、第2比較例のように、コイル等の実装部品が不要にできる。すなわち、抵抗器及び整流回路等で構成する簡易な回路構成で実現できる。ゆえに、安価な構成にできる。また、回路規模を小さくすることができる。 Further, with such a configuration, mounting parts such as a coil can be eliminated as in the second comparative example. That is, it can be realized by a simple circuit configuration composed of a resistor, a rectifier circuit, and the like. Therefore, the configuration can be inexpensive. Moreover, the circuit scale can be reduced.
さらに、このような構成であると、ノイズの影響を最小限にして精密な制御ができる。 Further, with such a configuration, the influence of noise can be minimized and precise control can be performed.
また、静電容量は、補正部10F9によって補正されるのが望ましい。まず、補正部10F9は、温度、湿度、若しくは、温度及び湿度の両方を検出する。そして、温度、湿度、若しくは、温度及び湿度の両方に基づいて、補正部10F9は、静電容量を補正する。静電容量は、温度及び湿度によって特性が変化する。そのため、現状の温度及び湿度に合わせて補正されるのが望ましい。このように、温度、湿度、若しくは、温度及び湿度の両方に応じて、静電容量が補正されると、精度良く第2電流値「i21+i22」が計算できる。 Further, it is desirable that the capacitance is corrected by the correction unit 10F9. First, the correction unit 10F9 detects temperature, humidity, or both temperature and humidity. Then, the correction unit 10F9 corrects the capacitance based on the temperature and humidity, or both the temperature and humidity. The characteristics of capacitance change depending on temperature and humidity. Therefore, it is desirable to correct it according to the current temperature and humidity. In this way, when the capacitance is corrected according to the temperature and humidity, or both the temperature and humidity, the second current value "i 21 + i 22 " can be calculated accurately.
また、電圧位相差及び電流位相差に基づいて、第2電流値「i21+i22」が計算されるのが望ましい。このように計算すると、抵抗成分及びコンデンサ成分の切り分けが可能である。 Further, it is desirable that the second current value "i 21 + i 22 " is calculated based on the voltage phase difference and the current phase difference. By calculating in this way, it is possible to separate the resistance component and the capacitor component.
さらに、トランスの副巻き線に基づいて、電圧値が計測されてもよい。このような構成であると、電圧値を計測する部品を少なくして、低価格化及び実装面積を小さくできる。具体的には、第1抵抗器104、及び、第2抵抗器105の部品が不要にできる。
Further, the voltage value may be measured based on the sub-winding of the transformer. With such a configuration, the number of parts for measuring the voltage value can be reduced, the price can be reduced, and the mounting area can be reduced. Specifically, the parts of the
<その他の実施形態>
なお、抵抗器及びコンデンサは、これら以外が接続されてもよい。
<Other Embodiments>
In addition, the resistor and the capacitor may be connected other than these.
なお、上記の例は、電源装置は、画像形成装置に適用した例を示したが、電源装置は他の装置に適用されてもよい。 In the above example, the power supply device is applied to the image forming device, but the power supply device may be applied to other devices.
上記に説明する装置は、1つの装置でなくともよい。すなわち、それぞれの装置は、複数の装置で構成されてもよい。例えば、図示する回路において、記憶装置、演算装置、抵抗器及びコンデンサ等は複数の装置で構成されてもよい。 The device described above does not have to be one device. That is, each device may be composed of a plurality of devices. For example, in the illustrated circuit, the storage device, arithmetic unit, resistor, capacitor, and the like may be composed of a plurality of devices.
なお、本発明に係る各処理の全部又は一部は、コンピュータに電源制御方法を実行させるためのプログラムによって実現されてもよい。したがって、プログラムに基づいて電源制御方法が実行されると、コンピュータが有する演算装置及び制御装置は、各処理を実行するため、プログラムに基づいて演算及び制御を行う。また、コンピュータが有する記憶装置は、各処理を実行するため、プログラムに基づいて、処理に用いられるデータを記憶する。 It should be noted that all or part of each process according to the present invention may be realized by a program for causing a computer to execute a power supply control method. Therefore, when the power supply control method is executed based on the program, the arithmetic unit and the control unit of the computer perform the arithmetic and control based on the program in order to execute each process. In addition, the storage device of the computer stores the data used for the processing based on the program in order to execute each processing.
また、プログラムは、コンピュータが読み取り可能な記録媒体に記録されて頒布することができる。なお、記録媒体は、磁気テープ、フラッシュメモリ、光ディスク、光磁気ディスク又は磁気ディスク等のメディアである。さらに、プログラムは、電気通信回線を通じて頒布することができる。 In addition, the program can be recorded and distributed on a computer-readable recording medium. The recording medium is a medium such as a magnetic tape, a flash memory, an optical disk, a magneto-optical disk, or a magnetic disk. In addition, the program can be distributed over telecommunication lines.
以上、実施形態における一例について説明したが、本発明は、上記実施形態に限定されない。すなわち、本発明の範囲内で種々の変形及び改良が可能である。 Although an example in the embodiment has been described above, the present invention is not limited to the above embodiment. That is, various modifications and improvements are possible within the scope of the present invention.
1 画像形成装置
10 電源装置
10F1 電源部
10F2 記憶部
10F3 電圧計測部
10F4 周波数設定部
10F5 計算部
10F6 電流計測部
10F7 特定部
10F8 制御部
10F9 補正部
102 ドライバ
103 トランス
104 第1抵抗器
105 第2抵抗器
106 第1整流回路
107 第2整流回路
108 メモリ
109 第3抵抗器
110 配線
111 負荷
112 第1コンデンサ
113 第2コンデンサ
200 第1電流
201 第21電流
202 第22電流
204 負荷電流
C0 合計静電容量
f 周波数
i1 第1電流値
i3 負荷電流値
i10 負荷遮断電流値
i21 第21電流値
i22 第22電流値
v1 電圧値
v10 負荷遮断電圧値
1 Image forming
Claims (6)
前記負荷とは別に前記第1電流の一部である第2電流が流れる漏洩先の静電容量を記憶する記憶部と、
前記第1電流の電圧値を計測する電圧計測部と、
前記第1電流の周波数を設定する周波数設定部と、
前記静電容量、前記周波数、及び、前記電圧値に基づいて、前記第2電流の電流値である第2電流値を計算する計算部と、
前記第1電流の第1電流値を計測する電流計測部と、
前記第1電流値、及び、前記第2電流値に基づいて、前記負荷に流れる負荷電流値を特定する特定部と、
前記負荷電流値が一定となるように制御する制御部と
を備える電源装置。 A power supply unit that outputs the first current to supply power to the load,
A storage unit that stores the capacitance of the leakage destination through which the second current, which is a part of the first current, flows separately from the load.
A voltage measuring unit that measures the voltage value of the first current,
A frequency setting unit that sets the frequency of the first current, and
A calculation unit that calculates a second current value, which is a current value of the second current, based on the capacitance, the frequency, and the voltage value.
A current measuring unit that measures the first current value of the first current, and
A specific unit that specifies the load current value flowing through the load based on the first current value and the second current value, and
A power supply device including a control unit that controls the load current value to be constant.
請求項1に記載の電源装置。 The power supply device according to claim 1, wherein the storage unit stores the capacitance calculated based on the frequency, the current value, and the voltage value of the first current in a state where the load is cut off.
請求項1又は2に記載の電源装置。 The power supply device according to claim 1 or 2, wherein the capacitance includes a first capacitance inside the power supply device and a second capacitance in the wiring used to supply the power.
前記温度、前記湿度、若しくは、前記温度及び前記湿度の両方に基づいて、前記静電容量を補正する補正部を更に備える
請求項1乃至3のいずれか1項に記載の電源装置。 Detects temperature, humidity, or both temperature and humidity,
The power supply device according to any one of claims 1 to 3, further comprising a correction unit for correcting the capacitance based on the temperature, the humidity, or both the temperature and the humidity.
請求項1乃至4のいずれか1項に記載の電源装置。 The power supply device according to any one of claims 1 to 4, wherein the voltage measuring unit measures the voltage value based on the auxiliary winding of the transformer that outputs the first current.
An image forming apparatus having the power supply device according to any one of claims 1 to 5.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020050044A JP2021148996A (en) | 2020-03-19 | 2020-03-19 | Power supply device and image forming apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020050044A JP2021148996A (en) | 2020-03-19 | 2020-03-19 | Power supply device and image forming apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2021148996A true JP2021148996A (en) | 2021-09-27 |
Family
ID=77848672
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020050044A Pending JP2021148996A (en) | 2020-03-19 | 2020-03-19 | Power supply device and image forming apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2021148996A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023037584A1 (en) | 2021-09-13 | 2023-03-16 | 大王製紙株式会社 | Disposable diaper |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5196205A (en) * | 1975-02-20 | 1976-08-24 | ||
JP2006251321A (en) * | 2005-03-10 | 2006-09-21 | Ricoh Co Ltd | Image forming apparatus, image forming method and image forming program |
JP2007171462A (en) * | 2005-12-21 | 2007-07-05 | Fuji Xerox Co Ltd | Image forming apparatus |
WO2012165116A1 (en) * | 2011-06-02 | 2012-12-06 | 株式会社村田製作所 | Dielectric ceramic and single-plate capacitor |
JP2014209152A (en) * | 2013-04-16 | 2014-11-06 | 株式会社リコー | Power supply device, image forming apparatus, and output control method |
JP2017207677A (en) * | 2016-05-20 | 2017-11-24 | キヤノンファインテックニスカ株式会社 | Image forming apparatus and method for setting ac voltage |
JP2019161824A (en) * | 2018-03-12 | 2019-09-19 | 富士電機株式会社 | Power source device and correction method for electrostatic capacitance for power source device |
-
2020
- 2020-03-19 JP JP2020050044A patent/JP2021148996A/en active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5196205A (en) * | 1975-02-20 | 1976-08-24 | ||
JP2006251321A (en) * | 2005-03-10 | 2006-09-21 | Ricoh Co Ltd | Image forming apparatus, image forming method and image forming program |
JP2007171462A (en) * | 2005-12-21 | 2007-07-05 | Fuji Xerox Co Ltd | Image forming apparatus |
WO2012165116A1 (en) * | 2011-06-02 | 2012-12-06 | 株式会社村田製作所 | Dielectric ceramic and single-plate capacitor |
JP2014209152A (en) * | 2013-04-16 | 2014-11-06 | 株式会社リコー | Power supply device, image forming apparatus, and output control method |
JP2017207677A (en) * | 2016-05-20 | 2017-11-24 | キヤノンファインテックニスカ株式会社 | Image forming apparatus and method for setting ac voltage |
JP2019161824A (en) * | 2018-03-12 | 2019-09-19 | 富士電機株式会社 | Power source device and correction method for electrostatic capacitance for power source device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023037584A1 (en) | 2021-09-13 | 2023-03-16 | 大王製紙株式会社 | Disposable diaper |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10394155B2 (en) | Image forming apparatus | |
JP2021148996A (en) | Power supply device and image forming apparatus | |
US8102629B2 (en) | Leakage current compensation for high voltage transformers | |
US10303091B2 (en) | Voltage detection apparatus and image forming apparatus | |
JP7159621B2 (en) | VOLTAGE GENERATOR, POWER CONTROL DEVICE, IMAGE FORMING APPARATUS, AND CONTROL METHOD | |
JP2018197836A (en) | Image forming apparatus | |
JP2016018200A (en) | Image forming apparatus | |
US5552861A (en) | Image forming apparatus having controller adjusting current to main charger and transfer charger | |
US4908753A (en) | High-tension power supply for an image recorder | |
JP2003134810A (en) | Power supply and output control method | |
KR100477669B1 (en) | Electrophotographic printer | |
JP6760202B2 (en) | Image forming device | |
JP2021113908A (en) | Power supply device and image forming apparatus | |
JP4215321B2 (en) | Image forming apparatus | |
JPH1028328A (en) | High-voltage generating device | |
JPS5981662A (en) | Picture forming device | |
JPH0430024B2 (en) | ||
KR100240071B1 (en) | Apparatus of an electrophotography develop function and method for controlling transcription voltage/fixation temperature using the same | |
JP2023135466A (en) | Power supply device and image forming apparatus | |
JP3032897B2 (en) | Image forming device | |
JPH11109688A (en) | Potential control method for photoreceptor | |
JP6897128B2 (en) | Image forming apparatus and its control method | |
JP5527038B2 (en) | High voltage power supply | |
JP3414006B2 (en) | Transfer device | |
JP2022140132A (en) | Image forming apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230116 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20231026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231114 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240402 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20240924 |