JP2021141632A - Clamp circuit - Google Patents
Clamp circuit Download PDFInfo
- Publication number
- JP2021141632A JP2021141632A JP2020034658A JP2020034658A JP2021141632A JP 2021141632 A JP2021141632 A JP 2021141632A JP 2020034658 A JP2020034658 A JP 2020034658A JP 2020034658 A JP2020034658 A JP 2020034658A JP 2021141632 A JP2021141632 A JP 2021141632A
- Authority
- JP
- Japan
- Prior art keywords
- sub
- switching
- switching element
- clamp circuit
- switching elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010521 absorption reaction Methods 0.000 claims abstract description 6
- 230000007423 decrease Effects 0.000 claims abstract description 4
- 239000004065 semiconductor Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Images
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
Description
本発明はクランプ回路に関するものである。 The present invention relates to a clamp circuit.
DC−DCコンバータ等の電源装置等では、スイッチング素子のスイッチング時や短絡事故時に生じるサージ電圧からスイッチング素子自身や他の回路素子を保護するために、クランプ回路が設けられている。 In a power supply device such as a DC-DC converter, a clamp circuit is provided in order to protect the switching element itself and other circuit elements from a surge voltage generated when the switching element is switched or a short circuit accident occurs.
従来のクランプ回路として、例えば図5に示すように、第1の抵抗素子と、第2の抵抗素子及びコンデンサが並列に接続された並列回路部と、副スイッチング素子と、が互いに直列に接続された直列回路部を、主回路に設けられた主スイッチング素子に複数並列に設けたものが知られている。このクランプ回路は、主スイッチング素子の両端電圧が上昇して所定値以上になると、いずれか一方の副スイッチング素子をオンにしてサージ電圧を吸収し、主スイッチング素子の両端電圧が低下して所定値以下になると当該一方の副スイッチング素子をオフにする。その後、主スイッチング素子の両端電圧が上昇して再び所定値以上になると、他方の副スイッチング素子をオンにしてサージ電圧を吸収し、主スイッチング素子の両端電圧が低下して所定値以下になると当該他方の副スイッチング素子をオフにする。 As a conventional clamp circuit, for example, as shown in FIG. 5, a first resistance element, a parallel circuit portion in which a second resistance element and a capacitor are connected in parallel, and a sub-switching element are connected in series with each other. It is known that a plurality of series circuit units are provided in parallel with a main switching element provided in the main circuit. In this clamp circuit, when the voltage across the main switching element rises above a predetermined value, one of the sub-switching elements is turned on to absorb the surge voltage, and the voltage across the main switching element drops to a predetermined value. When the following occurs, the one sub-switching element is turned off. After that, when the voltage across the main switching element rises and exceeds the predetermined value again, the other sub-switching element is turned on to absorb the surge voltage, and when the voltage across the main switching element drops to below the predetermined value, the voltage is concerned. Turn off the other sub-switching element.
しかしながら上記した従来のクランプ回路は、スイッチング時に副スイッチング素子に過大な電流が急激に流れるため、副スイッチング素子へのストレスが大きい。またスイッチングの際に大きな電流が流れることで大きなノイズが発生し、制御が不安定になる恐れがある。 However, in the conventional clamp circuit described above, an excessive current suddenly flows through the sub-switching element during switching, so that the stress on the sub-switching element is large. In addition, a large current flows during switching, which may generate a large amount of noise, resulting in unstable control.
本発明は、上記問題に鑑みてなされたものであり、スイッチング時に過度のエネルギーがスイッチング素子に印加されるのを防止できるクランプ回路を提供することを主たる課題とするものである。 The present invention has been made in view of the above problems, and a main object of the present invention is to provide a clamp circuit capable of preventing excessive energy from being applied to a switching element during switching.
すなわち本発明に係るクランプ回路は、電源から負荷への電流の供給を制御する主スイッチング素子に並列接続され、当該主スイッチング素子のターンオフ時に生じるサージ電圧を吸収するためのものであって、抵抗素子と副スイッチング素子とが直列接続された直列回路部が、複数互いに並列接続され、前記複数の副スイッチング素子の各々のスイッチング周期のデューティ比が徐々に小さくなり、かつ少なくとも前記サージ電圧の吸収初期において、前記複数の副スイッチング素子のオン期間が重なるようにそれらのスイッチングタイミングがずれていることを特徴とする。 That is, the clamp circuit according to the present invention is connected in parallel to the main switching element that controls the supply of current from the power supply to the load, and is for absorbing the surge voltage generated at the turn-off of the main switching element, and is a resistance element. A plurality of series circuit units in which the sub-switching element and the sub-switching element are connected in series are connected in parallel with each other, the duty ratio of each switching cycle of the plurality of sub-switching elements gradually decreases, and at least at the initial stage of absorption of the surge voltage. The switching timings of the plurality of sub-switching elements are shifted so that the on-periods of the plurality of sub-switching elements overlap.
このような構成であれば、サージ電圧が発生した際に各副スイッチング素子をチョッパ動作させて、クランプ回路に流れ込む電流を動的に吸収するようにしているので、各副スイッチング素子に流れる電流量を小さくできる。また、少なくともサージ電圧の吸収初期において複数の副スイッチング素子のオン期間が重なるようにしているので、流れ込む電流を常に吸収することができる。これにより、スイッチング時に副スイッチング素子に大きな電流が急激に流れ込むのを防ぐことができ、スイッチング時に生じるノイズを低減して、制御の安定性を高めることができる。 With such a configuration, when a surge voltage is generated, each sub-switching element is operated by a chopper to dynamically absorb the current flowing into the clamp circuit, so that the amount of current flowing through each sub-switching element Can be made smaller. Further, since the on periods of the plurality of sub-switching elements overlap at least at the initial stage of absorbing the surge voltage, the flowing current can always be absorbed. As a result, it is possible to prevent a large current from suddenly flowing into the sub-switching element during switching, reduce noise generated during switching, and improve control stability.
前記クランプ回路は、前記複数の副スイッチング素子の各々のスイッチング周期が互いに等しいことが好ましい。この場合、前記クランプ回路は、互いに並列接続されている前記直列回路部の個数をnとして、前記複数の副スイッチング素子の前記スイッチタイミングのずれが360°/nであることが好ましい。
このようにすれば、クランプ回路の等価スイッチング周波数をn倍にすることができ、より高精度な制御が可能となる。
In the clamp circuit, it is preferable that the switching cycles of the plurality of sub-switching elements are equal to each other. In this case, it is preferable that the number of the series circuit portions connected in parallel to each other in the clamp circuit is n, and the switch timing deviation of the plurality of sub-switching elements is 360 ° / n.
By doing so, the equivalent switching frequency of the clamp circuit can be increased n times, and more accurate control becomes possible.
前記クランプ回路は前記複数の抵抗素子は、抵抗値が互いに等しいものであることが好ましい。
このようにすれば、同一の周波数で位相をずらして制御している各副スイッチング素子のスイッチングタイミングの計算を軽減することができる。
In the clamp circuit, it is preferable that the plurality of resistance elements have the same resistance value as each other.
By doing so, it is possible to reduce the calculation of the switching timing of each sub-switching element that is controlled by shifting the phase at the same frequency.
本発明の効果を顕著に奏する態様として、前記副スイッチング素子が半導体スイッチであるものを挙げることができる。 As an embodiment in which the effect of the present invention is remarkably exhibited, the sub-switching element is a semiconductor switch.
このように構成した本発明によれば、スイッチング時に過度のエネルギーがスイッチング素子に印加されるのを防止できるクランプ回路を提供することができる。 According to the present invention configured as described above, it is possible to provide a clamp circuit capable of preventing excessive energy from being applied to the switching element during switching.
以下に本発明に係るクランプ回路の一実施形態について、図面を参照して説明する。 An embodiment of the clamp circuit according to the present invention will be described below with reference to the drawings.
本実施形態のクランプ回路100は、図1に示すように、図示しない電力変換回路等の主回路に設けられた主スイッチング素子200に並列接続されて、例えば主スイッチング素子200のターンオフ時等に生じるサージ電圧から主スイッチング素子200や周辺の回路素子を保護するためのものである。なお図示しない主回路には、コイル及び抵抗素子が直列接続されており、主スイッチング素子200のターンオフ前には、主回路のコイル及び抵抗素子にはそれぞれ電流が流れている。
As shown in FIG. 1, the
具体的にこのクランプ回路100は、主スイッチング素子200に並列接続され、抵抗素子11と副スイッチング素子12とが互いに直列接続された直列回路部1を備えている。抵抗素子11は、サージ電流のエネルギーを消費するためのものである。副スイッチング素子12は、抵抗素子11に流れる電流のオン・オフを切り替えるものである。本実施形態の副スイッチング素子12は、例えばMOSFET等の半導体スイッチである。
Specifically, the
クランプ回路100は、このような直列回路部1を複数備えており、各直列回路部1が備える抵抗素子11は抵抗値が互いに等しくなっている。ここでは、クランプ回路100は、構成が同一である第1直列回路部1Aと第2直列回路部1Bとを備えている。
The
クランプ回路100はまた、各副スイッチング素子12A、12Bのオン・オフを制御するための制御装置(図示しない)を備えている。制御装置は、主スイッチング素子200に流れ込む電流の電流値iCと、主スイッチング素子200の両端電圧ViOを検出するとともに、この検出した電流値iCと電圧ViOとに基づいて各副スイッチング素子12A、12Bに制御信号を送信し、これらのオン・オフを切り替えるように構成されている。
The
しかして本実施形態のクランプ回路100は、図2に示すように、例えば主スイッチング素子200のターンオフ時にサージ電圧が生じた場合に、制御装置が各副スイッチング素子12A、12Bのオン・オフを切り替えることにより、複数の副スイッチング素子12A、12Bが同時にチョッパ動作するように構成されている。そしてこのチョッパ動作時において、複数の副スイッチング素子12A、12Bの各々のスイッチング周期のデューティ比が時間の経過とともに徐々に小さくなり、かつ少なくともサージ電圧の吸収初期において、複数の副スイッチング素子12A、12Bのオン期間が重なるように、それらのスイッチングタイミングがずれるように構成されている。
As shown in FIG. 2, in the
複数の副スイッチング素子12A、12Bは、そのスイッチング周期が互いに等しくなるようにチョッパ制御される。本実施形態では、図2に示すように、第1副スイッチング素子12Aのスイッチング周期T1と、第2副スイッチング素子12Bのスイッチング周期T2が等しくなるようにチョッパ制御される。
The plurality of
複数の副スイッチング素子12A、12Bは、互いに並列接続されている直列回路部1の個数をnとして、その互いの位相が360°/nずれるようにしてチョッパ制御される。ここでは、第1副スイッチング素子12Aと第2副スイッチング素子12Bは、その位相が互いに180°ずれるようにチョッパ制御される。
The plurality of
複数の副スイッチング素子12A、12Bの各々のデューティ比は、サージ電圧の吸収初期において50%以上になるようにしている。これにより、サージ電圧の吸収初期において、各副スイッチング素子12A、12Bのオン期間が重なるようにしている。そして各副スイッチング素子12A、12Bは、時間が経過するにつれて、各々のデューティ比が同一の変化率で小さくなり、最終的に各副スイッチング素子12A、12Bのオン期間が重ならなくなるようにしている。各々のデューティ比は、クランプ回路100全体の最大電圧をVCとしたとき、クランプ回路100全体の等価抵抗がVC/ICとなるように制御される。
The duty ratio of each of the plurality of
制御装置は、主回路を流れる電流と予め設定された閾値とを比較し、その比較結果に基づいて、各副スイッチング素子12A、12Bのオン・オフを制御するように構成されている。具体的にこの制御装置は、図2に示すように、主回路を流れる電流の電流値iCが上昇して所定の閾値i1を超えると、複数の副スイッチング素子12A、12Bをチョッパ動作させるように構成されている。この閾値i1は、クランプ対象(主スイッチング素子200)の周波数応答、クランプ回路100の周波数応答、クランプ対象(主スイッチング素子200)の絶縁耐圧及びクランプ回路100の絶縁耐圧に基づき設定されるものであり、クランプ動作中にクランプ対象(主スイッチング素子200)に印加される電圧が絶縁耐圧を超えない値となるように設定されている。この制御装置は、図3に示すように、各副スイッチング素子12A、12Bの制御情報として、主スイッチング素子200に流れ込む電流iCと主スイッチング素子200の両端電圧ViOとを用いて、第1副スイッチング素子12A及び第2副スイッチング素子12Bのそれぞれをチョッパ制御している。
The control device is configured to compare the current flowing through the main circuit with a preset threshold value, and control the on / off of each of the
<本実施形態の効果>
このように構成した本実施形態のクランプ回路100によれば、サージ電圧が発生した際に第1副スイッチング素子12Aと第2副スイッチング素子12Bをチョッパ動作させて、クランプ回路100に流れ込む電流を動的に吸収するようにしているので、各副スイッチング素子12A、12Bに流れる電流量を小さくできる。また、少なくともサージ電圧の吸収初期において複数の副スイッチング素子12A、12Bのオン期間が重なるようにしているので、流れ込む電流を常に吸収することができる。これにより、スイッチング時に各副スイッチング素子12A、12Bに大きな電流が急激に流れ込むのを防ぐことができ、スイッチング時に生じるノイズを低減して、制御の安定性を高めることができる。
<Effect of this embodiment>
According to the
なお、本発明は前記実施形態に限られるものではない。 The present invention is not limited to the above embodiment.
前記実施形態のクランプ回路100は、互いに並列接続された2つの直列回路部1A、1Bを備えるものであったが、これに限らない。他の実施形態のクランプ回路100は、互いに並列接続された3つ以上の直列回路部1を備えるものであってもよい。例えば3つの直列回路部1を備える場合、図4に示すように、各副スイッチング素子はその位相が互いに120°ずれるようにチョッパ制御されるのが好ましい。
The
その他、本発明は前記実施形態に限られず、その趣旨を逸脱しない範囲で種々の変形が可能であるのは言うまでもない。 In addition, the present invention is not limited to the above-described embodiment, and it goes without saying that various modifications can be made without departing from the spirit of the present invention.
100・・・クランプ回路
1 ・・・直列回路部
11 ・・・抵抗素子
12 ・・・副スイッチング素子
200・・・主スイッチング素子
100 ・ ・ ・ Clamp circuit 1 ・ ・ ・ Series circuit part 11 ・ ・ ・ Resistance element 12 ・ ・ ・
Claims (5)
抵抗素子と副スイッチング素子とが直列接続された直列回路部が、複数互いに並列接続され、
前記複数の副スイッチング素子の各々のスイッチング周期のデューティ比が徐々に小さくなり、かつ少なくとも前記サージ電圧の吸収初期において、前記複数の副スイッチング素子のオン期間が重なるようにそれらのスイッチングタイミングがずれているクランプ回路。 It is a clamp circuit that is connected in parallel to the main switching element that controls the supply of current from the power supply to the load and absorbs the surge voltage that occurs when the main switching element is turned off.
A plurality of series circuit units in which the resistance element and the sub-switching element are connected in series are connected in parallel to each other.
The duty ratio of each switching cycle of the plurality of sub-switching elements gradually decreases, and at least at the initial stage of absorption of the surge voltage, the switching timings of the plurality of sub-switching elements are shifted so that the on periods of the plurality of sub-switching elements overlap. Clamp circuit.
The clamp circuit according to any one of claims 1 to 4, wherein the sub-switching element is a semiconductor switch.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020034658A JP7339544B2 (en) | 2020-03-02 | 2020-03-02 | clamp circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020034658A JP7339544B2 (en) | 2020-03-02 | 2020-03-02 | clamp circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021141632A true JP2021141632A (en) | 2021-09-16 |
JP7339544B2 JP7339544B2 (en) | 2023-09-06 |
Family
ID=77669206
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020034658A Active JP7339544B2 (en) | 2020-03-02 | 2020-03-02 | clamp circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7339544B2 (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003189590A (en) * | 2001-12-19 | 2003-07-04 | Fuji Electric Co Ltd | Controller for voltage drive type semiconductor elements connected in series |
JP2013066371A (en) * | 2011-08-27 | 2013-04-11 | Denso Corp | Power converter |
JP2015043652A (en) * | 2013-08-26 | 2015-03-05 | ローム株式会社 | Dc/dc converter, method of operating the same, and electronic apparatus |
JP2016127347A (en) * | 2014-12-26 | 2016-07-11 | 富士ゼロックス株式会社 | Switch device |
JP2020010532A (en) * | 2018-07-10 | 2020-01-16 | 日新電機株式会社 | Snubber circuit |
-
2020
- 2020-03-02 JP JP2020034658A patent/JP7339544B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003189590A (en) * | 2001-12-19 | 2003-07-04 | Fuji Electric Co Ltd | Controller for voltage drive type semiconductor elements connected in series |
JP2013066371A (en) * | 2011-08-27 | 2013-04-11 | Denso Corp | Power converter |
JP2015043652A (en) * | 2013-08-26 | 2015-03-05 | ローム株式会社 | Dc/dc converter, method of operating the same, and electronic apparatus |
JP2016127347A (en) * | 2014-12-26 | 2016-07-11 | 富士ゼロックス株式会社 | Switch device |
JP2020010532A (en) * | 2018-07-10 | 2020-01-16 | 日新電機株式会社 | Snubber circuit |
Also Published As
Publication number | Publication date |
---|---|
JP7339544B2 (en) | 2023-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6735900B2 (en) | Semiconductor device and power conversion system | |
US9912220B2 (en) | Protection from hard commutation events at power switches | |
US11539294B2 (en) | Multi-level power converter with light load flying capacitor voltage regulation | |
JP5927739B2 (en) | Semiconductor device | |
JP5057713B2 (en) | Switching element drive circuit | |
WO2012105112A1 (en) | Dc-dc converter | |
US20160209855A1 (en) | Protection from hard commutation events at power switches | |
JP6531643B2 (en) | DCDC converter | |
JP2009253484A (en) | Power conversion device | |
JP2016225696A (en) | Drive device | |
JP2012222498A (en) | Semiconductor switching element drive device | |
JP2019161725A (en) | Power conversion device and control method for inverter | |
CN113396540B (en) | Switching device for switching off a current path | |
JP2019115030A (en) | Current breaker | |
JP2017220861A (en) | Gate drive circuit | |
JPH09275674A (en) | Power converter | |
JP2007037255A (en) | Driving method of voltage driven semiconductor switching element | |
JP5585514B2 (en) | Load drive device | |
JP2021141632A (en) | Clamp circuit | |
JP4518971B2 (en) | DC power supply | |
WO2017064848A1 (en) | Electric power conversion device and power conditioner using same | |
JP2007189828A (en) | Drive circuit of semiconductor device | |
JP7417079B2 (en) | clamp circuit | |
JP6447944B2 (en) | Power converter and power conditioner using the same | |
JP2006230042A (en) | Bidirectional switching circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221219 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230719 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230725 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230807 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7339544 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |