JP2021141182A - Laminated circuit board - Google Patents
Laminated circuit board Download PDFInfo
- Publication number
- JP2021141182A JP2021141182A JP2020037382A JP2020037382A JP2021141182A JP 2021141182 A JP2021141182 A JP 2021141182A JP 2020037382 A JP2020037382 A JP 2020037382A JP 2020037382 A JP2020037382 A JP 2020037382A JP 2021141182 A JP2021141182 A JP 2021141182A
- Authority
- JP
- Japan
- Prior art keywords
- conductor pattern
- base material
- insulating base
- circuit board
- cavity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、複数の絶縁体層からなる積層体の内部に導体パターンが形成された積層回路基板に関する。 The present invention relates to a laminated circuit board in which a conductor pattern is formed inside a laminated body composed of a plurality of insulator layers.
特許文献1には、複合伝送線路が記載されている。特許文献1に記載の複合伝送線路は、積層絶縁体、および、複数の導体パターンを備える。 Patent Document 1 describes a composite transmission line. The composite transmission line described in Patent Document 1 includes a laminated insulator and a plurality of conductor patterns.
このように積層絶縁体に形成された複数の導体パターンには、積層絶縁体における同層に形成されているものもある。 Some of the plurality of conductor patterns formed on the laminated insulator as described above are formed on the same layer in the laminated insulator.
しかしながら、同層に形成されている複数の導体パターンは、不要な容量性結合を生じてしまうことがある。このような不要な容量性結合が生じると、複合伝送線路は、所望の伝送特性を実現できない。 However, a plurality of conductor patterns formed in the same layer may cause unnecessary capacitive coupling. When such an unnecessary capacitive coupling occurs, the composite transmission line cannot achieve the desired transmission characteristics.
したがって、本発明の目的は、積層体内における同層に形成された複数の導体パターンの不要な容量性結合を抑制することにある。 Therefore, an object of the present invention is to suppress unnecessary capacitive coupling of a plurality of conductor patterns formed in the same layer in the laminated body.
この発明の積層回路基板は、積層体、第1導体パターン、第2導体パターン、接着部、および、空洞部を備える。積層体は、第1絶縁基材と第2絶縁基材とが積層されてなる。第1導体パターンおよび第2導体パターンは、第1絶縁基材と第2絶縁基材との間に配置され、積層方向に対して直交する方向に離間して配置される。接着部は、第1導体パターンと第2導体パターンとの間にあり、第1絶縁基材と第2絶縁基材とが接着する部分である。空洞部は、接着部と第1導体パターンとの間、または、接着部と第2導体パターンとの間にあり、第1絶縁基材と第2絶縁基材とが離間する部分である。空洞部の第1導体パターンと第2導体パターンとの配列方向の長さは、接着部の厚み以上である。 The laminated circuit board of the present invention includes a laminated body, a first conductor pattern, a second conductor pattern, an adhesive portion, and a cavity portion. The laminated body is formed by laminating a first insulating base material and a second insulating base material. The first conductor pattern and the second conductor pattern are arranged between the first insulating base material and the second insulating base material, and are arranged apart from each other in a direction orthogonal to the stacking direction. The adhesive portion is located between the first conductor pattern and the second conductor pattern, and is a portion where the first insulating base material and the second insulating base material are adhered to each other. The hollow portion is a portion between the adhesive portion and the first conductor pattern or between the adhesive portion and the second conductor pattern, and the first insulating base material and the second insulating base material are separated from each other. The length of the first conductor pattern and the second conductor pattern of the hollow portion in the arrangement direction is equal to or larger than the thickness of the bonded portion.
この構成では、第1導体パターンと第2導体パターンとの間に、第1絶縁基材および第2絶縁基材よりも誘電率が低い空洞部が存在する。これにより、第1導体パターンと第2導体パターンとの容量性結合は、抑制される。また、第1導体パターンと第2導体パターンとの間に接着部が存在することで、第1絶縁基材と第2絶縁基材との接着の信頼性、すなわち、積層回路基板の信頼性は、向上する。 In this configuration, there is a cavity between the first conductor pattern and the second conductor pattern, which has a lower dielectric constant than the first insulating base material and the second insulating base material. As a result, the capacitive coupling between the first conductor pattern and the second conductor pattern is suppressed. Further, since the adhesive portion exists between the first conductor pattern and the second conductor pattern, the reliability of the adhesion between the first insulating base material and the second insulating base material, that is, the reliability of the laminated circuit board is improved. ,improves.
この発明によれば、積層体内における同層に形成された複数の導体パターンの不要な容量性結合を抑制できる。 According to the present invention, unnecessary capacitive coupling of a plurality of conductor patterns formed in the same layer in the laminated body can be suppressed.
(第1の実施形態)
本発明の第1の実施形態に係る積層回路基板について、図を参照して説明する。図1は、第1の実施形態に係る積層回路基板の構成を示す断面図である。図2は、第1の実施形態に係る積層回路基板の部分的な斜視図である。
(First Embodiment)
The laminated circuit board according to the first embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a cross-sectional view showing the configuration of a laminated circuit board according to the first embodiment. FIG. 2 is a partial perspective view of the laminated circuit board according to the first embodiment.
なお、図1は、導体パターンの延伸方向に直交する面の断面図である。また、図1、図2は、発明の特徴を分かり易くするため、寸法を誇張して記載している。実際には、積層回路基板は、導体パターンの延伸方向の大きさおよび幅方向(後述の複数の導体パターンが並ぶ方向)の大きさに対して、厚み方向(複数の絶縁基材の積層方向)の大きさは、大幅に小さい。すなわち、積層回路基板は、薄い膜状または板状である。なお、このような図示の手法は、他の実施形態でも同様である。 Note that FIG. 1 is a cross-sectional view of a surface orthogonal to the stretching direction of the conductor pattern. Further, in FIGS. 1 and 2, the dimensions are exaggerated in order to make the features of the invention easy to understand. Actually, the laminated circuit board has a thickness direction (a stacking direction of a plurality of insulating base materials) with respect to a size in a stretching direction and a size in a width direction (a direction in which a plurality of conductor patterns described later are arranged). The size of is significantly smaller. That is, the laminated circuit board is in the form of a thin film or a plate. It should be noted that such an illustrated method is the same in other embodiments.
図1、図2に示すように、積層回路基板10は、積層体20、導体パターン31、導体パターン32、接着部40、空洞部51、および、空洞部52を備える。導体パターン31が本発明の「第1導体パターン」に対応し、導体パターン32が本発明の「第2導体パターン」に対応する。
As shown in FIGS. 1 and 2, the laminated
積層体20は、絶縁基材(第1絶縁基材)21および絶縁基材(第2絶縁基材)22を備える。絶縁基材21および絶縁基材22は、平膜である。絶縁基材21および絶縁基材22は、例えば、熱可塑性樹脂からなる。絶縁基材21と絶縁基材22とは、主面が重なるように積層される。絶縁基材21と絶縁基材22とが積層されることで、積層体20が形成される。
The
絶縁基材21および絶縁基材22が熱可塑性樹脂である場合、主面に導体パターンを形成した絶縁基材を一括して加熱プレスすることで積層体20を形成してもよい。そのような場合に、誘電正接や誘電率の異なる絶縁基材を混合させてもよい。
When the
導体パターン31および導体パターン32は、所定の幅を有する線状の導体パターンである。導体パターン31および導体パターン32は、例えば、銅等の高導電率の材料からなる。導体パターン31および導体パターン32は、絶縁基材21と絶縁基材22との間に配置される。すなわち、導体パターン31と導体パターン32とは、積層体20の厚み方向における略同じ位置に配置される。導体パターン31および導体パターン32は、積層体20の幅方向に間隔を空けて配置される。この際、導体パターン31の幅方向および導体パターン32の幅方向は、積層体20の幅方向と同じ(平行)である。
The
接着部40は、積層体20の幅方向において、導体パターン31と導体パターン32との間にある。すなわち、接着部40は、積層体20における厚み方向の略同じ位置にある。接着部40は、絶縁基材21と絶縁基材22とが接着した部分である。なお、図1、図2に示すように、積層体20における導体パターン31を基準に導体パターン32側と反対側の部分、および、導体パターン32を基準に導体パターン31側と反対側の部分も、絶縁基材21と絶縁基材22は、接着している。
The
接着部40は、絶縁基材21と絶縁基材22とが熱圧着によって変性する部分によって形成されていてもよく、絶縁基材21および絶縁基材22とは異なる接着材によって形成されていてもよい。すなわち、接着部40は、絶縁基材21および絶縁基材22に対して材質が異なっていたり、構成する分子等の組成比や結合状態が異なる。このような違いを検出方法として、例えば、検査光を被検査物に照射し、そのスペクトルを解析する方法を用いてもよい(赤外分光法など)。また、接着部は空洞部によって定義されてもよい。すなわち、空洞部51の導体パターン32側の面と、空洞部52の導体パターン31側の面とが対向する領域が接着部である。なお、このような接着部40の形状は、例えば、熱可塑性樹脂からなる絶縁基材21と絶縁基材22とを加熱圧着する際の温度条件および圧力条件を調整することによって実現可能である。
The
空洞部51は、接着部40と導体パターン31との間にある。空洞部52は、接着部40と導体パターン32との間にある。空洞部51および空洞部52は、絶縁基材21と絶縁基材22とが接着していない部分、すなわち、絶縁基材21と絶縁基材22とが離間する部分である。空洞部51および空洞部52は、図2に示すように、導体パターン31および導体パターン32の延伸方向に沿って広がる形状である。なお、空洞部51および空洞部52は、延伸方向において途中で分断されていてもよい。言い換えれば、空洞部51および空洞部52は、延伸方向において部分的に存在していてもよい。ただし、空洞部のない部分において、接着部40の誘電率が絶縁基材21および絶縁基材22よりも低いことが好ましい。より好ましくは、少なくとも隣り合う導体パターン31と導体パターン32と並走する領域においては、空洞部51および空洞部52が延伸方向に連続して存在していることが好ましい。これにより、延伸方向の位置における容量性結合のバラツキを抑制できる。空洞部51は、本発明の「第1空洞部」に対応し、空洞部52は、本発明の「第2空洞部」に対応する。また、積層体20における導体パターン31と導体パターン32との間の部分が、低誘電率になっていることから、この間の領域を、本発明の「低誘電率部」と定義してもよい。「低誘電率部」の配列方向の長さは、「低誘電率部」の厚み以上である。この実施形態で言えば、「低誘電率部」には空洞部51、接着部40、空洞部52が含まれる。接着部40のみの部分を有する場合には、接着部40の誘電率は上述したように絶縁基材よりも低いことが好ましい。
The
空洞部51の幅方向の一方端は、導体パターン31における接着部40側の側面に達する。空洞部51の幅方向の他方端は、接着部40における導体パターン31側の側面に達する。空洞部52の幅方向の一方端は、導体パターン32における接着部40側の側面に達する。空洞部52の幅方向の他方端は、接着部40における導体パターン32側の側面に達する。
One end of the
このように、導体パターン31と導体パターン32との間に空洞部51と空洞部52とがあることで、導体パターン31と導体パターン32との間の実質的な誘電率は、低下する。したがって、導体パターン31と導体パターン32との不必要な容量性結合は、抑制できる。
As described above, the presence of the
この際、導体パターン31と導体パターン32との間に接着部40があることによって、絶縁基材21と絶縁基材22との剥離は抑制される。すなわち、積層回路基板10の信頼性の低下は、抑制される。
At this time, since the
ここで、空洞部51の幅W51および空洞部52の幅W52は、接着部40の厚みD40よりも大きい。これにより、空洞部51の幅W51および空洞部52の幅W52が接着部40の厚みD40よりも小さい場合に比べ、積層回路基板10は、導体パターン31と導体パターン32との間の部分の誘電率を低く抑えることができる。したがって、導体パターン31と導体パターン32との不必要な容量性結合は、より効果的に抑制される。
Here, the width W51 of the
なお、接着部40の誘電率は、絶縁基材21の誘電率および絶縁基材22の誘電率よりも低いことが好ましいが、高くてもよい。接着部40の誘電率が絶縁基材21の誘電率および絶縁基材22の誘電率よりも低い場合、導体パターン31と導体パターン32との容量性結合は、さらに抑制される。接着部40は、例えば、フッ素樹脂を含んだ接着剤でもよい。一方、接着部40の誘電率が絶縁基材21の誘電率および絶縁基材22の誘電率よりも高くても、空洞部51および空洞部52があることによって、接着部40の誘電率の高さを相殺でき、導体パターン31と導体パターン32との容量性結合は、抑制可能である。
The dielectric constant of the
また、空洞部51は、接着部40側の端部から導体パターン31側の端部に向かって徐々に高く(厚く)なる。同様に、空洞部52は、接着部40側の端部から導体パターン32側の端部に向かって徐々に高く(厚く)なる。これにより、積層体20の幅方向の特性インピーダンスの急激な変化は、抑制される。
Further, the
また、空洞部51は、導体パターン31における接着部40側の側面と主面311および主面312との接続する角部まで達していない。すなわち、空洞部51の高さ(最大の高さ)は、導体パターン31の高さよりも低い。同様に、空洞部52は、導体パターン32における接着部40側の側面と主面321および主面322との接続する角部まで達していない。すなわち、空洞部52の高さ(最大の高さ)は、導体パターン32の高さよりも低い。これにより、導体パターン31および導体パターン32と絶縁基材21および絶縁基材22との接合強度の低下は、抑制できる。
Further, the
また、接着部40の厚みD40は、導体パターン31の厚みD31および導体パターン32の厚みD32よりも小さい。これにより、接着部40の形成のための熱および圧力を低くでき、絶縁基材21および絶縁基材22が熱可塑性樹脂のとき、絶縁基材21および絶縁基材22の不要な流動は、抑制される。また、絶縁基材21および絶縁基材22を接着剤で接着する場合には、接着部40の厚みが導体パターン31の厚みおよび導体パターン32の厚みよりも小さいことで、空洞部51および空洞部52の周りの導体パターン31、32と絶縁基材21、22との間にデラミが発生することを抑制できる。
Further, the thickness D40 of the
なお、導体パターン31と導体パターン32とは、信号導体同士の組合せ、信号導体とグランド導体との組合せであってもよい。
The
また、空洞部51と空洞部52とは、少なくとも一方が存在すればよい。また、空洞部51と空洞部52とは、形状が異なっていてもよい。
Further, at least one of the
また、図1、図2では、接着部40は、積層体20の幅方向において、導体パターン31と導体パターン32との間の中心に配置されているが、導体パターン32よりも導体パターン31に近くても、導体パターン31よりも導体パターン32に近くてもよい。この場合、導体パターン31の幅および導体パターン32の幅における短い方が、接着部40の厚みよりも大きい方が好ましい。
Further, in FIGS. 1 and 2, the
(第2の実施形態)
本発明の第2の実施形態に係る積層回路基板について、図を参照して説明する。図3は、第2の実施形態に係る積層回路基板の構成を示す断面図である。
(Second Embodiment)
The laminated circuit board according to the second embodiment of the present invention will be described with reference to the drawings. FIG. 3 is a cross-sectional view showing the configuration of the laminated circuit board according to the second embodiment.
図3に示すように、第2の実施形態に係る積層回路基板10Aは、第1の実施形態に係る積層回路基板10に対して、空洞部51Aおよび空洞部52Aの形状において異なる。積層回路基板10Aの他の構成は、積層回路基板10と同様であり、同様の箇所の説明は省略する。
As shown in FIG. 3, the
空洞部51Aは、導体パターン31の側面と主面311および主面312との接続する角部まで達している。空洞部52Aは、導体パターン32の側面と主面321および主面322との接続する角部まで達している。
The
このような構成によって、積層回路基板10Aは、導体パターン31と導体パターン32との容量性結合をさらに抑制できる。
With such a configuration, the
なお、空洞部51Aは、導体パターン31の主面311または主面312の一部まで達していてもよい。同様に、空洞部52Aは、導体パターン32の主面321または主面322の一部まで達していてもよい。ただし、空洞部が導体パターンの主面に達していない方が、信頼性を考慮すると、好ましい。一方で、空洞部51A、52Aの体積が大きいと、積層回路基板10Aに曲げ部を作りやすい。
The
(第3の実施形態)
本発明の第3の実施形態に係る積層回路基板について、図を参照して説明する。図4は、第3の実施形態に係る積層回路基板の構成を示す断面図である。
(Third Embodiment)
The laminated circuit board according to the third embodiment of the present invention will be described with reference to the drawings. FIG. 4 is a cross-sectional view showing the configuration of the laminated circuit board according to the third embodiment.
図4に示すように、第3の実施形態に係る積層回路基板10Bは、第1の実施形態に係る積層回路基板10に対して、空洞部51Bおよび空洞部52Bの形状において異なる。積層回路基板10Bの他の構成は、積層回路基板10と同様であり、同様の箇所の説明は省略する。
As shown in FIG. 4, the
空洞部51Bは、接着部40に達しているが、導体パターン31に達していない。空洞部52Bは、接着部40に達しているが、導体パターン32に達していない。この場合、空洞部51Bと導体パターン31との間における絶縁基材21と絶縁基材22との当接部も、接着している。また、空洞部52Bと導体パターン32との間における絶縁基材21と絶縁基材22との当接部も、接着している。
The
このような構成であっても、積層回路基板10Bは、導体パターン31と導体パターン32との容量性結合を抑制できる。また、積層回路基板10Bでは、積層回路基板10と比較して、絶縁基材21と絶縁基材22との接する面積が大きい。したがって、積層回路基板10Bの信頼性は向上する。
Even with such a configuration, the
(第4の実施形態)
本発明の第4の実施形態に係る積層回路基板について、図を参照して説明する。図5は、第4の実施形態に係る積層回路基板の構成を示す断面図である。
(Fourth Embodiment)
The laminated circuit board according to the fourth embodiment of the present invention will be described with reference to the drawings. FIG. 5 is a cross-sectional view showing the configuration of the laminated circuit board according to the fourth embodiment.
図5に示すように、第4の実施形態に係る積層回路基板10Cは、第1の実施形態に係る積層回路基板10に対して、伝送線路の構成において異なる。積層回路基板10Cの他の構成は、積層回路基板10と同様であり、同様の箇所の説明は省略する。
As shown in FIG. 5, the laminated circuit board 10C according to the fourth embodiment is different from the
積層回路基板10Cは、積層体20、導体パターン31、導体パターン32C、接着部40、空洞部51、空洞部52、導体パターン61、導体パターン62、層間接続導体71、および、層間接続導体72を備える。
The laminated circuit board 10C includes a
導体パターン31および導体パターン32Cは、絶縁基材21と絶縁基材22との間に配置される。図示を省略しているが、例えば、導体パターン32Cは、導体パターン31の延伸方向において、複数個配置される。複数の導体パターン32Cは、間隔を空けて配置される。
The
接着部40は、積層体20の幅方向における導体パターン31と導体パターン32Cとの間にある。空洞部51は、接着部40と導体パターン31との間にあり、空洞部52は、接着部40と導体パターン32Cとの間にある。
The
導体パターン61は、絶縁基材21における絶縁基材22との当接面と反対側の面に配置される。導体パターン61は、積層体20を厚み方向に視て、導体パターン31および導体パターン32Cに重なる。
The
導体パターン62は、絶縁基材22における絶縁基材21との当接面と反対側の面に配置される。導体パターン61は、積層体20を厚み方向に視て、導体パターン61、導体パターン31および導体パターン32Cに重なる。
The
層間接続導体71は、絶縁基材21に形成されており、導体パターン61と導体パターン32Cとを接続する。層間接続導体72は、絶縁基材22に形成されており、導体パターン62と導体パターン32Cとを接続する。
The
この構成により、積層回路基板10Cは、導体パターン31を信号導体とし、導体パターン61および導体パターン62をグランド導体(グランド用導体パターン)とするストリップ線路を実現する。この際、導体パターン32は、グランド用補助導体として機能する。
With this configuration, the laminated circuit board 10C realizes a strip line in which the
このような構成でも、積層回路基板10Cは、積層回路基板10と同様の作用効果を奏することができる。
Even with such a configuration, the laminated circuit board 10C can exert the same effect as that of the
なお、積層回路基板10Cでは、信号導体が1本の場合を示したが、信号導体が複数本の場合、複数の信号導体(複数の導体パターン)間に、上述の接着部40と空洞部51および空洞部52との構造を採用すればよい。
In the laminated circuit board 10C, the case where there is one signal conductor is shown, but when there are a plurality of signal conductors, the above-mentioned
(第5の実施形態)
本発明の第5の実施形態に係る積層回路基板について、図を参照して説明する。図6は、第5の実施形態に係る積層回路基板の構成を示す断面図である。
(Fifth Embodiment)
The laminated circuit board according to the fifth embodiment of the present invention will be described with reference to the drawings. FIG. 6 is a cross-sectional view showing the configuration of the laminated circuit board according to the fifth embodiment.
図6に示すように、第5の実施形態に係る積層回路基板10Dは、第1の実施形態に係る積層回路基板10に対して、伝送線路の構成において異なる。積層回路基板10Dの他の構成は、積層回路基板10と同様であり、同様の箇所の説明は省略する。
As shown in FIG. 6, the
積層回路基板10Dは、積層体20、導体パターン31、導体パターン32、導体パターン33、接着部401、接着部402、空洞部511、空洞部512、空洞部521、および、空洞部522を備える。
The
導体パターン31、導体パターン32、および、導体パターン33は、絶縁基材21と絶縁基材22との間に配置される。
The
接着部401は、積層体20の幅方向における導体パターン31と導体パターン32との間にある。空洞部511は、接着部401と導体パターン31との間にあり、空洞部521は、接着部401と導体パターン32との間にある。
The
接着部402は、積層体20の幅方向における導体パターン31と導体パターン33との間にある。空洞部512は、接着部402と導体パターン31との間にあり、空洞部522は、接着部402と導体パターン33との間にある。
The
この構成により、積層回路基板10Dは、導体パターン31を信号導体とし、導体パターン32および導体パターン33をグランド導体とするコプレーナ線路を実現する。
With this configuration, the
このような構成でも、積層回路基板10Dは、積層回路基板10と同様の作用効果を奏することができる。
Even with such a configuration, the
また、コプレーナ線路の場合、信号導体である導体パターン31に接するまたは近接する空洞部(信号導体側空洞部)と、グランド導体である導体パターン32および導体パターン33に接するまたは近接する空洞部(グランド導体側空洞部)との体積を適宜調整することで、次の作用効果を奏することができる。信号導体側空洞部の体積を大きくすることで、信号導体である導体パターン31の周りの誘電率をより低下させることでき、伝送損失をさらに低減可能である。また、グランド導体側空洞部の体積を大きくし、さらに相対的に面積の大きなグランド導体である導体パターン32および導体パターン33の外面を信号導体である導体パターン31よりも粗化することで、空洞部の大きさを確保しながら、導体パターン32および導体パターン33と絶縁基材21や絶縁基材22との密着性を向上できる。
Further, in the case of a coplanar line, a cavity portion (the cavity portion on the signal conductor side) that is in contact with or close to the
なお、上述の各実施形態の構成は、適宜組み合わせることができ、組み合わせに応じた作用効果を奏することができる。 The configurations of the above-described embodiments can be combined as appropriate, and the effects can be exerted according to the combination.
10、10A、10B、10C、10D:積層回路基板
20:積層体
21、22:絶縁基材
31、32、33、32C、61、62:導体パターン
40、401、402:接着部
51、51A、51B、52、52A、52B、511、512、521、522:空洞部
71、72:層間接続導体
311、312、321、322:主面
10, 10A, 10B, 10C, 10D: Laminated circuit board 20: Laminated
Claims (14)
前記第1絶縁基材と前記第2絶縁基材との間に配置され、積層方向に対して直交する配列方向に離間して配置された第1導体パターンおよび第2導体パターンと、
前記第1導体パターンと前記第2導体パターンとの間にある、前記第1絶縁基材と前記第2絶縁基材との接着部と、
前記接着部と前記第1導体パターンとの間、または、前記接着部と前記第2導体パターンとの間にあり、前記第1絶縁基材と前記第2絶縁基材とが離間する空洞部と、
を備え、
前記空洞部の前記第1導体パターンと前記第2導体パターンとの配列方向の長さは、前記接着部の厚み以上である、
積層回路基板。 A laminate in which the first insulating base material and the second insulating base material are laminated, and
A first conductor pattern and a second conductor pattern arranged between the first insulating base material and the second insulating base material and spaced apart from each other in an arrangement direction orthogonal to the stacking direction.
An adhesive portion between the first insulating base material and the second insulating base material, which is between the first conductor pattern and the second conductor pattern,
A cavity portion located between the adhesive portion and the first conductor pattern or between the adhesive portion and the second conductor pattern and in which the first insulating base material and the second insulating base material are separated from each other. ,
With
The length of the cavity portion in the arrangement direction between the first conductor pattern and the second conductor pattern is equal to or greater than the thickness of the adhesive portion.
Laminated circuit board.
請求項1に記載の積層回路基板。 The cavity includes a first cavity between the adhesive and the first conductor pattern, and a second cavity between the adhesive and the second conductor pattern.
The laminated circuit board according to claim 1.
請求項1または請求項2に記載の積層回路基板。 The material of the adhesive portion is different from the material of the first insulating base material and the material of the second insulating base material.
The laminated circuit board according to claim 1 or 2.
請求項3に記載の積層回路基板。 The dielectric constant of the adhesive portion is lower than the dielectric constant of the first insulating base material and the dielectric constant of the second insulating base material.
The laminated circuit board according to claim 3.
請求項3に記載の積層回路基板。 The dielectric constant of the adhesive portion is higher than the dielectric constant of the first insulating base material and the dielectric constant of the second insulating base material.
The laminated circuit board according to claim 3.
請求項1乃至請求項5のいずれかに記載の積層回路基板。 The maximum height of the cavity is smaller than the thickness of the first conductor pattern and the thickness of the second conductor pattern.
The laminated circuit board according to any one of claims 1 to 5.
請求項1乃至請求項6のいずれかに記載の積層回路基板。 One end of the first conductor pattern and the second conductor pattern in the arrangement direction in the cavity reaches the side surface of the first conductor pattern or the side surface of the second conductor pattern.
The laminated circuit board according to any one of claims 1 to 6.
請求項1乃至請求項7のいずれかに記載の積層回路基板。 One end of the first conductor pattern and the second conductor pattern in the arrangement direction in the cavity does not reach the main surface of the first conductor pattern and the main surface of the second conductor pattern.
The laminated circuit board according to any one of claims 1 to 7.
請求項1乃至請求項8のいずれかに記載の積層回路基板。 The thickness of the adhesive portion is smaller than the thickness of the first conductor pattern and the thickness of the second conductor pattern.
The laminated circuit board according to any one of claims 1 to 8.
前記第1導体パターンは、前記グランド導体パターンに接続しない信号導体であり、
前記第2導体パターンは、前記グランド導体パターンに接続するグランド用補助導体である、
請求項1乃至請求項9のいずれかに記載の積層回路基板。 A ground conductor pattern that overlaps the first conductor pattern and the second conductor pattern when viewed in the stacking direction is provided.
The first conductor pattern is a signal conductor that is not connected to the ground conductor pattern.
The second conductor pattern is a ground auxiliary conductor connected to the ground conductor pattern.
The laminated circuit board according to any one of claims 1 to 9.
前記第2導体パターンは、グランド導体である、
請求項1乃至請求項9のいずれかに記載の積層回路基板。 The first conductor pattern is a signal conductor and
The second conductor pattern is a ground conductor.
The laminated circuit board according to any one of claims 1 to 9.
前記第1絶縁基材と前記第2絶縁基材との間に配置され、積層方向に対して直交する、配列方向に離間して配置された第1導体パターンおよび第2導体パターンと、
前記第1導体パターンと前記第2導体パターンとの間に、前記第1絶縁基材および前記第2絶縁基材よりも誘電率が低い、低誘電率部と、を備え、
前記低誘電率部の配列方向の長さは、厚み以上である、
積層回路基板。 A laminate in which the first insulating base material and the second insulating base material are laminated, and
A first conductor pattern and a second conductor pattern arranged between the first insulating base material and the second insulating base material, orthogonal to the stacking direction, and spaced apart from each other in the arrangement direction,
Between the first conductor pattern and the second conductor pattern, the first insulating base material and a low dielectric constant portion having a dielectric constant lower than that of the second insulating base material are provided.
The length of the low dielectric constant portion in the arrangement direction is equal to or greater than the thickness.
Laminated circuit board.
前記接着部の誘電率は、前記第1絶縁基材の誘電率および前記第2絶縁基材の誘電率よりも低い、
請求項12に記載の積層回路基板。 The low dielectric constant portion includes an adhesive portion between the first insulating base material and the second insulating base material.
The dielectric constant of the adhesive portion is lower than the dielectric constant of the first insulating base material and the dielectric constant of the second insulating base material.
The laminated circuit board according to claim 12.
少なくとも前記第1絶縁基材と前記第2絶縁基材との接着部と、
前記接着部と前記第1導体パターンとの間および前記接着部と前記第2導体パターンとの間の少なくともいずれか一方にある空洞部と、を備える、
請求項12または13に記載の積層回路基板。 The low dielectric constant portion
At least the adhesive portion between the first insulating base material and the second insulating base material,
A hollow portion located between the adhesive portion and the first conductor pattern and at least one of the adhesive portion and the second conductor pattern is provided.
The laminated circuit board according to claim 12 or 13.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020037382A JP2021141182A (en) | 2020-03-05 | 2020-03-05 | Laminated circuit board |
CN202120454026.9U CN214757092U (en) | 2020-03-05 | 2021-03-02 | Laminated circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020037382A JP2021141182A (en) | 2020-03-05 | 2020-03-05 | Laminated circuit board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2021141182A true JP2021141182A (en) | 2021-09-16 |
Family
ID=77668996
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020037382A Pending JP2021141182A (en) | 2020-03-05 | 2020-03-05 | Laminated circuit board |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2021141182A (en) |
CN (1) | CN214757092U (en) |
-
2020
- 2020-03-05 JP JP2020037382A patent/JP2021141182A/en active Pending
-
2021
- 2021-03-02 CN CN202120454026.9U patent/CN214757092U/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN214757092U (en) | 2021-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100604463B1 (en) | Manufacturing method of multi-layer circuit board | |
JP5743040B2 (en) | Flexible circuit board and method for manufacturing flexible circuit board | |
CN107666764B (en) | Flexible circuit board and manufacturing method thereof | |
JP6183553B2 (en) | Transmission line member | |
WO2014174971A1 (en) | Signal transmission flat cable | |
JP4414365B2 (en) | High-speed transmission board | |
JP7283481B2 (en) | Laminate and its manufacturing method | |
JP6711416B2 (en) | Multilayer substrate connection and transmission line device | |
WO2019098011A1 (en) | Resin multilayer substrate, electronic component, and mounting structure for electronic component | |
US20100226110A1 (en) | Printed wiring board, printed IC board having the printed wiring board, and method of manufacturing the same | |
WO2015005029A1 (en) | Resin multilayer substrate and resin multilayer substrate manufacturing method | |
JP2012195468A (en) | Multilayer substrate | |
WO2005034591A1 (en) | Connection sheet | |
KR102095068B1 (en) | flexible circuit board with planarized cover layer structure | |
JP2021141182A (en) | Laminated circuit board | |
US11246214B2 (en) | Resin multilayer board | |
JP5534628B1 (en) | Flat cable for signal transmission | |
JPWO2022113591A5 (en) | ||
JP3052656B2 (en) | Waveguide connection member | |
WO2021025073A1 (en) | Multilayer substrate manufacturing method and multilayer substrate | |
WO2021235263A1 (en) | Signal transmission line | |
TWI718860B (en) | Method for manufacturing multilayered printed circuit board | |
JP2020088197A (en) | Resin multilayer substrate and electronic apparatus | |
WO2021006076A1 (en) | Multilayered substrate | |
JPWO2022138355A5 (en) |