JP2021138365A - High speed image refresh system - Google Patents

High speed image refresh system Download PDF

Info

Publication number
JP2021138365A
JP2021138365A JP2021085794A JP2021085794A JP2021138365A JP 2021138365 A JP2021138365 A JP 2021138365A JP 2021085794 A JP2021085794 A JP 2021085794A JP 2021085794 A JP2021085794 A JP 2021085794A JP 2021138365 A JP2021138365 A JP 2021138365A
Authority
JP
Japan
Prior art keywords
image
led
buffer
control unit
frame buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021085794A
Other languages
Japanese (ja)
Other versions
JP7248735B2 (en
Inventor
ボンヌ,ロナルド
Bonne Ronald
カルボウスキ,ウド
Karbowski Udo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lumileds Holding BV
Original Assignee
Lumileds Holding BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/456,858 external-priority patent/US10932336B2/en
Application filed by Lumileds Holding BV filed Critical Lumileds Holding BV
Publication of JP2021138365A publication Critical patent/JP2021138365A/en
Application granted granted Critical
Publication of JP7248735B2 publication Critical patent/JP7248735B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Lighting Device Outwards From Vehicle And Optical Signal (AREA)

Abstract

To provide an LED control unit for a light emitting diode (LED) pixel array.SOLUTION: An LED control unit comprises: a drive module which is configured to drive an LED pixel array; an image frame buffer which is configured to receive image data; a stand-by image buffer which is connected to the drive module in series with the image frame buffer and is configured to hold a stand-by image; and a command and control module which is connected to the image frame buffer and the stand-by image buffer and sends the stand-by image in the stand-by image buffer to the image frame buffer in response to the decision that the image data is not available.SELECTED DRAWING: Figure 1

Description

[関連出願]
本願は、2019年6月28日出願の米国特許出願番号第16/456,858号、2019年6月28日出願の米国特許出願番号第16/456,862号、2018年10月30日出願の欧州特許出願第18203445.4号、及び2018年9月10日出願の米国特許出願番号第62/729,257号の優先権を主張し、これらの各出願は参照によりその全体がここに組み込まれる。
[Related application]
This application applies to US Patent Application No. 16 / 456,858 filed June 28, 2019, US Patent Application No. 16 / 456,862 filed June 28, 2019, filed October 30, 2018. Priority of European Patent Application No. 182034445.4 and US Patent Application No. 62 / 729,257 filed September 10, 2018, each of which is incorporated herein by reference in its entirety. Is done.

[技術分野]
本開示は、概して、高速画像リフレッシュ速度でアドレス可能なLEDピクセルアレイをサポートできる外部データ画像入力を備えるマイクロコントローラに関する。
[Technical field]
The present disclosure generally relates to a microcontroller with an external data image input capable of supporting an LED pixel array that can be addressed at high image refresh rates.

CMOS回路をサポートするLEDのピクセルアレイが使用されているが、商用的使用に適する実用的な実装は、厳しい製造、電力、及びデータ管理の問題に直面し得る。何千個もの発光ピクセルの個々の光強度は、30〜60Hzのリフレッシュレートで制御される必要があり得る。高データリフレッシュレートは、多くのアプリケーションのために必要であり、種々の較正、試験、及び制御方法をサポートするシステムが必要である。 Although pixel arrays of LEDs that support CMOS circuits are used, practical implementations suitable for commercial use can face severe manufacturing, power, and data management issues. The individual light intensity of thousands of emission pixels may need to be controlled at a refresh rate of 30-60 Hz. High data refresh rates are required for many applications and require systems that support a variety of calibration, testing, and control methods.

一実施形態では、LEDピクセルアレイのLED制御部は、外部データバスとのシリアルインタフェースと、前記シリアルインタフェース及び前記LEDピクセルアレイに接続されたアドレス生成器と、を含む。画像フレームバッファは、画像データを受信するために前記インタフェースに接続され、画像フレームバッファアドレスを受信するために前記アドレス生成器に更に接続される。コマンド及び制御モジュールは、前記シリアルインタフェースに接続され、画像フレームバッファ出力信号を変更するよう構成される。構成データ記憶モジュールは、前記コマンド及び制御モジュールに接続され、前記LEDピクセルアレイ内でピクセル電圧応答に関連する較正データを格納する。 In one embodiment, the LED control unit of the LED pixel array includes a serial interface with an external data bus, the serial interface, and an address generator connected to the LED pixel array. The image frame buffer is connected to the interface to receive image data and is further connected to the address generator to receive the image frame buffer address. The command and control modules are connected to the serial interface and are configured to modify the image frame buffer output signal. The configuration data storage module is connected to the command and control module and stores calibration data related to the pixel voltage response within the LED pixel array.

一実施形態では、スタンバイ画像バッファは、前記画像フレームバッファに接続され、規定画像を保持する。別の実施形態では、パルス幅変調器が、前記画像フレームバッファと前記LEDピクセルアレイとの間に接続される。 In one embodiment, the standby image buffer is connected to the image frame buffer and holds a defined image. In another embodiment, a pulse width modulator is connected between the image frame buffer and the LED pixel array.

幾つかの実施形態では、前記画像フレームバッファは、60Hz以上の速度で保持された画像をリフレッシュできる。画像リフレッシュデータは、シリアルインタフェースを介して外部に提供できる。 In some embodiments, the image frame buffer can refresh the image held at a speed of 60 Hz or higher. Image refresh data can be provided to the outside via a serial interface.

一実施形態では、前記コマンド及び制御モジュールは、温度データを受信するADCに接続される。前記コマンド及び制御モジュールは、Vfデータを受信するADCに接続できる。幾つかの実施形態では、前記コマンド及び制御モジュールは、Vbiasデータを受信するDACに接続できる。 In one embodiment, the command and control module is connected to an ADC that receives temperature data. The command and control module can be connected to an ADC that receives Vf data. In some embodiments, the command and control module can be connected to a DAC that receives Vbias data.

前記コマンド及び制御モジュールは、外部制御信号を提供する第2インタフェースに接続できる。別の実施形態では、前記コマンド及び制御モジュールは、前記LEDピクセルアレイに接続されたバイパス線を含み、個々のピクセルアドレス指定を可能にする。 The command and control module can be connected to a second interface that provides an external control signal. In another embodiment, the command and control module includes a bypass line connected to the LED pixel array to allow individual pixel addressing.

幾つかの実施形態では、前記画像バッファ内の画像は、部分的又は差動リフレッシュできる。 In some embodiments, the image in the image buffer can be partially or differentially refreshed.

幾つかの実施形態では、LEDピクセルアレイのLED制御部は、画像データを受信する画像フレームバッファと、前記画像フレームバッファに接続され、スタンバイ画像を保持するスタンバイ画像バッファと、を含む。コマンド及び制御モジュールは、画像データが利用できないとき、前記画像フレームバッファ内の画像を、前記スタンバイ画像バッファ内のスタンバイ画像で代用するよう構成される。画像データは、画像内のエラー又は画像を適時に受信することに失敗したことにより利用できないことがある。幾つかの実施形態では、前記画像フレームバッファ内に保持された画像データは、少なくとも部分的に、車両又はLED制御部により提供される。同様に、前記スタンバイ画像は、少なくとも部分的に車両又は前記LED制御部により提供できる。 In some embodiments, the LED control unit of the LED pixel array includes an image frame buffer that receives image data and a standby image buffer that is connected to the image frame buffer and holds a standby image. The command and control modules are configured to substitute the image in the image frame buffer with the standby image in the standby image buffer when image data is not available. The image data may not be available due to an error in the image or failure to receive the image in a timely manner. In some embodiments, the image data held in the image frame buffer is provided, at least in part, by the vehicle or LED control unit. Similarly, the standby image can be provided, at least in part, by the vehicle or the LED control unit.

アクティブヘッドランプを用いて、離散セクタの中の道路の照明を示す図である。It is a figure which shows the illumination of the road in a discrete sector by using an active headlamp.

静的照明モジュールに隣接するよう位置付けられる動的ピクセルアドレス可能照明モジュールを示す。Shows a dynamic pixel addressable lighting module that is positioned adjacent to a static lighting module. アクティブヘッドランプを制御する車両ヘッドランプシステムの一実施形態である。It is an embodiment of a vehicle headlamp system that controls an active headlamp. 車両処理出力への接続を有する、アクティブヘッドランプを制御する車両ヘッドランプシステムの一実施形態である。It is an embodiment of a vehicle headlamp system that controls an active headlamp and has a connection to a vehicle processing output.

アクティブヘッドランプ制御部の一実施形態の概略図である。It is the schematic of one Embodiment of the active headlamp control unit.

LEDピクセルアレイのためのマイクロコントローラアセンブリの図である。FIG. 5 is a diagram of a microcontroller assembly for an LED pixel array.

ピクセル制御回路のためのLDOバイパス回路を示す。An LDO bypass circuit for a pixel control circuit is shown. ゲートタイミング図を示す。The gate timing diagram is shown.

代替のピクセル制御回路を示す。An alternative pixel control circuit is shown. 代替のゲートタイミング図を示す。An alternative gate timing diagram is shown.

LDOバイパスをサポートする行及び列選択を有するアクティブマトリクスピクセルアレイを示す。An active matrix pixel array with row and column selections that support LDO bypass is shown.

発光ピクセルアレイは、光分布の微調整された強度、空間、及び時間制御の利益を享受するアプリケーションをサポートし得る。これは、限定ではないが、ピクセルブロック又は個々のピクセルから放射される光の精細な空間的パターニングを含む。アプリケーションに依存して、放射される光は、スペクトル的に区別され、時間に渡り適応され、及び/又は環境に応答してよい。発光ピクセルアレイは、種々の強度、空間、又は時間的パターンの、予めプログラムされた光分布を提供してよい。放射される光は、少なくとも部分的に、受信されたセンサデータに基づいてよく、光無線通信のために使用されてよい。関連する光学系は、ピクセル、ピクセルブロック、又は装置レベルで区別されてよい。例示的な発光ピクセルアレイは、関連する共通光学系を有する高強度ピクセルの共通に制御される中央ブロックを有する装置を含む。一方で、端のピクセルは個別光学系を有してよい。発光ピクセルアレイによりサポートされる共通のアプリケーションは、ビデオ照明、自動車ヘッドライト、建造物及び領域照明、道路照明、及び情報ディスプレイを含む。 Emission pixel arrays can support applications that enjoy the benefits of fine-tuned intensity, spatial, and time control of light distribution. This includes, but is not limited to, fine spatial patterning of light emitted from pixel blocks or individual pixels. Depending on the application, the emitted light may be spectrally distinct, adapted over time, and / or respond to the environment. Emission pixel arrays may provide pre-programmed light distributions of varying intensity, spatial, or temporal patterns. The emitted light may be at least partially based on the received sensor data and may be used for optical wireless communication. The relevant optics may be distinguished at the pixel, pixel block, or device level. An exemplary emissive pixel array includes a device having a commonly controlled central block of high intensity pixels with associated common optics. On the other hand, the edge pixels may have individual optics. Common applications supported by luminescent pixel arrays include video lighting, automotive headlights, building and area lighting, road lighting, and information displays.

発光ピクセルアレイは、視覚的ディスプレイを向上するために又は照明コストを低減するために、建造物又は領域を選択的及び適応的に照明するために使用されてよい。更に、発光ピクセルアレイは、装飾的な動き又はビデオ効果のために建物の正面にメディアを投影するために使用されてよい。追跡センサ及び/又はカメラと関連して、歩行者の周辺の領域の選択的照明が可能であってよい。スペクトルの異なるピクセルは、照明の色温度を調整するために、及び波長固有の園芸照明をサポートするために、使用されてよい。 Emission pixel arrays may be used to selectively and adaptively illuminate a building or area to improve the visual display or reduce lighting costs. In addition, luminescent pixel arrays may be used to project media onto the front of a building for decorative movement or video effects. Selective illumination of the area around the pedestrian may be possible in connection with the tracking sensor and / or camera. Pixels with different spectra may be used to adjust the color temperature of the illumination and to support wavelength-specific horticultural illumination.

道路照明は、発光ピクセルアレイから大きな利益を享受し得る重要なアプリケーションである。単一のタイプの発光アレイは、種々の道路照明タイプを模倣するために使用されてよく、例えば、選択されたピクセルの適切な起動又は停止により、タイプI線形道路照明とタイプIV半円形道路照明との間で切り替えることを可能にする。更に、道路照明コストは、環境条件又は使用時間に従い光ビーム強度又は分布を調整することにより、低減され得る。例えば、光強度及び分布の領域は、歩行者が存在しないときには低減されてよい。発光ピクセルアレイのピクセルがスペクトル的に異なる場合、光の色温度は、それぞれの昼間、夕方、又は夜間条件に従い調整されてよい。 Road lighting is an important application that can benefit greatly from luminescent pixel arrays. A single type of light emitting array may be used to mimic different road lighting types, for example, with proper start or stop of selected pixels, type I linear road lighting and type IV semi-circular road lighting. Allows you to switch between. In addition, road lighting costs can be reduced by adjusting the light beam intensity or distribution according to environmental conditions or usage time. For example, the area of light intensity and distribution may be reduced in the absence of pedestrians. If the pixels of the emission pixel array are spectrally different, the color temperature of the light may be adjusted according to the respective daytime, evening, or nighttime conditions.

発光アレイは、直視型又は投写型ディスプレイを必要とするアプリケーションをサポートするのにも適する。例えば、警告、緊急、又は情報標識は、全部、発光アレイを用いて表示又は投影されてよい。これは、例えば、色変化又は点滅する出口標識を投影することを可能にする。発光アレイは、膨大な数のピクセルで構成され、テキスト又は数値情報情報が提示されてよい。方向矢印又は同様の指示子も提供されてよい。 Luminous arrays are also suitable for supporting applications that require a direct-view or projection display. For example, warnings, emergencies, or information signs may all be displayed or projected using a light emitting array. This makes it possible to project, for example, a color-changing or flashing exit sign. The light emitting array is composed of a huge number of pixels and may be presented with text or numerical information. Directional arrows or similar indicators may also be provided.

車両ヘッドランプは、多くのピクセル数及び高データリフレッシュレートを要求する発光アレイアプリケーションである。道路の選択された部分のみを積極的に照らす自動車ヘッドライトは、対向車の眩しさ又は目がくらむのに関連する問題を低減するために使用できる。センサとして赤外線カメラを用い、発光ピクセルアレイは、道路を照らす必要のあるピクセルだけを活性化し、一方で歩行者又は対向車のドライバの目をくらます可能性のあるピクセルを非活性化する。更に、道路以外にいる歩行者、動物又は標識は、ドライバの環境認識を向上するために選択的に照らされてよい。発光ピクセルアレイのピクセルがスペクトル的に異なる場合、光の色温度は、それぞれの昼間、夕方、又は夜間条件に従い調整されてよい。一部のピクセルは、光無線車車間通信のために使用されてよい。 Vehicle headlamps are luminescent array applications that require a large number of pixels and a high data refresh rate. Automotive headlights that actively illuminate only selected parts of the road can be used to reduce problems associated with oncoming glare or dazzling. Using an infrared camera as the sensor, the emitting pixel array activates only the pixels that need to illuminate the road, while deactivating the pixels that can blind the driver of a pedestrian or oncoming vehicle. In addition, pedestrians, animals or signs off the road may be selectively illuminated to improve the driver's awareness of the environment. If the pixels of the emission pixel array are spectrally different, the color temperature of the light may be adjusted according to the respective daytime, evening, or nighttime conditions. Some pixels may be used for optical radio vehicle-to-vehicle communication.

発光アレイの1つの高価値アプリケーションは、図1に関して示される。図1は、車両の前にある領域120を照らす車両ヘッドランプシステムの可能性のある道路照明パターン100を示す。図示のように、道路110は、左端112、右端114、及び中央線116を含む。本例では、2つの主要な領域、つまり下に向けられた静的照射領域122、及び動的照射領域130、が照らされる。領域130内の光強度は、動的に制御される。例えば、中央線116と左端112との間を移動している対向車(図示しない)がサブ領域132内へと移動するとき、光強度は低減され又は完全にオフに遮断できる。対向車がサブ領域134へ向かって動くとき、一連のサブ領域(図示しない)も、低減した光強度を有するように定義でき、安全でない目のくらみ又は眩しさの機会を低減する。理解されるように、他の実施形態では、光強度は、道路標識又は歩行者を目立たせるために増大でき、空間照明パターンは、例えば動的光追跡を可能にするために調整される。 One high value application of the light emitting array is shown with reference to FIG. FIG. 1 shows a possible road lighting pattern 100 of a vehicle headlamp system that illuminates an area 120 in front of the vehicle. As shown, the road 110 includes a left end 112, a right end 114, and a center line 116. In this example, the two main areas, the static irradiation area 122 facing down and the dynamic irradiation area 130, are illuminated. The light intensity in the region 130 is dynamically controlled. For example, when an oncoming vehicle (not shown) moving between the center line 116 and the left edge 112 moves into the sub-region 132, the light intensity can be reduced or completely turned off. As the oncoming vehicle moves towards the sub-region 134, a series of sub-regions (not shown) can also be defined to have reduced light intensity, reducing the chance of unsafe dizziness or glare. As will be appreciated, in other embodiments, the light intensity can be increased to make the road sign or pedestrian stand out, and the spatial lighting pattern is adjusted to allow, for example, dynamic light tracking.

図2は、図1に関して議論したような照明パターンを提供可能な光モジュール200の位置付けを示す。LED光モジュール222は、1次又は次光学系と関連して又は独立に、レンズ又は反射器を含むLEDSを含むことができる。全体のデータ管理要件を低減するために、光モジュール222は、機能をオン/オフにすること、又は比較的少数の光強度レベルの間で切り替えることに限定されることができる。光強度のピクセルレベル制御は、必ずしもサポートされない。 FIG. 2 shows the positioning of the optical module 200 capable of providing the illumination pattern as discussed with respect to FIG. The LED optical module 222 can include LEDs, including lenses or reflectors, in association with or independently of the primary or secondary optical system. To reduce overall data management requirements, optical modules 222 can be limited to turning features on and off, or switching between relatively few light intensity levels. Pixel level control of light intensity is not always supported.

LED光モジュール222に隣接して、アクティブLEDアレイが置かれる。LEDアレイは、ピクセル領域204及び代替として選択可能なLED領域206と208とを備えるCMOSダイ202を含む。ピクセル領域204は、104個の行及び204個の列、12.2×4.16ミリメートルの領域に渡り分布する全部で31616個のピクセルを有することができる。選択可能なLED領域206及び208は、異なる車両ヘッドランプ又はアプリケーションに適する異なるアスペクト比のために選択可能である。例えば、一実施形態では、選択可能なLED領域206は、1:3のアスペクト比を有し、82個の行及び246個の列、10.6×4ミリメートルの領域に渡り分布する全部で20172個のピクセルを有することができる。代替として、選択可能なLED領域208は、1:4のアスペクト比を有し、71個の行及び284個の列、12.1×3.2ミリメートルの領域に渡り分布する全部で20164個のピクセルを有することができる。一実施形態では、ピクセルは、10ビット強度範囲、及び60Hz以上の標準的な動作リフレッシュレートを有する30〜100Hzの間のリフレッシュレートを有するよう能動的に管理され得る。 An active LED array is placed adjacent to the LED optical module 222. The LED array includes a CMOS die 202 with pixel areas 204 and alternative LED areas 206 and 208. Pixel region 204 can have a total of 31616 pixels distributed over an area of 104 rows and 204 columns, 12.2 x 4.16 mm. The selectable LED regions 206 and 208 are selectable for different vehicle headlamps or different aspect ratios suitable for the application. For example, in one embodiment, the selectable LED region 206 has a 1: 3 aspect ratio and is distributed over a region of 82 rows and 246 columns, 10.6 x 4 millimeters, for a total of 20172. It can have a number of pixels. Alternatively, the selectable LED area 208 has a 1: 4 aspect ratio and is distributed over an area of 71 rows and 284 columns, 12.1 x 3.2 mm, for a total of 20164. Can have pixels. In one embodiment, the pixels may be actively managed to have a refresh rate between 30 and 100 Hz, which has a 10-bit intensity range and a standard operating refresh rate of 60 Hz and above.

図3Aは、データバス(304)を含む、車両のサポートする電源及び制御システム(302)を含む車両ヘッドランプシステム300の実施形態を示す。センサモジュール306は、データバス304に接続されて、環境条件(例えば、1日のうちの時間、雨、霧、周囲光レベル、等)、車両条件(駐車、移動中、速度、方向)、又は他の車両若しくは歩行者の存在/位置、に関するデータを提供する。個別ヘッドランプ制御部330は、車両のサポートする電源及び制御システムに接続できる。 FIG. 3A shows an embodiment of a vehicle headlamp system 300 including a vehicle-supported power supply and control system (302), including a data bus (304). The sensor module 306 is connected to the data bus 304 and is connected to environmental conditions (eg, time of day, rain, fog, ambient light level, etc.), vehicle conditions (parking, moving, speed, direction), or Provide data on the presence / location of other vehicles or pedestrians. The individual headlamp control unit 330 can be connected to a power supply and control system supported by the vehicle.

車両ヘッドランプシステム300は、電源入力フィルタ及び制御保護モジュール310を含むことができる。モジュール310は、排気を削減するため及び電源耐性(power immunity)を提供するために、種々のフィルタをサポートできる。静電放電(Electrostatic discharge (ESD))保護、負荷遮断保護、交流機電界減衰保護、及び極性反転保護も、モジュール310により提供できる。 The vehicle headlamp system 300 can include a power input filter and a control protection module 310. Module 310 can support a variety of filters to reduce exhaust and to provide power immunity. Electrostatic discharge (ESD) protection, load shedding protection, AC electric field attenuation protection, and polarity reversal protection can also be provided by the module 310.

フィルタリング済み電力は、LED DC/DCモジュール312に提供できる。モジュール312は、LEDに給電するためにのみ使用でき、標準的に、公称13.2ボルトを有し、7〜18ボルトの間の入力電圧を有する。出力電圧は、工場又はローカル較正、及び負荷、温度若しくは他の要因に起因する動作条件調整により決定されるように、LEDアレイ最大電圧より僅かに高く(例えば0.3ボルト)設定できる。 Filtered power can be provided to the LED DC / DC module 312. Module 312 can only be used to power the LEDs and typically has a nominal 13.2 volts and an input voltage between 7 and 18 volts. The output voltage can be set slightly higher than the LED array maximum voltage (eg 0.3 volts) as determined by factory or local calibration and adjustment of operating conditions due to load, temperature or other factors.

フィルタリング済み電力は、マイクロコントローラ322又はアクティブヘッドランプ324内のCMOSロジックに給電するために使用可能な論理LDOモジュール314にも提供される。 Filtered power is also provided to the logic LDO module 314, which can be used to power the CMOS logic in the microcontroller 322 or the active headlamp 324.

車両ヘッドランプシステム300は、マイクロコントローラ322に接続された(例えば、UART又はSPIインタフェースを備える)バストランシーバ320も含むことができる。マイクロコントローラ322は、センサモジュール306からのデータに基づき又はそれを含む車両入力を変換できる。変換された車両入力は、アクティブヘッドランプモジュール324内の画像バッファに転送可能なビデオ信号を含むことができる。更に、マイクロコントローラ322は、規定画像フレームをロードし、起動時に開/閉ピクセルをテストできる。一実施形態では、SPIインタフェースは、CMOS内の画像バッファをロードする。画像フレームは、完全なフレーム、差分又は部分的であってよい。他のマイクロコントローラ322の機能は、ダイ温度を含むCMOS状態及び論理LDO出力の制御インタフェースモニタを含むことができる。幾つかの実施形態では、LED DC/DC出力は、ヘッドルームを最小化するよう動的に制御可能である。画像フレームデータを提供することに加えて、サイドマーカ又は方向指示灯と関連して相補的に使用されるような他のヘッドランプ機能、及び/又は昼間点灯走行の起動も制御できる。 The vehicle headlamp system 300 can also include a bus transceiver 320 (eg, with a UART or SPI interface) connected to a microcontroller 322. The microcontroller 322 can convert vehicle inputs based on or include data from the sensor module 306. The converted vehicle input can include a video signal that can be transferred to the image buffer in the active headlamp module 324. In addition, the microcontroller 322 can load a defined image frame and test open / closed pixels at startup. In one embodiment, the SPI interface loads an image buffer in CMOS. The image frame may be a complete frame, a difference or a partial. Other microcontroller 322 features can include control interface monitors for CMOS states including die temperature and logical LDO output. In some embodiments, the LED DC / DC output can be dynamically controlled to minimize headroom. In addition to providing image frame data, other headlamp functions that may be used complementarily in connection with side markers or turn signal lights and / or activation of daytime running lights can also be controlled.

図3Bは、車両センサ入力及びコマンド、並びにヘッドランプ若しくはローカルに搭載されたセンサに基づくコマンドを受け付け可能な、車両ヘッドランプシステム330の種々のコンポーネント及びモジュールの一実施形態を示す。図3Bに示すように、車両に搭載されたセンサ332は、リモートセンサ340及びセンサ処理の可能な電子処理モジュールを含むことができる。処理されたセンサデータは、決定アルゴリズムモジュール344内の種々の決定アルゴリズムに入力できる。決定アルゴリズムは、結果として、種々のセンサ入力条件、例えば周囲光レベル、1日のうちの時間、車両位置、他の車両の位置、道路条件、又は気象条件、に少なくとも部分的に基づき、コマンド命令又はパターン生成を生じる。理解されるように、決定アルゴリズムモジュール344に有用な情報は、ユーザのスマートフォンとの接続、車車間無線接続、又はリモートデータ若しくは情報ソースとの接続を含む他のソースからも提供できる。 FIG. 3B shows an embodiment of various components and modules of the vehicle headlamp system 330 capable of accepting vehicle sensor inputs and commands as well as commands based on headlamps or locally mounted sensors. As shown in FIG. 3B, the sensor 332 mounted on the vehicle can include a remote sensor 340 and an electronic processing module capable of sensor processing. The processed sensor data can be input to various deterministic algorithms in the deterministic algorithm module 344. The deterministic algorithm results in command commands based on various sensor input conditions, such as ambient light level, time of day, vehicle position, position of other vehicles, road conditions, or weather conditions. Or pattern generation occurs. As will be appreciated, useful information for the deterministic algorithm module 344 can also be provided from other sources, including connections with the user's smartphone, vehicle-to-vehicle wireless connections, or connections with remote data or information sources.

決定アルゴリズムモジュール344の結果に基づき、画像生成モジュール346は、最終的に動的に調整可能であり且つ条件に適したアクティブ照明パターンを車両ヘッドランプに提供する画像パターンを提供する。この生成された画像パターンは、画像符号化モジュール348によりシリアル若しくは他の送信方式のために符号化され、高速バス350を介して画像復号モジュール354へ送信できる。一旦復号されると、画像パターンは、照射ピクセルの起動及び強度を導出するために、uLEDモジュール380に提供される。 Based on the results of the deterministic algorithm module 344, the image generation module 346 finally provides an image pattern that provides the vehicle headlamps with an active lighting pattern that is dynamically adjustable and suitable for the conditions. The generated image pattern is encoded by the image coding module 348 for serial or other transmission method and can be transmitted to the image decoding module 354 via the high speed bus 350. Once decoded, the image pattern is provided to the uLED module 380 to derive the activation and intensity of the illuminated pixels.

幾つかの動作モードでは、システム330は、CANバス352の接続を通じて決定アルゴリズムモジュール344の接続によりヘッドランプ制御モジュール370に提供される命令を用いて、規定又は簡易画像パターンにより駆動できる。例えば、車両起動のときの初期パターンは、均一な低い光強度パターンであってよい。幾つかの実施形態では、ヘッドランプ制御モジュールは、センサ起動又は制御を含む他の機能を駆動するために使用できる。 In some modes of operation, the system 330 can be driven by a defined or simplified image pattern using the instructions provided to the headlamp control module 370 by the connection of the deterministic algorithm module 344 through the connection of the CAN bus 352. For example, the initial pattern when the vehicle is started may be a uniform low light intensity pattern. In some embodiments, the headlamp control module can be used to drive other functions, including sensor activation or control.

他の可能な動作モードでは、システム330は、ローカルセンサ又はコマンドから導出される画像パターンにより駆動でき、CANバス352又は高速バス350を介した入力を必要としない。例えば、ローカルセンサ360及びセンサ処理362の可能な電子処理モジュールが使用できる。処理されたセンサデータは、決定アルゴリズムモジュール364内の種々の決定アルゴリズムに入力できる。決定アルゴリズムは、結果として、種々のセンサ入力条件、例えば周囲光レベル、1日のうちの時間、車両位置、他の車両の位置、道路条件、又は気象条件、に少なくとも部分的に基づき、コマンド命令又はパターン生成を生じる。理解されるように、車両のサポートするリモートセンサ340と同様に、決定アルゴリズムモジュール364に有用な情報は、ユーザのスマートフォンとの接続、車車間無線接続、又はリモートデータ若しくは情報ソースとの接続を含む他のソースからも提供できる。 In other possible modes of operation, the system 330 can be driven by an image pattern derived from a local sensor or command and does not require input via the CAN bus 352 or high speed bus 350. For example, a local sensor 360 and an electronic processing module capable of sensor processing 362 can be used. The processed sensor data can be input to various deterministic algorithms in the deterministic algorithm module 364. The deterministic algorithm results in command commands based on various sensor input conditions, such as ambient light level, time of day, vehicle position, position of other vehicles, road conditions, or weather conditions. Or pattern generation occurs. As will be appreciated, the information useful to the deterministic algorithm module 364, as well as the vehicle-supported remote sensor 340, includes a connection to the user's smartphone, a vehicle-to-vehicle wireless connection, or a connection to remote data or information sources. It can also be provided from other sources.

決定アルゴリズムモジュール364の結果に基づき、画像生成モジュール366は、最終的に動的に調整可能であり且つ条件に適したアクティブ照明パターンを車両ヘッドランプに提供する画像パターンを提供する。幾つかの実施形態では、この生成された画像パターンは、追加画像符号化/復号ステップを必要とせず、選択されたピクセルの照射を駆動するためにuLEDモジュール380に直接送信できる。 Based on the results of the deterministic algorithm module 364, the image generation module 366 finally provides an image pattern that provides the vehicle headlamps with an active lighting pattern that is dynamically adjustable and suitable for the conditions. In some embodiments, the generated image pattern can be transmitted directly to the uLED module 380 to drive the illumination of selected pixels without the need for additional image coding / decoding steps.

図4は、図3のアクティブヘッドランプ330に関して説明したように、アクティブヘッドランプシステム400の種々のコンポーネント及びモジュールの一実施形態を示す。図示のように、内部モジュールは、LEDパワー分布及びモニタモジュール410と、論理及び制御モジュール420と、を含む。 FIG. 4 shows an embodiment of various components and modules of the active headlamp system 400, as described for the active headlamp 330 of FIG. As shown, the internal module includes an LED power distribution and monitor module 410 and a logic and control module 420.

車両からの画像又は他のデータは、SPIインタフェース412を介して到来し得る。連続画像又はビデオデータは、画像フレームバッファ414に格納できる。画像データが利用可能ではない場合、スタンバイ画像バッファに416保持された1つ以上のスタンバイ画像が、画像フレームバッファ414へと向けられることができる。このようなスタンバイ画像は、例えば、車両の法的に許可された低ビームヘッドランプ放射パターンに従う強度及び空間パターンを含むことができる。画像データは、画像データにエラーがあると判断されたとき、又は適時に受信されなかったとき、スタンバイ画像により置き換えることもできる。幾つかの実施形態では、画像フレームは、スタンバイ画像で代用する前に、決定された回数から繰り返すことができる。 Images or other data from the vehicle may arrive via the SPI interface 412. The continuous image or video data can be stored in the image frame buffer 414. If no image data is available, one or more standby images held in the standby image buffer 416 can be directed to the image frame buffer 414. Such a standby image can include, for example, an intensity and spatial pattern that follows the legally permitted low beam headlamp emission pattern of the vehicle. The image data can also be replaced with a standby image when it is determined that there is an error in the image data or when it is not received in a timely manner. In some embodiments, the image frame can be repeated from a determined number of times before being replaced by a standby image.

動作中、画像内のピクセルは、ピクセルモジュール430内の対応するLEDピクセルの応答を定めるために使用され、LEDピクセルの強度及び空間変調は、画像に基づく。幾つかの実施形態では、データレートの問題を低減するために、ピクセルのグループ(例えば、5×5ブロック)が、単一のブロックとして制御可能である。高速及び高データレート動作がサポートされ、連続化合からのピクセル値は、60Hzが標準的である、30Hz〜100Hzの間のレートで画像シーケンスの中の連続フレームとしてロードできる。パルス幅変調モジュール418と関連して、ピクセルモジュール内の各ピクセルは、画像フレームバッファ414内に保持された画像に少なくとも部分的に依存するパターン及び強度で光を放射するよう動作できる。 During operation, the pixels in the image are used to determine the response of the corresponding LED pixels in the pixel module 430, and the intensity and spatial modulation of the LED pixels is image based. In some embodiments, a group of pixels (eg, 5x5 blocks) can be controlled as a single block to reduce data rate issues. High speed and high data rate operation is supported, and pixel values from concatenation can be loaded as continuous frames in an image sequence at rates between 30Hz and 100Hz, typically 60Hz. In connection with the pulse width modulation module 418, each pixel in the pixel module can operate to emit light in a pattern and intensity that is at least partially dependent on the image held in the image frame buffer 414.

一実施形態では、強度は、論理及び制御モジュール420並びにパルス幅変調モジュール418を用いてLEDピクセル毎に適切な点灯時間及びパルス幅を設定することにより、別個に制御及び調整できる。これは、LEDピクセル起動の段階(staging)が、電力変動を低減し、及び周のピクセル診断機能を提供することを可能にする。 In one embodiment, the intensity can be controlled and adjusted separately by using the logic and control module 420 and the pulse width modulation module 418 to set the appropriate lighting time and pulse width for each LED pixel. This allows the LED pixel staging to reduce power fluctuations and provide perimeter pixel diagnostic capabilities.

図5は、LEDピクセルアレイのためのマイクロコントローラアセンブリ500を示す。アセンブリ500は、Vdd及びVssピンを介してロジック電力を受信できる。アクティブマトリクスは、複数のVLED及びVcathodeピンにより、LEDアレイ制御のための電力を受信する。シリアル周辺機器インタフェース(Serial Peripheral Interface (SPI))は、単一のマスタを有するマスタ−スレーブアーキテクチャを用いて全二重モード通信を提供できる。マスタ装置は、読み出し及び書き込みのためのフレームを生成する。複数のスレーブ装置は、個々のスレーブ選択(slave select (SS))線による選択を通じてサポートされる。入力ピンは、マスタ出力スレーブ入力(Master Outpu Slave Input (MOSI))、マスタ入力スレーブ出力(Master Input Slave Output (MISO))、チップ選択(chip select (SC))、及びクロック(CLK)を含むことができ、これらは全部SPIインタフェースに接続される。 FIG. 5 shows a microcontroller assembly 500 for an LED pixel array. Assembly 500 can receive logic power via the Vdd and Vss pins. The active matrix receives power for LED array control by a plurality of VLEDs and Vcatode pins. The Serial Peripheral Interface (SPI) can provide full-duplex mode communication using a master-slave architecture with a single master. The master device generates frames for reading and writing. Multiple slave devices are supported through individual slave select (SS) line selection. Input pins shall include Master Outpu Slave Input (MOSI), Master Input Slave Output (MISO), Chip Select (SC), and Clock (CLK). All of these are connected to the SPI interface.

一実施形態では、SPIフレームは、2個の停止ビット(両方とも「0」)、10個のデータビット、MSB第1、3個のCRCビット(x3+x+1)、開始111b、及びターゲット000bを含む。タイミングは、SafeSPI「in−frame」標準に従い設定できる。 In one embodiment, the SPI frame comprises two stop bits (both "0"), ten data bits, the first and third MSB CRC bits (x3 + x + 1), a start 111b, and a target 000b. The timing can be set according to the SafeSPI "in-frame" standard.

MOSIフィールドデータは以下の通りである。 The MOSI field data is as follows.

Frame 0: Header Frame 0: Header

Frame 1/2: Start Column Address [SCOL] Frame 1/2: Start Column Address [SCOL]

Frame 3/4: Start Row Address [SROW} Frame 3/4: Start Row Address [SROW}

Frame 5/6: Number of Columns [NCOL] Frame 5/6: Number of Columns [NCOL]

Frame 7/8: Number of Rows [NROW] Frame 7/8: Number of Rows [NROW]

Frame 9: Intensity pixel [SCOL, SROW] Frame 9: Intensity pixel [SCOL, SROW]

Frame 10: Intensity pixel [SCOL+l, SROW] Frame 10: Intensity pixel [SCOL + l, SROW]

Frame 9+NCOL: Intensity pixel [SCOL+ NCOL, SROW] Frame 9 + NCOL: Intensity pixel [SCOL + NCOL, SROW]

Frame 9+NCOL+1: Intensity pixel [SCOL, SROW+1] Frame 9 + NCOL + 1: Intensity pixel [SCOL, SROW + 1]

Frame9+NCOL+NROW: Intensity pixel [SCOL+NCOL, SROW+NROW] Frame9 + NCOL + NROW: Intensity pixel [SCOL + NCOL, SROW + NROW]

MOSIフィールドデータは、フレームメモリのループバックを含むことができる。 The MOSI field data can include a loopback of frame memory.

少なくとも10Mbpsのビットレートであり標準的には15〜20Mbpsの間である、60Hzのフィールドリフレッシュレート(毎秒60個の完全なフレーム)がサポートされる。 A 60 Hz field refresh rate (60 full frames per second) is supported, with a bit rate of at least 10 Mbps and typically between 15 and 20 Mbps.

SPIインタフェースは、アドレス生成器、フレームバッファ、及びスタンバイフレームバッファに接続する。ピクセルは、パラメータセット及びコマンド及び制御モジュールにより(例えば、フレームバッファへの入力の前に、又はフレームバッファからの出力の後に、パルス幅変調若しくは電力ゲーティングにより、電力制御することにより)変更された信号又は電力を有することができる。SPIインタフェースは、アドレス生成モジュールに接続できる。アドレス生成モジュールは、一方で、行及びアドレス情報をアクティブマトリクスに提供する。アドレス生成モジュールは、一方で、フレームバッファアドレスをフレームバッファに提供できる。 The SPI interface connects to the address generator, frame buffer, and standby frame buffer. Pixels were modified by parameter sets and commands and control modules (eg, by power control by pulse width modulation or power gating after input to the framebuffer or after output from the framebuffer). It can have a signal or power. The SPI interface can connect to the address generation module. The address generation module, on the other hand, provides row and address information to the active matrix. The address generation module, on the other hand, can provide the framebuffer address to the framebuffer.

コマンド及び制御モジュールは、I2C(Inter−Integrated Circuit)シリアルバスを介して外部制御できる。7ビットアドレッシングを有するデータ(SDA)ピン及びクロック(SCL)ピンがサポートされる。 Commands and control modules can be externally controlled via the I2C (Inter-Integrated Circuit) serial bus. Data (SDA) and clock (SCL) pins with 7-bit addressing are supported.

コマンド及び制御モジュールは、デジタル−アナログ変換器(DAC)と、2個のアナログ−デジタル変換器(ADC)と、を含む。これらは、それぞれ、接続されたアクティブマトリクスのためにVbiasを設定し、最大Vfの決定を助け、及びシステム温度を決定するために使用される。アクティブマトリクスのためにパルス幅変調発振器(PWMOSC)周波数を設定するために、発振器(OSC)も接続される。診断、較正、又はテスト目的でアクティブマトリクス内の個々のピクセル又はピクセルブロックのアドレス指定を可能にするために、バイパス線も存在する。 Command and control modules include a digital-to-analog converter (DAC) and two analog-to-digital converters (ADCs). Each of these is used to set the Vbias for the connected active matrix, help determine the maximum Vf, and determine the system temperature. An oscillator (OSC) is also connected to set the pulse width modulated oscillator (PWMOSC) frequency for the active matrix. Bypass lines also exist to allow addressing of individual pixels or pixel blocks in the active matrix for diagnostic, calibration, or testing purposes.

一実施形態では、コマンド及び制御モジュールは、以下の入力及び出力を提供できる。 In one embodiment, the command and control module can provide the following inputs and outputs.

CMOSチップへの入力: Input to CMOS chip:

VBIAS:EDOのための電圧バイアスを設定する。 VBIAS: Sets the voltage bias for EDO.

GET W ORD [...]:CMOSからの出力を要求する。 GET W ORD [...]: Request output from CMOS.

TEST Ml:ピクセルテストを実行する。バイパスモードのLDOは、列、次に行を順にアドレス指定し、1mA源を用いてVFを出力する。 TEST Ml: Run a pixel test. The LDO in bypass mode addresses columns and then rows in order and outputs a VF using a 1 mA source.

Vf値はSPIを介して出力する。 The Vf value is output via SPI.

TEST M2:ピクセルテストを実行する。バイパスモードのLDOは、列、次に行を順にアドレス指定し、外部電流(I)源を用いてVFを出力する。 TEST M2: Run a pixel test. The LDO in bypass mode addresses columns and then rows in order and outputs a VF using an external current (I) source.

Vf値はSPIを介して出力する。 The Vf value is output via SPI.

TEST M3:バイパスモードのLDOは、I2Cを通じてアドレス指定し、内部1mA源を用いて、I2Cを介してVf出力する。 TEST M3: LDO in bypass mode is addressed through I2C and outputs Vf via I2C using an internal 1mA source.

TEST M4:バイパスモードのLDOは、I2Cを通じてアドレス指定し、外部電流(I)源を用いて、I2Cを介してVf出力する。 TEST M4: The bypass mode LDO is addressed through I2C and outputs Vf via I2C using an external current (I) source.

BUFFER SWAP:スタンバイバッファへ/からスワップする。 BUFFER SWAP: Swap to / from the standby buffer.

COLUMN_NUM:特定の行をアドレス指定する。 COLUMN_NUM: Address a specific line.

ROW_NUM:特定の列をアドレス指定する。 ROW_NUM: Address a specific column.

CMOSチップからの出力: Output from CMOS chip:

CW PHIV MIN, CW PHIV AVG, CW PHIV MAX:工場で測定したEOLグローバル光束データ。 CW PHIV MIN, CW PHIV AVG, CW PHIV MAX: EOL global luminous flux data measured at the factory.

CW VLED MIN, C W VLED AVG, CW VLED MAX:工場で測定したEOLグローバル順方向電圧データ。 CW VLED MIN, C W VLED AVG, CW VLED MAX: Factory-measured EOL global forward voltage data.

CW SERIALNO:追跡可能性を目的とするダイ/CMOSコンボシリアル番号。 CW SERIALNO: Die / CMOS combo serial number for traceability purposes.

TEMP DIE:ダイ温度の値。 TEMP DIE: Die temperature value.

VF:COLEIMN_NUM及びROWNUMによりアドレス指定されたときのVfバスの値。 VF: The value of the Vf bus when addressed by COLEIMN_NUM and ROWNUM.

BETFFER STATETS:どのバッファが選択されたかを示す。 BETFFER STATETS: Indicates which buffer was selected.

マイクロコントローラアセンブリ500のための種々の較正及びテスト方法がサポートされる。工場での較正中、全部のピクセルのVfが測定できる。アクティブ領域の最大、最小、及び平均Vfは、較正フレームとして「焼き付ける(burned)」ことができる。最大Vf及びdVf/dT較正フレームは、実際のVLEDを動的に決定するために測定されたダイ温度と一緒に使用できる。標準的に、3.0V〜4.5Vの間のVLEDがサポートされ、実際の値は、図3に関して説明されるような外部DC/DC変換器へのフィードバックループにより決定される。 Various calibration and test methods for the microcontroller assembly 500 are supported. Vf of all pixels can be measured during factory calibration. The maximum, minimum, and average Vf of the active region can be "burned" as a calibration frame. The maximum Vf and dVf / dT calibration frames can be used with the measured die temperature to dynamically determine the actual VLED. Typically, VLEDs between 3.0V and 4.5V are supported and the actual value is determined by a feedback loop to an external DC / DC converter as described with respect to FIG.

図6A及び6Bは、それぞれ、ピクセル制御回路600の一実施形態、及び関連するタイミング図610を示す。ピクセル制御回路600は、行及び列選択を有するロジック、及びバイパス信号を含む。PWN OSC入力及びデータは、ロジックからの出力と一緒に、先ず生成器に、次にPWMへと供給される。PWMは、一方で、特定のピクセルの起動を制御するデューティーサイクルを有する。これは、図6Cのピクセル制御回路630の以下の説明に関して詳述される。全部のピクセルの工場で較正されたVfは、1.0mAで、及び外部電流源及びLDOバイパス機能を用いて1.0mAで、測定できる。 6A and 6B show one embodiment of the pixel control circuit 600 and the associated timing diagram 610, respectively. The pixel control circuit 600 includes logic with row and column selection, and a bypass signal. The PWN OSC inputs and data, along with the outputs from the logic, are first fed to the generator and then to the PWM. PWM, on the other hand, has a duty cycle that controls the activation of specific pixels. This is detailed with respect to the following description of the pixel control circuit 630 of FIG. 6C. Factory-calibrated Vf for all pixels can be measured at 1.0 mA and at 1.0 mA using an external current source and LDO bypass function.

この動作は、回路600内に示されるように、LEDピクセルが低ドロップアウト(low dropout (LDO))線形レギュレータによりサポートされるとき、バイパスできる。バイパス中、Vfは、VLED上で、内部1mA電流源又は外部電流源により測定できる。バイパスは、行及び列選択を用いてピクセル毎の動作として行うことができる。
有利なことに、このピクセルバイパス回路は、特定のピクセルが正しく動作しているかどうか、又は任意の障害状況が発生しているかどうかを決定することを可能にする。
This operation can be bypassed when the LED pixels are supported by a low dropout (LDO) linear regulator, as shown within circuit 600. During bypass, Vf can be measured on the VLED by an internal 1 mA current source or an external current source. Bypassing can be done as a pixel-by-pixel operation using row and column selection.
Advantageously, this pixel bypass circuit makes it possible to determine if a particular pixel is working properly or if any failure situation is occurring.

図6Bに示すように、画像データおよびパルス幅変調発振クロックデータは、パルス幅変調器により受信できる。論理モジュールからの入力に基づき、パルス開始を含むゲートタイミング、点灯時間、及びパルス期間/幅(デューティーサイクル)は、ピクセル毎に設定できる。例えば、デューティーサイクル(d)は、「読み出し(read)」で、フレームバッファからロードできる。8ビットのd分解能がサポートできる。一実施形態では、パルス前縁位相シフト(cp)は、ピクセル毎に異なるよう設定できる。 As shown in FIG. 6B, the image data and the pulse width modulation oscillation clock data can be received by the pulse width modulator. Based on the input from the logic module, the gate timing including the pulse start, the lighting time, and the pulse period / width (duty cycle) can be set for each pixel. For example, the duty cycle (d) can be read from the framebuffer by "reading". 8-bit d resolution can be supported. In one embodiment, the pulse leading edge phase shift (cp) can be set to be different for each pixel.

図6Cは、バイパス回路をサポートしないピクセル制御回路630を示す。ピクセル制御回路630は、行及び列選択を有するロジックを含む。ロジックからの出力は、先ず生成器に、次にPWMへと供給される。PWMは、一方で、以下の方法で追加回路を用いて、特定のピクセルの起動を制御するデューティーサイクルを有する。3個のスイッチK1〜K3は、ピクセルの外部の中央制御ブロックから受信した信号により制御される。スイッチK3は電流源又はLDOであり、その電流はVbiasにより制御される。K2はPWMスイッチであり、画像データにより決定されるPWMデューティーサイクルに基づきオン及びオフに切り替わる。本例では、K2及びK3は、PチャネルMOSFETであるが、それらは、任意の他の適切な形式のスイッチであることも可能である。図6Cで、PWM信号は、K2のゲートに接続され、K2のドレインノードはK3のゲートに接続される。従って、PWM信号がハイのとき、K2はオフであり、K3はオンであり、従って、LEDはオンであり、電流はVbias電圧により決定される。PWMがローのとき、K2はオンであり、K3ゲートをハイにプルして、K3をオフにし、従ってLEDはオフである。 FIG. 6C shows a pixel control circuit 630 that does not support bypass circuits. Pixel control circuit 630 includes logic with row and column selection. The output from the logic is first supplied to the generator and then to the PWM. PWM, on the other hand, has a duty cycle that controls the activation of specific pixels using additional circuitry in the following ways. The three switches K1 to K3 are controlled by a signal received from a central control block outside the pixel. The switch K3 is a current source or LDO, the current of which is controlled by Vbias. K2 is a PWM switch, which switches on and off based on the PWM duty cycle determined by the image data. In this example, K2 and K3 are P-channel MOSFETs, but they can also be any other suitable type of switch. In FIG. 6C, the PWM signal is connected to the gate of K2 and the drain node of K2 is connected to the gate of K3. Therefore, when the PWM signal is high, K2 is off and K3 is on, so the LED is on and the current is determined by the Vbias voltage. When the PWM is low, K2 is on, pulling the K3 gate high to turn K3 off, and therefore the LED is off.

スイッチK1は、行選択及び列選択信号に基づき、オン及びオフに切り替えられる。K1は、特定のピクセルの行及び列が選択されたときにのみオンにされ、その他の場合にはオフのままである。K1がオンにされると、K1のインピーダンスはローになり、アノードにおけるLED順方向電圧又はそのピクセルのVaノードは、Vfバスに現れる。Vfバスのインピーダンスが、オフ状態のK1のインピーダンスより遙かに高いので、Vfで夏は、Vaノード電圧と等しい。回路又はLED内で障害状況が発生すると、LED順方向電圧は、公称値から逸脱し得る。従って、Vf電圧は、ピクセルが正しく動作しているかどうか、又は任意の障害状況が生じているかどうかを決定するために使用でき、図6Aに関して開示したような特定のピクセルバイパス回路は必要ない。この方法では、リアルタイム又は「オンザフライ」の検出が実現できる。その結果、ピクセル状態が動作中に監視され報告され得る。 The switch K1 is switched on and off based on the row selection and column selection signals. K1 is turned on only when a row and column for a particular pixel is selected and remains off otherwise. When K1 is turned on, the impedance of K1 goes low and the LED forward voltage at the anode or the Va node of that pixel appears on the Vf bus. Since the impedance of the Vf bus is much higher than the impedance of K1 in the off state, the summer at Vf is equal to the Va node voltage. In the event of a failure situation within the circuit or LED, the LED forward voltage can deviate from its nominal value. Therefore, the Vf voltage can be used to determine if a pixel is operating properly or if any failure situation is occurring and does not require a specific pixel bypass circuit as disclosed with respect to FIG. 6A. With this method, real-time or "on-the-fly" detection can be achieved. As a result, pixel state can be monitored and reported during operation.

Vfバスは全部のピクセルの共有ノードなので、K1スイッチは、一度に1つのピクセルについてのみオンにできる。障害状況を検出する最良のときは、ピクセルがPWMによりオンにされるときである。望ましくは、アプリケーション画像により定められるPWM値は、テストのために使用できるが、特定のテスト画像も選択肢であり得る。ピクセルがオフにされるとき、検出は依然として行われてよいが、オンになっている間よりも更に限られたレベルで行われる。 Since the Vf bus is a shared node for all pixels, the K1 switch can only be turned on for one pixel at a time. The best time to detect a failure situation is when the pixel is turned on by PWM. Desirably, the PWM value determined by the application image can be used for testing, but a particular test image may also be an option. When a pixel is turned off, detection may still be done, but at a much more limited level than while it is on.

PWMに関するK1スイッチ制御は、柔軟であることができる。検出要件に依存して、K1周波数は、PWM周波数より高く又は低くてよい。明らかに、K1周波数が高いほど、検出が高速であり、つまり、より多くのピクセルが時間範囲内でテストできる。例えば、PWM周波数が500Hzである場合、500HzのK1周波数では、1つのPWM周期又は2msの間に、1個のピクセルだけがテストできる。一方、5000HzのK1周波数では、2msの間に10個のピクセルがテストされ得る。更に、2つの周波数は同期又は非同期であってよい。 K1 switch control with respect to PWM can be flexible. Depending on the detection requirements, the K1 frequency may be higher or lower than the PWM frequency. Obviously, the higher the K1 frequency, the faster the detection, which means that more pixels can be tested in time. For example, if the PWM frequency is 500 Hz, then at the K1 frequency of 500 Hz, only one pixel can be tested during one PWM cycle or 2 ms. On the other hand, at the K1 frequency of 5000 Hz, 10 pixels can be tested in 2 ms. Further, the two frequencies may be synchronous or asynchronous.

図6Dは、ピクセル制御回路のための例示的な制御方式を示す。この実施形態では、K1周波数は、PWM周波数の近くに設定され、オンが同期される。本例は3個のピクセルだけを示すが、同様の方法でピクセルのマトリクスアレイ全体に拡張できることに留意する。ピクセル毎に、図は、PWM信号電圧、Vaノード電圧、及びK1制御電圧を示す。通常のピクセルでは、Vaノード電圧は、PWM信号がハイのときハイであり、PWM信号がローのときローである。同様に、K1は、K1制御電圧がハイのときオンにされ、制御電圧がローのときオフにされる。回路設計に依存して、PWM及びK1の制御位相は、反対であることができる。つまり、それぞれのスイッチをローでオンにし、ハイでオフにすることができる。 FIG. 6D shows an exemplary control scheme for a pixel control circuit. In this embodiment, the K1 frequency is set close to the PWM frequency and the ons are synchronized. Note that this example shows only 3 pixels, but can be extended to the entire matrix array of pixels in a similar way. For each pixel, the figure shows the PWM signal voltage, the Va node voltage, and the K1 control voltage. In a normal pixel, the Va node voltage is high when the PWM signal is high and low when the PWM signal is low. Similarly, K1 is turned on when the K1 control voltage is high and turned off when the control voltage is low. Depending on the circuit design, the PWM and K1 control phases can be opposite. That is, each switch can be turned on low and off high.

ピクセル1の動作は、以下のように進行する。
t1〜t4:PWM電圧がハイである。ピクセルはオンにされ、Vaノードはハイである。しばらくの間、K1制御電圧もt1でハイであり、PWMのターンオンと同期される。K1制御電圧は、ピクセル2及び3についてローのままである。ピクセル1のK1はオンにされ、Vaノード電圧がVfバス上に現れる。従って、このとき、Vfバス電圧は、ピクセル1のVa電圧と等しい。K1のターンオフの瞬間t3は、PWMのターンオフの瞬間t4よりも早い。その結果、ピクセルテストはピクセルがオフにされる前に完了できる。
The operation of pixel 1 proceeds as follows.
t1 to t4: The PWM voltage is high. Pixels are turned on and Va nodes are high. For some time, the K1 control voltage is also high at t1 and is synchronized with the PWM turn-on. The K1 control voltage remains low for pixels 2 and 3. K1 of pixel 1 is turned on and the Va node voltage appears on the Vf bus. Therefore, at this time, the Vf bus voltage is equal to the Va voltage of pixel 1. The turn-off moment t3 of K1 is earlier than the PWM turn-off moment t4. As a result, the pixel test can be completed before the pixel is turned off.

ピクセル2の動作は、以下のように進行する。
t2で:PWMはハイであり、ピクセルはオンにされる。t1とt2との間の僅かな遅れ(lagging)は、位相シフトである。この瞬間に、ピクセル1のK1はオンのままである。従って、ピクセル2のK1制御電圧はローであり、ピクセル2はこのPWMサイクルの間にテストされない。
t5〜t7:第2の時間で、再び、PWMはハイであり、ピクセルはオンにされる。K1制御電圧は、t5のターンオンの瞬間においてピクセル2と同期され、t6までオンのままである。K1制御電圧は、他の2個のピクセルについてローのままである。従って、Vfバス電圧は、ピクセル2のVaノード電圧を反映する。本例では、周期若しくはサイクル時間のうちの導電若しくはオンの時間の割合である、ピクセル2のPWMデューティーサイクルは、ピクセル1のものより大きい。ピクセル2のVa電圧は、オンにされるとき、ピクセル1のものより低い。
The operation of pixel 2 proceeds as follows.
At t2: PWM is high and pixels are turned on. The slight lagging between t1 and t2 is a phase shift. At this moment, K1 of pixel 1 remains on. Therefore, the K1 control voltage of pixel 2 is low and pixel 2 is not tested during this PWM cycle.
t5-t7: At the second time, again the PWM is high and the pixels are turned on. The K1 control voltage is synchronized with pixel 2 at the moment of t5 turn-on and remains on until t6. The K1 control voltage remains low for the other two pixels. Therefore, the Vf bus voltage reflects the Va node voltage of pixel 2. In this example, the PWM duty cycle of pixel 2, which is the ratio of conduction or on time to cycle or cycle time, is greater than that of pixel 1. The Va voltage of pixel 2 is lower than that of pixel 1 when turned on.

ピクセル3の動作は、以下のように進行する。
PWMは全部の時間でローである。ピクセルはオフのままであり、Vaノード電圧はローである。
t8〜t9:K1制御電圧はピクセル3についてハイであり、他の2個のピクセルについてローである。従って、このとき、Vfバス電圧は、ピクセル3のローVa電圧を表す。Vaノード電圧関連は以下の通りである。
The operation of pixel 3 proceeds as follows.
PWM is low all the time. The pixels remain off and the Va node voltage is low.
t8 to t9: The K1 control voltage is high for pixel 3 and low for the other two pixels. Therefore, at this time, the Vf bus voltage represents the low Va voltage of the pixel 3. The Va node voltage related is as follows.

図7は、LDOバイパスをサポートするアクティブマトリクスアレイのブロック図600を詳細に示す。行及び列選択は、データ線、バイパス線、PWMOSC線、Vbias線、及びVf線の供給される個々のピクセルをアドレス指定するために使用される。ゲート及びパルス幅変調発振器(pulse width modulator oscillator (PWMOSC))のタイミング及び起動は、図6Bに関して示される。理解されるように、特定の実施形態では、LDOバイパスは必要なく、ピクセルテストは、図6C及び6Dに関して説明した回路及び/又は制御方式を用いて進行できる。 FIG. 7 details a block diagram 600 of an active matrix array that supports LDO bypass. Row and column selection is used to address the individual pixels supplied with data lines, bypass lines, PWMOSC lines, Vbias lines, and Vf lines. The timing and activation of the gate and pulse width modulator oscillator (PWMOSC) is shown with respect to FIG. 6B. As will be appreciated, in certain embodiments, LDO bypass is not required and pixel testing can proceed using the circuits and / or control schemes described with respect to FIGS. 6C and 6D.

本発明の多くの変更及び他の実施形態は、前述の説明及び関連する図面において提示された教示の利益を有する当業者により考案されるだろう。従って、本発明は、開示された特定の実施形態に限定されないこと、及び変更及び実施形態が添付の特許請求の範囲に含まれることが意図されることが理解される。本発明の他の実施形態は、ここに具体的に開示されなかった要素/ステップがなくても実施され得ることも理解される。
Many modifications and other embodiments of the present invention will be devised by those skilled in the art who will benefit from the teachings presented in the above description and related drawings. Therefore, it is understood that the present invention is not limited to the specified embodiments disclosed, and that modifications and embodiments are intended to be included in the appended claims. It is also understood that other embodiments of the invention may be implemented without elements / steps not specifically disclosed herein.

Claims (20)

発光ダイオード(LED)ピクセルアレイのためのLED制御部であって、前記LED制御部は、
前記LEDピクセルアレイを駆動するよう構成される駆動モジュールと、
画像データを受信するよう構成される画像フレームバッファと、
前記画像フレームバッファと直列に、前記駆動モジュールに接続されたスタンバイ画像バッファであって、前記スタンバイ画像バッファはスタンバイ画像を保持するよう構成される、スタンバイ画像バッファと、
前記画像フレームバッファ及び前記スタンバイ画像バッファの両方に接続されたコマンド及び制御モジュールであって、前記コマンド及び制御モジュールは、前記画像データが利用可能ではないと決定することに応答して、前記スタンバイ画像バッファ内の前記スタンバイ画像を前記画像フレームバッファへと向ける、コマンド及び制御モジュールと、
を含む、LEDピクセルアレイのLED制御部。
An LED control unit for a light emitting diode (LED) pixel array.
A drive module configured to drive the LED pixel array and
An image framebuffer configured to receive image data,
A standby image buffer connected to the drive module in series with the image frame buffer, wherein the standby image buffer is configured to hold a standby image.
A command and control module connected to both the image frame buffer and the standby image buffer, the standby image in response to determining that the image data is not available. A command and control module that directs the standby image in the buffer to the image frame buffer,
LED control unit of the LED pixel array including.
前記コマンド及び制御モジュールは、前記画像データが、受信した画像データ内のエラーのために利用できないことを決定するよう構成される、請求項1に記載のLEDピクセルアレイのLED制御部。 The LED control unit of an LED pixel array according to claim 1, wherein the command and control module is configured to determine that the image data is unavailable due to an error in the received image data. 前記コマンド及び制御モジュールは、前記画像データが、前記画像フレームバッファ内の前記画像データを適時に受信することに失敗したために利用できないことを決定するよう構成される、請求項1又は2に記載のLEDピクセルアレイのLED制御部。 The command and control module according to claim 1 or 2, wherein the command and control module is configured to determine that the image data is unavailable because it fails to receive the image data in the image frame buffer in a timely manner. LED control unit of the LED pixel array. 前記画像フレームバッファは、前記画像データを車両から受信するよう構成される、請求項1又は2に記載のLEDピクセルアレイのLED制御部。 The LED control unit of the LED pixel array according to claim 1 or 2, wherein the image frame buffer is configured to receive the image data from a vehicle. 前記スタンバイ画像バッファに保持されるスタンバイ画像データは、少なくとも部分的に車両により提供される、請求項1又は2に記載のLEDピクセルアレイのLED制御部。 The LED control unit of the LED pixel array according to claim 1 or 2, wherein the standby image data held in the standby image buffer is at least partially provided by the vehicle. 前記スタンバイ画像バッファに保持されるスタンバイ画像データは、少なくとも部分的に前記LED制御部により提供される、請求項1又は2に記載のLEDピクセルアレイのLED制御部。 The LED control unit of the LED pixel array according to claim 1 or 2, wherein the standby image data held in the standby image buffer is at least partially provided by the LED control unit. 前記画像フレームバッファは、30Hz以上の速度で保持された画像をリフレッシュできる、請求項1又は2に記載のLEDピクセルアレイのLED制御部。 The LED control unit of the LED pixel array according to claim 1 or 2, wherein the image frame buffer can refresh an image held at a speed of 30 Hz or higher. 前記画像フレームバッファは、60Hz以上の速度で保持された画像をリフレッシュできる、請求項1又は2に記載のLEDピクセルアレイのLED制御部。 The LED control unit of the LED pixel array according to claim 1 or 2, wherein the image frame buffer can refresh an image held at a speed of 60 Hz or higher. 前記画像フレームバッファ内の画像は、部分的にリフレッシュできる、請求項1又は2に記載のLEDピクセルアレイのLED制御部。 The LED control unit of the LED pixel array according to claim 1 or 2, wherein the image in the image frame buffer can be partially refreshed. 前記画像フレームバッファ内の画像は、差動リフレッシュできる、請求項1又は2に記載のLEDピクセルアレイのLED制御部。 The LED control unit of the LED pixel array according to claim 1 or 2, wherein the image in the image frame buffer can be differentially refreshed. 前記画像フレームバッファ内の画像は、前記コマンド及び制御モジュールにより変更できる、請求項1又は2に記載のLEDピクセルアレイのLED制御部。 The LED control unit of the LED pixel array according to claim 1 or 2, wherein the image in the image frame buffer can be changed by the command and the control module. 前記コマンド及び制御モジュールは、前記スタンバイ画像を前記画像フレームバッファへとスワップするためのバッファスワップコマンドを発行することにより、前記スタンバイ画像バッファ内の前記スタンバイ画像を前記画像フレームバッファへと向けるよう構成される、請求項1又は2に記載のLEDピクセルアレイのLED制御部。 The command and control module are configured to direct the standby image in the standby image buffer to the image frame buffer by issuing a buffer swap command for swapping the standby image into the image frame buffer. The LED control unit of the LED pixel array according to claim 1 or 2. 前記コマンド及び制御モジュールは、前記画像フレームバッファ内に格納された画像が閾回数だけ繰り返された後に、前記スタンバイ画像バッファ内の前記スタンバイ画像を前記画像フレームバッファへと向けるよう構成される、請求項1又は2に記載のLEDピクセルアレイのLED制御部。 The command and control module are configured to direct the standby image in the standby image buffer to the image frame buffer after the image stored in the image frame buffer has been repeated a threshold number of times. The LED control unit of the LED pixel array according to 1 or 2. 車両ヘッドランプシステムであって、
データバスを含む、車両のサポートする電源及び制御システムと、
接続された発光ダイオード(LED)ピクセルアレイを備えるLED制御部を有するヘッドランプモジュールと、
前記LEDピクセルアレイを駆動するよう構成される駆動モジュールと、
前記LED制御部の中にあり、画像データを受信する画像フレームバッファと、
前記LED制御部の中にあり、前記画像フレームバッファと直接に前記駆動モジュールに接続され、スタンバイ画像を保持するよう構成されるスタンバイ画像バッファと、
前記LED制御部の中にあり、画像データが利用できないと決定することに応答して、前記スタンバイ画像バッファ内の前記スタンバイ画像を前記画像フレームバッファへと向けるよう構成されるコマンド及び制御モジュールと、
を含む車両ヘッドランプシステム。
Vehicle headlamp system
Vehicle-supported power and control systems, including data buses,
A headlamp module having an LED control unit with a connected light emitting diode (LED) pixel array,
A drive module configured to drive the LED pixel array and
An image frame buffer in the LED control unit that receives image data,
A standby image buffer that is inside the LED control unit, is directly connected to the drive module with the image frame buffer, and is configured to hold a standby image.
A command and control module that resides in the LED control unit and is configured to direct the standby image in the standby image buffer to the image frame buffer in response to determining that image data is not available.
Vehicle headlamp system including.
前記コマンド及び制御モジュールは、前記画像データが、受信した画像データ内のエラーのために利用できないことを決定するよう構成される、請求項14に記載の車両ヘッドランプシステム。 The vehicle headlamp system according to claim 14, wherein the command and control module is configured to determine that the image data is unavailable due to an error in the received image data. 前記コマンド及び制御モジュールは、前記画像データが、前記画像フレームバッファ内の前記画像データを適時に受信することに失敗したために利用できないことを決定するよう構成される、請求項14又は15に記載の車両ヘッドランプシステム。 13. Vehicle headlamp system. 前記画像フレームバッファは、前記画像データを車両から受信するよう構成される、請求項14〜16の1つ以上に記載の車両ヘッドランプシステム。 The vehicle headlamp system according to one or more of claims 14 to 16, wherein the image frame buffer is configured to receive the image data from the vehicle. 前記スタンバイ画像バッファに保持されるスタンバイ画像データは、少なくとも部分的に車両により提供される、請求項14〜17の1つ以上に記載の車両ヘッドランプシステム。 The vehicle headlamp system according to claim 14 to 17, wherein the standby image data held in the standby image buffer is at least partially provided by the vehicle. 前記スタンバイ画像バッファに保持されるスタンバイ画像データは、少なくとも部分的に前記LED制御部により提供される、請求項14〜18の1つ以上に記載の車両ヘッドランプシステム。 The vehicle headlamp system according to claim 14-18, wherein the standby image data held in the standby image buffer is at least partially provided by the LED control unit. 前記コマンド及び制御モジュールは、前記スタンバイ画像を前記画像フレームバッファへとスワップするためのバッファスワップコマンドを発行することにより、前記スタンバイ画像バッファ内の前記スタンバイ画像を前記画像フレームバッファへと向けるよう構成される、請求項14〜19の1つ以上に記載の車両ヘッドランプシステム。 The command and control module are configured to direct the standby image in the standby image buffer to the image frame buffer by issuing a buffer swap command for swapping the standby image into the image frame buffer. The vehicle headlamp system according to one or more of claims 14 to 19.
JP2021085794A 2018-09-10 2021-05-21 High-speed image refresh system Active JP7248735B2 (en)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
US201862729257P 2018-09-10 2018-09-10
US62/729,257 2018-09-10
EP18203445 2018-10-30
EP18203445.4 2018-10-30
US16/456,858 US10932336B2 (en) 2018-09-10 2019-06-28 High speed image refresh system
US16/456,858 2019-06-28
US16/456,862 2019-06-28
US16/456,862 US11083055B2 (en) 2018-09-10 2019-06-28 High speed image refresh system
JP2021513232A JP7030241B2 (en) 2018-09-10 2019-09-05 High speed image refresh system

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2021513232A Division JP7030241B2 (en) 2018-09-10 2019-09-05 High speed image refresh system

Publications (2)

Publication Number Publication Date
JP2021138365A true JP2021138365A (en) 2021-09-16
JP7248735B2 JP7248735B2 (en) 2023-03-29

Family

ID=77672482

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021085794A Active JP7248735B2 (en) 2018-09-10 2021-05-21 High-speed image refresh system

Country Status (1)

Country Link
JP (1) JP7248735B2 (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61273590A (en) * 1985-05-28 1986-12-03 インテグレイテイツド システムズ エンジニア−リング,インコ−ポレイテイツド Solid state color display system and light emitting diode container therefor
US5184114A (en) * 1982-11-04 1993-02-02 Integrated Systems Engineering, Inc. Solid state color display system and light emitting diode pixels therefor
JP2000275144A (en) * 1999-03-24 2000-10-06 Takaoka Electric Mfg Co Ltd Reference-position detecting apparatus for adjustment of optical axis of headlight
JP2010136428A (en) * 2002-04-29 2010-06-17 Nokia Corp Method for displaying size, shape and position of region in digital image, encoder for generating bit stream by encoding digital image, decoder for decoding bit stream, and computer program product
EP2292464A1 (en) * 2009-09-01 2011-03-09 Koito Manufacturing Co., Ltd. Vehicle headlight system
JP2017162805A (en) * 2016-03-02 2017-09-14 ヴァレオ ビジョンValeo Vision Anti-dazzle headlamp
WO2017220111A1 (en) * 2016-06-20 2017-12-28 Toyota Motor Europe Vehicle part comprising a lighting system

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5184114A (en) * 1982-11-04 1993-02-02 Integrated Systems Engineering, Inc. Solid state color display system and light emitting diode pixels therefor
JPS61273590A (en) * 1985-05-28 1986-12-03 インテグレイテイツド システムズ エンジニア−リング,インコ−ポレイテイツド Solid state color display system and light emitting diode container therefor
JP2000275144A (en) * 1999-03-24 2000-10-06 Takaoka Electric Mfg Co Ltd Reference-position detecting apparatus for adjustment of optical axis of headlight
JP2010136428A (en) * 2002-04-29 2010-06-17 Nokia Corp Method for displaying size, shape and position of region in digital image, encoder for generating bit stream by encoding digital image, decoder for decoding bit stream, and computer program product
EP2292464A1 (en) * 2009-09-01 2011-03-09 Koito Manufacturing Co., Ltd. Vehicle headlight system
JP2017162805A (en) * 2016-03-02 2017-09-14 ヴァレオ ビジョンValeo Vision Anti-dazzle headlamp
WO2017220111A1 (en) * 2016-06-20 2017-12-28 Toyota Motor Europe Vehicle part comprising a lighting system

Also Published As

Publication number Publication date
JP7248735B2 (en) 2023-03-29

Similar Documents

Publication Publication Date Title
JP7030241B2 (en) High speed image refresh system
JP7422745B2 (en) Dynamic pixel diagnostics for high refresh rate LED arrays
US11164287B2 (en) Large LED array with reduced data management
KR102331664B1 (en) High speed image refresh system
JP7248735B2 (en) High-speed image refresh system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210521

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230316

R150 Certificate of patent or registration of utility model

Ref document number: 7248735

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150