JP2021111675A - Method of bonding semiconductor chip and support substrate, method of polishing semiconductor chip, and method of bonding wafer and support substrate - Google Patents
Method of bonding semiconductor chip and support substrate, method of polishing semiconductor chip, and method of bonding wafer and support substrate Download PDFInfo
- Publication number
- JP2021111675A JP2021111675A JP2020001773A JP2020001773A JP2021111675A JP 2021111675 A JP2021111675 A JP 2021111675A JP 2020001773 A JP2020001773 A JP 2020001773A JP 2020001773 A JP2020001773 A JP 2020001773A JP 2021111675 A JP2021111675 A JP 2021111675A
- Authority
- JP
- Japan
- Prior art keywords
- support substrate
- semiconductor chip
- wax
- adsorbent
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 112
- 239000004065 semiconductor Substances 0.000 title claims abstract description 91
- 238000000034 method Methods 0.000 title claims abstract description 45
- 238000007517 polishing process Methods 0.000 title 1
- 239000003463 adsorbent Substances 0.000 claims abstract description 36
- 238000010438 heat treatment Methods 0.000 claims abstract description 15
- 238000001816 cooling Methods 0.000 claims abstract description 10
- 238000002844 melting Methods 0.000 claims abstract description 8
- 230000008018 melting Effects 0.000 claims abstract description 8
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 14
- 238000005498 polishing Methods 0.000 claims description 13
- 229910052742 iron Inorganic materials 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 25
- 235000012431 wafers Nutrition 0.000 description 15
- 230000000052 comparative effect Effects 0.000 description 14
- 239000010453 quartz Substances 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 7
- 230000005405 multipole Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 230000005291 magnetic effect Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 238000005259 measurement Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000003302 ferromagnetic material Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
Images
Landscapes
- Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
Description
本発明は、半導体チップ又はウェハと支持基板との貼合わせ方法に関し、例えば、多層配線を有した半導体チップを研磨し、特定の配線層を露出させる前工程で使用される。 The present invention relates to a method of bonding a semiconductor chip or wafer to a support substrate, and is used, for example, in a pre-process of polishing a semiconductor chip having multiple layers of wiring to expose a specific wiring layer.
半導体チップを検査する際、半導体チップのパッケージを研磨し、金属配線層を露出させることがある。また、半導体チップは、金属配線層と層間絶縁層とが多層に積層されている。特定の配線層まで半導体チップを研磨して、露出した金属配線層の検査や解析を行うこともある。研磨工程では、ワックスで半導体チップが貼り合わされた支持基板を研磨装置に把持させる。 When inspecting a semiconductor chip, the semiconductor chip package may be polished to expose the metal wiring layer. Further, in the semiconductor chip, a metal wiring layer and an interlayer insulating layer are laminated in multiple layers. The semiconductor chip may be polished to a specific wiring layer to inspect and analyze the exposed metal wiring layer. In the polishing step, the polishing apparatus grips the support substrate to which the semiconductor chips are bonded with wax.
特許文献1には、半導体ウェハと支持板とを加熱消滅性樹脂を含有する接着剤で接着し、加熱して剥離させる技術が記載されている。 Patent Document 1 describes a technique of adhering a semiconductor wafer and a support plate with an adhesive containing a heat-dissipating resin, and then heating and peeling them off.
半導体チップを研磨する際、半導体チップと支持基板とを平行にする必要がある。ところで、ワックスは、常温よりも融点が高く、粘性の温度依存性が高い。このため、加熱工程、傾斜を微調整する工程、冷却工程を繰り返して、半導体チップを徐々に平行にする必要がある。このような作業は、煩わしく、時間を要するため、平行状態で貼り合わせることが好ましい。 When polishing a semiconductor chip, it is necessary to make the semiconductor chip and the support substrate parallel to each other. By the way, wax has a higher melting point than room temperature and has a high viscosity temperature dependence. Therefore, it is necessary to repeat the heating step, the step of finely adjusting the inclination, and the cooling step to gradually make the semiconductor chips parallel. Since such work is cumbersome and time-consuming, it is preferable to bond them in a parallel state.
本発明は、このような事情に鑑みてなされたものであり、半導体チップ又はウェハを支持基板に平行状態で貼り合わせることができる貼合わせ方法、及び半導体チップ研磨方法を提供することを目的とする。 The present invention has been made in view of such circumstances, and an object of the present invention is to provide a bonding method capable of bonding a semiconductor chip or a wafer in a parallel state to a support substrate, and a semiconductor chip polishing method. ..
前記目的を達成するために、本発明の半導体チップと支持基板との貼合わせ方法は、強磁性体からなる支持基板(例えば、永久磁石、鉄板)と半導体チップとをワックスで貼り付けた第1貼付物を作成する第1工程と、強磁性体からなる対向部材(例えば、永久磁石、マグネットシート)と前記第1貼付物とを吸着させた吸着物を作成する第2工程と、前記吸着物を前記ワックスの融点以上に加熱する第3工程と、前記第3工程で加熱された吸着物を冷却する第4工程と、前記第4工程で冷却された前記吸着物から前記対向部材を引き離し、前記半導体チップと前記支持基板とが貼り合わされた第2貼付物を作成する第5工程とを備え、前記支持基板と前記対向部材との少なくとも一方は、着磁されていることを特徴とする。 In order to achieve the above object, the method of bonding the semiconductor chip and the support substrate of the present invention is a first method in which a support substrate made of a ferromagnet (for example, a permanent magnet or an iron plate) and a semiconductor chip are bonded with wax. The first step of creating a sticker, the second step of creating an adsorbent by adsorbing an opposing member (for example, a permanent magnet, a magnet sheet) made of a ferromagnetic material and the first affix, and the adsorbent. The facing member is separated from the third step of heating the magnet to a temperature equal to or higher than the melting point of the wax, the fourth step of cooling the adsorbent heated in the third step, and the adsorbent cooled in the fourth step. A fifth step of producing a second attachment in which the semiconductor chip and the support substrate are bonded is provided, and at least one of the support substrate and the facing member is magnetized.
本発明によれば、半導体チップ又はウェハを支持基板に平行状態で貼り合わせることができる。 According to the present invention, a semiconductor chip or wafer can be attached to a support substrate in a parallel state.
以下、図面を参照して、本発明の実施の形態(以下、「本実施形態」と称する)につき詳細に説明する。なお、各図は、本実施形態を十分に理解できる程度に、概略的に示してあるに過ぎない。また、各図において、共通する構成要素や同様な構成要素については、同一の符号を付し、それらの重複する説明を省略する。 Hereinafter, embodiments of the present invention (hereinafter, referred to as “the present embodiment”) will be described in detail with reference to the drawings. In addition, each figure is only shown schematicly to the extent that the present embodiment can be fully understood. Further, in each figure, common components and similar components are designated by the same reference numerals, and duplicate description thereof will be omitted.
(第1実施形態)
図1,2は、本発明の第1実施形態である半導体チップと支持基板との貼合わせ方法を説明する説明図である。
半導体チップ10は、例えば、Si基板15(図3参照)に図示しない電気回路を形成したものである。なお、半導体チップ10の代わりに半導体ウェハでも構わない。支持基板20は、円形平板の強磁性体を磁化した永久磁石である。この永久磁石は、一方の面がS極に磁化され、他方の面がN極に磁化されている。ワックス30は、常温で固形であり、所定の融点(約70℃)で溶解・液化するものである。
半導体チップ10と支持基板20とをワックス30で貼り合わせた貼付物100(図2のSP6)は、下記工程(ステップ)を経て作成される。
(First Embodiment)
FIGS. 1 and 2 are explanatory views illustrating a method of bonding the semiconductor chip and the support substrate according to the first embodiment of the present invention.
The
The attachment 100 (SP6 in FIG. 2) in which the
まず、作業者は、支持基板20の中央部にワックス30を塗布する。このとき、ワックス30は、均一に塗布する必要がない。ワックス30の塗布後、作業者は、ワックス30が塗布された支持基板20に半導体チップ10を載置する(ステップSP1)。これにより、支持基板20と半導体チップ10とがワックス30で貼り合わされ、貼付物101(ステップSP2)が作成される。このとき、半導体チップ10を載置する側の支持基板20の極性は、N極にしているが、S極でも構わない。
First, the operator applies the
ステップSP1の後、作業者は、テーブル50の上で、半導体チップ10が載置された支持基板20と対向部材25とを対向させて、互いに吸着させる(ステップSP2)。対向部材25は、強磁性体を磁化した永久磁石である。支持基板20と対向部材25とは、異なる磁極を対向させる。なお、対向部材25が永久磁石であれば、支持基板20は、永久磁石でなくとも、磁化されていない単なる鉄板で構わない。これにより、半導体チップ10を介挿した、支持基板20と対向部材25との吸着物40が作成される(ステップSP3)。
After step SP1, the operator causes the
ステップSP3の後、作業者は、吸着物40をワックス30の融点以上に加熱する(図2のSP4)。加熱により、溶けたワックス30を溶融ワックス31と称する。溶融ワックス31は、支持基板20と対向部材25とを吸着する吸着力(磁力)によって、厚みが均一にさせられる。つまり、半導体チップ10は、均一な厚みの溶融ワックス31の上で、浮力及び表面張力を受けている。なお、支持基板20と半導体チップ10との間に溶融ワックス31が介挿されたものを貼付物102と称する。
After step SP3, the operator heats the adsorbent 40 above the melting point of the wax 30 (SP4 in FIG. 2). The
ステップSP4の後、作業者は、吸着物40を常温まで冷却する(ステップSP5)。これにより、半導体チップ10と支持基板20との間に介挿された溶融ワックス31が、厚みが均一な状態で固化する。この固化したワックスをワックス32と称し、冷却された吸着物40を吸着物41と称する。
After step SP4, the operator cools the adsorbent 40 to room temperature (step SP5). As a result, the
ステップSP5の後、作業者は、半導体チップ10が貼り合わされた支持基板20と対向部材25とを引き離す(ステップSP6)。これにより、半導体チップ10と支持基板20とが、厚みが均一なワックス32で貼り合わされた貼付物100が作成される。
After step SP5, the operator pulls the
図3は、半導体チップの一部を示す構造図である。
半導体チップ10は、例えば、Si基板15に図示しない電気回路を形成したものであり、複数の配線層12a,12b,12c,12d,12eを多層に形成している。また、配線層12a,12b,12c,12dと隣接する配線層12b,12c,12d,12eとの間には、SiO2やSiN等の層間絶縁層13b,13c,13d,13eが形成されている。なお、最表面には、層間絶縁層13aが形成されている。層間絶縁層13a,13b,13c,13d,13eを総称して絶縁層14という。
FIG. 3 is a structural diagram showing a part of the semiconductor chip.
The
また、配線層12dと層間絶縁層13dとの境界には、破線が描かれている。ステップSP6(図2)の後、作業者は、例えば、貼付物100(図2のSP6)の支持基板20を研磨装置(不図示)に固定して、この破線まで、半導体チップ10を研磨する。これにより、特定の配線層12dの形状検査や解析を行うことができる。ここで、特定の配線層12dまで研磨したか否かの判定は、例えば、配線層12a,12b,13c,13dと層間絶縁層13a,13b,13c,13dとの境界で生じる研磨速度の変化を計数し、層間絶縁層13dと配線層12dとの境界で生じる研磨速度の変化で行う。
A broken line is drawn at the boundary between the
(第1比較例)
図4は、本発明の第1比較例である半導体チップと支持基板との貼合わせ方法を説明する説明図である。
支持基板20は、永久磁石ではなく石英基板を用いる。また、対向部材は、永久磁石25(図1)の代わりに錘70を用いる。まず、作業者は、前記第1実施形態のステップSP1(図1)と同様に、テーブル50の上に載置された支持基板20にワックス30を塗布する。塗布後、作業者は、ワックス30が塗布された石英基板20に半導体チップ10を載置する。さらに、作業者は、半導体チップ10の上に錘70を載置する。そして、前記実施形態と同様に、加熱・冷却を行い、錘70を取り外す。これにより、半導体チップ10と、支持基板20とがワックス30で貼り合わされた貼付物110が作製される。
(First comparative example)
FIG. 4 is an explanatory diagram illustrating a method of bonding the semiconductor chip and the support substrate, which is the first comparative example of the present invention.
The
半導体チップ10の代わりに4inchφのシリコンウェハを用いた。つまり、実施例1は、支持基板20としての永久磁石にシリコンウェハを貼り合わせたものである。また、第1比較例は、支持基板20としての石英基板にシリコンウェハを貼り合わせたものである。
A silicon wafer of 4 inchφ was used instead of the
図5は、永久磁石、石英基板、及びシリコンウェハの厚みの測定箇所を示す図である。
予め、貼付前に、支持基板20としての第一永久磁石、対向部材25としての第二永久磁石、支持基板20としての石英基板、及びシリコンウェハの厚みを、中心部A及び4箇所の周辺部(B,C,D,E)の計5箇所で測定する。
FIG. 5 is a diagram showing measurement points of thicknesses of permanent magnets, quartz substrates, and silicon wafers.
Prior to pasting, the thickness of the first permanent magnet as the
次に、ワックスを塗布してシリコンウェハを第一永久磁石に貼り合わせ(SP1(図1))、第二永久磁石を吸着させた吸着物を加熱した(SP4)。このときのホットプレートの設定温度は、170℃であり、第一永久磁石の表面温度は、75℃〜80℃であり、加熱時間は15分である。 Next, wax was applied and the silicon wafer was attached to the first permanent magnet (SP1 (FIG. 1)), and the adsorbent adsorbed by the second permanent magnet was heated (SP4). The set temperature of the hot plate at this time is 170 ° C., the surface temperature of the first permanent magnet is 75 ° C. to 80 ° C., and the heating time is 15 minutes.
次に、冷却後(SP5)、第二永久磁石を引き離した貼付物の厚みを5箇所で測定し、(ウェハ+ワックス)の厚み及びワックスの厚みを計算した。同様に、第1比較例として、シリコンウェハと石英基板とを貼り合わせた貼付物の厚みを5箇所で測定し、(ウェハ+ワックス)の厚み及びワックスの厚みを計算した。これらの測定値及び計算値を表1に示す。 Next, after cooling (SP5), the thickness of the attachment from which the second permanent magnet was pulled away was measured at five points, and the thickness of (wafer + wax) and the thickness of wax were calculated. Similarly, as a first comparative example, the thickness of the pasted material in which the silicon wafer and the quartz substrate were bonded was measured at five points, and the thickness of (wafer + wax) and the thickness of wax were calculated. Table 1 shows these measured and calculated values.
中心部Aでは、実施例1のワックスの厚みが1[μm]である一方、第1比較例のワックスの厚みが18[μm]であった。また、周辺部B,C,D,Eでは、実施例1のワックスの厚みが2〜3[μm]である一方、第1比較例のワックスの厚みが2〜6[μm]であった。2つの永久磁石で吸着させる実施例1では、周辺部B,C,D,Eの厚みが比較例よりも、ワックスの厚みが均一になった。また、特に、実施例1では、中心部Aの厚みが極めて低減し、ワックスが均一に塗布されている。 In the central portion A, the thickness of the wax of Example 1 was 1 [μm], while the thickness of the wax of the first comparative example was 18 [μm]. Further, in the peripheral portions B, C, D, and E, the thickness of the wax of Example 1 was 2 to 3 [μm], while the thickness of the wax of the first comparative example was 2 to 6 [μm]. In Example 1 in which the two permanent magnets are attracted, the thicknesses of the peripheral portions B, C, D, and E are more uniform than those in the comparative example. Further, in particular, in Example 1, the thickness of the central portion A is extremely reduced, and the wax is uniformly applied.
以上説明したように、第1比較例による貼合わせ方法で作成した貼付物110は、中心部Aが周辺部B,C,D,Eよりも厚くなってしまう。これでは、半導体チップ10を研磨しても、特定の配線層の一部が露出するのみであり、特定の配線層の全体を露出させることができない。
As described above, in the pasted object 110 created by the laminating method according to the first comparative example, the central portion A is thicker than the peripheral portions B, C, D, and E. In this case, even if the
しかしながら、前記第1実施形態の貼合わせ方法であれば、磁力が、支持基板20と対向部材25との厚みを均一にさせる。このため、研磨装置(不図示)で半導体チップ10を研磨したとき、特定の配線層の全体が露出する。また、前記第1実施形態の貼合わせ方法では、本比較例による貼合わせ方法のように、錘70を使用しない。
However, in the bonding method of the first embodiment, the magnetic force makes the thickness of the
(第2実施形態)
前記第1実施形態では、テーブル50を水平に配置したが、本第2実施形態では、テーブル50を傾斜させて、傾斜状態で、半導体チップ10と支持基板20とをワックス30で貼り合わせた。
(Second Embodiment)
In the first embodiment, the table 50 is arranged horizontally, but in the second embodiment, the table 50 is tilted, and the
図6は、本発明の第2実施形態である半導体チップと支持基板との貼合わせ方法を説明する説明図である。
テーブル50は、水平面に対して、角度θだけ傾斜している。前記第1実施形態のSP3(図1)と同様に、傾斜したテーブル50の上で、吸着物42を作成する。この吸着物42は、支持基板20としての永久磁石と対向部材25としての永久磁石との間に、半導体チップ10を介挿したものである。このとき、吸着物42を加熱・冷却までを傾斜状態で行う。そして、吸着物42から対向部材25を剥離し、貼付物103を作成する。
FIG. 6 is an explanatory diagram illustrating a method of bonding the semiconductor chip and the support substrate according to the second embodiment of the present invention.
The table 50 is tilted by an angle θ with respect to the horizontal plane. Similar to SP3 (FIG. 1) of the first embodiment, the adsorbent 42 is prepared on the inclined table 50. The adsorbent 42 is formed by inserting a
(第2比較例)
図7は、本発明の第2比較例である半導体チップと支持基板との貼合わせ方法を説明する説明図である。
前記第1比較例と同様に、作業者は、傾斜したテーブル50の上で、吸着物43を作成する。この吸着物43は、支持基板20としての石英基板と錘70との間に半導体チップ10を介挿したものである。このとき、作業者は、吸着物43を加熱・冷却までを傾斜状態で行う。そして、吸着物43から錘70を取り外し、貼付物104を作成する。
(Second comparative example)
FIG. 7 is an explanatory diagram illustrating a method of bonding the semiconductor chip and the support substrate, which is the second comparative example of the present invention.
Similar to the first comparative example, the operator creates the adsorbent 43 on the inclined table 50. The adsorbent 43 is formed by inserting a
テーブル50の傾斜角θは、θ=30度である。また、図5のE側が高く、D側が低い状態で行っている。他の条件は、実施例1と同様である。 The inclination angle θ of the table 50 is θ = 30 degrees. Further, the E side in FIG. 5 is high and the D side is low. Other conditions are the same as in Example 1.
石英基板を用いたときのワックスの厚みは、傾斜の高さが高い位置(E点)では、8[μm]であり、高さが低い位置(D点)では、2[μm]であった。また、永久磁石を用いたときのワックスの厚みは、傾斜の高さが高い位置(E点)では、4[μm]であり、高さが低い位置(D点)では、1[μm]であった。つまり、石英基板においても、永久磁石においても、周辺部の厚みが傾斜によって変化している。また、永久磁石を用いたときは、石英基板を用いたときよりもワックスの厚みが薄く、均一になっている。 The thickness of the wax when the quartz substrate was used was 8 [μm] at the position where the height of inclination was high (point E) and 2 [μm] at the position where the height was low (point D). .. Further, the thickness of the wax when the permanent magnet is used is 4 [μm] at the position where the height of inclination is high (point E) and 1 [μm] at the position where the height is low (point D). there were. That is, in both the quartz substrate and the permanent magnet, the thickness of the peripheral portion changes depending on the inclination. Further, when a permanent magnet is used, the thickness of the wax is thinner and more uniform than when a quartz substrate is used.
また、傾斜させたときであっても、石英基板を用いたときには、中央部(A点)のワックスが厚み12[μm]と厚いが、永久磁石を用いることにより、ワックスが厚み2[μm]まで薄くなり、均一になっている。 Further, even when the quartz substrate is tilted, the wax in the central portion (point A) has a thickness of 12 [μm] when a quartz substrate is used, but by using a permanent magnet, the wax has a thickness of 2 [μm]. It has become thin and uniform.
(第3実施形態)
前記第1実施形態は、永久磁石である支持基板20と、永久磁石である対向部材25とを吸着させたが、永久磁石である支持基板20とマグネットシートとを吸着させることもできる。
(Third Embodiment)
In the first embodiment, the
本実施形態の貼合わせ方法は、前記第1実施形態の対向部材25として永久磁石の代わりに、両面着磁されたマグネットシート(図8)を使用する。両面着磁されたマグネットシートは、シートの表裏の何れか一方の面にN極を着磁し、他方の面にS極を着磁した磁石である。つまり、本実施形態の貼合わせ方法は、前記第1実施形態のSP1(図1)と同様に、テーブル50の上に載置された永久磁石(支持基板20)にワックス30を塗布する。塗布後、作業者は、ワックス30が塗布された支持基板20に半導体チップ10を載置する。
In the bonding method of the present embodiment, a magnet sheet (FIG. 8) magnetized on both sides is used as the opposing
さらに作業者は、半導体チップ10を介挿させた状態で、両面着磁されたマグネットシートと支持基板20とを吸着させる。この吸着物を加熱することにより、永久磁石(支持基板20)とマグネットシートとが平行に吸着する。このため、支持基板20と半導体チップ10とが平行に貼付される。
Further, the operator attracts the magnet sheet magnetized on both sides and the
(第4実施形態)
前記第2実施形態の貼合わせ方法で使用する支持基板20は、永久磁石であった。支持基板20として、永久磁石の代わりに、着磁していない単なる鉄板を用いても構わない。これによれば、両面着磁されたマグネットシートのみならず、片面多極着磁や両面多極着磁のマグネットシートを用いることができる。
(Fourth Embodiment)
The
図9は、本発明の第3実施形態である半導体チップと支持基板との貼合わせ方法で使用されるマグネットシートの説明図である。図9(a)が片面多極着磁のマグネットシートであり、図9(b)が両面多極着磁のマグネットシートである。 FIG. 9 is an explanatory view of a magnet sheet used in the method of bonding a semiconductor chip and a support substrate according to a third embodiment of the present invention. FIG. 9A is a single-sided multi-pole magnetized magnet sheet, and FIG. 9B is a double-sided multi-pole magnetized magnet sheet.
片面多極着磁のマグネットシート(図9(a))は、シートの片面のみにN極とS極を交互に着磁した磁石であり、着磁してある側の面しか吸着しない。両面多極着磁のマグネットシート(図9(b))は、シートの両面にN極とS極を交互に着磁した磁石であり、両面とも吸着させることができる。 The single-sided multi-pole magnetized magnet sheet (FIG. 9A) is a magnet in which N poles and S poles are alternately magnetized only on one side of the sheet, and attracts only the magnetized side surface. The double-sided multi-pole magnetized magnet sheet (FIG. 9B) is a magnet in which N poles and S poles are alternately magnetized on both sides of the sheet, and both sides can be attracted to each other.
つまり、本実施形態の貼合わせ方法は、前記第1実施形態のSP1(図1)と同様に、テーブル50の上に載置された鉄板(支持基板20)にワックス30を塗布する。塗布後、作業者は、ワックス30が塗布された支持基板20に半導体チップ10を載置する。
That is, in the bonding method of the present embodiment, the
さらに作業者は、半導体チップ10を介挿させた状態で、片面多極着磁、又は両面多極着磁されたマグネットシートと支持基板20とを吸着させる。この吸着物を加熱することにより、支持基板20と半導体チップ10とが均一な厚みで貼付される。
Further, the operator attracts the magnet sheet that is multi-pole magnetized on one side or multi-pole magnetized on both sides and the
(第5実施形態)
前記第1実施形態の貼合わせ方法は、永久磁石である支持基板20と、永久磁石である対向部材25とを吸着させたが、反発力で支持基板20と対向部材25との厚みを均一にすることができる。
(Fifth Embodiment)
In the bonding method of the first embodiment, the
図10は、本発明の第5実施形態である半導体チップと支持基板との貼付方法を説明する説明図である。
本実施形態の貼付方法は、半導体チップ10及び支持基板20をワックス30で貼り合わせた貼付物101を2組、円筒形の筒体60の内部に収容する工程を有する。筒体60は、断面視円形状の容器が2つネジ締め等により一体化されたものである。支持基板20は、前記第1実施形態と同様に、円盤状の永久磁石である。なお、本実施形態では、前記第1実施形態で使用した対向部材25を使用しない。
FIG. 10 is an explanatory diagram illustrating a method of attaching the semiconductor chip and the support substrate according to the fifth embodiment of the present invention.
The sticking method of the present embodiment includes a step of accommodating two sets of sticking
筒体60に収容される2枚の支持基板は、同極が対向しており、互いに反発する。そのため、半導体チップ10の表面10aは、筒体60の底面60aに押圧される。
The two support substrates housed in the
2組の貼付物101,101が収容された筒体60を加熱することにより、ワックス30が溶け、半導体チップ10と支持基板20との厚みが均一にさせられる。また、厚みが均一な溶融ワックス31が形成される。加熱後、冷却することにより、溶融ワックス31が固化し、半導体チップ10と支持基板20とが、厚みが均一なワックス32で平行に貼り合わされる。
By heating the
以上説明したように、本実施形態の貼合わせ方法によれば、加熱・冷却により、半導体チップ10の表面と支持基板20とが均一に貼付された2組の貼付物100が同時に作成される。
As described above, according to the bonding method of the present embodiment, two sets of
10 半導体チップ(研磨対象物)
20 支持基板(永久磁石)
25 対向部材(永久磁石、鉄板、マグネットシート)
30,32 ワックス
31 溶融ワックス
40,41,42,45 吸着物
50 テーブル
60 筒体
70 錘
100,101,102,105,110 貼付物(貼合物)
10 Semiconductor chip (object to be polished)
20 Support substrate (permanent magnet)
25 Opposing members (permanent magnet, iron plate, magnet sheet)
30, 32
Claims (6)
強磁性体からなる対向部材と前記第1貼付物とを吸着させた吸着物を作成する第2工程と、
前記吸着物を前記ワックスの融点以上に加熱する第3工程と、
前記第3工程で加熱された吸着物を冷却する第4工程と、
前記第4工程で冷却された前記吸着物から前記対向部材を引き離し、前記半導体チップと前記支持基板とが貼り合わされた第2貼付物を作成する第5工程とを備え、
前記支持基板と前記対向部材との少なくとも一方は、着磁されている
ことを特徴とする半導体チップと支持基板との貼合わせ方法。 The first step of creating a first patch in which a support substrate made of a ferromagnet and a semiconductor chip are bonded with wax, and
The second step of creating an adsorbent in which the opposing member made of a ferromagnet and the first affix are adsorbed, and
A third step of heating the adsorbent above the melting point of the wax, and
The fourth step of cooling the adsorbent heated in the third step and
The present invention includes a fifth step of pulling the opposing member away from the adsorbent cooled in the fourth step to prepare a second sticker in which the semiconductor chip and the support substrate are bonded together.
A method of bonding a semiconductor chip and a support substrate, characterized in that at least one of the support substrate and the facing member is magnetized.
前記支持基板は、磁石であり、
前記対向部材は、磁石又は鉄板である
ことを特徴とする半導体チップと支持基板との貼合わせ方法。 The method for bonding a semiconductor chip and a support substrate according to claim 1.
The support substrate is a magnet and
A method of bonding a semiconductor chip and a support substrate, wherein the facing member is a magnet or an iron plate.
前記支持基板は、磁石であり、
前記対向部材は、両面着磁されたマグネットシートである
ことを特徴とする半導体チップと支持基板との貼合わせ方法。 The method for bonding a semiconductor chip and a support substrate according to claim 1.
The support substrate is a magnet and
A method of bonding a semiconductor chip and a support substrate, wherein the facing member is a magnet sheet magnetized on both sides.
前記支持基板は、鉄板であり、
前記対向部材は、磁石である
ことを特徴とする半導体チップと支持基板との貼合わせ方法。 The method for bonding a semiconductor chip and a support substrate according to claim 1.
The support substrate is an iron plate and
A method of bonding a semiconductor chip and a support substrate, wherein the facing member is a magnet.
強磁性体からなる対向部材と前記第1貼付物とを吸着させた吸着物を作成する第2工程と、
前記吸着物を前記ワックスの融点以上に加熱する第3工程と、
前記第3工程で加熱された吸着物を冷却する第4工程と、
前記第4工程で冷却された前記吸着物から前記対向部材を引き離し、前記半導体チップと前記支持基板とが貼り合わされた第2貼付物を作成する第5工程と、
前記第2貼付物の前記半導体チップの表面を研磨する第6工程と
を備え、
前記支持基板と前記対向部材との少なくとも一方は、着磁されている
ことを特徴とする半導体チップ研磨方法。 The first step of creating a first patch in which a support substrate made of a ferromagnet and a semiconductor chip are bonded with wax, and
The second step of creating an adsorbent in which the opposing member made of a ferromagnet and the first affix are adsorbed, and
A third step of heating the adsorbent above the melting point of the wax, and
The fourth step of cooling the adsorbent heated in the third step and
A fifth step of pulling the opposing member away from the adsorbent cooled in the fourth step to prepare a second patch in which the semiconductor chip and the support substrate are bonded together.
A sixth step of polishing the surface of the semiconductor chip of the second patch is provided.
A method for polishing a semiconductor chip, characterized in that at least one of the support substrate and the facing member is magnetized.
強磁性体からなる対向部材と前記第1貼付物とを吸着させた吸着物を作成する第2工程と、
前記吸着物を前記ワックスの融点以上に加熱する第3工程と、
前記第3工程で加熱された吸着物を冷却する第4工程と、
前記第4工程で冷却された前記吸着物から前記対向部材を引き離し、前記半導体ウェハと前記支持基板とが貼り合わされた第2貼付物を作成する第5工程とを備え、
前記支持基板と前記対向部材との少なくとも一方は、着磁されている
ことを特徴とする半導体ウェハと支持基板との貼合わせ方法。 The first step of preparing a first patch in which a support substrate made of a ferromagnet and a semiconductor wafer are bonded with wax, and
The second step of creating an adsorbent in which the opposing member made of a ferromagnet and the first affix are adsorbed, and
A third step of heating the adsorbent above the melting point of the wax, and
The fourth step of cooling the adsorbent heated in the third step and
The present invention includes a fifth step of pulling the opposing member away from the adsorbent cooled in the fourth step to prepare a second sticking material in which the semiconductor wafer and the support substrate are bonded together.
A method of bonding a semiconductor wafer and a support substrate, characterized in that at least one of the support substrate and the facing member is magnetized.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020001773A JP6703725B1 (en) | 2020-01-09 | 2020-01-09 | Bonding method of semiconductor chip and supporting substrate, polishing method of semiconductor chip, and bonding method of wafer and supporting substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020001773A JP6703725B1 (en) | 2020-01-09 | 2020-01-09 | Bonding method of semiconductor chip and supporting substrate, polishing method of semiconductor chip, and bonding method of wafer and supporting substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6703725B1 JP6703725B1 (en) | 2020-06-03 |
JP2021111675A true JP2021111675A (en) | 2021-08-02 |
Family
ID=70858298
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020001773A Active JP6703725B1 (en) | 2020-01-09 | 2020-01-09 | Bonding method of semiconductor chip and supporting substrate, polishing method of semiconductor chip, and bonding method of wafer and supporting substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6703725B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116053172A (en) * | 2023-03-01 | 2023-05-02 | 珠海市申科谱工业科技有限公司 | Magnet laminating equipment |
-
2020
- 2020-01-09 JP JP2020001773A patent/JP6703725B1/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP6703725B1 (en) | 2020-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102561688B1 (en) | Placing ultra-small or ultra-thin discrete components | |
US7969026B2 (en) | Flexible carrier for high volume electronic package fabrication | |
TWI309062B (en) | ||
KR100834837B1 (en) | Semiconductor die pick up apparatus and semiconductor die pick up methoe thereof | |
EP2088622A2 (en) | Method for forming an electronic device on a flexible metallic substrate and resultant device | |
TW201830504A (en) | Wafer debonding system and method | |
KR102403580B1 (en) | Setting up ultra-small or ultra-thin discrete components for easy assembly | |
Phommahaxay et al. | Ultrathin wafer handling in 3D Stacked IC manufacturing combining a novel ZoneBOND™ temporary bonding process with room temperature peel debonding | |
KR20150013556A (en) | Process for bonding in an atmosphere of a gas having a negative joule-thomson coefficient | |
JP6703725B1 (en) | Bonding method of semiconductor chip and supporting substrate, polishing method of semiconductor chip, and bonding method of wafer and supporting substrate | |
JP4447206B2 (en) | Semiconductor wafer protection unit and semiconductor wafer processing method | |
Montméat et al. | Study of a silicon/glass bonded structure with a UV-curable adhesive for temporary bonding applications | |
Takeuchi et al. | Room temperature temporary bonding of glass substrates based on SAB method using Si intermediate layer | |
CN111033786A (en) | OLED packaging material, manufacturing method thereof and OLED packaging method | |
WO2008047458A1 (en) | Wafer alignment apparatus using metal mask | |
TWI752369B (en) | Method for transferring micro device | |
KR101844643B1 (en) | Combining unit of substrate and mask for improving substrate hangning | |
TW201214364A (en) | Electronic paper structure and method for faricating electronic paper | |
JP4744015B2 (en) | Wafer support member | |
JP2005158962A (en) | Electrostatic chuck and method for manufacturing the same | |
JP2009295695A (en) | Semiconductor thin film-attached substrate, and method for manufacturing thereof | |
JP5845775B2 (en) | Method for joining thin film pieces | |
JP2010153645A5 (en) | ||
JP5009770B2 (en) | Manufacturing method of semiconductor substrate | |
McCutcheon et al. | Advanced processes and materials for temporary wafer bonding |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200109 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20200109 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200122 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20200131 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20200124 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200407 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200414 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6703725 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |