JP2021108321A - Printed-circuit board and method for manufacturing printed-circuit board - Google Patents

Printed-circuit board and method for manufacturing printed-circuit board Download PDF

Info

Publication number
JP2021108321A
JP2021108321A JP2019238790A JP2019238790A JP2021108321A JP 2021108321 A JP2021108321 A JP 2021108321A JP 2019238790 A JP2019238790 A JP 2019238790A JP 2019238790 A JP2019238790 A JP 2019238790A JP 2021108321 A JP2021108321 A JP 2021108321A
Authority
JP
Japan
Prior art keywords
printed wiring
wiring board
solid pattern
plating
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019238790A
Other languages
Japanese (ja)
Inventor
雅之 江尻
Masayuki Ejiri
雅之 江尻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2019238790A priority Critical patent/JP2021108321A/en
Publication of JP2021108321A publication Critical patent/JP2021108321A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

To increase an amount of heat radiation from a solid pattern without increasing an occupied area of the solid pattern to a surface of an insulating layer and without using a component for heat radiation.SOLUTION: A printed-circuit board 100 (100A) comprises: an insulating layer 1; and a solid pattern 2 (2A) that is formed of a conductor on a surface 1a of the insulating layer 1, and has at least one type of a plurality of concave parts 2b and a plurality of convex parts 2e not penetrating in a thickness direction of the solid pattern 2 (2A) on an opposite side of a side of the solid pattern 2 (2A) in contact with the insulating layer 1.SELECTED DRAWING: Figure 1

Description

本開示は、印刷配線板及び印刷配線板の製造方法に関する。 The present disclosure relates to a printed wiring board and a method for manufacturing a printed wiring board.

印刷配線板に電子部品を実装して通電すると、配線の電気抵抗により配線が発熱する。
この熱は、印刷配線板の温度を過度に上昇させ、電子部品の正常な動作を阻害する要因になる。
印刷配線板の過度な温度上昇を防ぐためには、印刷配線板の導体層から大気中への放熱量を増やす必要がある。
そこで、従来、例えば特許文献1に記載されているように、導体層の面積を広げたり、印刷配線板に放熱用の部品(ヒートシンク等)を設けたりして、必要な放熱量を確保していた。
When electronic components are mounted on a printed wiring board and energized, the wiring generates heat due to the electrical resistance of the wiring.
This heat causes the temperature of the printed wiring board to rise excessively and becomes a factor that hinders the normal operation of electronic components.
In order to prevent an excessive temperature rise of the printed wiring board, it is necessary to increase the amount of heat radiated from the conductor layer of the printed wiring board to the atmosphere.
Therefore, conventionally, as described in Patent Document 1, for example, the area of the conductor layer is expanded, or parts for heat dissipation (heat sink, etc.) are provided on the printed wiring board to secure the required heat dissipation amount. rice field.

特開2011−096758号公報Japanese Unexamined Patent Publication No. 2011-096758

しかしながら、導体層の面積を広げることは、その分だけ他の配線を形成するスペースを狭めることになるため、印刷配線板の設計の自由度を低下させてしまう。
また、放熱用の部品は比較的大型であることから、その設置個所には制約がある。
また、放熱用の部品は、電子部品とは別に追加される部品であるため、装置の製造コストを増大させる要因になる。
However, increasing the area of the conductor layer narrows the space for forming other wirings by that amount, which reduces the degree of freedom in designing the printed wiring board.
In addition, since the heat-dissipating parts are relatively large, there are restrictions on the installation location.
Further, since the heat-dissipating component is a component that is added separately from the electronic component, it becomes a factor that increases the manufacturing cost of the device.

以上の課題を解決するため、本開示に係る印刷配線板は、
絶縁層と、
前記絶縁層の表面に導体で形成されたベタパターンと、を備え、
前記ベタパターンにおける前記絶縁層が接する側とは反対側に、当該ベタパターンの厚さ方向に貫通しない複数の凹部及び複数の凸部のうちの少なくとも1種を有する。
In order to solve the above problems, the printed wiring board according to the present disclosure is
Insulation layer and
A solid pattern formed of a conductor on the surface of the insulating layer is provided.
The solid pattern has at least one of a plurality of concave portions and a plurality of convex portions that do not penetrate in the thickness direction of the solid pattern on the side opposite to the side in contact with the insulating layer.

また、本開示に係る一の印刷配線板の製造方法は、
絶縁層の表面に形成された導体層の表面にエッチングレジストを形成する第一工程と、
前記エッチングレジストにおける、前記導体層のベタパターンとなる部位と重なる領域に、厚さ方向に貫通する孔を複数形成する第二工程と、
複数の前記孔が形成された前記エッチングレジストを介して前記導体層をエッチングすることにより、前記ベタパターンの表面に複数の凹部を形成する第三工程と、を含む。
In addition, the method for manufacturing one printed wiring board according to the present disclosure is as follows.
The first step of forming an etching resist on the surface of the conductor layer formed on the surface of the insulating layer, and
A second step of forming a plurality of holes penetrating in the thickness direction in a region of the etching resist that overlaps with a solid pattern portion of the conductor layer.
The present invention includes a third step of forming a plurality of recesses on the surface of the solid pattern by etching the conductor layer through the etching resist in which the plurality of holes are formed.

また、本開示に係る他の印刷配線板の製造方法は、
絶縁層の表面に形成された、表面が平坦な平坦ベタパターンにめっきレジストを形成する第六工程と、
前記めっきレジストを露光し現像することにより、前記めっきレジストにおける、前記平坦ベタパターンと重なる領域に、厚さ方向に貫通する複数の孔を形成する第七工程と、
複数の前記孔が形成された前記めっきレジストを介して、前記平坦ベタパターンの表面に電解銅めっきを行うことにより、前記平坦ベタパターンの表面に複数の凸部を形成する第八工程と、を含む。
In addition, other methods for manufacturing printed wiring boards according to the present disclosure are described.
The sixth step of forming a plating resist on a flat solid pattern formed on the surface of the insulating layer, and
A seventh step of forming a plurality of holes penetrating in the thickness direction in a region of the plating resist that overlaps with the flat solid pattern by exposing and developing the plating resist.
The eighth step of forming a plurality of convex portions on the surface of the flat solid pattern by performing electrolytic copper plating on the surface of the flat solid pattern through the plating resist in which the plurality of holes are formed. include.

本開示によれば、絶縁層の表面に対するベタパターンの占有面積を増やすことなく、かつ放熱用の部品を用いることなく、ベタパターンの放熱量を増加させることができる。 According to the present disclosure, it is possible to increase the amount of heat radiation of the solid pattern without increasing the area occupied by the solid pattern with respect to the surface of the insulating layer and without using heat-dissipating parts.

本開示の第一実施形態に係る印刷配線板の一部を示す斜視図である。It is a perspective view which shows a part of the printed wiring board which concerns on 1st Embodiment of this disclosure. 図1の印刷配線板のII−II断面図である。FIG. 2 is a cross-sectional view taken along the line II-II of the printed wiring board of FIG. 図1の印刷配線板のIII−III断面図である。FIG. 3 is a cross-sectional view taken along the line III-III of the printed wiring board of FIG. 図1の印刷配線板の製造途中の状態を示す断面図である。It is sectional drawing which shows the state in the manufacturing process of the printed wiring board of FIG. 図1の印刷配線板の製造途中の状態を示す断面図である。It is sectional drawing which shows the state in the manufacturing process of the printed wiring board of FIG. 本開示の第二実施形態に係る印刷配線板の一部を示す斜視図である。It is a perspective view which shows a part of the printed wiring board which concerns on 2nd Embodiment of this disclosure. 図6の印刷配線板のVII−VII断面図である。It is VII-VII sectional view of the printed wiring board of FIG. 図6の印刷配線板のVIII−VIII断面図である。It is VIII-VIII sectional view of the printed wiring board of FIG. 図6の印刷配線板の製造途中の状態を示す断面図である。It is sectional drawing which shows the state in the manufacturing process of the printed wiring board of FIG. 図6の印刷配線板の製造途中の状態を示す断面図である。It is sectional drawing which shows the state in the manufacturing process of the printed wiring board of FIG.

以下、図面を参照して、本開示の実施の形態について詳細に説明する。
ただし、本開示の技術的範囲は、下記実施形態や図面に例示したものに限定されるものではない。
Hereinafter, embodiments of the present disclosure will be described in detail with reference to the drawings.
However, the technical scope of the present disclosure is not limited to those illustrated in the following embodiments and drawings.

<1.第一実施形態>
まず、本開示の第一実施形態について説明する。
<1. First Embodiment>
First, the first embodiment of the present disclosure will be described.

〔1−1.印刷配線板の構成〕
始めに、本実施形態に係る印刷配線板100の構成について説明する。
図1は本実施形態に係る印刷配線板100の一部を示す斜視図、図2は図1のII−II断面図、図3は図1のIII−III断面図である。
[1-1. Configuration of printed wiring board]
First, the configuration of the printed wiring board 100 according to the present embodiment will be described.
FIG. 1 is a perspective view showing a part of the printed wiring board 100 according to the present embodiment, FIG. 2 is a sectional view taken along line II-II of FIG. 1, and FIG. 3 is a sectional view taken along line III-III of FIG.

印刷配線板100は、図1に示すように、絶縁層1と、ベタパターン2と、を備えている。
また、本実施形態に係る印刷配線板100は、他の配線パターン(後述する第二実施形態における他の配線パターン2Dと同様のもの)を備えている。
As shown in FIG. 1, the printed wiring board 100 includes an insulating layer 1 and a solid pattern 2.
Further, the printed wiring board 100 according to the present embodiment includes another wiring pattern (similar to the other wiring pattern 2D in the second embodiment described later).

絶縁層1は、絶縁材料(例えばガラス織布及びエポキシ樹脂等)で平板状に形成されている。 The insulating layer 1 is formed of an insulating material (for example, glass woven cloth, epoxy resin, etc.) in a flat plate shape.

ベタパターン2は、絶縁層1の表面(以下、第一面1a)に、導体で形成されている。
本実施形態に係るベタパターン2は、グラウンド又は電源供給に用いられる。
導体は、例えば銅である。
本実施形態に係るベタパターン2の厚さtの好ましい範囲は、30μm以上である。
なお、ここでの厚さtは、ベタパターン2における、後述する凹部2bのない部位の厚さである。
The solid pattern 2 is formed of a conductor on the surface of the insulating layer 1 (hereinafter, the first surface 1a).
The solid pattern 2 according to this embodiment is used for ground or power supply.
The conductor is, for example, copper.
The preferable range of the thickness t of the solid pattern 2 according to the present embodiment is 30 μm or more.
The thickness t here is the thickness of the portion of the solid pattern 2 that does not have the recess 2b, which will be described later.

ベタパターン2は、その表面のうち絶縁層1が接する側とは反対側に、複数の凹部2bを有する。
具体的には、ベタパターン2の絶縁層1が接する側とは反対側の面(以下、第二面2a)が、複数の凹部2bを有する。
The solid pattern 2 has a plurality of recesses 2b on the side of the surface opposite to the side in contact with the insulating layer 1.
Specifically, the surface of the solid pattern 2 opposite to the side in contact with the insulating layer 1 (hereinafter referred to as the second surface 2a) has a plurality of recesses 2b.

各凹部2bは、球面である。
すなわち、各開口2cは円形である。
また、凹部2bを、その開口2cの中心を通り第一面1aと直交する平面で切断したときの断面は、図2に示すように、半円状である。
Each recess 2b is spherical.
That is, each opening 2c is circular.
Further, the cross section of the recess 2b when cut in a plane passing through the center of the opening 2c and orthogonal to the first surface 1a is semicircular as shown in FIG.

各凹部2bは、ベタパターン2の厚さ方向に貫通していない。
すなわち、凹部2bの深さdは、ベタパターン2の厚さt以下である。
また、凹部2bの開口2cの半径rは、ベタパターン2の厚さt以下である。
なお、凹部2bは、開口2cの半径rと深さdとが等しくてもよい。
また、凹部2bは、半径rが深さdより大きくてもよいし、深さdが半径rより大きくてもよい。
また、全ての凹部2bが同じサイズでなくてもよい。すなわち、一部の凹部2bの開口2cの半径r及び深さdの少なくとも一方が、他の凹部2bの開口2cの半径r及び深さdよりも大きく又は小さくなっていてもよい。
Each recess 2b does not penetrate in the thickness direction of the solid pattern 2.
That is, the depth d of the recess 2b is equal to or less than the thickness t of the solid pattern 2.
Further, the radius r of the opening 2c of the recess 2b is equal to or less than the thickness t of the solid pattern 2.
The radius r of the opening 2c and the depth d of the recess 2b may be equal to each other.
Further, the radius r of the recess 2b may be larger than the depth d, or the depth d may be larger than the radius r.
Also, not all recesses 2b need to be the same size. That is, at least one of the radius r and the depth d of the opening 2c of the part of the recess 2b may be larger or smaller than the radius r and the depth d of the opening 2c of the other recess 2b.

第一面1aと直交する方向から見たときの、本実施形態に係る複数の凹部2bは、図1に示したように、行列状に配列されている。
また、複数の凹部2bは、ベタパターン2の第二面2a全体に分布するように配列されている。
なお、複数の凹部2bの配列は行列状に限られず、千鳥状等、ある一定の規則性を有していればよい。
隣り合う凹部2bと凹部2bとの距離iの好ましい範囲は、図3に示すように、開口2cの直径(半径rの2倍)以上である。
なお、全ての凹部2bと凹部2bとの距離iが均一でなくてもよい。すなわち、一部の凹部2bと凹部2bとの距離iが、上記距離iよりも大きく又は小さくなっていてもよい。
As shown in FIG. 1, the plurality of recesses 2b according to the present embodiment when viewed from a direction orthogonal to the first surface 1a are arranged in a matrix.
Further, the plurality of recesses 2b are arranged so as to be distributed over the entire second surface 2a of the solid pattern 2.
The arrangement of the plurality of recesses 2b is not limited to a matrix shape, and may have a certain regularity such as a staggered shape.
As shown in FIG. 3, the preferable range of the distance i between the adjacent recesses 2b and the recesses 2b is the diameter of the opening 2c (twice the radius r) or more.
The distance i between all the recesses 2b and the recesses 2b does not have to be uniform. That is, the distance i between a part of the recesses 2b and the recesses 2b may be larger or smaller than the distance i.

他の配線パターンは、絶縁層1の第一面1aにおけるベタパターン2が形成されていない領域に、導体で形成されている。 The other wiring pattern is formed of a conductor in a region of the first surface 1a of the insulating layer 1 where the solid pattern 2 is not formed.

球面の表面積は、半径が等しい円の面積よりも大きい。
このため、上述したように構成された印刷配線板100は、ベタパターン2の表面積が、第二面2aが単純な平面のものに比べ、凹部2bの分だけ大きい。
導体からの放熱量は、導体の表面積に比例する。このため、ベタパターン2の放熱量は、絶縁層1に対する占有面積が等しく凹部2bを有していないものに比べて多くなる。
従って、本実施形態に係る印刷配線板100によれば、絶縁層1の表面に対するベタパターン2の占有面積を増やすことなく、かつ放熱用の部品を用いることなく、ベタパターン2の放熱量を増加させることができる。
The surface area of the sphere is greater than the area of a circle of equal radius.
Therefore, in the printed wiring board 100 configured as described above, the surface area of the solid pattern 2 is larger by the amount of the recess 2b than that of a flat surface having a simple second surface 2a.
The amount of heat dissipated from the conductor is proportional to the surface area of the conductor. Therefore, the amount of heat radiated from the solid pattern 2 is larger than that in which the area occupied by the insulating layer 1 is the same and the recess 2b is not provided.
Therefore, according to the printed wiring board 100 according to the present embodiment, the amount of heat radiated from the solid pattern 2 is increased without increasing the area occupied by the solid pattern 2 with respect to the surface of the insulating layer 1 and without using heat radiating parts. Can be made to.

〔1−2.印刷配線板の製造方法〕
次に、上記印刷配線板100の製造方法について説明する。
図4,5は、印刷配線板100の製造途中の状態を示す断面図である。
[1-2. Manufacturing method of printed wiring board]
Next, a method of manufacturing the printed wiring board 100 will be described.
4 and 5 are cross-sectional views showing a state in which the printed wiring board 100 is in the process of being manufactured.

本実施形態に係る印刷配線板100の製造方法は、めっき前工程と、めっき工程と、レジスト形成工程と、孔形成工程と、開口形成工程と、エッチング工程と、レジスト剥離工程と、を含む。
また、本実施形態に係る製造方法では、銅張積層板100Bを用いて印刷配線板100を製造する。
The method for manufacturing the printed wiring board 100 according to the present embodiment includes a pre-plating step, a plating step, a resist forming step, a hole forming step, an opening forming step, an etching step, and a resist peeling step.
Further, in the manufacturing method according to the present embodiment, the printed wiring board 100 is manufactured using the copper-clad laminate 100B.

ここで用いられる、銅張積層板100Bは、図4(a)に示すように、絶縁層1と、銅箔21と、を有する。
絶縁層1は、上記印刷配線板100における絶縁層1に相当する。
銅箔21は、絶縁層1の第一面1a全面に形成されている。
本実施形態に係る銅箔21の厚さは、18μmである。
As shown in FIG. 4A, the copper-clad laminate 100B used here has an insulating layer 1 and a copper foil 21.
The insulating layer 1 corresponds to the insulating layer 1 in the printed wiring board 100.
The copper foil 21 is formed on the entire surface of the first surface 1a of the insulating layer 1.
The thickness of the copper foil 21 according to this embodiment is 18 μm.

はじめのめっき前工程(第四工程)では、銅張積層板100Bの絶縁層1の第一面1aに形成された銅箔21を、めっき前処理としてエッチングする。
本実施形態に係るめっき前工程では、銅箔21における表面から深さ3μm程度までの表層部を除去する。これにより金属酸化物の除去ととともに銅箔の表面を整えることができる。
In the first pre-plating step (fourth step), the copper foil 21 formed on the first surface 1a of the insulating layer 1 of the copper-clad laminate 100B is etched as a pre-plating treatment.
In the pre-plating step according to the present embodiment, the surface layer portion of the copper foil 21 up to a depth of about 3 μm is removed from the surface. This makes it possible to remove the metal oxide and prepare the surface of the copper foil.

銅箔21をエッチングした後は、めっき工程(第五工程)に移る。
めっき工程では、めっき前処理された銅箔21の表面にめっきを施すことにより、図4(a)に示したように、銅箔21とめっき層22とからなる導体層2Bを形成する。
本実施形態に係るめっき工程では、めっき層22の厚さを15μm以上とする。これにより、厚さtが30μm以上の導体層2Bが形成される。めっき層22の厚さを15μm以上とするのは、スルーホールやビア(図示せず)の導通を確保するためである。
After etching the copper foil 21, the process proceeds to the plating step (fifth step).
In the plating step, the surface of the pre-plated copper foil 21 is plated to form a conductor layer 2B composed of the copper foil 21 and the plating layer 22, as shown in FIG. 4A.
In the plating step according to the present embodiment, the thickness of the plating layer 22 is set to 15 μm or more. As a result, the conductor layer 2B having a thickness t of 30 μm or more is formed. The thickness of the plating layer 22 is set to 15 μm or more in order to ensure the continuity of through holes and vias (not shown).

導体層2Bを形成した後は、レジスト形成工程(第一工程)に移る。
レジスト形成工程では、図4(b)に示すように、絶縁層1の第一面1aに形成された導体層2Bにおける絶縁層1が接する側とは反対側の面(以下第三面2a1)にエッチングレジストRを形成する。
本実施形態に係るレジスト形成工程では、導体層2Bの第三面2a1に感光性のドライフィルムをラミネートする。
本実施形態に係るレジスト形成工程では、本体R11の表面がカバーR12で被覆された状態のドライフィルムをラミネートする。
After forming the conductor layer 2B, the process proceeds to a resist forming step (first step).
In the resist forming step, as shown in FIG. 4B, the surface of the conductor layer 2B formed on the first surface 1a of the insulating layer 1 opposite to the side in contact with the insulating layer 1 (hereinafter referred to as the third surface 2a1). to form the etching resist R 1.
In the resist forming step according to the present embodiment, a photosensitive dry film is laminated on the third surface 2a1 of the conductor layer 2B.
In the resist forming step according to the present embodiment, a dry film in which the surface of the main body R 11 is covered with the cover R 12 is laminated.

エッチングレジストRを形成した後は、孔形成工程(第二工程)に移る。
孔形成工程では、エッチングレジストRにおける、導体層2Bのベタパターン2となる部位と重なる領域に、厚さ方向に貫通する孔Raを複数形成する。
本実施形態に係る孔形成工程では、図4(c)に示すように、エッチングレジストRにピンPを刺すことにより複数の孔Raを形成する。
ピンPの太さは、形成しようとする凹部2bの開口2cの直径よりも小さくする。
ここでは、複数のピンPを同時に刺してもよいし、1ないし孔Raの形成数よりも少ない複数のピンPを複数回刺してもよい。
また、本実施形態に係る孔形成工程では、カバーR12の上からピンPを刺す。
After forming the etching resist R 1 , the process proceeds to the hole forming step (second step).
The hole forming step, the etching resist R 1, in a region overlapping with the region to be solid pattern 2 of the conductive layers 2B, forming a plurality of holes Ra penetrating in the thickness direction.
The hole forming step according to the present embodiment, as shown in FIG. 4 (c), to form a plurality of holes Ra by prick pins P on the etching resist R 1.
The thickness of the pin P is made smaller than the diameter of the opening 2c of the recess 2b to be formed.
Here, a plurality of pins P may be pierced at the same time, or a plurality of pins P less than the number of formed 1 or holes Ra may be pierced a plurality of times.
Further, in the hole forming step according to the present embodiment, the pin P is pierced from above the cover R 12.

また、エッチングレジストRに複数の孔Raを形成した後は、開口形成工程に移る。
この開口形成工程では、エッチングレジストRを露光し現像することにより、エッチングレジストRに、少なくともベタパターン2を形成するための開口を形成する。
本実施形態に係る開口形成工程では、ベタパターン2を形成するための開口と共に他の配線パターンを形成するための開口も形成する。
ドライフィルムはネガ型のレジストであるため、ドライフィルムにおけるベタパターン2及び他の配線パターンを形成する部位を露光し現像する。これにより、ドライフィルムにおける導体層2Bの除去したい部位と重なる部位に開口が形成される。
なお、この開口形成工程は、エッチング工程に移る前であればよく、孔形成工程の前であってもよいが孔形成工程の後がよい。なお、孔形成工程の後がよいのは、孔形成工程におけるハンドリングで、エッチングレジストRに傷がつきにくくなるためである。
Further, after forming a plurality of holes Ra in the etching resist R 1 , the process proceeds to the opening forming step.
In the opening forming step, by exposing the etching resist R 1 development, the etching resist R 1, to form an opening for forming at least a solid pattern 2.
In the opening forming step according to the present embodiment, an opening for forming another wiring pattern is formed together with an opening for forming the solid pattern 2.
Since the dry film is a negative type resist, a portion of the dry film that forms the solid pattern 2 and other wiring patterns is exposed and developed. As a result, an opening is formed in the portion of the dry film that overlaps with the portion of the conductor layer 2B to be removed.
The opening formation step may be performed before the etching step, and may be before the hole forming step, but may be after the hole forming step. Incidentally, it is after the hole forming step, in the handling of the hole forming step, in order to hardly scratched etching resist R 1.

複数の孔Raを形成した後は、エッチング工程(第三工程)に移る。
エッチング工程では、複数の孔Raが形成されたエッチングレジストR(本体R11)を介して導体層2Bをエッチングすることにより、導体層2Bの第三面2a1に複数の凹部2bを形成する。
導体層2Bは、図5(a)に示すように、エッチング液に触れた箇所から放射状にエッチングされていく。
また、本実施形態に係るエッチング工程では、凹部2bの底が、絶縁層1とベタパターン2との境界面に達する(凹部2bの深さdが導体層2Bの厚さtより大きくなる)前にエッチングを終える。
これは、凹部2bの底が絶縁層1とベタパターン2との境界面に達すると、凹部2bの底が導体ではなくなる(絶縁層1が露出する)ため、その分だけ凹部2b内面の表面積が減少してしまうためである。
エッチング後、絶縁層1の第一面1aに少なくともベタパターン2形成されるとともに、図5(b)に示すように、ベタパターン2の第三面2a1が複数の凹部2bを有する第二面2aとなる。
After forming the plurality of holes Ra, the process proceeds to the etching step (third step).
In the etching step, a plurality of recesses 2b are formed on the third surface 2a1 of the conductor layer 2B by etching the conductor layer 2B through the etching resist R 1 (main body R 11 ) in which a plurality of holes Ra are formed.
As shown in FIG. 5A, the conductor layer 2B is etched radially from the portion in contact with the etching solution.
Further, in the etching step according to the present embodiment, before the bottom of the recess 2b reaches the boundary surface between the insulating layer 1 and the solid pattern 2 (the depth d of the recess 2b becomes larger than the thickness t of the conductor layer 2B). Finish the etching.
This is because when the bottom of the recess 2b reaches the boundary surface between the insulating layer 1 and the solid pattern 2, the bottom of the recess 2b is no longer a conductor (the insulating layer 1 is exposed), so that the surface area of the inner surface of the recess 2b is increased by that amount. This is because it will decrease.
After etching, at least a solid pattern 2 is formed on the first surface 1a of the insulating layer 1, and as shown in FIG. 5B, the third surface 2a1 of the solid pattern 2 has a plurality of recesses 2b. It becomes.

凹部2bを形成した後は、レジスト剥離工程に移る。
レジスト剥離工程では、図5(c)に示すように、ベタパターン2及び他の配線パターンからエッチングレジストRを剥離(ドライフィルムの本体R11を剥離)する。
こうして、本実施形態に係る印刷配線板100が製造される。
After forming the recess 2b, the process proceeds to the resist peeling step.
The resist stripping step, as shown in FIG. 5 (c), separating the etching resist R 1 from the solid pattern 2 and other wiring patterns (peeling body R 11 of the dry film).
In this way, the printed wiring board 100 according to the present embodiment is manufactured.

なお、上記孔Raの形成は、ピンPを用いずに行うことも可能である。
その場合には、レジスト形成工程の後、孔形成工程を飛ばして開口形成工程に移る。そして、開口形成工程において、エッチングレジストRを露光し現像することにより、ベタパターン2を形成するための開口と同時に複数の孔Raを形成する。
このようにすれば、印刷配線板100の製造工程を簡略化することができる。
It is also possible to form the hole Ra without using the pin P.
In that case, after the resist forming step, the hole forming step is skipped and the opening forming step is started. Then, in the opening forming step, by exposing and developing the etching resist R 1 , a plurality of holes Ra are formed at the same time as the opening for forming the solid pattern 2.
In this way, the manufacturing process of the printed wiring board 100 can be simplified.

<2.第二実施形態>
次に、本開示の第二実施形態について説明する。
なお、ここでは、上記実施形態と共通する構成については同一の符号を付し、その説明を省略する。
<2. Second Embodiment>
Next, the second embodiment of the present disclosure will be described.
In addition, here, the same reference numerals are given to the configurations common to the above-described embodiments, and the description thereof will be omitted.

〔2−1.印刷配線板の構成〕
始めに、本実施形態に係る印刷配線板100Aの構成について説明する。
図6は本実施形態に係る印刷配線板100Aの一部を示す斜視図、図7は図6のVII−VII断面図、図8は図6のVIII−VIII断面図である。
[2-1. Configuration of printed wiring board]
First, the configuration of the printed wiring board 100A according to the present embodiment will be described.
6 is a perspective view showing a part of the printed wiring board 100A according to the present embodiment, FIG. 7 is a sectional view taken along line VII-VII of FIG. 6, and FIG. 8 is a sectional view taken along line VIII-VIII of FIG.

本実施形態に係る印刷配線板100Aは、ベタパターン2Aの形状が上記第一実施形態と異なる。
すなわち、本実施形態に係るベタパターン2Aは、図6に示すように、絶縁層1が接する側とは反対側に、複数の凸部2eを有する。
具体的には、ベタパターン2Aの絶縁層1が接する側とは反対側の面(以下、第四面2d)が複数の凸部2eを有する。
The shape of the solid pattern 2A of the printed wiring board 100A according to the present embodiment is different from that of the first embodiment.
That is, as shown in FIG. 6, the solid pattern 2A according to the present embodiment has a plurality of convex portions 2e on the side opposite to the side in which the insulating layer 1 is in contact.
Specifically, the surface of the solid pattern 2A opposite to the side in contact with the insulating layer 1 (hereinafter referred to as the fourth surface 2d) has a plurality of convex portions 2e.

各凸部2eの形状は、柱状である。
本実施形態に係る凸部2eの形状は、円柱状である。
すなわち、凸部2eの上面2fは、円形である。
また、凸部2eの側面2gは、図7に示すように、第一面1aと直交している。
また、凸部2eの幅wは、どの高さにおいても等しい。
なお、凸部2eは、完全な柱状をしていなくてもよい。例えば、上部と下部とで太さが異なっていてもよい。上端部が丸みを帯びていてもよいし、円錐に近い形状になっていてもよい。
The shape of each convex portion 2e is columnar.
The shape of the convex portion 2e according to the present embodiment is a columnar shape.
That is, the upper surface 2f of the convex portion 2e is circular.
Further, as shown in FIG. 7, the side surface 2g of the convex portion 2e is orthogonal to the first surface 1a.
Further, the width w of the convex portion 2e is equal at any height.
The convex portion 2e does not have to have a perfect columnar shape. For example, the thickness may be different between the upper part and the lower part. The upper end may be rounded or may have a shape close to a cone.

凸部2eの高さhは、15μm以上である。
本実施形態に係る凸部2eは、高さhと幅wとが等しい。
凸部2eは、このような高さh及び幅wを有することにより、効率よく放熱することができる。
なお、凸部2eは、高さhが幅wより大きくてもよいし、幅wの高さhより大きくてもよい。
また、複数の凸部2eは、全て同じサイズでなくてもよい。すなわち、一部の凸部2eの幅w及び高さhの少なくとも一方が、他の凸部2eの幅w及び高さhよりも大きく又は小さくなっていてもよい。
The height h of the convex portion 2e is 15 μm or more.
The height h and the width w of the convex portion 2e according to the present embodiment are equal to each other.
By having such a height h and a width w, the convex portion 2e can efficiently dissipate heat.
The height h of the convex portion 2e may be larger than the width w, or may be larger than the height h of the width w.
Further, the plurality of convex portions 2e do not have to be all the same size. That is, at least one of the width w and the height h of the part of the convex portion 2e may be larger or smaller than the width w and the height h of the other convex portion 2e.

第一面1aと直交する方向から見たときの、本実施形態に係る複数の凸部2eは、図6に示したように、行列状に配列されている。
また、複数の凸部2eは、ベタパターン2Aの第四面2d全体に分布するように配列されている。
なお、凸部2eの配列は行列状に限られず、千鳥状等、ある一定の規則性を有していればよい。
隣り合う凸部2eと凸部2eとの距離iの好ましい範囲は、図8に示すように、凸部2eの幅w以上である。
なお、全ての凸部2eと凸部2eとの距離iが均一でなくてもよい。すなわち、一部の凸部2eと凸部2eとの距離iが、上記距離iよりも大きく又は小さくなっていてもよい。
As shown in FIG. 6, the plurality of convex portions 2e according to the present embodiment when viewed from a direction orthogonal to the first surface 1a are arranged in a matrix.
Further, the plurality of convex portions 2e are arranged so as to be distributed over the entire fourth surface 2d of the solid pattern 2A.
The arrangement of the convex portions 2e is not limited to a matrix shape, and may have a certain regularity such as a staggered shape.
As shown in FIG. 8, the preferable range of the distance i between the adjacent convex portions 2e and the convex portions 2e is the width w or more of the convex portions 2e.
The distances i between all the convex portions 2e and the convex portions 2e do not have to be uniform. That is, the distance i between a part of the convex portion 2e and the convex portion 2e may be larger or smaller than the above distance i.

円柱の凸部2eの表面積は、側面2gの分だけ、底面と合同な円の面積よりも大きい。
このため、上述したように構成された印刷配線板100Aは、ベタパターン2Aの表面積が、第四面2dが単純な平面のものに比べ、凸部2eの分だけ大きい。
このため、ベタパターン2Aの放熱量は、絶縁層1に対する占有面積が等しく凸部2eを有していないものに比べて多くなる。
従って、本実施形態に係る印刷配線板100Aによれば、絶縁層1の表面に対するベタパターン2Aの占有面積を増やすことなく、かつ放熱用の部品を用いることなく、ベタパターン2Aの放熱量を増加させることができる。
The surface area of the convex portion 2e of the cylinder is larger than the area of the circle congruent with the bottom surface by the amount of the side surface 2g.
Therefore, in the printed wiring board 100A configured as described above, the surface area of the solid pattern 2A is larger by the amount of the convex portion 2e than that of the flat surface having the fourth surface 2d.
Therefore, the amount of heat radiated from the solid pattern 2A is larger than that in which the area occupied by the insulating layer 1 is the same and the convex portion 2e is not provided.
Therefore, according to the printed wiring board 100A according to the present embodiment, the amount of heat radiated from the solid pattern 2A is increased without increasing the area occupied by the solid pattern 2A with respect to the surface of the insulating layer 1 and without using heat radiating parts. Can be made to.

〔2−2.印刷配線板の製造方法〕
次に、上記印刷配線板100Aの製造方法について説明する。
図9,10は、印刷配線板100Aの製造途中の状態を示す断面図である。
[2-2. Manufacturing method of printed wiring board]
Next, a method of manufacturing the printed wiring board 100A will be described.
9 and 10 are cross-sectional views showing a state in which the printed wiring board 100A is being manufactured.

本実施形態に係る印刷配線板100Aの製造方法は、パターン形成工程と、レジスト形成工程と、孔形成工程と、めっき工程と、レジスト剥離工程と、を含む。 The method for manufacturing the printed wiring board 100A according to the present embodiment includes a pattern forming step, a resist forming step, a hole forming step, a plating step, and a resist peeling step.

はじめのパターン形成工程では、図9(a)に示すように、絶縁層1の第一面1aに、平坦ベタパターン2C及び他の配線パターン2Dを形成する。
この平坦ベタパターン2Cは、後に本実施形態に係るベタパターン2Aになる。この平坦ベタパターン2Cは、まだ凸部2eを有しておらず、絶縁層1が接する側とは反対側の面(以下、第五面2d1)は平坦である。
なお、本実施形態に係る製造方法では、平坦ベタパターン2C及び図示しない他の配線パターン2Dを任意の方法で形成することができる。すなわち、サブトラクティブ法、セミアディティブ法、MSAP(Modified Semi-Additive Process)のうちのいずれの方法を用いることもできる。
In the first pattern forming step, as shown in FIG. 9A, a flat solid pattern 2C and another wiring pattern 2D are formed on the first surface 1a of the insulating layer 1.
This flat solid pattern 2C will later become the solid pattern 2A according to the present embodiment. This flat solid pattern 2C does not yet have the convex portion 2e, and the surface opposite to the side in contact with the insulating layer 1 (hereinafter, the fifth surface 2d1) is flat.
In the manufacturing method according to the present embodiment, the flat solid pattern 2C and the other wiring pattern 2D (not shown) can be formed by any method. That is, any of the subtractive method, the semi-additive method, and the MSAP (Modified Semi-Additive Process) can be used.

このパターン形成工程において、サブトラクティブ法を用いる場合は、平坦ベタパターン等2C等と同時にめっきリードを形成する。
このめっきリードは、後述するめっき工程で電解銅めっきを行う際の電源を確保するためのものである。
一方、パターン形成工程において、セミアディティブ法又はMSAPを用いる場合は、平坦ベタパターン2C等の形成に用いられるシード層を、後述するめっき工程で電解銅めっきを行う際の電源確保に用いる。
When the subtractive method is used in this pattern forming step, plating leads are formed at the same time as 2C such as a flat solid pattern.
This plating lead is for securing a power source when performing electrolytic copper plating in the plating process described later.
On the other hand, when the semi-additive method or MSAP is used in the pattern forming step, the seed layer used for forming the flat solid pattern 2C or the like is used to secure a power source when performing electrolytic copper plating in the plating step described later.

平坦ベタパターン2Cを形成した後は、レジスト形成工程(第六工程)に移る。
このレジスト形成工程では、図9(b)に示すように、絶縁層1の第一面1aに形成された少なくとも平坦ベタパターン2Cの第五面2d1にめっきレジストRを形成する。
本実施形態に係るレジスト形成工程では、他の配線パターン2Dの表面及び平坦ベタパターン2Cの第五面2d1に感光性のドライフィルムをラミネートする。
また、本実施形態に係るレジスト形成工程では、使用するドライフィルムの厚さを、25μmとする。
After forming the flat solid pattern 2C, the process proceeds to the resist forming step (sixth step).
In the resist forming step, as shown in FIG. 9 (b), to form a plating resist R 2 Fifth surface 2d1 of at least flat solid pattern 2C formed on the first surface 1a of the insulating layer 1.
In the resist forming step according to the present embodiment, a photosensitive dry film is laminated on the surface of another wiring pattern 2D and the fifth surface 2d1 of the flat solid pattern 2C.
Further, in the resist forming step according to the present embodiment, the thickness of the dry film used is 25 μm.

めっきレジストRを形成した後は、孔形成工程(第七工程)に移る。
この孔形成工程では、めっきレジストRを露光し現像することにより、図9(c)に示すように、めっきレジストRにおける、平坦ベタパターン2Cと重なる領域に、厚さ方向に貫通する複数の孔Rbを形成する。
ドライフィルムはネガ型のレジストであるため、ドライフィルムにおける孔Rbを形成しない部位を露光し現像する。これにより、ドライフィルムにおける凸部2eを形成する部位に孔Rbが形成される。
本実施形態に係る孔形成工程では、孔Rbとして円孔を形成する。
形成する各孔Rbの直径は、形成しようとする凸部2eの幅wと等しくする。
After forming the plating resist R 2 proceeds to hole forming step (seventh step).
Multiple this hole forming step, by developing exposed plating resist R 2, as shown in FIG. 9 (c), the plating resist R 2, in a region overlapping with the flat solid pattern 2C, penetrating in the thickness direction Hole Rb is formed.
Since the dry film is a negative type resist, a portion of the dry film that does not form pores Rb is exposed and developed. As a result, holes Rb are formed in the portion of the dry film that forms the convex portion 2e.
In the hole forming step according to the present embodiment, a circular hole is formed as the hole Rb.
The diameter of each hole Rb to be formed is equal to the width w of the convex portion 2e to be formed.

また、本実施形態に係る孔形成工程では、めっきレジストRをその表面と直交する方向から見たときの複数の孔Rbの配列を、上記凸部2eの配列と等しくする。
また、本実施形態に係る孔形成工程では、孔Rbと孔Rbとの距離を、孔Rbの直径以上にする。すなわち、後述するめっき工程で形成される凸部2eと凸部2eとの距離iを凸部2eの幅w以上にする。
これは、孔Rbと孔Rbとの距離を孔Rbの直径より狭くすると、孔Rbと孔Rbとの間のめっきレジストRとその土台(ここでは平坦ベタパターン2C)との接触面積が小さくなりすぎ、めっき中にめっきレジストRが土台から剥離してしまう可能性があるためである。
Further, in the hole forming step according to the present embodiment, the arrangement of the plurality of holes Rb when viewed plating resist R 2 from a direction perpendicular to its surface, is equal to the sequence of the projecting portion 2e.
Further, in the hole forming step according to the present embodiment, the distance between the hole Rb and the hole Rb is set to be equal to or larger than the diameter of the hole Rb. That is, the distance i between the convex portion 2e and the convex portion 2e formed in the plating step described later is set to be equal to or larger than the width w of the convex portion 2e.
This is because when the distance between the holes Rb and hole Rb is narrower than the diameter of the hole Rb, the contact area of the plating resist R 2 and its base (where flat solid pattern 2C) between the hole Rb and hole Rb smaller becomes excessively, the plating resist R 2 in the plating is because there is a possibility that the detached from the ground.

なお、後述するめっき工程において、凸部2eの他に、配線パターンの他の構成要素(例えば部品実装用パッド)をめっきで形成する場合には、めっきレジストRにおける、導体層2Bの他の構成要素となる部位と重なる領域に、他の構成要素を形成するための開口も併せて形成する。 Incidentally, in the plating step to be described later, in addition to the convex portions 2e, if the other components of the wiring pattern (e.g. pad component mounting) formed by plating is in the plating resist R 2, other conductor layer 2B An opening for forming another component is also formed in a region overlapping the portion to be a component.

めっきレジストRに複数の孔Rbを形成した後は、めっき工程(第八工程)に移る。
めっき工程では、複数の前記孔Rbが形成されためっきレジストRを介して、平坦ベタパターン2Cの第五面2d1に電解銅めっきを施すことにより、第五面2d1における孔Rbから露出する部位に複数の凸部2eを形成する。
このめっき工程で、凸部2eと共に配線パターンの他の構成要素をめっきで形成する場合、他の構成要素の厚さを15μm以上にする必要がある。このため、他の構成要素を形成する場合には、同時に形成される凸部2eの高さhも15μm以上となる。
After forming a plurality of holes Rb the plating resist R 2, moves to the plating step (Eighth step).
Site in the plating process, through the plating resist R 2 in which a plurality of said holes Rb is formed by performing electrolytic copper plating to the fifth surface 2d1 of the flat solid pattern 2C, exposed from the hole Rb of the fifth surface 2d1 A plurality of convex portions 2e are formed on the surface.
In this plating step, when the other components of the wiring pattern are formed by plating together with the convex portion 2e, the thickness of the other components needs to be 15 μm or more. Therefore, when forming other components, the height h of the convex portion 2e formed at the same time is also 15 μm or more.

また、本実施形態に係るめっき工程では、凸部2eの上面2fが、めっきレジストRの表面に達する(凸部2eの高さhがめっきレジストRの厚さより大きくなる)前にめっきを終える。
これは、凸部2eの高さhがめっきレジストRの厚さを超えると、凸部2eにおけるめっきレジストRの表面を超えた部位が幅方向に広がり、めっきレジストRが凸部2eに引っかかってしまうためである。
なお、上述したパターン形成工程で、めっきリードを形成した場合は、このめっき工程の終わりに、めっきリードを切断又はエッチングにより除去する。
めっき後、図10(a)に示すように、平坦ベタパターン2Cの第五面2d1が複数の凹部2bを有する第四面2dとなる。
Further, in the plating step according to the present embodiment, plating is performed before the upper surface 2f of the convex portion 2e reaches the surface of the plating resist R 2 (the height h of the convex portion 2e becomes larger than the thickness of the plating resist R 2). Finish.
This is because, when the height h of the convex portion 2e is greater than the thickness of the plating resist R 2, part beyond the surface of the plating resist R 2 in the convex portion 2e is spread in the width direction, the plating resist R 2 is convex portion 2e This is because it gets caught in.
When a plating lead is formed in the pattern forming step described above, the plating lead is removed by cutting or etching at the end of the plating step.
After plating, as shown in FIG. 10A, the fifth surface 2d1 of the flat solid pattern 2C becomes the fourth surface 2d having a plurality of recesses 2b.

凸部2eを形成した後は、レジスト剥離工程に移る。
レジスト剥離工程では、図10(b)に示すように、ベタパターン2A及び他の配線パターンからめっきレジストRを剥離(ドライフィルムを剥離)する。
こうして、本実施形態に係る印刷配線板100Aが製造される。
After forming the convex portion 2e, the process proceeds to the resist peeling step.
The resist stripping step, as shown in FIG. 10 (b), peeling the plating resist R 2 from solid pattern 2A and the other wiring patterns (peeling the dry film).
In this way, the printed wiring board 100A according to the present embodiment is manufactured.

<3.その他>
印刷配線板100,100Aは、ベタパターン2,2Aに複数の凹部2b及び複数の凸部2eのうちの少なくとも1種を有していればよく、ベタパターン2,2Aに凹部2bと凸部2eの両方を有していてもよい。
また、印刷配線板100,100Aは、凹部2bのみを有するベタパターン2と凸部2eのみを有するベタパターン2Aの両方を備えていてもよい。
<3. Others>
The printed wiring boards 100 and 100A need only have at least one of a plurality of concave portions 2b and a plurality of convex portions 2e in the solid patterns 2 and 2A, and the solid patterns 2 and 2A have the concave portions 2b and the convex portions 2e. You may have both.
Further, the printed wiring boards 100 and 100A may include both a solid pattern 2 having only the concave portion 2b and a solid pattern 2A having only the convex portion 2e.

100,100A 印刷配線板
1 絶縁層
1a 第一面(絶縁層の表面)
2,2A ベタパターン
2a 第二面
2b 凹部
2c 開口
2d 第四面
2e 凸部
2f 上面
2g 側面
21 銅箔
22 めっき層
100B 銅張積層板
2B 導体層
2a1 第三面
2C 平坦ベタパターン
2d1 第五面
2D 配線パターン
P ピン
エッチングレジスト
11 本体
12 カバー
Ra 孔
めっきレジスト
Rb 孔
i 凹部と凹部との(凸部と凸部との)距離
r 凹部の開口の半径
h 凸部の高さ
w 凸部の幅
d 凹部の深さ
t ベタパターンの厚さ
100,100A Printed wiring board 1 Insulation layer 1a First surface (surface of insulation layer)
2,2A Solid pattern 2a Second surface 2b Recessed surface 2c Opening 2d Fourth surface 2e Convex part 2f Top surface 2g Side surface 21 Copper foil 22 Plating layer 100B Copper-clad laminate 2B Conductor layer 2a1 Third surface 2C Flat solid pattern 2d1 Fifth surface 2D Wiring pattern P Pin R 1 Etching resist R 11 Main body R 12 Cover Ra Hole R 2 Plating resist Rb Hole i Distance between recesses (convex and convex) r Radius of recess opening radius h Convex height W The width of the convex part d The depth of the concave part t The thickness of the solid pattern

Claims (17)

絶縁層と、
前記絶縁層に導体で形成されたベタパターンと、を備え、
前記ベタパターンにおける前記絶縁層が接する側とは反対側に、当該ベタパターンの厚さ方向に貫通しない複数の凹部及び複数の凸部のうちの少なくとも1種を有する印刷配線板。
Insulation layer and
The insulating layer is provided with a solid pattern formed of a conductor.
A printed wiring board having at least one of a plurality of concave portions and a plurality of convex portions that do not penetrate in the thickness direction of the solid pattern on the side of the solid pattern opposite to the side in contact with the insulating layer.
前記凹部は、球面である請求項1に記載の印刷配線板。 The printed wiring board according to claim 1, wherein the recess is a spherical surface. 前記凹部の深さ及び開口の半径は、前記ベタパターンの厚さ以下である請求項1又は請求項2に記載の印刷配線板。 The printed wiring board according to claim 1 or 2, wherein the depth of the recess and the radius of the opening are equal to or less than the thickness of the solid pattern. 隣り合う前記凹部と前記凹部との距離は、前記凹部の開口の直径以上である請求項1から請求項3のいずれか一項に記載の印刷配線板。 The printed wiring board according to any one of claims 1 to 3, wherein the distance between the adjacent recesses is equal to or larger than the diameter of the opening of the recess. 前記ベタパターンの厚さは、30μm以上である請求項1から請求項4のいずれか一項に記載の印刷配線板。 The printed wiring board according to any one of claims 1 to 4, wherein the solid pattern has a thickness of 30 μm or more. 前記凸部の形状は、柱状である請求項1に記載の印刷配線板。 The printed wiring board according to claim 1, wherein the shape of the convex portion is columnar. 隣り合う前記凸部と前記凸部との距離は、前記凸部の幅以上である請求項1又は請求項6に記載の印刷配線板。 The printed wiring board according to claim 1 or 6, wherein the distance between the adjacent convex portions is equal to or greater than the width of the convex portions. 前記凸部の高さは、前記凸部の幅と等しい請求項1、請求項6又は請求項7に記載の印刷配線板。 The printed wiring board according to claim 1, claim 6 or claim 7, wherein the height of the convex portion is equal to the width of the convex portion. 前記凸部の高さは、15μm以上である請求項1、請求項6、請求項7又は請求項8に記載の印刷配線板。 The printed wiring board according to claim 1, claim 6, claim 7, or claim 8, wherein the height of the convex portion is 15 μm or more. 絶縁層の表面に形成された導体層の表面にエッチングレジストを形成する第一工程と、
前記エッチングレジストにおける、前記導体層のベタパターンとなる部位と重なる領域に、厚さ方向に貫通する孔を複数形成する第二工程と、
複数の前記孔が形成された前記エッチングレジストを介して前記導体層をエッチングすることにより、前記導体層の表面に複数の凹部を形成する第三工程と、を含む印刷配線板の製造方法。
The first step of forming an etching resist on the surface of the conductor layer formed on the surface of the insulating layer, and
A second step of forming a plurality of holes penetrating in the thickness direction in a region of the etching resist that overlaps with a solid pattern portion of the conductor layer.
A method for manufacturing a printed wiring board, comprising a third step of forming a plurality of recesses on the surface of the conductor layer by etching the conductor layer through the etching resist in which the plurality of holes are formed.
前記第二工程において、前記エッチングレジストにピンを刺すことにより複数の前記孔を形成する請求項10に記載の印刷配線板の製造方法。 The method for manufacturing a printed wiring board according to claim 10, wherein in the second step, a plurality of the holes are formed by piercing the etching resist with a pin. 前記第三工程に移る前に、前記エッチングレジストを露光し現像することにより、前記エッチングレジストに、少なくとも前記ベタパターンを形成するための開口を形成する請求項10又は請求項11に記載の印刷配線板の製造方法。 The printed wiring according to claim 10 or 11, wherein an opening for forming at least the solid pattern is formed in the etching resist by exposing and developing the etching resist before moving to the third step. How to make a board. 前記第二工程において、前記エッチングレジストを露光し現像することにより複数の前記孔を形成する請求項10に記載の印刷配線板の製造方法。 The method for manufacturing a printed wiring board according to claim 10, wherein in the second step, a plurality of the holes are formed by exposing and developing the etching resist. 前記第二工程において、前記エッチングレジストを露光し現像することにより、前記複数の前記孔とともに少なくとも前記ベタパターンを形成するための開口を形成する請求項12に記載の印刷配線板の製造方法。 The method for manufacturing a printed wiring board according to claim 12, wherein in the second step, the etching resist is exposed and developed to form an opening for forming at least the solid pattern together with the plurality of holes. 前記第三工程において、前記凹部の底が、前記絶縁層と前記ベタパターンとの境界面に達する前にエッチングを終える請求項10に記載の印刷配線板の製造方法。 The method for manufacturing a printed wiring board according to claim 10, wherein in the third step, etching is completed before the bottom of the recess reaches the boundary surface between the insulating layer and the solid pattern. 前記第一工程の前に、前記絶縁層の表面に形成された銅箔を、めっき前処理としてエッチングする第四工程と、
めっき前処理された前記銅箔の表面にめっきを施すことにより、前記銅箔と厚さ15μm以上のめっき層とからなり合計の厚さが30μm以上の前記導体層を形成する第五工程と、を更に含む請求項10又は請求項11に記載の印刷配線板の製造方法。
Prior to the first step, a fourth step of etching the copper foil formed on the surface of the insulating layer as a pre-plating treatment,
A fifth step of forming the conductor layer having a total thickness of 30 μm or more, which is composed of the copper foil and a plating layer having a thickness of 15 μm or more, by plating the surface of the copper foil which has been pre-plated. The method for manufacturing a printed wiring board according to claim 10 or 11, further comprising.
絶縁層の表面に形成された、表面が平坦な平坦ベタパターンにめっきレジストを形成する第六工程と、
前記めっきレジストを露光し現像することにより、前記めっきレジストにおける、前記平坦ベタパターンと重なる領域に、厚さ方向に貫通する複数の孔を形成する第七工程と、
複数の前記孔が形成された前記めっきレジストを介して、前記平坦ベタパターンの表面に電解銅めっきを行うことにより、前記平坦ベタパターンの表面に複数の凸部を形成する第八工程と、を含む印刷配線板の製造方法。
The sixth step of forming a plating resist on a flat solid pattern formed on the surface of the insulating layer, and
A seventh step of forming a plurality of holes penetrating in the thickness direction in a region of the plating resist that overlaps with the flat solid pattern by exposing and developing the plating resist.
The eighth step of forming a plurality of convex portions on the surface of the flat solid pattern by performing electrolytic copper plating on the surface of the flat solid pattern through the plating resist in which the plurality of holes are formed. Manufacturing method of printed wiring board including.
JP2019238790A 2019-12-27 2019-12-27 Printed-circuit board and method for manufacturing printed-circuit board Pending JP2021108321A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019238790A JP2021108321A (en) 2019-12-27 2019-12-27 Printed-circuit board and method for manufacturing printed-circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019238790A JP2021108321A (en) 2019-12-27 2019-12-27 Printed-circuit board and method for manufacturing printed-circuit board

Publications (1)

Publication Number Publication Date
JP2021108321A true JP2021108321A (en) 2021-07-29

Family

ID=76967993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019238790A Pending JP2021108321A (en) 2019-12-27 2019-12-27 Printed-circuit board and method for manufacturing printed-circuit board

Country Status (1)

Country Link
JP (1) JP2021108321A (en)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03145748A (en) * 1989-10-31 1991-06-20 Narumi China Corp Ceramic circuit board
JPH03109364U (en) * 1990-02-21 1991-11-11
JP2002289990A (en) * 2001-03-23 2002-10-04 Denso Corp Printed board
JP2006351976A (en) * 2005-06-20 2006-12-28 Murata Mfg Co Ltd Circuit module and circuit device
JP2007142092A (en) * 2005-11-17 2007-06-07 Ibaraki Univ Manufacturing method of high density wiring substrate, high density wiring substrate manufactured by using the method, electronic device and electronic apparatus
JP2018174217A (en) * 2017-03-31 2018-11-08 株式会社荏原製作所 Plating method and plating device
JP2018207083A (en) * 2017-06-09 2018-12-27 イビデン株式会社 Printed wiring board and manufacturing method therefor
WO2019167509A1 (en) * 2018-03-01 2019-09-06 富士電機株式会社 Semiconductor device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03145748A (en) * 1989-10-31 1991-06-20 Narumi China Corp Ceramic circuit board
JPH03109364U (en) * 1990-02-21 1991-11-11
JP2002289990A (en) * 2001-03-23 2002-10-04 Denso Corp Printed board
JP2006351976A (en) * 2005-06-20 2006-12-28 Murata Mfg Co Ltd Circuit module and circuit device
JP2007142092A (en) * 2005-11-17 2007-06-07 Ibaraki Univ Manufacturing method of high density wiring substrate, high density wiring substrate manufactured by using the method, electronic device and electronic apparatus
JP2018174217A (en) * 2017-03-31 2018-11-08 株式会社荏原製作所 Plating method and plating device
JP2018207083A (en) * 2017-06-09 2018-12-27 イビデン株式会社 Printed wiring board and manufacturing method therefor
WO2019167509A1 (en) * 2018-03-01 2019-09-06 富士電機株式会社 Semiconductor device

Similar Documents

Publication Publication Date Title
US8112884B2 (en) Method for providing an efficient thermal transfer through a printed circuit board
US9258897B2 (en) Wiring board and method for manufacturing the same
US9893016B2 (en) Multilayer wiring board having wiring structure for mounting multiple electronic components and method for manufacturing the same
KR101181105B1 (en) The radiant heat circuit board and the method for manufacturing the same
US10231336B2 (en) Printed wiring board for mounting electronic component
KR20070085917A (en) Printed board and printed board manuafctruing method
JP6501638B2 (en) Electronic device
US9831163B2 (en) Circuit substrate and method for manufacturing the same
JP2015146346A (en) multilayer wiring board
KR20160007455A (en) Printed circuit board
JP2006114606A (en) Printed wiring board, substrate therefor and method of manufacturing substrate for printed wiring board
US20140174793A1 (en) Printed circuit board and method for manufacturing the same
US20090166077A1 (en) Wiring board and method of manufacturing the same
US20160014879A1 (en) A printed circuit board (pcb) structure
JP7344639B2 (en) Wiring boards and semiconductor devices
JP6830583B2 (en) How to manufacture wiring parts
US10134693B2 (en) Printed wiring board
US9793241B2 (en) Printed wiring board
JP2021108321A (en) Printed-circuit board and method for manufacturing printed-circuit board
CN112040629A (en) Circuit board and manufacturing method thereof
JP2005191100A (en) Semiconductor board and its manufacturing method
KR101231274B1 (en) The printed circuit board and the method for manufacturing the same
US20160027725A1 (en) Multilayer wiring board and method for manufacturing same
JPH07235737A (en) Electronic device with heat sink and method of manufacturing it
SE518269C2 (en) PCBs and method for processing PCBs

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230322

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230926