JP2021103923A - Voltage suppression circuit and dc-dc conversion circuit - Google Patents
Voltage suppression circuit and dc-dc conversion circuit Download PDFInfo
- Publication number
- JP2021103923A JP2021103923A JP2019234491A JP2019234491A JP2021103923A JP 2021103923 A JP2021103923 A JP 2021103923A JP 2019234491 A JP2019234491 A JP 2019234491A JP 2019234491 A JP2019234491 A JP 2019234491A JP 2021103923 A JP2021103923 A JP 2021103923A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- suppression
- circuit
- voltage suppression
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、半導体素子が導通状態から非導通状態に切り替わることで発生するサージ電圧を抑制するための電圧抑制回路、および、当該電圧抑制回路を備えた直流−直流変換回路に関する。 The present invention relates to a voltage suppression circuit for suppressing a surge voltage generated when a semiconductor element switches from a conductive state to a non-conducting state, and a DC-DC conversion circuit provided with the voltage suppression circuit.
従来、図６（ａ）に示すような直流−直流変換回路（以下、「ＤＣ−ＤＣコンバータ」という。）が知られている。このＤＣ−ＤＣコンバータは、直流電源から出力される直流電圧をインバータ回路により交流電圧に変換する。そして、変換された交流電圧をトランスにより負荷に適した電圧に変圧する。変圧された交流電圧は、整流回路にて直流電圧に変換され、負荷に供給される。これにより、ＤＣ−ＤＣコンバータは、直流電源の出力電圧を負荷に適した電圧に変換し、供給している。このようなＤＣ−ＤＣコンバータにおいて、整流回路を構成する半導体素子（図６（ａ）では整流ダイオードＤ０）が導通状態（オン状態）から非導通状態（オフ状態）に切り替わるときに、サージ電圧が発生することが知られている。このサージ電圧は、回路部品の寄生インダクタンスの影響などにより発生する。例えば、半導体素子が整流ダイオードである場合、当該整流ダイオードがオン状態からオフ状態に切り替わることで、逆回復電圧サージが発生し、また、半導体素子がＭＯＳＦＥＴなどのスイッチング素子である場合、当該スイッチング素子がオン状態からオフ状態に切り替わることで、ターンオフ電圧サージが発生する。これらのサージ電圧の影響により、電圧振動が発生し、ノイズの原因となっていた。また、このサージ電圧は、高電圧であるが故、半導体素子に入力されると当該半導体素子を損壊する可能性がある。なお、上記サージ電圧は、整流回路を構成する半導体素子に限られず、オン状態とオフ状態とが切り替わる全ての半導体素子に共通して発生する。 Conventionally, a DC-DC conversion circuit (hereinafter referred to as “DC-DC converter”) as shown in FIG. 6A is known. This DC-DC converter converts the DC voltage output from the DC power supply into an AC voltage by an inverter circuit. Then, the converted AC voltage is transformed into a voltage suitable for the load by a transformer. The transformed AC voltage is converted into a DC voltage by the rectifier circuit and supplied to the load. As a result, the DC-DC converter converts the output voltage of the DC power supply into a voltage suitable for the load and supplies it. In such a DC-DC converter, when the semiconductor element constituting the rectifier circuit (rectifier diode D0 in FIG. 6A) switches from the conductive state (on state) to the non-conducting state (off state), the surge voltage is increased. It is known to occur. This surge voltage is generated due to the influence of parasitic inductance of circuit components and the like. For example, when the semiconductor element is a rectifying diode, a reverse recovery voltage surge is generated by switching the rectifying diode from the on state to the off state, and when the semiconductor element is a switching element such as a MOSFET, the switching element. A turn-off voltage surge occurs when the is switched from the on state to the off state. Due to the influence of these surge voltages, voltage vibration was generated, which was a cause of noise. Further, since this surge voltage is a high voltage, if it is input to the semiconductor element, the semiconductor element may be damaged. The surge voltage is not limited to the semiconductor elements constituting the rectifier circuit, but is commonly generated in all semiconductor elements that switch between the on state and the off state.
このようなサージ電圧を抑制する手法として、抵抗器（スナバ抵抗）とコンデンサ（スナバコンデンサ）とを直列に接続したＲＣスナバ回路を、整流回路を構成する半導体素子に並列に接続する手法が従来から知られている。例えば、特許文献１（図１）には、整流回路の整流ダイオードにＲＣスナバ回路を並列接続したインバータ装置が開示されている。これにより、サージ電圧を抑制し、電圧振動や整流ダイオードの損壊を抑制している。また、特許文献２（図４）には、整流回路の整流ダイオードにＲＣスナバ回路を並列接続したＤＣ−ＤＣコンバータが開示されている。 As a method of suppressing such a surge voltage, a method of connecting an RC snubber circuit in which a resistor (snubber resistor) and a capacitor (snubber capacitor) are connected in series to a semiconductor element constituting a rectifier circuit has been conventionally used. Are known. For example, Patent Document 1 (FIG. 1) discloses an inverter device in which an RC snubber circuit is connected in parallel to a rectifier diode of a rectifier circuit. As a result, the surge voltage is suppressed, and voltage vibration and damage to the rectifier diode are suppressed. Further, Patent Document 2 (FIG. 4) discloses a DC-DC converter in which an RC snubber circuit is connected in parallel to a rectifier diode of a rectifier circuit.
図６（ｂ）は、整流回路を構成する整流ダイオードＤ０の各々に、ＲＣスナバ回路Ｓを並列接続したＤＣ−ＤＣコンバータの回路構成の一例を示したものである。このＲＣスナバ回路Ｓを用いたＤＣ−ＤＣコンバータでは、４個の整流ダイオードＤ０で構成された整流回路が交流電圧を直流電圧に変換する過程で、整流ダイオードＤ０がオン状態からオフ状態に切り替わる。このとき、整流ダイオードＤ０に並列接続されたＲＣスナバ回路Ｓが寄生インダクタンスに蓄積された電力を吸収することで、サージ電圧を抑制している。したがって、整流ダイオードＤ０の端子間電圧の電圧振動や整流ダイオードＤ０の損壊を抑制することが可能となる。しかし、ＲＣスナバ回路Ｓが寄生インダクタンスに蓄積された電力を吸収するために、ＲＣスナバ回路Ｓのスナバ抵抗でその電力を消費させていた。したがって、ＲＣスナバ回路Ｓを用いたＤＣ−ＤＣコンバータでは、サージ電圧を抑制するために、電力損失が大きくなってしまう。 FIG. 6B shows an example of a circuit configuration of a DC-DC converter in which an RC snubber circuit S is connected in parallel to each of the rectifier diodes D0 constituting the rectifier circuit. In the DC-DC converter using the RC snubber circuit S, the rectifier diode D0 switches from the on state to the off state in the process of converting the AC voltage into the DC voltage by the rectifier circuit composed of the four rectifier diodes D0. At this time, the RC snubber circuit S connected in parallel to the rectifier diode D0 absorbs the electric power accumulated in the parasitic inductance to suppress the surge voltage. Therefore, it is possible to suppress voltage vibration of the voltage between terminals of the rectifying diode D0 and damage to the rectifying diode D0. However, in order for the RC snubber circuit S to absorb the electric power accumulated in the parasitic inductance, the snubber resistor of the RC snubber circuit S consumes the electric power. Therefore, in the DC-DC converter using the RC snubber circuit S, the power loss becomes large in order to suppress the surge voltage.
そこで、本発明は、上記課題に鑑みて創作されたものであり、半導体素子がオン状態からオフ状態に切り替わることで発生するサージ電圧を抑制するとともに、電力損失を少なくすることが可能な電圧抑制回路、および、当該電圧抑制回路を備えた直流−直流変換回路を提供することにある。 Therefore, the present invention has been created in view of the above problems, and is capable of suppressing the surge voltage generated when the semiconductor element is switched from the on state to the off state and reducing the power loss. It is an object of the present invention to provide a circuit and a DC-DC conversion circuit including the voltage suppression circuit.
本発明の第１の側面によって提供される電圧抑制回路は、直流電源の第１の出力端子から出力される電源電圧をスイッチング素子を用いて電圧変換した電圧が印加される半導体素子を抑制対象半導体素子とし、前記スイッチング素子のスイッチング動作に伴って前記抑制対象半導体素子が導通状態から非導通状態に切り替わることで発生するサージ電圧を、抑制するための電圧抑制回路であって、磁気結合された１次コイルと２次コイルとを有し、前記抑制対象半導体素子の端子間電圧が前記１次コイルに入力され、前記２次コイルに電圧を伝送する電圧抑制用のトランスと、前記２次コイルに直列に接続され、前記２次コイルに伝送された電圧が、前記電源電圧より高くなったときに導通状態となり、前記２次コイルに流れる電流を前記直流電源の第１の出力端子に出力する、電圧抑制用のダイオードと、を備える。 The voltage suppression circuit provided by the first aspect of the present invention applies a voltage obtained by converting the power supply voltage output from the first output terminal of the DC power supply by using a switching element to the semiconductor element to be suppressed. It is a voltage suppression circuit for suppressing a surge voltage generated when the suppression target semiconductor element switches from a conductive state to a non-conducting state as an element and a switching operation of the switching element, and is magnetically coupled 1. A transformer for voltage suppression having a secondary coil and a secondary coil, the voltage between terminals of the semiconductor element to be suppressed is input to the primary coil, and the voltage is transmitted to the secondary coil, and the secondary coil. When the voltage connected in series and transmitted to the secondary coil becomes higher than the power supply voltage, it becomes conductive, and the current flowing through the secondary coil is output to the first output terminal of the DC power supply. It is provided with a voltage suppression diode.
前記電圧抑制回路の好ましい実施の形態は、前記電源電圧の電圧値をＶinとして、前記端子間電圧を所定の電圧値Ｖmaxに抑制する場合、前記電圧抑制用のトランスの１次コイルと２次コイルとの巻数比を、Ｖmax／Ｖinに設定する。 In a preferred embodiment of the voltage suppression circuit, when the voltage value of the power supply voltage is V in and the voltage between the terminals is suppressed to a predetermined voltage value V max , the primary coil of the transformer for voltage suppression and 2 Set the turns ratio with the next coil to V max / V in.
前記電圧抑制回路の好ましい実施の形態は、前記電圧抑制用のダイオードは２つであり、前記電圧抑制用のトランスの２次コイルは、センタータップを有しており、前記電圧抑制用のトランスの２次コイルの両端の出力端子が、それぞれ前記電圧抑制用のダイオードを介して、前記直流電源の第１の出力端子に接続され、前記センタータップが、前記直流電源の第２の出力端子と電気的に接続される。 In a preferred embodiment of the voltage suppression circuit, the voltage suppression transformer has two diodes, the secondary coil of the voltage suppression transformer has a center tap, and the voltage suppression transformer has a center tap. The output terminals at both ends of the secondary coil are connected to the first output terminal of the DC power supply via the voltage suppression diode, respectively, and the center tap is connected to the second output terminal of the DC power supply and electricity. Is connected.
前記電圧抑制回路の好ましい実施の形態は、前記電圧抑制用のトランスの２次コイルの第１の出力端子は、前記電圧抑制用のダイオードを介して、前記直流電源の前記第１の出力端子に接続され、前記電圧抑制用のトランスの２次コイルの第２の出力端子は、前記直流電源の第２の出力端子と電気的に接続される。 In a preferred embodiment of the voltage suppression circuit, the first output terminal of the secondary coil of the transformer for voltage suppression is connected to the first output terminal of the DC power supply via the voltage suppression diode. The second output terminal of the secondary coil of the transformer for voltage suppression is electrically connected to the second output terminal of the DC power supply.
本発明の第２の側面によって提供される直流−直流変換回路は、前記直流電源から出力される電源電圧を負荷に適切な直流電圧に変換する直流−直流変換回路であって、前記第１の側面によって提供される電圧抑制回路と、前記スイッチング素子と、前記抑制対象半導体素子と、を備える。 The DC-DC conversion circuit provided by the second aspect of the present invention is a DC-DC conversion circuit that converts a power supply voltage output from the DC power supply into a DC voltage suitable for the load, and is the first type. The voltage suppression circuit provided by the side surface, the switching element, and the suppression target semiconductor element are provided.
前記直流−直流変換回路の好ましい実施の形態は、前記抑制対象半導体素子が複数の場合、前記電圧抑制用のトランスは、前記抑制対象半導体素子と同数の１次コイルを有しており、当該１次コイルの各々が、複数の前記抑制対象半導体素子の各々に１対１で並列接続されている。 In a preferred embodiment of the DC-DC conversion circuit, when there are a plurality of semiconductor elements to be suppressed, the voltage suppression transformer has the same number of primary coils as the semiconductor elements to be suppressed. Each of the next coils is connected in parallel to each of the plurality of semiconductor elements to be suppressed on a one-to-one basis.
本発明によれば、半導体素子の端子間電圧が上昇し、電圧抑制用のトランスの２次コイルに伝送された電圧が、前記電源電圧より高くなると、電圧抑制用のダイオードが導通状態となり、前記電圧抑制用のトランスの２次コイルに流れる電流を前記電源の第１の出力端子に出力することができる。これにより、半導体素子が導通状態から非導通状態に切り替わることで発生するサージ電圧を抑制することができる。したがって、半導体素子の端子間電圧の電圧振動を抑制するとともに、半導体素子の損壊を防止することができる。さらに、従来のＤＣ−ＤＣコンバータでは、寄生インダクタンスに蓄積された電力をＲＣスナバ回路のスナバ抵抗で消費していたため、大きな電力損失が生じていたが、本発明によれば、電圧抑制用のトランスおよび電圧抑制用のダイオードでの電力損失となるので、低損失でサージ電圧を抑制することができる。 According to the present invention, when the voltage between terminals of the semiconductor element rises and the voltage transmitted to the secondary coil of the voltage suppression transformer becomes higher than the power supply voltage, the voltage suppression diode becomes conductive, and the voltage suppression diode becomes conductive. The current flowing through the secondary coil of the voltage suppression transformer can be output to the first output terminal of the power supply. As a result, it is possible to suppress the surge voltage generated when the semiconductor element switches from the conductive state to the non-conducting state. Therefore, it is possible to suppress the voltage vibration of the voltage between the terminals of the semiconductor element and prevent the semiconductor element from being damaged. Further, in the conventional DC-DC converter, the power accumulated in the parasitic inductance is consumed by the snubber resistance of the RC snubber circuit, so that a large power loss occurs. However, according to the present invention, a transformer for voltage suppression. And since the power is lost in the voltage suppression diode, the surge voltage can be suppressed with low loss.
以下、本発明の実施の形態について、直流電源から出力される直流電圧を負荷に適切な直流電圧に変換するＤＣ−ＤＣコンバータを例に図面を参照して説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings, taking as an example a DC-DC converter that converts a DC voltage output from a DC power supply into a DC voltage suitable for a load.
図１は、本発明の第１実施形態に係るＤＣ−ＤＣコンバータＡの回路構成の一例を示す図である。図示するように、ＤＣ−ＤＣコンバータＡは、インバータ回路１１、絶縁トランスＴ１、整流回路１３、ローパスフィルタ１４、および、電圧抑制回路１５を備えている。ＤＣ−ＤＣコンバータＡは、直流電源１０から出力された直流電圧を、インバータ回路１１により交流電圧に変換する。そして、変換した交流電圧を絶縁トランスＴ１により、負荷１６に適した電圧に変圧し、変圧した交流電圧を整流回路１３により直流電圧に変換する。ＤＣ−ＤＣコンバータＡは、変換した直流電圧を、ローパスフィルタ１４を介して、負荷１６に供給する。ＤＣ−ＤＣコンバータＡは、絶縁トランスＴ１により、直流電源１０側の回路（１次回路）と負荷１６側の回路（２次回路）とを、絶縁しているため、絶縁型のＤＣ−ＤＣコンバータである。
FIG. 1 is a diagram showing an example of a circuit configuration of the DC-DC converter A according to the first embodiment of the present invention. As shown in the figure, the DC-DC converter A includes an
直流電源１０は、例えば、燃料電池、蓄電池、太陽電池、および、乾電池などで構成され、直流電圧を出力する。なお、直流電源１０から出力される直流電圧（電源電圧）をＶinとする。直流電源１０は、直流電圧を出力するものであればよく、交流電源から出力される交流電圧を直流電圧に変換して出力する電源装置であってもよい。例えば、商用交流電源から出力される商用交流電圧を、整流回路で全波整流した後、平滑コンデンサで平滑化し、直流電圧を出力するＡＣ−ＤＣ変換装置であってもよい。
The
インバータ回路１１は、直流電源１０から入力される直流電圧を交流電圧に変換するものである。インバータ回路１１は、４個のスイッチング素子Ｑ１〜Ｑ４をブリッジ接続して構成される。スイッチング素子Ｑ１〜Ｑ４としては、例えば、バイポーラトランジスタ、電界効果トランジスタ（ＦＥＴ，ＭＯＳＦＥＴなど）、サイリスタ、ＩＧＢＴなどの半導体スイッチング素子が用いられる。本実施形態においては、図１に示すように、スイッチング素子Ｑ１〜Ｑ４として、Ｎ型ＭＯＳＦＥＴを用いている。４個のスイッチング素子Ｑ１〜Ｑ４はそれぞれ、ドレイン端子が直流電源１０の正極側の電源ラインに、ソース端子が直流電源１０の負極側の電源ラインに接続され、ゲート端子は、図示しない制御部に接続されている。
The
インバータ回路１１は、上記制御部から出力されるＰＷＭ信号（電圧信号）を各スイッチング素子Ｑ１〜Ｑ４のゲート端子に入力することで、スイッチング素子Ｑ１〜Ｑ４のオン状態とオフ状態とを切り替えている。具体的には、制御部は、スイッチング素子Ｑ１，Ｑ４がオン状態のとき、スイッチング素子Ｑ２，Ｑ３がオフ状態となり、一方、スイッチング素子Ｑ１，Ｑ４がオフ状態のとき、スイッチング素子Ｑ２，Ｑ３がオン状態となるように、ＰＷＭ信号を生成し、各スイッチング素子Ｑ１〜Ｑ４のゲート端子に入力する。これにより、インバータ回路１１は、直流電源１０から入力される直流電圧を交流電圧に変換している。
The
各スイッチング素子Ｑ１〜Ｑ４にはそれぞれ、ダイオードが逆並列で接続されており、スイッチング素子Ｑ１〜Ｑ４のオン状態とオフ状態とが切り替わることで発生する逆起電力による逆方向の電圧が、スイッチング素子Ｑ１〜Ｑ４に印加されないようにしている。なお、本実施形態において、インバータ回路１１は、４個のスイッチング素子Ｑ１〜Ｑ４を用いたフル・ブリッジ型である場合を例に説明するが、２個のスイッチング素子を用いたハーフ・ブリッジ型であってもよい。
Diodes are connected to each switching element Q1 to Q4 in antiparallel, and the reverse voltage due to the back electromotive force generated by switching the on state and off state of the switching elements Q1 to Q4 is the switching element. It is prevented from being applied to Q1 to Q4. In the present embodiment, the case where the
絶縁トランスＴ１は、磁気結合された２つのコイルを含んで構成される。絶縁トランスＴ１の２つのコイルのうち、入力側を１次コイル、出力側を２次コイルとする。絶縁トランスＴ１の１次コイルに入力された交流電圧は、１次コイルと２次コイルの巻数比Ｎ１に基づき変圧されて、２次コイルに伝送される。例えば、絶縁トランスＴ１の巻数比Ｎ１が、Ｎｐ１／Ｎｓ１であるとき、２次コイルの端子間電圧は、１次コイルの端子間電圧の「１／Ｎ１」倍の電圧となる。絶縁トランスＴ１の１次コイルは、インバータ回路１１の出力端子に接続され、絶縁トランスＴ１の２次コイルは、整流回路１３の入力端子に接続される。
The isolation transformer T1 is configured to include two magnetically coupled coils. Of the two coils of the isolation transformer T1, the input side is the primary coil and the output side is the secondary coil. The AC voltage input to the primary coil of the isolation transformer T1 is transformed based on the turns ratio N1 of the primary coil and the secondary coil and transmitted to the secondary coil. For example, when the turns ratio N1 of the isolation transformer T1 is Np1 / Ns1, the voltage between the terminals of the secondary coil is "1 / N1" times the voltage between the terminals of the primary coil. The primary coil of the isolation transformer T1 is connected to the output terminal of the
整流回路１３は、絶縁トランスＴ１の２次コイルから入力される交流電圧を直流電圧に変換するものである。整流回路１３は、４個の整流ダイオードＤ１〜Ｄ４をブリッジ接続した全波整流回路である。具体的には、絶縁トランスＴ１から入力される交流電圧が正の値のとき、整流ダイオードＤ１，Ｄ４がオン状態、整流ダイオードＤ２，Ｄ３がオフ状態となる。一方、絶縁トランスＴ１から入力される交流電圧が負の値のとき、整流ダイオードＤ１，Ｄ４がオフ状態、整流ダイオードＤ２，Ｄ３がオン状態となる。なお、スイッチング素子Ｑ２，Ｑ３がオン状態、スイッチング素子Ｑ１，Ｑ４がオフ状態のとき、絶縁トランスＴ１から入力される交流電圧が正の値であるものとする。これにより、整流回路１３に入力される交流電圧が、直流電圧に変換され、出力される。
The
本実施形態において、整流回路１３を４個の整流ダイオードＤ１〜Ｄ４により構成する場合を例に説明するが、これに限定されるものではない。例えば、４個の整流ダイオードＤ１〜Ｄ４の代わりに、４個のスイッチング素子（例えば、ＭＯＳＦＥＴ）を代用してもよい。この場合、インバータ回路１１のスイッチング素子Ｑ１〜Ｑ４のオン状態とオフ状態とを切り替えるタイミングに合わせて、代用した４個のスイッチング素子のオン状態とオフ状態とを切り替える必要がある（同期整流方式）。また、整流回路１３は、ブリッジ接続した全波整流回路に限定されず、半導体素子のオン状態とオフ状態とを切り替えることで、整流する整流回路であれば、どのような整流回路を用いてもよい。
In the present embodiment, a case where the
ローパスフィルタ１４は、インダクタＬ１とコンデンサＣ１をＬ型接続したフィルタ回路である。ローパスフィルタ１４は、整流回路１３から入力される直流電圧に対して、高調波成分の除去や平滑化を行う。なお、ローパスフィルタ１４は必ずしも必要な構成ではない。
The low-
電圧抑制回路１５は、電圧抑制用トランスＴ２と電圧抑制用ダイオードＤ５，Ｄ６とを含んで構成される。本実施形態において、電圧抑制回路１５を構成するトランスＴ２およびダイオードＤ５，Ｄ６であることから、それぞれ電圧抑制用トランスＴ２，電圧抑制用ダイオードＤ５，Ｄ６と表現している。電圧抑制回路１５は、整流ダイオードＤ１〜Ｄ４がオン状態からオフ状態に切り替わることで発生するサージ電圧を抑制するものである。したがって、電圧抑制回路１５は、サージ電圧を抑制することで、整流ダイオードＤ１〜Ｄ４の端子間電圧ＶD1〜ＶD4の電圧振動を抑制するとともに、整流ダイオードＤ１〜Ｄ４の損壊を防止する。
The
電圧抑制用トランスＴ２は、磁気結合された２つのコイルを含んで構成される。電圧抑制用トランスＴ２の２つのコイルのうち、一方のコイルは、絶縁トランスＴ１の２次コイルと整流回路１３との間に接続されている。こちら側のコイルを１次コイルとする。そして、他方のコイルは、２個のコイルに分巻されており、それらの一端同士が共通に接続されたセンタータップ型のコイルである。こちら側のコイルを２次コイルとする。そして、２個の２次コイルの他端はそれぞれ、電圧抑制用ダイオードＤ５，Ｄ６を介して、直流電源１０の正極側の電源ラインに接続されている。電圧抑制用トランスＴ２は、１次コイルに入力される交流電圧を、１次コイルと２次コイルの巻数比Ｎ２に基づき変圧して、２個の２次コイルのそれぞれに伝送する。
The voltage suppression transformer T2 is configured to include two magnetically coupled coils. Of the two coils of the voltage suppression transformer T2, one coil is connected between the secondary coil of the isolation transformer T1 and the
電圧抑制用トランスＴ２の１次コイルは、上記するように、整流回路１３の入力端子に接続されているため、オフ状態の整流ダイオードＤ１，Ｄ４（あるいは整流ダイオードＤ２，Ｄ３）のカソード端子の電位と、電圧抑制用トランスＴ２の１次コイルの一方の端子の電位が同じになる。また、オフ状態の整流ダイオードＤ１，Ｄ４（あるいは整流ダイオードＤ２，Ｄ３）のアノード端子の電位と、電圧抑制用トランスＴ２の１次コイルの他方の端子の電位が同じになる。したがって、オフ状態の整流ダイオードＤ１，Ｄ４の端子間電圧ＶD1，ＶD4（あるいは整流ダイオードＤ２，Ｄ３の端子間電圧ＶD2，ＶD3）が、電圧抑制用トランスＴ２の１次コイルに印加される。すなわち、整流ダイオードＤ１〜Ｄ４がオン状態からオフ状態に切り替わることで発生するサージ電圧により、その端子間電圧ＶD1〜ＶD4が上昇すると、電圧抑制用トランスＴ２の１次コイルに印加される電圧も上昇する。
Since the primary coil of the voltage suppression transformer T2 is connected to the input terminal of the
電圧抑制用トランスＴ２の２次コイルのセンタータップは、グランドに接続されている。そして、直流電源１０の負極側の電源ラインもグランドに接続されているので、センタータップと直流電源１０の負極側の電源ラインとは、電気的に接続されている。なお、センタータップをグランドに接続せず、直接、直流電源１０の負極側の電源ラインに接続するようにしてもよい。
The center tap of the secondary coil of the voltage suppression transformer T2 is connected to the ground. Since the power supply line on the negative electrode side of the
電圧抑制用トランスＴ２の１次コイルの巻数はＮｐ２であり、２個の２次コイルの各々の巻数はＮｓ２である。すなわち、電圧抑制用トランスＴ２の巻数比Ｎ２はＮｐ２／Ｎｓ２である。したがって、２個の２次コイルの各々には、１次コイルに印加される電圧の「１／Ｎ２」倍の電圧が伝送される。この電圧抑制用トランスＴ２の巻数比Ｎ２は、抑制したい電圧値Ｖmaxと電源電圧値Ｖinとに基づき、Ｎ２＝Ｖmax／Ｖinとなるように設定されている（これについての詳細は後述する）。 The number of turns of the primary coil of the voltage suppression transformer T2 is Np2, and the number of turns of each of the two secondary coils is Ns2. That is, the turn ratio N2 of the voltage suppression transformer T2 is Np2 / Ns2. Therefore, a voltage "1 / N2" times the voltage applied to the primary coil is transmitted to each of the two secondary coils. The turns ratio N2 of the voltage suppression transformer T2 is set so that N2 = V max / V in based on the voltage value V max and the power supply voltage value V in to be suppressed (details of this will be described later). To do).
電圧抑制用ダイオードＤ５，Ｄ６は、アノード端子が電圧抑制用トランスＴ２の２次コイル側に接続され、カソード端子が正極側の電源ラインに接続されている。よって、電圧抑制用トランスＴ２の２次コイルに伝送された電圧が、直流電源１０の正極側の電源ラインの電圧より高くなったとき、電圧抑制用ダイオードＤ５，Ｄ６のいずれか一方がオン状態となり、電流が流れるように構成されている。電圧抑制用ダイオードＤ５，Ｄ６は、例えばＳｉＣダイオードにより構成され、その順方向降下電圧Ｖｆが低いものを使用するほど電力損失は少ない。
In the voltage suppression diodes D5 and D6, the anode terminal is connected to the secondary coil side of the voltage suppression transformer T2, and the cathode terminal is connected to the power supply line on the positive electrode side. Therefore, when the voltage transmitted to the secondary coil of the voltage suppression transformer T2 becomes higher than the voltage of the power supply line on the positive side of the
次に、このように構成された第１実施形態に係るＤＣ−ＤＣコンバータＡの電圧抑制回路１５の動作について説明する。
Next, the operation of the
直流電源１０から出力された電源電圧（直流電圧）Ｖinは、インバータ回路１１により、交流電圧に変換され、絶縁トランスＴ１を介して、整流回路１３に入力される。整流回路１３は、入力される交流電圧により、整流ダイオードＤ１〜Ｄ４のオン状態とオフ状態とが切り替わり、交流電圧を直流電圧に変換している。このとき、整流ダイオードＤ１〜Ｄ４は、オン状態からオフ状態に切り替わるときに、寄生インダクタンスや整流ダイオードのリカバリ現象などの影響により端子間電圧ＶD1〜ＶD4が上昇する。
Output from
整流ダイオードＤ１〜Ｄ４の端子間電圧ＶD1〜ＶD4は、電圧抑制用トランスＴ２の１次コイルに印加されるため、端子間電圧ＶD1〜ＶD4の上昇に伴い、電圧抑制用トランスＴ２の１次コイルの電圧ＶDも上昇する。さらに、電圧抑制用トランスＴ２の１次コイルの電圧ＶDは、当該電圧抑制用トランスＴ２の巻数比Ｎ２に基づき変圧されて、その２次コイルに伝送されるため、２次コイルに伝送される電圧ＶD×（１／Ｎ２）も上昇する。そして、２次コイルに伝送された電圧ＶD×（１／Ｎ２）が、電源電圧Ｖinより高くなると（ＶD×（１／Ｎ２）＞Ｖin）、電圧抑制用ダイオードＤ５，Ｄ６のいずれか一方がオン状態になる。具体的には、整流ダイオードＤ１，Ｄ４がオン状態からオフ状態に切り替わったときに、電圧抑制用トランスＴ２の２次コイルの電圧が、電源電圧Ｖinより高くなると、電圧抑制用ダイオードＤ６がオン状態となる。反対に、整流ダイオードＤ２，Ｄ３がオン状態からオフ状態に切り替わったときに、電圧抑制用トランスＴ２の２次コイルの電圧が、電源電圧Ｖinより高くなると、電圧抑制用ダイオードＤ５がオン状態となる。これにより、電圧抑制用トランスＴ２の２次コイルに流れる電流が絶縁トランスＴ１の１次回路に流れ、寄生インダクタンスに蓄積された電力を絶縁トランスＴ１の１次回路に帰還させることができる。 Since the inter-terminal voltages V D1 to V D4 of the rectifying diodes D1 to D4 are applied to the primary coil of the voltage suppression transformer T2, as the inter-terminal voltage V D1 to V D4 rises, the voltage suppression transformer T2 The voltage V D of the primary coil also rises. Further, the voltage V D of the primary coil of the voltage suppression transformer T2 is transformed based on the turns ratio N2 of the voltage suppression transformer T2 and transmitted to the secondary coil, so that it is transmitted to the secondary coil. The voltage V D × (1 / N2) also rises. Then, when the voltage V D × (1 / N2) transmitted to the secondary coil becomes higher than the power supply voltage V in (V D × (1 / N2)> V in ), any of the voltage suppression diodes D5 and D6 One is turned on. Specifically, when the voltage of the secondary coil of the voltage suppression transformer T2 becomes higher than the power supply voltage V in when the rectifier diodes D1 and D4 are switched from the on state to the off state, the voltage suppression diode D6 is turned on. It becomes a state. On the contrary, when the voltage of the secondary coil of the voltage suppression transformer T2 becomes higher than the power supply voltage V in when the rectifier diodes D2 and D3 are switched from the on state to the off state, the voltage suppression diode D5 is turned on. Become. As a result, the current flowing through the secondary coil of the voltage suppression transformer T2 flows through the primary circuit of the isolation transformer T1, and the power accumulated in the parasitic inductance can be fed back to the primary circuit of the isolation transformer T1.
このように、電圧抑制回路１５は、整流ダイオードＤ１〜Ｄ４の端子間電圧ＶD1〜ＶD4の上昇に伴い動作することで、サージ電圧を抑制している。
In this way, the
ここで、整流ダイオードＤ１〜Ｄ４の端子間電圧ＶD1〜ＶD4がどこまで上昇したときに、電圧抑制回路１５が動作するかは、電源電圧Ｖinと電圧抑制用トランスＴ２の巻数比Ｎ２に基づき、決定される。上記するように、電圧抑制回路１５は電圧抑制用トランスＴ２に伝送された電圧ＶD×（１／Ｎ２）が電源電圧Ｖinより高くなったとき（ＶD×（１／Ｎ２）＞Ｖin）に動作する。すなわち、電圧抑制用トランスＴ２の１次コイルの電圧ＶDが、ＶD＞Ｖin×Ｎ２を満たすときに動作することになる。この電圧抑制用トランスＴ２の１次コイルの電圧ＶDは、整流ダイオードＤ１〜Ｄ４の端子間電圧ＶD1〜ＶD4と同じであるので、整流ダイオードＤ１〜Ｄ４の端子間電圧ＶD1〜ＶD4がＶin×Ｎ２より高くなると、電圧抑制回路１５が動作する。したがって、整流ダイオードＤ１〜Ｄ４の端子間電圧ＶD1〜ＶD4は、所定の電圧値Ｖmax（＝Ｖin×Ｎ２）より高くならないように抑制されることになる。すなわち、整流ダイオードＤ１〜Ｄ４の端子間電圧ＶD1〜ＶD4を所定の電圧値Ｖmaxに抑制するためには、電圧抑制用トランスＴ２の巻数比Ｎ２を、Ｎ２＝Ｖmax／Ｖinとなるように設定すればよい。
Here, how much the voltage between the terminals of the rectifier diodes D1 to D4 V D1 to V D4 rises to operate the
以上のことから、整流ダイオードＤ１〜Ｄ４の端子間電圧ＶD1〜ＶD4が、所定の電圧値Ｖmax（＝Ｖin×Ｎ２）になったとき、電圧抑制用ダイオードＤ５，Ｄ６のいずれか一方がオン状態となり、電圧抑制回路１５の動作により、直流電源１０の正極側の電源ラインに電流が流れる。これにより、電圧抑制回路１５は、整流ダイオードＤ１〜Ｄ４の端子間電圧ＶD1〜ＶD4の上昇を抑制することができる。すなわち、整流ダイオードＤ１，Ｄ４（あるいはＤ２，Ｄ３）がオン状態からオフ状態に切り替わることで発生するサージ電圧を抑制することができる。
From the above, when the inter-terminal voltages V D1 to V D4 of the rectifier diodes D1 to D4 reach a predetermined voltage value V max (= V in × N2), one of the voltage suppression diodes D5 and D6 Is turned on, and the operation of the
次に、図２，３を用いて、従来のＤＣ−ＤＣコンバータおよび本発明の第１実施形態に係るＤＣ−ＤＣコンバータＡのシミュレーション結果を説明する。 Next, the simulation results of the conventional DC-DC converter and the DC-DC converter A according to the first embodiment of the present invention will be described with reference to FIGS.
図２は、各ＤＣ−ＤＣコンバータでのシミュレーションによって得られた、各ＤＣ−ＤＣコンバータを構成する整流回路の整流ダイオードの端子間電圧および電流波形を示している。図２（ａ）は、従来のＤＣ−ＤＣコンバータ（図６（ａ）参照）に構成される整流回路の整流ダイオードの端子間電圧および電流波形を示している。図２（ｂ）は、従来のＤＣ−ＤＣコンバータ（図６（ｂ）参照）に構成される整流回路の整流ダイオードの端子間電圧および電流波形を示している。そして、図２（ｃ）は、第１実施形態に係るＤＣ−ＤＣコンバータＡ（図１参照）に構成される整流回路の整流ダイオードＤ１の端子間電圧および電流波形を示している。図２（ａ）〜（ｃ）において、電圧波形を実線、電流波形を破線で示している。 FIG. 2 shows the inter-terminal voltage and current waveforms of the rectifier diodes of the rectifier circuits constituting each DC-DC converter, which were obtained by simulation with each DC-DC converter. FIG. 2A shows the voltage and current waveforms between terminals of the rectifier diode of the rectifier circuit configured in the conventional DC-DC converter (see FIG. 6A). FIG. 2B shows the voltage and current waveforms between terminals of the rectifier diode of the rectifier circuit configured in the conventional DC-DC converter (see FIG. 6B). Then, FIG. 2C shows the inter-terminal voltage and current waveforms of the rectifier diode D1 of the rectifier circuit configured in the DC-DC converter A (see FIG. 1) according to the first embodiment. In FIGS. 2A to 2C, the voltage waveform is shown by a solid line and the current waveform is shown by a broken line.
なお、これらを区別するため、図６（ａ）に示す従来のＤＣ−ＤＣコンバータを、対策前のＤＣ−ＤＣコンバータ、図６（ｂ）に示す従来のＤＣ−ＤＣコンバータを、ＲＣスナバ回路Ｓを用いたＤＣ−ＤＣコンバータ、図１に示す第１実施形態に係るＤＣ−ＤＣコンバータＡを、電圧抑制回路１５を用いたＤＣ−ＤＣコンバータＡと表現する。シミュレーションでは、直流電源の電源電圧Ｖinを３５０［Ｖ］、動作周波数を１５０［ｋＨｚ］、図６（ｂ）のＲＣスナバ回路Ｓのスナバ抵抗の抵抗値を７５［Ω］、スナバコンデンサの容量を１［ｎＦ］、また、図１の電圧抑制用トランスＴ２の巻数比Ｎ２を２（Ｎｐ２／Ｎｓ２＝２／１）としている。よって、電源電圧Ｖin（３５０［Ｖ］）と電圧抑制用トランスＴ２の巻数比Ｎ２に基づき、整流ダイオードＤ１〜Ｄ４の端子間電圧が７００［Ｖ］（＝３５０［Ｖ］×２）より高くなると、電圧抑制用ダイオードＤ５（Ｄ６）がオン状態となるように構成されている。
In order to distinguish between them, the conventional DC-DC converter shown in FIG. 6A is replaced with the DC-DC converter before countermeasures, and the conventional DC-DC converter shown in FIG. 6B is replaced with the RC snubber circuit S. The DC-DC converter using the above and the DC-DC converter A according to the first embodiment shown in FIG. 1 are referred to as a DC-DC converter A using the
図２（ａ）に示すシミュレーション結果より、対策前のＤＣ−ＤＣコンバータにおいて、整流回路の整流ダイオードＤ０がオン状態からオフ状態に変化したときに発生するサージ電圧の影響により、整流ダイオードＤ０の端子間電圧は、最大で約１０００Ｖまで上昇していることが分かる。しかし、ＲＣスナバ回路Ｓを用いたＤＣ−ＤＣコンバータの整流ダイオードＤ０や電圧抑制回路１５を用いたＤＣ−ＤＣコンバータＡの整流ダイオードＤ１の端子間電圧は、最大で８００Ｖ程度であり、対策前のＤＣ−ＤＣコンバータと比べて約２００Ｖ低くなっている（図２（ｂ），２（ｃ）参照）。したがって、サージ電圧による整流ダイオードの端子間電圧の上昇を抑制していることが分かる。また、図２（ａ）に示す対策前のＤＣ−ＤＣコンバータでは、サージ電圧の影響による電圧振動の振幅が大きいが、図２（ｃ）に示す電圧抑制回路１５を用いたＤＣ−ＤＣコンバータＡでは、その電圧振動の振幅は小さくなり、電圧振動が抑制されていることが分かる。
From the simulation results shown in FIG. 2 (a), in the DC-DC converter before countermeasures, the terminal of the rectifier diode D0 is affected by the surge voltage generated when the rectifier diode D0 of the rectifier circuit changes from the on state to the off state. It can be seen that the inter-voltage has risen up to about 1000V. However, the voltage between the terminals of the rectifier diode D0 of the DC-DC converter using the RC snubber circuit S and the rectifier diode D1 of the DC-DC converter A using the
次に、図３を用いて、ＲＣスナバ回路Ｓを用いたＤＣ−ＤＣコンバータおよび電圧抑制回路１５を用いたＤＣ−ＤＣコンバータＡにおいて、サージ電圧を抑制するために消費した電力損失について、説明する。
Next, with reference to FIG. 3, the power loss consumed for suppressing the surge voltage in the DC-DC converter using the RC snubber circuit S and the DC-DC converter A using the
図３（ａ）は、ＲＣスナバ回路Ｓを用いたＤＣ−ＤＣコンバータのスナバ抵抗の端子間電圧の波形を示したものである。ＲＣスナバ回路Ｓを用いたＤＣ−ＤＣコンバータは、ＲＣスナバ回路Ｓのスナバ抵抗でサージ電圧を吸収することで、サージ電圧を抑制している。よって、スナバ抵抗で消費される電力が、ＤＣ−ＤＣコンバータの電力損失となる。 FIG. 3A shows the waveform of the voltage between terminals of the snubber resistor of the DC-DC converter using the RC snubber circuit S. The DC-DC converter using the RC snubber circuit S suppresses the surge voltage by absorbing the surge voltage with the snubber resistor of the RC snubber circuit S. Therefore, the power consumed by the snubber resistor becomes the power loss of the DC-DC converter.
図３（ａ）に示すように、ＲＣスナバ回路Ｓのスナバ抵抗には、整流ダイオードがオン状態からオフ状態に変化したときに、約２３０Ｖの電圧が印加されている。整流ダイオードはオン状態とオフ状態とを周期的に繰り返すため、これから１周期（６．６μｓ）あたりの損失電力量Ｗ１を計算すると、
Ｗ１＝（２３０［Ｖ］×２３０［Ｖ］／７５［Ω］）×０．３［μｓ］×０．５×２＝２１１．６［Ｗ・μｓ］
となる。この計算式において、電圧がピークのときの電力がＶ2／Ｒ＝２３０［Ｖ］×２３０［Ｖ］／７５［Ω］で計算され、そして、電圧が略三角形状に変化しているので、１つの略三角形状（凸部）での電力量が（Ｖ2／Ｒ）×０．３［μｓ］×０．５と計算できる。図３（ａ）に示すように、凸部は、１周期中に２個あるため、最後に「２」を乗算している。
As shown in FIG. 3A, a voltage of about 230 V is applied to the snubber resistor of the RC snubber circuit S when the rectifier diode changes from the on state to the off state. Since the rectifier diode periodically repeats the on state and the off state, the amount of power loss W1 per cycle (6.6 μs) can be calculated from this.
W1 = (230 [V] x 230 [V] / 75 [Ω]) x 0.3 [μs] x 0.5 x 2 = 211.6 [W · μs]
Will be. In this formula, the power at the peak of the voltage is calculated as V 2 / R = 230 [V] x 230 [V] / 75 [Ω], and the voltage changes in a substantially triangular shape. The amount of electric power in one substantially triangular shape (convex portion) can be calculated as (V 2 / R) × 0.3 [μs] × 0.5. As shown in FIG. 3A, since there are two convex portions in one cycle, "2" is multiplied at the end.
次に、上記１周期あたりの損失電力量Ｗ１から、損失電力Ｐ１を計算すると、
Ｐ１＝２１１．６［Ｗ・μｓ］／６．６［μｓ］＝３２［Ｗ］
となる。
Next, when the power loss P1 is calculated from the power loss W1 per cycle,
P1 = 211.6 [W · μs] /6.6 [μs] = 32 [W]
Will be.
図３（ａ）に示す波形は、１つのスナバ抵抗の両端に係る電圧波形であり、上記損失電力Ｐ１は、１つのスナバ抵抗による損失電力である。ＲＣスナバ回路Ｓを用いたＤＣ−ＤＣコンバータは、合計４個のスナバ抵抗を備えており（図６（ｂ）参照）、各スナバ抵抗で同様の電圧波形になる（ただし、ＲＣスナバ回路Ｓを並列接続した整流ダイオードの組毎に位相が半周期ずれる）。したがって、ＲＣスナバ回路を用いたＤＣ−ＤＣコンバータの損失電力の総和は、３２［Ｗ］×４［個］＝１２８［Ｗ］となる。 The waveform shown in FIG. 3A is a voltage waveform related to both ends of one snubber resistor, and the power loss P1 is the power loss due to one snubber resistor. The DC-DC converter using the RC snubber circuit S has a total of four snubber resistors (see FIG. 6B), and each snubber resistor has the same voltage waveform (however, the RC snubber circuit S is used. The phase shifts by half a cycle for each set of rectifier diodes connected in parallel). Therefore, the total power loss of the DC-DC converter using the RC snubber circuit is 32 [W] × 4 [pieces] = 128 [W].
一方、図３（ｂ）は、電圧抑制回路１５を用いたＤＣ−ＤＣコンバータＡの電圧抑制用ダイオードＤ５に流れる電流の波形を示したものである。上記するように、電圧抑制回路１５を用いたＤＣ−ＤＣコンバータＡは、整流ダイオードＤ１〜Ｄ４の端子間電圧ＶD1〜ＶD4が所定値Ｖmaxになると、電圧抑制用ダイオードＤ５，Ｄ６のいずれか一方がオン状態となる。これにより、電圧抑制用ダイオードＤ５（Ｄ６）に電流が流れ、整流ダイオードＤ１〜Ｄ４のサージ電圧による電力が絶縁トランスＴ１の１次回路に吸収され、サージ電圧が抑制される。したがって、電圧抑制回路１５を用いたＤＣ−ＤＣコンバータＡにおける、電力損失は、電圧抑制用ダイオードＤ５，Ｄ６で消費される電力となる。なお、電圧抑制用トランスＴ２においても電力を消費しているが、この消費電力は非常に小さいため、電圧抑制回路１５を用いたＤＣ−ＤＣコンバータＡにおける電力損失は、電圧抑制用ダイオードＤ５，Ｄ６で消費される電力のみであるものとする。
On the other hand, FIG. 3B shows the waveform of the current flowing through the voltage suppression diode D5 of the DC-DC converter A using the
図３（ｂ）に示すように、整流ダイオードＤ２，Ｄ３がオン状態からオフ状態に切り替わったときに、電圧抑制用ダイオードＤ５に最大で８Ａ程度の電流が流れている。仮に、図３（ｂ）の一点鎖線で示すように、電圧抑制用ダイオードＤ５に８Ａの電流が、サージ電圧を抑制している期間中（０．５μｓの間）、常時流れ続けたとする。このときの１周期（６．６μｓ）あたりの損失電力量Ｗ２を計算すると、
Ｗ２＝１．８［Ｖ］×８［Ａ］×０．５［μｓ］＝７．２［Ｗ・μｓ］
となる。この計算式において、電圧抑制用ダイオードＤ５としてＳｉＣダイオードを用いており、その順方向降下電圧Ｖｆを１．８Ｖとしている。
As shown in FIG. 3B, when the rectifying diodes D2 and D3 are switched from the on state to the off state, a current of about 8 A at the maximum is flowing through the voltage suppression diode D5. Suppose that, as shown by the alternate long and short dash line in FIG. 3 (b), a current of 8 A is constantly flowing through the voltage suppression diode D5 during the period during which the surge voltage is suppressed (for 0.5 μs). When the amount of power loss W2 per cycle (6.6 μs) at this time is calculated,
W2 = 1.8 [V] x 8 [A] x 0.5 [μs] = 7.2 [W · μs]
Will be. In this calculation formula, a SiC diode is used as the voltage suppression diode D5, and its forward voltage drop Vf is 1.8V.
次に、上記１周期あたりの損失電力量Ｗ２から、損失電力Ｐ２を計算すると、
Ｐ２＝７．２［Ｗ・μｓ］／６．６［μｓ］＝１．１［Ｗ］
となる。
Next, when the power loss P2 is calculated from the power loss W2 per cycle,
P2 = 7.2 [W · μs] /6.6 [μs] = 1.1 [W]
Will be.
図３（ｂ）に示す波形は、電圧抑制用ダイオードＤ５に流れる電流波形であり、上記損失電力Ｐ２は、電圧抑制用ダイオードＤ５による損失電力である。電圧抑制回路１５を用いたＤＣ−ＤＣコンバータＡは、２個の電圧抑制用ダイオードＤ５，Ｄ６を備えており（図１参照）、電圧抑制用ダイオードＤ６も同様の電流波形になる（ただし、位相が半周期ずれる）。したがって、電圧抑制回路１５を用いたＤＣ−ＤＣコンバータＡの損失電力の総和は、１．１［Ｗ］×２［個］＝２．２［Ｗ］となる。なお、計算の簡略化のために、電圧抑制用ダイオードＤ５に８Ａの電流が０．５μｓ間、流れ続けたと仮定して算出したので、実際の損失電力はもっと少ないことになる。
The waveform shown in FIG. 3B is a current waveform flowing through the voltage suppression diode D5, and the power loss P2 is the power loss due to the voltage suppression diode D5. The DC-DC converter A using the
以上の計算により、ＲＣスナバ回路Ｓを用いたＤＣ−ＤＣコンバータの損失電力の総和と電圧抑制回路１５を用いたＤＣ−ＤＣコンバータＡの損失電力の総和とを比較すると、サージ電圧を抑制するために、ＲＣスナバ回路Ｓを用いたＤＣ−ＤＣコンバータでは１２８Ｗの電力損失が発生するが、電圧抑制回路１５を用いたＤＣ−ＤＣコンバータＡは、２．２Ｗの電力損失に抑えることができる。したがって、ＤＣ−ＤＣコンバータＡは、サージ電圧を抑制するための電力損失が少ない。
Based on the above calculation, when the total power loss of the DC-DC converter using the RC snubber circuit S and the total power loss of the DC-DC converter A using the
以上のことから、本発明の第１実施形態に係るＤＣ−ＤＣコンバータＡによれば、整流ダイオードＤ１〜Ｄ４の端子間電圧ＶD1〜ＶD4が所定の電圧値Ｖmaxになったときに、電圧抑制回路１５の電圧抑制用ダイオードＤ５（あるいは電圧抑制用ダイオードＤ６）がオン状態となり、整流ダイオードＤ１〜Ｄ４の端子間電圧ＶD1〜ＶD4の上昇を抑制することができる。すなわち、整流ダイオードＤ１〜Ｄ４がオン状態からオフ状態に切り替わることで発生するサージ電圧を抑制することができる。したがって、整流ダイオードＤ１〜Ｄ４の端子間電圧の電圧振動を抑制するとともに、整流ダイオードＤ１〜Ｄ４の損壊を防止することが可能となる。さらに、サージ電圧を抑制するときの電力損失を、ＲＣスナバ回路Ｓを用いたＤＣ−ＤＣコンバータに比べ、少なくすることが可能となる。
From the above, according to the DC-DC converter A according to the first embodiment of the present invention, when the inter-terminal voltages V D1 to V D4 of the rectifying diodes D1 to D4 reach a predetermined voltage value V max , The voltage suppression diode D5 (or voltage suppression diode D6) of the
また、ＲＣスナバ回路Ｓを用いたＤＣ−ＤＣコンバータでは、ＲＣスナバ回路Ｓによりサージ電圧を抑制するために、スナバ抵抗で電力を消費させるために、大きな抵抗器を利用する必要があった。さらに、ＲＣスナバ回路Ｓは、電力消費の際、発熱するため、その発熱対策として、放熱器（ヒートシンク）を設けておく必要がある。したがって、ＲＣスナバ回路Ｓは必然的に大きくなる。図６（ｂ）に示すようなＲＣスナバ回路Ｓを用いたＤＣ−ＤＣコンバータは、このようなＲＣスナバ回路Ｓを整流ダイオードＤ０毎に備える、すなわち４個備える必要があるため、全体的に形状が大きくなってしまう。一方、本発明のＤＣ−ＤＣコンバータＡでは、電圧抑制回路１５によりサージ電圧を抑制するために、トランス（電圧抑制用トランスＴ２）やダイオード（電圧抑制用ダイオードＤ５，Ｄ６）を用いているが、大きな電流が流れないため、小さなものを用いることができる。したがって、本発明のＤＣ−ＤＣコンバータＡは、図６（ｂ）に示すようなＲＣスナバ回路Ｓを用いたＤＣ−ＤＣコンバータより、小型化が可能となる。
Further, in the DC-DC converter using the RC snubber circuit S, it is necessary to use a large resistor in order to consume power by the snubber resistor in order to suppress the surge voltage by the RC snubber circuit S. Further, since the RC snubber circuit S generates heat when power is consumed, it is necessary to provide a radiator (heat sink) as a countermeasure against the heat generation. Therefore, the RC snubber circuit S inevitably becomes large. A DC-DC converter using the RC snubber circuit S as shown in FIG. 6 (b) is provided with such an RC snubber circuit S for each rectifier diode D0, that is, it is necessary to provide four, so that the overall shape is formed. Becomes large. On the other hand, in the DC-DC converter A of the present invention, a transformer (voltage suppression transformer T2) and a diode (voltage suppression diodes D5 and D6) are used in order to suppress the surge voltage by the
上記第１実施形態に係るＤＣ−ＤＣコンバータＡにおいて、整流回路１３として整流ダイオードＤ１〜Ｄ４をブリッジ接続した場合を例に説明したが、これに限定されない。例えば、上記するように、整流ダイオードＤ１〜Ｄ４の代わりに、ＭＯＳＦＥＴなどのスイッチング素子を代用してもよい。整流ダイオードＤ１〜Ｄ４の代わりにスイッチング素子を用いた場合でも、オン状態からオフ状態に切り替わることで、サージ電圧（ターンオフ電圧サージ）が発生する。このスイッチング素子のサージ電圧（ターンオフ電圧サージ）の発生原理は、整流ダイオードＤ１〜Ｄ４のサージ電圧（逆回復電圧サージ）の発生原理と同様であるため、上記するように電圧抑制回路１５を用いることで、スイッチング素子のサージ電圧の発生を抑制し、電圧振動を抑制することができる。
In the DC-DC converter A according to the first embodiment, the case where the rectifier diodes D1 to D4 are bridge-connected as the
上記第１実施形態において、電圧抑制用トランスＴ２の１次コイルを絶縁トランスＴ１の２次コイルの両端に接続した場合を例に説明したが、これに限定されない。例えば、図４に示すように、電圧抑制用トランスＴ２の１次コイルを４個備え、それぞれ整流ダイオードＤ１〜Ｄ４の両端に接続した電圧抑制回路１５’を用いてもよい。この場合、電圧抑制用トランスＴ２の１次コイルの各々には直流電圧が印加されるため、電圧抑制用トランスＴ２の２次コイルは、１個のコイルで構成されていればよい。このように構成された第１実施形態の変形例であっても、整流ダイオードＤ１〜Ｄ４のサージ電圧を、電圧抑制回路１５’により抑制することができる。 In the first embodiment, the case where the primary coil of the voltage suppression transformer T2 is connected to both ends of the secondary coil of the isolation transformer T1 has been described as an example, but the present invention is not limited to this. For example, as shown in FIG. 4, a voltage suppression circuit 15'which includes four primary coils of the voltage suppression transformer T2 and is connected to both ends of the rectifier diodes D1 to D4 may be used. In this case, since a DC voltage is applied to each of the primary coils of the voltage suppression transformer T2, the secondary coil of the voltage suppression transformer T2 may be composed of one coil. Even in the modified example of the first embodiment configured in this way, the surge voltage of the rectifier diodes D1 to D4 can be suppressed by the voltage suppression circuit 15'.
上記第１実施形態において、絶縁型ＤＣ−ＤＣコンバータＡとして、フル・ブリッジ方式のＤＣ−ＤＣコンバータを例に説明したが、これに限定されるものではない。例えば、ハーフ・ブリッジ方式、フライバックコンバータ、フォワードコンバータなどであってもよい。これらの場合でも、絶縁トランスＴ１の２次回路に備えられた半導体素子のオン状態とオフ状態とが切り替わるので、当該半導体素子に電圧抑制回路１５を接続することで、当該半導体素子のサージ電圧を抑制することができる。
In the first embodiment described above, as the isolated DC-DC converter A, a full-bridge type DC-DC converter has been described as an example, but the present invention is not limited thereto. For example, a half-bridge system, a flyback converter, a forward converter, or the like may be used. Even in these cases, the on state and the off state of the semiconductor element provided in the secondary circuit of the isolation transformer T1 are switched. Therefore, by connecting the
上記第１実施形態に係るＤＣ−ＤＣコンバータＡにおいて、絶縁トランスＴ１により直流電源１０側と負荷１６側とが絶縁された絶縁型ＤＣ−ＤＣコンバータＡを例に説明したが、これに限定されない。例えば、非絶縁型ＤＣ−ＤＣコンバータであってもよい。この場合を、第２実施形態として、説明する。
In the DC-DC converter A according to the first embodiment, the isolated DC-DC converter A in which the
図５は、本発明の第２実施形態に係るＤＣ−ＤＣコンバータＢの回路構成の一例を示す図である。なお、上記第１実施形態に係るＤＣ−ＤＣコンバータＡと同一あるいは類似する構成については同一の符号を付して、その説明を省略する。図示するように、ＤＣ−ＤＣコンバータＢは、スイッチング素子Ｑ２１、チョークコイルＬ２１、コンデンサＣ２１、還流ダイオードＤ２１、および、電圧抑制回路２５を備えている。ＤＣ−ＤＣコンバータＢは、直流電源１０の電源電圧（直流電圧）Ｖinを、スイッチング素子Ｑ２１のオン状態とオフ状態を切り替えることで、所定の出力電圧（直流電圧）に降圧するバックコンバータである。
FIG. 5 is a diagram showing an example of the circuit configuration of the DC-DC converter B according to the second embodiment of the present invention. The same or similar configurations as those of the DC-DC converter A according to the first embodiment are designated by the same reference numerals, and the description thereof will be omitted. As shown in the figure, the DC-DC converter B includes a switching element Q21, a choke coil L21, a capacitor C21, a freewheeling diode D21, and a
スイッチング素子Ｑ２１は、直流電源１０の電源電圧Ｖinのオンとオフとを切り替えるものである。スイッチング素子Ｑ２１として、例えば、バイポーラトランジスタ、電界効果トランジスタ（ＦＥＴ、ＭＯＳＦＥＴなど）、サイリスタ、ＩＧＢＴなどの半導体スイッチング素子が用いられる。本実施形態においては、図５に示すように、スイッチング素子Ｑ２１として、Ｎ型ＭＯＳＦＥＴを用いている。スイッチング素子Ｑ２１は、図示しない制御部からのＰＷＭ信号がゲート端子に入力されることで、オン状態とオフ状態とを切り替え、直流電源１０の電源電圧Ｖinのオンとオフとを切り替えている。
The switching element Q21 switches the power supply voltage V in of the
チョークコイルＬ２１は、当該チョークコイルＬ２１に供給される電力の蓄積、放出などを行う受動素子として機能する。チョークコイルＬ２１は、スイッチング素子Ｑ２１がオン状態のとき、直流電源１０から直流電力が供給されるので、これを蓄積するとともに、負荷１６に電力を供給する（図５の実線矢印）。一方、チョークコイルＬ２１は、スイッチング素子Ｑ２１がオフ状態となったとき、蓄積した電力を放出し、チョークコイルＬ２１に流れる電流をそのまま流し続けるように起電力を発生させ、負荷１６に電力を供給する（図５の破線矢印）。
The choke coil L21 functions as a passive element that stores and releases electric power supplied to the choke coil L21. When the switching element Q21 is on, the choke coil L21 is supplied with DC power from the
コンデンサＣ２１は、負荷１６に供給する電力を平滑化する。よって、コンデンサＣ２１は、平滑コンデンサとして機能する。
The capacitor C21 smoothes the power supplied to the
還流ダイオードＤ２１は、その端子間に印加される電圧に応じて、オン状態とオフ状態とが切り替わる半導体素子である。還流ダイオードＤ２１は、スイッチング素子Ｑ２１がオン状態のとき、アノード端子側の電圧がカソード端子側の電圧より低いため、電流が流れない。すなわち、オフ状態である。一方、還流ダイオードＤ２１は、スイッチング素子Ｑ２１がオフ状態のとき、チョークコイルＬ２１が発生させた起電力によりアノード側の電圧がカソード側の電圧より高くなり、電流が流れる。すなわち、オン状態である。したがって、還流ダイオードＤ２１のオン状態とオフ状態とが切り替わっており、サージ電圧の発生要因となる。なお、本実施形態において、還流ダイオードＤ２１の代わりに、スイッチング素子（例えば、ＭＯＳＦＥＴ）を代用してもよい。この場合、スイッチング素子Ｑ２１のオン状態とオフ状態との切り替えるタイミングに合わせ、代用したスイッチング素子のオン状態とオフ状態とを切り替える必要がある（同期整流方式）。 The freewheeling diode D21 is a semiconductor element that switches between an on state and an off state according to the voltage applied between its terminals. In the freewheeling diode D21, when the switching element Q21 is in the ON state, the voltage on the anode terminal side is lower than the voltage on the cathode terminal side, so that no current flows. That is, it is in the off state. On the other hand, in the freewheeling diode D21, when the switching element Q21 is in the off state, the voltage on the anode side becomes higher than the voltage on the cathode side due to the electromotive force generated by the choke coil L21, and a current flows. That is, it is in the on state. Therefore, the on-state and the off-state of the freewheeling diode D21 are switched, which causes a surge voltage to be generated. In this embodiment, a switching element (for example, MOSFET) may be used instead of the freewheeling diode D21. In this case, it is necessary to switch between the on state and the off state of the substitute switching element according to the timing of switching between the on state and the off state of the switching element Q21 (synchronous rectification method).
電圧抑制回路２５は、電圧抑制用トランスＴ２５と電圧抑制用ダイオードＤ５とを含んで構成される。電圧抑制回路２５は、還流ダイオードＤ２１がオン状態からオフ状態に切り替わることで発生するサージ電圧を抑制するものである。したがって、電圧抑制回路２５は、サージ電圧を抑制することで、還流ダイオードＤ２１の端子間電圧ＶＤ21の電圧振動を抑制するとともに、還流ダイオードＤ２１の損壊を防止する。
The
電圧抑制用トランスＴ２５は、その１次コイルおよび２次コイルの接続方法が、上記第１実施形態に係る電圧抑制用トランスＴ２と異なる。電圧抑制用トランスＴ２５の１次コイルは、還流ダイオードＤ２１に並列に接続されている。電圧抑制用トランスＴ２５の２次コイルは、一端が電圧抑制用ダイオードＤ５を介して、直流電源１０の正極側の電源ラインに接続されており、他端がグランドに接続されている。直流電源１０の負極側の電源ラインもグランドに接続されているので、２次コイルの他端と直流電源１０の負極側の電源ラインは電気的に接続されている。なお、電圧抑制用ダイオードＤ５の他端をグランドに接続せず、直流電源１０の負極側の電源ラインに直接接続するようにしてもよい。電圧抑制用トランスＴ２５の巻数比Ｎ２５はＮｐ２５／Ｎｓ２５であるので、２次コイルには、１次コイルの端子間電圧の「１／Ｎ２５」倍の電圧が伝送される。この電圧抑制用トランスＴ２５の巻数比Ｎ２５は、抑制したい電圧値Ｖmaxと電源電圧値Ｖinとに基づき、Ｎ２５＝Ｖmax／Ｖinとなるように設定されている。
The voltage suppression transformer T25 is different from the voltage suppression transformer T2 according to the first embodiment in the method of connecting the primary coil and the secondary coil. The primary coil of the voltage suppression transformer T25 is connected in parallel to the freewheeling diode D21. One end of the secondary coil of the voltage suppression transformer T25 is connected to the power supply line on the positive electrode side of the
次に、このように構成された第２実施形態に係るＤＣ−ＤＣコンバータＢの電圧抑制回路２５の動作について説明する。
Next, the operation of the
直流電源１０の電源電圧（直流電圧）Ｖinは、スイッチング素子Ｑ２１がオン状態のとき、チョークコイルＬ２１に電力を蓄えながら、負荷１６に供給される（図５の実線矢印）。このとき、還流ダイオードＤ２１はオフ状態である。その後、スイッチング素子Ｑ２１がオフ状態となると、直流電源１０の電源電圧Ｖinの供給が遮断される代わりに、チョークコイルＬ２１に蓄積されたエネルギーが放出され（起電力が発生し）、負荷１６に電力が供給される（図５の破線矢印）。このとき、還流ダイオードＤ２１はオン状態となる。スイッチング素子Ｑ２１のオン状態とオフ状態とを切り替えることで、これらの動作が繰り返されるので、還流ダイオードＤ２１はオン状態とオフ状態とを切り替えることになる。したがって、ＤＣ−ＤＣコンバータＢにおいても、還流ダイオードＤ２１がオン状態からオフ状態に切り替わることで、サージ電圧が発生する。発生したサージ電圧は、還流ダイオードＤ２１の端子間電圧ＶD21を上昇させる。
Supply voltage (DC voltage) V in the
電圧抑制用トランスＴ２５の１次コイルは、還流ダイオードＤ２１と並列に接続されているので、還流ダイオードＤ２１の端子間電圧ＶD21の上昇に伴い、電圧抑制用トランスＴ２５の１次コイルの電圧も上昇する。したがって、電圧抑制用トランスＴ２５の２次コイルに伝送される電圧も上昇する。そして、電圧抑制用トランスＴ２５の２次コイルに伝送された電圧が、電源電圧Ｖinより高くなると、電圧抑制用ダイオードＤ５がオン状態になり、電圧抑制用トランスＴ２５の２次コイルに流れる電流が、直流電源１０の電源ラインに流れる。これにより寄生インダクタンスに蓄積された電力を直流電源１０の出力端に帰還させることができるため、還流ダイオードＤ２１のサージ電圧が抑制される。
Since the primary coil of the voltage suppression transformer T25 is connected in parallel with the freewheeling diode D21, the voltage of the primary coil of the voltage suppression transformer T25 also rises as the inter-terminal voltage V D21 of the freewheeling diode D21 rises. To do. Therefore, the voltage transmitted to the secondary coil of the voltage suppression transformer T25 also rises. Then, the voltage transmitted to the secondary coil of the transformer for voltage suppression T25, becomes higher than the power supply voltage V in, the voltage suppression diode D5 turned on, the current flowing through the secondary coil of the transformer for voltage suppression T25 , Flows to the power supply line of the
このように構成された本発明の第２実施形態に係るＤＣ−ＤＣコンバータＢによれば、還流ダイオードＤ２１の端子間電圧ＶD21が所定の電圧値Ｖmax（＝Ｖin×Ｎ２５）になったときに、電圧抑制回路２５の電圧抑制用ダイオードＤ５がオン状態となり、還流ダイオードＤ２１の端子間電圧ＶD21の上昇を抑制することができる。すなわち、還流ダイオードＤ２１がオン状態からオフ状態に切り替わることで発生するサージ電圧を抑制することができる。したがって、還流ダイオードＤ２１の端子間電圧ＶD21の電圧振動を抑制するとともに、還流ダイオードＤ２１の損壊を防止することが可能となる。さらに、サージ電圧を抑制するときの電力損失が電圧抑制用ダイオードＤ５による電力損失となるので、ＲＣスナバ回路を用いてサージ電圧を抑制する場合に比べ、サージ電圧を抑制するための電力損失を少なくすることができる。
According to the DC-DC converter B according to the second embodiment of the present invention configured as described above, the voltage between terminals V D21 of the freewheeling diode D21 becomes a predetermined voltage value V max (= V in × N25). Occasionally, the voltage suppression diode D5 of the
上記第２実施形態において、非絶縁型ＤＣ−ＤＣコンバータＢとして、バックコンバータを例に説明したが、これに限定されない。ブーストコンバータやバックブーストコンバータなどであってもよい。これらの場合でも、ＤＣ−ＤＣコンバータに構成される半導体素子のオン状態とオフ状態とが切り替わるので、当該半導体素子に電圧抑制回路２５を接続することで、当該半導体素子のサージ電圧を抑制することができる。
In the second embodiment, the back converter has been described as an example of the non-isolated DC-DC converter B, but the present invention is not limited to this. It may be a boost converter, a back boost converter, or the like. Even in these cases, the on state and the off state of the semiconductor element configured in the DC-DC converter are switched. Therefore, by connecting the
上記第１実施形態および第２実施形態において、本発明に係る電圧抑制回路をＤＣ−ＤＣコンバータに適用した場合を例に説明したが、これに限定されない。本発明に係る電圧抑制回路は、オン状態からオフ状態に切り替わることでサージ電圧を発生させる半導体素子を備えた各種回路（例えば、インバータ回路）に適宜利用することが可能である。 In the first embodiment and the second embodiment, the case where the voltage suppression circuit according to the present invention is applied to the DC-DC converter has been described as an example, but the present invention is not limited thereto. The voltage suppression circuit according to the present invention can be appropriately used for various circuits (for example, an inverter circuit) including a semiconductor element that generates a surge voltage by switching from an on state to an off state.
本発明に係る電圧抑制回路およびＤＣ−ＤＣコンバータは、上記実施形態に限定されるものではなく、本発明の特許請求の範囲を逸脱しなければ、各部の具体的な構成は、種々に設計変更自在である。 The voltage suppression circuit and DC-DC converter according to the present invention are not limited to the above-described embodiment, and the specific configuration of each part may be variously redesigned as long as it does not deviate from the claims of the present invention. It is free.
Ａ，Ｂ：ＤＣ−ＤＣコンバータ、１０：直流電源、１１：インバータ回路、Ｑ１〜Ｑ４：スイッチング素子、Ｔ１：絶縁トランス（絶縁用のトランス）、１３：整流回路、Ｄ１〜Ｄ４：整流ダイオード（抑制対象半導体素子）、１４：ローパスフィルタ、１５，１５’，２５：電圧抑制回路、Ｔ２，Ｔ２５：電圧抑制用トランス（電圧抑制用のトランス）、Ｄ５，Ｄ６：電圧抑制用ダイオード（電圧抑制用のダイオード）、１６：負荷、Ｑ２１：スイッチング素子、Ｄ２１：還流ダイオード（半導体素子）、Ｌ２１：チョークコイル、Ｃ２１：コンデンサ、Ｓ：ＲＣスナバ回路 A, B: DC-DC converter, 10: DC power supply, 11: Inverter circuit, Q1 to Q4: Switching element, T1: Insulated transformer (transformer for insulation), 13: rectifying circuit, D1 to D4: rectifying diode (suppression) Target semiconductor element), 14: low pass filter, 15, 15', 25: voltage suppression circuit, T2, T25: voltage suppression transformer (voltage suppression transformer), D5, D6: voltage suppression diode (voltage suppression) Diode), 16: Load, Q21: Switching element, D21: Freewheeling diode (semiconductor element), L21: Chalk coil, C21: Condenser, S: RC snubber circuit
Claims (6)
磁気結合された１次コイルと２次コイルとを有し、前記抑制対象半導体素子の端子間電圧が前記１次コイルに入力され、前記２次コイルに電圧を伝送する電圧抑制用のトランスと、
前記２次コイルに直列に接続され、前記２次コイルに伝送された電圧が、前記電源電圧より高くなったときに導通状態となり、前記２次コイルに流れる電流を前記直流電源の第１の出力端子に出力する、電圧抑制用のダイオードと、
を備える電圧抑制回路。 A semiconductor element to which a voltage obtained by converting the power supply voltage output from the first output terminal of a DC power supply by using a switching element is applied is set as a suppression target semiconductor element, and the suppression target semiconductor is accompanied by a switching operation of the switching element. It is a voltage suppression circuit for suppressing the surge voltage generated when the element switches from the conductive state to the non-conducting state.
A transformer for voltage suppression, which has a magnetically coupled primary coil and a secondary coil, the voltage between terminals of the semiconductor element to be suppressed is input to the primary coil, and the voltage is transmitted to the secondary coil.
When the voltage connected in series with the secondary coil and transmitted to the secondary coil becomes higher than the power supply voltage, it becomes conductive, and the current flowing through the secondary coil is transferred to the first output of the DC power supply. A diode for voltage suppression that outputs to the terminal,
A voltage suppression circuit.
請求項１に記載の電圧抑制回路。 When the voltage value of the power supply voltage is V in and the voltage between the terminals is suppressed to a predetermined voltage value V max , the turns ratio of the primary coil and the secondary coil of the voltage suppression transformer is V max /. Set to V in,
The voltage suppression circuit according to claim 1.
前記電圧抑制用のトランスの２次コイルは、センタータップを有しており、
前記電圧抑制用のトランスの２次コイルの両端の出力端子が、それぞれ前記電圧抑制用のダイオードを介して、前記直流電源の第１の出力端子に接続され、
前記センタータップが、前記直流電源の第２の出力端子と電気的に接続される、
請求項１または請求項２のいずれかに記載の電圧抑制回路。 There are two diodes for voltage suppression.
The secondary coil of the transformer for voltage suppression has a center tap.
The output terminals at both ends of the secondary coil of the voltage suppression transformer are connected to the first output terminal of the DC power supply via the voltage suppression diode, respectively.
The center tap is electrically connected to the second output terminal of the DC power supply.
The voltage suppression circuit according to claim 1 or 2.
前記電圧抑制用のトランスの２次コイルの第２の出力端子は、前記直流電源の第２の出力端子と電気的に接続される、
請求項１または請求項２のいずれかに記載の電圧抑制回路。 The first output terminal of the secondary coil of the transformer for voltage suppression is connected to the first output terminal of the DC power supply via the diode for voltage suppression.
The second output terminal of the secondary coil of the transformer for voltage suppression is electrically connected to the second output terminal of the DC power supply.
The voltage suppression circuit according to claim 1 or 2.
請求項１ないし請求項４のいずれか一項に記載の電圧抑制回路と、
前記スイッチング素子と、
前記抑制対象半導体素子と、
を備える直流−直流変換回路。 A DC-DC conversion circuit that converts the power supply voltage output from the DC power supply into a DC voltage suitable for the load.
The voltage suppression circuit according to any one of claims 1 to 4.
With the switching element
The semiconductor element to be suppressed and
DC-DC converter circuit.
前記電圧抑制用のトランスは、前記抑制対象半導体素子と同数の１次コイルを有しており、当該１次コイルの各々が、複数の前記抑制対象半導体素子の各々に１対１で並列接続されている、
請求項５に記載の直流−直流変換回路。 When there are a plurality of semiconductor elements to be suppressed,
The voltage suppression transformer has the same number of primary coils as the suppression target semiconductor element, and each of the primary coils is connected in parallel to each of the plurality of suppression target semiconductor elements on a one-to-one basis. ing,
The DC-DC converter according to claim 5.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019234491A JP2021103923A (en) | 2019-12-25 | 2019-12-25 | Voltage suppression circuit and dc-dc conversion circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019234491A JP2021103923A (en) | 2019-12-25 | 2019-12-25 | Voltage suppression circuit and dc-dc conversion circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2021103923A true JP2021103923A (en) | 2021-07-15 |
Family
ID=76755384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019234491A Pending JP2021103923A (en) | 2019-12-25 | 2019-12-25 | Voltage suppression circuit and dc-dc conversion circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2021103923A (en) |
-
2019
- 2019-12-25 JP JP2019234491A patent/JP2021103923A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Adib et al. | Zero-voltage transition current-fed full-bridge PWM converter | |
| Kim et al. | Zero-voltage-and zero-current-switching full-bridge converter with secondary resonance | |
| Wu et al. | Analysis and optimal design considerations for an improved full bridge ZVS DC–DC converter with high efficiency | |
| Shin et al. | High-efficiency bridgeless flyback rectifier with bidirectional switch and dual output windings | |
| US9490708B2 (en) | Multiple-output DC/DC converter and power supply having the same | |
| Lee et al. | Single-stage bridgeless AC–DC PFC converter using a lossless passive snubber and valley switching | |
| US20080037290A1 (en) | Ac-dc converter and method for driving for ac-dc converter | |
| WO2014155604A1 (en) | Dc-dc converter | |
| EP2612430A1 (en) | Isolated switched mode power supply | |
| JP6201586B2 (en) | DC / DC converter | |
| Soleymani et al. | A high step-down buck converter with self-driven synchronous rectifier | |
| Blinov et al. | Bidirectional soft switching current source DC-DC converter for residential DC microgrids | |
| Slawinski et al. | System study of SiC MOSFET and Si IGBT power module performance using a bidirectional buck-boost converter as evaluation platform | |
| Lee et al. | A new control for synchronous rectifier of phase-shifted full-bridge converter to improve efficiency in light-load condition | |
| Heintze et al. | A GaN 500 kHz high current active clamp phase-shifted full-bridge converter with zero-voltage switching over the entire line and load range | |
| JP6963930B2 (en) | DC / DC converter | |
| JP6393962B2 (en) | Switching power supply | |
| Tibola et al. | Comparison between dissipative snubber and passive regenerative snubber cells as applied to isolated DCM SEPIC converters | |
| JP2015228760A (en) | Switching power supply | |
| Muhammad et al. | Non-isolated, high gain, boost converter for power electronic applications | |
| JP4231767B2 (en) | Switching power supply | |
| Wu et al. | High frequency active-clamped zero-current switching current-fed push-pull converter for micro-converter applications | |
| JP2021103923A (en) | Voltage suppression circuit and dc-dc conversion circuit | |
| KR101704189B1 (en) | Ozone Generation Power Supply | |
| WO2011161728A1 (en) | Switching power supply apparatus, and power supply system and electronic apparatus using same |