JP2021103112A - Sensor device - Google Patents
Sensor device Download PDFInfo
- Publication number
- JP2021103112A JP2021103112A JP2019234151A JP2019234151A JP2021103112A JP 2021103112 A JP2021103112 A JP 2021103112A JP 2019234151 A JP2019234151 A JP 2019234151A JP 2019234151 A JP2019234151 A JP 2019234151A JP 2021103112 A JP2021103112 A JP 2021103112A
- Authority
- JP
- Japan
- Prior art keywords
- node
- voltage
- circuit
- resistor
- sensor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
Description
本発明は、ブリッジ回路によって物理量を検出するセンサ装置に係り、特に、ブリッジ回路の出力のオフセット調整が可能なセンサ装置に関する。 The present invention relates to a sensor device that detects a physical quantity by a bridge circuit, and more particularly to a sensor device capable of adjusting the offset of the output of the bridge circuit.
物理量に応じて抵抗値が変化するセンサ素子(圧力センサ、磁気センサなど)の検出値を得る場合、一般にブリッジ回路が用いられる。ブリッジ回路の出力には、センサ素子の抵抗値のばらつきなどに起因するオフセット電圧が生じる。このオフセット電圧を調整する方法として、センサ素子と並列若しくは直列に抵抗を挿入する方法や、ブリッジ回路の出力に電圧を加算する方法などが知られている(下記特許文献1を参照)。
A bridge circuit is generally used to obtain a detection value of a sensor element (pressure sensor, magnetic sensor, etc.) whose resistance value changes according to a physical quantity. At the output of the bridge circuit, an offset voltage is generated due to variations in the resistance values of the sensor elements and the like. As a method of adjusting this offset voltage, a method of inserting a resistor in parallel or in series with the sensor element, a method of adding a voltage to the output of a bridge circuit, and the like are known (see
しかしながら、オフセット電圧の調整用の抵抗をICの内部で形成する場合、製造ロット毎の抵抗値のばらつきが数十%程度発生するため、オフセット電圧の調整範囲が製造ロット毎にばらついてしまうという不利益がある。また、調整用の抵抗のばらつきにより、ブリッジ回路の出力感度がばらつくという不利益もある。更に、調整用の抵抗とセンサ素子とでは温度特性が異なるため、ある温度でオフセット電圧の調整を行っても、温度の変化に応じてオフセット電圧の変動(ドリフト)が発生するという不利益がある。センサ素子と抵抗の温度特性を完全に合わせるのは困難であり、結果としてオフセット電圧の温度特性が劣化してしまう。 However, when a resistor for adjusting the offset voltage is formed inside the IC, the resistance value varies from manufacturing lot to several tens of percent, so that the offset voltage adjustment range varies from manufacturing lot to manufacturing lot. There is a profit. In addition, there is a disadvantage that the output sensitivity of the bridge circuit varies due to the variation in the resistance for adjustment. Further, since the temperature characteristics of the adjusting resistor and the sensor element are different, even if the offset voltage is adjusted at a certain temperature, there is a disadvantage that the offset voltage fluctuates (drifts) according to the temperature change. .. It is difficult to completely match the temperature characteristics of the sensor element and the resistor, and as a result, the temperature characteristics of the offset voltage deteriorate.
そこで、本願の発明者は、ブリッジ回路に設けたオフセット電圧調整用の分圧回路における両端のノードの電圧差を定電圧回路によって一定に保つセンサ装置を開発した(下記特許文献2を参照)。このセンサ装置では、分圧回路における両端のノードの電圧差が一定に保たれるため、ブリッジ回路を構成するセンサ素子のインピーダンスに製造ばらつきがあったとしても、分圧回路の分圧比の調整によるオフセット電圧の変化範囲が概ね一定となり、製造ロット毎のオフセット調整範囲のばらつきを大幅に抑制できる。また、分圧回路における両端のノードの電圧差が一定に保たれることにより、分圧回路の抵抗値のばらつきによるブリッジ回路の出力感度のばらつきや、分圧回路とセンサ素子の温度特性の違いに起因するオフセット電圧の変動も効果的に抑制できる。
Therefore, the inventor of the present application has developed a sensor device that keeps the voltage difference between the nodes at both ends of the voltage dividing circuit for adjusting the offset voltage provided in the bridge circuit constant by the constant voltage circuit (see
上述した特許文献2のセンサ装置では、分圧回路の両端の電圧差を一定に保つ定電圧回路において、差動増幅回路と誤差増幅回路が用いられている。差動増幅回路には、通常1〜3個程度のオペアンプが含まれており、誤差増幅回路のオペアンプと合わせると、定電圧回路には合計で2〜4個程度のオペアンプが含まれる。一般にオペアンプは、フリッカーノイズなどの比較的大きなノイズを発生する。微小な信号を扱うセンサ装置の初段の回路で大きなノイズが発生すると、測定精度を劣化させる大きな原因となる。オペアンプが発生するノイズを低減するために、オペアンプを構成する素子(トランジスタなど)のサイズを大きくすることも考えられるが、そうすると回路の面積が大きくなってしまい、コスト上昇の原因となる。
In the sensor device of
本発明はかかる事情に鑑みてなされたものであり、その目的は、ブリッジ回路のオフセット調整範囲のばらつきを抑制しつつノイズを低減できるセンサ装置を提供することにある。 The present invention has been made in view of such circumstances, and an object of the present invention is to provide a sensor device capable of reducing noise while suppressing variations in the offset adjustment range of a bridge circuit.
本発明に係るセンサ装置は、少なくとも一部が検出対象の物理量に応じたインピーダンスを持つ複数のインピーダンス素子を有したブリッジ回路と、前記ブリッジ回路の出力電圧のオフセットを調整するためのオフセット調整回路とを備える。前記ブリッジ回路は、電源が供給される2つの電源ノードの間に直列に接続された2以上の前記インピーダンス素子をそれぞれ含む2つの直列回路を有する。前記オフセット調整回路は、前記2つの直列回路の少なくとも一方の前記直列回路の中間経路に挿入され、当該挿入された中間経路において両端の第1ノード及び第2ノードの間に生じる電圧差を分圧し、当該分圧した電圧を出力ノードから出力する分圧回路と、前記分圧回路における前記第1ノードと前記第2ノードとの電圧差を一定に保つ定電圧回路とを有する。前記分圧回路は、分圧比の調整が可能である。前記オフセットの調整を行う場合、一方の前記直列回路における前記分圧回路の出力ノードと他方の前記直列回路の中間ノードとの電圧差、若しくは、一方の前記直列回路における前記分圧回路の出力ノードと他方の前記直列回路における前記分圧回路の出力ノードとの電圧差が所定の値へ近づくように前記分圧比が調整される。前記定電圧回路は、前記分圧回路と並列に接続され、制御信号に応じて抵抗値が変化する可変抵抗素子と、前記第1ノードと第3ノードとの間の経路に設けられた第1抵抗と、前記第2ノードと第4ノードとの間の経路に設けられた第2抵抗と、第1基準電圧が印加される第5ノードと前記第3ノードとの間の経路に設けられた第3抵抗と、第2基準電圧が印加される第6ノードと前記第4ノードとの間の経路に設けられた第4抵抗と、前記第3ノードと前記第4ノードとの電圧差を増幅し、当該増幅の結果に応じた前記制御信号を出力する誤差増幅回路とを含む。前記第3抵抗に対する前記第1抵抗の抵抗比と、前記第4抵抗に対する前記第2抵抗の抵抗比とが等しい。 The sensor device according to the present invention includes a bridge circuit having a plurality of impedance elements having at least a part of impedance corresponding to a physical quantity to be detected, and an offset adjusting circuit for adjusting the offset of the output voltage of the bridge circuit. To be equipped. The bridge circuit includes two series circuits each including two or more of the impedance elements connected in series between two power supply nodes to which power is supplied. The offset adjustment circuit is inserted into the intermediate path of at least one of the series circuits of the two series circuits, and divides the voltage difference generated between the first node and the second node at both ends in the inserted intermediate path. It has a voltage dividing circuit that outputs the divided voltage from the output node, and a constant voltage circuit that keeps the voltage difference between the first node and the second node in the voltage dividing circuit constant. The voltage dividing circuit can adjust the voltage dividing ratio. When adjusting the offset, the voltage difference between the output node of the voltage divider circuit in one of the series circuits and the intermediate node of the other series circuit, or the output node of the voltage divider circuit in one of the series circuits. The voltage dividing ratio is adjusted so that the voltage difference between the one and the output node of the voltage dividing circuit in the other series circuit approaches a predetermined value. The constant voltage circuit is connected in parallel with the voltage dividing circuit, and is provided in a path between a variable resistance element whose resistance value changes according to a control signal and a first node and a third node. A resistor, a second resistor provided in the path between the second node and the fourth node, and a path between the fifth node and the third node to which the first reference voltage is applied are provided. Amplifies the voltage difference between the third resistor, the fourth resistor provided in the path between the sixth node to which the second reference voltage is applied and the fourth node, and the third node and the fourth node. However, it includes an error amplification circuit that outputs the control signal according to the result of the amplification. The resistance ratio of the first resistance to the third resistance is equal to the resistance ratio of the second resistance to the fourth resistance.
この構成によれば、前記分圧回路における前記第1ノードと前記第2ノードとの電圧差が一定に保たれる。そのため、前記複数のインピーダンス素子のインピーダンスに製造ばらつきがあったとしても、前記分圧比の調整による前記出力ノードの電圧の変化範囲は概ね一定となる。これにより、一方の前記直列回路における前記分圧回路の出力ノードと他方の前記直列回路の中間ノードとの電圧差や、一方の前記直列回路における前記分圧回路の出力ノードと他方の前記直列回路における前記分圧回路の出力ノードとの電圧差についても、前記分圧比の調整による変化範囲は概ね一定となる。従って、前記複数のインピーダンス素子のインピーダンスに製造ばらつきがあったとしても、前記オフセットの調整範囲は概ね一定となり、ばらつきが抑制される。 According to this configuration, the voltage difference between the first node and the second node in the voltage dividing circuit is kept constant. Therefore, even if there are manufacturing variations in the impedances of the plurality of impedance elements, the range of change in the voltage of the output node due to the adjustment of the voltage division ratio is substantially constant. As a result, the voltage difference between the output node of the voltage divider circuit in one of the series circuits and the intermediate node of the series circuit of the other, and the output node of the voltage divider circuit in one of the series circuits and the series circuit of the other With respect to the voltage difference of the voltage dividing circuit from the output node in the above, the range of change due to the adjustment of the voltage dividing ratio is substantially constant. Therefore, even if there is a manufacturing variation in the impedance of the plurality of impedance elements, the offset adjustment range is substantially constant and the variation is suppressed.
また、この構成によれば、前記第1基準電圧が印加される前記第5ノードと前記第1ノードとの間の経路において、前記第3抵抗と前記第1抵抗とが前記第3ノードを介して直列に接続されるとともに、前記第2基準電圧が印加される前記第6ノードと前記第2ノードとの間の経路において、前記第4抵抗と前記第2抵抗とが前記第4ノードを介して直列に接続される。前記分圧回路と並列に接続された前記可変抵抗素子の抵抗値は、前記第3ノードと前記第4ノードとの電圧差を前記誤差増幅回路により増幅して得られた信号である前記制御信号に応じて制御される。前記第3ノードと前記第4ノードとの電圧差が十分に小さくなるように前記可変抵抗素子の抵抗値が制御された場合、前記第3抵抗に対する前記第1抵抗の抵抗比と前記第4抵抗に対する前記第2抵抗の抵抗比とが等しいことから、前記第1ノードと前記第2ノードとの電圧差は、前記第1基準電圧と前記第2基準電圧との差に概ね比例した電圧差に保たれる。前記誤差増幅回路の前段に差動増幅回路を設ける場合に比べて、オペアンプの使用数が少ないため、ノイズの発生量が減少する。 Further, according to this configuration, in the path between the fifth node and the first node to which the first reference voltage is applied, the third resistor and the first resistor pass through the third node. In the path between the sixth node and the second node to which the second reference voltage is applied while being connected in series, the fourth resistor and the second resistor pass through the fourth node. Are connected in series. The resistance value of the variable resistance element connected in parallel with the voltage dividing circuit is a signal obtained by amplifying the voltage difference between the third node and the fourth node by the error amplifier circuit. It is controlled according to. When the resistance value of the variable resistance element is controlled so that the voltage difference between the third node and the fourth node becomes sufficiently small, the resistance ratio of the first resistance to the third resistance and the fourth resistance Since the resistance ratio of the second resistor is equal to that of the second resistor, the voltage difference between the first node and the second node is a voltage difference substantially proportional to the difference between the first reference voltage and the second reference voltage. Be kept. Compared with the case where the differential amplifier circuit is provided in front of the error amplifier circuit, the number of operational amplifiers used is small, so that the amount of noise generated is reduced.
好適に、前記第1抵抗の抵抗値と前記第2抵抗の抵抗値とが等しい。
この構成によれば、前記誤差増幅回路の入力電流などに起因する前記誤差増幅回路のオフセット電圧のばらつきが低減する。
Preferably, the resistance value of the first resistor and the resistance value of the second resistor are equal to each other.
According to this configuration, the variation in the offset voltage of the error amplifier circuit due to the input current of the error amplifier circuit or the like is reduced.
好適に、前記第5ノード及び前記第6ノードの両電位間における中間の電位と、前記2つの電源ノードの両電位間における中間の電位とが等しい。
この構成によれば、前記分圧回路における両端の前記第1ノード及び前記第2ノードの電位と、前記2つの電源ノードの両電位間における中間の電位とが近い場合、前記第1抵抗に流れる電流と前記第2抵抗に流れる電流とが近似し易くなる。
Preferably, the intermediate potential between the two potentials of the fifth node and the sixth node is equal to the intermediate potential between the two potentials of the two power supply nodes.
According to this configuration, when the potentials of the first node and the second node at both ends in the voltage dividing circuit and the intermediate potential between the two potentials of the two power supply nodes are close to each other, the current flows through the first resistor. The current and the current flowing through the second resistor can be easily approximated.
好適に、上記センサ装置は、前記2つの電源ノードの間に直列に接続された3以上の第5抵抗を有し、前記3以上の第5抵抗が接続された複数の中間ノードにおける2つの中間ノードが前記第5ノード及び前記第6ノードである。
この構成によれば、前記2つの電源ノードの間に直列に接続された3以上の第5抵抗における前記2つの中間ノードにおいて前記第1基準電圧及び前記第2基準電圧が発生する。
Preferably, the sensor device has three or more fifth resistors connected in series between the two power nodes and two intermediates in a plurality of intermediate nodes to which the three or more fifth resistors are connected. The nodes are the fifth node and the sixth node.
According to this configuration, the first reference voltage and the second reference voltage are generated at the two intermediate nodes in the three or more fifth resistors connected in series between the two power supply nodes.
好適に、前記2つの電源ノードが前記第5ノード及び前記第6ノードである。
この構成によれば、前記2つの電源ノードにおける一方のノードの電圧が前記第1基準電圧として使用され、前記2つの電源ノードにおける他方のノードの電圧が前記第2基準電圧として使用される。
Preferably, the two power supply nodes are the fifth node and the sixth node.
According to this configuration, the voltage of one node in the two power supply nodes is used as the first reference voltage, and the voltage of the other node in the two power supply nodes is used as the second reference voltage.
好適に、前記分圧回路は、前記第1ノードと前記第2ノードとの間の抵抗値が一定であり、前記第1ノードと前記出力ノードとの間の抵抗値、及び、前記第2ノードと前記出力ノードとの間の抵抗値が調整可能である。 Preferably, the voltage divider circuit has a constant resistance value between the first node and the second node, a resistance value between the first node and the output node, and the second node. The resistance value between and the output node is adjustable.
この構成によれば、前記第1ノードと前記出力ノードとの間の抵抗値と、前記第2ノードと前記出力ノードとの間の抵抗値とを調整することにより、前記分圧比を調整することが可能となる。また、前記第1ノードと前記第2ノードとの間の抵抗値が一定であるため、前記インピーダンス素子に印加される電圧は、前記分圧比の調整によってほとんど変化しない。これにより、前記インピーダンス素子において物理量の変化をインピーダンスの変化に変換する感度が分圧比の調整の影響を受け難くなる。 According to this configuration, the voltage division ratio is adjusted by adjusting the resistance value between the first node and the output node and the resistance value between the second node and the output node. Is possible. Further, since the resistance value between the first node and the second node is constant, the voltage applied to the impedance element hardly changes by adjusting the voltage division ratio. As a result, the sensitivity of converting the change in physical quantity into the change in impedance in the impedance element is less affected by the adjustment of the voltage division ratio.
好適に、前記2つの電源ノードに一定の電圧が供給されており、前記複数のインピーダンス素子はインピーダンスの温度係数が揃っている。 Preferably, a constant voltage is supplied to the two power supply nodes, and the plurality of impedance elements have the same temperature coefficient of impedance.
この構成によれば、前記複数のインピーダンス素子におけるインピーダンスの温度係数が揃っているため、前記複数のインピーダンス素子におけるインピーダンスの比は、温度によって変化し難い。また、前記2つの電源ノードに一定の電圧が供給されており、前記分圧回路における両端のノードの電圧差が一定に保たれていることから、前記複数のインピーダンス素子におけるインピーダンスの比が温度によって変化し難ければ、前記複数のインピーダンス素子に印加される電圧も温度によって変化し難い。従って、前記ブリッジ回路の出力電圧のオフセットは温度によって変化し難い。 According to this configuration, since the temperature coefficients of the impedances of the plurality of impedance elements are the same, the ratio of the impedances of the plurality of impedance elements is unlikely to change depending on the temperature. Further, since a constant voltage is supplied to the two power supply nodes and the voltage difference between the nodes at both ends in the voltage dividing circuit is kept constant, the impedance ratio of the plurality of impedance elements depends on the temperature. If it is hard to change, the voltage applied to the plurality of impedance elements is also hard to change depending on the temperature. Therefore, the offset of the output voltage of the bridge circuit is unlikely to change with temperature.
本発明によれば、ブリッジ回路のオフセット調整範囲のばらつきを抑制しつつノイズを低減できる。 According to the present invention, noise can be reduced while suppressing variations in the offset adjustment range of the bridge circuit.
図1は、本発明の実施形態に係るセンサ装置1の構成の一例を示す図である。図1に示すセンサ装置1は、4つのインピーダンス素子Z1〜Z4を有するブリッジ回路10と、ブリッジ回路10の出力電圧Voのオフセットを調整するためのオフセット調整回路20を備える。
FIG. 1 is a diagram showing an example of the configuration of the
インピーダンス素子Z1〜Z4(以下、区別せずに「インピーダンス素子Z」と記す場合がある。)は、例えば磁場や温度、圧力などの検出対象の物理量に応じたインピーダンスを持つ素子(センサ素子)である。本実施形態の一例において、4つのインピーダンス素子Z1〜Z4は温度係数が揃っている。 Impedance elements Z1 to Z4 (hereinafter, may be referred to as "impedance element Z" without distinction) are elements (sensor elements) having impedance corresponding to physical quantities of detection targets such as magnetic field, temperature, and pressure. is there. In an example of this embodiment, the four impedance elements Z1 to Z4 have the same temperature coefficient.
ブリッジ回路10は、2つの直列回路11A及び11Bを有する。直列回路11A及び11Bは、2つの電源ノードNp1,Np2の間に直列に接続された2つのインピーダンス素子Zをそれぞれ含む。直列回路11Aはインピーダンス素子Z1及びZ2を含み、直列回路11Bはインピーダンス素子Z3及びZ4を含む。電源ノードNp1は電源ラインに接続され、電源ノードNp2はグランドGNDに接続される。2つの電源ノードNp1,Np2には、一定の電源電圧VDDが供給される。
The
インピーダンス素子Z1は、一方の端子が電源ノードNp1に接続され、他方の端子が後述の分圧回路21を介してインピーダンス素子Z2の一方の端子に接続される。インピーダンス素子Z2の他方の端子は電源ノードNp2(グランドGND)に接続される。インピーダンス素子Z3は、一方の端子が電源ノードNp1に接続され、他方の端子がインピーダンス素子Z4の一方の端子に接続される。インピーダンス素子Z4の他方の端子は電源ノードNp2(グランドGND)に接続される。
One terminal of the impedance element Z1 is connected to the power supply node Np1, and the other terminal is connected to one terminal of the impedance element Z2 via a
オフセット調整回路20は、図1の例において、分圧回路21と定電圧回路22を有する。
The offset adjusting
分圧回路21は、直列回路11Aの中間経路(2つのインピーダンス素子Z1,Z2を接続する経路)に挿入されており、当該挿入された中間経路において両端のノード(第1ノードN1及び第2ノードN2)に生じる電圧差Vnを分圧し、当該分圧した電圧を出力ノードNonから出力する。分圧回路21は、両端の第1ノードN1及び第2ノードN2の間の抵抗値が一定であり、第1ノードN1と出力ノードNonとの間の抵抗値、及び、第2ノードN2と出力ノードNonとの間の抵抗値が調整可能である。
The
分圧回路21は、例えば可変抵抗器(ポテンショメータ)を用いて構成される。具体的には、分圧回路21は、第1ノードN1及び第2ノードN2の間に直列に接続された複数の抵抗と、直列接続されたこれらの抵抗の中間ノードの1つを選択して出力ノードNonに接続するマルチプレクサを含んで構成される。分圧回路21の分圧比は、マルチプレクサによって中間ノードの選択を切り替えることにより調整される。
The
定電圧回路22は、分圧回路21における両端の第1ノードN1及び第2ノードN2の電圧差Vnを一定に保つ。図1に示す定電圧回路22は、可変抵抗素子M1と、誤差増幅回路U1と、第1抵抗R1と、第2抵抗R2と、第3抵抗R3と、第4抵抗R4とを含む。
The
可変抵抗素子M1は、分圧回路21と並列に接続されており、誤差増幅回路U1から出力される制御信号Vgに応じて抵抗値が変化する。図1の例において、可変抵抗素子M1はn型のMOSトランジスタであり、ドレインが第1ノードN1に接続され、ソースが第2ノードN2に接続され、ゲートに制御信号Vgが入力される。なお、可変抵抗素子M1はMOSトランジスタに限定されず、他の種類のトランジスタ(バイポーラトランジスタなど)でもよい。
The variable resistance element M1 is connected in parallel with the
第1抵抗R1は、第1ノードN1と第3ノードN3との間の経路に設けられる。第2抵抗R2は、第2ノードN2と第4ノードN4との間の経路に設けられる。第3抵抗R3は、第1基準電圧Vraが印加される第5ノードN5と第3ノードN3との間の経路に設けられる。第4抵抗R4は、第2基準電圧Vrbが印加される第6ノードN6と第4ノードN4との間の経路に設けられる。 The first resistor R1 is provided in the path between the first node N1 and the third node N3. The second resistor R2 is provided in the path between the second node N2 and the fourth node N4. The third resistor R3 is provided in the path between the fifth node N5 and the third node N3 to which the first reference voltage Vra is applied. The fourth resistor R4 is provided in the path between the sixth node N6 and the fourth node N4 to which the second reference voltage Vrb is applied.
第1抵抗R1、第2抵抗R2、第3抵抗R3、第4抵抗R4がそれぞれ抵抗値「R1」,「R2」,「R3」,「R4」を持つものとすると、以下の関係が成立する。 Assuming that the first resistor R1, the second resistor R2, the third resistor R3, and the fourth resistor R4 have resistance values "R1", "R2", "R3", and "R4", respectively, the following relationship is established. ..
K=R1/R3=R2/R4 … (1) K = R1 / R3 = R2 / R4 ... (1)
式(1)において、「K」は抵抗比を表す。式(1)に示すように、第3抵抗R3に対する第1抵抗R1の抵抗比(R1/R3)と、第4抵抗R4に対する第2抵抗R2の抵抗比(R2/R4)とが同じ値「K」を持つ。 In formula (1), "K" represents the resistivity. As shown in the formula (1), the resistivity ratio (R1 / R3) of the first resistor R1 to the third resistor R3 and the resistivity ratio (R2 / R4) of the second resistor R2 to the fourth resistor R4 have the same value. Has "K".
誤差増幅回路U1は、第3ノードN3の電圧と第4ノードN4の電圧との差を増幅し、当該増幅の結果に応じた制御信号Vgを出力する。誤差増幅回路U1のゲインは十分に大きいため、第3ノードN3の電圧と第4ノードN4の電圧とがほぼ等しくなるようにフィードバック制御が働く。このフィードバック制御により、第1ノードN1の電圧Vaと第2ノードN2の電圧Vbとの電圧差Vnは概ね次の式で表される。 The error amplifier circuit U1 amplifies the difference between the voltage of the third node N3 and the voltage of the fourth node N4, and outputs a control signal Vg according to the result of the amplification. Since the gain of the error amplifier circuit U1 is sufficiently large, the feedback control works so that the voltage of the third node N3 and the voltage of the fourth node N4 are substantially equal to each other. By this feedback control, the voltage difference Vn between the voltage Va of the first node N1 and the voltage Vb of the second node N2 is approximately expressed by the following equation.
Vn=K・(Vrb−Vba) … (2) Vn = K · (Vrb-Vba)… (2)
式(2)から分かるように、第1ノードN1と第2ノードN2の電圧差Vnは、インピーダンス素子Zのインピーダンスの製造ばらつきによって影響を受けない一定の値となる。 As can be seen from the equation (2), the voltage difference Vn between the first node N1 and the second node N2 is a constant value that is not affected by the manufacturing variation of the impedance of the impedance element Z.
ただし、式(2)の関係は、第1抵抗R1に流れる電流Iaや第2抵抗R2に流れる電流Ibが直列回路11Aの電流(インピーダンス素子Z1,Z2に流れる電流)に比べて十分に小さい場合に成立する。そのため、第1抵抗R1及び第3抵抗R3の直列抵抗値(R1+R3)や第2抵抗R2及び第4抵抗R4の直列抵抗値(R2+R4)は、インピーダンス素子Z1,Z2の抵抗値に比べて十分に大きいことが望ましい。
However, the relationship of the equation (2) is that the current Ia flowing through the first resistor R1 and the current Ib flowing through the second resistor R2 are sufficiently smaller than the current flowing through the
また、本実施形態に係るセンサ装置1では、一例において、第1抵抗R1の抵抗値と第2抵抗R2の抵抗値とが等しい。これにより、誤差増幅回路U1の入力電流などに起因する誤差増幅回路U1のオフセット電圧のばらつきを低減できる。
Further, in the
更に、本実施形態に係るセンサ装置1では、一例において、第5ノードN5及び第6ノードN6の両電位間における中間の電位((Vra+Vrb)/2)が、2つの電源ノードNp1及びNp2の両電位間における中間の電位(VDD/2)に等しい。これにより、第1ノードN1の電圧Va及び第2ノードN2の電圧Vbが「VDD/2」付近にある場合に、第1抵抗R1に流れる電流Iaと第2抵抗R2に流れる電流Ibとが近似し易くなる。電流Ia及び電流Ibが近似して、これらの電流の差(Ia−Ib)が微小になると、電流の差(Ia−Ib)に相当する電圧降下がインピーダンス素子Z1,Z2において発生することによる出力電圧Voの誤差が抑制され易くなる。
Further, in the
ここで、センサ装置1に用いられる基準電圧(Vra,Vrb)を印加する回路の例について、図2及び図3を参照して説明する。
Here, an example of a circuit for applying a reference voltage (Vra, Vrb) used in the
図2は、第1基準電圧Vra及び第2基準電圧Vrbを発生する回路を備えたセンサ装置1の一例を示す図であり、図1に示すセンサ装置1に第5抵抗R51〜R53を追加したものである。図2に示すセンサ装置1では、3つの第5抵抗R51,R52,R53が電源ノードNp1及びNp2の間に直列接続されており、この直列接続回路における2つの中間ノードが第5ノードN5及び第6ノードN6となっている。
FIG. 2 is a diagram showing an example of a
第5抵抗R51の一方の端子が電源ノードNp1に接続され、第5抵抗R51の他方の端子と第5抵抗R52の一方の端子とが第6ノードN6を介して接続され、第5抵抗R52の他方の端子と第5抵抗R53の一方の端子とが第5ノードN5を介して接続され、第5抵抗R53の他方の端子が電源ノードNp2に接続される。 One terminal of the fifth resistor R51 is connected to the power supply node Np1, the other terminal of the fifth resistor R51 and one terminal of the fifth resistor R52 are connected via the sixth node N6, and the fifth resistor R52 The other terminal and one terminal of the fifth resistor R53 are connected via the fifth node N5, and the other terminal of the fifth resistor R53 is connected to the power supply node Np2.
なお、図2に示すセンサ装置1では、電流Ia、Ibに応じた基準電圧(Vra,Vrb)の変化が生じ難くなるように、第5抵抗R51〜R53の抵抗値(特にR51、R53)は、第1抵抗R1及び第3抵抗R3の直列抵抗値(R1+R3)や、第2抵抗R2及び第4抵抗R4の直列抵抗値(R2+R4)に比べて十分に小さいことが望ましい。
In the
また、図2に示すセンサ装置1では、一例において、第5抵抗R51の抵抗値と第5抵抗R53の抵抗値とが略等しい。これにより、第5ノードN5及び第6ノードN6の両電位間における中間の電位((Vra+Vrb)/2)が、2つの電源ノードNp1及びNp2の両電位間における中間の電位(VDD/2)と略等しくなる
Further, in the
図3は、電源電圧を基準電圧(Vra,Vrb)として用いたセンサ装置1の一例を示す図である。図1に示すセンサ装置1において、第5ノードN5は電源ノードNp2に接続され、グランドレベルの電圧が印加される。また、第6ノードN6は電源ノードNp1に接続され、電源電圧VDDが印加される。電源電圧VDDが5[V]である場合、オフセット電圧の調整範囲(電圧差Vn)を50[mV]にするには、式(2)により、抵抗比Kを0.01程度に設定すればよい。
FIG. 3 is a diagram showing an example of a
図3に示すように、電源ノードNp1及びNp2の電圧をそのまま基準電圧(Vra,Vrb)として用いることにより、基準電圧(Vra,Vrb)を発生するための回路が不要になるため、回路構成を簡易にすることができる。また、基準電圧(Vra,Vrb)を発生するための回路による電力の消費がないため、消費電力を低減できる。 As shown in FIG. 3, by using the voltages of the power supply nodes Np1 and Np2 as they are as the reference voltage (Vra, Vrb), the circuit for generating the reference voltage (Vra, Vrb) becomes unnecessary. It can be simplified. Further, since there is no power consumption by the circuit for generating the reference voltage (Vra, Vrb), the power consumption can be reduced.
次に、上述した構成を有する示すセンサ装置1の動作を説明する。
一例として、インピーダンス素子Z1及びZ4のペアと、インピーダンス素子Z2及びZ3のペアとの間で、検出対象の物理量に対するインピーダンスの変化の方向が逆になっているものとする。具体的には、例えば、検出対象の物理量(磁場など)が大きくなる場合、インピーダンス素子Z1及びZ4のペアにおいてインピーダンスが増大し、インピーダンス素子Z2及びZ3のペアにおいてインピーダンスが減少する。逆に、検出対象の物理量(磁場など)が小さくなる場合、インピーダンス素子Z1及びZ4のペアにおいてインピーダンスが減少し、インピーダンス素子Z2及びZ3のペアにおいてインピーダンスが増大する。
Next, the operation of the
As an example, it is assumed that the direction of change in impedance with respect to the physical quantity to be detected is opposite between the pair of impedance elements Z1 and Z4 and the pair of impedance elements Z2 and Z3. Specifically, for example, when the physical quantity (magnetic field or the like) to be detected increases, the impedance increases in the pair of impedance elements Z1 and Z4, and the impedance decreases in the pair of impedance elements Z2 and Z3. On the contrary, when the physical quantity (magnetic field or the like) to be detected becomes small, the impedance decreases in the pair of impedance elements Z1 and Z4, and the impedance increases in the pair of impedance elements Z2 and Z3.
検出対象の物理量が大きくなる場合、インピーダンス素子Z3のインピーダンスが小さくなるとともにインピーダンス素子Z4のインピーダンスが大きくなるため、直列回路11Bの中間ノードNop(インピーダンス素子Z3及びZ4を接続するノード)の電圧Vopが上昇する。また、インピーダンス素子Z1のインピーダンスが大きくなるとともにインピーダンス素子Z2のインピーダンスが小さくなるため、第1ノードN1の電圧Va及び第2ノードN2の電圧Vbがそれぞれ低下する。ここで、第1ノードN1及び第2ノードN2の電圧差Vnが定電圧回路22により一定に保たれているため、分圧回路21の分圧比が変化しないものとすると、第2ノードN2に対する出力ノードNonの電圧は一定に保たれている。従って、第2ノードN2の電圧Vbが低下すると、出力ノードNonの電圧Vonも低下する。以上により、電圧Vopが上昇し、電圧Vonが低下するため、ブリッジ回路10の出力電圧Vo(=Vop−Von)は正の方向に変化する。
When the physical quantity to be detected increases, the impedance of the impedance element Z3 decreases and the impedance of the impedance element Z4 increases. Therefore, the voltage Vop of the intermediate node Nop (the node connecting the impedance elements Z3 and Z4) of the
検出対象の物理量が小さくなる場合は、上述と逆の動作により電圧Vopが低下し、電圧Vonが上昇するため、ブリッジ回路10の出力電圧Voは負の方向に変化する。このように、ブリッジ回路10の出力電圧Voは、検出対象の物理量に応じて変化する。
When the physical quantity to be detected becomes small, the voltage Vop decreases and the voltage Von increases due to the reverse operation of the above operation, so that the output voltage Vo of the
ブリッジ回路10の出力電圧Vo(直列回路11Bの中間ノードNopと分圧回路21の出力ノードNonとの電圧差)は、検出対象の物理量が基準値のときに所定の値(例えばゼロ)になることが求められる。本実施形態に係るセンサ装置1では、この所定の値に対する出力電圧Voのずれ(オフセット)が小さくなるように、分圧回路21の分圧比が調整される。分圧回路21の分圧比を調整すると、出力ノードNonの電圧Vonは、第2ノードN2の電圧Vbから第1ノードN1の電圧Vaまでの範囲内で変化する。ただし、第1ノードN1及び第2ノードN2の電圧差Vnは定電圧回路22によって一定に制御されているため、電圧Vonの変化の範囲、すなわち出力電圧Voのオフセットの調整範囲は常に一定となる。
The output voltage Vo of the bridge circuit 10 (voltage difference between the intermediate node Nop of the
次に、ブリッジ回路における出力電圧の温度特性をシミュレーションした結果について、図4〜図6を参照して説明する。 Next, the results of simulating the temperature characteristics of the output voltage in the bridge circuit will be described with reference to FIGS. 4 to 6.
図4は、第1比較例のブリッジ回路100を示す図であり、オフセット調整用の可変抵抗器(ポテンショメータ)105を持つ一般的なブリッジ回路を示す。
図4に示す第1比較例のブリッジ回路100では、抵抗101と抵抗102との直列回路並びに抵抗103と抵抗104との直列回路がそれぞれ電源電圧VDDとグランドGNDの間に接続される。可変抵抗器105は、抵抗101と抵抗102とを接続する中間経路に挿入される。抵抗106は、温度補償のための抵抗であり、可変抵抗器105と並列に接続される。抵抗103及び104が接続される中間ノードの電圧Vopと、可変抵抗器105の中間端子の電圧Vonとの差が、ブリッジ回路100の出力電圧となる。
FIG. 4 is a diagram showing a
In the
図5A及び図5Bは、図4に示す第1比較例のブリッジ回路100について行った電圧Vonのシミュレーション結果を示す図であり、可変抵抗器105が設けられた片側の電圧Vonのばらつきと温度変化を示す。図5Aは調整範囲における上限値を示し、図5Bは調整範囲における下限値を示す。各図における「TYP」は代表値を示し、「MAX」はばらつきの最大値を示し、「MIN」はばらつきの最小値を示す。このシミュレーションにおいて、第1比較例のブリッジ回路100を構成する4つの抵抗101,102,103,104の抵抗値は2000[Ω]、温度係数は1860[ppm/℃]である。可変抵抗器105は、32個の抵抗を直列に接続して構成されたものであり、各抵抗の抵抗値は2.36[Ω]、温度係数は2900[ppm/℃]である。温度補償用の抵抗106の抵抗値は126.6[Ω]、温度係数は1300[ppm/℃]である。
5A and 5B are diagrams showing the simulation results of the voltage von performed on the
図5A及び図5Bのシミュレーションにおいて、電源電圧VDDは4[V]であり、設計上の電圧Vonの調整範囲は2±0.025[V]である。しかしながら、抵抗値の製造ばらつきのため、調整範囲は±0.018[V]〜±0.035[V]と大きくばらついている。また、温度補償用の抵抗106を設けているにも関わらず、温度による電圧Vonの大きな変化が生じている。
In the simulations of FIGS. 5A and 5B, the power supply voltage VDD is 4 [V], and the design voltage Von adjustment range is 2 ± 0.025 [V]. However, due to manufacturing variations in resistance values, the adjustment range varies widely from ± 0.018 [V] to ± 0.035 [V]. Further, despite the provision of the
これに対して、図6A及び図6Bは、図2に示すセンサ装置1について行った電圧Vonのシミュレーション結果を示す図であり、出力ノードNonの電圧Vonのばらつきと温度変化を示す。図6Aは調整範囲における上限値を示し、図6Bは調整範囲における下限値を示す。図6A及び図6Bのシミュレーションでは、図5A及び図5Bのシミュレーションにおける抵抗101,102,103,104と同じ抵抗値の条件をそれぞれブリッジ回路10のインピーダンス素子Z1,Z2,Z3,Z4に適用し、可変抵抗器105と同じ抵抗値の条件を分圧回路21に適用している。電源電圧VDDは、図5A及び図5Bのシミュレーションと同じ4[V]である。分圧回路21の第1ノードN1及び第2ノードN2の電圧差Vnは、定電圧回路22によって0.05[V]となるように制御している。
On the other hand, FIGS. 6A and 6B are diagrams showing the simulation results of the voltage von performed on the
図6A及び図6Bのシミュレーション結果によれば、インピーダンス素子Zの抵抗値のばらつきによる影響を表す「TYP」,「MAX」,「MIN」のグラフがほぼ一致している。従って、インピーダンス素子Zの抵抗値に製造ばらつきが生じても、電圧Vonの調整範囲はほとんど変化しないことが分かる。また、インピーダンス素子Z1,Z2の抵抗値が温度に応じて変化しても、出力ノードNonの電圧Vonはほぼ一定となっており、抵抗の温度特性によるオフセット電圧の変動が抑制されていることが分かる。 According to the simulation results of FIGS. 6A and 6B, the graphs of "TYPE", "MAX", and "MIN" showing the influence of the variation in the resistance value of the impedance element Z are almost the same. Therefore, it can be seen that the adjustment range of the voltage Von hardly changes even if the resistance value of the impedance element Z varies in manufacturing. Further, even if the resistance values of the impedance elements Z1 and Z2 change according to the temperature, the voltage Von of the output node Non is almost constant, and the fluctuation of the offset voltage due to the temperature characteristics of the resistance is suppressed. I understand.
次に、センサ装置の雑音をシミュレーションした結果について、図7及び図8を参照して説明する。 Next, the result of simulating the noise of the sensor device will be described with reference to FIGS. 7 and 8.
図7は、第2比較例のセンサ装置200を示す図であり、上述した特許文献2の図1に記載されるセンサ装置と同じである。すなわち、図7に示す第2比較例のセンサ装置200は、本実施形態におけるセンサ装置1の定電圧回路22を、定電圧回路220に置き換えたものである。定電圧回路220は、分圧回路21と並列に接続され、制御信号Vgに応じて抵抗値が変化する可変抵抗素子221と、分圧回路21における両端のノード(N1,N2)の電圧差Vnを増幅する差動増幅回路222と、差動増幅回路222の出力電圧Vampと基準電圧Vrefとの差を増幅し、当該増幅の結果に応じた制御信号Vgを出力する誤差増幅回路223とを含む。
FIG. 7 is a diagram showing the
図8は、図2に示すセンサ装置1と図7に示す第2比較例のセンサ装置200についてそれぞれ雑音のシミュレーションを行った結果を示す図であり、オフセット調整電圧と雑音との関係を示す。このシミュレーションにおいて、電圧Vaと電圧Vbとの電圧差Vnは50[mV]に設定されている。横軸のオフセット調整電圧は、電圧Vaと電圧Vbとの中間の電圧をゼロとした場合の電圧Vonを表す。横軸の−25[mV]は電圧Vbに相当し、25[mV]は電圧Vaに相当する。
FIG. 8 is a diagram showing the results of noise simulation for the
図8において、太い点線は第2比較例のセンサ装置200の雑音を表し、太い実線は図2に示すセンサ装置1の雑音を表す。図8のグラフから分かるように、センサ装置1,200の雑音は、オフセット調整電圧がゼロに対して正又は負の方向にずれるほど大きくなる。オフセット調整電圧が25[mV]付近にある状態で比較すると、図2に示すセンサ装置1の雑音は、第2比較例のセンサ装置200の雑音の1/3程度となっている。
In FIG. 8, the thick dotted line represents the noise of the
以上説明したように、本実施形態に係るセンサ装置1によれば、分圧回路21における両端の第1ノードN1及び第2ノードN2の電圧差Vnが一定に保たれる。そのため、4つのインピーダンス素子Zのインピーダンスに製造ばらつきがあったとしても、分圧回路21の分圧比の調整による出力ノードNonの電圧Vonの変化範囲は概ね一定となる。これにより、ブリッジ回路10の出力電圧Vo(中間ノードNopと出力ノードNonとの電圧差)についても、分圧比の調整による変化範囲は概ね一定となる。従って、インピーダンス素子Zのインピーダンスの製造ばらつきに影響されることなく、出力電圧Voのオフセットの調整範囲を一定に保つことが可能となる。
As described above, according to the
また、本実施形態に係るセンサ装置1によれば、第1基準電圧Vraが印加される第5ノードN5と第1ノードN1との間の経路において、第3抵抗R3と第1抵抗R1とが第3ノードN3を介して直列に接続されるとともに、第2基準電圧Vrbが印加される第6ノードN6と第2ノードN2との間の経路において、第4抵抗R4と第2抵抗R2とが第4ノードN4を介して直列に接続される。分圧回路21と並列に接続された可変抵抗素子M1の抵抗値は、第3ノードN3と第4ノードN4との電圧差を誤差増幅回路U1により増幅して得られた信号である制御信号Vgに応じて制御される。第3ノードN3と第4ノードN4との電圧差が十分に小さくなるように可変抵抗素子M1の抵抗値が制御された場合、第3抵抗R3に対する第1抵抗R1の抵抗比(R1/R3)と第4抵抗R4に対する第2抵抗R2の抵抗比(R2/R4)とが等しいことから、第1ノードN1と第2ノードN2との電圧差Vnは、第1基準電圧Vraと第2基準電圧Vrbとの差(Vrb−Vra)に概ね比例した電圧差に保たれる。これにより、誤差増幅回路U1の前段が抵抗(R1〜R4)で構成されるため、誤差増幅回路U1の前段に差動増幅回路を設ける場合に比べてオペアンプの使用数を減らすことが可能となり、ノイズの発生量を効果的に低減できる。
Further, according to the
本実施形態に係るセンサ装置1によれば、第1抵抗R1の抵抗値と第2抵抗R2の抵抗値とを等しくすることにより、誤差増幅回路U1の入力電流などに起因する誤差増幅回路U1のオフセット電圧のばらつきを低減できる。
According to the
本実施形態に係るセンサ装置1によれば、第5ノードN5及び第6ノードN6の両電位間における中間の電位((Vra+Vrb)/2)と、2つの電源ノードNp1及びNp2の両電位間における中間の電位(VDD/2)とを等しくすることにより、第1ノードN1の電圧Va及び第2ノードN2の電圧Vbが「VDD/2」付近にある場合に、第1抵抗R1に流れる電流Iaと第2抵抗R2に流れる電流Ibとの差(Ia−Ib)が小さくなる。そのため、この電流の差(Ia−Ib)に起因する出力電圧Voの誤差が抑制され易くなる。
According to the
本実施形態に係るセンサ装置1によれば、ブリッジ回路10を構成する4つのインピーダンス素子Zにおけるインピーダンスの温度係数が揃っているため、4つのインピーダンス素子Zにおけるインピーダンスの比は、温度によって変化し難い。また、2つの電源ノードNp1及びNp2に一定の電源電圧VDDが供給されており、分圧回路21の第1ノードN1及び第2ノードN2の電圧差Vnが一定に保たれていることから、4つのインピーダンス素子Zにおけるインピーダンスの比が温度によって変化し難ければ、4つのインピーダンス素子Zに印加される電圧も温度によって変化し難い。従って、ブリッジ回路10の出力電圧Voのオフセットは、図6A及び図6Bのシミュレーション結果において示すように、温度によって変化し難くなる。すなわち、環境の温度が変化してもオフセットの調整のずれが生じ難くなるため、広い温度範囲で精度の高い物理量の検出を行うことができる。
According to the
本実施形態に係るセンサ装置1によれば、分圧回路21における第1ノードN1及び第2ノードN2の間の抵抗値が一定であり、かつ、第1ノードN1及び第2ノードN2の電圧差Vnが定電圧回路22によって一定に保たれているため、インピーダンス素子Z1,Z2に印加される電圧は分圧比の調整によって変化せず、ほぼ一定となる。これにより、インピーダンス素子Z1,Z2において物理量の変化をインピーダンスの変化に変換する感度が、分圧比の調整の影響を受け難くなる。すなわち、出力電圧Voのオフセットの調整が物理量の検出感度に影響を与え難くなり、良好な検出精度を得ることができる。
According to the
以上、本発明の実施形態について説明したが、本発明は上述した実施形態にのみ限定されるものではなく、種々のバリエーションを含んでいる。 Although the embodiments of the present invention have been described above, the present invention is not limited to the above-described embodiments, and includes various variations.
上述した実施形態では、ブリッジ回路10における2つの直列回路11A及び11Bのうち、一方の直列回路11Aにのみオフセット調整回路20が設けられているが、本発明はこれに限定されない。本発明の他の実施形態では、2つの直列回路11A及び11Bの両方に同様なオフセット調整回路20を設けて、それぞれのオフセット調整回路20における分圧回路21の分圧比を調整することにより出力電圧Voのオフセットを調整してもよい。これにより、4つのインピーダンス素子Z1〜Z4に印加される電圧がほぼ等しくなり、各インピーダンス素子Zにおける物理量の検出感度を揃えやすくなるため、より良好な検出精度を得ることができる。
In the above-described embodiment, the offset
上述した図2に示す実施形態では、電源電圧を抵抗(R51〜R53)で分圧することにより基準電圧(Vra,Vrb)を生成しているが、基準電圧(Vra,Vrb)を生成する方法はこの例に限定されない。例えば、バンドギャップリファレンス回路などを用いて基準電圧(Vra,Vrb)を生成してもよい。 In the embodiment shown in FIG. 2 described above, the reference voltage (Vra, Vrb) is generated by dividing the power supply voltage by the resistors (R51 to R53), but the method of generating the reference voltage (Vra, Vrb) is Not limited to this example. For example, a reference voltage (Vra, Vrb) may be generated using a bandgap reference circuit or the like.
上述した実施形態では、ブリッジ回路10における4つのインピーダンス素子Zがそれぞれセンサ素子であり、検出対象の物理量に応じたインピーダンスを持っているが、本発明はこれに限定されない。本発明の他の実施形態では、ブリッジ回路を構成する複数のインピーダンス素子の一部が固定のインピーダンスを持っていてもよい。
In the above-described embodiment, each of the four impedance elements Z in the
上述した実施形態では、電源ノードNp1,Np2に一定の電源電圧VDDが供給されているが、本発明の他の実施形態では、電源ノードNp1,Np2に定電流源から一定の電流を供給してもよい。 In the above-described embodiment, a constant power supply voltage VDD is supplied to the power supply nodes Np1 and Np2, but in another embodiment of the present invention, a constant current is supplied to the power supply nodes Np1 and Np2 from a constant current source. May be good.
1…センサ装置、10…ブリッジ回路、11A,11B…直列回路、Z,Z1〜Z4…インピーダンス素子、20…オフセット調整回路、21…分圧回路、22…定電圧回路、M1…可変抵抗素子、U1…誤差増幅回路、R1…第1抵抗、R2…第2抵抗、R3…第3抵抗、R4…第4抵抗、R51〜R53…第5抵抗、N1…第1ノード、N2…第2ノード、N3…第3ノード、N4…第4ノード、N5…第5ノード、N6…第6ノード、Np1,Np2…電源ノード、Nop…中間ノード、Non…出力ノード、Vra…第1基準電圧、Vrb…第2基準電圧、Vg…制御信号
1 ... Sensor device, 10 ... Bridge circuit, 11A, 11B ... Series circuit, Z, Z1 to Z4 ... Impedance element, 20 ... Offset adjustment circuit, 21 ... Voltage divider circuit, 22 ... Constant voltage circuit, M1 ... Variable resistance element, U1 ... Error amplifier circuit, R1 ... 1st resistance, R2 ... 2nd resistance, R3 ... 3rd resistance, R4 ... 4th resistance, R51-R53 ... 5th resistance, N1 ... 1st node, N2 ... 2nd node, N3 ... 3rd node, N4 ... 4th node, N5 ... 5th node, N6 ... 6th node, Np1, Np2 ... Power supply node, Nop ... Intermediate node, Non ... Output node, Vra ... 1st reference voltage, Vrb ... 2nd reference voltage, Vg ... Control signal
Claims (5)
前記ブリッジ回路の出力電圧のオフセットを調整するためのオフセット調整回路とを備え、
前記ブリッジ回路は、電源が供給される2つの電源ノードの間に直列に接続された2以上の前記インピーダンス素子をそれぞれ含む2つの直列回路を有し、
前記オフセット調整回路は、
前記2つの直列回路の少なくとも一方の前記直列回路の中間経路に挿入され、当該挿入された中間経路において両端の第1ノード及び第2ノードの間に生じる電圧差を分圧し、当該分圧した電圧を出力ノードから出力する分圧回路と、
前記分圧回路における前記第1ノードと前記第2ノードとの電圧差を一定に保つ定電圧回路とを有し、
前記分圧回路は、分圧比の調整が可能であり、
前記オフセットの調整を行う場合、一方の前記直列回路における前記分圧回路の出力ノードと他方の前記直列回路の中間ノードとの電圧差、若しくは、一方の前記直列回路における前記分圧回路の出力ノードと他方の前記直列回路における前記分圧回路の出力ノードとの電圧差が所定の値へ近づくように前記分圧比が調整され、
前記定電圧回路は、
前記分圧回路と並列に接続され、制御信号に応じて抵抗値が変化する可変抵抗素子と、
前記第1ノードと第3ノードとの間の経路に設けられた第1抵抗と、
前記第2ノードと第4ノードとの間の経路に設けられた第2抵抗と、
第1基準電圧が印加される第5ノードと前記第3ノードとの間の経路に設けられた第3抵抗と、
第2基準電圧が印加される第6ノードと前記第4ノードとの間の経路に設けられた第4抵抗と、
前記第3ノードと前記第4ノードとの電圧差を増幅し、当該増幅の結果に応じた前記制御信号を出力する誤差増幅回路とを含み、
前記第3抵抗に対する前記第1抵抗の抵抗比と前記第4抵抗に対する前記第2抵抗の抵抗比とが等しい、
センサ装置。 A bridge circuit having a plurality of impedance elements having at least a part impedance corresponding to the physical quantity to be detected, and
It is provided with an offset adjustment circuit for adjusting the offset of the output voltage of the bridge circuit.
The bridge circuit has two series circuits each including two or more of the impedance elements connected in series between two power supply nodes to which power is supplied.
The offset adjustment circuit
It is inserted into the intermediate path of at least one of the series circuits of the two series circuits, and the voltage difference generated between the first node and the second node at both ends in the inserted intermediate path is divided and the divided voltage is divided. With a voltage divider circuit that outputs from the output node,
It has a constant voltage circuit that keeps the voltage difference between the first node and the second node in the voltage dividing circuit constant.
The voltage dividing circuit can adjust the voltage dividing ratio, and the voltage dividing circuit can be adjusted.
When adjusting the offset, the voltage difference between the output node of the voltage divider circuit in one of the series circuits and the intermediate node of the other series circuit, or the output node of the voltage divider circuit in one of the series circuits. The voltage dividing ratio is adjusted so that the voltage difference between the one and the output node of the voltage dividing circuit in the other series circuit approaches a predetermined value.
The constant voltage circuit
A variable resistance element that is connected in parallel with the voltage divider circuit and whose resistance value changes according to the control signal.
A first resistor provided in the path between the first node and the third node,
A second resistor provided in the path between the second node and the fourth node,
A third resistor provided in the path between the fifth node to which the first reference voltage is applied and the third node, and
A fourth resistor provided in the path between the sixth node to which the second reference voltage is applied and the fourth node, and
It includes an error amplification circuit that amplifies the voltage difference between the third node and the fourth node and outputs the control signal according to the result of the amplification.
The resistivity ratio of the first resistor to the third resistor is equal to the resistivity ratio of the second resistor to the fourth resistor.
Sensor device.
請求項1に記載のセンサ装置。 The resistance value of the first resistor is equal to the resistance value of the second resistor.
The sensor device according to claim 1.
請求項2に記載のセンサ装置。 The intermediate potential between the two potentials of the fifth node and the sixth node is equal to the intermediate potential between the two potentials of the two power supply nodes.
The sensor device according to claim 2.
前記3以上の第5抵抗が接続された複数の中間ノードにおける2つの中間ノードが前記第5ノード及び前記第6ノードである、
請求項1〜3のいずれか一項に記載のセンサ装置。 It has three or more fifth resistors connected in series between the two power nodes.
The two intermediate nodes in the plurality of intermediate nodes to which the three or more fifth resistors are connected are the fifth node and the sixth node.
The sensor device according to any one of claims 1 to 3.
請求項1〜3のいずれか一項に記載のセンサ装置。 The two power supply nodes are the fifth node and the sixth node.
The sensor device according to any one of claims 1 to 3.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019234151A JP2021103112A (en) | 2019-12-25 | 2019-12-25 | Sensor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019234151A JP2021103112A (en) | 2019-12-25 | 2019-12-25 | Sensor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2021103112A true JP2021103112A (en) | 2021-07-15 |
Family
ID=76755107
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019234151A Pending JP2021103112A (en) | 2019-12-25 | 2019-12-25 | Sensor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2021103112A (en) |
-
2019
- 2019-12-25 JP JP2019234151A patent/JP2021103112A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101939843B1 (en) | Voltage regulator | |
JP5060871B2 (en) | Variable voltage dividing circuit and magnetic sensor circuit | |
JP5827759B2 (en) | Amplifier circuit and amplifier circuit IC chip | |
JP2009257790A (en) | Temperature sensor circuit | |
US20080191673A1 (en) | Series regulator circuit | |
JP2011033535A (en) | Temperature detection circuit | |
KR101276947B1 (en) | A Temperature Sensor with Low Power, High Precision, and Wide Temperature Range | |
CN112306131A (en) | Reference voltage circuit | |
US10503197B2 (en) | Current generation circuit | |
JP6270002B2 (en) | Pseudo resistance circuit and charge detection circuit | |
JP6049488B2 (en) | Sensor circuit | |
JP5782346B2 (en) | Reference voltage circuit | |
KR20100098954A (en) | Level detector and voltage generator comprising the same | |
JP2021103112A (en) | Sensor device | |
JP6357182B2 (en) | Sensor device | |
JP5788739B2 (en) | Voltage variable gain amplifier circuit | |
JP4716960B2 (en) | Output characteristic adjustment circuit, current measurement circuit, and integrated circuit element | |
JP2008083039A (en) | Temperature compensation circuit | |
JP2008165287A (en) | Constant-current driver | |
KR20080016122A (en) | Cmos temperature sensor | |
JP5003176B2 (en) | Differential amplifier circuit | |
JP2016086230A (en) | Sensor device | |
US20240291441A1 (en) | Bias voltage generating circuit, signal generator circuit and power amplifier | |
US7583148B2 (en) | Transconductance control circuit, method of controlling transconductance, and a power amplifier | |
KR101008487B1 (en) | Temperature-Compensated Reference Current Supplying Circuit |