JP2021093385A

JP2021093385A - diode

Info

Publication number: JP2021093385A
Application number: JP2019221153A
Authority: JP
Inventors: 鈴木　隆司; Takashi Suzuki; 隆司鈴木; 永岡　達司; Tatsuji Nagaoka; 達司永岡; 周平市川; Shuhei Ichikawa
Original assignee: Toyota Motor Corp; Toyota Central R&D Labs Inc
Current assignee: Toyota Motor Corp; Toyota Central R&D Labs Inc
Priority date: 2019-12-06
Filing date: 2019-12-06
Publication date: 2021-06-17
Anticipated expiration: 2039-12-06
Also published as: JP7118945B2

Abstract

To disclose technique for improving resistance against avalanche breakdown at L load switching in a diode.SOLUTION: A diode may include: a semiconductor layer; a surface electrode arranged on a surface of the semiconductor layer; a plurality of trenches extended from the surface of the semiconductor layer to a rear face and arrayed on the surface at intervals; an insulation film covering inner wall surfaces of the plurality of trenches; a conductive region filled in the trenches and brought into contact with the surface electrode; and a rear electrode arranged on the rear face of the semiconductor layer. An interval of two or more end side trenches out of the plurality of trenches arranged on the terminal side of the diode may be shorter than an interval of two or more center side trenches out of the plurality of trenches arranged on the center side of the diode as compared with the terminal trenches.SELECTED DRAWING: Figure 2

Description

本明細書は、ダイオードに関する。本明細書は、特に、半導体層の表面にトレンチを有するダイオードに関する技術を開示する。 The present specification relates to diodes. The present specification specifically discloses a technique relating to a diode having a trench on the surface of a semiconductor layer.

特許文献１に、トレンチＭＯＳ型ショットキーバリアダイオードが開示されている。ショットキーバリアダイオードは、半導体基板と、エピタキシャル層と、ショットキーメタルと、電極メタルと、を備える。エピタキシャル層は、半導体基板の表面上に配置されている。エピタキシャル層の表面には、複数の内側トレンチが形成されている。終端部では、電極メタルと絶縁膜とがフィールドプレート構造を構成している。 Patent Document 1 discloses a trench MOS type Schottky barrier diode. The Schottky barrier diode includes a semiconductor substrate, an epitaxial layer, a Schottky metal, and an electrode metal. The epitaxial layer is arranged on the surface of the semiconductor substrate. A plurality of inner trenches are formed on the surface of the epitaxial layer. At the terminal portion, the electrode metal and the insulating film form a field plate structure.

特開２０１５−１５３７６９号公報Japanese Unexamined Patent Publication No. 2015-153769

ショットキーバリアダイオードでは、誘導負荷（即ちＬ負荷）のスイッチングにおいて、オフ動作が実行される場合に、ショットキーバリアダイオードに逆方向電圧が印加され、電流（即ちアバランシェ電流）が流れる。電流は、終端部に配置される電極メタルの下方に集中しやすい。このため、上記のショットキーバリアダイオードでは、アバランシェ電流が集中しやすい終端部に配置される電極メタルの下方の耐圧が低いと、Ｌ負荷スイッチング時に破壊（即ちアバランシェ破壊）する場合がある。本明細書は、ダイオードにおいて、Ｌ負荷スイッチング時のアバランシェ破壊に対する耐性を向上させる技術を開示する。 In the Schottky barrier diode, when the off operation is executed in the switching of the inductive load (that is, the L load), a reverse voltage is applied to the Schottky barrier diode and a current (that is, an avalanche current) flows. The current tends to concentrate below the electrode metal located at the end. Therefore, in the above-mentioned Schottky barrier diode, if the withstand voltage below the electrode metal arranged at the terminal portion where the avalanche current tends to concentrate is low, the Schottky barrier diode may be destroyed (that is, the avalanche is destroyed) during L load switching. The present specification discloses a technique for improving the resistance to avalanche failure during L load switching in a diode.

本明細書に開示される技術は、ダイオードに関する。ダイオードは、半導体層と、前記半導体層の表面に配置される表面電極と、前記半導体層の表面から裏面に向かって延びており、前記表面に互いに間隔を有して並ぶ複数のトレンチと、前記複数のトレンチの内壁面を覆う絶縁膜と、前記トレンチに充填されるとともに、前記表面電極に接触する導電部と、前記半導体層の裏面に配置される裏面電極と、を備えていてもよい。前記複数のトレンチのうち、前ダイオードの終端側に配置される２個以上の端側トレンチの間隔は、前記複数のトレンチのうち、前記端側トレンチよりも前記ダイオードの中央側に配置される２個以上の中央側トレンチの間隔よりも小さくてもよい。 The techniques disclosed herein relate to diodes. The diode includes a semiconductor layer, a surface electrode arranged on the surface of the semiconductor layer, a plurality of trenches extending from the front surface of the semiconductor layer toward the back surface, and arranged on the front surface at intervals. An insulating film covering the inner wall surface of the plurality of trenches, a conductive portion filled in the trench and in contact with the front surface electrode, and a back surface electrode arranged on the back surface of the semiconductor layer may be provided. Of the plurality of trenches, the distance between two or more end-side trenches arranged on the terminal side of the front diode is arranged on the center side of the diode with respect to the end-side trench among the plurality of trenches. It may be smaller than the distance between one or more central trenches.

この構成によれば、ダイオードに逆方向電圧が印加されている場合において、中央側トレンチが配置されている領域の耐圧を、端側トレンチが配置されている領域の耐圧よりも低くすることができる。この結果、Ｌ負荷スイッチングのオフ動作実行時にダイオードに逆方向電圧が印加される場合、端側トレンチが配置されている領域よりも中央側トレンチが配置されている領域において電界強度が高くなり、中央側トレンチが配置されている領域で電流が流れやすくなる。この結果、電流がダイオードの終端部付近に集中することを緩和することができる。これにより、Ｌ負荷スイッチング時のアバランシェ破壊に対する耐性を向上させることができる。 According to this configuration, when a reverse voltage is applied to the diode, the withstand voltage of the region where the central trench is arranged can be made lower than the withstand voltage of the region where the end trench is arranged. .. As a result, when a reverse voltage is applied to the diode during the off operation of L load switching, the electric field strength becomes higher in the region where the central trench is arranged than in the region where the end trench is arranged, and the electric field strength becomes higher in the center. Current tends to flow in the area where the side trench is arranged. As a result, it is possible to alleviate the concentration of the current near the end of the diode. This makes it possible to improve the resistance to avalanche destruction during L load switching.

前記表面電極は、金属電極であってもよい。前記表面電極と前記半導体層とは、ショットキー接触していてもよい。この構成によれば、ショットキーバリアダイオードにおいて、Ｌ負荷スイッチング時のアバランシェ破壊に対する耐性を向上させることができる。 The surface electrode may be a metal electrode. The surface electrode and the semiconductor layer may be in Schottky contact. According to this configuration, the Schottky barrier diode can be improved in resistance to avalanche destruction during L load switching.

前記複数のトレンチのうちの少なくとも一部のトレンチの前記裏面側端の前記半導体層の前記裏面側に位置する前記半導体層は、前記半導体層の他の部分よりも不純物濃度が低い低濃度領域を有していてもよい。この構成によれば、電界集中が発生するトレンチの裏面側端近傍の不純物濃度を低くすることによって、空乏層を広がり易くすることができる。これにより、逆方向電圧の印加時の耐圧を向上させることができる。 The semiconductor layer located on the back surface side of the semiconductor layer at the back surface side end of at least a part of the trench has a low concentration region in which the impurity concentration is lower than other parts of the semiconductor layer. You may have. According to this configuration, the depletion layer can be easily spread by lowering the impurity concentration in the vicinity of the back surface side end of the trench where the electric field concentration occurs. Thereby, the withstand voltage when the reverse voltage is applied can be improved.

ダイオードは、前記複数のトレンチよりも前記半導体層の外周側において前記複数のトレンチを一巡しており、前記半導体層の前記表面から前記裏面に向かって延びる終端トレンチと、前記終端トレンチに充填される絶縁層と、をさらに備えていてもよい。前記表面電極と前記絶縁層とは、互いに接触することによって、フィールドプレート構造を構成していてもよい。この構成によれば、ダイオードの終端部に配置される絶縁層を終端トレンチに埋め込むことができる。これにより、ダイオードの表面を平坦化することができる。この結果、ダイオードが搭載される装置を小型化することができる。 The diode goes around the plurality of trenches on the outer peripheral side of the semiconductor layer with respect to the plurality of trenches, and is filled with the terminal trench extending from the front surface of the semiconductor layer toward the back surface and the terminal trench. An insulating layer may be further provided. The surface electrode and the insulating layer may form a field plate structure by contacting each other. According to this configuration, the insulating layer arranged at the end of the diode can be embedded in the end trench. As a result, the surface of the diode can be flattened. As a result, the device on which the diode is mounted can be miniaturized.

前記２個以上の端側トレンチでは、前記半導体層の前記裏面側に位置する裏面側端部近傍における間隔が、前記半導体層の前記表面側に位置する表面端における間隔よりも小さくてもよい。ダイオードでは、逆方向電圧が印加されている間、トレンチ周辺に空乏層が発生する。隣り合う２個の端側トレンチでは、半導体層の裏面側に位置する裏面側端部近傍における間隔が比較的に小さい。このため、裏面側端部近傍では、隣り合う２個のトレンチのそれぞれから延びる空乏層が連結され得る。この結果、逆方向電圧の印加時の耐圧を向上させることができる。 In the two or more end-side trenches, the distance in the vicinity of the back surface side end portion of the semiconductor layer located on the back surface side may be smaller than the distance between the front surface ends of the semiconductor layer located on the front surface side. In the diode, a depletion layer is generated around the trench while the reverse voltage is applied. In the two adjacent end-side trenches, the distance between the two end-side trenches located on the back surface side of the semiconductor layer is relatively small in the vicinity of the back-side end portion. Therefore, in the vicinity of the back surface side end portion, the depletion layer extending from each of the two adjacent trenches can be connected. As a result, the withstand voltage when the reverse voltage is applied can be improved.

本明細書が開示する技術の詳細とさらなる改良は以下の「発明を実施するための形態」にて説明する。 Details of the techniques disclosed herein and further improvements will be described in the "Modes for Carrying Out the Invention" below.

第１実施例のダイオードの平面図である。It is a top view of the diode of 1st Example. 図１のII-II断面の断面図である。It is sectional drawing of the II-II cross section of FIG. 第２実施例のダイオードの平面図である。It is a top view of the diode of the 2nd Example. 第２実施例の端側トレンチにおける裏面側の間隔に対する表面側の間隔の比と耐圧との関係を示すグラフである。It is a graph which shows the relationship between the ratio of the interval of the front surface side with respect to the interval of the back surface side, and the pressure resistance in the end side trench of 2nd Example.

図１〜図２を参照して第１実施例のダイオード１００を説明する。ダイオード１００は、トレンチＭＯＳ領域を有する縦型のショットキーダイオード、いわゆるトレンチＭＯＳ型ショットキーバリアダイオードである。 The diode 100 of the first embodiment will be described with reference to FIGS. 1 and 2. The diode 100 is a vertical Schottky diode having a trench MOS region, a so-called trench MOS type Schottky barrier diode.

図２に示すように、ダイオード１００は、半導体層１２と、アノード電極３０と、カソード電極１０と、絶縁膜２１、３１と、絶縁層２２と、導電部３２と、を備える。半導体層１２は、基板１４と、基板１４の表面にエピタキシャル成長によって堆積されるエピタキシャル層１６と、を備える。 As shown in FIG. 2, the diode 100 includes a semiconductor layer 12, an anode electrode 30, a cathode electrode 10, insulating films 21 and 31, an insulating layer 22, and a conductive portion 32. The semiconductor layer 12 includes a substrate 14 and an epitaxial layer 16 deposited on the surface of the substrate 14 by epitaxial growth.

基板１４とエピタキシャル層１６とは、ｎ型不純物を含む酸化ガリウム（Ｇａ_２Ｏ_３）を材料としている。ｎ型不純物の例としては、シリコン（Ｓｉ）が挙げられる。基板１４の不純物濃度は、エピタキシャル層１６の不純物濃度よりも高い。基板１４の不純物濃度は、例えば５×１０^１８ｃｍ^−３であり、エピタキシャル層１６の不純物濃度は、例えば例えば２×１０^１６ｃｍ^−３である。 The substrate 14 and the epitaxial layer 16 are made of gallium oxide (Ga ₂ O ₃ ) containing n-type impurities. Examples of n-type impurities include silicon (Si). The impurity concentration of the substrate 14 is higher than the impurity concentration of the epitaxial layer 16. The impurity concentration of the substrate 14 is, for example, 5 × 10 ¹⁸ cm ^-3 , and the impurity concentration of the epitaxial layer 16 is, for example, 2 × 10 ¹⁶ cm ^-3 .

基板１４の裏面側（図２の下面側）には、カソード電極１０が配置されている。カソード電極１０は、基板１４とオーミック接触する金属（例えば、ニッケル（Ｎｉ）シリサイド、コバルト（Ｃｏ）シリサイド）で形成されている。 The cathode electrode 10 is arranged on the back surface side (lower surface side in FIG. 2) of the substrate 14. The cathode electrode 10 is made of a metal (for example, nickel (Ni) silicide, cobalt (Co) silicide) that makes ohmic contact with the substrate 14.

エピタキシャル層１６の表面（図２の上面）には、複数のトレンチ１８ａ、１８ｂが配置されている。なお、トレンチ１８ａ、１８ｂの本数は、これに限定されない。複数のトレンチ１８ａ、１８ｂは、エピタキシャル層１６の表面からエピタキシャル層１６を掘り下げることによって形成されている。複数のトレンチ１８ａ、１８ｂは、ドライエッチングによって形成される。 A plurality of trenches 18a and 18b are arranged on the surface of the epitaxial layer 16 (upper surface of FIG. 2). The number of trenches 18a and 18b is not limited to this. The plurality of trenches 18a and 18b are formed by digging the epitaxial layer 16 from the surface of the epitaxial layer 16. The plurality of trenches 18a and 18b are formed by dry etching.

トレンチ１８ａ、１８ｂは、半導体層１２の表面から裏面側に向かって（図２の上側から下方に向かって）垂直に掘り下げられている。平面視で、複数のトレンチ１８ａ、１８ｂは、互いに平行に並んでいる。トレンチ１８ａ、１８ｂの幅は、一定である。トレンチ１８ａ、１８ｂは、端側トレンチ１８ａと、中央側トレンチ１８ｂと、に分類される。図１に示すように、端側トレンチ１８ａは、複数のトレンチ１８ａ、１８ｂのうち、ダイオード１００の端縁側に配置されているトレンチである。本実施例では、端側トレンチ１８ａは、複数のトレンチ１８ａ、１８ｂのうち、複数のトレンチ１８ａ、１８ｂの延伸方向（即ち図１の上下方向）に垂直な方向（即ち図１の左右方向）の両端のそれぞれに配置されている３個のトレンチである。なお、端側トレンチ１８ａの個数は、２個であってもよいし、４個以上であってもよい。隣り合う２個の端側トレンチ１８ａの間には、矩形状のメサ部１２ａが形成される。 The trenches 18a and 18b are dug vertically from the front surface of the semiconductor layer 12 toward the back surface side (from the upper side to the lower side in FIG. 2). In a plan view, the plurality of trenches 18a and 18b are arranged in parallel with each other. The widths of the trenches 18a and 18b are constant. The trenches 18a and 18b are classified into an end side trench 18a and a center side trench 18b. As shown in FIG. 1, the end side trench 18a is a trench arranged on the end edge side of the diode 100 among the plurality of trenches 18a and 18b. In this embodiment, the end-side trench 18a is in a direction perpendicular to the extending direction (that is, the vertical direction in FIG. 1) of the plurality of trenches 18a and 18b (that is, the horizontal direction in FIG. 1) among the plurality of trenches 18a and 18b. There are three trenches arranged at each of the ends. The number of end-side trenches 18a may be two or four or more. A rectangular mesa portion 12a is formed between two adjacent end-side trenches 18a.

一方、中央側トレンチ１８ｂは、複数のトレンチ１８ａ、１８ｂのうち、端側トレンチ１８ａ以外のトレンチであり、ダイオード１００の両端に配置された端側トレンチ１８ａの間に配置される複数のトレンチである。隣り合う２個の中央側トレンチ１８ｂの間には、矩形状のメサ部１２ｂが形成される。隣り合う端側トレンチ１８ａと中央側トレンチ１８ｂとの間には、メサ部１２ｂが形成される。中央側トレンチ１８ｂが配置されている領域を中央領域１００ｂと呼び、端側トレンチ１８ａが配置されている領域を端部領域１００ａと呼ぶ。中央領域１００ｂは、２個の端部領域１００ａの間に挟まれている。 On the other hand, the central trench 18b is a trench other than the end trench 18a among the plurality of trenches 18a and 18b, and is a plurality of trenches arranged between the end trenches 18a arranged at both ends of the diode 100. .. A rectangular mesa portion 12b is formed between two adjacent central trenches 18b. A mesa portion 12b is formed between the adjacent end side trench 18a and the center side trench 18b. The region where the central trench 18b is arranged is referred to as a central region 100b, and the region where the end trench 18a is arranged is referred to as an end region 100a. The central region 100b is sandwiched between the two end regions 100a.

複数のトレンチ１８ａ、１８ｂは、互いに同一形状を有する。隣り合う２個の中央側トレンチ１８ｂの間隔Ｗ１は、隣り合う２個の端側トレンチ１８ａの間隔Ｗ２よりも大きい。例えば、間隔Ｗ１は、間隔Ｗ２の２倍である。なお、複数の中央側トレンチ１８ｂでは、２個の中央側トレンチ１８ｂの間隔Ｗ１は、同一である。同様に、複数の端側トレンチ１８ａでは、２個の端側トレンチ１８ａの間隔Ｗ２は、同一である。なお、間隔Ｗ１は、メサ部１２ｂの幅ということができ、間隔Ｗ２は、メサ部１２ａの幅ということができる。 The plurality of trenches 18a and 18b have the same shape as each other. The distance W1 between the two adjacent central trenches 18b is larger than the distance W2 between the two adjacent end trenches 18a. For example, the interval W1 is twice the interval W2. In the plurality of central trenches 18b, the distance W1 between the two central trenches 18b is the same. Similarly, in the plurality of end-side trenches 18a, the distance W2 between the two end-side trenches 18a is the same. The interval W1 can be said to be the width of the mesa portion 12b, and the interval W2 can be said to be the width of the mesa portion 12a.

エピタキシャル層１６の表面には、複数のトレンチ１８ａ、１８ｂよりも、ダイオード１００の終端側に、終端トレンチ２０が配置されている。終端トレンチ２０は、半導体層１２の外周に沿って、複数のトレンチ１８ａ、１８ｂの外側を一巡して囲んでいる。終端トレンチ２０は、エピタキシャル層１６の表面からエピタキシャル層１６を掘り下げることによって形成されている。終端トレンチ２０は、トレンチ１８ａ、１８ｂと同様に、ドライエッチングによって形成される。 On the surface of the epitaxial layer 16, the terminal trench 20 is arranged on the terminal side of the diode 100 rather than the plurality of trenches 18a and 18b. The terminal trench 20 circles the outside of the plurality of trenches 18a and 18b along the outer circumference of the semiconductor layer 12. The terminal trench 20 is formed by digging the epitaxial layer 16 from the surface of the epitaxial layer 16. The terminal trench 20 is formed by dry etching like the trenches 18a and 18b.

複数のトレンチ１８ａ、１８ｂ及び終端トレンチ２０のそれぞれの底面（即ち図１の下面）に接するエピタキシャル層１６には、ｎ型不純物濃度が周りよりも低い低濃度領域４０が配置されている。トレンチ１８ａ、１８ｂの下方に位置する低濃度領域４０は、トレンチ１８ａ、１８ｂの幅と同様以上の幅を有しており、終端トレンチ２０の下方に位置する低濃度領域４０は、終端トレンチ２０の幅と同様以上の幅を有している。低濃度領域４０の高さ（即ち図２の上下方向の長さ）は、例えば、中央側トレンチ１８ｂの間隔Ｗ１、即ち、メサ部１２ｂの幅の０．１倍〜０．５倍である。低濃度領域４０は、エピタキシャル層１６にトレンチ１８ａ、１８ｂ、２０を形成後に、トレンチ１８ａ、１８ｂ、２０の底部のエピタキシャル層１６にイオン注入し、アニール処理を実行することによって形成される。イオン注入では、ｎ型不純物を含む酸化ガリウム（Ｇａ_２Ｏ_３）の半導体層１２に対して、マグネシウム（Ｍｇ）のイオンを注入するように、カウンタイオン注入が実行される。 A low concentration region 40 having a lower n-type impurity concentration than the surroundings is arranged on the epitaxial layer 16 in contact with the bottom surface (that is, the lower surface of FIG. 1) of each of the plurality of trenches 18a and 18b and the terminal trench 20. The low-concentration region 40 located below the trenches 18a and 18b has a width equal to or larger than the width of the trenches 18a and 18b, and the low-concentration region 40 located below the end trench 20 is the end trench 20. It has a width equal to or greater than the width. The height of the low concentration region 40 (that is, the vertical length in FIG. 2) is, for example, 0.1 to 0.5 times the interval W1 of the central trench 18b, that is, the width of the mesa portion 12b. The low-concentration region 40 is formed by forming trenches 18a, 18b, 20 in the epitaxial layer 16 and then ion-implanting into the epitaxial layer 16 at the bottom of the trenches 18a, 18b, 20 to perform an annealing treatment. In the ion implantation, counter ion implantation is performed so as to implant magnesium (Mg) ions into the semiconductor layer 12 of _{gallium oxide (Ga 2} O ₃ ) containing n-type impurities.

複数のトレンチ１８ａ、１８ｂのそれぞれの底面及び側面には、絶縁膜３１が配置されている。同様に、終端トレンチ２０の底面及び側面には、絶縁膜２１が配置されている。絶縁膜２１、３１は、エピタキシャル層１６の表面に、例えば酸化ハフニウム（ＨｆＯ_２）等の絶縁材料を堆積させ、トレンチ１８ａ、１８ｂ及び終端トレンチ２０以外のエピタキシャル層１６の表面に堆積された酸化ハフニウムを、化学機械研磨によって除去することによって形成される。なお、絶縁膜２１、３１は、化学蒸着（即ちＣＶＤ（Chemical Vapor Depositionの略））によって、例えば二酸化ケイ素（ＳｉＯ_２）と酸化ハフニウム（ＨｆＯ_２）との積層膜、あるいは、アルミナ（Ａｌ_２Ｏ_３）の積層膜であってもよい。 An insulating film 31 is arranged on the bottom surface and the side surface of each of the plurality of trenches 18a and 18b. Similarly, an insulating film 21 is arranged on the bottom surface and the side surface of the terminal trench 20. The insulating films 21 and 31 have _{an insulating material such as hafnium oxide (HfO 2} ) deposited on the surface of the epitaxial layer 16, and hafnium oxide deposited on the surface of the epitaxial layer 16 other than the trenches 18a and 18b and the terminal trench 20. Is formed by removing it by chemical mechanical polishing. The insulating films 21 and 31 are formed by, for example, a laminated film of _{silicon dioxide (SiO 2} ) and hafnium oxide (HfO ₂ _{) or alumina (Al 2} O) by chemical vapor deposition (that is, CVD (abbreviation of Chemical Vapor Deposition)). _It may be the laminated film of 3).

終端トレンチ２０には、絶縁膜２１を介して、絶縁層２２が充填されている。絶縁層２２は、絶縁膜２１、３１が堆積された後、終端トレンチ２０内のみに酸化ハフニウム（ＨｆＯ_２）をさらに堆積させることによって形成される。絶縁層２２の表面は、エピタキシャル層１６、即ち半導体層１２の表面と一致している。 The terminal trench 20 is filled with an insulating layer 22 via an insulating film 21. The insulating layer 22 is formed by further depositing _{hafnium oxide (HfO 2} ) only in the terminal trench 20 after the insulating films 21 and 31 are deposited. The surface of the insulating layer 22 coincides with the surface of the epitaxial layer 16, that is, the semiconductor layer 12.

複数のトレンチ１８ａ、１８ｂには、絶縁膜３１を介して、導電部３２が充填されている。導電部３２は、例えば、チタン（Ｔｉ）等の導電材料を、トレンチ１８ａ、１８ｂ、１８ｃに堆積することによって形成される。これにより、導電部３２は、絶縁膜３１を挟んで、エピタキシャル層１６、即ち、半導体層１２と対向して配置されている。 The plurality of trenches 18a and 18b are filled with the conductive portion 32 via the insulating film 31. The conductive portion 32 is formed by depositing a conductive material such as titanium (Ti) in the trenches 18a, 18b, and 18c. As a result, the conductive portion 32 is arranged so as to face the epitaxial layer 16, that is, the semiconductor layer 12 with the insulating film 31 interposed therebetween.

導電部３２の上端、即ち、複数のトレンチ１８ａ、１８ｂの上端には、アノード電極３０が配置されている。アノード電極３０は、半導体層１２の表面に平板上に形成されている。アノード電極３０は、複数のトレンチ１８ａ、１８ｂの上端において、導電部３２と接触している。アノード電極３０は、導電部３２と一体的に形成されている。即ち、アノード電極３０は、導電部３２に連続して導電材料を堆積することによって形成されている。アノード電極３０は、メタル電極であり、複数のトレンチ１８ａ、１８ｂ及び終端トレンチ２０との間に挟まれる半導体層１２、即ち、半導体層１２のメサ部１２ａ、１２ｂの表面において、半導体層１２とショットキー接触している。 The anode electrode 30 is arranged at the upper end of the conductive portion 32, that is, at the upper ends of the plurality of trenches 18a and 18b. The anode electrode 30 is formed on a flat plate on the surface of the semiconductor layer 12. The anode electrode 30 is in contact with the conductive portion 32 at the upper ends of the plurality of trenches 18a and 18b. The anode electrode 30 is integrally formed with the conductive portion 32. That is, the anode electrode 30 is formed by continuously depositing a conductive material on the conductive portion 32. The anode electrode 30 is a metal electrode, and is a shot with the semiconductor layer 12 on the surface of the semiconductor layer 12 sandwiched between the plurality of trenches 18a and 18b and the terminal trench 20, that is, the mesas portions 12a and 12b of the semiconductor layer 12. The keys are in contact.

メサ部１２ｂの幅は、メサ部１２ａの幅よりも大きい。このため、隣り合う２個の中央側トレンチ１８ｂの間の半導体層１２とアノード電極３０との接触面積は、隣り合う２個の端側トレンチ１８ａの間の半導体層１２とアノード電極３０との接触面積よりも大きい。また、メサ部１２ｂの個数は、メサ部１２ａの個数よりも多い。このため、中央領域１００ｂにおける半導体層１２とアノード電極３０との接触面積は、２個の端部領域１００ａにおける半導体層１２とアノード電極３０との接触面積よりも大きい。 The width of the mesa portion 12b is larger than the width of the mesa portion 12a. Therefore, the contact area between the semiconductor layer 12 and the anode electrode 30 between the two adjacent central trenches 18b is the contact between the semiconductor layer 12 and the anode electrode 30 between the two adjacent end trenches 18a. Larger than the area. Further, the number of mesas portions 12b is larger than the number of mesas portions 12a. Therefore, the contact area between the semiconductor layer 12 and the anode electrode 30 in the central region 100b is larger than the contact area between the semiconductor layer 12 and the anode electrode 30 in the two end regions 100a.

アノード電極３０は、絶縁層２２の表面に接触することによって、フィールドプレート構造が構成されている。 The anode electrode 30 has a field plate structure formed by contacting the surface of the insulating layer 22.

ダイオード１００では、逆方向電圧が印加されている場合、トレンチ１８ａ、１８ｂの間隔が小さいほど、隣り合うトレンチ１８ａ、１８ｂの周辺に発生する空乏層が広がり易い。即ち、中央側トレンチ１８ｂの間隔よりも端側トレンチ１８ａの間隔の方が小さい。このため、端部領域１００ａの方が、中央領域１００ｂよりも空乏層が広がり易い。これにより、中央領域１００ｂの耐圧を、端部領域１００ａの耐圧よりも低くすることができる。この結果、Ｌ負荷スイッチングのオフ動作実行時にダイオード１００に逆方向電圧が印加される場合、端部領域１００ａよりも中央領域１００ｂにおいて電界強度が高くなり、中央領域１００ｂで電流が流れやすくなる。このため、電流がダイオード１００の端部領域１００ａ付近に集中することを緩和することができる。これにより、ダイオード１００において、Ｌ負荷スイッチング時のアバランシェ破壊に対する耐性を向上させることができる。 In the diode 100, when a reverse voltage is applied, the smaller the distance between the trenches 18a and 18b, the more easily the depletion layer generated around the adjacent trenches 18a and 18b spreads. That is, the distance between the end trenches 18a is smaller than the distance between the central trenches 18b. Therefore, the depletion layer is more likely to spread in the end region 100a than in the central region 100b. Thereby, the withstand voltage of the central region 100b can be made lower than the withstand voltage of the end region 100a. As a result, when a reverse voltage is applied to the diode 100 during the off operation of the L load switching, the electric field strength becomes higher in the central region 100b than in the end region 100a, and the current easily flows in the central region 100b. Therefore, it is possible to alleviate the current from concentrating in the vicinity of the end region 100a of the diode 100. This makes it possible to improve the resistance of the diode 100 to avalanche failure during L load switching.

ダイオード１００では、複数のトレンチ１８ａ、１８ｂの下端近傍に、低濃度領域４０を配置することによって、逆方向電圧が印加されている間に、空乏層を広がり易くすることができる。これにより、逆方向電圧の印加時の耐圧を向上させることができる。 In the diode 100, by arranging the low concentration region 40 near the lower ends of the plurality of trenches 18a and 18b, the depletion layer can be easily expanded while the reverse voltage is applied. Thereby, the withstand voltage when the reverse voltage is applied can be improved.

ダイオード１００では、絶縁層２２が終端トレンチ２０に埋め込まれている。これにより、フィールドプレート構造を配置するための絶縁層を、半導体層１２の表面上に配置せずに済む。これにより、ダイオード１００の表面を平坦化することができる。この結果、ダイオード１００の表面の凸形状を考慮せずに、ダイオード１００が搭載される装置を設計することができる。これにより、ダイオード１００を搭載する装置を小型化することができる。 In the diode 100, the insulating layer 22 is embedded in the terminal trench 20. As a result, it is not necessary to arrange the insulating layer for arranging the field plate structure on the surface of the semiconductor layer 12. Thereby, the surface of the diode 100 can be flattened. As a result, it is possible to design a device on which the diode 100 is mounted without considering the convex shape of the surface of the diode 100. As a result, the device on which the diode 100 is mounted can be miniaturized.

（第２実施例）
図３を参照して、第２実施例のダイオード２００について、第１実施例のダイオード１００との相違点を説明する。なお、ダイオード１００と同様の構成ついては、同一の符号を付して、説明を省略する。ダイオード２００は、端側トレンチ１８ａに替えて、端側トレンチ２１８ａを備える。端側トレンチ２１８ａでは、半導体層１２の表面から裏面側に向かって（図３の上側から下方に向かって）、端側トレンチ２１８ａの側面が傾斜することによって、端側トレンチ２１８ａの幅が徐々に広がっている。この結果、隣り合う端側トレンチ２１８ａにおいて、半導体層１２の裏面側の端における間隔Ｗ_ｂは、半導体層１２の表面側の端における間隔Ｗ_ｔよりも小さい。また、隣り合う端側トレンチ２１８ａの間隔は、半導体層１２の表面側の端で最も大きい。なお、間隔Ｗ_ｂは、間隔Ｗ１に等しくてもよい。 (Second Example)
The difference between the diode 200 of the second embodiment and the diode 100 of the first embodiment will be described with reference to FIG. The same components as those of the diode 100 are designated by the same reference numerals, and the description thereof will be omitted. The diode 200 includes an end-side trench 218a instead of the end-side trench 18a. In the end-side trench 218a, the width of the end-side trench 218a gradually increases as the side surface of the end-side trench 218a inclines from the front surface to the back surface side of the semiconductor layer 12 (from the upper side to the lower side in FIG. 3). It has spread. As a result, in the adjacent end-side trenches 218a, the distance W _b at the back surface side end of the semiconductor layer 12 is smaller than the _{distance W t} at the front surface side end of the semiconductor layer 12. Further, the distance between the adjacent end-side trenches 218a is the largest at the surface-side end of the semiconductor layer 12. The interval W _b may be equal to the interval W1.

端側トレンチ２１８ａには、絶縁膜３１と同様の絶縁膜２３１が配置される。端側トレンチ２１８ａに充填される導電部２３２は、端側トレンチ２１８ａの内側に充填されるように、断面が台形形状を有する。隣り合う２個の端側トレンチ２１８ａの間に配置されているメサ部２１２ａは、断面が台形形状の四角柱形状を有する。複数の端側トレンチ２１８ａの終端側に位置するメサ部２１２ｃは、隣接する端側トレンチ２１８ａと終端トレンチ２０の形状に沿った形状を有する。複数の端側トレンチ２１８ａの中央側に位置するメサ部２１２ｄは、隣接する端側トレンチ２１８ａと中央側トレンチ１８ｂの形状に沿った形状を有する。その他のダイオード２００の構成は、寸法の違いを除いてダイオード１００の構成と同様であるため、説明を省略する。 An insulating film 231 similar to the insulating film 31 is arranged in the end side trench 218a. The conductive portion 232 filled in the end-side trench 218a has a trapezoidal cross section so as to be filled inside the end-side trench 218a. The mesa portion 212a arranged between the two adjacent end-side trenches 218a has a square pillar shape having a trapezoidal cross section. The mesa portion 212c located on the terminal side of the plurality of end side trenches 218a has a shape that follows the shapes of the adjacent end side trenches 218a and the end side trench 20. The mesa portion 212d located on the center side of the plurality of end side trenches 218a has a shape that follows the shapes of the adjacent end side trenches 218a and the center side trench 18b. Since the other configurations of the diode 200 are the same as the configurations of the diode 100 except for the difference in dimensions, the description thereof will be omitted.

ダイオード２００によっても、ダイオード１００と同様の効果を奏する。また、ダイオード２００では、逆方向電圧が印加されている間、複数のトレンチ２１８ａ、１８ｂの底面及び側面に隣接する半導体層１２に空乏層が発生する。隣り合う２個の端側トレンチ２１８ａでは、半導体層１２の裏面側（図３の下端）において、間隔Ｗ_ｂが比較的に狭い。このため、隣り合う２個の端側トレンチ２１８ａのそれぞれから延びる空乏層が互いに連結される。この結果、逆方向電圧の印加時に、端側トレンチ２１８ａの下端部における空乏層の広がりによって、耐圧を向上させることができる。 The diode 200 also has the same effect as the diode 100. Further, in the diode 200, a depletion layer is generated in the semiconductor layer 12 adjacent to the bottom surface and the side surface of the plurality of trenches 218a and 18b while the reverse voltage is applied. _{In the two adjacent end-side trenches 218a, the distance Wb} is relatively narrow on the back surface side (lower end of FIG. 3) of the semiconductor layer 12. Therefore, the depletion layers extending from each of the two adjacent end-side trenches 218a are connected to each other. As a result, when a reverse voltage is applied, the withstand voltage can be improved by the expansion of the depletion layer at the lower end of the end-side trench 218a.

図４は、間隔Ｗ_ｔ／間隔Ｗ_ｂと耐圧の高さとの関係を示すグラフである。図４は、ダイオード２００を用いて行ったシミュレーション結果を示す。なお、隣り合う中央側トレンチ１８ｂの間隔Ｗ１は、Ｗ_ｔと等しい。図４では、横軸が間隔Ｗ_ｔ／間隔Ｗ_ｂを表し、縦軸が耐圧を表す。シミュレーション結果では、ダイオード２００の間隔Ｗ_ｔ／間隔Ｗ_ｂの値が大きいほど、耐圧が高くなる。特に、間隔Ｗ_ｔ／間隔Ｗ_ｂが２以上、即ち、隣り合う端側トレンチ２１８ａの表面側端部の間隔Ｗ_ｔが、裏面側端部の間隔Ｗ_ｂの２倍以上である場合、間隔Ｗ_ｔ／間隔Ｗ_ｂが２未満の場合と比較して、耐圧が特に高い。 FIG. 4 is _{a graph showing the relationship between the interval W t} / interval W _b and the height of the withstand voltage. FIG. 4 shows the results of a simulation performed using the diode 200. The distance W1 between adjacent central trenches 18b is equal to _{W t.} In FIG. 4, the horizontal axis represents the interval W _t / interval W _b , and the vertical axis represents the withstand voltage. According to the simulation result, the _{larger the value of the interval W t} / interval W _b of the diode 200, the higher the withstand voltage. In particular, when the interval W _t / interval W _b is 2 or more, that is, the interval W _t of the front end portions of the adjacent end side trenches 218a is twice or more _{the interval W b of the back surface side end portions, the interval W} _The withstand voltage is particularly high as compared with the case where t / interval W _{b is less than 2.}

また、ダイオード２００において、隣り合う２個の端側トレンチ２１８ａでは、半導体層１２の表面側の端における間隔Ｗ_ｔは比較的に大きい。即ち、間隔Ｗ_ｂを小さくしつつ、ショットキー接触する部分の間隔Ｗ_ｔを小さくせずに済む。これにより、順方向電圧が印加されている場合のオン抵抗が高くなることを抑制することができる。 Further, in the diode 200, the two end-side trench 218a adjacent spacing _{W t} at the surface end of the semiconductor layer 12 is relatively large. That is, it is not necessary to reduce _{the interval W t} of the portion in contact with the shot key while reducing _{the interval W b.} As a result, it is possible to suppress an increase in the on-resistance when a forward voltage is applied.

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。 Although specific examples of the present invention have been described in detail above, these are merely examples and do not limit the scope of claims. The techniques described in the claims include various modifications and modifications of the specific examples illustrated above.

（１）上記の技術は、酸化ガリウム以外の例えばシリコンカーバイド（ＳｉＣ）等のワイドギャップ半導体にも適用可能である。また、ダイオード１００、２００は、ショットキーダイオード以外に、ＰＮダイオードにも適用可能である。 (1) The above technique can be applied to wide-gap semiconductors other than gallium oxide, such as silicon carbide (SiC). Further, the diodes 100 and 200 can be applied not only to Schottky diodes but also to PN diodes.

（２）上記した実施例では、低濃度領域４０は、終端トレンチ２０の下方にも配置されている。しかしながら、終端トレンチ２０の下方には、低濃度領域４０が配置されていなくてもよい。この場合、終端トレンチ２０の下方の半導体層１２は、その他の半導体層１２と同等の不純物濃度を有していてもよい。 (2) In the above-described embodiment, the low concentration region 40 is also arranged below the terminal trench 20. However, the low concentration region 40 may not be arranged below the terminal trench 20. In this case, the semiconductor layer 12 below the terminal trench 20 may have an impurity concentration equivalent to that of the other semiconductor layers 12.

（３）複数の中央側トレンチ１８ｂでは、２個の中央側トレンチ１８ｂの間隔Ｗ１は、他の２個の中央側トレンチ１８ｂの間隔Ｗ１と異なっていてもよい。同様に、複数の端側トレンチ１８ａでは、２個の端側トレンチ１８ａの間隔Ｗ２は、他の２個の端側トレンチ１８ａの間隔Ｗ２と異なっていてもよい。 (3) In the plurality of central trenches 18b, the distance W1 between the two central trenches 18b may be different from the distance W1 between the other two central trenches 18b. Similarly, in the plurality of end-side trenches 18a, the distance W2 between the two end-side trenches 18a may be different from the distance W2 between the other two end-side trenches 18a.

本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。 The technical elements described herein or in the drawings exhibit their technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the techniques illustrated in the present specification or drawings can achieve a plurality of purposes at the same time, and achieving one of the purposes itself has technical usefulness.

１０：カソード電極、１２：半導体層、１２ａ、１２ｂ：メサ部、１４：基板、１６：エピタキシャル層、１８ａ：端側トレンチ、１８ｂ：中央側トレンチ、２０：終端トレンチ、２１、３１：絶縁膜、２２：絶縁層、３０：アノード電極、３２：導電部、４０：低濃度領域、１００：ダイオード、１００ａ：端部領域、１００ｂ：中央領域 10: Cathode electrode, 12: Semiconductor layer, 12a, 12b: Mesa part, 14: Substrate, 16: epitaxial layer, 18a: End side trench, 18b: Center side trench, 20: Termination trench, 21, 31: Insulation film, 22: Insulation layer, 30: Anode electrode, 32: Conductive part, 40: Low concentration region, 100: Diode, 100a: End region, 100b: Central region

Claims

With the semiconductor layer
A surface electrode arranged on the surface of the semiconductor layer and
A plurality of trenches extending from the front surface of the semiconductor layer toward the back surface and arranged on the front surface at intervals from each other.
An insulating film that covers the inner walls of the plurality of trenches,
A conductive portion that is filled in the trench and is in contact with the surface electrode, and
A diode including a back surface electrode arranged on the back surface of the semiconductor layer.
Of the plurality of trenches, the distance between two or more end-side trenches arranged on the terminal side of the front diode is arranged on the center side of the diode with respect to the end-side trench among the plurality of trenches. A diode that is less than the spacing between more than one central trench.

The surface electrode is a metal electrode and
The diode according to claim 1, wherein the surface electrode and the semiconductor layer are in Schottky contact.

The semiconductor layer located on the back surface side of the semiconductor layer at the back surface side end of at least a part of the trench has a low concentration region in which the impurity concentration is lower than other parts of the semiconductor layer. The diode according to claim 1 or 2.

A terminal trench that goes around the plurality of trenches on the outer peripheral side of the semiconductor layer rather than the plurality of trenches and extends from the front surface of the semiconductor layer toward the back surface.
An insulating layer that fills the termination trench is further provided.
The diode according to any one of claims 1 to 3, wherein the surface electrode and the insulating layer are in contact with each other to form a field plate structure.

In the two or more end-side trenches, the distance in the vicinity of the back surface side end portion of the semiconductor layer located on the back surface side is smaller than the distance between the front surface ends of the semiconductor layer located on the front surface side, claim 1. 4. The diode according to any one of 4.