JP2021089726A - コンピュータシステム、および、その安全管理方法、および、コンピュータソフトウェア製品 - Google Patents
コンピュータシステム、および、その安全管理方法、および、コンピュータソフトウェア製品 Download PDFInfo
- Publication number
- JP2021089726A JP2021089726A JP2020190979A JP2020190979A JP2021089726A JP 2021089726 A JP2021089726 A JP 2021089726A JP 2020190979 A JP2020190979 A JP 2020190979A JP 2020190979 A JP2020190979 A JP 2020190979A JP 2021089726 A JP2021089726 A JP 2021089726A
- Authority
- JP
- Japan
- Prior art keywords
- version
- indicator
- self
- computer system
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2284—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by power-on test, e.g. power-on self test [POST]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
- G06F21/44—Program or device authentication
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
- G06F21/57—Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities
- G06F21/572—Secure firmware programming, e.g. of basic input output system [BIOS]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
- G06F21/57—Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities
- G06F21/575—Secure boot
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
- G06F21/57—Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities
- G06F21/577—Assessing vulnerabilities and evaluating computer system security
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/70—Software maintenance or management
- G06F8/71—Version control; Configuration management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Quality & Reliability (AREA)
- Stored Programmes (AREA)
- Hardware Redundancy (AREA)
Abstract
Description
図1は、本発明の一実施形態によるコンピュータシステムのブロック図100である。コンピュータシステムは、プロセッサ102、コントローラー104、ブートストラップリードオンリメモリ(Bootstrap Read-Only-Memory、ROM)106、第一SPIフラッシュデバイス108(“Flash0”)、第二SPI-フラッシュデバイス110(“Flash1”)、および、非再設定可能なインジケーター112を有する。実施形態において、コンピュータシステム100は、示されない別のサブユニットを有する。これに限定されないが、周辺機器、通信ポート、および、メモリを有する。
プロセッサが、二個のフラッシュデバイスのどちらかから、ブートコードを動作させるか決定する“Flash0/1からブートのインジケーター”;
設定時、flash1への全ての書き込みを防止する“ロックFlash1書き込みインジケーター”;
ブートのリナックスレベルによりこのインジケーターを観察する、あるいは、このインジケーターが設定されることを検出する時、プロセッサに、セルフテストプログラムを実行させる“セルフテスト要求インジケーター”;
低いブートレベルに、セルフテストがうまくパスしたことを示す“セルフテストパスインジケーター”;および
ファームウェアのlevel-0(level-0 of the firmware)により、このインジケーターが観察される時、あるいは、このインジケーターが設定されるのを検出する時、プロセッサに、flash0のコンテンツを、flash1にアップデートする“アップデート承認インジケーター”、を有する。
102…プロセッサ
104…コントローラー
106…ブートストラップリードオンリメモリ
108…第一SPIフラッシュデバイス
110…第二SPIフラッシュデバイス
122…非再設定可能なインジケーター
200…正常なプログラミングのタイミング波形
202…中断されたプログラミングのタイミング波形
300…ブート方法の流れ
302…リセット工程
304…起動確認工程
306…フラッシュリカバリー工程
308…Flash1タグ確認工程
310…フラッシュアップデート工程
312…Flash0認証工程
314…ブート設定工程
316…バージョン制御工程
318…セルフテストパス確認工程
320…セルフテスト要求設定工程
322…Flash1ロック且つ進行工程
324…アップデート承認確認工程
402…Flash0-有効タグクリア工程
404…Flash1をFlash0に複製工程
406…Flash0-有効タグ設定工程
408…インジケータークリア工程
410…Flash0からのブート設定工程
502…Flash1書き込み解除工程
504…Flash1有効タグクリア工程
506…Flash1をFlash0に複製工程
508…Flash1有効タグ設定工程
510…インジケータークリア工程
512…Flash0からのブート設定工程
600…階層的認証方法の工程
602…Layer-1起動工程
604…Layer-2認証工程
606…Layer-2起動工程
608…Layer-3認証工程
610…layer-n-2起動工程
612…Layer-n-1認証工程
700…リナックスレベル認証方法の工程
702…Layer-n-1-起動工程
704…リナックス層認証工程
706…セルフテストパスインジケーター確認工程
708…アップデート承認設定工程
710…Flash0からのブート設定工程
712…クリア且つロック工程
800…リナックスレベルブートストラップの工程
802…リナックス起動工程
804…セルフテスト要求確認工程
806…リナックスセルフテスト工程
808…セルフテスト要求クリア工程
810…セルフテストパス設定工程
812…Flash0からのブート設定工程
814…DDR画像認証工程
816…Flash0への画像複製工程
Claims (17)
- コンピュータシステムであって、一つ以上のメモリデバイスと、複数の非再設定可能なメモリエレメント、および、一プロセッサ、を有し、
前記一つ以上のメモリデバイスは、(1)前記コンピュータシステムをブーストラッピングする、セルフテストプログラムを有するブートストラッププログラムの第一バージョン、および、(2)信頼できると分かっている前記ブートストラッププログラムの第二バージョン、を保存し、
前記複数の非再設定可能なメモリエレメントは、複数の非再設定可能なインジケーターを保存し、前記非再設定可能なインジケーターは、
前記セルフテストプログラムの実施を要求するセルフテスト要求インジケーター、および、
前記セルフテストプログラムがパスしたか、あるいは、失敗かを示すセルフテストパスインジケーター、を有し、および、
前記プロセッサは、前記ブートストラッププログラムの前記第一バージョンを検索するとともに、前記第一バージョンが、少なくとも、最近の信頼できる前記第二バージョンである時、前記第一バージョン、および、前記複数の非再設定可能なインジケーターを用いて、前記コンピュータシステムをブートストラップすることを特徴とするコンピュータシステム。 - 前記一つ以上のメモリデバイスは、前記第一バージョンを保存する第一メモリデバイス、および、前記第二バージョンを保存する第二メモリデバイスを有し、且つ、前記ブートストラッププログラムの実行期間中に、前記コンピュータシステムをリセットし、前記コンピュータシステムがリセットを実行しても、前記複数の非再設定可能なインジケーターは、データを保留することを特徴とする請求項1に記載のコンピュータシステム。
- 前記第一バージョンが、信頼できる前記第二バージョンより古い時、前記プロセッサは、リカバリープロセスを開始して、信頼できる前記第二バージョンを複製して、前記第一バージョンを代替することを特徴とする請求項1に記載のコンピュータシステム。
- 前記第一バージョンが、信頼できる前記第二バージョンよりさらに新しい時、前記プロセッサは、前記セルフテストパスインジケーターを読み取るとともに、前記セルフテストパスインジケーターがクリアされる時、前記セルフテスト要求インジケーターを設定するとともに、その後、前記コンピュータシステムをリセットすることを特徴とする請求項1に記載のコンピュータシステム。
- 前記第一バージョンが、信頼できる前記第二バージョンよりさらに新しい時、前記プロセッサは、前記セルフテストパスインジケーター、および、前記セルフテスト要求インジケーターを読み取り、且つ、前記セルフテストパスインジケーターがクリアされるとともに、前記セルフテスト要求インジケーターが設定される時、前記プロセッサは、前記セルフテストプログラムを実行して、前記セルフテスト要求インジケーターをクリアし、前記セルフテストプログラムの結果に基づいて、前記セルフテストパスインジケーターを設定、あるいは、クリアするとともに、その後、前記コンピュータシステムをリセットすることを特徴とする請求項1に記載のコンピュータシステム。
- 前記非再設定可能なインジケーターはさらに、アップデート承認インジケーターを有し、且つ、前記第一バージョンが、信頼できる前記第二バージョンよりさらに新しい時、前記プロセッサは、前記セルフテストパスインジケーター、および、前記アップデート承認インジケーターを読み取るとともに、前記セルフテストパスインジケーターが設定されるが、前記アップデート承認インジケーターがクリアされる時、前記プロセッサは、前記第一バージョンの前記ブートストラッププログラムを階層的に認証し、前記第一バージョンの認証結果に基づいて、前記アップデート承認インジケーターを設定、あるいは、クリアするとともに、その後、前記コンピュータシステムをリセットすることを特徴とする請求項1に記載のコンピュータシステム。
- 前記複数の非再設定可能なインジケーターは、さらに、アップデート承認インジケーターを有し、且つ、前記第一バージョンが、信頼できる前記第二バージョンよりさらに新しい時、前記プロセッサは、前記セルフテストパスインジケーター、および、前記アップデート承認インジケーターを読み取るとともに、前記セルフテストパスインジケーターと前記アップデート承認インジケーター両方が設定される時、前記プロセッサは、前記第一バージョンで、信頼できる前記第二バージョンを代替し、その後、前記コンピュータシステムをリセットすることを特徴とする請求項1に記載のコンピュータシステム。
- 前記コンピュータシステムの運行中、前記第二バージョンを保存する少なくとも一つのメモリ領域は、書き込み禁止であることを特徴とする請求項1に記載のコンピュータシステム。
- コンピュータシステムの安全管理方法であって、前記方法は、
前記コンピュータシステムの一つ以上のメモリデバイス中に、(1)前記コンピュータシステムをブートストラッピングする、多段ブートストラッププログラムをテストするセルフテストプログラムを有する前記多段ブートストラッププログラムの第一バージョン、および、(2)信頼できると分かっている前記多段ブートストラッププログラムの第二バージョンを保存する工程と、
前記コンピュータシステムの非再設定可能なメモリエレメント中に、複数の非再設定可能なインジケーターを保存し、前記コンピュータシステムの再設定にかかわらず、前記複数の非再設定可能なインジケーターは維持され、且つ、前記非再設定可能なインジケーターが、(1)前記セルフテストプログラムの実行を要求するセルフテスト要求インジケーター、および、(2)前記セルフテストプログラムがパスしたか、あるいは、失敗したかを示すセルフテストパスインジケーターを有する工程、および、
前記コンピュータシステムのプロセッサを用いて、前記ブートストラッププログラムの前記第一バージョンを検索し、且つ、前記第一バージョンが、少なくとも、最近の信頼できる前記第二バージョンである時、前記第一バージョン、および、前記非再設定可能なインジケーターを用いて、前記コンピュータシステムを安全にブートストラッピングする工程、
を有することを特徴とする方法。 - 前記第一、および、第二バージョンの保存は、前記第一バージョンを第一メモリデバイス中に保存することと、前記第二バージョンを第二メモリデバイス中に保存することを含むことを特徴とする請求項9に記載の方法。
- 前記コンピュータシステムのブーティングは、前記第一バージョンが、信頼できる前記第二バージョンより古い時、リカバリープロセスを初期化して、信頼できる前記第二バージョンを複製して、前記第一バージョンを代替することを含むことを特徴とする請求項9に記載の方法。
- 前記第一バージョンが、信頼できる前記第二バージョンよりさらに新しい時、前記コンピュータシステムをブートし、前記コンピュータシステムは、前記セルフテストパスインジケーターを読み取るとともに、前記セルフテストパスインジケーターがクリアされる時、前記セルフテスト要求インジケーターを設定し、その後、前記コンピュータシステムをリセットする工程を有することを特徴とする請求項9に記載の方法。
- 前記第一バージョンが、信頼できる前記第二バージョンよりさらに新しい時、前記コンピュータシステムをブートし、前記コンピュータシステムは、前記セルフテストパスインジケーター、および、前記セルフテスト要求インジケーターを読み取るとともに、前記セルフテストパスインジケーターがクリアされ、前記セルフテスト要求インジケーターが設定される時、前記セルフテストプログラムを実行し、前記セルフテスト要求インジケーターをクリアし、前記セルフテストプログラムの結果に基づいて、前記セルフテストパスインジケーターを設定、あるいは、クリアし、その後、前記コンピュータシステムをリセットする工程を有することを特徴とする請求項9に記載の方法。
- 前記複数の非再設定可能なインジケーターは、さらに、アップデート承認インジケーターを有し、且つ、前記第一バージョンが、信頼できる前記第二バージョンよりさらに新しい時、前記コンピュータシステムをブートし、前記コンピュータシステムは、前記セルフテストパスインジケーター、および、前記アップデート承認インジケーターを読み取ると共に、前記セルフテストパスインジケーターが設定されるが、前記アップデート承認インジケーターがクリアされる時、前記ブートストラッププログラムの前記第一バージョンを階層的に認証し、前記第一バージョンの認証結果に基づいて、前記アップデート承認インジケーターを設定、あるいは、クリアし、その後、前記コンピュータシステムをリセットする工程を有することを特徴とする請求項9に記載の方法。
- 前記非再設定可能なインジケーターは、さらに、アップデート承認インジケーターを有し、且つ、前記第一バージョンが、信頼できる前記第二バージョンよりさらに新しい時、前記コンピュータシステムをブートし、前記コンピュータシステムは、前記セルフテストパスインジケーター、および、前記アップデート承認インジケーターの読み取るとともに、前記セルフテストパスインジケーター、および、前記アップデート承認インジケーター両方が設定される時、前記第一バージョンで、信頼できる前記第二バージョンを代替し、その後、前記コンピュータシステムをリセットする工程を有することを特徴とする請求項9に記載の方法。
- 前記コンピュータシステムの実行期間中、前記第二バージョンを保存する少なくとも一つのメモリ領域は、書き込み禁止であることを特徴とする請求項9に記載の方法。
- コンピュータソフトウェア製品であって、前記製品は、有形の非一時的コンピュータ可読媒体を有し、複数のプログラム命令が保存され、前記複数の命令が、前記コンピュータシステムの前記プロセッサにより読み取られる時、前記プロセッサに、以下のことをさせ、
前記コンピュータシステムの一つ以上のメモリデバイス中に、(1)前記コンピュータシステムをブートストラッピングする、セルフテストプログラムを有するブートストラッププログラムの第一バージョン、および、(2)信頼できると分かっている前記ブートストラッププログラムの第二バージョンを保存、
前記コンピュータシステムの非再設定可能なメモリエレメント中に、複数の非再設定可能なインジケーターを保存し、且つ、前記非再設定可能なインジケーターは、前記非再設定可能なインジケーターは、(1)前記セルフテストプログラムの実施を要求するセルフテスト要求インジケーター、および、(2)前記セルフテストプログラムがパスしたか、あるいは、失敗かを示すセルフテストパスインジケーターを有し、および、
前記ブートストラッププログラムの前記第一バージョンを検索するとともに、前記第一バージョンが、少なくとも、最近の信頼できる前記第二バージョンである時、前記第一バージョン、および、前記非再設定可能なインジケーターを用いて、前記コンピュータシステムを安全にブートストラップする、ことを特徴とするコンピュータソフトウェア製品。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201962936518P | 2019-11-17 | 2019-11-17 | |
US62/936,518 | 2019-11-17 | ||
US16/929,137 | 2020-07-15 | ||
US16/929,137 US11385902B2 (en) | 2019-11-17 | 2020-07-15 | Secure firmware management with hierarchical boot sequence using last known good firmware |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021089726A true JP2021089726A (ja) | 2021-06-10 |
JP7022809B2 JP7022809B2 (ja) | 2022-02-18 |
Family
ID=75909973
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020190979A Active JP7022809B2 (ja) | 2019-11-17 | 2020-11-17 | コンピュータシステム、および、その安全管理方法、および、コンピュータソフトウェア製品 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11385902B2 (ja) |
JP (1) | JP7022809B2 (ja) |
TW (1) | TWI768544B (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9703950B2 (en) * | 2012-03-30 | 2017-07-11 | Irdeto B.V. | Method and system for preventing and detecting security threats |
US11709683B2 (en) * | 2020-08-07 | 2023-07-25 | EMC IP Holding Company LLC | State semantics kexec based firmware update |
US11126385B1 (en) * | 2020-08-10 | 2021-09-21 | Kyocera Document Solutions, Inc. | Firmware upgrade system and associated methods for printing devices |
US11567844B2 (en) * | 2021-01-21 | 2023-01-31 | Infineon Technologies LLC | Nonvolatile memory devices, systems and methods for fast, secure, resilient system boot |
CN113254089B (zh) * | 2021-06-04 | 2021-10-29 | 深圳市科力锐科技有限公司 | 系统引导方式修正方法、装置、设备及存储介质 |
US11977639B2 (en) * | 2021-07-12 | 2024-05-07 | Dell Products, L.P. | Indicating a type of secure boot to endpoint devices by a security processor |
TWI824602B (zh) * | 2022-07-05 | 2023-12-01 | 大陸商星宸科技股份有限公司 | 電子裝置及其控制方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0728632A (ja) * | 1993-07-09 | 1995-01-31 | Hitachi Ltd | オペレーティングシステムの自動入れ替え方法及びそれを利用した計算機システム |
JP2013156799A (ja) * | 2012-01-30 | 2013-08-15 | Lenovo Singapore Pte Ltd | システム・ファームウェアの更新方法およびコンピュータ |
JP2014518428A (ja) * | 2011-07-07 | 2014-07-28 | インテル・コーポレーション | Biosフラッシュ攻撃に対する保護および通知 |
JP2015153334A (ja) * | 2014-02-19 | 2015-08-24 | 日本電気株式会社 | 情報処理装置、bios更新方法およびbios更新プログラム |
US20160055068A1 (en) * | 2013-04-23 | 2016-02-25 | Hewlett-Packard Development Company, L.P. | Recovering from Compromised System Boot Code |
CN107678762A (zh) * | 2017-09-26 | 2018-02-09 | 杭州中天微系统有限公司 | 一种系统版本升级方法及装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7974416B2 (en) * | 2002-11-27 | 2011-07-05 | Intel Corporation | Providing a secure execution mode in a pre-boot environment |
US8291226B2 (en) * | 2006-02-10 | 2012-10-16 | Qualcomm Incorporated | Method and apparatus for securely booting from an external storage device |
US8607350B2 (en) * | 2006-03-30 | 2013-12-10 | International Business Machines Corporation | Sovereign information sharing service |
US8151277B2 (en) * | 2007-05-15 | 2012-04-03 | Dynatrace Software Gmbh | Method and system for dynamic remote injection of in-process agents into virtual machine based applications |
US8984265B2 (en) | 2007-03-30 | 2015-03-17 | Intel Corporation | Server active management technology (AMT) assisted secure boot |
CN101329631B (zh) * | 2007-06-21 | 2011-03-16 | 大唐移动通信设备有限公司 | 一种嵌入式系统自动检测和恢复启动的方法及装置 |
KR101393307B1 (ko) * | 2007-07-13 | 2014-05-12 | 삼성전자주식회사 | 보안 부팅 방법 및 그 방법을 사용하는 반도체 메모리시스템 |
TWI571800B (zh) * | 2011-04-19 | 2017-02-21 | 仁寶電腦工業股份有限公司 | 電腦開機之方法與電腦系統 |
US8914626B1 (en) * | 2011-05-20 | 2014-12-16 | Amazon Technologies, Inc. | Providing configurable bootstrapping of software image execution |
US8918879B1 (en) * | 2012-05-14 | 2014-12-23 | Trend Micro Inc. | Operating system bootstrap failure detection |
US9921915B2 (en) * | 2015-10-16 | 2018-03-20 | Quanta Computer Inc. | Baseboard management controller recovery |
JP6740789B2 (ja) * | 2016-08-03 | 2020-08-19 | 富士通株式会社 | ストレージ制御装置および記憶装置管理プログラム |
TW201818253A (zh) * | 2016-11-11 | 2018-05-16 | 英業達股份有限公司 | 檢測系統及檢測方法 |
-
2020
- 2020-07-15 US US16/929,137 patent/US11385902B2/en active Active
- 2020-11-16 TW TW109139848A patent/TWI768544B/zh active
- 2020-11-17 JP JP2020190979A patent/JP7022809B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0728632A (ja) * | 1993-07-09 | 1995-01-31 | Hitachi Ltd | オペレーティングシステムの自動入れ替え方法及びそれを利用した計算機システム |
JP2014518428A (ja) * | 2011-07-07 | 2014-07-28 | インテル・コーポレーション | Biosフラッシュ攻撃に対する保護および通知 |
JP2013156799A (ja) * | 2012-01-30 | 2013-08-15 | Lenovo Singapore Pte Ltd | システム・ファームウェアの更新方法およびコンピュータ |
US20160055068A1 (en) * | 2013-04-23 | 2016-02-25 | Hewlett-Packard Development Company, L.P. | Recovering from Compromised System Boot Code |
JP2015153334A (ja) * | 2014-02-19 | 2015-08-24 | 日本電気株式会社 | 情報処理装置、bios更新方法およびbios更新プログラム |
CN107678762A (zh) * | 2017-09-26 | 2018-02-09 | 杭州中天微系统有限公司 | 一种系统版本升级方法及装置 |
Also Published As
Publication number | Publication date |
---|---|
US20210149681A1 (en) | 2021-05-20 |
TW202121171A (zh) | 2021-06-01 |
TWI768544B (zh) | 2022-06-21 |
JP7022809B2 (ja) | 2022-02-18 |
US11385902B2 (en) | 2022-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7022809B2 (ja) | コンピュータシステム、および、その安全管理方法、および、コンピュータソフトウェア製品 | |
JP4769608B2 (ja) | 起動検証機能を有する情報処理装置 | |
EP2745228B1 (en) | Secure recovery apparatus and method | |
TWI664574B (zh) | 唯讀記憶體之修補啟動碼的方法及系統單晶片 | |
JP5767751B2 (ja) | Biosを検証する方法、コンピューティングプラットフォーム、およびプログラム | |
US9703635B2 (en) | Method, computer program, and computer for restoring set of variables | |
EP3028147B1 (en) | Updating boot code | |
US9852298B2 (en) | Configuring a system | |
JP5740646B2 (ja) | ソフトウェアのダウンロード方法 | |
BR112014014815B1 (pt) | Dispositivo de computação, método e meio de armazenamento para realização de cópia de segurança de firmware | |
WO2014175861A1 (en) | Recovering from compromised system boot code | |
CN104572168A (zh) | 一种bios自更新保护系统及方法 | |
WO2006086302A1 (en) | Method and system for validating a computer system | |
CN107015878B (zh) | 用于计算机的系统修复方法及系统 | |
CN112347518A (zh) | 储存装置 | |
JP2020095470A (ja) | 情報処理装置及びその制御方法 | |
CN114008617A (zh) | 固件防回滚 | |
WO2017143513A1 (zh) | 一种启动Boot的方法、CPU及单板 | |
CN113094107B (zh) | 数据保护方法、装置、设备及计算机存储介质 | |
CN112817619B (zh) | 电脑系统及其安全管理方法以及电脑软件产品 | |
US12001560B2 (en) | Method and system for avoiding boot failure from platform firmware resilience execution | |
US20230129942A1 (en) | Method for locking a rewritable non-volatile memory and electronic device implementing said method | |
EP4174698A1 (en) | Method and system for controlling the boot customization in a platform firmware resilience execution | |
JP5895271B2 (ja) | ソフトウェアのダウンロード方法 | |
KR20230082388A (ko) | 차량 제어기의 부트로더 검증 장치 및 그 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210305 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211227 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220111 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220207 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7022809 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |