JP2021081832A - シミュレーション装置およびシミュレーション方法 - Google Patents

Abstract

【課題】 短い所要時間で回路シミュレーションを実行可能なシミュレーション装置およびシミュレーション方法を得る。【解決手段】 回路解析部２１は、スケール係数が互いに異なる複数のウェーブレットを対象回路の複数の入力信号として生成し、その複数の入力信号に対する対象回路の時間応答を複数の出力信号として導出する。離散ウェーブレット変換部２２は、上述の複数の出力信号に基づく出力信号行列に対して離散ウェーブレット変換を行うことで、その出力信号行列に対応するウェーブレット特性行列を生成する。回路シミュレーション部２３は、ウェーブレット特性行列を使用して、離散ウェーブレット空間で、回路シミュレーションを行う。【選択図】 図１

Description

本発明は、シミュレーション装置およびシミュレーション方法に関するものである。

あるシステムパラメーター同定方式は、あるシステムのシステムパラメーターを同定する（例えば特許文献１参照）。その際、システムへの入力情報に対応する出力情報のうちのいずれかに基づく出力情報行列に対して離散ウェーブレット変換を実行することでウェーブレットスペクトラム行列が算出され、そのウェーブレットスペクトラム行列の一部として抽出された正方行列の逆行列に基づき、ウェーブレットスペクトラム逆行列が生成され、ウェーブレットスペクトラム逆行列に対して離散ウェーブレット逆変換を実行して近似出力情報逆行列が生成され、入力情報ベクトルにその近似出力情報逆行列を乗算することで、近似システムパラメーターが導出される。

特開平１１−３９２８７号公報

しかしながら、上述の技術では、システムパラメーターが特定されるが、入力情報および出力情報が時間ドメインの情報であるため、特定されたシステムパラメーターを使用して、回路シミュレーション（例えば入力信号に対する出力信号の導出）を行う際に、時間ドメインでのシミュレーションとなるため、信号の時間長が長いほど、シミュレーションの所要時間が長くなってしまう。

本発明は、上記の問題に鑑みてなされたものであり、短い所要時間で回路シミュレーションを実行可能なシミュレーション装置およびシミュレーション方法を得ることを目的とする。

本発明に係るシミュレーション装置は、スケール係数が互いに異なる複数のウェーブレットを対象回路の複数の入力信号として生成し、前記複数の入力信号に対する前記対象回路の時間応答を複数の出力信号として導出する回路解析部と、前記複数の出力信号に基づく出力信号行列に対して離散ウェーブレット変換を行うことで、前記出力信号行列に対応するウェーブレット特性行列を生成する離散ウェーブレット変換部と、（ａ）ユーザーにより指定された対象入力信号に対して離散ウェーブレット変換を行うことで、離散ウェーブレット入力信号を導出し、（ｂ）前記ウェーブレット特性行列を配列して得られる離散ウェーブレット回路特性行列および前記離散ウェーブレット入力信号に基づいて、離散ウェーブレット出力信号を導出し、（ｃ）前記離散ウェーブレット出力信号に対して逆離散ウェーブレット変換を行うことで、前記対象入力信号に対する出力信号を導出する回路シミュレーション部とを備える。

本発明に係るシミュレーション方法は、スケール係数が互いに異なる複数のウェーブレットを対象回路の複数の入力信号として生成し、前記複数の入力信号に対する前記対象回路の時間応答を複数の出力信号として導出するステップと、前記複数の出力信号に基づく出力信号行列に対して離散ウェーブレット変換を行うことで、前記出力信号行列に対応するウェーブレット特性行列を生成するステップと、（ａ）ユーザーにより指定された対象入力信号に対して離散ウェーブレット変換を行うことで、離散ウェーブレット入力信号を導出し、（ｂ）前記ウェーブレット特性行列を配列して得られる離散ウェーブレット回路特性行列および前記離散ウェーブレット入力信号に基づいて、離散ウェーブレット出力信号を導出し、（ｃ）前記離散ウェーブレット出力信号に対して逆離散ウェーブレット変換を行うことで、前記対象入力信号に対する出力信号を導出するステップとを備える。

本発明によれば、短い所要時間で回路シミュレーションを実行可能なシミュレーション装置およびシミュレーション方法が得られる。

本発明の上記又は他の目的、特徴および優位性は、添付の図面とともに以下の詳細な説明から更に明らかになる。

図１は、本発明の実施の形態に係るシミュレーション装置の構成を示すブロック図である。 図２は、回路シミュレーションの対象となる回路の一例を示す図である。 図３は、回路シミュレーションの対象となる回路のＺパラメーター行列について説明する図である。 図４は、図１における回路解析部２１により実行される回路解析について説明する図である。 図５は、マザーウェーブレットの入力信号に対応する出力信号の時間遷移に基づく残りの出力信号の導出について説明する図である。 図６は、回路シミュレーションの対象となる回路への入力信号の一例を示す図である。 図７は、図１に示すシミュレーション装置の動作について説明するフローチャートである。

以下、図に基づいて本発明の実施の形態を説明する。

図１は、本発明の実施の形態に係るシミュレーション装置の構成を示すブロック図である。図１に示すシミュレーション装置は、対象回路のシミュレーションを実行し、指定された入力信号に対する、対象回路の出力信号を生成する。図１に示すシミュレーション装置は、記憶装置１、通信装置２、および演算処理装置３を備える。

記憶装置１は、フラッシュメモリー、ハードディスクなどの不揮発性の記憶装置であって、各種データやプログラムを格納する。

通信装置２は、ネットワークインターフェイス、周辺機器インターフェイス、モデムなどのデータ通信可能な装置であって、必要に応じて、他の装置とデータ通信を行う。

演算処理装置３は、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）などを備えるコンピューターであって、プログラムを、ＲＯＭ、記憶装置１などからＲＡＭにロードしＣＰＵで実行することで、各種処理部として動作する。各処理部は、所定の処理における入力データ、出力データ、中間データなどを必要に応じてＲＡＭに記憶しつつその所定の処理を進める。ここでは、演算処理装置３は、回路解析部２１、離散ウェーブレット変換部２２、および回路シミュレーション部２３として動作する。

回路解析部２１は、スケール係数が互いに異なる複数のウェーブレットを対象回路の複数の入力信号として生成し、その複数の入力信号に対する対象回路の時間応答を複数の出力信号として導出する。ここでは、対象回路の周波数応答特性などの、時間ドメインでの応答特性の演算に必要な特性が既知であり、その周波数応答特性に基づいて、回路解析部２１は、入力信号に対する出力信号を導出する。例えば、対象回路の詳細な回路構成は不明であるものの、入出力間の周波数応答特性は、対象回路のベンダーからの報告などによって既知となっている。

図２は、回路シミュレーションの対象となる回路の一例を示す図である。図３は、回路シミュレーションの対象となる回路のＺパラメーター行列について説明する図である。この実施の形態では、対象回路が、図２に示すような２端子対回路であり、対象回路のシステムパラメーターが図３における式（１），（２）に示すようなＺパラメーターとされ、上述の入力信号は、対象回路に入力される電流とされ、上述の出力信号は、その２端子対回路における端子対の間の電圧とされる。

スケール係数が互いに異なる複数のウェーブレットの数（スケールの異なるマザーウェーブレットの数）から１を引いた数をＮとすると、上述の複数の出力信号は、それぞれ、２のＮ乗個の値で構成されている。つまり、時系列に沿った２のＮ乗個の値が各出力信号として導出される。

なお、スケール係数が互いに異なる複数のウェーブレットの数（あるいはＮ）は、回路シミュレーションの要求時間長（つまり、ユーザーが要求する入力信号や出力信号の時間長）に基づいて決定される。

例えば、回路シミュレーションの要求時間長が５ナノ秒である場合、信号幅（ハールの場合、パルス幅）の最も短いマザーウェーブレットの信号幅（ハールの場合、パルス幅）は、５／２^Ｎ以下とされ、時間分解能を約５ピコ秒とする場合、Ｎは１０とされる（例えばＮ＝１０とされる）。

図４は、図１における回路解析部２１により実行される回路解析について説明する図である。図４に示すように、回路解析部２１は、（ａ）一方の端子対の入力電流Ｉ１に入力信号Ｉｎ０〜ＩｎＮ（ここではＮ＝１０）を順番にセットし、対象回路の既知の特性に基づいて時間ドメインでの回路解析を実行して、各入力信号Ｉｎｉ（ｉ＝０，・・・，Ｎ）に対する一方の端子対の間の電圧Ｖ１を出力信号Ｏｕｔ^ａｉとして導出するとともに、他方の端子対の間の電圧Ｖ２を出力信号Ｏｕｔ^ｂｉとして導出し、（ｂ）他方の端子対の入力電流Ｉ２に入力信号Ｉｎ０〜ＩｎＮを順番にセットし、対象回路の既知の特性に基づいて時間ドメインでの回路解析を実行して、各入力信号Ｉｎｉに対する一方の端子対の間の電圧Ｖ１を出力信号Ｏｕｔ^ｃｉとして導出するとともに、他方の端子対の間の電圧Ｖ２を出力信号Ｏｕｔ^ｄｉとして導出する。

この実施の形態では、回路解析部２１は、スケール係数が互いに異なる複数のマザーウェーブレットを対象回路の複数の入力信号として生成し、複数の入力信号に対する対象回路の時間応答を複数の出力信号として導出し、マザーウェーブレットを時間遷移（タイムシフト）させた他のウェーブレットについては、回路解析で出力信号を導出せずに、上述の複数のマザーウェーブレットに対応する複数の出力信号をそれぞれ時間遷移して残りの出力信号を生成する。そして、出力信号行列は、複数のマザーウェーブレットに対応する複数の出力信号と、複数のマザーウェーブレットに対応する複数の出力信号を時間遷移して得られる出力信号とから得られる。このようにすることで、出力信号行列に必要な出力信号を得るための時間が短くて済む。

図５は、マザーウェーブレットの入力信号に対応する出力信号の時間遷移に基づく残りの出力信号（ウェーブレットの入力信号に対応する出力信号）の導出について説明する図である。

この実施の形態では、図５に示すように、マザーウェーブレットの出力信号Ｏｕｔ^ａｉ，Ｏｕｔ^ｂｉ，Ｏｕｔ^ｃｉ，Ｏｕｔ^ｄｉが、出力信号Ｏｕｔ^ａ（ｉ，０），Ｏｕｔ^ｂ（ｉ，０），Ｏｕｔ^ｃ（ｉ，０），Ｏｕｔ^ｄ（ｉ，０）とされ、残りの出力信号Ｏｕｔ^ａ（ｉ，１）〜Ｏｕｔ^ａ（ｉ，Ｐ），Ｏｕｔ^ｂ（ｉ，１）〜Ｏｕｔ^ｂ（ｉ，Ｐ），Ｏｕｔ^ｃ（ｉ，１）〜Ｏｕｔ^ｃ（ｉ，Ｐ），Ｏｕｔ^ｄ（ｉ，１）〜Ｏｕｔ^ｄ（ｉ，Ｐ）（ただし、Ｐは、２の（ｉ−１）乗）については、Ｏｕｔ^ａ（ｉ，ｊ）、Ｏｕｔ^ｂ（ｉ，ｊ）、Ｏｕｔ^ｃ（ｉ，ｊ）およびＯｕｔ^ｄ（ｉ，ｊ）は、所定時間幅×ｊの時間長だけ、出力信号Ｏｕｔ^ａ（ｉ，０），Ｏｕｔ^ｂ（ｉ，０），Ｏｕｔ^ｃ（ｉ，０），Ｏｕｔ^ｄ（ｉ，０）をそれぞれ時間軸においてシフトさせて得られる。

なお、各ウェーブレットについての出力信号も、マザーウェーブレットと同様に回路解析で導出するようにしてもよい。

そして、回路解析部２１は、図５に示すように（図５では、Ｎ＝１０）、電流Ｉ１に対する電圧Ｖ１としての出力信号Ｏｕｔ^ａ（０，０）〜Ｏｕｔ^ａ（Ｎ，２^{（Ｎ−１）}）を結合して出力信号行列Ｏ^ａを導出し、電流Ｉ１に対する電圧Ｖ２としての出力信号Ｏｕｔ^ｂ（０，０）〜Ｏｕｔ^ｂ（Ｎ，２^{（Ｎ−１）}）を結合して出力信号行列Ｏ^ｂを導出し、電流Ｉ２に対する電圧Ｖ１としての出力信号Ｏｕｔ^ｃ（０，０）〜Ｏｕｔ^ｃ（Ｎ，２^{（Ｎ−１）}）を結合して出力信号行列Ｏ^ｃを導出し、電流Ｉ２に対する電圧Ｖ２としての出力信号Ｏｕｔ^ｄ（０，０）〜Ｏｕｔ^ｄ（Ｎ，２^{（Ｎ−１）}）を結合して出力信号行列Ｏ^ｄを導出する。出力信号行列Ｏ^ａ，Ｏ^ｂ，Ｏ^ｃ，Ｏ^ｄは、それぞれ、２のＮ乗行、かつ２のＮ乗列の行列となる。

図６は、回路シミュレーションの対象となる回路への入力信号の一例を示す図である。例えば、ハールマザーウェーブレットの場合、図６に示すような、スケール係数の異なる複数のマザーウェーブレットが複数の入力信号Ｉｎ１〜ＩｎＮとされる。なお、他の種別のマザーウェーブレットを代わりに使用してもよい。

離散ウェーブレット変換部２２は、上述の複数の出力信号Ｏｕｔ^ａｉ，Ｏｕｔ^ｂｉ，Ｏｕｔ^ｃｉ，Ｏｕｔ^ｄｉに基づく出力信号行列Ｏ^ａ，Ｏ^ｂ，Ｏ^ｃ，Ｏ^ｄに対して離散ウェーブレット変換を行うことで、出力信号行列に対応するウェーブレット特性行列Ｃ^ａ，Ｃ^ｂ，Ｃ^ｃ，Ｃ^ｄを生成する。

回路シミュレーション部２３は、（ａ）ユーザーにより指定された対象入力信号に対して、上述のウェーブレットを使用して離散ウェーブレット変換を行うことで、離散ウェーブレット入力信号を導出し、（ｂ）上述のウェーブレット特性行列を配列して得られる離散ウェーブレット回路特性行列および離散ウェーブレット入力信号に基づいて、離散ウェーブレット出力信号を導出し、（ｃ）離散ウェーブレット出力信号に対して逆離散ウェーブレット変換を行うことで、対象入力信号（時間ドメイン）に対する出力信号（時間ドメイン）を導出する。

例えば、対象回路が図２〜図４に示すものの場合、図３における式（３），（４）に従って、回路シミュレーション部２３は、ウェーブレット特性行列Ｃ^ａ，Ｃ^ｂ，Ｃ^ｃ，Ｃ^ｄに基づく離散ウェーブレット回路特性行列Ｚｃを使用して、離散ウェーブレット空間（時間−周波数ドメイン）で、ウェーブレット特性行列Ｚｃを離散ウェーブレット入力信号に適用して、離散ウェーブレット出力信号を導出する。

次に、上記シミュレーション装置の動作について説明する。図７は、図１に示すシミュレーション装置の動作について説明するフローチャートである。

（ａ）離散ウェーブレット回路特性行列Ｚｃの導出

回路解析部２１は、図示せぬ設定データや図示せぬユーザー操作に基づいて、対象回路を決定する（ステップＳ１）。

次に、回路解析部２１は、図示せぬ設定データや図示せぬユーザー操作で指定されたウェーブレットの種別（ハールなど）に従って、マザーウェーブレットの波形（時系列に沿った複数の値）を入力信号Ｉｎ０〜ＩｎＮ（例えばＮ＝１０）として生成し（ステップＳ２）、既知の回路特性（周波数応答特性など）に基づいて、入力信号Ｉｎ０〜ＩｎＮに対する出力信号Ｏｕｔ０〜ＯｕｔＮ（上述の例では、Ｏｕｔ^ａ０〜Ｏｕｔ^ａＮ，Ｏｕｔ^ｂ０〜Ｏｕｔ^ｂＮ，Ｏｕｔ^ｃ０〜Ｏｕｔ^ｃＮ，Ｏｕｔ^ｄ０〜Ｏｕｔ^ｄＮ）を、時間ドメインにおける既知の回路解析方法で導出する（ステップＳ３）。

次に、回路解析部２１は、マザーウェーブレットの入力信号Ｉｎ０〜ＩｎＮに対応する出力信号Ｏｕｔ０〜ＯｕｔＮ（Ｏｕｔ（０，０）〜Ｏｕｔ（Ｎ，０）；上述の例では、Ｏｕｔ^ａ（０，０）〜Ｏｕｔ^ａ（Ｎ，０），Ｏｕｔ^ｂ（０，０）〜Ｏｕｔ^ｂ（Ｎ，０），Ｏｕｔ^ｃ（０，０）〜Ｏｕｔ^ｃ（Ｎ，０），Ｏｕｔ^ｄ（０，０）〜Ｏｕｔ^ｄ（Ｎ，０））を上述のように時間軸方向にシフトさせて、残りの出力信号Ｏｕｔ（ｉ，ｊ）（上述の例では、Ｏｕｔ^ａ（ｉ，ｊ），Ｏｕｔ^ｂ（ｉ，ｊ），Ｏｕｔ^ｃ（ｉ，ｊ），Ｏｕｔ^ｄ（ｉ，ｊ））（ｉ＝１，・・・，Ｎ；ｊ＝０，・・・，Ｐ；Ｐ＝２の（ｉ−１）乗）を生成する（ステップＳ４）。

そして、回路解析部２１は、得られた出力信号を上述のように結合して出力信号行列Ｏ（上述の例では、Ｏ^ａ，Ｏ^ｂ，Ｏ^ｃ，Ｏ^ｄ）を生成する（ステップＳ５）。

離散ウェーブレット変換部２２は、出力信号行列Ｏ（上述の例では、Ｏ^ａ，Ｏ^ｂ，Ｏ^ｃ，Ｏ^ｄ）に対して、上述のウェーブレットを使用して離散ウェーブレット変換を実行して、ウェーブレット特性行列Ｃ（上述の例では、Ｃ^ａ，Ｃ^ｂ，Ｃ^ｃ，Ｃ^ｄ）を導出し、そのウェーブレット特性行列Ｃに基づき、例えば図３における式（３），（４）に示すような離散ウェーブレット回路特性行列Ｚｃを導出する（ステップＳ６）。

このようにして、上述のウェーブレット特性行列を配列して得られる離散ウェーブレット回路特性行列Ｚｃが得られ、例えば、記憶装置１に記憶される。

（ｂ）離散ウェーブレット回路特性行列Ｚｃに基づく回路シミュレーション

その後、回路シミュレーション部２３は、（ａ）ユーザーにより指定された対象入力信号に対して、上述のウェーブレットを使用して離散ウェーブレット変換を行うことで、離散ウェーブレット入力信号を導出し、（ｂ）記憶装置１から離散ウェーブレット回路特性行列Ｚｃを読み出し、その離散ウェーブレット回路特性行列Ｚｃおよび離散ウェーブレット入力信号に基づいて、離散ウェーブレット出力信号を導出し、（ｃ）離散ウェーブレット出力信号に対して逆離散ウェーブレット変換を行うことで、対象入力信号に対する出力信号を導出する。

以上のように、上記実施の形態によれば、回路解析部２１は、スケール係数が互いに異なる複数のウェーブレットを対象回路の複数の入力信号として生成し、その複数の入力信号に対する対象回路の時間応答を複数の出力信号として導出する。離散ウェーブレット変換部２２は、上述の複数の出力信号に基づく出力信号行列に対して離散ウェーブレット変換を行うことで、その出力信号行列に対応するウェーブレット特性行列を生成する。回路シミュレーション部２３は、（ａ）ユーザーにより指定された対象入力信号に対して離散ウェーブレット変換を行うことで、離散ウェーブレット入力信号を導出し、（ｂ）ウェーブレット特性行列を配列して得られる離散ウェーブレット回路特性行列および離散ウェーブレット入力信号に基づいて、離散ウェーブレット出力信号を導出し、（ｃ）離散ウェーブレット出力信号に対して逆離散ウェーブレット変換を行うことで、対象入力信号に対する出力信号を導出する。

これにより、離散ウェーブレット空間で回路シミュレーションが行われるため、時間ドメインでの回路シミュレーションに比べ、短い所要時間で回路シミュレーションが実行される。

なお、上述の実施の形態に対する様々な変更および修正については、当業者には明らかである。そのような変更および修正は、その主題の趣旨および範囲から離れることなく、かつ、意図された利点を弱めることなく行われてもよい。つまり、そのような変更および修正が請求の範囲に含まれることを意図している。

例えば、上記実施の形態では、対象回路のシステムパラメーターがＺパラメーターで表現されているが、Ｙパラメーター、Ｆパラメーターなどで表現されてもよい。その場合も、同様にして、入力信号が２端子対回路の電流や電圧とされ、出力信号が２端子対回路の電圧や電流とされる。

本発明は、例えば、回路シミュレーションに適用可能である。

２１ 回路解析部
２２ 離散ウェーブレット変換部
２３ 回路シミュレーション部

Claims (5)

1. スケール係数が互いに異なる複数のウェーブレットを対象回路の複数の入力信号として生成し、前記複数の入力信号に対する前記対象回路の時間応答を複数の出力信号として導出する回路解析部と、
   前記複数の出力信号に基づく出力信号行列に対して離散ウェーブレット変換を行うことで、前記出力信号行列に対応するウェーブレット特性行列を生成する離散ウェーブレット変換部と、
   （ａ）ユーザーにより指定された対象入力信号に対して離散ウェーブレット変換を行うことで、離散ウェーブレット入力信号を導出し、（ｂ）前記ウェーブレット特性行列を配列して得られる離散ウェーブレット回路特性行列および前記離散ウェーブレット入力信号に基づいて、離散ウェーブレット出力信号を導出し、（ｃ）前記離散ウェーブレット出力信号に対して逆離散ウェーブレット変換を行うことで、前記対象入力信号に対する出力信号を導出する回路シミュレーション部と、
   を備えることを特徴とするシミュレーション装置。
2. 前記回路解析部は、スケール係数が互いに異なる複数のマザーウェーブレットを対象回路の複数の入力信号として生成し、前記複数の入力信号に対する前記対象回路の時間応答を複数の出力信号として導出し、
   前記出力信号行列は、前記複数のマザーウェーブレットに対応する前記複数の出力信号と、前記複数のマザーウェーブレットに対応する前記複数の出力信号を時間遷移して得られる出力信号とから得られること、
   を特徴とする請求項１記載のシミュレーション装置。
3. 前記スケール係数が互いに異なる複数のウェーブレットの数から１を引いた数をＮとすると、
   前記複数の出力信号は、それぞれ、２のＮ乗個の値で構成されていること、
   を特徴とする請求項１記載のシミュレーション装置。
4. 前記対象回路が２端子対回路である場合、前記入力信号は、前記対象回路に入力される電流とされ、前記出力信号は、前記２端子対回路における端子対の間の電圧とされることを特徴とする請求項１記載のシミュレーション装置。
5. スケール係数が互いに異なる複数のウェーブレットを対象回路の複数の入力信号として生成し、前記複数の入力信号に対する前記対象回路の時間応答を複数の出力信号として導出するステップと、
   前記複数の出力信号に基づく出力信号行列に対して離散ウェーブレット変換を行うことで、前記出力信号行列に対応するウェーブレット特性行列を生成するステップと、
   （ａ）ユーザーにより指定された対象入力信号に対して離散ウェーブレット変換を行うことで、離散ウェーブレット入力信号を導出し、（ｂ）前記ウェーブレット特性行列を配列して得られる離散ウェーブレット回路特性行列および前記離散ウェーブレット入力信号に基づいて、離散ウェーブレット出力信号を導出し、（ｃ）前記離散ウェーブレット出力信号に対して逆離散ウェーブレット変換を行うことで、前記対象入力信号に対する出力信号を導出するステップと、
   を備えることを特徴とするシミュレーション方法。

Images