JP2021081557A - Liquid crystal display device - Google Patents
Liquid crystal display device Download PDFInfo
- Publication number
- JP2021081557A JP2021081557A JP2019208165A JP2019208165A JP2021081557A JP 2021081557 A JP2021081557 A JP 2021081557A JP 2019208165 A JP2019208165 A JP 2019208165A JP 2019208165 A JP2019208165 A JP 2019208165A JP 2021081557 A JP2021081557 A JP 2021081557A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- frame image
- update
- pixels
- response time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 34
- 230000004044 response Effects 0.000 claims abstract description 106
- 239000011159 matrix material Substances 0.000 claims description 6
- 230000006866 deterioration Effects 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 10
- 238000011156 evaluation Methods 0.000 description 9
- 230000008859 change Effects 0.000 description 7
- 230000006870 function Effects 0.000 description 6
- 230000014509 gene expression Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 239000003086 colorant Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000002542 deteriorative effect Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 101100208381 Caenorhabditis elegans tth-1 gene Proteins 0.000 description 1
- 101100195396 Human cytomegalovirus (strain Merlin) RL11 gene Proteins 0.000 description 1
- 101100249083 Human cytomegalovirus (strain Merlin) RL12 gene Proteins 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Abstract
Description
本発明は、液晶表示装置に関する。 The present invention relates to a liquid crystal display device.
液晶表示パネルにおいて、画素の階調値をある階調値から別の階調値へ切り替えるのにかかる時間（応答時間）をより短くする目的で、当該別の階調値へ切り替える前に全ての画素を一括リセットする方法が知られている（例えば特許文献１）。これは、応答時間の短縮によって液晶表示パネルの応答速度をより良くすることを目的としている。 In the liquid crystal display panel, for the purpose of shortening the time (response time) required to switch the gradation value of a pixel from one gradation value to another, all the gradation values before switching to the other gradation value. A method of batch resetting pixels is known (for example, Patent Document 1). This is intended to improve the response speed of the liquid crystal display panel by shortening the response time.
しかしながら、従来の一括リセットでは、リセット前に画素に与えられる階調値とリセット後に画素に与えられる階調値との関係によっては却って応答時間をより長くしてしまい、応答速度が悪化するという問題があった。例えば、静止画が連続して表示され続ける場合にフレーム画像の交信ごとにリセットを行うと、却って画素の階調値が不必要に変化してしまうため、リセットを行うことによって応答時間が悪化していた。 However, in the conventional batch reset, the response time becomes longer depending on the relationship between the gradation value given to the pixel before the reset and the gradation value given to the pixel after the reset, and the response speed deteriorates. was there. For example, if a still image is continuously displayed and a reset is performed for each frame image communication, the pixel gradation value changes unnecessarily, and the response time deteriorates due to the reset. Was there.
本発明は、上記の課題に鑑みてなされたもので、応答時間の悪化を抑制できる液晶表示装置を提供することを目的とする。 The present invention has been made in view of the above problems, and an object of the present invention is to provide a liquid crystal display device capable of suppressing deterioration of response time.
本発明の一態様による液晶表示装置は、複数の画素が配置された表示部を有する表示パネルと、更新前のフレーム画像と更新後のフレーム画像とに基づいて、前記表示パネルにおいてフレーム画像が更新される前に前記複数の画素の一部又は全部に対して所定階調値の画素信号を一括で書き込むかの判定を行う判定回路とを備える。 In the liquid crystal display device according to one aspect of the present invention, the frame image is updated on the display panel based on the display panel having the display unit in which a plurality of pixels are arranged and the frame image before the update and the frame image after the update. A determination circuit for determining whether to write pixel signals having a predetermined gradation value to a part or all of the plurality of pixels at once is provided.
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. It should be noted that the disclosure is merely an example, and those skilled in the art can easily conceive of appropriate changes while maintaining the gist of the invention are naturally included in the scope of the present invention. Further, in order to clarify the explanation, the drawings may schematically represent the width, thickness, shape, etc. of each part as compared with the actual embodiment, but this is just an example, and the interpretation of the present invention is used. It is not limited. Further, in the present specification and each figure, the same elements as those described above with respect to the above-mentioned figures may be designated by the same reference numerals, and detailed description thereof may be omitted as appropriate.
（実施形態１）
図１は、液晶表示装置１００の主要構成を示す概略図である。液晶表示装置１００は、表示パネル３０、光源部２０、判定回路５０等を備える。表示パネル３０は、後述する入力信号ＩＰに応じてフレーム画像を表示する液晶表示パネルである。
(Embodiment 1)
FIG. 1 is a schematic view showing a main configuration of a liquid
図２は、表示パネル３０と光源部２０との位置関係を示す概略図である。光源部２０は、表示パネル３０の一面（背面）と対向するよう設けられ、表示パネル３０を照明する光を発する。以下、表示パネル３０と光源部２０とが対向する方向をＺ方向とする。また、Ｚ方向と直交する平面をＸ−Ｙ平面とする。また、Ｘ−Ｙ平面に沿って互いに直交する２方向のうち一方をＸ方向とし、他方をＹ方向とする。
FIG. 2 is a schematic view showing the positional relationship between the
図１に示す光源部２０は、複数の発光領域ＬＢを含む。複数の発光領域ＬＢは、例えばＸ方向を長手方向とし、Ｙ方向に並ぶ。複数の発光領域ＬＢはそれぞれ光源を有する。各光源は、個別に発光のタイミングを制御可能に設けられる。各光源の動作制御は、光源駆動部２１が行う。光源駆動部２１は、光源の種類に対応した駆動回路、当該駆動回路が設けられる基板等を有する。例えば、光源がＬＥＤ（Light Emitting Diode）である場合、当該駆動回路は、所謂ＬＥＤドライバＩＣ（Integrated Circuit）として機能する回路である。
The
判定回路５０は、入力信号ＩＰに基づいて表示パネル３０及び光源部２０の動作を制御する。判定回路５０は、例えば表示パネル３０に接続される各種の配線が設けられたフレキシブルプリント基板又は当該フレキシブルプリント基板に接続される外部の基板に実装される回路であるが、これに限られるものでない。例えば、判定回路５０は、表示パネル３０の基板に実装されてもよい。判定回路５０による動作制御の詳細については後述する。
The
図３は、表示パネル３０の主要構成を示す概略図である。表示パネル３０は、表示部７と、信号出力回路８と、走査回路９と、ＶＣＯＭ駆動回路１０と、タイミングコントローラ１３とを備える。
FIG. 3 is a schematic view showing a main configuration of the
表示部７には、複数の画素Ｐｉｘがマトリクス状に配置されている。画素Ｐｉｘは、スイッチング素子１と、２つの電極とを含む。図１では、２つの電極として、画素電極２と、共通電極６とを図示している。画素電極２の電位が個別に制御されることで、表示パネル３０に封止された液晶３の配向が画素Ｐｉｘ毎に制御される。
A plurality of pixel Pix are arranged in a matrix on the
画素電極２と共通電極６は、例えば液晶３を挟むようにＺ方向に対向するが、画素電極２と共通電極６と液晶３との位置関係はこれに限られるものでない。表示パネル３０は、１つの基板に画素電極２と共通電極６が設けられて画素電極２と共通電極６によって発生する電界によって液晶３の配向が制御される構成であってもよい。
The
次に、画素電極２及び共通電極６の電位を制御する仕組みについて説明する。スイッチング素子１は、例えば薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）等、半導体を用いたスイッチング素子である。スイッチング素子１のソース又はドレインの一方は、２つの電極の一方（画素電極２）と接続される。スイッチング素子１のソース又はドレインの他方が信号線４と接続される。スイッチング素子１のゲートは、走査線５と接続される。走査線５は、走査回路９の制御下で、スイッチング素子１のソース−ドレイン間を開閉するための電位を与える。当該電位の制御は、走査回路９が行う。
Next, a mechanism for controlling the potentials of the
複数の信号線４は、画素Ｐｉｘの並び方向のうち一方（Ｘ方向）に沿って並ぶ。信号線４は、画素Ｐｉｘの並び方向のうち他方（Ｙ方向）に沿って延出する。信号線４は、Ｙ方向に並ぶ複数の画素Ｐｉｘのスイッチング素子１で共有される。複数の走査線５は、Ｙ方向に沿って並ぶ。走査線５は、Ｘ方向に沿って延出する。走査線５は、Ｘ方向に並ぶ複数の画素Ｐｉｘのスイッチング素子１で共有される。以下の説明では、走査線の数がｒであるものとする（図５、図６参照）。ｒは、２以上の自然数である。
The plurality of signal lines 4 are arranged along one of the arrangement directions of the pixels Pix (X direction). The signal line 4 extends along the other (Y direction) of the arrangement directions of the pixels Pix. The signal line 4 is shared by the
なお、図３では、複数の走査線５のうちＹ方向の両端に配置されたものの一方を走査線５ａとし、他方を走査線５ｂとしている。実施形態１の走査回路９は、内部にシフトレジスタが設けられており、フレーム画像に対応した画素信号を各画素Ｐｉｘに書き込むための画素Ｐｉｘの駆動に際して、一方から他方に向かって走査線５に対する駆動信号の出力を順次行う。すなわち、走査線５を共有する画素Ｐｉｘの行（画素行）単位で画素Ｐｉｘの駆動が行われる。なお、走査回路９は、後述するリセット電位を与えるための画素Ｐｉｘの駆動に際して、複数の走査線５に対して同時に駆動信号を与えることもできるよう設けられる。
In FIG. 3, one of the plurality of scanning lines 5 arranged at both ends in the Y direction is designated as the
共通電極６は、ＶＣＯＭ駆動回路１０と接続される。ＶＣＯＭ駆動回路１０は、共通電極６に共通電位として機能する電位を与える。走査回路９が走査線５に対して駆動信号として機能する電位を与えるタイミングで、信号出力回路８が信号線４に対して後述する画素信号を出力することで、各画素Ｐｉｘの液晶３の配向を制御する。
The common electrode 6 is connected to the VCOM drive circuit 10. The VCOM drive circuit 10 gives the common electrode 6 a potential that functions as a common potential. At the timing when the scanning circuit 9 gives the
タイミングコントローラ１３は、信号出力回路８、走査回路９及びＶＣＯＭ駆動回路１０の動作タイミングを制御する回路である。具体的には、タイミングコントローラ１３は、走査回路９が走査線５に駆動信号を出力するタイミングと、当該走査線５と接続されたスイッチング素子１を含む画素Ｐｉｘに対する画素信号を信号出力回路８が信号線４に出力するタイミングとを同期させる。また、表示パネル３０で画素電極２と共通電極６との電位の高低関係を周期的に切り替える反転駆動が行われる場合、表示パネル３０は、ＶＣＯＭ駆動回路１０が共通電極６に与える電位と信号出力回路８が画素信号によって画素電極２に与える電位との高低が切り替わるタイミングを制御する。
The
画素信号は、入力信号ＩＰに含まれる。入力信号ＩＰは、液晶表示装置１００の外部から入力される信号である。ある１つの画素Ｐｉｘに割り当てられるＲＧＢの階調値を示す信号を画素信号とすると、表示パネル３０が表示するフレーム画像に対応する入力信号ＩＰは、表示部７に設けられた複数の画素Ｐｉｘに対する複数の画素信号の集合である。
The pixel signal is included in the input signal IP. The input signal IP is a signal input from the outside of the liquid
画素信号について一例を記載すると、赤（Ｒ：Red）、緑（Ｇ：Green）、青（Ｂ：Blue）の組み合わせで色を再現する所謂ＲＧＢ信号が画素信号として入力される場合、当該画素信号は、（Ｒ，Ｇ，Ｂ）＝（ａ，ｂ，ｃ）のように表せる階調信号に対応した電位として信号線４に与えられる。ａ，ｂ，ｃは、画素信号で採用された階調のビット数に対応した値である。例えば、８ビットの場合、ａ，ｂ，ｃはそれぞれ、０〜２５５の範囲内の値で表される。画素信号に含まれる色数及び色の種類、階調値のビット数等については任意であり、適宜変更可能である。１つの画素Ｐｉｘには、Ｒ，Ｇ，Ｂのうち１つの色の階調値に対応した電位が与えられる。 To describe an example of a pixel signal, when a so-called RGB signal that reproduces a color by combining red (R: Red), green (G: Green), and blue (B: Blue) is input as a pixel signal, the pixel signal is described. Is given to the signal line 4 as a potential corresponding to a gradation signal that can be expressed as (R, G, B) = (a, b, c). a, b, and c are values corresponding to the number of gradation bits adopted in the pixel signal. For example, in the case of 8 bits, a, b, and c are each represented by a value in the range of 0 to 255. The number of colors and the types of colors included in the pixel signal, the number of bits of the gradation value, and the like are arbitrary and can be changed as appropriate. A potential corresponding to the gradation value of one of the colors R, G, and B is given to one pixel Pix.
以下の説明では、８ビットの階調値を例とする。単に「階調値」と記載した場合、画素信号が示すＲ，Ｇ，Ｂのいずれかの階調値（ａ，ｂ又はｃ）を指す。８ビットの場合、階調値の最低値（０）又は最高値（２５５）の一方は、画素Ｐｉｘが表示パネル３０からの光を背面側からその反対側（表示面側）に透過する度合いが最低になる階調値である。また、階調値の最低値（０）又は最高値（２５５）の他方は、画素Ｐｉｘが光を透過する度合いが最高になる階調値である。
In the following description, an 8-bit gradation value will be taken as an example. When simply described as "gradation value", it refers to any of R, G, and B gradation values (a, b, or c) indicated by the pixel signal. In the case of 8 bits, one of the lowest value (0) and the highest value (255) of the gradation value is the degree to which the pixel Pix transmits the light from the
時間の経過に伴い、表示パネル３０が表示中のフレーム画像に対応する入力信号ＩＰと異なる入力信号ＩＰが入力された場合、当該異なる入力信号ＩＰに応じて画素Ｐｉｘの一部又は全部に与えられる画素信号が更新されることでフレーム画像の更新が行われる。ここで、フレーム画像の更新による各画素Ｐｉｘの応答時間は一定でない。応答時間とは、更新後のフレーム画像に基づいた画素信号が画素Ｐｉｘに入力されてから当該画素Ｐｉｘに反映されるまでの時間である。より具体的には、応答時間は、画素信号に対応した電位が新たに与えられることで開始した液晶３の配向の変更が完了までの時間として測定される。応答時間は、更新前の階調値と更新後の階調値との組み合わせに対応した時間になる。
With the passage of time, when an input signal IP different from the input signal IP corresponding to the frame image being displayed by the
図４は、画素Ｐｉｘの応答時間と、更新前の階調値（ｓｔａｒｔ ｌｅｖｅｌ）と更新後の階調値（ｔａｒｇｅｔ ｌｅｖｅｌ）との組み合わせとの関係の一例を示す図である。 FIG. 4 is a diagram showing an example of the relationship between the response time of the pixel Pix and the combination of the gradation value (start level) before the update and the gradation value (target level) after the update.
図４では、更新前の階調値（ｓｔａｒｔ ｌｅｖｅｌ）及び更新後の階調値（ｔａｒｇｅｔ ｌｅｖｅｌ）について、０，４５，７９，１１８，１４５，２０７，２５５がサンプリングされているが、これに限られるものでない。図４でサンプリングされた階調値の一部が省略されていてもよいし、他の値がサンプリングされていてもよいし、更新前後の階調値の全部を網羅するようにデータが用意されていてもよい。なお、応答時間の単位は、ミリ秒［ｍｓ］である。図４で例示するように、更新後の階調が最低値（０）又は最高値（２５５）である場合、それ以外の場合よりも応答時間が短くなる傾向がある。 In FIG. 4, 0,45,79,118,145,207,255 are sampled for the gradation value (start level) before the update and the gradation value (target level) after the update, but this is limited to this. It is not something that can be done. Some of the gradation values sampled in FIG. 4 may be omitted, other values may be sampled, and data is prepared so as to cover all the gradation values before and after the update. You may be. The unit of response time is milliseconds [ms]. As illustrated in FIG. 4, when the updated gradation is the lowest value (0) or the highest value (255), the response time tends to be shorter than in other cases.
図４を参照して具体例を挙げると、更新後の階調値が最低値（０）である場合、応答時間は最大で２．３［ｍｓ］である。また、更新後の階調値が最高値（２５５）である場合、応答時間は最大で３．３［ｍｓ］である。これらに対し、更新後の階調値が１１８である場合である場合、応答時間は最低でも３．５７７８［ｍｓ］であり、最大で４．６７０６［ｍｓ］である。また、更新後の階調値が１４５である場合である場合、応答時間は最低でも３．６０５８［ｍｓ］であり、最大で５．３０３２［ｍｓ］である。このように、最低値（０）でも最高値（２５５）でもない中間値を示す画素信号に対応した電位で画素Ｐｉｘを制御しようとすると、応答時間がより長くなる傾向がある。 To give a specific example with reference to FIG. 4, when the updated gradation value is the minimum value (0), the response time is 2.3 [ms] at the maximum. When the updated gradation value is the maximum value (255), the response time is 3.3 [ms] at the maximum. On the other hand, when the updated gradation value is 118, the response time is at least 3.5778 [ms] and at most 4.6706 [ms]. When the updated gradation value is 145, the response time is at least 3.6058 [ms] and at most 5.3032 [ms]. As described above, when trying to control the pixel Pix with a potential corresponding to a pixel signal showing an intermediate value that is neither the minimum value (0) nor the maximum value (255), the response time tends to be longer.
また、応答時間は更新前の階調値によっても変わり得る。例えば、更新前の階調値が最高値（２５５）である場合、応答時間は最大で４．０６５７［ｍｓ］である。また、更新前の階調値が１４５である場合、応答時間は最大で３．７８６９［ｍｓ］である。 The response time may also change depending on the gradation value before the update. For example, when the gradation value before updating is the maximum value (255), the response time is 4.0657 [ms] at the maximum. When the gradation value before updating is 145, the response time is 3.7869 [ms] at the maximum.
図４を参照して説明した応答時間は、あくまである表示パネル３０の一形態による応答時間である。応答時間は、表示パネル３０の具体的態様に応じて異なる。
The response time described with reference to FIG. 4 is just the response time according to one form of the
このような応答時間の傾向から、フレーム画像の更新に応じて、一部又は全部の画素Ｐｉｘに対して一括で所定階調値に対応する電位を画素Ｐｉｘに与えてから更新後の階調値に対応した電位を画素Ｐｉｘに与えることが応答時間の短縮に有効であることがある。以下の説明では、係る所定階調値に対応する電位をリセット電位と記載することがある。リセット電位によって、複数の画素Ｐｉｘの一部又は全部に対して所定階調値の画素信号が一括で書き込まれる。一方、更新前の階調値と更新後の階調値との組み合わせによっては、リセット電位を与えずに更新後の階調値に対応する電位を画素Ｐｉｘに与えたほうがよいこともある。以降、複数の画素Ｐｉｘに対して一括である階調値を書き込むということは、当該複数の画素Ｐｉｘに対して同時に当該ある階調値に対応する電位を画素Ｐｉｘに与えることをさすものとする。 Due to such a tendency of the response time, the potential corresponding to the predetermined gradation value is collectively applied to the pixel Pix for some or all the pixel Pix according to the update of the frame image, and then the gradation value after the update is applied. It may be effective to shorten the response time by giving the pixel Pix a potential corresponding to the above. In the following description, the potential corresponding to the predetermined gradation value may be described as the reset potential. Due to the reset potential, pixel signals having a predetermined gradation value are collectively written for a part or all of the plurality of pixel Pix. On the other hand, depending on the combination of the gradation value before the update and the gradation value after the update, it may be better to give the pixel Pix a potential corresponding to the gradation value after the update without giving the reset potential. Hereinafter, writing a batch of gradation values to a plurality of pixel Pix means giving the pixel Pix a potential corresponding to the certain gradation value at the same time for the plurality of pixel Pix. ..
そこで、判定回路５０は、フレーム画像が更新される前に所定階調値の画素信号を一括で書き込んだ場合の応答時間（第１応答時間）を求める。すなわち、第１応答時間は、リセット電位が与えられた画素Ｐｉｘに対して当該画素Ｐｉｘに更新後の階調値に対応した電位を画素Ｐｉｘに与えた場合の応答時間である。また、判定回路５０は、所定階調値の画素信号を一括で書き込まなかった場合の応答時間（第２応答時間）を求める。すなわち、第２応答時間は、更新前の階調値に対応した電位が与えられた画素Ｐｉｘに対して当該画素Ｐｉｘに更新後の階調値に対応した電位を画素Ｐｉｘに与えた場合の応答時間である。第１応答時間及び第２応答時間を求める処理は、表示部７に設けられる複数の画素の一部又は全部について行われる。判定回路５０は、第１応答時間から第２応答時間を差し引いた値と所定の閾値に基づいて、リセット電位を与える制御を行うか決定する。
Therefore, the
判定回路５０は、メモリ６０を有する（図１参照）。メモリ６０は、少なくとも、表示パネル３０に表示されている最新のフレーム画像（更新前のフレーム画像）と、当該フレーム画像を更新するために新たに判定回路５０に入力されたフレーム画像（更新後のフレーム画像）を記憶する。判定回路５０は、メモリ６０から更新前のフレーム画像と更新後のフレーム画像を読み出す。判定回路５０は、更新前のフレーム画像によって各画素Ｐｉｘに与えられる階調値と更新後のフレーム画像によって各画素Ｐｉｘに与えられる階調値とを比較し、更新前後で階調値が異なる画素Ｐｉｘを抽出する。係る抽出はフレーム画像の全体（全画素Ｐｉｘ）について行ってもよいし、フレーム画像の一部について行ってもよい。実施形態１では、後述する図５で例示するように、走査回路９による駆動信号の出力の順序が最後になる走査線５と接続されている画素行ｙｍ側から数えて所定数（例えば、５）の画素行を係る抽出の範囲とする。
The
図５は、更新前後のフレーム画像で与えられる階調値が異なる画素ＣＰ１，ＣＰ２を示す模式図である。図５では、ｍ［本］設けられた走査線５のうち、走査回路９による駆動信号の出力の順序が最後になる走査線５と接続されている画素行ｙｍ側から数えて５［行］の画素行に含まれる５［列］（ｘ１，ｘ２，ｘ３，ｘ４，ｘ５）の画素列に含まれる５×５の画素行列範囲を例示している。 FIG. 5 is a schematic diagram showing pixels CP1 and CP2 having different gradation values given in the frame images before and after the update. In FIG. 5, among the scanning lines 5 provided with m [lines], 5 [rows] are counted from the pixel line ym side connected to the scanning line 5 in which the output order of the drive signal by the scanning circuit 9 is the last. The 5 × 5 pixel matrix range included in the 5 [columns] (x1, x2, x3, x4, x5) pixel columns included in the pixel row of is illustrated.
上述のように走査線の数をｒとすると、ｒ≧２５の場合、図５に示す画素領域は、表示部７のうち、書き込み順がより後である１０％から２０％の範囲内に該当する。また、ｒ≧１０の場合、図５に示す画素領域は、表示部７のうち、書き込み順がより後である５％から５０％の範囲内に該当する。
Assuming that the number of scanning lines is r as described above, when r ≧ 25, the pixel area shown in FIG. 5 corresponds to the range of 10% to 20% of the
判定回路５０は、更新前後のフレーム画像で異なる階調値が与えられる画素Ｐｉｘ毎に、第１応答時間と第２応答時間を求める。図５に示す例では、５×５の画素行列範囲に含まれる画素ＣＰ１，ＣＰ２に対して、更新前後のフレーム画像で異なる階調値が与えられる。従って、判定回路５０は、画素ＣＰ１と画素ＣＰ２とで個別に第１応答時間及び第２応答時間を求める。
The
判定回路５０は、図４に示すような更新前の階調値（ｓｔａｒｔ ｌｅｖｅｌ）と更新後の階調値（ｔａｒｇｅｔ ｌｅｖｅｌ）との組み合わせとの関係を示すデータを参照可能に設けられている。当該データは、判定回路５０が有する記憶部７０が保持していてもよいし、判定回路５０が参照可能な外部の記憶回路に保持されていてもよい。係る記憶部７０又は外部の記憶回路は、応答時間を特定するためのデータを記憶する記憶部として機能する。判定回路５０は、係るデータを参照して、更新前後のフレーム画像で異なる階調値が与えられる画素Ｐｉｘ毎に、第１応答時間と第２応答時間を求める。
The
判定回路５０は、更新前後のフレーム画像で与えられる階調値が異なる画素Ｐｉｘの第１応答時間から第２応答時間を差し引いた値を合算し、合算された値（合算値）と閾値との大小を比較する。ここで、画素ＣＰ１の第１応答時間をＴａ´とする。また、画素ＣＰ１の第２応答時間をＴａとする。また、画素ＣＰ２の第１応答時間をＴｂ´とする。また、画素ＣＰ２の第２応答時間をＴｂとする。また、閾値をＴｔｈとする。図５で図示されない画素列には更新前後のフレーム画像で与えられる階調値が異なる画素がないとすると、合算値は、（Ｔａ´−Ｔａ）＋（Ｔｂ´−Ｔｂ）となる。判定回路５０は、例えば、合算値が閾値より大きい場合、すなわち、（Ｔａ´−Ｔａ）＋（Ｔｂ´−Ｔｂ）＞Ｔｔｈが成立する場合、リセット電位を一括で与えないものとする。すなわち、この場合、各画素Ｐｉｘに与えられる電位は、更新前のフレーム画像に対応した電位から、リセット電位を挟まず、更新後のフレーム画像に対応した電位に遷移する。一方、判定回路５０は、合算値が閾値以下の場合、すなわち、（Ｔａ´−Ｔａ）＋（Ｔｂ´−Ｔｂ）≦Ｔｔｈが成立する場合、リセット電位を一括で与えるものとする。すなわち、この場合、各画素Ｐｉｘに与えられる電位は、更新前のフレーム画像に対応した電位、リセット電位、更新後のフレーム画像に対応した電位の順に遷移する。
The
判定回路５０は、リセット電位を一括で与えるか否かの判定結果に応じた制御信号等を表示パネル３０に出力する。表示パネル３０は、当該制御信号等に応じて動作する。例えば、リセット電位を一括で与えることを示す制御信号が判定回路５０からタイミングコントローラ１３に出力された場合、判定回路５０から信号出力回路８に対してリセット電位に対応した画素信号が与えられる。タイミングコントローラ１３は、当該制御信号に応じて、フレーム画像の更新前後のタイミングに介在するタイミングで走査回路９を動作させ、リセット電位が与えられる画素Ｐｉｘと接続された走査線５（例えば、全ての走査線５）に対する駆動信号の出力を行わせる。タイミングコントローラ１３は、当該駆動信号の出力が行われたタイミングに応じて、信号出力回路８からリセット電位を信号線４に出力させる。このようにして、フレーム画像の更新前後にリセット電位を与えるための動作制御が行われる。一方、リセット電位を一括で与えないことを示す制御信号が判定回路５０からタイミングコントローラ１３に出力された場合、フレーム画像の更新前後にリセット電位を与えるための動作制御は省略される。
The
なお、図５で図示されない画素列に更新前後のフレーム画像で与えられる階調値が異なる画素Ｐｉｘが含まれている場合、合算値には、さらに、係る画素Ｐｉｘの第１応答時間から第２応答時間を差し引いた値が加算される。ここで、更新前後のフレーム画像で与えられる階調値が異なる画素Ｐｉｘの数（評価画素数）がＮであるとすると、リセット電位を一括で与える場合の条件式は、以下の式（１）のようになる。Ｎは、自然数である。閾値（Ｔｔｈ）は、例えば、事前の測定、シミュレーション等に基づいて、リセット電位を与えた場合に応答時間が悪化しない値として設定されることが望ましい。 When the pixel strings (not shown in FIG. 5) include pixel Pix having different gradation values given in the frame images before and after the update, the total value further includes the first response time to the second response time of the pixel Pix. The value obtained by subtracting the response time is added. Here, assuming that the number of pixel Pix (number of evaluation pixels) having different gradation values given in the frame images before and after the update is N, the conditional expression when the reset potential is given in a batch is the following equation (1). become that way. N is a natural number. It is desirable that the threshold value (Tth) is set as a value at which the response time does not deteriorate when the reset potential is applied, based on, for example, prior measurement, simulation, or the like.
なお、リセット電位を一括で与える場合の条件式は、上述の式（１）に限られない。例えば、以下の式（２）のようにしてもよい。式（２）におけるＷｎ（λｍ−１，λｍ）は、（ｍ−１）フレーム目のフレーム画像からｍフレーム目のフレーム画像への更新に際して評価画素数（Ｎ）として計上された画素Ｐｉｘのうちｎ番目の画素Ｐｉｘに対する更新前後の階調値の差によって生じる色空間座標間の距離に応じた重み付け評価値である。ここで、式（２）におけるＷｎ（λｍ−１，λｍ）は、表示パネル３０がカラー表示機能を有する場合、１つの色を構成するよう協働する複数の副画素で共有される。一方、式（２）における（Ｔｎ´−Ｔｎ）は、当該複数の副画素の各々で個別である。当該色空間は、例えばＬ＊ａ＊ｂ＊色空間であるが、Ｌ＊ｕ＊ｖ＊色空間であってもよい。
The conditional expression when the reset potential is given all at once is not limited to the above-mentioned equation (1). For example, the following equation (2) may be used. Wn (λ m-1 , λ m ) in the formula (2) is the pixel Pix counted as the number of evaluation pixels (N) when updating from the frame image of the (m-1) th frame to the frame image of the mth frame. It is a weighted evaluation value according to the distance between the color space coordinates caused by the difference in the gradation value before and after the update with respect to the nth pixel Pix. Here, Wn (λ m-1 , λ m ) in the equation (2) is shared by a plurality of sub-pixels that cooperate to form one color when the
なお、リセット電位を一括で与える対象は、複数の走査線５の全てであってもよいし、セグメント単位であってもよい。セグメント単位である場合、表示部７には、複数のセグメントが設定される。各セグメントは、１以上の画素行を含む。異なるセグメントは、それぞれ異なる発光領域ＬＢが背面側に位置する。言い換えれば、セグメント単位でのリセット電位の制御とは、発光領域ＬＢ単位で表示部７を管理した場合のリセット電位の制御である。
The target to which the reset potential is collectively given may be all of the plurality of scanning lines 5, or may be a segment unit. In the case of a segment unit, a plurality of segments are set in the
図６は、セグメント単位でリセット電位が与えられる場合のタイミング制御の例を示す図である。図６における中間線ＣＬは、走査線５の並び方向（Ｙ方向）における表示部７の中間線を示す。中間線ＣＬを挟んで一方（１）の側が走査線５ａ側であり、他方（ｒ）の側が走査線５ｂ側であるが、逆でもよい。ここで、他方（ｒ）としているのは、上述のように走査線の数をｒとした場合の末尾の番号をさしている。以下の他方（ｒ）についても同様である。
FIG. 6 is a diagram showing an example of timing control when a reset potential is applied in segment units. The intermediate line CL in FIG. 6 indicates an intermediate line of the
図６に示すタイミング制御が採用される場合、走査回路９は、中間線ＣＬに対応する位置の走査線５から駆動信号を与え始め、Ｙ方向の両端側に向かって並行して駆動信号を与える走査線５をシフトさせる。図６では、中間線ＣＬから一方（１）の側に向かって進行する駆動信号の出力対象のシフトを矢印ＤＬ１１で示している。また、中間線ＣＬから他方（ｒ）の側に向かって進行する駆動信号の出力対象のシフトを矢印ＤＬ１２で示している。なお、このような駆動信号のシフトを実現するための走査回路９は単一の回路であってもよいし、中間線ＣＬを挟んで個別に設けられた２つの走査回路９によってもよい。 When the timing control shown in FIG. 6 is adopted, the scanning circuit 9 starts to give a drive signal from the scanning line 5 at a position corresponding to the intermediate line CL, and gives a drive signal in parallel toward both ends in the Y direction. The scan line 5 is shifted. In FIG. 6, the shift of the output target of the drive signal traveling from the intermediate line CL toward one side (1) is indicated by the arrow DL11. Further, the shift of the output target of the drive signal traveling from the intermediate line CL toward the other (r) side is indicated by the arrow DL12. The scanning circuit 9 for realizing such a shift of the drive signal may be a single circuit, or may be two scanning circuits 9 individually provided with the intermediate line CL interposed therebetween.
矢印ＤＬ１１，ＤＬ１２に従って駆動信号が与えられた走査線５と接続されている画素Ｐｉｘにはそれぞれ画素信号が書き込まれるが、上述のように応答時間が生じる。図６では、最大応答時間ＲＴを想定した各画素行の画素Ｐｉｘの応答完了時間のシフト状況を矢印ＲＬ１１，ＲＬ１２で示している。 A pixel signal is written to each of the pixel Pix connected to the scanning line 5 to which the drive signal is given according to the arrows DL11 and DL12, but the response time occurs as described above. In FIG. 6, the shift status of the response completion time of the pixel Pix of each pixel row assuming the maximum response time RT is indicated by arrows RL11 and RL12.
発光領域ＬＢは、対応するセグメントの全画素行が駆動信号の供与及び駆動信号の供与からの最大応答時間ＲＴの経過を完了した後に点灯するよう制御される。図６では、中間線ＣＬから一方（１）の側に向かって進行するセグメント単位での発光領域ＬＢの点灯期間ＬＢ１１１，ＬＢ１１２，ＬＢ１１３，ＬＢ１１４，ＬＢ１１５を示している。また、中間線ＣＬから他方（ｒ）の側に向かって進行するセグメント単位での発光領域ＬＢの点灯期間ＬＢ１２１，ＬＢ１２２，ＬＢ１２３，ＬＢ１２４，ＬＢ１２５を示している。点灯期間ＬＢ１１１，ＬＢ１１２，ＬＢ１１３，ＬＢ１１４，ＬＢ１１５，ＬＢ１２１，ＬＢ１２２，ＬＢ１２３，ＬＢ１２４，ＬＢ１２５は、少なくとも一部が矢印ＤＬ１１，ＤＬ１２の開始時点を起点とする１フレーム期間Ｆに含まれる。１フレーム期間Ｆは、１つのフレーム画像の表示に係る期間である。 The light emitting region LB is controlled so that all pixel rows of the corresponding segment are lit after completing the drive signal donation and the elapse of the maximum response time RT from the drive signal donation. FIG. 6 shows the lighting periods LB111, LB112, LB113, LB114, and LB115 of the light emitting region LB in segment units traveling from the intermediate line CL toward one side (1). Further, the lighting periods LB121, LB122, LB123, LB124, and LB125 of the light emitting region LB in units of segments traveling from the intermediate line CL toward the other side (r) are shown. The lighting period LB111, LB112, LB113, LB114, LB115, LB121, LB122, LB123, LB124, and LB125 are included in at least a part of the one-frame period F starting from the start point of the arrows DL11 and DL12. The one-frame period F is a period related to the display of one frame image.
１フレーム期間Ｆの経過後、次のフレーム画像に対応した画素信号を各画素Ｐｉｘに書き込むための駆動信号の出力が開始される。図６では、係る駆動信号の出力対象のシフトを矢印ＤＬ２１，ＤＬ２２で示している。 After the lapse of one frame period F, the output of the drive signal for writing the pixel signal corresponding to the next frame image to each pixel Pix is started. In FIG. 6, the shifts of the output target of the drive signal are indicated by arrows DL21 and DL22.
セグメント単位でリセット電位の制御が行われる場合、図６に示すように、各セグメントの発光領域ＬＢの点灯期間後であって、次のフレーム画像に対応した画素信号を各画素Ｐｉｘに書き込むための駆動信号の出力の開始前にリセット電位を与える一括制御タイミングＣＰ１１１，ＣＰ１１２，ＣＰ１１３，ＣＰ１１４，ＣＰ１１５，ＣＰ１２１，ＣＰ１２２，ＣＰ１２３，ＣＰ１２４，ＣＰ１２５が設定される。 When the reset potential is controlled for each segment, as shown in FIG. 6, for writing the pixel signal corresponding to the next frame image to each pixel Pix after the lighting period of the light emitting region LB of each segment. The batch control timings CP111, CP112, CP113, CP114, CP115, CP121, CP122, CP123, CP124, and CP125 that give a reset potential before the start of the output of the drive signal are set.
例として、点灯期間ＬＢ１１１で制御される発光領域ＬＢが設けられたセグメントに係る制御を説明する。当該発光領域ＬＢが背面側に設けられた画素Ｐｉｘの一部又は全部について、判定回路５０は、図５を参照して説明したように、更新前後で階調値が異なる画素Ｐｉｘの抽出、更新前後のフレーム画像で与えられる階調値が異なる画素Ｐｉｘの第１応答時間から第２応答時間を差し引いた値の合算、合算された値（合算値）と閾値との比較に基づいたリセット電位の適用に係る判定を行う。リセット電位を与える判定が行われた場合、一括制御タイミングＣＰ１１１にリセット電位が与えられる。リセット電位が与えられない判定が行われた場合、一括制御タイミングＣＰ１１１にリセット電位は与えられない。他のセグメントについても、駆動信号が与えられるタイミング、応答完了期間の経過タイミング、点灯期間及び一括制御タイミングが個別である点を除いて、点灯期間ＬＢ１１１で制御される発光領域ＬＢが設けられたセグメントと同様である。
As an example, the control relating to the segment provided with the light emitting region LB controlled by the lighting period LB111 will be described. As described with reference to FIG. 5, the
なお、リセット電位の適用可否に係る条件式は、上述の式（１）に限られるものでない。例えば、一部又は全部のセグメントで用いられる条件式を他のセグメントと異ならせてもよい。以下の式（３）、式（４）、式（５）、式（６）、式（７）は、それぞれ異なるセグメントで用いられる条件式を例示したものである。式（３）のＮ１、式（４）のＮ２、式（５）のＮ３、式（６）のＮ４、式（７）のＮ５はそれぞれ、自然数である。式（３）のＴｔｈ１、式（４）のＴｔｈ２、式（５）のＴｔｈ３、式（６）のＴｔｈ４、式（７）のＴｔｈ５は各々の条件式における閾値であり、少なくとも１つは他の閾値と異なる。 The conditional expression relating to the applicability of the reset potential is not limited to the above equation (1). For example, the conditional expression used in some or all segments may be different from other segments. The following equations (3), (4), (5), (6), and (7) exemplify conditional expressions used in different segments. N1 of the formula (3), N2 of the formula (4), N3 of the formula (5), N4 of the formula (6), and N5 of the formula (7) are natural numbers, respectively. Tth1 of Eq. (3), Tth2 of Eq. (4), Tth3 of Eq. (5), Tth4 of Eq. (6), Tth5 of Eq. (7) are threshold values in each conditional expression, and at least one is another. Different from the threshold.
なお、フレームレート、すなわち、１秒間に表示されるフレーム画像の数（フレーム画像の更新回数）は例えば６０［Ｈｚ］であるが、これに限られるものでなく、任意である。 The frame rate, that is, the number of frame images displayed per second (the number of times the frame image is updated) is, for example, 60 [Hz], but is not limited to this, and is arbitrary.
以上、実施形態１によれば、液晶表示装置１００は、表示パネル３０と、判定回路５０とを備える。表示パネル３０は、複数の画素Ｐｉｘが配置された表示部７を有する。判定回路５０は、更新前のフレーム画像と更新後のフレーム画像とに基づいて、表示パネル３０においてフレーム画像が更新される前に複数の画素Ｐｉｘの一部又は全部に対して所定階調値の画素信号を一括で書き込むかの判定を行う。
As described above, according to the first embodiment, the liquid
これによって、更新前のフレーム画像と更新後のフレーム画像とに基づいて、複数の画素Ｐｉｘの一部又は全部に対して所定階調値の画素信号を一括で書き込んだ場合に却って応答時間が悪化する場合に所定階調値の画素信号を一括で書き込まない判定を行うことで、応答時間の悪化を抑制できる。 As a result, the response time deteriorates when pixel signals having a predetermined gradation value are collectively written to a part or all of a plurality of pixel Pix based on the frame image before the update and the frame image after the update. In this case, it is possible to suppress the deterioration of the response time by determining that the pixel signals having a predetermined gradation value are not written in a batch.
また、判定回路５０が、更新前のフレーム画像と更新後のフレーム画像とで階調値が異なる画素Ｐｉｘに対する更新後のフレーム画像に基づいた画素信号の応答時間に基づいて所定階調値の画素信号を一括で書き込むかの判定を行うことで、フレーム画像の更新前後で階調値を変更するための駆動が生じる画素Ｐｉｘの応答時間が所定階調値の画素信号を一括で書き込む処理によってどのような影響を受けるかに基づいて判定を行える。従って、より確実に応答時間の悪化を抑制できる。
Further, the
また、液晶表示装置１００は、更新前の階調値と更新後の階調値との組み合わせに基づいて応答時間を特定するためのデータを記憶する記憶部（例えば、記憶部７０）を備え、判定回路５０が、当該データを参照して応答時間を特定することで、当該データに基づいてより定量的に応答時間の悪化を抑制できる。
Further, the liquid
また、判定回路５０が、フレーム画像が更新される前に所定階調値の画素信号を一括で書き込んだ場合の応答時間（第１応答時間、例えば、Ｔｎ´）から所定階調値の画素信号を一括で書き込まなかった場合の応答時間（第２応答時間、例えば、Ｔｎ）を差し引いた値と所定の閾値（例えば、Ｔｔｈ）とに基づいて所定階調値の画素信号を一括で書き込むかの判定を行うことで、所定階調値の画素信号を一括で書き込む処理がフレーム画像の更新前後で階調値を変更するための駆動が生じる画素Ｐｉｘの応答時間に対して与える影響を閾値に基づいて判定可能になる。従って、より定量的に応答時間の悪化を抑制できる。
Further, the pixel signal having a predetermined gradation value is transmitted from the response time (first response time, for example, Tn') when the
また、表示部７は、複数の部分領域を含み、判定回路５０が部分領域毎に所定階調値の画素信号を一括で書き込むかの判定を行うことで、部分領域単位で応答時間の悪化を抑制するための制御を適用できる。この場合、複数の部分領域は、例えばそれぞれ異なる発光領域ＬＢが背面側に設けられた領域であり、各々が１以上の走査線５と複数の画素Ｐｉｘを含む領域である。
Further, the
また、所定の閾値が部分領域毎に設定されることで、部分領域毎により適したより詳細な条件下での判定に基づいて、部分領域単位で応答時間の悪化を抑制するための制御を適用できる。 Further, by setting a predetermined threshold value for each sub-region, it is possible to apply control for suppressing deterioration of the response time for each sub-region based on the determination under more detailed conditions more suitable for each sub-region. ..
また、複数の画素Ｐｉｘが行列状に配置され、行方向（Ｘ方向）に並ぶ画素で共有されて画素Ｐｉｘを駆動する駆動信号を伝送する判定回路５０が列方向（Ｙ方向）に複数並び、フレーム画像の更新によって生じる複数の画素Ｐｉｘに対する画素信号の書き込みにおける書き込み順が走査線５の並び順に基づいて決定され、所定階調値の画素信号を一括で書き込むかの判定が、表示部７のうち、書き込み順がより後である５％から５０％の範囲内で行われることで、フレーム画像の更新に際して応答時間の要求がよりシビアになりやすい書き込み順がより後である表示部７内の範囲について応答時間が悪化することによる影響の発生を抑制できる。
Further, a plurality of pixel Pix are arranged in a matrix, and a plurality of
また、所定階調値の画素信号を一括で書き込むかの判定が、表示部７のうち、書き込み順がより後である１０％から２０％の範囲内で行われることで、フレーム画像の更新に際して応答時間の要求がよりシビアになりやすい書き込み順がより後である表示部７内の範囲について応答時間が悪化することによる影響の発生を抑制できる。なお、一括で書き込まれる階調値は固定でも可変でもよく、固定の場合の階調値は予め設定されており、可変の場合は後述する変形例に基づいて階調値が決定される。
Further, when the frame image is updated, the determination of whether to write the pixel signals of the predetermined gradation values in a batch is performed within the range of 10% to 20% of the
（実施形態２）
次に、実施形態２について説明する。実施形態２に係る説明のうち、実施形態１と同様の構成に関する説明については同じ符号を付して説明を省略することがある。
(Embodiment 2)
Next, the second embodiment will be described. Of the explanations relating to the second embodiment, the description relating to the same configuration as that of the first embodiment may be designated by the same reference numerals and the description thereof may be omitted.
実施形態１の判定回路５０は、第１応答時間から第２応答時間を差し引いた値と所定の閾値に基づいて、リセット電位を与える制御を行うか決定していたが、実施形態２の判定回路５０は、前記更新前のフレーム画像と前記更新後のフレーム画像とで階調値が異なると判定された画素に基づいてリセット電位を与えるか決定する。
The
具体的には、実施形態２の判定回路５０は、更新前のフレーム画像の特徴データと、更新後のフレーム画像の特徴データとを計算する。更新前のフレーム画像の特徴データと更新後のフレーム画像の特徴データが一致している場合、判定回路５０は、更新前後のフレーム画像の描画内容に変更がない静止画の描画が連続しているものと判定する。この場合、更新前後のフレーム画像の間にリセット電位が与えられない。一方、更新前のフレーム画像の特徴データと更新後のフレーム画像の特徴データが一致していない場合、判定回路５０は、更新前後のフレーム画像の描画内容に変更がある動画の描画が行われているものと判定する。この場合、更新前後のフレーム画像の間にリセット電位が与えられる。
Specifically, the
特徴データは、例えば更新前後のフレーム画像の一部又は全部の画素Ｐｉｘ（評価画素）に対する画素信号を含むデータのチェックサムでも良いし、係る画素信号を含むデータのＣＲＣ（Cyclic Redundancy Check）の値であっても良い。なお、更新前後のフレーム画像で同じ画素Ｐｉｘに対して出力される更新前後の画素信号の特徴データ同士の一致判定が行われる。また、評価画素が更新前後のフレーム画像の一部の画素Ｐｉｘである場合、フレーム画像に含まれる全画素信号のうちどの画素信号を抽出するかは任意である。例えば、図５を参照して説明した例のように、走査回路９による駆動信号の出力の順序が最後になる走査線５と接続されている画素行を含む所定行の画素行に含まれる画素Ｐｉｘであってもよいし、水平方向（Ｘ方向）へ数画素毎に１つ抽出された画素Ｐｉｘのように間引いて抽出された画素Ｐｉｘであってもよい。 The feature data may be, for example, a checksum of data including a pixel signal for a part or all of the pixel Pix (evaluation pixel) of the frame image before and after the update, or a CRC (Cyclic Redundancy Check) value of the data including the pixel signal. It may be. It should be noted that, in the frame images before and after the update, the matching determination between the feature data of the pixel signals before and after the update output to the same pixel Pix is performed. Further, when the evaluation pixel is a part of the pixel Pix of the frame image before and after the update, it is arbitrary which pixel signal is extracted from all the pixel signals included in the frame image. For example, as in the example described with reference to FIG. 5, the pixels included in the pixel row of the predetermined row including the pixel row connected to the scanning line 5 in which the output order of the drive signal by the scanning circuit 9 is the last. It may be a Pix, or it may be a pixel Pix extracted by thinning out like a pixel Pix extracted one by several pixels in the horizontal direction (X direction).
なお、実施形態２でも、図６を参照して説明したセグメント単位でのリセット電位の制御を適用可能である。この場合、判定回路５０は、式（３）から式（７）を用いた判定に代えて、各セグメントに対応する表示部７内の画素領域毎に更新前のフレーム画像の特徴データと、更新後のフレーム画像の特徴データとを計算する。更新前のフレーム画像の特徴データと更新後のフレーム画像の特徴データが一致しているセグメントには、更新前後のフレーム画像の間にリセット電位が与えられない。一方、更新前のフレーム画像の特徴データと更新後のフレーム画像の特徴データが一致していないセグメントには、更新前後のフレーム画像の間にリセット電位が与えられる。
Also in the second embodiment, the reset potential control for each segment described with reference to FIG. 6 can be applied. In this case, instead of the determination using the equations (3) to (7), the
実施形態２でセグメント単位でのリセット電位の制御を行う場合、上述の特徴データに基づいた判定に代えて、画素信号（又は画素信号の特徴データ）が一致しない画素Ｐｉｘの数と閾値とに基づいてリセット電位を与えるか（動画と判定するか）を決定してもよい。当該閾値は、実施形態１における「所定の閾値」とは異なる閾値である。例えば、画素信号（又は画素信号の特徴データ）が一致しない画素Ｐｉｘがｑ以上ある場合にリセット電位を与えるよう、セグメント毎に決定してもよい。ｑは、自然数である。また、全セグメントで共通の閾値（ｑ）の値に代えて、一部又は全部のセグメントにおける閾値を他のセグメントと異なる閾値とするようにしてもよい。また、単純に画素信号（又は画素信号の特徴データ）が一致しない画素Ｐｉｘの数を計上するだけでなく、計上された当該値に重み付け評価値を乗じた値と閾値とに基づいて決定を行うようにしてもよい。係る重み付け評価値は、例えば、上述の色空間座標間の距離に応じた重み付け評価値と同様の値を利用可能である。 When the reset potential is controlled in segment units in the second embodiment, instead of the determination based on the above-mentioned feature data, the pixel signal (or the feature data of the pixel signal) does not match based on the number of pixel Pix and the threshold value. It may be decided whether to give a reset potential (determined as a moving image). The threshold value is different from the “predetermined threshold value” in the first embodiment. For example, it may be determined for each segment so that the reset potential is given when there are q or more pixel Pix in which the pixel signals (or the feature data of the pixel signals) do not match. q is a natural number. Further, instead of the value of the threshold value (q) common to all segments, the threshold value in some or all segments may be set to a threshold value different from that in other segments. Further, not only the number of pixel Pix whose pixel signal (or the feature data of the pixel signal) does not match is simply counted, but also the determined value is determined based on the value obtained by multiplying the counted value by the weighted evaluation value and the threshold value. You may do so. As the weighted evaluation value, for example, the same value as the weighted evaluation value according to the distance between the color space coordinates described above can be used.
また、発光領域ＬＢに対応したセグメント単位でのリセット電位の制御に限らず、専用に設定された表示部７内の部分領域単位でのリセット電位の制御を適用してもよい。
Further, the control of the reset potential in units of segments corresponding to the light emitting region LB is not limited to the control of the reset potential in units of partial regions in the
一般的に、動画像ではフレーム画像の中央付近に対してユーザの注意が向きやすい傾向がある。従って、係る中央付近の部分領域における応答時間の大小が動画像のコマ送りの視認の容易性に与える影響は、他の部分領域に比して相対的に大きい。一方、係る中央付近から離れた部分領域になるほど、ユーザの注意が向きにくい傾向がある。従って、係る部分領域における応答時間の大小が動画像のコマ送りの視認の容易性に与える影響は、相対的に小さい。 Generally, in a moving image, the user's attention tends to be easily directed to the vicinity of the center of the frame image. Therefore, the influence of the magnitude of the response time in the partial region near the center on the visibility of the frame advance of the moving image is relatively large as compared with the other partial regions. On the other hand, the farther the partial area is from the center, the more difficult it is for the user to pay attention. Therefore, the influence of the magnitude of the response time in the relevant partial region on the visibility of frame advance of the moving image is relatively small.
図７は、動画像の変化に関するユーザの認識の度合いに基づいて設定された表示部７内の部分領域の例を示す図である。画素信号（又は画素信号の特徴データ）が一致しない画素Ｐｉｘの数と閾値とに基づいてリセット電位の制御を行う場合、中央部分領域ＣＡにおける閾値を他の部分領域（狭間領域ＭＡ及び端部領域ＳＡ）の閾値よりも小さい値とすることで、比較的小さな変化が生じた場合でも動画像の描画に対応したリセット電位の適用を行いやすくなる。この場合、端部領域ＳＡにおける閾値を他の部分領域（狭間領域ＭＡ及び中央部分領域ＣＡ）の閾値よりも大きい値になり、中央部分領域ＣＡと端部領域ＳＡとの狭間領域ＭＡの閾値は、他の領域の閾値の中間的な値になる。
FIG. 7 is a diagram showing an example of a partial area in the
以上、特筆した事項を除いて、実施形態２は、実施形態１と同様であってよい。 As described above, the second embodiment may be the same as the first embodiment except for the matters noted above.
実施形態２によれば、判定回路５０は、更新前のフレーム画像と更新後のフレーム画像とで階調値が異なると判定された画素Ｐｉｘに基づいて所定階調値の画素信号を一括で書き込むかの判定を行う。これによって、時間的に連続するフレーム画像が静止画像であるか動画像であるかに基づいた判定を行うことができ、静止画像である場合に却って応答時間が悪化することを抑制できる。
According to the second embodiment, the
（変形例）
次に、実施形態の変形例について説明する。変形例では、リセット電位は、更新後のフレーム画像に含まれる画素信号が示す階調値に基づいて決定される。
(Modification example)
Next, a modified example of the embodiment will be described. In the modified example, the reset potential is determined based on the gradation value indicated by the pixel signal included in the updated frame image.
変形例の判定回路５０は、更新後のフレーム画像に含まれる一部又は全部の画素信号が示す階調値が各画素Ｐｉｘに書き込まれる前に、当該画素信号が書き込まれる各画素Ｐｉｘの階調値がどの値になるよう設定されていれば応答時間が最短になるかを画素Ｐｉｘ毎に特定する。係る特定は、例えば図４に示すようなデータの参照によって行われる。判定回路５０は、画素Ｐｉｘ毎に特定された階調値（更新後の階調値を書き込む際に応答時間が最短になる階調値）に対応する電位を画素Ｐｉｘ毎に特定する。判定回路５０は、特定された電位の分布に基づいてリセット電位を決定する。
The
図８は、更新後の階調値を書き込む際に応答時間が最短になる階調値に対応する電位の分布と、リセット電位として採用された電位ＶＭとの関係の例を示す図である。判定回路５０は、例えば、特定された更新後の階調値を書き込む際に応答時間が最短になる階調値に対応する電位のうち最頻の電位ＶＭをリセット電位として採用する。リセット電位はこれに限られるものでなく、例えば特定された更新後の階調値を書き込む際に応答時間が最短になる階調値に対応する電位の平均とするようにしてもよい。
FIG. 8 is a diagram showing an example of the relationship between the potential distribution corresponding to the gradation value having the shortest response time when writing the updated gradation value and the potential VM adopted as the reset potential. The
採用するリセット電位の決定に際して、重み付けを行ってもよい。例えば、図７を参照して説明した一括制御タイミングＣＰに含まれる画素信号に対応する電位の優先度を他の部分領域に含まれる画素信号に対応する電位よりも大きくするようにしてもよい。また、上述の色空間に基づいた重み付け評価値と同様の考え方に基づいて更新前後で色の変化の度合いがより大きい画素Ｐｉｘに対する更新後の画素信号に対応する電位の優先度を他の電位よりも大きくするようにしてもよい。 Weighting may be performed in determining the reset potential to be adopted. For example, the priority of the potential corresponding to the pixel signal included in the batch control timing CP described with reference to FIG. 7 may be made higher than the potential corresponding to the pixel signal included in the other partial region. Further, based on the same concept as the weighted evaluation value based on the above-mentioned color space, the priority of the potential corresponding to the updated pixel signal for the pixel Pix having a larger degree of color change before and after the update is set higher than that of other potentials. May also be increased.
変形例における一部の画素信号の取り扱いは、実施形態１と同様であってもよいし、専用のものであってもよい。すなわち、係る一部の画素信号は、図５を参照して説明した例のように、走査回路９による駆動信号の出力の順序が最後になる走査線５と接続されている画素行を含む所定行の画素行に含まれる画素Ｐｉｘに対する画素信号であってもよいし、全ての画素信号から一部を間引きした画素信号であってもよい。 The handling of some pixel signals in the modified example may be the same as that of the first embodiment, or may be dedicated. That is, as in the example described with reference to FIG. 5, such a part of the pixel signals includes a predetermined pixel line connected to the scanning line 5 in which the output order of the drive signal by the scanning circuit 9 is the last. It may be a pixel signal for the pixel Pix included in the pixel row of the row, or it may be a pixel signal obtained by thinning out a part from all the pixel signals.
変形例によれば、判定回路５０は、更新後のフレーム画像に含まれる画素信号が示す階調値に基づいて所定階調値に対応する電位を決定する。これによって、より応答時間が短縮されやすい電位を所定階調値に対応する電位として採用可能になる。従って、応答時間の悪化を抑制できる。
According to the modification, the
変形例は、実施形態１にも実施形態２にも適用可能である。また、実施形態１，２及び変形例に限らず、発明の具体的な構成及び制御内容は、特許請求の範囲に記載された特徴を逸脱しない範囲内で適宜変更可能である。 The modified example is applicable to both the first embodiment and the second embodiment. Further, not limited to the first and second embodiments and the modified examples, the specific configuration and control contents of the invention can be appropriately changed within a range that does not deviate from the features described in the claims.
例えば、光源部２０は、複数の発光領域ＬＢを有する構成に限られず、表示パネル３０を全面一括で照明する構成であってもよい。その場合、セグメント単位での発光領域ＬＢの制御とセグメント単位でのリセット電位の制御との組み合わせは行われなれず、表示部７全体でリセット電位の制御が行われる。
For example, the
また、光源部２０は、所謂サイドライトであってもよい。その場合、表示パネル３０は、所謂反射型の液晶表示パネルとして機能する構成を有する。
Further, the
また、本実施形態において述べた態様によりもたらされる他の作用効果について本明細書記載から明らかなもの、又は当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。 Further, it is understood that those which are clear from the description of the present specification or which can be appropriately conceived by those skilled in the art are naturally brought about by the present invention with respect to other actions and effects brought about by the aspects described in the present embodiment. ..
５ 走査線
２０ 光源部
３０ 表示パネル
５０ 判定回路
７０ 記憶部
１００ 液晶表示装置
Ｐｉｘ 画素
5 Scanning
Claims (11)
更新前のフレーム画像と更新後のフレーム画像とに基づいて、前記表示パネルにおいてフレーム画像が更新される前に前記複数の画素の一部又は全部に対して所定階調値の画素信号を一括で書き込むかの判定を行う判定回路とを備える
液晶表示装置。 A display panel having a display unit in which a plurality of pixels are arranged, and
Based on the frame image before the update and the frame image after the update, pixel signals having a predetermined gradation value are collectively applied to a part or all of the plurality of pixels before the frame image is updated on the display panel. A liquid crystal display device including a determination circuit for determining whether to write.
前記応答時間は、前記更新後のフレーム画像に基づいた画素信号が前記画素に入力されてから当該画素に反映されるまでの時間である
請求項１に記載の液晶表示装置。 The determination circuit makes the determination based on the response time.
The liquid crystal display device according to claim 1, wherein the response time is a time from when a pixel signal based on the updated frame image is input to the pixel until it is reflected in the pixel.
前記判定回路は、前記データを参照して前記応答時間を特定する
請求項２に記載の液晶表示装置。 A storage unit for storing data for specifying the response time based on the combination of the gradation value before the update and the gradation value after the update is provided.
The liquid crystal display device according to claim 2, wherein the determination circuit specifies the response time with reference to the data.
請求項２又は３に記載の液晶表示装置。 The determination circuit is the response when the pixel signals of the predetermined gradation value are not collectively written from the response time when the pixel signals of the predetermined gradation value are collectively written before the frame image is updated. The liquid crystal display device according to claim 2 or 3, wherein the determination is made based on a value obtained by subtracting time and a predetermined threshold value.
請求項１に記載の液晶表示装置。 The liquid crystal display device according to claim 1, wherein the determination circuit makes the determination based on pixels determined to have different gradation values between the frame image before the update and the frame image after the update.
前記部分領域は、複数の画素を含み、
前記判定は、前記部分領域毎に行われる
請求項３から５のいずれか一項に記載の液晶表示装置。 The display unit includes a plurality of partial areas.
The partial region contains a plurality of pixels and contains a plurality of pixels.
The liquid crystal display device according to any one of claims 3 to 5, wherein the determination is performed for each of the partial regions.
前記部分領域は、複数の画素を含み、
前記判定は、前記部分領域毎に行われ、
前記所定の閾値は、前記部分領域毎に設定される
請求項３又は４に記載の液晶表示装置。 The display unit includes a plurality of partial areas.
The partial region contains a plurality of pixels and contains a plurality of pixels.
The determination is made for each of the subregions.
The liquid crystal display device according to claim 3 or 4, wherein the predetermined threshold value is set for each of the partial regions.
行方向に並ぶ画素で共有されて前記画素を駆動する駆動信号を伝送する走査線が列方向に複数並び、
フレーム画像の更新によって生じる前記複数の画素に対する画素信号の書き込みにおける書き込み順が前記走査線の並び順に基づいて決定され、
前記判定は、前記表示部のうち、前記書き込み順がより後である５％から５０％の範囲内で行われる
請求項１から５のいずれか一項に記載の液晶表示装置。 The plurality of pixels are arranged in a matrix and are arranged in a matrix.
A plurality of scanning lines that are shared by pixels arranged in the row direction and transmit a drive signal for driving the pixels are arranged in the column direction.
The writing order in writing the pixel signals to the plurality of pixels caused by updating the frame image is determined based on the arrangement order of the scanning lines.
The liquid crystal display device according to any one of claims 1 to 5, wherein the determination is performed within a range of 5% to 50% in which the writing order is later in the display unit.
請求項８に記載の液晶表示装置。 The liquid crystal display device according to claim 8, wherein the determination is performed within the range of 10% to 20% of the display unit, in which the writing order is later.
請求項１から９のいずれか一項に記載の液晶表示装置。 The liquid crystal according to any one of claims 1 to 9, wherein the determination circuit determines a potential corresponding to the predetermined gradation value based on a gradation value indicated by a pixel signal included in the updated frame image. Display device.
請求項１から１０のいずれか一項に記載の液晶表示装置。 When pixel signals having a predetermined gradation value are collectively written to a part or all of the plurality of pixels, the pixel signals having the predetermined gradation value are collectively written to a part or all of the plurality of pixels. The liquid crystal display device according to any one of claims 1 to 10, wherein pixel signals having gradation values corresponding to the updated frame image are individually written.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019208165A JP7312678B2 (en) | 2019-11-18 | 2019-11-18 | liquid crystal display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019208165A JP7312678B2 (en) | 2019-11-18 | 2019-11-18 | liquid crystal display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021081557A true JP2021081557A (en) | 2021-05-27 |
| JP7312678B2 JP7312678B2 (en) | 2023-07-21 |
Family
ID=75965002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019208165A Active JP7312678B2 (en) | 2019-11-18 | 2019-11-18 | liquid crystal display |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7312678B2 (en) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002123223A (en) * | 2000-10-13 | 2002-04-26 | Nec Corp | Liquid crystal display device and computer |
| JP2007078860A (en) * | 2005-09-12 | 2007-03-29 | Chi Mei Optoelectronics Corp | Control method and controller for pixel signal |
| JP2008309873A (en) * | 2007-06-12 | 2008-12-25 | Sony Corp | Liquid crystal display device and liquid crystal driving circuit |
| JP2009080456A (en) * | 2007-09-05 | 2009-04-16 | Toshiba Matsushita Display Technology Co Ltd | Liquid crystal display device |
| JP2010160350A (en) * | 2009-01-08 | 2010-07-22 | Casio Computer Co Ltd | Liquid crystal display device and method for driving the same |
| CN102201191A (en) * | 2010-03-23 | 2011-09-28 | 株式会社日立显示器 | Display device |
| WO2012137799A1 (en) * | 2011-04-08 | 2012-10-11 | シャープ株式会社 | Display device and method for driving same |
| JP2016071014A (en) * | 2014-09-29 | 2016-05-09 | ラピスセミコンダクタ株式会社 | Amplifier and display driver including amplifier |
| JP2018136495A (en) * | 2017-02-23 | 2018-08-30 | 株式会社ジャパンディスプレイ | Display driver and display device |
-
2019
- 2019-11-18 JP JP2019208165A patent/JP7312678B2/en active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002123223A (en) * | 2000-10-13 | 2002-04-26 | Nec Corp | Liquid crystal display device and computer |
| JP2007078860A (en) * | 2005-09-12 | 2007-03-29 | Chi Mei Optoelectronics Corp | Control method and controller for pixel signal |
| JP2008309873A (en) * | 2007-06-12 | 2008-12-25 | Sony Corp | Liquid crystal display device and liquid crystal driving circuit |
| JP2009080456A (en) * | 2007-09-05 | 2009-04-16 | Toshiba Matsushita Display Technology Co Ltd | Liquid crystal display device |
| JP2010160350A (en) * | 2009-01-08 | 2010-07-22 | Casio Computer Co Ltd | Liquid crystal display device and method for driving the same |
| CN102201191A (en) * | 2010-03-23 | 2011-09-28 | 株式会社日立显示器 | Display device |
| WO2012137799A1 (en) * | 2011-04-08 | 2012-10-11 | シャープ株式会社 | Display device and method for driving same |
| JP2016071014A (en) * | 2014-09-29 | 2016-05-09 | ラピスセミコンダクタ株式会社 | Amplifier and display driver including amplifier |
| JP2018136495A (en) * | 2017-02-23 | 2018-08-30 | 株式会社ジャパンディスプレイ | Display driver and display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7312678B2 (en) | 2023-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110473493B (en) | Display panel driving method and display device | |
| US10281719B2 (en) | Virtual reality display device and method of driving the same | |
| KR101197055B1 (en) | Driving apparatus of display device | |
| EP2913818A1 (en) | Display apparatus and method of driving the same | |
| US9396694B2 (en) | Display device and driving method thereof | |
| US20200302883A1 (en) | Electronic device, display device and display control method | |
| US9520097B2 (en) | Display device with compensating backlight drive circuit and method for driving same | |
| US10657893B2 (en) | Display device | |
| JP5378613B1 (en) | Display device and display method | |
| CN109584807B (en) | Multi-vision system | |
| KR20080044104A (en) | Display apparatus and method of driving the same | |
| CN104240638A (en) | Display apparatus and driving method thereof | |
| JP2006276410A (en) | Apparatus and method for driving light-emitting display panel | |
| CN110085173B (en) | Driving method of display panel, driving chip and display device | |
| JP4508166B2 (en) | Display device and display system using the same | |
| CN105869585B (en) | Display device | |
| KR102037517B1 (en) | Organic light emitting diode display device and method for driving the same | |
| US20140267452A1 (en) | Display control circuit, electro-optical device and electronic apparatus | |
| CN111179799B (en) | Display device and driving method of display panel | |
| JP2021081557A (en) | Liquid crystal display device | |
| CN113129796B (en) | Display device and rendering method thereof | |
| CN112309339B (en) | Image display device and image display method | |
| CN113487993A (en) | Display panel driving method and device and storage medium | |
| KR102552965B1 (en) | Organic light emitting diode display device for monitor and image processing method thereof | |
| CN116612728B (en) | Driving method and driving circuit of display panel and display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220804 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230324 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230411 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230606 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230620 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230710 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7312678 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |