JP2021069222A - Power supply device and reporting module - Google Patents

Power supply device and reporting module Download PDF

Info

Publication number
JP2021069222A
JP2021069222A JP2019194122A JP2019194122A JP2021069222A JP 2021069222 A JP2021069222 A JP 2021069222A JP 2019194122 A JP2019194122 A JP 2019194122A JP 2019194122 A JP2019194122 A JP 2019194122A JP 2021069222 A JP2021069222 A JP 2021069222A
Authority
JP
Japan
Prior art keywords
voltage
power supply
circuit
boost
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019194122A
Other languages
Japanese (ja)
Other versions
JP7360299B2 (en
Inventor
小山 輝芳
Teruyoshi Koyama
輝芳 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP2019194122A priority Critical patent/JP7360299B2/en
Publication of JP2021069222A publication Critical patent/JP2021069222A/en
Application granted granted Critical
Publication of JP7360299B2 publication Critical patent/JP7360299B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

To construct a power supply device for an e-call system at a low cost and high accuracy.SOLUTION: A power supply device 1a comprises: a step-down power supply circuit 10 which can execute a step-down operation for stepping-down a voltage from a first voltage source VS1; a step-up power supply circuit 20 which can execute a step-up operation for stepping-up the voltage from a second voltage power source VS2; a main power supply line LN1 to which an output terminal of each voltage circuit is connected in common, and a main power supply voltage VM based on an output of the step-down power supply circuit or an output of the step-up power supply circuit is applied; and a control part 62 that sets a step-down target voltage that becomes a target of the step-down output voltage and a step-up target voltage that becomes a target of the step-up output voltage. The control part can be operated in a normal mode for setting the step-down target voltage to be higher than the step-up target voltage or in a diagnostic mode for setting the step-up target voltage to be higher than the step-down target voltage, and makes a diagnosis of the presence/absence of the step-up power supply circuit in the diagnostic mode.SELECTED DRAWING: Figure 3

Description

本発明は、電源装置及び通報モジュールに関する。 The present invention relates to a power supply device and a notification module.

自動車等の車両に対する車両緊急通報システムの適用が拡大している。車両緊急通報システムはe−callシステムとも称される。車両緊急通報システムでは、車両事故等の緊急事態の発生時に、車両に搭載されたe−callシステム用のECUから緊急通報信号が外部装置(サーバ装置等)に送信される。e−callシステム用のECUは、基本的に、車両に搭載されたバッテリ(鉛蓄電池等)から駆動電力を受け取って動作するが、車両事故等に起因してバッテリ及びECU間が断線した場合でも緊急通報信号の発信が可能となるように、リチウムイオン等から成る予備バッテリを搭載している。 The application of the vehicle emergency call system to vehicles such as automobiles is expanding. The vehicle emergency call system is also called an e-call system. In the vehicle emergency call system, when an emergency situation such as a vehicle accident occurs, an emergency call signal is transmitted from the ECU for the e-call system mounted on the vehicle to an external device (server device or the like). The ECU for the e-call system basically operates by receiving drive power from a battery (lead-acid battery, etc.) mounted on the vehicle, but even if the battery and the ECU are disconnected due to a vehicle accident or the like. It is equipped with a spare battery made of lithium ion or the like so that an emergency call signal can be transmitted.

特開2018−148609号公報JP-A-2018-148609

予備バッテリを搭載したe−callシステム用のECUとして、図15に示すようなECU901が検討される。図15には参考構成に係るECU901の概略構成が示されている。ECU901は、主バッテリである電圧源951の出力電圧(例えば12V)を降圧することで降圧出力電圧を生成可能な降圧電源回路910と、予備バッテリである電圧源952の出力電圧(例えば3V)を昇圧することで昇圧出力電圧を生成可能な昇圧電源回路920と、を備える。降圧電源回路910は降圧スイッチングレギュレータ(降圧DC/DCコンバータ)として構成され、昇圧電源回路920は昇圧スイッチングレギュレータ(昇圧DC/DCコンバータ)として構成される。 As an ECU for an e-call system equipped with a spare battery, an ECU 901 as shown in FIG. 15 is considered. FIG. 15 shows a schematic configuration of the ECU 901 according to the reference configuration. The ECU 901 uses a step-down power supply circuit 910 capable of generating a step-down output voltage by stepping down the output voltage (for example, 12V) of the voltage source 951 which is the main battery, and an output voltage (for example, 3V) of the voltage source 952 which is a spare battery. It includes a boost power supply circuit 920 capable of generating a boost output voltage by boosting the voltage. The step-down power supply circuit 910 is configured as a step-down switching regulator (step-down DC / DC converter), and the step-up power supply circuit 920 is configured as a step-up switching regulator (step-up DC / DC converter).

電源回路910の出力端子は主電源ライン971に接続され、電源回路920の出力端子はトランジスタM900を介して主電源ライン971に接続される。車両緊急通報システムの機能を実現するための回路ブロックを構成するCANトランシーバ961、MPU962、通信モジュール963及びGPS処理部964は、主電源ライン971での主電源電圧Vmに基づいて駆動する。 The output terminal of the power supply circuit 910 is connected to the main power supply line 971, and the output terminal of the power supply circuit 920 is connected to the main power supply line 971 via the transistor M900. The CAN transceiver 961, MPU 962, communication module 963, and GPS processing unit 964 that form a circuit block for realizing the function of the vehicle emergency notification system are driven based on the main power supply voltage Vm in the main power supply line 971.

主バッテリ(電圧源951)が降圧電源回路910に接続されている状態では予備バッテリ(電圧源952)の蓄電エネルギが消費されないようにしつつも、主バッテリ及び降圧電源回路910間の配線が断線した場合には直ちに予備バッテリからの電力供給を行う必要がある。このため、システム起動後には昇圧電源回路920を常にイネーブル状態としておく(信号ENをアサート状態にしておく)と共に、トランジスタM900をオンとし、且つ、昇圧電源回路920の出力の目標を降圧電源回路910のそれよりも低く設定しておく必要がある。例えば、主電源電圧Vmが“5V±5%”になることが要求される場合、電源回路910、920の出力の目標を、夫々、5.14V、4.85Vに設定しておく。 When the main battery (voltage source 951) is connected to the step-down power supply circuit 910, the wiring between the main battery and the step-down power supply circuit 910 is broken while preventing the storage energy of the spare battery (voltage source 952) from being consumed. In that case, it is necessary to immediately supply power from the spare battery. Therefore, after the system is started, the step-up power supply circuit 920 is always enabled (the signal EN is set to the assert state), the transistor M900 is turned on, and the output target of the step-up power supply circuit 920 is the step-down power supply circuit 910. It is necessary to set it lower than that of. For example, when the main power supply voltage Vm is required to be "5V ± 5%", the output targets of the power supply circuits 910 and 920 are set to 5.14V and 4.85V, respectively.

上記断線等が生じたときに昇圧電源回路920が異常無く動作できることを常に担保しておく必要がある。但し、断線等が生じない限り、出力の目標の高低関係から昇圧電源回路920は実際には昇圧動作を行わない。これらを考慮し、昇圧電源回路920の異常検出(故障検出)をどのように行うべきかについて検討しておく必要がある。 It is necessary to always ensure that the boost power supply circuit 920 can operate without any abnormality when the above-mentioned disconnection or the like occurs. However, unless disconnection or the like occurs, the boost power supply circuit 920 does not actually perform the boost operation due to the high / low relationship of the output target. In consideration of these, it is necessary to consider how to detect an abnormality (failure detection) of the boost power supply circuit 920.

この点、図15の構成では、異常診断時において、トランジスタM900をオフとして昇圧電源回路920の出力を主電源ライン971から一時的に切り離しつつ昇圧電源回路920に昇圧動作を行わせる。このときの昇圧電源回路920の出力電圧をMPU962のA/Dコンバータでモニタすることで、正常な昇圧電圧が出力されているかを確認できる(即ち昇圧電源回路920に異常が無いかを確認できる)。 In this regard, in the configuration of FIG. 15, at the time of abnormality diagnosis, the step-up power supply circuit 920 is caused to perform a boost-up operation while temporarily disconnecting the output of the step-up power supply circuit 920 from the main power supply line 971 by turning off the transistor M900. By monitoring the output voltage of the boost power supply circuit 920 at this time with the A / D converter of MPU962, it is possible to confirm whether the normal boost voltage is output (that is, it is possible to confirm whether the boost power supply circuit 920 has an abnormality). ..

但し、図15の構成では、低オン抵抗の高価なトランジスタM900(図15ではPチャネル型MOSFET)が必要となる。また、昇圧電源回路920の出力にて主電源電圧Vmを生成する際の電圧精度が、トランジスタM900の電圧降下分だけ悪化する(例えば、主電源電圧Vmへの要求“5V±5%”を満たしつつ、昇圧電源回路920の出力の目標を降圧電源回路910のそれよりも低く設定しておくことが必要となるが、その要求を満たすことが難しくなる)。 However, in the configuration of FIG. 15, an expensive transistor M900 with low on-resistance (P-channel MOSFET in FIG. 15) is required. Further, the voltage accuracy when the main power supply voltage Vm is generated at the output of the boost power supply circuit 920 is deteriorated by the voltage drop of the transistor M900 (for example, the requirement "5V ± 5%" for the main power supply voltage Vm is satisfied. On the other hand, it is necessary to set the output target of the step-up power supply circuit 920 lower than that of the step-down power supply circuit 910, but it becomes difficult to satisfy the demand).

本発明は、低コスト且つ簡素な構成で電源回路の異常有無診断を可能とする電源装置及び通報モジュールを提供することを目的とする。 An object of the present invention is to provide a power supply device and a notification module capable of diagnosing the presence or absence of an abnormality in a power supply circuit with a low cost and a simple configuration.

本発明に係る電源装置は、降圧出力端子を有し、第1電圧源からの電圧を降圧することによって前記降圧出力端子から降圧出力電圧を出力可能な降圧電源回路と、昇圧出力端子を有し、第2電圧源からの電圧を昇圧することによって前記昇圧出力端子から昇圧出力電圧を出力可能な昇圧電源回路と、前記降圧出力端子及び前記昇圧出力端子が共通に接続され、前記降圧電源回路の出力又は前記昇圧電源回路の出力に基づく主電源電圧が加わる主電源ラインと、前記降圧出力電圧の目標となる降圧目標電圧及び前記昇圧出力電圧の目標となる昇圧目標電圧を設定する制御部と、を備え、前記制御部は、前記降圧目標電圧を前記昇圧目標電圧より高く設定する通常モード又は前記昇圧目標電圧を前記降圧目標電圧より高く設定する診断モードにて動作可能であり、前記診断モードにおいて前記昇圧電源回路の異常の有無を診断する構成(第1の構成)である。 The power supply device according to the present invention has a step-down power supply circuit, a step-down power supply circuit capable of outputting a step-down output voltage from the step-down output terminal by stepping down the voltage from the first voltage source, and a step-up output terminal. , The step-up power supply circuit capable of outputting a step-up output voltage from the step-up output terminal by boosting the voltage from the second voltage source, and the step-down output terminal and the step-up output terminal are commonly connected to the step-down power supply circuit. A main power supply line to which a main power supply voltage based on an output or the output of the step-up power supply circuit is applied, a control unit that sets a target step-down target voltage of the step-down output voltage and a target boost-up target voltage of the step-up output voltage, and a control unit. The control unit can operate in a normal mode in which the step-down target voltage is set higher than the step-up target voltage or a diagnostic mode in which the step-up target voltage is set higher than the step-down target voltage. This is a configuration (first configuration) for diagnosing the presence or absence of an abnormality in the boost power supply circuit.

上記第1の構成に係る電源装置において、前記制御部は、前記通常モードを基準に前記降圧目標電圧を低下させるとともに前記昇圧目標電圧を上昇させることで、前記診断モードにおいて前記昇圧目標電圧を前記降圧目標電圧より高く設定する構成(第2の構成)であっても良い。 In the power supply device according to the first configuration, the control unit lowers the step-down target voltage and raises the step-up target voltage based on the normal mode to raise the step-up target voltage in the diagnostic mode. The configuration may be set higher than the step-down target voltage (second configuration).

上記第1又は第2の構成に係る電源装置において、前記降圧電源回路は、降圧用トランジスタを有し、前記降圧用トランジスタのスイッチングを伴う降圧動作により前記降圧出力電圧を生成する降圧スイッチングレギュレータであって、前記主電源電圧と前記降圧目標電圧との関係に応じて前記降圧動作を実行又は停止し、前記昇圧電源回路は、昇圧用トランジスタを有し、前記昇圧用トランジスタのスイッチングを伴う昇圧動作により前記昇圧出力電圧を生成する昇圧スイッチングレギュレータであって、前記主電源電圧と前記昇圧目標電圧との関係に応じて前記昇圧動作を実行又は停止する構成(第3の構成)であっても良い。 In the power supply device according to the first or second configuration, the step-down power supply circuit is a step-down switching regulator that has a step-down transistor and generates the step-down output voltage by a step-down operation accompanied by switching of the step-down transistor. Therefore, the step-down operation is executed or stopped according to the relationship between the main power supply voltage and the step-down target voltage, and the step-up power supply circuit has a step-up transistor and is driven by a step-up operation accompanied by switching of the step-up transistor. The boost switching regulator that generates the boost output voltage may be configured to execute or stop the boost operation according to the relationship between the main power supply voltage and the boost target voltage (third configuration).

上記第3の構成に係る電源装置において、複数の分圧抵抗の直列回路から成り、前記主電源電圧を分圧することで降圧用帰還電圧を生成する降圧用分圧回路と、他の複数の分圧抵抗の直列回路から成り、前記主電源電圧を分圧することで昇圧用帰還電圧を生成する昇圧用分圧回路と、を更に備え、前記降圧電源回路は、前記降圧用帰還電圧が所定の降圧用基準電圧に一致又は近づくよう前記降圧動作を実行又は停止し、前記昇圧電源回路は、前記昇圧用帰還電圧が所定の昇圧用基準電圧に一致又は近づくよう前記昇圧動作を実行又は停止し、前記降圧用分圧回路及び前記昇圧用分圧回路は、夫々に、分圧比が可変となるように構成され、前記制御部は、前記降圧用分圧回路における分圧比の可変設定を通じて前記降圧目標電圧を可変設定し、前記昇圧用分圧回路における分圧比の可変設定を通じて前記昇圧目標電圧を可変設定する構成(第4の構成)であっても良い。 In the power supply device according to the third configuration, a step-down voltage dividing circuit composed of a series circuit of a plurality of voltage dividing resistors and generating a step-down feedback voltage by dividing the main power supply voltage, and a plurality of other components. The step-down power supply circuit further includes a step-up voltage dividing circuit that is composed of a series circuit of pressure resistors and generates a step-up feedback voltage by dividing the main power supply voltage. The step-down operation is executed or stopped so as to match or approach the reference voltage for boosting, and the boost power supply circuit executes or stops the step-up operation so that the feedback voltage for boosting matches or approaches a predetermined reference voltage for boosting. The step-down voltage dividing circuit and the step-up voltage dividing circuit are each configured so that the voltage dividing ratio is variable, and the control unit controls the step-down target voltage through a variable setting of the voltage dividing ratio in the step-down voltage dividing circuit. May be variably set, and the boost target voltage may be variably set through the variable setting of the voltage division ratio in the boosting voltage dividing circuit (fourth configuration).

上記第3の構成に係る電源装置において、複数の分圧抵抗の直列回路から成り、前記主電源電圧を互いに異なる分圧比で分圧することで降圧用帰還電圧及び昇圧用帰還電圧を生成する分圧回路を更に備え、前記降圧電源回路は、前記降圧用帰還電圧が所定の降圧用基準電圧に一致又は近づくよう前記降圧動作を実行又は停止し、前記昇圧電源回路は、前記昇圧用帰還電圧が所定の昇圧用基準電圧に一致又は近づくよう前記昇圧動作を実行又は停止し、前記分圧回路は、前記主電源電圧から前記降圧用帰還電圧を得るための分圧比及び前記主電源電圧から前記昇圧用帰還電圧を得るための分圧比が可変となるよう構成され、前記制御部は、これらの分圧比を前記通常モード及び前記診断モード間の切り替わりにおいて同時に変化させることで、前記降圧目標電圧と前記昇圧目標電圧を同時に変化させる構成(第5の構成)であっても良い。 In the power supply device according to the third configuration, the power supply device is composed of a series circuit of a plurality of voltage dividing resistors, and the main power supply voltage is divided by different voltage dividing ratios to generate a step-down feedback voltage and a step-up feedback voltage. The step-down power supply circuit further includes a circuit, the step-down power supply circuit executes or stops the step-down operation so that the step-down feedback voltage matches or approaches a predetermined step-down reference voltage, and the step-up power supply circuit has a predetermined step-up feedback voltage. The boosting operation is executed or stopped so as to match or approach the boosting reference voltage of the above, and the voltage dividing circuit is used for boosting from the voltage dividing ratio for obtaining the step-down feedback voltage from the main power supply voltage and the boosting voltage from the main power supply voltage. The voltage division ratio for obtaining the feedback voltage is configured to be variable, and the control unit simultaneously changes these voltage division ratios at the time of switching between the normal mode and the diagnostic mode, thereby causing the step-down target voltage and the step-up. The configuration may be such that the target voltage is changed at the same time (fifth configuration).

上記第5の構成に係る電源装置において、前記複数の分圧抵抗の直列回路は前記主電源ラインとグランドとの間に挿入され、前記分圧回路において、前記複数の分圧抵抗の一部の分圧抵抗に対しバイパス回路が並列接続され、前記直列回路における互いに異なる第1ノード及び第2ノードに前記降圧用帰還電圧及び前記昇圧用帰還電圧が発生し、前記バイパス回路が並列接続される前記一部の分圧抵抗は前記第1ノードと前記第2ノードとの間に介在し、前記制御部は、前記バイパス回路の状態の制御により、前記一部の分圧抵抗と前記バイパス回路との並列回路の抵抗値を可変とし、前記通常モード及び前記診断モード間の切り替わりにおいて前記並列回路の抵抗値を変化させることで前記主電源電圧から前記降圧用帰還電圧を得るための分圧比及び前記主電源電圧から前記昇圧用帰還電圧を得るための分圧比を同時に変化させ、これによって前記降圧目標電圧と前記昇圧目標電圧を同時に変化させる構成(第6の構成)であっても良い。 In the power supply device according to the fifth configuration, the series circuit of the plurality of voltage dividing resistors is inserted between the main power supply line and the ground, and in the voltage dividing circuit, a part of the plurality of voltage dividing resistors. The bypass circuit is connected in parallel to the voltage dividing resistor, the step-down feedback voltage and the step-up feedback voltage are generated in the first node and the second node which are different from each other in the series circuit, and the bypass circuit is connected in parallel. A part of the voltage dividing resistance is interposed between the first node and the second node, and the control unit controls the state of the bypass circuit to control the part of the voltage dividing resistance and the bypass circuit. The voltage dividing ratio for obtaining the step-down feedback voltage from the main power supply voltage and the main voltage by changing the resistance value of the parallel circuit in switching between the normal mode and the diagnostic mode by making the resistance value of the parallel circuit variable. The voltage dividing ratio for obtaining the boost feedback voltage from the power supply voltage may be changed at the same time, whereby the step-down target voltage and the boost-up target voltage may be changed at the same time (sixth configuration).

上記第1〜第6の構成の何れかに係る電源装置において、前記制御部は、前記診断モードにおいて、前記主電源電圧に基づき前記昇圧電源回路の異常の有無を診断する構成(第7の構成)であっても良い。 In the power supply device according to any one of the first to sixth configurations, the control unit diagnoses the presence or absence of an abnormality in the boost power supply circuit based on the main power supply voltage in the diagnostic mode (seventh configuration). ) May be.

上記第7の構成に係る電源装置において、前記制御部は、前記診断モードにおいて、前記主電源電圧が、前記診断モードでの前記昇圧目標電圧に対応する所定の正常電圧範囲内に収まっているか否かを検出することで、前記昇圧電源回路の異常の有無を診断する構成(第8の構成)であっても良い。 In the power supply device according to the seventh configuration, the control unit determines whether or not the main power supply voltage in the diagnostic mode is within a predetermined normal voltage range corresponding to the boost target voltage in the diagnostic mode. The configuration may be such that the presence or absence of an abnormality in the boost power supply circuit is diagnosed by detecting the above (eighth configuration).

上記第3〜第6の構成の何れかに係る電源装置において、前記昇圧用トランジスタに接続され、前記昇圧動作が実行されているとき、前記第2電圧源からの電圧を昇圧した電圧であって且つ前記昇圧出力端子での電圧と異なる電圧を所定のモニタ用ラインに発生させるモニタ回路を更に備え、前記制御部は、前記診断モードにおいて、前記モニタ用ラインの電圧に基づいて前記昇圧電源回路の異常の有無を診断する構成(第9の構成)であっても良い。 In the power supply device according to any one of the third to sixth configurations, when the voltage is connected to the boosting transistor and the boosting operation is executed, the voltage from the second voltage source is boosted. Further, a monitor circuit for generating a voltage different from the voltage at the boost output terminal on a predetermined monitor line is further provided, and the control unit of the boost power supply circuit is based on the voltage of the monitor line in the diagnostic mode. It may be a configuration (9th configuration) for diagnosing the presence or absence of an abnormality.

上記第9の構成に係る電源装置において、前記制御部は、前記通常モードにおいて通常モード診断処理を実行可能であり、前記通常モード診断処理において、前記モニタ用ラインの電圧に基づき前記昇圧動作が実行されているか否かを監視し、前記昇圧動作が実行されていると判断したとき、当該電源装置に異常があると判定する構成(第10の構成)であっても良い。 In the power supply device according to the ninth configuration, the control unit can execute the normal mode diagnostic process in the normal mode, and in the normal mode diagnostic process, the boosting operation is executed based on the voltage of the monitor line. The configuration may be such that, when it is determined that the boosting operation is being executed, it is determined that there is an abnormality in the power supply device (tenth configuration).

上記第9又は第10の構成に係る電源装置において、前記昇圧電源回路は、前記昇圧用トランジスタと、前記昇圧用トランジスタに直列接続されたインダクタと、前記インダクタと前記昇圧用トランジスタの接続ノードにアノードが接続された還流ダイオードと、前記還流ダイオードのカソードとグランドとの間に挿入された平滑コンデンサと、を有して、前記還流ダイオードのカソードが前記主電源ラインに接続され、前記インダクタと前記昇圧用トランジスタとの直列回路に対して前記第2電圧源からの電圧が加わり、前記モニタ回路は、前記インダクタと前記昇圧用トランジスタとの接続ノードにアノードが接続され且つカソードが前記モニタ用ラインに接続されたモニタ用還流ダイオードと、前記モニタ用ラインとグランドとの間に挿入されたモニタ用平滑コンデンサと、を備えた構成(第50の構成)であっても良い。 In the power supply device according to the ninth or tenth configuration, the boost power supply circuit has an anode at the connection node of the boost transistor, the inductor connected in series with the boost transistor, and the inductor and the boost transistor. With a freewheeling diode to which the freewheeling diode is connected and a smoothing capacitor inserted between the cathode and ground of the freewheeling diode, the cathode of the freewheeling diode is connected to the main power supply line, and the inductor and the boosting are performed. A voltage from the second voltage source is applied to the series circuit with the transistor, and in the monitor circuit, the anode is connected to the connection node between the inductor and the boosting diode, and the cathode is connected to the monitor line. The configuration (fifth configuration) may include a monitoring recirculation diode and a monitor smoothing capacitor inserted between the monitor line and the ground.

上記第1〜第10及び第50の構成の何れかに係る電源装置において、前記主電源電圧が所定電圧範囲内に収まることを要求する電圧精度仕様が前記主電源電圧に対して定められており、前記通常モードにおける前記降圧目標電圧及び前記昇圧目標電圧、並びに、前記診断モードにおける前記降圧目標電圧及び前記昇圧目標電圧は、全て、前記所定電圧範囲内に収まる構成(第11の構成)であっても良い。 In the power supply device according to any one of the first to tenth and fifty configurations, a voltage accuracy specification that requires the main power supply voltage to be within a predetermined voltage range is defined for the main power supply voltage. The step-down target voltage and the step-up target voltage in the normal mode, and the step-down target voltage and the step-up target voltage in the diagnostic mode are all configured to be within the predetermined voltage range (11th configuration). You may.

本発明に係る通報モジュールは、上記第1〜第11及び第50の構成の何れかに係る電源装置を備え、車両に搭載される通報モジュールであって、前記車両の位置を表す位置情報を取得する位置情報取得装置と、所定の通報条件が成立したときに前記位置情報を含む所定の緊急通報信号を無線にて外部装置に送信可能な外部通信装置と、前記車両に搭載された他の回路と通信を行う車両内通信装置と、を備え、前記位置情報取得装置、前記外部通信装置及び前記車両内通信装置、並びに、前記電源装置における前記制御部は、前記主電源電圧に基づいて駆動する構成(第12の構成)である。 The notification module according to the present invention includes a power supply device according to any one of the above 1st to 11th and 50th configurations, and is a notification module mounted on a vehicle to acquire position information indicating the position of the vehicle. A position information acquisition device, an external communication device capable of wirelessly transmitting a predetermined emergency call signal including the position information to an external device when a predetermined report condition is satisfied, and other circuits mounted on the vehicle. The in-vehicle communication device that communicates with the above-mentioned position information acquisition device, the external communication device, the in-vehicle communication device, and the control unit in the power supply device are driven based on the main power supply voltage. It is a configuration (12th configuration).

本発明によれば、低コスト且つ簡素な構成で電源回路の異常有無診断を可能とする電源装置及び通報モジュールを提供することが可能となる。 According to the present invention, it is possible to provide a power supply device and a notification module capable of diagnosing the presence or absence of an abnormality in a power supply circuit with a low cost and a simple configuration.

本発明の実施形態に係り、車両にECUが搭載される様子を概略的に示した図である。FIG. 5 is a diagram schematically showing how an ECU is mounted on a vehicle according to an embodiment of the present invention. 本発明の実施形態に係り、ECU及びサーバ装置間の双方向通信が可能となる様子を示した図である。It is a figure which showed the mode that bidirectional communication between an ECU and a server device becomes possible according to the Embodiment of this invention. 本発明の第1実施形態に係るECUの構成図である。It is a block diagram of the ECU which concerns on 1st Embodiment of this invention. 図3の降圧電源回路の回路図である。It is a circuit diagram of the step-down power supply circuit of FIG. 図3の昇圧電源回路の回路図である。It is a circuit diagram of the boost power supply circuit of FIG. 本発明の第1実施形態に係り、通常モード及び診断モードにおける降圧目標電圧及び昇圧目標電圧の関係を示す図である。It is a figure which shows the relationship between the step-down target voltage and the step-up target voltage in a normal mode and a diagnostic mode, according to the first embodiment of the present invention. 本発明の第1実施形態に係り、通常モード及び診断モードにおける降圧目標電圧及び昇圧目標電圧の関係を示す図である。It is a figure which shows the relationship between the step-down target voltage and the step-up target voltage in a normal mode and a diagnostic mode, according to the first embodiment of the present invention. 本発明の第1実施形態に係り、通常モード及び診断モードにおける降圧目標電圧及び昇圧目標電圧の変動範囲を示す図である。FIG. 5 is a diagram showing a fluctuation range of a step-down target voltage and a step-up target voltage in a normal mode and a diagnostic mode according to the first embodiment of the present invention. 本発明の第1実施形態に係るECUの動作フローチャートである。It is an operation flowchart of the ECU which concerns on 1st Embodiment of this invention. 本発明の第1実施形態に係り、正常ケースにおける主電源電圧の波形図である。FIG. 5 is a waveform diagram of a main power supply voltage in a normal case according to the first embodiment of the present invention. 本発明の第1実施形態に係り、昇圧異常ケースにおける主電源電圧の波形図である。FIG. 5 is a waveform diagram of a main power supply voltage in a boosting abnormality case according to the first embodiment of the present invention. 本発明の第2実施形態に係るECUの構成図である。It is a block diagram of the ECU which concerns on 2nd Embodiment of this invention. 本発明の第3実施形態に係るECUの構成図である。It is a block diagram of the ECU which concerns on 3rd Embodiment of this invention. 本発明の第3実施形態に係る昇圧電源回路及びモニタ回路の回路図である。It is a circuit diagram of the boost power supply circuit and the monitor circuit which concerns on 3rd Embodiment of this invention. 参考構成に係るECUの構成図である。It is a block diagram of the ECU which concerns on a reference configuration.

以下、本発明の実施形態の例を、図面を参照して具体的に説明する。参照される各図において、同一の部分には同一の符号を付し、同一の部分に関する重複する説明を原則として省略する。尚、本明細書では、記述の簡略化上、情報、信号、物理量、素子又は部位等を参照する記号又は符号を記すことによって、該記号又は符号に対応する情報、信号、物理量、素子又は部位等の名称を省略又は略記することがある。例えば、後述の“10”によって参照される降圧電源回路は(図3参照)、降圧電源回路10と表記されることもあるし、電源回路10と略記されることもあり得るが、それらは全て同じものを指す。 Hereinafter, examples of embodiments of the present invention will be specifically described with reference to the drawings. In each of the referenced figures, the same parts are designated by the same reference numerals, and duplicate explanations regarding the same parts will be omitted in principle. In this specification, for the sake of simplification of description, by describing a symbol or a code that refers to an information, a signal, a physical quantity, an element or a part, etc., the information, a signal, a physical quantity, an element or a part corresponding to the symbol or the code is described. Etc. may be omitted or abbreviated. For example, the step-down power supply circuit referred to by “10” described later (see FIG. 3) may be referred to as a step-down power supply circuit 10 or abbreviated as a power supply circuit 10, but they are all. Refers to the same thing.

まず、本発明の実施形態の記述にて用いられる幾つかの用語について説明を設ける。回路においてラインと配線は同義である。グランドとは、基準となる0V(ゼロボルト)の電位を有する導電部を指す又は0Vの電位そのものを指す。0Vの電位をグランド電位と称することもある。本発明の実施形態において、特に基準を設けずに示される電圧は、グランドから見た電位を表す。レベルとは電位のレベルを指し、任意の信号又は電圧についてハイレベルはローレベルよりも高い電位を有する。任意の信号又は電圧について、信号又は電圧がハイレベルにあるとは信号又は電圧のレベルがハイレベルにあることを意味し、信号又は電圧がローレベルにあるとは信号又は電圧のレベルがローレベルにあることを意味する。信号についてのレベルは信号レベルと表現されることがあり、電圧についてのレベルは電圧レベルと表現されることがある。 First, some terms used in the description of the embodiments of the present invention will be described. Lines and wiring are synonymous in circuits. The ground refers to a conductive portion having a reference potential of 0 V (zero volt) or the potential of 0 V itself. The potential of 0 V may be referred to as the ground potential. In the embodiment of the present invention, the voltage shown without any particular reference represents the potential seen from the ground. Level refers to the level of potential, where a high level has a higher potential than a low level for any signal or voltage. For any signal or voltage, a signal or voltage at a high level means that the signal or voltage level is at a high level, and a signal or voltage at a low level means that the signal or voltage level is at a low level. Means that it is in. A level for a signal is sometimes referred to as a signal level, and a level for a voltage is sometimes referred to as a voltage level.

MOSFETを含むFET(電界効果トランジスタ)として構成された任意のトランジスタについて、オン状態とは、当該トランジスタのドレイン及びソース間が導通状態となっていることを指し、オフ状態とは、当該トランジスタのドレイン及びソース間が非導通状態(遮断状態)となっていることを指す。FETに分類されないトランジスタについても同様である。MOSFETは、特に記述無き限り、エンハンスメント型のMOSFETであると解して良い。MOSFETは“metal-oxide-semiconductor field-effect transistor”の略称である。 For any transistor configured as a FET (Field Effect Transistor) including a MOSFET, the on state means that the drain and source of the transistor are in a conductive state, and the off state means the drain of the transistor. And it means that there is a non-conduction state (interruption state) between the sources. The same applies to transistors that are not classified as FETs. Unless otherwise specified, the MOSFET may be understood as an enhancement type MOSFET. MOSFET is an abbreviation for "metal-oxide-semiconductor field-effect transistor".

任意のスイッチを1以上のFET(電界効果トランジスタ)にて構成することができ、或るスイッチがオン状態のときには当該スイッチの両端間が導通する一方で或るスイッチがオフ状態のときには当該スイッチの両端間が非導通となる。以下、任意のトランジスタ又はスイッチについて、オン状態、オフ状態を、単に、オン、オフと表現することもある。任意のトランジスタ又はスイッチについて、オフ状態からオン状態への切り替わりをターンオンと表現し、オン状態からオフ状態への切り替わりをターンオフと表現する。また、任意のトランジスタ又はスイッチについて、トランジスタ又はスイッチがオン状態となっている区間をオン区間と称することがあり、トランジスタ又はスイッチがオフ状態となっている区間をオフ区間と称することがある。 Any switch can be composed of one or more FETs (Field Effect Transistors), and when a switch is on, both ends of the switch are conducting, while when a switch is off, the switch is connected. There is no conduction between both ends. Hereinafter, the on state and the off state of any transistor or switch may be simply expressed as on and off. For any transistor or switch, switching from the off state to the on state is referred to as turn-on, and switching from the on state to the off state is referred to as turn-off. Further, for any transistor or switch, a section in which the transistor or switch is in the on state may be referred to as an on section, and a section in which the transistor or switch is in the off state may be referred to as an off section.

<<第1実施形態>>
本発明の第1実施形態を説明する。図1は、車両CCにECU1が搭載される様子を概略的に示した図である。電圧源VS1は車両CCに搭載されたバッテリであり、鉛蓄電池等の任意の二次電池にて構成される。電圧源VS1はECU1に対して外部接続される。図1では、車両CCとして乗用車が示されているが、車両CCは任意の車両(特に例えば路上を走行可能な車両)であって良い。ECU1は、いわゆる車両緊急通報システムの機能を実現するために車両CCに搭載されるECU((Electronic Control Unit)であり、通報モジュール(車両緊急通報モジュール)として機能する。車両緊急通報システムはe−callシステムとも称される。
<< First Embodiment >>
The first embodiment of the present invention will be described. FIG. 1 is a diagram schematically showing how the ECU 1 is mounted on the vehicle CC. The voltage source VS1 is a battery mounted on the vehicle CC, and is composed of an arbitrary secondary battery such as a lead storage battery. The voltage source VS1 is externally connected to the ECU 1. In FIG. 1, a passenger car is shown as a vehicle CC, but the vehicle CC may be any vehicle (particularly, a vehicle capable of traveling on a road). The ECU 1 is an ECU ((Electronic Control Unit)) mounted on the vehicle CC to realize the function of the so-called vehicle emergency call system, and functions as a report module (vehicle emergency call module). The vehicle emergency call system is e-. Also called a call system.

図2に示す如く、車両緊急通報システムは、ECU1と、車両CCの外部に存在する外部装置SVとを備えて構成される。外部装置SVは、例えば、インターネット網などの通信網に接続されたサーバ装置である。ECU1は、所定の移動体通信網を介して外部装置SVと双方向通信が可能である。 As shown in FIG. 2, the vehicle emergency call system includes an ECU 1 and an external device SV existing outside the vehicle CC. The external device SV is, for example, a server device connected to a communication network such as an Internet network. The ECU 1 is capable of bidirectional communication with the external device SV via a predetermined mobile communication network.

また、車両CCには、通報モジュールとしてのECU1を含む複数のECUが搭載されており、複数のECUは、車両CCに設けられた通信網であるCAN(Controller Area Network)を介して相互に各種の情報を送受信できる。 Further, the vehicle CC is equipped with a plurality of ECUs including the ECU 1 as a notification module, and the plurality of ECUs are mutually various via CAN (Controller Area Network) which is a communication network provided in the vehicle CC. Information can be sent and received.

図3に第1実施系形態に係るECU1aの構成を示す。第1実施形態では、図1のECU1として図3のECU1aが用いられる。ECU1aは、電圧源VS1とは異なる電圧源VS2を備えると共に、降圧電源回路10と、昇圧電源回路20と、分圧回路DIV1、DIV2及びDIV3と、CANトランシーバ61と、MPU(Micro-processing unit)62と、通信モジュール63と、GPS処理部64と、備える。 FIG. 3 shows the configuration of the ECU 1a according to the first embodiment. In the first embodiment, the ECU 1a of FIG. 3 is used as the ECU 1 of FIG. The ECU 1a includes a voltage source VS2 different from the voltage source VS1, a step-down power supply circuit 10, a step-up power supply circuit 20, voltage divider circuits DIV1, DIV2 and DIV3, a CAN transceiver 61, and an MPU (Micro-processing unit). A 62, a communication module 63, and a GPS processing unit 64 are provided.

電圧源VS2はリチウムイオン電池等にて構成される直流電圧源である。ECU1(ここではECU1a)は、電圧源VS1を主たる電圧源として駆動し、電圧源VS2は、電圧源VS1に基づく電力供給が途絶えたときなどに有効に機能する予備バッテリとして機能する。電圧源VS2は一次電池であっても良いし、二次電池であっても良い。電圧源VS2の容量は電圧源VS1の容量よりも小さい。また、電圧源VS1の出力電圧の公称電圧値(例えば12V)は、電圧源VS2の出力電圧の公称電圧値(例えば3V)よりも大きい。以下では、電圧源VS1の出力電圧を電圧VAで表し、電圧源VS2の出力電圧を電圧VBで表す。 The voltage source VS2 is a DC voltage source composed of a lithium ion battery or the like. The ECU 1 (here, ECU 1a) drives the voltage source VS1 as the main voltage source, and the voltage source VS2 functions as a spare battery that functions effectively when the power supply based on the voltage source VS1 is interrupted. The voltage source VS2 may be a primary battery or a secondary battery. The capacity of the voltage source VS2 is smaller than the capacity of the voltage source VS1. Further, the nominal voltage value of the output voltage of the voltage source VS1 (for example, 12V) is larger than the nominal voltage value of the output voltage of the voltage source VS2 (for example, 3V). In the following, the output voltage of the voltage source VS1 is represented by the voltage VA, and the output voltage of the voltage source VS2 is represented by the voltage VB.

降圧電源回路10は、電圧源VS1の出力電圧VAを受ける入力端子10INと、出力端子10OUTを備え、入力端子10INへの入力電圧(従って電圧VA)を降圧することにより出力端子10OUTから自身の出力電圧(降圧出力電圧)を出力可能である。降圧電源回路10には分圧回路DIV1から帰還電圧VfbAが入力されており、降圧電源回路10は帰還電圧VfbAに基づいて降圧出力電圧の生成動作(後述の降圧動作に相当)を行う。 Step-down power supply circuit 10 includes an input terminal 10 IN for receiving the output voltage VA of the voltage source VS1, an output terminal 10 OUT, the output terminal 10 OUT by stepping down the input voltage to the input terminal 10 IN (hence voltage VA) It is possible to output its own output voltage (step-down output voltage) from. A feedback voltage VfbA is input to the step-down power supply circuit 10 from the voltage dividing circuit DIV1, and the step-down power supply circuit 10 performs a step-down output voltage generation operation (corresponding to a step-down operation described later) based on the feedback voltage VfbA.

昇圧電源回路20は、電圧源VS2の出力電圧VBを受ける入力端子20INと、出力端子20OUTを備え、入力端子20INへの入力電圧(従って電圧VB)を昇圧することにより出力端子20OUTから自身の出力電圧(昇圧出力電圧)を出力可能である。昇圧電源回路20には分圧回路DIV2から帰還電圧VfbBが入力されており、昇圧電源回路20は帰還電圧VfbBに基づいて昇圧出力電圧の生成動作(後述の昇圧動作に相当)を行う。 Booster power supply circuit 20 has an input terminal 20 IN for receiving the output voltage VB of the voltage source VS2, the output terminal 20 with the OUT, the output terminal 20 OUT by boosting the input voltage to the input terminal 20 IN (hence voltage VB) It is possible to output its own output voltage (boosting output voltage) from. A feedback voltage VfbB is input to the boost power supply circuit 20 from the voltage dividing circuit DIV2, and the boost power supply circuit 20 performs a boost output voltage generation operation (corresponding to a boost operation described later) based on the feedback voltage VfbB.

但し、降圧電源回路10の出力端子10OUTと昇圧電源回路20の出力端子20OUTとは主電源ラインLN1にて互いに共通接続されているため、降圧出力電圧の生成動作と昇圧出力電圧の生成動作の内、一方の生成動作のみが実行されることになる。ECU1aに設けられた主電源ラインLN1に加わる電圧を、主電源電圧VMと称する。 However, the output since the terminal 10 OUT and the output terminal 20 OUT boosting power source circuit 20 are connected together by the main power supply line LN1, operation of generating generation operation and the boosted output voltage of the step-down output voltage of the step-down power supply circuit 10 Of these, only one of the generation operations will be executed. The voltage applied to the main power supply line LN1 provided in the ECU 1a is referred to as the main power supply voltage VM.

分圧回路DIV1は、分圧抵抗R1、R2及びR3と、Nチャネル型のMOSFETとして構成されたトランジスタM1と、備える。分圧抵抗R1〜R3の直列回路が主電源ラインLN1とグランドとの間に配置され、この際、主電源ラインLN1からグランドに向けて、分圧抵抗R1、R2、R3が、この順番で配置される。より具体的には、分圧抵抗R1の一端は主電源ラインLN1に接続され、分圧抵抗R1の他端は分圧抵抗R2の一端に接続され、分圧抵抗R2の他端は分圧抵抗R3の一端に接続され、分圧抵抗R3の他端はグランドに接続される。トランジスタM1のドレインは分圧抵抗R1及びR2間の接続ノードに接続され、トランジスタM1のソースは分圧抵抗R2及びR3間の接続ノードに接続される。分圧抵抗R2及びR3間の接続ノードに帰還電圧VfbAが生じる。 The voltage dividing circuit DIV1 includes voltage dividing resistors R1, R2 and R3, and a transistor M1 configured as an N-channel MOSFET. A series circuit of the voltage dividing resistors R1 to R3 is arranged between the main power supply line LN1 and the ground, and at this time, the voltage dividing resistors R1, R2, and R3 are arranged in this order from the main power supply line LN1 toward the ground. Will be done. More specifically, one end of the voltage dividing resistor R1 is connected to the main power supply line LN1, the other end of the voltage dividing resistor R1 is connected to one end of the voltage dividing resistor R2, and the other end of the voltage dividing resistor R2 is the voltage dividing resistor. It is connected to one end of R3, and the other end of the voltage dividing resistor R3 is connected to the ground. The drain of the transistor M1 is connected to the connecting node between the voltage dividing resistors R1 and R2, and the source of the transistor M1 is connected to the connecting node between the voltage dividing resistors R2 and R3. A feedback voltage VfbA is generated at the connection node between the voltage dividing resistors R2 and R3.

分圧回路DIV1は、主電源電圧VMを分圧することで降圧電源回路10への帰還電圧VfbAを生成する降圧用分圧回路として機能するが、主電源電圧VMから帰還電圧VfbAを生成する際の分圧比は可変となっている。つまり、トランジスタM1のオン/オフによって当該分圧比が可変とされる。 The voltage dividing circuit DIV1 functions as a step-down voltage dividing circuit that generates a feedback voltage VfbA to the step-down power supply circuit 10 by dividing the main power supply voltage VM, but when generating a feedback voltage VfbA from the main power supply voltage VM. The voltage division ratio is variable. That is, the voltage division ratio is variable depending on whether the transistor M1 is turned on or off.

より具体的には、分圧抵抗R1、R2、R3の抵抗値を、夫々、記号“R1”、“R2”、“R3”で表した場合、主電源電圧VMを分圧することで帰還電圧VfbAを生成する際の分圧比は、トランジスタM1がオフであるにおいて“R3/(R1+R2+R3)”となる一方、トランジスタM1がオンであるにおいて“R3/(R1+R3)”となる。但し、ここでは、トランジスタM1のオン抵抗が十分に低いとしてゼロと仮定としている。 More specifically, when the resistance values of the voltage dividing resistors R1, R2, and R3 are represented by the symbols "R1", "R2", and "R3", respectively, the feedback voltage VfbA is obtained by dividing the main power supply voltage VM. The voltage dividing ratio at the time of generating is “R3 / (R1 + R2 + R3)” when the transistor M1 is off, while it is “R3 / (R1 + R3)” when the transistor M1 is on. However, here, it is assumed that the on-resistance of the transistor M1 is sufficiently low to be zero.

分圧回路DIV2は、分圧抵抗R4、R5及びR6と、Nチャネル型のMOSFETとして構成されたトランジスタM2と、備える。分圧抵抗R4〜R6の直列回路が主電源ラインLN1とグランドとの間に配置され、この際、主電源ラインLN1からグランドに向けて、分圧抵抗R4、R5、R6が、この順番で配置される。より具体的には、分圧抵抗R4の一端は主電源ラインLN1に接続され、分圧抵抗R4の他端は分圧抵抗R5の一端に接続され、分圧抵抗R5の他端は分圧抵抗R6の一端に接続され、分圧抵抗R6の他端はグランドに接続される。トランジスタM2のドレインは分圧抵抗R5及びR6間の接続ノードに接続され、トランジスタM2のソースはグランドに接続される。分圧抵抗R4及びR5間の接続ノードに帰還電圧VfbBが生じる。 The voltage dividing circuit DIV2 includes voltage dividing resistors R4, R5 and R6, and a transistor M2 configured as an N-channel MOSFET. A series circuit of the voltage dividing resistors R4 to R6 is arranged between the main power supply line LN1 and the ground, and at this time, the voltage dividing resistors R4, R5, and R6 are arranged in this order from the main power supply line LN1 toward the ground. Will be done. More specifically, one end of the voltage dividing resistor R4 is connected to the main power supply line LN1, the other end of the voltage dividing resistor R4 is connected to one end of the voltage dividing resistor R5, and the other end of the voltage dividing resistor R5 is the voltage dividing resistor. It is connected to one end of R6, and the other end of the voltage dividing resistor R6 is connected to the ground. The drain of the transistor M2 is connected to the connection node between the voltage dividing resistors R5 and R6, and the source of the transistor M2 is connected to the ground. A feedback voltage VfbB is generated at the connection node between the voltage dividing resistors R4 and R5.

分圧回路DIV2は、主電源電圧VMを分圧することで昇圧電源回路20への帰還電圧VfbBを生成する昇圧用分圧回路として機能するが、主電源電圧VMから帰還電圧VfbBを生成する際の分圧比は可変となっている。つまり、トランジスタM2のオン/オフによって当該分圧比が可変とされる。 The voltage dividing circuit DIV2 functions as a boosting voltage dividing circuit that generates a feedback voltage VfbB to the boosting power supply circuit 20 by dividing the main power supply voltage VM, but when generating a feedback voltage VfbB from the main power supply voltage VM. The voltage division ratio is variable. That is, the voltage division ratio is variable depending on whether the transistor M2 is turned on or off.

より具体的には、分圧抵抗R4、R5、R6の抵抗値を、夫々、記号“R4”、“R5”、“R6”で表した場合、主電源電圧VMを分圧することで帰還電圧VfbBを生成する際の分圧比は、トランジスタM2がオフであるにおいて“(R5+R6)/(R4+R5+R6)”となる一方、トランジスタM2がオンであるにおいて“R5/(R4+R5)”となる。但し、ここでは、トランジスタM2のオン抵抗が十分に低いとしてゼロと仮定としている。 More specifically, when the resistance values of the voltage dividing resistors R4, R5, and R6 are represented by the symbols "R4", "R5", and "R6", respectively, the feedback voltage VfbB is obtained by dividing the main power supply voltage VM. The voltage dividing ratio at the time of generating is “(R5 + R6) / (R4 + R5 + R6)” when the transistor M2 is off, while it is “R5 / (R4 + R5)” when the transistor M2 is on. However, here, it is assumed that the on-resistance of the transistor M2 is sufficiently low to be zero.

分圧回路DIV3は、分圧抵抗R7及びR8の直列回路から成る。具体的には、分圧抵抗R7の一端は主電源ラインLN1に接続され、分圧抵抗R7の他端は分圧抵抗R8の一端に接続され、分圧抵抗R8の他端はグランドに接続される。分圧抵抗R7及びR8間の接続ノードに、主電源電圧VMの分圧である電圧Vdetが生じる。 The voltage dividing circuit DIV3 is composed of a series circuit of voltage dividing resistors R7 and R8. Specifically, one end of the voltage dividing resistor R7 is connected to the main power supply line LN1, the other end of the voltage dividing resistor R7 is connected to one end of the voltage dividing resistor R8, and the other end of the voltage dividing resistor R8 is connected to the ground. To. At the connection node between the voltage dividing resistors R7 and R8, a voltage Vdet, which is a voltage divider of the main power supply voltage VM, is generated.

主電源ラインLN1には、主電源電圧VMを駆動源として動作する複数の負荷装置が接続される。ここでは、複数の負荷装置として、CANトランシーバ61、MPU62、通信モジュール63及びGPS処理部64を挙げているが、これら以外の負荷装置も、主電源ラインLN1に接続され得る。 A plurality of load devices operating with the main power supply voltage VM as a drive source are connected to the main power supply line LN1. Here, the CAN transceiver 61, the MPU 62, the communication module 63, and the GPS processing unit 64 are mentioned as a plurality of load devices, but load devices other than these can also be connected to the main power supply line LN1.

CANトランシーバ61は、ECU1aと異なるECUであって且つ車両CCに搭載された各ECUと、CANを介して、任意の情報の双方向通信を実現する。 The CAN transceiver 61 is an ECU different from the ECU 1a and realizes bidirectional communication of arbitrary information with each ECU mounted on the vehicle CC via the CAN.

MPU62は、信号FET_EN及びBoost_ENを出力する機能及び電圧Vdetを評価する機能を有すると共に、ECU1a内の各部位の動作を統括的に制御する。信号FET_EN及びBoost_ENの夫々は、ローレベル又はハイレベルの信号レベルをとる二値信号である。ECU1aでは、信号FET_ENがトランジスタM1及びM2の各ゲートに供給されている。信号FET_ENがハイレベルであるときにトランジスタM1及びM2がオンとなり、信号FET_ENがローレベルであるときにトランジスタM1及びM2がオフとなる。信号Boost_ENは昇圧電源回路20のイネーブル信号であり、ここでは、信号Boost_ENがハイレベルであるときに限り昇圧電源回路20が起動するものとする。 The MPU 62 has a function of outputting signals FET_EN and Boost_EN and a function of evaluating voltage Vdet, and comprehensively controls the operation of each part in the ECU 1a. Each of the signals FET_EN and Boost_EN is a binary signal having a low level or a high level signal level. In the ECU 1a, the signal FET_EN is supplied to each gate of the transistors M1 and M2. Transistors M1 and M2 are turned on when the signal FET_EN is at a high level, and transistors M1 and M2 are turned off when the signal FET_EN is at a low level. The signal Boost_EN is an enable signal of the boost power supply circuit 20, and here, it is assumed that the boost power supply circuit 20 is activated only when the signal Boost_EN is at a high level.

通信モジュール63は、外部装置SV(図2参照)との間で任意の情報の双方向通信を実現する。 The communication module 63 realizes bidirectional communication of arbitrary information with the external device SV (see FIG. 2).

GPS処理部64は、GPS(Global Positioning System)を形成する複数のGPS衛星からの信号を受信することで車両CCの現在位置を検出し、車両CCの現在位置を示す車両位置情報を生成する。車両位置情報では、車両CCの現在位置が、地球上における経度及び緯度によって表現される。 The GPS processing unit 64 detects the current position of the vehicle CC by receiving signals from a plurality of GPS satellites forming a GPS (Global Positioning System), and generates vehicle position information indicating the current position of the vehicle CC. In the vehicle position information, the current position of the vehicle CC is represented by the longitude and latitude on the earth.

ECU1aにより実現される車両緊急通報機能では、所定の緊急通報条件が成立したときに、MPU62の制御の下、所定の緊急通報信号が通信モジュール63を用いて外部装置SVに送信される。緊急通報信号は、GPS処理部64にて生成された最新の車両位置情報を含み、その他、各種の登録情報(車両CCの車種や車両CCの所有者情報等)も含みうる。例えば、車両CCには、エアバッグとエアバッグの展開制御を行うエアバッグECUが設けられており、エアバッグの展開が行われたときエアバッグECUからCANトランシーバ61に対し所定のエアバック展開通知信号が送信される。CANトランシーバ61でのエアバック展開通知信号の受信により緊急通報条件が成立する。この他、車両CCに搭載された衝撃センサが一定値以上の衝撃を検出したときなどにおいても、緊急通報条件が成立しうる。 In the vehicle emergency call function realized by the ECU 1a, when a predetermined emergency call condition is satisfied, a predetermined emergency call signal is transmitted to the external device SV using the communication module 63 under the control of the MPU 62. The emergency call signal includes the latest vehicle position information generated by the GPS processing unit 64, and may also include various registration information (vehicle type of vehicle CC, owner information of vehicle CC, etc.). For example, the vehicle CC is provided with an airbag ECU that controls the deployment of the airbag and the airbag, and when the airbag is deployed, the airbag ECU notifies the CAN transceiver 61 of the predetermined airbag deployment. The signal is transmitted. The emergency call condition is satisfied by receiving the airbag deployment notification signal on the CAN transceiver 61. In addition, the emergency call condition can be satisfied even when the impact sensor mounted on the vehicle CC detects an impact of a certain value or more.

図4に降圧電源回路10の具体的な構成例を示す。降圧電源回路10は、降圧用トランジスタ(降圧用のスイッチングトランジスタ)を有する降圧スイッチングレギュレータ(降圧DC/DCコンバータ)であって、降圧用トランジスタのスイッチングを伴う降圧動作により電圧VAに基づく降圧出力電圧を出力端子10OUTに発生させる。 FIG. 4 shows a specific configuration example of the step-down power supply circuit 10. The step-down power supply circuit 10 is a step-down switching regulator (step-down DC / DC converter) having a step-down transistor (step-down switching transistor), and obtains a step-down output voltage based on voltage VA by a step-down operation accompanied by switching of the step-down transistor. It is generated at the output terminal 10 OUT.

図4の降圧電源回路10は、Nチャネル型のMOSFETとして構成されたトランジスタ11と、還流ダイオード(整流ダイオード)として機能するダイオード12と、インダクタ13と、平滑コンデンサ14と、基準電圧源15と、制御回路16と、を備える。 The step-down power supply circuit 10 of FIG. 4 includes a transistor 11 configured as an N-channel MOSFET, a diode 12 functioning as a freewheeling diode (rectifier diode), an inductor 13, a smoothing capacitor 14, a reference voltage source 15, and a reference voltage source 15. A control circuit 16 and a control circuit 16 are provided.

トランジスタ11において、ドレインは入力端子10INに接続され、ソースはダイオード12のカソード及びインダクタ13の一端に共通接続される。インダクタ13の他端は出力端子10OUTに接続される。平滑コンデンサ14の一端は出力端子10OUTに接続され、平滑コンデンサ14の他端はグランドに接続される。ダイオード12のアノードはグランドに接続される。基準電圧源15は、電圧VAに基づき所定の正の直流電圧値を有する基準電圧VrefAを生成する。 In the transistor 11, the drain is connected to the input terminal 10 IN , and the source is commonly connected to the cathode of the diode 12 and one end of the inductor 13. The other end of the inductor 13 is connected to the output terminal 10 OUT. One end of the smoothing capacitor 14 is connected to the output terminal 10 OUT, and the other end of the smoothing capacitor 14 is connected to the ground. The anode of the diode 12 is connected to ground. The reference voltage source 15 generates a reference voltage VrefA having a predetermined positive DC voltage value based on the voltage VA.

制御回路16は、帰還電圧VfbA及び基準電圧VrefAに基づき、帰還電圧VfbAが基準電圧VrefAと一致するように又は近づくように、トランジスタ11をスイッチングさせる又はトランジスタ11をオフ状態に維持する。具体的には例えば、制御回路16は、帰還電圧VfbA及び基準電圧VrefA間の差に応じた誤差信号を生成するエラーアンプ16aと、誤差信号を所定のPWM周波数を有する三角波信号と比較するPWMコンパレータ16bと、PWMコンパレータの出力信号に応じトランジスタ11のゲート電位を制御することによりトランジスタ11をオン又はオンとするドライバ16cと、を備える。 The control circuit 16 switches the transistor 11 or keeps the transistor 11 off based on the feedback voltage VfbA and the reference voltage VrefA so that the feedback voltage VfbA matches or approaches the reference voltage VrefA. Specifically, for example, the control circuit 16 includes an error amplifier 16a that generates an error signal according to the difference between the feedback voltage VfbA and the reference voltage VrefA, and a PWM comparator that compares the error signal with a triangular wave signal having a predetermined PWM frequency. 16b and a driver 16c that turns on or on the transistor 11 by controlling the gate potential of the transistor 11 according to the output signal of the PWM comparator.

図3のトランジスタM1及びM2の状態によって、トランジスタ11のスイッチングが停止されることもあるが(詳細は後述)、トランジスタ11のスイッチングが行われる降圧動作について説明を補足する。降圧動作では、所定のPWM周期でトランジスタ11が交互にオン、オフされ、帰還電圧VfbAが基準電圧VrefAと一致するように、トランジスタ11のオンデューティが制御されることで出力端子10OUTに降圧出力電圧が生じる。降圧動作において、トランジスタ11のオンデューティとは、トランジスタ11のオン区間とオフ区間との和に対するトランジスタ11のオン区間の割合を指す。 Depending on the states of the transistors M1 and M2 in FIG. 3, the switching of the transistor 11 may be stopped (details will be described later), but the description of the step-down operation in which the switching of the transistor 11 is performed will be supplemented. In the step-down operation, the transistors 11 are alternately turned on and off in a predetermined PWM cycle, and the on-duty of the transistor 11 is controlled so that the feedback voltage VfbA matches the reference voltage VrefA, so that the step-down output is output to the output terminal 10 OUT. A voltage is generated. In the step-down operation, the on-duty of the transistor 11 refers to the ratio of the on-section of the transistor 11 to the sum of the on-section and the off-section of the transistor 11.

降圧動作が行われるとき、出力端子10OUTに生じる降圧出力電圧は主電源電圧VMとなる。降圧動作において、帰還電圧VfbAが基準電圧VrefAと一致するとき、出力端子10OUTに生じる降圧出力電圧(主電源電圧VM)は、降圧出力電圧の目標である降圧目標電圧と一致する。故に、降圧動作では、降圧出力電圧が降圧目標電圧と一致するようトランジスタ11のオンデューティが制御されることになる。降圧目標電圧は、基準電圧VrefAと、分圧回路DIV1の分圧比(主電源電圧VMを分圧することで帰還電圧VfbAを得る際の分圧比)とで定まるので、トランジスタM1の状態に依存して変化する。 When the step-down operation is performed, the step-down output voltage generated at the output terminal 10 OUT becomes the main power supply voltage VM. In the step-down operation, when the feedback voltage VfbA matches the reference voltage VrefA, the step-down output voltage (main power supply voltage VM) generated at the output terminal 10 OUT coincides with the step-down target voltage which is the target of the step-down output voltage. Therefore, in the step-down operation, the on-duty of the transistor 11 is controlled so that the step-down output voltage matches the step-down target voltage. The step-down target voltage is determined by the reference voltage VrefA and the voltage dividing ratio of the voltage dividing circuit DIV1 (the voltage dividing ratio when the feedback voltage VfbA is obtained by dividing the main power supply voltage VM), and therefore depends on the state of the transistor M1. Change.

制御回路16は、電圧VAの値が一定値以上となると起動して上述の降圧動作を実行可能な状態となる。車両CCの事故等の発生により電圧源VS1及び入力端子10IN間の配線が断線して電圧VAの値が一定値未満となることもあるが、以下では、特に記述なき限り、電圧VAの値が一定値以上であって、制御回路16は降圧動作を実行可能な状態にあるとする。 The control circuit 16 is activated when the value of the voltage VA becomes equal to or higher than a certain value, and is in a state in which the above-mentioned step-down operation can be executed. The wiring between the voltage source VS1 and the input terminal 10 IN may be broken due to the occurrence of a vehicle CC accident, etc., and the voltage VA value may be less than a certain value. However, in the following, unless otherwise specified, the voltage VA value. Is equal to or higher than a certain value, and the control circuit 16 is in a state where the step-down operation can be executed.

図5に昇圧電源回路20の具体的な構成例を示す。昇圧電源回路20は、昇圧用トランジスタ(昇圧用のスイッチングトランジスタ)を有する昇圧スイッチングレギュレータ(昇圧DC/DCコンバータ)であって、昇圧用トランジスタのスイッチングを伴う昇圧動作により電圧VBに基づく昇圧出力電圧を出力端子20OUTに発生させる。 FIG. 5 shows a specific configuration example of the boost power supply circuit 20. The step-up power supply circuit 20 is a step-up switching regulator (boost DC / DC converter) having a step-up transistor (step-up switching transistor), and obtains a step-up output voltage based on voltage VB by a step-up operation accompanied by switching of the step-up transistor. It is generated at the output terminal 20 OUT.

図5の昇圧電源回路20は、Nチャネル型のMOSFETとして構成されたトランジスタ21と、還流ダイオード(整流ダイオード)として機能するダイオード22と、インダクタ23と、平滑コンデンサ24と、基準電圧源25と、制御回路26と、を備える。 The boost power supply circuit 20 of FIG. 5 includes a transistor 21 configured as an N-channel MOSFET, a diode 22 functioning as a freewheeling diode (rectifier diode), an inductor 23, a smoothing capacitor 24, a reference voltage source 25, and the like. It includes a control circuit 26.

トランジスタ21のドレインと入力端子20INとの間にインダクタ23が挿入される。即ち、インダクタ23の一端は入力端子20INに接続され、インダクタ23の他端はトランジスタ21のドレインに接続される。トランジスタ21のソースはグランドに接続される。故に、インダクタ23とトランジスタ21の直列回路に対して電圧源VS2からの電圧VBが加わることになる。ダイオード22のアノードはトランジスタ21のドレインに接続され、ダイオード22のカソードは出力端子20OUTに接続される。平滑コンデンサ24の一端は出力端子20OUTに接続され、平滑コンデンサ24の他端はグランドに接続される。基準電圧源25は、電圧VBに基づき所定の正の直流電圧値を有する基準電圧VrefBを生成する。 The inductor 23 is inserted between the drain of the transistor 21 and the input terminal 20 IN. That is, one end of the inductor 23 is connected to the input terminal 20 IN, and the other end of the inductor 23 is connected to the drain of the transistor 21. The source of transistor 21 is connected to ground. Therefore, the voltage VB from the voltage source VS2 is applied to the series circuit of the inductor 23 and the transistor 21. The anode of the diode 22 is connected to the drain of the transistor 21, and the cathode of the diode 22 is connected to the output terminal 20 OUT. One end of the smoothing capacitor 24 is connected to the output terminal 20 OUT, and the other end of the smoothing capacitor 24 is connected to the ground. The reference voltage source 25 generates a reference voltage VrefB having a predetermined positive DC voltage value based on the voltage VB.

制御回路26は、帰還電圧VfbB及び基準電圧VrefBに基づき、帰還電圧VfbBが基準電圧VrefBと一致するように又は近づくように、トランジスタ21をスイッチングさせる又はトランジスタ21をオフ状態に維持する。具体的には例えば、制御回路26は、帰還電圧VfbB及び基準電圧VrefB間の差に応じた誤差信号を生成するエラーアンプ26aと、誤差信号を所定のPWM周波数を有する三角波信号と比較するPWMコンパレータ26bと、PWMコンパレータの出力信号に応じトランジスタ21のゲート電位を制御することによりトランジスタ21をオン又はオンとするドライバ26cと、を備える。但し、制御回路26は信号Boost_ENがハイレベルであるときに限り動作し、信号Boost_ENがローレベルであるときには制御回路26が動作せずにトランジスタ21がオフ状態に維持される。 The control circuit 26 switches the transistor 21 or keeps the transistor 21 off based on the feedback voltage VfbB and the reference voltage VrefB so that the feedback voltage VfbB matches or approaches the reference voltage VrefB. Specifically, for example, the control circuit 26 includes an error amplifier 26a that generates an error signal according to the difference between the feedback voltage VfbB and the reference voltage VrefB, and a PWM comparator that compares the error signal with a triangular wave signal having a predetermined PWM frequency. It includes 26b and a driver 26c that turns on or on the transistor 21 by controlling the gate potential of the transistor 21 according to the output signal of the PWM comparator. However, the control circuit 26 operates only when the signal Boost_EN is at a high level, and when the signal Boost_EN is at a low level, the control circuit 26 does not operate and the transistor 21 is maintained in the off state.

図3のトランジスタM1及びM2の状態によって又は信号Boost_ENのレベルによって、トランジスタ21のスイッチングが停止されることもあるが、トランジスタ21のスイッチングが行われる昇圧動作について説明を補足する。昇圧動作では、所定のPWM周期でトランジスタ21が交互にオン、オフされ、帰還電圧VfbBが基準電圧VrefBと一致するように、トランジスタ21のオンデューティが制御されることで出力端子20OUTに昇圧出力電圧が生じる。昇圧動作において、トランジスタ21のオンデューティとは、トランジスタ21のオン区間とオフ区間との和に対するトランジスタ21のオン区間の割合を指す。 The switching of the transistor 21 may be stopped depending on the state of the transistors M1 and M2 in FIG. 3 or the level of the signal Boost_EN, but the description of the boosting operation in which the switching of the transistor 21 is performed is supplemented. In the boosting operation, the transistors 21 are alternately turned on and off in a predetermined PWM cycle, and the on-duty of the transistors 21 is controlled so that the feedback voltage VfbB matches the reference voltage VrefB, so that the boost output is performed to the output terminal 20 OUT. A voltage is generated. In the boosting operation, the on-duty of the transistor 21 refers to the ratio of the on-section of the transistor 21 to the sum of the on-section and the off-section of the transistor 21.

昇圧動作が行われるとき、出力端子20OUTに生じる昇圧出力電圧は主電源電圧VMとなる。昇圧動作において、帰還電圧VfbBが基準電圧VrefBと一致するとき、出力端子20OUTに生じる昇圧出力電圧(主電源電圧VM)は、昇圧出力電圧の目標である昇圧目標電圧と一致する。故に、昇圧動作では、昇圧出力電圧が昇圧目標電圧と一致するようトランジスタ21のオンデューティが制御されることになる。昇圧目標電圧は、基準電圧VrefBと、分圧回路DIV2の分圧比(主電源電圧VMを分圧することで帰還電圧VfbBを得る際の分圧比)とで定まるので、トランジスタM2の状態に依存して変化する。 When the boosting operation is performed, the boosted output voltage generated at the output terminal 20 OUT becomes the main power supply voltage VM. In the boosting operation, when the feedback voltage VfbB matches the reference voltage VrefB, the boosted output voltage (main power supply voltage VM) generated at the output terminal 20 OUT coincides with the boosted target voltage which is the target of the boosted output voltage. Therefore, in the boost operation, the on-duty of the transistor 21 is controlled so that the boost output voltage matches the boost target voltage. The boost target voltage is determined by the reference voltage VrefB and the voltage dividing ratio of the voltage dividing circuit DIV2 (the voltage dividing ratio when the feedback voltage VfbB is obtained by dividing the main power supply voltage VM), and therefore depends on the state of the transistor M2. Change.

尚、図4及び図5に示した電源回路10及び20の構成は例示に過ぎず、様々な変形が可能である。例えば、降圧電源回路10又は昇圧電源回路20にて同期整流方式が採用されても良い。また、単一のコンデンサが平滑コンデンサ14及び24として兼用されても良い。 The configurations of the power supply circuits 10 and 20 shown in FIGS. 4 and 5 are merely examples, and various modifications are possible. For example, the step-down power supply circuit 10 or the step-up power supply circuit 20 may employ a synchronous rectification method. Further, a single capacitor may also be used as the smoothing capacitors 14 and 24.

[通常モードと診断モード]
MPU62は通常モード又は診断モードにて動作することができる。MPU62は通常モード及び診断モードの何れとも異なる動作モードにて動作することがあり得ても良いが、ここでは、通常モードと診断モードにのみ注目する。尚、ECU1aが通常モード及び診断モードにて動作し、MPU62がECU1aの動作モードを切り替え制御する、という考え方を採用することもできる。
[Normal mode and diagnostic mode]
The MPU 62 can operate in normal mode or diagnostic mode. The MPU 62 may operate in an operation mode different from that of the normal mode and the diagnostic mode, but here, attention is paid only to the normal mode and the diagnostic mode. It is also possible to adopt the idea that the ECU 1a operates in the normal mode and the diagnostic mode, and the MPU 62 switches and controls the operation mode of the ECU 1a.

MPU62は、通常モードにおいて信号FET_ENをローレベルとすることでトランジスタM1及びM2をオフ状態とし、診断モードにおいて信号FET_ENをハイレベルとすることでトランジスタM1及びM2をオン状態とする。 The MPU 62 turns the transistors M1 and M2 off by setting the signal FET_EN to a low level in the normal mode, and turns the transistors M1 and M2 on by setting the signal FET_EN to a high level in the diagnostic mode.

図6及び図7に、通常モード及び診断モードにおける降圧目標電圧及び昇圧目標電圧の関係を示す。以下では、降圧目標電圧、昇圧目標電圧を、夫々、記号“VtgA”、 “VtgB”で参照する。尚、図7では、図示の便宜上、降圧目標電圧VtgAを表す実線波形と、昇圧目標電圧VtgBを表す破線波形と、を左右方向に若干ずらして示している。更に、通常モードにおける降圧目標電圧、昇圧目標電圧を、夫々、記号“VtgA_N”、“VtgB_N”にて表し、且つ、診断モードにおける降圧目標電圧、昇圧目標電圧を、夫々、記号“VtgA_S”、“VtgB_S”にて表す。 6 and 7 show the relationship between the step-down target voltage and the step-up target voltage in the normal mode and the diagnostic mode. In the following, the step-down target voltage and the step-up target voltage will be referred to by the symbols “VtgA” and “VtgB”, respectively. In FIG. 7, for convenience of illustration, the solid line waveform representing the step-down target voltage VtgA and the broken line waveform representing the step-up target voltage VtgB are shown slightly shifted in the left-right direction. Further, the step-down target voltage and the step-up target voltage in the normal mode are represented by the symbols “VtgA_N” and “VtgB_N”, respectively, and the step-down target voltage and the step-up target voltage in the diagnostic mode are represented by the symbols “VtgA_S” and “”, respectively. It is represented by "VtgB_S".

トランジスタM1及びM2の状態制御を通じ、分圧回路DIV1及びDIV2の各分圧比は通常モードと診断モードとの間で変化する。この際、まず、
第1不等式“VtgA_N>VtgA_S”、且つ、
第2不等式“VtgB_N<VtgB_S”、が成立する。また、
第3不等式“VtgA_N>VtgB_N”、且つ、
第4不等式“VtgA_S<VtgB_S”、が成立するよう、分圧抵抗R1〜R6の各抵抗値並びに基準電圧VrefA及びVrefBの値が定められている。つまり、通常モードを基準に降圧目標電圧を低下させるとともに昇圧目標電圧を上昇させることで、診断モードにおいて昇圧目標電圧を降圧目標電圧より高く設定する。
Through the state control of the transistors M1 and M2, each voltage dividing ratio of the voltage dividing circuits DIV1 and DIV2 changes between the normal mode and the diagnostic mode. At this time, first
The first inequality "VtgA_N>VtgA_S" and
The second inequality "VtgB_N <VtgB_S" holds. Also,
The third inequality "VtgA_N>VtgB_N" and
The resistance values of the voltage dividing resistors R1 to R6 and the values of the reference voltages VrefA and VrefB are determined so that the fourth inequality “VtgA_S <VtgB_S” holds. That is, the step-up target voltage is set higher than the step-down target voltage in the diagnostic mode by lowering the step-down target voltage and increasing the step-up target voltage based on the normal mode.

更に、4つの目標電圧VtgA_N、VtgA_S、VtgB_N及びVtgB_Sが、全て、所定の仕様電圧範囲RNG内に収まるよう、分圧抵抗R1〜R6の各抵抗値並びに基準電圧VrefA及びVrefBの値が定められている。主電源電圧VMが所定電圧範囲内に収まることを要求する電圧精度仕様が主電源電圧VMに対して(換言すればECU1aに対して)定められており、その所定電圧範囲が仕様電圧範囲RNGである。仕様電圧範囲RNGは所定の下限電圧VLLから所定の上限電圧VHLまでの電圧範囲である(0<VLL<VHL)。上限電圧VHLの値は、電圧源VS1の出力電圧VAの公称電圧値(例えば12V)よりも低く、下限電圧VLLの値は、電圧源VS2の出力電圧VBの公称電圧値(例えば3V)よりも高い。 Further, the resistance values of the voltage dividing resistors R1 to R6 and the values of the reference voltages VrefA and VrefB are determined so that the four target voltages VtgA_N, VtgA_S, VtgB_N and VtgB_S are all within the predetermined specified voltage range RNG. There is. A voltage accuracy specification that requires the mains voltage VM to be within a predetermined voltage range is defined for the mains voltage VM (in other words, for the ECU 1a), and the predetermined voltage range is the specified voltage range RNG. is there. The specification voltage range RNG is a voltage range from a predetermined lower limit voltage V LL to a predetermined upper limit voltage V HL (0 <V LL <V HL ). The value of the upper limit voltage V HL is the nominal voltage value of the output voltage VA of the voltage source VS1 (e.g. 12V) lower than, the value of the lower limit voltage V LL is the nominal voltage value of the output voltage VB of the voltage source VS2 (e.g. 3V) Higher than.

通常モードで降圧電源回路10が降圧動作を行ったときに出力端子10OUT及び主電源ラインLN1に現れると想定される電圧を、通常降圧想定電圧と称する。通常降圧想定電圧は一定の電圧幅を持つ。通常降圧想定電圧がとりうる設計上の上限電圧、下限電圧を、夫々、記号“VtgA_N_H”、“VtgA_N_L”にて表す(図8(a)参照)。“VtgA_N_H>VtgA_N_L”が成立する。電圧VtgA_N_H及びVtgA_N_Lの各値を、ECU1aの設計段階で、分圧抵抗R1〜R3及び基準電圧VrefAの各値の精度などに基づき見積もることができる。上限電圧VtgA_N_Hから下限電圧VtgA_N_Lまでの電圧範囲は、通常モードにおける降圧目標電圧VtgA_Nの変動範囲を表すといえる。 The voltage that is expected to appear in the output terminal 10 OUT and the main power supply line LN1 when the step-down power supply circuit 10 performs the step-down operation in the normal mode is referred to as a normal step-down voltage. Normally, the assumed step-down voltage has a constant voltage range. The design upper limit voltage and lower limit voltage that can be taken by the normal step-down assumed voltage are represented by the symbols “VtgA_N_H” and “VtgA_N_L”, respectively (see FIG. 8A). “VtgA_N_H> VtgA_N_L” is established. Each value of the voltage VtgA_N_H and VtgA_N_L can be estimated at the design stage of the ECU 1a based on the accuracy of each value of the voltage dividing resistors R1 to R3 and the reference voltage VrefA. It can be said that the voltage range from the upper limit voltage VtgA_N_H to the lower limit voltage VtgA_N_L represents the fluctuation range of the step-down target voltage VtgA_N in the normal mode.

通常モードで昇圧電源回路20が昇圧動作を行ったときに出力端子20OUT及び主電源ラインLN1に現れると想定される電圧を、通常昇圧想定電圧と称する。通常昇圧想定電圧は一定の電圧幅を持つ。通常昇圧想定電圧がとりうる設計上の上限電圧、下限電圧を、夫々、記号“VtgB_N_H”、“VtgB_N_L”にて表す(図8(a)参照)。“VtgB_N_H>VtgB_N_L”が成立する。電圧VtgB_N_H及びVtgB_N_Lの各値を、ECU1aの設計段階で、分圧抵抗R4〜R6及び基準電圧VrefBの各値の精度などに基づき見積もることができる。上限電圧VtgB_N_Hから下限電圧VtgB_N_Lまでの電圧範囲は、通常モードにおける昇圧目標電圧VtgB_Nの変動範囲を表すといえる。 The voltage that is expected to appear in the output terminal 20 OUT and the main power supply line LN1 when the boost power supply circuit 20 performs the boost operation in the normal mode is referred to as a normal boost power supply voltage. Normally, the assumed boost voltage has a constant voltage range. The design upper limit voltage and lower limit voltage that can be taken by the normal step-up assumed voltage are represented by the symbols “VtgB_N_H” and “VtgB_N_L”, respectively (see FIG. 8A). “VtgB_N_H> VtgB_N_L” is established. Each value of the voltage VtgB_N_H and VtgB_N_L can be estimated at the design stage of the ECU 1a based on the accuracy of each value of the voltage dividing resistors R4 to R6 and the reference voltage VrefB. It can be said that the voltage range from the upper limit voltage VtgB_N_H to the lower limit voltage VtgB_N_L represents the fluctuation range of the boost target voltage VtgB_N in the normal mode.

診断モードで降圧電源回路10が降圧動作を行ったときに出力端子10OUT及び主電源ラインLN1に現れると想定される電圧を、診断降圧想定電圧と称する。診断降圧想定電圧は一定の電圧幅を持つ。診断降圧想定電圧がとりうる設計上の上限電圧、下限電圧を、夫々、記号“VtgA_S_H”、“VtgA_S_L”にて表す(図8(b)参照)。“VtgA_S_H>VtgA_S_L”が成立する。電圧VtgA_S_H及びVtgA_S_Lの各値を、ECU1aの設計段階で、分圧抵抗R1〜R3及び基準電圧VrefAの各値の精度などに基づき見積もることができる。上限電圧VtgA_S_Hから下限電圧VtgA_S_Lまでの電圧範囲は、診断モードにおける降圧目標電圧VtgA_Sの変動範囲を表すといえる。 The voltage that is assumed to appear in the output terminal 10 OUT and the main power supply line LN1 when the step-down power supply circuit 10 performs the step-down operation in the diagnostic mode is referred to as a diagnostic step-down assumed voltage. The diagnostic step-down assumed voltage has a constant voltage range. The design upper limit voltage and lower limit voltage that can be taken by the diagnostic step-down assumed voltage are represented by the symbols “VtgA_S_H” and “VtgA_S_L”, respectively (see FIG. 8 (b)). “VtgA_S_H> VtgA_S_L” is established. Each value of the voltage VtgA_S_H and VtgA_S_L can be estimated at the design stage of the ECU 1a based on the accuracy of each value of the voltage dividing resistors R1 to R3 and the reference voltage VrefA. It can be said that the voltage range from the upper limit voltage VtgA_S_H to the lower limit voltage VtgA_S_L represents the fluctuation range of the step-down target voltage VtgA_S in the diagnostic mode.

診断モードで昇圧電源回路20が昇圧動作を行ったときに出力端子20OUT及び主電源ラインLN1に現れると想定される電圧を、診断昇圧想定電圧と称する。診断昇圧想定電圧は一定の電圧幅を持つ。診断昇圧想定電圧がとりうる設計上の上限電圧、下限電圧を、夫々、記号“VtgB_S_H”、“VtgB_S_L”にて表す(図8(b)参照)。“VtgB_S_H>VtgB_S_L”が成立する。電圧VtgB_S_H及びVtgB_S_Lの各値を、ECU1aの設計段階で、分圧抵抗R4〜R6及び基準電圧VrefBの各値の精度などに基づき見積もることができる。上限電圧VtgB_S_Hから下限電圧VtgB_S_Lまでの電圧範囲は、診断モードにおける昇圧目標電圧VtgB_Sの変動範囲を表すといえる。 The voltage that is expected to appear in the output terminal 20 OUT and the main power supply line LN1 when the boost power supply circuit 20 performs the boost operation in the diagnostic mode is referred to as a diagnostic boosted voltage. The diagnostic boosted voltage has a constant voltage range. The design upper limit voltage and lower limit voltage that can be taken by the diagnostic boosting voltage are represented by the symbols “VtgB_S_H” and “VtgB_S_L”, respectively (see FIG. 8B). “VtgB_S_H> VtgB_S_L” is established. Each value of the voltage VtgB_S_H and VtgB_S_L can be estimated at the design stage of the ECU 1a based on the accuracy of each value of the voltage dividing resistors R4 to R6 and the reference voltage VrefB. It can be said that the voltage range from the upper limit voltage VtgB_S_H to the lower limit voltage VtgB_S_L represents the fluctuation range of the boost target voltage VtgB_S in the diagnostic mode.

図8(a)及び(b)には、通常降圧想定電圧、通常昇圧想定電圧、診断降圧想定電圧及び診断昇圧想定電圧の夫々における上限電圧及び下限電圧と、仕様電圧範囲RNGにおける上限電圧VHL及び下限電圧VLLとの関係が示されている。 FIG 8 (a) and (b), the normal buck assumed voltage, usually boosted assumed voltage, diagnostic buck assumed voltages and the upper limit voltage and lower limit voltage in each of the diagnostic boosted assumed voltage, the upper limit voltage V HL in the specified voltage range RNG And the relationship with the lower limit voltage VLL is shown.

通常モードに関して、
“VHL>VtgA_N_H”、
“VtgA_N_L>VtgB_N_H”、及び、
“VtgB_N_L>VLL”が成立するように、且つ、
診断モードに関して、
“VHL>VtgB_S_H”、
“VtgB_S_L>VtgA_S_H”、及び、
“VtgA_S_L>VLL”が成立するように、ECU1aが形成されている。
Regarding normal mode
"V HL>VtgA_N_H",
"VtgA_N_L>VtgB_N_H" and
As "VtgB_N_L> V LL" is satisfied, and,
Regarding diagnostic mode
"V HL>VtgB_S_H",
"VtgB_S_L>VtgA_S_H" and
As "VtgA_S_L> V LL" is satisfied, ECU 1a are formed.

つまり、分圧抵抗R1〜R6の抵抗値並びに基準電圧VrefA及びVrefBの各値などの誤差を含めたとしても、図8(a)及び(b)に示す如く、通常モードに関しては通常降圧想定電圧の方が常に通常昇圧想定電圧よりも高く、診断モードに関しては診断昇圧想定電圧の方が常に診断降圧想定電圧よりも高い。更に、通常モードに関して、上記誤差を含めたとしても、図8(a)に示す如く、通常降圧想定電圧よりも仕様電圧範囲RNGの上限電圧VHLの方が高く、通常昇圧想定電圧よりも仕様電圧範囲RNGの下限電圧VLLの方が低い。同様に、診断モードに関して、上記誤差を含めたとしても、図8(b)に示す如く、診断昇圧想定電圧よりも仕様電圧範囲RNGの上限電圧VHLの方が高く、診断降圧想定電圧よりも仕様電圧範囲RNGの下限電圧VLLの方が低い。 That is, even if the resistance values of the voltage dividing resistors R1 to R6 and the errors of the reference voltages VrefA and VrefB are included, as shown in FIGS. Is always higher than the normal step-up voltage, and for the diagnostic mode, the diagnostic step-up voltage is always higher than the diagnostic step-down voltage. Furthermore, specifications for normal mode, even including the error, as shown in FIG. 8 (a), higher in the upper limit voltage V HL specifications voltage range RNG than normal buck assumed voltage than normal boost assumed voltage low towards the lower limit voltage V LL voltage range RNG. Similarly, with respect to the diagnostic mode, even including the error, as shown in FIG. 8 (b), higher in the upper limit voltage V HL specifications voltage range RNG than diagnostic boosted assumed voltage, than diagnostic buck assumed voltage the lower the lower limit voltage V LL of specification voltage range RNG.

具体的な数値例を挙げる。ここでは、主電源電圧VM(例えばCANトランシーバ61の電源電圧)を“5V±5%”の範囲内に収められることが要求されていると想定する。そうすると、下限電圧VLL、上限電圧VHLは、夫々、4.75V、5.25Vに設定されることになる。この場合例えば、通常モードにおける降圧目標電圧VtgA_Nは5.14Vに設定され、通常モードにおける昇圧目標電圧VtgB_Nは4.85Vに設定され、診断モードにおける降圧目標電圧VtgA_Sは4.85Vに設定され、診断モードにおける昇圧目標電圧VtgB_Sは5.14Vに設定される。更に、
通常モードにおける降圧目標電圧VtgA_N(ここでは5.14V)を中心とした通常降圧想定電圧の変動幅、
通常モードにおける昇圧目標電圧VtgB_N(ここでは4.85V)を中心とした通常昇圧想定電圧の変動幅、
診断モードにおける降圧目標電圧VtgA_S(ここでは4.85V)を中心とした診断降圧想定電圧の変動幅、及び、
診断モードにおける昇圧目標電圧VtgB_S(ここでは5.14V)を中心とした診断昇圧想定電圧の変動幅は、全て、中心の電圧に対して±2%とされる。
A concrete numerical example is given. Here, it is assumed that the main power supply voltage VM (for example, the power supply voltage of the CAN transceiver 61) is required to be kept within the range of “5V ± 5%”. Then, the lower limit voltage V LL and the upper limit voltage V HL are set to 4.75 V and 5.25 V, respectively. In this case, for example, the step-down target voltage VtgA_N in the normal mode is set to 5.14V, the step-up target voltage VtgB_N in the normal mode is set to 4.85V, and the step-down target voltage VtgA_S in the diagnostic mode is set to 4.85V for diagnosis. The boost target voltage VtgB_S in the mode is set to 5.14V. In addition
Fluctuation range of normal step-down assumed voltage centered on step-down target voltage VtgA_N (here, 5.14V) in normal mode,
Fluctuation range of normal boost voltage assumed voltage centered on boost target voltage VtgB_N (4.85V here) in normal mode,
Fluctuation range of diagnostic step-down assumed voltage centering on step-down target voltage VtgA_S (here 4.85V) in diagnostic mode, and
The fluctuation range of the assumed voltage for boosting the diagnostic boost centered on the target voltage for boosting VtgB_S (5.14V in this case) in the diagnostic mode is ± 2% with respect to the voltage at the center.

これにより、図8(a)及び(b)に示したような各電圧間の高低関係が担保される。本数値例では、“VtgA_N=VtgB_S”及び“VtgB_N=VtgA_S”となっているが、電圧VtgA_N及びVtgB_S間の一致、不一致は問わず、電圧VtgB_N及びVtgA_S間の一致、不一致は問わない。 As a result, the high-low relationship between each voltage as shown in FIGS. 8A and 8B is guaranteed. In this numerical example, "VtgA_N = VtgB_S" and "VtgB_N = VtgA_S" are set, but the match or mismatch between the voltages VtgA_N and VtgB_S does not matter, and the match or mismatch between the voltages VtgB_N and VtgA_S does not matter.

尚、通常モード及び診断モードの夫々における上述の降圧目標電圧及び昇圧目標電圧の関係が満たされる限り、分圧回路DIV1及びDIV2に構成は任意である。 The configurations of the voltage dividing circuits DIV1 and DIV2 are arbitrary as long as the above-mentioned relationship between the step-down target voltage and the step-up target voltage in each of the normal mode and the diagnostic mode is satisfied.

例えば、トランジスタM1は分圧抵抗R2に並列接続されたバイパス回路を構成し、図3の分圧回路DIV1では、トランジスタM1がオンとされたときに、分圧抵抗R2とバイパス回路との並列回路の抵抗値が実質的にゼロとなるが、トランジスタM1がオフである時と比べてトランジスタM1がオンである時に、分圧抵抗R2とバイパス回路との並列回路の抵抗値が小さくなるのであれば、分圧回路DIV1のバイパス回路の構成は任意である。例えば、分圧回路DIV1のバイパス回路は、トランジスタM1と抵抗との直列回路であっても良い。 For example, the transistor M1 constitutes a bypass circuit connected in parallel to the voltage dividing resistor R2, and in the voltage dividing circuit DIV1 of FIG. 3, a parallel circuit of the voltage dividing resistor R2 and the bypass circuit when the transistor M1 is turned on. However, if the resistance value of the parallel circuit of the voltage dividing resistor R2 and the bypass circuit becomes smaller when the transistor M1 is on than when the transistor M1 is off. , The configuration of the bypass circuit of the voltage dividing circuit DIV1 is arbitrary. For example, the bypass circuit of the voltage dividing circuit DIV1 may be a series circuit of the transistor M1 and the resistor.

同様に例えば、トランジスタM2は分圧抵抗R6に並列接続されたバイパス回路を構成し、図3の分圧回路DIV2では、トランジスタM2がオンとされたときに、分圧抵抗R6とバイパス回路との並列回路の抵抗値が実質的にゼロとなるが、トランジスタM2がオフである時と比べてトランジスタM2がオンである時に、分圧抵抗R6とバイパス回路との並列回路の抵抗値が小さくなるのであれば、分圧回路DIV2のバイパス回路の構成は任意である。例えば、分圧回路DIV2のバイパス回路は、トランジスタM2と抵抗との直列回路であっても良い。 Similarly, for example, the transistor M2 constitutes a bypass circuit connected in parallel to the voltage dividing resistor R6, and in the voltage dividing circuit DIV2 of FIG. 3, when the transistor M2 is turned on, the voltage dividing resistor R6 and the bypass circuit are connected. The resistance value of the parallel circuit becomes substantially zero, but the resistance value of the parallel circuit of the voltage dividing resistor R6 and the bypass circuit becomes smaller when the transistor M2 is on than when the transistor M2 is off. If there is, the configuration of the bypass circuit of the voltage dividing circuit DIV2 is arbitrary. For example, the bypass circuit of the voltage dividing circuit DIV2 may be a series circuit of the transistor M2 and the resistor.

[動作フローチャート]
図9はECU1aの動作フローチャートである。図9の動作フローチャートに沿って、ECU1aの動作の流れを説明する。まず、ステップS11において、電圧源VS1としてのバッテリが車両CCに装着される。するとステップS12にて降圧電源回路10が起動して降圧動作を行い、降圧動作により得られた降圧出力電圧が主電源ラインLN1に主電源電圧VMとして加わって、ステップS13にてMPU62が起動する。
[Operation flowchart]
FIG. 9 is an operation flowchart of the ECU 1a. The operation flow of the ECU 1a will be described with reference to the operation flowchart of FIG. First, in step S11, the battery as the voltage source VS1 is mounted on the vehicle CC. Then, the step-down power supply circuit 10 is activated in step S12 to perform a step-down operation, the step-down output voltage obtained by the step-down operation is applied to the main power supply line LN1 as the main power supply voltage VM, and the MPU 62 is started in step S13.

ところで、信号FET_EN及びBoost_ENが加わる各ライン(配線)は、MPU62内又はMPU62外に設けられたプルダウン抵抗にてグランドにプルダウンされている。故に、MPU62の起動前において、信号FET_EN及びBoost_ENはローレベルであり、降圧電源回路10は、自身の起動後において、降圧出力電圧(主電源電圧VM)が通常モードでの降圧目標電圧VtgA_N(例えば5.14V)に一致するよう降圧動作を行い、一方で昇圧電源回路20は昇圧動作を停止している。 By the way, each line (wiring) to which the signals FET_EN and Boost_EN are added is pulled down to the ground by a pull-down resistor provided inside the MPU 62 or outside the MPU 62. Therefore, before the MPU 62 is started, the signals FET_EN and Boost_EN are at a low level, and after the start of the MPU 62, the step-down power supply circuit 10 has a step-down output voltage (main power supply voltage VM) of the step-down target voltage VtgA_N (for example, in the normal mode). The step-down operation is performed so as to match 5.14V), while the step-up power supply circuit 20 stops the step-up operation.

MPU62は、自身の起動後、原則として通常モードにて動作し、後述のステップS16の昇圧診断処理を実行するときに限り診断モードにて動作する。通常モードでは、上述したように信号FET_ENがローレベルとされる。 After its own activation, the MPU 62 operates in the normal mode in principle, and operates in the diagnostic mode only when the boost diagnosis process in step S16 described later is executed. In the normal mode, the signal FET_EN is set to a low level as described above.

車両CCにはイグニッションキー(不図示)が設けられている。イグニッションキーは、操作者(例えば車両CCの運転手)の操作を受けて、オフ状態又はオン状態となる。イグニッションキーがオン状態であるとき車両CCのエンジンが始動し、イグニッションキーがオフ状態であるとき車両CCのエンジンは始動しない。 The vehicle CC is provided with an ignition key (not shown). The ignition key is turned off or on by being operated by an operator (for example, the driver of the vehicle CC). The engine of the vehicle CC starts when the ignition key is on, and the engine of the vehicle CC does not start when the ignition key is off.

ステップS13にてMPU62が起動した後、ステップS14にてイグニッションキーがオン状態となっているか否かがチェックされ、イグニッションキーがオン状態となると、その旨を示すエンジン始動信号がECU1aに送信される。ECU1aにてエンジン始動信号が受信されるとステップS15に進む。エンジン始動信号は、ECU1aと異なる、イグニッションキーの状態検出を行うECUからECU1aに対して伝達される(後述のエンジン停止信号についても同様)。 After the MPU 62 is activated in step S13, it is checked in step S14 whether or not the ignition key is in the ON state, and when the ignition key is in the ON state, an engine start signal indicating that effect is transmitted to the ECU 1a. .. When the engine start signal is received by the ECU 1a, the process proceeds to step S15. The engine start signal is transmitted to the ECU 1a from the ECU that detects the state of the ignition key, which is different from the ECU 1a (the same applies to the engine stop signal described later).

ステップS15において、MPU62は、信号Boost_ENをローレベルからハイレベルに切り替える。以後、イグニッションキーがオフ状態とされるまで信号Boost_ENはハイレベルに維持される。ステップS15の後、ステップS16に進む。 In step S15, the MPU 62 switches the signal Boost_EN from low level to high level. After that, the signal Boost_EN is maintained at a high level until the ignition key is turned off. After step S15, the process proceeds to step S16.

ステップS16において、MPU62は、動作モードを通常モードから診断モードに切り替えて所定の昇圧診断処理を行う。診断モードでは、上述したように信号FET_ENがハイレベルとされる。昇圧診断処理では昇圧電源回路20の異常の有無が診断される(診断方法について後述)。例えば、トランジスタ21(図5参照)のゲート電位に関わらずトランジスタ21がオフ状態に固定されるような故障は、昇圧電源回路20の異常の一態様である。ステップS16の昇圧診断処理の終了後、ステップS17に進む。 In step S16, the MPU 62 switches the operation mode from the normal mode to the diagnostic mode and performs a predetermined boost diagnosis process. In the diagnostic mode, the signal FET_EN is set to a high level as described above. In the boost diagnosis process, the presence or absence of an abnormality in the boost power supply circuit 20 is diagnosed (diagnosis method will be described later). For example, a failure in which the transistor 21 is fixed in the off state regardless of the gate potential of the transistor 21 (see FIG. 5) is one aspect of the abnormality of the boost power supply circuit 20. After the step-up diagnosis process in step S16 is completed, the process proceeds to step S17.

ステップS17において、MPU62は、動作モードを診断モードから通常モードに戻す。従って、ステップS17にて信号FET_ENがハイレベルからローレベルに戻され、以後、診断モードへの再度の移行がない限り、信号FET_ENはローレベルに維持される。ステップS17の後、ステップS18に進む。 In step S17, the MPU 62 returns the operating mode from the diagnostic mode to the normal mode. Therefore, the signal FET_EN is returned from the high level to the low level in step S17, and the signal FET_EN is maintained at the low level unless the transition to the diagnostic mode is performed again thereafter. After step S17, the process proceeds to step S18.

ステップS18では、ステップS16の昇圧診断処理の診断結果が確認され、昇圧電源回路20に異常が無いと判断された場合(換言すれば異常があると判断されなかった場合)にはステップS19に進み、昇圧電源回路20に異常があると判断された場合にはステップS30に進む。 In step S18, the diagnosis result of the boost diagnosis process in step S16 is confirmed, and if it is determined that there is no abnormality in the boost power supply circuit 20 (in other words, when it is not determined that there is an abnormality), the process proceeds to step S19. If it is determined that the boost power supply circuit 20 has an abnormality, the process proceeds to step S30.

ステップS19にてイグニッションキーがオフ状態となっているか否かがチェックされ、イグニッションキーがオフ状態となると、その旨を示すエンジン停止信号がECU1aに送信される。ECU1aにてエンジン停止信号が受信されるとステップS20に進む。 In step S19, it is checked whether or not the ignition key is in the off state, and when the ignition key is in the off state, an engine stop signal indicating that effect is transmitted to the ECU 1a. When the engine stop signal is received by the ECU 1a, the process proceeds to step S20.

ステップS20において、MPU62は、信号Boost_ENをハイレベルからローレベルに切り替える。その後、ステップS14に戻り、ステップS14以降の上述の処理が繰り返される。 In step S20, the MPU 62 switches the signal Boost_EN from high level to low level. After that, the process returns to step S14, and the above-mentioned processes after step S14 are repeated.

ステップS30において、MPU62は所定のエラー処理を行う。エラー処理において、MPU62は、ECU1aと異なるECUに対し所定のエラー信号を送信する。エラー信号を受信したECUは、例えば、車両CCに設けられた表示装置に所定の警告表示を行う。MPU62は、エラー処理の後、信号Boost_ENをハイレベルからローレベルに切り替えてステップS19に進む。 In step S30, the MPU 62 performs a predetermined error processing. In the error processing, the MPU 62 transmits a predetermined error signal to an ECU different from the ECU 1a. The ECU that has received the error signal displays a predetermined warning on, for example, a display device provided in the vehicle CC. After the error processing, the MPU 62 switches the signal Boost_EN from the high level to the low level and proceeds to step S19.

尚、電圧源VS2の負側出力端子とグランドとの間に、又は、電圧源VS2の正側出力端子と入力端子20INとの間に、MOSFET等にて構成されるスイッチを挿入しておいても良い。この場合、MPU62は、信号Boost_ENのハイレベルへの切り替えに同期して当該スイッチをターンオンし、信号Boost_ENのローレベルへの切り替えに同期して当該スイッチをターンオフすると良い。以下では、特に記述なき限り、信号Boost_ENはハイレベルであるとする。 A switch composed of MOSFET or the like is inserted between the negative output terminal of the voltage source VS2 and the ground, or between the positive output terminal of the voltage source VS2 and the input terminal 20 IN. You can stay. In this case, the MPU 62 may turn on the switch in synchronization with the switching of the signal Boost_EN to the high level, and turn off the switch in synchronization with the switching of the signal Boost_EN to the low level. In the following, unless otherwise specified, the signal Boost_EN is assumed to be at a high level.

[正常ケース]
図10に、正常ケースにおける主電源電圧VMの波形610を示す。正常ケースは、電源回路10及び20の双方が異常無く、設計通りに動作するケースである。
[Normal case]
FIG. 10 shows the waveform 610 of the main power supply voltage VM in the normal case. The normal case is a case in which both the power supply circuits 10 and 20 operate as designed without any abnormality.

図10の正常ケースでは、イグニッションキーの操作を経てタイミングTa1にて通常モードから診断モードへの遷移が発生し、その後、タイミングTa1及びTa2間で昇圧診断処理が行われ、タイミングTa2にて診断モードから通常モードへの遷移が発生する。 In the normal case of FIG. 10, a transition from the normal mode to the diagnostic mode occurs at the timing Ta1 through the operation of the ignition key, and then the boost diagnostic process is performed between the timings Ta1 and Ta2, and the diagnostic mode is performed at the timing Ta2. A transition from to normal mode occurs.

昇圧電源回路20は、自身の起動後、帰還電圧VfbBが基準電圧VrefBよりも高い状態では、昇圧動作を停止する。つまり、昇圧電源回路20は、自身の起動後、主電源電圧VMが昇圧目標電圧VtgBよりも高いとき、昇圧動作を停止する。昇圧電源回路20において、制御回路26は、帰還電圧VfbBが基準電圧VrefBと一致するように又は近づくようにトランジスタ21の状態制御を行うが、帰還電圧VfbBが基準電圧VrefBよりも高い状態で昇圧動作を行うと電圧VfbB及びVrefB間の誤差が増大するからである。昇圧動作の停止とは、トランジスタ21のスイッチングを行わずにトランジスタ21をオフ状態に維持することを意味する。 After its own activation, the boost power supply circuit 20 stops the boosting operation when the feedback voltage VfbB is higher than the reference voltage VrefB. That is, the boost power supply circuit 20 stops the boost operation when the main power supply voltage VM is higher than the boost target voltage VtgB after its own activation. In the boost power supply circuit 20, the control circuit 26 controls the state of the transistor 21 so that the feedback voltage VfbB matches or approaches the reference voltage VrefB, but the boost operation is performed when the feedback voltage VfbB is higher than the reference voltage VrefB. This is because the error between the voltages VfbB and VrefB increases. Stopping the boosting operation means keeping the transistor 21 in the off state without switching the transistor 21.

タイミングTa1より前の通常モードでは、降圧目標電圧VtgA(VtgA_N)の方が昇圧目標電圧VtgB(VtgB_N)よりも高い(図6及び図7参照)。これは、それらの変動範囲を考慮しても成り立つ(図8(a)参照)。故に、タイミングTa1より前の通常モードでは、主電源電圧VMが降圧目標電圧VtgA(VtgA_N)と一致するように降圧電源回路10にて降圧動作が行われる一方で、昇圧電源回路20では昇圧動作が停止される。 In the normal mode before the timing Ta1, the step-down target voltage VtgA (VtgA_N) is higher than the step-up target voltage VtgB (VtgB_N) (see FIGS. 6 and 7). This holds even if these fluctuation ranges are taken into consideration (see FIG. 8 (a)). Therefore, in the normal mode before the timing Ta1, the step-down power supply circuit 10 performs the step-down operation so that the main power supply voltage VM matches the step-down target voltage VtgA (VtgA_N), while the step-up power supply circuit 20 performs the step-up operation. It will be stopped.

降圧電源回路10は、自身の起動後、帰還電圧VfbAが基準電圧VrefAよりも高い状態では、降圧動作を停止する。つまり、降圧電源回路10は、自身の起動後、主電源電圧VMが降圧目標電圧VtgAよりも高いとき、降圧動作を停止する。降圧電源回路10において、制御回路16は、帰還電圧VfbAが基準電圧VrefAと一致するように又は近づくようにトランジスタ11の状態制御を行うが、帰還電圧VfbAが基準電圧VrefAよりも高い状態で降圧動作を行うと電圧VfbA及びVrefA間の誤差が増大するからである。降圧動作の停止とは、トランジスタ11のスイッチングを行わずにトランジスタ11をオフ状態に維持することを意味する。 After its own activation, the step-down power supply circuit 10 stops the step-down operation when the feedback voltage VfbA is higher than the reference voltage VrefA. That is, the step-down power supply circuit 10 stops the step-down operation when the main power supply voltage VM is higher than the step-down target voltage VtgA after its own activation. In the step-down power supply circuit 10, the control circuit 16 controls the state of the transistor 11 so that the feedback voltage VfbA matches or approaches the reference voltage VrefA, but the step-down operation is performed when the feedback voltage VfbA is higher than the reference voltage VrefA. This is because the error between the voltages VfbA and VrefA increases. Stopping the step-down operation means keeping the transistor 11 in the off state without switching the transistor 11.

タイミングTa1及びTa2間の診断モードでは、昇圧目標電圧VtgB(VtgB_S)の方が降圧目標電圧VtgA(VtgA_S)よりも高い(図6及び図7参照)。これは、それらの変動範囲を考慮しても成り立つ(図8(b)参照)。故に、タイミングTa1及びTa2間の診断モードでは、主電源電圧VMが昇圧目標電圧VtgB(VtgB_S)と一致するように昇圧電源回路20にて昇圧動作が行われる一方で、降圧電源回路10では降圧動作が停止される。 In the diagnostic mode between timings Ta1 and Ta2, the step-up target voltage VtgB (VtgB_S) is higher than the step-down target voltage VtgA (VtgA_S) (see FIGS. 6 and 7). This holds even if these fluctuation ranges are taken into consideration (see FIG. 8 (b)). Therefore, in the diagnostic mode between the timings Ta1 and Ta2, the step-up power supply circuit 20 performs the step-up operation so that the main power supply voltage VM matches the step-up target voltage VtgB (VtgB_S), while the step-down power supply circuit 10 performs the step-down operation. Is stopped.

タイミングTa2にて通常モードに戻るが、タイミングTa2以降の通常モードの動作はタイミングTa1以前の通常モードの動作と同様である。つまり、タイミングTa2以降の通常モードでは、主電源電圧VMが降圧目標電圧VtgA(VtgA_N)と一致するように降圧電源回路10にて降圧動作が行われる一方で、昇圧電源回路20では昇圧動作が停止される。 The normal mode is returned at the timing Ta2, but the operation of the normal mode after the timing Ta2 is the same as the operation of the normal mode before the timing Ta1. That is, in the normal mode after the timing Ta2, the step-down operation is performed in the step-down power supply circuit 10 so that the main power supply voltage VM matches the step-down target voltage VtgA (VtgA_N), while the step-up operation is stopped in the step-up power supply circuit 20. Will be done.

尚、動作モードの切り替え直後では、降圧動作と昇圧動作が短時間だけ併存して実行されることがあり、また主電源電圧VMに若干の乱れが生じうる。 Immediately after the operation mode is switched, the step-down operation and the step-up operation may coexist for a short time, and the main power supply voltage VM may be slightly disturbed.

タイミングTa1及びTa2間において、ステップS16(図9参照)の昇圧診断処理が実行される。診断モードでは、昇圧動作に基づく電圧であって、昇圧目標電圧VtgB_Sと一致することが期待される電圧が、主電源電圧VMとして現れているはずである。故に、MPU62は、診断モードにおける電圧Vdet(図3参照)を評価電圧Vdetとして取得する。この際、モード遷移に伴う主電源電圧VMの変動の影響を除外すべく、通常モードから診断モードへ遷移してから所定の安定時間経過後の電圧Vdetを評価電圧Vdetとして取得する。例えば、タイミングTa2直前の電圧Vdetを評価電圧Vdetとして取得すれば良い。 The boost diagnostic process of step S16 (see FIG. 9) is executed between the timings Ta1 and Ta2. In the diagnostic mode, the voltage based on the boost operation, which is expected to match the boost target voltage VtgB_S, should appear as the mains voltage VM. Therefore, the MPU 62 acquires the voltage Vdet (see FIG. 3) in the diagnostic mode as the evaluation voltage Vdet. At this time, in order to exclude the influence of the fluctuation of the main power supply voltage VM due to the mode transition, the voltage Vdet after the transition from the normal mode to the diagnostic mode and the elapse of a predetermined stable time is acquired as the evaluation voltage Vdet. For example, the voltage Vdet immediately before the timing Ta2 may be acquired as the evaluation voltage Vdet.

そして、MPU62は、評価電圧Vdetに基づき、診断モードでの主電源電圧VMが診断モードでの昇圧目標電圧VtgB_Sの変動範囲内の電圧を有しているか否かを判断し、これによって昇圧電源回路20の異常の有無を診断する。即ち、昇圧診断処理では、評価電圧Vdetに基づき、診断モードでの主電源電圧VMが、電圧VtgB_S_H以下であって且つ電圧VtgB_S_L以上であるという昇圧正常条件が充足しているか否かを判断する(図8(b)参照)。既知情報である分圧抵抗R7及びR8間の抵抗値比と、評価電圧Vdetとから、昇圧正常条件の成否判断が可能である。そして、昇圧正常条件が充足している場合には昇圧電源回路20に異常は無いと判断し、昇圧正常条件が充足していない場合には昇圧電源回路20に異常があると判断する。図10の正常ケースでは昇圧正常条件が充足される。 Then, the MPU 62 determines whether or not the main power supply voltage VM in the diagnostic mode has a voltage within the fluctuation range of the boost target voltage VtgB_S in the diagnostic mode based on the evaluation voltage Vdet, thereby determining whether or not the boost power supply circuit has a voltage within the fluctuation range of the boost target voltage VtgB_S in the diagnostic mode. Diagnose the presence or absence of 20 abnormalities. That is, in the boost diagnosis process, based on the evaluation voltage Vdet, it is determined whether or not the normal boost condition that the main power supply voltage VM in the diagnosis mode is equal to or lower than the voltage VtgB_S_H and equal to or higher than the voltage VtgB_S_L is satisfied ( See FIG. 8 (b)). It is possible to judge the success or failure of the normal boosting condition from the resistance value ratio between the voltage dividing resistors R7 and R8, which is known information, and the evaluation voltage Vdet. Then, when the normal boosting condition is satisfied, it is determined that there is no abnormality in the boosting power supply circuit 20, and when the normal boosting condition is not satisfied, it is determined that there is an abnormality in the boosting power supply circuit 20. In the normal case of FIG. 10, the normal boosting condition is satisfied.

MPU62にはA/Dコンバータが含まれている。MPU62は、アナログの評価電圧VdetをA/Dコンバータにてデジタルの電圧値に変換し、得られた電圧値に基づいて昇圧正常条件の充足/不充足を判断する。或いは、A/Dコンバータの代わりに、ECU1aに複数のコンパレータから成るウィンドウコンパレータを設けておき、ウィンドウコンパレータを用いて昇圧正常条件の充足/不充足を判断しても良い。 The MPU 62 includes an A / D converter. The MPU 62 converts the analog evaluation voltage Vdet into a digital voltage value by the A / D converter, and determines whether the boost normal condition is satisfied / unsatisfied based on the obtained voltage value. Alternatively, instead of the A / D converter, the ECU 1a may be provided with a window comparator composed of a plurality of comparators, and the window comparator may be used to determine the satisfaction / non-satisfaction of the normal boosting condition.

仮に、タイミングTa2以降の何れかのタイミングにおいて、車両CCの事故等に起因して電圧源VS1及び入力端子10OUT間の断線等が生じた場合、降圧動作の停止に伴って主電源電圧VMが降圧目標電圧VtgA_N(例えば5.14V)近辺から低下してくるが、主電源電圧VMが昇圧目標電圧VtgB_N(例えば4.85V)近辺まで低下してくるとトランジスタ21のスイッチングを伴う昇圧動作が開始されて主電源電圧VMが昇圧目標電圧VtgB_N近辺に保たれる。つまり、予備バッテリとしての電圧源VS2の出力電力に基づきCANトランシーバ61及び通信モジュール63等の動作継続が担保され、車両緊急通報システムの機能を有効に働かせることができる。 If, at any timing after timing Ta2, a disconnection occurs between the voltage source VS1 and the input terminal 10 OUT due to an accident in the vehicle CC, etc., the main power supply voltage VM will change as the step-down operation stops. The step-down target voltage VtgA_N (for example, 5.14V) decreases, but when the main power supply voltage VM drops to the vicinity of the step-up target voltage VtgB_N (for example, 4.85V), the step-up operation accompanied by switching of the transistor 21 starts. Then, the main power supply voltage VM is maintained in the vicinity of the boost target voltage VtgB_N. That is, the continuation of operation of the CAN transceiver 61, the communication module 63, and the like is guaranteed based on the output power of the voltage source VS2 as a spare battery, and the functions of the vehicle emergency notification system can be effectively used.

[昇圧異常ケース]
図11に、昇圧異常ケースにおける主電源電圧VMの波形620を示す。図11にて例示される昇圧異常ケースにおいて、降圧電源回路10は、異常無く、設計通りに動作するが、故障により昇圧電源回路20の昇圧動作が不能となっている。
[Boost abnormal case]
FIG. 11 shows a waveform 620 of the main power supply voltage VM in the case of abnormal boosting. In the step-up abnormal case illustrated in FIG. 11, the step-down power supply circuit 10 operates as designed without any abnormality, but the step-up power supply circuit 20 cannot be boosted due to a failure.

図11の昇圧異常ケースでは、イグニッションキーの操作を経てタイミングTb1にて通常モードから診断モードへの遷移が発生し、その後、タイミングTb1及びTb2間で昇圧診断処理が行われ、タイミングTb2にて診断モードから通常モードへの遷移が発生する。 In the case of abnormal boosting in FIG. 11, a transition from the normal mode to the diagnostic mode occurs at the timing Tb1 via the operation of the ignition key, and then the boosting diagnostic processing is performed between the timings Tb1 and Tb2, and the diagnosis is performed at the timing Tb2. A transition from mode to normal mode occurs.

タイミングTb1より前の通常モードでは、降圧目標電圧VtgA(VtgA_N)の方が昇圧目標電圧VtgB(VtgB_N)よりも高い(図6及び図7参照)。これは、それらの変動範囲を考慮しても成り立つ(図8(a)参照)。故に、タイミングTb1より前の通常モードでは、主電源電圧VMが降圧目標電圧VtgA(VtgA_N)と一致するように降圧電源回路10にて降圧動作が行われる一方で、昇圧電源回路20では昇圧動作が停止される。 In the normal mode before the timing Tb1, the step-down target voltage VtgA (VtgA_N) is higher than the step-up target voltage VtgB (VtgB_N) (see FIGS. 6 and 7). This holds even if these fluctuation ranges are taken into consideration (see FIG. 8 (a)). Therefore, in the normal mode before the timing Tb1, the step-down power supply circuit 10 performs the step-down operation so that the main power supply voltage VM matches the step-down target voltage VtgA (VtgA_N), while the step-up power supply circuit 20 performs the step-up operation. It will be stopped.

タイミングTb1及びTb2間の診断モードでは、昇圧目標電圧VtgB(VtgB_S)の方が降圧目標電圧VtgA(VtgA_S)よりも高い(図6及び図7参照)。しかしながら、図11の昇圧異常ケースでは、故障により昇圧電源回路20の昇圧動作が不能となっているため、タイミングTb1及びTb2間の診断モードにおいて昇圧動作が停止している。そうすると、タイミングTb1及びTb2間の診断モードにおいて、降圧電源回路10が、主電源電圧VMと降圧目標電圧VtgA(VtgA_S)とが一致するように降圧動作を行うことになる。タイミングTb2以降の通常モードでも、降圧電源回路10が、主電源電圧VMと降圧目標電圧VtgA(VtgA_N)とが一致するように降圧動作を行うことになる。 In the diagnostic mode between timings Tb1 and Tb2, the step-up target voltage VtgB (VtgB_S) is higher than the step-down target voltage VtgA (VtgA_S) (see FIGS. 6 and 7). However, in the case of abnormal boosting in FIG. 11, the boosting operation of the boosting power supply circuit 20 is disabled due to a failure, so that the boosting operation is stopped in the diagnostic mode between the timings Tb1 and Tb2. Then, in the diagnostic mode between the timings Tb1 and Tb2, the step-down power supply circuit 10 performs the step-down operation so that the main power supply voltage VM and the step-down target voltage VtgA (VtgA_S) match. Even in the normal mode after the timing Tb2, the step-down power supply circuit 10 performs the step-down operation so that the main power supply voltage VM and the step-down target voltage VtgA (VtgA_N) match.

モード切り替えに伴って降圧目標電圧VtgAは変化するため、図11の昇圧異常ケースでは、タイミングTb1を起点に主電源電圧VMが比較的高い降圧目標電圧VtgA_Nから比較的低い降圧目標電圧VtgA_Sに向けて低下した後、降圧目標電圧VtgA_Sにて安定化し、その後、タイミングTb2を起点に主電源電圧VMが比較的低い降圧目標電圧VtgA_Sから比較的高い降圧目標電圧VtgA_Nに向けて上昇した後、降圧目標電圧VtgA_Nにて安定化する。 Since the step-down target voltage VtgA changes as the mode is switched, in the step-up abnormality case of FIG. 11, the main power supply voltage VM is moved from the relatively high step-down target voltage VtgA_N to the relatively low step-down target voltage VtgA_S starting from the timing Tb1. After decreasing, it stabilizes at the step-down target voltage VtgA_S, and then the main power supply voltage VM rises from the relatively low step-down target voltage VtgA_S to the relatively high step-down target voltage VtgA_N starting from the timing Tb2, and then the step-down target voltage. Stabilize with VtgA_N.

タイミングTb1及びTb2間において、ステップS16(図9参照)の昇圧診断処理が実行される。診断モードでは、昇圧動作に基づく電圧であって、昇圧目標電圧VtgB_Sと一致することが期待される電圧が、主電源電圧VMとして現れているはずである。故に、MPU62は、診断モードにおける電圧Vdet(図3参照)を評価電圧Vdetとして取得する。この際、モード遷移に伴う主電源電圧VMの変動の影響を除外すべく、通常モードから診断モードへ遷移してから所定の安定時間経過後の電圧Vdetを評価電圧Vdetとして取得する。例えば、タイミングTb2直前の電圧Vdetを評価電圧Vdetとして取得すれば良い。 The boost diagnostic process of step S16 (see FIG. 9) is executed between the timings Tb1 and Tb2. In the diagnostic mode, the voltage based on the boost operation, which is expected to match the boost target voltage VtgB_S, should appear as the mains voltage VM. Therefore, the MPU 62 acquires the voltage Vdet (see FIG. 3) in the diagnostic mode as the evaluation voltage Vdet. At this time, in order to exclude the influence of the fluctuation of the main power supply voltage VM due to the mode transition, the voltage Vdet after the transition from the normal mode to the diagnostic mode and the elapse of a predetermined stable time is acquired as the evaluation voltage Vdet. For example, the voltage Vdet immediately before the timing Tb2 may be acquired as the evaluation voltage Vdet.

そして、MPU62は、評価電圧Vdetに基づき診断モードでの主電源電圧VMが診断モードでの昇圧目標電圧VtgB_Sの変動範囲内の電圧を有しているか否かを判断し、これによって昇圧電源回路20の異常の有無を診断する。この判断及び診断の方法は図10の正常ケースに関連して上述した通りである。図11の昇圧異常ケースでは、降圧目標電圧VtgA_Sに応じた比較的低い電圧が評価電圧Vdetとして取得されることになるので、昇圧正常条件が充足しない。このため、昇圧電源回路20に異常があると判断される。 Then, the MPU 62 determines whether or not the main power supply voltage VM in the diagnostic mode has a voltage within the fluctuation range of the boost target voltage VtgB_S in the diagnostic mode based on the evaluation voltage Vdet, thereby determining whether or not the boost power supply circuit 20 has a voltage within the fluctuation range of the boost target voltage VtgB_S. Diagnose the presence or absence of abnormalities. The method of this determination and diagnosis is as described above in relation to the normal case of FIG. In the case of abnormal step-up in FIG. 11, a relatively low voltage corresponding to the target voltage-down voltage VtgA_S is acquired as the evaluation voltage Vdet, so that the normal step-up condition is not satisfied. Therefore, it is determined that the boost power supply circuit 20 has an abnormality.

診断モードで昇圧電源回路20が昇圧動作を行わなかったとしても、診断モードにおける降圧目標電圧VtgA_Sは、主電源電圧VMに要求される電圧精度を満たすため、問題は生じない。 Even if the step-up power supply circuit 20 does not perform the step-up operation in the diagnostic mode, the step-down target voltage VtgA_S in the diagnostic mode satisfies the voltage accuracy required for the main power supply voltage VM, so that no problem occurs.

本実施形態において具体化された本発明に係る電源装置Wについて考察する。ECU1aにおける電源装置Wは、降圧出力端子(10OUT)を有し、第1電圧源(VS1)からの電圧を降圧することによって降圧出力端子から降圧出力電圧を出力可能な降圧電源回路(10)と、昇圧出力端子(20OUT)を有し、第2電圧源(VS2)からの電圧を昇圧することによって昇圧出力端子から昇圧出力電圧を出力可能な昇圧電源回路(20)と、降圧出力端子及び昇圧出力端子が共通に接続され、降圧電源回路の出力又は昇圧電源回路の出力に基づく主電源電圧(VM)が加わる主電源ライン(LN1)と、降圧出力電圧の目標となる降圧目標電圧(VtgA)及び昇圧出力電圧の目標となる昇圧目標電圧(VtgB)を設定する制御部(62)と、を備え、制御部は、降圧目標電圧(VtgA)を昇圧目標電圧(VtgB)より高く設定する通常モード又は昇圧目標電圧(VtgB)を降圧目標電圧(VtgA)より高く設定する診断モードにて動作可能であり、診断モードにおいて昇圧電源回路の異常の有無を診断することを特徴とする。 The power supply device W according to the present invention embodied in the present embodiment will be considered. The power supply device W in the ECU 1a has a step-down output terminal (10 OUT ), and a step-down power supply circuit (10) capable of outputting a step-down output voltage from the step-down output terminal by stepping down the voltage from the first voltage source (VS1). A boost power supply circuit (20) having a boost output terminal (20 OUT ) and capable of outputting a boost output voltage from the boost output terminal by boosting the voltage from the second voltage source (VS2), and a step-down output terminal. The main power supply line (LN1) to which the step-up output terminal is connected in common and the main power supply voltage (VM) based on the output of the step-down power supply circuit or the output of the step-up power supply circuit is applied, and the step-down target voltage (LN1) which is the target of the step-down output voltage ( It includes a control unit (62) that sets a VtgA) and a boost target voltage (VtgB) that is a target of the boost output voltage, and the control unit sets the step-down target voltage (VtgA) higher than the boost target voltage (VtgB). It can operate in the normal mode or the diagnostic mode in which the step-up target voltage (VtgB) is set higher than the step-down target voltage (VtgA), and is characterized in that the presence or absence of an abnormality in the boost power supply circuit is diagnosed in the diagnostic mode.

主たる第1電圧源が降圧電源回路に接続されている状態では予備バッテリとしての第2電圧源の蓄電エネルギが消費されないようにしつつも、第1電圧源及び降圧電源回路間の配線が断線した場合には直ちに予備バッテリからの電力供給を行うことが要請される。電源装置Wでは、基本的には通常モードで動作させることで、この要請に応えることができる。その上で、診断モードでの動作を可能しておくことで、昇圧電源回路の異常の有無を容易に診断することが可能となる。この際、図15の構成では必要であった高価なトランジスタ(図15のM900に相当)は不要である。また、そのようなトランジスタの設置に伴う電圧精度の悪化が回避される。 When the main first voltage source is connected to the step-down power supply circuit, the wiring between the first voltage source and the step-down power supply circuit is broken while preventing the stored energy of the second voltage source as a spare battery from being consumed. Is required to immediately supply power from the spare battery. The power supply device W can basically respond to this request by operating in the normal mode. On top of that, by enabling the operation in the diagnostic mode, it is possible to easily diagnose the presence or absence of an abnormality in the boost power supply circuit. At this time, the expensive transistor (corresponding to M900 in FIG. 15) required in the configuration of FIG. 15 is unnecessary. Further, deterioration of voltage accuracy due to the installation of such a transistor is avoided.

電源装置Wにおいて(図6参照)、前記制御部は、前記通常モードを基準に前記降圧目標電圧を低下させるとともに前記昇圧目標電圧を上昇させることで、前記診断モードにおいて前記昇圧目標電圧を前記降圧目標電圧より高く設定すると良い。 In the power supply device W (see FIG. 6), the control unit lowers the step-down target voltage and raises the step-up target voltage based on the normal mode, thereby lowering the step-up target voltage in the diagnostic mode. It is better to set it higher than the target voltage.

これにより、主電源電圧に対して要求される電圧精度を、通常モード及び診断モードの双方において比較的容易に満たすことが可能となる。 This makes it possible to relatively easily meet the voltage accuracy required for the mains supply voltage in both the normal mode and the diagnostic mode.

より具体的には、電源装置Wにおいて、降圧電源回路(10)は、降圧用トランジスタ(11)を有し、降圧用トランジスタのスイッチングを伴う降圧動作により降圧出力電圧を生成する降圧スイッチングレギュレータであって、主電源電圧(VM)と降圧目標電圧(VtgA)との関係に応じて降圧動作を実行又は停止し、昇圧電源回路(20)は、昇圧用トランジスタ(21)を有し、昇圧用トランジスタのスイッチングを伴う昇圧動作により昇圧出力電圧を生成する昇圧スイッチングレギュレータであって、主電源電圧(VM)と昇圧目標電圧(VtgB)との関係に応じて昇圧動作を実行又は停止する。 More specifically, in the power supply device W, the step-down power supply circuit (10) is a step-down switching regulator that has a step-down transistor (11) and generates a step-down output voltage by a step-down operation accompanied by switching of the step-down transistor. Therefore, the step-down operation is executed or stopped according to the relationship between the main power supply voltage (VM) and the step-down target voltage (VtgA), and the step-up power supply circuit (20) has a step-up transistor (21) and is a step-up transistor. It is a boost switching regulator that generates a boost output voltage by a boost operation accompanied by switching of the above, and executes or stops the boost operation according to the relationship between the main power supply voltage (VM) and the boost target voltage (VtgB).

これにより例えば、通常モードにおいて、降圧電源回路は主電源電圧が降圧目標電圧(VtgA_N;例えば5.14V)に一致するように降圧動作を行う一方、昇圧電源回路は“主電源電圧≒降圧目標電圧>昇圧目標電圧”であるが故に昇圧動作を停止させる。診断モードにおいて、昇圧電源回路は主電源電圧が昇圧目標電圧(VtgB_S;例えば5.14V)に一致するように昇圧動作を行う一方、降圧電源回路は“主電源電圧≒昇圧目標電圧>降圧目標電圧”であるが故に降圧動作を停止させる。 As a result, for example, in the normal mode, the step-down power supply circuit performs a step-down operation so that the main power supply voltage matches the step-down target voltage (VtgA_N; for example, 5.14V), while the step-up power supply circuit “main power supply voltage ≈ step-down target voltage”. > Stop the boosting operation because it is the "boosting target voltage". In the diagnostic mode, the step-up power supply circuit performs a step-up operation so that the main power supply voltage matches the step-up target voltage (VtgB_S; for example, 5.14V), while the step-down power supply circuit "main power supply voltage ≒ boost target voltage> step-down target voltage". Therefore, the step-down operation is stopped.

そして、第1実施形態に係る電源装置Wでは、複数の分圧抵抗の直列回路から成り、主電源電圧を分圧することで降圧用帰還電圧(VfbA)を生成する降圧用分圧回路(DIV1)と、他の複数の分圧抵抗の直列回路から成り、主電源電圧を分圧することで昇圧用帰還電圧(VfbB)を生成する昇圧用分圧回路(DIV2)と、を更に備え、降圧電源回路は、降圧用帰還電圧が所定の降圧用基準電圧(VrefA)に一致又は近づくよう降圧動作を実行又は停止し、昇圧電源回路は、昇圧用帰還電圧が所定の昇圧用基準電圧(VrefB)に一致又は近づくよう昇圧動作を実行又は停止し、降圧用分圧回路及び昇圧用分圧回路は、夫々に、分圧比が可変となるように構成され、制御部(62)は、降圧用分圧回路における分圧比の可変設定を通じて降圧目標電圧(VtgA)を可変設定し、昇圧用分圧回路における分圧比の可変設定を通じて昇圧目標電圧(VtgB)を可変設定することができる。 The power supply device W according to the first embodiment is composed of a series circuit of a plurality of voltage dividing resistors, and is a voltage divider circuit (DIV1) for generating a step-down feedback voltage (VfbA) by dividing the main power supply voltage. And a voltage divider circuit (DIV2) for boosting, which is composed of a series circuit of a plurality of other voltage dividing resistors and generates a boosting feedback voltage (VfbB) by dividing the main power supply voltage. Executes or stops the step-down operation so that the step-down feedback voltage matches or approaches the predetermined step-down reference voltage (VrefA), and the boost power supply circuit matches the step-up feedback voltage with the predetermined boost reference voltage (VrefB). Alternatively, the step-up operation is executed or stopped so as to approach, the step-down voltage divider circuit and the step-up voltage divider circuit are configured so that the voltage divider ratios are variable, and the control unit (62) is a step-down voltage divider circuit. The step-down target voltage (VtgA) can be variably set through the variable setting of the voltage dividing ratio in, and the boosted target voltage (VtgB) can be variably set through the variable setting of the voltage dividing ratio in the voltage dividing circuit for boosting.

第1実施形態に係る電源装置Wでは、制御部(62)は、診断モードにおいて、主電源電圧(VM)に基づき昇圧電源回路の異常の有無を診断する。 In the power supply device W according to the first embodiment, the control unit (62) diagnoses the presence or absence of an abnormality in the boost power supply circuit based on the main power supply voltage (VM) in the diagnosis mode.

診断モードでは昇圧電源回路の昇圧動作に基づく電圧が主電源電圧として現れているはずであるので、本構成により昇圧電源回路の異常の有無を正しく診断することができる。 In the diagnostic mode, the voltage based on the boosting operation of the boosted power supply circuit should appear as the main power supply voltage, so this configuration can correctly diagnose the presence or absence of an abnormality in the boosted power supply circuit.

より具体的には例えば、制御部(62)は、診断モードにおいて、主電源電圧(VM)が、診断モードでの昇圧目標電圧(VtgB_S)に対応する所定の正常電圧範囲内に収まっているか否かを検出することで、昇圧電源回路の異常の有無を診断して良い。ここにおける正常電圧範囲は、例えば、電圧VtgB_S_H以下且つ電圧VtgB_S_L以上の電圧範囲であって良い(図8(b)参照)。 More specifically, for example, the control unit (62) determines whether or not the main power supply voltage (VM) in the diagnostic mode is within a predetermined normal voltage range corresponding to the boost target voltage (VtgB_S) in the diagnostic mode. By detecting this, the presence or absence of an abnormality in the boost power supply circuit may be diagnosed. The normal voltage range here may be, for example, a voltage range of voltage VtgB_S_H or less and voltage VtgB_S_L or more (see FIG. 8B).

また、電源装置Wにおいて、主電源電圧(VM)が所定電圧範囲(RNG)内に収まることを要求する電圧精度仕様が主電源電圧に対して定められており、前記通常モードにおける前記降圧目標電圧及び前記昇圧目標電圧、並びに、前記診断モードにおける前記降圧目標電圧及び前記昇圧目標電圧は、全て、前記所定電圧範囲内に収まると良い。 Further, in the power supply device W, a voltage accuracy specification that requires the main power supply voltage (VM) to be within a predetermined voltage range (RNG) is defined for the main power supply voltage, and the step-down target voltage in the normal mode is defined. And the step-up target voltage, and the step-down target voltage and the step-up target voltage in the diagnostic mode are all preferably within the predetermined voltage range.

これにより、主電源電圧に対して要求される電圧精度を、通常モード及び診断モードの双方において満たすことが可能となる。 This makes it possible to satisfy the voltage accuracy required for the main power supply voltage in both the normal mode and the diagnostic mode.

そして、上記電源装置Wを備えた本発明に係る通報モジュールは、車両(CC)に搭載される通報モジュール(1;第1実施形態では1a)であって、車両の位置を表す位置情報を取得する位置情報取得装置(64)と、所定の通報条件が成立したときに前記位置情報を含む所定の緊急通報信号を無線にて外部装置に送信可能な外部通信装置(63)と、車両に搭載された他の回路と通信を行う車両内通信装置(61)と、を備え、位置情報取得装置、外部通信装置及び車両内通信装置、並びに、電源装置における制御部(62)は、主電源電圧(VM)に基づいて駆動する構成であると良い。 The notification module according to the present invention provided with the power supply device W is a notification module (1; 1a in the first embodiment) mounted on the vehicle (CC), and acquires position information indicating the position of the vehicle. A position information acquisition device (64) to be mounted on the vehicle, and an external communication device (63) capable of wirelessly transmitting a predetermined emergency call signal including the position information to an external device when a predetermined report condition is satisfied. An in-vehicle communication device (61) that communicates with other circuits is provided, and a position information acquisition device, an external communication device, an in-vehicle communication device, and a control unit (62) in the power supply device are used as main power supply voltages. It is preferable that the configuration is driven based on (VM).

これにより、電源装置Wの優位性を包含した通報モジュールを形成することができる。 As a result, it is possible to form a notification module that includes the superiority of the power supply device W.

<<第2実施形態>>
本発明の第2実施形態を説明する。第2実施形態並びに後述の第3及び第4実施形態は第1実施形態を基礎とする実施形態であり、第2〜第4実施形態において特に述べない事項に関しては、矛盾の無い限り、第1実施形態の記載が第2〜第4実施形態にも適用される。第2実施形態の記載を解釈するにあたり、第1及び第2実施形態間で矛盾する事項については第2実施形態の記載が優先されて良い(後述の第3及び第4実施形態についても同様)。矛盾の無い限り、第1〜第4実施形態の内、任意の複数の実施形態を組み合わせても良い。第1実施形態に記載の事項が第2実施形態に適用される際、第1実施形態中の記載“ECU1a”は、第2実施形態において“ECU1b”に読み替えられる。
<< Second Embodiment >>
A second embodiment of the present invention will be described. The second embodiment and the third and fourth embodiments described later are embodiments based on the first embodiment, and the matters not particularly described in the second to fourth embodiments are the first unless there is a contradiction. The description of the embodiment also applies to the second to fourth embodiments. In interpreting the description of the second embodiment, the description of the second embodiment may be prioritized for matters that conflict between the first and second embodiments (the same applies to the third and fourth embodiments described later). .. As long as there is no contradiction, any plurality of embodiments may be combined among the first to fourth embodiments. When the matter described in the first embodiment is applied to the second embodiment, the description "ECU 1a" in the first embodiment is read as "ECU 1b" in the second embodiment.

図12に第2実施形態に係るECU1bの構成を示す。第2実施形態では、図1のECU1として図12のECU1bが用いられる。図12のECU1bは図3のECU1aの一部を変更したものである。即ち、図3のECU1aを基準として分圧回路DIV1及びDIV2を削除し、代わりに、分圧回路DIV4を設けることでECU1bが形成される。その他の点において、ECU1a及びECU1bは互いに同じ構成を有するため、同じ部分についての重複する説明を省略する。 FIG. 12 shows the configuration of the ECU 1b according to the second embodiment. In the second embodiment, the ECU 1b of FIG. 12 is used as the ECU 1 of FIG. The ECU 1b in FIG. 12 is a modification of the ECU 1a in FIG. That is, the ECU 1b is formed by deleting the voltage dividing circuits DIV1 and DIV2 with reference to the ECU 1a of FIG. 3 and providing the voltage dividing circuit DIV4 instead. In other respects, since the ECU 1a and the ECU 1b have the same configuration as each other, duplicate description of the same portion will be omitted.

ECU1bに設けられた分圧回路DIV4は、分圧抵抗R11〜R14と、Nチャネル型のMOSFETとして構成されたトランジスタM3と、備える。分圧抵抗R11〜R14の直列回路が主電源ラインLN1とグランドとの間に配置され、この際、主電源ラインLN1からグランドに向けて、分圧抵抗R11、R12、R13、R14が、この順番で配置される。より具体的には、分圧抵抗R11の一端は主電源ラインLN1に接続され、分圧抵抗R11の他端はノードND11にて分圧抵抗R12の一端に接続され、分圧抵抗R12の他端はノードND12にて分圧抵抗R13の一端に接続され、分圧抵抗R13の他端はノードND13にて分圧抵抗R14の一端に接続され、分圧抵抗R14の他端はグランドに接続される。トランジスタM3のドレインはノードND12に接続され、トランジスタM3のソースはノードND13に接続される。 The voltage dividing circuit DIV4 provided in the ECU 1b includes voltage dividing resistors R11 to R14 and a transistor M3 configured as an N-channel MOSFET. A series circuit of the voltage dividing resistors R11 to R14 is arranged between the main power supply line LN1 and the ground, and at this time, the voltage dividing resistors R11, R12, R13, and R14 are arranged in this order from the main power supply line LN1 toward the ground. Placed in. More specifically, one end of the voltage dividing resistor R11 is connected to the main power supply line LN1, the other end of the voltage dividing resistor R11 is connected to one end of the voltage dividing resistor R12 by the node ND11, and the other end of the voltage dividing resistor R12. Is connected to one end of the voltage dividing resistor R13 at the node ND 12, the other end of the voltage dividing resistor R13 is connected to one end of the voltage dividing resistor R14 at the node ND 13, and the other end of the voltage dividing resistor R14 is connected to the ground. .. The drain of the transistor M3 is connected to the node ND12, and the source of the transistor M3 is connected to the node ND13.

ECU1bでは、ノードND13に生じる電圧が帰還電圧VfbAとして降圧電源回路10に入力され、ノードND11に生じる電圧が帰還電圧VfbBとして昇圧電源回路20に入力される。このように、分圧回路DIV4は、主電源電圧VMを互いに異なる分圧比で分圧することで帰還電圧VfbA及びVfbBを生成する機能を持ち、主電源電圧VMから帰還電圧VfbAを生成する際の分圧比と、主電源電圧VMから帰還電圧VfbBを生成する際の分圧比とが、トランジスタM3のオン/オフによって同時に変更されるよう構成されている。 In the ECU 1b, the voltage generated in the node ND 13 is input to the step-down power supply circuit 10 as the feedback voltage VfbA, and the voltage generated in the node ND 11 is input to the step-up power supply circuit 20 as the feedback voltage VfbB. As described above, the voltage dividing circuit DIV4 has a function of generating feedback voltages VfbA and VfbB by dividing the main power supply voltage VMs at different voltage dividing ratios, and is a component for generating the feedback voltage VfbA from the main power supply voltage VM. The pressure ratio and the voltage dividing ratio when the feedback voltage VfbB is generated from the main power supply voltage VM are configured to be changed at the same time by turning on / off the transistor M3.

より具体的には、分圧抵抗R11、R12、R13、R14の抵抗値を、夫々、記号“R11”、“R12”、“R13”、“R14”で表した場合、主電源電圧VMを分圧することで帰還電圧VfbAを生成する際の分圧比は、トランジスタM3がオフであるにおいて“R14/(R11+R12+R13+R14)”となる一方、トランジスタM3がオンであるにおいて“R14/(R11+R12+R14)”となる。主電源電圧VMを分圧することで帰還電圧VfbBを生成する際の分圧比は、トランジスタM3がオフであるにおいて“(R12+R13+R14)/(R11+R12+R13+R14)”となる一方、トランジスタM3がオンであるにおいて“(R12+R14)/(R11+R12+R14)”となる。但し、ここでは、トランジスタM3のオン抵抗が十分に低いとしてゼロと仮定としている。 More specifically, when the resistance values of the voltage dividing resistors R11, R12, R13, and R14 are represented by the symbols "R11", "R12", "R13", and "R14", respectively, the main power supply voltage VM is divided. The voltage dividing ratio when the feedback voltage VfbA is generated by pressing is "R14 / (R11 + R12 + R13 + R14)" when the transistor M3 is off, while it is "R14 / (R11 + R12 + R14)" when the transistor M3 is on. The voltage division ratio when the feedback voltage VfbB is generated by dividing the main power supply voltage VM is "(R12 + R13 + R14) / (R11 + R12 + R13 + R14)" when the transistor M3 is off, while "(R12 + R12 + R13 + R14)" when the transistor M3 is on. R12 + R14) / (R11 + R12 + R14) ”. However, here, it is assumed that the on-resistance of the transistor M3 is sufficiently low to be zero.

トランジスタM3のゲートにはMPU62からの信号FET_ENが入力される。信号FET_ENがローレベルであるときトランジスタM3はオフであり、信号FET_ENがハイレベルであるときトランジスタM3はオンである。信号FET_ENのレベルの制御方法は第1実施形態で示した通りである。従って、通常モードでは信号FET_ENがローレベルとされ、診断モードでは信号FET_ENがハイレベルとされる。 The signal FET_EN from the MPU 62 is input to the gate of the transistor M3. The transistor M3 is off when the signal FET_EN is low level, and the transistor M3 is on when the signal FET_EN is high level. The method of controlling the level of the signal FET_EN is as shown in the first embodiment. Therefore, the signal FET_EN is set to a low level in the normal mode, and the signal FET_EN is set to a high level in the diagnostic mode.

故に、ECU1bにおいて、帰還電圧VfbAは通常モードよりも診断モードでの方が高くなり、帰還電圧VfbBは通常モードよりも診断モードでの方が低くなる。結果、ECU1bにおいて、降圧目標電圧VtgAは通常モードよりも診断モードでの方が低くなり、昇圧目標電圧VtgBは通常モードよりも診断モードでの方が高くなる。 Therefore, in the ECU 1b, the feedback voltage VfbA is higher in the diagnostic mode than in the normal mode, and the feedback voltage VfbB is lower in the diagnostic mode than in the normal mode. As a result, in the ECU 1b, the step-down target voltage VtgA is lower in the diagnostic mode than in the normal mode, and the step-up target voltage VtgB is higher in the diagnostic mode than in the normal mode.

上述の第1〜第4不等式が満たされること及び4つの目標電圧VtgA_N、VtgA_S、VtgB_N及びVtgB_Sが全て所定の仕様電圧範囲RNG内に収まることを含め、降圧目標電圧VtgA及び昇圧目標電圧VtgBの特性は第1実施形態で述べた通りである(第1実施形態で述べた通りとなるように、分圧抵抗R11〜R14の各抵抗値並びに基準電圧VrefA及びVrefBの値が定められている)。 Characteristics of step-down target voltage VtgA and step-up target voltage VtgB, including satisfying the above-mentioned first to fourth inequality and keeping all four target voltages VtgA_N, VtgA_S, VtgB_N and VtgB_S within a predetermined specified voltage range RNG. Is as described in the first embodiment (each resistance value of the voltage dividing resistors R11 to R14 and the values of the reference voltages VrefA and VrefB are defined so as as described in the first embodiment).

ECU1bでは、降圧目標電圧及び昇圧目標電圧を設定するための分圧抵抗ラダーが共用されるため、電源回路ごとに分圧抵抗ラダーを設ける場合と比べ、降圧目標電圧及び昇圧目標電圧間の電位差の精度を高めることができる(図3の構成では発生する、分圧回路DIV1の分圧抵抗ばらつきと分圧回路DIV2の分圧抵抗ばらつきが、図12の構成では相殺されたような恰好となる)。結果、図6、図7並びに図8(a)及び(b)に示したような降圧目標電圧及び昇圧目標電圧に対する要求を容易に満たしやすくなる。また、分圧比の切り替えに用いられるトランジスタの個数を削減することができる(図3の構成では2つのトランジスタM1及びM2が必要である一方、図12の構成では1つのトランジスタM3で足る)。 Since the ECU 1b shares the voltage dividing resistance ladder for setting the step-down target voltage and the boosting target voltage, the potential difference between the step-down target voltage and the boosting target voltage is larger than that in the case where the voltage dividing resistance ladder is provided for each power supply circuit. The accuracy can be improved (the voltage dividing resistance variation of the voltage dividing circuit DIV1 and the voltage dividing resistance variation of the voltage dividing circuit DIV2, which occur in the configuration of FIG. 3, are canceled out in the configuration of FIG. 12). .. As a result, the requirements for the step-down target voltage and the step-up target voltage as shown in FIGS. 6, 7 and 8 (a) and 8 (b) can be easily satisfied. Further, the number of transistors used for switching the voltage division ratio can be reduced (two transistors M1 and M2 are required in the configuration of FIG. 3, while one transistor M3 is sufficient in the configuration of FIG. 12).

尚、通常モード及び診断モードの夫々における上述の降圧目標電圧及び昇圧目標電圧の関係が満たされる限り、分圧回路DIV4に構成は任意である。 The voltage dividing circuit DIV4 has an arbitrary configuration as long as the above-mentioned relationship between the step-down target voltage and the step-up target voltage in each of the normal mode and the diagnostic mode is satisfied.

例えば、トランジスタM3は分圧抵抗R13に並列接続されたバイパス回路を構成し、図12の分圧回路DIV4では、トランジスタM3がオンとされたときに、分圧抵抗R13とバイパス回路との並列回路の抵抗値が実質的にゼロとなるが、トランジスタM3がオフである時と比べてトランジスタM3がオンである時に、分圧抵抗R13とバイパス回路との並列回路の抵抗値が小さくなるのであれば、分圧回路DIV4のバイパス回路の構成は任意である。例えば、分圧回路DIV4のバイパス回路は、トランジスタM3と抵抗との直列回路であっても良い。 For example, the transistor M3 constitutes a bypass circuit connected in parallel to the voltage dividing resistor R13, and in the voltage dividing circuit DIV4 of FIG. 12, a parallel circuit of the voltage dividing resistor R13 and the bypass circuit is performed when the transistor M3 is turned on. However, if the resistance value of the parallel circuit of the voltage dividing resistor R13 and the bypass circuit becomes smaller when the transistor M3 is on than when the transistor M3 is off. , The configuration of the bypass circuit of the voltage dividing circuit DIV4 is arbitrary. For example, the bypass circuit of the voltage dividing circuit DIV4 may be a series circuit of the transistor M3 and the resistor.

つまり、第2実施形態に係る電源装置Wでは、以下のような構成が採用されているといえる。電源装置Wは、複数の分圧抵抗の直列回路から成り、主電源電圧を互いに異なる分圧比で分圧することで降圧用帰還電圧(VfbA)及び昇圧用帰還電圧(VfbB)を生成する分圧回路(DIV4)を更に備え、この分圧回路(DIV4)において、複数の分圧抵抗の一部の分圧抵抗(図12の例ではR13)に対しバイパス回路(図12の例ではM3)が並列接続され、制御部(62)は、バイパス回路の状態の制御により、一部の分圧抵抗とバイパス回路との並列回路の抵抗値を可変とし、通常モード及び診断モード間の切り替わりにおいて並列回路の抵抗値を変化させることで主電源電圧から降圧用帰還電圧を得るための分圧比及び主電源電圧から昇圧用帰還電圧を得るための分圧比を同時に変化させ、これによって降圧目標電圧と昇圧目標電圧を同時に変化させる。 That is, it can be said that the power supply device W according to the second embodiment has the following configuration. The power supply device W is composed of a series circuit of a plurality of voltage dividing resistors, and is a voltage dividing circuit that generates a step-down feedback voltage (VfbA) and a boosting feedback voltage (VfbB) by dividing the main power supply voltage by different voltage dividing ratios. (DIV4) is further provided, and in this voltage dividing circuit (DIV4), a bypass circuit (M3 in the example of FIG. 12) is parallel to a partial voltage dividing resistance (R13 in the example of FIG. 12) of a plurality of voltage dividing resistors. The control unit (62) is connected, and by controlling the state of the bypass circuit, the resistance value of the parallel circuit between the partial voltage dividing resistance and the bypass circuit is made variable, and the parallel circuit is switched between the normal mode and the diagnostic mode. By changing the resistance value, the voltage dividing ratio for obtaining the step-down feedback voltage from the main power supply voltage and the voltage dividing ratio for obtaining the boosting feedback voltage from the main power supply voltage are changed at the same time, thereby changing the step-down target voltage and the boost target voltage. Is changed at the same time.

<<第3実施形態>>
本発明の第3実施形態を説明する。第1又は第2実施形態の記載を第3実施形態に適用可能であり、第1又は第2実施形態に記載の事項が第3実施形態に適用される際、第1実施形態中の記載“ECU1a”又は第2実施形態中の記載“ECU1b”は、第3実施形態において“ECU1c”に読み替えられる。
<< Third Embodiment >>
A third embodiment of the present invention will be described. When the description of the first or second embodiment is applicable to the third embodiment and the matters described in the first or second embodiment are applied to the third embodiment, the description in the first embodiment " The description "ECU1a" or the description "ECU1b" in the second embodiment is read as "ECU1c" in the third embodiment.

図13に第3実施形態に係るECU1cの構成を示す。第3実施形態では、図1のECU1として図13のECU1cが用いられる。図13のECU1cは図12のECU1bの一部を変更したものである。即ち、図12のECU1bを基準として分圧回路DIV3を削除し、代わりにモニタ回路30を設けることでECU1cが形成される。その他の点において、ECU1b及びECU1cは互いに同じ構成を有するため、同じ部分についての重複する説明を省略する。尚、図13のECU1cにおいて、第2実施形態における基準電圧VrefA及びVrefBの生成方法の代わりに、第1実施形態における基準電圧VrefA及びVrefBの生成方法を採用することも可能である(即ち、図3のECU1aを基準として分圧回路DIV3を削除し、代わりにモニタ回路30を設けることでECU1cを形成しても良い)。 FIG. 13 shows the configuration of the ECU 1c according to the third embodiment. In the third embodiment, the ECU 1c of FIG. 13 is used as the ECU 1 of FIG. The ECU 1c of FIG. 13 is a modified version of the ECU 1b of FIG. That is, the ECU 1c is formed by deleting the voltage dividing circuit DIV3 with reference to the ECU 1b of FIG. 12 and providing a monitor circuit 30 instead. In other respects, the ECU 1b and the ECU 1c have the same configuration as each other, so that duplicate description of the same portion will be omitted. In the ECU 1c of FIG. 13, instead of the method of generating the reference voltages VrefA and VrefB in the second embodiment, it is also possible to adopt the method of generating the reference voltages VrefA and VrefB in the first embodiment (that is, FIG. The voltage dividing circuit DIV3 may be deleted with reference to the ECU 1a of 3, and the monitor circuit 30 may be provided instead to form the ECU 1c).

モニタ回路30は昇圧電源回路20に接続され、昇圧電源回路20にて昇圧動作が行われているか否かに依存する電圧Vdet2を導出する。 The monitor circuit 30 is connected to the boost power supply circuit 20 and derives a voltage Vdet2 that depends on whether or not the boost power supply circuit 20 is performing the boost operation.

図14に昇圧電源回路20とモニタ回路30の構成例を示す。図14の昇圧電源回路20は図5の昇圧電源回路20と同じものである。モニタ回路30は、還流ダイオード(整流ダイオード)として機能するダイオード31と、平滑コンデンサ32と、分圧抵抗33及び34と、を備える。ダイオード22及びダイオード31の各アノードはトランジスタ21のドレインに共通接続される。ダイオード31のカソードはモニタ用ラインLN1’に接続される。平滑コンデンサ32の一端はモニタ用ラインLN1’に接続され、平滑コンデンサ32の他端はグランドに接続される。分圧抵抗33の一端はモニタ用ラインLN1’に接続され、分圧抵抗33の他端は分圧抵抗34を介してグランドに接続される。モニタ用ラインLN1’に加わる電圧を電圧VMdmyと称する。分圧抵抗33及び34間の接続ノードには電圧VMdmyの分圧である電圧Vdet2が発生する。 FIG. 14 shows a configuration example of the boost power supply circuit 20 and the monitor circuit 30. The boost power supply circuit 20 of FIG. 14 is the same as the boost power supply circuit 20 of FIG. The monitor circuit 30 includes a diode 31 that functions as a freewheeling diode (rectifier diode), a smoothing capacitor 32, and voltage dividing resistors 33 and 34. Each anode of the diode 22 and the diode 31 is commonly connected to the drain of the transistor 21. The cathode of the diode 31 is connected to the monitor line LN1'. One end of the smoothing capacitor 32 is connected to the monitor line LN1', and the other end of the smoothing capacitor 32 is connected to the ground. One end of the voltage dividing resistor 33 is connected to the monitor line LN1', and the other end of the voltage dividing resistor 33 is connected to the ground via the voltage dividing resistor 34. The voltage applied to the monitor line LN1'is referred to as voltage VMdmy. A voltage Vdet2, which is a voltage divider of the voltage VMdmy, is generated at the connection node between the voltage dividing resistors 33 and 34.

以上の構成により、昇圧動作が行われていないとき、電圧VMdmyは、電圧源VS2の出力電圧VBからダイオード31の順方向電圧Vfだけ低い電圧(VB−Vf)となる。昇圧動作が行われているときには、電圧VBを昇圧した電圧であって出力端子20OUTでの電圧(即ち主電源電圧VM)とは異なる電圧が電圧VMdmyとして現れる。電圧VMdmyは主電源電圧VMを模した電圧に相当し、昇圧動作が行われているとき、電圧VMdmyは実質的に出力端子20OUTでの電圧(即ち主電源電圧VM)と同じ電圧値を持つと期待される。このため、電圧VMdmyを観測すれば昇圧動作が正常に実行されているかなどの診断が可能となる。図13及び図14の構成では、電圧VMdmyの分圧である電圧Vdet2を用いて電圧VMdmyが評価される。 With the above configuration, when the boosting operation is not performed, the voltage VMdmy becomes a voltage (VB-Vf) lower than the output voltage VB of the voltage source VS2 by the forward voltage Vf of the diode 31. When the boosting operation is performed, a voltage obtained by boosting the voltage VB and different from the voltage at the output terminal 20 OUT (that is, the main power supply voltage VM) appears as the voltage VMdmy. The voltage VMdmy corresponds to a voltage imitating the mains voltage VM, and when the boosting operation is performed, the voltage VMdmy has substantially the same voltage value as the voltage at the output terminal 20 OUT (that is, the mains voltage VM). Is expected. Therefore, by observing the voltage VMdmy, it is possible to diagnose whether the boosting operation is normally executed. In the configurations of FIGS. 13 and 14, the voltage VMdmy is evaluated using the voltage Vdet2, which is a voltage divider of the voltage VMdmy.

[診断モードでのモニタ回路の利用]
モニタ回路30を用いた診断モードでの昇圧診断処理を説明する。説明の具体化のため、図10又は図11を再度参照し、上述の正常ケース又は昇圧異常ケースにおける昇圧診断処理を説明する。図10の正常ケースにおいて、タイミングTa1及びTa2間の診断モードでは、第1実施形態で述べたように、主電源電圧VMが昇圧目標電圧VtgB(VtgB_S)と一致するように昇圧電源回路20にて昇圧動作が行われる一方で、降圧電源回路10では降圧動作が停止される。図11の昇圧異常ケースにおいて、タイミングTb1及びTb2間の診断モードでは、第1実施形態で述べたように、故障により昇圧動作が停止しており、主電源電圧VMと降圧目標電圧VtgA(VtgA_S)とが一致するように降圧電源回路10が降圧動作を行うことになる。
[Use of monitor circuit in diagnostic mode]
The boost diagnostic process in the diagnostic mode using the monitor circuit 30 will be described. In order to embody the description, FIG. 10 or FIG. 11 will be referred to again to explain the boost diagnosis process in the above-mentioned normal case or boost abnormal case. In the normal case of FIG. 10, in the diagnostic mode between the timings Ta1 and Ta2, as described in the first embodiment, the boost power supply circuit 20 so that the main power supply voltage VM matches the boost target voltage VtgB (VtgB_S). While the step-up operation is performed, the step-down operation is stopped in the step-down power supply circuit 10. In the step-up abnormality case of FIG. 11, in the diagnostic mode between timings Tb1 and Tb2, as described in the first embodiment, the step-up operation is stopped due to a failure, and the main power supply voltage VM and the step-down target voltage VtgA (VtgA_S). The step-down power supply circuit 10 performs a step-down operation so as to match with.

正常ケースではタイミングTa1及びTa2間において、昇圧異常ケースではタイミングTb1及びTb2間において、ステップS16(図9参照)の昇圧診断処理が実行される。診断モードでは、昇圧動作に基づく電圧であって、昇圧目標電圧VtgB_Sと一致することが期待される電圧が主電源電圧VMとして現れているはずであり、これに連動して、昇圧目標電圧VtgB_Sと一致することが期待される電圧が電圧VMdmyとして現れているはずである。故に、MPU62は、診断モードにおける電圧Vdet2を評価電圧Vdet2として取得する。この際、モード遷移に伴う電圧VM及びVMdmyの変動の影響を除外すべく、通常モードから診断モードへ遷移してから所定の安定時間経過後の電圧Vdet2を評価電圧Vdet2として取得する。例えば、タイミングTa2又はTb2直前の電圧Vdet2を評価電圧Vdet2として取得すれば良い。 The boost diagnostic process of step S16 (see FIG. 9) is executed between timings Ta1 and Ta2 in the normal case and between timings Tb1 and Tb2 in the abnormal boosting case. In the diagnostic mode, the voltage based on the boosting operation and expected to match the boosting target voltage VtgB_S should appear as the main power supply voltage VM, and in conjunction with this, the boosting target voltage VtgB_S and The voltage expected to match should appear as the voltage VMdmy. Therefore, the MPU 62 acquires the voltage Vdet2 in the diagnostic mode as the evaluation voltage Vdet2. At this time, in order to exclude the influence of the fluctuation of the voltage VM and VMdmy due to the mode transition, the voltage Vdet2 after the transition from the normal mode to the diagnostic mode and the elapse of a predetermined stable time is acquired as the evaluation voltage Vdet2. For example, the voltage Vdet2 immediately before the timing Ta2 or Tb2 may be acquired as the evaluation voltage Vdet2.

MPU62は、評価電圧Vdet2に基づき所定の昇圧正常条件の充足/不充足を判断することで昇圧電源回路20の異常の有無を診断する。そして、昇圧正常条件が充足している場合には昇圧電源回路20に異常は無いと判断し、昇圧正常条件が充足していない場合には昇圧電源回路20に異常があると判断する。 The MPU 62 diagnoses the presence or absence of an abnormality in the boost power supply circuit 20 by determining whether or not the predetermined boost normal condition is satisfied / unsatisfied based on the evaluation voltage Vdet2. Then, when the normal boosting condition is satisfied, it is determined that there is no abnormality in the boosting power supply circuit 20, and when the normal boosting condition is not satisfied, it is determined that there is an abnormality in the boosting power supply circuit 20.

昇圧正常条件の成否判断(充足/不充足の判断)は、電圧VM及びVMdmyが互いに同じ電圧値を有しているという仮定の下で実行される。昇圧正常条件は、診断モードでの電圧VMdmyが、所定の正常電圧範囲内に収まっているという条件である。ここにおける正常電圧範囲は、診断モードでの昇圧目標電圧(VtgB_S)に対応する電圧範囲であり、故に、電圧VtgB_S_Lから電圧VtgB_S_Hまでの電圧範囲であって良い(図8(b)参照)。但し、正常電圧範囲の下限を電圧VtgB_S_Lよりも低く設定することも可能であり(但し、少なくとも仕様電圧範囲RNGの下限電圧LL以上とされる)、正常電圧範囲の上限を電圧VtgB_S_Hよりも高く設定することも可能である(但し、少なくとも仕様電圧範囲RNGの上限電圧HL以下とされる)。 The success / failure judgment (satisfaction / unsatisfaction judgment) of the normal boosting condition is performed under the assumption that the voltages VM and VMdmy have the same voltage value. The boost normal condition is a condition that the voltage VMdmy in the diagnostic mode is within a predetermined normal voltage range. The normal voltage range here is a voltage range corresponding to the boost target voltage (VtgB_S) in the diagnostic mode, and therefore may be a voltage range from the voltage VtgB_S_L to the voltage VtgB_S_H (see FIG. 8B). However, the lower limit of the normal voltage range can be set lower than the voltage VtgB_S_L (however, at least the lower limit voltage LL of the specified voltage range RNG or more), and the upper limit of the normal voltage range is set higher than the voltage VtgB_S_H. (However, at least the upper limit voltage HL of the specified voltage range RNG or less).

既知情報である分圧抵抗R7及びR8間の抵抗値比と、評価電圧Vdet2とから、昇圧正常条件の成否判断が可能である。尚、仕様電圧範囲RNGの下限電圧VLLの値は、電圧源VS2の出力電圧VBの公称電圧値(例えば3V)よりも高いため、仮に診断モードで昇圧動作が停止していたのであれば昇圧正常条件が充足することは無い。 From the resistance value ratio between the voltage dividing resistors R7 and R8, which is known information, and the evaluation voltage Vdet2, it is possible to determine the success or failure of the normal boosting condition. The value of the lower limit voltage V LL specifications voltage range RNG is higher than the nominal voltage value of the output voltage VB of the voltage source VS2 (e.g. 3V), if if the boosting operation in the diagnostic mode has stopped boost Normal conditions are never met.

図10の正常ケースでは昇圧正常条件が充足される。図11の昇圧異常ケースでは昇圧電源回路20の故障により昇圧動作が停止しているので昇圧正常条件が充足しない。 In the normal case of FIG. 10, the normal boosting condition is satisfied. In the case of abnormal boosting in FIG. 11, the normal boosting condition is not satisfied because the boosting operation is stopped due to the failure of the boosting power supply circuit 20.

第1又は第2実施形態の構成の如く、主電源電圧VMを監視する場合、主電源電圧VMが降圧動作に基づくものか昇圧動作に基づくものであるのかを区別すべく、各電源回路の出力電圧精度及び電圧Vdetの読み取り精度を高めることが要請される。第3実施形態では、直流的に主電源ラインLN1と切り離されたモニタ用ラインLN1’の電圧VMdmyを監視するため、そのような要請が緩和される。 When monitoring the main power supply voltage VM as in the configuration of the first or second embodiment, the output of each power supply circuit is used to distinguish whether the main power supply voltage VM is based on a step-down operation or a step-up operation. It is required to improve the voltage accuracy and the reading accuracy of the voltage Vdet. In the third embodiment, such a request is relaxed because the voltage VMdmy of the monitor line LN1'which is directly separated from the main power supply line LN1 is monitored.

MPU62にはA/Dコンバータが含まれている。MPU62は、アナログの評価電圧Vdet2をA/Dコンバータにてデジタルの電圧値に変換し、得られた電圧値に基づいて昇圧正常条件の充足/不充足を判断する。或いは、A/Dコンバータの代わりに、ECU1cに複数のコンパレータから成るウィンドウコンパレータを設けておき、ウィンドウコンパレータを用いて昇圧正常条件の充足/不充足を判断しても良い。 The MPU 62 includes an A / D converter. The MPU 62 converts the analog evaluation voltage Vdet2 into a digital voltage value by the A / D converter, and determines whether the boost normal condition is satisfied / unsatisfied based on the obtained voltage value. Alternatively, instead of the A / D converter, the ECU 1c may be provided with a window comparator composed of a plurality of comparators, and the window comparator may be used to determine the satisfaction / non-satisfaction of the normal boosting condition.

[通常モードでのモニタ回路の利用(通常モード診断処理)]
モニタ回路30は通常モードにおいても有効に機能させることができる。通常モードにおいて、MPU62がモニタ回路30を用いて行うことのできる通常モード診断処理を説明する。
[Use of monitor circuit in normal mode (normal mode diagnostic processing)]
The monitor circuit 30 can function effectively even in the normal mode. The normal mode diagnostic process that the MPU 62 can perform using the monitor circuit 30 in the normal mode will be described.

MPU62は、通常モード診断処理において、電圧VMdmyに基づき(実際には電圧Vdet2に基づき)昇圧動作が実行されているか否かを監視し、昇圧動作が実行されていると判断したとき、ECU1cに含まれる電源装置に異常(以下、便宜上、特定異常と称する)があると判定する。ECU1cに含まれる電源装置は、電源回路10及び20を含む他、帰還電圧VfbA及びVfbBを生成する回路(図13では分圧回路DIV4)を含む。特定異常は、主に、電源回路10及び20の何れかにおける異常であるが、帰還電圧VfbA及びVfbBを生成する回路等における異常も、特定異常に属しうる。 The MPU 62 monitors whether or not the boosting operation is executed based on the voltage VMdmy (actually based on the voltage Vdet2) in the normal mode diagnostic processing, and when it is determined that the boosting operation is being executed, the MPU 62 is included in the ECU 1c. It is determined that there is an abnormality in the power supply device (hereinafter referred to as a specific abnormality for convenience). The power supply device included in the ECU 1c includes power supply circuits 10 and 20, and also includes a circuit for generating feedback voltages VfbA and VfbB (voltage dividing circuit DIV4 in FIG. 13). The specific abnormality is mainly an abnormality in any of the power supply circuits 10 and 20, but an abnormality in a circuit or the like that generates the feedback voltages VfbA and VfbB can also belong to the specific abnormality.

基本的に通常モードでは昇圧動作は実行されず、電圧VMdmyは電圧源VS2の出力電圧VB未満の電圧となるはずである。しかしながら何らかの異常により、通常モードにて昇圧動作が実行されておれば、電圧VMdmyが昇圧動作の停止時よりも高まる。故に、MPU62は、通常モード診断処理において、電圧Vdet2を所定の判定電圧Vthと比較し、電圧Vdet2が判定電圧Vth以上であれば特定異常があると判定すれば良い(電圧Vdet2が判定電圧Vth未満であれば特定異常があると判定しない)。例えば、“VMdmy≧VLL”となるときに“Vdet2≧Vth”となるよう、判定電圧Vthを定めておけば良い。 Basically, the boosting operation is not executed in the normal mode, and the voltage VMdmy should be a voltage lower than the output voltage VB of the voltage source VS2. However, if the boosting operation is executed in the normal mode due to some abnormality, the voltage VMdmy becomes higher than when the boosting operation is stopped. Therefore, in the normal mode diagnosis process, the MPU 62 may compare the voltage Vdet2 with the predetermined determination voltage Vth, and if the voltage Vdet2 is equal to or higher than the determination voltage Vth, determine that there is a specific abnormality (the voltage Vdet2 is less than the determination voltage Vth). If so, it is not judged that there is a specific abnormality). For example, the determination voltage Vth may be set so that “Vdet2 ≧ Vth” when “VMdmy ≧ V LL”.

特定異常が発生するケースとして、主に、以下の第1特定異常ケース及び第2特定異常ケースが想定される。
第1特定異常ケースは、通常モードにおいて、降圧電源回路10の故障により降圧動作を停止しており、代わりに昇圧電源回路20が昇圧動作を行うケースである。
第2特定異常ケースは、通常モードにおいて、降圧電源回路10に故障は発生していないが、昇圧電源回路20が昇圧動作を行うケースである。例えば、昇圧目標電圧VtgBが設計値を超えて過剰に高まるようなケースが、第2特定異常ケースに当てはまる。仮に帰還電圧VfbBが加わるべきノードがグランドに短絡するような異常が発生したならば、昇圧電源回路20は主電源電圧VMに関係なく昇圧動作を行うことになる。
As the cases where the specific abnormality occurs, the following first specific abnormality case and second specific abnormality case are mainly assumed.
The first specific abnormality case is a case in which the step-down operation is stopped due to a failure of the step-down power supply circuit 10 in the normal mode, and the step-up power supply circuit 20 performs the step-up operation instead.
The second specific abnormality case is a case in which the step-down power supply circuit 10 does not have a failure in the normal mode, but the step-up power supply circuit 20 performs the step-up operation. For example, a case in which the boost target voltage VtgB exceeds the design value and is excessively increased corresponds to the second specific abnormality case. If an abnormality occurs in which the node to which the feedback voltage VfbB should be applied is short-circuited to the ground, the boost power supply circuit 20 performs the boost operation regardless of the main power supply voltage VM.

特定異常があると判断した場合、MPU62は所定のエラー処理を行う。ここにおけるエラー処理は、ステップS30(図9参照)のエラー処理と同一又は類似するものであって良い。 When it is determined that there is a specific abnormality, the MPU 62 performs a predetermined error processing. The error processing here may be the same as or similar to the error processing in step S30 (see FIG. 9).

通常モード診断処理により、通常モードにおいても、電源装置の異常(主に電源回路10又は20の異常)の有無を監視することが可能となる。 The normal mode diagnostic process makes it possible to monitor the presence or absence of an abnormality in the power supply device (mainly an abnormality in the power supply circuit 10 or 20) even in the normal mode.

但し、MPU62は、通常モードであっても、電圧VAの低下時には通常モード診断処理を非実行とすると良い。電圧VAの低下に伴って主電源電圧VMが低下したときに昇圧動作が行われるのは、正しい挙動だからである。具体的には、ECU1cに、電圧VAを検出する電圧検出回路(不図示)を設けておき、電圧検出回路にて検出された電圧VAが所定の低下判定電圧Vth2以下であるときには、通常モード診断処理を非実行とすると良い。降圧電源回路10の特性を考慮しつつ、例えば、電圧VtgB_N_H以上の電圧が低下判定電圧Vth2に設定される。電圧VAが所定の低下判定電圧Vth2以下となって通常モード診断処理が非実行とされている状態から、電圧VAが回復して(上昇して)低下判定電圧Vth2を上回ったならば、通常モード診断処理を再開して良い。 However, even in the normal mode, the MPU 62 may not execute the normal mode diagnostic process when the voltage VA drops. This is because the boosting operation is performed when the main power supply voltage VM drops as the voltage VA drops because of the correct behavior. Specifically, the ECU 1c is provided with a voltage detection circuit (not shown) for detecting the voltage VA, and when the voltage VA detected by the voltage detection circuit is equal to or lower than the predetermined drop determination voltage Vth2, the normal mode diagnosis is performed. It is good to make the process non-executive. While considering the characteristics of the step-down power supply circuit 10, for example, a voltage equal to or higher than the voltage VtgB_N_H is set to the drop determination voltage Vth2. If the voltage VA recovers (rises) and exceeds the drop judgment voltage Vth2 from the state in which the normal mode diagnostic process is not executed when the voltage VA becomes the predetermined drop judgment voltage Vth2 or less, the normal mode is used. The diagnostic process may be resumed.

<<第4実施形態>>
本発明の第4実施形態を説明する。第4実施形態では、第1〜第3実施形態に対する補足事項、変形技術等を説明する。
<< Fourth Embodiment >>
A fourth embodiment of the present invention will be described. In the fourth embodiment, supplementary items, deformation techniques, and the like for the first to third embodiments will be described.

任意の信号又は電圧に関して、上述の主旨を損なわない形で、それらのハイレベルとローレベルの関係を逆にしても良い。 For any signal or voltage, the high-level and low-level relationships may be reversed in a manner that does not compromise the above-mentioned gist.

各実施形態に示されたFET(電界効果トランジスタ)のチャネルの種類は例示であり、Nチャネル型のFETがPチャネル型のFETに変更されるように、或いは、Pチャネル型のFETがNチャネル型のFETに変更されるように、FETを含む回路の構成は変形され得る。 The channel types of FETs (Field Effect Transistors) shown in each embodiment are examples, so that the N-channel type FET is changed to the P-channel type FET, or the P-channel type FET is N-channel. The configuration of the circuit containing the FET can be modified so that it is changed to a type FET.

上述の任意のトランジスタは、任意の種類のトランジスタであって良い。例えば、MOSFETとして上述された任意のトランジスタ(特に例えばスイッチングトランジスタM1)を、接合型FET、IGBT(Insulated Gate Bipolar Transistor)又はバイポーラトランジスタに置き換えることも可能である。任意のトランジスタは第1電極、第2電極及び制御電極を有する。FETにおいては、第1及び第2電極の内の一方がドレインで他方がソースであり且つ制御電極がゲートである。IGBTにおいては、第1及び第2電極の内の一方がコレクタで他方がエミッタであり且つ制御電極がゲートである。IGBTに属さないバイポーラトランジスタにおいては、第1及び第2電極の内の一方がコレクタで他方がエミッタであり且つ制御電極がベースである。 The above-mentioned arbitrary transistor may be any kind of transistor. For example, any transistor described above as a MOSFET (particularly, switching transistor M1) can be replaced with a junction FET, an IGBT (Insulated Gate Bipolar Transistor), or a bipolar transistor. Any transistor has a first electrode, a second electrode and a control electrode. In the FET, one of the first and second electrodes is a drain, the other is a source, and the control electrode is a gate. In the IGBT, one of the first and second electrodes is a collector, the other is an emitter, and the control electrode is a gate. In a bipolar transistor that does not belong to an IGBT, one of the first and second electrodes is a collector, the other is an emitter, and the control electrode is the base.

本発明の実施形態は、特許請求の範囲に示された技術的思想の範囲内において、適宜、種々の変更が可能である。以上の実施形態は、あくまでも、本発明の実施形態の例であって、本発明ないし各構成要件の用語の意義は、以上の実施形態に記載されたものに制限されるものではない。上述の説明文中に示した具体的な数値は、単なる例示であって、当然の如く、それらを様々な数値に変更することができる。 The embodiments of the present invention can be appropriately modified in various ways within the scope of the technical idea shown in the claims. The above embodiments are merely examples of the embodiments of the present invention, and the meanings of the terms of the present invention and the constituent requirements are not limited to those described in the above embodiments. The specific numerical values shown in the above description are merely examples, and as a matter of course, they can be changed to various numerical values.

1、1a、1b、1c ECU
10 降圧電源回路
20 昇圧電源回路
30 モニタ回路
61 CANトランシーバ
62 MPU
63 通信モジュール
64 GPS処理部
VS1 電圧源(第1電圧源)
VS2 電圧源(第2電圧源)
LN1 主電源ライン
LN1’ モニタ用ライン
DIV1〜DIV4 分圧回路
1,1a, 1b, 1c ECU
10 Step-down power supply circuit 20 Step-up power supply circuit 30 Monitor circuit 61 CAN transceiver 62 MPU
63 Communication module 64 GPS processing unit VS1 voltage source (first voltage source)
VS2 voltage source (second voltage source)
LN1 Main power supply line LN1'Monitor line DIV1 to DIV4 Voltage divider circuit

Claims (12)

降圧出力端子を有し、第1電圧源からの電圧を降圧することによって前記降圧出力端子から降圧出力電圧を出力可能な降圧電源回路と、
昇圧出力端子を有し、第2電圧源からの電圧を昇圧することによって前記昇圧出力端子から昇圧出力電圧を出力可能な昇圧電源回路と、
前記降圧出力端子及び前記昇圧出力端子が共通に接続され、前記降圧電源回路の出力又は前記昇圧電源回路の出力に基づく主電源電圧が加わる主電源ラインと、
前記降圧出力電圧の目標となる降圧目標電圧及び前記昇圧出力電圧の目標となる昇圧目標電圧を設定する制御部と、を備え、
前記制御部は、前記降圧目標電圧を前記昇圧目標電圧より高く設定する通常モード又は前記昇圧目標電圧を前記降圧目標電圧より高く設定する診断モードにて動作可能であり、前記診断モードにおいて前記昇圧電源回路の異常の有無を診断する
ことを特徴とする電源装置。
A step-down power supply circuit having a step-down output terminal and capable of outputting a step-down output voltage from the step-down output terminal by stepping down the voltage from the first voltage source.
A boost power supply circuit that has a boost output terminal and can output a boost output voltage from the boost output terminal by boosting the voltage from the second voltage source.
A main power supply line in which the step-down output terminal and the step-up output terminal are commonly connected and a main power supply voltage based on the output of the step-down power supply circuit or the output of the step-up power supply circuit is applied.
A control unit for setting a step-down target voltage that is a target of the step-down output voltage and a step-up target voltage that is a target of the step-up output voltage is provided.
The control unit can operate in a normal mode in which the step-down target voltage is set higher than the step-up target voltage or a diagnostic mode in which the step-up target voltage is set higher than the step-down target voltage. A power supply device characterized by diagnosing the presence or absence of abnormalities in a circuit.
前記制御部は、前記通常モードを基準に前記降圧目標電圧を低下させるとともに前記昇圧目標電圧を上昇させることで、前記診断モードにおいて前記昇圧目標電圧を前記降圧目標電圧より高く設定する
ことを特徴とする請求項1に記載の電源装置。
The control unit is characterized in that the step-up target voltage is set higher than the step-down target voltage in the diagnostic mode by lowering the step-down target voltage and increasing the step-up target voltage based on the normal mode. The power supply device according to claim 1.
前記降圧電源回路は、降圧用トランジスタを有し、前記降圧用トランジスタのスイッチングを伴う降圧動作により前記降圧出力電圧を生成する降圧スイッチングレギュレータであって、前記主電源電圧と前記降圧目標電圧との関係に応じて前記降圧動作を実行又は停止し、
前記昇圧電源回路は、昇圧用トランジスタを有し、前記昇圧用トランジスタのスイッチングを伴う昇圧動作により前記昇圧出力電圧を生成する昇圧スイッチングレギュレータであって、前記主電源電圧と前記昇圧目標電圧との関係に応じて前記昇圧動作を実行又は停止する
ことを特徴とする請求項1又は2に記載の電源装置。
The step-down power supply circuit is a step-down switching regulator that has a step-down transistor and generates the step-down output voltage by a step-down operation accompanied by switching of the step-down transistor, and is a relationship between the main power supply voltage and the step-down target voltage. The step-down operation is executed or stopped according to
The boost power supply circuit is a boost switching regulator that has a boost transistor and generates the boost output voltage by a boost operation accompanied by switching of the boost transistor, and is a relationship between the main power supply voltage and the boost target voltage. The power supply device according to claim 1 or 2, wherein the boosting operation is executed or stopped according to the above.
複数の分圧抵抗の直列回路から成り、前記主電源電圧を分圧することで降圧用帰還電圧を生成する降圧用分圧回路と、
他の複数の分圧抵抗の直列回路から成り、前記主電源電圧を分圧することで昇圧用帰還電圧を生成する昇圧用分圧回路と、を更に備え、
前記降圧電源回路は、前記降圧用帰還電圧が所定の降圧用基準電圧に一致又は近づくよう前記降圧動作を実行又は停止し、
前記昇圧電源回路は、前記昇圧用帰還電圧が所定の昇圧用基準電圧に一致又は近づくよう前記昇圧動作を実行又は停止し、
前記降圧用分圧回路及び前記昇圧用分圧回路は、夫々に、分圧比が可変となるように構成され、
前記制御部は、前記降圧用分圧回路における分圧比の可変設定を通じて前記降圧目標電圧を可変設定し、前記昇圧用分圧回路における分圧比の可変設定を通じて前記昇圧目標電圧を可変設定する
ことを特徴とする請求項3に記載の電源装置。
A step-down voltage divider circuit that consists of a series circuit of a plurality of voltage divider resistors and generates a step-down feedback voltage by dividing the main power supply voltage.
It is further provided with a boosting voltage dividing circuit, which is composed of a series circuit of a plurality of other voltage dividing resistors and generates a boosting feedback voltage by dividing the main power supply voltage.
The step-down power supply circuit executes or stops the step-down operation so that the step-down feedback voltage matches or approaches a predetermined step-down reference voltage.
The boost power supply circuit executes or stops the boost operation so that the boost feedback voltage matches or approaches a predetermined boost reference voltage.
The step-down voltage divider circuit and the step-up voltage divider circuit are each configured so that the voltage division ratio is variable.
The control unit variably sets the step-down target voltage through the variable setting of the voltage dividing ratio in the step-down voltage dividing circuit, and variably sets the step-up target voltage through the variable setting of the voltage dividing ratio in the step-up voltage dividing circuit. The power supply device according to claim 3.
複数の分圧抵抗の直列回路から成り、前記主電源電圧を互いに異なる分圧比で分圧することで降圧用帰還電圧及び昇圧用帰還電圧を生成する分圧回路を更に備え、
前記降圧電源回路は、前記降圧用帰還電圧が所定の降圧用基準電圧に一致又は近づくよう前記降圧動作を実行又は停止し、
前記昇圧電源回路は、前記昇圧用帰還電圧が所定の昇圧用基準電圧に一致又は近づくよう前記昇圧動作を実行又は停止し、
前記分圧回路は、前記主電源電圧から前記降圧用帰還電圧を得るための分圧比及び前記主電源電圧から前記昇圧用帰還電圧を得るための分圧比が可変となるよう構成され、
前記制御部は、これらの分圧比を前記通常モード及び前記診断モード間の切り替わりにおいて同時に変化させることで、前記降圧目標電圧と前記昇圧目標電圧を同時に変化させる
ことを特徴とする請求項3に記載の電源装置。
It is composed of a series circuit of a plurality of voltage dividing resistors, and further includes a voltage dividing circuit that generates a step-down feedback voltage and a step-up feedback voltage by dividing the main power supply voltage at different voltage dividing ratios.
The step-down power supply circuit executes or stops the step-down operation so that the step-down feedback voltage matches or approaches a predetermined step-down reference voltage.
The boost power supply circuit executes or stops the boost operation so that the boost feedback voltage matches or approaches a predetermined boost reference voltage.
The voltage dividing circuit is configured so that the voltage dividing ratio for obtaining the step-down feedback voltage from the main power supply voltage and the voltage dividing ratio for obtaining the step-up feedback voltage from the main power supply voltage are variable.
The third aspect of claim 3, wherein the control unit simultaneously changes the step-down target voltage and the step-up target voltage by changing these voltage division ratios at the same time when switching between the normal mode and the diagnostic mode. Power supply.
前記複数の分圧抵抗の直列回路は前記主電源ラインとグランドとの間に挿入され、
前記分圧回路において、前記複数の分圧抵抗の一部の分圧抵抗に対しバイパス回路が並列接続され、
前記直列回路における互いに異なる第1ノード及び第2ノードに前記降圧用帰還電圧及び前記昇圧用帰還電圧が発生し、前記バイパス回路が並列接続される前記一部の分圧抵抗は前記第1ノードと前記第2ノードとの間に介在し、
前記制御部は、前記バイパス回路の状態の制御により、前記一部の分圧抵抗と前記バイパス回路との並列回路の抵抗値を可変とし、前記通常モード及び前記診断モード間の切り替わりにおいて前記並列回路の抵抗値を変化させることで前記主電源電圧から前記降圧用帰還電圧を得るための分圧比及び前記主電源電圧から前記昇圧用帰還電圧を得るための分圧比を同時に変化させ、これによって前記降圧目標電圧と前記昇圧目標電圧を同時に変化させる
ことを特徴とする請求項5に記載の電源装置。
The series circuit of the plurality of voltage dividing resistors is inserted between the main power supply line and the ground.
In the voltage dividing circuit, a bypass circuit is connected in parallel to some of the voltage dividing resistors of the plurality of voltage dividing resistors.
The step-down feedback voltage and the step-up feedback voltage are generated in the first node and the second node which are different from each other in the series circuit, and the partial voltage dividing resistor to which the bypass circuit is connected in parallel is the same as the first node. Intervening between the second node and
The control unit changes the resistance value of the parallel circuit between the partial voltage dividing resistance and the bypass circuit by controlling the state of the bypass circuit, and the parallel circuit is switched between the normal mode and the diagnostic mode. By changing the resistance value of, the voltage dividing ratio for obtaining the step-down feedback voltage from the main power supply voltage and the voltage dividing ratio for obtaining the boosting feedback voltage from the main power supply voltage are simultaneously changed, thereby causing the step-down. The power supply device according to claim 5, wherein the target voltage and the boost target voltage are changed at the same time.
前記制御部は、前記診断モードにおいて、前記主電源電圧に基づき前記昇圧電源回路の異常の有無を診断する
ことを特徴とする請求項1〜6の何れかに記載の電源装置。
The power supply device according to any one of claims 1 to 6, wherein the control unit diagnoses the presence or absence of an abnormality in the boost power supply circuit based on the main power supply voltage in the diagnosis mode.
前記制御部は、前記診断モードにおいて、前記主電源電圧が、前記診断モードでの前記昇圧目標電圧に対応する所定の正常電圧範囲内に収まっているか否かを検出することで、前記昇圧電源回路の異常の有無を診断する
ことを特徴とする請求項7に記載の電源装置。
The control unit detects whether or not the main power supply voltage in the diagnostic mode is within a predetermined normal voltage range corresponding to the boosted target voltage in the diagnostic mode, thereby detecting the boosted power supply circuit. The power supply device according to claim 7, wherein the presence or absence of an abnormality is diagnosed.
前記昇圧用トランジスタに接続され、前記昇圧動作が実行されているとき、前記第2電圧源からの電圧を昇圧した電圧であって且つ前記昇圧出力端子での電圧と異なる電圧を所定のモニタ用ラインに発生させるモニタ回路を更に備え、
前記制御部は、前記診断モードにおいて、前記モニタ用ラインの電圧に基づいて前記昇圧電源回路の異常の有無を診断する
ことを特徴とする請求項3〜6の何れかに記載の電源装置。
When connected to the boosting transistor and the boosting operation is being executed, a voltage that boosts the voltage from the second voltage source and is different from the voltage at the boosting output terminal is applied to a predetermined monitoring line. Further equipped with a monitor circuit to generate voltage
The power supply device according to any one of claims 3 to 6, wherein the control unit diagnoses the presence or absence of an abnormality in the boost power supply circuit based on the voltage of the monitor line in the diagnosis mode.
前記制御部は、前記通常モードにおいて通常モード診断処理を実行可能であり、前記通常モード診断処理において、前記モニタ用ラインの電圧に基づき前記昇圧動作が実行されているか否かを監視し、前記昇圧動作が実行されていると判断したとき、当該電源装置に異常があると判定する
ことを特徴とする請求項9に記載の電源装置。
The control unit can execute the normal mode diagnostic process in the normal mode, and in the normal mode diagnostic process, monitors whether or not the boosting operation is executed based on the voltage of the monitor line, and the boosting is performed. The power supply device according to claim 9, wherein when it is determined that the operation is being executed, it is determined that the power supply device has an abnormality.
前記主電源電圧が所定電圧範囲内に収まることを要求する電圧精度仕様が前記主電源電圧に対して定められており、
前記通常モードにおける前記降圧目標電圧及び前記昇圧目標電圧、並びに、前記診断モードにおける前記降圧目標電圧及び前記昇圧目標電圧は、全て、前記所定電圧範囲内に収まる
ことを特徴とする請求項1〜10の何れかに記載の電源装置。
A voltage accuracy specification that requires the main power supply voltage to be within a predetermined voltage range is defined for the main power supply voltage.
Claims 1 to 10 are characterized in that the step-down target voltage and the step-up target voltage in the normal mode, and the step-down target voltage and the step-up target voltage in the diagnostic mode are all within the predetermined voltage range. The power supply according to any one of.
請求項1〜11の何れかに記載の電源装置を備え、車両に搭載される通報モジュールであって、
前記車両の位置を表す位置情報を取得する位置情報取得装置と、
所定の通報条件が成立したときに前記位置情報を含む所定の緊急通報信号を無線にて外部装置に送信可能な外部通信装置と、
前記車両に搭載された他の回路と通信を行う車両内通信装置と、を備え、
前記位置情報取得装置、前記外部通信装置及び前記車両内通信装置、並びに、前記電源装置における前記制御部は、前記主電源電圧に基づいて駆動する
ことを特徴とする通報モジュール。
A notification module including the power supply device according to any one of claims 1 to 11 and mounted on a vehicle.
A position information acquisition device that acquires position information representing the position of the vehicle, and
An external communication device that can wirelessly transmit a predetermined emergency call signal including the location information to an external device when a predetermined report condition is satisfied.
It is provided with an in-vehicle communication device that communicates with other circuits mounted on the vehicle.
A notification module characterized in that the position information acquisition device, the external communication device, the in-vehicle communication device, and the control unit in the power supply device are driven based on the main power supply voltage.
JP2019194122A 2019-10-25 2019-10-25 Power supply and notification module Active JP7360299B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019194122A JP7360299B2 (en) 2019-10-25 2019-10-25 Power supply and notification module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019194122A JP7360299B2 (en) 2019-10-25 2019-10-25 Power supply and notification module

Publications (2)

Publication Number Publication Date
JP2021069222A true JP2021069222A (en) 2021-04-30
JP7360299B2 JP7360299B2 (en) 2023-10-12

Family

ID=75637623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019194122A Active JP7360299B2 (en) 2019-10-25 2019-10-25 Power supply and notification module

Country Status (1)

Country Link
JP (1) JP7360299B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118685A (en) * 2000-08-04 2002-04-19 Matsushita Electric Ind Co Ltd Urgent message system and terminal equipment thereof
JP2005335470A (en) * 2004-05-25 2005-12-08 Denso Corp Occupant crash protection device
JP2006213273A (en) * 2005-02-07 2006-08-17 Toyota Motor Corp Power supply control device
JP2007015474A (en) * 2005-07-06 2007-01-25 Toyota Motor Corp Electric power steering device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118685A (en) * 2000-08-04 2002-04-19 Matsushita Electric Ind Co Ltd Urgent message system and terminal equipment thereof
JP2005335470A (en) * 2004-05-25 2005-12-08 Denso Corp Occupant crash protection device
JP2006213273A (en) * 2005-02-07 2006-08-17 Toyota Motor Corp Power supply control device
JP2007015474A (en) * 2005-07-06 2007-01-25 Toyota Motor Corp Electric power steering device

Also Published As

Publication number Publication date
JP7360299B2 (en) 2023-10-12

Similar Documents

Publication Publication Date Title
US7586296B2 (en) Power supply apparatus
JP4572774B2 (en) Vehicle power supply
US9862239B2 (en) Antenna driving device
US7362595B2 (en) DC-DC converter
US7893673B2 (en) Step-up switching power supply device, and electronic device provided therewith
US9762116B2 (en) Voltage conversion apparatus
US20090102395A1 (en) Control circuit and method for self-exciting capacitor charging circuit
JP2016092958A (en) Power supply circuit device
JP2013240157A (en) Power supply device, on-vehicle apparatus, and vehicle
US7742317B2 (en) Precharging boost converters in DC to DC power converters
WO2021059795A1 (en) Electronic control device
US20150002124A1 (en) Dc-dc converter
CN111630763B (en) Boost type switching power supply circuit
EP2747262A1 (en) Dc-dc converter
CN111837325A (en) Vehicle-mounted DCDC converter
CN112218788A (en) In-vehicle power supply control device and in-vehicle power supply system
JP6848659B2 (en) Buck-boost converter and power supply system
JP7360299B2 (en) Power supply and notification module
JP2015116927A (en) Auxiliary power unit
JP2015089268A (en) Drive circuit
US11411397B2 (en) Polarity reversal protection circuit
US11283359B2 (en) Synchronous rectification DC-DC converter and switching power supply device
JP2007318920A (en) Switching power supply and method and circuit for controlling the same
JP6030335B2 (en) Power supply device, in-vehicle equipment, vehicle
WO2020008732A1 (en) Boosting power supply circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230418

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230612

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230929

R150 Certificate of patent or registration of utility model

Ref document number: 7360299

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150