JP2021064455A - Circuit configuration and electronic device - Google Patents
Circuit configuration and electronic device Download PDFInfo
- Publication number
- JP2021064455A JP2021064455A JP2019186878A JP2019186878A JP2021064455A JP 2021064455 A JP2021064455 A JP 2021064455A JP 2019186878 A JP2019186878 A JP 2019186878A JP 2019186878 A JP2019186878 A JP 2019186878A JP 2021064455 A JP2021064455 A JP 2021064455A
- Authority
- JP
- Japan
- Prior art keywords
- connector
- terminal
- control element
- pin
- circuit configuration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
- Electrophotography Configuration And Component (AREA)
- Details Of Connecting Devices For Male And Female Coupling (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
Abstract
Description
本発明は、複数の基板を有する回路構成体および電子機器に関する。 The present invention relates to circuit configurations and electronic devices having a plurality of substrates.
種々の電子部品がマウントされた電子回路基板（以降、単に「基板」と称する）が広く用いられている。また、相異なる機能を有する複数の基板を相互に接続することによって、複数の機能を統合的に実現する装置が提供されている。例えば、複合機等の画像形成装置に設けられた主制御機能を提供するメイン基板に、オプション機能を提供するサブ基板を接続することによって、オプション機能が実装された画像形成装置が提供される。 Electronic circuit boards on which various electronic components are mounted (hereinafter, simply referred to as "boards") are widely used. Further, an apparatus is provided which realizes a plurality of functions in an integrated manner by connecting a plurality of substrates having different functions to each other. For example, an image forming apparatus in which an optional function is mounted is provided by connecting a sub-board that provides an optional function to a main substrate that provides a main control function provided in an image forming apparatus such as a multifunction device.
一般的に、以上のような複数の基板はコネクタを介して電気的に接続される。近年、部品の共通化やコスト削減を目的として、基板間接続に用いられるコネクタの簡素化が進んでいる。例えば、誤挿入を防止するキーを有さず、点対称である矩形の断面形状を有する角筒状に形成されたコネクタが採用されることがある。 Generally, a plurality of the above substrates are electrically connected via a connector. In recent years, connectors used for inter-board connection have been simplified for the purpose of standardizing parts and reducing costs. For example, a connector formed in a square tube shape having a rectangular cross-sectional shape that is point-symmetrical without having a key to prevent erroneous insertion may be adopted.
以上のように簡素に形成されたコネクタは、本来想定されている向きとは異なる向き（想定外の向き）に挿入される可能性がある。例えば、挿入方向から見てコネクタが点対称に構成されていると、正常な挿入の向きから１８０度回転した向きでコネクタが挿入されること（いわゆる「逆挿し」）が可能である。コネクタ同士が正常に接続されていないと、基板間に意図しない電気的接続が生じる。意図しない箇所に電力が供給されると、電力が供給された素子が異常に発熱する等の問題が発生することがある。 The connector simply formed as described above may be inserted in a direction different from the originally assumed direction (unexpected direction). For example, if the connector is point-symmetrical when viewed from the insertion direction, the connector can be inserted in a direction rotated 180 degrees from the normal insertion direction (so-called "reverse insertion"). If the connectors are not properly connected, unintended electrical connections will occur between the boards. When power is supplied to an unintended location, problems such as abnormal heat generation of the power-supplied element may occur.
コネクタが正常に接続されていないことを検出して電力の供給を停止する技術が提案されている。例えば、特許文献１は、メイン基板とサブ基板とを接続するワイヤーハーネスの両端に同形状のコネクタが設けられる構成において、メイン基板側のコネクタとサブ基板側のコネクタとが逆に挿入されていることを検出し電力の供給を停止することを開示する。
A technique has been proposed in which the power supply is stopped by detecting that the connector is not connected normally. For example, in
特許文献１の技術は、複数の同形状のコネクタが存在する構成において、あるコネクタが間違った接続先に挿入されていることを検出し電力の供給を停止している。
The technique of
しかしながら、前述したように、簡素に形成されたコネクタは、挿入側コネクタと被挿入側コネクタとの組合せが正しくても、誤った向きで挿入されてしまうことがある。以上のような誤挿入状態は、特許文献１において想定されていない。
However, as described above, the simply formed connector may be inserted in the wrong direction even if the combination of the insertion side connector and the insertion side connector is correct. The above-mentioned erroneous insertion state is not assumed in
以上の事情に鑑み、本発明は、誤った向きでコネクタが挿入されると電力の供給が停止される回路構成体および電子機器を提供することを目的とする。 In view of the above circumstances, it is an object of the present invention to provide a circuit configuration and an electronic device in which the power supply is stopped when the connector is inserted in the wrong direction.
上記目的を達成するために、本発明の回路構成体は、電力の供給及び停止を切り替える制御素子と、前記制御素子に接続された端子を含む複数の第１端子を有する第１コネクタと、が設けられた第１基板と、複数の第２端子を有する第２コネクタと、前記第１コネクタおよび前記第２コネクタを介して前記電力が供給される素子と、が設けられた第２基板と、を備え、前記第１コネクタは、前記第２コネクタに対して、複数の向きに挿入可能であり、前記第２コネクタの前記第２端子は、前記第１コネクタが前記第２コネクタに対して第１の向きに挿入された場合に前記端子に接続する正常挿入端子と、前記第１コネクタが前記第２コネクタに対して第２の向きに挿入された場合に前記端子に接続する誤挿入端子と、を含み、前記制御素子は、前記端子と前記正常挿入端子とが接続されているときに前記素子に前記電力を供給し、前記端子と前記誤挿入端子とが接続されているときに前記素子への前記電力を停止する、ことを特徴とする。 In order to achieve the above object, the circuit configuration of the present invention includes a control element for switching power supply and stop, and a first connector having a plurality of first terminals including terminals connected to the control element. A second board provided with a first board provided, a second connector having a plurality of second terminals, and an element to which the power is supplied via the first connector and the second connector. The first connector can be inserted into the second connector in a plurality of directions, and the second terminal of the second connector has the first connector with respect to the second connector. A normal insertion terminal that connects to the terminal when inserted in the direction of 1, and an erroneously inserted terminal that connects to the terminal when the first connector is inserted in the second direction with respect to the second connector. , The control element supplies the power to the element when the terminal and the normal insertion terminal are connected, and the element when the terminal and the erroneous insertion terminal are connected. The power to the connector is stopped.
本発明によれば、誤った向きでコネクタが挿入されると電力の供給が停止される。 According to the present invention, if the connector is inserted in the wrong direction, the power supply is stopped.
以下、本発明の実施形態について添付図面を参照しながら詳細に説明する。以下に説明される各実施形態は、本発明を実現可能な構成の一例に過ぎない。以下の各実施形態は、本発明が適用される装置の構成や各種の条件に応じて適宜に修正または変更することが可能である。また、以下の各実施形態に含まれる要素の組合せの全てが本発明を実現するに必須であるとは限られず、要素の一部を適宜に省略することが可能である。したがって、本発明の範囲は、以下の各実施形態に記載される構成によって限定されるものではない。また、相互に矛盾のない限りにおいて実施形態内に記載された複数の構成を組み合わせた構成も採用可能である。 Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. Each embodiment described below is merely an example of a configuration in which the present invention can be realized. Each of the following embodiments can be appropriately modified or modified according to the configuration of the apparatus to which the present invention is applied and various conditions. Further, not all combinations of elements included in the following embodiments are essential for realizing the present invention, and some of the elements can be omitted as appropriate. Therefore, the scope of the present invention is not limited by the configurations described in each of the following embodiments. Further, as long as there is no mutual contradiction, a configuration in which a plurality of configurations described in the embodiment are combined can also be adopted.
＜第１実施形態＞
図１および図２を参照して、本発明の第１実施形態に係る画像形成装置１００における電源制御について説明する。
<First Embodiment>
The power supply control in the
図１は、本発明の第１実施形態に係る画像形成装置１００の電源に関する要素を示すブロック図である。図１に示すように、画像形成装置１００は、電源ユニット１０１、制御ユニット１０２、リーダーユニット１１１、およびプリンタユニット１１２を有する。
FIG. 1 is a block diagram showing elements related to a power source of the
電源ユニット１０１は、商用電源等の外部電源に接続される電源コード１０３と、画像形成装置１００の各部に電力を供給する電源部１０４とを有する。電源部１０４は、制御ユニット１０２、リーダーユニット１１１、およびプリンタユニット１１２と電気的に接続されている。
The
制御ユニット１０２は、画像形成装置１００を統合的に制御する主制御機能を提供するユニットであって、電源制御部２００を有するメイン基板（第１基板）として構成される。電源制御部２００は、電源部１０４に対して制御信号を送信することによって、リーダーユニット１１１およびプリンタユニット１１２に対する電力の供給を制御する。
The
リーダーユニット１１１は、原稿を読み取り、読み取った原稿に対応する画像データを生成するスキャナユニットである。プリンタユニット１１２は、画像データに基づいて紙等の媒体に画像を形成する印刷ユニットである。
The
図２は、本発明の第１実施形態に係る制御ユニット１０２の構成を示すブロック図である。図２に示すように、制御ユニット１０２は、前述した電源制御部２００、電源部２０１に加え、ＣＰＵ２０２、画像処理部２０３、およびサブ基板用電源部２０９を有する。ＣＰＵ２０２には、制御ユニット１０２内に設けられた電源制御部２００、ＲＯＭ２０４、ＲＡＭ２０５、ストレージ２０６、および操作部Ｉ／Ｆ２０７が接続されている。画像処理部２０３には、リーダーＩ／Ｆ２１１およびプリンタＩ／Ｆ２１２が接続されている。
FIG. 2 is a block diagram showing a configuration of the
電源制御部２００は、ＣＰＵ２０２による制御の下、電源ユニット１０１からの電力の供給によって動作して、制御ユニット１０２の電源部２０１を制御する。電源部２０１は、電源制御部２００による制御の下、電源ユニット１０１から供給された電力を制御ユニット１０２に搭載された各部に供給する。
The power
ＣＰＵ２０２は、種々の演算処理を実行して画像形成装置１００を統合的に制御する中央処理装置である。画像処理部２０３は、ＣＰＵ２０２による制御の下、画像処理を実行するハードロジックであって、例えば、補正、加工、色変換、フィルタ処理、解像度変換を画像データに対して実行する。
The
ＲＯＭ２０４は、不揮発性の記憶媒体であって、ＣＰＵ２０２の演算処理に用いられる動作用の値（定数、変数等）および制御用のプログラムを格納している。ＲＡＭ２０５は、揮発性の記憶媒体であって、ＲＯＭ２０５内のプログラムが展開され実行されるワーキングメモリとして機能する。ストレージ２０６は、不揮発性の記憶媒体であって、画像形成装置１００にて用いられる制御データおよびユーザデータを記憶する。ＣＰＵ２０２は、記憶媒体であるＲＯＭ２０４、ＲＡＭ２０５、およびストレージ２０６にアクセスして、プログラムの実行およびデータの読み書きを実行する。
The
操作部Ｉ／Ｆ２０７は、ＣＰＵ２０２と操作部２０８とを接続するインターフェイスである。操作部２０８は、ユーザから受け付けた操作に対応する操作信号をＣＰＵ２０２に出力する要素であって、例えば、タッチパネルである。ＣＰＵ２０２は、操作部２０８からの操作信号（例えば、コピー指示）に従って処理を実行し、画像形成装置１００の各部を制御して、ユーザに指示された動作を実現する。
The operation unit I /
リーダーＩ／Ｆ２１１は、画像処理部２０３とリーダーユニット１１１とを接続するインターフェイスである。プリンタＩ／Ｆ２１２は、画像処理部２０３とプリンタユニット１１２とを接続するインターフェイスである。リーダーユニット１１１およびプリンタユニット１１２は、画像処理部２０３を介してＣＰＵ２０２に制御されて動作する。
The reader I / F 211 is an interface that connects the
例えば、コピー処理においては、まずリーダーユニット１１１が、画像処理部２０３を介したＣＰＵ２０２からの制御に基づいて、原稿の読取り動作を実行して画像データを生成し、画像処理部２０３に供給する。画像処理部２０３は、リーダーユニット１１１からの画像データに対して種々の画像処理を実行し、プリンタユニット１１２に供給する。プリンタユニット１１２は、画像処理部２０３を介したＣＰＵ２０２からの制御に基づいて、画像処理部２０３からの画像データを媒体にプリントする。
For example, in the copy processing, the
本実施形態の画像形成装置１００には、セキュリティ機能、課金機能等のオプション機能を追加するためのオプションユニット２１０が用いられている。オプションユニット２１０は、オプション機能を実現するのに用いられるユニットであって、制御ユニット１０２によって制御されるサブ基板（第２基板）として構成される。メイン基板である制御ユニット１０２とサブ基板であるオプションユニット２１０とは、後述されるコネクタを介して電気的に接続される。
The
サブ基板用電源部２０９は、電源制御部２００による制御の下、電源部２０１を介して電源ユニット１０１から供給された電力をサブ基板であるオプションユニット２１０に供給する。
Under the control of the power
図３は、本発明の第１実施形態における正常な基板間接続を模式的に示す説明図である。本実施形態のメイン基板３００およびサブ基板４００は、以下に説明されるような回路構成体を構成する。
FIG. 3 is an explanatory diagram schematically showing a normal substrate-to-board connection according to the first embodiment of the present invention. The
制御ユニット１０２を構成するメイン基板３００は、制御素子３１０とコネクタ３２０（第１コネクタ）とを有する。制御素子３１０は、スイッチとして機能する電界効果トランジスタ（ＦＥＴ）である。コネクタ３２０は、ピンＡおよびピンＢを含む複数のピン（第１端子）を有するコネクタであって、不図示の筐体によってサブ基板４００のコネクタ４２０と嵌合可能である。
The
ＦＥＴである制御素子３１０に関して、ゲートがコネクタ３２０のピンＢ（制御端子）に接続されており、ドレインが電源部２０１に接続されており、ソースがコネクタ３２０のピンＡ（供給端子）に接続されている。制御素子３１０においては、ゲートに入力される信号レベル（すなわち、ピンＢの信号レベル）に従って、電源部２０１とピンＡとの導通、ひいてはピンＡへの電力の供給が制御される。
Regarding the
オプションユニット２１０を構成するサブ基板４００は、素子４１０とコネクタ４２０（第２コネクタ）とを有する。コネクタ４２０は、ピンａ、ピンｂ、ピンｅ、およびピンｆを含む複数のピン（第２端子）を有するコネクタであって、不図示の筐体によってメイン基板３００のコネクタ３２０と嵌合可能である。素子４１０は、例えば、ｅＭＭＣ（embedded Multi-Media Card）であって、電源がコネクタ４２０のピンａに接続されており、信号線がコネクタ４２０のピンｅに接続されている。
The sub-board 400 constituting the
コネクタ３２０およびコネクタ４２０は、それぞれ、挿入方向（図３の上下方向）から見て点対称である矩形の断面形状を有する角筒状に形成されている。コネクタ４２０において、ピンｂおよびピンｆは、コネクタ３２０，４２０の挿入方向（図３の上下方向）から見て点対称に配置されている。ピンｂは接地され（すなわち、ＧＮＤに接続され）、ピンｆは未接続（Non Connection，ＮＣ）の状態にある。コネクタ３２０とコネクタ４２０とが正しい向きで接続されると、図３に示すように、コネクタ３２０のピンＢとコネクタ４２０のピンｂ（正常挿入端子）とが接続される。他方、コネクタ３２０とコネクタ４２０とが逆向き（図５）で接続されると、コネクタ３２０のピンＢとコネクタ４２０のピンｆ（誤挿入端子）とが接続される。すなわち、基板挿入（コネクタ挿入）の向きに応じて、コネクタ３２０のピンＢ（制御端子）に接続されるコネクタ４２０のピンがピンｂとピンｆとのいずれかに切り替わる。
The
オプションユニット２１０を構成するサブ基板４００が、制御ユニット１０２を構成するメイン基板３００に正しい向きで正常に挿入されると、コネクタ３２０のピンＢと、ＧＮＤであるコネクタ４２０のピンｂとが接続される。結果として、ピンＢを介して制御素子３１０のゲートにＬｏｗレベルの信号が入力され、制御素子３１０のドレイン・ソース間が導通するので、素子４１０に電力が供給される。
When the sub-board 400 constituting the
図４は、本発明の第１実施形態において基板間が正常に接続された場合の電源制御のタイミングチャートである。まず、時刻５００において、電力が制御素子３１０（ドレイン）に供給される。次いで、時刻５０１において、コネクタ４２０のピンｂがコネクタ３２０のピンＢに正常に接続されると、制御素子３１０（ゲート）にＬｏｗレベルの信号が入力される。その後、時刻５０２において、Ｌｏｗレベルの信号が供給された制御素子３１０のドレイン・ソース間が導通し、コネクタ３２０のピンＡに電力が供給される。
FIG. 4 is a timing chart of power supply control when the substrates are normally connected in the first embodiment of the present invention. First, at time 500, electric power is supplied to the control element 310 (drain). Then, at time 501, when the pin b of the connector 420 is normally connected to the pin B of the
図５は、本発明の第１実施形態における誤った基板間接続を模式的に示す説明図である。概略的には、メイン基板３００のコネクタ３２０とサブ基板４００のコネクタ４２０とが、図３の向きとは１８０度回転した誤った向きで挿入される（すなわち、逆挿しされる）。結果として、正しい向きで挿入された場合と比較して、ピン（端子）の接続が変化する。
FIG. 5 is an explanatory diagram schematically showing an erroneous inter-board connection in the first embodiment of the present invention. Generally, the
図５に示すように、コネクタ３２０とコネクタ４２０とが誤った向きで接続されると、コネクタ３２０のピンＢと、ＮＣ（未接続）であるコネクタ４２０のピンｆとが接続される。結果として、正常挿入時（図３，図４）とは逆の論理値を示すＨｉｇｈレベルの信号がピンＢを介して制御素子３１０のゲートに入力され、制御素子３１０のドレイン・ソース間が導通しない（遮断される）ので、素子４１０に電力が供給されない。
As shown in FIG. 5, when the
図６は、本発明の第１実施形態において基板間が誤って接続（逆挿し）された場合の電源制御のタイミングチャートである。まず、時刻６００において、電力が制御素子３１０（ドレイン）に供給される。次いで、時刻６０１において、コネクタ４２０のＮＣピンｆがコネクタ３２０のピンＢに誤って接続されると、制御素子３１０（ゲート）にＨｉｇｈレベルの信号が入力されたままとなる。その後、時刻６０２において、Ｈｉｇｈレベルの信号が供給されている制御素子３１０のドレイン・ソース間は導通しないので、コネクタ３２０のピンＡには電力が供給されない。
FIG. 6 is a timing chart of power supply control when the substrates are erroneously connected (reversely inserted) in the first embodiment of the present invention. First, at time 600, electric power is supplied to the control element 310 (drain). Then, at time 601 if the NC pin f of the connector 420 is erroneously connected to the pin B of the
上記した本実施形態の構成によれば、メイン基板３００（コネクタ３２０）とサブ基板４００（コネクタ４２０）とが誤った向きで挿入されたことが検出可能である。より具体的には、メイン基板３００とサブ基板４００とが挿入される向きに応じて、電源制御に用いられる制御素子３１０のゲートへの入力が変化する（すなわち、論理値が反転する）。メイン基板３００とサブ基板４００とが正常に挿入されている場合のみ制御素子３１０のドレイン・ソース間が導通し、メイン基板３００からサブ基板４００の素子４１０に電力が供給されるので、逆挿しに伴う素子４１０への誤った電力供給が抑制される。
According to the configuration of the present embodiment described above, it is possible to detect that the main board 300 (connector 320) and the sub board 400 (connector 420) are inserted in the wrong directions. More specifically, the input to the gate of the
また、以上の構成によれば、メイン基板３００のコネクタ３２０の１本のピンＢが検知端子として機能するので、複数の検知端子や他の追加部材を必要とする構成と比較して、誤った向きにおける基板挿入をより簡素な構造で検知することができる。
Further, according to the above configuration, since one pin B of the
＜第２実施形態＞
以下、本発明の第２実施形態について説明する。なお、以下に例示する各実施形態において、作用、機能が第１実施形態と同等である要素については、以上の説明で参照した符号を流用して各々の説明を適宜に省略する。
<Second Embodiment>
Hereinafter, the second embodiment of the present invention will be described. In each of the embodiments illustrated below, for elements having the same functions and functions as those in the first embodiment, the reference numerals referred to in the above description will be used and the respective description will be omitted as appropriate.
図７は、本発明の第２実施形態における正常な基板間接続を模式的に示す説明図である。本実施形態のメイン基板７００およびサブ基板８００は、以下に説明されるような回路構成体を構成する。
FIG. 7 is an explanatory diagram schematically showing a normal substrate-to-board connection according to the second embodiment of the present invention. The
制御ユニット１０２を構成するメイン基板７００は、制御素子７１０とコネクタ７２０とを有する。制御素子７１０は、過電流を検知する機能を有するＤＣ−ＤＣコンバータである。コネクタ７２０は、ピンＡおよびピンＢを含む複数のピン（第１端子）を有するコネクタであって、不図示の筐体によってサブ基板８００のコネクタ８２０と嵌合可能である。ＤＣ−ＤＣコンバータである制御素子７１０の出力は、コネクタ７２０のピンＡ（制御端子）に接続されている。
The
オプションユニット２１０を構成するサブ基板８００は、素子８１０とコネクタ８２０とを有する。コネクタ８２０は、ピンａ、ピンｂ、ピンｅ、およびピンｆを含む複数のピン（第２端子）を有するコネクタであって、不図示の筐体によってメイン基板７００のコネクタ７２０と嵌合可能である。素子８１０は、例えば、ｅＭＭＣ（embedded Multi-Media Card）であって、電源がコネクタ８２０の出力ピンであるピンａに接続されている。
The sub-board 800 constituting the
コネクタ８２０において、ピンａおよびピンｅは、コネクタ７２０，８２０の挿入方向（図７の上下方向）から見て点対称に配置されている。ピンｅは接地されている（すなわち、ＧＮＤに接続されている）。コネクタ７２０とコネクタ８２０とが正しい向きで接続されると、図７に示すように、コネクタ７２０のピンＡとコネクタ８２０のピンａ（正常挿入端子）とが接続される。他方、コネクタ７２０とコネクタ８２０とが逆向き（図８）で接続されると、コネクタ７２０のピンＡとコネクタ８２０のピンｅ（誤挿入端子）とが接続される。すなわち、基板挿入（コネクタ挿入）の向きに応じて、ピンＡ（制御端子）に接続されるピンがピンａとピンｅとのいずれかに切り替わる。
In the connector 820, the pins a and e are arranged point-symmetrically when viewed from the insertion direction (vertical direction in FIG. 7) of the
オプションユニット２１０を構成するサブ基板８００が制御ユニット１０２を構成するメイン基板７００に正しい向きで正常に挿入されると、コネクタ７２０のピンＡと、電源に接続されているコネクタ８２０のピンａとが接続される。結果として、素子８１０に電力が供給される。
When the sub-board 800 constituting the
図８は、本発明の第２実施形態における誤った基板間接続を模式的に示す説明図である。概略的には、メイン基板７００のコネクタ７２０とサブ基板８００のコネクタ８２０とが、図７の向きとは１８０度回転した誤った向きで挿入される（すなわち、逆挿しされる）。正しい向きで挿入された場合と比較して、ピン（端子）の接続が変化する。
FIG. 8 is an explanatory diagram schematically showing an erroneous inter-board connection in the second embodiment of the present invention. Generally, the
図８に示すように、コネクタ７２０とコネクタ８２０とが誤った向きで接続されると、コネクタ７２０のピンＡとＧＮＤであるコネクタ８２０のピンｅとが接続されて短絡状態になるので、過電流が流れる。メイン基板７００の制御素子７１０は、以上の過電流を検知すると、素子８１０に対する電力の供給を停止する。
As shown in FIG. 8, if the
上記した本実施形態の構成によれば、第１実施形態と同様に、メイン基板７００（コネクタ７２０）とサブ基板８００（コネクタ８２０）とが誤った向きで挿入されたことが検出可能である。より具体的には、メイン基板７００とサブ基板８００とが挿入される向きに応じて、制御素子７１０に流れる電流が変化する。メイン基板７００とサブ基板８００とが誤って挿入されている場合のみ制御素子７１０が過電流を検知して電力供給を停止するので、逆挿しに伴う素子８１０への誤った電力供給が抑制される。
According to the configuration of the present embodiment described above, it is possible to detect that the main board 700 (connector 720) and the sub board 800 (connector 820) are inserted in the wrong directions as in the first embodiment. More specifically, the current flowing through the
また、以上の構成によれば、メイン基板７００のコネクタ７２０の１本のピンＡが検知端子として機能するので、複数の検知端子や他の追加部材を必要とする構成と比較して、誤った向きにおける基板挿入をより簡素な構造で検知することができる。
Further, according to the above configuration, since one pin A of the
＜他の実施形態＞
以上、本発明の好ましい実施形態について説明したが、以上の実施形態は本発明を実現可能な構成の一例に過ぎない。本発明は、以上の実施形態に記載される構成によって限定されるものではなく、その要旨の範囲内で種々の変形および変更が可能である。具体的な変形の態様を以下に例示する。以上の実施形態および以下の例示から任意に選択された２以上の態様は、相互に矛盾しない限り適宜に併合され得る。
<Other Embodiments>
Although the preferred embodiment of the present invention has been described above, the above embodiment is only an example of a configuration in which the present invention can be realized. The present invention is not limited to the configurations described in the above embodiments, and various modifications and modifications can be made within the scope of the gist thereof. A specific mode of modification is illustrated below. Two or more embodiments arbitrarily selected from the above embodiments and the following examples can be appropriately merged as long as they do not contradict each other.
第１実施形態のコネクタ４２０に関して、ＧＮＤピンおよびＮＣピンは、挿入方向から見て点対称の位置に配置されている限りにおいて、任意の箇所に配置され得る。本変形例においては、コネクタ３２０とコネクタ４２０とが接続した場合、ＧＮＤピンおよびＮＣピンのいずれか一方が、制御素子３１０に対応する検知ピン（例えば、ピンＢ）に接続するように構成される。
With respect to the connector 420 of the first embodiment, the GND pin and the NC pin can be arranged at any position as long as they are arranged at point-symmetrical positions when viewed from the insertion direction. In this modification, when the
同様に、第２実施形態のコネクタ８２０に関して、ＧＮＤピンおよび出力ピンは、挿入方向から見て点対称の位置に配置されている限りにおいて、任意の箇所に配置され得る。本変形例においては、コネクタ７２０とコネクタ８２０とが接続した場合、ＧＮＤピンおよび出力ピンのいずれか一方が、制御素子７１０に対応する検知ピン（例えば、ピンＡ）に接続するように構成される。
Similarly, with respect to the connector 820 of the second embodiment, the GND pin and the output pin can be arranged at any position as long as they are arranged at point-symmetrical positions when viewed from the insertion direction. In this modification, when the
上記した実施形態では、制御ユニット１０２側のコネクタ３２０，７２０およびオプションユニット２１０側のコネクタ４２０，８２０の各々が、挿入方向から見て点対称に構成されている。しかしながら、以上のコネクタ３２０，４２０，７２０，８２０は、誤った向きでも挿入され得る構造であればよく、例えば、挿入方向から見てｎ回回転対称に構成されていればよい。すなわち、本発明のコネクタは、挿入方向から見て点対称である矩形の断面形状を有する角筒状に形成されている構成に限定されず、例えば、挿入方向から見て正方形であってもよく正六角形であってもよい。より一般的には、本発明のコネクタは、正常な向きと誤った向きとを含む複数の向きにおいて挿入可能であるように構成されていればよい。
In the above-described embodiment, the
上記した実施形態では、メイン基板３００，７００に１つの電力が供給されている。しかしながら、メイン基板３００，７００に複数の電力が供給されてもよい。例えば、メイン基板３００に２つの電源が設けられている場合、２つの電源にそれぞれ対応する２つの制御素子３１０がメイン基板３００に設けられると好適である。そして、２つの制御素子３１０のゲートの各々に、検知ピン（例えば、ピンＢ）が接続されると好適である。以上の構成によれば、上記した実施形態のコネクタと同様の構成によって、複数の電源からの電力供給を制御することが可能である。
In the above embodiment, one electric power is supplied to the
本発明は、上記した実施形態のような画像形成装置に限定して適用されるものではなく、複数の基板を有する任意の電子機器（例えば、パーソナルコンピュータ、サーバ装置、空気調和機、遊技機）に適用可能である。また、本発明は、完成品としての電子機器のみならず、複数の基板（例えば、メイン基板およびサブ基板）から構成され、電子機器に組み込み可能な回路構成体にも適用可能である。 The present invention is not limited to the image forming apparatus as in the above embodiment, and any electronic device having a plurality of substrates (for example, a personal computer, a server device, an air conditioner, a game machine). Applicable to. Further, the present invention can be applied not only to an electronic device as a finished product but also to a circuit structure composed of a plurality of boards (for example, a main board and a sub board) and which can be incorporated into the electronic device.
３００ メイン基板（第１基板）
３１０ 制御素子
３２０ コネクタ（第１コネクタ）
４００ サブ基板（第２基板）
４１０ 素子
４２０ コネクタ（第２コネクタ）
７００ メイン基板（第１基板）
７１０ 制御素子
７２０ コネクタ（第１コネクタ）
８００ サブ基板（第２基板）
８１０ 素子
８２０ コネクタ（第２コネクタ）
300 Main board (1st board)
310
400 sub-board (second board)
410 element 420 connector (second connector)
700 Main board (1st board)
710
800 sub-board (second board)
810 element 820 connector (second connector)
Claims (11)
複数の第２端子を有する第２コネクタと、前記第１コネクタおよび前記第２コネクタを介して前記電力が供給される素子と、が設けられた第２基板と、を備え、
前記第１コネクタは、前記第２コネクタに対して、複数の向きに挿入可能であり、
前記第２コネクタの前記第２端子は、前記第１コネクタが前記第２コネクタに対して第１の向きに挿入された場合に前記端子に接続する正常挿入端子と、前記第１コネクタが前記第２コネクタに対して第２の向きに挿入された場合に前記端子に接続する誤挿入端子と、を含み、
前記制御素子は、前記端子と前記正常挿入端子とが接続されているときに前記素子に前記電力を供給し、前記端子と前記誤挿入端子とが接続されているときに前記素子への前記電力を停止する、ことを特徴とする回路構成体。 A first substrate provided with a control element for switching between power supply and stop, and a first connector having a plurality of first terminals including terminals connected to the control element.
A second substrate having a second connector having a plurality of second terminals and an element to which the power is supplied via the first connector and the second connector is provided.
The first connector can be inserted in a plurality of directions with respect to the second connector.
The second terminal of the second connector includes a normal insertion terminal that connects to the terminal when the first connector is inserted in the first direction with respect to the second connector, and the first connector is the first. 2 Includes an erroneously inserted terminal that connects to the terminal when it is inserted in the second direction with respect to the connector.
The control element supplies the electric power to the element when the terminal and the normal insertion terminal are connected, and the electric power to the element when the terminal and the erroneously inserted terminal are connected. A circuit configuration characterized by stopping.
前記端子と前記正常挿入端子とが接続される場合に前記正常挿入端子から前記ゲートに入力される信号によって前記ドレインと前記ソースとが導通して前記素子に前記電力が供給され、前記端子と前記誤挿入端子とが接続される場合に前記誤挿入端子から前記ゲートに入力される信号によって前記ドレインと前記ソースとが遮断されて前記素子への前記電力が停止される、ことを特徴とする請求項２に記載の回路構成体。 The control element is a transistor, the terminal connected to the control element is connected to the gate of the transistor, a power supply is connected to the drain of the transistor, and a supply terminal different from the terminal is connected to the source of the transistor. Is connected,
When the terminal and the normal insertion terminal are connected, the drain and the source are made conductive by a signal input from the normal insertion terminal to the gate, and the power is supplied to the element, and the terminal and the terminal and the normal insertion terminal are connected. A claim characterized in that when the erroneously inserted terminal is connected, the drain and the source are cut off by a signal input from the erroneously inserted terminal to the gate, and the power to the element is stopped. Item 2. The circuit configuration according to Item 2.
前記制御素子に接続された前記端子と前記正常挿入端子とが接続され、前記制御素子の前記ゲートが接地されることによって、前記制御素子から前記素子に前記電力が供給される、ことを特徴とする請求項３に記載の回路構成体。 The normal insertion terminal provided on the second connector is grounded.
The terminal connected to the control element and the normal insertion terminal are connected, and the gate of the control element is grounded so that the power is supplied from the control element to the element. The circuit configuration according to claim 3.
複数の前記トランジスタにそれぞれ設けられた複数の前記ゲートは１つの前記端子に共通して接続される、ことを特徴とする請求項３に記載の回路構成体。 The first substrate is provided with a plurality of the transistors connected to the plurality of power supplies, respectively.
The circuit configuration according to claim 3, wherein the plurality of gates provided in the plurality of transistors are connected in common to one terminal.
前記制御素子は、前記端子と前記第２コネクタの前記誤挿入端子とが接続されることによって過電流が流れると前記電力を停止する、ことを特徴とする請求項１に記載の回路構成体。 The output of the control element is connected to the terminal and
The circuit configuration according to claim 1, wherein the control element stops the electric power when an overcurrent flows by connecting the terminal and the erroneously inserted terminal of the second connector.
前記正常挿入端子および前記誤挿入端子は、前記挿入方向から見て点対称の位置となるように配置されている、ことを特徴とする請求項１から請求項６のいずれか１項に記載の回路構成体。 The first connector and the second connector are respectively configured to be point-symmetrical when viewed from the insertion direction.
The method according to any one of claims 1 to 6, wherein the normal insertion terminal and the erroneous insertion terminal are arranged so as to be positioned symmetrically with respect to the insertion direction. Circuit configuration.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019186878A JP2021064455A (en) | 2019-10-10 | 2019-10-10 | Circuit configuration and electronic device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019186878A JP2021064455A (en) | 2019-10-10 | 2019-10-10 | Circuit configuration and electronic device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2021064455A true JP2021064455A (en) | 2021-04-22 |
Family
ID=75486405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019186878A Pending JP2021064455A (en) | 2019-10-10 | 2019-10-10 | Circuit configuration and electronic device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2021064455A (en) |
-
2019
- 2019-10-10 JP JP2019186878A patent/JP2021064455A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4961999B2 (en) | Electronics | |
| US20040268163A1 (en) | USB (Universal Serial Bus) interface device | |
| US20120131243A1 (en) | Multiplexing pin control circuit for computer system | |
| JP4988671B2 (en) | Serial bus system and hang-up slave reset method | |
| JP2021064455A (en) | Circuit configuration and electronic device | |
| US6510485B1 (en) | Stabilizing circuit for interfacing device | |
| JP5797949B2 (en) | Communication device | |
| US11385696B2 (en) | Electronic apparatus, control method in electronic apparatus, and apparatus | |
| JPH1166246A (en) | Detecting device for incomplete mounting of connector | |
| JP2010008178A (en) | Apparatus, method and program for controlling connector connection | |
| US11966755B2 (en) | Boot control circuit of computer system | |
| US20120105910A1 (en) | Converter and image forming apparatus connected thereto | |
| KR100795278B1 (en) | Electronic device, and apparatus and system using the same | |
| JP5061860B2 (en) | Mounting circuit and semiconductor test equipment | |
| JP2021096982A (en) | Circuit structure and electronic apparatus | |
| US11451173B2 (en) | Board and electronic device including board | |
| JPH11353066A (en) | Output buffer | |
| EP1399830B1 (en) | Hot swappable electronic module with non-staggered connectors | |
| JP2002163051A (en) | Electronic apparatus, usb connector structure, and usb device connecting cable | |
| JP2007114922A (en) | Extension board | |
| JP2017167487A (en) | Contact state detection device and image forming apparatus | |
| KR100205608B1 (en) | Microcontroller developing system | |
| CN116383017A (en) | System and method for debugging server | |
| JP4904178B2 (en) | CF card interface circuit | |
| JP2008234073A (en) | Image processor, image processing method, image processing program and computer-readable recording medium |