JP2021057925A

JP2021057925A - Communication device, transfer speed changing method, and program

Info

Publication number: JP2021057925A
Application number: JP2021004628A
Authority: JP
Inventors: 達彦横山; Tatsuhiko Yokoyama
Original assignee: NEC Platforms Ltd
Current assignee: NEC Platforms Ltd
Priority date: 2021-01-15
Filing date: 2021-01-15
Publication date: 2021-04-08
Anticipated expiration: 2038-10-03
Also published as: JP7067814B2

Abstract

To provide a communication device, a transfer speed changing method, and a program that can change transfer speed without causing link down when an opposite device shifts to a standby state.SOLUTION: A communication device 10 of the present invention includes: a receiving unit 112 that receives a periodic signal transmitted after an opposite device shifts from a first state to a second state; a monitoring unit 114 that identifies transfer speed of the opposite device based on the cycle of the periodic signal received by the receiving unit 112; and a control unit 101 that changes transfer speed of its own device to the transfer speed of the opposite device identified by the monitoring unit 114.SELECTED DRAWING: Figure 1

Description

本発明は通信装置、転送速度変更方法およびプログラムに関し、特に、転送速度を変更する通信装置、転送速度変更方法およびプログラムに関する。 The present invention relates to a communication device, a transfer rate changing method and a program, and more particularly to a communication device for changing a transfer rate, a transfer rate changing method and a program.

現在、ＬＡＮ（Local Area Network）の規格のうち最も普及しているＥＴＨＥＲＮＥＴ（登録商標）では、ＬＡＮケーブルを介して接続された２つの通信装置の間で転送速度や通信モードを自動的に設定する技術（オートネゴシエーション）が採用されている。オートネゴシエーションでは、対象となる２つの通信装置の間のリンクを切断（リンクダウン）した後、これらの通信装置が、制御信号（ＦＬＰ：Fast Link Pulse）を送受信して転送速度や通信モードを決定した後、再び通信接続を確立（リンクアップ）する。このため、オートネゴシエーションを利用して通信装置の転送速度を変更する場合、リンクダウンおよびリンクアップが発生するため、通信装置が保持する経路情報の変更や認証処理の再実行等の負荷が生じるという問題があった。 Currently, Ethernet (registered trademark), which is the most popular LAN (Local Area Network) standard, automatically sets the transfer speed and communication mode between two communication devices connected via a LAN cable. Technology (auto-negotiation) is adopted. In auto-negotiation, after disconnecting (linking down) the link between two target communication devices, these communication devices send and receive control signals (FLP: Fast Link Pulse) to determine the transfer speed and communication mode. After that, the communication connection is established (link up) again. Therefore, when the transfer speed of the communication device is changed by using auto-negotiation, link down and link up occur, which causes a load such as change of the route information held by the communication device and re-execution of the authentication process. There was a problem.

このような問題に関し、リンクダウンを発生させずに通信装置の転送速度を変更する技術が提案されている。例えば、特許文献１が開示する通信速度変更方法では、一方のネットワーク制御装置が、自機に最適な通信速度に対応するタイミング信号を、対向装置である他方のネットワーク制御装置に送信し、対向装置が自機の通信速度を当該タイミング信号に対応する通信速度に変更した後、当該通信速度を示すタイミング信号を返信する。 With respect to such a problem, a technique for changing the transfer speed of a communication device without causing a link down has been proposed. For example, in the communication speed changing method disclosed in Patent Document 1, one network control device transmits a timing signal corresponding to the optimum communication speed for the own device to the other network control device, which is the opposite device, and the opposite device. Changes the communication speed of its own device to the communication speed corresponding to the timing signal, and then returns a timing signal indicating the communication speed.

特開２０１２−１９９８７０号公報Japanese Unexamined Patent Publication No. 2012-199870

しかしながら、特許文献１が開示する発明は、対向装置が待機状態に移行した場合を想定しておらず、対向装置が待機状態に移行した場合にリンクダウンを発生させることなく転送速度を変更できないという問題があった。 However, the invention disclosed in Patent Document 1 does not assume a case where the opposite device shifts to the standby state, and the transfer speed cannot be changed without causing a link down when the opposite device shifts to the standby state. There was a problem.

本発明の目的は、上述した課題を鑑み、対向装置が待機状態に移行した場合にリンクダウンを発生させることなく転送速度を変更することができる通信装置、転送速度変更方法およびプログラムを提供することにある。 In view of the above-mentioned problems, an object of the present invention is to provide a communication device, a transfer speed changing method and a program capable of changing the transfer speed without causing a link down when the opposite device shifts to the standby state. It is in.

本発明の通信装置は、対向装置が第一状態から第二状態に移行した後に送信した周期的信号を受信する受信部と、前記受信部が受信した周期的信号の周期に基づいて、前記対向装置の転送速度を特定する監視部と、自機の転送速度を、前記監視部が特定した前記対向装置の転送速度に変更する制御部とを備える。 The communication device of the present invention has a receiving unit that receives a periodic signal transmitted after the opposite device has transitioned from the first state to the second state, and the opposite unit based on the period of the periodic signal received by the receiving unit. It includes a monitoring unit that specifies the transfer speed of the device, and a control unit that changes the transfer speed of the own device to the transfer speed of the opposite device specified by the monitoring unit.

本発明により、対向装置が待機状態に移行した場合に、リンクダウンを発生させることなく転送速度を変更することができる通信装置、転送速度変更方法およびプログラムを提供することができる。 INDUSTRIAL APPLICABILITY According to the present invention, it is possible to provide a communication device, a transfer speed changing method, and a program capable of changing the transfer speed without causing a link down when the opposite device shifts to the standby state.

本発明の第１の実施形態に係る通信装置の構成を示す概略図である。It is the schematic which shows the structure of the communication apparatus which concerns on 1st Embodiment of this invention. 本発明の第１の実施形態に係る通信装置の構成を示す詳細図である。It is a detailed figure which shows the structure of the communication apparatus which concerns on 1st Embodiment of this invention. 本発明の第１の実施形態に係る通信装置が実行する処理を示すフローチャートである。It is a flowchart which shows the process executed by the communication apparatus which concerns on 1st Embodiment of this invention. ＬＰＩモードにおいて通信装置から送出されるリフレッシュ信号を示す概念図である。It is a conceptual diagram which shows the refresh signal sent from the communication device in LPI mode. 本発明の第１の実施形態に係るレジスタの設定値を示す図である。It is a figure which shows the setting value of the register which concerns on 1st Embodiment of this invention. 本発明の第２の実施形態に係る通信装置の構成を示す詳細図である。It is a detailed figure which shows the structure of the communication apparatus which concerns on 2nd Embodiment of this invention.

＜第１の実施形態＞
以下、図面を参照して本発明の実施形態について説明する。図１は、本発明の第１の実施形態に係る通信装置１０の構成を示す概略図である。通信装置１０は、ＬＡＮケーブル（図示せず）を介して、他の通信装置（以下、「対向装置」とする。）との間でデータ通信を行う装置である。通信装置１０の具体例として、例えば、ルータやスイッチングハブ、ＬＡＮカード、ＬＡＮケーブルを接続可能な無線ＬＡＮ中継器等が挙げられる。 <First Embodiment>
Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a schematic view showing a configuration of a communication device 10 according to a first embodiment of the present invention. The communication device 10 is a device that performs data communication with another communication device (hereinafter, referred to as “opposite device”) via a LAN cable (not shown). Specific examples of the communication device 10 include a router, a switching hub, a LAN card, a wireless LAN repeater to which a LAN cable can be connected, and the like.

本実施形態では、通信装置１０および対向装置は、ＩＥＥＥ８０２．３ａｚとして標準化された省電力型のＥＴＨＥＲＮＥＴ（登録商標）であるＥＥＥ（Energy Efficient Ethernet）に対応している。ＥＥＥでは、ネットワークのトラフィックが少ない場合に、通信装置のデータリンク層の一部の機能を停止して消費電力を抑える。より詳細には、２つの通信装置の間のトラフィックが減少すると、これらの通信装置は、スリープ（Sleep）信号を送信すると共に、データリンク層への電力供給を停止して通常モードから待機状態であるＬＰＩ（Low Power Idle）（以下、「ＬＰＩモード」とする。）に移行する。通常、ＬＰＩモードでは、図４に示すように、一定の間隔（Ｔｑ）で一定の長さ（Ｔｒ）のリフレッシュ（Refresh）信号が送信される。例えば、１０ＧＢＡＳＥ−Ｔでは、３９．６８μｓの間隔で１．２８μｓの長さのリフレッシュ信号４０が送信される。また、１０００ＢＡＳＥ−Ｔでは、２５００〜２６００μｓの間隔で１９８〜２１８．２μｓの長さのリフレッシュ信号４１が送信される。通信装置は、ＬＰＩモードに移行した後、通常モードに移行すべきイベントが発生すると、ウェイク（Wake）信号を送信すると共に、ＬＰＩモードから通常モードに復帰する。 In the present embodiment, the communication device 10 and the counter device correspond to EEE (Energy Efficient Ethernet), which is a power-saving type ETHERNET (registered trademark) standardized as IEEE802.3az. In EEE, when the network traffic is low, some functions of the data link layer of the communication device are stopped to reduce power consumption. More specifically, when the traffic between the two communication devices is reduced, these communication devices send a Sleep signal and stop supplying power to the data link layer from normal mode to standby state. It shifts to a certain LPI (Low Power Idle) (hereinafter referred to as "LPI mode"). Normally, in the LPI mode, as shown in FIG. 4, a refresh signal of a fixed length (Tr) is transmitted at a fixed interval (Tq). For example, in 10GBASE-T, a refresh signal 40 having a length of 1.28 μs is transmitted at intervals of 39.68 μs. Further, in 1000BASE-T, a refresh signal 41 having a length of 198 to 218.2 μs is transmitted at intervals of 2500 to 2600 μs. After shifting to the LPI mode, when an event to shift to the normal mode occurs, the communication device transmits a wake signal and returns from the LPI mode to the normal mode.

通信装置１０は、第１の半導体チップであるＣＰＵ（Central Processing Unit）１００と、第２の半導体チップであるＰＨＹ（Physical Layer）チップ１１０と、コネクタ１２０とを備える。ＣＰＵ１００とＰＨＹチップ１１０、ＰＨＹチップ１１０とコネクタ１２０は、銅等の配線で接続されている。 The communication device 10 includes a CPU (Central Processing Unit) 100 which is a first semiconductor chip, a PHY (Physical Layer) chip 110 which is a second semiconductor chip, and a connector 120. The CPU 100 and the PHY chip 110, and the PHY chip 110 and the connector 120 are connected by wiring such as copper.

ＣＰＵ１００は、通信装置１０の全体制御を行う演算装置であり、ＲＯＭ（Read Only Memory）（図示せず）に保存されたプログラムをＲＡＭ（Random Access Memory）（図示せず）に展開して、プログラムモジュールである制御部１０１を呼び出し、図３を参照して詳述する処理を実行する。 The CPU 100 is an arithmetic unit that performs overall control of the communication device 10, and expands a program stored in a ROM (Read Only Memory) (not shown) into a RAM (Random Access Memory) (not shown) to program. The control unit 101, which is a module, is called, and the process described in detail with reference to FIG. 3 is executed.

ＰＨＹチップ１１０は、ＯＳＩ参照モデルの第１層である物理層の処理を実行する半導体集積回路である。ＰＨＹチップ１１０は、ＣＰＵ１００とコネクタ１２０の間に配置され、データのシリアル化やパラレル化、電気信号のＤ／Ａ変換、Ａ／Ｄ変換、増幅等の処理を行う。また、ＰＨＹチップ１１０は、データ送受信部１１１と、ＬＰＩ信号監視部１１４と、転送速度設定部１１５とを備えており、ＣＰＵ１００の制御下で後述の処理を実行する。 The PHY chip 110 is a semiconductor integrated circuit that executes processing of a physical layer, which is the first layer of the OSI reference model. The PHY chip 110 is arranged between the CPU 100 and the connector 120, and performs processing such as data serialization and parallelization, D / A conversion of electric signals, A / D conversion, and amplification. Further, the PHY chip 110 includes a data transmission / reception unit 111, an LPI signal monitoring unit 114, and a transfer speed setting unit 115, and executes the processing described later under the control of the CPU 100.

データ送受信部１１１は、ＣＰＵ１００とコネクタ１２０の間でデータの送受信を行う論理回路である。データ送受信部１１１は、ＬＰＩ信号（すなわち、上述したスリープ信号、リフレッシュ信号およびウェイク信号）以外のデータの送受信を行う論理回路と、ＬＰＩ信号の送受信を行う論理回路であるＬＰＩ信号送受信部１１２とを備える。 The data transmission / reception unit 111 is a logic circuit that transmits / receives data between the CPU 100 and the connector 120. The data transmission / reception unit 111 connects a logic circuit that transmits / receives data other than the LPI signal (that is, the sleep signal, the refresh signal, and the wake signal described above) and the LPI signal transmission / reception unit 112 that is a logic circuit that transmits / receives the LPI signal. Be prepared.

ＬＰＩ信号監視部１１４は、ＬＰＩ信号送受信部１１２におけるＬＰＩ信号の受信の有無を監視すると共に、リフレッシュ信号の周期に基づいて対向装置の転送速度を算出する論理回路である。具体的には、ＬＰＩ信号監視部１１４は、スリープ信号およびウェイク信号を監視し、ＰＨＹチップ１１０が備えるＬＰＩ信号管理レジスタにスリープ信号の有無を示す値を設定する。本実施形態では、図５に示すように、ＬＰＩ信号管理レジスタとして２ｂｉｔレジスタを採用し、その初期値を「００」とする。ＬＰＩ信号監視部１１４は、スリープ信号の受信を検知した場合には「ｂｉｔ１」に「１」を設定し、ウェイク信号の受信を検知した場合には「ｂｉｔ１」に「０」を設定する。 The LPI signal monitoring unit 114 is a logic circuit that monitors the presence / absence of reception of the LPI signal in the LPI signal transmission / reception unit 112 and calculates the transfer speed of the opposite device based on the refresh signal cycle. Specifically, the LPI signal monitoring unit 114 monitors the sleep signal and the wake signal, and sets a value indicating the presence or absence of the sleep signal in the LPI signal management register included in the PHY chip 110. In the present embodiment, as shown in FIG. 5, a 2-bit register is adopted as the LPI signal management register, and its initial value is set to "00". The LPI signal monitoring unit 114 sets "1" in "bit1" when it detects the reception of the sleep signal, and sets "0" in "bit1" when it detects the reception of the wake signal.

また、ＬＰＩ信号監視部１１４は、ＬＰＩ信号送受信部１１２において一定時間に受信したリフレッシュ信号をカウントし、リフレッシュ信号数を当該時間で除算することにより、対向装置の転送速度を算出することができる。本実施形態では、ＬＰＩ信号監視部１１４は、図５に示すように、算出した転送速度が１０００ＢＡＳＥ−Ｔの転送速度（１Ｇｂｐｓ）である場合は「ｂｉｔ０」の値を初期値「０」のままとし、算出した転送速度が１０ＧＢＡＳＥ-Ｔの転送速度（１０Ｇｂｐｓ）である場合は「ｂｉｔ０」に「１」を設定する。図４を参照して説明したように、リフレッシュ信号は、一定の周期で対向装置から送信されるため、ＬＰＩ信号監視部１１４は、対向装置の転送速度を正確に特定することができる。 Further, the LPI signal monitoring unit 114 can calculate the transfer speed of the opposite device by counting the refresh signals received by the LPI signal transmission / reception unit 112 at a fixed time and dividing the number of refresh signals by the time. In the present embodiment, as shown in FIG. 5, the LPI signal monitoring unit 114 keeps the value of "bit0" as the initial value "0" when the calculated transfer rate is the transfer rate (1 Gbps) of 1000BASE-T. Then, when the calculated transfer rate is the transfer rate (10 Gbps) of 10 GBASE-T, "1" is set in "bit 0". As described with reference to FIG. 4, since the refresh signal is transmitted from the opposite device at a constant cycle, the LPI signal monitoring unit 114 can accurately specify the transfer speed of the opposite device.

転送速度設定部１１５は、データ送受信部１１１が送受信するＬＰＩ信号以外のデータの転送速度を設定する論理回路である。転送速度設定部１１５は、ＣＰＵ１００の制御部１０１の制御下で、ＰＨＹチップ１１０が備える転送速度設定レジスタに転送速度を示す値を設定する。本実施形態では、転送速度設定レジスタとして１ｂｉｔレジスタを採用し、図５に示すように、「ｂｉｔ０」には、１０００ＢＡＳＥ-Ｔの転送速度を示す値「０」または１０ＧＢＡＳＥ-Ｔの転送速度を示す値「１」が設定される。データ送受信部１１１は、転送速度設定レジスタの設定値を参照し、データの送受信タイミングを規定する動作クロックの周波数を、当該設定値に対応するクロック周波数に変更することにより、当該設定値に対応する転送速度でＬＰＩ信号以外のデータを送受信する。 The transfer speed setting unit 115 is a logic circuit that sets the transfer speed of data other than the LPI signal transmitted / received by the data transmission / reception unit 111. Under the control of the control unit 101 of the CPU 100, the transfer speed setting unit 115 sets a value indicating the transfer speed in the transfer speed setting register included in the PHY chip 110. In the present embodiment, a 1-bit register is adopted as the transfer speed setting register, and as shown in FIG. 5, “bit 0” indicates a value “0” indicating a transfer speed of 1000BASE-T or a transfer speed of 10GBASE-T. The value "1" is set. The data transmission / reception unit 111 corresponds to the set value by referring to the set value of the transfer speed setting register and changing the frequency of the operating clock that defines the data transmission / reception timing to the clock frequency corresponding to the set value. Data other than LPI signals are transmitted and received at the transfer speed.

コネクタ１２０は、ＬＡＮケーブルを接続可能な装置である。コネクタ１２０は、ＰＨＹチップ１１０から受信したアナログ信号を、ＬＡＮケーブルに接続された対向装置に送信すると共に、対向装置から受信したアナログ信号をＰＨＹチップ１１０に供給する。 The connector 120 is a device to which a LAN cable can be connected. The connector 120 transmits the analog signal received from the PHY chip 110 to the opposite device connected to the LAN cable, and supplies the analog signal received from the opposite device to the PHY chip 110.

図２は、第１の実施形態に係る通信装置の構成を示す詳細図である。図２には、図１に示す構成要素に加えて、データ送受信部１０２、通信状態監視部１０３およびＬＰＩ信号送信設定部１１３が示されている。 FIG. 2 is a detailed view showing the configuration of the communication device according to the first embodiment. In FIG. 2, in addition to the components shown in FIG. 1, a data transmission / reception unit 102, a communication status monitoring unit 103, and an LPI signal transmission setting unit 113 are shown.

ＣＰＵ１００が有するデータ送受信部１０２は、ＣＰＵ１００とＰＨＹチップ１１０の間でデータの送受信を行う論理回路である。通信状態監視部１０３は、データ送受信部１０２におけるデータ通信の有無を監視すると共に、所定時間における単位時間当たりのデータ転送量を算出するプログラムモジュールである。 The data transmission / reception unit 102 included in the CPU 100 is a logic circuit that transmits / receives data between the CPU 100 and the PHY chip 110. The communication status monitoring unit 103 is a program module that monitors the presence or absence of data communication in the data transmission / reception unit 102 and calculates the amount of data transfer per unit time in a predetermined time.

具体的には、通信状態監視部１０３は、ＬＰＩ信号以外のデータの送受信の有無を監視し、ＣＰＵ１００が備える通信状態管理レジスタにデータの通信の有無を示す値を設定する。本実施形態では、通信状態管理レジスタとして２ｂｉｔレジスタを採用する。通信状態監視部１０３は、図５に示すように、データ送受信部１０２においてデータの送受信が行われている場合は「ｂｉｔ１」に「１」を設定し、データの送受信が行われていない場合は「ｂｉｔ１」に「０」を設定する。 Specifically, the communication status monitoring unit 103 monitors the presence / absence of transmission / reception of data other than the LPI signal, and sets a value indicating the presence / absence of data communication in the communication status management register provided in the CPU 100. In this embodiment, a 2-bit register is adopted as the communication state management register. As shown in FIG. 5, the communication status monitoring unit 103 sets "1" to "bit1" when the data transmission / reception unit 102 is transmitting / receiving data, and when the data transmission / reception is not performed, the communication status monitoring unit 103 sets "1". Set "0" to "bit1".

また、通信状態監視部１０３は、時間計測を行うモジュール（タイマー関数等）を用いて所定時間（例えば、１０分等）を計測し、当該所定時間においてデータ送受信部１０２が受信または送信したデータのビット数をカウントする。そして、通信状態監視部１０３は、当該ビット数を当該所定時間で除算することにより、当該所定時間における単位時間当たりのデータ転送量を算出することができる。本実施形態では、通信状態監視部１０３は、図５に示すように、算出したデータ転送量が１Ｇｂｐｓ未満である場合、「ｂｉｔ０」に「０」を設定し、算出したデータ転送量が１Ｇｂｐｓ以上である場合、「ｂｉｔ０」に「１」を設定する。 Further, the communication status monitoring unit 103 measures a predetermined time (for example, 10 minutes, etc.) using a module (timer function or the like) that measures the time, and the data transmission / reception unit 102 receives or transmits the data at the predetermined time. Count the number of bits. Then, the communication state monitoring unit 103 can calculate the data transfer amount per unit time in the predetermined time by dividing the number of bits by the predetermined time. In the present embodiment, as shown in FIG. 5, when the calculated data transfer amount is less than 1 Gbps, the communication state monitoring unit 103 sets “bit0” to “0” and the calculated data transfer amount is 1 Gbps or more. If, "1" is set in "bit0".

本実施形態では、１Ｇｂｐｓを基準にしてデータ転送量を２つに分類するが、他の実施形態では、その他の値、例えば、１００Ｇｂｐｓや１０Ｇｂｐｓ、１００Ｍｂｐｓを基準にしてデータ転送量を分類してもよい。また、１００Ｇｂｐｓ、１０Ｇｂｐｓおよび１Ｇｂｐｓ等の複数の基準を用いて、データ転送量を３つ以上に分類し、これらのデータ転送量に対応する設定値を４ｂｉｔ以上のレジスタに登録してもよい。また、本実施形態では、データ送受信部１０２におけるデータの通信状態を示す情報をレジスタに保存するが、他の実施形態では、これらの情報をＲＡＭに保存してもよい。さらに、本実施形態では、プログラムモジュールによって通信状態監視部１０３を実現するが、他の実施形態では、論理回路によって通信状態監視部１０３を実現してもよい。 In the present embodiment, the data transfer amount is classified into two based on 1 Gbps, but in other embodiments, the data transfer amount may be classified based on other values such as 100 Gbps, 10 Gbps, and 100 Mbps. Good. Further, the data transfer amount may be classified into three or more using a plurality of criteria such as 100 Gbps, 10 Gbps and 1 Gbps, and the set value corresponding to these data transfer amounts may be registered in a register of 4 bits or more. Further, in the present embodiment, the information indicating the communication state of the data in the data transmission / reception unit 102 is stored in the register, but in other embodiments, such information may be stored in the RAM. Further, in the present embodiment, the communication state monitoring unit 103 is realized by the program module, but in other embodiments, the communication state monitoring unit 103 may be realized by the logic circuit.

ＰＨＹチップ１１０が備えるＬＰＩ信号送信設定部１１３は、ＬＰＩモードへの移行の有効および無効を示す値と、ＬＰＩ信号送受信部１１２が送信するＬＰＩ信号の転送速度および送出タイミングを示す値を、ＰＨＹチップ１１０が備えるＬＰＩ信号送信設定レジスタに設定する論理回路である。 The LPI signal transmission setting unit 113 included in the PHY chip 110 sets a value indicating the validity and invalidity of the transition to the LPI mode and a value indicating the transfer speed and transmission timing of the LPI signal transmitted by the LPI signal transmission / reception unit 112 to the PHY chip. This is a logic circuit set in the LPI signal transmission setting register included in the 110.

本実施形態では、ＬＰＩ信号送信設定レジスタとして２ｂｉｔレジスタを採用し、図５に示すように、ＬＰＩモードへの移行が無効である場合には、「００」が設定される。ＬＰＩモードへの移行が有効であり、かつ、ＬＰＩ信号の転送速度が１０００ＢＡＳＥ−Ｔの場合には、「１０」が設定される。ＬＰＩモードへの移行が有効であり、かつ、ＬＰＩ信号の転送速度が１０ＧＢＡＳＥ−Ｔの場合には、「１１」が設定される。ＬＰＩモードへの移行が有効である旨を示す値が設定されている場合、制御部１０１は、データリンク層の一部のクロックを停止する。一方、ＬＰＩ信号送受信部１１２は、ＬＰＩ信号の送信タイミングを規定する動作クロックの周波数を、当該設定値に対応するクロック周波数に変更することにより、当該設定値に対応する送出タイミングおよび転送速度でＬＰＩ信号をコネクタ１２０に送出する。 In the present embodiment, a 2-bit register is adopted as the LPI signal transmission setting register, and as shown in FIG. 5, when the transition to the LPI mode is invalid, "00" is set. When the transition to the LPI mode is effective and the transfer speed of the LPI signal is 1000BASE-T, "10" is set. When the transition to the LPI mode is effective and the transfer rate of the LPI signal is 10 GBASE-T, "11" is set. When a value indicating that the transition to the LPI mode is valid is set, the control unit 101 stops a part of the clocks of the data link layer. On the other hand, the LPI signal transmission / reception unit 112 changes the frequency of the operating clock that defines the transmission timing of the LPI signal to the clock frequency corresponding to the set value, so that the LPI signal transmission timing and transfer speed correspond to the set value. The signal is sent to the connector 120.

図３は、第１の実施形態に係る通信装置１０の制御部１０１が実行する処理を示すフローチャートである。図３に示す処理は、ステップＳ３００から開始し、ステップＳ３０１では、制御部１０１が、通信状態管理レジスタを参照し、対向装置との間でＬＰＩ信号以外のデータを送信または受信しているか否か判断する。本実施形態では、図５に示すように、通信状態管理レジスタの「ｂｉｔ１」の値が「０」のとき、制御部１０１は、データを送受信していないと判断し、「ｂｉｔ１」の値が「１」のとき、ＬＰＩ信号以外のデータを送信または受信していると判断する。 FIG. 3 is a flowchart showing a process executed by the control unit 101 of the communication device 10 according to the first embodiment. The process shown in FIG. 3 starts from step S300, and in step S301, whether or not the control unit 101 refers to the communication state management register and transmits or receives data other than the LPI signal to and from the opposite device. to decide. In the present embodiment, as shown in FIG. 5, when the value of "bit1" of the communication state management register is "0", the control unit 101 determines that data is not being transmitted / received, and the value of "bit1" is set. When it is "1", it is determined that data other than the LPI signal is being transmitted or received.

ステップＳ３０１で対向装置との間でＬＰＩ信号以外のデータを送信または受信していると判断した場合（ＹＥＳ）、制御部１０１は、ステップＳ３０１の処理を再び実行する。一方、対向装置との間でＬＰＩ信号以外のデータを送受信していない判断した場合（ＮＯ）、ステップＳ３０２に処理が進む。 If it is determined in step S301 that data other than the LPI signal is being transmitted or received with the opposite device (YES), the control unit 101 re-executes the process of step S301. On the other hand, when it is determined that data other than the LPI signal is not being transmitted / received to / from the opposite device (NO), the process proceeds to step S302.

ステップＳ３０２では、制御部１０１は、通信状態管理レジスタを参照し、所定時間における単位時間当たりのデータ転送量が１Ｇｂｐｓ未満であるか否か判断する。本実施形態では、図５に示すように、通信状態管理レジスタの「ｂｉｔ０」の値が「０」のとき、制御部１０１は、当該データ転送量が１Ｇｂｐｓ未満であると判断し、「ｂｉｔ０」の値が「１」のとき、当該データ転送量が１Ｇｂｐｓ以上であると判断する。 In step S302, the control unit 101 refers to the communication state management register and determines whether or not the amount of data transferred per unit time in a predetermined time is less than 1 Gbps. In the present embodiment, as shown in FIG. 5, when the value of "bit0" of the communication state management register is "0", the control unit 101 determines that the data transfer amount is less than 1 Gbps, and "bit0". When the value of is "1", it is determined that the data transfer amount is 1 Gbps or more.

ステップＳ３０２で当該データ転送量が１Ｇｂｐｓ未満であると判断した場合（ＹＥＳ）、ステップＳ３０３に処理が進む。ステップＳ３０３では、制御部１０１は、ＬＰＩ信号送信設定部１１３を利用して、ＬＰＩ信号送信設定レジスタに「１０」を設定する。これにより、制御部１０１は、データリンク層の一部のクロックを停止する。一方、ＬＰＩ信号送受信部１１２は、当該設定値に対応する送出タイミングおよび転送速度（１Ｇｂｐｓ）でＬＰＩ信号をコネクタ１２０に送出し、コネクタ１２０は、ＬＰＩ信号を対向装置へ送信する。 If it is determined in step S302 that the data transfer amount is less than 1 Gbps (YES), the process proceeds to step S303. In step S303, the control unit 101 uses the LPI signal transmission setting unit 113 to set “10” in the LPI signal transmission setting register. As a result, the control unit 101 stops a part of the clock of the data link layer. On the other hand, the LPI signal transmission / reception unit 112 transmits the LPI signal to the connector 120 at the transmission timing and the transfer speed (1 Gbps) corresponding to the set value, and the connector 120 transmits the LPI signal to the opposite device.

ステップＳ３０２で当該データ転送量が１Ｇｂｐｓ以上であると判断した場合（ＮＯ）、ステップＳ３０７に処理が進む。ステップＳ３０７では、制御部１０１は、ＬＰＩ信号送信設定部１１３を利用して、ＬＰＩ信号送信設定レジスタに「１１」を設定する。これにより、制御部１０１は、データリンク層の一部のクロックを停止する。一方、ＬＰＩ信号送受信部１１２は、当該設定値に対応する送出タイミングおよび転送速度（１０Ｇｂｐｓ）でＬＰＩ信号をコネクタ１２０に送出し、コネクタ１２０は、ＬＰＩ信号を対向装置へ送信する。 If it is determined in step S302 that the data transfer amount is 1 Gbps or more (NO), the process proceeds to step S307. In step S307, the control unit 101 uses the LPI signal transmission setting unit 113 to set “11” in the LPI signal transmission setting register. As a result, the control unit 101 stops a part of the clock of the data link layer. On the other hand, the LPI signal transmission / reception unit 112 transmits the LPI signal to the connector 120 at the transmission timing and the transfer speed (10 Gbps) corresponding to the set value, and the connector 120 transmits the LPI signal to the opposite device.

ステップＳ３０４では、制御部１０１は、ＬＰＩ信号管理レジスタを参照し、対向装置からスリープ信号を受信したか否か判断する。本実施形態では、図５に示すように、ＬＰＩ信号管理レジスタの「ｂｉｔ１」の値が「０」のとき、制御部１０１は、対向装置からスリープ信号を受信していないと判断し、「ｂｉｔ１」の値が「１」のとき、対向装置からスリープ信号を受信したと判断する。 In step S304, the control unit 101 refers to the LPI signal management register and determines whether or not a sleep signal has been received from the opposite device. In the present embodiment, as shown in FIG. 5, when the value of "bit1" of the LPI signal management register is "0", the control unit 101 determines that the sleep signal has not been received from the opposite device, and determines that "bit1" has not been received. When the value of "" is "1", it is determined that the sleep signal has been received from the opposite device.

対向装置からスリープ信号を受信していないと判断した場合（ＮＯ）、制御部１０１は、ステップＳ３０４の処理を再び実行する。一方、対向装置からスリープ信号を受信したと判断した場合（ＹＥＳ）、ステップＳ３０５に処理が進む。 If it is determined that the sleep signal has not been received from the opposite device (NO), the control unit 101 executes the process of step S304 again. On the other hand, if it is determined that the sleep signal has been received from the opposite device (YES), the process proceeds to step S305.

ステップＳ３０５では、制御部１０１は、ＬＰＩ信号管理レジスタを参照し、対向装置から受信したリフレッシュ信号の転送速度が１０００ＢＡＳＥ-Ｔの転送速度であるか否か判断する。本実施形態では、図５に示すように、ＬＰＩ信号管理レジスタの「ｂｉｔ０」の値が「０」のとき、制御部１０１は、対向装置から受信したリフレッシュ信号の転送速度が１０００ＢＡＳＥ-Ｔの転送速度であると判断し、「ｂｉｔ０」の値が「１」のとき、リフレッシュ信号の転送速度が１０ＧＢＡＳＥ-Ｔの転送速度であると判断する。 In step S305, the control unit 101 refers to the LPI signal management register and determines whether or not the transfer rate of the refresh signal received from the opposite device is the transfer rate of 1000BASE-T. In the present embodiment, as shown in FIG. 5, when the value of “bit0” of the LPI signal management register is “0”, the control unit 101 transfers the refresh signal received from the opposite device at a transfer rate of 1000BASE-T. It is determined that the speed is high, and when the value of “bit0” is “1”, it is determined that the transfer speed of the refresh signal is the transfer speed of 10 GBASE-T.

ステップＳ３０５において、対向装置から受信したリフレッシュ信号の転送速度が１０００ＢＡＳＥ-Ｔの転送速度であると判断した場合（ＹＥＳ）、ステップＳ３０６に処理が進む。ステップＳ３０６では、制御部１０１は、転送速度設定部１１５に対し、ＬＰＩ信号以外のデータの転送速度を１０００ＢＡＳＥ-Ｔの転送速度にする旨の情報を転送速度設定レジスタに設定させ、ステップＳ３０９で処理が終了する。本実施形態では、図５に示すように、転送速度設定部１１５は、転送速度設定レジスタの「ｂｉｔ０」の値を「０」に設定する。これにより、データ送受信部１１１は、ＬＰＩモードから通常モードに復帰した後、１０００ＢＡＳＥ-Ｔの転送速度でＬＰＩ信号以外のデータを送受信する。 If it is determined in step S305 that the transfer rate of the refresh signal received from the opposite device is the transfer rate of 1000BASE-T (YES), the process proceeds to step S306. In step S306, the control unit 101 causes the transfer speed setting unit 115 to set the information to the effect that the transfer rate of data other than the LPI signal is set to the transfer rate of 1000BASE-T in the transfer speed setting register, and processes in step S309. Is finished. In the present embodiment, as shown in FIG. 5, the transfer rate setting unit 115 sets the value of “bit0” of the transfer rate setting register to “0”. As a result, the data transmission / reception unit 111 transmits / receives data other than the LPI signal at a transfer rate of 1000BASE-T after returning from the LPI mode to the normal mode.

ステップＳ３０５において、対向装置から受信したリフレッシュ信号の転送速度が１０００ＢＡＳＥ-Ｔの転送速度でないと判断した場合（ＮＯ）、すなわち、リフレッシュ信号の転送速度が１０ＧＢＡＳＥ-Ｔの転送速度であると判断した場合、ステップＳ３０８に処理が進む。ステップＳ３０８では、制御部１０１は、転送速度設定部１１５に対し、ＬＰＩ信号以外のデータの転送速度を１０ＧＢＡＳＥ-Ｔの転送速度にする旨の情報を転送速度設定レジスタに設定させ、ステップＳ３０９で処理が終了する。本実施形態では、図５に示すように、転送速度設定部１１５は、転送速度設定レジスタの「ｂｉｔ０」の値を「１」に設定する。これにより、データ送受信部１１１は、ＬＰＩモードから通常モードに復帰した後、１０ＧＢＡＳＥ-Ｔの転送速度でＬＰＩ信号以外のデータを送受信する。 In step S305, when it is determined that the transfer rate of the refresh signal received from the opposite device is not the transfer rate of 1000BASE-T (NO), that is, when it is determined that the transfer rate of the refresh signal is the transfer rate of 10 GBASE-T. , Step S308 proceeds. In step S308, the control unit 101 causes the transfer speed setting unit 115 to set the information to the effect that the transfer rate of data other than the LPI signal is set to the transfer rate of 10GBASE-T in the transfer speed setting register, and processes in step S309. Is finished. In the present embodiment, as shown in FIG. 5, the transfer rate setting unit 115 sets the value of “bit0” of the transfer rate setting register to “1”. As a result, the data transmission / reception unit 111 transmits / receives data other than the LPI signal at a transfer rate of 10 GBASE-T after returning from the LPI mode to the normal mode.

本実施形態では、通信装置１０のＬＰＩ信号監視部１１４が、対向装置の送信したリフレッシュ信号の周期に基づいて対向装置の転送速度を算出し、制御部１０１が、通信装置１０の転送速度を当該対向装置の転送速度に設定する。このため、通信装置１０が、転送速度を変更するためにリンクダウンを発生させることなく、自機の転送速度を変更することができるという効果を奏する。また、通信装置１０は、対向装置の転送速度を、自機に最適な転送速度に変更するものではないため、対向装置に対して、対向装置が対応していない転送速度への変更を指示することがなく、通信装置１０の転送速度と対向装置の転送速度を確実に合わせることができるという効果を奏する。 In the present embodiment, the LPI signal monitoring unit 114 of the communication device 10 calculates the transfer speed of the opposite device based on the cycle of the refresh signal transmitted by the opposite device, and the control unit 101 determines the transfer speed of the communication device 10. Set to the transfer speed of the opposite device. Therefore, the communication device 10 has an effect that the transfer speed of its own device can be changed without causing a link down to change the transfer speed. Further, since the communication device 10 does not change the transfer speed of the opposite device to the optimum transfer speed for the own device, the communication device 10 instructs the opposite device to change to a transfer speed that the opposite device does not support. There is no problem, and the transfer speed of the communication device 10 and the transfer speed of the opposite device can be surely matched.

また、本実施形態では、上述したように通信装置１０の制御部１０１が、自機の転送速度を対向装置の転送速度に設定するため、対向装置の転送速度が、通信装置１０の転送速度よりも低い場合、通信装置１０の転送速度を低下させることができ、通信装置１０の消費電力を抑制することができるという効果を奏する。 Further, in the present embodiment, as described above, the control unit 101 of the communication device 10 sets the transfer speed of the own device to the transfer speed of the opposite device, so that the transfer speed of the opposite device is higher than the transfer speed of the communication device 10. If it is also low, the transfer speed of the communication device 10 can be reduced, and the power consumption of the communication device 10 can be suppressed.

さらに、図３を参照して説明した処理は、通信装置１０の制御部１０１が実行するものであり、その実行に際して、対向装置に対して特別の処理を要求するものではない。このため、本実施形態では、本実施形態に係るプログラムを対向装置に実装することなく、通信装置１０のみに実装することにより、リンクダウンを伴わずに転送速度を変更できるという効果を奏する。 Further, the process described with reference to FIG. 3 is executed by the control unit 101 of the communication device 10, and does not require a special process from the opposite device at the time of execution. Therefore, in the present embodiment, the transfer speed can be changed without linking down by mounting the program according to the present embodiment only on the communication device 10 without mounting it on the opposite device.

＜第２の実施形態＞
図６は、本発明の第２の実施形態に係る通信装置６０の構成を示す概略図である。以下、第２の実施形態について、第１の実施形態との相違点を中心に説明する。第２の実施形態では、第２の半導体チップであるＰＨＹチップ６１０は、データ送受信部６１１、ＬＰＩ信号送信設定部６１３、ＬＰＩ信号監視部６１４および転送速度設定部６１５に加えて、制御部６１６と、通信状態監視部６１７とを備える。 <Second embodiment>
FIG. 6 is a schematic view showing the configuration of the communication device 60 according to the second embodiment of the present invention. Hereinafter, the second embodiment will be described focusing on the differences from the first embodiment. In the second embodiment, the PHY chip 610, which is the second semiconductor chip, includes a control unit 616 in addition to the data transmission / reception unit 611, the LPI signal transmission setting unit 613, the LPI signal monitoring unit 614, and the transfer speed setting unit 615. , A communication state monitoring unit 617 is provided.

制御部６１６は、第１の実施形態に係るＣＰＵ１００の制御部１０１が有する機能を実現する論理回路であり、ＬＰＩ信号送信設定部６１３、ＬＰＩ信号監視部６１４、転送速度設定部６１５および通信状態監視部６１７を制御して、図３に示す処理を実行する。 The control unit 616 is a logic circuit that realizes the function of the control unit 101 of the CPU 100 according to the first embodiment, and is an LPI signal transmission setting unit 613, an LPI signal monitoring unit 614, a transfer speed setting unit 615, and a communication state monitoring. The process shown in FIG. 3 is executed by controlling the unit 617.

通信状態監視部６１７は、第１の実施形態に係るＣＰＵ１００の通信状態監視部１０３が有する機能を実現する論理回路である。通信状態監視部１０３は、ＣＰＵ６００のデータ送受信部６０２とＰＨＹチップ６１０のデータ送受信部６１１との間のデータ通信の有無を監視すると共に、所定時間における単位時間当たりのデータ転送量を算出する。そして、通信状態監視部１０３は、ＰＨＹチップ６１０が備える通信状態管理レジスタにデータの通信の有無を示す値と、所定時間における単位時間当たりのデータ転送量を示す値を設定する。 The communication status monitoring unit 617 is a logic circuit that realizes the function of the communication status monitoring unit 103 of the CPU 100 according to the first embodiment. The communication status monitoring unit 103 monitors the presence or absence of data communication between the data transmission / reception unit 602 of the CPU 600 and the data transmission / reception unit 611 of the PHY chip 610, and calculates the amount of data transfer per unit time in a predetermined time. Then, the communication status monitoring unit 103 sets a value indicating the presence / absence of data communication and a value indicating the amount of data transfer per unit time in a predetermined time in the communication status management register included in the PHY chip 610.

第２の実施形態では、第１の実施形態に加えて、以下の効果を奏する。第２の実施形態では、ＰＨＹチップ６１０の備える制御部６１６および通信状態監視部６１７が、第１の実施形態に係るＣＰＵ１００の制御部１０１および通信状態監視部１０３の機能を実現する。このため、第１の実施形態に比べて、ＣＰＵ６００の処理負担を軽減することができると共に、ＣＰＵ６００の実装面積を小さくすることができるという効果を奏する。 In the second embodiment, in addition to the first embodiment, the following effects are obtained. In the second embodiment, the control unit 616 and the communication status monitoring unit 617 included in the PHY chip 610 realize the functions of the control unit 101 and the communication status monitoring unit 103 of the CPU 100 according to the first embodiment. Therefore, as compared with the first embodiment, the processing load of the CPU 600 can be reduced, and the mounting area of the CPU 600 can be reduced.

上述の例において、プログラムは、様々なタイプの非一時的なコンピュータ可読媒体（non-transitory computer readable medium）を用いて格納され、コンピュータに提供することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体（tangible storage medium）を含む。非一時的なコンピュータ可読媒体の例は、磁気記録媒体（例えば、フレキシブルディスク、磁気テープ、ハードディスクドライブ）、光磁気記録媒体（例えば、光磁気ディスク）、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−Ｒ／Ｗ、半導体メモリ（例えば、マスクＲＯＭ、ＰＲＯＭ（Programmable ROM）、ＥＰＲＯＭ（Erasable PROM）、フラッシュＲＯＭ、ＲＡＭ）を含む。また、プログラムは、様々なタイプの一時的なコンピュータ可読媒体（transitory computer readable medium）によってコンピュータに提供されてもよい。一時的なコンピュータ可読媒体の例は、電気信号、光信号、及び電磁波を含む。一時的なコンピュータ可読媒体は、電線及び光ファイバ等の有線通信路、又は無線通信路を介して、プログラムをコンピュータに供給できる。 In the above example, the program can be stored and provided to a computer using various types of non-transitory computer readable media. Non-transitory computer-readable media include various types of tangible storage media. Examples of non-temporary computer-readable media include magnetic recording media (eg, flexible disks, magnetic tapes, hard disk drives), magneto-optical recording media (eg, magneto-optical disks), CD-ROMs, CD-Rs, CD-Rs. / W, including semiconductor memory (for example, mask ROM, PROM (Programmable ROM), EPROM (Erasable PROM), flash ROM, RAM). The program may also be provided to the computer by various types of transient computer readable media. Examples of temporary computer-readable media include electrical, optical, and electromagnetic waves. The temporary computer-readable medium can supply the program to the computer via a wired communication path such as an electric wire and an optical fiber, or a wireless communication path.

＜その他の実施形態＞
本発明は上述した実施形態に限られたものではなく、本発明の趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、対向装置が送信するリフレッシュ信号は、ＥＥＥで規定されているリフレッシュ信号に限られず、対向装置が待機状態に移行した後に一定の周期で送信する信号であればよく、他の任意の信号を利用することができる。また、上述した実施形態では、通信装置１０にのみ本発明のプログラムを実装するが、他の実施形態では、通信装置１０および対向装置の双方に本発明のプログラムを実装してもよい。 <Other Embodiments>
The present invention is not limited to the above-described embodiment, and can be appropriately modified without departing from the spirit of the present invention. For example, the refresh signal transmitted by the opposite device is not limited to the refresh signal specified by EEE, and may be a signal transmitted at a constant cycle after the opposite device shifts to the standby state, and any other signal can be used. It can be used. Further, in the above-described embodiment, the program of the present invention is mounted only on the communication device 10, but in other embodiments, the program of the present invention may be mounted on both the communication device 10 and the opposite device.

さらに、上述した実施形態では、通信装置が１のＰＨＹチップおよびコネクタを備え、１の対向装置と通信するが、他の実施形態では、通信装置が複数のＰＨＹチップおよびコネクタを備え、複数のＬＡＮケーブルを介して複数の対向装置と通信するように構成してもよい。さらに、上述した実施形態では、個別の４つのレジスタを使用するが、他の実施形態では、これらのレジスタの設定値を単一のレジスタに設定し、または２〜３のレジスタに設定してもよい。 Further, in the above-described embodiment, the communication device includes one PHY chip and connector and communicates with one opposite device, whereas in other embodiments, the communication device includes a plurality of PHY chips and connectors and a plurality of LANs. It may be configured to communicate with a plurality of opposite devices via a cable. Further, in the above-described embodiment, four individual registers are used, but in other embodiments, the setting values of these registers may be set to a single register or a few registers. Good.

さらに、上述した実施形態では、ＬＡＮケーブルを通信装置および対向装置に接続してデータ通信を行うが、他の実施形態では、これらの装置に光ファイバケーブルを接続してデータ通信を行ってもよい。この場合、通信装置および対向装置は、ＬＣコネクタやＳＣコネクタ等の光信号を送受信可能なコネクタを備える。 Further, in the above-described embodiment, the LAN cable is connected to the communication device and the opposite device to perform data communication, but in other embodiments, the optical fiber cable may be connected to these devices to perform data communication. .. In this case, the communication device and the opposite device include a connector capable of transmitting and receiving optical signals such as an LC connector and an SC connector.

１０通信装置
１００ＣＰＵ
１０１制御部
１０２データ送受信部
１０３通信状態監視部
１１０ＰＨＹチップ
１１１データ送受信部
１１２ＬＰＩ信号送受信部
１１３ＬＰＩ信号送信設定部
１１４ＬＰＩ信号監視部
１１５転送速度設定部
１２０コネクタ
４０，４１リフレッシュ信号 10 Communication device 100 CPU
101 Control unit 102 Data transmission / reception unit 103 Communication status monitoring unit 110 PHY chip 111 Data transmission / reception unit 112 LPI signal transmission / reception unit 113 LPI signal transmission setting unit 114 LPI signal monitoring unit 115 Transfer speed setting unit 120 Connector 40, 41 Refresh signal

Claims

A receiver that receives the periodic signal transmitted after the opposite device has transitioned from the first state to the second state,
A monitoring unit that identifies the transfer rate of the opposite device based on the period of the periodic signal received by the receiving unit, and
A communication device including a control unit that changes the transfer speed of the own device to the transfer speed of the opposite device specified by the monitoring unit.

When the transfer speed of the opposite device specified by the monitoring unit is lower than the transfer speed of the own machine, the control unit changes the transfer speed of the own machine to the transfer speed of the opposite device of the own machine. The communication device according to claim 1, which reduces the transfer speed of the communication device.

The communication device includes a first semiconductor chip and a second semiconductor chip.
The first semiconductor chip is
With the receiver
With the monitoring unit
Including a setting unit for setting the transfer speed of the communication device.
The communication device according to claim 1 or 2, wherein the second semiconductor chip includes the control unit.

With the receiver
With the monitoring unit
With the control unit
The communication device according to claim 1 or 2, further comprising a semiconductor chip including a setting unit for setting a transfer speed of the communication device.

It is a transfer speed change method that changes the transfer speed of the communication device.
The step of receiving the periodic signal transmitted after the opposite device has transitioned from the first state to the second state, and
A step of specifying the transfer rate of the opposite device based on the period of the periodic signal, and
A transfer speed changing method including a step of changing the transfer speed of the own machine to the transfer speed of the identified opposite device.

A program executed in a communication device including a receiving unit, a monitoring unit, and a control unit.
A step of causing the receiving unit to receive a periodic signal transmitted after the opposite device has transitioned from the first state to the second state.
A step of causing the monitoring unit to specify the transfer speed of the opposite device based on the period of the periodic signal.
A program including a step of causing the control unit to change the transfer speed of the own machine to the transfer speed of the specified opposite device.