JP2021047494A

JP2021047494A - Information processing apparatus and control method

Info

Publication number: JP2021047494A
Application number: JP2019168143A
Authority: JP
Inventors: 雅弘梶本; Masahiro Kajimoto
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2019-09-17
Filing date: 2019-09-17
Publication date: 2021-03-25

Abstract

To solve a problem that in an information processing apparatus, a subsystem firmware is becoming more complex and bloated in order to cope with ever-increasing factors for returning from a power saving mode.SOLUTION: An information processing apparatus includes a normal and a plurality of power saving modes, and includes a main CPU operating in the normal mode and a sub CPU operating in the power saving modes. When transiting from the normal mode to a power saving mode, the main CPU loads a firmware corresponding to the power saving mode as a target of transition into a memory where a program the sub CPU executes is developed, and the sub CPU performs the firmware to perform control for monitoring a recovery interruption.SELECTED DRAWING: Figure 4A

Description

本発明は、省電力状態時に稼働するシステムのファームウェアを管理する情報処理装置及びその制御方法に関する。 The present invention relates to an information processing device for managing firmware of a system operating in a power saving state and a control method thereof.

近年、ランニングコストの削減や環境問題への関心の高まりにより、電気製品はできる限り低消費電力で稼働することが求められている。情報処理装置である画像形成装置（MFP)においても低消費電力を実現するシステムが求められている。例えば、通常モードと省電力モードを状況に応じて選択的に切り替えるシステムが広く知られている（例えば特許文献１）。
多くの場合、前記システムは大きく分けてメインシステムとサブシステムから構成される。メインシテムは高性能ＣＰＵと大容量のメモリを搭載し、通常モード時における印刷やコピーなどの主業務処理を担う。一方、サブシステムは低消費電力で動作するＣＰＵと必要最小限のメモリを搭載し、省電力モード時における復帰要因の発生に対する監視を担っている（例えば特許文献２）。
近年では、より効率的に消費電力を削減するべく、サブシステムが処理を担う省電力モードの中を更に細かくモードを切り分け、用途に応じた電力削減量と復帰速度動作性能の選択肢をもつシステムが一般的になってきている。 In recent years, due to the reduction of running costs and the growing interest in environmental issues, electric appliances are required to operate with the lowest possible power consumption. An image forming apparatus (MFP), which is an information processing apparatus, is also required to have a system that realizes low power consumption. For example, a system that selectively switches between a normal mode and a power saving mode according to a situation is widely known (for example, Patent Document 1).
In many cases, the system is roughly divided into a main system and a subsystem. The main system is equipped with a high-performance CPU and a large-capacity memory, and is responsible for the main business processing such as printing and copying in the normal mode. On the other hand, the subsystem is equipped with a CPU that operates with low power consumption and the minimum required memory, and is responsible for monitoring the occurrence of a recovery factor in the power saving mode (for example, Patent Document 2).
In recent years, in order to reduce power consumption more efficiently, the power saving mode in which the subsystem is responsible for processing is further divided into modes, and the system has the option of power reduction amount and recovery speed operation performance according to the application. It's becoming more common.

特開2012-232589号公報Japanese Unexamined Patent Publication No. 2012-232589 特開2010-5911号公報Japanese Unexamined Patent Publication No. 2010-5911

前記のサブシステムが複数の省電力モードに対応するためには、サブシステムは移行すべき省電力モードの種類を判断する処理および、判断結果に基づく省電力モードに関連付けられた通常モードへの復帰要因を監視する処理が必要になる。サブシステムのファームウェアは移行する省電力モードを判断させる処理プログラムと、省電力モード全種類分の復帰要因を監視する処理プログラムを含む構成となる。
複合機に搭載されているタッチパネルやＵＳＢコネクタなど周辺デバイスの増加にともない、省電力モードからの復帰要因は今後も増え続けることが予想される。また環境対策ニーズの高まりから省電力モードの種類もさらなる細分化が予想される。そして、より多くの要望を実現するために、サブシステムのファームウェアがこれまで以上に複雑化、肥大化が予測される。複雑化、肥大化したファームウェアに対応するには、サブシステムのメモリ容量を含むコンピュータリソースの拡大が必要となるが、そのために、ハードウェアコストが増大する懸念が生じる。 In order for the subsystem to support multiple power saving modes, the subsystem determines the type of power saving mode to be migrated and returns to the normal mode associated with the power saving mode based on the judgment result. Processing to monitor the factors is required. The firmware of the subsystem includes a processing program for determining the power saving mode to be migrated and a processing program for monitoring the recovery factors for all types of the power saving mode.
With the increase in peripheral devices such as touch panels and USB connectors mounted on multifunction devices, it is expected that the factors for returning from the power saving mode will continue to increase in the future. In addition, the types of power saving modes are expected to be further subdivided due to growing needs for environmental measures. And, in order to realize more demands, the firmware of the subsystem is expected to become more complicated and bloated than ever before. In order to cope with complicated and bloated firmware, it is necessary to expand computer resources including the memory capacity of the subsystem, which raises a concern that the hardware cost will increase.

上記課題を解決するため本発明の情報処理装置は以下の構成を備える。
通常モードと複数の省電力モードを有し、通常モード時に動作する第１の制御手段と省電力モード時に動作する第２の制御手段とを有する情報処理装置であって、第1の制御手段は、通常モードから省電力モードに移行する際、移行するべき省電力モードに対応するファームウェアを、第２の制御手段が実行するプログラムが展開される記憶手段にロードし、第２の制御手段は、前記ファームウェアを実行して、割り込みを監視することを特徴とする。 In order to solve the above problems, the information processing apparatus of the present invention has the following configuration.
An information processing device having a normal mode and a plurality of power saving modes, and having a first control means operating in the normal mode and a second control means operating in the power saving mode, the first control means is When shifting from the normal mode to the power saving mode, the firmware corresponding to the power saving mode to be shifted is loaded into the storage means in which the program executed by the second control means is deployed, and the second control means is used. It is characterized by executing the firmware and monitoring interrupts.

本発明によれば、周辺デバイスの増加により省電力モードからの復帰要因の増加や、省電力モードの細分化が生じても、サブシステムのファームウェアの複雑化・肥大化を抑制することができる。これにより、サブシステムのメモリ容量を含むリソース拡大を回避でき、ハードウェアコストも抑制することが可能となる。 According to the present invention, even if the number of peripheral devices increases and the factors for returning from the power saving mode increase or the power saving mode is subdivided, it is possible to suppress the complexity and bloat of the firmware of the subsystem. As a result, it is possible to avoid the expansion of resources including the memory capacity of the subsystem, and it is possible to suppress the hardware cost.

画像形成システムの構成図Configuration diagram of the image formation system コントローラのブロック図Controller block diagram 割り込み経路を説明するブロック図Block diagram explaining the interrupt path 通常モード−省電力モード−復帰割り込み待ちの処理Normal mode-Power saving mode-Processing waiting for return interrupt 通常モード−省電力モード−復帰割り込み待ちの処理Normal mode-Power saving mode-Processing waiting for return interrupt 復帰割り込み発生から通常モードに戻るまでの処理Processing from the occurrence of a return interrupt to the return to normal mode 他の実施例の通常モード−省電力モード−復帰割り込み待ちの処理Normal mode of other embodiments-Power saving mode-Processing for waiting for return interrupt 他の実施例の通常モード−省電力モード−復帰割り込み待ちの処理Normal mode of other embodiments-Power saving mode-Processing for waiting for return interrupt

以下、本発明を実施するための形態について図面を用いて説明する。なお、以下の実施例は特許請求の範囲に係る発明を限定するものでなく、また実施例で説明されている特徴の組み合わせのすべてが発明の解決手段に必須のものであるとは限らない。
最初に、本実施例を説明するうえで重要となるＷＦＩについて説明する。ＷＦＩとはWait For Interruptの頭文字をとった略称である。そしてＷＦＩは、後述するメインＣＰＵ201、サブＣＰＵ205が外部からの割り込みを待ち受けるための省電力状態に入るためのコマンド命令であり、また当該ＣＰＵの省電力状態をも意味する。プログラム中でＷＦＩコマンドが実行されると、当該コマンドで一時停止するＷＦＩ状態となる。そして、メイン側割り込みコントローラ302もしくは、サブ側割り込みコントローラ303からの割り込みが入ると、メインＣＰＵ201もしくはサブＣＰＵ205は当該ＷＦＩコマンドの次のコマンドから処理を再開する。
本実施例においては、メインＣＰＵ201とサブＣＰＵ205は互いにＷＦＩ状態を監視できる構成であることを前提とする。具体的にはそれぞれのＣＰＵが監視するためのＩＯポートを備えていてもよい。あるいは、それぞれのＣＰＵに接続されたチップがＣＰＵの状態を監視する形態であってもよい。ＷＦＩ監視の形態は本発明の本質を逸脱しない範囲で変更可能である。 Hereinafter, embodiments for carrying out the present invention will be described with reference to the drawings. It should be noted that the following examples do not limit the invention according to the claims, and not all combinations of features described in the examples are essential for the means for solving the invention.
First, WFI, which is important for explaining this embodiment, will be described. WFI is an abbreviation that stands for Wait For Interrupt. The WFI is a command command for the main CPU 201 and the sub CPU 205, which will be described later, to enter a power saving state for waiting for an interrupt from the outside, and also means the power saving state of the CPU. When a WFI command is executed in the program, the WFI state is paused by the command. Then, when an interrupt from the main side interrupt controller 302 or the sub side interrupt controller 303 is input, the main CPU 201 or the sub CPU 205 resumes processing from the command next to the WFI command.
In this embodiment, it is premised that the main CPU 201 and the sub CPU 205 have a configuration in which the WFI status can be monitored by each other. Specifically, each CPU may have an IO port for monitoring. Alternatively, the chip connected to each CPU may be in a form of monitoring the state of the CPU. The form of WFI monitoring can be changed without departing from the essence of the present invention.

＜システムの構成＞
図１は、本実施例を示す画像形成システムの構成を説明するブロック図である。本例は、プリント機能、スキャナ機能、データ通信機能等を備える画像形成装置である複合機を例に説明する。
図１において、画像形成装置101は、ＬＡＮ108を介してコンピュータ109よりジョブを受信可能に構成されている。なお、コンピュータの接続数は、1以上であってもよい。
スキャナ装置102は、原稿から光学的に画像を読み取りデジタル画像に変換する。
プリンタ装置104は、デジタル画像を用紙と呼ぶ紙デバイスに出力する。
操作部105は、本装置に対する設定をユーザから受け付けるためのタッチパネルやハードキーを備えている。
ディスプレイ111は画像形成装置101の動作状況の表示を行う。操作部105がタッチパネルの場合はディスプレイ111の表面に装着される実装形態となる。
ｅＭＭＣ106は、デジタル画像や制御プログラム等を記憶する。ここで、ｅＭＭＣは、JEDEC/MMCAの商標であるembedded MMC(Multimedia card)を意味する。図1では、ｅＭＭＣと記載しているが、ＨＤＤやＳＳＤといった大容量不揮発記憶装置でも構わない。
ＦＡＸ装置107は、電話回線等にデジタル画像を送受信する。
コントローラ(制御装置)103は、スキャナ装置102、プリンタ装置104、操作部105、ｅＭＭＣ106、ＦＡＸ装置107、ディスプレイ111と接続され、各モジュールに指示を出すことで、画像形成装置101上でジョブを実行する。
画像形成装置101は、ＬＡＮ108経由でコンピュータ109からデジタル画像の入出力、ジョブの発行や機器の指示等も行うことが可能である。
スキャナ装置102は、原稿束を自動的に逐次入れ替えることが可能な原稿給紙ユニット(ＤＦユニット)121、原稿を光学スキャンしデジタル画像に変換することが可能なスキャナユニット122から成る。また、変換された画像データはコントローラ103に送信される。 <System configuration>
FIG. 1 is a block diagram illustrating a configuration of an image forming system showing the present embodiment. In this example, a multifunction device which is an image forming apparatus having a print function, a scanner function, a data communication function, and the like will be described as an example.
In FIG. 1, the image forming apparatus 101 is configured to be able to receive a job from the computer 109 via the LAN 108. The number of computers connected may be 1 or more.
The scanner device 102 optically reads an image from the original and converts it into a digital image.
The printer device 104 outputs a digital image to a paper device called paper.
The operation unit 105 is provided with a touch panel and hard keys for receiving settings for the present device from the user.
The display 111 displays the operating status of the image forming apparatus 101. When the operation unit 105 is a touch panel, it is mounted on the surface of the display 111.
The eMMC106 stores digital images, control programs, and the like. Here, eMMC means embedded MMC (Multimedia card) which is a trademark of JEDEC / MMCA. Although it is described as eMMC in FIG. 1, a large-capacity non-volatile storage device such as an HDD or SSD may be used.
The FAX device 107 sends and receives digital images to and from a telephone line or the like.
The controller (control device) 103 is connected to the scanner device 102, the printer device 104, the operation unit 105, the eMMC 106, the fax device 107, and the display 111, and executes a job on the image forming device 101 by issuing an instruction to each module. To do.
The image forming apparatus 101 can also input / output digital images from the computer 109 via LAN 108, issue jobs, instruct equipment, and the like.
The scanner device 102 includes a document feeding unit (DF unit) 121 capable of automatically sequentially replacing a bundle of documents, and a scanner unit 122 capable of optically scanning a document and converting it into a digital image. Further, the converted image data is transmitted to the controller 103.

プリンタ装置104は、紙束から一枚ずつ逐次給紙可能な給紙ユニット142、給紙した紙に画像データを印刷するためのマーキングユニット141、印刷後の紙を排紙するための排紙ユニット143から成る。
電源スイッチ110は、コントローラ103に接続される。電源スイッチ110がオンになっていると、少なくとも操作部105、コントローラ103のメインボードの一部に対して給電されている。また、電源スイッチ110がオフになった場合は、即時に給電が停止するわけでなく、ソフトウェアやハードウェアの終了処理を待って、電源制御部の一部など電源スイッチ110をONするために必要な部分以外の給電を停止する。
操作部105は、コントローラ103に接続され、ＬＣＤタッチパネルや、節電ボタン、コピーボタン、キャンセルボタン、リセットボタン、テンキー、ユーザモードキー、などで構成され、画像入出力システムを操作するためのユーザＩ/Ｆを提供する。 The printer device 104 includes a paper feed unit 142 capable of sequentially feeding paper one by one from a bundle of paper, a marking unit 141 for printing image data on the paper fed, and a paper discharge unit for discharging the printed paper. It consists of 143.
The power switch 110 is connected to the controller 103. When the power switch 110 is turned on, power is supplied to at least a part of the main board of the operation unit 105 and the controller 103. Also, when the power switch 110 is turned off, the power supply does not stop immediately, but it is necessary to wait for the software or hardware termination processing and turn on the power switch 110 such as a part of the power control unit. Stop the power supply except for the parts.
The operation unit 105 is connected to the controller 103 and is composed of an LCD touch panel, a power saving button, a copy button, a cancel button, a reset button, a numeric keypad, a user mode key, and the like, and is a user I / O for operating an image input / output system. Provide F.

＜システムの機能＞
以下、画像形成装置101の実行可能なジョブ機能の一例を説明する。
〔複写機能〕
画像形成装置101は、スキャナ装置102から読み込んだ画像をｅＭＭＣ106に記録し、同時にプリンタ装置104を使用して印刷を行なう複写機能を備える。
〔画像送信機能〕
画像形成装置101は、スキャナ装置102から読み込んだ画像を、ＬＡＮ108を介してコンピュータ109に送信する画像送信機能を備える。
〔画像保存機能〕
画像形成装置101は、スキャナ装置102から読み込んだ画像をｅＭＭＣ106に記録し、必要に応じて画像送信や画像印刷を行う画像保存機能を備える。
〔画像印刷機能〕
画像形成装置101は、コンピュータ109から送信された、例えばページ記述言語を解析し、プリンタ装置104で印刷する画像印刷機能を備える。 <System functions>
Hereinafter, an example of an executable job function of the image forming apparatus 101 will be described.
[Copy function]
The image forming apparatus 101 has a copying function of recording an image read from the scanner apparatus 102 on the eMMC 106 and at the same time printing using the printer apparatus 104.
[Image transmission function]
The image forming apparatus 101 includes an image transmitting function of transmitting an image read from the scanner apparatus 102 to the computer 109 via the LAN 108.
[Image storage function]
The image forming apparatus 101 has an image saving function of recording an image read from the scanner apparatus 102 on the eMMC 106 and transmitting or printing an image as needed.
[Image printing function]
The image forming apparatus 101 includes an image printing function that analyzes, for example, a page description language transmitted from the computer 109 and prints it by the printer apparatus 104.

＜コントローラの構成＞
図２は、画像形成装置101のコントローラ103のハードウェア構成図である。本図を用いて画像形成装置101のコントローラ103の構成を説明する。
メインＣＰＵ201は、画像形成装置101を稼働させるためのソフトウェアを動作させる制御装置の中央処理装置である。
システムバス(System BUS)202は、メインＣＰＵ201が他のユニットにアクセスするため及び、他のユニット同士がアクセスする通路となる。
サブＣＰＵ205は、画像形成装置101が省電力モードにある時に、各ハードウェアからの割り込みを監視して、割り込みが発生したらメインＣＰＵ201を起床させる役割を担う制御装置の中央処理装置である。
ＤＲＡＭ203は、画像形成装置101のプログラムが展開され、プログラム動作時の変数や各ユニットからＤＭＡ(Direct Memory Access)で転送されるデータの格納領域となる。
ＳＲＡＭ206は、サブＣＰＵ205が実行するプログラムが展開される。
ネットワークコントローラ216は、ネットワークＩ/Ｆ217を介して、画像形成装置101とネットワーク上の他の機器との通信を行う。
ＵＳＢコントローラ218は、ＵＳＢＩ/Ｆ219を介して画像形成装置101とＵＳＢデバイスとの通信を制御する。図２では、ＵＳＢＩ/Ｆ219は1つのみの記載であるが、1以上存在してもよい。
ディスプレイコントローラ210は、ディスプレイＩ／Ｆ211を介してディスプレイ111に表示制御を行う。
入力部コントローラ208は、入力部Ｉ／Ｆ209を介して画像形成装置101へのユーザからの指示を受け付ける操作部105と通信を行う。
リアルタイムクロック（ＲＴＣ）207は、画像形成装置101の時計機能、アラーム機能、タイマ機能等を持つ。
画像形成装置101には、システムバス202とスキャナＩ/Ｆ212を介してスキャナ装置102が接続される。また、画像形成装置101には、システムバス202とプリンタＩ/Ｆ214を介してプリンタ装置104が接続される。 <Controller configuration>
FIG. 2 is a hardware configuration diagram of the controller 103 of the image forming apparatus 101. The configuration of the controller 103 of the image forming apparatus 101 will be described with reference to this figure.
The main CPU 201 is a central processing unit of a control device that operates software for operating the image forming apparatus 101.
The system BUS 202 is a passage for the main CPU 201 to access other units and for the other units to access each other.
The sub CPU 205 is a central processing unit of a control device that monitors interrupts from each hardware when the image forming apparatus 101 is in the power saving mode and wakes up the main CPU 201 when an interrupt occurs.
The DRAM 203 is a storage area for variables when the program of the image forming apparatus 101 is expanded and data transferred from each unit by DMA (Direct Memory Access).
A program executed by the sub CPU 205 is deployed in the SRAM 206.
The network controller 216 communicates between the image forming apparatus 101 and other devices on the network via the network I / F 217.
The USB controller 218 controls communication between the image forming apparatus 101 and the USB device via the USB I / F 219. In FIG. 2, only one USB I / F 219 is described, but one or more USB I / F 219 may be present.
The display controller 210 controls the display on the display 111 via the display I / F 211.
The input unit controller 208 communicates with the operation unit 105 that receives an instruction from the user to the image forming apparatus 101 via the input unit I / F 209.
The real-time clock (RTC) 207 has a clock function, an alarm function, a timer function, and the like of the image forming apparatus 101.
The scanner device 102 is connected to the image forming device 101 via the system bus 202 and the scanner I / F 212. Further, the printer device 104 is connected to the image forming device 101 via the system bus 202 and the printer I / F 214.

＜コントローラの割り込み＞
図３は、メインＣＰＵ201とサブＣＰＵ205に割り込みを通知する経路を示した図である。ＵＳＢコントローラ218、ネットワークコントローラ216、スキャナＩ/Ｆ212、入力部コントローラ208、リアルタイムクロック207、物理スイッチ304の各ハードウェアは、割り込みバス(Interrupt BUS)301に接続されている。そして、各ハードウェアからの割り込み信号は割り込みバス301を介し、一度各割り込みコントローラ(302、303)に格納される。メインＣＰＵ201はメイン側割り込みコントローラ302から通知される割り込みを元に割り込みハンドラを起動し、各ハードウェアに対してレジスタ設定やデータ通信等の処理を行う。サブＣＰＵ205はサブ側割り込みコントローラ303から通知される割り込みを元に割り込みハンドラを起動し、省電力状態からの復帰に必要な処理を行う。 <Controller interrupt>
FIG. 3 is a diagram showing a route for notifying an interrupt to the main CPU 201 and the sub CPU 205. The hardware of the USB controller 218, the network controller 216, the scanner I / F 212, the input controller 208, the real-time clock 207, and the physical switch 304 are connected to the interrupt BUS 301. Then, the interrupt signal from each hardware is once stored in each interrupt controller (302, 303) via the interrupt bus 301. The main CPU 201 activates an interrupt handler based on the interrupt notified from the main interrupt controller 302, and performs processing such as register setting and data communication for each hardware. The sub CPU 205 activates an interrupt handler based on the interrupt notified from the sub interrupt controller 303, and performs processing necessary for returning from the power saving state.

＜モード移行と割り込み処理＞
図４Ａ，Ｂおよび図５は、本実施例を実現する際の処理シーケンス図である。
〔省電力モードへの移行処理〕
図４Ａ，Ｂは、画像形成装置101が通常モードから省電力モードへ移行し復帰割り込みを待つまでの処理の流れを示したものである。
なお、電源投入直後からサブＣＰＵ205はリセット状態であり、プログラムが実行されない状態から開始する。
ステップS401でメイン側割り込みコントローラ302に割り込みが発生する。
ステップS402でメイン側割り込みコントローラ302からメインＣＰＵ201に対して割り込みが通知される。
ここで、本発明の画像形成装置101は省電力モードが複数種類存在するシステムである。
ステップS403で、通知された割り込みに基づき複数種類存在する省電力モードの中からどの省電力モードへ移行するのかを判断する。このときの判断基準は画像形成装置101の電力状態をどう規定し、何を状態遷移のトリガにするかの設計方法に因る。
判断結果に基づいて、メインＣＰＵ201はステップS404又はステップS405のいずれかを実行する。
具体例として、S402で通知された割り込み通知があらかじめ決められた時間が経過したことで発生したタイマ割り込みの場合は、省電力モードＡに移行するために、メインＣＰＵ201はステップS404を実行する。また、S402で通知された割り込み通知が物理スイッチ304を切ることによるスイッチ割り込みの場合は、メインＣＰＵ201は省電力モードＢへ移行するために、ステップS405を実行するなどが考えられる。
ステップS404又はステップS405では、あらかじめ用意されているサブＣＰＵ205が省電力モード中に実行するファームウェアをＳＲＡＭ206にロードする。
ステップS403の判断結果を受けて、省電力モードＡに移行する場合はステップS404で省電力モードＡ用ファームウェアをロードするステップを行い、省電力モードＢに移行する場合はステップS405で省電力モードＢ用ファームウェアをロードする。 <Mode transition and interrupt processing>
4A, 4B and 5 are processing sequence diagrams for realizing this embodiment.
[Transition process to power saving mode]
FIGS. 4A and 4B show the flow of processing until the image forming apparatus 101 shifts from the normal mode to the power saving mode and waits for a return interrupt.
Immediately after the power is turned on, the sub CPU 205 is in the reset state, and the program is not executed.
An interrupt occurs in the main interrupt controller 302 in step S401.
In step S402, the main interrupt controller 302 notifies the main CPU 201 of an interrupt.
Here, the image forming apparatus 101 of the present invention is a system in which a plurality of types of power saving modes exist.
In step S403, it is determined which power saving mode to shift from among the plurality of types of power saving modes based on the notified interrupt. The judgment criterion at this time depends on the design method of how to define the power state of the image forming apparatus 101 and what is to trigger the state transition.
Based on the determination result, the main CPU 201 executes either step S404 or step S405.
As a specific example, in the case of a timer interrupt generated by the elapse of a predetermined time for the interrupt notification notified in S402, the main CPU 201 executes step S404 in order to shift to the power saving mode A. Further, in the case where the interrupt notification notified by S402 is a switch interrupt by turning off the physical switch 304, it is conceivable that the main CPU 201 executes step S405 in order to shift to the power saving mode B.
In step S404 or step S405, the firmware executed by the sub CPU 205 prepared in advance during the power saving mode is loaded into the SRAM 206.
In response to the determination result of step S403, when shifting to power saving mode A, the step of loading the power saving mode A firmware is performed in step S404, and when shifting to power saving mode B, power saving mode B is performed in step S405. Load the firmware for.

図４では省電力モードA，Bの2種類で記述しているが、2種類以上の省電力モードを持っていてもよい。その場合は必要に応じてあらかじめ必要な種類分のファームウェアを用意しておき、当該ステップのタイミングでロードする。ロード前のファームウェアの保管場所については、ｅＭＭＣ106又はＤＲＡＭ203を想定している。ＤＲＡＭ203の場合、起動時にｅＭＭＣ106からロードしておく必要がある。
ファームウェアのロード後、ステップS406でメインＣＰＵ201はメイン側割り込みコントローラ302の割り込みレジスタをセットし、サブＣＰＵ205以外からの割り込みを無効化する。
続いてステップS407で、メインＣＰＵ201はサブＣＰＵ205に対してＣＰＵリセット解除信号を送信し、ＣＰＵリセットを解除する。
続くステップS408で、メインＣＰＵ201は、サブＣＰＵ205がリセット解除され初期化が終わりＷＦＩ状態に入ったことを確認するまで待つ。これにより、メインＣＰＵ201は、サブＣＰＵ205で実行される初期化処理が完了したことを検知する。
一方並行して、サブＣＰＵ205はステップS407でのＣＰＵリセット解除信号を受けると、プログラム開始位置をＳＲＡＭ206上にセットし、S404又はS405でロードしたファームウェアの実行を開始する。
具体的には、サブＣＰＵ205は、ステップS409で、サブ側割り込みコントローラ303に対して、メインＣＰＵ201以外からの割り込みを無効化するように割り込みレジスタをセットする。
続くステップS410で、サブＣＰＵ205は、ＷＦＩ状態に入り、メインＣＰＵ201からの割り込みを待ち受ける。
メインＣＰＵ201は、ステップS410でサブＣＰＵ205がＷＦＩに入ると、S408以後のステップを継続実行する。
ステップS411でメインＣＰＵ201は、サブＣＰＵ205をＷＦＩ状態から解除するために、サブ側割り込みコントローラ303に割り込みを入れる。
その後ステップS413で、メインＣＰＵ210は、サブＣＰＵ205がＷＦＩからの解除を待ち受ける。 Although FIG. 4 describes two types of power saving modes A and B, it may have two or more types of power saving modes. In that case, prepare the required type of firmware in advance as needed, and load it at the timing of the step. As the storage location of the firmware before loading, eMMC106 or DRAM203 is assumed. In the case of DRAM 203, it is necessary to load it from eMMC 106 at startup.
After loading the firmware, the main CPU 201 sets the interrupt register of the main interrupt controller 302 in step S406 to invalidate the interrupts from other than the sub CPU 205.
Subsequently, in step S407, the main CPU 201 transmits a CPU reset release signal to the sub CPU 205 to release the CPU reset.
In the following step S408, the main CPU 201 waits until it is confirmed that the sub CPU 205 is reset and released, the initialization is completed, and the WFI state is entered. As a result, the main CPU 201 detects that the initialization process executed by the sub CPU 205 has been completed.
On the other hand, in parallel, when the sub CPU 205 receives the CPU reset release signal in step S407, the sub CPU 205 sets the program start position on the SRAM 206 and starts executing the firmware loaded in S404 or S405.
Specifically, in step S409, the sub CPU 205 sets an interrupt register for the sub side interrupt controller 303 so as to invalidate interrupts from other than the main CPU 201.
In the following step S410, the sub CPU 205 enters the WFI state and waits for an interrupt from the main CPU 201.
When the sub CPU 205 enters the WFI in step S410, the main CPU 201 continues to execute the steps after S408.
In step S411, the main CPU 201 interrupts the sub-side interrupt controller 303 in order to release the sub CPU 205 from the WFI state.
After that, in step S413, in the main CPU 210, the sub CPU 205 waits for the release from the WFI.

一方、サブ側割り込みコントローラ303は、ステップS412でサブＣＰＵ205に割り込みを通知し、ＷＦＩ状態を解除する。
ステップS414で、サブＣＰＵ205がＷＦＩ状態から解除されたことで、メインＣＰＵ201は、ＷＦＩ状態へ移行する。
ステップS415で、サブＣＰＵ205は、メインＣＰＵ201がＷＦＩ状態に移行したことを確認する。その後、サブＣＰＵ205では、ロードされているファームウェアごとに処理が実行される。
次に、図４Ｂを参照しつつファームウェアのロード実行について説明する。
● 省電力モードＡのファームウェアのロード
メインＣＰＵ201がＳＲＡＭ206に省電力モードＡ用ファームウェアをロードし、サブＣＰＵ205が省電力モードＡ用のファームウェアを実行する場合を説明する。
ステップS421で、サブＣＰＵ205は、省電力モードＡで使用する復帰要因に対応する割り込みレジスタを設定する。
具体例としては、ＵＳＢのデバイス検知、ネットワークパケットの受信、スキャナによる紙検知などを復帰要因とする場合について説明する。この場合、ＵＳＢコントローラ218、ネットワークコントローラ216、スキャナＩ/Ｆ212からの割り込みを有効にし、それ以外の割り込みを無効にするレジスタのマスク設定処理を行う。
その後ステップS422で、サブＣＰＵ205は復帰に使用しないモジュールを停止する処理を行う。たとえば、この時、ＤＲＡＭ203をセルフリフレッシュ状態に入れてもよい。あるいは、ディスプレイコントローラ210に対して供給クロックを下げてもよい。 On the other hand, the sub-side interrupt controller 303 notifies the sub CPU 205 of the interrupt in step S412 and releases the WFI state.
In step S414, the sub CPU 205 is released from the WFI state, so that the main CPU 201 shifts to the WFI state.
In step S415, the sub CPU 205 confirms that the main CPU 201 has shifted to the WFI state. After that, the sub CPU 205 executes the process for each loaded firmware.
Next, loading and executing the firmware will be described with reference to FIG. 4B.
● Loading the firmware of the power saving mode A A case where the main CPU 201 loads the firmware for the power saving mode A into the SRAM 206 and the sub CPU 205 executes the firmware for the power saving mode A will be described.
In step S421, the sub CPU 205 sets an interrupt register corresponding to the return factor used in the power saving mode A.
As a specific example, a case where USB device detection, network packet reception, paper detection by a scanner, or the like is a recovery factor will be described. In this case, the mask setting process of the register that enables interrupts from the USB controller 218, the network controller 216, and the scanner I / F212 and invalidates other interrupts is performed.
After that, in step S422, the sub CPU 205 performs a process of stopping the module not used for recovery. For example, at this time, the DRAM 203 may be put into the self-refresh state. Alternatively, the supply clock may be lowered with respect to the display controller 210.

● 省電力モードＢのファームウェアのロード
メインＣＰＵ201がＳＲＡＭ206に省電力モードＢ用ファームウェアをロードし、サブＣＰＵ205が省電力モードＢ用のファームウェアを実行する場合を説明する。
ステップS431で、サブＣＰＵ205は省電力モードＢで使用する復帰要因に対応する割り込みレジスタを設定する。具体例として物理スイッチ304を入れるという要因で復帰する場合、サブ側割り込みコントローラ303に対して物理スイッチからの割り込みを有効にし、それ以外の割り込みを無効にするレジスタのマスク設定処理を行う。
その後ステップS432で、サブＣＰＵ205は、省電力モードＢの復帰に使用しないモジュールを停止する処理を行う。たとえば、ネットワークコントローラ216やＵＳＢコントローラ218、ディスプレイコントローラ210への電力供給を停止させてもよい。
ステップS421とステップS431で有効にする復帰に関しての割り込みマスク設定は完全に異なるものであっても重複する項目があってもよい。同様に、ステップS422とステップS432で停止するモジュールは完全に異なるものであっても、重複する項目があってもよい。多くの場合、できる限り不必要な消費電力を削減するために割り込みレジスタの設定や電力供給の停止処理などサブＣＰＵが行う処理は省電力モード毎に細かく分かれている。そのため省電力モード全てに対応した１つのファームウェアを用意する場合、ファームウェアサイズが大きいものになってしまう。本発明を適用することで、省電力モード毎にファームウェアを用意しておくことで、ＳＲＡＭ206にロードするファームウェアサイズを抑制することができる。
割り込み設定が完了したのちに、ステップS441でサブＣＰＵ205はＷＦＩ状態へ移行する。以後、サブ側割り込みコントローラ303が外部からの割り込みを監視することとなる。 ● Loading the firmware of the power saving mode B A case where the main CPU 201 loads the firmware for the power saving mode B into the SRAM 206 and the sub CPU 205 executes the firmware for the power saving mode B will be described.
In step S431, the sub CPU 205 sets an interrupt register corresponding to the return factor used in the power saving mode B. As a specific example, when returning due to the factor of turning on the physical switch 304, the mask setting process of the register that enables the interrupt from the physical switch for the sub-side interrupt controller 303 and invalidates the other interrupts is performed.
After that, in step S432, the sub CPU 205 performs a process of stopping a module that is not used for returning to the power saving mode B. For example, the power supply to the network controller 216, the USB controller 218, and the display controller 210 may be stopped.
The interrupt mask settings for return enabled in step S421 and step S431 may be completely different or may have duplicate items. Similarly, the modules stopped in step S422 and step S432 may be completely different or may have overlapping items. In many cases, the processing performed by the sub CPU, such as interrupt register setting and power supply stop processing, is subdivided for each power saving mode in order to reduce unnecessary power consumption as much as possible. Therefore, when one firmware corresponding to all the power saving modes is prepared, the firmware size becomes large. By applying the present invention, it is possible to suppress the size of the firmware loaded in the SRAM 206 by preparing the firmware for each power saving mode.
After the interrupt setting is completed, the sub CPU 205 shifts to the WFI state in step S441. After that, the sub-side interrupt controller 303 will monitor the interrupt from the outside.

＜省電力モードから通常モードへの復帰＞
図５は、省電力モードからの復帰割り込みが発生してから通常モードに戻るまでの処理シーケンスを示したものである。
ステップS501でサブ側割り込みコントローラ303が割り込みを検知し、その割り込みがステップS421又はS431で設定した割り込みである場合、続くステップS502へ進む。
ステップS502で、サブ側割り込みコントローラ303はサブＣＰＵ205に対して割り込み通知し、サブＣＰＵ205はＷＦＩ状態が解除され動き始める。
ステップS503で、サブＣＰＵ205はステップS422又はステップS432で停止していたモジュールを起動する。具体的には、ＤＲＡＭ203のセルフリフレッシュ解除処理や、ディスプレイコントローラ210の供給クロックを通常モード時の周波数まで上げるなどが考えられる。
次にステップS504で、サブＣＰＵ205は、どのモジュールから割り込みを受けてＷＦＩが解除されたのかの復帰要因情報をＳＲＡＭ206に書き込む。
その後ステップS505で、サブＣＰＵ205はメインＣＰＵ201をＷＦＩ状態から解除するために、メイン側割り込みコントローラ302の割り込みビットをセットすることにより割り込みを入れる。
ステップS506で、メイン側割り込みコントローラ302は、メインＣＰＵ201に割り込みを通知しＷＦＩ状態を解除する。
その後ステップS507で、サブＣＰＵ205はメインＣＰＵ201のＷＦＩ状態が解除されたことを確認するまで待機する。
そしてステップS508で、サブＣＰＵ205はＷＦＩに移行する。
一方、ステップS509で、メインＣＰＵ201はステップS504の処理で書き込んであった復帰要因情報を取得する。
本実施例では復帰要因情報をサブＣＰＵ205からメインＣＰＵ201に伝えるために、ＳＲＡＭ206を使用したが、メインＣＰＵ201とサブＣＰＵ205が両方アクセスできるメモリであればどのメモリでも問題はない。またＣＰＵ間通信などの通信方式を使用し、メインＣＰＵ201とサブＣＰＵ205が両方動作しているタイミングで伝達する方法でも問題はない。
最後にステップS510でメインＣＰＵ201はステップS406の処理で無効化してあったサブＣＰＵ205以外の割り込みを有効化することにより、通常モードへ復帰する。
以上の実施例によれば、移行する省電力モードに応じて、サブＣＰＵで実行されるファームウェアをロードすることで、メモリなどのコンピュータリソースの拡大することを防ぐことができた。 <Return from power saving mode to normal mode>
FIG. 5 shows a processing sequence from the occurrence of the return interrupt from the power saving mode to the return to the normal mode.
If the sub-interrupt controller 303 detects an interrupt in step S501 and the interrupt is the interrupt set in step S421 or S431, the process proceeds to the following step S502.
In step S502, the sub-side interrupt controller 303 notifies the sub CPU 205 of an interrupt, and the sub CPU 205 is released from the WFI state and starts to operate.
In step S503, the sub CPU 205 activates the module stopped in step S422 or step S432. Specifically, the self-refresh release process of the DRAM 203 and the supply clock of the display controller 210 may be raised to the frequency in the normal mode.
Next, in step S504, the sub CPU 205 writes the return factor information of which module the interrupt was received from and the WFI released to the SRAM 206.
After that, in step S505, the sub CPU 205 inserts an interrupt by setting the interrupt bit of the main interrupt controller 302 in order to release the main CPU 201 from the WFI state.
In step S506, the main interrupt controller 302 notifies the main CPU 201 of the interrupt and releases the WFI state.
After that, in step S507, the sub CPU 205 waits until it is confirmed that the WFI state of the main CPU 201 has been released.
Then, in step S508, the sub CPU 205 shifts to WFI.
On the other hand, in step S509, the main CPU 201 acquires the return factor information written in the process of step S504.
In this embodiment, SRAM 206 is used to transmit the return factor information from the sub CPU 205 to the main CPU 201, but there is no problem with any memory as long as both the main CPU 201 and the sub CPU 205 can access the memory. Further, there is no problem in a method of transmitting at the timing when both the main CPU 201 and the sub CPU 205 are operating by using a communication method such as inter-CPU communication.
Finally, in step S510, the main CPU 201 returns to the normal mode by enabling interrupts other than the sub CPU 205 that were invalidated in the process of step S406.
According to the above embodiment, it was possible to prevent the expansion of computer resources such as memory by loading the firmware executed by the sub CPU according to the power saving mode to be migrated.

実施例１では、メインＣＰＵ201は指定された省電力モードに応じてその都度ファームウェアをロードし、サブＣＰＵ205にリセット信号を通知していた。実施例２は、メインＣＰＵ201がロードしたファームウェアの種類情報を記憶し、ＳＲＡＭ206に既にロードされているファームウェアと、ロード予定のファームウェアが同じ場合は、サブＣＰＵ205が実行するファームウェアのリロードを省略する。そうすることで、ファームウェアのロードの頻度を減らし、効率を向上させるものである。
実施例２について、図６を用いて説明する。図６では、一連の処理の前半部を図６Ａ、後半部を図６Ｂに示す。なお図４と同じ符号が割り振られているステップについては、同じ処理を行うため説明を省略する。
ステップS403で、メインＣＰＵ201は移行する省電力モードを判断したのちに、ステップS601でＳＲＡＭ206に記録されているファームウェア情報（対応する省電力モードに関する情報）を取得する。
ステップS610で、メインＣＰＵ201は、S403とS601の結果をもとに今回移行する省電力モード用のファームウェアとＳＲＡＭ206にロードされているファームウェアが同じであるかを判断する。
S601で取得するファームウェア情報は後述するステップS620で格納される。なお、初回ロードについては、何もロードされていないということが判別できる情報で初期化しておく方法や、任意の省電力モード用のファームウェアを初期化時にロードしておき、ステップS601からの処理を行う方法であってもよい。
［ＳＲＡＭに目的のファームウェアがロードされている場合］
S610の結果、ＳＲＡＭ206にロードされているファームウェアと今回移行する省電力モード用のファームウェアが同じである場合について説明する。ＳＲＡＭ206にロードされているファームウェアと今回移行する省電力モードが同じである場合は、ファームウェアのロードを行わず、ステップS406へ移る。
［ＳＲＡＭに目的のファームウェアがロードされていない場合］
ＳＲＡＭ206にロードされているファームウェアと今回移行する省電力モードが異なる場合について説明する。ＳＲＡＭ206にロードされているファームウェアと今回移行する省電力モードが異なる場合は、ファームウェアのロードを行う。この時、省電力モードＡに移行する場合はステップS404の省電力モードＡ用ファームウェアをロードする処理を行い、省電力モードＢに移行する場合はステップS405の省電力モードＢ用ファームウェアをロードする処理を行う。 In the first embodiment, the main CPU 201 loads the firmware each time according to the designated power saving mode, and notifies the sub CPU 205 of the reset signal. In the second embodiment, the type information of the firmware loaded by the main CPU 201 is stored, and if the firmware already loaded in the SRAM 206 and the firmware to be loaded are the same, the reloading of the firmware executed by the sub CPU 205 is omitted. By doing so, the frequency of loading the firmware is reduced and the efficiency is improved.
The second embodiment will be described with reference to FIG. In FIG. 6, the first half of the series of processes is shown in FIG. 6A, and the second half is shown in FIG. 6B. Since the same processing is performed for the steps to which the same reference numerals are assigned as in FIG. 4, the description thereof will be omitted.
In step S403, the main CPU 201 determines the power saving mode to be shifted, and then acquires the firmware information (information about the corresponding power saving mode) recorded in SRAM 206 in step S601.
In step S610, the main CPU 201 determines whether the firmware for the power saving mode to be migrated this time and the firmware loaded in the SRAM 206 are the same based on the results of S403 and S601.
The firmware information acquired by S601 is stored in step S620 described later. For the initial load, you can initialize it with information that can be determined that nothing is loaded, or load the firmware for any power saving mode at the time of initialization and perform the processing from step S601. It may be the method of doing.
[When the target firmware is loaded in SRAM]
As a result of S610, the case where the firmware loaded in the SRAM 206 and the firmware for the power saving mode to be migrated this time are the same will be described. If the firmware loaded in the SRAM 206 and the power saving mode to be migrated this time are the same, the firmware is not loaded and the process proceeds to step S406.
[When the target firmware is not loaded in SRAM]
The case where the firmware loaded in the SRAM 206 and the power saving mode to be migrated this time are different will be described. If the firmware loaded in SRAM 206 and the power saving mode to be migrated this time are different, the firmware is loaded. At this time, when shifting to the power saving mode A, the process of loading the firmware for the power saving mode A in step S404 is performed, and when shifting to the power saving mode B, the process of loading the firmware for the power saving mode B in step S405 is performed. I do.

図６では省電力モードがＡとＢの2種類で記述しているが、2種類以上の省電力モードを持っていてもよい。その場合は必要に応じてあらかじめ必要な種類分のファームウェアを用意しておき、当該ステップのタイミングでロードする
ファームウェアをロードするステップS404、S405の後に、ステップS620でメインＣＰＵ201はＳＲＡＭ206にロードしたファームウェア情報を格納する。その後、ステップS406へ移る。
図６では、S620でファームウェア情報を格納する記憶装置にＳＲＡＭ206を使用しているが、ＤＲＡＭ203上にファームウェアの種別情報を記録する情報を格納する構成であってもよい。 In FIG. 6, two types of power saving modes, A and B, are described, but two or more types of power saving modes may be provided. In that case, prepare the required type of firmware in advance as needed, and load it at the timing of the step. After loading steps S404 and S405, the main CPU 201 in step S620 loads the firmware information into SRAM 206. To store. Then, the process proceeds to step S406.
In FIG. 6, SRAM 206 is used as a storage device for storing firmware information in S620, but it may be configured to store information for recording firmware type information on DRAM 203.

実施例１と実施例２では、メインＣＰＵ201が移行する省電力モードをもとにロードするファームウェアを判断するものについて説明した。実施例３ではロードするファームウェアの判断基準が地域に応じて異なる場合について説明する。
消費電力に関しては販売地域が欧州、北米、日本等で異なる条件が課せられている場合もある。この電力条件を満たすことが性能上、機能上の制約につながることもある。そのため、市場で要望されているあらゆる電力条件をすべて満たす仕様に準拠することは理想的ではあるが、現実的ではない。そこで、画像形成装置101は販売地域の情報を備え、販売地域に応じて、ロードするファームウェアを切り替える実装とする。
上記実施例３によれば、電力条件の異なる販売地域毎に適切なファームウェアに切り替えることができ、それぞれの地域において最適な電力制御ができる。 In the first and second embodiments, the firmware to be loaded is determined based on the power saving mode to which the main CPU 201 shifts. In the third embodiment, a case where the criteria for determining the firmware to be loaded differs depending on the region will be described.
Regarding power consumption, different conditions may be imposed in Europe, North America, Japan, etc. Satisfying this power condition may lead to performance and functional restrictions. Therefore, it is ideal, but not realistic, to comply with specifications that meet all the power requirements required by the market. Therefore, the image forming apparatus 101 is provided with information on the sales area, and the firmware to be loaded is switched according to the sales area.
According to the third embodiment, it is possible to switch to an appropriate firmware for each sales region having different power conditions, and optimal power control can be performed in each region.

（別の実施例）
また、画像形成装置の販売戦略として、操作部105、スキャナ装置102やプリンタ装置104が異なる画像形成装置を同時に開発・市場投入することもある。メインＣＰＵ201が画像形成装置101の機器構成を検知し、当該機器構成に応じて、ロードするファームウェアを切り替える実装としてもよい。
加えて、実施例１と実施例２ではサブＣＰＵ205が実行するファームウェアは静的なデータであることを前提として説明をしていた。これに対して、メインＣＰＵ201が消費電力モードに応じて動的にファームウェアを作り変える実装としてもよい。 (Another Example)
In addition, as a sales strategy for the image forming apparatus, an image forming apparatus having a different operation unit 105, a scanner device 102, and a printer device 104 may be simultaneously developed and put on the market. The main CPU 201 may detect the device configuration of the image forming apparatus 101 and switch the firmware to be loaded according to the device configuration.
In addition, in the first and second embodiments, the firmware executed by the sub CPU 205 has been described on the premise that it is static data. On the other hand, the implementation may be such that the main CPU 201 dynamically recreates the firmware according to the power consumption mode.

(その他の実施例)
本発明は、上述の実施形態の1以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける1つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路(例えば、ＡＳＩＣ)によっても実現可能である。 (Other Examples)
The present invention supplies a program that realizes one or more functions of the above-described embodiment to a system or device via a network or storage medium, and one or more processors in the computer of the system or device reads and executes the program. It can also be realized by the processing to be performed. It can also be realized by a circuit (for example, ASIC) that realizes one or more functions.

101 画像形成装置
201 メインＣＰＵ
203 ＤＲＡＭ
205 サブＣＰＵ
206 ＳＲＡＭ
302 メイン側割り込みコントローラ
303 サブ側割り込みコントローラ 101 Image forming device
201 main CPU
203 DRAM
205 sub CPU
206 SRAM
302 Main interrupt controller
303 Sub-interrupt controller

Claims

An information processing device having a normal mode and a plurality of power saving modes, and having a first processing means operating in the normal mode and a second processing means operating in the power saving mode.
When shifting from the normal mode to the power saving mode, the first processing means loads the firmware corresponding to the power saving mode to be shifted into the storage means in which the program executed by the second processing means is deployed. ,
The second processing means is an information processing device that executes the firmware and monitors interrupts of the information processing device.

The information processing apparatus according to claim 1, wherein the first processing means resets and releases the second processing means, so that the second processing means executes the firmware.

It also has an interrupt controller
The second processing means is
The firmware is executed, and the setting related to the monitoring of the interrupt, which is a factor for returning to the normal mode in the power saving mode, is set in the interrupt controller.
The information processing apparatus according to claim 1 or 2, wherein the module not used for recovery is stopped in the power saving mode.

The information processing apparatus according to claim 3, wherein the second processing means receives an interrupt notification from the interrupt controller.

The first processing means is
The information processing apparatus according to any one of claims 1 to 4, wherein if the loaded firmware and the firmware for the power saving mode to be migrated are the same, the firmware is not reloaded.

The first processing means is
The fifth aspect of claim 5, wherein it is determined whether the firmware for the power saving mode to be migrated and the loaded firmware are the same by referring to the firmware type information stored in the storage means. Information processing device.

The information processing apparatus according to any one of claims 1 to 6, wherein the correspondence between the power saving mode and the firmware is switched according to a sales area.

The information processing device according to any one of claims 1 to 6, wherein the correspondence between the power saving mode and the firmware is switched according to the device configuration of the information processing device.

The information processing apparatus according to any one of claims 1 to 8, wherein the first processing means dynamically remodels the firmware.

A control method for an information processing apparatus having a normal mode and a plurality of power saving modes, and having a first processing means operating in the normal mode and a second processing means operating in the power saving mode.
When the first processing means shifts from the normal mode to the power saving mode, the step of loading the firmware corresponding to the power saving mode to be shifted into the storage means in which the program executed by the second processing means is deployed. When,
A control method for an information processing device, wherein the second processing means includes a monitoring step of executing the firmware and monitoring an interrupt of the information processing device.