JP2021044690A - A/d converter test device, test method, and semiconductor device - Google Patents
A/d converter test device, test method, and semiconductor device Download PDFInfo
- Publication number
- JP2021044690A JP2021044690A JP2019165108A JP2019165108A JP2021044690A JP 2021044690 A JP2021044690 A JP 2021044690A JP 2019165108 A JP2019165108 A JP 2019165108A JP 2019165108 A JP2019165108 A JP 2019165108A JP 2021044690 A JP2021044690 A JP 2021044690A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- waveform
- test
- output
- test signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 61
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 238000010998 test method Methods 0.000 title claims description 9
- 238000011156 evaluation Methods 0.000 claims abstract description 9
- 230000000737 periodic effect Effects 0.000 claims abstract description 9
- 230000003595 spectral effect Effects 0.000 claims description 7
- 230000001131 transforming effect Effects 0.000 claims description 2
- 238000001228 spectrum Methods 0.000 abstract description 14
- 238000004088 simulation Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 12
- 238000005070 sampling Methods 0.000 description 9
- 238000005259 measurement Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Images
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Description
本発明は、A/Dコンバータの評価技術に関する。 The present invention relates to an evaluation technique for an A / D converter.
デジタル信号処理を行うシステムにおけるキーデバイスのひとつとしてA/Dコンバータがある。A/Dコンバータの性能を表す指標として、微分非直線性誤差(DNL:Differential Non-Linearity)や積分非直線性誤差(INL:Integral Non-Linearity)が知られている。 There is an A / D converter as one of the key devices in a system that performs digital signal processing. Differential nonlinearity error (DNL: Differential Non-Linearity) and integral nonlinearity error (INL: Integral Non-Linearity) are known as indicators of the performance of the A / D converter.
A/Dコンバータあるいはそれを組み込んだチップやシステムは、出荷前に検査する必要がある。一般的には、A/Dコンバータの入力に、全コードを横切るスイープ波形を入力し、それに対する出力の応答が測定される。ここで、測定に要する時間は、コードの総数とサンプリング時間の積に比例する。 A / D converters or chips and systems incorporating them need to be inspected before shipping. Generally, a sweep waveform across the entire code is input to the input of the A / D converter, and the response of the output to the sweep waveform is measured. Here, the time required for measurement is proportional to the product of the total number of codes and the sampling time.
従来の試験装置では、スイープ波形をデジタイズして得られる膨大な個数の出力コードを取り込んで保持しておく必要があるため、膨大なメモリが必要となる。 In the conventional test apparatus, it is necessary to take in and hold a huge number of output codes obtained by digitizing the sweep waveform, so that a huge amount of memory is required.
A/Dコンバータには、サンプリングレートが非常に遅いものがある。たとえばΔΣ変調器を用いたA/Dコンバータには、サンプリングレートが数sps(sample per second)程度のものがある。たとえば、サンプリングレートが6.8sps、24ビットのA/Dコンバータを全コード試験するためには、685時間もの時間が必要となり、現実的ではない。 Some A / D converters have a very slow sampling rate. For example, some A / D converters using a delta-sigma modulator have a sampling rate of about several sps (sample per second). For example, it takes 685 hours to test the entire code of a 24-bit A / D converter with a sampling rate of 6.8 sps, which is not realistic.
本発明は係る状況においてなされたものであり、そのある態様の例示的な目的のひとつは、新規なA/Dコンバータの試験技術の提供にある。 The present invention has been made in such a situation, and one of the exemplary purposes of the embodiment is to provide a test technique for a novel A / D converter.
本発明のある態様は、A/Dコンバータを有する半導体デバイスの試験装置に関する。試験装置は、A/Dコンバータに周期的なアナログテスト信号を供給する波形発生器と、アナログテスト信号に対応するA/Dコンバータの出力ノードの波形、あるいはA/Dコンバータの内部ノードの波形を取り込む波形取得部と、波形取得部が取得した波形を離散フーリエ変換し、スペクトル情報にもとづいてA/Dコンバータの特性を推定する評価装置と、を備える。 One aspect of the present invention relates to a test apparatus for a semiconductor device having an A / D converter. The test device uses a waveform generator that supplies a periodic analog test signal to the A / D converter, a waveform of the output node of the A / D converter corresponding to the analog test signal, or a waveform of the internal node of the A / D converter. A waveform acquisition unit for capturing and an evaluation device for estimating the characteristics of the A / D converter based on spectral information by performing discrete Fourier conversion on the waveform acquired by the waveform acquisition unit are provided.
この態様によると、従来と異なる方法でA/Dコンバータを試験できる。特に、取り込んで保持しておくべき出力コードの個数を大幅に減らすことができる。 According to this aspect, the A / D converter can be tested by a method different from the conventional method. In particular, the number of output codes that should be captured and retained can be significantly reduced.
評価装置は、スペクトル情報にもとづいて、A/Dコンバータの入出力特性を多項式近似したときの係数を算出してもよい。 The evaluation device may calculate the coefficient when the input / output characteristics of the A / D converter are polynomial-approximated based on the spectrum information.
アナログテスト信号は、正弦波であってもよい。この場合、アナログ信号がシングルトーンとなるため、解析が容易となる。ただし、アナログテスト信号は、矩形波や三角波であってもよい。 The analog test signal may be a sine wave. In this case, since the analog signal becomes a single tone, the analysis becomes easy. However, the analog test signal may be a rectangular wave or a triangular wave.
A/Dコンバータは、ΔΣ変調器とデジタルフィルタを含んでもよい。波形取得部は、ΔΣ変調器の出力ノードの波形を取り込んでもよい。これにより試験時間を短縮できる。 The A / D converter may include a delta-sigma modulator and a digital filter. The waveform acquisition unit may capture the waveform of the output node of the ΔΣ modulator. This can shorten the test time.
本発明の別の態様は、半導体装置である。この半導体装置は、ΔΣ変調器とデジタルフィルタを含むA/Dコンバータを備え、1パッケージ化される。半導体装置は、ΔΣ変調器とデジタルフィルタの接続ノードから引き出されたテストピンを備え、A/Dコンバータに周期的なアナログテスト信号を入力したときにテストピンから出力される波形にもとづいて、A/Dコンバータを評価可能である。 Another aspect of the present invention is a semiconductor device. This semiconductor device includes an A / D converter including a delta-sigma modulator and a digital filter, and is packaged in one package. The semiconductor device includes a test pin drawn from the connection node of the delta-sigma modulator and the digital filter, and is based on the waveform output from the test pin when a periodic analog test signal is input to the A / D converter. The / D converter can be evaluated.
なお、以上の構成要素を任意に組み合わせたもの、あるいは本発明の表現を、方法、装置などの間で変換したものもまた、本発明の態様として有効である。 It should be noted that an arbitrary combination of the above components or a conversion of the expression of the present invention between methods, devices and the like is also effective as an aspect of the present invention.
本発明のある態様によれば、新規なA/Dコンバータの試験装置、試験方法を提供できえる。 According to an aspect of the present invention, a novel A / D converter test apparatus and test method can be provided.
(実施の形態)
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
(Embodiment)
Hereinafter, the present invention will be described with reference to the drawings based on preferred embodiments. The same or equivalent components, members, and processes shown in the drawings shall be designated by the same reference numerals, and redundant description will be omitted as appropriate. Further, the embodiment is not limited to the invention but is an example, and all the features and combinations thereof described in the embodiment are not necessarily essential to the invention.
本明細書において、「部材Aが、部材Bと接続された状態」とは、部材Aと部材Bが物理的に直接的に接続される場合や、部材Aと部材Bが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。 In the present specification, the "state in which the member A is connected to the member B" means that the member A and the member B are physically directly connected, or the member A and the member B are electrically connected to each other. It also includes the case of being indirectly connected via other members, which does not substantially affect the connection state or does not impair the functions and effects performed by the combination thereof.
同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。 Similarly, "a state in which the member C is provided between the member A and the member B" means that the member A and the member C, or the member B and the member C are directly connected, and their electricity. It also includes the case of being indirectly connected via other members, which does not substantially affect the connection state, or does not impair the functions and effects produced by the combination thereof.
図1は、実施の形態に係る試験装置100のブロック図である。試験装置100は、半導体デバイス(DUT:Device Under Test)10を試験する。
FIG. 1 is a block diagram of the
DUT10は、A/Dコンバータ20を備える。DUT10の種類は限定されないが、たとえばセンサ用の出力をデジタル信号に変換するフロントエンド回路であってもよい。センサとしては、熱電対、サーミスタ、RTD(測温抵抗体)などが例示される。
The
波形発生器110は、A/Dコンバータ20に周期的なアナログテスト信号S1を供給する。本実施の形態では、アナログテスト信号S1は正弦波である。波形発生器110は、波形データを保持する波形テーブルと、波形データから読み出したデータをアナログ信号に変換するD/Aコンバータを含んでもよい。この場合、D/Aコンバータの分解能は、DUT10のA/Dコンバータ20の分解能よりも高いことが望ましい。たとえばA/Dコンバータ20の分解能が24ビットである場合、波形発生器110のD/Aコンバータの分解能は32ビット程度とするとよい。
The
波形取得部120は、アナログテスト信号S1に対応するA/Dコンバータ20の出力ノード(i)の波形、あるいはA/Dコンバータ20の内部ノード(ii)の波形を取り込む。いずれのノードの波形を取り込むべきかは、A/Dコンバータ20の形式に応じて定めればよい。波形取得部120は、DUT10の出力を受信するインタフェース回路と、データ列を格納するメモリで構成することができる。
The
評価装置130は、波形取得部120が取得した波形S2を離散フーリエ変換(DFT)する変換器132を含み、スペクトル情報S3を生成する。変換器132は、FFT(高速フーリエ変換)のアルゴリズムによって、スペクトル情報S3を得ることができる。解析部134は、スペクトル情報S3にもとづいてA/Dコンバータ20の特性を推定する。
The
たとえば解析部134は、DFTにより得られたスペクトル情報にもとづいて、A/Dコンバータ20の入出力特性を多項式近似したときの係数を算出する。
For example, the
以上が試験装置100の構成である。続いてその動作を説明する。図2は、A/Dコンバータ20の入出力特性を模式的に示す図である。A/Dコンバータ20の入力をx、出力をyと表すと、A/Dコンバータ20の入出力特性は、y=f(x)と一般化される。関数f(x)を、式(1)に示すように、線形多項式で表す。
入力xは式(2)で表される。
式(2)を式(1)に代入して整理すると、A/Dコンバータ20の出力信号の波形は、式(3)に示すように、異なる周波数(f、2f、3f…)の正弦波の線形和として表される。
つまり、非直線誤差を有するA/Dコンバータ20を周波数fの正弦波が通過すると、高調波が発生する。
That is, when a sine wave having a frequency f passes through the A /
b0,b1,b2,…bnは、信号yを離散フーリエ変換して得られるスペクトルの周波数成分0,f,2f,…nfの強度に対応する。また後述するように、b0,b1,b2,…bnは、アナログテスト信号S1の振幅Aと、線形多項式の係数a0,a1,…anと相関を有する。したがって、信号yのスペクトルを測定することにより、A/Dコンバータ20の入出力特性に関する情報を得ることができる。
b 0 , b 1 , b 2 , ... b n correspond to the intensities of the
図3は、図1の試験装置100の測定原理を説明する図である。アナログテスト信号S1は、理想的な正弦波であり、単一の周波数fのみを有する。このアナログテスト信号S1が、未知の入出力特性y=f(x)を有するA/Dコンバータ20に入力されると、波形歪みが生じ、A/Dコンバータ20の出力信号の波形S2のスペクトルS3に、直流成分および高調波成分2f,3f,…nfが現れる。評価装置130は、A/Dコンバータ20の出力のスペクトル情報S3にもとづいて、A/Dコンバータ20の入出力特性y=f(x)を推定することができる。
FIG. 3 is a diagram illustrating a measurement principle of the
この試験装置100の利点を説明する。従来の試験方法では、全コードを横切るスイープ波形をA/Dコンバータに与え、それに対する出力の応答を測定するものであった。したがって、24ビットのA/Dコンバータの場合、224個の膨大なサンプル数のデータを保持しておく必要があった。
The advantages of this
実施の形態では、離散フーリエ変換を用いており、サンプル数の個数は、周波数分解能を規定する。アナログテスト信号S1として周波数fのピュアな正弦波を用いる場合、i×f(ただしi=0,1,…)の強度のみがわかればよく、中間的な周波数成分の情報は不要である。したがって、本実施の形態に係る試験方法では、サンプル数を従来に比べて大幅に減らすことができる。 In the embodiment, the discrete Fourier transform is used, and the number of samples defines the frequency resolution. When a pure sine wave having a frequency f is used as the analog test signal S1, only the intensity of i × f (however, i = 0, 1, ...) Needs to be known, and information on intermediate frequency components is unnecessary. Therefore, in the test method according to the present embodiment, the number of samples can be significantly reduced as compared with the conventional case.
続いて、係数b0,b1,b2,…bnとパラメータA,a0〜anの関係を説明する。nが奇数の場合、cosnθは式(4a)で表され、nが偶数の場合、cosnθは式(4b)で表される。
nが奇数の場合、係数b0,b1,b2,…bnは、式(5)で表される。
nが偶数の場合、係数b0,b1,b2,…bnは、式(6)で表される。
式(6)も、a0〜anを未知数とするn元連立1次方程式であるから、b0〜bnおよびAが与えられると、未知数a0〜an、すなわちA/Dコンバータ20の入出力特性を得ることができる。
Equation (6), a 0 ~a n since n former simultaneous linear equations and unknowns, when
一例として、測定したスペクトルから、基本波と3倍波(3次高調波)の強度b1とb3が非ゼロで、残りの周波数の強度がゼロであったとする。この場合、以下の式から、入出力特性の係数を計算することができる。
a1=(b1+3b3)/A
a3=4b3/A3
As an example, from the measured spectrum, the intensity b 1 and b 3 of the fundamental wave and third harmonic (third harmonic) is nonzero, the strength of the remaining frequency was zero. In this case, the coefficient of input / output characteristics can be calculated from the following formula.
a 1 = (b 1 + 3b 3 ) / A
a 3 = 4b 3 / A 3
別の一として測定したスペクトルから、基本波、3倍波(3次高調波)、5倍波(5次高調波)の強度b1,b3,b5が非ゼロで、残りの周波数の強度がゼロであったとする。この場合、以下の式から、入出力特性の係数を計算することができる。
a1=(b1+3b3−5b5)/A
a3=(4b3+20b5)/A3
a5=16b5/A5
From the spectrum measured as another, fundamental wave, the third harmonic (third harmonic), 5 intensity b 1 of harmonic (fifth harmonic), b 3, b 5 is a non-zero, the remaining frequency Assume that the intensity is zero. In this case, the coefficient of input / output characteristics can be calculated from the following formula.
a 1 = (b 1 + 3b 3 -5b 5) / A
a 3 = (4b 3 + 20b 5 ) / A 3
a 5 = 16b 5 / A 5
図4は、一実施例に係る試験装置100のブロック図である。A/Dコンバータ20は、ΔΣ変調器22およびデジタルフィルタ24を含む。この形式のA/Dコンバータ20のサンプリングレートは、数sps程度と非常に遅い場合がある。このような場合、A/Dコンバータ20を備えるDUT10には、テストピン12を設けられる。テストピン12は、A/Dコンバータ20の内部ノードであるΔΣ変調器22の出力と接続されており、デジタルフィルタ24をバイパスしたデジタル信号を測定可能となっている。
FIG. 4 is a block diagram of the
波形取得部120は、ΔΣ変調器22の出力となる中間ノード26のデジタル信号S2を受け、波形データとして取り込む。ΔΣ変調器22の出力のサンプリングレートは、デジタルフィルタ24を経由するA/Dコンバータ20全体のサンプリングレートよりも十分に高い。たとえばDUT10のサンプリングレートが数sps(たとえば6.8sps)である場合に、ΔΣ変調器22のみのサンプリングレートは数ksps〜数十ksps(たとえば32ksps)である。
The
ΔΣ変調器22の動作速度を32ksps(=215sps)とする。このΔΣ変調器22の入力に、1Hzの正弦波を入力し、波形取得部120によって8秒間にわたる波形をキャプチャしたとする。このときサンプル数は、32ksps×8s=262000個(218個)となり、DFTの周波数分解能は、0.125Hzとなる。
The operating speed of the
従来の試験方法では、サンプル数は224個であるから、この例では、1/26倍に減らすことができている。 In the conventional testing method, the number of samples is because it is 2 24, in this example, are able to reduce the 1/2 6 times.
また測定時間に関して、従来では、6.8spsの速度で224個のデータを取得する必要があるため、685時間(224/6.8秒)の時間を要することとなる。これに対して本実施の形態では8秒に短縮することができる。もし、正弦波の周波数をさらに高くすれば、測定時間はさらに短縮される。 Also with respect to the measurement time, in the past, because of the need to get 2 24 data at a rate of 6.8Sps, and thus requires a 685 hour (224 /6.8 seconds) time. On the other hand, in the present embodiment, it can be shortened to 8 seconds. If the frequency of the sine wave is further increased, the measurement time will be further shortened.
続いて、本実施の形態に係る試験方法を、ΔΣ変調型のA/Dコンバータに適用した場合の、論理的な解析を説明する。 Subsequently, a logical analysis when the test method according to the present embodiment is applied to a delta-sigma modulation type A / D converter will be described.
図5は、ΔΣ変調器22のシミュレーションモデル30を示すブロック図である。ΔΣ変調器22のシミュレーションモデル30は、減算器32、積分器34、比較器36、D/Aコンバータ38を含む。このモデルにおいて、A/Dコンバータ20の歪みモデル40は、減算器32と積分器34の間に導入されている。このモデルにおいて、以下の式が成り立つ。
FIG. 5 is a block diagram showing a
減算器32の出力であるエラー信号En(n)は式(7)で表される。
E(n)=Vin(n)−Vf(n) …(7)
The error signal En (n), which is the output of the
E (n) = Vin (n) -Vf (n) ... (7)
また、歪みモデル40は、3次の非線形項を含むものとし、その入出力特性は式(8)で表される。パラメータkjは、j次非線形性(但し、jは、3以上の奇数)の大きさを表す。
Vm(n)=E(n)+Σ(kj*E(n)j) …(8)
Further, the
Vm (n) = E (n) + Σ (k j * E (n) j )… (8)
積分器34の出力Voは式(9)で表される。
Vo(n)=Vo(n−1)+Vm(n) …(9)
The output Vo of the
Vo (n) = Vo (n-1) + Vm (n) ... (9)
比較器36の出力DoutおよびD/Aコンバータ38の出力Vfは、式(10a),(10b)で表される。
(i)Vo(n)>1のとき
Dout(n+1)=1, Vf(n+1)=1 …(10a)
(ii)Vo(n)<1のとき
Dout(n+1)=0, Vf(n+1)=−1 …(10b)
The output Dout of the
(I) When Vo (n)> 1 Dout (n + 1) = 1, Vf (n + 1) = 1 ... (10a)
(Ii) When Vo (n) <1, Dout (n + 1) = 0, Vf (n + 1) = -1 ... (10b)
続いてシミュレーション結果を説明する。
はじめに、3次の非線形性のみを考慮したシミュレーション結果を説明する。すなわちk3≠0、kj≠3=0である。
(i)DCシミュレーション
DCシミュレーションでは、入力電圧Vinを、DC信号として−1.0〜+1.0の範囲でスイープしている。図6は、図5のΔΣ変調器22のシミュレーションモデル30の入出力特性のシミュレーション結果を示す図である。出力Voutの大きさは、n(=220)個の出力Voutのビットストリームに含まれる値が1であるビットの個数である。パラメータkは、0,0.0001,0.0005,0.001,0.005,0.01の6値としており、図6には6つの入出力特性が示されている。
Next, the simulation results will be described.
First, the simulation results considering only the third-order nonlinearity will be described. That is, k 3 ≠ 0 and k j ≠ 3 = 0.
(I) DC simulation In the DC simulation, the input voltage Vin is swept as a DC signal in the range of −1.0 to +1.0. FIG. 6 is a diagram showing a simulation result of input / output characteristics of the
図7は、図6の6つの入出力特性を3次で多項式近似したときの係数を示す図である。図5のシミュレーションモデル30における歪みモデル40は、ΔΣ変調器22の入出力特性に対して、a1とa3に影響を及ぼすことがわかる。
FIG. 7 is a diagram showing coefficients when the six input / output characteristics of FIG. 6 are polynomial-approximated in the third order. Distortion model in the
(ii)ACシミュレーション
ACシミュレーションでは、入力電圧Vinを、振幅Aをパラメータとする式(11)の余弦波として与えている。
Vin=Acos(ω0t) …(11)
但し、A=0.1〜1.0
(Ii) AC simulation In the AC simulation, the input voltage Vin is given as the cosine wave of the equation (11) with the amplitude A as a parameter.
Vin = Acos (ω 0 t)… (11)
However, A = 0.1 to 1.0
図8は、図5のシミュレーションモデル30の出力Doutの波形をFFTして得られるパワースペクトルを示す図である。横軸は、基本波ω0で正規化した周波数を、縦軸は電力を示す。A= である。
FIG. 8 is a diagram showing a power spectrum obtained by FFTing the waveform of the output Dout of the
3次の非線形項を考慮する場合、パワースペクトルの基本波および3倍波の強度b1,b3は式(12)で表される。
式(12)を変形すると式(13)が得られる。この式(13)から、係数a1およびa3が計算できる。
図9は、FFTの結果(式(13))から得られる係数a1およびa3の推定値と、図7に示す係数a1およびa3の理論値との誤差を示す図である。振幅Aを、ΔΣ変調器22の入力範囲の中でなるべく大きく選ぶことにより、係数a1およびa3の誤差を、高精度に推定できることが示されている。
FIG. 9 is a diagram showing an error between the estimated values of the coefficients a 1 and a 3 obtained from the FFT result (Equation (13)) and the theoretical values of the coefficients a 1 and a 3 shown in FIG. The amplitude A, by choosing as large as possible within the input range of
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。 The present invention has been described above based on the embodiments. This embodiment is an example, and it will be understood by those skilled in the art that various modifications are possible for each of these components and combinations of each processing process, and that such modifications are also within the scope of the present invention. is there. Hereinafter, such a modification will be described.
(変形例1)
実施の形態では、アナログテスト信号S1として正弦波を用いたが、その限りでない。たとえばアナログテスト信号S1は、矩形波や三角波などであってもよい。矩形波や三角波などの周期的な信号は、フーリエ級数展開することができる。周期的な信号が偶関数の場合、以下の式で表すことができる。
x=Σi=0:nci・cos(2πft) …(14)
(Modification example 1)
In the embodiment, a sine wave is used as the analog test signal S1, but this is not the case. For example, the analog test signal S1 may be a rectangular wave, a triangular wave, or the like. Periodic signals such as square waves and triangle waves can be Fourier series expanded. When the periodic signal is an even function, it can be expressed by the following equation.
x = Σ i = 0: n c i · cos (2πft)… (14)
式(14)を式(1)に代入して整理すると、A/Dコンバータ20の出力信号の波形は、式(3)に示すように、異なる周波数(f、2f、3f…)の正弦波の線形和として表される。アナログテスト信号S1を単一周波数の正弦波とした場合と同じように、各周波数成分の強度と、A/Dコンバータ20の入出力特性(a0〜an)は相関を有するから、スペクトル情報から、入出力特性を推定することができる。
By substituting the equation (14) into the equation (1) and rearranging, the waveform of the output signal of the A /
(変形例2)
実施の形態では、アナログテスト信号S1として単一周波数の正弦波を用いたが、マルチトーンの正弦波を用いてもよい。この場合、周波数ごとに振幅Aが異なっていてもよい。これにより1回の測定で得られる情報量を増やすことができる。
(Modification 2)
In the embodiment, a single frequency sine wave is used as the analog test signal S1, but a multitone sine wave may be used. In this case, the amplitude A may be different for each frequency. This makes it possible to increase the amount of information that can be obtained in one measurement.
実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用の一側面を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。 Although the present invention has been described using specific terms and phrases based on the embodiments, the embodiments show only one aspect of the principles and applications of the present invention, and the embodiments are claimed. Many modifications and arrangement changes are permitted within the range not departing from the idea of the present invention defined in the scope.
10 DUT
20 A/Dコンバータ
22 ΔΣ変調器
24 デジタルフィルタ
26 中間ノード
100 試験装置
110 波形発生器
120 波形取得部
130 評価装置
S1 アナログテスト信号
S2 波形
S3 スペクトル情報
10 DUT
20 A /
Claims (8)
前記A/Dコンバータに周期的なアナログテスト信号を供給する波形発生器と、
前記アナログテスト信号に対応する前記A/Dコンバータの出力ノードの波形、あるいは前記A/Dコンバータの内部ノードの波形を取り込む波形取得部と、
前記波形取得部が取得した波形を離散フーリエ変換し、スペクトル情報にもとづいて前記A/Dコンバータの特性を推定する評価装置と、
を備えることを特徴とする試験装置。 A test device for a semiconductor device having an A / D converter.
A waveform generator that supplies a periodic analog test signal to the A / D converter,
A waveform acquisition unit that captures the waveform of the output node of the A / D converter corresponding to the analog test signal or the waveform of the internal node of the A / D converter.
An evaluation device that performs discrete Fourier transform on the waveform acquired by the waveform acquisition unit and estimates the characteristics of the A / D converter based on spectral information.
A test device comprising.
前記波形取得部は、前記ΔΣ変調器の出力ノードの波形を取り込むことを特徴とする請求項1から3のいずれかに記載の試験装置。 The A / D converter includes a delta-sigma modulator and a digital filter.
The test apparatus according to any one of claims 1 to 3, wherein the waveform acquisition unit captures a waveform of an output node of the ΔΣ modulator.
前記ΔΣ変調器と前記デジタルフィルタの接続ノードから引き出されたテストピンを備え、前記A/Dコンバータに周期的なアナログテスト信号を入力したときに前記テストピンから出力される波形にもとづいて、前記A/Dコンバータを評価可能であることを特徴とする半導体装置。 A one-packaged semiconductor device equipped with an A / D converter including a delta-sigma modulator and a digital filter.
The ΔΣ modulator is provided with a test pin drawn from a connection node of the digital filter, and the waveform output from the test pin when a periodic analog test signal is input to the A / D converter is used. A semiconductor device characterized in that an A / D converter can be evaluated.
前記A/Dコンバータに周期的なアナログテスト信号を供給するステップと、
前記アナログテスト信号に対応する前記A/Dコンバータの出力ノードの波形、あるいは前記A/Dコンバータの内部ノードの波形を取り込むステップと、
取得した波形を離散フーリエ変換し、スペクトル情報にもとづいて前記A/Dコンバータの特性を推定するステップと、
を備えることを特徴とする試験方法。 A test method for a semiconductor device having an A / D converter.
A step of supplying a periodic analog test signal to the A / D converter,
A step of capturing the waveform of the output node of the A / D converter corresponding to the analog test signal or the waveform of the internal node of the A / D converter.
A step of discrete Fourier transforming the acquired waveform and estimating the characteristics of the A / D converter based on the spectral information.
A test method comprising.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019165108A JP2021044690A (en) | 2019-09-11 | 2019-09-11 | A/d converter test device, test method, and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019165108A JP2021044690A (en) | 2019-09-11 | 2019-09-11 | A/d converter test device, test method, and semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2021044690A true JP2021044690A (en) | 2021-03-18 |
Family
ID=74864317
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019165108A Pending JP2021044690A (en) | 2019-09-11 | 2019-09-11 | A/d converter test device, test method, and semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2021044690A (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61103320A (en) * | 1984-10-26 | 1986-05-21 | Matsushita Electric Ind Co Ltd | Test method of analog-digital converter |
JPS6238618A (en) * | 1985-08-13 | 1987-02-19 | Yokogawa Hewlett Packard Ltd | Device for measuring dynamic characteristic |
JPH01273423A (en) * | 1988-04-26 | 1989-11-01 | Yokogawa Electric Corp | Calibration method for analog digital converter |
US5659312A (en) * | 1996-06-14 | 1997-08-19 | Logicvision, Inc. | Method and apparatus for testing digital to analog and analog to digital converters |
JP2013150087A (en) * | 2012-01-18 | 2013-08-01 | Hioki Ee Corp | A/d converter inspection apparatus and a/d converter inspection method |
-
2019
- 2019-09-11 JP JP2019165108A patent/JP2021044690A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61103320A (en) * | 1984-10-26 | 1986-05-21 | Matsushita Electric Ind Co Ltd | Test method of analog-digital converter |
JPS6238618A (en) * | 1985-08-13 | 1987-02-19 | Yokogawa Hewlett Packard Ltd | Device for measuring dynamic characteristic |
JPH01273423A (en) * | 1988-04-26 | 1989-11-01 | Yokogawa Electric Corp | Calibration method for analog digital converter |
US5659312A (en) * | 1996-06-14 | 1997-08-19 | Logicvision, Inc. | Method and apparatus for testing digital to analog and analog to digital converters |
JP2013150087A (en) * | 2012-01-18 | 2013-08-01 | Hioki Ee Corp | A/d converter inspection apparatus and a/d converter inspection method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Jin et al. | Accurate testing of analog-to-digital converters using low linearity signals with stimulus error identification and removal | |
Carbone et al. | Noise sensitivity of the ADC histogram test | |
KR20040072249A (en) | Portable battery-pack non-destructive test system using AC impedance measurement technology and multi-channel measurement system and method which it use | |
Ferrero et al. | Modern measurements: Fundamentals and applications | |
US20020075951A1 (en) | Method and apparatus to measure jitter | |
Jin et al. | Linearity testing of precision analog-to-digital converters using stationary nonlinear inputs | |
US20090171602A1 (en) | Device for accurately measuring amplifier's open-loop gain with digital stimuli | |
Kim | Analog-to-digital conversion and harmonic noises due to the integral nonlinearity | |
JP2021044690A (en) | A/d converter test device, test method, and semiconductor device | |
Souders et al. | Characterization of a sampling voltage tracker for measuring fast, repetitive signals | |
JPH03176678A (en) | Evaluating method with ac for ic tester | |
Sudani et al. | A comparative study of state-of-The-Art high-performance spectral test methods | |
Kerzerho et al. | A novel DFT technique for testing complete sets of ADCs and DACs in complex SiPs | |
JP4279356B2 (en) | Sweep frequency equipment test | |
Brandolini et al. | Energy meter testing based on Walsh transform algorithms | |
Sudani et al. | Accurate full spectrum test robust to simultaneous non-coherent sampling and amplitude clipping | |
Shadmehr et al. | Beyond FFT algorithm in analyzing harmonics at frequency range of 2 kHz to 500 kHz | |
Zhuang et al. | Accurate spectral testing with impure test stimulus for multi-tone test | |
Pawłowski | A simulation investigation into the signal reconstruction accuracy of the transducer with pulse frequency output | |
Balestrieri et al. | Research trends and challenges on DAC testing | |
JP2023084660A (en) | A/d converter test device and test method | |
Tan et al. | Investigation of static analog-to-digital converter nonlinearity measurement using histogram and servo-loop method | |
Zhuang et al. | ADC spectral testing with signal amplitude drift and simultaneous non-coherent sampling | |
Kook et al. | Signature Testing and Diagnosis of High Precision S? ADC Dynamic Specifications Using Model Parameter Estimation | |
Jalón | Alternative Methods for Non-Linearity Estimation in High-Resolution Analog-to-Digital Converters |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A80 | Written request to apply exceptions to lack of novelty of invention |
Free format text: JAPANESE INTERMEDIATE CODE: A80 Effective date: 20191011 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220808 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230704 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230901 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231205 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240202 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240521 |