JP2021042967A - Thermal resistance measurement method - Google Patents
Thermal resistance measurement method Download PDFInfo
- Publication number
- JP2021042967A JP2021042967A JP2019162761A JP2019162761A JP2021042967A JP 2021042967 A JP2021042967 A JP 2021042967A JP 2019162761 A JP2019162761 A JP 2019162761A JP 2019162761 A JP2019162761 A JP 2019162761A JP 2021042967 A JP2021042967 A JP 2021042967A
- Authority
- JP
- Japan
- Prior art keywords
- thermal resistance
- heating
- measurement
- target element
- measurement target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000691 measurement method Methods 0.000 title claims abstract description 14
- 238000005259 measurement Methods 0.000 claims abstract description 159
- 238000010438 heat treatment Methods 0.000 claims abstract description 137
- 230000020169 heat generation Effects 0.000 claims abstract description 6
- 238000004364 calculation method Methods 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 15
- 238000001514 detection method Methods 0.000 claims description 10
- 235000013599 spices Nutrition 0.000 claims description 6
- 239000011159 matrix material Substances 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 description 154
- 239000000758 substrate Substances 0.000 description 48
- 238000010586 diagram Methods 0.000 description 34
- 230000007423 decrease Effects 0.000 description 9
- ORQBXQOJMQIAOY-UHFFFAOYSA-N nobelium Chemical compound [No] ORQBXQOJMQIAOY-UHFFFAOYSA-N 0.000 description 7
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910001120 nichrome Inorganic materials 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Inverter Devices (AREA)
Abstract
Description
本明細書中に開示されている発明は、複数素子間の熱抵抗計測方法に関する。 The invention disclosed herein relates to a method for measuring thermal resistance between a plurality of elements.
従来、半導体素子の熱抵抗計測方法が種々提案されている(例えば、特許文献1〜特許文献3を参照)。
Conventionally, various methods for measuring the thermal resistance of semiconductor elements have been proposed (see, for example,
しかしながら、上記従来の熱抵抗計測方法は、いずれも半導体素子単体の熱抵抗(=自己発熱による熱抵抗)を計測対象とするものであり、複数素子間の熱抵抗を計測することはできなかった。 However, all of the above-mentioned conventional thermal resistance measuring methods target the thermal resistance of a single semiconductor element (= thermal resistance due to self-heating), and cannot measure the thermal resistance between a plurality of elements. ..
本明細書中に開示されている発明は、本願の発明者が見出した上記課題に鑑み、複数素子間の熱抵抗を計測することのできる熱抵抗計測方法を提供することを目的とする。 An object of the invention disclosed in the present specification is to provide a thermal resistance measuring method capable of measuring a thermal resistance between a plurality of elements in view of the above-mentioned problems found by the inventor of the present application.
本明細書中に開示されている熱抵抗計測方法は、計測対象素子に所定の計測電流を通電するステップと、所定の加熱期間に亘って加熱対象素子を加熱するステップと、前記加熱対象素子の発熱量を算出するステップと、所定の計測期間に亘って前記計測対象素子の端子間電圧を測定するステップと、前記端子間電圧の変化量と前記計測電流の通電条件下における温度係数から前記計測対象素子の温度変化量を算出するステップと、前記計測対象素子の温度変化量と前記加熱対象素子の発熱量から前記計測対象素子及び前記加熱対象素子相互間の熱抵抗を算出するステップと、を有する構成(第1の構成)とされている。 The thermal resistance measuring method disclosed in the present specification includes a step of energizing a measurement target element with a predetermined measurement current, a step of heating the heating target element over a predetermined heating period, and a step of heating the heating target element. The measurement is performed from the step of calculating the calorific value, the step of measuring the inter-terminal voltage of the element to be measured over a predetermined measurement period, the amount of change in the inter-terminal voltage, and the temperature coefficient of the measurement current under energization conditions. A step of calculating the temperature change amount of the target element and a step of calculating the thermal resistance between the measurement target element and the heating target element from the temperature change amount of the measurement target element and the heat generation amount of the heating target element. It is said to have a configuration (first configuration).
なお、上記第1の構成から成る熱抵抗計測方法は、前記計測電流の通電条件下における前記計測対象素子の端子間電圧−ジャンクション温度特性から前記温度係数を算出するステップをさらに有する構成(第2の構成)にするとよい。 The thermal resistance measurement method comprising the first configuration further includes a step of calculating the temperature coefficient from the terminal voltage-junction temperature characteristic of the measurement target element under the energization condition of the measurement current (second configuration). The configuration of) is recommended.
また、上記第1または第2の構成から成る熱抵抗計測方法において、前記計測期間は、前記加熱期間の終了直後から少なくとも前記計測対象素子の温度低下に伴う前記端子間電圧の変化が収束するまで継続される構成(第3の構成)にするとよい。 Further, in the thermal resistance measurement method having the first or second configuration, the measurement period is from immediately after the end of the heating period to at least until the change in the voltage between the terminals due to the temperature drop of the measurement target element converges. It is preferable to use a continuous configuration (third configuration).
また、上記第1〜第3いずれかの構成から成る熱抵抗計測方法において、前記加熱期間は、少なくとも前記計測対象素子の温度上昇に伴う前記端子間電圧の変化が収束するまで継続される構成(第4の構成)にするとよい。 Further, in the thermal resistance measuring method having any of the first to third configurations, the heating period is continued until at least the change in the voltage between the terminals due to the temperature rise of the measurement target element converges ( It is preferable to use the fourth configuration).
また、本明細書中に開示されている熱抵抗計測装置は、前記計測対象素子に前記計測電流を通電しながら前記端子間電圧を測定することにより前記計測対象素子の温度変化量を計測する第1定電流回路と、前記加熱対象素子に所定の加熱電流を通電することにより前記加熱対象素子を加熱する第2定電流回路と、上記第1〜第4いずれかの構成から成る熱抵抗計測方法により前記計測対象素子及び前記加熱対象素子相互間の熱抵抗を算出する熱抵抗算出部と、を有する構成(第5の構成)とされている。 Further, the thermal resistance measuring device disclosed in the present specification measures the amount of temperature change of the measurement target element by measuring the voltage between the terminals while energizing the measurement target element with the measurement current. A thermal resistance measurement method comprising a first constant current circuit, a second constant current circuit that heats the element to be heated by energizing the element to be heated with a predetermined heating current, and the above-mentioned first to fourth configurations. The configuration (fifth configuration) includes a thermal resistance calculation unit for calculating the thermal resistance between the measurement target element and the heating target element.
なお、上記第5の構成から成る熱抵抗計測装置は、前記温度係数を記憶する記憶部をさらに有する構成(第6の構成)にするとよい。 The thermal resistance measuring device having the fifth configuration may be configured to further include a storage unit for storing the temperature coefficient (sixth configuration).
また、上記第5または第6の構成から成る熱抵抗計測装置において、前記第1定電流回路は、前記計測電流を前記計測対象素子に供給する第1定電流源と、前記計測対象素子の端子間電圧を測定する第1電圧計と、を含む構成(第7の構成)にするとよい。 Further, in the thermal resistance measuring device having the fifth or sixth configuration, the first constant current circuit has a first constant current source for supplying the measured current to the measurement target element and terminals of the measurement target element. It is preferable to have a configuration (seventh configuration) including a first voltmeter for measuring the intercurrent voltage.
また、上記第5〜第7いずれかの構成から成る熱抵抗計測装置において、前記第2定電流回路は、前記加熱電流を前記加熱対象素子に供給する第2定電流源と、前記加熱対象素子の端子間電圧を測定する第2電圧計と、前記加熱電流の通電経路を導通/遮断する加熱電流用スイッチと、を含む構成(第8の構成)にするとよい。 Further, in the thermal resistance measuring device having any of the fifth to seventh configurations, the second constant current circuit includes a second constant current source that supplies the heating current to the heating target element and the heating target element. It is preferable to have a configuration (eighth configuration) including a second voltmeter for measuring the voltage between terminals of the above and a heating current switch for conducting / blocking the energization path of the heating current.
また、本明細書中に開示されているデバイスセットは、前記計測対象素子及び前記加熱対象素子となる複数の素子を含むデバイスと、上記第1〜第4いずれかの構成から成る熱抵抗検出方法、若しくは、上記第5〜第8いずれかの構成から成る熱抵抗計測装置を用いて計測された前記計測対象素子及び前記加熱対象素子相互間の熱抵抗を示すデータを顧客に提供するデータ提供手段と、を有する構成(第9の構成)とされている。 Further, the device set disclosed in the present specification is a thermal resistance detection method including a device including the measurement target element and a plurality of elements to be the heating target element, and the above-mentioned first to fourth configurations. Alternatively, a data providing means for providing the customer with data indicating the thermal resistance between the measurement target element and the heating target element measured by using the thermal resistance measuring device having any of the fifth to eighth configurations. It is said that the configuration has (the ninth configuration).
なお、上記第9の構成から成るデバイスセットにおいて、前記データ提供手段は、複数素子相互間の熱抵抗を含む行列式が記載されたデータシート、複数素子相互間の熱抵抗がモデル化されたSPICEモデルまたは熱計算モデルをダウンロードすることのできるダウンロードサイト、若しくは、前記複数素子相互間の熱抵抗を用いた演算サービスを提供するシミュレータである構成(第10の構成)にするとよい。 In the device set having the ninth configuration, the data providing means is a data sheet in which a determinant including a thermal resistance between a plurality of elements is described, and a SPICE in which the thermal resistance between a plurality of elements is modeled. The configuration (10th configuration) may be a download site where the model or the thermal calculation model can be downloaded, or a simulator that provides a calculation service using the thermal resistance between the plurality of elements.
また、本明細書中に開示されているデバイスセットは、前記計測対象素子及び前記加熱対象素子となる複数の素子を含むデバイスと、前記複数の素子相互間の熱抵抗を示すデータを顧客に提供するデータ提供手段と、を有し、前記複数の素子相互間の熱抵抗は、前記計測対象素子に所定の計測電流を通電し、所定の加熱期間に亘って加熱対象素子を加熱し、前記加熱対象素子の発熱量を算出し、所定の計測期間に亘って前記計測対象素子の端子間電圧を測定し、前記端子間電圧の変化量と前記計測電流の通電条件下における温度係数から前記計測対象素子の温度変化量を算出し、前記計測対象素子の温度変化量と前記加熱対象素子の発熱量から前記計測対象素子及び前記加熱対象素子相互間の熱抵抗を算出して得られる構成(第11の構成)とされている。 Further, the device set disclosed in the present specification provides the customer with data indicating the thermal resistance between the device including the measurement target element and the plurality of elements to be the heating target elements and the plurality of elements. The thermal resistance between the plurality of elements is such that a predetermined measurement current is applied to the measurement target element to heat the heating target element over a predetermined heating period, and the heating is performed. The calorific value of the target element is calculated, the terminal voltage of the measurement target element is measured over a predetermined measurement period, and the measurement target is measured from the change amount of the terminal voltage and the temperature coefficient of the measurement current under energization conditions. A configuration obtained by calculating the temperature change amount of the element and calculating the thermal resistance between the measurement target element and the heating target element from the temperature change amount of the measurement target element and the heat generation amount of the heating target element (11th). The composition of).
本明細書中に開示されている熱抵抗計測方法によれば、複数素子間の熱抵抗を計測することが可能となる。 According to the thermal resistance measuring method disclosed in the present specification, it is possible to measure the thermal resistance between a plurality of elements.
<複数素子間の熱抵抗>
図1は、複数素子間の熱抵抗を計測することが望ましいパワーモジュールの一構成例を示す図である。本構成例のパワーモジュール100は、4つの半導体素子101〜104(例えば、SiC−NMOSFET[N-channel type metal oxide semiconductor field effect transistor])を有するフルブリッジモジュール(4in1)である。
<Thermal resistance between multiple elements>
FIG. 1 is a diagram showing a configuration example of a power module in which it is desirable to measure the thermal resistance between a plurality of elements. The
熱抵抗Z[K/W]は、パワーモジュールやディスクリートデバイスなどのパッケージ内に実装された半導体素子の放熱性能を示す指標であり、単位発熱P[W]当たりにおける半導体素子の温度上昇量ΔT[K]で定義される(Z=ΔT/P)。 The thermal resistance Z [K / W] is an index indicating the heat dissipation performance of a semiconductor element mounted in a package such as a power module or a discrete device, and the temperature rise amount ΔT [of the semiconductor element per unit heat generation P [W]. It is defined by [K] (Z = ΔT / P).
背景技術の項でも述べたように、従来の熱抵抗計測方法は、いずれも半導体素子単体の熱抵抗(本図中の黒塗り矢印を参照)を計測対象とするものであり、複数素子間の熱抵抗(本図中の白抜き矢印を参照)を計測することはできなかった。 As described in the section of background technology, all the conventional thermal resistance measurement methods target the thermal resistance of a single semiconductor element (see the black arrow in this figure), and are among a plurality of elements. Thermal resistance (see the white arrow in this figure) could not be measured.
しかしながら、例えば、本構成例のパワーモジュール100のように、複数の半導体素子101〜104が実装された環境では、半導体素子101〜104相互間の熱抵抗が顕著に表れる。特に、高密度に半導体素子101〜104が配置されたパワーモジュール100では、半導体素子101〜104相互間の熱抵抗が大きいので、熱的な問題が顕著となる。そのため、半導体素子101〜104相互間の熱抵抗を計測することが望ましい。
However, in an environment in which a plurality of
以下では、パワーモジュール100を計測対象デバイスとし、これに内蔵される半導体素子101〜104相互間の熱抵抗を計測することのできる熱抵抗計測装置を提案する。
In the following, the
<熱抵抗計測装置>
図2は、熱抵抗計測装置200の一構成例を示す図である。本図で示すように、本構成例の熱抵抗計測装置200は、第1定電流回路210と、第2定電流回路220と、熱抵抗算出部230と、記憶部240と、を有する。また、熱抵抗計測装置200は、パワーモジュール100との電気的な接続を確立する手段として、少なくとも端子T1〜T4を備えている。
<Thermal resistance measuring device>
FIG. 2 is a diagram showing a configuration example of the thermal
第1定電流回路210は、計測対象素子#1(例えば半導体素子101)に所定の計測電流Im(例えば10mA)を通電しながら、計測対象素子#1のドレイン・ソース間に現れる端子間電圧(例えば半導体素子101に付随するボディダイオードの順方向降下電圧)を計測電圧Vfmとして測定することにより、計測対象素子#1の温度変化量ΔT#1(=ジャンクション温度Tmの変化量)を計測する回路であり、定電流源211と、電圧計212と、を含む。
The first constant
定電流源211は、端子T1と端子T2との間に接続されており、所定の計測電流Imを計測対象素子#1に供給する。なお、計測電流Imの流れる方向は、任意に切替可能としておくことが望ましい。
The constant
電圧計212は、端子T1と端子T2との間に接続されており、計測対象素子#1のドレイン・ソース間に現れる計測電圧Vfmを測定する。
The
第2定電流回路220は、加熱対象素子#2(例えば半導体素子102)に所定の加熱電流Ih(例えば10〜100A)を通電することにより、加熱対象素子#2を加熱する回路であり、定電流源221と、電圧計222と、加熱電流用スイッチ223とを含む。
The second constant
定電流源221は、端子T3と端子T4との間に接続されており、所定の加熱電流Ihを加熱対象素子#2に供給する。なお、加熱電流Ihの流れる方向は、任意に切替可能としておくことが望ましい。
The constant
電圧計222は、端子T3と端子T4との間に接続されており、加熱対象素子#2のドレイン・ソース間に現れる端子間電圧(例えば半導体素子102に付随するボディダイオードの順方向降下電圧)を加熱電圧Vfhとして測定する。
The
加熱電流用スイッチ223は、端子T4(または端子T3)と定電流源221との間に接続されている。加熱電流用スイッチ223がオンすると加熱電流Ihが加熱対象素子#2に流れるので、加熱対象素子#2が加熱される。一方、加熱電流用スイッチ223がオフすると加熱電流Ihが加熱対象素子#2に流れなくなるので、加熱対象素子#2の加熱が停止される。
The
熱抵抗算出部230は、後述する新規な熱抵抗計測方法により、計測対象素子#1及び加熱対象素子#2相互間の熱抵抗を算出する。
The thermal
記憶部240は、熱抵抗の算出に用いられる温度係数α(詳細は後述)を記憶する。なお、パワーモジュール100に内蔵される半導体素子101〜104相互間の熱抵抗を計測する場合、記憶部240には、半導体素子101〜104それぞれの温度係数を個別に記憶しておく必要がある。
The
例えば、本構成例の熱抵抗計測装置200を用いて、半導体素子102の発熱による半導体素子101の熱抵抗を計測する場合には、本図で示すように、端子T1及びT2をそれぞれ半導体素子101のドレイン及びソース(=パワーモジュール100のd1ピン及びs1ピン)に接続し、端子T3及びT4をそれぞれ半導体素子102のドレイン及びソース(=パワーモジュール100のd2ピン及びs2ピン)に接続すればよい。このような端子接続により、半導体素子101を検出対象素子#1とし、半導体素子102を加熱対象素子#2として、複数素子間の熱抵抗を計測することが可能となる。
For example, when the thermal
以下では、熱抵抗計測装置200を用いた熱抵抗計測方法について詳述する。
Hereinafter, the thermal resistance measuring method using the thermal
<熱抵抗計測方法>
図3は、熱抵抗計測方法の一例を示すフローチャートである。なお、本フローにおける半導体素子101〜104それぞれのゲート制御は任意である。例えば、半導体素子101〜104それぞれをフルオフ状態としてもよいし、ハーフオン状態またはフルオン状態としてもよい。すなわち、半導体素子101〜104のゲート・ソース間は、ショートしておいてもよいし、任意のバイアス電圧(正負不問)を印加しておいてもよい。
<Thermal resistance measurement method>
FIG. 3 is a flowchart showing an example of the thermal resistance measurement method. The gate control of each of the
本フローが開始すると、まず、ステップS1では、計測電流Imの通電条件下における計測対象素子#1(例えば半導体素子101)の端子間電圧−ジャンクション温度特性(Vfm−Tm特性)から、計測対象素子#1の温度係数αが算出される。 When this flow starts, first, in step S1, the measurement target element is determined from the terminal voltage-junction temperature characteristic (Vfm-Tm characteristic) of the measurement target element # 1 (for example, the semiconductor element 101) under the energization condition of the measurement current Im. The temperature coefficient α of # 1 is calculated.
図4は、計測電流Imの通電条件下(例えばIm=10mA)における計測対象素子#1の端子間電圧−ジャンクション温度特性(Vfm−Tm特性)を示す図である。なお、本図の縦軸は、計測対象素子#1のドレイン・ソース間に現れる計測電圧Vfmを示しており、本図の横軸は、計測対象素子#1のジャンクション温度Tmを示している。また、図中の黒丸印は、ジャンクション温度Tmを変えながら順次測定された計測電圧Vfmの実測値を示しており、図中の破線は、複数の実測値から導出された近似式(Vfm=α×Tm+β)を示している。
FIG. 4 is a diagram showing the voltage-junction temperature characteristic (Vfm-Tm characteristic) between terminals of the measurement
本図の場合、計測電圧Vfmは、ジャンクション温度Tmが高いほど低下している。すなわち、計測電圧Vfmは、負の温度係数α(例えばα=−2.1mV/K)を持つことが分かる。このようにして算出された温度係数αは、記憶部240に記憶される。
In the case of this figure, the measured voltage Vfm decreases as the junction temperature Tm increases. That is, it can be seen that the measured voltage Vfm has a negative temperature coefficient α (for example, α = −2.1 mV / K). The temperature coefficient α calculated in this way is stored in the
なお、上記の温度係数αは、熱抵抗計測装置200を主体とする熱抵抗計測動作(図3のフローチャート)の実施に先立ち、別途の手段を用いて予め計測しておいてもよい。すなわち、温度係数αが既知である場合には、ステップS1を省略することも可能である。
The temperature coefficient α may be measured in advance by using a separate means prior to the implementation of the thermal resistance measurement operation (flow chart in FIG. 3) mainly composed of the thermal
図3に戻り、フローチャートの説明を続ける。ステップS1で温度係数αが算出された後、ステップS2では、熱抵抗の計測スタンバイ期間(=加熱電流Ihの通電開始が待機されている期間)となる。 Returning to FIG. 3, the explanation of the flowchart will be continued. After the temperature coefficient α is calculated in step S1, in step S2, the thermal resistance measurement standby period (= the period in which the start of energization of the heating current Ih is awaited) is set.
次に、ステップS3では、計測対象素子#1に計測電流Imが通電される。例えば、半導体素子101を計測対象素子#1とする場合には、端子T2から半導体素子101(特にボディダイオード)を介して端子T2に至る方向に計測電流Imが流れる。なお、計測電流Imは、熱抵抗計測動作中において、常に一定の設定値(=ステップS1での設定値と同じく例えば10mA)に維持されたまま、計測対象素子#1に通電され続ける。
Next, in step S3, the measurement current Im is energized to the measurement
次に、ステップS4では、加熱電流用スイッチ223がオンされて、加熱電流Ihの通電経路が導通される。例えば、半導体素子102を加熱対象素子#2とする場合には、端子T4から半導体素子102(特にボディダイオード)を介して端子T3に至る方向に加熱電流Ih(例えば10〜100A)が流れる。その結果、加熱対象素子#2の加熱が開始される。
Next, in step S4, the heating
次に、ステップS5では、加熱電流Ih及び加熱電圧Vfhをそれぞれ測定して積算することにより、加熱対象素子#2の発熱量P#2(=Ih×Vfh)が算出される。
Next, in step S5, the calorific value P # 2 (= Ih × Vfh) of the heating
次に、ステップS6では、加熱電流用スイッチ223がオフされて、加熱電流Ihの通電経路が遮断される。その結果、加熱対象素子#2の加熱が停止される。
Next, in step S6, the heating
このように、ステップS4〜S6では、所定の加熱期間に亘って加熱対象素子#2が加熱される。
As described above, in steps S4 to S6, the heating
なお、上記の加熱期間は、計測対象素子#1及び加熱対象素子#2それぞれの熱容量に応じて適切な長さに設定すればよい。より具体的に述べると、上記の加熱期間は、加熱対象素子#2の加熱開始から、少なくとも計測対象素子#1の温度上昇に伴う計測電圧Vfmの変化(低下)が収束するまで継続するとよい。
The heating period may be set to an appropriate length according to the heat capacity of each of the measurement
また、ステップS5における発熱量P#2の算出は、加熱対象素子#2の温度上昇に伴う加熱電圧Vfhの変化(低下)が収束した後、例えば、加熱期間の終了直前(=ステップS6の直前)に算出することが望ましい。
Further, the calculation of the calorific
次に、ステップS7では、所定の計測期間に亘って計測対象素子#1のドレイン・ソース間に現れる計測電圧Vfmが測定される。例えば、上記の計測期間は、加熱期間の終了直後から、少なくとも計測対象素子#1の温度低下に伴う計測電圧Vfmの変化(上昇)が収束するまで継続するとよい。
Next, in step S7, the measurement voltage Vfm that appears between the drain and source of the measurement
なお、ステップS7では、説明の便宜上、加熱期間の終了直後から計測電圧Vfmの測定が開始されるかのように記載したが、実際には、ステップS3における計測電流Imの通電開始以降、計測電圧Vfmを測定し続けておくことが望ましい。 In step S7, for convenience of explanation, it is described as if the measurement of the measurement voltage Vfm is started immediately after the end of the heating period, but in reality, the measurement voltage is measured after the start of energization of the measurement current Im in step S3. It is desirable to continue measuring Vfm.
次に、ステップS8では、ステップS7で求めた計測電圧Vfmの変化量ΔVfmと、ステップS1で求めた温度係数αから、計測対象素子#1の温度変化量ΔT#1(=ΔVfm/α)が算出される。
Next, in step S8, the temperature change amount ΔT # 1 (= ΔVfm / α) of the measurement
最後に、ステップS9では、ステップS8で求めた計測対象素子#1の温度変化量ΔT#1と、ステップS5で求めた加熱対象素子#2の発熱量P#2から、計測対象素子#1及び加熱対象素子#2相互間の熱抵抗Z12(=ΔT#1/P#2)が算出されて、上記一連のフローが終了される。
Finally, in step S9, from the temperature change
図5は、熱抵抗の計測タイムチャートであり、上から順に、計測電流Im、計測電圧Vfm、加熱電流Ih、及び、加熱電圧Vfhが描写されている。 FIG. 5 is a measurement time chart of thermal resistance, in which the measurement current Im, the measurement voltage Vfm, the heating current Ih, and the heating voltage Vfh are depicted in order from the top.
時刻t0〜t1は、先述の計測スタンバイ期間(=図3のステップS2〜S3)に相当する。すなわち、計測電流Imは通電されているが、加熱電流Ihは通電されていない。なお、先にも述べたように、計測電流Imは、熱抵抗計測動作中において、常に一定の設定値に維持されたまま、計測対象素子#1に通電され続ける。
Times t0 to t1 correspond to the above-mentioned measurement standby period (= steps S2 to S3 in FIG. 3). That is, the measurement current Im is energized, but the heating current Ih is not energized. As described above, the measurement current Im continues to be energized to the measurement
時刻t1〜t2は、先述の加熱期間(=図3のステップS4〜S6)に相当する。すなわち、時刻t1では、加熱電流用スイッチ223がオンされて、加熱電流Ihの通電経路が導通されることにより、加熱対象素子#2の加熱が開始される。一方、時刻t2では、加熱電流用スイッチ223がオフされて、加熱電流Ihの通電経路が遮断されることにより、加熱対象素子#2の加熱が停止される。
Times t1 to t2 correspond to the above-mentioned heating period (= steps S4 to S6 in FIG. 3). That is, at time t1, the heating
時刻t1において、加熱対象素子#2の加熱が開始されると、加熱対象素子#2から計測対象素子#1への熱伝達により、計測対象素子#1のジャンクション温度Tmも上昇し始める。そのため、負の温度係数αを持つ計測電圧Vfmは、時刻t1以降、ジャンクション温度Tmの上昇とともに低下していく。なお、上記の加熱期間は、少なくとも計測電圧Vfmの低下が収束するまで継続するとよい。
When the heating of the heating
また、本図では、加熱期間における加熱電圧Vfhが一定値であるかのように描写したが、実際には、時刻t1以降、加熱電圧Vfhも加熱対象素子#2の温度上昇とともに低下していく。そのため、加熱対象素子#2の発熱量P#2(=Ih×Vfh)は、加熱期間の終了直前(=時刻t3の直前)に算出することが望ましい。
Further, in this figure, the heating voltage Vfh during the heating period is depicted as if it is a constant value, but in reality, after the time t1, the heating voltage Vfh also decreases as the temperature of the heating
時刻t2〜t3は、先述の計測期間(=図3のステップS7)に相当する。時刻t2において、加熱対象素子#2の加熱が停止されると、計測対象素子#1のジャンクション温度Tmが低下に転じるので、計測電圧Vfmが上昇していく。なお、上記の計測期間は、例えば、加熱期間の終了直後から、少なくとも計測電圧Vfmの上昇が収束するまで継続するとよい。
The times t2 to t3 correspond to the above-mentioned measurement period (= step S7 in FIG. 3). When the heating of the
その後、上記の計測期間に求められた計測電圧Vfmの変化量ΔVfmと、予め計測しておいた温度係数αから、計測対象素子#1の温度変化量ΔT#1(=ΔVfm/α)が算出され、さらに、その算出結果と加熱対象素子#2の発熱量P#2から、計測対象素子#1及び加熱対象素子#2相互間の熱抵抗Z12(=ΔT#1/P#2)が算出される。この点については、図3のステップS8及びS9で説明した通りである。
After that, the temperature change amount ΔT # 1 (= ΔVfm / α) of the measurement
なお、図3及び図4では、計測電圧Vfmの変化量ΔVfmとして、加熱期間の終了後に計測電圧Vfmの上昇量を測定する例を挙げたが、例えば、加熱期間中に計測電圧Vfmの低下量を測定することも不可能ではない。 In FIGS. 3 and 4, an example in which the amount of increase in the measured voltage Vfm is measured after the end of the heating period is given as the amount of change ΔVfm in the measured voltage Vfm. For example, the amount of decrease in the measured voltage Vfm during the heating period. Is not impossible to measure.
<計測対象デバイス(第1具体例)>
図6及び図7は、それぞれ、計測対象デバイスの第1具体例を示す図(回路構成及びレイアウト)である。
<Measurement target device (first specific example)>
6 and 7 are diagrams (circuit configuration and layout) showing a first specific example of the device to be measured, respectively.
本具体例の計測対象デバイス110は、半導体素子111及び112(例えばSiC−NMOSFET)と半導体素子113及び114(例えばSi−FRD[fast recovery diode])をパッケージ115に内蔵したフルブリッジモジュール(4in1)である。また、パッケージ115には、電気伝導性ないし熱伝導性の高い基板116a〜116e(例えばCu基板)が内蔵されている。
The
半導体素子111のドレイン(裏面)と半導体素子113のカソード(裏面)は、いずれも基板116aに表面実装されている。基板116aは、ワイヤW1を介してP1ピンにボンディングされている。半導体素子111のソース(表面)は、ワイヤW4を介して基板116dにボンディングされるとともに、ワイヤW10を介してS1ピンにもボンディングされている。半導体素子111のゲート(表面)は、ワイヤW9を介してG1ピンにボンディングされている。半導体素子113のアノード(表面)は、ワイヤW3を介して基板116cにボンディングされている。基板116cは、ブリッジ117を介して基板116eに導通されている。
Both the drain (back surface) of the
半導体素子112のドレイン(裏面)は、基板116dに表面実装されている。基板116dは、ワイヤW7を介して+ピンにボンディングされている。半導体素子112のソース(表面)は、ワイヤW5を介して基板116bにボンディングされるとともに、ワイヤW12を介してS2ピンにもボンディングされている。半導体素子112のゲート(表面)は、ワイヤW11を介してG2ピンにボンディングされている。
The drain (back surface) of the
半導体114のカソード(裏面)は、基板116eに表面実装されている。基板116eは、ワイヤW8を介して−ピンにボンディングされている。半導体素子114のアノード(表面)は、ワイヤW6を介して基板116bにボンディングされている。基板116bは、ワイヤW2を介してN1ピンにボンディングされている。
The cathode (back surface) of the
すなわち、半導体素子111のドレインと半導体素子113のカソードは、いずれもP1ピンに接続されている。半導体素子111のゲートは、G1ピンに接続されている。半導体素子111のソースと半導体素子112のドレインは、いずれも+ピンに接続されている。また、半導体素子112のソースは、S1ピンにも接続されている。半導体素子112のソースと半導体素子114のアノードは、いずれもN1ピンに接続されている。また、半導体素子112のソースは、S2ピンにも接続されている。半導体素子112のゲートは、G2ピンに接続されている。半導体素子113のアノードと半導体素子114のカソードは、いずれも−ピンに接続されている。
That is, both the drain of the
なお、ゲート駆動用の信号ソース端子として、S1ピン及びS2ピンを有する構成であれば、電流経路に付随するインダクタンス成分の影響を受けずに半導体素子111及び112それぞれのゲート駆動を行うことができる。
If the signal source terminal for driving the gate has S1 pin and S2 pin, the gate drive of each of the
また、電流経路となるワイヤW1〜W8は、信号経路となるワイヤW9〜W12よりも太径にするとよい。 Further, the wires W1 to W8 serving as the current path may have a larger diameter than the wires W9 to W12 serving as the signal path.
このように、計測対象デバイス110に内蔵される半導体素子111〜114として、異なるタイプの素子(例えばトランジスタとダイオード)が混在していても構わない。
As described above, different types of elements (for example, transistors and diodes) may be mixed as the
図8は、計測対象デバイス110(図6)と熱抵抗計測装置200(図2)との端子接続パターンを示す図である。なお、本図最左列に記載されている「Zmn」は、半導体素子11m(ただしm=1〜4)を計測対象素子とし、半導体素子11n(ただしn=1〜4かつn≠m)を加熱対象素子として計測される半導体素子11m及び11n相互間の熱抵抗(=半導体素子11nの発熱による半導体素子11mの熱抵抗)を示している。 FIG. 8 is a diagram showing a terminal connection pattern between the measurement target device 110 (FIG. 6) and the thermal resistance measuring device 200 (FIG. 2). In the leftmost column of this figure, "Zmn" uses a semiconductor element 11m (however, m = 1 to 4) as a measurement target element, and a semiconductor element 11n (however, n = 1 to 4 and n ≠ m). The thermal resistance between the semiconductor elements 11m and 11n measured as the element to be heated (= the thermal resistance of the semiconductor element 11m due to the heat generated by the semiconductor element 11n) is shown.
例えば、熱抵抗Z12を計測する場合には、端子T1及びT2をそれぞれP1ピン及びS1ピンに接続し、端子T3及びT4をそれぞれ+ピン及びS2ピンに接続すればよい。また、熱抵抗Z13を計測する場合には、端子T1及びT2を上記と同様に接続し、端子T3及びT4をそれぞれP1ピン及び−ピンに接続すればよい。また、熱抵抗Z14を計測する場合には、端子T1及びT2を上記と同様に接続し、端子T3及びT4をそれぞれ−ピン及びS2ピンに接続すればよい。 For example, when measuring the thermal resistance Z12, the terminals T1 and T2 may be connected to the P1 pin and the S1 pin, respectively, and the terminals T3 and T4 may be connected to the + pin and the S2 pin, respectively. Further, when measuring the thermal resistance Z13, the terminals T1 and T2 may be connected in the same manner as described above, and the terminals T3 and T4 may be connected to the P1 pin and the − pin, respectively. Further, when measuring the thermal resistance Z14, the terminals T1 and T2 may be connected in the same manner as described above, and the terminals T3 and T4 may be connected to the − pin and the S2 pin, respectively.
また、熱抵抗Z21を計測する場合には、端子T1及びT2をそれぞれ+ピン及びS2ピンに接続し、端子T3及びT4をそれぞれP1ピン及びS1ピンに接続すればよい。また、熱抵抗Z23を計測する場合には、端子T1及びT2を上記と同様に接続し、端子T3及びT4をそれぞれP1ピン及び−ピンに接続すればよい。また、熱抵抗Z24を計測する場合には、端子T1及びT2を上記と同様に接続し、端子T3及びT4をそれぞれ−ピン及びS2ピンに接続すればよい。 When measuring the thermal resistance Z21, the terminals T1 and T2 may be connected to the + pin and the S2 pin, respectively, and the terminals T3 and T4 may be connected to the P1 pin and the S1 pin, respectively. Further, when measuring the thermal resistance Z23, the terminals T1 and T2 may be connected in the same manner as described above, and the terminals T3 and T4 may be connected to the P1 pin and the − pin, respectively. Further, when measuring the thermal resistance Z24, the terminals T1 and T2 may be connected in the same manner as described above, and the terminals T3 and T4 may be connected to the − pin and the S2 pin, respectively.
また、熱抵抗Z31を計測する場合には、端子T1及びT2をそれぞれP1ピン及び−ピンに接続し、端子T3及びT4をそれぞれP1ピン及びS1ピンに接続すればよい。また、熱抵抗Z32を計測する場合には、端子T1及びT2を上記と同様に接続し、端子T3及びT4をそれぞれ+ピン及びS2ピンに接続すればよい。また、熱抵抗Z34を計測する場合には、端子T1及びT2を上記と同様に接続し、端子T3及びT4をそれぞれ−ピン及びS2ピンに接続すればよい。 When measuring the thermal resistance Z31, the terminals T1 and T2 may be connected to the P1 pin and the − pin, respectively, and the terminals T3 and T4 may be connected to the P1 pin and the S1 pin, respectively. Further, when measuring the thermal resistance Z32, the terminals T1 and T2 may be connected in the same manner as described above, and the terminals T3 and T4 may be connected to the + pin and the S2 pin, respectively. Further, when measuring the thermal resistance Z34, the terminals T1 and T2 may be connected in the same manner as described above, and the terminals T3 and T4 may be connected to the − pin and the S2 pin, respectively.
また、熱抵抗Z41を計測する場合には、端子T1及びT2をそれぞれ−ピン及びS2ピンに接続し、端子T3及びT4をそれぞれP1ピン及びS1ピンに接続すればよい。また、熱抵抗Z42を計測する場合には、端子T1及びT2を上記と同様に接続し、端子T3及びT4をそれぞれ+ピン及びS2ピンに接続すればよい。また、熱抵抗Z43を計測する場合には、端子T1及びT2を上記と同様に接続し、端子T3及びT4をそれぞれP1ピン及び−ピンに接続すればよい。 When measuring the thermal resistance Z41, the terminals T1 and T2 may be connected to the − pin and the S2 pin, respectively, and the terminals T3 and T4 may be connected to the P1 pin and the S1 pin, respectively. Further, when measuring the thermal resistance Z42, the terminals T1 and T2 may be connected in the same manner as described above, and the terminals T3 and T4 may be connected to the + pin and the S2 pin, respectively. Further, when measuring the thermal resistance Z43, the terminals T1 and T2 may be connected in the same manner as described above, and the terminals T3 and T4 may be connected to the P1 pin and the − pin, respectively.
なお、半導体素子111〜114それぞれ単体の熱抵抗Z11、Z22、Z33及びZ44については、従来の熱抵抗計測方法で計測すればよいので、詳細な説明は割愛する。
Since the thermal resistances Z11, Z22, Z33 and Z44 of each of the
図9は、熱抵抗Zmn(特に半導体素子111を計測対象素子とした熱抵抗Z11〜Z14)の計測結果を示す図である。なお、縦軸には熱抵抗Zmnが示されており、横軸には時間が対数表示されている。
FIG. 9 is a diagram showing the measurement results of the thermal resistance Zmn (particularly, the thermal resistances Z11 to Z14 with the
本図から、半導体素子111自体の熱抵抗Z11(実線)が最大であることは当然として、複数素子間の熱抵抗Z12〜Z14については、半導体素子111及び113相互間の熱抵抗Z13(大破線)が最も大きく、半導体素子111及び112相互間の熱抵抗Z12(小破線)がこれに続き、半導体素子111及び114相互間の熱抵抗Z14(一点鎖線)が最も小さいことが分かる。その理由として、半導体素子113は、半導体素子111と共通の基板116aに実装されている上、相互間の距離も短いことが挙げられる。
From this figure, it is natural that the thermal resistance Z11 (solid line) of the
<第1定電流回路>
図10は、第1定電流回路210の一構成例を示す図である。本構成例の第1定電流回路210において、計測対象素子#1に計測電流Imを通電する定電流源211は、電圧源E1と、定電流レギュレータIREGと、センス抵抗Rs1と、を含む。
<1st constant current circuit>
FIG. 10 is a diagram showing a configuration example of the first constant
電圧源E1の正極端は、端子T2に接続されている。端子T1と電圧源E1の負極端との間には、定電流レギュレータIREGとセンス抵抗Rs1が接続されている。 The positive end of the voltage source E1 is connected to the terminal T2. A constant current regulator IREG and a sense resistor Rs1 are connected between the terminal T1 and the negative end of the voltage source E1.
センス抵抗Rs1は、計測電流Imをセンス電圧Vs(=Im×Rs1)に変換する。 The sense resistor Rs1 converts the measured current Im into a sense voltage Vs (= Im × Rs1).
定電流レギュレータIREGは、センス電圧Vs1が所定の基準電圧Vrefと一致するように、計測電流Imの定電流制御を行う。なお、定電流レギュレータIREGとしては、LED[light emitting diode]ドライバICなどを好適に用いることができる。 The constant current regulator IREG controls the constant current of the measured current Im so that the sense voltage Vs1 matches the predetermined reference voltage Vref. As the constant current regulator IREG, an LED [light emitting diode] driver IC or the like can be preferably used.
<第2定電流回路>
図11は、第2定電流回路220の一構成例を示す図である。本構成例の第2定電流回路220は、先出の構成要素(定電流源221、電圧計222、及び、加熱電流用スイッチ223)に加えて、電流計224と絶縁ゲートドライバ225を含む。
<Second constant current circuit>
FIG. 11 is a diagram showing a configuration example of the second constant
電流計224は、端子T4と加熱電流用スイッチ223との間に設けられたセンス抵抗Rs2を含み、加熱対象素子#2に通電される加熱電流Ihをセンス電圧Vs2(=Ih×Rs2)として検出する。
The
絶縁ゲートドライバ225は、一次回路系(VCC1−GND1)と二次回路系(VCC2−GND2)との間を電気的に絶縁しつつ、一次回路系のゲート信号G1を二次回路系のゲート信号G2として伝達し、加熱電流用スイッチ223として用いられるトランジスタのゲートに出力する。
The
ただし、加熱電流用スイッチ223は、トランジスタに限らず、メカリレーなどを用いても構わない。
However, the heating
<計測対象デバイス(第2具体例)>
図12及び図13は、それぞれ、計測対象デバイスの第2具体例を示す図(回路構成及びレイアウト)を示す図である。
<Measurement target device (second specific example)>
12 and 13 are diagrams showing diagrams (circuit configuration and layout) showing a second specific example of the device to be measured, respectively.
本具体例の計測対象デバイス120は、半導体素子121及び122(例えばSiC−NMOSFET)をパッケージ123に内蔵したハーフブリッジモジュール(2in1)である。また、パッケージ123には、電気伝導性ないし熱伝導性の高い基板124a〜124c(例えばCu基板)が内蔵されている。
The
半導体素子121のドレイン(裏面)は、基板124aに表面実装されている。基板124aは、Pピンと導通されている。半導体素子121のソース(表面)は、ワイヤW21を介して基板124bにボンディングされるとともに、ワイヤW23を介してS1ピンにもボンディングされている。半導体素子121のゲート(表面)は、ワイヤW24を介してG1ピンにボンディングされている。
The drain (back surface) of the
半導体素子122のドレイン(裏面)は、基板124bに表面実装されている。基板124bは、Oピンと導通されている。半導体素子122のソース(表面)は、ワイヤW22を介して基板124cにボンディングされるとともに、ワイヤW25を介してS2ピンにもボンディングされている。半導体素子122のゲート(表面)は、ワイヤW26を介してG2ピンにボンディングされている。基板124cは、Nピンと導通されている。
The drain (back surface) of the
すなわち、半導体素子121のドレインは、Pピンに接続されている。半導体素子121のゲートは、G1ピンに接続されている。半導体素子121のソース及び半導体素子122のドレインは、いずれもOピンに接続されている。また、半導体素子122のソースは、S1ピンにも接続されている。半導体素子122のソースは、Nピン及びS2ピンに接続されている。半導体素子122のゲートは、G2ピンに接続されている。
That is, the drain of the
なお、ゲート駆動用の信号ソース端子として、S1ピン及びS2ピンを有する構成であれば、電流経路に付随するインダクタンス成分の影響を受けずに半導体素子111及び112それぞれのゲート駆動を行うことができる。
If the signal source terminal for driving the gate has S1 pin and S2 pin, the gate drive of each of the
また、電流経路となるワイヤW21及びW22は、信号経路となるワイヤW23〜W26よりも太径にするとよい。 Further, the wires W21 and W22 serving as the current path may have a larger diameter than the wires W23 to W26 serving as the signal path.
このように、2つの半導体素子121及び122が別電位の基板124a及び124bに実装された計測対象デバイス120は、複数素子間の熱抵抗を計測する対象として、最も基本的な例の一つである。
As described above, the
<計測対象デバイス(第3具体例)>
図14及び図15は、それぞれ、計測対象デバイスの第3具体例を示す図(回路構成及びレイアウト)を示す図である。
<Measurement target device (third specific example)>
14 and 15 are diagrams showing diagrams (circuit configuration and layout) showing a third specific example of the device to be measured, respectively.
本具体例の計測対象デバイス130は、半導体素子131〜136(例えばSiC−NMOSFET)をパッケージ137に内蔵した3相ブリッジモジュール(6in1)である。また、パッケージ137には、電気伝導性ないし熱伝導性の高い基板138a〜138d(例えばCu基板)が内蔵されている。
The
半導体素子131〜133それぞれのドレイン(裏面)は、いずれも基板138aに表面実装されている。基板138aは、Pピンに導通されている。半導体素子131のソース(表面)は、ワイヤW31を介して基板138b(Uピン)にボンディングされるとともに、ワイヤW38を介してS1ピンにもボンディングされている。半導体素子131のゲート(表面)は、ワイヤW37を介してG1ピンにボンディングされている。半導体素子132のソース(表面)は、ワイヤW32を介して基板138c(Vピン)にボンディングされるとともに、ワイヤW3aを介してS2ピンにもボンディングされている。半導体素子132のゲート(表面)は、ワイヤW39を介してG2ピンにボンディングされている。半導体素子133のソース(表面)は、ワイヤW34を介して基板138d(Wピン)にボンディングされるとともに、ワイヤW3cを介してS3ピンにもボンディングされている。半導体素子133のゲート(表面)は、ワイヤW3bを介してG3ピンにボンディングされている。
The drains (back surfaces) of the
半導体素子134のドレイン(裏面)は、基板138bに表面実装されている。基板138bは、Uピンに導通されている。半導体素子134のソース(表面)は、ワイヤW34を介してNピン(NUピン)にボンディングされるとともに、ワイヤW3eを介してS4ピンにもボンディングされている。半導体素子134のゲート(表面)は、ワイヤW3dを介してG4ピンにボンディングされている。
The drain (back surface) of the
半導体素子135のドレイン(裏面)は、基板138cに表面実装されている。基板138cは、Vピンに導通されている。半導体素子135のソース(表面)は、ワイヤW35を介してNピン(NVピン)にボンディングされるとともに、ワイヤW3gを介してS5ピンにもボンディングされている。半導体素子135のゲート(表面)は、ワイヤW3fを介してG5ピンにボンディングされている。
The drain (back surface) of the
半導体素子136のドレイン(裏面)は、基板138dに表面実装されている。基板138dは、Wピンに導通されている。半導体素子136のソース(表面)は、ワイヤW36を介してNピン(NWピン)にボンディングされるとともに、ワイヤW3iを介してS6ピンにもボンディングされている。半導体素子136のゲート(表面)は、ワイヤW3hを介してG6ピンにボンディングされている。
The drain (back surface) of the
すなわち、半導体素子131〜133それぞれのドレインは、いずれもPピンに接続されている。半導体素子134〜136それぞれのソースは、いずれもNピンに接続されている。半導体素子131のソースと半導体素子134のドレインは、いずれもUピンに接続されている。半導体素子132のソースと半導体素子135のドレインは、いずれもVピンに接続されている。半導体素子133のソースと半導体素子136のドレインは、いずれもWピンに接続されている。半導体素子131〜136それぞれのゲートは、G1ピン〜G6ピンに接続されている。また、半導体素子131〜136それぞれのソースは、S1ピン〜S6ピンに接続されている。
That is, the drains of the
なお、ゲート駆動用の信号ソース端子として、S1ピン〜S6ピンを有する構成であれば、電流経路に付随するインダクタンス成分の影響を受けずに半導体素子131〜136それぞれのゲート駆動を行うことができる。
If the signal source terminal for driving the gate has S1 pins to S6 pins, the gate drive of each of the
また、電流経路となるワイヤW31〜W36は、信号経路となるワイヤW37〜W3iよりも太径にするとよい。 Further, the wires W31 to W36 serving as the current path may have a larger diameter than the wires W37 to W3i serving as the signal path.
このように、計測対象デバイス130に内蔵される半導体素子131〜136のうち、複数が共通の基板上に配置されていても、素子毎の電流ループを互いに分離することができれば、先述の熱抵抗検出方法を用いて複数素子間の熱抵抗を計測する対象となり得る。
As described above, even if a plurality of the
<計測対象デバイス(第4具体例)>
図16及び図17は、それぞれ、計測対象デバイスの第4具体例を示す図(回路構成及びレイアウト)を示す図である。
<Measurement target device (4th specific example)>
16 and 17 are diagrams (circuit configuration and layout) showing a fourth specific example of the device to be measured, respectively.
本具体例の計測対象デバイス140は、半導体素子141及び142(例えば、SiC−SBD[Schottky barrier diode])をパッケージ143に内蔵したディスクリートデバイスである。また、パッケージ140には、電気伝導性ないし熱伝導性の高い基板144(例えばCu基板)が内蔵されている。
The
半導体素子141及び142それぞれのカソード(裏面)は、基板144に表面実装されている。基板144は、Cピンとしてパッケージ143の外部に導出されている。半導体素子141のアノード(表面)は、ワイヤW41を介してA1ピンにボンディングされている。半導体素子142のアノード(表面)は、ワイヤW42を介してA2ピンにボンディングされている。
The cathodes (back surfaces) of the
すなわち、半導体素子141及び142それぞれのカソードは、Cピンに接続されている。半導体素子141のアノードは、A1ピンに接続されている。半導体素子142のアノードは、A2ピンに接続されている。
That is, the cathodes of the
このように、ディスクリートデバイスであっても、複数の半導体素子141及び142が同一のパッケージ143に同梱されていれば、先述の熱抵抗検出方法を用いて複数素子間の熱抵抗を計測する対象となり得る。
As described above, even in a discrete device, if a plurality of
<計測対象デバイス(第5具体例)>
図18及び図19は、それぞれ、計測対象デバイスの第5具体例を示す図(回路構成及びレイアウト)を示す図である。
<Measurement target device (5th specific example)>
18 and 19 are diagrams showing diagrams (circuit configuration and layout) showing a fifth specific example of the device to be measured, respectively.
本具体例の計測対象デバイス150では、ディスクリートデバイスである半導体素子151及び152(例えばSiC−NMOSFET)が回路基板153に挿入実装されていいる。例えば、半導体素子151のS1ピンと半導体素子152のD1ピンを接続することにより、ハーフブリッジを形成することができる。また、半導体素子151及び152は、熱伝導性の高いヒートシンク154にネジ留めされている。このような実装状況は、実際の回路(例えばAC/DC電源)においても多く見受けられる。
In the
上記のように、半導体素子151及び152が同一のヒートシンク154に実装されている場合には、ディスクリートデバイス間であっても熱干渉を生じる。そのため、先述の熱抵抗検出方法を用いて複数素子間の熱抵抗を計測する対象となり得る。
As described above, when the
なお、本図では、2つのディスクリートデバイスが同一のヒートシンクに実装された例を挙げたが、先述の熱抵抗検出方法を用いれば、ディスクリートデバイスが3つ以上であっても、複数素子間の熱抵抗を計測し得ることは言うまでもない。 In this figure, an example in which two discrete devices are mounted on the same heat sink is shown. However, if the above-mentioned thermal resistance detection method is used, even if there are three or more discrete devices, the heat between a plurality of elements can be obtained. It goes without saying that resistance can be measured.
<計測対象デバイス(第6具体例)>
図20は、計測対象デバイスの第6具体例を示す図(レイアウト)である。本具体例の計測対象デバイス160では、ディスクリートデバイスである半導体素子161及び162(例えばSiC−NMOSFET)が回路基板163に表面実装されている。
<Measurement target device (6th specific example)>
FIG. 20 is a diagram (layout) showing a sixth specific example of the device to be measured. In the
なお、計測対象デバイス160の回路構成は、先出の図18と同様であり、同図中における符号150〜153をそれぞれ符号160〜163に読み替えれば足りるので、重複した説明は割愛する。
The circuit configuration of the
ここで、回路基板163上における半導体素子161及び162の実装位置が近い場合には、ディスクリートデバイス間であっても回路基板163を介して熱干渉を生じる。そのため、先述の熱抵抗検出方法を用いて複数素子間の熱抵抗を計測する対象となり得る。
Here, when the mounting positions of the
なお、本図では、2つのディスクリートデバイスが同一の回路基板上に実装された例を挙げたが、先述の熱抵抗検出方法を用いれば、ディスクリートデバイスが3つ以上であっても、複数素子間の熱抵抗を計測し得ることは言うまでもない。 In this figure, an example in which two discrete devices are mounted on the same circuit board is given, but if the above-mentioned thermal resistance detection method is used, even if there are three or more discrete devices, between a plurality of elements. Needless to say, it is possible to measure the thermal resistance of.
<計測対象デバイス(その他)>
上記の第1〜第6具体例では、複数の半導体素子(計測対象素子及び加熱対象素子)が単一の回路を形成している例を挙げたが、例えば、計測対象素子及び加熱対象素子がそれぞれ異なる回路の構成要素であったとしても、相互に熱干渉を生じ得る限り、先述の熱抵抗検出方法を用いて複数素子間の熱抵抗を計測する対象となり得る。
<Measurement target device (others)>
In the above-mentioned first to sixth specific examples, an example in which a plurality of semiconductor elements (measurement target element and heating target element) form a single circuit has been given. For example, the measurement target element and the heating target element may be used. Even if they are components of different circuits, they can be objects for measuring the thermal resistance between a plurality of elements by using the above-mentioned thermal resistance detection method as long as they can cause mutual thermal interference.
また、計測対象素子及び加熱対象素子は、必ずしも半導体素子に限定されるものではなく、例えば、加熱対象素子は、抵抗素子やニクロム線などであっても構わない。 Further, the measurement target element and the heating target element are not necessarily limited to the semiconductor element, and for example, the heating target element may be a resistance element, a nichrome wire, or the like.
<デバイスセット(第1事例)>
図21は、顧客(ユーザ)に提供されるデバイスセットの第1事例を示す図である。本事例のデバイスセット300は、複数の素子(例えば半導体素子#1〜#4)を含むデバイス310と、データシート320と、を有する。
<Device set (first case)>
FIG. 21 is a diagram showing a first case of a device set provided to a customer (user). The device set 300 of this example includes a
データシート320は、先述の新規な熱抵抗計測方法を用いて計測された複数素子間の熱抵抗Zmnを示すデータを顧客に提供するデータ提供手段の一例である。
The
半導体素子#1〜#4について、それぞれの温度変化量をΔT1〜ΔT4とし、それぞれの発熱量をP1〜P4とする。また、半導体素子#1〜#4それぞれの自己発熱による熱抵抗をZ11、Z22、Z33及びZ44とする。さらに、半導体素子#m(ただしm=1〜4)を計測対象素子とし、半導体素子#n(ただしn=1〜4かつn≠m)を加熱対象素子として計測される半導体素子#m及び#n相互間の熱抵抗をZmnとする。
For the
このとき、上記の各種パラメータ間には、次の行列式(1)が成立する。 At this time, the following determinant (1) is established between the various parameters described above.
従来のデータシートには、半導体素子#1〜#4それぞれの自己発熱による熱抵抗Z11、Z22、Z33及びZ44(行列式の下線部のみ)しか記載されていなかった。
In the conventional data sheet, only the thermal resistances Z11, Z22, Z33 and Z44 (only the underlined part of the determinant) due to the self-heating of each of the
一方、新規な熱抵抗計測方法を用いれば、複数素子間の熱抵抗Zmn(行列式の下線部以外)を計測することができる。従って、熱抵抗Zmnを含む行列式(1)をデータシート320に記載し、デバイス310と共に顧客に提供することが可能となる。
On the other hand, if a novel thermal resistance measuring method is used, the thermal resistance Zmn (other than the underlined portion of the determinant) between a plurality of elements can be measured. Therefore, the determinant (1) including the thermal resistance Zmn can be described in the
なお、半導体素子#1〜#4それぞれの自己発熱による熱抵抗Z11、Z22、Z33及びZ44、並びに、複数素子間の熱抵抗Zmnとしては、それぞれ、飽和熱抵抗の計測値を記載してもよいし、或いは、過渡熱抵抗の計測グラフを記載してもよい。若しくは、飽和熱抵抗と過渡熱抵抗の双方を記載しても構わない。
As the thermal resistance Z11, Z22, Z33 and Z44 due to the self-heating of each of the
<デバイスセット(第2事例)>
図22は、顧客(ユーザ)に提供されるデバイスセットの第2事例を示す図である。本事例のデバイスセット300は、先出のデバイス310と、ダウンロードサイト330とを有する。
<Device set (second case)>
FIG. 22 is a diagram showing a second case of a device set provided to a customer (user). The device set 300 of this example has the above-mentioned
ダウンロードサイト330は、先述の新規な熱抵抗計測方法を用いて計測された複数素子間の熱抵抗Zmnを示すデータを顧客に提供するデータ提供手段の一例である。
The
より具体的に述べると、ダウンロードサイト330には、デバイス310のデータシートのほか、SPICEモデル及び熱計算モデル(=熱回路の計算を電気回路上で行うためのモデル)がアップロードされている。従って、ダウンロードサイト330にアクセスした顧客は、上記のデータシート、SPICEモデル、及び、熱計算モデルを任意にダウンロードすることができる。
More specifically, in addition to the data sheet of the
なお、従来のSPICEモデル及び熱計算モデルでは、半導体素子#1〜#4それぞれの自己発熱による熱抵抗Z11、Z22、Z33及びZ44(行列式の下線部のみ)しか考慮されていなかった。
In the conventional SPICE model and the thermal calculation model, only the thermal resistances Z11, Z22, Z33 and Z44 (only the underlined portion of the determinant) due to the self-heating of the
一方、新規な熱抵抗計測方法を用いれば、複数素子間の熱抵抗Zmn(行列式の下線部以外)を計測することができる。従って、熱抵抗Z11、Z22、Z33及びZ44だけでなく、複数素子間の熱抵抗Zmnを考慮してモデル化されたSPICEモデル及び熱抵抗モデルをダウンロードサイト330にアップロードし、デバイス310と共に顧客に提供することが可能となる。顧客は、これらのSPICモデル及び熱抵抗モデルを使用することで、より精度の高いシミュレーションを実施することが可能となる。
On the other hand, if a novel thermal resistance measuring method is used, the thermal resistance Zmn (other than the underlined portion of the determinant) between a plurality of elements can be measured. Therefore, not only the thermal resistances Z11, Z22, Z33 and Z44, but also the SPICE model and the thermal resistance model modeled in consideration of the thermal resistance Zmn between a plurality of elements are uploaded to the
<デバイスセット(第3事例)>
図23は、顧客(ユーザ)に提供されるデバイスセットの第3事例を示す図である。本事例のデバイスセット300は、先出のデバイス310とウェブシミュレータ340(=ウェブ実装型のシミュレータ)とを有する。
<Device set (3rd case)>
FIG. 23 is a diagram showing a third example of a device set provided to a customer (user). The device set 300 of this example has the above-mentioned
ウェブシミュレータ340は、先述の新規な熱抵抗計測方法を用いて計測された複数素子間の熱抵抗Zmnを示すデータを顧客に提供するデータ提供手段の一例である。
The
より具体的に述べると、ウェブシミュレータ340では、先出の行列式(1)を用いた演算サービスが提供される。例えば、顧客が仕様回路における半導体素子#1〜#4それぞれの温度変化量ΔT1〜ΔT4を入力すると、それを満たす発熱量P1〜P4が出力される。逆に、顧客が仕様回路における半導体素子#1〜#4それぞれの発熱量P1〜P4を入力すると、これに応じた温度変化量ΔT1〜ΔT4が出力される。
More specifically, the
上記のサービス提供により、顧客がデバイス310を適用しようとしているアプリケーションにおいて、デバイス310が熱的に大丈夫か否かを事前に確認することができる。
With the above service provision, it is possible to confirm in advance whether or not the
なお、上記の演算サービスを提供するシミュレータは、必ずしもウェブ実装型に限定されるものではなく、例えば、実行型ファイル(exeファイル)にコンパイルされて顧客に提供されるソフトウェア(いわゆるシミュレーションソフト)であっても構わない。 The simulator that provides the above calculation service is not necessarily limited to the web-implemented type, and is, for example, software (so-called simulation software) that is compiled into an executable file (exe file) and provided to the customer. It doesn't matter.
<その他の変形例>
なお、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態に限定されるものではなく、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
<Other variants>
In addition to the above-described embodiment, the various technical features disclosed in the present specification can be modified in various ways without departing from the spirit of the technical creation. That is, it should be considered that the above-described embodiment is exemplary in all respects and is not restrictive, and the technical scope of the present invention is not limited to the above-described embodiment, and claims for patent. It should be understood that the meaning equal to the scope and all changes belonging to the scope are included.
本明細書中に開示されている発明は、例えば、パワーモジュール内で高密度に配置された複数の半導体素子間の熱抵抗を計測する手段として好適に利用することが可能である。 The invention disclosed in the present specification can be suitably used, for example, as a means for measuring the thermal resistance between a plurality of semiconductor elements arranged at high density in a power module.
100 パワーモジュール
101〜104 半導体素子
110 計測対象デバイス
111〜114 半導体素子
115 パッケージ
116a〜116e 基板
117 ブリッジ
120 計測対象デバイス
121、122 半導体素子
123 パッケージ
124a〜124c 基板
130 計測対象デバイス
131〜136 半導体素子
137 パッケージ
138a〜138d 基板
140 計測対象デバイス
141、142 半導体素子
143 パッケージ
144 基板
150 計測対象デバイス
151、152 半導体素子
153 回路基板
154 ヒートシンク
160 計測対象デバイス
161、162 半導体素子
163 回路基板
200 熱抵抗計測装置
210 第1定電流回路
211 定電流源
212 電圧計
220 第2定電流回路
221 定電流源
222 電圧計
223 加熱電流用スイッチ
224 電流計
225 絶縁ゲートドライバ
230 熱抵抗算出部
240 記憶部
300 デバイスセット
310 デバイス
320 データシート
330 ダウンロードサイト
340 ウェブシミュレータ
E1 電圧源
IREG 定電流レギュレータ
Rs1、Rs2 センス抵抗
T1〜T4 端子
W1〜W12、W21〜W26、W31〜W3i、W41〜W42 ワイヤ
#1 計測対象素子
#2 加熱対象素子
100 Power module 101-104
Claims (11)
所定の加熱期間に亘って加熱対象素子を加熱するステップと、
前記加熱対象素子の発熱量を算出するステップと、
所定の計測期間に亘って前記計測対象素子の端子間電圧を測定するステップと、
前記端子間電圧の変化量と前記計測電流の通電条件下における温度係数から前記計測対象素子の温度変化量を算出するステップと、
前記計測対象素子の温度変化量と前記加熱対象素子の発熱量から前記計測対象素子及び前記加熱対象素子相互間の熱抵抗を算出するステップと、
を有することを特徴とする熱抵抗計測方法。 The step of energizing the element to be measured with a predetermined measurement current,
A step of heating the element to be heated over a predetermined heating period,
The step of calculating the calorific value of the element to be heated and
A step of measuring the voltage between terminals of the element to be measured over a predetermined measurement period, and
A step of calculating the temperature change amount of the measurement target element from the change amount of the voltage between the terminals and the temperature coefficient under the energization condition of the measurement current, and
A step of calculating the thermal resistance between the measurement target element and the heating target element from the temperature change amount of the measurement target element and the heat generation amount of the heating target element, and
A method for measuring thermal resistance, which comprises.
前記加熱対象素子に所定の加熱電流を通電することにより前記加熱対象素子を加熱する第2定電流回路と、
請求項1〜請求項4のいずれか一項に記載の熱抵抗計測方法により前記計測対象素子及び前記加熱対象素子相互間の熱抵抗を算出する熱抵抗算出部と、
を有することを特徴とする熱抵抗計測装置。 A first constant current circuit that measures the amount of temperature change of the measurement target element by measuring the voltage between the terminals while energizing the measurement target element.
A second constant current circuit that heats the element to be heated by energizing the element to be heated by a predetermined heating current, and a second constant current circuit.
A thermal resistance calculation unit that calculates the thermal resistance between the measurement target element and the heating target element by the thermal resistance measurement method according to any one of claims 1 to 4.
A thermal resistance measuring device characterized by having.
前記計測電流を前記計測対象素子に供給する第1定電流源と、
前記計測対象素子の端子間電圧を測定する第1電圧計と、
を含むことを特徴とする請求項5または請求項6に記載の熱抵抗計測装置。 The first constant current circuit is
A first constant current source that supplies the measured current to the measurement target element,
A first voltmeter that measures the voltage between the terminals of the element to be measured, and
The thermal resistance measuring device according to claim 5 or 6, wherein the thermal resistance measuring device includes the above.
前記加熱電流を前記加熱対象素子に供給する第2定電流源と、
前記加熱対象素子の端子間電圧を測定する第2電圧計と、
前記加熱電流の通電経路を導通/遮断する加熱電流用スイッチと、
を含むことを特徴とする請求項5〜請求項7のいずれか一項に記載の熱抵抗計測装置。 The second constant current circuit is
A second constant current source that supplies the heating current to the element to be heated,
A second voltmeter that measures the voltage between the terminals of the element to be heated,
A heating current switch that conducts / cuts off the energization path of the heating current,
The thermal resistance measuring apparatus according to any one of claims 5 to 7, further comprising.
請求項1〜請求項4のいずれか一項に記載の熱抵抗検出方法、若しくは、請求項5〜請求項8のいずれか一項に記載の熱抵抗計測装置を用いて計測された前記計測対象素子及び前記加熱対象素子相互間の熱抵抗を示すデータを顧客に提供するデータ提供手段と、
を有することを特徴とするデバイスセット。 A device including the measurement target element and a plurality of elements to be the heating target element,
The measurement target measured using the thermal resistance detection method according to any one of claims 1 to 4 or the thermal resistance measuring device according to any one of claims 5 to 8. A data providing means for providing a customer with data indicating the thermal resistance between the element and the element to be heated, and
A device set characterized by having.
前記複数の素子相互間の熱抵抗を示すデータを顧客に提供するデータ提供手段と、
を有し、
前記複数の素子相互間の熱抵抗は、前記計測対象素子に所定の計測電流を通電し、所定の加熱期間に亘って加熱対象素子を加熱し、前記加熱対象素子の発熱量を算出し、所定の計測期間に亘って前記計測対象素子の端子間電圧を測定し、前記端子間電圧の変化量と前記計測電流の通電条件下における温度係数から前記計測対象素子の温度変化量を算出し、前記計測対象素子の温度変化量と前記加熱対象素子の発熱量から前記計測対象素子及び前記加熱対象素子相互間の熱抵抗を算出して得られることを特徴とするデバイスセット。 A device including the measurement target element and a plurality of elements to be the heating target element,
A data providing means for providing a customer with data indicating thermal resistance between the plurality of elements,
Have,
The thermal resistance between the plurality of elements is determined by energizing the measurement target element with a predetermined measurement current, heating the heating target element over a predetermined heating period, calculating the calorific value of the heating target element, and determining the heat resistance. The inter-terminal voltage of the measurement target element is measured over the measurement period of the above, and the temperature change amount of the measurement target element is calculated from the change amount of the terminal-to-terminal voltage and the temperature coefficient under the energization condition of the measurement current. A device set characterized in that the thermal resistance between the measurement target element and the heating target element is calculated from the temperature change amount of the measurement target element and the calorific value of the heating target element.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019162761A JP7300941B2 (en) | 2019-09-06 | 2019-09-06 | Thermal resistance measurement method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019162761A JP7300941B2 (en) | 2019-09-06 | 2019-09-06 | Thermal resistance measurement method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021042967A true JP2021042967A (en) | 2021-03-18 |
JP7300941B2 JP7300941B2 (en) | 2023-06-30 |
Family
ID=74863177
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019162761A Active JP7300941B2 (en) | 2019-09-06 | 2019-09-06 | Thermal resistance measurement method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7300941B2 (en) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005346527A (en) * | 2004-06-04 | 2005-12-15 | Matsushita Electric Ind Co Ltd | Circuit simulation method, device model, and simulation circuit |
JP2008263774A (en) * | 2007-04-12 | 2008-10-30 | Schneider Toshiba Inverter Europe Sas | Method and system for managing temperature in speed controller |
JP2010091422A (en) * | 2008-10-08 | 2010-04-22 | Kenji Ikeda | Element for evaluating thermal resistance, and evaluation method |
JP2011087401A (en) * | 2009-10-15 | 2011-04-28 | Toyota Motor Corp | Temperature detector of electronic component and drive control unit of on-vehicle power element |
WO2017119126A1 (en) * | 2016-01-08 | 2017-07-13 | 三菱電機株式会社 | Semiconductor device |
JP2019052855A (en) * | 2017-09-12 | 2019-04-04 | アイシン精機株式会社 | Thermal resistance measuring apparatus and thermal resistance measuring method |
-
2019
- 2019-09-06 JP JP2019162761A patent/JP7300941B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005346527A (en) * | 2004-06-04 | 2005-12-15 | Matsushita Electric Ind Co Ltd | Circuit simulation method, device model, and simulation circuit |
JP2008263774A (en) * | 2007-04-12 | 2008-10-30 | Schneider Toshiba Inverter Europe Sas | Method and system for managing temperature in speed controller |
JP2010091422A (en) * | 2008-10-08 | 2010-04-22 | Kenji Ikeda | Element for evaluating thermal resistance, and evaluation method |
JP2011087401A (en) * | 2009-10-15 | 2011-04-28 | Toyota Motor Corp | Temperature detector of electronic component and drive control unit of on-vehicle power element |
WO2017119126A1 (en) * | 2016-01-08 | 2017-07-13 | 三菱電機株式会社 | Semiconductor device |
JP2019052855A (en) * | 2017-09-12 | 2019-04-04 | アイシン精機株式会社 | Thermal resistance measuring apparatus and thermal resistance measuring method |
Also Published As
Publication number | Publication date |
---|---|
JP7300941B2 (en) | 2023-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107209222B (en) | For determining the method and equipment and circuit device of the aging of power semiconductor modular | |
JP6221408B2 (en) | Thermal resistance measuring method and thermal resistance measuring device | |
US9562812B2 (en) | Temperature measuring device of a power semiconductor apparatus | |
US7279954B2 (en) | On-chip temperature detection device | |
US8451153B1 (en) | Auto-measurement and calibration of DC resistance in current sensing applications | |
TWI458994B (en) | Method of forming a sensing circuit and structure therefor | |
CN110133465B (en) | Method and system for calculating junction temperature of IGBT module | |
van der Broeck et al. | A thermal modeling methodology for power semiconductor modules | |
US7018095B2 (en) | Circuit for sensing on-die temperature at multiple locations | |
JP2010206699A (en) | Solenoid current control circuit | |
US10101369B2 (en) | Highly accurate current measurement | |
JP2021042967A (en) | Thermal resistance measurement method | |
US7805274B2 (en) | Structure and methodology for characterizing device self-heating | |
JPH06281693A (en) | Measuring method for thermal resistance of semiconductor device | |
JP2015078903A (en) | Parameter setting method and simulation device | |
Berning et al. | High speed IGBT module transient thermal response measurements for model validation | |
JP6616699B2 (en) | Power converter and thermal resistance measurement method for power module | |
Tran et al. | Solder void position and size effects on electro thermal behaviour of MOSFET transistors in forward bias conditions | |
JP6824271B2 (en) | A semiconductor device including a first temperature measuring element and a method for determining a current flowing through the semiconductor device. | |
Whitehead et al. | Determination of thermal cross-coupling effects in multi-device power electronic modules | |
JP6786012B1 (en) | Power converter | |
JP2009048505A (en) | Circuit operation verification device, circuit operation verification method, method for manufacturing semiconductor integrated circuit, control program, and computer-readable storage medium | |
US20210196128A1 (en) | Core Temperature Sensor with Thermal Conductivity Compensation | |
Kundu et al. | Power module thermal characterization considering aging towards online state-of-health monitoring | |
Montaine et al. | Direct 2-way coupled electro-thermal simulation of temperature and current distribution in power devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220808 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230131 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230315 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230606 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230620 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7300941 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |