JP2021033579A - Arithmetic unit - Google Patents

Arithmetic unit Download PDF

Info

Publication number
JP2021033579A
JP2021033579A JP2019152207A JP2019152207A JP2021033579A JP 2021033579 A JP2021033579 A JP 2021033579A JP 2019152207 A JP2019152207 A JP 2019152207A JP 2019152207 A JP2019152207 A JP 2019152207A JP 2021033579 A JP2021033579 A JP 2021033579A
Authority
JP
Japan
Prior art keywords
skyrmion
magnetic
circuit portion
circuit
skyrmions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019152207A
Other languages
Japanese (ja)
Inventor
野村 光
Hikari Nomura
光 野村
義茂 鈴木
Yoshishige Suzuki
義茂 鈴木
勇磨 地引
Yuma Jibiki
勇磨 地引
穣 後藤
Minoru Goto
穣 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Osaka University NUC
Original Assignee
Osaka University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osaka University NUC filed Critical Osaka University NUC
Priority to JP2019152207A priority Critical patent/JP2021033579A/en
Publication of JP2021033579A publication Critical patent/JP2021033579A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Thin Magnetic Films (AREA)
  • Hall/Mr Elements (AREA)

Abstract

To provide an arithmetic unit capable of expressing a state indicating an arithmetic result by a positional relationship of a plurality of skyrmions moving in a circuit.SOLUTION: An arithmetic unit 1 includes a skyrmion circuit 10 formed, on a magnetic film 100, by patterning a circuit portion 11 where skyrmions S can exist and a non-circuit portion 12 where the skyrmions cannot exist, and a reading unit 20 that reads a state representing an arithmetic result based on a positional relationship between a plurality of skyrmions whose movement paths are restricted only to the circuit portion 11.SELECTED DRAWING: Figure 1

Description

本発明は、演算装置に関する。 The present invention relates to an arithmetic unit.

近年、カイラルな結晶構造を有する一部の物質において、スキルミオンが生成されることが知られている(例えば、特許文献1及び2を参照)。スキルミオンは、印加された磁場に対し、中心部において反平行の磁化を有し、周辺部において平行な磁化を有する渦巻状の電子スピン構造を有している。 In recent years, it is known that skyrmions are produced in some substances having a chiral crystal structure (see, for example, Patent Documents 1 and 2). Skyrmions have a spiral electron spin structure with antiparallel magnetization at the center and parallel magnetization at the periphery with respect to the applied magnetic field.

スキルミオンは、直径が数nm〜数μm程度とサイズが非常に小さいため、磁気素子に応用した場合、単位情報を記憶する面積を従来の磁気バブルメモリなどの従来技術に比べて小さくすることができる。 Skyrmions have a very small diameter of several nm to several μm, so when applied to magnetic elements, the area for storing unit information can be made smaller than conventional technologies such as conventional magnetic bubble memory. it can.

また、スキルミオンは、微小な電場または電流密度で駆動できることが知られており、高密度且つ低消費電力の磁気記憶、演算素子等への応用が期待されている。 Further, it is known that skyrmions can be driven by a minute electric field or current density, and are expected to be applied to high-density and low-power consumption magnetic storage, arithmetic elements, and the like.

特開2014−175417号公報Japanese Unexamined Patent Publication No. 2014-175417 国際公開第2016/158230号International Publication No. 2016/158230

しかしながら、スキルミオンが生成される磁性薄膜に対して微細加工等の加工を施し、磁性薄膜の形状を変化させた場合、形状に依存して発生する磁気双極子の影響により、スキルミオンの動きが抑制されることがある。このため、回路中を移動する複数のスキルミオンの位置関係によって演算結果を示す状態を表現することは困難であり、演算素子の実現に向けての課題となる。 However, when the magnetic thin film in which skyrmions are generated is subjected to processing such as fine processing to change the shape of the magnetic thin film, the movement of the skyrmions is caused by the influence of the magnetic dipole generated depending on the shape. May be suppressed. Therefore, it is difficult to express the state showing the calculation result by the positional relationship of a plurality of skyrmions moving in the circuit, which is a problem for the realization of the calculation element.

本発明は、斯かる事情に鑑みてなされたものであり、回路中を移動する複数のスキルミオンの位置関係によって演算結果を示す状態を表現できる演算装置を提供することを目的とする。 The present invention has been made in view of such circumstances, and an object of the present invention is to provide an arithmetic unit capable of expressing a state showing an arithmetic result by the positional relationship of a plurality of skyrmions moving in a circuit.

本発明の一態様に係る演算装置は、スキルミオンの存在が可能な回路部分と、スキルミオンの存在が不能な非回路部分とを磁性膜にパターニングして形成してあるスキルミオン回路と、前記回路部分のみに移動経路が制約される複数のスキルミオンの位置関係に基づき、演算結果を表す状態を読み取る読取部とを備える。 The computing device according to one aspect of the present invention includes a skyrmion circuit formed by patterning a circuit portion in which skyrmions can exist and a non-circuit portion in which skyrmions cannot exist on a magnetic film. It is provided with a reading unit that reads a state representing a calculation result based on the positional relationship of a plurality of skyrmions whose movement paths are restricted only to the circuit portion.

上記一態様によれば、回路中を移動する複数のスキルミオンの位置関係によって演算結果を示す状態を表現できる。 According to the above aspect, it is possible to express a state in which the calculation result is shown by the positional relationship of a plurality of skyrmions moving in the circuit.

本実施の形態に係る演算装置の構成を示す模式的平面図である。It is a schematic plan view which shows the structure of the arithmetic unit which concerns on this embodiment. スキルミオンによる演算結果を示す状態の一例を説明する説明図である。It is explanatory drawing explaining an example of the state which shows the calculation result by skyrmion. スキルミオン回路の断面構造を示す模式的断面図である。It is a schematic cross-sectional view which shows the cross-sectional structure of a skyrmion circuit. 回路部分及び非回路部分のパターニング手法を説明する説明図である。It is explanatory drawing explaining the patterning method of a circuit part and a non-circuit part.

以下、本発明をその実施の形態を示す図面に基づいて具体的に説明する。
図1は本実施の形態に係る演算装置1の構成を示す模式的平面図である。本実施の形態に係る演算装置1は、スキルミオン回路10と、スキルミオン回路10から演算結果を表す状態を読み取る読取部20とを備える。
Hereinafter, the present invention will be specifically described with reference to the drawings showing the embodiments thereof.
FIG. 1 is a schematic plan view showing the configuration of the arithmetic unit 1 according to the present embodiment. The arithmetic unit 1 according to the present embodiment includes a skyrmion circuit 10 and a reading unit 20 that reads a state representing an arithmetic result from the skyrmion circuit 10.

スキルミオン回路10は、スキルミオンSの存在が可能な回路部分11と、スキルミオンSの存在が不能な非回路部分12とを磁性膜100にパターニングすることにより形成される。 The skyrmion circuit 10 is formed by patterning a circuit portion 11 in which the skyrmion S can exist and a non-circuit portion 12 in which the skyrmion S cannot exist on the magnetic film 100.

回路部分11に生成されるスキルミオンSは、ある特定の領域において磁化ベクトルを集めると、その磁化ベクトルの占める立体角が4πとなるようなベクトル構造を有しており、一のスキルミオンSの近傍に他のスキルミオンSが存在する場合、両者の間には磁気的な相互作用が働く。また、各スキルミオンSは、熱揺らぎの影響を受けて、ランダムに動作(ブラウン運動)することが知られている。この結果、回路部分11のみに移動経路が制約される複数のスキルミオンSの位置は、熱揺らぎに伴う各スキルミオンSの運動と、スキルミオンS同士の相互作用とに応じて自律的に定まる。 The skyrmion S generated in the circuit portion 11 has a vector structure in which the solid angle occupied by the magnetization vector becomes 4π when the magnetization vectors are collected in a specific region, and the skyrmion S of one skyrmion S has a vector structure. When another skyrmion S is present in the vicinity, a magnetic interaction acts between the two. Further, it is known that each skyrmion S moves randomly (Brownian motion) under the influence of thermal fluctuation. As a result, the positions of the plurality of skyrmions S whose movement paths are restricted only to the circuit portion 11 are autonomously determined according to the movement of each skyrmion S due to thermal fluctuation and the interaction between the skyrmions S. ..

回路部分11は、スキルミオンSの移動経路を規定するための配線パターン11A〜11Cを有する。配線パターン11A〜11Cは、例えば、幅寸法が1〜2μm、長さ寸法が10〜30μm程度の寸法を有する直線状のパターンであり、互いに略平行に適宜の間隔を隔てて形成される。配線パターン11A〜11Cには、それぞれ1又は複数のスキルミオンSが導入される。 The circuit portion 11 has wiring patterns 11A to 11C for defining the movement path of the skyrmion S. The wiring patterns 11A to 11C are, for example, linear patterns having a width dimension of 1 to 2 μm and a length dimension of about 10 to 30 μm, and are formed substantially parallel to each other and at appropriate intervals. One or a plurality of skyrmions S are introduced into the wiring patterns 11A to 11C, respectively.

配線パターン11A,11Cに導入されたスキルミオンSは、隣接する配線パターン11Bに導入されたスキルミオンSからの相互作用と、熱揺らぎに起因した自らのブラウン運動とにより、それぞれ配線パターン11A,11C上で移動することが可能である。同様に、配線パターン11Bに導入されたスキルミオンSは、隣接する配線パターン11A,11Cに導入されたスキルミオンSからの相互作用と、熱揺らぎに起因した自らのブラウン運動とにより、配線パターン11B上で移動することが可能である。 The skyrmion S introduced in the wiring patterns 11A and 11C has the wiring patterns 11A and 11C, respectively, due to the interaction from the skyrmion S introduced in the adjacent wiring pattern 11B and its own Brownian motion caused by the thermal fluctuation. It is possible to move on. Similarly, the skyrmion S introduced in the wiring pattern 11B has the wiring pattern 11B due to the interaction from the skyrmion S introduced in the adjacent wiring patterns 11A and 11C and its own Brownian motion caused by the thermal fluctuation. It is possible to move on.

この結果、各配線パターン11A〜11Cに導入されたスキルミオンSは、他のスキルミオンSからの相互作用と、熱揺らぎに起因する自らのブラウン運動とにより、初期位置からより安定した位置へそれぞれ移動する。 As a result, the skyrmion S introduced in each wiring pattern 11A to 11C moves from the initial position to a more stable position due to the interaction from other skyrmions S and its own Brownian motion due to thermal fluctuation. Moving.

なお、本実施の形態では、回路部分11が3本の配線パターン11A〜11Cを有する構成ついて説明したが、回路部分11が有する配線パターンは図1に示されるものに限定されない。例えば、回路部分11は、1本の配線パターンにより構成されるものであってもよく、2本又は4本以上の配線パターンにより構成されるものであってもよい。また、回路部分11を構成する配線パターンは直線状である必要はなく、曲線状であってもよい。更に、回路部分11は、矩形や円形などの適宜の面積を有する二次元的な領域であってもよく、直方体や立方体などの適宜の体積を有する三次元的な領域であってもよい。 In the present embodiment, the configuration in which the circuit portion 11 has three wiring patterns 11A to 11C has been described, but the wiring pattern included in the circuit portion 11 is not limited to that shown in FIG. For example, the circuit portion 11 may be composed of one wiring pattern, or may be composed of two or four or more wiring patterns. Further, the wiring pattern constituting the circuit portion 11 does not have to be linear, and may be curved. Further, the circuit portion 11 may be a two-dimensional region having an appropriate area such as a rectangle or a circle, or a three-dimensional region having an appropriate volume such as a rectangular parallelepiped or a cube.

また、図1の例では、各配線パターン11A〜11Cに1つずつスキルミオンSが生成された状態を示したが、各配線パターン11A〜11CにスキルミオンSが複数生成されてもよい。この場合、配線パターン11A上の一のスキルミオンSは、同一配線パターン11A上に存在する他のスキルミオンSからの相互作用、他の配線パターン11B,11C上に存在するスキルミオンSからの相互作用、及び熱揺らぎに起因した自らのブラウン運動により、配線パターン11A上で移動することが可能である。他の配線パターン11B,11C上のスキルミオンSについても同様である。また、回路部分11が二次元的な領域又は三次元的な領域により構成されている場合、これらの領域内に複数のスキルミオンSが生成されてもよい。 Further, in the example of FIG. 1, a state in which one skyrmion S is generated for each wiring pattern 11A to 11C is shown, but a plurality of skyrmions S may be generated for each wiring pattern 11A to 11C. In this case, one skyrmion S on the wiring pattern 11A interacts with another skyrmion S existing on the same wiring pattern 11A, and interacts with another skyrmion S existing on the other wiring patterns 11B and 11C. It is possible to move on the wiring pattern 11A by its own Brownian motion due to the action and thermal fluctuation. The same applies to the skyrmion S on the other wiring patterns 11B and 11C. Further, when the circuit portion 11 is composed of a two-dimensional region or a three-dimensional region, a plurality of skyrmions S may be generated in these regions.

読取部20は、スキルミオンSを検出するための1又は複数の検出素子21、検出素子21の検出結果に基づき各種演算を行う演算回路(不図示)を備える。検出素子21として、例えば、磁場に応じて電気抵抗が変化するトンネル磁気抵抗効果(TMR : Tunnel Magneto Resistance Effect)を有するTMR素子を用いることができる。検出素子21は、スキルミオンSの安定位置を想定して設けられる。例えば、検出素子21は、図1に示すように、各配線パターン11A〜11Cの両端付近に設けられる。また、検出素子21は、各配線パターン11A〜11Cの長さ方向の中央付近に設けられてもよい。検出素子21は、設置位置においてスキルミオンSの有無に応じた電気抵抗の変化を測定することにより、スキルミオンSの有無を検出する。読取部20は、検出素子21による検出結果に基づき、スキルミオンSの位置関係を特定し、演算結果を表す状態を読み取る。 The reading unit 20 includes one or a plurality of detection elements 21 for detecting the skyrmion S, and an arithmetic circuit (not shown) that performs various calculations based on the detection results of the detection elements 21. As the detection element 21, for example, a TMR element having a tunnel magneto-resistance effect (TMR) in which the electric resistance changes according to a magnetic field can be used. The detection element 21 is provided assuming a stable position of the skyrmion S. For example, as shown in FIG. 1, the detection element 21 is provided near both ends of the wiring patterns 11A to 11C. Further, the detection element 21 may be provided near the center of each wiring pattern 11A to 11C in the length direction. The detection element 21 detects the presence or absence of skyrmion S by measuring the change in electrical resistance according to the presence or absence of skyrmion S at the installation position. The reading unit 20 identifies the positional relationship of the skyrmion S based on the detection result by the detection element 21, and reads the state representing the calculation result.

なお、本実施の形態では、検出素子21としてTMR素子を用いた構成について説明したが、検出素子21はTMR素子に限定されるものではない。例えば、スキルミオンSがサブミクロンサイズであれば、磁気光学顕微鏡により視覚的に観察することができるので、磁気光学顕微鏡の顕微鏡像に基づき、スキルミオンSの位置関係を特定する構成としてもよい。 In the present embodiment, the configuration in which the TMR element is used as the detection element 21 has been described, but the detection element 21 is not limited to the TMR element. For example, if the skyrmion S has a submicron size, it can be visually observed with a magnetic optical microscope. Therefore, the positional relationship of the skyrmion S may be specified based on the microscope image of the magnetic optical microscope.

図2はスキルミオンSによる演算結果を示す状態の一例を説明する説明図である。上述したように、各配線パターン11A〜11Cに導入されたスキルミオンSは、他のスキルミオンSからの相互作用と、熱揺らぎに起因する自らのブラウン運動とにより、初期位置からより安定した位置へそれぞれ移動する。図2Aは、配線パターン11A及び11Cに導入された2つのスキルミオンSが長さ方向の一端側(図2Aにおいては上端側)へ移動し、配線パターン11Bに導入された1つのスキルミオンSが他端側(図2Aにおいては下端側)へ移動した状態を示している。配線パターン11A及び11Cの上端を入力、配線パターン11Bの下端を出力とし、スキルミオンSが存在する状態を「1」、スキルミオンSが存在しない状態を「0」とした場合、図2Aが示す演算結果は、(1,1)の入力に対して、「1」を出力した状態を示している。 FIG. 2 is an explanatory diagram illustrating an example of a state showing a calculation result by Skyrmion S. As described above, the skyrmion S introduced in each wiring pattern 11A to 11C has a more stable position from the initial position due to the interaction from other skyrmions S and its own Brownian motion due to thermal fluctuation. Move to each. In FIG. 2A, two skyrmions S introduced in the wiring patterns 11A and 11C move to one end side in the length direction (upper end side in FIG. 2A), and one skyrmion S introduced in the wiring pattern 11B is It shows a state of moving to the other end side (lower end side in FIG. 2A). FIG. 2A shows the case where the upper end of the wiring patterns 11A and 11C is input, the lower end of the wiring pattern 11B is the output, the state where the skyrmion S exists is "1", and the state where the skyrmion S does not exist is "0". The calculation result shows a state in which "1" is output with respect to the input of (1,1).

図2Bは、配線パターン11AのスキルミオンSは下端側へ移動し、配線パターン11BのスキルミオンSは中央付近に移動し、配線パターン11CのスキルミオンSは上端側へ移動した状態を示している。配線パターン11A及び11Cの上端を入力、配線パターン11Bの下端を出力とし、スキルミオンSが存在する状態を「1」、スキルミオンSが存在しない状態を「0」とした場合、図2Bが示す演算結果は、(0,1)の入力に対して、「0」を出力した状態を示している。なお、配線パターン11AのスキルミオンSが上端側へ移動し、配線パターン11BのスキルミオンSが中央付近に移動し、配線パターン11CのスキルミオンSが下端側へ移動した状態も同様であり、(1,0)の入力に対して、「0」を出力した状態を示す。 FIG. 2B shows a state in which the skyrmion S of the wiring pattern 11A has moved to the lower end side, the skyrmion S of the wiring pattern 11B has moved to the vicinity of the center, and the skyrmion S of the wiring pattern 11C has moved to the upper end side. .. FIG. 2B shows the case where the upper end of the wiring patterns 11A and 11C is input, the lower end of the wiring pattern 11B is the output, the state where the skyrmion S exists is "1", and the state where the skyrmion S does not exist is "0". The calculation result shows a state in which "0" is output with respect to the input of (0,1). The same applies to the state in which the skyrmion S of the wiring pattern 11A moves to the upper end side, the skyrmion S of the wiring pattern 11B moves to the vicinity of the center, and the skyrmion S of the wiring pattern 11C moves to the lower end side. Indicates a state in which "0" is output with respect to the input of 1,0).

図2Cは、配線パターン11A及びCのスキルミオンSは下端側へ移動し、配線パターン11BのスキルミオンSは上端側へ移動した状態を示している。配線パターン11A及び11Cの上端を入力、配線パターン11Bの下端を出力とし、スキルミオンSが存在する状態を「1」、スキルミオンSが存在しない状態を「0」とした場合、図2Cが示す演算結果は、(0,0)の入力に対して、「0」を出力した状態を示している。 FIG. 2C shows a state in which the skyrmions S of the wiring patterns 11A and C have moved to the lower end side, and the skyrmions S of the wiring pattern 11B have moved to the upper end side. FIG. 2C shows the case where the upper end of the wiring patterns 11A and 11C is input, the lower end of the wiring pattern 11B is the output, the state where the skyrmion S exists is "1", and the state where the skyrmion S does not exist is "0". The calculation result shows a state in which "0" is output with respect to the input of (0,0).

すなわち、図2A〜図2Cに示すスキルミオン回路10は、(1,1)の入力に対して「1」を出力し、(0,1)又は(1,0)又は(0,0)の入力に対して「0」を出力する論理積回路を構成していることを示している。 That is, the skyrmion circuit 10 shown in FIGS. 2A to 2C outputs "1" to the input of (1,1), and outputs (0,1) or (1,0) or (0,0). It shows that a logical product circuit that outputs "0" to the input is configured.

図2の例では、スキルミオンSを利用した論理積回路の構成について示したが、スキルミオン回路10を用いて、論理和、否定論理積、排他的論理和などの他の演算回路を構築してもよく、全加算器などの演算回路を構築してもよい。 In the example of FIG. 2, the configuration of the logical product circuit using the skillmion S is shown, but other arithmetic circuits such as the logical sum, the negative logical product, and the exclusive OR are constructed by using the skillmion circuit 10. Alternatively, an arithmetic circuit such as a full adder may be constructed.

また、演算装置1は、スキルミオンSの挙動を制御するために、電圧印加端子を備える構成であってもよい。例えば、配線パターン11A及び11Cの中央付近に電圧印加端子を近接させ、配線パターン11A及び11Cに導入されたスキルミオンSが各配線パターン11A及び11Cの上端側又は下端側に移動するように、電圧印加端子を通じて電圧を印加してもよい。 Further, the arithmetic unit 1 may be configured to include a voltage application terminal in order to control the behavior of the skyrmion S. For example, the voltage application terminal is brought close to the center of the wiring patterns 11A and 11C, and the skyrmion S introduced in the wiring patterns 11A and 11C moves to the upper end side or the lower end side of each wiring pattern 11A and 11C. A voltage may be applied through the application terminal.

以下、スキルミオン回路10の形成方法について説明する。
図3はスキルミオン回路10の断面構造を示す模式的断面図である。スキルミオン回路10は、基板150上に形成される磁性膜100と、この磁性膜100に積層される保護膜120とを備える。基板150は、例えばシリコン基板であり、適宜の厚みを有する。
Hereinafter, a method of forming the skyrmion circuit 10 will be described.
FIG. 3 is a schematic cross-sectional view showing the cross-sectional structure of the skyrmion circuit 10. The skyrmion circuit 10 includes a magnetic film 100 formed on the substrate 150 and a protective film 120 laminated on the magnetic film 100. The substrate 150 is, for example, a silicon substrate and has an appropriate thickness.

磁性膜100は、例えば、非磁性下地層101、強磁性層102、及び、非磁性挿入層103がこの順に積層された積層構造を有する。 The magnetic film 100 has, for example, a laminated structure in which a non-magnetic base layer 101, a ferromagnetic layer 102, and a non-magnetic insertion layer 103 are laminated in this order.

強磁性層102は、結晶磁気異方性によって磁気モーメントが基板面に対して垂直に磁化する材料により形成される。このような材料には、Fe、Co、Ni等の磁性金属元素を含む材料、SrRuO3 等のペロブスカイト型酸化物などが用いられる。本実施の形態では、強磁性層102の一例として、コバルト鉄ボロン(CoFeB)を1.25nmの厚みに成膜した。なお、強磁性層102の厚みは、スキルミオンSが存在可能な範囲内(若しくは、スキルミオンSができる境界の条件)で材料に応じて適宜決定される。 The ferromagnetic layer 102 is formed of a material in which the magnetic moment is magnetized perpendicularly to the substrate surface due to magnetocrystalline anisotropy. As such a material, a material containing a magnetic metal element such as Fe, Co, Ni, a perovskite type oxide such as SrRuO 3 and the like are used. In the present embodiment, as an example of the ferromagnetic layer 102, cobalt iron boron (CoFeB) is formed to a thickness of 1.25 nm. The thickness of the ferromagnetic layer 102 is appropriately determined according to the material within the range in which the skyrmion S can exist (or the condition of the boundary where the skyrmion S can be formed).

非磁性下地層101は、強磁性層102の下側に成膜される。非磁性下地層101の成膜により膜の平坦性が向上する。非磁性下地層101は、例えばTa、V、Cr、Ru、Pd、W、Au、Ptなどの非磁性金属元素含む材料により形成される。本実施の形態では、一例としてタンタル(Ta)を5nmの厚みに成膜することで平坦性を実現する。 The non-magnetic base layer 101 is formed on the lower side of the ferromagnetic layer 102. The flatness of the film is improved by forming the non-magnetic base layer 101. The non-magnetic base layer 101 is formed of a material containing a non-magnetic metal element such as Ta, V, Cr, Ru, Pd, W, Au, and Pt. In the present embodiment, as an example, flatness is realized by forming a film of tantalum (Ta) to a thickness of 5 nm.

非磁性挿入層103は、強いスピン軌道相互作用を有する。非磁性挿入層103は、例えば、Ta、V、Cr、Ru、Pd、W、Au、Ptなどの非磁性金属元素を含む材料により形成される。本実施の形態では、非磁性挿入層103の一例として、強磁性層102の上側にタンタルを0.16nmの厚みに成膜した。非磁性挿入層103の挿入によって強磁性層102の空間的な非対称性を調整すると、界面付近のジャロシンスキー・守谷相互作用が変調される。ジャロシンスキー・守谷相互作用は、スキルミオンSの磁化構造を変調させる。強磁性層102が厚み方向に数原子程度の薄膜である場合、積層界面から強磁性層102の表面にまでジャロシンスキー・守谷相互作用の影響が及ぶ。ジャロシンスキー・守谷相互作用により、平行に揃っていた強磁性層102内の磁気モーメントは捩れた状態が安定的になり、スキルミオンSが安定化する。 The non-magnetic insertion layer 103 has a strong spin-orbit interaction. The non-magnetic insertion layer 103 is formed of, for example, a material containing a non-magnetic metal element such as Ta, V, Cr, Ru, Pd, W, Au, and Pt. In the present embodiment, as an example of the non-magnetic insertion layer 103, tantalum is formed on the upper side of the ferromagnetic layer 102 to a thickness of 0.16 nm. Adjusting the spatial asymmetry of the ferromagnetic layer 102 by inserting the non-magnetic insertion layer 103 modulates the Jarosinsky-Moriya interaction near the interface. The Jarosinsky-Moriya interaction modulates the magnetization structure of the skyrmion S. When the ferromagnetic layer 102 is a thin film having about several atoms in the thickness direction, the Jarosinsky-Moriya interaction affects from the laminated interface to the surface of the ferromagnetic layer 102. Due to the Jarosinsky-Moriya interaction, the magnetic moment in the ferromagnetic layer 102 aligned in parallel becomes stable in a twisted state, and the skyrmion S stabilizes.

本実施の形態では、ジャロシンスキー・守谷相互作用を変調することによって、スキルミオンSを安定化させる構成について説明したが、ジャロシンスキー・守谷相互作用に限らず、磁気異方性、飽和磁化、交換相互作用等のパラメータを変調することによって、スキルミオンSを安定化させてもよい。 In the present embodiment, the configuration for stabilizing the skyrmion S by modulating the Jarosinsky-Moriya interaction has been described, but it is not limited to the Jarosinsky-Moriya interaction, and magnetic anisotropy and saturation magnetization have been described. , Skyrmion S may be stabilized by modulating parameters such as exchange interaction.

図3の例では、非磁性下地層101、強磁性層102、及び、非磁性挿入層103がこの順に積層された3層構造の磁性膜100を示したが、磁性膜100は3層構造に限定されるものではなく、強磁性層と非磁性層とを交互に積層した多層構造を有していてもよい。 In the example of FIG. 3, the magnetic film 100 having a three-layer structure in which the non-magnetic base layer 101, the ferromagnetic layer 102, and the non-magnetic insertion layer 103 are laminated in this order is shown, but the magnetic film 100 has a three-layer structure. The structure is not limited, and may have a multilayer structure in which ferromagnetic layers and non-magnetic layers are alternately laminated.

保護膜120は、例えば、酸化マグネシウム(MgO)を1.5nm程度に成膜した第1保護膜121と、二酸化ケイ素(SiO2 )を3nm程度に成膜した第2保護膜122とを有する。図3の例では、MgOからなる第1保護膜121と、SiO2 からなる第2保護膜122とを有する保護膜120について示したが、保護膜120の構成は図3の例に限定されるものではなく、使用目的等に応じて適宜変更され得る。 The protective film 120 has, for example, a first protective film 121 in which magnesium oxide (MgO) is formed to a thickness of about 1.5 nm, and a second protective film 122 in which silicon dioxide (SiO 2 ) is formed to a thickness of about 3 nm. In the example of FIG. 3, the protective film 120 having the first protective film 121 made of MgO and the second protective film 122 made of SiO 2 is shown, but the configuration of the protective film 120 is limited to the example of FIG. It is not a thing and can be changed as appropriate according to the purpose of use.

上述した磁性膜100及び保護膜120は、マグネトロンスパッタ装置を用いて形成することができる。すなわち、シリコン基板上に非磁性下地層101、強磁性層102、非磁性挿入層103、第1保護膜121、第2保護膜122をこの順に積層することによって、磁性膜100及び保護膜120を形成することができる。なお、成膜方法としては、マグネトロンスパッタ法のほか、蒸着法、レーザアブレーション法、分子線得エピタキシー法等の薄膜作成法を用いることができる。 The magnetic film 100 and the protective film 120 described above can be formed by using a magnetron sputtering apparatus. That is, the magnetic film 100 and the protective film 120 are formed by laminating the non-magnetic base layer 101, the ferromagnetic layer 102, the non-magnetic insertion layer 103, the first protective film 121, and the second protective film 122 on the silicon substrate in this order. Can be formed. As the film forming method, in addition to the magnetron sputtering method, a thin film forming method such as a thin film deposition method, a laser ablation method, or a molecular beam epitaxy method can be used.

図4は回路部分11及び非回路部分12のパターニング手法を説明する説明図である。図4Aは、保護膜120の特定の領域にSiO2 を更に成膜することによって、保護膜120の厚みを部分的に変化させた状態を示している。例えば、第2保護膜122上にレジストを塗布して、電子線リソグラフィによるパターニングを行った後に部分的にレジストを除去し、レジストを除去した部分にスパッタ装置等によりSiO2 を蒸着することにより、保護膜120の厚みを部分的に変化させることができる。SiO2 の蒸着後に残るレジストは、超音波洗浄等により除去することができる。 FIG. 4 is an explanatory diagram illustrating a patterning method for the circuit portion 11 and the non-circuit portion 12. FIG. 4A shows a state in which the thickness of the protective film 120 is partially changed by further forming a film of SiO 2 in a specific region of the protective film 120. For example, a resist is applied on the second protective film 122, patterning is performed by electron beam lithography, and then the resist is partially removed, and SiO 2 is vapor-deposited on the portion from which the resist has been removed by a sputtering device or the like. The thickness of the protective film 120 can be partially changed. The resist remaining after the vapor deposition of SiO 2 can be removed by ultrasonic cleaning or the like.

一方、図4Bは、保護膜120の特定の領域を除去することによって、保護膜120の厚みを部分的に変化させた状態を示している。例えば、第2保護膜122上にレジストを除去し、電子線リソグラフィによるパターニングを行った後に部分的にレジストを除去し、Arミリング装置により第2保護膜122の一部を削り出すことにより、保護膜120の厚みを部分的に変化させることができる。第2保護膜122の削り出しの後に残るレジストは、超音波洗浄等により除去することができる。 On the other hand, FIG. 4B shows a state in which the thickness of the protective film 120 is partially changed by removing a specific region of the protective film 120. For example, the resist is removed on the second protective film 122, the resist is partially removed after patterning by electron beam lithography, and a part of the second protective film 122 is scraped off by an Ar milling apparatus to protect the resist. The thickness of the film 120 can be partially changed. The resist remaining after the second protective film 122 is machined can be removed by ultrasonic cleaning or the like.

このように、成膜又は膜の除去により、保護膜120の厚みを部分的に変化させ、磁性膜100に歪みを生じさせることによって、磁性膜100の二次元面内において磁気特性(磁気異方性、ジャロシンスキー・守谷相互作用、飽和磁化、交換相互作用のうちの少なくとも1つ)が異なる2つの領域を生じさせることができる。 In this way, the thickness of the protective film 120 is partially changed by film formation or removal of the film, and the magnetic film 100 is distorted, thereby causing magnetic properties (magnetic anisotropy) in the two-dimensional plane of the magnetic film 100. Two regions with different sex, Jarosinsky-Moriya interaction, saturation magnetization, and exchange interaction) can occur.

本実施の形態では、保護膜120の厚みを部分的に変化させ、磁性膜100の一部の領域の磁気特性を変化させることにより、磁性膜100に回路部分11及び非回路部分12のパターニングを行う。例えば、安定的にスキルミオンSが存在できる条件にて磁性膜100が成膜されている場合、この条件から外れるように磁性膜100の厚みを変化させることによって、スキルミオンSが存在できない領域(非回路部分12)を部分的に形成することができる。逆に、スキルミオンSが存在できる境界の条件で磁性膜100が生成されている場合、磁性膜100の厚みを変化させて条件をずらすことにより、スキルミオンSが存在でき、スキルミオンSが伝搬される領域(回路部分11)を部分的に形成することができる。 In the present embodiment, the thickness of the protective film 120 is partially changed, and the magnetic characteristics of a part of the magnetic film 100 are changed, so that the magnetic film 100 is patterned with the circuit portion 11 and the non-circuit portion 12. Do. For example, when the magnetic film 100 is formed under the condition that the skyrmion S can be stably present, the thickness of the magnetic film 100 is changed so as to deviate from this condition, so that the region where the skyrmion S cannot exist ( The non-circuit portion 12) can be partially formed. On the contrary, when the magnetic film 100 is generated under the condition of the boundary where the skyrmion S can exist, the skyrmion S can exist and the skyrmion S propagates by changing the thickness of the magnetic film 100 and shifting the condition. The region (circuit portion 11) to be formed can be partially formed.

以上のように、本実施の形態では、微細加工などの加工によって磁性膜100の形状を変化させることなく、磁性膜100の2次元面内に、スキルミオンSの存在が可能であり、スキルミオンSが伝搬される回路部分11と、スキルミオンSの存在が不可能である非回路部分12とを形成することができる。この結果、磁性膜100の2次元形状のエッジに現れる磁気双極子によって発生する反磁場の影響を抑えることができ、スキルミオンSの動きが抑制されることを回避できる。 As described above, in the present embodiment, the skyrmion S can exist in the two-dimensional plane of the magnetic film 100 without changing the shape of the magnetic film 100 by processing such as fine processing, and the skyrmion S can exist. A circuit portion 11 through which S is propagated and a non-circuit portion 12 in which the skyrmion S cannot exist can be formed. As a result, the influence of the demagnetizing field generated by the magnetic dipole appearing on the edge of the two-dimensional shape of the magnetic film 100 can be suppressed, and the movement of the skyrmion S can be avoided from being suppressed.

本実施の形態では、磁性膜100に回路部分11及び非回路部分12をパターニングするために、保護膜120の厚みを部分的に変化させることによって、磁性膜100の一部の領域の磁気特性を変化させる構成とした。代替的に、磁性膜100又は保護膜120にイオンをドープすることによって、磁性膜100における磁気特性を変化させる構成としてもよい。例えば、Siなどの非磁性元素のイオンをドープした場合、交換相互作用の強度を変化させることができるので、磁性膜100における磁気特性を変化させることができる。また、例えば、Ta、Ir、Ptなどの重金属元素のイオンをドープした場合、ジャロシンスキー・守谷相互作用の強度を変化させることできるので、磁性膜100における磁気特性を変化させることができる。 In the present embodiment, in order to pattern the circuit portion 11 and the non-circuit portion 12 on the magnetic film 100, the thickness of the protective film 120 is partially changed to obtain the magnetic characteristics of a part of the magnetic film 100. The configuration was changed. Alternatively, the magnetic properties of the magnetic film 100 may be changed by doping the magnetic film 100 or the protective film 120 with ions. For example, when ions of a non-magnetic element such as Si are doped, the strength of the exchange interaction can be changed, so that the magnetic properties of the magnetic film 100 can be changed. Further, for example, when ions of heavy metal elements such as Ta, Ir, and Pt are doped, the strength of the Jarosinsky-Moriya interaction can be changed, so that the magnetic properties of the magnetic film 100 can be changed.

10 スキルミオン回路
11 回路部分
12 非回路部分
20 読取部
21 検出素子
100 磁性膜
S スキルミオン
10 Skyrmion circuit 11 Circuit part 12 Non-circuit part 20 Reading part 21 Detection element 100 Magnetic film S Skyrmion

Claims (6)

スキルミオンの存在が可能な回路部分と、スキルミオンの存在が不能な非回路部分とを磁性膜にパターニングして形成してあるスキルミオン回路と、
前記回路部分のみに移動経路が制約される複数のスキルミオンの位置関係に基づき、演算結果を表す状態を読み取る読取部と
を備える演算装置。
A skyrmion circuit formed by patterning a circuit part where skyrmion can exist and a non-circuit part where skyrmion cannot exist on a magnetic film,
An arithmetic unit including a reading unit that reads a state representing an arithmetic result based on the positional relationship of a plurality of skyrmions whose movement paths are restricted only to the circuit portion.
各スキルミオンの位置は、熱揺らぎに伴う各スキルミオンの運動と、スキルミオン間の相互作用とに応じて自律的に定まる
請求項1に記載の演算装置。
The arithmetic unit according to claim 1, wherein the position of each skyrmion is autonomously determined according to the movement of each skyrmion due to thermal fluctuation and the interaction between the skyrmions.
前記読取部は、自律的に定まる各スキルミオンの位置に対応して設けられるスキルミオン検出素子を備える
請求項2に記載の演算装置。
The arithmetic unit according to claim 2, wherein the reading unit includes a skyrmion detecting element provided corresponding to a position of each skyrmion determined autonomously.
前記スキルミオン回路は、前記回路部分により構成されるスキルミオンの移動経路を複数備える
請求項1から請求項3の何れか1つに記載の演算装置。
The arithmetic unit according to any one of claims 1 to 3, wherein the skyrmion circuit includes a plurality of skyrmion movement paths composed of the circuit portion.
一の移動経路を移動するスキルミオンと、他の移動経路を移動するスキルミオンとの間で相互作用が働くように、前記回路部分をパターニングしてある
請求項4に記載の演算装置。
The arithmetic unit according to claim 4, wherein the circuit portion is patterned so that an interaction between a skyrmion moving on one movement path and a skyrmion moving on another movement path works.
前記回路部分における前記磁性膜の磁気特性と、前記非回路部分における前記磁性膜の磁気特性とを異ならせることによって、前記回路部分及び前記非回路部分を前記磁性膜にパターニングしてある
請求項1から請求項5の何れか1つに記載の演算装置。
Claim 1 in which the circuit portion and the non-circuit portion are patterned on the magnetic film by making the magnetic characteristics of the magnetic film in the circuit portion different from the magnetic characteristics of the magnetic film in the non-circuit portion. The computing device according to any one of claims 5.
JP2019152207A 2019-08-22 2019-08-22 Arithmetic unit Pending JP2021033579A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019152207A JP2021033579A (en) 2019-08-22 2019-08-22 Arithmetic unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019152207A JP2021033579A (en) 2019-08-22 2019-08-22 Arithmetic unit

Publications (1)

Publication Number Publication Date
JP2021033579A true JP2021033579A (en) 2021-03-01

Family

ID=74677454

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019152207A Pending JP2021033579A (en) 2019-08-22 2019-08-22 Arithmetic unit

Country Status (1)

Country Link
JP (1) JP2021033579A (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017162970A (en) * 2016-03-09 2017-09-14 株式会社東芝 Magnetic memory device
JP2018072962A (en) * 2016-10-25 2018-05-10 国立研究開発法人理化学研究所 Logical operation device and logical operation method
JP2018082122A (en) * 2016-11-18 2018-05-24 国立研究開発法人理化学研究所 Magnetic element, skyrmion memory, central processing lsi equipped with the same, data recording apparatus, data processing apparatus, and data communication apparatus
JP2018082124A (en) * 2016-11-18 2018-05-24 国立研究開発法人理化学研究所 Magnetic element, skyrmion memory, central processing lsi equipped with the same, data recording apparatus, data processing apparatus, and data communication apparatus
JP2019087697A (en) * 2017-11-09 2019-06-06 株式会社日立製作所 Thermoelectric converter and heat transport system

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017162970A (en) * 2016-03-09 2017-09-14 株式会社東芝 Magnetic memory device
JP2018072962A (en) * 2016-10-25 2018-05-10 国立研究開発法人理化学研究所 Logical operation device and logical operation method
JP2018082122A (en) * 2016-11-18 2018-05-24 国立研究開発法人理化学研究所 Magnetic element, skyrmion memory, central processing lsi equipped with the same, data recording apparatus, data processing apparatus, and data communication apparatus
JP2018082124A (en) * 2016-11-18 2018-05-24 国立研究開発法人理化学研究所 Magnetic element, skyrmion memory, central processing lsi equipped with the same, data recording apparatus, data processing apparatus, and data communication apparatus
JP2019087697A (en) * 2017-11-09 2019-06-06 株式会社日立製作所 Thermoelectric converter and heat transport system

Similar Documents

Publication Publication Date Title
KR101623882B1 (en) magnetic memory device
CN104241286B (en) Memory element, storage device, the method and magnetic head for manufacturing memory element
JP5518215B2 (en) Magnetic sensor
JP6926760B2 (en) Spin-orbit torque type magnetization reversing element, magnetic memory and high frequency magnetic device
JP2006041537A (en) Magnetic tunnel junction, magnetic random access memory, method for forming vortex magnetization state, and method for switching vortex magnetization state
JP2008268219A (en) Magnetic sensor, its manufacturing method, current detecting method, and current detecting device
JP2005260064A (en) Method for manufacturing magnetic sensor, magnet array to be used therefor and method for manufacturing magnet array
KR20140002531A (en) Magnetic element with biasing structure distal the air bearing surface
JP2010286236A (en) Origin detection device
KR100900960B1 (en) Magnetic flux density driven magnetic domain wall moving memory device, operating method of the same, and forming method of the same
JP5727908B2 (en) Magnetic memory element
JP2005109240A (en) Magnetoresistive effect element and magnetic head
JP2005109243A (en) Magnetoresistance effect element and magnetic head
JP2021033579A (en) Arithmetic unit
JP6954089B2 (en) Random number generator, random number generator, neuromorphic computer and quantum computer
JP2006066821A (en) Magnetic sensor having magneto-resistance effect element
JP2006100423A (en) Magnetic storage device
JP2009283094A (en) Magnetic head and magnetic disk unit
JP2007235051A (en) Magnetoresistive effect element, substrate for magnetoresistive effect element, and manufacturing method of magnetoresistive effect element
JP2006100424A (en) Magnetic storage device
JP6193190B2 (en) Magnetic storage element and magnetic memory
JPWO2020059542A1 (en) Skyrmion circuit and method of manufacturing skyrmion circuit
JP2005109242A (en) Magnetoresistive effect element and magnetic head
JP4890401B2 (en) Origin detection device
JP2003133524A (en) Magnetic memory

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220610

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230404

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20231003