JP2021005382A - 通信装置およびメッセージを認証するための方法 - Google Patents

Abstract

【課題】メッセージを認証するための通信装置および方法を提供する。【解決手段】通信装置６００は、メッセージを受信する受信機と、受信したメッセージ認証コードを格納するための第１のレジスタと、計算したメッセージ認証コードを格納するための第２のレジスタと、メッセージから抽出したメッセージ認証コードを第１のレジスタに格納する第１のプロセッサと、メッセージデータに基づいて計算したメッセージ認証コードを第２のレジスタに格納する第２のプロセッサと、第１のレジスタの内容と第２のレジスタの内容とを比較し、比較結果を提供する比較回路と、第２のプロセッサによる第１のレジスタへのアクセスを阻止し、第１のプロセッサによる第１のレジスタへのアクセスを許可し、第１のプロセッサによる第２のレジスタへのアクセスを阻止し、第２のプロセッサによる第２のレジスタへのアクセスを許可するように構成されたアクセス制御回路と、を含む。【選択図】図６

Description

本開示は、通信装置およびメッセージを認証するための方法に関する。

多くの用途では、複数の通信装置の間で通信リンクを介して、例えば（コンピュータ）バスネットワークのような通信ネットワークを介して交換されるメッセージは、このようなメッセージの受信者が、このメッセージが本物であるかどうか、例えば、このメッセージが疑わしい送信者から来たものであるかどうかをチェックすることができるように保護されている。（エンジン制御またはブレーキ制御のような）特定の制御タスクのために車両バスシステムのスレーブモジュールが設けられている車両のような、セーフティクリティカルおよびセキュリティクリティカルな用途では、このことが特に重要である。メッセージを保護するための１つの方法は、ＭＡＣ（メッセージ認証コード）のような認証コードである。

ＭＡＣに基づくアプローチでは、受信機は、一般的に、受信したＭＡＣを、自分自身が計算したＭＡＣと比較する。ＭＡＣの計算は、暗号鍵に基づいており、この暗号鍵を、攻撃から保護する必要がある。このことはつまり、ＭＡＣの計算が、一般的にセキュアな方式で行われるべきであるということを意味する。他方で、ＭＡＣ比較、すなわち、計算したＭＡＣと受信したＭＡＣとの比較は、一般的にセーフな方式で行われるべきであり、すなわち、メッセージは、誤って受容または破棄されるべきではない。

セキュリティおよびセーフティの要件を満たすことによって領域および電力の過剰な消費がもたらされることを回避するために、メッセージ認証コードに基づいた認証スキームのための効率的なアプローチが望まれている。

種々の実施形態によれば、通信装置が提供され、当該通信装置は、メッセージデータと、メッセージ認証コードとを含むメッセージを受信するように構成された受信機と、受信したメッセージ認証コードを格納するための第１のレジスタと、計算したメッセージ認証コードを格納するための第２のレジスタと、メッセージからメッセージ認証コードを抽出し、当該メッセージ認証コードを第１のレジスタに格納するように構成された第１のプロセッサと、メッセージデータ（と、例えば秘密鍵と）に基づいてメッセージ認証コードを計算し、計算した当該メッセージ認証コードを第２のレジスタに格納するように構成された第２のプロセッサと、第１のレジスタの内容と第２のレジスタの内容とを比較し、比較結果を提供するように構成された比較回路と、第２のプロセッサによる第１のレジスタへのアクセスを阻止し、第１のプロセッサによる第１のレジスタへのアクセスを許可し、第１のプロセッサによる第２のレジスタへのアクセスを阻止し、第２のプロセッサによる第２のレジスタへのアクセスを許可するように構成されたアクセス制御回路と、を含む。

さらなる実施形態によれば、上記の通信装置による、メッセージを認証するための方法が提供される。

図面では、同様の参照符号は、概して、複数の異なる図面を通して同じ部分を指す。図面は、必ずしも縮尺通りではなく、その代わりに概して、本発明の原理を説明することに重点が置かれている。以下の説明では、以下の図面を参照しながら種々の態様が説明される。

車両のための通信ネットワークを示す図である。 受信機によって実行されるメッセージ認証を説明するフロー図である。 １つの実施形態による受信機のコンポーネントを示す図である。 １つの実施形態によるハードウェアＭＡＣコンパレータの例を示す図である。 別の実施形態によるハードウェアＭＡＣコンパレータの例を示す図である。 １つの実施形態による通信装置を示す図である。 １つの実施形態によるメッセージを認証するための方法を説明するフロー図である。

以下の詳細な説明は、添付の図面を参照し、これらの添付の図面は、本発明を実施することができる本開示の特定の詳細および態様を例示として示す。本発明の範囲から逸脱することなく他の態様を利用することができ、構造的、論理的および電気的な変更を行うことができる。本開示のいくつかの態様を、本開示の１つまたは複数の他の態様と組み合わせて新しい態様を作成することができるので、本開示の種々の態様は、必ずしも相互に排他的であるとは限らない。

現代の車両では、種々のコンポーネント間で情報を通信するために、種々のバスシステムを使用することができる。その例には、ＣＡＮ（コントローラエリアネットワーク）と、Ｆｌｅｘｒａｙと、ＬＩＮバスとも呼ばれるＬＩＮ（ローカル相互接続ネットワーク）と、がある。そのようなバスシステムの典型的な適用分野は、車両のドア、座席、空調フラップ、または室内照明システムの種々の光源の、ネットワーク化である。

図１は、車両のための通信ネットワーク１００を示す。

通信ネットワーク１００は、この例では車両の中央制御部として中央制御ユニット１０１によって構成されている１つのバスマスタと、この例では複数のノード１０２である１つまたは複数のスレーブと、によって構成されている。中央制御ユニット１０１とノード１０２とは、バス１０３を介して直列に接続されている。

中央制御ユニット１０１は（バスマスタとして）、中央制御ユニット１０１とノード（スレーブ）１０２との間の伝送をスケジューリングするための情報を有する。ノード１０２は、中央制御ユニット１０１によってそうするように要求されるとすぐに、データを送信する。この目的のために、中央制御ユニット１０１は、特定のアドレスによって識別されるメッセージヘッダを送信する。それに応じて、ノード１０２は、バス１０３に送信されるべきデータを提供する。それぞれのノード１０２は、固有のアドレスを有し、この固有のアドレスを介して中央制御ユニット１０１によって制御され得る。

本発明の実施形態が、上記の厳密なマスタ・スレーブ通信の事例に限定されていないことに留意すべきである。上記の厳密なマスタ・スレーブ通信の事例は、１つの考えられる実施形態としてのみ使用されることが意図されている。実施形態は、メッセージとの任意の種類の通信に適用可能である。

それぞれのモジュール（すなわち、中央制御部１０１およびノード１０２）は、トランシーバを有し、トランシーバは、（例えば、モジュールのマイクロコントローラから）伝送されるべきデータを１２Ｖ信号に変換し、この１２Ｖ信号は、その後、バス１０３を介して別のモジュールに伝送される。車両のドアまたは座席における用途の場合、これらが、バスを介して通信し合う種々のノード（スレーブ）１０２であり得る。

空調または（屋内）照明の場合には、複数のスレーブ１０２は、通常、同一である。例えば、通信ネットワーク１００は、複数の同一のスレーブ１０２を含むことができ、それぞれのスレーブ１０２が、気候ドアを制御し、それぞれのスレーブ１０２が、各自の（マイクロ）コントローラと、電源と、ＬＩＮ送信機／受信機と、を有する。例えば、室内照明の場合には、通信ネットワーク１００は、複数の同一のスレーブ１０２を含み、それぞれのスレーブ１０２は、ＬＥＤと、電源と、マイクロコントローラと、ＬＩＮ送信機／受信機を含むプリント回路と、を有する。両方の用途、すなわち空調および照明において、種々の、例えば３０以上の、このような同一のモジュールを使用することができる。

図１に示される通信ネットワークでは、一般的に、参加しているモジュールが、着信したメッセージの真正性をチェックする。モジュールが、セーフティに関連するタスク、例えば車両のブレーキ制御のタスクを有する場合には、このことが特に重要である。

図２は、受信機によって実行されるメッセージ認証を説明するフロー図２００を示す。

受信機は、車両の１つのコンポーネントに相当することができ、車両の別のコンポーネントから、例えばマスタ１０１への、または複数のスレーブ１０２のうちの１つへのメッセージを受信する。

メッセージは、データ２０１およびＭＡＣ２０２を含み、このデータ２０１およびＭＡＣ２０２は、メッセージの送信側によって、ＭＡＣ、例えばＨＭＡＣ（Keyed-Hash Message Authentication Code）を計算するためのアルゴリズムに基づいて生成される。

受信機は、同じＭＡＣアルゴリズムに基づき、２０３において、受信したデータ２０１と暗号鍵２０４とに基づいてＭＡＣを計算し、２０５において、計算したＭＡＣを受信したＭＡＣ２０２と比較する。計算したＭＡＣが受信したＭＡＣに一致する場合には、受信機は、このメッセージを正常に認証されたものであると見なして、このメッセージをさらに処理する（例えば、データ２０１に即して動作を実行する）。計算したＭＡＣが受信したＭＡＣに一致しない場合には、認証が失敗し、受信機は、例えばこのメッセージを破棄する。

したがって、受信したメッセージの完全性および真正性をチェックするために、受信機は、受信したデータ２０１（およびオプションの追加的なデータ、例えば、鮮度値、タイムスタンプなど）からメッセージ認証コード（ＭＡＣ）を計算し、この計算したＭＡＣを、メッセージと共に伝送された、受信したＭＡＣ２０２と比較する。自動車用途では、このＭＡＣ比較は、非認証メッセージが誤って本物として認定されることを阻止するために、厳格なセーフティ要件を満たさなければならない。

セキュリティ上の理由（例えば、セキュアな鍵の取り扱い）から、ＭＡＣの計算は、一般的に受信側では、ＨＳＭ（ハードウェアセキュリティモジュール）のようなセキュアなドメインの内部にあるＣＰＵ（中央処理装置、一般的にはプロセッサ）によって実行される。このようなＣＰＵは、領域および電力の消費の制限に起因して、非セーフなＣＰＵであり得る。その場合には、ＭＡＣ比較を、このセキュアなＣＰＵを使用するソフトウェアによって、セーフな方式で実行することは不可能である。他方で、非セキュアなＣＰＵの悪意のあるソフトウェアがメッセージを偽造することを回避するために、ＭＡＣを計算するために使用される鍵と、計算したＭＡＣ自体と、の両方は、一般的に、セキュアなドメインを離れることが許可されていない。したがって、ＭＡＣの計算とＭＡＣの比較とを、非セキュアであるセーフなＣＰＵによって実行することは、通常、望ましくない。

種々の実施形態によれば、セキュアなＭＡＣ計算とセーフなＭＡＣ比較とを、領域および電力を過剰に消費することなく可能にするために、２つのＭＡＣ値の比較をセーフな方式で実行するハードウェアモジュールが導入され、このハードウェアモジュールは、（例えばバスを介して）複数のプロセッサ（例えば、車両の電子制御ユニット（ＥＣＵ）内の複数のＣＰＵ）に接続されており、これらの複数のプロセッサは、セーフなＣＰＵと、セキュアなＣＰＵと、を含むことができ、かつハードウェアモジュールにアクセスすることができる。

図３は、１つの実施形態による受信機３００のコンポーネントを示す。

受信機３００は、セーフ（であるが、非セキュア）なＣＰＵ３０１と、セキュア（であるが、非セーフ）なＣＰＵ３０２と、を含み、これらのＣＰＵは、コンピュータバス３０４に接続されている。複数のセーフ（であるが、非セキュア）なＣＰＵ３０１が存在し得ること、また、場合によっては、複数のセキュア（であるが、非セーフ）なＣＰＵ３０２も存在し得ることに留意すべきである。以下の説明において単一のＣＰＵが参照されている場合には、この参照は、複数のＣＰＵにも適用され得る。

ＣＰＵ３０１は、自身の動作を冗長的な方式で実行することにより、セーフなＣＰＵとして実装または動作され得る。例えば、ＣＰＵ３０１は、２つの処理コアを含むロックステップ機構を実装することができ、これら２つの処理コアは、ハードウェアと、実行されるコードと、に関して互いに同一であり、ロックステップ構成で配置されている。

ＣＰＵ３０１，３０２は、ソフトウェア（すなわち、プログラムコード）を実行し、実行されたソフトウェアに即して動作を実行することができる。例えば、セーフなＣＰＵ３０１は、例えばＣＡＮバスまたはイーサネット通信に即して通信タスクを処理し、特に、メッセージの受信と、受信したメッセージからのメッセージデータおよびＭＡＣの抽出と、受信したメッセージの認証に成功した場合には受信したメッセージのさらなる処理（例えば、受信したメッセージに即した、車両の制御動作の実行）と、を担当する。セキュアなＣＰＵ３０２は、例えば、受信したメッセージのためのＭＡＣを計算することができ、すなわち、メッセージを認証するための、受信したメッセージに含まれている、受信したＭＡＣと比較されるべきＭＡＣを計算することができる。

セーフなＣＰＵ３０１は、メッセージから抽出したデータをセキュアなＣＰＵ３０２に転送して、このセキュアなＣＰＵ３０２がＭＡＣを計算することを可能にするように構成され得る。セーフなＣＰＵ３０１はさらに、現在のＭＡＣサイズ、すなわち比較されるべきＭＡＣの長さを、セキュアなＣＰＵ３０２に送信することができる。

受信機３００はさらに、ハードウェアコンパレータ３０３を含み、このハードウェアコンパレータ３０３も、コンピュータバス３０４に接続されており、このコンピュータバス３０４には、ＣＰＵ３０１，３０２によってアクセスすることができる。

図４は、１つの実施形態によるハードウェアＭＡＣコンパレータ４００の例を示す。

ＭＡＣコンパレータ４００は、セキュアなドメイン４０２と、セーフなドメイン４０１と、から構成されており、セキュアなドメイン４０２およびセーフなドメイン４０１の各々は、特定のソフトウェアアクセス可能レジスタ、すなわち、第１のレジスタ４０３、第２のレジスタ４０４、第３のレジスタ４０５および第４のレジスタ４０６を含む。

これらのレジスタ４０３〜４０６へのアクセスは、アクセス権管理回路４０７，４０８によって実行されるアクセス権管理によって制御されている。このアクセス権管理によって、セキュアなＣＰＵ３０２だけが、セキュアなドメイン４０２内のレジスタ４０５，４０６にアクセスできることが保証され、その一方で、セーフであるが非セキュアなＣＰＵ３０１が、非セキュア（であるが、セーフ）なドメイン４０１内のレジスタ４０３，４０４にアクセスできることが保証される。

セキュアなドメイン４０２は、第３のレジスタ４０５を含み、この第３のレジスタ４０５には、計算したＭＡＣ値が格納される。受信したＭＡＣ値のサイズはメッセージごとに異なっている可能性があるので、ＭＡＣのサイズも、セキュアなドメイン４０２に、すなわち第４のレジスタ４０６に格納される。第４のレジスタ４０６は、セキュアなドメイン４０２の内部に位置しており、セーフであるが非セキュアなＣＰＵ３０１において実行された悪意のあるコードが、ＭＡＣサイズを縮小することによって認証チェックを弱体化させることを阻止する。

セーフなドメイン４０１は、受信したメッセージの受信したＭＡＣを格納するための第２のレジスタ４０４と、第１のレジスタ４０３と、を含み、この第１のレジスタ４０３には、（第３のレジスタ４０５に格納されている）計算したＭＡＣと、（第２のレジスタ４０４に格納されている）受信したＭＡＣと、を比較回路４０９によって比較した比較結果が格納される。第１のレジスタ４０３、すなわち比較結果レジスタは、リセットまたはクリアされたときに「失敗」の比較結果を示す。

１つの実施形態によれば、比較回路４０９は、ハードウェア回路として実装されており、このハードウェア回路は、例えば、（複数のＸＯＲゲートによって）受信したＭＡＣ値および計算したＭＡＣ値の、ビットごとのＸＯＲを実行することができ、複数のＸＯＲゲートには、１つのＯＲツリー（すなわち、ＯＲゲートのツリー）が続いており、このＯＲツリーによって、ＸＯＲの結果のいずれかが（比較（および認証）の失敗を示す）１であるかどうか、またはすべて（比較（および認証）の成功を示す）ゼロであるかどうかが判断される。

比較回路４０９は、現在のＭＡＣサイズを考慮することができる。例えば、比較回路４０９は、複数のＸＯＲゲートをフィルタリングすることによって、例えば、ＯＲツリーに供給されたＸＯＲゲートの結果のうち、比較されるべきビットに一致しないＸＯＲゲートの結果をマスキングすることによって、受信したＭＡＣ値および計算したＭＡＣ値４０５の比較されるビットを、現在のＭＡＣサイズによって与えられるビット数に制限することができる。結果のマスキングは、現在のＭＡＣサイズがどのように表されるかに応じて、簡単な回路（例えば、ゲート）によって実行され得る。

ハードウェアコンパレータ４００は、セーフな方式で実装され得る。例えば、ハードウェアコンパレータ４００は、（例えば、それぞれＸＯＲと、ＯＲツリーと、上述のマスキング回路と、を含む）複数の比較回路を含むことができ、そして、すべての比較回路の結果を比較するように、かつこれらの結果が一致しない場合にはエラー信号を出力するように構成された回路が設けられている。別の可能性は、例えば、３つ以上の比較回路が存在する場合に、４０３に格納されている比較結果を、これらの比較回路の多数決によって、すなわち、これらの比較回路の最多数により与えられた結果を選択することによって決定するように構成されたハードウェア回路を設けることである。

したがって、両方のＭＡＣ値（計算したＭＡＣ値および受信したＭＡＣ値）が、（第４のレジスタ４０６の）ＭＡＣのサイズと共に、ハードウェアコンパレータ４００に供給される。結果（一致／不一致、すなわち、成功／失敗）は、比較結果レジスタ４０３に転送される。比較のサイズも、（線４１０によって示されるように）結果レジスタ４０３に格納することができる。このようにして、セーフなＣＰＵ３０１は、結果レジスタ４０３を読み出すことにより、例えば、サイズ値が（非セーフである）セキュアなＣＰＵ３０２の障害によって妨害されていなかったことを検証することができる。

図５は、別の実施形態によるハードウェアＭＡＣコンパレータ５００の例を示す。

図４のＭＡＣコンパレータ４００と同様に、ＭＡＣコンパレータ５００は、セキュアなドメイン５０２と、セーフなドメイン５０１と、から構成されており、セキュアなドメイン５０２およびセーフなドメイン５０１の各々は、ソフトウェアアクセス可能レジスタ、すなわち、第１のレジスタ５０３、第２のレジスタ５０４、第３のレジスタ５０５および第４のレジスタ５０６を含み、これらのレジスタへのアクセスは、アクセス権管理回路５０７，５０８によって制御されている。ＭＡＣコンパレータ４００と同様に、ＭＡＣコンパレータ５００はさらに、比較回路５０９を含み、この比較回路５０９は、例えば、図４の文脈で説明されているように、１つのＯＲツリーに結合された複数のＸＯＲゲートによって実装されている。

ＭＡＣコンパレータ４００とは対照的に、ＭＡＣコンパレータ５００では、第４のレジスタ５０６が、セキュアなドメイン５０２内ではなくセーフなドメイン５０１内に位置している（すなわち、現在のＭＡＣサイズは、システム全体（すなわち、受信機３００）のセーフなドメインによって、例えば、第１のＣＰＵ３０１によって定義される）。さらに、セキュアなドメイン５０２は、最小のＭＡＣサイズを格納する第５のレジスタ５１０を含む。第２のアクセス権管理回路５０８は、第５のレジスタ５１０へのアクセスを、セキュアなＣＰＵ３０２に限定する（すなわち、現在のＭＡＣ比較のための最小のサイズは、システム全体のセキュアなドメインによって定義される）。

ＭＡＣコンパレータ５００は、セーフなドメイン５０１内にサイズ比較回路５１１を含み、このサイズ比較回路５１１は、（第４のレジスタ５０６に格納されている）現在のＭＡＣサイズを、（第５のレジスタ５１１に格納されている）最小のＭＡＣサイズと比較し、ＭＡＣ比較回路５０９によって出力されて、第１のレジスタ５０３に格納されているＭＡＣ比較結果を、現在のＭＡＣサイズと最小のＭＡＣサイズとのサイズ比較の結果に応じて変更するように構成されている。

具体的には、サイズ比較回路５１１は、（セーフなドメインによって構成された）現在のＭＡＣサイズが（セキュアなドメインによって定義された）最小のサイズよりも小さい場合に、ＭＡＣ比較結果を失敗にセットする。したがって、攻撃者がＭＡＣコンパレータ５００に短いＭＡＣを「供給」して、比較的長いＭＡＣの有効な部分ワードを連続的にスパイする、ということを回避することができる。

種々の実施形態によれば、比較的高度なセーフティ要件を満たすために、例えば、受信したＭＡＣレジスタ４０４，５０４への書き込みアクセスが発生したときにはいつでも比較結果レジスタ４０３，５０３をリセットするなどの、追加的なメカニズムを含めることができる。

要約すると、種々の実施形態によれば、通信装置は、図６に示されるように設けられている。

図６は、１つの実施形態による通信装置６００を示す。

通信装置６００は、受信機６０１を含み、この受信機６０１は、メッセージデータとメッセージ認証コードとを含むメッセージ６０２を受信するように構成されている。

通信装置６００はさらに、受信したメッセージ認証コードを格納するための第１のレジスタ６０３と、計算したメッセージ認証コードを格納するための第２のレジスタ６０４と、を含む。

通信装置６００はさらに、メッセージからメッセージ認証コードを抽出し、当該メッセージ認証コードを第１のレジスタ６０３に格納するように構成された第１のプロセッサ６０５と、メッセージデータ（と、例えば秘密鍵と）に基づいてメッセージ認証コードを計算し、この計算したメッセージ認証コードを第２のレジスタ６０４に格納するように構成された第２のプロセッサ６０６と、を含む。

通信装置６００はさらに、比較回路６０７を含み、この比較回路６０７は、第１のレジスタ６０３の内容と第２のレジスタ６０４の内容とを比較し、比較結果６０８を（例えば、第１のプロセッサに、または通信装置６００のさらなるコンポーネント、例えば、さらなるプロセッサに）供給するように構成されている。

通信装置６００はさらに、アクセス制御回路６０９を含み、このアクセス制御回路６０９は、第２のプロセッサ６０６による第１のレジスタ６０３へのアクセスを阻止し、第１のプロセッサ６０５による第１のレジスタ６０３へのアクセスを許可し、第１のプロセッサ６０５による第２のレジスタ６０４へのアクセスを阻止し、第２のプロセッサ６０６による第２のレジスタ６０４へのアクセスを許可するように構成されている。

種々の実施形態によれば、換言すれば、通信装置には、例えば、通信装置の、比較回路を含むハードウェアコンパレータには、受信したメッセージ認証コードを格納するためのレジスタと、計算した認証コードを格納するためのレジスタと、が設けられており、これらの認証コードは、２つの異なるプロセッサによってそれぞれ提供される。比較回路は、それぞれのレジスタの内容を比較し、比較に基づいて比較結果を提供する。例えば、比較結果は、第１のレジスタの内容と第２のレジスタの内容とが一致しない場合には負であり、第１のレジスタの内容と第２のレジスタの内容とが一致する場合には正である。

第１のレジスタおよび第１のプロセッサを、通信装置のセーフなドメインに属すると見なすことができ、第２のレジスタおよび第２のプロセッサを、通信装置のセキュアなドメインに属すると見なすことができる。特に、第１のプロセッサを、例えば、ソフトウェアの冗長的な計算または実行のようなセーフティメカニズムが設けられたセーフなプロセッサとすることができ、第２のプロセッサを、セキュアなプロセッサとすることができる。例えば、第２のプロセッサは、セキュアなメモリに格納されているソフトウェアのみを実行することができ、すなわち、セキュアなドメインの一部ではないソフトウェアによって、第２のプロセッサにアクセスすることはできない。したがって、図５のアプローチは、（特に、ハードウェアコンパレータ内に）セーフなドメインとセキュアなドメインとの組み合わせを含むことが見て取れ、この組み合わせによって、（第２のプロセッサがメッセージ認証コードを計算するために使用する）鍵のような、または計算したメッセージ認証コードのような機密情報を開示することのない、セーフなメッセージ認証が可能となる。（第１のレジスタのような）セーフなドメインには、第１のプロセッサによってアクセスすることができるが、第２のプロセッサによってアクセスすることはできず（セーフティを保護するため）、（第２のレジスタのような）セキュアなドメインには、第２のプロセッサによってアクセスすることができるが、第１のプロセッサによってアクセスすることはできない（セキュリティを保護するため）。概して、セーフなドメインには、セキュアなプロセッサによってアクセスしてはならず（セーフティを保護するため）、セキュアなドメインには、セーフなプロセッサによってアクセスしてはならない（セキュリティを保護するため）。ＭＡＣ比較は、セーフな方式で実行される（例えば、いくつかの冗長メカニズムを使用して）。

これにより、任意の暗号アルゴリズムを、第２の（セキュアな）プロセッサ上で実行することによって使用することが可能となり、その一方で、効率的かつセーフな比較は、依然として維持される。これによって、特に、将来も有効に使用し続けられるアーキテクチャ（暗号アジリティ）が可能になる。

種々の実施形態によれば、計算したメッセージ認証コードは、セーフなプロセッサ上の悪意のあるソフトウェアがメッセージを偽造することを阻止するために、セキュアなドメインに格納される。例えば、セーフなプロセッサが、計算したメッセージ認証コードを格納するレジスタにアクセスした場合には、そのプロセッサ上の悪意のある任意のソフトウェアが誤った／悪意のあるメッセージを生成して、検証のためのセキュアなドメインに送信する可能性がある。その場合、この悪意のある任意のソフトウェアは、セキュアなプロセッサによって計算されたＭＡＣ値をロードし、メッセージを他の受信機に送信し、これによって、メッセージの誤った／悪意のあるコンテンツに起因する潜在的な危害を引き起こす可能性がある。ＭＡＣ値は、セキュアなプロセッサによって秘密鍵を使用して計算されたものであるので、このＭＡＣ値は、偽造されたメッセージに適合する。したがって、偽造されたメッセージのいかなる受信者も、その誤りを検出することができない。

それぞれのプロセッサは、例えばそれぞれ異なるチップによって実装された別個のハードウェアデバイスであり得、例えばコンピュータバスによって相互に接続され得る。しかしながら、それぞれのプロセッサを、同じチップ上に実装してもよく、それでもなお、それぞれのプロセッサを、例えば、別個のレジスタ（一方のプロセッサによってはアクセスすることができるが、他方のプロセッサによってはアクセスすることができない）、別個のＡＬＵ（算術論理ユニット）、別個の命令キャッシュなどを有する、別個の処理デバイスとしてもよい。２つのプロセッサのためのコードは、別個のメモリ領域に格納され得る。

第２のプロセッサは、メッセージデータを第１のプロセッサから受信することができるか、または直接的に受信機から受信することができる。

受信したメッセージ認証コード、または計算したメッセージ認証コードが参照される場合には、これらは、それぞれ、受信したメッセージ認証コードワードまたはメッセージ認証値として（または少なくとも、そのように受信したコードワードまたは値として−ただし、受信したワードは、有効なコードではない可能性がある）、および計算したメッセージ認証コードワードまたはメッセージ認証値として理解されることに留意すべきである。

比較回路は、第１のレジスタおよび第２のレジスタに直接的に結合されており、比較のために第１のレジスタの内容と第２のレジスタの内容とを直接的に読み出すことができる。例えば、比較回路は、第１のレジスタおよび第２のレジスタの各々への信号線路（または複数の信号線路）を有することができる。直接的な結合および直接的な読み出しは、例えば、第１のレジスタおよび第２のレジスタと、比較回路（例えば、上述のＯＲツリー）と、の間の接続が、さらなるレジスタを含まないことであるとして理解され得る。

種々の実施形態によれば、本方法は、図７に示されるように実行される。

図７は、例えば、受信側の通信装置によって実行される、メッセージを認証するための方法を説明するフロー図７００を示す。

７０１において、メッセージデータと、メッセージ認証コードと、を含むメッセージが受信される。

７０２において、第１のプロセッサにより、メッセージからメッセージ認証コードが抽出され、当該メッセージ認証コードは、ハードウェアコンパレータの第１のレジスタに格納される。

７０３において、第２のプロセッサにより、メッセージデータに基づいてメッセージ認証コードが計算され、計算された当該メッセージ認証コードは、ハードウェアコンパレータの第２のレジスタに格納される。

７０４において、ハードウェアコンパレータにより、第１のレジスタの内容と第２のレジスタの内容とが比較され、比較結果が提供される。

本方法はさらに、第２のプロセッサによる第１のレジスタへのアクセスが阻止され、第１のプロセッサによる第１のレジスタへのアクセスが許可され、第１のプロセッサによる第２のレジスタへのアクセスが阻止され、第２のプロセッサによる第２のレジスタへのアクセスが許可されることを含む。

以下に、種々の例を記載する。

例１は、図６に示される通信装置である。

例２は、第１のプロセッサが、メッセージからメッセージデータを抽出し、当該メッセージデータを第２のプロセッサに提供するように構成されている、例１の通信装置である。

例３は、第２のプロセッサが、第２のレジスタへの排他的なアクセスを有する、例１または２の通信装置である。

例４は、第１のプロセッサが、第１のレジスタへの排他的なアクセスを有する、例１から３までのいずれか１つの通信装置である。

例５は、第１のプロセッサが、比較結果を処理するように構成されている、例１から４までのいずれか１つの通信装置である。

例６は、第１のプロセッサが、比較結果が正である場合に、メッセージを有効なメッセージとして受諾するように構成されている、例１から５までのいずれか１つの通信装置である。

例７は、第１のレジスタと、第２のレジスタと、比較回路と、を含むハードウェアコンパレータを含む、例１から６までのいずれか１つの通信装置である。

例８は、第１のプロセッサと第２のプロセッサとが、バスによってハードウェアコンパレータに結合されている、例７の通信装置である。

例９は、ハードウェアコンパレータが、結果レジスタを含み、当該結果レジスタに比較結果を格納するように構成されている、例７または８の通信装置である。

例１０は、アクセス制御回路が、第１のプロセッサによる結果レジスタへのアクセスを許可するように構成されている、例７から９までのいずれか１つの通信装置である。

例１１は、第１のプロセッサが、セーフなプロセッサである、例１から１０までのいずれか１つの通信装置である。

例１２は、第１のプロセッサが、セーフティを保証するための冗長メカニズムを実装する、例１から１１までのいずれか１つの通信装置である。

例１３は、冗長メカニズムが、第２のプロセッサによって実装されないメカニズムである、例１２の通信装置である。

例１４は、第２のプロセッサが、セキュアなプロセッサである、例１から１３までのいずれか１つの通信装置である。

例１５は、第２のプロセッサを含むハードウェアセキュリティモジュールを含む、例１から１４までのいずれか１つの通信装置である。

例１６は、第１のプロセッサが、ハードウェアセキュリティモジュールの外側に配置されている、例１５の通信装置である。

例１７は、カウンタを含み、当該カウンタが、負の比較結果を伴った比較の回数をカウントし、その回数が所定の値を超えたときに警報信号を生成するように構成されている、例１から１６までのいずれか１つの通信装置である。

例１８は、比較回路が、第１のレジスタの内容と第２のレジスタの内容とを比較した後、第１のレジスタの内容と第２のレジスタの内容との両方の更新を待機し、その後、再び、第１のレジスタの内容と第２のレジスタの内容とを比較するように構成されている、例１から１７までのいずれか１つの通信装置である。

例１９は、第１のプロセッサが、第１のコンピュータプログラムを実行するように構成されており、かつ第１のプロセッサが、メッセージからメッセージ認証コードを抽出し、当該メッセージ認証コードを第１のメモリ領域に格納し、比較結果を第１のコンピュータプログラムに即して処理するように構成されている、例１から１８までのいずれか１つの通信装置である。

例２０は、第２のプロセッサが、第２のコンピュータプログラムを実行するように構成されており、かつ第２のプロセッサが、メッセージデータに基づいてメッセージ認証コードを計算し、計算した当該メッセージ認証コードを第２のコンピュータプログラムに即して第２のレジスタに格納するように構成されている、例１から１９までのいずれか１つの通信装置である。

例２１は、図７に示される、メッセージを認証するための方法である。

例２２は、第１のプロセッサが、メッセージからメッセージデータを抽出し、当該メッセージデータを第２のプロセッサに提供することを含む、例２１の方法である。

例２３は、第２のプロセッサが、第２のレジスタへの排他的なアクセスを有する、例２１または２２の方法である。

例２４は、第１のプロセッサが、第１のレジスタへの排他的なアクセスを有する、例２１から２３までのいずれか１つの方法である。

例２５は、第１のプロセッサが、比較結果を処理することを含む、例２１から２４までのいずれか１つの方法である。

例２６は、第１のプロセッサが、比較結果が正である場合に、メッセージを有効なメッセージとして受諾することを含む、例２１から２５までのいずれか１つの方法である。

例２７は、第１のレジスタと、第２のレジスタと、を含むハードウェアコンパレータが、比較を実行することを含む、例２１から２６までのいずれか１つの方法である。

例２８は、第１のプロセッサと第２のプロセッサとが、バスによってハードウェアコンパレータに結合されている、例２７の方法である。

例２９は、ハードウェアコンパレータが、結果レジスタを含み、当該結果レジスタに比較結果を格納する、例２７または２８の方法である。

例３０は、第１のプロセッサによる結果レジスタへのアクセスを許可することを含む、例２７から２９までのいずれか１つの方法である。

例３１は、第１のプロセッサが、セーフなプロセッサである、例２１から３０までのいずれか１つの方法である。

例３２は、第１のプロセッサが、セーフティを保証するための冗長メカニズムを実装する、例２１から３１までのいずれか１つの方法である。

例３３は、冗長メカニズムが、第２のプロセッサによって実装されないメカニズムである、例３２の方法である。

例３４は、第２のプロセッサが、セキュアなプロセッサである、例２１から３３までのいずれか１つの方法である。

例３５は、第２のプロセッサが、ハードウェアセキュリティモジュールの一部である、例２１から３４までのいずれか１つの方法である。

例３６は、第１のプロセッサが、ハードウェアセキュリティモジュールの外側に配置されている、例３５の方法である。

例３７は、負の比較結果を伴った比較の回数をカウントし、その回数が所定の値を超えたときに警報信号を生成することを含む、例２１から３６までのいずれか１つの方法である。

例３８は、第１のレジスタの内容と第２のレジスタの内容とを比較した後、第１のレジスタの内容と第２のレジスタの内容との両方の更新を待機し、その後、再び、第１のレジスタの内容と第２のレジスタの内容とを比較することを含む、例２１から３７までのいずれか１つの方法である。

例３９は、第１のプロセッサが、第１のコンピュータプログラムを実行し、かつ第１のプロセッサが、メッセージからメッセージ認証コードを抽出し、当該メッセージ認証コードを第１のメモリ領域に格納し、比較結果を第１のコンピュータプログラムに即して処理する、例２１から３８までのいずれか１つの方法である。

例４０は、第２のプロセッサが、第２のコンピュータプログラムを実行し、かつ第２のプロセッサが、メッセージデータに基づいてメッセージ認証コードを計算し、計算した当該メッセージ認証コードを第２のコンピュータプログラムに即して第２のレジスタに格納する、例２１から３９までのいずれか１つの方法である。

本明細書では、特定の実施形態を図示および説明してきたが、本発明の範囲から逸脱することなく、図示および説明した特定の実施形態の代わりに種々の代替および／または均等の実施形態を使用してもよいことが、当業者には理解されるであろう。本出願は、本明細書に記載された特定の実施形態のあらゆる適合または変形を網羅することが意図されている。したがって、本発明は、特許請求の範囲およびその均等物によってのみ限定されることが意図されている。

１００ 通信ネットワーク
１０１ 中央制御ユニット
１０２ ノード
１０３ コンピュータバス
２００ フロー図
２０１ 受信したデータ
２０２ 受信したＭＡＣ
２０３ ＭＡＣ計算
２０４ 暗号鍵
２０５ ＭＡＣ比較
３００ 受信機
３０１ セーフなＣＰＵ
３０２ セキュアなＣＰＵ
３０３ ハードウェアＭＡＣコンパレータ
３０４ コンピュータバス
４００ ハードウェアＭＡＣコンパレータ
４０１ セーフなドメイン
４０２ セキュアなドメイン
４０３〜４０６ レジスタ
４０７，４０８ アクセス権管理回路
４０９ ＭＡＣ比較回路
４１０ ＭＡＣ値のサイズ／比較するためのビット数
５００ ハードウェアＭＡＣコンパレータ
５０１ セーフなドメイン
５０２ セキュアなドメイン
５０３〜５０６ レジスタ
５０７，５０８ アクセス権管理回路
５０９ ＭＡＣ比較回路
５１０ レジスタ
５１１ サイズ比較回路
６００ 通信装置
６０１ 受信機
６０２ メッセージ
６０３，６０４ レジスタ
６０５，６０６ プロセッサ
６０７ 比較回路
６０８ 比較結果
６０９ アクセス制御回路
７００ フロー図
７０１〜７０４ 処理動作

Claims (20)

1. 通信装置であって、前記通信装置は、
   メッセージデータとメッセージ認証コードとを含むメッセージを受信するように構成された受信機と、
   受信したメッセージ認証コードを格納するための第１のレジスタと、
   計算したメッセージ認証コードを格納するための第２のレジスタと、
   前記メッセージから前記メッセージ認証コードを抽出し、前記メッセージ認証コードを前記第１のレジスタに格納するように構成された第１のプロセッサと、
   前記メッセージデータに基づいてメッセージ認証コードを計算し、計算した前記メッセージ認証コードを前記第２のレジスタに格納するように構成された第２のプロセッサと、
   前記第１のレジスタの内容と前記第２のレジスタの内容とを比較し、比較結果を提供するように構成された比較回路と、
   前記第２のプロセッサによる前記第１のレジスタへのアクセスを阻止し、前記第１のプロセッサによる前記第１のレジスタへのアクセスを許可し、前記第１のプロセッサによる前記第２のレジスタへのアクセスを阻止し、前記第２のプロセッサによる前記第２のレジスタへのアクセスを許可するように構成されたアクセス制御回路と、
   を含む通信装置。
2. 前記第１のプロセッサは、前記メッセージから前記メッセージデータを抽出し、前記メッセージデータを前記第２のプロセッサに提供するように構成されている、
   請求項１記載の通信装置。
3. 前記第２のプロセッサは、前記第２のレジスタへの排他的なアクセスを有する、
   請求項１または２記載の通信装置。
4. 前記第１のプロセッサは、前記第１のレジスタへの排他的なアクセスを有する、
   請求項１から３までのいずれか１項記載の通信装置。
5. 前記第１のプロセッサは、前記比較結果を処理するように構成されている、
   請求項１から４までのいずれか１項記載の通信装置。
6. 前記第１のプロセッサは、前記比較結果が正である場合に、前記メッセージを有効なメッセージとして受諾するように構成されている、
   請求項１から５までのいずれか１項記載の通信装置。
7. 前記通信装置は、前記第１のレジスタと、前記第２のレジスタと、前記比較回路と、を含むハードウェアコンパレータを含む、
   請求項１から６までのいずれか１項記載の通信装置。
8. 前記第１のプロセッサと前記第２のプロセッサとは、バスによって前記ハードウェアコンパレータに結合されている、
   請求項７記載の通信装置。
9. 前記ハードウェアコンパレータは、結果レジスタを含み、前記結果レジスタに前記比較結果を格納するように構成されている、
   請求項７または８記載の通信装置。
10. 前記アクセス制御回路は、前記第１のプロセッサによる前記結果レジスタへのアクセスを許可するように構成されている、
    請求項７から９までのいずれか１項記載の通信装置。
11. 前記第１のプロセッサは、セーフなプロセッサである、
    請求項１から１０までのいずれか１項記載の通信装置。
12. 前記第１のプロセッサは、セーフティを保証するための冗長メカニズムを実装する、
    請求項１から１１までのいずれか１項記載の通信装置。
13. 前記冗長メカニズムは、前記第２のプロセッサによって実装されないメカニズムである、
    請求項１２記載の通信装置。
14. 前記第２のプロセッサは、セキュアなプロセッサである、
    請求項１から１３までのいずれか１項記載の通信装置。
15. 前記通信装置は、前記第２のプロセッサを含むハードウェアセキュリティモジュールを含む、
    請求項１から１４までのいずれか１項記載の通信装置。
16. 前記第１のプロセッサは、前記ハードウェアセキュリティモジュールの外側に配置されている、
    請求項１５記載の通信装置。
17. 前記通信装置は、カウンタを含み、
    前記カウンタは、負の比較結果を伴った比較の回数をカウントし、その回数が所定の値を超えたときに警報信号を生成するように構成されている、
    請求項１から１６までのいずれか１項記載の通信装置。
18. 前記比較回路は、前記第１のレジスタの内容と前記第２のレジスタの内容とを比較した後、前記第１のレジスタの内容と前記第２のレジスタの内容との両方の更新を待機し、その後、再び、前記第１のレジスタの内容と前記第２のレジスタの内容とを比較するように構成されている、
    請求項１から１７までのいずれか１項記載の通信装置。
19. 前記第１のプロセッサは、第１のコンピュータプログラムを実行するように構成されており、
    前記第１のプロセッサは、前記メッセージからメッセージ認証コードを抽出し、前記メッセージ認証コードを第１のメモリ領域に格納し、前記比較結果を前記第１のコンピュータプログラムに即して処理するように構成されている、
    請求項１から１８までのいずれか１項記載の通信装置。
20. メッセージを認証するための方法であって、前記方法は、
    メッセージデータとメッセージ認証コードとを含むメッセージを受信するステップと、
    第１のプロセッサにより、前記メッセージから前記メッセージ認証コードを抽出し、前記メッセージ認証コードを第１のレジスタに格納するステップと、
    第２のプロセッサにより、前記メッセージデータに基づいてメッセージ認証コードを計算し、計算した前記メッセージ認証コードを第２のレジスタに格納するステップと、
    前記第１のレジスタの内容と前記第２のレジスタの内容とを比較し、比較結果を提供するステップと、
    前記第２のプロセッサによる前記第１のレジスタへのアクセスを阻止するステップと、
    前記第１のプロセッサによる前記第１のレジスタへのアクセスを許可するステップと、
    前記第１のプロセッサによる前記第２のレジスタへのアクセスを阻止するステップと、
    前記第２のプロセッサによる前記第２のレジスタへのアクセスを許可するステップと、
    を含む方法。